Fitter report for DE0_NANO_SDRAM_Nios_Test
Wed Oct 30 15:51:39 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Other Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 30 15:51:38 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE0_NANO_SDRAM_Nios_Test                        ;
; Top-level Entity Name              ; DE0_NANO_SDRAM_Nios_Test                        ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,329 / 22,320 ( 19 % )                         ;
;     Total combinational functions  ; 3,751 / 22,320 ( 17 % )                         ;
;     Dedicated logic registers      ; 2,821 / 22,320 ( 13 % )                         ;
; Total registers                    ; 2890                                            ;
; Total pins                         ; 154 / 154 ( 100 % )                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 65,280 / 608,256 ( 11 % )                       ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; LED[0]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; EPCS_ASDO     ; Missing drive strength ;
; EPCS_DCLK     ; Missing drive strength ;
; EPCS_NCSO     ; Missing drive strength ;
; G_SENSOR_CS_N ; Missing drive strength ;
; I2C_SCLK      ; Missing drive strength ;
; ADC_CS_N      ; Missing drive strength ;
; ADC_SADDR     ; Missing drive strength ;
; ADC_SCLK      ; Missing drive strength ;
; I2C_SDAT      ; Missing drive strength ;
; GPIO_2[0]     ; Missing drive strength ;
; GPIO_2[1]     ; Missing drive strength ;
; GPIO_2[2]     ; Missing drive strength ;
; GPIO_2[3]     ; Missing drive strength ;
; GPIO_2[4]     ; Missing drive strength ;
; GPIO_2[5]     ; Missing drive strength ;
; GPIO_2[6]     ; Missing drive strength ;
; GPIO_2[7]     ; Missing drive strength ;
; GPIO_2[8]     ; Missing drive strength ;
; GPIO_2[9]     ; Missing drive strength ;
; GPIO_2[10]    ; Missing drive strength ;
; GPIO_2[11]    ; Missing drive strength ;
; GPIO_2[12]    ; Missing drive strength ;
; GPIO_0_D[0]   ; Missing drive strength ;
; GPIO_0_D[1]   ; Missing drive strength ;
; GPIO_0_D[2]   ; Missing drive strength ;
; GPIO_0_D[3]   ; Missing drive strength ;
; GPIO_0_D[4]   ; Missing drive strength ;
; GPIO_0_D[5]   ; Missing drive strength ;
; GPIO_0_D[6]   ; Missing drive strength ;
; GPIO_0_D[7]   ; Missing drive strength ;
; GPIO_0_D[8]   ; Missing drive strength ;
; GPIO_0_D[9]   ; Missing drive strength ;
; GPIO_0_D[10]  ; Missing drive strength ;
; GPIO_0_D[11]  ; Missing drive strength ;
; GPIO_0_D[12]  ; Missing drive strength ;
; GPIO_0_D[13]  ; Missing drive strength ;
; GPIO_0_D[14]  ; Missing drive strength ;
; GPIO_0_D[15]  ; Missing drive strength ;
; GPIO_0_D[16]  ; Missing drive strength ;
; GPIO_0_D[17]  ; Missing drive strength ;
; GPIO_0_D[18]  ; Missing drive strength ;
; GPIO_0_D[19]  ; Missing drive strength ;
; GPIO_0_D[20]  ; Missing drive strength ;
; GPIO_0_D[21]  ; Missing drive strength ;
; GPIO_0_D[22]  ; Missing drive strength ;
; GPIO_0_D[23]  ; Missing drive strength ;
; GPIO_0_D[24]  ; Missing drive strength ;
; GPIO_0_D[25]  ; Missing drive strength ;
; GPIO_0_D[26]  ; Missing drive strength ;
; GPIO_0_D[27]  ; Missing drive strength ;
; GPIO_0_D[28]  ; Missing drive strength ;
; GPIO_0_D[29]  ; Missing drive strength ;
; GPIO_0_D[30]  ; Missing drive strength ;
; GPIO_0_D[31]  ; Missing drive strength ;
; GPIO_0_D[32]  ; Missing drive strength ;
; GPIO_0_D[33]  ; Missing drive strength ;
; GPIO_1_D[0]   ; Missing drive strength ;
; GPIO_1_D[1]   ; Missing drive strength ;
; GPIO_1_D[2]   ; Missing drive strength ;
; GPIO_1_D[3]   ; Missing drive strength ;
; GPIO_1_D[4]   ; Missing drive strength ;
; GPIO_1_D[5]   ; Missing drive strength ;
; GPIO_1_D[6]   ; Missing drive strength ;
; GPIO_1_D[7]   ; Missing drive strength ;
; GPIO_1_D[8]   ; Missing drive strength ;
; GPIO_1_D[9]   ; Missing drive strength ;
; GPIO_1_D[10]  ; Missing drive strength ;
; GPIO_1_D[11]  ; Missing drive strength ;
; GPIO_1_D[12]  ; Missing drive strength ;
; GPIO_1_D[13]  ; Missing drive strength ;
; GPIO_1_D[14]  ; Missing drive strength ;
; GPIO_1_D[15]  ; Missing drive strength ;
; GPIO_1_D[16]  ; Missing drive strength ;
; GPIO_1_D[17]  ; Missing drive strength ;
; GPIO_1_D[18]  ; Missing drive strength ;
; GPIO_1_D[19]  ; Missing drive strength ;
; GPIO_1_D[20]  ; Missing drive strength ;
; GPIO_1_D[21]  ; Missing drive strength ;
; GPIO_1_D[22]  ; Missing drive strength ;
; GPIO_1_D[23]  ; Missing drive strength ;
; GPIO_1_D[24]  ; Missing drive strength ;
; GPIO_1_D[25]  ; Missing drive strength ;
; GPIO_1_D[26]  ; Missing drive strength ;
; GPIO_1_D[27]  ; Missing drive strength ;
; GPIO_1_D[28]  ; Missing drive strength ;
; GPIO_1_D[29]  ; Missing drive strength ;
; GPIO_1_D[30]  ; Missing drive strength ;
; GPIO_1_D[31]  ; Missing drive strength ;
; GPIO_1_D[32]  ; Missing drive strength ;
; GPIO_1_D[33]  ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[16]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[17]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[18]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[19]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[20]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[21]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[22]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[23]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[24]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[25]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[26]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[27]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[28]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[29]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[30]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[31]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_bht_data[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                              ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7368 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7368 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6881    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 197     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 287     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Alessandro/Desktop/STM32Workspace/ElectronicsForEmbeddedSystems/Documentation/AlteraNano/Demonstration/DE0_NANO_SDRAM_Nios_Test/DE0_NANO_SDRAM_Nios_Test.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,329 / 22,320 ( 19 % )    ;
;     -- Combinational with no register       ; 1508                       ;
;     -- Register only                        ; 578                        ;
;     -- Combinational with a register        ; 2243                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1839                       ;
;     -- 3 input functions                    ; 1303                       ;
;     -- <=2 input functions                  ; 609                        ;
;     -- Register only                        ; 578                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3505                       ;
;     -- arithmetic mode                      ; 246                        ;
;                                             ;                            ;
; Total registers*                            ; 2,890 / 23,018 ( 13 % )    ;
;     -- Dedicated logic registers            ; 2,821 / 22,320 ( 13 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 311 / 1,395 ( 22 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 154 / 154 ( 100 % )        ;
;     -- Clock pins                           ; 8 / 7 ( 114 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 11                         ;
; M9Ks                                        ; 15 / 66 ( 23 % )           ;
; Total block memory bits                     ; 65,280 / 608,256 ( 11 % )  ;
; Total block memory implementation bits      ; 138,240 / 608,256 ( 23 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 11 / 20 ( 55 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 7%               ;
; Peak interconnect usage (total/H/V)         ; 39% / 36% / 42%            ;
; Maximum fan-out                             ; 2606                       ;
; Highest non-global fan-out                  ; 740                        ;
; Total fan-out                               ; 24381                      ;
; Average fan-out                             ; 3.24                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                       ;                                ;
; Total logic elements                         ; 4010 / 22320 ( 18 % ) ; 124 / 22320 ( < 1 % ) ; 195 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 1370                  ; 52                    ; 86                    ; 0                              ;
;     -- Register only                         ; 560                   ; 1                     ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 2080                  ; 71                    ; 92                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 1702                  ; 57                    ; 80                    ; 0                              ;
;     -- 3 input functions                     ; 1227                  ; 19                    ; 57                    ; 0                              ;
;     -- <=2 input functions                   ; 521                   ; 47                    ; 41                    ; 0                              ;
;     -- Register only                         ; 560                   ; 1                     ; 17                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 3217                  ; 119                   ; 169                   ; 0                              ;
;     -- arithmetic mode                       ; 233                   ; 4                     ; 9                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total registers                              ; 2709                  ; 72                    ; 109                   ; 0                              ;
;     -- Dedicated logic registers             ; 2640 / 22320 ( 12 % ) ; 72 / 22320 ( < 1 % )  ; 109 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 285 / 1395 ( 20 % )   ; 16 / 1395 ( 1 % )     ; 17 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 154                   ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 65280                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 138240                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 15 / 66 ( 22 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 7 / 24 ( 29 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                       ;                                ;
;     -- Input Connections                     ; 2972                  ; 74                    ; 165                   ; 2                              ;
;     -- Registered Input Connections          ; 2715                  ; 30                    ; 117                   ; 0                              ;
;     -- Output Connections                    ; 387                   ; 4                     ; 213                   ; 2609                           ;
;     -- Registered Output Connections         ; 4                     ; 3                     ; 212                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                       ;                                ;
;     -- Total Connections                     ; 23186                 ; 569                   ; 1173                  ; 2614                           ;
;     -- Registered Connections                ; 11169                 ; 298                   ; 805                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                       ;                                ;
;     -- Top                                   ; 388                   ; 31                    ; 329                   ; 2611                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 329                   ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2611                  ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                       ;                                ;
;     -- Input Ports                           ; 58                    ; 11                    ; 30                    ; 2                              ;
;     -- Output Ports                          ; 46                    ; 4                     ; 46                    ; 3                              ;
;     -- Bidir Ports                           ; 98                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                     ; 35                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                     ; 27                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_SDAT     ; A9    ; 7        ; 25           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 45                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; EPCS_DATA0   ; H2    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_0_IN[0] ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_0_IN[1] ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1_IN[0] ; T9    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1_IN[1] ; R9    ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[0] ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[1] ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[2] ; M16   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; G_SENSOR_INT ; M2    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]        ; M1    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]        ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]        ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]        ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK     ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO     ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                        ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------------------+---------------------+
; DRAM_DQ[0]   ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe               ; -                   ;
; DRAM_DQ[10]  ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10 ; -                   ;
; DRAM_DQ[11]  ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11 ; -                   ;
; DRAM_DQ[12]  ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12 ; -                   ;
; DRAM_DQ[13]  ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13 ; -                   ;
; DRAM_DQ[14]  ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14 ; -                   ;
; DRAM_DQ[15]  ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15 ; -                   ;
; DRAM_DQ[1]   ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1  ; -                   ;
; DRAM_DQ[2]   ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2  ; -                   ;
; DRAM_DQ[3]   ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3  ; -                   ;
; DRAM_DQ[4]   ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4  ; -                   ;
; DRAM_DQ[5]   ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5  ; -                   ;
; DRAM_DQ[6]   ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6  ; -                   ;
; DRAM_DQ[7]   ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7  ; -                   ;
; DRAM_DQ[8]   ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8  ; -                   ;
; DRAM_DQ[9]   ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9  ; -                   ;
; GPIO_0_D[0]  ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[10] ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[11] ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[12] ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[13] ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[14] ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[15] ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[16] ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[17] ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[18] ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[19] ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[1]  ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[20] ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[21] ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[22] ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[23] ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[24] ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[25] ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[26] ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[27] ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[28] ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[29] ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[2]  ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[30] ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[31] ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[32] ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[33] ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[3]  ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[4]  ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[5]  ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[6]  ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[7]  ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[8]  ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_0_D[9]  ; D5    ; 8        ; 5            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[0]  ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[10] ; P11   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[11] ; R10   ; 4        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[12] ; N12   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[13] ; P9    ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[14] ; N9    ; 4        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[15] ; N11   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[16] ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[17] ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[18] ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[19] ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[1]  ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[20] ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[21] ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[22] ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[23] ; N16   ; 5        ; 53           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[24] ; N15   ; 5        ; 53           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[25] ; P14   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[26] ; L14   ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[27] ; N14   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[28] ; M10   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[29] ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[2]  ; T14   ; 4        ; 45           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[30] ; J16   ; 5        ; 53           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[31] ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[32] ; J13   ; 5        ; 53           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[33] ; J14   ; 5        ; 53           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[3]  ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[4]  ; R13   ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[5]  ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[6]  ; R12   ; 4        ; 36           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[7]  ; T11   ; 4        ; 36           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[8]  ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_1_D[9]  ; R11   ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[0]    ; A14   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[10]   ; F14   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[11]   ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[12]   ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[1]    ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[2]    ; C14   ; 7        ; 51           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[3]    ; C16   ; 6        ; 53           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[4]    ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[5]    ; D16   ; 6        ; 53           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[6]    ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[7]    ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[8]    ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; GPIO_2[9]    ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
; I2C_SDAT     ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                           ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO           ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_NCSO           ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA0          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; GPIO_1_D[30]        ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; KEY[0]              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; GPIO_2[11]          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; GPIO_2[12]          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; GPIO_2[9]           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; GPIO_2[8]           ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; GPIO_2[5]           ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; GPIO_2[6]           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; GPIO_2[3]           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; GPIO_0_D[29]        ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; LED[0]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; GPIO_0_D[22]        ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; ADC_CS_N            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; ADC_SADDR           ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; GPIO_0_D[24]        ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; GPIO_0_D[25]        ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; GPIO_0_D[23]        ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; GPIO_0_D[16]        ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; GPIO_0_D[20]        ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO      ; GPIO_0_D[21]        ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; GPIO_0_D[14]        ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; GPIO_0_D[12]        ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; GPIO_0_D[11]        ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; GPIO_0_D[10]        ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; GPIO_0_D[18]        ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; GPIO_0_D[17]        ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; GPIO_0_D[8]         ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; GPIO_0_D[7]         ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; GPIO_0_D[13]        ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; GPIO_0_D[6]         ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; GPIO_0_D[5]         ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; GPIO_0_D[4]         ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 20 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 18 / 18 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0_D[2]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0_D[3]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0_D[6]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0_D[8]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0_D[11]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0_D[14]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_SDAT            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIO_0_D[30]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; GPIO_2[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0_D[4]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0_D[5]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0_D[7]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0_D[10]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0_D[12]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; GPIO_0_D[29]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0_D[33]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GPIO_2[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; EPCS_ASDO           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO_0_D[1]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0_D[15]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0_D[16]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0_D[24]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0_D[28]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GPIO_2[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; GPIO_2[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; GPIO_2[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0_D[0]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0_D[9]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0_D[13]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0_D[19]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0_D[25]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0_D[31]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0_D[32]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GPIO_2[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; GPIO_2[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; GPIO_2[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0_D[17]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0_D[18]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0_D[20]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0_D[23]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0_D[27]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0_D[26]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GPIO_2_IN[0]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; GPIO_2_IN[1]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; I2C_SDAT            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0_D[21]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0_D[22]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GPIO_1_D[0]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; GPIO_2[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; GPIO_2[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; GPIO_2[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GPIO_2[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; GPIO_2[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; EPCS_DCLK           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GPIO_1_D[32]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; GPIO_1_D[33]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; GPIO_1_D[30]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIO_1_D[31]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIO_1_D[17]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GPIO_1_D[29]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; GPIO_1_D[26]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; GPIO_1_D[19]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIO_1_D[16]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; G_SENSOR_INT        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GPIO_1_D[28]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GPIO_2_IN[2]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GPIO_1_D[14]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIO_1_D[15]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIO_1_D[12]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GPIO_1_D[27]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; GPIO_1_D[24]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; GPIO_1_D[23]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; GPIO_1_D[13]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIO_1_D[10]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GPIO_1_D[25]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; GPIO_1_D[20]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIO_1_D[21]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GPIO_1_IN[1]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; GPIO_1_D[11]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIO_1_D[9]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIO_1_D[6]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIO_1_D[4]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIO_1_D[22]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIO_1_D[18]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GPIO_1_IN[0]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; GPIO_1_D[8]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; GPIO_1_D[7]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; GPIO_1_D[5]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIO_1_D[3]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; GPIO_1_D[2]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; GPIO_1_D[1]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------+
; Name                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll|sd1|pll7                                                                     ;
; PLL mode                      ; Normal                                                                                 ;
; Compensate clock              ; clock0                                                                                 ;
; Compensated input/output pins ; --                                                                                     ;
; Switchover type               ; --                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                               ;
; Input frequency 1             ; --                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                               ;
; Nominal VCO frequency         ; 599.9 MHz                                                                              ;
; VCO post scale K counter      ; 2                                                                                      ;
; VCO frequency control         ; Auto                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                 ;
; VCO multiply                  ; --                                                                                     ;
; VCO divide                    ; --                                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                                               ;
; Freq max lock                 ; 54.18 MHz                                                                              ;
; M VCO Tap                     ; 0                                                                                      ;
; M Initial                     ; 2                                                                                      ;
; M value                       ; 12                                                                                     ;
; N value                       ; 1                                                                                      ;
; Charge pump current           ; setting 1                                                                              ;
; Loop filter resistance        ; setting 27                                                                             ;
; Loop filter capacitance       ; setting 0                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                     ;
; Bandwidth type                ; Medium                                                                                 ;
; Real time reconfigurable      ; Off                                                                                    ;
; Scan chain MIF file           ; --                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                    ;
; PLL location                  ; PLL_4                                                                                  ;
; Inclk0 signal                 ; CLOCK_50                                                                               ;
; Inclk1 signal                 ; --                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                          ;
; Inclk1 signal type            ; --                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; Name                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name              ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 0       ; u0|altpll|sd1|pll7|clk[0] ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -60 (-1667 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u0|altpll|sd1|pll7|clk[1] ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Library Name  ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; |DE0_NANO_SDRAM_Nios_Test                                                                                                ; 4329 (1)    ; 2821 (0)                  ; 69 (69)       ; 65280       ; 15   ; 4            ; 0       ; 2         ; 154  ; 0            ; 1508 (1)     ; 578 (0)           ; 2243 (0)         ; |DE0_NANO_SDRAM_Nios_Test                                                                                                                                                                                                                                                                                                                                                                                                       ; work          ;
;    |DE0_NANO_QSYS:u0|                                                                                                    ; 4009 (0)    ; 2640 (0)                  ; 0 (0)         ; 65280       ; 15   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1369 (0)     ; 560 (0)           ; 2080 (0)         ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0                                                                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_addr_router:addr_router|                                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_addr_router_001:addr_router_001|                                                                    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_altpll:altpll|                                                                                      ; 10 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 8 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll                                                                                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1                                                                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_altpll_stdsync_sv6:stdsync2|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_altpll_dffpipe_l2c:dffpipe3|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_stdsync_sv6:stdsync2|DE0_NANO_QSYS_altpll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_cmd_xbar_demux:cmd_xbar_demux|                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                              ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|                                                                      ; 51 (48)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (25)      ; 0 (0)             ; 25 (22)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|                                                                          ; 55 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 1 (1)             ; 49 (47)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_jtag_uart:jtag_uart|                                                                                ; 158 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (19)      ; 16 (2)            ; 97 (18)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |scfifo:rfifo|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                 ; work          ;
;                |scfifo_jr21:auto_generated|                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                      ; work          ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                 ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (3)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; work          ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                    ; work          ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                           ; work          ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                 ; work          ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                              ; work          ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                  ; work          ;
;          |DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |scfifo:wfifo|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                 ; work          ;
;                |scfifo_jr21:auto_generated|                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                      ; work          ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                 ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; work          ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                    ; work          ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                           ; work          ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                 ; work          ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                              ; work          ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                  ; work          ;
;          |alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|                                                   ; 68 (68)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 14 (14)           ; 38 (38)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                        ; work          ;
;       |DE0_NANO_QSYS_key:key|                                                                                            ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 5 (5)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_key:key                                                                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_nios2_qsys:nios2_qsys|                                                                              ; 2643 (2198) ; 1677 (1405)               ; 0 (0)         ; 64256       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 961 (796)    ; 343 (311)         ; 1339 (1091)      ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht                                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; work          ;
;                |altsyncram_fsh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated                                                                                                                                                                                                                        ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_kdf1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                 ; work          ;
;                |altsyncram_dhh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_dhh1:auto_generated                                                                                                                                                                                                                  ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; work          ;
;                |altsyncram_r3d1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                                            ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_cjd1:auto_generated|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                 ; work          ;
;                |altsyncram_o8i1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_o8i1:auto_generated                                                                                                                                                                                                                  ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                 ; work          ;
;                |altera_mult_add_q1u2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                                             ; work          ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work          ;
;                      |ama_multiplier_function:multiplier_block|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work          ;
;                         |lpm_mult:Mult0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; work          ;
;                            |mult_jp01:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                   ; work          ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                 ; work          ;
;                |altera_mult_add_s1u2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                                             ; work          ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work          ;
;                      |ama_multiplier_function:multiplier_block|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work          ;
;                         |lpm_mult:Mult0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; work          ;
;                            |mult_j011:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                                   ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|                                     ; 368 (86)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (7)       ; 32 (5)            ; 242 (74)         ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|  ; 126 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 25 (0)            ; 71 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper                                                                                                                                                              ; DE0_NANO_QSYS ;
;                |DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk| ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 18 (15)           ; 31 (30)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk                                                      ; DE0_NANO_QSYS ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work          ;
;                |DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|       ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 7 (3)             ; 59 (59)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck                                                            ; DE0_NANO_QSYS ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work          ;
;                |sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy                                                                                        ; work          ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|                    ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg                                                                                                                                                                                ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_oci_break:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_break|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_break:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_break                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|                      ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (8)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                              ; work          ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|                            ; 112 (112)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 62 (62)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;                |DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram                                                                                                   ; DE0_NANO_QSYS ;
;                   |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work          ;
;                      |altsyncram_ar81:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated                                          ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_fah1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_fah1:auto_generated                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_gah1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_gah1:auto_generated                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_test_bench:the_DE0_NANO_QSYS_nios2_qsys_test_bench|                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_test_bench:the_DE0_NANO_QSYS_nios2_qsys_test_bench                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |lpm_add_sub:Add18|                                                                                             ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 6 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18                                                                                                                                                                                                                                                                                                                                ; work          ;
;             |add_sub_qvi:auto_generated|                                                                                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                                                                     ; work          ;
;       |DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux_001|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_rsp_xbar_mux:rsp_xbar_mux|                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                  ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 62 (62)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_sdram:sdram|                                                                                        ; 327 (230)   ; 212 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (108)    ; 42 (10)           ; 170 (113)        ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram                                                                                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|                             ; 98 (98)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 32 (32)           ; 59 (59)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_timer:timer|                                                                                        ; 155 (155)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 23 (23)           ; 97 (97)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer                                                                                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                      ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 10 (10)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 5 (5)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                              ; 189 (189)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 68 (68)           ; 103 (103)        ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 75 (75)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 58 (58)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                             ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 12 (0)           ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                      ; 15 (11)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (1)             ; 12 (10)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                         ; work          ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                         ; work          ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                 ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 14 (0)            ; 8 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                      ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (13)           ; 8 (5)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                             ; work          ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                             ; work          ;
;       |altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;       |altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|                             ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                     ; 18 (10)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 4 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                 ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_translator:altpll_pll_slave_translator|                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_translator:altpll_pll_slave_translator                                                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                            ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 22 (22)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_translator:key_s1_translator|                                                                 ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|                                           ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 13 (13)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                               ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 3 (3)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                               ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 17 (17)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                        ; 32 (32)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 20 (20)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;       |altera_merlin_traffic_limiter:limiter|                                                                            ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 6 (6)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                    ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;       |altera_merlin_width_adapter:width_adapter|                                                                        ; 65 (65)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 56 (56)          ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;       |altera_reset_controller:rst_controller_001|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |altera_reset_controller:rst_controller_002|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |altera_reset_controller:rst_controller|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_NANO_SDRAM_Nios_Test|DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;    |pzdyqx:nabboc|                                                                                                       ; 124 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 1 (0)             ; 71 (0)           ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                         ; work          ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                     ; 124 (14)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (5)       ; 1 (1)             ; 71 (7)           ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                            ; work          ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                 ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                              ; work          ;
;             |LQYT7093:MBPH5020|                                                                                          ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                            ; work          ;
;          |KIFI3548:TPOO7242|                                                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                          ; work          ;
;          |LQYT7093:LRYQ7721|                                                                                             ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 14 (14)          ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                          ; work          ;
;          |PUDL0439:ESUL0435|                                                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |DE0_NANO_SDRAM_Nios_Test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                          ; work          ;
;    |sld_hub:auto_hub|                                                                                                    ; 195 (1)     ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (1)       ; 17 (0)            ; 92 (0)           ; |DE0_NANO_SDRAM_Nios_Test|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                      ; work          ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                     ; 194 (151)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (71)      ; 17 (16)           ; 92 (66)          ; |DE0_NANO_SDRAM_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                         ; work          ;
;          |sld_rom_sr:hub_info_reg|                                                                                       ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |DE0_NANO_SDRAM_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                 ; work          ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |DE0_NANO_SDRAM_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                               ; work          ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; LED[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; EPCS_ASDO     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DATA0    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_NCSO     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_INT  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_CS_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SADDR     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SDAT      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[2]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SDAT      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[9]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[12]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[16]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[17]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[18]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[19]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[20]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[21]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[22]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[23]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[24]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[25]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[26]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[27]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[28]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[29]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[30]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[31]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[32]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_D[33]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[9]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[12]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[16]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[17]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[18]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[19]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[20]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[21]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[22]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[23]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[24]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[25]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[26]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[27]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[28]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[29]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[30]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[31]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[32]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D[33]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                              ;                   ;         ;
; SW[1]                                                              ;                   ;         ;
; SW[2]                                                              ;                   ;         ;
; SW[3]                                                              ;                   ;         ;
; EPCS_DATA0                                                         ;                   ;         ;
; G_SENSOR_INT                                                       ;                   ;         ;
; ADC_SDAT                                                           ;                   ;         ;
; GPIO_2_IN[0]                                                       ;                   ;         ;
; GPIO_2_IN[1]                                                       ;                   ;         ;
; GPIO_2_IN[2]                                                       ;                   ;         ;
; GPIO_0_IN[0]                                                       ;                   ;         ;
; GPIO_0_IN[1]                                                       ;                   ;         ;
; GPIO_1_IN[0]                                                       ;                   ;         ;
; GPIO_1_IN[1]                                                       ;                   ;         ;
; I2C_SDAT                                                           ;                   ;         ;
; GPIO_2[0]                                                          ;                   ;         ;
; GPIO_2[1]                                                          ;                   ;         ;
; GPIO_2[2]                                                          ;                   ;         ;
; GPIO_2[3]                                                          ;                   ;         ;
; GPIO_2[4]                                                          ;                   ;         ;
; GPIO_2[5]                                                          ;                   ;         ;
; GPIO_2[6]                                                          ;                   ;         ;
; GPIO_2[7]                                                          ;                   ;         ;
; GPIO_2[8]                                                          ;                   ;         ;
; GPIO_2[9]                                                          ;                   ;         ;
; GPIO_2[10]                                                         ;                   ;         ;
; GPIO_2[11]                                                         ;                   ;         ;
; GPIO_2[12]                                                         ;                   ;         ;
; GPIO_0_D[0]                                                        ;                   ;         ;
; GPIO_0_D[1]                                                        ;                   ;         ;
; GPIO_0_D[2]                                                        ;                   ;         ;
; GPIO_0_D[3]                                                        ;                   ;         ;
; GPIO_0_D[4]                                                        ;                   ;         ;
; GPIO_0_D[5]                                                        ;                   ;         ;
; GPIO_0_D[6]                                                        ;                   ;         ;
; GPIO_0_D[7]                                                        ;                   ;         ;
; GPIO_0_D[8]                                                        ;                   ;         ;
; GPIO_0_D[9]                                                        ;                   ;         ;
; GPIO_0_D[10]                                                       ;                   ;         ;
; GPIO_0_D[11]                                                       ;                   ;         ;
; GPIO_0_D[12]                                                       ;                   ;         ;
; GPIO_0_D[13]                                                       ;                   ;         ;
; GPIO_0_D[14]                                                       ;                   ;         ;
; GPIO_0_D[15]                                                       ;                   ;         ;
; GPIO_0_D[16]                                                       ;                   ;         ;
; GPIO_0_D[17]                                                       ;                   ;         ;
; GPIO_0_D[18]                                                       ;                   ;         ;
; GPIO_0_D[19]                                                       ;                   ;         ;
; GPIO_0_D[20]                                                       ;                   ;         ;
; GPIO_0_D[21]                                                       ;                   ;         ;
; GPIO_0_D[22]                                                       ;                   ;         ;
; GPIO_0_D[23]                                                       ;                   ;         ;
; GPIO_0_D[24]                                                       ;                   ;         ;
; GPIO_0_D[25]                                                       ;                   ;         ;
; GPIO_0_D[26]                                                       ;                   ;         ;
; GPIO_0_D[27]                                                       ;                   ;         ;
; GPIO_0_D[28]                                                       ;                   ;         ;
; GPIO_0_D[29]                                                       ;                   ;         ;
; GPIO_0_D[30]                                                       ;                   ;         ;
; GPIO_0_D[31]                                                       ;                   ;         ;
; GPIO_0_D[32]                                                       ;                   ;         ;
; GPIO_0_D[33]                                                       ;                   ;         ;
; GPIO_1_D[0]                                                        ;                   ;         ;
; GPIO_1_D[1]                                                        ;                   ;         ;
; GPIO_1_D[2]                                                        ;                   ;         ;
; GPIO_1_D[3]                                                        ;                   ;         ;
; GPIO_1_D[4]                                                        ;                   ;         ;
; GPIO_1_D[5]                                                        ;                   ;         ;
; GPIO_1_D[6]                                                        ;                   ;         ;
; GPIO_1_D[7]                                                        ;                   ;         ;
; GPIO_1_D[8]                                                        ;                   ;         ;
; GPIO_1_D[9]                                                        ;                   ;         ;
; GPIO_1_D[10]                                                       ;                   ;         ;
; GPIO_1_D[11]                                                       ;                   ;         ;
; GPIO_1_D[12]                                                       ;                   ;         ;
; GPIO_1_D[13]                                                       ;                   ;         ;
; GPIO_1_D[14]                                                       ;                   ;         ;
; GPIO_1_D[15]                                                       ;                   ;         ;
; GPIO_1_D[16]                                                       ;                   ;         ;
; GPIO_1_D[17]                                                       ;                   ;         ;
; GPIO_1_D[18]                                                       ;                   ;         ;
; GPIO_1_D[19]                                                       ;                   ;         ;
; GPIO_1_D[20]                                                       ;                   ;         ;
; GPIO_1_D[21]                                                       ;                   ;         ;
; GPIO_1_D[22]                                                       ;                   ;         ;
; GPIO_1_D[23]                                                       ;                   ;         ;
; GPIO_1_D[24]                                                       ;                   ;         ;
; GPIO_1_D[25]                                                       ;                   ;         ;
; GPIO_1_D[26]                                                       ;                   ;         ;
; GPIO_1_D[27]                                                       ;                   ;         ;
; GPIO_1_D[28]                                                       ;                   ;         ;
; GPIO_1_D[29]                                                       ;                   ;         ;
; GPIO_1_D[30]                                                       ;                   ;         ;
; GPIO_1_D[31]                                                       ;                   ;         ;
; GPIO_1_D[32]                                                       ;                   ;         ;
; GPIO_1_D[33]                                                       ;                   ;         ;
; DRAM_DQ[0]                                                         ;                   ;         ;
; DRAM_DQ[1]                                                         ;                   ;         ;
; DRAM_DQ[2]                                                         ;                   ;         ;
; DRAM_DQ[3]                                                         ;                   ;         ;
; DRAM_DQ[4]                                                         ;                   ;         ;
; DRAM_DQ[5]                                                         ;                   ;         ;
; DRAM_DQ[6]                                                         ;                   ;         ;
; DRAM_DQ[7]                                                         ;                   ;         ;
; DRAM_DQ[8]                                                         ;                   ;         ;
; DRAM_DQ[9]                                                         ;                   ;         ;
; DRAM_DQ[10]                                                        ;                   ;         ;
; DRAM_DQ[11]                                                        ;                   ;         ;
; DRAM_DQ[12]                                                        ;                   ;         ;
; DRAM_DQ[13]                                                        ;                   ;         ;
; DRAM_DQ[14]                                                        ;                   ;         ;
; DRAM_DQ[15]                                                        ;                   ;         ;
; CLOCK_50                                                           ;                   ;         ;
; KEY[1]                                                             ;                   ;         ;
; KEY[0]                                                             ;                   ;         ;
;      - DE0_NANO_QSYS:u0|DE0_NANO_QSYS_key:key|read_mux_out[0]~5    ; 0                 ; 6       ;
;      - DE0_NANO_QSYS:u0|DE0_NANO_QSYS_key:key|d1_data_in[0]~feeder ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                  ; PIN_R8                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                  ; PIN_R8                ; 44      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                        ; PLL_4                 ; 2598    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                        ; PLL_4                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|prev_reset                                                                                                                                                                                                                                                                                                                   ; FF_X28_Y12_N25        ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y11_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y11_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y12_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y13_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X25_Y11_N16    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X21_Y11_N4     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y11_N8     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; LCCOMB_X16_Y11_N2     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; LCCOMB_X16_Y11_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y11_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y10_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                ; FF_X23_Y10_N11        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y14_N30    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y11_N16    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                 ; FF_X24_Y10_N17        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y11_N0     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_key:key|always1~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y10_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[1]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y15_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y15_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y19_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y14_N8     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y14_N28    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y15_N0     ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[2]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y14_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                           ; FF_X34_Y15_N13        ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                  ; FF_X34_Y22_N25        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y19_N30    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                ; FF_X36_Y20_N29        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                                                                       ; FF_X34_Y16_N13        ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                       ; FF_X39_Y21_N29        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y16_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_stall~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y24_N4     ; 740     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                  ; FF_X28_Y19_N15        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add8~3                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y23_N24    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                     ; LCCOMB_X21_Y19_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jxuir                    ; FF_X19_Y13_N7         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X21_Y15_N12    ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X18_Y17_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X18_Y17_N26    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X18_Y17_N12    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X19_Y13_N21        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[1]~13                       ; LCCOMB_X17_Y16_N24    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[24]~21                      ; LCCOMB_X21_Y13_N26    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[37]~28                      ; LCCOMB_X19_Y13_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                                        ; LCCOMB_X17_Y13_N20    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_uir~0                                        ; LCCOMB_X18_Y13_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                    ; LCCOMB_X20_Y18_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|resetrequest                                                                                                                                         ; FF_X19_Y18_N5         ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonDReg[0]~12                                                                                                                                              ; LCCOMB_X21_Y17_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|ociram_wr_en                                                                                                                                               ; LCCOMB_X21_Y15_N0     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                                                 ; FF_X19_Y15_N13        ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                               ; FF_X20_Y20_N1         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y20_N0     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y22_N14    ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                                              ; FF_X28_Y16_N29        ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                              ; FF_X28_Y16_N15        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y23_N2     ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y24_N26    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y24_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                    ; FF_X27_Y21_N7         ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                         ; FF_X24_Y24_N21        ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                                                                          ; FF_X30_Y23_N29        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|always135~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y24_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y15_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[25]~32                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y14_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y17_N30    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y15_N10    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X5_Y16_N22     ; 1415    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; FF_X24_Y17_N9         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y19_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y20_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y20_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y19_N2     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y19_N6     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_wren                                                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y19_N18    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_0[42]~2                                                                                                                                                                                                                                ; LCCOMB_X20_Y11_N30    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                ; LCCOMB_X20_Y11_N16    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y6_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y7_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y7_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y7_N6      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y6_N20     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                              ; FF_X17_Y7_N15         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                              ; FF_X16_Y7_N31         ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                              ; FF_X16_Y6_N5          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y12_N26    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y12_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y12_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y12_N14    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y12_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y12_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y12_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y12_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                       ; LCCOMB_X27_Y10_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y11_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                      ; LCCOMB_X25_Y13_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y12_N14    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N28      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N24      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N18      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N6       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N8       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                ; LCCOMB_X9_Y7_N2       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y8_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y8_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y8_N18     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y8_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y8_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y8_N10     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y8_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y8_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                          ; LCCOMB_X26_Y13_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y13_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                               ; LCCOMB_X28_Y12_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y13_N2     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y8_N8      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y12_N28    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~8                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y13_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N12    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y15_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y15_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|data_reg[1]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y11_N22    ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                        ; FF_X23_Y9_N5          ; 77      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                            ; FF_X52_Y17_N21        ; 177     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                            ; FF_X30_Y12_N29        ; 41      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                ; FF_X5_Y16_N29         ; 489     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                ; FF_X5_Y16_N29         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y17_N0        ; 222     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y17_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                       ; LCCOMB_X1_Y15_N0      ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                       ; FF_X31_Y29_N1         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                       ; FF_X30_Y29_N15        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                       ; FF_X30_Y29_N13        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                       ; FF_X29_Y29_N15        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                       ; FF_X29_Y29_N13        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                       ; FF_X28_Y29_N15        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                       ; FF_X28_Y29_N9         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                       ; FF_X25_Y32_N9         ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                    ; FF_X1_Y15_N15         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                          ; LCCOMB_X31_Y29_N2     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y17_N16    ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y17_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                     ; FF_X16_Y13_N23        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                    ; FF_X14_Y14_N1         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y17_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y16_N28    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y13_N2     ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y14_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                     ; FF_X16_Y14_N13        ; 82      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y13_N22    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y13_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X17_Y13_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y12_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y12_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y15_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y15_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~17                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y15_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y13_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~11                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y13_N26    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~12                                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y13_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~10                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y14_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X17_Y15_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y15_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y15_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~17                                                                                                                                                                                                                                                                       ; LCCOMB_X15_Y12_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~16                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y12_N22    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y12_N18    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                          ; FF_X16_Y14_N7         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                         ; FF_X16_Y14_N17        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                          ; FF_X16_Y14_N29        ; 68      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                          ; FF_X16_Y15_N7         ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y14_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                         ; FF_X15_Y14_N29        ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                              ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                          ; PIN_R8            ; 44      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0]                                                                                                                                ; PLL_4             ; 2598    ; 43                                   ; Global Clock         ; GCLK18           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1]                                                                                                                                ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|prev_reset                                                                                                                                                                           ; FF_X28_Y12_N25    ; 2       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|resetrequest ; FF_X19_Y18_N5     ; 3       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                            ; LCCOMB_X5_Y16_N22 ; 1415    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                    ; FF_X52_Y17_N21    ; 177     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                        ; FF_X5_Y16_N29     ; 489     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                      ; JTAG_X1_Y17_N0    ; 222     ; 5                                    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                               ; LCCOMB_X1_Y15_N0  ; 17      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                               ; FF_X25_Y32_N9     ; 20      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_stall~0                                                                                                                                                                                                                                                                                                            ; 740     ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                              ; 175     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                     ; 82      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                               ; 80      ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                        ; 77      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                                          ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                          ; 68      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active                                                                                                                                                                                                                                                                                                     ; 54      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                         ; 54      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                                   ; 53      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                                                      ; 49      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                                                      ; 49      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[28]~1                                                                                                                                                                                                                                                                                                         ; 48      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[28]~0                                                                                                                                                                                                                                                                                                         ; 48      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[21]~23                                                                                                                                                                                                                                                                                                    ; 48      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[21]~22                                                                                                                                                                                                                                                                                                    ; 48      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access                                                                                                                                            ; 46      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                               ; 46      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_write~reg0                                                                                                                                                                                                                                                                                                         ; 44      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                   ; 44      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[14]~0                                                                                                                                                                                                                                                                                                           ; 43      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_0[42]~2                                                                                                                                                                                                                                ; 43      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                ; 43      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                   ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                          ; 42      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                             ; 42      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                              ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                               ; 41      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_en_d1                                                                                                                                                                                                                                                                                                              ; 41      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[11]~1                                                                                                                                                                                                                                                                                                           ; 41      ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|data_reg[1]~0                                                                                                                                                                                                                                                                                                  ; 41      ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                            ; 41      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                       ; 40      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]                                                                                                                                                                                                                                                                                            ; 40      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                                        ; 39      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_logic                                                                                                                                                                                                                                                                                                         ; 38      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]                                                                                                                                                                                                                                                                                            ; 38      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result~0                                                                                                                                                                                                                                                                                                       ; 37      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                     ; 37      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                                                 ; 37      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                 ; 36      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                              ; 36      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]                                                                                                                                                                                                                                                                                            ; 36      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[11]~0                                                                                                                                                                                                                                                                                                           ; 34      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                              ; 34      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                  ; 34      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                                                   ; 34      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                     ; 34      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                               ; 33      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_hazard_E                                                                                                                                                                                                                                                                                                      ; 33      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                  ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[2]                                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                      ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                      ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                       ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[4]                                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_fill_bit                                                                                                                                                                                                                                                                                                       ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                    ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                                           ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                              ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                       ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[25]~32                                                                                                                                                                                                                                                                                                   ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[24]~16                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                      ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_logic_op[0]                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                      ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonDReg[0]~12                                                                                                                                              ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                             ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                              ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add8~3                                                                                                                                                                                                                                                                                                               ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add8~1                                                                                                                                                                                                                                                                                                               ; 32      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                                                         ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                             ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                         ; 30      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|readdata~1                                                                                                                                                                                                                                 ; 28      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                          ; 28      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                                        ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                               ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_crst                                                                                                                                                                                                                                                                                                          ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_exception                                                                                                                                                                                                                                                                                                     ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_break                                                                                                                                                                                                                                                                                                         ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                 ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                       ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                 ; 26      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                 ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                              ; 25      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                  ; 25      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16                                                                                                                                                                                                                                                                                                      ; 25      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                     ; 25      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[24]~17                                                                                                                                                                                                                                                                                          ; 24      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                         ; 24      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[12]                                                                                                                                                                                                                                                                                                             ; 24      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                                ; 24      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                              ; 23      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                           ; 23      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                                                   ; 23      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                             ; 23      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_read~reg0                                                                                                                                                                                                                                                                                                          ; 23      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                                                                                                                                                                                             ; 22      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[14]                                                                                                                                                                                                                                                                                                             ; 22      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                              ; 22      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                            ; 22      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                             ; 22      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                              ; 22      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; 21      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                               ; 20      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                ; 20      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                 ; 20      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[16]                                                                                                                                                                                                                                                                                                             ; 20      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[13]                                                                                                                                                                                                                                                                                                             ; 20      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                    ; 20      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                                                                                                                                             ; 20      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                              ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                    ; 19      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                     ; 19      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                                             ; 19      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                                   ; 19      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[24]~21                      ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                     ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                                              ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[11]                                                                                                                                                                                                                                                                                                             ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                             ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|always5~0                                                                                                                                                                                                                                                                                                                      ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                      ; 18      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                                      ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                 ; 17      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                                   ; 17      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                                      ; 17      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                            ; 17      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                          ; 17      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[15]                                                                                                                                                                                                                                                                                                             ; 17      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_valid_from_E                                                                                                                                                                                                                                                                                                       ; 17      ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                         ; 17      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                             ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                             ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                              ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|Equal6~4                                                                                                                                                                                                                                                                                                                       ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|Equal6~3                                                                                                                                                                                                                                                                                                                       ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|Equal6~2                                                                                                                                                                                                                                                                                                                       ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~3                                                                                                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                 ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                                                                    ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr~19                          ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[12]~32                                                                                                                                                                                                                                                                                          ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_data[0]~0                                                                                                                                                                                                                                                                                                                    ; 16      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                          ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2[18]~22                                                                                                                                                                                                                                                                                                        ; 15      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[2]                                                                                                                                                                                                                                                                                                              ; 15      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[2]                                                                                                                                                                                                                                                                                                              ; 15      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                            ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                 ; 14      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                               ; 14      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal171~1                                                                                                                                                                                                                                                                                                           ; 14      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[4]                                                                                                                                                                                                                                                                                                              ; 14      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                         ; 14      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                                                                                             ; 14      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                            ; 14      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                              ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                                  ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                        ; 13      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                            ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[1]                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[0]                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[1]                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_active                                                                                                                                                                                                                                                                                                       ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[1]~13                       ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                                                                                    ; 13      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_addr[8]~0                                                                                                                                                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                         ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                ; 12      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~29                                                                                                                                                                                                                                                                                           ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~28                                                                                                                                                                                                                                                                                           ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[3]                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[5]                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[5]                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[5]                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[6]                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[7]                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[8]                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[9]                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[10]                                                                                                                                                                                                                                                                                                     ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                 ; 12      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                        ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                       ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                                                          ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|pending                                                                                                                                                                                                                                                                                                                        ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[0]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[2]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[3]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[1]                                                                                                                                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                          ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[3]                                                                                                                                                                                                                                                                                                              ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                       ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                   ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                    ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                                    ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                              ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                           ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                  ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_imm[30]~0                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[2]                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~1                                                                                                                                                                                                                                                                                                 ; 10      ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|waitrequest                                                                                                                                                ; 10      ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|suppress~2                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|i_read~reg0                                                                                                                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                              ; 10      ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                           ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                   ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                            ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[0]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                ; 9       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                 ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; 9       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[4]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[3]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_want_fill                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                         ; 9       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                              ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal1~4                                                                                                                                                                                                                                                                                                   ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[1]~reg0                                                                                                                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[0]~reg0                                                                                                                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~7                                                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~6                                                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                           ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~0                                                                                                                                                                                                                                       ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                  ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                         ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_pass3                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_pass1                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_pass0                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_pass2                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                 ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                             ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[8]                                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal273~0                                                                                                                                                                                                                                                                                                           ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|write                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                                               ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[11]                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                               ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~4                                                                                                                                                                                                                                                                                            ; 8       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|always135~0                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[4]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[2]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[1]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                                                                                                                   ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[6]                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[0]                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[1]                                                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                     ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~51                                                                                                                                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]~2                                                                                                                                                                                                                                                                                               ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                       ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                                                                                ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[1]                                                                                                                                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[7]                                                                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|av_wr_data_transfer~2                                                                                                                                                                                                                                                                                                ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[3]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[5]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[6]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[8]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[9]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[10]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[16]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_valid~0                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal171~0                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonAReg[3]                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonAReg[4]                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonAReg[2]                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[13]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[15]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[16]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[17]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[18]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[19]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[20]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[21]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[22]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[23]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[24]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[25]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                    ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_valid                                                                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[26]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:u0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal5~1                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal3~3                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                                                                ; 7       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                    ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal2~2                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal2~1                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal1~5                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router:addr_router|Equal1~4                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_cdr                                          ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|f_pop                                                                                                                                                                                                                                                                                                                          ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[2]                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[3]~reg0                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[2]~reg0                                                                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~16                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                     ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                                                                    ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                                                                                                  ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                                ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|period_l_wr_strobe~2                                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                 ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                                ; 6       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal171~2                                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[6]                                                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|address[0]                                                                                                                                                                                                                                 ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                 ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_issue                                                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:altpll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                    ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[7]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[9]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[10]                                                                                                                                                                                                                                                                                                      ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|response_accepted~4                                                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                    ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:key_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter|response_accepted~0                                                                                                                                                                                                                                                                                                ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                                      ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|av_addr_accepted~0                                                                                                                                                                                                                                                                                                   ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                                                    ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~2                                                                                                                                                                                                                                                                   ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|src_channel[1]~0                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|f_select                                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~12                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~11                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~17                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                                                                                                   ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                                                                                                    ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                                                                                                    ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~124                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[2]~123                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[3]~122                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[4]~121                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[5]~120                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[6]~119                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[7]~118                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[1]~117                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|suppress~4                                                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal154~6                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_iw[6]                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|clr_break_line                                                                                                                                                                                                                                                                                                       ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[20]~116                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[19]~110                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[31]~89                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[30]~86                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[29]~83                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[15]~80                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[28]~77                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[27]~74                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[26]~71                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[25]~68                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[24]~65                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[23]~62                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[22]~59                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[8]~56                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[9]~53                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[10]~50                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[11]~47                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[12]~44                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~41                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[21]~38                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[14]~35                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[16]~26                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[17]~23                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[18]~20                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_status_reg_pie                                                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~1                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~0                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                                                                   ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[14]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[0]                                                                                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[1]                                                                                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[0]                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_dcache_management_done_nxt~0                                                                                                                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_st_bypass                                                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|suppress~3                                                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                                                                                                                   ; 5       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_stall                                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_shift_rot_stall                                                                                                                                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter|suppress~0                                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                                      ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_count[0]                                                                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|Selector35~2                                                                                                                                                                                                                                                                                                                   ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|wire_pfdena_reg_ena~0                                                                                                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|Equal0~0                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|pending~10                                                                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_sel                                                                                                                                                                                                                                                                                                      ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[10]~reg0                                                                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[7]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[6]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[5]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[4]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_has_started                                                                                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~17                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~12                                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                                                                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal6~0                                                                                                                                                                                                                                       ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                                                                                                                                                                                       ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                                                                                                   ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                                                                                                                                                                                   ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                                                                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|readdata~14                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~2                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|Equal6~1                                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_rot                                                                                                                                                                                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_byte_en~2                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|Equal0~10                                                                                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|cfgrom_readdata~0                                                                                                                                          ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_starting                                                                                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[7]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[3]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[4]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[5]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[6]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[0]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[1]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[2]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[31]                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[23]                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_dcache_management_wr_en~0                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal154~3                                                                                                                                                                                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[0]~6                                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[4]~6                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[2]~5                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[0]~3                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[4]~2                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_valid                                                                                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[2]~2                                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[1]~1                                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[17]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_count[0]                                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_refs[0]                                                                                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[16]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[17]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[18]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[19]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[20]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[21]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[22]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[23]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[24]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[25]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[26]                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[1]~1                                                                                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|av_rd_addr_accepted                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[2]~1                                                                                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_cnt[0]                                                                                                                                                                                                                                                                                                         ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[12]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[13]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[15]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[11]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[16]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_br_result~1                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_br_cond                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_op_rdctl~0                                                                                                                                                                                                                                                                                                         ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                         ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|Equal0~0                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][100]                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:altpll_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_pc[2]                                                                                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_pc[1]                                                                                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_pc[0]                                                                                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[2]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_byteenable_nxt[1]~0                                                                                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[3]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|Equal0~0                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_st_bypass                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][66]                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_active                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_demux:cmd_xbar_demux|WideOr0~1                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_uir~0                                        ; 4       ;
; DE0_NANO_QSYS:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_state.001                                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_state.111                                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|always2~2                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[1]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[2]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[3]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[4]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[5]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[6]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[7]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[8]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[9]                                                                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[10]                                                                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[11]                                                                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[12]                                                                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|Selector30~2                                                                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|m_next.010000000                                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|Selector38~2                                                                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|rd_data[42]~1                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[31]                         ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|q_b[7]                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|q_b[31]                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|q_b[15]                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|q_b[23]                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[15]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[14]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[13]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[12]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[11]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[9]~reg0                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[8]~reg0                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[11]~22                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[10]~20                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[9]~18                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[8]~16                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[7]~14                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add18|add_sub_qvi:auto_generated|result_int[6]~12                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[24]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[23]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[22]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[21]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[20]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[19]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[18]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[17]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[16]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[15]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[14]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[13]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[11]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[10]                                                                                                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[2]                                                                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[3]                                                                                                                                                                                                                                                                                              ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~10                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                                            ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal8~0                                                                                                                                                                                                                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal3~0                                                                                                                                                                                                                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                                                                                                                                                                                 ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~1                                                                                                                                                                                                                                       ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~0                                                                                                                                                                                                                                       ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|Equal0~0                                                                                                                                                                                                                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                                                                                                                       ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|AMGP4450                                                                                                                                                                                                                                                                                                                       ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]                                                                                                                                                                                                                                   ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[13]                                                                                                                                                                                                                                   ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[12]                                                                                                                                                                                                                                   ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[17]                                                                                                                                                                                                                                   ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[3]                                                                                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[6]                                                                                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]                                                                                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[18]                                                                                                                                                                                                                                   ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal298~3                                                                                                                                                                                                                                                                                                           ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|counter_is_running                                                                                                                                                                                                                                                                                                             ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|force_reload                                                                                                                                                                                                                                                                                                                   ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                               ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                 ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[7]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[23]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[6]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[22]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[5]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[21]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[4]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[20]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[3]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[19]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[2]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[18]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[1]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[17]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[16]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                                                                                                              ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[1]                                                                                                                                                                                                                                                                                            ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                                                               ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[0]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_st                                                                                                                                                                                                                                                                                                            ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[19]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[20]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[22]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[24]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[26]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[27]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[28]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[29]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[21]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[30]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[25]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_ld8                                                                                                                                                                                                                                                                                                           ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[16]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[17]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[2]                                                                                                                                                                                                                                                                                               ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[18]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[7]                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[15]                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_dst_regnum[4]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_wr_dst_reg_from_E                                                                                                                                                                                                                                                                                                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_dst_regnum[2]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_dst_regnum[3]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_dst_regnum[0]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_dst_regnum[1]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_exception                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_estatus_reg_pie                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_bstatus_reg_pie                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_key:key|edge_capture[0]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_key:key|edge_capture[1]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_timer:timer|timeout_occurred                                                                                                                                                                                                                                                                                                               ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_wrctl_bstatus~0                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_iw[8]                                                                                                                                                                                                                                                                                                              ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_iw[7]                                                                                                                                                                                                                                                                                                              ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_crst                                                                                                                                                                                                                                                                                                          ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[15]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[14]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[13]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[12]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[11]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[10]                                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[9]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[8]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[7]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[6]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[5]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[4]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[3]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[2]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[1]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                 ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift~11                                                                                                                                                                                                                                                ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|writedata[1]                                                                                                                                                                                                                               ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_st_data[0]                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]                                                                                                                                                                                                                                                                                                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_ld_st_nxt~0                                                                                                                                                                                                                                                                                                   ; 3       ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                                                                                            ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                                               ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_op_cmpge~0                                                                                                                                                                                                                                                                                                         ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[0]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[31]                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[30]                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[29]                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[28]                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[27]                                                                                                                                                                                                                                                                                                     ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result[1]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal154~4                                                                                                                                                                                                                                                                                                           ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[12]~12                                                                                                                                                                                                                                                                                                          ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[14]~10                                                                                                                                                                                                                                                                                                          ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[13]~9                                                                                                                                                                                                                                                                                                           ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[15]~8                                                                                                                                                                                                                                                                                                           ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[11]~7                                                                                                                                                                                                                                                                                                           ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[4]~5                                                                                                                                                                                                                                                                                                            ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[3]~4                                                                                                                                                                                                                                                                                                            ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[5]~3                                                                                                                                                                                                                                                                                                            ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_ignore_dst                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[1]~1                                                                                                                                                                                                                                                                                                    ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_implicit_dst_retaddr                                                                                                                                                                                                                                                                                          ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ctrl_implicit_dst_retaddr~8                                                                                                                                                                                                                                                                                        ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[4]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[2]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[3]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[0]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[1]                                                                                                                                                                                                                                                                                                      ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_wr_dst_reg~0                                                                                                                                                                                                                                                                                                       ; 3       ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[26]                                                                                                                                                                                                                                                                                                             ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                 ; M9K_X22_Y10_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                 ; M9K_X22_Y11_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; DE0_NANO_QSYS_nios2_qsys_bht_ram.mif                 ; M9K_X22_Y22_N0                                                 ; Old data             ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                                 ; M9K_X33_Y16_N0, M9K_X33_Y17_N0                                 ; Don't care           ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_dhh1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152  ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; DE0_NANO_QSYS_nios2_qsys_dc_tag_ram.mif              ; M9K_X33_Y18_N0                                                 ; Old data             ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                 ; M9K_X33_Y14_N0                                                 ; Old data             ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                 ; M9K_X22_Y19_N0, M9K_X22_Y21_N0, M9K_X22_Y17_N0, M9K_X22_Y18_N0 ; Don't care           ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_o8i1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; DE0_NANO_QSYS_nios2_qsys_ic_tag_ram.mif              ; M9K_X22_Y20_N0                                                 ; Old data             ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0_NANO_QSYS_nios2_qsys_ociram_default_contents.mif ; M9K_X22_Y16_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_fah1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_NANO_QSYS_nios2_qsys_rf_ram_a.mif                ; M9K_X33_Y21_N0                                                 ; Old data             ; Old data        ; Old data        ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_gah1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_NANO_QSYS_nios2_qsys_rf_ram_b.mif                ; M9K_X33_Y20_N0                                                 ; Old data             ; Old data        ; Old data        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y21_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,839 / 71,559 ( 10 % ) ;
; C16 interconnects           ; 43 / 2,597 ( 2 % )      ;
; C4 interconnects            ; 3,427 / 46,848 ( 7 % )  ;
; Direct links                ; 1,088 / 71,559 ( 2 % )  ;
; Global clocks               ; 11 / 20 ( 55 % )        ;
; Local interconnects         ; 2,186 / 24,624 ( 9 % )  ;
; R24 interconnects           ; 93 / 2,496 ( 4 % )      ;
; R4 interconnects            ; 4,172 / 62,424 ( 7 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.92) ; Number of LABs  (Total = 311) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 9                             ;
; 3                                           ; 7                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 4                             ;
; 8                                           ; 4                             ;
; 9                                           ; 8                             ;
; 10                                          ; 12                            ;
; 11                                          ; 9                             ;
; 12                                          ; 7                             ;
; 13                                          ; 9                             ;
; 14                                          ; 21                            ;
; 15                                          ; 27                            ;
; 16                                          ; 189                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.68) ; Number of LABs  (Total = 311) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 229                           ;
; 1 Clock                            ; 294                           ;
; 1 Clock enable                     ; 159                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 51                            ;
; 2 Async. clears                    ; 19                            ;
; 2 Clock enables                    ; 55                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.55) ; Number of LABs  (Total = 311) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 0                             ;
; 4                                            ; 8                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 9                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 3                             ;
; 18                                           ; 14                            ;
; 19                                           ; 13                            ;
; 20                                           ; 19                            ;
; 21                                           ; 10                            ;
; 22                                           ; 25                            ;
; 23                                           ; 13                            ;
; 24                                           ; 33                            ;
; 25                                           ; 20                            ;
; 26                                           ; 17                            ;
; 27                                           ; 20                            ;
; 28                                           ; 18                            ;
; 29                                           ; 11                            ;
; 30                                           ; 15                            ;
; 31                                           ; 12                            ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.44) ; Number of LABs  (Total = 311) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 11                            ;
; 2                                                ; 7                             ;
; 3                                                ; 11                            ;
; 4                                                ; 6                             ;
; 5                                                ; 11                            ;
; 6                                                ; 8                             ;
; 7                                                ; 18                            ;
; 8                                                ; 32                            ;
; 9                                                ; 26                            ;
; 10                                               ; 30                            ;
; 11                                               ; 34                            ;
; 12                                               ; 21                            ;
; 13                                               ; 16                            ;
; 14                                               ; 18                            ;
; 15                                               ; 14                            ;
; 16                                               ; 16                            ;
; 17                                               ; 9                             ;
; 18                                               ; 8                             ;
; 19                                               ; 5                             ;
; 20                                               ; 5                             ;
; 21                                               ; 1                             ;
; 22                                               ; 1                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.57) ; Number of LABs  (Total = 311) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 1                             ;
; 3                                            ; 5                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 7                             ;
; 10                                           ; 7                             ;
; 11                                           ; 7                             ;
; 12                                           ; 12                            ;
; 13                                           ; 19                            ;
; 14                                           ; 16                            ;
; 15                                           ; 10                            ;
; 16                                           ; 12                            ;
; 17                                           ; 13                            ;
; 18                                           ; 10                            ;
; 19                                           ; 16                            ;
; 20                                           ; 14                            ;
; 21                                           ; 13                            ;
; 22                                           ; 8                             ;
; 23                                           ; 13                            ;
; 24                                           ; 6                             ;
; 25                                           ; 11                            ;
; 26                                           ; 3                             ;
; 27                                           ; 11                            ;
; 28                                           ; 13                            ;
; 29                                           ; 8                             ;
; 30                                           ; 11                            ;
; 31                                           ; 5                             ;
; 32                                           ; 13                            ;
; 33                                           ; 12                            ;
; 34                                           ; 10                            ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 154          ; 37           ; 154          ; 0            ; 0            ; 158       ; 154          ; 0            ; 158       ; 158       ; 0            ; 0            ; 0            ; 4            ; 114          ; 0            ; 0            ; 114          ; 4            ; 0            ; 82           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 158       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 121          ; 4            ; 158          ; 158          ; 0         ; 4            ; 158          ; 0         ; 0         ; 158          ; 158          ; 158          ; 154          ; 44           ; 158          ; 158          ; 44           ; 154          ; 158          ; 76           ; 158          ; 158          ; 158          ; 158          ; 158          ; 158          ; 0         ; 158          ; 158          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[32]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[33]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[32]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[33]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                             ;
+---------------------------+---------------------------+-------------------+
; Source Clock(s)           ; Destination Clock(s)      ; Delay Added in ns ;
+---------------------------+---------------------------+-------------------+
; u0|altpll|sd1|pll7|clk[0] ; u0|altpll|sd1|pll7|clk[0] ; 3.2               ;
+---------------------------+---------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a25~porta_address_reg0                                                                                                                                                                      ; 0.199             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[4]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a25~porta_address_reg0                                                                                                                                                                      ; 0.199             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[1]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a5~porta_address_reg0                                                                                                                                                                       ; 0.130             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[2]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a5~porta_address_reg0                                                                                                                                                                       ; 0.130             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a5~porta_address_reg0                                                                                                                                                                       ; 0.130             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a5~porta_address_reg0                                                                                                                                                                       ; 0.130             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[26]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[26]                                                                                                                                                                                                                                                                                                                   ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[25]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[25]                                                                                                                                                                                                                                                                                                                   ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[18]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[18]                                                                                                                                                                                                                                                                                                                   ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[21]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[21]                                                                                                                                                                                                                                                                                                                   ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[23]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[23]                                                                                                                                                                                                                                                                                                                   ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[9]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[9]                                                                                                                                                                                                                                                                                                                    ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[5]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[5]                                                                                                                                                                                                                                                                                                                    ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[8]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[8]                                                                                                                                                                                                                                                                                                                    ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[15]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[15]                                                                                                                                                                                                                                                                                                                   ; 0.034             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_byte_en[0]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_byteenable[0]~reg0                                                                                                                                                                                                                                                                                                                    ; 0.031             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_byte_en[3]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_byteenable[3]~reg0                                                                                                                                                                                                                                                                                                                    ; 0.031             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_byte_en[1]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_byteenable[1]~reg0                                                                                                                                                                                                                                                                                                                    ; 0.031             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_byte_en[2]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_byteenable[2]~reg0                                                                                                                                                                                                                                                                                                                    ; 0.031             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonDReg[2]      ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.029             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|writedata[2]                                                                                    ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.029             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.029             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_bypass                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_sel                                                                                                                                                                                                                                                                                                                         ; 0.024             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[16]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[16]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[17]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[17]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[19]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[19]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[10]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[10]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[24]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[24]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[12]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[12]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[22]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[22]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[14]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[14]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[6]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[6]                                                                                                                                                                                                                                                                                                                    ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[11]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[11]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[13]                                                                                                                                                          ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[13]                                                                                                                                                                                                                                                                                                                   ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data[7]                                                                                                                                                           ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_data[7]                                                                                                                                                                                                                                                                                                                    ; 0.022             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[14]                                                                                                                                                                  ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_invalidate_i                                                                                                                                                                                                                                                                                                                     ; 0.022             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][47]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][47]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][47]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][47]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][82]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][82]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][82]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][82]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][66]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][66]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][66]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][66]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][83]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][83]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][83]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][83]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][19]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][19]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][19]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][19]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][54]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][54]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][54]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][54]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][57]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][57]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][57]                                                                                                                  ; DE0_NANO_QSYS:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][57]                                                                                                                                                                                                                                                                                ; 0.021             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|writedata[25]                                                                                   ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.020             ;
; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonDReg[25]     ; DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ar81:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.020             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 52 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO_SDRAM_Nios_Test"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (15535): Implemented PLL "DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -60 degrees (-1667 ps) for DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE0_NANO_SDRAM_Nios_Test.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|altpll|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll|sd1|pll7|clk[0]} {u0|altpll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll|sd1|pll7|inclk[0]} -multiply_by 2 -phase -60.00 -duty_cycle 50.00 -name {u0|altpll|sd1|pll7|clk[1]} {u0|altpll|sd1|pll7|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'DE0_NANO_QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE0_NANO_QSYS/synthesis/submodules/DE0_NANO_QSYS_nios2_qsys.sdc'
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 u0|altpll|sd1|pll7|clk[0]
    Info (332111):   10.000 u0|altpll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|active_rnw~3
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|active_cs_n~1
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_refs[0]
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_refs[2]
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_sdram:sdram|i_refs[1]
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|readdata[0]~2
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Warning (15064): PLL "DE0_NANO_QSYS:u0|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 6.03 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 114 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin GPIO_2_IN[0] uses I/O standard 3.3-V LVTTL at E15
    Info (169178): Pin GPIO_2_IN[1] uses I/O standard 3.3-V LVTTL at E16
    Info (169178): Pin GPIO_2_IN[2] uses I/O standard 3.3-V LVTTL at M16
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin GPIO_1_IN[0] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin GPIO_1_IN[1] uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin GPIO_2[0] uses I/O standard 3.3-V LVTTL at A14
    Info (169178): Pin GPIO_2[1] uses I/O standard 3.3-V LVTTL at B16
    Info (169178): Pin GPIO_2[2] uses I/O standard 3.3-V LVTTL at C14
    Info (169178): Pin GPIO_2[3] uses I/O standard 3.3-V LVTTL at C16
    Info (169178): Pin GPIO_2[4] uses I/O standard 3.3-V LVTTL at C15
    Info (169178): Pin GPIO_2[5] uses I/O standard 3.3-V LVTTL at D16
    Info (169178): Pin GPIO_2[6] uses I/O standard 3.3-V LVTTL at D15
    Info (169178): Pin GPIO_2[7] uses I/O standard 3.3-V LVTTL at D14
    Info (169178): Pin GPIO_2[8] uses I/O standard 3.3-V LVTTL at F15
    Info (169178): Pin GPIO_2[9] uses I/O standard 3.3-V LVTTL at F16
    Info (169178): Pin GPIO_2[10] uses I/O standard 3.3-V LVTTL at F14
    Info (169178): Pin GPIO_2[11] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin GPIO_2[12] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin GPIO_0_D[0] uses I/O standard 3.3-V LVTTL at D3
    Info (169178): Pin GPIO_0_D[1] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin GPIO_0_D[2] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin GPIO_0_D[3] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin GPIO_0_D[4] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin GPIO_0_D[5] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin GPIO_0_D[6] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin GPIO_0_D[7] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin GPIO_0_D[8] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin GPIO_0_D[9] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin GPIO_0_D[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin GPIO_0_D[11] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin GPIO_0_D[12] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin GPIO_0_D[13] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin GPIO_0_D[14] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin GPIO_0_D[15] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin GPIO_0_D[16] uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin GPIO_0_D[17] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin GPIO_0_D[18] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin GPIO_0_D[19] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin GPIO_0_D[20] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin GPIO_0_D[21] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin GPIO_0_D[22] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin GPIO_0_D[23] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin GPIO_0_D[24] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin GPIO_0_D[25] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin GPIO_0_D[26] uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin GPIO_0_D[27] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin GPIO_0_D[28] uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin GPIO_0_D[29] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin GPIO_0_D[30] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin GPIO_0_D[31] uses I/O standard 3.3-V LVTTL at D11
    Info (169178): Pin GPIO_0_D[32] uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin GPIO_0_D[33] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin GPIO_1_D[0] uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin GPIO_1_D[1] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO_1_D[2] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO_1_D[3] uses I/O standard 3.3-V LVTTL at T13
    Info (169178): Pin GPIO_1_D[4] uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin GPIO_1_D[5] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO_1_D[6] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO_1_D[7] uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin GPIO_1_D[8] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO_1_D[9] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO_1_D[10] uses I/O standard 3.3-V LVTTL at P11
    Info (169178): Pin GPIO_1_D[11] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIO_1_D[12] uses I/O standard 3.3-V LVTTL at N12
    Info (169178): Pin GPIO_1_D[13] uses I/O standard 3.3-V LVTTL at P9
    Info (169178): Pin GPIO_1_D[14] uses I/O standard 3.3-V LVTTL at N9
    Info (169178): Pin GPIO_1_D[15] uses I/O standard 3.3-V LVTTL at N11
    Info (169178): Pin GPIO_1_D[16] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin GPIO_1_D[17] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin GPIO_1_D[18] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin GPIO_1_D[19] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin GPIO_1_D[20] uses I/O standard 3.3-V LVTTL at P15
    Info (169178): Pin GPIO_1_D[21] uses I/O standard 3.3-V LVTTL at P16
    Info (169178): Pin GPIO_1_D[22] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO_1_D[23] uses I/O standard 3.3-V LVTTL at N16
    Info (169178): Pin GPIO_1_D[24] uses I/O standard 3.3-V LVTTL at N15
    Info (169178): Pin GPIO_1_D[25] uses I/O standard 3.3-V LVTTL at P14
    Info (169178): Pin GPIO_1_D[26] uses I/O standard 3.3-V LVTTL at L14
    Info (169178): Pin GPIO_1_D[27] uses I/O standard 3.3-V LVTTL at N14
    Info (169178): Pin GPIO_1_D[28] uses I/O standard 3.3-V LVTTL at M10
    Info (169178): Pin GPIO_1_D[29] uses I/O standard 3.3-V LVTTL at L13
    Info (169178): Pin GPIO_1_D[30] uses I/O standard 3.3-V LVTTL at J16
    Info (169178): Pin GPIO_1_D[31] uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin GPIO_1_D[32] uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin GPIO_1_D[33] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169064): Following 82 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin GPIO_2[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0_D[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1_D[33] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/Alessandro/Desktop/STM32Workspace/ElectronicsForEmbeddedSystems/Documentation/AlteraNano/Demonstration/DE0_NANO_SDRAM_Nios_Test/DE0_NANO_SDRAM_Nios_Test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4944 megabytes
    Info: Processing ended: Wed Oct 30 15:51:40 2019
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Alessandro/Desktop/STM32Workspace/ElectronicsForEmbeddedSystems/Documentation/AlteraNano/Demonstration/DE0_NANO_SDRAM_Nios_Test/DE0_NANO_SDRAM_Nios_Test.fit.smsg.


