{
 "cells": [
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "# Глава 3. Проектирование последовательностной логики"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 3.1 Введение\n",
    "\n",
    "Значение на выходе *последовательностных логических схем* зависит как от текущих, так и от предыдущих входные значений, а следовательно, последовательностные схемы обладают памятью. Такие схемы могут запоминать и сжимать предыдущие значения определенных входов в меньшее количество информации, называемое *состоянием системы*. *Состояние системы* - это набор бит, называемый *переменными состояния* и содержащий всю информацию о прошлых входов для определения будущего поведения схемы."
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 3.2 Защелки и триггеры\n",
    "\n",
    "Основным блоком построения памяти является бистабильная ячейка - элемент с двумя устойчивыми состояниями. Бистабильная ячейка из инверторов, замкнутых в кольцо:\n",
    "![title](03_01.bmp)\n",
    "Вход $I1$ соединен с выходом $I2$ и наоборот, при этом схема не имеет ни одного входа, но имеет два выхода $Q$ и $\\overline{Q}$. Таким образом, $Q$ зависит от $\\overline{Q}$ и наоборот.\n",
    "\n",
    "Пусть $Q=0$, значит на $I2$ поступает сигнал $Q=0$ и выход $\\overline{Q}=1$, который поступает на $I1$ и преобразуется в $Q=0$. Таким образом, схема находится в *стабильном состоянии*. Если же $Q=1$, то на $I2$ поступает сигнал $Q=1$ и выход $\\overline{Q}=0$, который поступает на $I1$ и преобразуется в $Q=1$. Таким образом, схема тоже находится в стабильном состоянии.\n",
    "![title](03_02.bmp)\n",
    "Так как схема имеет два стабильных состояния, то она называется бистабильной. В случае, когда оба выхода находятся в состоянии между $0$ и $1$, состояние схемы называется *метастабильным*.\n",
    "\n",
    "### 3.2.1 RS-триггер\n",
    "\n",
    "Одной из простейших последовательностных схем является *RS-триггер* (Reset-set), состоящий из бистабильно включеныых элементов $NOR$. Схема имеет два входы $R$ и $S$ и два выхода $Q$ и $\\overline{Q}$. Состояние защелки контролируется $R$ и $S$ входами, которые сбрасывают и устанавливают выход $Q$.\n",
    "![title](03_03.bmp)\n",
    "\n",
    "- $R=1$, $S=0$\n",
    "    - На входе у $N1$ есть единица из входа $R$\n",
    "    - Значит $Q=0$\n",
    "    - Значит оба входа $Q$ и $S$ у $N2$ равны $0$\n",
    "    - Значит выход $\\overline{Q}=1$  \n",
    "- $R=0$, $S=1$\n",
    "    - На входе у $N2$ есть $1$ из входа $S$\n",
    "    - Значит $\\overline{Q}=0$\n",
    "    - Значит оба входа $\\overline{Q}$ и $R$ у $N1$ равны $0$\n",
    "    - Значит выход $Q=1$  \n",
    "- $R=1$, $S=1$\n",
    "    - На входе у $N1$ и $N2$ есть $1$ из входов $R$ и $S$ соответственно\n",
    "    - Значит $Q=0$ и $\\overline{Q}=0$ \n",
    "- $R=0$, $S=0$\n",
    "    - На входе у $N1$ и $N2$ есть $0$ из входов $R$ и $S$\n",
    "    - Значит выходы $N1$ и $N2$ зависят от ранних значений $Q$ и $\\overline{Q}$\n",
    "    - Тупик, рассмотрим отдельно ранние значения $Q$\n",
    "        - $Q=0$\n",
    "            - Значит оба входа $S$ и $Q$ у $N2$ равны $0$\n",
    "            - Значит выход $N2$ $\\overline{Q}=1$\n",
    "            - Значит $N1$ имеет вход $1$ из $\\overline{Q}$\n",
    "            - Значит $N1$ имеет выход $0$ на $Q$, верно\n",
    "        - $Q=1$\n",
    "            - Значит вход $Q$ у $N2$ равен $1$\n",
    "            - Значит выход $N2$ $\\overline{Q}=0$\n",
    "            - Значит $N1$ имеет оба входа $\\overline{Q}$ и $R$ равны $0$\n",
    "            - Значит $N1$ имеет выход $1$ на $Q$, верно\n",
    "![title](03_04.bmp)\n",
    "Таким образом, установленное до $R=0$ и $S=0$ состояние $Q_{pred}$ отражает состояние системы: когда $R=0$ и $S=0$ на выходе $Q$ будет сохраняться $Q_{pred}$, а на $\\overline{Q}$ будет его дополение.\n",
    "\n",
    "В результате входы $R$ и $S$ отвечают за сброс и установку значений соответственно: установка бита переводит его в единицу, а сброс - в ноль, при этом дополнение бита меняется на противоположное. Таким образом, одновременная подача установки и сброса не имеет смысла, и оба выхода триггера остаются нулевыми.\n",
    "![title](03_05.bmp)\n",
    "\n",
    "Существует несколько способов построения RS-триггера, однако любой элемент, специфицированный как RS-триггер, обозначется и называется им:\n",
    "![title](03_06.bmp)\n",
    "\n",
    "RS-триггер являестя бистабильным элементом с битом состояния $Q$, который управляются входами $R$ и $S$: когда на $R$ поступает $1$, $Q$ сбрасывается в $0$, а когда на $S$ поступает $1$, $Q$ сбрасывается в $1$. Вся история поданных сигналов сосредоточена в $Q$.\n",
    "\n",
    "### 3.2.2 D-защелка\n",
    "\n",
    "RS-триггер неудобен, так как имеет необычное поведение при единицах на входе, а также изменяет свое состояние немедленно в зависимости только от своих входов. D-защелка решает эти проблемы. Он имеет два входа: вход данных $D$, определяющий следующее состояние, и вход *тактового сигнала* $CLK$, определяющий время изменения состояния\n",
    "![title](03_07.bmp)\n",
    "\n",
    "Если $CLK=0$, то оба сигнала $R$ и $S$ нулевые независимо от значения $D$. Если $CLK=1$, то $Q=D$. Таким образом исключается случай необычного поведения RS-триггера при единицах на входах.\n",
    "\n",
    "Тактовый сигнал контролирует, когда данные проходят через защелку: когда $CLK=1$, защелка *прозрачна* и пропускает данные $D$ на выход $Q$, а когда $CLK=0$, защелка *непрозрачна* и не пропускает данные $D$, сохраняя значение $Q$. D-защелку называют *прозрачным триггером* или *триггером, синхронизируемым уровнем*\n",
    "\n",
    "### 3.2.3 D-триггер\n",
    "\n",
    "D-триггер, синхронизируемый фронтом, может быть построен из двух включенных последовательно D-зашелок. Подающиеся на него сигналы являются дополнениями друг друга. Первую защелку называют ведущей (master), а вторую - ведомой (slave). Защелки соединяются линией $N1$. На рисунке указаны схема, обозначение и упрощенное обозначение защелки\n",
    "![title](03_08.bmp)\n",
    "\n",
    "Когда $CLK=0$, ведущая защелка открыта, а ведомая - закрыта, из-за чего значение доходит от входа $D$ до линии $N1$. Когда $CLK=1$, ведущая защелка закрывается, а ведомая открывается, из-за чего значение с $N1$ проходит на выход $Q$, но $N1$ становится отрезанным от $D$. Таким образом, значение на входе $D$ до перехода $CLK$ из нуля в единицу попадает на выход $Q$, когда $CLK$ устанавливается в единицу, а остальное время $Q$ сохраняет свое значение из-за блокировки триггером пути между $D$ и $Q$.\n",
    "\n",
    "*Итак, D-триггер копирует значение с $D$ на $Q$ по переднему фронту тактового импульса и помнит это состояние все остальное время.* Вход $D$ определяет будущее состояние триггера, а фронт определяет момент обновления этого состояния.\n",
    "\n",
    "D-триггер - это *MS-триггер, master-slave-триггер, синхронизируемый фронтом триггер*. В триггерах часто отсутствует выход $\\overline{Q}$, так как обычно он не нужен.\n",
    "\n",
    "Под любым триггером обычно понимается бистабильный элемент с тактовым входом (то есть синхронизируемый фронтом). Под защелкой обычно понимается бистабильный элемент, в котором отсутствует синхронизация по фронту.\n",
    "\n",
    "### 3.2.4 Регистр\n",
    "\n",
    "N-разрядный регистр - набор из N триггеров с общим тактовым сигналом, из-за чего все биты регистра обновляются одновременно. 4-разрядный регистр со входами $D_{3:0}$ и выходами $Q_{3:0}$, являющимися шинами:\n",
    "![title](03_09.bmp)\n",
    "\n",
    "### 3.2.5 Триггер с функцией разрешения\n",
    "\n",
    "Вход $EN$ ($ENABLE$) у триггеров определяет, будут ли данные загружены по фронту или нет. Когда $EN=1$, триггер ведет ведет себя как обычный D-триггер, иначе триггер игнорирует тактовый сигнал и сохраняет свое состояние.\n",
    "\n",
    "Вход $EN$ может определять, будет ли подан на вход предыдущий или новый сигнал, или определять, пройдет ли тактовый сигнал. Во втором случае сигнал $EN$ не должен изменяться, пока $CLK=1$, так как может произойти сбой (выброс) тактового сигнала (переключение в неверное время)\n",
    "![title](03_10.bmp)\n",
    "\n",
    "### 3.2.6 Триггер с функцией сброса\n",
    "\n",
    "Вход $RESET$ у *триггеров с функцией сброса* определяет, будет ли выход сброшен в ноль. Когда $RESET=1$, триггер игнорирует вход $D$ и сбрасывает выход в 0. Такие триггеры полезны при установлении нулевого сигнала во всех триггерах системы при первом включении.\n",
    "\n",
    "Такие триггеры могут сбрасываться синхронно (по фронту сигнала $CLK$) и асинхронно сразу при поступлении логической единицы на $RESET$.\n",
    "\n",
    "Синхронно сбрасываемый триггер строится из D-триггера и элемента AND, если сбрасывать триггер при сигнале $RESET=0$\n",
    "![title](03_11.bmp)\n",
    "\n",
    "Асинхронно сбрасываемые триггеры принципиально отличаются от синхронных.\n",
    "\n",
    "Аналогично триггерам с функцией сброса, существует триггеры с функцией установки, в которых аналогичный сигнал $SET$ определяет, когда выход триггера будет установлен в единицу. Триггеры с функцией сброса или установки могут иметь функцию разрешения с входом $ENABLE$ и быть сгруппированы в регистры.\n",
    "\n",
    "### 3.2.7 Проектирование триггеров и защелок на транзисторном уровне\n",
    "\n",
    "При построении триггеров из логических элементов в них используется большое количество транзисторов. При *передаточный элемент (проходной вентиль, аналоговый ключ)* может быть эффективным способом создания ключа для триггеров.\n",
    "\n",
    "D-защелка может быть спроектирована с помощью одного такого ключа: когда $CLK=1$ ключ замкнут и вход $D$ проходит на выход $Q$ - защелка открыта; когда $CLK=0$ ключ разомкнут и выход $Q$ изолирован от входа $D$ - защелка закрыта. Проблемы такой защелки:\n",
    "- **Плавающий потенциал на выходе.** При закрытой защелке выход $Q$ не подтянут ни к чему, из-за чего его значение будет *плавающим* или *динамическим*, что может впоследствии непреднамеренно поменять его значение\n",
    "- **Отсутствие буферов.** Случайных выброс, приводящий к появляению на входе $D$ отрицательного напряжения, может включить транзистор и открыть защелку, даже если $CLK=0$. Аналогично, защелка может открыться выбросом на выходе $Q$, изменяя вход $D$. Таким образом, проходной вентиль нельзя использовать при вероятности возникновения помех или шумов\n",
    "\n",
    "Более надежная 12-транзисторная D-защелка построена на основе проходного элемента с добавлением инверторов $I1$ и $I2$, выполняющих роль входного и выходного буферов. СОстояние защелки определяется состоянием узла $N1$, а инвертор $I3$ и буфер с тремя состояниями $T1$ образуют обратную связи, устраняя эффект плавающего потенциала на $N1$. Если $N1$ отклонится от стационарного состояния, то когда $CLK=0$, буфер $T1$ вернет его в свое состояние.\n",
    "![title](03_12.bmp)\n",
    "\n",
    "D-триггер из двух защелок, управляющихся сигналами $CLK$ и $\\overline{CLK}$, требует 20 транзисторов. При отсутствии сигнала $\\overline{CLK}$ к схеме добавляется инвертор, а значит еще 2 транзистора\n",
    "![title](03_13.bmp)\n",
    "\n",
    "### 3.2.8 Общий обзор\n",
    "D-защелка открыта, когда $CLK=1$, позволяя перейти значению со входа $D$ на выход $Q$. D-триггер передает значение с $D$ на $Q$ только по фронту тактового сигнала. Регистр - набор нескольких D-триггеров с общим тактовым сигналом."
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 3.3 Проектирование синхронных логических схем\n",
    "\n",
    "### 2.3.1 Аксиомы\n",
    "\n",
    "Аксиомы булевой алгебры определяют булевы переменные и значения **НЕ**, **И**, **ИЛИ**:\n",
    "\n",
    "|  | ---------Аксиомы--------- |  | Двойственная аксиома | Название |\n",
    "| --- | --- | --- | --- | --- |\n",
    "| $A1$ | $B = 0$ если $B \\neq 1$ | $A1'$ | $B = 1$ если $B \\neq 0$ | Бинарное поле |\n",
    "| $A2$ | $\\overline{0}=1$ | $A2'$ | $\\overline{1}=0$ | **НЕ** |\n",
    "| $A3$ | $0*0=0$ | $A3'$ | $1+1=1$ | **И**/**ИЛИ** |\n",
    "| $A4$ | $1*1=1$ | $A4'$ | $0+0=0$ | **И**/**ИЛИ** |\n",
    "| $A5$ | $0*1=1*0=0$ | $A5'$ | $1+0=0+1=1$ | **И**/**ИЛИ** |\n",
    "\n",
    "Аксиома $А1$ показывает, что булева переменная B имеет значение $0$, если она не имеет значение $1$. Двойственное выражение для этой аксиомы $А1'$ утверждает, что переменная принимает значение $1$, если она не имеет значение 0. Вместе аксиомы $А1$ и $А1'$ говорят нам, что работа происходит в булевом бинарном поле из $0$ и $1$. \n",
    "\n",
    "Аксиомы $А2$ и $А2'$ определяют операцию **НЕ**\n",
    "\n",
    "Аксиомы $A3$, $A4$ и $A5$ определяют операцию **И**, а их двойственные аксиомы $A3'$, $A4'$ и $A5'$ определяют операцию **ИЛИ**\n",
    "\n",
    "### 2.3.2 Теоремы одной переменной\n",
    "\n",
    "Теоремы описывают, как упростить уравнения, содержащие одну переменную:\n",
    "\n",
    "|  | ---Теорема--- |  | Двойственная теорема | Название |\n",
    "| --- | --- | --- | --- | --- |\n",
    "| $T1$ | $B*1=B$ | $T1'$ | $B+0=B$ | Идентичность |\n",
    "| $T2$ | $B*0=0$ | $T2'$ | $B+1=1$ | Нулевой элемент |\n",
    "| $T3$ | $B*B=B$ | $T3'$ | $B+B=B$ | Идемпотентность |\n",
    "| $T4$ | $\\overline{\\overline{B}}=B$ |  |  | Инволюция |\n",
    "| $T5$ | $\\overline{B}*B=0$ | $T5'$ | $B+\\overline{B}=1$ | Дополнительность |\n",
    "\n",
    "**Теорема идентичности** $Т1$ утверждает, что $В*1=В$. Двойственная ей теорема утверждает, что $В+0=В$. В аппаратуре эти теоремы означают, что если сигнал на одном из входов вентиля **И** всегда $1$ или сигнал на одном из входов вентиля **ИЛИ** всегда $0$, то такой вентиль можно заменить на провод с другим входом:\n",
    "![title](02_14.bmp)\n",
    "\n",
    "**Теорема о нулевом элементе** $Т2$ утверждает, что $B*0=0$: $0$ называется нулевым элементом операции **И**, так как он обнуляет эффект любого другого входа. Двойственная ей теорема утверждает, что $В+1=1$: $1$ называется нулевым элементом операции **ИЛИ**. В аппаратуре эти теоремы означают, что если сигнал на одном из входов вентиля **И** всегда $0$ или сигнал на одном из входов вентиля **ИЛИ** всегда $1$, то такой вентиль можно заменить на провод с этим входом:\n",
    "![title](02_15.bmp)\n",
    "\n",
    "**Теорема об идемпотентности** $Т3$ и двойственная ей $T3'$ утверждает, что операции **И** и **ИЛИ** равных друг другу переменных имеют значение, равное этой переменной. Идемпотентность происходит от латинских слов *idem* – **тот же**, **такой же** и *potent* – **сила**. В аппаратуре идемпотентность позволяет заменить вентиль на провод:\n",
    "![title](02_16.bmp)\n",
    "\n",
    "**Теорема об инволюции** $Т4$ утверждает, что двойное отрицание переменной дает её исходное значение. Двойственной ей теоремой является она сама. В аппаратуре два последовательно включенных инвертора эквивалентны проводу: \n",
    "![title](02_17.bmp)\n",
    "\n",
    "**Теорема о дополнительности** $Т5$ утверждает, что операция **И** над переменной и её инверсным значением дает $0$, так как одна из них всегда будет равна $0$. Двойственная теорема утверждает, что операция **ИЛИ** над переменной и её инверсным значением всегда дает $1$, так как одна из них всегда будет равна $1$:\n",
    "![title](02_18.bmp)\n",
    "\n",
    "### 2.3.3 Теоремы с несколькими переменными\n",
    "\n",
    "Теоремы для упрощения уравнений, включающих в себя более одной переменной:\n",
    "\n",
    "|  | ------------Теорема------------ |  | Двойственная теорема | Название |\n",
    "| --- | --- | --- | --- | --- |\n",
    "| $T6$ | $B*C=C*B$ | $T6'$ | $B+C=C+B$ | Коммутативность |\n",
    "| $T7$ | $(B*C)*D = \\\\ B*(C*D)$ | $T7'$ | $(B+C)+D = \\\\ B+(C+D)$ | Ассоциативность |\n",
    "| $T8$ | $(B*C)+(B*D) = \\\\ B*(C+D)$ | $T8'$ | $(B+C)*(B+D) = \\\\ B+(C*D)$ | Дистрибутивность |\n",
    "| $T9$ | $B*(B+C)=B$ | $T9'$ | $B+(B*C)=B$ | Поглощение |\n",
    "| $T10$ | $(B*C)+(B*\\overline{C}) = \\\\ B$ | $T10'$ | $(B+C)*(B+\\overline{C}) = \\\\ B$ | Склеивание |\n",
    "| $T11$ | $(B*C)+(\\overline{B}*D)+ \\\\ (C*D) = \\\\ B*C+\\overline{B}*D$ | $T11'$ | $(B+C)*(\\overline{B}+D)* \\\\ (C+D) = \\\\ (B+C)*(\\overline{B}+D)$ | Согласованность |\n",
    "| $T12$ | $\\overline{B_0 * B_1 * B_2 \\dotsc} = \\\\ \\overline{B_0} + \\overline{B_1} + \\overline{B_2} \\dotsc$ | $T12'$ | $\\overline{B_0 + B_1 + B_2 \\dotsc} = \\\\ \\overline{B_0} * \\overline{B_1} * \\overline{B_2} \\dotsc$ | Теорема де Моргана |\n",
    "\n",
    "**Теорема о коммутативности** $T6$ и **теорема об ассоциативности** $T7$ работают как в традиционной алгебре: порядок или группирование входов для функций **И** и **ИЛИ** не влияет на значение выхода.\n",
    "\n",
    "**Теорема о дистрибутивности** $T8$ работает как в традиционной алгебре, а двойственная ей $T8'$ - нет: операторы **И** и **ИЛИ** дистрибутивны относительно друг друга.\n",
    "\n",
    "**Теорема поглощения** $T9$, **теорема склеивания** $T10$ и **теорема согласованности** $T11$ позволяют удолять лишние переменные.\n",
    "\n",
    "**Теорема де Моргана** $T12$ утверждает, что дополнение произведения термов равно сумме дополнений термов, а дополнение суммы термов. В аппаратуре теоремы означают, что элементы **И-НЕ** и **ИЛИ-НЕ** эквивалентны элементам **ИЛИ** и **И** с инвертированными входами соответственно:\n",
    "![title](02_19.bmp)\n",
    "\n",
    "Базовые правила для перемещения инверсии:\n",
    "- Перемещение инверсии назад (от выхода) или вперед (от входов) меняет тип элемента с И на ИЛИ и наоборот\n",
    "- Перемещение инверсии назад приводит к появлению инверсии на входах\n",
    "- Перемещение инверсии вперед приводит к появлению инверсии на выходе\n",
    "\n",
    "### 2.3.4 Правда обо всем этом\n",
    "\n",
    "**Совершенная индукция** - метод доказательства теорем, когда показывается, что теорема верна для всевозможных значений переменных.\n",
    "\n",
    "### 2.3.5 Упрощение уравнений\n",
    "\n",
    "Дизъюнктивная форма $Y=\\overline{A}\\overline{A}+A\\overline{B}$ в соответствии с $T10$ можно упростить до $Y=\\overline{B}$\n",
    "\n",
    "Основной принцип упрощения дизъюнктивных уравнений: $PA+P\\overline{A}=P$, где $P$ - любая импликанта.\n",
    "\n",
    "**Простая импликанта** *(prime implicant)* - импликанта, которая не может быть объединена с другими импликантами для образования новой с меньшим количеством литералов."
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.4 От логики к логическим элементам\n",
    "\n",
    "Схема функции $Y=\\overline{A}\\overline{B}\\overline{C}+A\\overline{B}\\overline{C}+A\\overline{B}C$:\n",
    "![title](02_23.bmp)\n",
    "\n",
    "Схема упрощения той же функции $Y=\\overline{B}\\overline{C}+A\\overline{B}$:\n",
    "![title](02_25.bmp)\n",
    "\n",
    "Схема упрощения той же функции с переносом инверсии с помощью теоремы де Моргана:\n",
    "![title](02_26.bmp)\n",
    "\n",
    "В зависмости от технологии использование наименьшего числа элементов или элементов определенного типа может быть выгоднее: в технологии КМОП элементы **И-НЕ** и **ИЛИ-НЕ** более предпочтительны, чем **И** и **ИЛИ**\n",
    "\n",
    "Правила изображения принципиальных схем:\n",
    "- Входы изображаются на левой или верхней части схемы\n",
    "- Выходы изображаются на правой или нижней части схемы\n",
    "- Элементы необходимо изображать слева направо\n",
    "- Проводники необходимо изображать прямыми линиями\n",
    "- Проводники всегда должны соединяться в виде буквы «T»\n",
    "- Точка в месте пересечения проводников обозначает их соединение\n",
    "- Пересекающиеся без точки проводники не имеют соединения\n",
    "![title](02_24.bmp)\n",
    "\n",
    "Стиль изображения **программируемой логической матрицей** *(ПЛМ, PLA)*:\n",
    "1. Нарисовать вертикальные проводники для входов\n",
    "2. Поместить инверторы на соседних вертикальных линиях, если необходимо\n",
    "3. Для каждого минтерма нарисовать горизонтальные линии к элементам **И**\n",
    "4. Для каждого выхода нарисовать элементы **ИЛИ**, соединенные с соответствующими минтермами\n",
    "\n",
    "Четырехвходовая схема приоритета имеет 4 входа $(A_3, A_2, A_1, A_0)$ и 4 выхода $(Y_3, Y_2, Y_1, Y_0)$: $A_{3:0}$ и $Y_{3:0}$. Система активирует один самый приоритетный выход (от $3$ до $0$).\n",
    "![title](02_27.bmp)\n",
    "\n",
    "Если в схеме подается сигнал $A_3$, то выходы не будут зависеть от остальных входов. Для описания безразличных состояний входов используются символы $X$, $D$ или $?$. \n",
    "![title](02_29.bmp)\n",
    "По такой таблице истинности легко получить дизъюнктивную форму функции, опуская безразличные входы."
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.5 Многоуровневая комбинационная логика\n",
    "\n",
    "Комбинационная логика, построенная как дизъюнктивная форма, называется двухуровневой, так как состоит из литералов, соединенных с элементами **И** (образующими первый уровень), выходы которых соединены с элементами **ИЛИ** (образующими второй уровень)\n",
    "\n",
    "### 2.5.1 Минимизация аппаратуры\n",
    "\n",
    "$N$-входовый **XOR** выдает на выход значение $1$, если нечетное число входов имеют значение $1$. Уравнение трехвходового **XOR** $Y=\\overline{A}B\\overline{C}+\\overline{A}B\\overline{C}+A\\overline{B}\\overline{C}+ABC$ невозможно упростить.\n",
    "![title](02_30.bmp)\n",
    "\n",
    "Однако $A \\oplus B \\oplus C=(A \\oplus B) \\oplus C$, поэтому трехвходовой **XOR** можно реализовать каскадом двухвходовых **XOR**:\n",
    "![title](02_31.bmp)\n",
    "\n",
    "Аналогично, восьмивходовой **XOR** требует 128 восьмивходовых **И** и одного 128-входового **ИЛИ**, однако лучше использовать дерево двухвходовых **XOR**:\n",
    "![title](02_32.bmp)\n",
    "\n",
    "### 2.5.2 Перемещение инверсии\n",
    "\n",
    "Для КМОП-схем лучше подходят элементы **И-НЕ** и **ИЛИ-НЕ**, однако чтение многоуровневых схем с такими элементами затруднено:\n",
    "![title](02_33.bmp)\n",
    "\n",
    "Перемещение инверсии может сделать КМОП-схему более понятней и имеет такие правила:\n",
    "- Движение происходит от выхода к входам\n",
    "- Перемещение инверсий происходит с выхода элемента на его входы\n",
    "- Каждый элемент меняется так, чтобы число инверсий оказалось четным и их можно было сократить\n",
    "- Если текущий элемент имеет входные отрицания, предшествующий элемент должен быть с выходным отрицанием, иначе нет\n",
    "\n",
    "Перемещение инверсии для примера выше:\n",
    "1. Переставить отрицание на выходе правого элемента **И-НЕ**, получая элемент **ИЛИ** с инверсными входами\n",
    "2. Взаимно убрать отрицания на выходе среднего элемента **И-НЕ** и входе правого элемента **ИЛИ**\n",
    "3. Переставить отрицание на выходе левого элемента **ИЛИ-НЕ**, получая элемент **И** с инверсными входами\n",
    "![title](02_34.bmp)\n",
    "![title](02_35.bmp)"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.6 Что за X и Z?\n",
    "\n",
    "Булева алгебра ограничена $0$ и $1$, однако в схемах могут быть недопустимые и плавающие сигналы, представляемые символами $X$ и $Z$ соответственно.\n",
    "\n",
    "### 2.6.1 Недопустимое значение: X\n",
    "\n",
    "Символ $X$ обозначает неизвестное логическое значение или недопустимое значение напряжения:\n",
    "![title](02_39.bmp)\n",
    "\n",
    "Такая ситуация называется **состязанием** или **конфликтом** *(contention)* и считается ошибкой: напряжение на выходе находится между напряжением земли и напряжением питания, находясь в том числе в запрещенной зоне и являясь причиной повышенного энергопотребления, нагрева и повреждения схемы.\n",
    "\n",
    "Символ $X$ также используется для неинициализированного значения при моделировании. В таблицах истинности $X$ показывает, что значение переменной может быть любым. В схеме $X$ означает, что цепь имеет неизвестное или запрещенное значение.\n",
    "\n",
    "### 2.6.2 Третье состояние: Z\n",
    "\n",
    "Символ $Z$ означает, что напряжение не определяется ни напряжением питания, ни напряжением земли: такое напряжение может быть как $0$, так и $1$.\n",
    "\n",
    "Неопределенное значение может быть ошибкой, если поведение цепи станет хаотичным из-за случайного изменения $Z$ между $0$ и $1$.\n",
    "\n",
    "Буфер с тремя состояниями имеет вход $A$, выход $Y$, сигнал управления $E$ и три возможных выходных значения: $0$, $1$ или $Z$. Когда сигнал управления имеет значение $1$, буфер с тремя состояниями работает как обычный буфер, иначе выход буфера становится плавающим и имеет значение $Z$.\n",
    "![title](02_40.bmp)\n",
    "\n",
    "Буфер с тремя состояниями с активным низким уровнем становится обычным буфером при значении $E$ равном $0$. Вход с активных низким уровнем обозначается $\\overline{E}$, $E_b$ или $E_{bar}$\n",
    "![title](02_41.bmp)\n",
    "\n",
    "Буфер с третьим состоянием используется в шинах, соединяющих несколько микросхем. Несколько микросхем могут нуждаться во взаимодействии с общей подсистемой памяти, для чего они подключаются к общей шине памяти с помощью буферов с третьим состоянием, при этом только одна микросхема может выставить сигнал и выдать значение на шину, а выходы других схем должны находиться в неопределенном состоянии. В современных микросхемах наибольшая скорость обмена данных возможна только при соединении микросхем друг с другом напрямую *(point-to-point)*, а не с помощью общей шины.\n",
    "![title](02_42.bmp)"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.7 Карты Карно\n",
    "\n",
    "Карты Карно представляют собой наглядный метод упрощения булевых уравнений. Они удобны в случаях, когда уравнение содержит до четырех переменных. \n",
    "\n",
    "Карты Карно были изобретены в 1953 году Морисом Карно, телекоммуникационным инженером из фирмы Bell Labs. Морис Карно родился в 1924 году, получил степень бакалавра по физике в Городском колледже Нью-Йорка в 1948 году, получил степень Ph.D. по физике в 1952 году в Йельском университете. С 1952 по 1993 годы работал в Bell Labs и IBM. С 1980 по 1999 год являлся профессором информатики в Политехническом университете Нью-Йорка.\n",
    "\n",
    "Логическая минимизация осуществляется путем склейки термов: два терма, включающие в себя импликанту $P$ и два логических значения переменной $A$ объединяются, при этом переменная $A$ исключается.\n",
    "\n",
    "В карте Карно для функции трех переменных верхняя строка дает 4 возможных значения для переменных $A$ и $B$, а левая колонка - 2 возможных значения переменной $C$. Каждая клетка карты Карно соответствует строке таблицы истинности и представляет собой отдельный минтерм.\n",
    "![title](02_43.bmp)\n",
    "\n",
    "Соседние клетки различаются только в значении одного литерала, значение которого \"истинно\" в одной клетке и \"ложно\" в соседней. Например, клетки минтермов $\\overline{A}\\overline{B}\\overline{C}$ и $\\overline{A}\\overline{B}C$ являются соседними, различаясь только в переменной $C$. \n",
    "\n",
    "Переменные $A$ и $B$ в верхней строке комбинируются порядком, называемым *кодом Грея (Gray code)*: $00$, $01$, $11$, $10$. Соседние записи в коде Грея отличаются только на один разряд. Код Грея был запатентован исследователем из Bell Labs Фрэнком Греем в 1953 году. Трехбитные код Грея: $000$, $001$, $011$, $010$, $110$, $111$, $101$, $100$\n",
    "\n",
    "Карты Карно закольцованы: клетка с самого правого края таблицы является соседней с самой левой и т.д., так как они отличаются только в одной переменной.\n",
    "\n",
    "### 2.7.1 Думайте об овалах\n",
    "\n",
    "Чтение минтермов из карт Карно соответствует чтению ДНФ из таблицы истинности: $Y = \\overline{A}\\overline{B}\\overline{C} + \\overline{A}\\overline{B}C$\n",
    "\n",
    "Можно использовать булеву алгебру для минимизации функции:\n",
    "$\\overline{A}\\overline{B}(\\overline{C}+C) = \\overline{A}\\overline{B}$\n",
    "\n",
    "Карты Карно позволяют делать минимизацию графически, обводя единицы в соседних клетках, при этом каждому овалу соответствует своя импликанта. Переменные, для которых пряая и комплементарная формы попадают в один овал, исключаюся из импликанты. Импликантой из карты Карно будет $\\overline{A}\\overline{B}$\n",
    "![title](02_44.bmp)\n",
    "\n",
    "### 2.7.2 Логическая минимизация на картах Карно\n",
    "\n",
    "Правила для нахождения минимального уравнения из карт Карно:\n",
    "- Использовать меньше всего овалов\n",
    "- Все клетки в каждом овале обяханы содержать единицы\n",
    "- Каждый овал должен охватывать блок, число клеток которого в каждом направлении равно степени двойки\n",
    "- Каждый овал должен быть максимально большим\n",
    "- Овал может связывать края карты Карно\n",
    "- Единица на карте Карно может быть обведена сколько угодно раз, если это минимизирует число используемых овалов\n",
    "\n",
    "### 2.7.3 Безразличные переменные\n",
    "\n",
    "Безразличные переменные обозначаются символом $X$, и их значеием можем быть любым. Безразличными могут быть как входы, так и выходы. В картах Карно безразличные переменные можно как включать в овалы, так и не включать их\n",
    "\n",
    "### 2.7.4 Подводя итоги\n",
    "\n",
    "Булева алгебра и карты Карно использутся для нахождения наименее затратного метода реализации функции. В настоящее время для этого используются компьютерные программы, называемые синтезаторами логики (logic synthesizers)."
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.8 Базовые комбинационные блоки\n",
    "\n",
    "### 2.8.1 Мульиплексоры\n",
    "\n",
    "#### Двухвходовой мультиплексор (2:1)\n",
    "\n",
    "Мультиплексор имеет два входа данных $D_0$ и $D_1$, вход выбора $S$ и выход $Y$. Если $S=0$, то $Y=D_0$, а если $S=1$, то $Y=D_1$. При этом $S$ называют управляющим сигналом.\n",
    "![title](02_54.bmp)\n",
    "\n",
    "Двухвходовой муьтиплексор может быть построен с использованием дизъюнкции конъюнкций, а логическое выражение для него может быть получено с помощью карт Карно или уравнением $Y=\\overline{S}D_0+SD_1$\n",
    "![title](02_55.bmp)\n",
    "\n",
    "Мультиплексор может быть построен на буферах с третьим состоянием. Когда $S=0$, то включен только эемент $T_0$, позволяющий сигналу $D_0$, когда же $S=1$, то активен только элемент $T_1$, передавая на выход сигнал $D_1$. В данном случае соединение двух выходов логических элементов нарушает правила построение комбинационных схем, однако здесь только один из элементов может подавать сигнал на выход $Y$\n",
    "![title](02_56.bmp)\n",
    "\n",
    "#### Многовходовые мультиплексоры\n",
    "\n",
    "Четырехвходовый мультиплексор (4:1) имеет четыре входа данных и один выход\n",
    "![title](02_57.bmp)\n",
    "\n",
    "Четырехвходовый мультиплексор может быть построен с использованием дизъюнкции конъюнкций, буферов с тремя состояниями или на двухвходовых мультиплексоров. Конъюнкции для сигналов разрешения работы буферов могут быть построены с использованием элементов **И** и инверторов, а также с помощью дешифратора\n",
    "![title](02_58.bmp)\n",
    "\n",
    "Мультиплексоры с большим числом входов могут быть построены масштабированием рассмотренных методов. В общем случае, мультиплексор N:1 требует $log_2N$ управляющих сигналов\n",
    "\n",
    "#### Логика на мультиплексорах\n",
    "\n",
    "Мультиплексоры могут использоваться как таблицы преобразования (lookup tables). Четырехвходовой мультиплексор, используемый для реализации элемента **И**\n",
    "![title](02_59.bmp)\n",
    "\n",
    "Входы $A$ и $B$ служат управляющими линиями, а входы данных подключены к $0$ и $1$ в соответствии с таблцей истинности. Любой $2^N$-входовой мультиплексор можно запрограммировать для выполнения любой $N$-входовой функции, используя $0$ и $1$ для соотвествующих входов данных.\n",
    "\n",
    "Для выполнения любой $N$-входовой функции достаточно $2^{N-1}$-входового мультиплексора, если подать один из литералов на вход мультиплексора. \n",
    "![title](02_60.bmp)\n",
    "\n",
    "### 2.8.2 Дешифраторы\n",
    "\n",
    "Дешифратор имеет $N$ входов и $2^N$ выходов. Дешифратор выдает единицу на один из выходов в зависимости от набора входных значений. Выходы образуют прямой унитарный код (one-hot code), потому что только один из выходов может принимать высокий уровень. Дешифратор $2:4$:\n",
    "![title](02_63.bmp)\n",
    "\n",
    "#### Логика на дешифраторах\n",
    "\n",
    "Дешифратор может комбинироваться с элементами **OR** для построения логических функций. Двухвходовая функция **XNOR**, использующая дешифратор $2:4$ и один элемент **OR**, построена как логическое **OR** минтермов этой функции.\n",
    "![title](02_65.bmp)\n",
    "\n",
    "$N$-входовая функция, имеющая $M$ единиц в таблице истинности, может быть построена с использованием $N:2^N$ дешифратора и $M$-входового элемента **OR**, подключенного ко всем минтермам, содержащим единицу в таблице истинности. Эта идея используется для создания постоянного запоминающего устройства (ПЗУ)\n",
    "\n",
    "#### Шифраторы\n",
    "\n",
    "Приоритетный шифратор имеет $2^N$ входов и $N$ выходов. Приоритетный шифратор формирует на выходе номер самого старшего входного бита со значением $1$"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.9 Временные характеристики\n",
    "\n",
    "Изменение выходного значения в ответ на изменение входа занимает время. Переход от $0$ уровня к $1$ называется положительным перепадом (фронтом), а наоборот - отрицательным перепадом (срезом).\n",
    "![title](02_66.bmp)\n",
    "\n",
    "Фронт сигнала $Y$ вызывается фронтом сигнала $A$. Величина задержки измеряется от момента достижения сигнала $A$ уровня в 50% до момента достижения сигнала $Y$ уровня в 50%, при этом уровень в 50% находится ровно посередине между НИЗКИМ и ВЫСОКИМ уровнями.\n",
    "\n",
    "### 2.9.1 Задержка распространения и задержка реакции\n",
    "\n",
    "Комбинационная логика характеризуется задержкой распространения (propagation delay) и задержкой реакции (отклика) (contamination delay). Задержка распространения $t_{pd}$ - это максимальное время от начала изменения входа до момента, когда все выходы достигнут установившихся значений. Задержка реакции $t_{cd}$ - это минимальное время от момента, когда вход изменился, до момента, когда любой из выходов начнет изменять свое значение. Выход может начать меняться через временной интервал $t_{cd}$ после изменения входа и точно установится в новое значение не позднее, чем через интервал $t_{pd}$\n",
    "![title](02_67.bmp)\n",
    "\n",
    "Величины $t_{pd}$ и $t_{cd}$ могут различаться по причинам:\n",
    "- Разные задержки нарастания и спада сигнала\n",
    "- Несколько входов и выходов, один из которых быстрее, чем другие\n",
    "- Замедление работы схемы при повышении температуры и ускорение при охлаждении\n",
    "\n",
    "Информация про $t_{pd}$ и $t_{cd}$ обычно предоставляется документацией для каждого элемента. Задержки в схемах обычно составляют от несколько пикосекунд ($1 пс = 10^{-12} с$) до несколько наносекунд ($1 нс = 10^{-9} с$)\n",
    "\n",
    "Задержки распространения и реакции также определяются *путем*, который проходит сигнал от входа до выхода. *Критический путь* (*critical path*) соответствует пути с наибольшей задержкой и является самым медленным, так как ограничивает скорость работы схемы\n",
    "\n",
    "В четырехвходовой схеме ниже критический путь выделен синим и проходит через три элемента до выхода, а самый короткий путь выделен серым\n",
    "![title](02_68_1.bmp)\n",
    "\n",
    "Задержки в этой схеме описываются уравнениями\n",
    "$$t_{pd} = 2t_{pd\\_AND} + t_{pd\\_OR}$$\n",
    "$$t_{cd} = t_{cd\\_AND}$$\n",
    "![title](02_69.bmp)\n",
    "\n",
    "### 2.9.2 Импульсные помехи\n",
    "\n",
    "*Импульсной помехой* (*паразитным импульсом*) называется несколько выходных измнений на одиночное входное изменение.\n",
    "![title](02_75.bmp)\n",
    "\n",
    "В сценарии с $A = 0$, $C = 1$ и изменением $B$ от $0$ до $1$ путь $n2$ опустится в $0$ до того, как $n1$ сможет установиться в $1$, в силу чего выход сбросится в $0$, а когда $n1$ установится в $1$, то выход снова поднимется в $1$. Таким образом, выход начинается и заканчивается с $1$, но на короткое время переключается в $0$\n",
    "![title](02_76.bmp)\n",
    "\n",
    "На карте Карно переход $ABC$ от $001$ до $011$ приводит к переходу от одной импликанты к другой, что свидетельствует о возможной импульсной помехе\n",
    "![title](02_77.bmp)\n",
    "\n",
    "Для исправления помехи можно добавить другую импликанту, охватывающую границы первых импликант и являющуюся избыточной\n",
    "![title](02_78.bmp)\n",
    "\n",
    "Устойчивая к паразитным импульсам схема\n",
    "![title](02_79.bmp)\n",
    "\n",
    "Причиной паразитных импульсов может быть одновременное переключение нескольких входов, что не может быть исправлено дополнительными элементами в схеме"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 2.1 Введение"
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.7.8"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 4
}
