Fitter report for scndp5
Sun Apr 23 12:28:09 2006
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Sun Apr 23 12:28:09 2006    ;
; Quartus II Version    ; 5.0 Build 148 04/26/2005 SJ Full Version ;
; Revision Name         ; scndp5                                   ;
; Top-level Entity Name ; scndp5                                   ;
; Family                ; ACEX1K                                   ;
; Device                ; EP1K100QC208-3                           ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 51 / 4,992 ( 1 % )                       ;
; Total pins            ; 31 / 147 ( 21 % )                        ;
; Total memory bits     ; 0 / 49,152 ( 0 % )                       ;
; Total PLLs            ; 0                                        ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K100QC208-3     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/max2work/exp/1k100/scndp5/scndp5.fit.eqn.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                 ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; scnclk   ; 79    ; --  ; --   ; 3       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[4] ; 184   ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[4] ; 183   ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[0] ; 158   ; --  ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[8] ; 170   ; --  ; 19   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[0] ; 172   ; --  ; 20   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[5] ; 182   ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[5] ; 17    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[1] ; 160   ; --  ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[9] ; 180   ; --  ; 26   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[1] ; 162   ; --  ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[3] ; 97    ; --  ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[3] ; 16    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[7] ; 78    ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[7] ; 135   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[2] ; 89    ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[2] ; 179   ; --  ; 25   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datai[6] ; 80    ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; datah[6] ; 19    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                           ;
+---------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name    ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+---------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; scan[0] ; 133   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; scan[1] ; 149   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; scan[2] ; 141   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; scan[3] ; 168   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; scan[4] ; 169   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s[6]    ; 104   ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; s[4]    ; 93    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; s[3]    ; 103   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; s[2]    ; 112   ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; s[5]    ; 122   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; s[1]    ; 18    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; s[0]    ; 134   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
+---------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND        ;              ;
; 7     ; GND*       ;              ;
; 8     ; GND*       ;              ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; GND*       ;              ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND*       ;              ;
; 16    ; datah[3]   ; LVTTL/LVCMOS ;
; 17    ; datah[5]   ; LVTTL/LVCMOS ;
; 18    ; s[1]       ; LVTTL/LVCMOS ;
; 19    ; datah[6]   ; LVTTL/LVCMOS ;
; 20    ; GND        ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND        ;              ;
; 24    ; GND*       ;              ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND        ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND        ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND*       ;              ;
; 41    ; GND*       ;              ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND        ;              ;
; 44    ; GND*       ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND        ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; GND*       ;              ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; GND*       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND        ;              ;
; 60    ; GND*       ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; VCC_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND        ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; datai[7]   ; LVTTL/LVCMOS ;
; 79    ; scnclk     ; LVTTL/LVCMOS ;
; 80    ; datai[6]   ; LVTTL/LVCMOS ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND        ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; datai[2]   ; LVTTL/LVCMOS ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; GND*       ;              ;
; 93    ; s[4]       ; LVTTL/LVCMOS ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; datai[3]   ; LVTTL/LVCMOS ;
; 98    ; VCC_IO     ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; s[3]       ; LVTTL/LVCMOS ;
; 104   ; s[6]       ; LVTTL/LVCMOS ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND        ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; s[2]       ; LVTTL/LVCMOS ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND        ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; s[5]       ; LVTTL/LVCMOS ;
; 123   ; GND        ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND        ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; scan[0]    ; LVTTL/LVCMOS ;
; 134   ; s[0]       ; LVTTL/LVCMOS ;
; 135   ; datah[7]   ; LVTTL/LVCMOS ;
; 136   ; GND*       ;              ;
; 137   ; GND        ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; scan[2]    ; LVTTL/LVCMOS ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND        ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; scan[1]    ; LVTTL/LVCMOS ;
; 150   ; GND*       ;              ;
; 151   ; GND        ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; GND*       ;              ;
; 158   ; datai[0]   ; LVTTL/LVCMOS ;
; 159   ; GND*       ;              ;
; 160   ; datai[1]   ; LVTTL/LVCMOS ;
; 161   ; GND*       ;              ;
; 162   ; datah[1]   ; LVTTL/LVCMOS ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; scan[3]    ; LVTTL/LVCMOS ;
; 169   ; scan[4]    ; LVTTL/LVCMOS ;
; 170   ; datai[8]   ; LVTTL/LVCMOS ;
; 171   ; GND        ;              ;
; 172   ; datah[0]   ; LVTTL/LVCMOS ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; datah[2]   ; LVTTL/LVCMOS ;
; 180   ; datai[9]   ; LVTTL/LVCMOS ;
; 181   ; GND        ;              ;
; 182   ; datai[5]   ; LVTTL/LVCMOS ;
; 183   ; datah[4]   ; LVTTL/LVCMOS ;
; 184   ; datai[4]   ; LVTTL/LVCMOS ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND        ;              ;
; 189   ; GND*       ;              ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; GND*       ;              ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND*       ;              ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; GND*       ;              ;
; 206   ; GND*       ;              ;
; 207   ; GND*       ;              ;
; 208   ; GND*       ;              ;
+-------+------------+--------------+


+----------------------------------------------------------+
; Control Signals                                          ;
+--------+--------+---------+---------------+--------------+
; Name   ; Pin #  ; Fan-Out ; Usage         ; Global Usage ;
+--------+--------+---------+---------------+--------------+
; s~388  ; LC1_D3 ; 7       ; Output enable ; Non-global   ;
; scnclk ; 79     ; 3       ; Clock         ; Pin          ;
+--------+--------+---------+---------------+--------------+


+-------------------------------------+
; Global & Other Fast Signals         ;
+----------+-------+---------+--------+
; Name     ; Pin # ; Fan-Out ; Global ;
+----------+-------+---------+--------+
; scnclk   ; 79    ; 3       ; yes    ;
; datai[4] ; 184   ; 2       ; no     ;
; datah[4] ; 183   ; 1       ; no     ;
; datai[5] ; 182   ; 2       ; no     ;
; datai[7] ; 78    ; 2       ; no     ;
; datai[6] ; 80    ; 2       ; no     ;
+----------+-------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 4     ;
+--------+-------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; hexd[3]~911    ; 22             ;
; hexd[2]~916    ; 22             ;
; hexd[1]~906    ; 21             ;
; hexd[0]~902    ; 21             ;
; scnt[1]~66     ; 20             ;
; scnt[0]~67     ; 18             ;
; scnt[2]~65     ; 14             ;
; s~403          ; 7              ;
; hexd[1]~905    ; 2              ;
; hexd[1]~903    ; 2              ;
; datai[5]       ; 2              ;
; datai[6]       ; 2              ;
; datai[4]       ; 2              ;
; datai[7]       ; 2              ;
; datai[9]       ; 1              ;
; reduce_nor~180 ; 1              ;
; reduce_nor~179 ; 1              ;
; reduce_nor~177 ; 1              ;
; reduce_nor~187 ; 1              ;
; reduce_nor~178 ; 1              ;
; reduce_nor~184 ; 1              ;
; reduce_nor~183 ; 1              ;
; reduce_nor~182 ; 1              ;
; reduce_nor~186 ; 1              ;
; s~397          ; 1              ;
; s~401          ; 1              ;
; datah[0]       ; 1              ;
; reduce_nor~188 ; 1              ;
; datah[6]       ; 1              ;
; hexd[2]~915    ; 1              ;
; hexd[0]~901    ; 1              ;
; hexd[2]~914    ; 1              ;
; datah[2]       ; 1              ;
; hexd[2]~913    ; 1              ;
; datai[2]       ; 1              ;
; reduce_nor~189 ; 1              ;
; hexd[3]~910    ; 1              ;
; hexd[0]~899    ; 1              ;
; hexd[3]~909    ; 1              ;
; datah[3]       ; 1              ;
; hexd[3]~908    ; 1              ;
; datai[3]       ; 1              ;
; Mux~93         ; 1              ;
; datah[1]       ; 1              ;
; datai[1]       ; 1              ;
; datah[5]       ; 1              ;
; s~406          ; 1              ;
; s~398          ; 1              ;
; s~399          ; 1              ;
; s~392          ; 1              ;
+----------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                  ;
+-------------------+--------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+--------+---------------+-----------------+---------------------------+----------+
; s~388             ; LC1_D3 ; Output enable ; no              ; yes                       ; -ve      ;
+-------------------+--------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 617            ;
; 1                        ; 0              ;
; 2                        ; 0              ;
; 3                        ; 1              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 0              ;
; 7                        ; 0              ;
; 8                        ; 6              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 618            ;
; 1                           ; 0              ;
; 2                           ; 1              ;
; 3                           ; 1              ;
; 4                           ; 1              ;
; 5                           ; 1              ;
; 6                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 618            ;
; 1                          ; 0              ;
; 2                          ; 0              ;
; 3                          ; 0              ;
; 4                          ; 1              ;
; 5                          ; 0              ;
; 6                          ; 2              ;
; 7                          ; 1              ;
; 8                          ; 0              ;
; 9                          ; 0              ;
; 10                         ; 0              ;
; 11                         ; 0              ;
; 12                         ; 1              ;
; 13                         ; 0              ;
; 14                         ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )    ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  B    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  0 / 208 ( 0 % )    ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  D    ;  9 / 208 ( 4 % )    ;  22 / 104 ( 21 % )          ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  0 / 208 ( 0 % )    ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  K    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  L    ;  0 / 208 ( 0 % )    ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
; Total ;  9 / 2496 ( < 1 % ) ;  26 / 1248 ( 2 % )          ;  0 / 1248 ( 0 % )            ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  2 / 24 ( 8 % )    ;
; 2     ;  2 / 24 ( 8 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  1 / 24 ( 4 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  1 / 24 ( 4 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  1 / 24 ( 4 % )    ;
; 13    ;  1 / 24 ( 4 % )    ;
; 14    ;  1 / 24 ( 4 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  3 / 24 ( 12 % )   ;
; 18    ;  2 / 24 ( 8 % )    ;
; 19    ;  1 / 24 ( 4 % )    ;
; 20    ;  1 / 24 ( 4 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  1 / 24 ( 4 % )    ;
; 26    ;  1 / 24 ( 4 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  0 / 24 ( 0 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  0 / 24 ( 0 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  18 / 1248 ( 1 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+------------------------------------------------------+
; Fitter Resource Usage Summary                        ;
+--------------------------------+---------------------+
; Resource                       ; Usage               ;
+--------------------------------+---------------------+
; Registers                      ; 3 / 4,992 ( < 1 % ) ;
; Total LABs                     ; 0 / 624 ( 0 % )     ;
; Logic elements in carry chains ; 0                   ;
; User inserted logic elements   ; 0                   ;
; I/O pins                       ; 31 / 147 ( 21 % )   ;
;     -- Clock pins              ; 2                   ;
;     -- Dedicated input pins    ; 5 / 4 ( 125 % )     ;
; Global signals                 ; 1                   ;
; EABs                           ; 0 / 12 ( 0 % )      ;
; Total memory bits              ; 0 / 49,152 ( 0 % )  ;
; Total RAM block bits           ; 0 / 49,152 ( 0 % )  ;
; Maximum fan-out node           ; hexd[3]~895         ;
; Maximum fan-out                ; 22                  ;
; Total fan-out                  ; 215                 ;
; Average fan-out                ; 2.62                ;
+--------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                      ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+---------------------+
; |scndp5                    ; 51 (51)     ; 3            ; 0           ; 31   ; 48 (48)      ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |scndp5             ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; scnclk   ; Input    ; OFF         ;
; datai[4] ; Input    ; OFF         ;
; datah[4] ; Input    ; ON          ;
; datai[0] ; Input    ; ON          ;
; datai[8] ; Input    ; ON          ;
; datah[0] ; Input    ; ON          ;
; datai[5] ; Input    ; OFF         ;
; datah[5] ; Input    ; ON          ;
; datai[1] ; Input    ; ON          ;
; datai[9] ; Input    ; ON          ;
; datah[1] ; Input    ; ON          ;
; datai[3] ; Input    ; ON          ;
; datah[3] ; Input    ; ON          ;
; datai[7] ; Input    ; OFF         ;
; datah[7] ; Input    ; ON          ;
; datai[2] ; Input    ; ON          ;
; datah[2] ; Input    ; ON          ;
; datai[6] ; Input    ; OFF         ;
; datah[6] ; Input    ; ON          ;
; scan[0]  ; Output   ; OFF         ;
; scan[1]  ; Output   ; OFF         ;
; scan[2]  ; Output   ; OFF         ;
; scan[3]  ; Output   ; OFF         ;
; scan[4]  ; Output   ; OFF         ;
; s[6]     ; Output   ; OFF         ;
; s[5]     ; Output   ; OFF         ;
; s[4]     ; Output   ; OFF         ;
; s[3]     ; Output   ; OFF         ;
; s[2]     ; Output   ; OFF         ;
; s[1]     ; Output   ; OFF         ;
; s[0]     ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/max2work/exp/1k100/scndp5/scndp5.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Sun Apr 23 12:27:59 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off scndp5 -c scndp5
Info: Selected device EP1K100QC208-3 for design "scndp5"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sun Apr 23 2006 at 12:28:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Sun Apr 23 12:28:09 2006
    Info: Elapsed time: 00:00:11


