*.DS_Store
*.json
*.xpr
*.wpc
*.lpr
*.wdf
*.xml
*.bat
*.log
*.wdb
*.prj
*.jou
*.pb
*.tcl
*.ini
*.dbg
*.mem
*.reloc
*.rlx
*.rtti
*.svtype
*.exe
*.type
*.xdbg
*.c
*.obj
*.info
*.html
*.sdb
*.wdm
*.wcfg
*.fs

Laboratorio_I/Ejercicio_III/MUX_4_1/MUX_4_1.sim/sim_1/behav/xsim/glbl.v
Laboratorio_I/Ejercicio_III/MUX_4_1/MUX_4_1.sim/sim_1/behav/xsim/xsim.dir/MUX_4_1_tb_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_III/MUX_4_1/MUX_4_1.sim/sim_1/behav/xsim/xsim.dir/MUX_4_1_tb_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_III/MUX_4_1/MUX_4_1.ip_user_files/README.txt
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.sim/sim_1/behav/xsim/xsim.dir/tb_Complemento_a_2_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_II/Switch_Button_Led/tb_Complemento_a_2_behav.wcfg
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.sim/sim_1/behav/xsim/xsim.dir/tb_Complemento_a_2_behav/Compile_Options.txt
dsim.env
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim.env
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/metrics.db
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/image.so
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/exports.def
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LBstd.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LMtb_Complemento_a_2.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LR.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/objfiles
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/ir.cache
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LBstd.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LMtb_Complemento_a_2.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LR.sir
Laboratorio_I/Ejercicio_V/ALU/ALU_TOP_TB_behav.wcfg
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/glbl.v
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_tb_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_tb_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_TB_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_TB_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/metrics.db
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/image.so
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/exports.def
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LBstd.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LMALU_tb.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LMALU_TOP_TB.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LR.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/objfiles
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/ir.cache
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LBstd.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LMALU_tb.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LMALU_TOP_TB.sir

Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LR.sir
dsim.env
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim.env
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/metrics.db
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/image.so
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/exports.def
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LBstd.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LMtb_Complemento_a_2.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LR.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/objfiles
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/ir.cache
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LBstd.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LMtb_Complemento_a_2.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LR.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/glbl.v
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_TB_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_TB_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU_TOP_TB_behav.wcfg
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/metrics.db
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/image.so
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/exports.def
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LBstd.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LMALU_TOP_TB.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LR.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/objfiles
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/ir.cache
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LBstd.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LMALU_TOP_TB.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LR.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LMALU_tb.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LMALU_tb.o
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_tb_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_tb_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.sim/sim_1/behav/xsim/glbl.v
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.sim/sim_1/behav/xsim/xsim.dir/tb_Complemento_a_2_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.sim/sim_1/behav/xsim/xsim.dir/tb_Complemento_a_2_behav/TempBreakPointFile.txt
dsim.env
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim.env
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/metrics.db
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/image.so
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/exports.def
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LBstd.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LMtb_Complemento_a_2.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/LR.o
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/obj/objfiles
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/ir.cache
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LBstd.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LMtb_Complemento_a_2.sir
Laboratorio_I/Ejercicio_II/Switch_Button_Led/Switch_Button_Led.srcs/dsim_work/sir/LR.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/glbl.v
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_tb_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_tb_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_TB_behav/Compile_Options.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.sim/sim_1/behav/xsim/xsim.dir/ALU_TOP_TB_behav/TempBreakPointFile.txt
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/metrics.db
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/image.so
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/exports.def
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LBstd.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LMALU_tb.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LMALU_TOP_TB.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/LR.o
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/obj/objfiles
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/ir.cache
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LBstd.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LMALU_tb.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LMALU_TOP_TB.sir
Laboratorio_I/Ejercicio_V/ALU/ALU.srcs/dsim_work/sir/LR.sir
metrics.db
waves.mxd
dsim_work/image.so
dsim_work/obj/exports.def
dsim_work/obj/LBstd.o
dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
dsim_work/obj/LMALU_tb.o
dsim_work/obj/LR.o
dsim_work/obj/objfiles
dsim_work/sir/ir.cache
dsim_work/sir/LBstd.sir
dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
dsim_work/sir/LMALU_tb.sir
dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_III/manual_spi.v
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LMtb_uart.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LMtb_uart.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.ip_user_files/README.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/dump.vcd
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LMSPI_Master_TB.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LMSPI_Master_TB.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_3/Ejercicio_3.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_3/Ejercicio_3.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_3/Ejercicio_3.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_3/Ejercicio_3.sim/sim_1/behav/xsim/xsim.dir/uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_3/Ejercicio_3.sim/sim_1/behav/xsim/xsim.dir/uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LMtb_uart.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LMtb_uart.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_III/manual_spi.v
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/dump.vcd
Laboratorio_II/Ejercicio_IV/SPI/SPI.ip_user_files/README.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LMSPI_Master_TB.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LMSPI_Master_TB.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_III/manual_spi.v
Laboratorio_II/Ejercicio_IV/SPI/SPI.ip_user_files/README.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/dump.vcd
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LMSPI_Master_TB.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LMSPI_Master_TB.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_III/manual_spi.v
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/tb_uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/uart_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_III/UART/UART.sim/sim_1/behav/xsim/xsim.dir/uart_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LMtb_uart.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LMtb_uart.sir
Laboratorio_II/Ejercicio_III/UART/UART.srcs/dsim_work/sir/LR.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.ip_user_files/README.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/dump.vcd
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/glbl.v
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/Compile_Options.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.sim/sim_1/behav/xsim/xsim.dir/SPI_Master_TB_behav/TempBreakPointFile.txt
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/image.so
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/exports.def
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LBstd.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LMSPI_Master_TB.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/LR.o
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/obj/objfiles
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/ir.cache
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LBstd.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LM0db15a258e15c91063c6b572753a502d4b30f18913971db5ce0b98898920926ba.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LMSPI_Master_TB.sir
Laboratorio_II/Ejercicio_IV/SPI/SPI.srcs/dsim_work/sir/LR.sir
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.init_design.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.init_design.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.opt_design.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.opt_design.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.place_design.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.place_design.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.route_design.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.route_design.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.Vivado_Implementation.queue.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.vivado.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.vivado.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.write_bitstream.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.write_bitstream.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/htr.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/ISEWrap.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/ISEWrap.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/rundef.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/runme.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_8932.backup.vdi
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_bus_skew_routed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_bus_skew_routed.rpx
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_clock_utilization_routed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_control_sets_placed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_drc_opted.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_drc_opted.rpx
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_drc_routed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_drc_routed.rpx
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_io_placed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_methodology_drc_routed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_methodology_drc_routed.rpx
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_opt.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_placed.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_power_routed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_power_routed.rpx
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_route_status.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_routed.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_timing_summary_routed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_timing_summary_routed.rpx
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_utilization_placed.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys.bit
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys.vdi
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/__synthesis_is_complete__
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/.Vivado_Synthesis.queue.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/.vivado.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/.vivado.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/htr.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/ISEWrap.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/ISEWrap.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/rundef.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/runme.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/UART_Nexys_utilization_synth.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/UART_Nexys.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/UART_Nexys.vds
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/.Xil/UART_Nexys_propImpl.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.sim/sim_1/behav/xsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.sim/sim_1/behav/xsim/xsim.dir/tb_UART_Nexys_behav/Compile_Options.txt
Laboratorio_III/UART_Nexys/UART_Nexys.sim/sim_1/behav/xsim/xsim.dir/tb_UART_Nexys_behav/TempBreakPointFile.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_11820.backup.vdi
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/035e2c7b764cee85/035e2c7b764cee85.xci
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/035e2c7b764cee85/clk_wiz_0_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/035e2c7b764cee85/clk_wiz_0_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/035e2c7b764cee85/clk_wiz_0_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/035e2c7b764cee85/clk_wiz_0_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/035e2c7b764cee85/clk_wiz_0.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/fc31fa6c173b20da/CLK_GEN_200MHz_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/fc31fa6c173b20da/CLK_GEN_200MHz_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/fc31fa6c173b20da/CLK_GEN_200MHz_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/fc31fa6c173b20da/CLK_GEN_200MHz_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/fc31fa6c173b20da/CLK_GEN_200MHz.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/fc31fa6c173b20da/fc31fa6c173b20da.xci
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/CLK_GEN_200MHz/CLK_GEN_200MHz.veo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/CLK_GEN_200MHz.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/activehdl/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/ies/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/ies/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/ies/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/ies/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/ies/run.f
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/CLK_GEN_200MHz.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/modelsim/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/CLK_GEN_200MHz.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/elaborate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/questa/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/CLK_GEN_200MHz.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/riviera/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/vcs/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/vcs/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/vcs/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/vcs/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/vcs/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xcelium/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xcelium/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xcelium/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xcelium/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xcelium/run.f
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xsim/CLK_GEN_200MHz.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xsim/elab.opt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xsim/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/CLK_GEN_200MHz/xsim/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/__synthesis_is_complete__
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/.Vivado_Synthesis.queue.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/.vivado.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/.vivado.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/CLK_GEN_200MHz_utilization_synth.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/CLK_GEN_200MHz.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/CLK_GEN_200MHz.vds
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/dont_touch.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/htr.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/ISEWrap.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/ISEWrap.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/rundef.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/runme.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/CLK_GEN_200MHz_synth_1/.Xil/CLK_GEN_200MHz_propImpl.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/UART_Nexys_10312.backup.vdi
Laboratorio_III/UART_Nexys/UART_Nexys.sim/sim_1/behav/xsim/xsim.ini.bak
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_board.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_clk_wiz.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_ooc.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz.veo
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz.xci
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/CLK_GEN_200MHz.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/mmcm_pll_drp_func_7s_mmcm.vh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/mmcm_pll_drp_func_7s_pll.vh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/mmcm_pll_drp_func_us_mmcm.vh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/mmcm_pll_drp_func_us_pll.vh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/mmcm_pll_drp_func_us_plus_mmcm.vh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/mmcm_pll_drp_func_us_plus_pll.vh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/CLK_GEN_200MHz/doc/clk_wiz_v6_0_changelog.txt
Laboratorio_III/UART_Nexys/UART_Nexys.sim/sim_1/behav/xsim/hs_err_pid19368.dmp
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/2808085daa0eb873/2808085daa0eb873.xci
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/2808085daa0eb873/Program_Memory_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/2808085daa0eb873/Program_Memory_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/2808085daa0eb873/Program_Memory_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/2808085daa0eb873/Program_Memory_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/2808085daa0eb873/Program_Memory.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/5ef912ae795e7dd3/5ef912ae795e7dd3.xci
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/5ef912ae795e7dd3/dist_mem_gen_0_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/5ef912ae795e7dd3/dist_mem_gen_0_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/5ef912ae795e7dd3/dist_mem_gen_0_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/5ef912ae795e7dd3/dist_mem_gen_0_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.cache/ip/2019.1/5ef912ae795e7dd3/dist_mem_gen_0.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/dist_mem_gen_0/dist_mem_gen_0_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/dist_mem_gen_0/dist_mem_gen_0_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/dist_mem_gen_0/dist_mem_gen_0.veo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/dist_mem_gen_0/dist_mem_gen_0.vho
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/Program_Memory/Program_Memory_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/Program_Memory/Program_Memory_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/Program_Memory/Program_Memory.veo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ip/Program_Memory/Program_Memory.vho
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/ipstatic/simulation/dist_mem_gen_v8_0.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/dist_mem_gen_0.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/activehdl/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/ies/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/ies/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/ies/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/ies/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/ies/run.f
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/dist_mem_gen_0.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/modelsim/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/dist_mem_gen_0.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/elaborate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/questa/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/dist_mem_gen_0.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/riviera/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/vcs/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/vcs/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/vcs/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/vcs/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/vcs/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xcelium/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xcelium/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xcelium/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xcelium/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xcelium/run.f
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xsim/dist_mem_gen_0.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xsim/elab.opt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xsim/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/dist_mem_gen_0/xsim/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/Program_Memory.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/ies/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/ies/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/ies/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/ies/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/ies/run.f
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/Program_Memory.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/modelsim/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/elaborate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/activehdl/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/Program_Memory.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/questa/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/compile.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/Program_Memory.udo
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/riviera/wave.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/vcs/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/vcs/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/vcs/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/vcs/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/vcs/simulate.do
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xcelium/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xcelium/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xcelium/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xcelium/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xcelium/run.f
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xsim/elab.opt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xsim/file_info.txt
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xsim/glbl.v
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xsim/Program_Memory.sh
Laboratorio_III/UART_Nexys/UART_Nexys.ip_user_files/sim_scripts/Program_Memory/xsim/README.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/__synthesis_is_complete__
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/.Vivado_Synthesis.queue.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/.vivado.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/.vivado.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/dist_mem_gen_0_utilization_synth.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/dist_mem_gen_0.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/dist_mem_gen_0.vds
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/dont_touch.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/htr.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/ISEWrap.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/ISEWrap.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/rundef.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/dist_mem_gen_0_synth_1/runme.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/__synthesis_is_complete__
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/.Vivado_Synthesis.queue.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/.vivado.begin.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/.vivado.end.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/dont_touch.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/htr.txt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/ISEWrap.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/ISEWrap.sh
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/Program_Memory_utilization_synth.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/Program_Memory.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/Program_Memory.vds
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/rundef.js
Laboratorio_III/UART_Nexys/UART_Nexys.runs/Program_Memory_synth_1/runme.sh
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0_ooc.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0.veo
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0.vho
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/dist_mem_gen_0.xci
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/doc/dist_mem_gen_v8_0_changelog.txt
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/hdl/dist_mem_gen_v8_0_vhsyn_rfs.vhd
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/sim/dist_mem_gen_0.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/simulation/dist_mem_gen_v8_0.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/dist_mem_gen_0/synth/dist_mem_gen_0.vhd
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory_ooc.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory_sim_netlist.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory_sim_netlist.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory_stub.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory_stub.vhdl
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory.veo
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory.vho
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/Program_Memory.xci
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/doc/dist_mem_gen_v8_0_changelog.txt
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/hdl/dist_mem_gen_v8_0_vhsyn_rfs.vhd
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/sim/Program_Memory.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/simulation/dist_mem_gen_v8_0.v
Laboratorio_III/UART_Nexys/UART_Nexys.srcs/sources_1/ip/Program_Memory/synth/Program_Memory.vhd
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/__synthesis_is_running__
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/Interfaz_UART_Nexys.vds
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/.Xil/Interfaz_UART_Nexys_propImpl.xdc
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/.Xil/Vivado-5480-DOPAL/elab.rtd
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/Interfaz_UART_Nexys.vdi
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/Interfaz_UART_Nexys_utilization_synth.rpt
Laboratorio_III/UART_Nexys/UART_Nexys.runs/synth_1/Interfaz_UART_Nexys.dcp
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.opt_design.error.rst
Laboratorio_III/UART_Nexys/UART_Nexys.runs/impl_1/.vivado.error.rst
