# MIPS-PIPELINE-32-BIT-5-STAGE
Mô phỏng MIPS PIPELINE 32-BIT 5-STAGE
* Project này có tham khảo ở trang web FPGA4STUDENT.com.
* Các lệnh mà chúng ta muốn load vào instruction memory được lưu ở trong file "instr.txt" dưới dạng mã nhị phân.

![image](https://user-images.githubusercontent.com/34186687/78423877-a6448580-7693-11ea-86e2-13041310f61a.png)
