\section{Sažetak}

Ovaj projekat sadrži:
\begin{itemize}
  \item Pisanje specifikacije u Python i C programskom jeziku za izvršavanje i
    pomoć pri particionisanju i projektovanju hardvera.
  \item Projektovanje arhitekture hardverskog akceleratora za Viola-Jones algoritam opisam u delu \ref{viola_jones_algorithm}.
  \item Pisanje HDL modela za sintezu u SystemVerilog RTL metodologiji i
    \PyGears{} metodologiji.
  \item Pisanje verifikacionog okruženja u SystemVerilog \UVM{} i Python PyGears
    okruženju.
  \item Poređenje dve metodologije i analiza prednosti i mane obe metodologije.
  \item Poređenje komercijalnog \QuestaSim{} simulatora i besplatnog open-source
    \Verilator{} simulatora.
  \item Implementacija projektovanog IP jezgra na \ZTurn{} sa Zynq
    7020 SoC.
  \item Pisanje Linux Kernel drajvera i korisničke aplikacije za korišćenje
    jezgra za detekciju lica na Xilinx Zynq platformi.

\end{itemize}