TimeQuest Timing Analyzer report for cofre
Fri Oct 06 17:06:34 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'clock'
 27. Fast Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cofre                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 325.63 MHz ; 325.63 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.071 ; -16.568       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.598 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -17.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                 ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -2.027 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.063      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.901      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.762 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.798      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.722 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.758      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.719      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.677      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.622 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.658      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.586 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.622      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.553 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.358 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.281      ;
; -1.225 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.261      ;
; -1.225 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.261      ;
; -1.225 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.261      ;
; -1.225 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.261      ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                 ;
+-------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.598 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.732 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.908 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.174      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.261      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.281      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.128 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.394      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.323 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.589      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.356 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.677      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.719      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.492 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.758      ;
; 2.532 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.798      ;
; 2.532 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.798      ;
; 2.532 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.798      ;
; 2.532 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.798      ;
+-------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[7]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I[*]      ; clock      ; 3.487 ; 3.487 ; Rise       ; clock           ;
;  I[0]     ; clock      ; 0.479 ; 0.479 ; Rise       ; clock           ;
;  I[1]     ; clock      ; 2.964 ; 2.964 ; Rise       ; clock           ;
;  I[2]     ; clock      ; 3.478 ; 3.478 ; Rise       ; clock           ;
;  I[3]     ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  I[4]     ; clock      ; 3.486 ; 3.486 ; Rise       ; clock           ;
;  I[5]     ; clock      ; 2.972 ; 2.972 ; Rise       ; clock           ;
;  I[6]     ; clock      ; 3.487 ; 3.487 ; Rise       ; clock           ;
;  I[7]     ; clock      ; 3.362 ; 3.362 ; Rise       ; clock           ;
; conf      ; clock      ; 2.695 ; 2.695 ; Rise       ; clock           ;
; reset     ; clock      ; 4.282 ; 4.282 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; clock      ; -0.246 ; -0.246 ; Rise       ; clock           ;
;  I[0]     ; clock      ; -0.246 ; -0.246 ; Rise       ; clock           ;
;  I[1]     ; clock      ; -2.734 ; -2.734 ; Rise       ; clock           ;
;  I[2]     ; clock      ; -3.247 ; -3.247 ; Rise       ; clock           ;
;  I[3]     ; clock      ; -2.620 ; -2.620 ; Rise       ; clock           ;
;  I[4]     ; clock      ; -2.897 ; -2.897 ; Rise       ; clock           ;
;  I[5]     ; clock      ; -2.597 ; -2.597 ; Rise       ; clock           ;
;  I[6]     ; clock      ; -2.891 ; -2.891 ; Rise       ; clock           ;
;  I[7]     ; clock      ; -3.111 ; -3.111 ; Rise       ; clock           ;
; conf      ; clock      ; -0.511 ; -0.511 ; Rise       ; clock           ;
; reset     ; clock      ; -4.052 ; -4.052 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; abrir_bloq        ; clock      ; 8.394 ; 8.394 ; Rise       ; clock           ;
; saida_reg_seg[*]  ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  saida_reg_seg[0] ; clock      ; 6.363 ; 6.363 ; Rise       ; clock           ;
;  saida_reg_seg[1] ; clock      ; 6.077 ; 6.077 ; Rise       ; clock           ;
;  saida_reg_seg[2] ; clock      ; 6.419 ; 6.419 ; Rise       ; clock           ;
;  saida_reg_seg[3] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  saida_reg_seg[4] ; clock      ; 6.420 ; 6.420 ; Rise       ; clock           ;
;  saida_reg_seg[5] ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  saida_reg_seg[6] ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  saida_reg_seg[7] ; clock      ; 6.290 ; 6.290 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; abrir_bloq        ; clock      ; 7.151 ; 7.151 ; Rise       ; clock           ;
; saida_reg_seg[*]  ; clock      ; 6.077 ; 6.077 ; Rise       ; clock           ;
;  saida_reg_seg[0] ; clock      ; 6.363 ; 6.363 ; Rise       ; clock           ;
;  saida_reg_seg[1] ; clock      ; 6.077 ; 6.077 ; Rise       ; clock           ;
;  saida_reg_seg[2] ; clock      ; 6.419 ; 6.419 ; Rise       ; clock           ;
;  saida_reg_seg[3] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  saida_reg_seg[4] ; clock      ; 6.420 ; 6.420 ; Rise       ; clock           ;
;  saida_reg_seg[5] ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  saida_reg_seg[6] ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  saida_reg_seg[7] ; clock      ; 6.290 ; 6.290 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; conf       ; abrir_bloq  ;       ; 8.138 ; 8.138 ;       ;
; conf       ; modo        ; 5.382 ;       ;       ; 5.382 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; conf       ; abrir_bloq  ;       ; 7.380 ; 7.380 ;       ;
; conf       ; modo        ; 5.382 ;       ;       ; 5.382 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.427 ; -3.416        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.817 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -17.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                 ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.427 ; reg8:reg_seg|Q[1]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.459      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; reg8conf:reg_conf|Q[1] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.444      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; reg8:reg_seg|Q[4]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.377      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.346      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.297 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.301      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.300      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.282      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.248      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.186      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.088 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.120      ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                 ;
+-------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; reg8conf:reg_conf|Q[0] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; reg8:reg_seg|Q[7]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; reg8conf:reg_conf|Q[5] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; reg8:reg_seg|Q[0]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; reg8conf:reg_conf|Q[2] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; reg8conf:reg_conf|Q[6] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; reg8:reg_seg|Q[5]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; reg8conf:reg_conf|Q[7] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; reg8:reg_seg|Q[2]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; reg8:reg_seg|Q[6]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.149 ; reg8conf:reg_conf|Q[3] ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; reg8:reg_seg|Q[3]      ; reg8:reg_seg|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.194 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.194 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.194 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.194 ; reg8conf:reg_conf|Q[4] ; reg8:reg_seg|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
+-------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8:reg_seg|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8:reg_seg|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg8conf:reg_conf|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg8conf:reg_conf|Q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_conf|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_conf|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_seg|Q[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_seg|Q[7]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; clock      ; 1.909  ; 1.909  ; Rise       ; clock           ;
;  I[0]     ; clock      ; -0.048 ; -0.048 ; Rise       ; clock           ;
;  I[1]     ; clock      ; 1.658  ; 1.658  ; Rise       ; clock           ;
;  I[2]     ; clock      ; 1.909  ; 1.909  ; Rise       ; clock           ;
;  I[3]     ; clock      ; 1.687  ; 1.687  ; Rise       ; clock           ;
;  I[4]     ; clock      ; 1.900  ; 1.900  ; Rise       ; clock           ;
;  I[5]     ; clock      ; 1.666  ; 1.666  ; Rise       ; clock           ;
;  I[6]     ; clock      ; 1.902  ; 1.902  ; Rise       ; clock           ;
;  I[7]     ; clock      ; 1.842  ; 1.842  ; Rise       ; clock           ;
; conf      ; clock      ; 0.977  ; 0.977  ; Rise       ; clock           ;
; reset     ; clock      ; 2.296  ; 2.296  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; clock      ; 0.170  ; 0.170  ; Rise       ; clock           ;
;  I[0]     ; clock      ; 0.170  ; 0.170  ; Rise       ; clock           ;
;  I[1]     ; clock      ; -1.538 ; -1.538 ; Rise       ; clock           ;
;  I[2]     ; clock      ; -1.788 ; -1.788 ; Rise       ; clock           ;
;  I[3]     ; clock      ; -1.479 ; -1.479 ; Rise       ; clock           ;
;  I[4]     ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  I[5]     ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  I[6]     ; clock      ; -1.594 ; -1.594 ; Rise       ; clock           ;
;  I[7]     ; clock      ; -1.707 ; -1.707 ; Rise       ; clock           ;
; conf      ; clock      ; -0.007 ; -0.007 ; Rise       ; clock           ;
; reset     ; clock      ; -2.176 ; -2.176 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; abrir_bloq        ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
; saida_reg_seg[*]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saida_reg_seg[0] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  saida_reg_seg[1] ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  saida_reg_seg[2] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saida_reg_seg[3] ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saida_reg_seg[4] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saida_reg_seg[5] ; clock      ; 3.494 ; 3.494 ; Rise       ; clock           ;
;  saida_reg_seg[6] ; clock      ; 3.702 ; 3.702 ; Rise       ; clock           ;
;  saida_reg_seg[7] ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; abrir_bloq        ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
; saida_reg_seg[*]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  saida_reg_seg[0] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  saida_reg_seg[1] ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  saida_reg_seg[2] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saida_reg_seg[3] ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saida_reg_seg[4] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saida_reg_seg[5] ; clock      ; 3.494 ; 3.494 ; Rise       ; clock           ;
;  saida_reg_seg[6] ; clock      ; 3.702 ; 3.702 ; Rise       ; clock           ;
;  saida_reg_seg[7] ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; conf       ; abrir_bloq  ;       ; 4.116 ; 4.116 ;       ;
; conf       ; modo        ; 2.880 ;       ;       ; 2.880 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; conf       ; abrir_bloq  ;       ; 3.754 ; 3.754 ;       ;
; conf       ; modo        ; 2.880 ;       ;       ; 2.880 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.071  ; 0.817 ; N/A      ; N/A     ; -1.380              ;
;  clock           ; -2.071  ; 0.817 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -16.568 ; 0.0   ; 0.0      ; 0.0     ; -17.38              ;
;  clock           ; -16.568 ; 0.000 ; N/A      ; N/A     ; -17.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I[*]      ; clock      ; 3.487 ; 3.487 ; Rise       ; clock           ;
;  I[0]     ; clock      ; 0.479 ; 0.479 ; Rise       ; clock           ;
;  I[1]     ; clock      ; 2.964 ; 2.964 ; Rise       ; clock           ;
;  I[2]     ; clock      ; 3.478 ; 3.478 ; Rise       ; clock           ;
;  I[3]     ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  I[4]     ; clock      ; 3.486 ; 3.486 ; Rise       ; clock           ;
;  I[5]     ; clock      ; 2.972 ; 2.972 ; Rise       ; clock           ;
;  I[6]     ; clock      ; 3.487 ; 3.487 ; Rise       ; clock           ;
;  I[7]     ; clock      ; 3.362 ; 3.362 ; Rise       ; clock           ;
; conf      ; clock      ; 2.695 ; 2.695 ; Rise       ; clock           ;
; reset     ; clock      ; 4.282 ; 4.282 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; clock      ; 0.170  ; 0.170  ; Rise       ; clock           ;
;  I[0]     ; clock      ; 0.170  ; 0.170  ; Rise       ; clock           ;
;  I[1]     ; clock      ; -1.538 ; -1.538 ; Rise       ; clock           ;
;  I[2]     ; clock      ; -1.788 ; -1.788 ; Rise       ; clock           ;
;  I[3]     ; clock      ; -1.479 ; -1.479 ; Rise       ; clock           ;
;  I[4]     ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  I[5]     ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  I[6]     ; clock      ; -1.594 ; -1.594 ; Rise       ; clock           ;
;  I[7]     ; clock      ; -1.707 ; -1.707 ; Rise       ; clock           ;
; conf      ; clock      ; -0.007 ; -0.007 ; Rise       ; clock           ;
; reset     ; clock      ; -2.176 ; -2.176 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; abrir_bloq        ; clock      ; 8.394 ; 8.394 ; Rise       ; clock           ;
; saida_reg_seg[*]  ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  saida_reg_seg[0] ; clock      ; 6.363 ; 6.363 ; Rise       ; clock           ;
;  saida_reg_seg[1] ; clock      ; 6.077 ; 6.077 ; Rise       ; clock           ;
;  saida_reg_seg[2] ; clock      ; 6.419 ; 6.419 ; Rise       ; clock           ;
;  saida_reg_seg[3] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  saida_reg_seg[4] ; clock      ; 6.420 ; 6.420 ; Rise       ; clock           ;
;  saida_reg_seg[5] ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  saida_reg_seg[6] ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  saida_reg_seg[7] ; clock      ; 6.290 ; 6.290 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; abrir_bloq        ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
; saida_reg_seg[*]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  saida_reg_seg[0] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  saida_reg_seg[1] ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  saida_reg_seg[2] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saida_reg_seg[3] ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saida_reg_seg[4] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saida_reg_seg[5] ; clock      ; 3.494 ; 3.494 ; Rise       ; clock           ;
;  saida_reg_seg[6] ; clock      ; 3.702 ; 3.702 ; Rise       ; clock           ;
;  saida_reg_seg[7] ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; conf       ; abrir_bloq  ;       ; 8.138 ; 8.138 ;       ;
; conf       ; modo        ; 5.382 ;       ;       ; 5.382 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; conf       ; abrir_bloq  ;       ; 3.754 ; 3.754 ;       ;
; conf       ; modo        ; 2.880 ;       ;       ; 2.880 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 128      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 128      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 06 17:06:32 2017
Info: Command: quartus_sta cofre -c cofre
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cofre.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.071       -16.568 clock 
Info (332146): Worst-case hold slack is 1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.598         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.427        -3.416 clock 
Info (332146): Worst-case hold slack is 0.817
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.817         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 414 megabytes
    Info: Processing ended: Fri Oct 06 17:06:33 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


