标题title
存储器及其制备方法、电子设备
摘要abst
本公开涉及存储器技术领域，特别是涉及一种存储器及其制备方法、电子设备，存储器的制备方法包括：于衬底表面形成初始叠层结构，初始叠层结构包括交替层叠的绝缘层和牺牲层；形成贯穿初始叠层结构的若干支撑结构，衬底具有阵列区，支撑结构包括位于阵列区的多个第一支撑结构；图案化阵列区的初始叠层结构得到间隔排布的多个第一子叠层结构，每个第一子叠层结构内均形成有第一支撑结构；去除牺牲层，于牺牲层的去除区域形成导电层，第一子叠层结构中的导电层构成第一电极；去除第一支撑结构形成第一通孔，于第一通孔内形成存储介质材料层和第二电极；去除位于绝缘层的存储介质材料层。上述制备方法能够提高存储器的制备效率。
权利要求书clms
1.一种存储器的制备方法，其特征在于，包括：提供衬底，所述衬底具有阵列区；于所述衬底的一侧表面形成初始叠层结构，所述初始叠层结构包括沿垂直衬底方向交替层叠的多个绝缘层和多个牺牲层；对所述初始叠层结构进行图案化处理，形成沿垂直于所述衬底的方向贯穿所述初始叠层结构的多个支撑孔；于所述支撑孔内形成支撑结构，其中位于所述阵列区的若干所述支撑结构包括用于界定对应存储单元中心区域的多个第一支撑结构；对位于所述阵列区的所述初始叠层结构进行图案化处理得到中间态叠层结构，所述中间态叠层结构包括在所述衬底的一侧表面间隔排布的多个第一子叠层结构，每个所述第一子叠层结构内均形成有所述第一支撑结构；在形成所述支撑结构之后，去除所述牺牲层，并于各所述牺牲层的去除区域形成导电层，位于所述第一子叠层结构中的所述导电层构成第一电极；在形成所述第一电极之后，去除所述第一支撑结构，形成第一通孔；于所述第一通孔内依次形成存储介质材料层和第二电极，所述存储介质材料层位于所述第一通孔内壁与所述第二电极之间；去除位于所述绝缘层的所述存储介质材料层，使保留于所述第一电极内的所述存储介质材料层形成存储介质层，所述第一电极、所述第二电极、以及位于所述第一电极和所述第二电极之间的所述存储介质层构成所述存储单元。2.根据权利要求1所述的存储器的制备方法，其特征在于，所述衬底还具有位于所述阵列区侧部的台阶区，所述存储器的制备方法还包括：在去除所述牺牲层之前，对位于所述台阶区的所述初始叠层结构进行刻蚀，得到初始阶梯结构，每层所述牺牲层背离所述衬底的局部表面构成所述初始阶梯结构的台阶面，所述初始阶梯结构中形成有所述支撑结构；在形成所述导电层之后，所述初始阶梯结构置换为阶梯结构，位于所述阶梯结构中的所述导电层背离所述衬底的局部表面构成所述阶梯结构的台阶面。3.根据权利要求2所述的存储器的制备方法，其特征在于，位于所述初始阶梯结构中的所述支撑结构高于对应的所述台阶面；所述存储器的制备方法还包括在形成所述初始阶梯结构之后，且在去除所述牺牲层之前，形成覆盖所述初始阶梯结构的第一隔离层，高于所述台阶面的所述支撑结构位于所述第一隔离层中，在去除所述牺牲层之后，所述第一隔离层保留；形成所述导电层的步骤包括：向去除所述牺牲层之后所得的结构中沉积导电材料，直至所述导电材料填充满所述牺牲层的去除区域，得到导电结构；对所述导电结构进行图案化处理，以去除位于所述牺牲层的去除区域之外的导电材料，位于所述牺牲层的去除区域的导电材料形成所述导电层。4.根据权利要求1所述的存储器的制备方法，其特征在于，还包括：在形成所述第一电极之后且在形成所述第一通孔之前，形成覆盖所述中间态叠层结构且至少填充相邻所述第一子叠层结构之间的第二隔离层；沿垂直于所述衬底的方向刻蚀所述第二隔离层，形成第一刻蚀槽，以暴露出所述第一支撑结构背离所述衬底的一侧表面；对暴露出的所述第一支撑结构进行刻蚀，得到所述第一通孔；在形成所述存储介质材料层和所述第二电极之后，沿平行于所述衬底的方向刻蚀所述第二隔离层，形成第二刻蚀槽，以暴露出所述第一子叠层结构中所述绝缘层的侧壁；基于所述第二刻蚀槽刻蚀所述绝缘层直至暴露出所述绝缘层中的所述存储介质材料层，去除所述绝缘层中的所述存储介质材料层，形成所述存储介质层；于所述绝缘层的去除区域以及所述存储介质材料层的去除区域回填绝缘材料；于所述第一刻蚀槽、所述第二刻蚀槽形成第三隔离层。5.根据权利要求2所述的存储器的制备方法，其特征在于，形成所述初始阶梯结构的步骤包括：在所述初始叠层结构背离所述衬底的一侧表面形成阻挡层和平坦层，所述平坦层位于所述台阶区，所述阻挡层位于所述平坦层的侧部且与所述平坦层连接，所述平坦层背离所述衬底的表面与所述阻挡层背离所述衬底的表面平齐；在所述阻挡层和所述平坦层背离所述衬底的一侧表面形成光刻胶层；逐次图案化所述光刻胶层，并基于所述光刻胶层每次图案化得到的开口图案刻蚀所述台阶区的所述初始叠层结构，直至形成所述初始阶梯结构；在形成所述初始阶梯结构之后，去除所述光刻胶层及所述阻挡层。6.根据权利要求1所述的存储器的制备方法，其特征在于，位于所述阵列区的若干所述支撑结构还包括用于界定晶体管中心区域的第二支撑结构；所述中间态叠层结构还包括位于所述衬底的一侧表面的第二子叠层结构以及相互间隔的多个第三子叠层结构，所述第三子叠层结构连接所述第一子叠层结构和所述第二子叠层结构，所述第二子叠层结构和每个所述第三子叠层结构内均形成有所述第二支撑结构；在形成所述导电层后，位于所述第二子叠层结构中的所述导电层构成位线，位于所述第三子叠层结构中的所述导电层构成导电分支。7.根据权利要求6所述的存储器的制备方法，其特征在于，还包括：在形成所述导电层之后，形成覆盖所述中间态叠层结构且至少填充相邻所述第三子叠层结构之间的第二隔离层；沿垂直所述衬底的方向刻蚀所述第二隔离层，形成第三刻蚀槽，以暴露出所述第二支撑结构背离所述衬底的一侧表面；对暴露出的所述第二支撑结构进行刻蚀，形成第二通孔；基于所述第二通孔依次刻蚀所述绝缘层及所述第二隔离层，以在对应的各层所述绝缘层中分别形成第一容置孔；在形成所述第一容置孔之后，基于所述第二通孔刻蚀所述导电层，以在对应的各层所述导电层中分别形成第二容置孔，所述第二容置孔的孔径小于所述第一容置孔的孔径，所述导电分支内的所述第二容置孔隔断所述导电分支，所述位线内的所述第二容置孔隔断所述位线，多个所述第一容置孔和多个所述第二容置孔构成第三通孔；向所述第三通孔内依次形成半导体材料层、栅介质层和字线，所述半导体材料层位于所述第三通孔的内壁，所述栅介质层位于所述半导体材料层的表面，所述字线位于所述栅介质层背离所述半导体材料层的一侧表面；去除所述第一容置孔中的所述半导体材料层，以使保留于所述导电分支内的所述半导体材料层形成第一半导体层，保留于所述位线内的所述半导体材料层形成第二半导体层。8.根据权利要求7所述的存储器的制备方法，其特征在于，去除所述第一容置孔中的所述半导体材料层包括：沿垂直于所述衬底的方向刻蚀所述第二隔离层，形成第四刻蚀槽以暴露出所述半导体材料层侧部的所述绝缘层的侧壁，并在位于所述半导体材料层表面形成隔离材料层；基于所述第四刻蚀槽刻蚀所述隔离材料层，直至去除所述第一容置孔外侧的所述隔离材料层，并使得所述第二容置孔外侧保留有隔离材料；基于所述第四刻蚀槽刻蚀所述半导体材料层侧部的所述绝缘层，直至暴露出所述绝缘层侧部的所述半导体材料层；去除暴露出的所述半导体材料层。9.根据权利要求8所述的存储器的制备方法，其特征在于，还包括：在形成所述第一半导体层和所述第二半导体层之后，于所述绝缘层的去除区域及所述半导体材料层的去除区域回填绝缘材料；于所述第四刻蚀槽内形成第三隔离层。10.根据权利要求2所述的存储器的制备方法，其特征在于，还包括：形成多条信号线引线；其中，若干所述信号线引线位于所述台阶区，并与所述阶梯结构中由各所述导电层构成的导电台阶对应电性连接；若干所述信号线引线位于所述阵列区，并与各所述第二电极对应电性连接。11.根据权利要求1~10中任一项所述的存储器的制备方法，其特征在于，所述牺牲层的材料包括氮化硅；所述导电层的材料包括氮化钛。12.根据权利要求1~10中任一项所述的存储器的制备方法，其特征在于，所述存储介质层的材料包括阻变材料、相变材料中的一种。13.根据权利要求1~10中任一项所述的存储器的制备方法，其特征在于，每个所述第一子叠层结构内均形成有多个所述第一支撑结构。14.一种存储器，其特征在于，包括：衬底，所述衬底具有阵列区；叠层结构，所述叠层结构设置于所述衬底的一侧表面，所述叠层结构包括沿垂直于所述衬底的方向间隔层叠的多个导电层、以及贯穿所述叠层结构的多个第一通孔，所述导电层包括位于所述阵列区且间隔排布的多个第一电极；其中，在所述衬底的正投影相同的多个所述第一电极排布呈一列，且每列所述第一电极均被所述第一通孔贯穿；多个第二电极，与所述第一通孔一一对应且分别填充于对应的所述第一通孔内；多个存储介质层；所述存储介质层位于对应所述第一电极和所述第二电极之间正对的区域且位于所述第一电极与所述第二电极之间，与所述第一电极、所述第二电极共同构成存储单元。15.根据权利要求14所述的存储器，其特征在于，每列所述第一电极均被多个所述第一通孔贯穿。16.根据权利要求15所述的存储器，其特征在于，多个所述第一电极沿着第一方向排布，所述第一电极沿平行衬底的第二方向延伸，所述第一方向和所述第二方向相交；多个所述第一通孔沿所述第二方向分布于对应列的所述第一电极中。17.根据权利要求14-16任一项所述的存储器，其特征在于，所述存储介质层的材料包括阻变材料或相变材料中的一种。18.根据权利要求14-16任一项所述的存储器，其特征在于，还包括：多个第一晶体管；所述第一晶体管包括：第一源漏极和第二源漏极，所述导电层还包括位于所述阵列区的位线、以及与所述位线一体连接的多个导电分支，多个所述第一电极沿着第一方向排布，第二方向平行于所述衬底且与所述第一方向相交，所述位线沿所述第一方向延伸，所述导电分支沿所述第二方向延伸，所述导电分支包括在所述第二方向上间隔设置的所述第一源漏极和所述第二源漏极；所述第一电极位于所述第二源漏极背离所述第一源漏极的一侧，并与所述第二源漏极一体连接；第一栅极，所述第一栅极位于所述第一源漏极和所述第二源漏极之间的间隔内；第一栅介质层，所述第一栅介质层环绕于所述第一栅极的侧壁；第一半导体层，所述第一半导体层环绕于所述第一栅介质层的侧壁，且所述第一半导体层沿所述第二方向延伸的两个侧壁分别与所述第一源漏极、所述第二源漏极对应连接。19.根据权利要求18所述的存储器，其特征在于，所述衬底还具有位于所述阵列区侧部的台阶区；所述存储器还包括：位于所述台阶区的阶梯结构，所述导电层还包括位于所述阶梯结构中的导电台阶，所述导电台阶与所述位线电学连接；多个第二晶体管，所述第二晶体管设置于对应所述位线靠近所述阶梯结构的端部；所述第二晶体管包括第二栅极以及依次环绕于所述第二栅极侧壁的第二栅介质层和第二半导体层，所述第二半导体层沿所述第一方向延伸的两个侧壁分别与所述位线、所述导电台阶对应连接。20.一种电子设备，其特征在于，包括如权利要求14-19中任一项所述的存储器。
说明书desc
技术领域本申请涉及存储器技术领域，特别是涉及一种存储器及其制备方法、电子设备。背景技术存储器是现代信息技术中用于保存信息的记忆设备。为了获得更高的集成度和更大的存储密度，存储器由平面型结构逐渐发展为三维立体结构。然而，由于三维存储器的结构相对复杂，导致现有三维存储器的制备时间较长，不利于存储器的批量生产。发明内容基于此，有必要针对现有技术中的存储器的制备时间问题提供一种存储器及其制备方法、电子设备。为了实现上述目的，第一方面，本公开实施例提供了一种存储器的制备方法，包括：提供衬底，所述衬底具有阵列区；于所述衬底的一侧表面形成初始叠层结构，所述初始叠层结构包括沿垂直衬底方向交替层叠的多个绝缘层和多个牺牲层；对所述初始叠层结构进行图案化处理，形成沿垂直于所述衬底的方向贯穿所述初始叠层结构的多个支撑孔；于所述支撑孔内形成支撑结构，其中位于所述阵列区的若干所述支撑结构包括用于界定对应存储单元中心区域的多个第一支撑结构；对位于所述阵列区的所述初始叠层结构进行图案化处理得到中间态叠层结构，所述中间态叠层结构包括在所述衬底的一侧表面间隔排布的多个第一子叠层结构，每个所述第一子叠层结构内均形成有所述第一支撑结构；在形成所述支撑结构之后，去除所述牺牲层，并于各所述牺牲层的去除区域形成导电层，位于所述第一子叠层结构中的所述导电层构成第一电极；在形成所述第一电极之后，去除所述第一支撑结构，形成第一通孔；于所述第一通孔内依次形成存储介质材料层和第二电极，所述存储介质材料层位于所述第一通孔内壁与所述第二电极之间；去除位于所述绝缘层的所述存储介质材料层，使保留于所述第一电极内的所述存储介质材料层形成存储介质层，所述第一电极、所述第二电极、以及位于所述第一电极和所述第二电极之间的所述存储介质层构成所述存储单元。在其中一些实施例中，所述衬底还具有位于所述阵列区侧部的台阶区，所述存储器的制备方法还包括：在去除所述牺牲层之前，对位于所述台阶区的所述初始叠层结构进行刻蚀，得到初始阶梯结构，每层所述牺牲层背离所述衬底的局部表面构成所述初始阶梯结构的台阶面，所述初始阶梯结构中形成有所述支撑结构；在形成所述导电层之后，所述初始阶梯结构置换为阶梯结构，位于所述阶梯结构中的所述导电层背离所述衬底的局部表面构成所述阶梯结构的台阶面。在其中一些实施例中，位于所述初始阶梯结构中的所述支撑结构高于对应的所述台阶面；所述存储器的制备方法还包括在形成所述初始阶梯结构之后，且在去除所述牺牲层之前，形成覆盖所述初始阶梯结构的第一隔离层，高于所述台阶面的所述支撑结构位于所述第一隔离层中，在去除所述牺牲层之后，所述第一隔离层保留；形成所述导电层的步骤包括：向去除所述牺牲层之后所得的结构中沉积导电材料，直至所述导电材料填充满所述牺牲层的去除区域，得到导电结构；对所述导电结构进行图案化处理，以去除位于所述牺牲层的去除区域之外的导电材料，位于所述牺牲层的去除区域的导电材料形成所述导电层。在其中一些实施例中，所述存储器的制备方法还包括：在形成所述第一电极之后且在形成所述第一通孔之前，形成覆盖所述中间态叠层结构且至少填充相邻所述第一子叠层结构之间的第二隔离层；沿垂直于所述衬底的方向刻蚀所述第二隔离层，形成第一刻蚀槽，以暴露出所述第一支撑结构背离所述衬底的一侧表面；对暴露出的所述第一支撑结构进行刻蚀，得到所述第一通孔；在形成所述存储介质材料层和所述第二电极之后，沿平行于所述衬底的方向刻蚀所述第二隔离层，形成第二刻蚀槽，以暴露出所述第一子叠层结构中所述绝缘层的侧壁；基于所述第二刻蚀槽刻蚀所述绝缘层直至暴露出所述绝缘层中的所述存储介质材料层，去除所述绝缘层中的所述存储介质材料层，形成所述存储介质层；于所述绝缘层的去除区域以及所述存储介质材料层的去除区域回填绝缘材料；于所述第一刻蚀槽、所述第二刻蚀槽形成第三隔离层。在其中一些实施例中，形成所述初始阶梯结构的步骤包括：在所述初始叠层结构背离所述衬底的一侧表面形成阻挡层和平坦层，所述平坦层位于所述台阶区，所述阻挡层位于所述平坦层的侧部且与所述平坦层连接，所述平坦层背离所述衬底的表面与所述阻挡层背离所述衬底的表面平齐；在所述阻挡层和所述平坦层背离所述衬底的一侧表面形成光刻胶层；逐次图案化所述光刻胶层，并基于所述光刻胶层每次图案化得到的开口图案刻蚀所述台阶区的所述初始叠层结构，直至形成所述初始阶梯结构，每次刻蚀的终点均为刻蚀至牺牲层背离所述衬底的一侧表面；在形成所述初始阶梯结构之后，去除所述光刻胶层及所述阻挡层。在其中一些实施例中，位于所述阵列区的若干所述支撑结构还包括用于界定晶体管中心区域的第二支撑结构；所述中间态叠层结构还包括位于所述衬底的一侧表面的第二子叠层结构以及相互间隔的多个第三子叠层结构，所述第三子叠层结构连接所述第一子叠层结构和所述第二子叠层结构，所述第二子叠层结构和每个所述第三子叠层结构内均形成有所述第二支撑结构；在形成所述导电层后，位于所述第二子叠层结构中的所述导电层构成位线，位于所述第三子叠层结构中的所述导电层构成导电分支。在其中一些实施例中，所述存储器的制备方法还包括：在形成所述导电层之后，形成覆盖所述中间态叠层结构且至少填充相邻所述第三子叠层结构之间的第二隔离层；沿垂直所述衬底的方向刻蚀所述第二隔离层，形成第三刻蚀槽，以暴露出所述第二支撑结构背离所述衬底的一侧表面；对暴露出的所述第二支撑结构进行刻蚀，形成第二通孔；基于所述第二通孔依次刻蚀所述绝缘层及所述第二隔离层，以在对应的各层所述绝缘层中分别形成第一容置孔；在形成所述第一容置孔之后，基于所述第二通孔刻蚀所述导电层，以在对应的各层所述导电层中分别形成第二容置孔，所述第二容置孔的孔径小于所述第一容置孔的孔径，所述导电分支内的所述第二容置孔隔断所述导电分支，所述位线内的所述第二容置孔隔断所述位线，多个所述第一容置孔和多个所述第二容置孔构成第三通孔；向所述第三通孔内依次形成半导体材料层、栅介质层和字线，所述半导体材料层位于所述第三通孔的内壁，所述栅介质层位于所述半导体材料层的表面，所述字线位于所述栅介质层背离所述半导体材料层的一侧表面；去除所述第一容置孔中的所述半导体材料层，以使保留于所述导电分支内的所述半导体材料层形成第一半导体层，保留于所述位线内的所述半导体材料层形成第二半导体层。在其中一些实施例中，去除所述第一容置孔中的所述半导体材料层包括：沿垂直于所述衬底的方向刻蚀所述第二隔离层，形成第四刻蚀槽以暴露出所述半导体材料层侧部的所述绝缘层的侧壁，并在位于所述半导体材料层表面形成隔离材料层；基于所述第四刻蚀槽刻蚀所述隔离材料层，直至去除所述第一容置孔外侧的所述隔离材料层，并使得所述第二容置孔外侧保留有隔离材料；基于所述第四刻蚀槽刻蚀所述半导体材料层侧部的所述绝缘层，直至暴露出所述绝缘层侧部的所述半导体材料层；去除暴露出的所述半导体材料层。在其中一些实施例中，所述存储器的制备方法还包括：在形成所述第一半导体层和所述第二半导体层之后，于所述绝缘层的去除区域及所述半导体材料层的去除区域回填绝缘材料；于所述第四刻蚀槽内形成第三隔离层。在其中一些实施例中，所述存储器的制备方法还包括：形成多条信号线引线；其中，若干所述信号线引线位于所述台阶区，并与所述阶梯结构中由各所述导电层构成的导电台阶对应电性连接；若干所述信号线引线位于所述阵列区，并与各所述第二电极对应电性连接。在其中一些实施例中，所述牺牲层的材料包括氮化硅；所述导电层的材料包括氮化钛。在其中一些实施例中，所述存储介质层的材料包括阻变材料、相变材料中的一种。在其中一些实施例中，每个所述第一子叠层结构内均形成有多个所述第一支撑结构。第二方面，本公开实施例提供了一种存储器，包括：衬底，具有阵列区；叠层结构，设置于所述衬底的一侧表面，所述叠层结构包括沿垂直于所述衬底的方向间隔层叠的多个导电层、以及贯穿所述叠层结构的多个第一通孔，所述导电层包括位于所述阵列区且间隔排布的多个第一电极；其中，在所述衬底的正投影相同的多个所述第一电极排布呈一列，且每列所述第一电极均被所述第一通孔贯穿；多个第二电极，与所述第一通孔一一对应且分别填充于对应的所述第一通孔内；多个存储介质层，所述存储介质层位于对应所述第一电极和所述第二电极之间正对的区域且位于所述第一电极与所述第二电极之间，与所述第一电极、所述第二电极共同构成存储单元。在其中一些实施例中，每列所述第一电极均被多个所述第一通孔贯穿。在其中一些实施例中，多个所述第一电极沿着第一方向排布，所述第一电极沿平行衬底的第二方向延伸，所述第一方向和所述第二方向相交；多个所述第一通孔沿所述第二方向分布于对应列的所述第一电极中。在其中一些实施例中，所述存储介质层的材料包括阻变材料、相变材料中的一种。在其中一些实施例中，所述存储器还包括多个第一晶体管；所述第一晶体管包括：第一源漏极和第二源漏极，所述导电层还包括位于所述阵列区的位线、以及与所述位线一体连接的多个导电分支，多个所述第一电极沿着第一方向排布，所述第二方向平行于所述衬底且与所述第一方向相交，所述位线沿所述第一方向延伸，所述导电分支沿所述第二方向延伸，所述导电分支包括在所述第二方向上间隔设置的所述第一源漏极和所述第二源漏极；所述第一电极位于所述第二源漏极背离所述第一源漏极的一侧并与所述第二源漏极一体连接；第一栅极，所述第一栅极位于所述第一源漏极和所述第二源漏极之间的间隔内；第一栅介质层，所述第一栅介质层环绕于所述第一栅极的侧壁；第一半导体层，所述第一半导体层环绕于所述第一栅介质层的侧壁，且所述第一半导体层沿所述第二方向延伸的两个侧壁分别与所述第一源漏极、所述第二源漏极对应连接。在其中一些实施例中，所述衬底还具有位于所述阵列区侧部的台阶区；所述存储器还包括：位于所述台阶区的阶梯结构，所述导电层还包括位于所述阶梯结构中的导电台阶，所述导电台阶与所述位线电学连接；多个第二晶体管，所述第二晶体管设置于对应所述位线靠近所述阶梯结构的端部，所述第二晶体管包括第二栅极以及依次环绕于所述第二栅极侧壁的第二栅介质层和第二半导体层，所述第二半导体层沿所述第一方向延伸的两个侧壁分别与所述位线、所述导电台阶对应连接。第三方面，本公开提供了一种电子设备，包括第二方面所述的存储器。本公开技术方案，具有如下优点：本公开实施例提供的存储器的制备方法，首先采用绝缘层和牺牲层制备初始叠层结构，在对初始层叠结构进行图案化处理之后，再将牺牲层替换为导电层，而本领域中牺牲层通常采用较易刻蚀的材料，这减少了对导电层进行刻蚀的步骤，从而降低了刻蚀难度，有利于缩短存储器的制备时间；同时，在去除牺牲层之后，形成在初始层叠结构中的支撑结构对绝缘层具有支撑作用，维持了结构稳定性；此外，在将牺牲层替换为导电层之后，通过去除第一支撑结构就能够在初始层叠结构中形成第一通孔，进一步减少了对导电层进行刻蚀的步骤，这进一步缩短了存储器中存储单元的制备时间。综上，上述存储器的制备方法能够有效缩短存储器的制备时间，有利于提高存储器的制备效率。附图说明为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请一实施例中提供的一种存储器的制备方法的流程图；图2为本申请一些实施例中衬底的结构示意图；图3为本申请一些实施例中形成初始叠层结构后所得结构的结构示意图；图4为本申请一些实施例中形成支撑结构后所得结构的结构示意图；图5为本申请一些实施例中形成阻挡层和平坦层后所得结构的结构示意图；图6为本申请一些实施例中首次图案化光刻胶层后所得结构的结构示意图；图7为本申请一些实施例中首次刻蚀平坦层、绝缘层和牺牲层后所得结构的结构示意图；图8为本申请一些实施例中第二次图案化光刻胶层后所得结构的结构示意图；图9为本申请一些实施例中形成初始阶梯结构并去除光刻胶层及阻挡层后所得结构的结构示意图；图10为本申请一些实施例中形成第一隔离层后所得结构的结构示意图；图11为本申请一些实施例中形成中间态叠层结构后所得结构的结构示意图；图12为图11的俯视图；图13为本申请一些实施例中形成导电层后所得结构的结构示意图；图14为本申请一些实施例中形成第一通孔后所得结构的俯视图；图15为本申请一些实施例中形成存储介质材料层和第二电极后所得结构的俯视图；图16为本申请一些实施例中形成第二刻蚀槽后所得结构的俯视图；图17为本申请一些实施例中基于第二刻蚀槽刻蚀绝缘层后所得结构的结构示意图；图18为图17的俯视图；图19为本申请一些实施例中形成存储介质层后所得结构的结构示意图；图20为本申请一些实施例中回填绝缘材料后所得结构的结构示意图；图21为本申请一些实施例中形成第二通孔后所得结构的俯视图；图22为本申请一些实施例中形成第三通孔后所得结构的俯视图；图23为图22中AAˊ处的截面示意图；图24为本申请一些实施例中形成半导体材料层、栅介质层和字线后所得结构的俯视图；图25为图24中AAˊ处的截面示意图；图26为本申请一些实施例中形成第四刻蚀槽后所得结构的俯视图；图27为本申请一些实施例中刻蚀绝缘层后所得结构的俯视图；图28为图27中AAˊ处的截面示意图；图29为本申请一些实施例中刻蚀隔离材料层后所得结构的俯视图；图30为本申请一些实施例中去除绝缘层中的半导体材料后所得结构的俯视图；图31为图30中AAˊ处的截面示意图；图32为本申请一些实施例中回填绝缘材料后所得结构的俯视图；图33为图32中AAˊ处的截面示意图；图34为本申请一些实施例中形成信号线引线后所得结构的俯视图；图35为图34中AAˊ处的截面示意图；图36为一实施例中提供的一种存储器的结构示意图；图37为一实施例中提供的另一种存储器的截面图；附图标记说明：1-衬底；11-阵列区；12-台阶区；13-共享电极区；2-初始叠层结构；21-绝缘层；21'-绝缘材料；22-牺牲层；23-初始阶梯结构；24-中间态叠层结构；241-第一子叠层结构；242-第二子叠层结构；243-第三子叠层结构；25-阶梯结构；3-支撑结构；31-第一支撑结构；32-第二支撑结构；4-导电层；41-导电台阶；42-共享电极；43-第一电极；44-第一源漏极；45-第二源漏极；46-位线；5-存储介质材料层；51-存储介质层；6-第二电极；7-半导体材料层；71-第一半导体层；72-第二半导体层；8-栅介质层；81-第一栅介质层；82-第二栅介质层；9-字线；91-第一栅极；92-第二栅极；10-信号线引线；A1-阻挡层；A2-平坦层；A3-光刻胶层；B1-第一隔离层；B2-第二隔离层；B3-第三隔离层；B4-隔离材料层；C1-第一通孔；C2-第二通孔；C3-第三通孔；D1-第一刻蚀槽；D2-第二刻蚀槽；D3-第四刻蚀槽；E1-第一容置孔；E2-第二容置孔。具体实施方式为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述示例地实施例的目的，不是旨在于限制本申请。应当明白，当元件或层被称为“在...上”、“与...相邻”或“连接到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻或连接到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。这里参考作为本公开的理想实施例的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。正如背景技术所述，现有三维存储器的制备时间较长。示例地，导致三维存储器的制备时间较长的原因之一在于：现有三维存储器的制备过程中涉及到较多的刻蚀步骤，而导电材料的刻蚀较为困难，在对导电材料的刻蚀过程中花费了较长了时间，从而延长了存储器的整体制备时间。为此，第一方面，参见图1，本公开实施例提供了一种存储器的制备方法，包括S1~S9。步骤S1、提供衬底，衬底具有阵列区。步骤S2、于衬底的一侧表面形成初始叠层结构，初始叠层结构包括沿垂直衬底方向交替层叠的多个绝缘层和多个牺牲层。步骤S3、对初始叠层结构进行图案化处理，形成沿垂直于衬底的方向贯穿初始叠层结构的多个支撑孔。步骤S4、于支撑孔内形成支撑结构，其中位于阵列区的若干支撑结构包括用于界定对应存储单元中心区域的多个第一支撑结构。步骤S5、对位于阵列区的初始叠层结构进行图案化处理得到中间态叠层结构，中间态叠层结构包括在衬底的一侧表面间隔排布的多个第一子叠层结构，每个第一子叠层结构内均形成有第一支撑结构。步骤S6、在形成支撑结构之后，去除牺牲层，并于各牺牲层的去除区域形成导电层，位于第一子叠层结构中的导电层构成第一电极。步骤S7、在形成第一电极之后，去除第一支撑结构，形成第一通孔。步骤S8、于第一通孔内依次形成存储介质材料层和第二电极，存储介质材料层位于第一通孔内壁与第二电极之间。步骤S9、去除位于绝缘层的存储介质材料层，使保留于第一电极内的存储介质材料层形成存储介质层，第一电极、第二电极、以及位于第一电极和第二电极之间的存储介质层构成存储单元。在上述示例中，首先采用绝缘层和牺牲层制备初始叠层结构，在对初始层叠结构进行图案化处理之后，再将牺牲层替换为导电层，而本领域中牺牲层通常采用较易刻蚀的材料，这减少了对导电层进行刻蚀的步骤，从而降低了刻蚀难度，有利于缩短存储器的制备时间；同时，在去除牺牲层之后，形成在初始层叠结构中的支撑结构对绝缘层具有支撑作用，维持了结构稳定性；此外，在将牺牲层替换为导电层之后，通过去除第一支撑结构就能够在初始层叠结构中形成第一通孔，进一步减少了对导电层进行刻蚀的步骤，这进一步缩短了存储器中存储单元的制备时间。综上，上述存储器的制备方法能够有效缩短存储器的制备时间，有利于提高存储器的制备效率。需要说明的是，本实施例中支撑孔与中间态叠层结构的形成顺序不唯一，可以先在初始叠层结构中形成支撑孔并形成支撑结构，再对初始叠层结构进行图案化处理得到中间态叠层结构；也可以先对初始叠层结构进行图案化处理得到中间态叠层结构，再在中间态叠层结构中形成支撑孔并形成支撑结构。优选先形成支撑孔，有利于降低制备精度要求。示例地，每个第一子叠层结构内均形成有多个第一支撑结构，在形成第二电极之后，每个第一电极均被多个第二电极贯穿，且第一电极与第二电极之间形成有存储介质层，这使基于每个第一电极均能够对应形成多个存储单元，有利于增大存储器的存储密度。示例地，存储介质层的材料包括但不限于阻变材料、相变材料中的一种。当存储介质层的材料为阻变材料时，存储器为阻变存储器，当存储介质层的材料为相变材料时，存储器为相变随机存储器，RRAM与PCRAM均为非易失性存储器。例如，存储介质层的材料可以为HfO2。导电层的材料包括但不限于金属材料、金属型氮化物。在其中一些实施例中，衬底还具有位于阵列区侧部的台阶区。存储器的制备方法还包括：在去除牺牲层之前，对台阶区的初始叠层结构进行刻蚀，得到初始阶梯结构，每层牺牲层背离衬底的局部表面构成初始阶梯结构的台阶面，初始阶梯结构中形成有支撑结构；在形成导电层之后，初始阶梯结构置换为阶梯结构，位于阶梯结构中的导电层背离衬底的局部表面构成阶梯结构的台阶面。此处，阶梯结构中的台阶面指的是每一级台阶中背离衬底的一侧表面，台阶面为导电层的局部表面使每一级台阶均为导电台阶，且不同导电台阶之间相互绝缘。阶梯结构中的导电台阶用来连接存储器中位线和外部的信号线引线，这便于存储器连接信号线引线。本公开实施例通过先对台阶区的初始叠层结构进行刻蚀以得到初始阶梯结构，再将其中的牺牲层替换为导电层，减少了对导电层进行刻蚀的步骤，这降低了刻蚀难度，有利于短存储器的制备时间。需要说明的是，初始阶梯结构中，沿着台阶的排布方向，台阶的高度可以规律性的逐级增高，也可以呈现不规律的高度分布，只要不同台阶的高度不同即可，且台阶的数量等于初始阶梯结构中牺牲层的数量，也即等于阶梯结构中导电层的数量。需要说明的是，中间态叠层结构与初始阶梯结构的形成顺序不唯一，可以先在阵列区形成中间态叠层结构，然后在台阶区形成初始阶梯结构，随后将牺牲层替换为导电层；也可以先在台阶区形成初始阶梯结构，然后在阵列区形成中间态叠层结构，随后将牺牲层替换为导电层。在一些实施例中，位于初始阶梯结构中的支撑结构高于对应的台阶面。存储器的制备方法还包括在形成初始阶梯结构之后且在去除牺牲层之前，形成覆盖初始阶梯结构的第一隔离层，高于台阶面的支撑结构位于第一隔离层中，在去除牺牲层之后，第一隔离层保留。形成导电层的步骤包括：向去除牺牲层之后所得的结构中沉积导电材料，直至导电材料填充满牺牲层的去除区域，得到导电结构；对导电结构进行图案化处理，以去除位于牺牲层的去除区域之外的导电材料，位于牺牲层的去除区域的导电材料形成导电层。在去除牺牲层之后支撑结构不仅能够支撑绝缘层，位于台阶区的支撑结构高于台阶面的部分还能够支撑第一隔离层，从而限定了位于台阶面的导电材料的沉积区域，以形成导电台阶。而当台阶区不形成第一隔离层时，在去除牺牲层后，导电材料会直接沉积在初始阶梯结构由绝缘层构成的台阶面上，由于没有限定沉积区域，沉积完成后不同台阶处的导电材料可能发生连通，从而无法实现对存储单元的独立控制。在一些实施例中，形成初始阶梯结构的步骤包括：在初始叠层结构背离衬底的一侧表面形成阻挡层和平坦层，平坦层位于台阶区，阻挡层位于平坦层的侧部且与平坦层连接，平坦层背离衬底的表面与阻挡层背离衬底的表面平齐；在阻挡层和平坦层背离衬底的一侧表面形成光刻胶层；逐次图案化光刻胶层，并基于光刻胶层每次图案化得到的开口图案刻蚀台阶区的初始叠层结构，直至形成初始阶梯结构，每次刻蚀的终点均为刻蚀至牺牲层背离衬底的一侧表面；在形成初始阶梯结构之后，去除光刻胶层及阻挡层。在一些实施例中，存储器的制备方法还包括：在形成第一电极之后且在形成第一通孔之前，形成覆盖中间态叠层结构且至少填充相邻第一子叠层结构之间的第二隔离层；沿垂直于衬底的方向刻蚀第二隔离层，形成第一刻蚀槽，以暴露出第一支撑结构背离衬底的一侧表面；对暴露出的第一支撑结构进行刻蚀，得到第一通孔；在形成存储介质材料层和第二电极之后，沿平行于衬底的方向刻蚀第二隔离层，形成第二刻蚀槽，以暴露出第一子叠层结构中绝缘层的侧壁；基于第二刻蚀槽刻蚀绝缘层直至暴露出绝缘层中的存储介质材料层，去除绝缘层中的存储介质材料层，形成存储介质层；于绝缘层的去除区域以及存储介质材料层的去除区域回填绝缘材料；于第一刻蚀槽、第二刻蚀槽形成第三隔离层。在其中一些实施例中，在形成导电层之后，还包括形成晶体管的步骤，而晶体管与存储单元的形成顺序不唯一，可以先形成晶体管后形成存储单元，也可以先形成存储单元后形成晶体管。在一些实施例中，位于阵列区的若干支撑结构还包括用于界定晶体管中心区域的第二支撑结构；中间态叠层结构还包括位于衬底的一侧表面的第二子叠层结构以及相互间隔的多个第三子叠层结构，第三子叠层结构连接第一子叠层结构和第二子叠层结构，第二子叠层结构和每个第三子叠层结构内均形成有第二支撑结构。相应地，在形成导电层后，位于第二子叠层结构中的导电层构成位线，位于第三子叠层结构中的导电层构成导电分支。在一些实施例中，存储器的制备方法还包括：在形成导电层之后，形成覆盖中间态叠层结构且至少填充相邻第三子叠层结构之间的第二隔离层；沿垂直衬底的方向刻蚀第二隔离层，形成第三刻蚀槽，以暴露出第二支撑结构背离衬底的一侧表面；对暴露出的第二支撑结构进行刻蚀，形成第二通孔；基于第二通孔依次刻蚀绝缘层及第二隔离层，以在对应的各层绝缘层中分别形成第一容置孔；在形成第一容置孔之后，基于第二通孔刻蚀导电层，以在对应的各层导电层中分别形成第二容置孔，第二容置孔的孔径小于第一容置孔的孔径，导电分支内的第二容置孔隔断导电分支，位线内的第二容置孔隔断位线，多个第一容置孔和多个第二容置孔构成第三通孔；向第三通孔内依次形成半导体材料层、栅介质层和字线，半导体材料层位于第三通孔的内壁，栅介质层位于半导体材料层的表面，字线位于栅介质层背离半导体材料层的一侧表面；去除第一容置孔中的半导体材料层，以使保留于导电分支内的半导体材料层形成第一半导体层，保留于位线内的半导体材料层形成第二半导体层。在一些实施例中，去除第一容置孔中的半导体材料层包括：沿垂直于衬底的方向刻蚀第二隔离层，形成第四刻蚀槽以暴露出半导体材料层侧部的绝缘层的侧壁，并在位于半导体材料层表面形成隔离材料层；基于第四刻蚀槽刻蚀隔离材料层，直至去除第一容置孔外侧的隔离材料层，并使得第二容置孔外侧保留有隔离材料；基于第四刻蚀槽刻蚀半导体材料层侧部的绝缘层，直至暴露出绝缘层侧部的半导体材料层；去除暴露出的半导体材料层。在一些实施例中，存储器的制备方法还包括：在形成第一半导体层和第二半导体层之后，于绝缘层的去除区域及半导体材料层的去除区域回填绝缘材料；于第四刻蚀槽内形成第三隔离层。在一些实施例中，存储器的制备方法还包括：形成多条信号线引线；其中，若干信号线引线位于台阶区，并与阶梯结构中由各导电层构成的导电台阶对应电性连接；若干信号线引线位于阵列区，并与各第二电极对应电性连接。为了更清楚地说明上述一些实施例中存储器的制备方法，下面结合图2-图35示例性的对本实施例提供的存储器的制备方法进行了清楚完整的描述。参见图2，提供衬底1，衬底1具有阵列区11和位于阵列区11侧部的台阶区12；示例地，衬底1可以为晶圆，也可以为含有其他电子元件或者器件的基板。参见图3，于衬底1的一侧表面形成初始叠层结构2，初始叠层结构2包括沿垂直衬底1方向交替层叠的多个绝缘层21和多个牺牲层22；示例地，绝缘层21的材料包括但不限于二氧化硅，牺牲层22的材料包括但不限于氮化硅。参见图4，对初始叠层结构2进行图案化处理，形成沿垂直于衬底1的方向贯穿初始叠层结构2的多个支撑孔，支撑孔至少分布在台阶区12、以及阵列区11中用以形成存储单元和晶体管的区域，上述图案化处理的工艺包括但不限于光刻刻蚀工艺；于支撑孔内形成支撑结构3，位于阵列区11的若干支撑结构3包括用于界定对应存储单元中心区域的多个第一支撑结构31以及用于界定晶体管中心区域的第二支撑结构32；示例地，支撑结构3的材料包括但不限于多晶硅。参见图5-图9，对位于台阶区12的初始叠层结构2进行刻蚀，得到初始阶梯结构23，每层牺牲层22背离衬底1的局部表面构成初始阶梯结构23的台阶面，初始阶梯结构23中形成有支撑结构3，且支撑结构3高于对应的台阶面。示例地，形成初始阶梯结构23的步骤包括如下。参见图5，在初始叠层结构2背离衬底1的一侧表面形成阻挡层A1和平坦层A2，平坦层A2位于台阶区12，阻挡层A1位于平坦层A2的侧部且与平坦层A2连接，平坦层A2背离衬底1的表面与阻挡层A1背离衬底1的表面平齐。例如，首先在初始叠层结构2背离衬底1的一侧表面沉积阻挡材料，随后采用刻蚀工艺去除位于台阶区12的阻挡材料得到阻挡层A1，随后在制备得到的结构背离衬底1的一侧表面沉积平坦材料，并采用化学机械抛光技术去除阻挡层A1表面的平坦材料，得到平坦层A2。阻挡层A1的材料包括但不限于氧化铝，平坦层A2与绝缘层21具有相同的刻蚀选择比，平坦层A2可以与绝缘层21的材料相同。参见图6-图8，在阻挡层A1和平坦层A2背离衬底1的一侧表面形成光刻胶层A3；逐次图案化光刻胶层A3，并基于光刻胶层A3每次图案化得到的开口图案刻蚀台阶区12的初始叠层结构2，直至形成初始阶梯结构23，每一级台阶的刻蚀终点为对应牺牲层22背离衬底1的一侧表面。示例地，台阶区12包括依次排布的多个台阶子区，台阶子区对应于初始叠层结构2的每一级台阶。参见图6，在对光刻胶层A3进行首次图案化之后暴露出一个台阶子区的平坦层A2；参见图7，基于光刻胶层A3的开口图案对平坦层A2、平坦层A2下方的一层绝缘层21和一层牺牲层22进行干法刻蚀，以暴露出牺牲层22下层的绝缘层21，当初始叠层结构2的最顶层为牺牲层22时，则仅刻蚀平坦层A2和牺牲层22；随后以前述两个步骤作为重复单元，直至获得图9中的与牺牲层22数量相同且高度不同的多级台阶，每一级台阶的台阶面均为牺牲层22，在后续重复过程中，以图8为例，对光刻胶层A3每一次图案化所得到的开口图案均会在前一开口图案的基础上沿着台阶子区的排布方向扩大一个台阶子区，每一次刻蚀步骤的刻蚀区域不仅包括新暴露出的平坦层A2所对应的台阶子区，还包括之前所暴露出的绝缘层21所对应的区域。在对初始叠层结构2进行刻蚀的过程中，阻挡层A1不会被刻蚀，因此能够将刻蚀范围限定在台阶区12，从而限定台阶的宽度。支撑结构3相对于牺牲层22和绝缘层21而言较难刻蚀，因此最终得到的初始阶梯结构23中，支撑结构3高于对应的台阶面。上述形成初始阶梯结构的步骤为一个具体示例，也可以采用其他步骤和工艺形成初始阶梯结构。参见图9，在形成初始阶梯结构23之后，去除光刻胶层A3及阻挡层A1。参见图10，形成覆盖初始阶梯结构23的第一隔离层B1，高于台阶面的支撑结构3嵌入到第一隔离层B1中，第一隔离层B1与牺牲层22的刻蚀选择比不同，第一隔离层B1背离衬底1的一侧表面与位于阵列区11的初始叠层结构2平齐；第一隔离层B1的材料可以与绝缘层21的材料相同，如二氧化硅。参见图11-图12，对位于阵列区11的初始叠层结构2进行图案化处理得到中间态叠层结构24，中间态叠层结构24包括位于衬底1的一侧表面的多个间隔排布的第一子叠层结构241、一个第二子叠层结构242和多个间隔排布的第三子叠层结构243，第一子叠层结构241和第三子叠层结构243的数量相同，第三子叠层结构243连接第一子叠层结构241和第二子叠层结构242，第二子叠层结构242的一端朝向初始阶梯结构23，每个第一子叠层结构241内均形成有第一支撑结构31，第二子叠层结构242和每个第三子叠层结构243内均形成有一个第二支撑结构32，且第二子叠层结构242中的第二支撑结构32靠近初始阶梯结构23。第一子叠层结构241用以形成多个存储单元，第二子叠层结构242用以形成多条位线，第三子叠层结构243用以形成多个晶体管；上述图案化处理的工艺包括但不限于光刻刻蚀工艺。图12为图11的俯视图。图11-图12示出了多个第一子叠层结构241和多个第三子叠层结构243均沿着第一方向排布，第二子叠层结构242沿着第一方向延伸，第一子叠层结构241和第三子叠层结构243均沿着第二方向延伸，初始阶梯结构23沿着第二方向延伸，第一方向与第二方向相交，多个由第一子叠层结构241和第三子叠层结构243一体连接所形成的结构分布在第二子叠层结构242的两侧。需要说明的是，多个由第一子叠层结构241和第三子叠层结构243一体连接所形成的结构也可以分布在第二子叠层结构242的同侧。图10中第一隔离层B1背离衬底1的一侧表面与位于阵列区11的初始叠层结构2平齐，便于采用光刻刻蚀工艺对位于阵列区11的初始叠层结构2进行图案化处理，以得到中间态叠层结构24。参见图13，去除牺牲层22，并于各牺牲层22的去除区域形成导电层4，位于第一子叠层结构241中的导电层4构成第一电极，位于第二子叠层结构242中的导电层4构成位线，位于第三子叠层结构243中的导电层4构成导电分支；初始阶梯结构23置换为阶梯结构25，阶梯结构25中导电层4背离衬底1的局部表面构成阶梯结构25的台阶面，形成导电台阶41。去除牺牲层22的工艺包括湿法刻蚀工艺。导电层4的材料包括但不限于氮化钛。示例地，形成导电层4的步骤包括：向去除牺牲层22之后所得的结构中沉积导电材料，直至导电材料填充满牺牲层22的去除区域，得到导电结构；对导电结构进行图案化处理，以去除位于牺牲层22的去除区域之外的导电材料，位于牺牲层22的去除区域的导电材料形成导电层4。沉积导电材料的工艺包括原子层沉积工艺。参见图14，去除第一支撑结构31，形成第一通孔C1。示例地，形成第一通孔C1包括以下步骤：形成覆盖中间态叠层结构24且至少填充相邻第一子叠层结构241之间的第二隔离层B2，第二隔离层B2还覆盖位于台阶区12的第一隔离层B1并填充相邻第三子叠层结构243之间，甚至图13中位于衬底1上方的结构均被第二隔离层B2所覆盖；沿垂直于衬底1的方向刻蚀第二隔离层B2，形成第一刻蚀槽D1，以暴露出第一支撑结构31背离衬底1的一侧表面；对暴露出的第一支撑结构31进行刻蚀，得到第一通孔C1。图14示出了形成第一通孔C1的结构的俯视图，并用虚线示出了被第二隔离层B2覆盖的结构。第二隔离层B2的刻蚀选择性不同于支撑结构3、导电层4和绝缘层21，第二隔离层B2的材料包括但不限于氮化硅。参见图15，于第一通孔C1内依次形成存储介质材料层5和第二电极6，存储介质材料层5位于第一通孔C1内壁与第二电极6之间；图15示出了形成存储介质材料层5和第二电极6后的结构的俯视图，并用虚线示出了被第二隔离层B2覆盖的结构。参见图16-图19，去除位于绝缘层21的存储介质材料层5，使保留于第一电极内的存储介质材料层5形成存储介质层51。示例地，去除位于绝缘层21的存储介质材料层5的步骤如下。参见图16，沿平行于衬底1的方向刻蚀第二隔离层B2，形成第二刻蚀槽D2，以暴露出第一子叠层结构241中绝缘层21的侧壁，刻蚀工艺包括但不限于湿法刻蚀。参见图17-图18，基于第二刻蚀槽D2刻蚀绝缘层21，直至暴露出绝缘层21中的存储介质材料层5，刻蚀工艺包括但不限于湿法刻蚀；图18为图17的俯视图，图18中用虚线示出了被第二隔离层B2覆盖的结构。参见图19，去除绝缘层21的存储介质材料层5，形成存储介质层，刻蚀工艺包括但不限于湿法刻蚀。参见图20，于绝缘层21的去除区域以及存储介质材料层5的去除区域回填绝缘材料21'，回填绝缘材料21'的工艺包括但不限于原子层沉积工艺。参见图21，于第一刻蚀槽D1、第二刻蚀槽D2形成第三隔离层B3，第三隔离层B3背离衬底1的一侧表面与第二隔离层B2背离衬底1的一侧表面平齐，第三隔离层B3的材料优选与第二隔离层B2的材料相同；沿垂直于衬底1的方向刻蚀第二隔离层B2，形成第三刻蚀槽，以暴露出第二支撑结构32背离衬底1的一侧表面，图21示出了去除第二子叠层结构和第三子叠层结构上方的整个平面的第二隔离层的结构，刻蚀第二隔离层B2的工艺包括光刻刻蚀工艺；对暴露出的第二支撑结构32进行刻蚀，形成第二通孔C2；图21示出了形成第二通孔C2后的结构的俯视图，并用虚线示出了被第三隔离层B3覆盖的结构。参见图22-图23，基于第二通孔C2刻蚀绝缘层21直至暴露绝缘层21侧部的第二隔离层B2，以使各层绝缘层21断开；对暴露出的第二隔离层B2进行刻蚀，从而在对应的各层绝缘层21中分别形成第一容置孔E1；在形成第一容置孔E1之后，基于第二通孔C2刻蚀导电层4，以在对应的各层导电层4中分别形成第二容置孔E2，第二容置孔E2的孔径小于第一容置孔E1的孔径，导电分支内的第二容置孔隔断导电分支，位线内的第二容置孔隔断位线，多个第一容置孔E1和多个第二容置孔E2构成第三通孔C3，第一容置孔E1和第二容置孔E2均采用湿法刻蚀工艺形成；在对绝缘层21的刻蚀过程中可以在绝缘层21的延伸方向增加刻蚀量，使第三通孔C3的各个表面均呈台阶状；图22为形成第三通孔的结构的俯视图，图22中用虚线示出了被第三隔离层B3覆盖的结构；图23为图22中AAˊ处的截面示意图。需要说明的是，形成上述第三通孔C3的步骤中需要限定绝缘层21、第二隔离层B2和导电层4的刻蚀顺序。如果在刻蚀绝缘层21之前刻蚀导电层4，那么在对绝缘层刻蚀完成后绝缘层21侧部的第二隔离层B2进行刻蚀时，导电层4侧部的第二隔离层B2会一同发生刻蚀，从而无法使第二容置孔的孔径小于第一容置孔的孔径。参见图24-图25，采用原子层沉积工艺向第三通孔C3内依次形成半导体材料层7、栅介质层8和字线9，半导体材料层位于第三通孔C3的内壁，栅介质层8位于半导体材料层的表面，字线9位于栅介质层8背离半导体材料层的一侧表面；图24为形成字线的结构的俯视图，并用虚线示出了被第三隔离层B3覆盖的结构；图25为图24中AAˊ处的截面示意图。示例地，半导体材料层7的材料包括但不限于铟镓锌氧化物，栅介质层8的材料为高k介质材料如氧化铝，字线9的材料包括但不限于氧化铟锡。参见图26-图31，去除第一容置孔E1中的半导体材料层7，以使保留于导电分支内的半导体材料层7形成第一半导体层71，保留于位线内的半导体材料层形成第二半导体层，从而在第二子叠层结构242中形成选通晶体管，第三子叠层结构243中形成分控晶体管。选通晶体管用于控制整个阵列区11的存储单元是否进行存储工作，分控晶体管用于控制矩阵区中与之连接的存储单元，同时选通晶体管的存在也有利于降低存储单元的漏电流。示例地，去除第一容置孔E1中的半导体材料层7包括：参见图26，沿垂直于衬底1的方向刻蚀第二隔离层B2，形成第四刻蚀槽D3以暴露出半导体材料层7侧部的绝缘层21的侧壁，并在位于半导体材料层7表面形成隔离材料层B4；即，第四刻蚀槽D3没有将第二隔离层B2完全刻蚀掉，在没有与绝缘层、位线和导电分支接触的半导体材料层7表面保留了一定厚度的隔离材料，将与半导体材料层7接触的绝缘层21、位线和导电分支外侧的隔离材料去除；刻蚀第二隔离层B2的工艺为光刻刻蚀工艺。参见图27-图28，基于第四刻蚀槽D3刻蚀半导体材料层7侧部的绝缘层21，直至暴露出绝缘层21侧部的半导体材料层7，使半导体材料层7侧部的位线和导电分支悬空；图27为刻蚀绝缘层21后的结构的俯视图，并用虚线示出了被第三隔离层B3覆盖的结构；图28为图27中AAˊ处的截面示意图。刻蚀绝缘层21的工艺为湿法刻蚀工艺。参见图29，基于第四刻蚀槽D3刻蚀隔离材料层B4，直至去除第一容置孔E1外侧的隔离材料层B4，并使得第二容置孔E2外侧保留有隔离材料；刻蚀隔离材料层B4的工艺为湿法刻蚀工艺。由于第二容置孔E2的孔径小于第一容置孔E1的孔径，因此第一容置孔E1外侧的隔离材料层B4的厚度小于第二容置孔E2外侧的隔离材料层B4的厚度，这使得在第一容置孔E1外侧的隔离材料层B4刻蚀完之后，第二容置孔E2外侧仍保留一定厚度的隔离材料。参见图30-图31，去除暴露出的半导体材料层7。图30为去除上述部分半导体材料层后的结构的俯视图，并用虚线示出了被第三隔离层B3覆盖的结构；图31为图30中AAˊ处的截面示意图。去除半导体材料层7的工艺为湿法刻蚀工艺。需要说明的是，上述形成晶体管的步骤为一个具体示例，也可以采用其他步骤形成上述晶体管。参见图32-图33，于绝缘层21的去除区域及半导体材料层7的去除区域回填绝缘材料21'，回填绝缘材料21'的工艺为原子层沉积工艺；图32为回填绝缘材料后的结构的俯视图，并用虚线示出了被第三隔离层B3覆盖的结构；图33为图32中AAˊ处的截面示意图。参见图34-图35，于第四刻蚀槽D3内回填隔离材料，以形成至少覆盖整个阵列区的第三隔离层B3，第三隔离层B3背离衬底1的一侧表面与第二隔离层B2背离衬底1的一侧表面平齐；形成多条信号线引线10，其中，若干信号线引线10位于台阶区12，并与阶梯结构中由各导电层4构成的导电台阶对应电性连接；若干信号线引线10位于阵列区11，并与各第二电极6对应电性连接；若干信号线引线10位于阵列区11并与各字线9对应电性连接，图34-图35未示出与字线9电学连接的信号线引线。图34为形成信号线引线的结构的俯视图，并用虚线示出了被第三隔离层B3覆盖的结构；图35为图34中AAˊ处的截面示意图，其中左侧虚线框示出了一个分控晶体管，右侧虚线框示出了一个存储单元；图36示出了一种存储器的结构示意图，其中阵列区未示出隔离材料、绝缘材料、信号线引线以及存储介质层51；图37为一种存储器在AAˊ处的截面示意图，该存储器中每个第一电极43均被多个第二电极6贯穿，且第一电极43与第二电极6之间形成有存储介质层51，这使每个第一电极43均能够形成多个存储单元。示例地，形成信号线引线10的步骤包括：对台阶区12和阵列区11的隔离材料进行刻蚀，以暴露出导电台阶、字线9和第二电极6；沉积金属材料，以形成信号线引线10。示例地，初始叠层结构2的顶层为绝缘层，这使得晶体管中的字线9和存储单元中的第二电极6均高于导电层4，能够避免后续形成的信号线引线10在与字线9或第二电极6连接时与上述导电层4发生搭接，有利于降低信号线引线10的制备精度要求。需要说明的是，当衬底1的一侧表面具有一个阵列区11时，台阶区12与阵列区11相邻；当衬底1的一侧表面具有多个阵列区11时，台阶区12与阵列区11之间还设置有共享电极区13，在对位于阵列区11的初始叠层结构2进行图案化处理得到中间态叠层结构24的同时，在共享电极区13形成预设共享电极，预设共享电极中分散有支撑结构3；在将牺牲层22替换为导电层4之后，预设共享电极替换为共享电极42。因此多个阵列区11仅需设置一个阶梯结构，有利于简化结构和制备工艺。本公开中的光刻刻蚀工艺包括以下步骤：在待刻蚀的膜层表面形成光刻胶层；对光刻胶层依次进行曝光和显影以在光刻胶层中形成开口图案；基于上述开口图案对膜层进行刻蚀，刻蚀工艺可以根据需要选择干法刻蚀或湿法刻蚀。应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。第二方面，请继续参见图36，本公开提供一种存储器，包括衬底1和叠层结构，衬底1具有阵列区，叠层结构设置于衬底1的一侧表面，叠层结构包括沿垂直于衬底1的方向间隔层叠的多个导电层4、以及贯穿叠层结构的多个第一通孔。导电层4包括位于阵列区且间隔排布的多个第一电极43，其中，在衬底1的正投影相同的多个第一电极43排布呈一列，且每列第一电极43均被第一通孔贯穿。参见图35-图36，存储器还包括多个第二电极6和多个存储介质层51。第二电极6与第一通孔一一对应且分别填充于对应的第一通孔内。存储介质层51位于对应第一电极43和第二电极6之间正对的区域且位于第一电极43与第二电极6之间，且与第一电极43、第二电极6共同构成存储单元。继续参见图35，叠层结构还包括多个绝缘层21，多个绝缘层21和多个导电层4沿垂直衬底1方向交替层叠，第二电极6贯穿绝缘层21。存储介质层51围绕第二电极6，且与导电层4同层设置。示例地，参见图37，每列第一电极43均被多个第一通孔贯穿，这使得第一电极43贯穿有多个第二电极6，从而基于每个第一电极43均能够对应形成多个存储单元，有利于增大存储器的存储密度。进一步示例的，多个第一电极43沿着第一方向排布，第一电极43沿平行衬底1的第二方向延伸，第一方向和第二方向相交；多个第一通孔沿第二方向分布于对应列的第一电极43中，即，位于第一电极43中的多个第二电极沿着第二方向依次排布，该排布方式较为简单，不仅便于制备，还有利于提高集成度，进而提高存储器的存储密度。在其中一些实施例中，存储介质层51的材料包括但不限于阻变材料、相变材料中的一种；当存储介质层的材料为阻变材料时，存储器为阻变存储器，当存储介质层的材料为相变材料时，存储器为相变随机存储器，RRAM与PCRAM均为非易失性存储器。在其中一些实施例中，存储器还包括多个第一晶体管，第一晶体管形成在叠层结构中且位于存储单元的侧部，第一晶体管与第一电极的数量相同，图35中左侧虚线框示出了第一晶体管。继续参见图35-图36，第一晶体管包括第一源漏极44、第二源漏极45、第一栅极91、第一栅介质层81和第一半导体层71。其中，导电层4还包括位于阵列区的位线46、以及与位线46一体连接的多个导电分支，多个第一电极43沿着第一方向排布，第二方向平行于衬底且与第一方向相交，位线46沿第一方向延伸，导电分支沿第二方向延伸，导电分支包括在第二方向上间隔设置的第一源漏极44和第二源漏极45。第一电极43位于第二源漏极45背离第一源漏极44的一侧并与第二源漏极45一体连接，位线46与第一源漏极44背离第二源漏极45的一侧表面连接。第一栅极91位于第一源漏极44和第二源漏极45之间的间隔内。第一栅介质层81环绕于第一栅极91的侧壁。第一半导体层71环绕于第一栅介质层81的侧壁，且第一半导体层71沿第二方向延伸的两个侧壁分别与第一源漏极44、第二源漏极45对应连接，即，第一半导体层71与导电层4同层设置。示例地，若干第一晶体管形成一列，多列相互间隔，每列中第一晶体管的数量与叠层结构中导电层的数量相同，第一晶体管的列数与第一电极的列数相同，一列第一晶体管的连接在一起构成第一字线。在其中一些实施例中，继续参见图35-图36，衬底还具有位于阵列区侧部的台阶区。存储器还包括多个第二晶体管和位于台阶区的阶梯结构25。导电层4还包括位于阶梯结构25中的导电台阶41，导电台阶41与位线46电学连接，导电台阶41适于连接信号线引线10。第二晶体管设置于对应位线46靠近阶梯结构25的端部，第二晶体管包括第二栅极92以及依次环绕于第二栅极92侧壁的第二栅介质层82和第二半导体层72，第二半导体层72沿第一方向延伸的两个侧壁分别与位线46、导电台阶41对应连接，第二晶体管的结构可以与第一晶体管的结构相同，因此第二晶体管的结构示意图可以参见图35中的第一晶体管的结构。示例地，多个第二晶体管形成一列，第二晶体管的数量与叠层结构中位线的数量相同，一列第二晶体管的连接在一起构成第二字线。在其中一些实施例中，衬底的一侧表面具有多个阵列区，台阶区与阵列区之间还设置有共享电极区。参见图36，叠层结构还包括位于共享电极区的共享电极42，共享电极42将对应的位线46和导电台阶41连接在一起。多个阵列区仅需设置一个阶梯结构，有利于简化结构和制备工艺。在其中一些实施例中，参见图35、图37，存储器还包括设置在阵列区、台阶区以及共享电极区的第三隔离层B3，第三隔离层B3和衬底的一侧表面形成容置空间，晶体管、共享电极和存储单元均位于容置空间内，以与外界环境隔离开来，第三隔离层B3用以保护晶体管、共享电极和存储单元，以延长存储器的使用寿命。信号线引线贯穿第三隔离层B3以与晶体管、共享电极和存储单元电性连接。需要说明的是，本公开实施例第二方面提供的存储器能够采用第一方面提供的存储器的制备方法制得，因此第一方面中关于存储器各个膜层的材料的描述同样适用于第二方面的存储器，此处不再一一赘述。本公开实施例还提供了一种电子设备，包括上述存储器。该电子设备具有上述存储器的全部优点，再次不再赘述。电子设备包括数据存储设备、影印机、网络设备、家用电器、仪器仪表、手机、电脑等具备数据存储功能的设备。上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
