# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \src "dut.sv:7.1-16.10"
attribute \cells_not_processed 1
module \pcktest1
  attribute \src "dut.sv:8.19-8.22"
  wire input 1 \clk
  attribute \src "dut.sv:9.29-9.31"
  wire width 32 input 2 \in
  attribute \src "dut.sv:10.24-10.26"
  wire width 2 input 3 \ix
  attribute \src "dut.sv:11.19-11.22"
  attribute \wiretype "\\reg8_t"
  wire width 8 output 4 \out
  attribute \src "dut.sv:13.5-15.8"
  wire width 8 $0\out[7:0]
  attribute \src "dut.sv:14.19-14.21"
  wire width 32 $sub$dut.sv:14$2_Y
  attribute \src "dut.sv:14.19-14.21"
  wire width 32 $mul$dut.sv:14$3_Y
  attribute \src "dut.sv:14.18-14.22"
  wire width 8 $shiftx$dut.sv:14$4_Y
  attribute \src "dut.sv:14.19-14.21"
  cell $sub $sub$dut.sv:14$2
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 32
    connect \A 3
    connect \B \ix
    connect \Y $sub$dut.sv:14$2_Y
  end
  attribute \src "dut.sv:14.19-14.21"
  cell $mul $mul$dut.sv:14$3
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A $sub$dut.sv:14$2_Y
    connect \B 8
    connect \Y $mul$dut.sv:14$3_Y
  end
  attribute \src "dut.sv:14.18-14.22"
  cell $shiftx $shiftx$dut.sv:14$4
    parameter \A_SIGNED 0
    parameter \B_SIGNED 1
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \in
    connect \B $mul$dut.sv:14$3_Y
    connect \Y $shiftx$dut.sv:14$4_Y
  end
  attribute \src "dut.sv:13.5-15.8"
  attribute \always_ff 1
  process $proc$dut.sv:13$1
    assign { } { }
    assign $0\out[7:0] $shiftx$dut.sv:14$4_Y
    sync posedge \clk
      update \out $0\out[7:0]
  end
end
attribute \src "dut.sv:18.1-27.10"
attribute \cells_not_processed 1
module \pcktest2
  attribute \src "dut.sv:19.19-19.22"
  wire input 1 \clk
  attribute \src "dut.sv:20.25-20.27"
  attribute \wiretype "\\reg8_t"
  wire width 32 input 3 \in
  attribute \src "dut.sv:21.24-21.26"
  wire width 2 input 2 \ix
  attribute \src "dut.sv:22.19-22.22"
  attribute \wiretype "\\reg8_t"
  wire width 8 output 4 \out
  attribute \src "dut.sv:24.5-26.8"
  wire width 8 $0\out[7:0]
  attribute \src "dut.sv:25.19-25.21"
  wire width 32 $sub$dut.sv:25$6_Y
  attribute \src "dut.sv:25.19-25.21"
  wire width 32 $mul$dut.sv:25$7_Y
  attribute \src "dut.sv:25.18-25.22"
  wire width 8 $shiftx$dut.sv:25$8_Y
  attribute \src "dut.sv:25.19-25.21"
  cell $sub $sub$dut.sv:25$6
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 32
    connect \A 3
    connect \B \ix
    connect \Y $sub$dut.sv:25$6_Y
  end
  attribute \src "dut.sv:25.19-25.21"
  cell $mul $mul$dut.sv:25$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A $sub$dut.sv:25$6_Y
    connect \B 8
    connect \Y $mul$dut.sv:25$7_Y
  end
  attribute \src "dut.sv:25.18-25.22"
  cell $shiftx $shiftx$dut.sv:25$8
    parameter \A_SIGNED 0
    parameter \B_SIGNED 1
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \in
    connect \B $mul$dut.sv:25$7_Y
    connect \Y $shiftx$dut.sv:25$8_Y
  end
  attribute \src "dut.sv:24.5-26.8"
  attribute \always_ff 1
  process $proc$dut.sv:24$5
    assign { } { }
    assign $0\out[7:0] $shiftx$dut.sv:25$8_Y
    sync posedge \clk
      update \out $0\out[7:0]
  end
end
attribute \src "dut.sv:29.1-38.10"
attribute \cells_not_processed 1
module \pcktest3
  attribute \src "dut.sv:30.19-30.22"
  wire input 1 \clk
  attribute \src "dut.sv:31.22-31.24"
  attribute \wiretype "\\reg2dim_t"
  wire width 32 input 3 \in
  attribute \src "dut.sv:32.24-32.26"
  wire width 2 input 2 \ix
  attribute \src "dut.sv:33.19-33.22"
  attribute \wiretype "\\reg8_t"
  wire width 8 output 4 \out
  attribute \src "dut.sv:35.5-37.8"
  wire width 8 $0\out[7:0]
  attribute \src "dut.sv:36.19-36.21"
  wire width 32 $sub$dut.sv:36$10_Y
  attribute \src "dut.sv:36.19-36.21"
  wire width 32 $mul$dut.sv:36$11_Y
  attribute \src "dut.sv:36.18-36.22"
  wire width 8 $shiftx$dut.sv:36$12_Y
  attribute \src "dut.sv:36.19-36.21"
  cell $sub $sub$dut.sv:36$10
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 32
    connect \A 3
    connect \B \ix
    connect \Y $sub$dut.sv:36$10_Y
  end
  attribute \src "dut.sv:36.19-36.21"
  cell $mul $mul$dut.sv:36$11
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A $sub$dut.sv:36$10_Y
    connect \B 8
    connect \Y $mul$dut.sv:36$11_Y
  end
  attribute \src "dut.sv:36.18-36.22"
  cell $shiftx $shiftx$dut.sv:36$12
    parameter \A_SIGNED 0
    parameter \B_SIGNED 1
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \in
    connect \B $mul$dut.sv:36$11_Y
    connect \Y $shiftx$dut.sv:36$12_Y
  end
  attribute \src "dut.sv:35.5-37.8"
  attribute \always_ff 1
  process $proc$dut.sv:35$9
    assign { } { }
    assign $0\out[7:0] $shiftx$dut.sv:36$12_Y
    sync posedge \clk
      update \out $0\out[7:0]
  end
end
attribute \src "dut.sv:40.1-49.10"
attribute \cells_not_processed 1
module \pcktest4
  attribute \src "dut.sv:41.19-41.22"
  wire input 1 \clk
  attribute \src "dut.sv:42.23-42.25"
  attribute \wiretype "\\reg2dim1_t"
  wire width 32 input 3 \in
  attribute \src "dut.sv:43.24-43.26"
  wire width 2 input 2 \ix
  attribute \src "dut.sv:44.19-44.22"
  attribute \wiretype "\\reg8_t"
  wire width 8 output 4 \out
  attribute \src "dut.sv:46.5-48.8"
  wire width 8 $0\out[7:0]
  attribute \src "dut.sv:47.19-47.21"
  wire width 32 $sub$dut.sv:47$14_Y
  attribute \src "dut.sv:47.19-47.21"
  wire width 32 $mul$dut.sv:47$15_Y
  attribute \src "dut.sv:47.18-47.22"
  wire width 8 $shiftx$dut.sv:47$16_Y
  attribute \src "dut.sv:47.19-47.21"
  cell $sub $sub$dut.sv:47$14
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 32
    connect \A 3
    connect \B \ix
    connect \Y $sub$dut.sv:47$14_Y
  end
  attribute \src "dut.sv:47.19-47.21"
  cell $mul $mul$dut.sv:47$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A $sub$dut.sv:47$14_Y
    connect \B 8
    connect \Y $mul$dut.sv:47$15_Y
  end
  attribute \src "dut.sv:47.18-47.22"
  cell $shiftx $shiftx$dut.sv:47$16
    parameter \A_SIGNED 0
    parameter \B_SIGNED 1
    parameter \A_WIDTH 32
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \in
    connect \B $mul$dut.sv:47$15_Y
    connect \Y $shiftx$dut.sv:47$16_Y
  end
  attribute \src "dut.sv:46.5-48.8"
  attribute \always_ff 1
  process $proc$dut.sv:46$13
    assign { } { }
    assign $0\out[7:0] $shiftx$dut.sv:47$16_Y
    sync posedge \clk
      update \out $0\out[7:0]
  end
end
