#-- CycleTron fCRIC timing file Z:\Peter\Projects\SyncCCD\FCCD Tests\2013-11\2013_Nov_25-08_22_fCRIC_timing.txt
#-- Reset fCRICs and data modules and mask all LVDS
8105 0001
8105 0000
#-- mask all LVDS
8211 FFFF
8212 FFFF
8213 FFFF
#-- Write SMDebug
821D A000
821E 0087
821F 0006
8001 0105
#-- Write Bias Currents ON
821D A000
821E 0081
821F 0001
8001 0105
#-- Write Reset ADC
821D A000
821E 0085
821F 0001
8001 0105
#-- Write Write Data Clock Divisor
821D A000
821E 0083
821F 0002
8001 0105
#-- Write phi1
821D A000
821E 0000
821F 0059
8001 0105
821D A000
821E 0001
821F 00CF
8001 0105
821D A000
821E 0002
821F 00FF
8001 0105
821D A000
821E 0003
821F 0000
8001 0105
#-- Write phi2
821D A000
821E 0008
821F 00DA
8001 0105
821D A000
821E 0009
821F 0053
8001 0105
#-- Write VrefSH
821D A000
821E 0010
821F 0000
8001 0105
821D A000
821E 0011
821F 00FF
8001 0105
#-- Write Khi
821D A000
821E 0018
821F 00C5
8001 0105
821D A000
821E 0019
821F 00D9
8001 0105
#-- Write CompVeto
821D A000
821E 0020
821F 00C0
8001 0105
821D A000
821E 0021
821F 00E4
8001 0105
#-- Write CompReset
821D A000
821E 0028
821F 0001
8001 0105
821D A000
821E 0029
821F 00DA
8001 0105
#-- Write int reset
821D A000
821E 0030
821F 00DA
8001 0105
821D A000
821E 0031
821F 0001
8001 0105
#-- Write start
821D A000
821E 0038
821F 0006
8001 0105
821D A000
821E 0039
821F 0056
8001 0105
821D A000
821E 003A
821F 0070
8001 0105
821D A000
821E 003B
821F 00C0
8001 0105
#-- Write straight
821D A000
821E 0040
821F 00E4
8001 0105
821D A000
821E 0041
821F 0063
8001 0105
#-- Write clampr
821D A000
821E 0048
821F 00E4
8001 0105
821D A000
821E 0049
821F 0059
8001 0105
#-- Write clamp
821D A000
821E 0050
821F 00C3
8001 0105
821D A000
821E 0051
821F 0001
8001 0105
#-- Write ac on
821D A000
821E 0058
821F 0002
8001 0105
821D A000
821E 0059
821F 0058
8001 0105
821D A000
821E 005A
821F 006C
8001 0105
821D A000
821E 005B
821F 00C2
8001 0105
#-- Write fe reset
821D A000
821E 0060
821F 00C4
8001 0105
821D A000
821E 0061
821F 0001
8001 0105
#-- Write timing end
821D A000
821E 0006
821F 00E5
8001 0105
#-- Write Multislope
821D A000
821E 0086
821F 0000
8001 0105
#-- Write CAL
821D A000
821E 0082
821F 0001
8001 0105
#-- mask fCRICs that were not initalized
8211 0000
8212 0000
8213 0000
