set a(0-8634) {NAME asn(regs.regs(1))#1 TYPE ASSIGN PAR 0-8633 XREFS 56625 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8635) {NAME asn(regs.regs(0))#1 TYPE ASSIGN PAR 0-8633 XREFS 56626 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8636) {NAME asn(acc#14(0))#1 TYPE ASSIGN PAR 0-8633 XREFS 56627 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8637) {NAME asn(acc#14(1))#1 TYPE ASSIGN PAR 0-8633 XREFS 56628 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8638) {NAME asn(red_xy(0))#1 TYPE ASSIGN PAR 0-8633 XREFS 56629 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8639) {NAME asn(red_xy(1))#1 TYPE ASSIGN PAR 0-8633 XREFS 56630 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8640) {NAME asn(blue_xy(0))#1 TYPE ASSIGN PAR 0-8633 XREFS 56631 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8641) {NAME asn(blue_xy(1))#1 TYPE ASSIGN PAR 0-8633 XREFS 56632 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{258 0 0-8643 {}}} CYCLES {}}
set a(0-8642) {NAME volume_previous:asn(volume_previous) TYPE ASSIGN PAR 0-8633 XREFS 56633 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{772 0 0-8643 {}}} SUCCS {{259 0 0-8643 {}}} CYCLES {}}
set a(0-8644) {NAME oif#5:asn(lor#2.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56634 LOC {0 1.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {} SUCCS {{258 0 0-9234 {}}} CYCLES {}}
set a(0-8645) {NAME oif#4:asn(lor#3.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56635 LOC {0 1.0 1 1.0 1 1.0 2 0.967186425} PREDS {} SUCCS {{258 0 0-9210 {}}} CYCLES {}}
set a(0-8646) {NAME oif#3:asn(lor#4.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56636 LOC {0 1.0 1 1.0 1 1.0 2 0.967186425} PREDS {} SUCCS {{258 0 0-9186 {}}} CYCLES {}}
set a(0-8647) {NAME oif#2:asn(lor#5.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56637 LOC {0 1.0 1 1.0 1 1.0 2 0.967186425} PREDS {} SUCCS {{258 0 0-9162 {}}} CYCLES {}}
set a(0-8648) {NAME aif#51:aif:asn(land#15.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56638 LOC {0 1.0 2 0.9769393999999999 2 0.9769393999999999 2 0.9769393999999999} PREDS {} SUCCS {{258 0 0-9136 {}}} CYCLES {}}
set a(0-8649) {NAME aif#47:aif:aif:asn(aif#47:land.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56639 LOC {0 1.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {} SUCCS {{258 0 0-9068 {}}} CYCLES {}}
set a(0-8650) {NAME aif#45:aif:asn(land#14.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56640 LOC {0 1.0 1 1.0 1 1.0 2 0.7919105999999999} PREDS {} SUCCS {{258 0 0-9049 {}}} CYCLES {}}
set a(0-8651) {NAME aif#41:aif:aif:asn(aif#41:land.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56641 LOC {0 1.0 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {} SUCCS {{258 0 0-9038 {}}} CYCLES {}}
set a(0-8652) {NAME aif#39:aif:asn(land#12.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56642 LOC {0 1.0 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {} SUCCS {{258 0 0-9019 {}}} CYCLES {}}
set a(0-8653) {NAME blue_xy:asn(blue_xy(1).sva#2) TYPE ASSIGN PAR 0-8643 XREFS 56643 LOC {0 1.0 1 0.9769393999999999 1 0.9769393999999999 2 0.7688499999999999} PREDS {} SUCCS {{258 0 0-8994 {}}} CYCLES {}}
set a(0-8654) {NAME blue_xy:asn(blue_xy(0).sva#2) TYPE ASSIGN PAR 0-8643 XREFS 56644 LOC {0 1.0 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {} SUCCS {{258 0 0-8992 {}}} CYCLES {}}
set a(0-8655) {NAME red_xy:asn(red_xy(1).sva#2) TYPE ASSIGN PAR 0-8643 XREFS 56645 LOC {0 1.0 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {} SUCCS {{258 0 0-8959 {}}} CYCLES {}}
set a(0-8656) {NAME red_xy:asn(red_xy(0).sva#2) TYPE ASSIGN PAR 0-8643 XREFS 56646 LOC {0 1.0 1 0.7120202 1 0.7120202 2 0.577167425} PREDS {} SUCCS {{258 0 0-8957 {}}} CYCLES {}}
set a(0-8657) {NAME acc:asn(acc#14(1).sva#2) TYPE ASSIGN PAR 0-8643 XREFS 56647 LOC {0 1.0 1 0.73015835 1 0.73015835 2 0.52206895} PREDS {} SUCCS {{258 0 0-8924 {}}} CYCLES {}}
set a(0-8658) {NAME aif#17:aif:aif:asn(aif#17:land.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56648 LOC {0 1.0 1 0.686570175 1 0.686570175 2 0.47848077499999997} PREDS {} SUCCS {{258 0 0-8921 {}}} CYCLES {}}
set a(0-8659) {NAME aif#13:aif#1:asn(land#5.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56649 LOC {0 1.0 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {} SUCCS {{258 0 0-8909 {}}} CYCLES {}}
set a(0-8660) {NAME acc:asn(acc#14(0).sva#2) TYPE ASSIGN PAR 0-8643 XREFS 56650 LOC {0 1.0 1 0.6171920249999999 1 0.6171920249999999 2 0.3471938} PREDS {} SUCCS {{258 0 0-8897 {}}} CYCLES {}}
set a(0-8661) {NAME aif#3:aif#1:asn(land#2.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56651 LOC {0 1.0 1 0.57360385 1 0.57360385 2 0.303605625} PREDS {} SUCCS {{258 0 0-8894 {}}} CYCLES {}}
set a(0-8662) {NAME aif#1:aif:asn(land#3.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56652 LOC {0 1.0 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {} SUCCS {{258 0 0-8887 {}}} CYCLES {}}
set a(0-8663) {NAME aif:aif:asn(land.sva#1) TYPE ASSIGN PAR 0-8643 XREFS 56653 LOC {0 1.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{258 0 0-8860 {}}} CYCLES {}}
set a(0-8664) {NAME SHIFT:if:else:else:else:asn(regs.regs(1)) TYPE ASSIGN PAR 0-8643 XREFS 56654 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.743491425} PREDS {{262 0 0-9257 {}}} SUCCS {{256 0 0-9257 {}} {258 0 0-9258 {}}} CYCLES {}}
set a(0-8665) {NAME MAC1:asn TYPE ASSIGN PAR 0-8643 XREFS 56655 LOC {0 1.0 0 1.0 0 1.0 1 0.743491425} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8666 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8666) {NAME MAC1:slc(regs.regs(2)) TYPE READSLICE PAR 0-8643 XREFS 56656 LOC {0 1.0 0 1.0 0 1.0 1 0.743491425} PREDS {{259 0 0-8665 {}}} SUCCS {{258 0 0-8669 {}}} CYCLES {}}
set a(0-8667) {NAME MAC1:asn#16 TYPE ASSIGN PAR 0-8643 XREFS 56657 LOC {0 1.0 0 1.0 0 1.0 1 0.743491425} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8668 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8668) {NAME MAC1:slc(regs.regs(2))#22 TYPE READSLICE PAR 0-8643 XREFS 56658 LOC {0 1.0 0 1.0 0 1.0 1 0.743491425} PREDS {{259 0 0-8667 {}}} SUCCS {{259 0 0-8669 {}}} CYCLES {}}
set a(0-8669) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(10,0,10,0,11) AREA_SCORE 11.24 QUANTITY 6 NAME MAC1:acc#42 TYPE ACCU DELAY {1.30 ns} LIBRARY_DELAY {1.30 ns} PAR 0-8643 XREFS 56659 LOC {1 0.0 1 0.016668199999999998 1 0.016668199999999998 1 0.09800742833641131 1 0.8248306533364113} PREDS {{258 0 0-8666 {}} {259 0 0-8668 {}}} SUCCS {{258 0 0-8675 {}}} CYCLES {}}
set a(0-8670) {NAME MAC1:asn#17 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56660 LOC {1 0.0 1 0.016668199999999998 1 0.016668199999999998 1 0.743491425} PREDS {} SUCCS {{259 0 0-8671 {}}} CYCLES {}}
set a(0-8671) {NAME MAC1:slc(vin) TYPE READSLICE PAR 0-8643 XREFS 56661 LOC {1 0.0 1 0.016668199999999998 1 0.016668199999999998 1 0.743491425} PREDS {{259 0 0-8670 {}}} SUCCS {{258 0 0-8674 {}}} CYCLES {}}
set a(0-8672) {NAME MAC1:asn#18 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56662 LOC {1 0.0 1 0.016668199999999998 1 0.016668199999999998 1 0.743491425} PREDS {} SUCCS {{259 0 0-8673 {}}} CYCLES {}}
set a(0-8673) {NAME MAC1:slc(vin)#9 TYPE READSLICE PAR 0-8643 XREFS 56663 LOC {1 0.0 1 0.016668199999999998 1 0.016668199999999998 1 0.743491425} PREDS {{259 0 0-8672 {}}} SUCCS {{259 0 0-8674 {}}} CYCLES {}}
set a(0-8674) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(10,0,10,0,11) AREA_SCORE 11.24 QUANTITY 6 NAME MAC1:acc#41 TYPE ACCU DELAY {1.30 ns} LIBRARY_DELAY {1.30 ns} PAR 0-8643 XREFS 56664 LOC {1 0.0 1 0.016668199999999998 1 0.016668199999999998 1 0.09800742833641131 1 0.8248306533364113} PREDS {{258 0 0-8671 {}} {259 0 0-8673 {}}} SUCCS {{259 0 0-8675 {}}} CYCLES {}}
set a(0-8675) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#45 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56665 LOC {1 0.081339275 1 0.098007475 1 0.098007475 1 0.18353335637342838 1 0.9103565813734282} PREDS {{258 0 0-8669 {}} {259 0 0-8674 {}}} SUCCS {{258 0 0-8683 {}}} CYCLES {}}
set a(0-8676) {NAME MAC1:asn#19 TYPE ASSIGN PAR 0-8643 XREFS 56666 LOC {0 1.0 0 1.0 0 1.0 1 0.8248306999999999} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8677 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8677) {NAME MAC1:slc(regs.regs(2))#23 TYPE READSLICE PAR 0-8643 XREFS 56667 LOC {0 1.0 0 1.0 0 1.0 1 0.8248306999999999} PREDS {{259 0 0-8676 {}}} SUCCS {{259 0 0-8678 {}}} CYCLES {}}
set a(0-8678) {NAME MAC1:conc#79 TYPE CONCATENATE PAR 0-8643 XREFS 56668 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8677 {}}} SUCCS {{258 0 0-8682 {}}} CYCLES {}}
set a(0-8679) {NAME MAC1:asn#20 TYPE ASSIGN PAR 0-8643 XREFS 56669 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8680 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8680) {NAME MAC1:slc(regs.regs(1)) TYPE READSLICE PAR 0-8643 XREFS 56670 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8679 {}}} SUCCS {{259 0 0-8681 {}}} CYCLES {}}
set a(0-8681) {NAME MAC1:conc#80 TYPE CONCATENATE PAR 0-8643 XREFS 56671 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8680 {}}} SUCCS {{259 0 0-8682 {}}} CYCLES {}}
set a(0-8682) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#44 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56672 LOC {1 0.0 1 0.098007475 1 0.098007475 1 0.18353335637342838 1 0.9103565813734282} PREDS {{258 0 0-8678 {}} {259 0 0-8681 {}}} SUCCS {{259 0 0-8683 {}}} CYCLES {}}
set a(0-8683) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME MAC1:acc#47 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56673 LOC {1 0.1668652 1 0.18353339999999999 1 0.18353339999999999 1 0.27317672849977764 1 0.9999999534997775} PREDS {{258 0 0-8675 {}} {259 0 0-8682 {}}} SUCCS {{258 0 0-8695 {}}} CYCLES {}}
set a(0-8684) {NAME MAC1:asn#21 TYPE ASSIGN PAR 0-8643 XREFS 56674 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8685 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8685) {NAME MAC1:slc(regs.regs(1))#22 TYPE READSLICE PAR 0-8643 XREFS 56675 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8684 {}}} SUCCS {{259 0 0-8686 {}}} CYCLES {}}
set a(0-8686) {NAME MAC1:conc#81 TYPE CONCATENATE PAR 0-8643 XREFS 56676 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8685 {}}} SUCCS {{258 0 0-8690 {}}} CYCLES {}}
set a(0-8687) {NAME MAC1:asn#22 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56677 LOC {1 0.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {} SUCCS {{259 0 0-8688 {}}} CYCLES {}}
set a(0-8688) {NAME MAC1:slc(vin)#10 TYPE READSLICE PAR 0-8643 XREFS 56678 LOC {1 0.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8687 {}}} SUCCS {{259 0 0-8689 {}}} CYCLES {}}
set a(0-8689) {NAME MAC1:conc#82 TYPE CONCATENATE PAR 0-8643 XREFS 56679 LOC {1 0.0 1 0.098007475 1 0.098007475 1 0.8248306999999999} PREDS {{259 0 0-8688 {}}} SUCCS {{259 0 0-8690 {}}} CYCLES {}}
set a(0-8690) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#43 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56680 LOC {1 0.0 1 0.098007475 1 0.098007475 1 0.18353335637342838 1 0.9103565813734282} PREDS {{258 0 0-8686 {}} {259 0 0-8689 {}}} SUCCS {{258 0 0-8694 {}}} CYCLES {}}
set a(0-8691) {NAME MAC1:asn#23 TYPE ASSIGN PAR 0-8643 XREFS 56681 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.9103566249999999} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8692 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8692) {NAME MAC1:slc(regs.regs(1))#23 TYPE READSLICE PAR 0-8643 XREFS 56682 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.9103566249999999} PREDS {{259 0 0-8691 {}}} SUCCS {{259 0 0-8693 {}}} CYCLES {}}
set a(0-8693) {NAME MAC1:conc#83 TYPE CONCATENATE PAR 0-8643 XREFS 56683 LOC {0 1.0 1 0.18353339999999999 1 0.18353339999999999 1 0.9103566249999999} PREDS {{259 0 0-8692 {}}} SUCCS {{259 0 0-8694 {}}} CYCLES {}}
set a(0-8694) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME MAC1:acc#46 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56684 LOC {1 0.085525925 1 0.18353339999999999 1 0.18353339999999999 1 0.27317672849977764 1 0.9999999534997775} PREDS {{258 0 0-8690 {}} {259 0 0-8693 {}}} SUCCS {{259 0 0-8695 {}}} CYCLES {}}
set a(0-8695) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(13,0,13,0,14) AREA_SCORE 14.22 QUANTITY 3 NAME MAC1:acc TYPE ACCU DELAY {1.50 ns} LIBRARY_DELAY {1.50 ns} PAR 0-8643 XREFS 56685 LOC {1 0.25650857499999996 1 0.273176775 1 0.273176775 1 0.3668794370503581 2 0.09688121205035813} PREDS {{258 0 0-8683 {}} {259 0 0-8694 {}}} SUCCS {{259 0 0-8696 {}}} CYCLES {}}
set a(0-8696) {NAME MAC1:slc TYPE READSLICE PAR 0-8643 XREFS 56686 LOC {1 0.350211275 1 0.366879475 1 0.366879475 2 0.09688125} PREDS {{259 0 0-8695 {}}} SUCCS {{258 0 0-8877 {}} {258 0 0-8881 {}} {258 0 0-8898 {}} {258 0 0-9236 {}}} CYCLES {}}
set a(0-8697) {NAME MAC1:asn#24 TYPE ASSIGN PAR 0-8643 XREFS 56687 LOC {0 1.0 0 1.0 0 1.0 1 0.8331348} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8698 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8698) {NAME MAC1:slc(regs.regs(2))#24 TYPE READSLICE PAR 0-8643 XREFS 56688 LOC {0 1.0 0 1.0 0 1.0 1 0.8331348} PREDS {{259 0 0-8697 {}}} SUCCS {{258 0 0-8701 {}}} CYCLES {}}
set a(0-8699) {NAME MAC1:asn#25 TYPE ASSIGN PAR 0-8643 XREFS 56689 LOC {0 1.0 0 1.0 0 1.0 1 0.8331348} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8700 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8700) {NAME MAC1:slc(regs.regs(2))#25 TYPE READSLICE PAR 0-8643 XREFS 56690 LOC {0 1.0 0 1.0 0 1.0 1 0.8331348} PREDS {{259 0 0-8699 {}}} SUCCS {{259 0 0-8701 {}}} CYCLES {}}
set a(0-8701) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(10,0,10,0,11) AREA_SCORE 11.24 QUANTITY 6 NAME MAC1:acc#49 TYPE ACCU DELAY {1.30 ns} LIBRARY_DELAY {1.30 ns} PAR 0-8643 XREFS 56691 LOC {1 0.0 1 0.10716627499999999 1 0.10716627499999999 1 0.1885055033364113 1 0.9144740283364112} PREDS {{258 0 0-8698 {}} {259 0 0-8700 {}}} SUCCS {{258 0 0-8707 {}}} CYCLES {}}
set a(0-8702) {NAME MAC1:asn#26 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56692 LOC {1 0.0 1 0.10716627499999999 1 0.10716627499999999 1 0.8331348} PREDS {} SUCCS {{259 0 0-8703 {}}} CYCLES {}}
set a(0-8703) {NAME MAC1:slc(vin)#11 TYPE READSLICE PAR 0-8643 XREFS 56693 LOC {1 0.0 1 0.10716627499999999 1 0.10716627499999999 1 0.8331348} PREDS {{259 0 0-8702 {}}} SUCCS {{258 0 0-8706 {}}} CYCLES {}}
set a(0-8704) {NAME MAC1:asn#27 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56694 LOC {1 0.0 1 0.10716627499999999 1 0.10716627499999999 1 0.8331348} PREDS {} SUCCS {{259 0 0-8705 {}}} CYCLES {}}
set a(0-8705) {NAME MAC1:slc(vin)#12 TYPE READSLICE PAR 0-8643 XREFS 56695 LOC {1 0.0 1 0.10716627499999999 1 0.10716627499999999 1 0.8331348} PREDS {{259 0 0-8704 {}}} SUCCS {{259 0 0-8706 {}}} CYCLES {}}
set a(0-8706) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(10,0,10,0,11) AREA_SCORE 11.24 QUANTITY 6 NAME MAC1:acc#48 TYPE ACCU DELAY {1.30 ns} LIBRARY_DELAY {1.30 ns} PAR 0-8643 XREFS 56696 LOC {1 0.0 1 0.10716627499999999 1 0.10716627499999999 1 0.1885055033364113 1 0.9144740283364112} PREDS {{258 0 0-8703 {}} {259 0 0-8705 {}}} SUCCS {{259 0 0-8707 {}}} CYCLES {}}
set a(0-8707) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#52 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56697 LOC {1 0.081339275 1 0.18850555 1 0.18850555 1 0.27403143137342834 1 0.9999999563734283} PREDS {{258 0 0-8701 {}} {259 0 0-8706 {}}} SUCCS {{258 0 0-8715 {}}} CYCLES {}}
set a(0-8708) {NAME MAC1:asn#28 TYPE ASSIGN PAR 0-8643 XREFS 56698 LOC {0 1.0 0 1.0 0 1.0 1 0.914474075} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8709 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8709) {NAME MAC1:slc(regs.regs(2))#26 TYPE READSLICE PAR 0-8643 XREFS 56699 LOC {0 1.0 0 1.0 0 1.0 1 0.914474075} PREDS {{259 0 0-8708 {}}} SUCCS {{259 0 0-8710 {}}} CYCLES {}}
set a(0-8710) {NAME MAC1:conc TYPE CONCATENATE PAR 0-8643 XREFS 56700 LOC {0 1.0 1 0.18850555 1 0.18850555 1 0.914474075} PREDS {{259 0 0-8709 {}}} SUCCS {{258 0 0-8714 {}}} CYCLES {}}
set a(0-8711) {NAME MAC1:asn#29 TYPE ASSIGN PAR 0-8643 XREFS 56701 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.914474075} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8712 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8712) {NAME MAC1:slc(regs.regs(1))#24 TYPE READSLICE PAR 0-8643 XREFS 56702 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.914474075} PREDS {{259 0 0-8711 {}}} SUCCS {{259 0 0-8713 {}}} CYCLES {}}
set a(0-8713) {NAME MAC1:conc#84 TYPE CONCATENATE PAR 0-8643 XREFS 56703 LOC {0 1.0 1 0.18850555 1 0.18850555 1 0.914474075} PREDS {{259 0 0-8712 {}}} SUCCS {{259 0 0-8714 {}}} CYCLES {}}
set a(0-8714) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#51 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56704 LOC {1 0.0 1 0.18850555 1 0.18850555 1 0.27403143137342834 1 0.9999999563734283} PREDS {{258 0 0-8710 {}} {259 0 0-8713 {}}} SUCCS {{259 0 0-8715 {}}} CYCLES {}}
set a(0-8715) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME MAC1:acc#54 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56705 LOC {1 0.1668652 1 0.27403147499999997 1 0.27403147499999997 1 0.36367480349977765 2 0.12427042849977768} PREDS {{258 0 0-8707 {}} {259 0 0-8714 {}}} SUCCS {{258 0 0-8727 {}}} CYCLES {}}
set a(0-8716) {NAME MAC1:asn#30 TYPE ASSIGN PAR 0-8643 XREFS 56706 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.914474075} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8717 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8717) {NAME MAC1:slc(regs.regs(1))#25 TYPE READSLICE PAR 0-8643 XREFS 56707 LOC {0 1.0 1 0.098007475 1 0.098007475 1 0.914474075} PREDS {{259 0 0-8716 {}}} SUCCS {{259 0 0-8718 {}}} CYCLES {}}
set a(0-8718) {NAME MAC1:conc#85 TYPE CONCATENATE PAR 0-8643 XREFS 56708 LOC {0 1.0 1 0.18850555 1 0.18850555 1 0.914474075} PREDS {{259 0 0-8717 {}}} SUCCS {{258 0 0-8722 {}}} CYCLES {}}
set a(0-8719) {NAME MAC1:asn#31 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56709 LOC {1 0.0 1 0.18850555 1 0.18850555 1 0.914474075} PREDS {} SUCCS {{259 0 0-8720 {}}} CYCLES {}}
set a(0-8720) {NAME MAC1:slc(vin)#13 TYPE READSLICE PAR 0-8643 XREFS 56710 LOC {1 0.0 1 0.18850555 1 0.18850555 1 0.914474075} PREDS {{259 0 0-8719 {}}} SUCCS {{259 0 0-8721 {}}} CYCLES {}}
set a(0-8721) {NAME MAC1:conc#86 TYPE CONCATENATE PAR 0-8643 XREFS 56711 LOC {1 0.0 1 0.18850555 1 0.18850555 1 0.914474075} PREDS {{259 0 0-8720 {}}} SUCCS {{259 0 0-8722 {}}} CYCLES {}}
set a(0-8722) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#50 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56712 LOC {1 0.0 1 0.18850555 1 0.18850555 1 0.27403143137342834 1 0.9999999563734283} PREDS {{258 0 0-8718 {}} {259 0 0-8721 {}}} SUCCS {{258 0 0-8726 {}}} CYCLES {}}
set a(0-8723) {NAME MAC1:asn#32 TYPE ASSIGN PAR 0-8643 XREFS 56713 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.0346271} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8724 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8724) {NAME MAC1:slc(regs.regs(1))#26 TYPE READSLICE PAR 0-8643 XREFS 56714 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.0346271} PREDS {{259 0 0-8723 {}}} SUCCS {{259 0 0-8725 {}}} CYCLES {}}
set a(0-8725) {NAME MAC1:conc#87 TYPE CONCATENATE PAR 0-8643 XREFS 56715 LOC {0 1.0 1 0.27403147499999997 1 0.27403147499999997 2 0.0346271} PREDS {{259 0 0-8724 {}}} SUCCS {{259 0 0-8726 {}}} CYCLES {}}
set a(0-8726) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME MAC1:acc#53 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56716 LOC {1 0.085525925 1 0.27403147499999997 1 0.27403147499999997 1 0.36367480349977765 2 0.12427042849977768} PREDS {{258 0 0-8722 {}} {259 0 0-8725 {}}} SUCCS {{259 0 0-8727 {}}} CYCLES {}}
set a(0-8727) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(13,0,13,0,14) AREA_SCORE 14.22 QUANTITY 3 NAME MAC1:acc#39 TYPE ACCU DELAY {1.50 ns} LIBRARY_DELAY {1.50 ns} PAR 0-8643 XREFS 56717 LOC {1 0.25650857499999996 1 0.36367485 1 0.36367485 1 0.45737751205035815 2 0.21797313705035812} PREDS {{258 0 0-8715 {}} {259 0 0-8726 {}}} SUCCS {{259 0 0-8728 {}}} CYCLES {}}
set a(0-8728) {NAME MAC1:slc#3 TYPE READSLICE PAR 0-8643 XREFS 56718 LOC {1 0.350211275 1 0.45737754999999997 1 0.45737754999999997 2 0.217973175} PREDS {{259 0 0-8727 {}}} SUCCS {{258 0 0-8889 {}} {258 0 0-8903 {}} {258 0 0-9246 {}}} CYCLES {}}
set a(0-8729) {NAME MAC1:asn#33 TYPE ASSIGN PAR 0-8643 XREFS 56719 LOC {0 1.0 0 1.0 0 1.0 1 0.918660725} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8730 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8730) {NAME MAC1:slc(regs.regs(2))#27 TYPE READSLICE PAR 0-8643 XREFS 56720 LOC {0 1.0 0 1.0 0 1.0 1 0.918660725} PREDS {{259 0 0-8729 {}}} SUCCS {{258 0 0-8733 {}}} CYCLES {}}
set a(0-8731) {NAME MAC1:asn#34 TYPE ASSIGN PAR 0-8643 XREFS 56721 LOC {0 1.0 0 1.0 0 1.0 1 0.918660725} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8732 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8732) {NAME MAC1:slc(regs.regs(2))#28 TYPE READSLICE PAR 0-8643 XREFS 56722 LOC {0 1.0 0 1.0 0 1.0 1 0.918660725} PREDS {{259 0 0-8731 {}}} SUCCS {{259 0 0-8733 {}}} CYCLES {}}
set a(0-8733) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(10,0,10,0,11) AREA_SCORE 11.24 QUANTITY 6 NAME MAC1:acc#56 TYPE ACCU DELAY {1.30 ns} LIBRARY_DELAY {1.30 ns} PAR 0-8643 XREFS 56723 LOC {1 0.0 1 0.192798725 1 0.192798725 1 0.27413795333641133 1 0.9999999533364112} PREDS {{258 0 0-8730 {}} {259 0 0-8732 {}}} SUCCS {{258 0 0-8739 {}}} CYCLES {}}
set a(0-8734) {NAME MAC1:asn#35 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56724 LOC {1 0.0 1 0.192798725 1 0.192798725 1 0.918660725} PREDS {} SUCCS {{259 0 0-8735 {}}} CYCLES {}}
set a(0-8735) {NAME MAC1:slc(vin)#14 TYPE READSLICE PAR 0-8643 XREFS 56725 LOC {1 0.0 1 0.192798725 1 0.192798725 1 0.918660725} PREDS {{259 0 0-8734 {}}} SUCCS {{258 0 0-8738 {}}} CYCLES {}}
set a(0-8736) {NAME MAC1:asn#36 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56726 LOC {1 0.0 1 0.192798725 1 0.192798725 1 0.918660725} PREDS {} SUCCS {{259 0 0-8737 {}}} CYCLES {}}
set a(0-8737) {NAME MAC1:slc(vin)#15 TYPE READSLICE PAR 0-8643 XREFS 56727 LOC {1 0.0 1 0.192798725 1 0.192798725 1 0.918660725} PREDS {{259 0 0-8736 {}}} SUCCS {{259 0 0-8738 {}}} CYCLES {}}
set a(0-8738) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(10,0,10,0,11) AREA_SCORE 11.24 QUANTITY 6 NAME MAC1:acc#55 TYPE ACCU DELAY {1.30 ns} LIBRARY_DELAY {1.30 ns} PAR 0-8643 XREFS 56728 LOC {1 0.0 1 0.192798725 1 0.192798725 1 0.27413795333641133 1 0.9999999533364112} PREDS {{258 0 0-8735 {}} {259 0 0-8737 {}}} SUCCS {{259 0 0-8739 {}}} CYCLES {}}
set a(0-8739) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#59 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56729 LOC {1 0.081339275 1 0.274138 1 0.274138 1 0.35966388137342836 2 0.15157448137342838} PREDS {{258 0 0-8733 {}} {259 0 0-8738 {}}} SUCCS {{258 0 0-8747 {}}} CYCLES {}}
set a(0-8740) {NAME MAC1:asn#37 TYPE ASSIGN PAR 0-8643 XREFS 56730 LOC {0 1.0 0 1.0 0 1.0 2 0.0660486} PREDS {{262 0 0-9258 {}}} SUCCS {{259 0 0-8741 {}} {256 0 0-9258 {}}} CYCLES {}}
set a(0-8741) {NAME MAC1:slc(regs.regs(2))#29 TYPE READSLICE PAR 0-8643 XREFS 56731 LOC {0 1.0 0 1.0 0 1.0 2 0.0660486} PREDS {{259 0 0-8740 {}}} SUCCS {{259 0 0-8742 {}}} CYCLES {}}
set a(0-8742) {NAME MAC1:conc#88 TYPE CONCATENATE PAR 0-8643 XREFS 56732 LOC {0 1.0 1 0.274138 1 0.274138 2 0.0660486} PREDS {{259 0 0-8741 {}}} SUCCS {{258 0 0-8746 {}}} CYCLES {}}
set a(0-8743) {NAME MAC1:asn#38 TYPE ASSIGN PAR 0-8643 XREFS 56733 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.0660486} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8744 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8744) {NAME MAC1:slc(regs.regs(1))#27 TYPE READSLICE PAR 0-8643 XREFS 56734 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.0660486} PREDS {{259 0 0-8743 {}}} SUCCS {{259 0 0-8745 {}}} CYCLES {}}
set a(0-8745) {NAME MAC1:conc#89 TYPE CONCATENATE PAR 0-8643 XREFS 56735 LOC {0 1.0 1 0.274138 1 0.274138 2 0.0660486} PREDS {{259 0 0-8744 {}}} SUCCS {{259 0 0-8746 {}}} CYCLES {}}
set a(0-8746) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#58 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56736 LOC {1 0.0 1 0.274138 1 0.274138 1 0.35966388137342836 2 0.15157448137342838} PREDS {{258 0 0-8742 {}} {259 0 0-8745 {}}} SUCCS {{259 0 0-8747 {}}} CYCLES {}}
set a(0-8747) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME MAC1:acc#61 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56737 LOC {1 0.1668652 1 0.359663925 1 0.359663925 1 0.4493072534997777 2 0.24121785349977765} PREDS {{258 0 0-8739 {}} {259 0 0-8746 {}}} SUCCS {{258 0 0-8759 {}}} CYCLES {}}
set a(0-8748) {NAME MAC1:asn#39 TYPE ASSIGN PAR 0-8643 XREFS 56738 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.0660486} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8749 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8749) {NAME MAC1:slc(regs.regs(1))#28 TYPE READSLICE PAR 0-8643 XREFS 56739 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.0660486} PREDS {{259 0 0-8748 {}}} SUCCS {{259 0 0-8750 {}}} CYCLES {}}
set a(0-8750) {NAME MAC1:conc#90 TYPE CONCATENATE PAR 0-8643 XREFS 56740 LOC {0 1.0 1 0.274138 1 0.274138 2 0.0660486} PREDS {{259 0 0-8749 {}}} SUCCS {{258 0 0-8754 {}}} CYCLES {}}
set a(0-8751) {NAME MAC1:asn#40 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56741 LOC {1 0.0 1 0.274138 1 0.274138 2 0.0660486} PREDS {} SUCCS {{259 0 0-8752 {}}} CYCLES {}}
set a(0-8752) {NAME MAC1:slc(vin)#16 TYPE READSLICE PAR 0-8643 XREFS 56742 LOC {1 0.0 1 0.274138 1 0.274138 2 0.0660486} PREDS {{259 0 0-8751 {}}} SUCCS {{259 0 0-8753 {}}} CYCLES {}}
set a(0-8753) {NAME MAC1:conc#91 TYPE CONCATENATE PAR 0-8643 XREFS 56743 LOC {1 0.0 1 0.274138 1 0.274138 2 0.0660486} PREDS {{259 0 0-8752 {}}} SUCCS {{259 0 0-8754 {}}} CYCLES {}}
set a(0-8754) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME MAC1:acc#57 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56744 LOC {1 0.0 1 0.274138 1 0.274138 1 0.35966388137342836 2 0.15157448137342838} PREDS {{258 0 0-8750 {}} {259 0 0-8753 {}}} SUCCS {{258 0 0-8758 {}}} CYCLES {}}
set a(0-8755) {NAME MAC1:asn#41 TYPE ASSIGN PAR 0-8643 XREFS 56745 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.151574525} PREDS {{262 0 0-9257 {}}} SUCCS {{259 0 0-8756 {}} {256 0 0-9257 {}}} CYCLES {}}
set a(0-8756) {NAME MAC1:slc(regs.regs(1))#29 TYPE READSLICE PAR 0-8643 XREFS 56746 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.151574525} PREDS {{259 0 0-8755 {}}} SUCCS {{259 0 0-8757 {}}} CYCLES {}}
set a(0-8757) {NAME MAC1:conc#92 TYPE CONCATENATE PAR 0-8643 XREFS 56747 LOC {0 1.0 1 0.359663925 1 0.359663925 2 0.151574525} PREDS {{259 0 0-8756 {}}} SUCCS {{259 0 0-8758 {}}} CYCLES {}}
set a(0-8758) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME MAC1:acc#60 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56748 LOC {1 0.085525925 1 0.359663925 1 0.359663925 1 0.4493072534997777 2 0.24121785349977765} PREDS {{258 0 0-8754 {}} {259 0 0-8757 {}}} SUCCS {{259 0 0-8759 {}}} CYCLES {}}
set a(0-8759) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(13,0,13,0,14) AREA_SCORE 14.22 QUANTITY 3 NAME MAC1:acc#40 TYPE ACCU DELAY {1.50 ns} LIBRARY_DELAY {1.50 ns} PAR 0-8643 XREFS 56749 LOC {1 0.25650857499999996 1 0.44930729999999997 1 0.44930729999999997 1 0.5430099620503581 2 0.33492056205035814} PREDS {{258 0 0-8747 {}} {259 0 0-8758 {}}} SUCCS {{259 0 0-8760 {}}} CYCLES {}}
set a(0-8760) {NAME MAC1:slc#4 TYPE READSLICE PAR 0-8643 XREFS 56750 LOC {1 0.350211275 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{259 0 0-8759 {}}} SUCCS {{258 0 0-8911 {}} {258 0 0-8915 {}} {258 0 0-9249 {}}} CYCLES {}}
set a(0-8761) {NAME asn#277 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56751 LOC {1 0.0 1 0.31492795 1 0.31492795 2 0.044929725} PREDS {} SUCCS {{259 0 0-8762 {}}} CYCLES {}}
set a(0-8762) {NAME slc(vga_xy#1)#17 TYPE READSLICE PAR 0-8643 XREFS 56752 LOC {1 0.0 1 0.31492795 1 0.31492795 2 0.044929725} PREDS {{259 0 0-8761 {}}} SUCCS {{259 0 0-8763 {}}} CYCLES {}}
set a(0-8763) {NAME if#3:conc#3 TYPE CONCATENATE PAR 0-8643 XREFS 56753 LOC {1 0.0 1 0.31492795 1 0.31492795 2 0.044929725} PREDS {{259 0 0-8762 {}}} SUCCS {{258 0 0-8774 {}}} CYCLES {}}
set a(0-8764) {NAME asn#278 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56754 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {} SUCCS {{259 0 0-8765 {}}} CYCLES {}}
set a(0-8765) {NAME slc(vga_xy#1)#18 TYPE READSLICE PAR 0-8643 XREFS 56755 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {{259 0 0-8764 {}}} SUCCS {{259 0 0-8766 {}}} CYCLES {}}
set a(0-8766) {NAME if#3:conc#4 TYPE CONCATENATE PAR 0-8643 XREFS 56756 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {{259 0 0-8765 {}}} SUCCS {{258 0 0-8772 {}}} CYCLES {}}
set a(0-8767) {NAME asn#279 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56757 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {} SUCCS {{259 0 0-8768 {}}} CYCLES {}}
set a(0-8768) {NAME slc(vga_xy#1)#19 TYPE READSLICE PAR 0-8643 XREFS 56758 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {{259 0 0-8767 {}}} SUCCS {{258 0 0-8771 {}}} CYCLES {}}
set a(0-8769) {NAME asn#280 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56759 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {} SUCCS {{259 0 0-8770 {}}} CYCLES {}}
set a(0-8770) {NAME slc(vga_xy#1)#15 TYPE READSLICE PAR 0-8643 XREFS 56760 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {{259 0 0-8769 {}}} SUCCS {{259 0 0-8771 {}}} CYCLES {}}
set a(0-8771) {NAME if#3:conc#5 TYPE CONCATENATE PAR 0-8643 XREFS 56761 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.946652925} PREDS {{258 0 0-8768 {}} {259 0 0-8770 {}}} SUCCS {{259 0 0-8772 {}}} CYCLES {}}
set a(0-8772) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,0,4,0,5) AREA_SCORE 5.29 QUANTITY 3 NAME if#3:acc#2 TYPE ACCU DELAY {0.85 ns} LIBRARY_DELAY {0.85 ns} PAR 0-8643 XREFS 56762 LOC {1 0.0 1 0.261580875 1 0.261580875 1 0.3149278951789505 1 0.9999999451789505} PREDS {{258 0 0-8766 {}} {259 0 0-8771 {}}} SUCCS {{259 0 0-8773 {}}} CYCLES {}}
set a(0-8773) {NAME if#3:slc TYPE READSLICE PAR 0-8643 XREFS 56763 LOC {1 0.053347075 1 0.31492795 1 0.31492795 2 0.044929725} PREDS {{259 0 0-8772 {}}} SUCCS {{259 0 0-8774 {}}} CYCLES {}}
set a(0-8774) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME if#3:acc#4 TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 56764 LOC {1 0.053347075 1 0.31492795 1 0.31492795 1 0.3633725344969361 2 0.09337430949693606} PREDS {{258 0 0-8763 {}} {259 0 0-8773 {}}} SUCCS {{258 0 0-8789 {}}} CYCLES {}}
set a(0-8775) {NAME asn#281 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56765 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {} SUCCS {{259 0 0-8776 {}}} CYCLES {}}
set a(0-8776) {NAME slc(vga_xy#1)#20 TYPE READSLICE PAR 0-8643 XREFS 56766 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8775 {}}} SUCCS {{259 0 0-8777 {}}} CYCLES {}}
set a(0-8777) {NAME if#3:not#1 TYPE NOT PAR 0-8643 XREFS 56767 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8776 {}}} SUCCS {{259 0 0-8778 {}}} CYCLES {}}
set a(0-8778) {NAME if#3:conc#6 TYPE CONCATENATE PAR 0-8643 XREFS 56768 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8777 {}}} SUCCS {{259 0 0-8779 {}}} CYCLES {}}
set a(0-8779) {NAME if#3:conc TYPE CONCATENATE PAR 0-8643 XREFS 56769 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8778 {}}} SUCCS {{258 0 0-8787 {}}} CYCLES {}}
set a(0-8780) {NAME asn#282 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56770 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {} SUCCS {{259 0 0-8781 {}}} CYCLES {}}
set a(0-8781) {NAME slc(vga_xy#1)#2 TYPE READSLICE PAR 0-8643 XREFS 56771 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8780 {}}} SUCCS {{259 0 0-8782 {}}} CYCLES {}}
set a(0-8782) {NAME if#3:not#2 TYPE NOT PAR 0-8643 XREFS 56772 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8781 {}}} SUCCS {{259 0 0-8783 {}}} CYCLES {}}
set a(0-8783) {NAME if#3:conc#1 TYPE CONCATENATE PAR 0-8643 XREFS 56773 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8782 {}}} SUCCS {{258 0 0-8786 {}}} CYCLES {}}
set a(0-8784) {NAME asn#283 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56774 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {} SUCCS {{259 0 0-8785 {}}} CYCLES {}}
set a(0-8785) {NAME slc(vga_xy#1)#16 TYPE READSLICE PAR 0-8643 XREFS 56775 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{259 0 0-8784 {}}} SUCCS {{259 0 0-8786 {}}} CYCLES {}}
set a(0-8786) {NAME if#3:conc#7 TYPE CONCATENATE PAR 0-8643 XREFS 56776 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 2 0.034774599999999996} PREDS {{258 0 0-8783 {}} {259 0 0-8785 {}}} SUCCS {{259 0 0-8787 {}}} CYCLES {}}
set a(0-8787) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,0,6) AREA_SCORE 6.28 QUANTITY 1 NAME if#3:acc#3 TYPE ACCU DELAY {0.94 ns} LIBRARY_DELAY {0.94 ns} PAR 0-8643 XREFS 56777 LOC {1 0.0 1 0.30477282499999997 1 0.30477282499999997 1 0.363372534496936 2 0.09337430949693606} PREDS {{258 0 0-8779 {}} {259 0 0-8786 {}}} SUCCS {{259 0 0-8788 {}}} CYCLES {}}
set a(0-8788) {NAME if#3:slc#1 TYPE READSLICE PAR 0-8643 XREFS 56778 LOC {1 0.05859975 1 0.363372575 1 0.363372575 2 0.09337435} PREDS {{259 0 0-8787 {}}} SUCCS {{259 0 0-8789 {}}} CYCLES {}}
set a(0-8789) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME acc#15 TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 56779 LOC {1 0.1017917 1 0.363372575 1 0.363372575 1 0.41181715949693604 2 0.14181893449693606} PREDS {{258 0 0-8774 {}} {259 0 0-8788 {}}} SUCCS {{259 0 0-8790 {}} {258 0 0-8794 {}} {258 0 0-8795 {}} {258 0 0-8799 {}}} CYCLES {}}
set a(0-8790) {NAME if#3:slc(acc.imod#2)#3 TYPE READSLICE PAR 0-8643 XREFS 56780 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{259 0 0-8789 {}}} SUCCS {{259 0 0-8791 {}}} CYCLES {}}
set a(0-8791) {NAME if#3:not#3 TYPE NOT PAR 0-8643 XREFS 56781 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{259 0 0-8790 {}}} SUCCS {{259 0 0-8792 {}}} CYCLES {}}
set a(0-8792) {NAME if#3:conc#2 TYPE CONCATENATE PAR 0-8643 XREFS 56782 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{259 0 0-8791 {}}} SUCCS {{259 0 0-8793 {}}} CYCLES {}}
set a(0-8793) {NAME if#3:conc#9 TYPE CONCATENATE PAR 0-8643 XREFS 56783 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{259 0 0-8792 {}}} SUCCS {{258 0 0-8797 {}}} CYCLES {}}
set a(0-8794) {NAME if#3:slc(acc.imod#2)#1 TYPE READSLICE PAR 0-8643 XREFS 56784 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{258 0 0-8789 {}}} SUCCS {{258 0 0-8796 {}}} CYCLES {}}
set a(0-8795) {NAME if#3:slc(acc.imod#2) TYPE READSLICE PAR 0-8643 XREFS 56785 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{258 0 0-8789 {}}} SUCCS {{259 0 0-8796 {}}} CYCLES {}}
set a(0-8796) {NAME if#3:conc#10 TYPE CONCATENATE PAR 0-8643 XREFS 56786 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.14181897499999999} PREDS {{258 0 0-8794 {}} {259 0 0-8795 {}}} SUCCS {{259 0 0-8797 {}}} CYCLES {}}
set a(0-8797) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME if#3:acc#5 TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 56787 LOC {1 0.150236325 1 0.4118172 1 0.4118172 1 0.46026178449693605 2 0.19026355949693605} PREDS {{258 0 0-8793 {}} {259 0 0-8796 {}}} SUCCS {{259 0 0-8798 {}}} CYCLES {}}
set a(0-8798) {NAME if#3:slc#2 TYPE READSLICE PAR 0-8643 XREFS 56788 LOC {1 0.19868095 1 0.46026182499999996 1 0.46026182499999996 2 0.1902636} PREDS {{259 0 0-8797 {}}} SUCCS {{258 0 0-8801 {}}} CYCLES {}}
set a(0-8799) {NAME if#3:slc(acc.imod#2)#2 TYPE READSLICE PAR 0-8643 XREFS 56789 LOC {1 0.150236325 1 0.4118172 1 0.4118172 2 0.1902636} PREDS {{258 0 0-8789 {}}} SUCCS {{259 0 0-8800 {}}} CYCLES {}}
set a(0-8800) {NAME if#3:conc#8 TYPE CONCATENATE PAR 0-8643 XREFS 56790 LOC {1 0.150236325 1 0.46026182499999996 1 0.46026182499999996 2 0.1902636} PREDS {{259 0 0-8799 {}}} SUCCS {{259 0 0-8801 {}}} CYCLES {}}
set a(0-8801) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,0,4,0,5) AREA_SCORE 5.29 QUANTITY 3 NAME if#3:acc#1 TYPE ACCU DELAY {0.85 ns} LIBRARY_DELAY {0.85 ns} PAR 0-8643 XREFS 56791 LOC {1 0.19868095 1 0.46026182499999996 1 0.46026182499999996 1 0.5136088451789504 2 0.2436106201789505} PREDS {{258 0 0-8798 {}} {259 0 0-8800 {}}} SUCCS {{259 0 0-8802 {}} {258 0 0-8805 {}}} CYCLES {}}
set a(0-8802) {NAME slc(exs.imod) TYPE READSLICE PAR 0-8643 XREFS 56792 LOC {1 0.252028025 1 0.5136088999999999 1 0.5136088999999999 2 0.243610675} PREDS {{259 0 0-8801 {}}} SUCCS {{259 0 0-8803 {}}} CYCLES {}}
set a(0-8803) {NAME if#3:not TYPE NOT PAR 0-8643 XREFS 56793 LOC {1 0.252028025 1 0.5136088999999999 1 0.5136088999999999 2 0.243610675} PREDS {{259 0 0-8802 {}}} SUCCS {{259 0 0-8804 {}}} CYCLES {}}
set a(0-8804) {NAME if#3:xor TYPE XOR PAR 0-8643 XREFS 56794 LOC {1 0.252028025 1 0.5136088999999999 1 0.5136088999999999 2 0.243610675} PREDS {{259 0 0-8803 {}}} SUCCS {{259 0 0-8805 {}}} CYCLES {}}
set a(0-8805) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,1,2,1,5) AREA_SCORE 5.00 QUANTITY 5 NAME if#3:acc TYPE ACCU DELAY {0.70 ns} LIBRARY_DELAY {0.70 ns} PAR 0-8643 XREFS 56795 LOC {1 0.252028025 1 0.5136088999999999 1 0.5136088999999999 1 0.5571970148622738 2 0.2871987898622739} PREDS {{258 0 0-8801 {}} {259 0 0-8804 {}}} SUCCS {{259 0 0-8806 {}} {258 0 0-8807 {}} {258 0 0-8808 {}} {258 0 0-8809 {}}} CYCLES {}}
set a(0-8806) {NAME slc(if#3:acc.svs) TYPE READSLICE PAR 0-8643 XREFS 56796 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{259 0 0-8805 {}}} SUCCS {{258 0 0-8810 {}}} CYCLES {}}
set a(0-8807) {NAME slc(if#3:acc.svs)#1 TYPE READSLICE PAR 0-8643 XREFS 56797 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{258 0 0-8805 {}}} SUCCS {{258 0 0-8810 {}}} CYCLES {}}
set a(0-8808) {NAME slc(if#3:acc.svs)#2 TYPE READSLICE PAR 0-8643 XREFS 56798 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{258 0 0-8805 {}}} SUCCS {{258 0 0-8810 {}}} CYCLES {}}
set a(0-8809) {NAME slc(if#3:acc.svs)#3 TYPE READSLICE PAR 0-8643 XREFS 56799 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{258 0 0-8805 {}}} SUCCS {{259 0 0-8810 {}}} CYCLES {}}
set a(0-8810) {NAME or TYPE OR PAR 0-8643 XREFS 56800 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{258 0 0-8808 {}} {258 0 0-8807 {}} {258 0 0-8806 {}} {259 0 0-8809 {}}} SUCCS {{258 0 0-8812 {}} {258 0 0-8815 {}}} CYCLES {}}
set a(0-8811) {NAME asn#284 TYPE ASSIGN PAR 0-8643 XREFS 56801 LOC {0 1.0 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{262 0 0-9259 {}}} SUCCS {{258 0 0-8813 {}} {256 0 0-9259 {}}} CYCLES {}}
set a(0-8812) {NAME exs TYPE SIGNEXTEND PAR 0-8643 XREFS 56802 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 2 0.28719885} PREDS {{258 0 0-8810 {}}} SUCCS {{259 0 0-8813 {}}} CYCLES {}}
set a(0-8813) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(4,2) AREA_SCORE 2.92 QUANTITY 2 NAME and TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 56803 LOC {1 0.2956162 1 0.5571970749999999 1 0.5571970749999999 1 0.5736038062638539 2 0.3036055812638539} PREDS {{258 0 0-8811 {}} {259 0 0-8812 {}}} SUCCS {{258 0 0-8896 {}} {258 0 0-8897 {}}} CYCLES {}}
set a(0-8814) {NAME asn#285 TYPE ASSIGN PAR 0-8643 XREFS 56804 LOC {0 1.0 1 0.6701634 1 0.6701634 2 0.462074} PREDS {{262 0 0-9260 {}}} SUCCS {{258 0 0-8816 {}} {256 0 0-9260 {}}} CYCLES {}}
set a(0-8815) {NAME exs#3 TYPE SIGNEXTEND PAR 0-8643 XREFS 56805 LOC {1 0.2956162 1 0.6701634 1 0.6701634 2 0.462074} PREDS {{258 0 0-8810 {}}} SUCCS {{259 0 0-8816 {}}} CYCLES {}}
set a(0-8816) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(4,2) AREA_SCORE 2.92 QUANTITY 2 NAME and#2 TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 56806 LOC {1 0.2956162 1 0.6701634 1 0.6701634 1 0.6865701312638539 2 0.4784807312638539} PREDS {{258 0 0-8814 {}} {259 0 0-8815 {}}} SUCCS {{258 0 0-8923 {}} {258 0 0-8924 {}}} CYCLES {}}
set a(0-8817) {NAME if#4:asn TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56807 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8818 {}}} CYCLES {}}
set a(0-8818) {NAME if#4:slc(vga_xy#1) TYPE READSLICE PAR 0-8643 XREFS 56808 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8817 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8819) {NAME if#4:asn#1 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56809 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8820 {}}} CYCLES {}}
set a(0-8820) {NAME if#4:slc(vga_xy#1)#1 TYPE READSLICE PAR 0-8643 XREFS 56810 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8819 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8821) {NAME if#4:asn#2 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56811 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8822 {}}} CYCLES {}}
set a(0-8822) {NAME if#4:slc(vga_xy#1)#2 TYPE READSLICE PAR 0-8643 XREFS 56812 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8821 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8823) {NAME if#4:asn#3 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56813 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8824 {}}} CYCLES {}}
set a(0-8824) {NAME if#4:slc(vga_xy#1)#3 TYPE READSLICE PAR 0-8643 XREFS 56814 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8823 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8825) {NAME if#4:asn#4 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56815 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8826 {}}} CYCLES {}}
set a(0-8826) {NAME if#4:slc(vga_xy#1)#4 TYPE READSLICE PAR 0-8643 XREFS 56816 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8825 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8827) {NAME if#4:asn#5 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56817 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8828 {}}} CYCLES {}}
set a(0-8828) {NAME if#4:slc(vga_xy#1)#5 TYPE READSLICE PAR 0-8643 XREFS 56818 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8827 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8829) {NAME if#4:asn#6 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56819 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8830 {}}} CYCLES {}}
set a(0-8830) {NAME if#4:slc(vga_xy#1)#6 TYPE READSLICE PAR 0-8643 XREFS 56820 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8829 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8831) {NAME if#4:asn#7 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56821 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8832 {}}} CYCLES {}}
set a(0-8832) {NAME if#4:slc(vga_xy#1)#7 TYPE READSLICE PAR 0-8643 XREFS 56822 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8831 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8833) {NAME if#4:asn#8 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56823 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8834 {}}} CYCLES {}}
set a(0-8834) {NAME if#4:slc(vga_xy#1)#8 TYPE READSLICE PAR 0-8643 XREFS 56824 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8833 {}}} SUCCS {{258 0 0-8837 {}}} CYCLES {}}
set a(0-8835) {NAME if#4:asn#9 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56825 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {} SUCCS {{259 0 0-8836 {}}} CYCLES {}}
set a(0-8836) {NAME if#4:slc(vga_xy#1)#9 TYPE READSLICE PAR 0-8643 XREFS 56826 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8835 {}}} SUCCS {{259 0 0-8837 {}}} CYCLES {}}
set a(0-8837) {NAME if#4:nor TYPE NOR PAR 0-8643 XREFS 56827 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{258 0 0-8834 {}} {258 0 0-8832 {}} {258 0 0-8830 {}} {258 0 0-8828 {}} {258 0 0-8826 {}} {258 0 0-8824 {}} {258 0 0-8822 {}} {258 0 0-8820 {}} {258 0 0-8818 {}} {259 0 0-8836 {}}} SUCCS {{259 0 0-8838 {}} {258 0 0-8860 {}} {258 0 0-9139 {}} {258 0 0-9162 {}}} CYCLES {}}
set a(0-8838) {NAME asel TYPE SELECT PAR 0-8643 XREFS 56828 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8837 {}}} SUCCS {{146 0 0-8839 {}} {146 0 0-8840 {}} {146 0 0-8841 {}} {146 0 0-8842 {}} {146 0 0-8843 {}} {146 0 0-8844 {}} {146 0 0-8845 {}} {146 0 0-8846 {}} {146 0 0-8847 {}} {146 0 0-8848 {}} {146 0 0-8849 {}} {146 0 0-8850 {}} {146 0 0-8851 {}} {146 0 0-8852 {}} {146 0 0-8853 {}} {146 0 0-8854 {}} {146 0 0-8855 {}} {146 0 0-8856 {}} {146 0 0-8857 {}} {146 0 0-8858 {}} {146 0 0-8859 {}}} CYCLES {}}
set a(0-8839) {NAME if#4:asn#10 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56829 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8840 {}}} CYCLES {}}
set a(0-8840) {NAME if#4:slc(vga_xy#1)#10 TYPE READSLICE PAR 0-8643 XREFS 56830 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8839 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8841) {NAME if#4:asn#11 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56831 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8842 {}}} CYCLES {}}
set a(0-8842) {NAME if#4:slc(vga_xy#1)#11 TYPE READSLICE PAR 0-8643 XREFS 56832 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8841 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8843) {NAME if#4:asn#12 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56833 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8844 {}}} CYCLES {}}
set a(0-8844) {NAME if#4:slc(vga_xy#1)#12 TYPE READSLICE PAR 0-8643 XREFS 56834 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8843 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8845) {NAME if#4:asn#13 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56835 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8846 {}}} CYCLES {}}
set a(0-8846) {NAME if#4:slc(vga_xy#1)#13 TYPE READSLICE PAR 0-8643 XREFS 56836 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8845 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8847) {NAME if#4:asn#14 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56837 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8848 {}}} CYCLES {}}
set a(0-8848) {NAME if#4:slc(vga_xy#1)#14 TYPE READSLICE PAR 0-8643 XREFS 56838 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8847 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8849) {NAME if#4:asn#15 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56839 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8850 {}}} CYCLES {}}
set a(0-8850) {NAME if#4:slc(vga_xy#1)#15 TYPE READSLICE PAR 0-8643 XREFS 56840 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8849 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8851) {NAME if#4:asn#16 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56841 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8852 {}}} CYCLES {}}
set a(0-8852) {NAME if#4:slc(vga_xy#1)#16 TYPE READSLICE PAR 0-8643 XREFS 56842 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8851 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8853) {NAME if#4:asn#17 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56843 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8854 {}}} CYCLES {}}
set a(0-8854) {NAME if#4:slc(vga_xy#1)#17 TYPE READSLICE PAR 0-8643 XREFS 56844 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8853 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8855) {NAME if#4:asn#18 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56845 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8856 {}}} CYCLES {}}
set a(0-8856) {NAME if#4:slc(vga_xy#1)#18 TYPE READSLICE PAR 0-8643 XREFS 56846 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8855 {}}} SUCCS {{258 0 0-8859 {}}} CYCLES {}}
set a(0-8857) {NAME if#4:asn#19 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56847 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}}} SUCCS {{259 0 0-8858 {}}} CYCLES {}}
set a(0-8858) {NAME if#4:slc(vga_xy#1)#19 TYPE READSLICE PAR 0-8643 XREFS 56848 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {259 0 0-8857 {}}} SUCCS {{259 0 0-8859 {}}} CYCLES {}}
set a(0-8859) {NAME aif:nor TYPE NOR PAR 0-8643 XREFS 56849 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{146 0 0-8838 {}} {258 0 0-8856 {}} {258 0 0-8854 {}} {258 0 0-8852 {}} {258 0 0-8850 {}} {258 0 0-8848 {}} {258 0 0-8846 {}} {258 0 0-8844 {}} {258 0 0-8842 {}} {258 0 0-8840 {}} {259 0 0-8858 {}}} SUCCS {{259 0 0-8860 {}}} CYCLES {}}
set a(0-8860) {NAME if#4:and TYPE AND PAR 0-8643 XREFS 56850 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{258 0 0-8837 {}} {258 0 0-8663 {}} {259 0 0-8859 {}}} SUCCS {{258 0 0-8862 {}} {258 0 0-8866 {}} {258 0 0-8870 {}} {258 0 0-8874 {}}} CYCLES {}}
set a(0-8861) {NAME asn#286 TYPE ASSIGN PAR 0-8643 XREFS 56851 LOC {0 1.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{262 0 0-9261 {}}} SUCCS {{258 0 0-8864 {}} {256 0 0-9261 {}}} CYCLES {}}
set a(0-8862) {NAME not#33 TYPE NOT PAR 0-8643 XREFS 56852 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{258 0 0-8860 {}}} SUCCS {{259 0 0-8863 {}}} CYCLES {}}
set a(0-8863) {NAME exs#4 TYPE SIGNEXTEND PAR 0-8643 XREFS 56853 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8862 {}}} SUCCS {{259 0 0-8864 {}}} CYCLES {}}
set a(0-8864) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(10,2) AREA_SCORE 7.30 QUANTITY 5 NAME and#3 TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 56854 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 1 0.6886972062638539 2 0.41869898126385385} PREDS {{258 0 0-8861 {}} {259 0 0-8863 {}}} SUCCS {{258 0 0-8940 {}} {258 0 0-8941 {}} {258 0 0-8942 {}} {258 0 0-8943 {}} {258 0 0-8944 {}} {258 0 0-8945 {}} {258 0 0-8946 {}} {258 0 0-8947 {}} {258 0 0-8948 {}} {258 0 0-8949 {}} {258 0 0-8957 {}}} CYCLES {}}
set a(0-8865) {NAME asn#287 TYPE ASSIGN PAR 0-8643 XREFS 56855 LOC {0 1.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{262 0 0-9262 {}}} SUCCS {{258 0 0-8868 {}} {256 0 0-9262 {}}} CYCLES {}}
set a(0-8866) {NAME not#34 TYPE NOT PAR 0-8643 XREFS 56856 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{258 0 0-8860 {}}} SUCCS {{259 0 0-8867 {}}} CYCLES {}}
set a(0-8867) {NAME exs#5 TYPE SIGNEXTEND PAR 0-8643 XREFS 56857 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 2 0.40229224999999996} PREDS {{259 0 0-8866 {}}} SUCCS {{259 0 0-8868 {}}} CYCLES {}}
set a(0-8868) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(10,2) AREA_SCORE 7.30 QUANTITY 5 NAME and#4 TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 56858 LOC {1 0.0 1 0.6722904749999999 1 0.6722904749999999 1 0.6886972062638539 2 0.41869898126385385} PREDS {{258 0 0-8865 {}} {259 0 0-8867 {}}} SUCCS {{258 0 0-8930 {}} {258 0 0-8931 {}} {258 0 0-8932 {}} {258 0 0-8933 {}} {258 0 0-8934 {}} {258 0 0-8935 {}} {258 0 0-8936 {}} {258 0 0-8937 {}} {258 0 0-8938 {}} {258 0 0-8939 {}} {258 0 0-8959 {}}} CYCLES {}}
set a(0-8869) {NAME asn#288 TYPE ASSIGN PAR 0-8643 XREFS 56859 LOC {0 1.0 1 0.7852568 1 0.7852568 2 0.5771674} PREDS {{262 0 0-9263 {}}} SUCCS {{258 0 0-8872 {}} {256 0 0-9263 {}}} CYCLES {}}
set a(0-8870) {NAME not#35 TYPE NOT PAR 0-8643 XREFS 56860 LOC {1 0.0 1 0.7852568 1 0.7852568 2 0.5771674} PREDS {{258 0 0-8860 {}}} SUCCS {{259 0 0-8871 {}}} CYCLES {}}
set a(0-8871) {NAME exs#6 TYPE SIGNEXTEND PAR 0-8643 XREFS 56861 LOC {1 0.0 1 0.7852568 1 0.7852568 2 0.5771674} PREDS {{259 0 0-8870 {}}} SUCCS {{259 0 0-8872 {}}} CYCLES {}}
set a(0-8872) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(10,2) AREA_SCORE 7.30 QUANTITY 5 NAME and#5 TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 56862 LOC {1 0.0 1 0.7852568 1 0.7852568 1 0.8016635312638539 2 0.5935741312638539} PREDS {{258 0 0-8869 {}} {259 0 0-8871 {}}} SUCCS {{258 0 0-8975 {}} {258 0 0-8976 {}} {258 0 0-8977 {}} {258 0 0-8978 {}} {258 0 0-8979 {}} {258 0 0-8980 {}} {258 0 0-8981 {}} {258 0 0-8982 {}} {258 0 0-8983 {}} {258 0 0-8984 {}} {258 0 0-8992 {}}} CYCLES {}}
set a(0-8873) {NAME asn#289 TYPE ASSIGN PAR 0-8643 XREFS 56863 LOC {0 1.0 1 0.7852568 1 0.7852568 2 0.5771674} PREDS {{262 0 0-9264 {}}} SUCCS {{258 0 0-8876 {}} {256 0 0-9264 {}}} CYCLES {}}
set a(0-8874) {NAME not#10 TYPE NOT PAR 0-8643 XREFS 56864 LOC {1 0.0 1 0.7852568 1 0.7852568 2 0.5771674} PREDS {{258 0 0-8860 {}}} SUCCS {{259 0 0-8875 {}}} CYCLES {}}
set a(0-8875) {NAME exs#7 TYPE SIGNEXTEND PAR 0-8643 XREFS 56865 LOC {1 0.0 1 0.7852568 1 0.7852568 2 0.5771674} PREDS {{259 0 0-8874 {}}} SUCCS {{259 0 0-8876 {}}} CYCLES {}}
set a(0-8876) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(10,2) AREA_SCORE 7.30 QUANTITY 5 NAME and#6 TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 56866 LOC {1 0.0 1 0.7852568 1 0.7852568 1 0.8016635312638539 2 0.5935741312638539} PREDS {{258 0 0-8873 {}} {259 0 0-8875 {}}} SUCCS {{258 0 0-8965 {}} {258 0 0-8966 {}} {258 0 0-8967 {}} {258 0 0-8968 {}} {258 0 0-8969 {}} {258 0 0-8970 {}} {258 0 0-8971 {}} {258 0 0-8972 {}} {258 0 0-8973 {}} {258 0 0-8974 {}} {258 0 0-8994 {}}} CYCLES {}}
set a(0-8877) {NAME MAC1:slc(MAC1:acc.psp.sg1) TYPE READSLICE PAR 0-8643 XREFS 56867 LOC {1 0.350211275 1 0.366879475 1 0.366879475 2 0.09688125} PREDS {{258 0 0-8696 {}}} SUCCS {{259 0 0-8878 {}}} CYCLES {}}
set a(0-8878) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,0,4,0,5) AREA_SCORE 5.29 QUANTITY 3 NAME if#5:acc#2 TYPE ACCU DELAY {0.85 ns} LIBRARY_DELAY {0.85 ns} PAR 0-8643 XREFS 56868 LOC {1 0.350211275 1 0.366879475 1 0.366879475 1 0.4202264951789505 2 0.1502282701789505} PREDS {{259 0 0-8877 {}}} SUCCS {{259 0 0-8879 {}}} CYCLES {}}
set a(0-8879) {NAME slc TYPE READSLICE PAR 0-8643 XREFS 56869 LOC {1 0.40355834999999995 1 0.42022655 1 0.42022655 2 0.150228325} PREDS {{259 0 0-8878 {}}} SUCCS {{259 0 0-8880 {}} {258 0 0-8886 {}}} CYCLES {}}
set a(0-8880) {NAME asel#1 TYPE SELECT PAR 0-8643 XREFS 56870 LOC {1 0.40355834999999995 1 0.42022655 1 0.42022655 2 0.150228325} PREDS {{259 0 0-8879 {}}} SUCCS {{146 0 0-8881 {}} {146 0 0-8882 {}} {146 0 0-8883 {}} {146 0 0-8884 {}} {146 0 0-8885 {}}} CYCLES {}}
set a(0-8881) {NAME MAC1:slc(MAC1:acc.psp.sg1)#1 TYPE READSLICE PAR 0-8643 XREFS 56871 LOC {1 0.40355834999999995 1 0.42022655 1 0.42022655 2 0.150228325} PREDS {{146 0 0-8880 {}} {258 0 0-8696 {}}} SUCCS {{259 0 0-8882 {}}} CYCLES {}}
set a(0-8882) {NAME aif#1:not#1 TYPE NOT PAR 0-8643 XREFS 56872 LOC {1 0.40355834999999995 1 0.42022655 1 0.42022655 2 0.150228325} PREDS {{146 0 0-8880 {}} {259 0 0-8881 {}}} SUCCS {{259 0 0-8883 {}}} CYCLES {}}
set a(0-8883) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(9,0,3,1,10) AREA_SCORE 10.00 QUANTITY 1 NAME aif#1:acc TYPE ACCU DELAY {1.08 ns} LIBRARY_DELAY {1.08 ns} PAR 0-8643 XREFS 56873 LOC {1 0.40355834999999995 1 0.42022655 1 0.42022655 1 0.4879713487783222 2 0.21797312377832223} PREDS {{146 0 0-8880 {}} {259 0 0-8882 {}}} SUCCS {{259 0 0-8884 {}}} CYCLES {}}
set a(0-8884) {NAME aif#1:slc TYPE READSLICE PAR 0-8643 XREFS 56874 LOC {1 0.4713032 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{146 0 0-8880 {}} {259 0 0-8883 {}}} SUCCS {{259 0 0-8885 {}}} CYCLES {}}
set a(0-8885) {NAME if#5:not TYPE NOT PAR 0-8643 XREFS 56875 LOC {1 0.4713032 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{146 0 0-8880 {}} {259 0 0-8884 {}}} SUCCS {{258 0 0-8887 {}}} CYCLES {}}
set a(0-8886) {NAME if#5:not#3 TYPE NOT PAR 0-8643 XREFS 56876 LOC {1 0.40355834999999995 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{258 0 0-8879 {}}} SUCCS {{259 0 0-8887 {}}} CYCLES {}}
set a(0-8887) {NAME if#5:and TYPE AND PAR 0-8643 XREFS 56877 LOC {1 0.4713032 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{258 0 0-8885 {}} {258 0 0-8662 {}} {259 0 0-8886 {}}} SUCCS {{259 0 0-8888 {}} {258 0 0-8894 {}}} CYCLES {}}
set a(0-8888) {NAME asel#3 TYPE SELECT PAR 0-8643 XREFS 56878 LOC {1 0.4713032 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{259 0 0-8887 {}}} SUCCS {{146 0 0-8889 {}} {146 0 0-8890 {}} {146 0 0-8891 {}} {146 0 0-8892 {}} {146 0 0-8893 {}}} CYCLES {}}
set a(0-8889) {NAME aif#3:aif:not#1 TYPE NOT PAR 0-8643 XREFS 56879 LOC {1 0.4713032 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{146 0 0-8888 {}} {258 0 0-8728 {}}} SUCCS {{259 0 0-8890 {}}} CYCLES {}}
set a(0-8890) {NAME aif#3:aif:conc TYPE CONCATENATE PAR 0-8643 XREFS 56880 LOC {1 0.4713032 1 0.4879714 1 0.4879714 2 0.217973175} PREDS {{146 0 0-8888 {}} {259 0 0-8889 {}}} SUCCS {{259 0 0-8891 {}}} CYCLES {}}
set a(0-8891) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#3:aif:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56881 LOC {1 0.4713032 1 0.4879714 1 0.4879714 1 0.5736038093138832 2 0.3036055843138832} PREDS {{146 0 0-8888 {}} {259 0 0-8890 {}}} SUCCS {{259 0 0-8892 {}}} CYCLES {}}
set a(0-8892) {NAME aif#3:aif:slc TYPE READSLICE PAR 0-8643 XREFS 56882 LOC {1 0.55693565 1 0.57360385 1 0.57360385 2 0.303605625} PREDS {{146 0 0-8888 {}} {259 0 0-8891 {}}} SUCCS {{259 0 0-8893 {}}} CYCLES {}}
set a(0-8893) {NAME if#5:not#1 TYPE NOT PAR 0-8643 XREFS 56883 LOC {1 0.55693565 1 0.57360385 1 0.57360385 2 0.303605625} PREDS {{146 0 0-8888 {}} {259 0 0-8892 {}}} SUCCS {{259 0 0-8894 {}}} CYCLES {}}
set a(0-8894) {NAME if#5:and#1 TYPE AND PAR 0-8643 XREFS 56884 LOC {1 0.55693565 1 0.57360385 1 0.57360385 2 0.303605625} PREDS {{258 0 0-8887 {}} {258 0 0-8661 {}} {259 0 0-8893 {}}} SUCCS {{259 0 0-8895 {}} {258 0 0-8897 {}}} CYCLES {}}
set a(0-8895) {NAME asel#7 TYPE SELECT PAR 0-8643 XREFS 56885 LOC {1 0.55693565 1 0.57360385 1 0.57360385 2 0.303605625} PREDS {{259 0 0-8894 {}}} SUCCS {{146 0 0-8896 {}}} CYCLES {}}
set a(0-8896) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,1,2,1,5) AREA_SCORE 5.00 QUANTITY 5 NAME if#5:acc TYPE ACCU DELAY {0.70 ns} LIBRARY_DELAY {0.70 ns} PAR 0-8643 XREFS 56886 LOC {1 0.55693565 1 0.57360385 1 0.57360385 1 0.6171919648622739 2 0.34719373986227386} PREDS {{146 0 0-8895 {}} {258 0 0-8813 {}}} SUCCS {{259 0 0-8897 {}}} CYCLES {}}
set a(0-8897) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(4,1,2) AREA_SCORE 3.68 QUANTITY 3 NAME if#5:mux#2 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 56887 LOC {1 0.600523825 1 0.6171920249999999 1 0.6171920249999999 1 0.6402525874999999 2 0.3702543625} PREDS {{258 0 0-8894 {}} {258 0 0-8813 {}} {258 0 0-8660 {}} {259 0 0-8896 {}}} SUCCS {{258 0 0-8925 {}} {258 0 0-9259 {}}} CYCLES {}}
set a(0-8898) {NAME aif#11:not#1 TYPE NOT PAR 0-8643 XREFS 56888 LOC {1 0.350211275 1 0.3717451 1 0.3717451 2 0.1636557} PREDS {{258 0 0-8696 {}}} SUCCS {{259 0 0-8899 {}}} CYCLES {}}
set a(0-8899) {NAME aif#11:conc TYPE CONCATENATE PAR 0-8643 XREFS 56889 LOC {1 0.350211275 1 0.3717451 1 0.3717451 2 0.1636557} PREDS {{259 0 0-8898 {}}} SUCCS {{259 0 0-8900 {}}} CYCLES {}}
set a(0-8900) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#11:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56890 LOC {1 0.350211275 1 0.3717451 1 0.3717451 1 0.4573775093138832 2 0.24928810931388318} PREDS {{259 0 0-8899 {}}} SUCCS {{259 0 0-8901 {}}} CYCLES {}}
set a(0-8901) {NAME aif#11:slc TYPE READSLICE PAR 0-8643 XREFS 56891 LOC {1 0.43584372499999996 1 0.45737754999999997 1 0.45737754999999997 2 0.24928815} PREDS {{259 0 0-8900 {}}} SUCCS {{259 0 0-8902 {}} {258 0 0-8908 {}}} CYCLES {}}
set a(0-8902) {NAME asel#13 TYPE SELECT PAR 0-8643 XREFS 56892 LOC {1 0.43584372499999996 1 0.45737754999999997 1 0.45737754999999997 2 0.24928815} PREDS {{259 0 0-8901 {}}} SUCCS {{146 0 0-8903 {}} {146 0 0-8904 {}} {146 0 0-8905 {}} {146 0 0-8906 {}} {146 0 0-8907 {}}} CYCLES {}}
set a(0-8903) {NAME aif#13:aif:not#1 TYPE NOT PAR 0-8643 XREFS 56893 LOC {1 0.43584372499999996 1 0.45737754999999997 1 0.45737754999999997 2 0.24928815} PREDS {{146 0 0-8902 {}} {258 0 0-8728 {}}} SUCCS {{259 0 0-8904 {}}} CYCLES {}}
set a(0-8904) {NAME aif#13:aif:conc TYPE CONCATENATE PAR 0-8643 XREFS 56894 LOC {1 0.43584372499999996 1 0.45737754999999997 1 0.45737754999999997 2 0.24928815} PREDS {{146 0 0-8902 {}} {259 0 0-8903 {}}} SUCCS {{259 0 0-8905 {}}} CYCLES {}}
set a(0-8905) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#13:aif:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56895 LOC {1 0.43584372499999996 1 0.45737754999999997 1 0.45737754999999997 1 0.5430099593138832 2 0.3349205593138832} PREDS {{146 0 0-8902 {}} {259 0 0-8904 {}}} SUCCS {{259 0 0-8906 {}}} CYCLES {}}
set a(0-8906) {NAME aif#13:aif:slc TYPE READSLICE PAR 0-8643 XREFS 56896 LOC {1 0.521476175 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{146 0 0-8902 {}} {259 0 0-8905 {}}} SUCCS {{259 0 0-8907 {}}} CYCLES {}}
set a(0-8907) {NAME if#6:not#1 TYPE NOT PAR 0-8643 XREFS 56897 LOC {1 0.521476175 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{146 0 0-8902 {}} {259 0 0-8906 {}}} SUCCS {{258 0 0-8909 {}}} CYCLES {}}
set a(0-8908) {NAME if#6:not TYPE NOT PAR 0-8643 XREFS 56898 LOC {1 0.43584372499999996 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{258 0 0-8901 {}}} SUCCS {{259 0 0-8909 {}}} CYCLES {}}
set a(0-8909) {NAME if#6:and TYPE AND PAR 0-8643 XREFS 56899 LOC {1 0.521476175 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{258 0 0-8907 {}} {258 0 0-8659 {}} {259 0 0-8908 {}}} SUCCS {{259 0 0-8910 {}} {258 0 0-8921 {}}} CYCLES {}}
set a(0-8910) {NAME asel#17 TYPE SELECT PAR 0-8643 XREFS 56900 LOC {1 0.521476175 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{259 0 0-8909 {}}} SUCCS {{146 0 0-8911 {}} {146 0 0-8912 {}} {130 0 0-8913 {}} {130 0 0-8914 {}}} CYCLES {}}
set a(0-8911) {NAME MAC1:slc(MAC1:acc#40.psp.sg1) TYPE READSLICE PAR 0-8643 XREFS 56901 LOC {1 0.521476175 1 0.54301 1 0.54301 2 0.33492059999999996} PREDS {{146 0 0-8910 {}} {258 0 0-8760 {}}} SUCCS {{259 0 0-8912 {}}} CYCLES {}}
set a(0-8912) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(7,0,7,1,8) AREA_SCORE 8.00 QUANTITY 1 NAME if#6:acc#2 TYPE ACCU DELAY {0.93 ns} LIBRARY_DELAY {0.93 ns} PAR 0-8643 XREFS 56902 LOC {1 0.521476175 1 0.54301 1 0.54301 1 0.6010441879329679 2 0.39295478793296784} PREDS {{146 0 0-8910 {}} {259 0 0-8911 {}}} SUCCS {{259 0 0-8913 {}}} CYCLES {}}
set a(0-8913) {NAME aif#17:slc TYPE READSLICE PAR 0-8643 XREFS 56903 LOC {1 0.5795104249999999 1 0.60104425 1 0.60104425 2 0.39295484999999997} PREDS {{130 0 0-8910 {}} {259 0 0-8912 {}}} SUCCS {{259 0 0-8914 {}} {258 0 0-8920 {}}} CYCLES {}}
set a(0-8914) {NAME aif#17:asel TYPE SELECT PAR 0-8643 XREFS 56904 LOC {1 0.5795104249999999 1 0.60104425 1 0.60104425 2 0.39295484999999997} PREDS {{130 0 0-8910 {}} {259 0 0-8913 {}}} SUCCS {{146 0 0-8915 {}} {146 0 0-8916 {}} {146 0 0-8917 {}} {146 0 0-8918 {}} {146 0 0-8919 {}}} CYCLES {}}
set a(0-8915) {NAME aif#17:aif:not#1 TYPE NOT PAR 0-8643 XREFS 56905 LOC {1 0.5795104249999999 1 0.60104425 1 0.60104425 2 0.39295484999999997} PREDS {{146 0 0-8914 {}} {258 0 0-8760 {}}} SUCCS {{259 0 0-8916 {}}} CYCLES {}}
set a(0-8916) {NAME aif#17:aif:conc TYPE CONCATENATE PAR 0-8643 XREFS 56906 LOC {1 0.5795104249999999 1 0.60104425 1 0.60104425 2 0.39295484999999997} PREDS {{146 0 0-8914 {}} {259 0 0-8915 {}}} SUCCS {{259 0 0-8917 {}}} CYCLES {}}
set a(0-8917) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME aif#17:aif:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 56907 LOC {1 0.5795104249999999 1 0.60104425 1 0.60104425 1 0.6865701313734283 2 0.47848073137342834} PREDS {{146 0 0-8914 {}} {259 0 0-8916 {}}} SUCCS {{259 0 0-8918 {}}} CYCLES {}}
set a(0-8918) {NAME aif#17:aif:slc TYPE READSLICE PAR 0-8643 XREFS 56908 LOC {1 0.6650363499999999 1 0.686570175 1 0.686570175 2 0.47848077499999997} PREDS {{146 0 0-8914 {}} {259 0 0-8917 {}}} SUCCS {{259 0 0-8919 {}}} CYCLES {}}
set a(0-8919) {NAME if#6:not#2 TYPE NOT PAR 0-8643 XREFS 56909 LOC {1 0.6650363499999999 1 0.686570175 1 0.686570175 2 0.47848077499999997} PREDS {{146 0 0-8914 {}} {259 0 0-8918 {}}} SUCCS {{258 0 0-8921 {}}} CYCLES {}}
set a(0-8920) {NAME if#6:not#4 TYPE NOT PAR 0-8643 XREFS 56910 LOC {1 0.5795104249999999 1 0.686570175 1 0.686570175 2 0.47848077499999997} PREDS {{258 0 0-8913 {}}} SUCCS {{259 0 0-8921 {}}} CYCLES {}}
set a(0-8921) {NAME if#6:and#2 TYPE AND PAR 0-8643 XREFS 56911 LOC {1 0.6650363499999999 1 0.686570175 1 0.686570175 2 0.47848077499999997} PREDS {{258 0 0-8909 {}} {258 0 0-8919 {}} {258 0 0-8658 {}} {259 0 0-8920 {}}} SUCCS {{259 0 0-8922 {}} {258 0 0-8924 {}}} CYCLES {}}
set a(0-8922) {NAME sel#6 TYPE SELECT PAR 0-8643 XREFS 56912 LOC {1 0.6650363499999999 1 0.686570175 1 0.686570175 2 0.47848077499999997} PREDS {{259 0 0-8921 {}}} SUCCS {{146 0 0-8923 {}}} CYCLES {}}
set a(0-8923) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,1,2,1,5) AREA_SCORE 5.00 QUANTITY 5 NAME if#6:acc TYPE ACCU DELAY {0.70 ns} LIBRARY_DELAY {0.70 ns} PAR 0-8643 XREFS 56913 LOC {1 0.6650363499999999 1 0.686570175 1 0.686570175 1 0.7301582898622738 2 0.5220688898622738} PREDS {{146 0 0-8922 {}} {258 0 0-8816 {}}} SUCCS {{259 0 0-8924 {}}} CYCLES {}}
set a(0-8924) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(4,1,2) AREA_SCORE 3.68 QUANTITY 3 NAME mux#6 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 56914 LOC {1 0.708624525 1 0.73015835 1 0.73015835 1 0.7532189125 2 0.5451295125} PREDS {{258 0 0-8921 {}} {258 0 0-8816 {}} {258 0 0-8657 {}} {259 0 0-8923 {}}} SUCCS {{258 0 0-8960 {}} {258 0 0-9260 {}}} CYCLES {}}
set a(0-8925) {NAME not#2 TYPE NOT PAR 0-8643 XREFS 56915 LOC {1 0.623584425 1 0.640252625 1 0.640252625 2 0.3702544} PREDS {{258 0 0-8897 {}}} SUCCS {{259 0 0-8926 {}}} CYCLES {}}
set a(0-8926) {NAME conc TYPE CONCATENATE PAR 0-8643 XREFS 56916 LOC {1 0.623584425 1 0.640252625 1 0.640252625 2 0.3702544} PREDS {{259 0 0-8925 {}}} SUCCS {{259 0 0-8927 {}}} CYCLES {}}
set a(0-8927) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME acc#2 TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 56917 LOC {1 0.623584425 1 0.640252625 1 0.640252625 1 0.6886972094969361 2 0.41869898449693604} PREDS {{259 0 0-8926 {}}} SUCCS {{259 0 0-8928 {}}} CYCLES {}}
set a(0-8928) {NAME slc#2 TYPE READSLICE PAR 0-8643 XREFS 56918 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{259 0 0-8927 {}}} SUCCS {{259 0 0-8929 {}} {258 0 0-8956 {}} {258 0 0-8958 {}}} CYCLES {}}
set a(0-8929) {NAME sel#7 TYPE SELECT PAR 0-8643 XREFS 56919 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{259 0 0-8928 {}}} SUCCS {{146 0 0-8930 {}} {146 0 0-8931 {}} {146 0 0-8932 {}} {146 0 0-8933 {}} {146 0 0-8934 {}} {146 0 0-8935 {}} {146 0 0-8936 {}} {146 0 0-8937 {}} {146 0 0-8938 {}} {146 0 0-8939 {}} {146 0 0-8940 {}} {146 0 0-8941 {}} {146 0 0-8942 {}} {146 0 0-8943 {}} {146 0 0-8944 {}} {146 0 0-8945 {}} {146 0 0-8946 {}} {146 0 0-8947 {}} {146 0 0-8948 {}} {146 0 0-8949 {}} {130 0 0-8950 {}} {130 0 0-8951 {}}} CYCLES {}}
set a(0-8930) {NAME red_xy:slc(red_xy(1)) TYPE READSLICE PAR 0-8643 XREFS 56920 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8931) {NAME red_xy:slc(red_xy(1))#1 TYPE READSLICE PAR 0-8643 XREFS 56921 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8932) {NAME red_xy:slc(red_xy(1))#2 TYPE READSLICE PAR 0-8643 XREFS 56922 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8933) {NAME red_xy:slc(red_xy(1))#3 TYPE READSLICE PAR 0-8643 XREFS 56923 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8934) {NAME red_xy:slc(red_xy(1))#4 TYPE READSLICE PAR 0-8643 XREFS 56924 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8935) {NAME red_xy:slc(red_xy(1))#5 TYPE READSLICE PAR 0-8643 XREFS 56925 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8936) {NAME red_xy:slc(red_xy(1))#6 TYPE READSLICE PAR 0-8643 XREFS 56926 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8937) {NAME red_xy:slc(red_xy(1))#7 TYPE READSLICE PAR 0-8643 XREFS 56927 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8938) {NAME red_xy:slc(red_xy(1))#8 TYPE READSLICE PAR 0-8643 XREFS 56928 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8939) {NAME red_xy:slc(red_xy(1))#9 TYPE READSLICE PAR 0-8643 XREFS 56929 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8868 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8940) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs) TYPE READSLICE PAR 0-8643 XREFS 56930 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8941) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#1 TYPE READSLICE PAR 0-8643 XREFS 56931 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8942) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#2 TYPE READSLICE PAR 0-8643 XREFS 56932 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8943) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#3 TYPE READSLICE PAR 0-8643 XREFS 56933 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8944) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#4 TYPE READSLICE PAR 0-8643 XREFS 56934 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8945) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#5 TYPE READSLICE PAR 0-8643 XREFS 56935 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8946) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#6 TYPE READSLICE PAR 0-8643 XREFS 56936 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8947) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#7 TYPE READSLICE PAR 0-8643 XREFS 56937 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8948) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#8 TYPE READSLICE PAR 0-8643 XREFS 56938 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{258 0 0-8950 {}}} CYCLES {}}
set a(0-8949) {NAME if#7:if:slc(red_xy(0).sva.dfm.svs)#9 TYPE READSLICE PAR 0-8643 XREFS 56939 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8929 {}} {258 0 0-8864 {}}} SUCCS {{259 0 0-8950 {}}} CYCLES {}}
set a(0-8950) {NAME if#7:if:nor TYPE NOR PAR 0-8643 XREFS 56940 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{130 0 0-8929 {}} {258 0 0-8948 {}} {258 0 0-8947 {}} {258 0 0-8946 {}} {258 0 0-8945 {}} {258 0 0-8944 {}} {258 0 0-8943 {}} {258 0 0-8942 {}} {258 0 0-8941 {}} {258 0 0-8940 {}} {258 0 0-8939 {}} {258 0 0-8938 {}} {258 0 0-8937 {}} {258 0 0-8936 {}} {258 0 0-8935 {}} {258 0 0-8934 {}} {258 0 0-8933 {}} {258 0 0-8932 {}} {258 0 0-8931 {}} {258 0 0-8930 {}} {259 0 0-8949 {}}} SUCCS {{259 0 0-8951 {}} {258 0 0-8956 {}} {258 0 0-8958 {}}} CYCLES {}}
set a(0-8951) {NAME if#7:sel TYPE SELECT PAR 0-8643 XREFS 56941 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{130 0 0-8929 {}} {259 0 0-8950 {}}} SUCCS {{146 0 0-8952 {}} {146 0 0-8953 {}} {146 0 0-8954 {}} {146 0 0-8955 {}}} CYCLES {}}
set a(0-8952) {NAME asn#290 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56942 LOC {1 0.67202905 1 0.7120202 1 0.7120202 2 0.577167425} PREDS {{146 0 0-8951 {}}} SUCCS {{259 0 0-8953 {}}} CYCLES {}}
set a(0-8953) {NAME slc(vga_xy#1)#5 TYPE READSLICE PAR 0-8643 XREFS 56943 LOC {1 0.67202905 1 0.7120202 1 0.7120202 2 0.577167425} PREDS {{146 0 0-8951 {}} {259 0 0-8952 {}}} SUCCS {{258 0 0-8957 {}}} CYCLES {}}
set a(0-8954) {NAME asn#291 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56944 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8951 {}}} SUCCS {{259 0 0-8955 {}}} CYCLES {}}
set a(0-8955) {NAME slc(vga_xy#1)#6 TYPE READSLICE PAR 0-8643 XREFS 56945 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{146 0 0-8951 {}} {259 0 0-8954 {}}} SUCCS {{258 0 0-8959 {}}} CYCLES {}}
set a(0-8956) {NAME and#7 TYPE AND PAR 0-8643 XREFS 56946 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.577167425} PREDS {{258 0 0-8928 {}} {258 0 0-8950 {}}} SUCCS {{259 0 0-8957 {}}} CYCLES {}}
set a(0-8957) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(10,1,2) AREA_SCORE 9.19 QUANTITY 4 NAME mux#7 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 56947 LOC {1 0.67202905 1 0.7120202 1 0.7120202 1 0.7350807625 2 0.6002279875} PREDS {{258 0 0-8864 {}} {258 0 0-8953 {}} {258 0 0-8656 {}} {259 0 0-8956 {}}} SUCCS {{258 0 0-8998 {}} {258 0 0-9261 {}}} CYCLES {}}
set a(0-8958) {NAME and#8 TYPE AND PAR 0-8643 XREFS 56948 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 2 0.418699025} PREDS {{258 0 0-8928 {}} {258 0 0-8950 {}}} SUCCS {{259 0 0-8959 {}}} CYCLES {}}
set a(0-8959) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(10,1,2) AREA_SCORE 9.19 QUANTITY 4 NAME mux#8 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 56949 LOC {1 0.67202905 1 0.6886972499999999 1 0.6886972499999999 1 0.7117578124999999 2 0.4417595875} PREDS {{258 0 0-8868 {}} {258 0 0-8955 {}} {258 0 0-8655 {}} {259 0 0-8958 {}}} SUCCS {{258 0 0-9024 {}} {258 0 0-9069 {}} {258 0 0-9262 {}}} CYCLES {}}
set a(0-8960) {NAME not#3 TYPE NOT PAR 0-8643 XREFS 56950 LOC {1 0.7316851249999999 1 0.7532189499999999 1 0.7532189499999999 2 0.54512955} PREDS {{258 0 0-8924 {}}} SUCCS {{259 0 0-8961 {}}} CYCLES {}}
set a(0-8961) {NAME conc#1 TYPE CONCATENATE PAR 0-8643 XREFS 56951 LOC {1 0.7316851249999999 1 0.7532189499999999 1 0.7532189499999999 2 0.54512955} PREDS {{259 0 0-8960 {}}} SUCCS {{259 0 0-8962 {}}} CYCLES {}}
set a(0-8962) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME acc#3 TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 56952 LOC {1 0.7316851249999999 1 0.7532189499999999 1 0.7532189499999999 1 0.8016635344969361 2 0.5935741344969361} PREDS {{259 0 0-8961 {}}} SUCCS {{259 0 0-8963 {}}} CYCLES {}}
set a(0-8963) {NAME slc#3 TYPE READSLICE PAR 0-8643 XREFS 56953 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{259 0 0-8962 {}}} SUCCS {{259 0 0-8964 {}} {258 0 0-8991 {}} {258 0 0-8993 {}}} CYCLES {}}
set a(0-8964) {NAME sel#9 TYPE SELECT PAR 0-8643 XREFS 56954 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{259 0 0-8963 {}}} SUCCS {{146 0 0-8965 {}} {146 0 0-8966 {}} {146 0 0-8967 {}} {146 0 0-8968 {}} {146 0 0-8969 {}} {146 0 0-8970 {}} {146 0 0-8971 {}} {146 0 0-8972 {}} {146 0 0-8973 {}} {146 0 0-8974 {}} {146 0 0-8975 {}} {146 0 0-8976 {}} {146 0 0-8977 {}} {146 0 0-8978 {}} {146 0 0-8979 {}} {146 0 0-8980 {}} {146 0 0-8981 {}} {146 0 0-8982 {}} {146 0 0-8983 {}} {146 0 0-8984 {}} {130 0 0-8985 {}} {130 0 0-8986 {}}} CYCLES {}}
set a(0-8965) {NAME blue_xy:slc(blue_xy(1)) TYPE READSLICE PAR 0-8643 XREFS 56955 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8966) {NAME blue_xy:slc(blue_xy(1))#1 TYPE READSLICE PAR 0-8643 XREFS 56956 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8967) {NAME blue_xy:slc(blue_xy(1))#2 TYPE READSLICE PAR 0-8643 XREFS 56957 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8968) {NAME blue_xy:slc(blue_xy(1))#3 TYPE READSLICE PAR 0-8643 XREFS 56958 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8969) {NAME blue_xy:slc(blue_xy(1))#4 TYPE READSLICE PAR 0-8643 XREFS 56959 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8970) {NAME blue_xy:slc(blue_xy(1))#5 TYPE READSLICE PAR 0-8643 XREFS 56960 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8971) {NAME blue_xy:slc(blue_xy(1))#6 TYPE READSLICE PAR 0-8643 XREFS 56961 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8972) {NAME blue_xy:slc(blue_xy(1))#7 TYPE READSLICE PAR 0-8643 XREFS 56962 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8973) {NAME blue_xy:slc(blue_xy(1))#8 TYPE READSLICE PAR 0-8643 XREFS 56963 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8974) {NAME blue_xy:slc(blue_xy(1))#9 TYPE READSLICE PAR 0-8643 XREFS 56964 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8876 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8975) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs) TYPE READSLICE PAR 0-8643 XREFS 56965 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8976) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#1 TYPE READSLICE PAR 0-8643 XREFS 56966 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8977) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#2 TYPE READSLICE PAR 0-8643 XREFS 56967 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8978) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#3 TYPE READSLICE PAR 0-8643 XREFS 56968 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8979) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#4 TYPE READSLICE PAR 0-8643 XREFS 56969 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8980) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#5 TYPE READSLICE PAR 0-8643 XREFS 56970 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8981) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#6 TYPE READSLICE PAR 0-8643 XREFS 56971 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8982) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#7 TYPE READSLICE PAR 0-8643 XREFS 56972 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8983) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#8 TYPE READSLICE PAR 0-8643 XREFS 56973 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{258 0 0-8985 {}}} CYCLES {}}
set a(0-8984) {NAME if#9:if:slc(blue_xy(0).sva.dfm.svs)#9 TYPE READSLICE PAR 0-8643 XREFS 56974 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8964 {}} {258 0 0-8872 {}}} SUCCS {{259 0 0-8985 {}}} CYCLES {}}
set a(0-8985) {NAME if#9:if:nor TYPE NOR PAR 0-8643 XREFS 56975 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{130 0 0-8964 {}} {258 0 0-8983 {}} {258 0 0-8982 {}} {258 0 0-8981 {}} {258 0 0-8980 {}} {258 0 0-8979 {}} {258 0 0-8978 {}} {258 0 0-8977 {}} {258 0 0-8976 {}} {258 0 0-8975 {}} {258 0 0-8974 {}} {258 0 0-8973 {}} {258 0 0-8972 {}} {258 0 0-8971 {}} {258 0 0-8970 {}} {258 0 0-8969 {}} {258 0 0-8968 {}} {258 0 0-8967 {}} {258 0 0-8966 {}} {258 0 0-8965 {}} {259 0 0-8984 {}}} SUCCS {{259 0 0-8986 {}} {258 0 0-8991 {}} {258 0 0-8993 {}}} CYCLES {}}
set a(0-8986) {NAME if#9:sel TYPE SELECT PAR 0-8643 XREFS 56976 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{130 0 0-8964 {}} {259 0 0-8985 {}}} SUCCS {{146 0 0-8987 {}} {146 0 0-8988 {}} {146 0 0-8989 {}} {146 0 0-8990 {}}} CYCLES {}}
set a(0-8987) {NAME asn#292 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56977 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8986 {}}} SUCCS {{259 0 0-8988 {}}} CYCLES {}}
set a(0-8988) {NAME slc(vga_xy#1)#7 TYPE READSLICE PAR 0-8643 XREFS 56978 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{146 0 0-8986 {}} {259 0 0-8987 {}}} SUCCS {{258 0 0-8992 {}}} CYCLES {}}
set a(0-8989) {NAME asn#293 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56979 LOC {1 0.78012975 1 0.9769393999999999 1 0.9769393999999999 2 0.7688499999999999} PREDS {{146 0 0-8986 {}}} SUCCS {{259 0 0-8990 {}}} CYCLES {}}
set a(0-8990) {NAME slc(vga_xy#1)#8 TYPE READSLICE PAR 0-8643 XREFS 56980 LOC {1 0.78012975 1 0.9769393999999999 1 0.9769393999999999 2 0.7688499999999999} PREDS {{146 0 0-8986 {}} {259 0 0-8989 {}}} SUCCS {{258 0 0-8994 {}}} CYCLES {}}
set a(0-8991) {NAME and#9 TYPE AND PAR 0-8643 XREFS 56981 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.593574175} PREDS {{258 0 0-8963 {}} {258 0 0-8985 {}}} SUCCS {{259 0 0-8992 {}}} CYCLES {}}
set a(0-8992) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(10,1,2) AREA_SCORE 9.19 QUANTITY 4 NAME mux#10 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 56982 LOC {1 0.78012975 1 0.801663575 1 0.801663575 1 0.8247241375 2 0.6166347375} PREDS {{258 0 0-8872 {}} {258 0 0-8988 {}} {258 0 0-8654 {}} {259 0 0-8991 {}}} SUCCS {{258 0 0-9005 {}} {258 0 0-9263 {}}} CYCLES {}}
set a(0-8993) {NAME and#10 TYPE AND PAR 0-8643 XREFS 56983 LOC {1 0.78012975 1 0.801663575 1 0.801663575 2 0.7688499999999999} PREDS {{258 0 0-8963 {}} {258 0 0-8985 {}}} SUCCS {{259 0 0-8994 {}}} CYCLES {}}
set a(0-8994) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(10,1,2) AREA_SCORE 9.19 QUANTITY 4 NAME mux#11 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 56984 LOC {1 0.78012975 1 0.9769393999999999 1 0.9769393999999999 1 0.9999999624999999 2 0.7919105624999999} PREDS {{258 0 0-8876 {}} {258 0 0-8990 {}} {258 0 0-8653 {}} {259 0 0-8993 {}}} SUCCS {{258 0 0-9054 {}} {258 0 0-9264 {}}} CYCLES {}}
set a(0-8995) {NAME asn#294 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56985 LOC {1 0.0 1 0.7350808 1 0.7350808 2 0.6002280249999999} PREDS {} SUCCS {{259 0 0-8996 {}}} CYCLES {}}
set a(0-8996) {NAME slc(vga_xy#1)#9 TYPE READSLICE PAR 0-8643 XREFS 56986 LOC {1 0.0 1 0.7350808 1 0.7350808 2 0.6002280249999999} PREDS {{259 0 0-8995 {}}} SUCCS {{259 0 0-8997 {}}} CYCLES {}}
set a(0-8997) {NAME deltax_square_red:conc TYPE CONCATENATE PAR 0-8643 XREFS 56987 LOC {1 0.0 1 0.7350808 1 0.7350808 2 0.6002280249999999} PREDS {{259 0 0-8996 {}}} SUCCS {{258 0 0-9000 {}}} CYCLES {}}
set a(0-8998) {NAME deltax_square_red:not TYPE NOT PAR 0-8643 XREFS 56988 LOC {1 0.69508965 1 0.7350808 1 0.7350808 2 0.6002280249999999} PREDS {{258 0 0-8957 {}}} SUCCS {{259 0 0-8999 {}}} CYCLES {}}
set a(0-8999) {NAME deltax_square_red:conc#2 TYPE CONCATENATE PAR 0-8643 XREFS 56989 LOC {1 0.69508965 1 0.7350808 1 0.7350808 2 0.6002280249999999} PREDS {{259 0 0-8998 {}}} SUCCS {{259 0 0-9000 {}}} CYCLES {}}
set a(0-9000) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME deltax_square_red:acc#1 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56990 LOC {1 0.69508965 1 0.7350808 1 0.7350808 1 0.8247241284997776 2 0.6898713534997776} PREDS {{258 0 0-8997 {}} {259 0 0-8999 {}}} SUCCS {{259 0 0-9001 {}}} CYCLES {}}
set a(0-9001) {NAME deltax_square_red:slc TYPE READSLICE PAR 0-8643 XREFS 56991 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.6898714} PREDS {{259 0 0-9000 {}}} SUCCS {{258 0 0-9009 {}} {258 0 0-9011 {}} {258 0 0-9017 {}}} CYCLES {}}
set a(0-9002) {NAME asn#295 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 56992 LOC {1 0.0 1 0.824724175 1 0.824724175 2 0.616634775} PREDS {} SUCCS {{259 0 0-9003 {}}} CYCLES {}}
set a(0-9003) {NAME slc(vga_xy#1) TYPE READSLICE PAR 0-8643 XREFS 56993 LOC {1 0.0 1 0.824724175 1 0.824724175 2 0.616634775} PREDS {{259 0 0-9002 {}}} SUCCS {{259 0 0-9004 {}}} CYCLES {}}
set a(0-9004) {NAME deltax_square_blue:conc TYPE CONCATENATE PAR 0-8643 XREFS 56994 LOC {1 0.0 1 0.824724175 1 0.824724175 2 0.616634775} PREDS {{259 0 0-9003 {}}} SUCCS {{258 0 0-9007 {}}} CYCLES {}}
set a(0-9005) {NAME deltax_square_blue:not TYPE NOT PAR 0-8643 XREFS 56995 LOC {1 0.8031903499999999 1 0.824724175 1 0.824724175 2 0.616634775} PREDS {{258 0 0-8992 {}}} SUCCS {{259 0 0-9006 {}}} CYCLES {}}
set a(0-9006) {NAME deltax_square_blue:conc#2 TYPE CONCATENATE PAR 0-8643 XREFS 56996 LOC {1 0.8031903499999999 1 0.824724175 1 0.824724175 2 0.616634775} PREDS {{259 0 0-9005 {}}} SUCCS {{259 0 0-9007 {}}} CYCLES {}}
set a(0-9007) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME deltax_square_blue:acc#1 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 56997 LOC {1 0.8031903499999999 1 0.824724175 1 0.824724175 1 0.9143675034997776 2 0.7062781034997776} PREDS {{258 0 0-9004 {}} {259 0 0-9006 {}}} SUCCS {{259 0 0-9008 {}}} CYCLES {}}
set a(0-9008) {NAME deltax_square_blue:slc TYPE READSLICE PAR 0-8643 XREFS 56998 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7062781499999999} PREDS {{259 0 0-9007 {}}} SUCCS {{258 0 0-9039 {}} {258 0 0-9041 {}} {258 0 0-9047 {}}} CYCLES {}}
set a(0-9009) {NAME slc#11 TYPE READSLICE PAR 0-8643 XREFS 56999 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.6898714} PREDS {{258 0 0-9001 {}}} SUCCS {{259 0 0-9010 {}}} CYCLES {}}
set a(0-9010) {NAME asel#39 TYPE SELECT PAR 0-8643 XREFS 57000 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.6898714} PREDS {{259 0 0-9009 {}}} SUCCS {{146 0 0-9011 {}} {146 0 0-9012 {}} {146 0 0-9013 {}} {146 0 0-9014 {}} {146 0 0-9015 {}} {146 0 0-9016 {}}} CYCLES {}}
set a(0-9011) {NAME deltax_square_red:slc(deltax_square_red:acc.psp) TYPE READSLICE PAR 0-8643 XREFS 57001 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.6898714} PREDS {{146 0 0-9010 {}} {258 0 0-9001 {}}} SUCCS {{259 0 0-9012 {}}} CYCLES {}}
set a(0-9012) {NAME deltax_square_red:not#1 TYPE NOT PAR 0-8643 XREFS 57002 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.6898714} PREDS {{146 0 0-9010 {}} {259 0 0-9011 {}}} SUCCS {{259 0 0-9013 {}}} CYCLES {}}
set a(0-9013) {NAME if#15:conc TYPE CONCATENATE PAR 0-8643 XREFS 57003 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.6898714} PREDS {{146 0 0-9010 {}} {259 0 0-9012 {}}} SUCCS {{259 0 0-9014 {}}} CYCLES {}}
set a(0-9014) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#39:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 57004 LOC {1 0.784733025 1 0.824724175 1 0.824724175 1 0.9103565843138831 2 0.7755038093138832} PREDS {{146 0 0-9010 {}} {259 0 0-9013 {}}} SUCCS {{259 0 0-9015 {}}} CYCLES {}}
set a(0-9015) {NAME aif#39:slc TYPE READSLICE PAR 0-8643 XREFS 57005 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9010 {}} {259 0 0-9014 {}}} SUCCS {{259 0 0-9016 {}}} CYCLES {}}
set a(0-9016) {NAME if#15:not TYPE NOT PAR 0-8643 XREFS 57006 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9010 {}} {259 0 0-9015 {}}} SUCCS {{258 0 0-9019 {}}} CYCLES {}}
set a(0-9017) {NAME slc#6 TYPE READSLICE PAR 0-8643 XREFS 57007 LOC {1 0.784733025 1 0.824724175 1 0.824724175 2 0.77550385} PREDS {{258 0 0-9001 {}}} SUCCS {{259 0 0-9018 {}}} CYCLES {}}
set a(0-9018) {NAME if#15:not#2 TYPE NOT PAR 0-8643 XREFS 57008 LOC {1 0.784733025 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{259 0 0-9017 {}}} SUCCS {{259 0 0-9019 {}}} CYCLES {}}
set a(0-9019) {NAME if#15:and TYPE AND PAR 0-8643 XREFS 57009 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{258 0 0-9016 {}} {258 0 0-8652 {}} {259 0 0-9018 {}}} SUCCS {{259 0 0-9020 {}} {258 0 0-9038 {}}} CYCLES {}}
set a(0-9020) {NAME asel#41 TYPE SELECT PAR 0-8643 XREFS 57010 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{259 0 0-9019 {}}} SUCCS {{146 0 0-9021 {}} {146 0 0-9022 {}} {146 0 0-9023 {}} {146 0 0-9024 {}} {146 0 0-9025 {}} {146 0 0-9026 {}} {130 0 0-9027 {}} {146 0 0-9028 {}} {130 0 0-9029 {}}} CYCLES {}}
set a(0-9021) {NAME asn#296 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57011 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9020 {}}} SUCCS {{259 0 0-9022 {}}} CYCLES {}}
set a(0-9022) {NAME slc(vga_xy#1)#10 TYPE READSLICE PAR 0-8643 XREFS 57012 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9020 {}} {259 0 0-9021 {}}} SUCCS {{259 0 0-9023 {}}} CYCLES {}}
set a(0-9023) {NAME deltay_square_red:conc TYPE CONCATENATE PAR 0-8643 XREFS 57013 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9020 {}} {259 0 0-9022 {}}} SUCCS {{258 0 0-9026 {}}} CYCLES {}}
set a(0-9024) {NAME deltay_square_red:not TYPE NOT PAR 0-8643 XREFS 57014 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9020 {}} {258 0 0-8959 {}}} SUCCS {{259 0 0-9025 {}}} CYCLES {}}
set a(0-9025) {NAME deltay_square_red:conc#2 TYPE CONCATENATE PAR 0-8643 XREFS 57015 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 2 0.77550385} PREDS {{146 0 0-9020 {}} {259 0 0-9024 {}}} SUCCS {{259 0 0-9026 {}}} CYCLES {}}
set a(0-9026) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME deltay_square_red:acc#1 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 57016 LOC {1 0.8703654749999999 1 0.9103566249999999 1 0.9103566249999999 1 0.9999999534997775 2 0.8651471784997776} PREDS {{146 0 0-9020 {}} {258 0 0-9023 {}} {259 0 0-9025 {}}} SUCCS {{259 0 0-9027 {}}} CYCLES {}}
set a(0-9027) {NAME deltay_square_red:slc TYPE READSLICE PAR 0-8643 XREFS 57017 LOC {1 0.9600088499999999 1 1.0 1 1.0 2 0.865147225} PREDS {{130 0 0-9020 {}} {259 0 0-9026 {}}} SUCCS {{259 0 0-9028 {}} {258 0 0-9030 {}} {258 0 0-9036 {}}} CYCLES {}}
set a(0-9028) {NAME aif#41:slc#1 TYPE READSLICE PAR 0-8643 XREFS 57018 LOC {1 0.9600088499999999 1 1.0 1 1.0 2 0.865147225} PREDS {{146 0 0-9020 {}} {259 0 0-9027 {}}} SUCCS {{259 0 0-9029 {}}} CYCLES {}}
set a(0-9029) {NAME aif#41:asel TYPE SELECT PAR 0-8643 XREFS 57019 LOC {1 0.9600088499999999 1 1.0 1 1.0 2 0.865147225} PREDS {{130 0 0-9020 {}} {259 0 0-9028 {}}} SUCCS {{146 0 0-9030 {}} {146 0 0-9031 {}} {146 0 0-9032 {}} {146 0 0-9033 {}} {146 0 0-9034 {}} {146 0 0-9035 {}}} CYCLES {}}
set a(0-9030) {NAME deltay_square_red:slc(deltay_square_red:acc.psp) TYPE READSLICE PAR 0-8643 XREFS 57020 LOC {1 0.9600088499999999 1 1.0 1 1.0 2 0.865147225} PREDS {{146 0 0-9029 {}} {258 0 0-9027 {}}} SUCCS {{259 0 0-9031 {}}} CYCLES {}}
set a(0-9031) {NAME deltay_square_red:not#1 TYPE NOT PAR 0-8643 XREFS 57021 LOC {1 0.9600088499999999 2 0.865147225 2 0.865147225 2 0.865147225} PREDS {{146 0 0-9029 {}} {259 0 0-9030 {}}} SUCCS {{259 0 0-9032 {}}} CYCLES {}}
set a(0-9032) {NAME if#15:conc#1 TYPE CONCATENATE PAR 0-8643 XREFS 57022 LOC {1 0.9600088499999999 2 0.865147225 2 0.865147225 2 0.865147225} PREDS {{146 0 0-9029 {}} {259 0 0-9031 {}}} SUCCS {{259 0 0-9033 {}}} CYCLES {}}
set a(0-9033) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#41:aif:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 57023 LOC {2 0.0 2 0.865147225 2 0.865147225 2 0.9507796343138831 2 0.9507796343138831} PREDS {{146 0 0-9029 {}} {259 0 0-9032 {}}} SUCCS {{259 0 0-9034 {}}} CYCLES {}}
set a(0-9034) {NAME aif#41:aif:slc TYPE READSLICE PAR 0-8643 XREFS 57024 LOC {2 0.08563245 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {{146 0 0-9029 {}} {259 0 0-9033 {}}} SUCCS {{259 0 0-9035 {}}} CYCLES {}}
set a(0-9035) {NAME if#15:not#1 TYPE NOT PAR 0-8643 XREFS 57025 LOC {2 0.08563245 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {{146 0 0-9029 {}} {259 0 0-9034 {}}} SUCCS {{258 0 0-9038 {}}} CYCLES {}}
set a(0-9036) {NAME aif#41:slc TYPE READSLICE PAR 0-8643 XREFS 57026 LOC {1 0.9600088499999999 1 1.0 1 1.0 2 0.9507796749999999} PREDS {{258 0 0-9027 {}}} SUCCS {{259 0 0-9037 {}}} CYCLES {}}
set a(0-9037) {NAME if#15:not#3 TYPE NOT PAR 0-8643 XREFS 57027 LOC {1 0.9600088499999999 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {{259 0 0-9036 {}}} SUCCS {{259 0 0-9038 {}}} CYCLES {}}
set a(0-9038) {NAME if#15:and#2 TYPE AND PAR 0-8643 XREFS 57028 LOC {2 0.08563245 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {{258 0 0-9019 {}} {258 0 0-9035 {}} {258 0 0-8651 {}} {259 0 0-9037 {}}} SUCCS {{258 0 0-9235 {}} {258 0 0-9240 {}} {258 0 0-9247 {}}} CYCLES {}}
set a(0-9039) {NAME slc#12 TYPE READSLICE PAR 0-8643 XREFS 57029 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7062781499999999} PREDS {{258 0 0-9008 {}}} SUCCS {{259 0 0-9040 {}}} CYCLES {}}
set a(0-9040) {NAME asel#45 TYPE SELECT PAR 0-8643 XREFS 57030 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7062781499999999} PREDS {{259 0 0-9039 {}}} SUCCS {{146 0 0-9041 {}} {146 0 0-9042 {}} {146 0 0-9043 {}} {146 0 0-9044 {}} {146 0 0-9045 {}} {146 0 0-9046 {}}} CYCLES {}}
set a(0-9041) {NAME deltax_square_blue:slc(deltax_square_blue:acc.psp) TYPE READSLICE PAR 0-8643 XREFS 57031 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7062781499999999} PREDS {{146 0 0-9040 {}} {258 0 0-9008 {}}} SUCCS {{259 0 0-9042 {}}} CYCLES {}}
set a(0-9042) {NAME deltax_square_blue:not#1 TYPE NOT PAR 0-8643 XREFS 57032 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7062781499999999} PREDS {{146 0 0-9040 {}} {259 0 0-9041 {}}} SUCCS {{259 0 0-9043 {}}} CYCLES {}}
set a(0-9043) {NAME if#16:conc TYPE CONCATENATE PAR 0-8643 XREFS 57033 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7062781499999999} PREDS {{146 0 0-9040 {}} {259 0 0-9042 {}}} SUCCS {{259 0 0-9044 {}}} CYCLES {}}
set a(0-9044) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#45:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 57034 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 1 0.9999999593138831 2 0.7919105593138831} PREDS {{146 0 0-9040 {}} {259 0 0-9043 {}}} SUCCS {{259 0 0-9045 {}}} CYCLES {}}
set a(0-9045) {NAME aif#45:slc TYPE READSLICE PAR 0-8643 XREFS 57035 LOC {1 0.978466175 1 1.0 1 1.0 2 0.7919105999999999} PREDS {{146 0 0-9040 {}} {259 0 0-9044 {}}} SUCCS {{259 0 0-9046 {}}} CYCLES {}}
set a(0-9046) {NAME if#16:not TYPE NOT PAR 0-8643 XREFS 57036 LOC {1 0.978466175 1 1.0 1 1.0 2 0.7919105999999999} PREDS {{146 0 0-9040 {}} {259 0 0-9045 {}}} SUCCS {{258 0 0-9049 {}}} CYCLES {}}
set a(0-9047) {NAME slc#7 TYPE READSLICE PAR 0-8643 XREFS 57037 LOC {1 0.8928337249999999 1 0.9143675499999999 1 0.9143675499999999 2 0.7919105999999999} PREDS {{258 0 0-9008 {}}} SUCCS {{259 0 0-9048 {}}} CYCLES {}}
set a(0-9048) {NAME if#16:not#2 TYPE NOT PAR 0-8643 XREFS 57038 LOC {1 0.8928337249999999 1 1.0 1 1.0 2 0.7919105999999999} PREDS {{259 0 0-9047 {}}} SUCCS {{259 0 0-9049 {}}} CYCLES {}}
set a(0-9049) {NAME if#16:and TYPE AND PAR 0-8643 XREFS 57039 LOC {1 0.978466175 1 1.0 1 1.0 2 0.7919105999999999} PREDS {{258 0 0-9046 {}} {258 0 0-8650 {}} {259 0 0-9048 {}}} SUCCS {{259 0 0-9050 {}} {258 0 0-9068 {}}} CYCLES {}}
set a(0-9050) {NAME asel#47 TYPE SELECT PAR 0-8643 XREFS 57040 LOC {1 0.978466175 1 1.0 1 1.0 2 0.7919105999999999} PREDS {{259 0 0-9049 {}}} SUCCS {{146 0 0-9051 {}} {146 0 0-9052 {}} {146 0 0-9053 {}} {146 0 0-9054 {}} {146 0 0-9055 {}} {146 0 0-9056 {}} {130 0 0-9057 {}} {146 0 0-9058 {}} {130 0 0-9059 {}}} CYCLES {}}
set a(0-9051) {NAME asn#297 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57041 LOC {1 0.978466175 2 0.7919105999999999 2 0.7919105999999999 2 0.7919105999999999} PREDS {{146 0 0-9050 {}}} SUCCS {{259 0 0-9052 {}}} CYCLES {}}
set a(0-9052) {NAME slc(vga_xy#1)#11 TYPE READSLICE PAR 0-8643 XREFS 57042 LOC {1 0.978466175 2 0.7919105999999999 2 0.7919105999999999 2 0.7919105999999999} PREDS {{146 0 0-9050 {}} {259 0 0-9051 {}}} SUCCS {{259 0 0-9053 {}}} CYCLES {}}
set a(0-9053) {NAME deltay_square_blue:conc TYPE CONCATENATE PAR 0-8643 XREFS 57043 LOC {1 0.978466175 2 0.7919105999999999 2 0.7919105999999999 2 0.7919105999999999} PREDS {{146 0 0-9050 {}} {259 0 0-9052 {}}} SUCCS {{258 0 0-9056 {}}} CYCLES {}}
set a(0-9054) {NAME deltay_square_blue:not TYPE NOT PAR 0-8643 XREFS 57044 LOC {1 0.978466175 2 0.7919105999999999 2 0.7919105999999999 2 0.7919105999999999} PREDS {{146 0 0-9050 {}} {258 0 0-8994 {}}} SUCCS {{259 0 0-9055 {}}} CYCLES {}}
set a(0-9055) {NAME deltay_square_blue:conc#2 TYPE CONCATENATE PAR 0-8643 XREFS 57045 LOC {1 0.978466175 2 0.7919105999999999 2 0.7919105999999999 2 0.7919105999999999} PREDS {{146 0 0-9050 {}} {259 0 0-9054 {}}} SUCCS {{259 0 0-9056 {}}} CYCLES {}}
set a(0-9056) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(12,0,12,0,13) AREA_SCORE 13.22 QUANTITY 10 NAME deltay_square_blue:acc#1 TYPE ACCU DELAY {1.43 ns} LIBRARY_DELAY {1.43 ns} PAR 0-8643 XREFS 57046 LOC {2 0.0 2 0.7919105999999999 2 0.7919105999999999 2 0.8815539284997775 2 0.8815539284997775} PREDS {{146 0 0-9050 {}} {258 0 0-9053 {}} {259 0 0-9055 {}}} SUCCS {{259 0 0-9057 {}}} CYCLES {}}
set a(0-9057) {NAME deltay_square_blue:slc TYPE READSLICE PAR 0-8643 XREFS 57047 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.881553975} PREDS {{130 0 0-9050 {}} {259 0 0-9056 {}}} SUCCS {{259 0 0-9058 {}} {258 0 0-9060 {}} {258 0 0-9066 {}}} CYCLES {}}
set a(0-9058) {NAME aif#47:slc#1 TYPE READSLICE PAR 0-8643 XREFS 57048 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.881553975} PREDS {{146 0 0-9050 {}} {259 0 0-9057 {}}} SUCCS {{259 0 0-9059 {}}} CYCLES {}}
set a(0-9059) {NAME aif#47:asel TYPE SELECT PAR 0-8643 XREFS 57049 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.881553975} PREDS {{130 0 0-9050 {}} {259 0 0-9058 {}}} SUCCS {{146 0 0-9060 {}} {146 0 0-9061 {}} {146 0 0-9062 {}} {146 0 0-9063 {}} {146 0 0-9064 {}} {146 0 0-9065 {}}} CYCLES {}}
set a(0-9060) {NAME deltay_square_blue:slc(deltay_square_blue:acc.psp) TYPE READSLICE PAR 0-8643 XREFS 57050 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.881553975} PREDS {{146 0 0-9059 {}} {258 0 0-9057 {}}} SUCCS {{259 0 0-9061 {}}} CYCLES {}}
set a(0-9061) {NAME deltay_square_blue:not#1 TYPE NOT PAR 0-8643 XREFS 57051 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.881553975} PREDS {{146 0 0-9059 {}} {259 0 0-9060 {}}} SUCCS {{259 0 0-9062 {}}} CYCLES {}}
set a(0-9062) {NAME if#16:conc#1 TYPE CONCATENATE PAR 0-8643 XREFS 57052 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.881553975} PREDS {{146 0 0-9059 {}} {259 0 0-9061 {}}} SUCCS {{259 0 0-9063 {}}} CYCLES {}}
set a(0-9063) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,10,1,11) AREA_SCORE 12.00 QUANTITY 7 NAME aif#47:aif:acc TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 57053 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.9671863843138832 2 0.9671863843138832} PREDS {{146 0 0-9059 {}} {259 0 0-9062 {}}} SUCCS {{259 0 0-9064 {}}} CYCLES {}}
set a(0-9064) {NAME aif#47:aif:slc TYPE READSLICE PAR 0-8643 XREFS 57054 LOC {2 0.175275825 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9059 {}} {259 0 0-9063 {}}} SUCCS {{259 0 0-9065 {}}} CYCLES {}}
set a(0-9065) {NAME if#16:not#1 TYPE NOT PAR 0-8643 XREFS 57055 LOC {2 0.175275825 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9059 {}} {259 0 0-9064 {}}} SUCCS {{258 0 0-9068 {}}} CYCLES {}}
set a(0-9066) {NAME aif#47:slc TYPE READSLICE PAR 0-8643 XREFS 57056 LOC {2 0.089643375 2 0.881553975 2 0.881553975 2 0.967186425} PREDS {{258 0 0-9057 {}}} SUCCS {{259 0 0-9067 {}}} CYCLES {}}
set a(0-9067) {NAME if#16:not#3 TYPE NOT PAR 0-8643 XREFS 57057 LOC {2 0.089643375 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{259 0 0-9066 {}}} SUCCS {{259 0 0-9068 {}}} CYCLES {}}
set a(0-9068) {NAME if#16:and#2 TYPE AND PAR 0-8643 XREFS 57058 LOC {2 0.175275825 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{258 0 0-9049 {}} {258 0 0-9065 {}} {258 0 0-8649 {}} {259 0 0-9067 {}}} SUCCS {{258 0 0-9237 {}} {258 0 0-9242 {}} {258 0 0-9250 {}}} CYCLES {}}
set a(0-9069) {NAME volume_current:not TYPE NOT PAR 0-8643 XREFS 57059 LOC {1 0.69508965 1 0.7117578499999999 1 0.7117578499999999 2 0.441759625} PREDS {{258 0 0-8959 {}}} SUCCS {{259 0 0-9070 {}}} CYCLES {}}
set a(0-9070) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(11,0,11,0,12) AREA_SCORE 12.23 QUANTITY 11 NAME acc#8 TYPE ACCU DELAY {1.37 ns} LIBRARY_DELAY {1.37 ns} PAR 0-8643 XREFS 57060 LOC {1 0.69508965 1 0.7117578499999999 1 0.7117578499999999 1 0.7972837313734282 2 0.5272855063734283} PREDS {{259 0 0-9069 {}}} SUCCS {{259 0 0-9071 {}} {258 0 0-9073 {}} {258 0 0-9076 {}} {258 0 0-9080 {}} {258 0 0-9095 {}} {258 0 0-9102 {}} {258 0 0-9104 {}} {258 0 0-9110 {}} {258 0 0-9111 {}} {258 0 0-9112 {}} {258 0 0-9118 {}}} CYCLES {}}
set a(0-9071) {NAME volume_current:slc(acc.idiv)#2 TYPE READSLICE PAR 0-8643 XREFS 57061 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{259 0 0-9070 {}}} SUCCS {{259 0 0-9072 {}}} CYCLES {}}
set a(0-9072) {NAME volume_current:conc#20 TYPE CONCATENATE PAR 0-8643 XREFS 57062 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{259 0 0-9071 {}}} SUCCS {{258 0 0-9078 {}}} CYCLES {}}
set a(0-9073) {NAME volume_current:slc(acc.idiv)#3 TYPE READSLICE PAR 0-8643 XREFS 57063 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9074 {}}} CYCLES {}}
set a(0-9074) {NAME volume_current:not#1 TYPE NOT PAR 0-8643 XREFS 57064 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{259 0 0-9073 {}}} SUCCS {{259 0 0-9075 {}}} CYCLES {}}
set a(0-9075) {NAME volume_current:conc#3 TYPE CONCATENATE PAR 0-8643 XREFS 57065 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{259 0 0-9074 {}}} SUCCS {{258 0 0-9077 {}}} CYCLES {}}
set a(0-9076) {NAME volume_current:slc(acc.idiv) TYPE READSLICE PAR 0-8643 XREFS 57066 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9077 {}}} CYCLES {}}
set a(0-9077) {NAME volume_current:conc#21 TYPE CONCATENATE PAR 0-8643 XREFS 57067 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.52728555} PREDS {{258 0 0-9075 {}} {259 0 0-9076 {}}} SUCCS {{259 0 0-9078 {}}} CYCLES {}}
set a(0-9078) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME volume_current:acc#3 TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 57068 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 1 0.845728359496936 2 0.5757301344969361} PREDS {{258 0 0-9072 {}} {259 0 0-9077 {}}} SUCCS {{259 0 0-9079 {}}} CYCLES {}}
set a(0-9079) {NAME volume_current:slc TYPE READSLICE PAR 0-8643 XREFS 57069 LOC {1 0.8290601999999999 1 0.8457283999999999 1 0.8457283999999999 2 0.575730175} PREDS {{259 0 0-9078 {}}} SUCCS {{258 0 0-9082 {}}} CYCLES {}}
set a(0-9080) {NAME volume_current:slc(acc.idiv)#8 TYPE READSLICE PAR 0-8643 XREFS 57070 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.575730175} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9081 {}}} CYCLES {}}
set a(0-9081) {NAME volume_current:conc TYPE CONCATENATE PAR 0-8643 XREFS 57071 LOC {1 0.780615575 1 0.8457283999999999 1 0.8457283999999999 2 0.575730175} PREDS {{259 0 0-9080 {}}} SUCCS {{259 0 0-9082 {}}} CYCLES {}}
set a(0-9082) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,0,5,1,6) AREA_SCORE 6.00 QUANTITY 7 NAME volume_current:acc TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 57072 LOC {1 0.8290601999999999 1 0.8457283999999999 1 0.8457283999999999 1 0.8941729844969359 2 0.624174759496936} PREDS {{258 0 0-9079 {}} {259 0 0-9081 {}}} SUCCS {{259 0 0-9083 {}} {258 0 0-9086 {}} {258 0 0-9088 {}} {258 0 0-9090 {}} {258 0 0-9092 {}}} CYCLES {}}
set a(0-9083) {NAME volume_current:slc(acc.imod)#1 TYPE READSLICE PAR 0-8643 XREFS 57073 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.6241747999999999} PREDS {{259 0 0-9082 {}}} SUCCS {{259 0 0-9084 {}}} CYCLES {}}
set a(0-9084) {NAME volume_current:not#2 TYPE NOT PAR 0-8643 XREFS 57074 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.6241747999999999} PREDS {{259 0 0-9083 {}}} SUCCS {{259 0 0-9085 {}}} CYCLES {}}
set a(0-9085) {NAME volume_current:xor TYPE XOR PAR 0-8643 XREFS 57075 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.6241747999999999} PREDS {{259 0 0-9084 {}}} SUCCS {{258 0 0-9087 {}}} CYCLES {}}
set a(0-9086) {NAME volume_current:slc(acc.imod) TYPE READSLICE PAR 0-8643 XREFS 57076 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.6241747999999999} PREDS {{258 0 0-9082 {}}} SUCCS {{259 0 0-9087 {}}} CYCLES {}}
set a(0-9087) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(1,0,1,1,2) AREA_SCORE 2.00 QUANTITY 1 NAME volume_current:acc#4 TYPE ACCU DELAY {0.34 ns} LIBRARY_DELAY {0.34 ns} PAR 0-8643 XREFS 57077 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 1 0.91562873625 2 0.6456305112499999} PREDS {{258 0 0-9085 {}} {259 0 0-9086 {}}} SUCCS {{258 0 0-9089 {}}} CYCLES {}}
set a(0-9088) {NAME volume_current:slc(acc.imod)#6 TYPE READSLICE PAR 0-8643 XREFS 57078 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.64563055} PREDS {{258 0 0-9082 {}}} SUCCS {{259 0 0-9089 {}}} CYCLES {}}
set a(0-9089) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,1,2,1,5) AREA_SCORE 5.00 QUANTITY 5 NAME volume_current:acc#2 TYPE ACCU DELAY {0.70 ns} LIBRARY_DELAY {0.70 ns} PAR 0-8643 XREFS 57079 LOC {1 0.8989605749999999 1 0.915628775 1 0.915628775 1 0.9592168898622738 2 0.6892186648622739} PREDS {{258 0 0-9087 {}} {259 0 0-9088 {}}} SUCCS {{258 0 0-9094 {}} {258 0 0-9105 {}} {258 0 0-9107 {}} {258 0 0-9108 {}} {258 0 0-9109 {}}} CYCLES {}}
set a(0-9090) {NAME volume_current:slc(acc.imod)#4 TYPE READSLICE PAR 0-8643 XREFS 57080 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.6892187249999999} PREDS {{258 0 0-9082 {}}} SUCCS {{259 0 0-9091 {}}} CYCLES {}}
set a(0-9091) {NAME volume_current:conc#23 TYPE CONCATENATE PAR 0-8643 XREFS 57081 LOC {1 0.8775048249999999 1 0.95921695 1 0.95921695 2 0.6892187249999999} PREDS {{259 0 0-9090 {}}} SUCCS {{258 0 0-9099 {}}} CYCLES {}}
set a(0-9092) {NAME volume_current:slc(acc.imod)#5 TYPE READSLICE PAR 0-8643 XREFS 57082 LOC {1 0.8775048249999999 1 0.894173025 1 0.894173025 2 0.6892187249999999} PREDS {{258 0 0-9082 {}}} SUCCS {{259 0 0-9093 {}}} CYCLES {}}
set a(0-9093) {NAME volume_current:not#5 TYPE NOT PAR 0-8643 XREFS 57083 LOC {1 0.8775048249999999 1 0.95921695 1 0.95921695 2 0.6892187249999999} PREDS {{259 0 0-9092 {}}} SUCCS {{258 0 0-9098 {}}} CYCLES {}}
set a(0-9094) {NAME volume_current:slc(acc.imod#1) TYPE READSLICE PAR 0-8643 XREFS 57084 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.6892187249999999} PREDS {{258 0 0-9089 {}}} SUCCS {{258 0 0-9097 {}}} CYCLES {}}
set a(0-9095) {NAME volume_current:slc(acc.idiv)#4 TYPE READSLICE PAR 0-8643 XREFS 57085 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.6892187249999999} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9096 {}}} CYCLES {}}
set a(0-9096) {NAME volume_current:not#3 TYPE NOT PAR 0-8643 XREFS 57086 LOC {1 0.780615575 1 0.95921695 1 0.95921695 2 0.6892187249999999} PREDS {{259 0 0-9095 {}}} SUCCS {{259 0 0-9097 {}}} CYCLES {}}
set a(0-9097) {NAME volume_current:nand TYPE NAND PAR 0-8643 XREFS 57087 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.6892187249999999} PREDS {{258 0 0-9094 {}} {259 0 0-9096 {}}} SUCCS {{259 0 0-9098 {}}} CYCLES {}}
set a(0-9098) {NAME volume_current:conc#24 TYPE CONCATENATE PAR 0-8643 XREFS 57088 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.6892187249999999} PREDS {{258 0 0-9093 {}} {259 0 0-9097 {}}} SUCCS {{259 0 0-9099 {}}} CYCLES {}}
set a(0-9099) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(2,0,2,0,3) AREA_SCORE 3.31 QUANTITY 1 NAME volume_current:acc#5 TYPE ACCU DELAY {0.65 ns} LIBRARY_DELAY {0.65 ns} PAR 0-8643 XREFS 57089 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 1 0.9999999600894752 2 0.7300017350894752} PREDS {{258 0 0-9091 {}} {259 0 0-9098 {}}} SUCCS {{259 0 0-9100 {}}} CYCLES {}}
set a(0-9100) {NAME volume_current:slc#1 TYPE READSLICE PAR 0-8643 XREFS 57090 LOC {1 0.9833318 1 1.0 1 1.0 2 0.730001775} PREDS {{259 0 0-9099 {}}} SUCCS {{259 0 0-9101 {}}} CYCLES {}}
set a(0-9101) {NAME volume_current:conc#25 TYPE CONCATENATE PAR 0-8643 XREFS 57091 LOC {1 0.9833318 2 0.730001775 2 0.730001775 2 0.730001775} PREDS {{259 0 0-9100 {}}} SUCCS {{258 0 0-9116 {}}} CYCLES {}}
set a(0-9102) {NAME volume_current:slc(acc.idiv)#6 TYPE READSLICE PAR 0-8643 XREFS 57092 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.730001775} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9103 {}}} CYCLES {}}
set a(0-9103) {NAME volume_current:conc#22 TYPE CONCATENATE PAR 0-8643 XREFS 57093 LOC {1 0.780615575 2 0.730001775 2 0.730001775 2 0.730001775} PREDS {{259 0 0-9102 {}}} SUCCS {{258 0 0-9115 {}}} CYCLES {}}
set a(0-9104) {NAME volume_current:slc(acc.idiv)#5 TYPE READSLICE PAR 0-8643 XREFS 57094 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.730001775} PREDS {{258 0 0-9070 {}}} SUCCS {{258 0 0-9114 {}}} CYCLES {}}
set a(0-9105) {NAME volume_current:slc(acc.imod#1)#1 TYPE READSLICE PAR 0-8643 XREFS 57095 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{258 0 0-9089 {}}} SUCCS {{259 0 0-9106 {}}} CYCLES {}}
set a(0-9106) {NAME volume_current:not#4 TYPE NOT PAR 0-8643 XREFS 57096 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{259 0 0-9105 {}}} SUCCS {{258 0 0-9114 {}}} CYCLES {}}
set a(0-9107) {NAME volume_current:slc(acc.imod#1)#2 TYPE READSLICE PAR 0-8643 XREFS 57097 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{258 0 0-9089 {}}} SUCCS {{258 0 0-9113 {}}} CYCLES {}}
set a(0-9108) {NAME volume_current:slc(acc.imod#1)#3 TYPE READSLICE PAR 0-8643 XREFS 57098 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{258 0 0-9089 {}}} SUCCS {{258 0 0-9113 {}}} CYCLES {}}
set a(0-9109) {NAME volume_current:slc(acc.imod#1)#4 TYPE READSLICE PAR 0-8643 XREFS 57099 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{258 0 0-9089 {}}} SUCCS {{258 0 0-9113 {}}} CYCLES {}}
set a(0-9110) {NAME volume_current:slc(acc.idiv)#20 TYPE READSLICE PAR 0-8643 XREFS 57100 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.730001775} PREDS {{258 0 0-9070 {}}} SUCCS {{258 0 0-9113 {}}} CYCLES {}}
set a(0-9111) {NAME volume_current:slc(acc.idiv)#21 TYPE READSLICE PAR 0-8643 XREFS 57101 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.730001775} PREDS {{258 0 0-9070 {}}} SUCCS {{258 0 0-9113 {}}} CYCLES {}}
set a(0-9112) {NAME volume_current:slc(acc.idiv)#13 TYPE READSLICE PAR 0-8643 XREFS 57102 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.730001775} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9113 {}}} CYCLES {}}
set a(0-9113) {NAME volume_current:or TYPE OR PAR 0-8643 XREFS 57103 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{258 0 0-9111 {}} {258 0 0-9110 {}} {258 0 0-9109 {}} {258 0 0-9108 {}} {258 0 0-9107 {}} {259 0 0-9112 {}}} SUCCS {{259 0 0-9114 {}}} CYCLES {}}
set a(0-9114) {NAME and#1 TYPE AND PAR 0-8643 XREFS 57104 LOC {1 0.9425487499999999 1 0.95921695 1 0.95921695 2 0.730001775} PREDS {{258 0 0-9106 {}} {258 0 0-9104 {}} {259 0 0-9113 {}}} SUCCS {{259 0 0-9115 {}}} CYCLES {}}
set a(0-9115) {NAME volume_current:conc#26 TYPE CONCATENATE PAR 0-8643 XREFS 57105 LOC {1 0.9425487499999999 2 0.730001775 2 0.730001775 2 0.730001775} PREDS {{258 0 0-9103 {}} {259 0 0-9114 {}}} SUCCS {{259 0 0-9116 {}}} CYCLES {}}
set a(0-9116) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(3,0,3,1,4) AREA_SCORE 4.00 QUANTITY 1 NAME volume_current:acc#6 TYPE ACCU DELAY {0.60 ns} LIBRARY_DELAY {0.60 ns} PAR 0-8643 XREFS 57106 LOC {2 0.0 2 0.730001775 2 0.730001775 2 0.7674027770708272 2 0.7674027770708272} PREDS {{258 0 0-9101 {}} {259 0 0-9115 {}}} SUCCS {{259 0 0-9117 {}}} CYCLES {}}
set a(0-9117) {NAME volume_current:slc#2 TYPE READSLICE PAR 0-8643 XREFS 57107 LOC {2 0.03740105 2 0.767402825 2 0.767402825 2 0.767402825} PREDS {{259 0 0-9116 {}}} SUCCS {{258 0 0-9119 {}}} CYCLES {}}
set a(0-9118) {NAME volume_current:slc(acc.idiv)#7 TYPE READSLICE PAR 0-8643 XREFS 57108 LOC {1 0.780615575 1 0.7972837749999999 1 0.7972837749999999 2 0.767402825} PREDS {{258 0 0-9070 {}}} SUCCS {{259 0 0-9119 {}}} CYCLES {}}
set a(0-9119) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,0,3,1,4) AREA_SCORE 5.00 QUANTITY 1 NAME volume_current:acc#1 TYPE ACCU DELAY {0.86 ns} LIBRARY_DELAY {0.86 ns} PAR 0-8643 XREFS 57109 LOC {2 0.03740105 2 0.767402825 2 0.767402825 2 0.8209264899089294 2 0.8209264899089294} PREDS {{258 0 0-9117 {}} {259 0 0-9118 {}}} SUCCS {{259 0 0-9120 {}} {258 0 0-9137 {}}} CYCLES {}}
set a(0-9120) {NAME if#17:conc TYPE CONCATENATE PAR 0-8643 XREFS 57110 LOC {2 0.090924775 2 0.8209265499999999 2 0.8209265499999999 2 0.8209265499999999} PREDS {{259 0 0-9119 {}}} SUCCS {{258 0 0-9124 {}}} CYCLES {}}
set a(0-9121) {NAME if#17:asn TYPE ASSIGN PAR 0-8643 XREFS 57111 LOC {1 0.269998225 2 0.8209265499999999 2 0.8209265499999999 2 0.8209265499999999} PREDS {{262 0 0-9265 {}}} SUCCS {{259 0 0-9122 {}} {256 0 0-9265 {}}} CYCLES {}}
set a(0-9122) {NAME not#9 TYPE NOT PAR 0-8643 XREFS 57112 LOC {1 0.269998225 2 0.8209265499999999 2 0.8209265499999999 2 0.8209265499999999} PREDS {{259 0 0-9121 {}}} SUCCS {{259 0 0-9123 {}}} CYCLES {}}
set a(0-9123) {NAME if#17:conc#2 TYPE CONCATENATE PAR 0-8643 XREFS 57113 LOC {1 0.269998225 2 0.8209265499999999 2 0.8209265499999999 2 0.8209265499999999} PREDS {{259 0 0-9122 {}}} SUCCS {{259 0 0-9124 {}}} CYCLES {}}
set a(0-9124) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(6,0,5,0,6) AREA_SCORE 7.28 QUANTITY 1 NAME if#17:acc#1 TYPE ACCU DELAY {1.02 ns} LIBRARY_DELAY {1.02 ns} PAR 0-8643 XREFS 57114 LOC {2 0.090924775 2 0.8209265499999999 2 0.8209265499999999 2 0.8845767657468814 2 0.8845767657468814} PREDS {{258 0 0-9120 {}} {259 0 0-9123 {}}} SUCCS {{259 0 0-9125 {}}} CYCLES {}}
set a(0-9125) {NAME if#17:slc TYPE READSLICE PAR 0-8643 XREFS 57115 LOC {2 0.15457505 2 0.884576825 2 0.884576825 2 0.884576825} PREDS {{259 0 0-9124 {}}} SUCCS {{259 0 0-9126 {}} {258 0 0-9130 {}}} CYCLES {}}
set a(0-9126) {NAME if#17:slc(acc#12.cse) TYPE READSLICE PAR 0-8643 XREFS 57116 LOC {2 0.15457505 2 0.884576825 2 0.884576825 2 0.884576825} PREDS {{259 0 0-9125 {}}} SUCCS {{259 0 0-9127 {}}} CYCLES {}}
set a(0-9127) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(4,1,2,1,5) AREA_SCORE 5.00 QUANTITY 5 NAME if#17:acc TYPE ACCU DELAY {0.70 ns} LIBRARY_DELAY {0.70 ns} PAR 0-8643 XREFS 57117 LOC {2 0.15457505 2 0.884576825 2 0.884576825 2 0.9281649398622739 2 0.9281649398622739} PREDS {{259 0 0-9126 {}}} SUCCS {{259 0 0-9128 {}}} CYCLES {}}
set a(0-9128) {NAME slc#8 TYPE READSLICE PAR 0-8643 XREFS 57118 LOC {2 0.198163225 2 0.9281649999999999 2 0.9281649999999999 2 0.9281649999999999} PREDS {{259 0 0-9127 {}}} SUCCS {{259 0 0-9129 {}} {258 0 0-9135 {}}} CYCLES {}}
set a(0-9129) {NAME asel#51 TYPE SELECT PAR 0-8643 XREFS 57119 LOC {2 0.198163225 2 0.9281649999999999 2 0.9281649999999999 2 0.9281649999999999} PREDS {{259 0 0-9128 {}}} SUCCS {{146 0 0-9130 {}} {146 0 0-9131 {}} {146 0 0-9132 {}} {146 0 0-9133 {}}} CYCLES {}}
set a(0-9130) {NAME aif#51:not#1 TYPE NOT PAR 0-8643 XREFS 57120 LOC {2 0.198163225 2 0.9281649999999999 2 0.9281649999999999 2 0.9281649999999999} PREDS {{146 0 0-9129 {}} {258 0 0-9125 {}}} SUCCS {{259 0 0-9131 {}}} CYCLES {}}
set a(0-9131) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_add(5,1,3,1,6) AREA_SCORE 6.00 QUANTITY 1 NAME aif#51:acc TYPE ACCU DELAY {0.78 ns} LIBRARY_DELAY {0.78 ns} PAR 0-8643 XREFS 57121 LOC {2 0.198163225 2 0.9281649999999999 2 0.9281649999999999 2 0.9769393505936803 2 0.9769393505936803} PREDS {{146 0 0-9129 {}} {259 0 0-9130 {}}} SUCCS {{259 0 0-9132 {}}} CYCLES {}}
set a(0-9132) {NAME aif#51:slc TYPE READSLICE PAR 0-8643 XREFS 57122 LOC {2 0.246937625 2 0.9769393999999999 2 0.9769393999999999 2 0.9769393999999999} PREDS {{146 0 0-9129 {}} {259 0 0-9131 {}}} SUCCS {{259 0 0-9133 {}}} CYCLES {}}
set a(0-9133) {NAME if#17:not TYPE NOT PAR 0-8643 XREFS 57123 LOC {2 0.246937625 2 0.9769393999999999 2 0.9769393999999999 2 0.9769393999999999} PREDS {{146 0 0-9129 {}} {259 0 0-9132 {}}} SUCCS {{258 0 0-9136 {}}} CYCLES {}}
set a(0-9134) {NAME asn#298 TYPE ASSIGN PAR 0-8643 XREFS 57124 LOC {1 0.269998225 2 0.9769393999999999 2 0.9769393999999999 2 0.9769393999999999} PREDS {{262 0 0-9265 {}}} SUCCS {{258 0 0-9137 {}} {256 0 0-9265 {}}} CYCLES {}}
set a(0-9135) {NAME if#17:not#1 TYPE NOT PAR 0-8643 XREFS 57125 LOC {2 0.198163225 2 0.9769393999999999 2 0.9769393999999999 2 0.9769393999999999} PREDS {{258 0 0-9128 {}}} SUCCS {{259 0 0-9136 {}}} CYCLES {}}
set a(0-9136) {NAME if#17:and TYPE AND PAR 0-8643 XREFS 57126 LOC {2 0.246937625 2 0.9769393999999999 2 0.9769393999999999 2 0.9769393999999999} PREDS {{258 0 0-9133 {}} {258 0 0-8648 {}} {259 0 0-9135 {}}} SUCCS {{259 0 0-9137 {}}} CYCLES {}}
set a(0-9137) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_mux(4,1,2) AREA_SCORE 3.68 QUANTITY 3 NAME mux#19 TYPE MUX DELAY {0.37 ns} LIBRARY_DELAY {0.37 ns} PAR 0-8643 XREFS 57127 LOC {2 0.246937625 2 0.9769393999999999 2 0.9769393999999999 2 0.9999999624999999 2 0.9999999624999999} PREDS {{258 0 0-9134 {}} {258 0 0-9119 {}} {259 0 0-9136 {}}} SUCCS {{259 0 0-9138 {}} {258 0 0-9265 {}}} CYCLES {}}
set a(0-9138) {LIBRARY mgc_ioport MODULE mgc_out_stdreg(4,4) AREA_SCORE 0.00 QUANTITY 1 NAME io_write(volume:rsc.d) TYPE {I/O_WRITE VAR} DELAY {0.00 ns} PAR 0-8643 XREFS 57128 LOC {2 1.0 2 1.0 2 1.0 3 0.0 2 0.9999} PREDS {{260 0 0-9138 {}} {80 0 0-9255 {}} {259 0 0-9137 {}}} SUCCS {{260 0 0-9138 {}} {80 0 0-9255 {}}} CYCLES {}}
set a(0-9139) {NAME osel#2 TYPE SELECT PAR 0-8643 XREFS 57129 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{258 0 0-8837 {}}} SUCCS {{146 0 0-9140 {}} {146 0 0-9141 {}} {146 0 0-9142 {}} {146 0 0-9143 {}} {146 0 0-9144 {}} {146 0 0-9145 {}} {146 0 0-9146 {}} {146 0 0-9147 {}} {146 0 0-9148 {}} {146 0 0-9149 {}} {146 0 0-9150 {}} {146 0 0-9151 {}} {146 0 0-9152 {}} {146 0 0-9153 {}} {146 0 0-9154 {}} {146 0 0-9155 {}} {146 0 0-9156 {}} {146 0 0-9157 {}} {146 0 0-9158 {}} {146 0 0-9159 {}} {146 0 0-9160 {}} {146 0 0-9161 {}}} CYCLES {}}
set a(0-9140) {NAME oelse#2:asn TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57130 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9141 {}}} CYCLES {}}
set a(0-9141) {NAME oelse#2:slc(vga_xy#1) TYPE READSLICE PAR 0-8643 XREFS 57131 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9140 {}}} SUCCS {{258 0 0-9161 {}}} CYCLES {}}
set a(0-9142) {NAME oelse#2:asn#1 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57132 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9143 {}}} CYCLES {}}
set a(0-9143) {NAME oelse#2:slc(vga_xy#1)#1 TYPE READSLICE PAR 0-8643 XREFS 57133 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9142 {}}} SUCCS {{258 0 0-9161 {}}} CYCLES {}}
set a(0-9144) {NAME oelse#2:asn#2 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57134 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9145 {}}} CYCLES {}}
set a(0-9145) {NAME oelse#2:slc(vga_xy#1)#2 TYPE READSLICE PAR 0-8643 XREFS 57135 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9144 {}}} SUCCS {{258 0 0-9161 {}}} CYCLES {}}
set a(0-9146) {NAME oelse#2:asn#3 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57136 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9147 {}}} CYCLES {}}
set a(0-9147) {NAME oelse#2:slc(vga_xy#1)#3 TYPE READSLICE PAR 0-8643 XREFS 57137 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9146 {}}} SUCCS {{258 0 0-9161 {}}} CYCLES {}}
set a(0-9148) {NAME oelse#2:asn#4 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57138 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9149 {}}} CYCLES {}}
set a(0-9149) {NAME oelse#2:slc(vga_xy#1)#4 TYPE READSLICE PAR 0-8643 XREFS 57139 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9148 {}}} SUCCS {{258 0 0-9160 {}}} CYCLES {}}
set a(0-9150) {NAME oelse#2:asn#5 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57140 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9151 {}}} CYCLES {}}
set a(0-9151) {NAME oelse#2:slc(vga_xy#1)#5 TYPE READSLICE PAR 0-8643 XREFS 57141 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9150 {}}} SUCCS {{258 0 0-9160 {}}} CYCLES {}}
set a(0-9152) {NAME oelse#2:asn#6 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57142 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9153 {}}} CYCLES {}}
set a(0-9153) {NAME oelse#2:slc(vga_xy#1)#6 TYPE READSLICE PAR 0-8643 XREFS 57143 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9152 {}}} SUCCS {{258 0 0-9160 {}}} CYCLES {}}
set a(0-9154) {NAME oelse#2:asn#7 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57144 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9155 {}}} CYCLES {}}
set a(0-9155) {NAME oelse#2:slc(vga_xy#1)#7 TYPE READSLICE PAR 0-8643 XREFS 57145 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9154 {}}} SUCCS {{258 0 0-9160 {}}} CYCLES {}}
set a(0-9156) {NAME oelse#2:asn#8 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57146 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9157 {}}} CYCLES {}}
set a(0-9157) {NAME oelse#2:slc(vga_xy#1)#8 TYPE READSLICE PAR 0-8643 XREFS 57147 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9156 {}}} SUCCS {{258 0 0-9160 {}}} CYCLES {}}
set a(0-9158) {NAME oelse#2:asn#9 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57148 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}}} SUCCS {{259 0 0-9159 {}}} CYCLES {}}
set a(0-9159) {NAME oelse#2:slc(vga_xy#1)#9 TYPE READSLICE PAR 0-8643 XREFS 57149 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {259 0 0-9158 {}}} SUCCS {{259 0 0-9160 {}}} CYCLES {}}
set a(0-9160) {NAME oelse#2:nor TYPE NOR PAR 0-8643 XREFS 57150 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {258 0 0-9157 {}} {258 0 0-9155 {}} {258 0 0-9153 {}} {258 0 0-9151 {}} {258 0 0-9149 {}} {259 0 0-9159 {}}} SUCCS {{259 0 0-9161 {}}} CYCLES {}}
set a(0-9161) {NAME oelse#2:and TYPE AND PAR 0-8643 XREFS 57151 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9139 {}} {258 0 0-9147 {}} {258 0 0-9145 {}} {258 0 0-9143 {}} {258 0 0-9141 {}} {259 0 0-9160 {}}} SUCCS {{259 0 0-9162 {}}} CYCLES {}}
set a(0-9162) {NAME if#18:or TYPE OR PAR 0-8643 XREFS 57152 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{258 0 0-8837 {}} {258 0 0-8647 {}} {259 0 0-9161 {}}} SUCCS {{259 0 0-9163 {}} {258 0 0-9186 {}}} CYCLES {}}
set a(0-9163) {NAME osel#3 TYPE SELECT PAR 0-8643 XREFS 57153 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{259 0 0-9162 {}}} SUCCS {{146 0 0-9164 {}} {146 0 0-9165 {}} {146 0 0-9166 {}} {146 0 0-9167 {}} {146 0 0-9168 {}} {146 0 0-9169 {}} {146 0 0-9170 {}} {146 0 0-9171 {}} {146 0 0-9172 {}} {146 0 0-9173 {}} {146 0 0-9174 {}} {146 0 0-9175 {}} {146 0 0-9176 {}} {146 0 0-9177 {}} {146 0 0-9178 {}} {146 0 0-9179 {}} {146 0 0-9180 {}} {146 0 0-9181 {}} {146 0 0-9182 {}} {146 0 0-9183 {}} {146 0 0-9184 {}} {146 0 0-9185 {}}} CYCLES {}}
set a(0-9164) {NAME oelse#3:asn TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57154 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9165 {}}} CYCLES {}}
set a(0-9165) {NAME oelse#3:slc(vga_xy#1) TYPE READSLICE PAR 0-8643 XREFS 57155 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9164 {}}} SUCCS {{258 0 0-9185 {}}} CYCLES {}}
set a(0-9166) {NAME oelse#3:asn#1 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57156 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9167 {}}} CYCLES {}}
set a(0-9167) {NAME oelse#3:slc(vga_xy#1)#1 TYPE READSLICE PAR 0-8643 XREFS 57157 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9166 {}}} SUCCS {{258 0 0-9185 {}}} CYCLES {}}
set a(0-9168) {NAME oelse#3:asn#2 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57158 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9169 {}}} CYCLES {}}
set a(0-9169) {NAME oelse#3:slc(vga_xy#1)#2 TYPE READSLICE PAR 0-8643 XREFS 57159 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9168 {}}} SUCCS {{258 0 0-9185 {}}} CYCLES {}}
set a(0-9170) {NAME oelse#3:asn#3 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57160 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9171 {}}} CYCLES {}}
set a(0-9171) {NAME oelse#3:slc(vga_xy#1)#3 TYPE READSLICE PAR 0-8643 XREFS 57161 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9170 {}}} SUCCS {{258 0 0-9185 {}}} CYCLES {}}
set a(0-9172) {NAME oelse#3:asn#4 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57162 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9173 {}}} CYCLES {}}
set a(0-9173) {NAME oelse#3:slc(vga_xy#1)#4 TYPE READSLICE PAR 0-8643 XREFS 57163 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9172 {}}} SUCCS {{258 0 0-9184 {}}} CYCLES {}}
set a(0-9174) {NAME oelse#3:asn#5 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57164 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9175 {}}} CYCLES {}}
set a(0-9175) {NAME oelse#3:slc(vga_xy#1)#5 TYPE READSLICE PAR 0-8643 XREFS 57165 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9174 {}}} SUCCS {{258 0 0-9184 {}}} CYCLES {}}
set a(0-9176) {NAME oelse#3:asn#6 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57166 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9177 {}}} CYCLES {}}
set a(0-9177) {NAME oelse#3:slc(vga_xy#1)#6 TYPE READSLICE PAR 0-8643 XREFS 57167 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9176 {}}} SUCCS {{258 0 0-9184 {}}} CYCLES {}}
set a(0-9178) {NAME oelse#3:asn#7 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57168 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9179 {}}} CYCLES {}}
set a(0-9179) {NAME oelse#3:slc(vga_xy#1)#7 TYPE READSLICE PAR 0-8643 XREFS 57169 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9178 {}}} SUCCS {{258 0 0-9184 {}}} CYCLES {}}
set a(0-9180) {NAME oelse#3:asn#8 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57170 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9181 {}}} CYCLES {}}
set a(0-9181) {NAME oelse#3:slc(vga_xy#1)#8 TYPE READSLICE PAR 0-8643 XREFS 57171 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9180 {}}} SUCCS {{258 0 0-9184 {}}} CYCLES {}}
set a(0-9182) {NAME oelse#3:asn#9 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57172 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}}} SUCCS {{259 0 0-9183 {}}} CYCLES {}}
set a(0-9183) {NAME oelse#3:slc(vga_xy#1)#9 TYPE READSLICE PAR 0-8643 XREFS 57173 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {259 0 0-9182 {}}} SUCCS {{259 0 0-9184 {}}} CYCLES {}}
set a(0-9184) {NAME oelse#3:nor TYPE NOR PAR 0-8643 XREFS 57174 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {258 0 0-9181 {}} {258 0 0-9179 {}} {258 0 0-9177 {}} {258 0 0-9175 {}} {258 0 0-9173 {}} {259 0 0-9183 {}}} SUCCS {{259 0 0-9185 {}}} CYCLES {}}
set a(0-9185) {NAME oelse#3:and TYPE AND PAR 0-8643 XREFS 57175 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9163 {}} {258 0 0-9171 {}} {258 0 0-9169 {}} {258 0 0-9167 {}} {258 0 0-9165 {}} {259 0 0-9184 {}}} SUCCS {{259 0 0-9186 {}}} CYCLES {}}
set a(0-9186) {NAME if#18:or#1 TYPE OR PAR 0-8643 XREFS 57176 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{258 0 0-9162 {}} {258 0 0-8646 {}} {259 0 0-9185 {}}} SUCCS {{259 0 0-9187 {}} {258 0 0-9210 {}}} CYCLES {}}
set a(0-9187) {NAME osel#4 TYPE SELECT PAR 0-8643 XREFS 57177 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{259 0 0-9186 {}}} SUCCS {{146 0 0-9188 {}} {146 0 0-9189 {}} {146 0 0-9190 {}} {146 0 0-9191 {}} {146 0 0-9192 {}} {146 0 0-9193 {}} {146 0 0-9194 {}} {146 0 0-9195 {}} {146 0 0-9196 {}} {146 0 0-9197 {}} {146 0 0-9198 {}} {146 0 0-9199 {}} {146 0 0-9200 {}} {146 0 0-9201 {}} {146 0 0-9202 {}} {146 0 0-9203 {}} {146 0 0-9204 {}} {146 0 0-9205 {}} {146 0 0-9206 {}} {146 0 0-9207 {}} {146 0 0-9208 {}} {146 0 0-9209 {}}} CYCLES {}}
set a(0-9188) {NAME oelse#4:asn TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57178 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9189 {}}} CYCLES {}}
set a(0-9189) {NAME oelse#4:slc(vga_xy#1) TYPE READSLICE PAR 0-8643 XREFS 57179 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9188 {}}} SUCCS {{258 0 0-9209 {}}} CYCLES {}}
set a(0-9190) {NAME oelse#4:asn#1 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57180 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9191 {}}} CYCLES {}}
set a(0-9191) {NAME oelse#4:slc(vga_xy#1)#1 TYPE READSLICE PAR 0-8643 XREFS 57181 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9190 {}}} SUCCS {{258 0 0-9209 {}}} CYCLES {}}
set a(0-9192) {NAME oelse#4:asn#2 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57182 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9193 {}}} CYCLES {}}
set a(0-9193) {NAME oelse#4:slc(vga_xy#1)#2 TYPE READSLICE PAR 0-8643 XREFS 57183 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9192 {}}} SUCCS {{258 0 0-9209 {}}} CYCLES {}}
set a(0-9194) {NAME oelse#4:asn#3 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57184 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9195 {}}} CYCLES {}}
set a(0-9195) {NAME oelse#4:slc(vga_xy#1)#3 TYPE READSLICE PAR 0-8643 XREFS 57185 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9194 {}}} SUCCS {{258 0 0-9209 {}}} CYCLES {}}
set a(0-9196) {NAME oelse#4:asn#4 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57186 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9197 {}}} CYCLES {}}
set a(0-9197) {NAME oelse#4:slc(vga_xy#1)#4 TYPE READSLICE PAR 0-8643 XREFS 57187 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9196 {}}} SUCCS {{258 0 0-9208 {}}} CYCLES {}}
set a(0-9198) {NAME oelse#4:asn#5 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57188 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9199 {}}} CYCLES {}}
set a(0-9199) {NAME oelse#4:slc(vga_xy#1)#5 TYPE READSLICE PAR 0-8643 XREFS 57189 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9198 {}}} SUCCS {{258 0 0-9208 {}}} CYCLES {}}
set a(0-9200) {NAME oelse#4:asn#6 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57190 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9201 {}}} CYCLES {}}
set a(0-9201) {NAME oelse#4:slc(vga_xy#1)#6 TYPE READSLICE PAR 0-8643 XREFS 57191 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9200 {}}} SUCCS {{258 0 0-9208 {}}} CYCLES {}}
set a(0-9202) {NAME oelse#4:asn#7 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57192 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9203 {}}} CYCLES {}}
set a(0-9203) {NAME oelse#4:slc(vga_xy#1)#7 TYPE READSLICE PAR 0-8643 XREFS 57193 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9202 {}}} SUCCS {{258 0 0-9208 {}}} CYCLES {}}
set a(0-9204) {NAME oelse#4:asn#8 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57194 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9205 {}}} CYCLES {}}
set a(0-9205) {NAME oelse#4:slc(vga_xy#1)#8 TYPE READSLICE PAR 0-8643 XREFS 57195 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9204 {}}} SUCCS {{258 0 0-9208 {}}} CYCLES {}}
set a(0-9206) {NAME oelse#4:asn#9 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57196 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}}} SUCCS {{259 0 0-9207 {}}} CYCLES {}}
set a(0-9207) {NAME oelse#4:slc(vga_xy#1)#9 TYPE READSLICE PAR 0-8643 XREFS 57197 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {259 0 0-9206 {}}} SUCCS {{259 0 0-9208 {}}} CYCLES {}}
set a(0-9208) {NAME oelse#4:nor TYPE NOR PAR 0-8643 XREFS 57198 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {258 0 0-9205 {}} {258 0 0-9203 {}} {258 0 0-9201 {}} {258 0 0-9199 {}} {258 0 0-9197 {}} {259 0 0-9207 {}}} SUCCS {{259 0 0-9209 {}}} CYCLES {}}
set a(0-9209) {NAME oelse#4:and TYPE AND PAR 0-8643 XREFS 57199 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{146 0 0-9187 {}} {258 0 0-9195 {}} {258 0 0-9193 {}} {258 0 0-9191 {}} {258 0 0-9189 {}} {259 0 0-9208 {}}} SUCCS {{259 0 0-9210 {}}} CYCLES {}}
set a(0-9210) {NAME if#18:or#2 TYPE OR PAR 0-8643 XREFS 57200 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{258 0 0-9186 {}} {258 0 0-8645 {}} {259 0 0-9209 {}}} SUCCS {{259 0 0-9211 {}} {258 0 0-9234 {}}} CYCLES {}}
set a(0-9211) {NAME osel#5 TYPE SELECT PAR 0-8643 XREFS 57201 LOC {1 0.0 1 1.0 1 1.0 2 0.967186425} PREDS {{259 0 0-9210 {}}} SUCCS {{146 0 0-9212 {}} {146 0 0-9213 {}} {146 0 0-9214 {}} {146 0 0-9215 {}} {146 0 0-9216 {}} {146 0 0-9217 {}} {146 0 0-9218 {}} {146 0 0-9219 {}} {146 0 0-9220 {}} {146 0 0-9221 {}} {146 0 0-9222 {}} {146 0 0-9223 {}} {146 0 0-9224 {}} {146 0 0-9225 {}} {146 0 0-9226 {}} {146 0 0-9227 {}} {146 0 0-9228 {}} {146 0 0-9229 {}} {146 0 0-9230 {}} {146 0 0-9231 {}} {146 0 0-9232 {}} {146 0 0-9233 {}}} CYCLES {}}
set a(0-9212) {NAME oelse#5:asn TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57202 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9213 {}}} CYCLES {}}
set a(0-9213) {NAME oelse#5:slc(vga_xy#1) TYPE READSLICE PAR 0-8643 XREFS 57203 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9212 {}}} SUCCS {{258 0 0-9233 {}}} CYCLES {}}
set a(0-9214) {NAME oelse#5:asn#1 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57204 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9215 {}}} CYCLES {}}
set a(0-9215) {NAME oelse#5:slc(vga_xy#1)#1 TYPE READSLICE PAR 0-8643 XREFS 57205 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9214 {}}} SUCCS {{258 0 0-9233 {}}} CYCLES {}}
set a(0-9216) {NAME oelse#5:asn#2 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57206 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9217 {}}} CYCLES {}}
set a(0-9217) {NAME oelse#5:slc(vga_xy#1)#2 TYPE READSLICE PAR 0-8643 XREFS 57207 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9216 {}}} SUCCS {{258 0 0-9233 {}}} CYCLES {}}
set a(0-9218) {NAME oelse#5:asn#3 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57208 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9219 {}}} CYCLES {}}
set a(0-9219) {NAME oelse#5:slc(vga_xy#1)#3 TYPE READSLICE PAR 0-8643 XREFS 57209 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9218 {}}} SUCCS {{258 0 0-9233 {}}} CYCLES {}}
set a(0-9220) {NAME oelse#5:asn#4 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57210 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9221 {}}} CYCLES {}}
set a(0-9221) {NAME oelse#5:slc(vga_xy#1)#4 TYPE READSLICE PAR 0-8643 XREFS 57211 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9220 {}}} SUCCS {{258 0 0-9232 {}}} CYCLES {}}
set a(0-9222) {NAME oelse#5:asn#5 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57212 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9223 {}}} CYCLES {}}
set a(0-9223) {NAME oelse#5:slc(vga_xy#1)#5 TYPE READSLICE PAR 0-8643 XREFS 57213 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9222 {}}} SUCCS {{258 0 0-9232 {}}} CYCLES {}}
set a(0-9224) {NAME oelse#5:asn#6 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57214 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9225 {}}} CYCLES {}}
set a(0-9225) {NAME oelse#5:slc(vga_xy#1)#6 TYPE READSLICE PAR 0-8643 XREFS 57215 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9224 {}}} SUCCS {{258 0 0-9232 {}}} CYCLES {}}
set a(0-9226) {NAME oelse#5:asn#7 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57216 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9227 {}}} CYCLES {}}
set a(0-9227) {NAME oelse#5:slc(vga_xy#1)#7 TYPE READSLICE PAR 0-8643 XREFS 57217 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9226 {}}} SUCCS {{258 0 0-9232 {}}} CYCLES {}}
set a(0-9228) {NAME oelse#5:asn#8 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57218 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9229 {}}} CYCLES {}}
set a(0-9229) {NAME oelse#5:slc(vga_xy#1)#8 TYPE READSLICE PAR 0-8643 XREFS 57219 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9228 {}}} SUCCS {{258 0 0-9232 {}}} CYCLES {}}
set a(0-9230) {NAME oelse#5:asn#9 TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57220 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}}} SUCCS {{259 0 0-9231 {}}} CYCLES {}}
set a(0-9231) {NAME oelse#5:slc(vga_xy#1)#9 TYPE READSLICE PAR 0-8643 XREFS 57221 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {259 0 0-9230 {}}} SUCCS {{259 0 0-9232 {}}} CYCLES {}}
set a(0-9232) {NAME oelse#5:nor TYPE NOR PAR 0-8643 XREFS 57222 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {258 0 0-9229 {}} {258 0 0-9227 {}} {258 0 0-9225 {}} {258 0 0-9223 {}} {258 0 0-9221 {}} {259 0 0-9231 {}}} SUCCS {{259 0 0-9233 {}}} CYCLES {}}
set a(0-9233) {NAME oelse#5:and TYPE AND PAR 0-8643 XREFS 57223 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{146 0 0-9211 {}} {258 0 0-9219 {}} {258 0 0-9217 {}} {258 0 0-9215 {}} {258 0 0-9213 {}} {259 0 0-9232 {}}} SUCCS {{259 0 0-9234 {}}} CYCLES {}}
set a(0-9234) {NAME if#18:or#3 TYPE OR PAR 0-8643 XREFS 57224 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{258 0 0-9210 {}} {258 0 0-8644 {}} {259 0 0-9233 {}}} SUCCS {{258 0 0-9238 {}} {258 0 0-9244 {}} {258 0 0-9252 {}}} CYCLES {}}
set a(0-9235) {NAME exs#8 TYPE SIGNEXTEND PAR 0-8643 XREFS 57225 LOC {2 0.08563245 2 0.957589075 2 0.957589075 2 0.957589075} PREDS {{258 0 0-9038 {}}} SUCCS {{259 0 0-9236 {}}} CYCLES {}}
set a(0-9236) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_nor(10,2) AREA_SCORE 7.30 QUANTITY 3 NAME nor#1 TYPE NOR DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 57226 LOC {2 0.08563245 2 0.957589075 2 0.957589075 2 0.973995806263854 2 0.973995806263854} PREDS {{258 0 0-8696 {}} {259 0 0-9235 {}}} SUCCS {{258 0 0-9239 {}}} CYCLES {}}
set a(0-9237) {NAME exs#11 TYPE SIGNEXTEND PAR 0-8643 XREFS 57227 LOC {2 0.175275825 2 0.97399585 2 0.97399585 2 0.97399585} PREDS {{258 0 0-9068 {}}} SUCCS {{258 0 0-9239 {}}} CYCLES {}}
set a(0-9238) {NAME exs#14 TYPE SIGNEXTEND PAR 0-8643 XREFS 57228 LOC {1 0.0 2 0.97399585 2 0.97399585 2 0.97399585} PREDS {{258 0 0-9234 {}}} SUCCS {{259 0 0-9239 {}}} CYCLES {}}
set a(0-9239) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_nor(10,3) AREA_SCORE 10.54 QUANTITY 1 NAME nor TYPE NOR DELAY {0.42 ns} LIBRARY_DELAY {0.42 ns} PAR 0-8643 XREFS 57229 LOC {2 0.175275825 2 0.97399585 2 0.97399585 2 0.9999999403727742 2 0.9999999403727742} PREDS {{258 0 0-9237 {}} {258 0 0-9236 {}} {259 0 0-9238 {}}} SUCCS {{258 0 0-9254 {}}} CYCLES {}}
set a(0-9240) {NAME not#39 TYPE NOT PAR 0-8643 XREFS 57230 LOC {2 0.08563245 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{258 0 0-9038 {}}} SUCCS {{259 0 0-9241 {}}} CYCLES {}}
set a(0-9241) {NAME exs#9 TYPE SIGNEXTEND PAR 0-8643 XREFS 57231 LOC {2 0.08563245 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{259 0 0-9240 {}}} SUCCS {{258 0 0-9246 {}}} CYCLES {}}
set a(0-9242) {NAME not#41 TYPE NOT PAR 0-8643 XREFS 57232 LOC {2 0.175275825 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{258 0 0-9068 {}}} SUCCS {{259 0 0-9243 {}}} CYCLES {}}
set a(0-9243) {NAME exs#12 TYPE SIGNEXTEND PAR 0-8643 XREFS 57233 LOC {2 0.175275825 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{259 0 0-9242 {}}} SUCCS {{258 0 0-9246 {}}} CYCLES {}}
set a(0-9244) {NAME not#43 TYPE NOT PAR 0-8643 XREFS 57234 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{258 0 0-9234 {}}} SUCCS {{259 0 0-9245 {}}} CYCLES {}}
set a(0-9245) {NAME exs#15 TYPE SIGNEXTEND PAR 0-8643 XREFS 57235 LOC {1 0.0 2 0.967186425 2 0.967186425 2 0.967186425} PREDS {{259 0 0-9244 {}}} SUCCS {{259 0 0-9246 {}}} CYCLES {}}
set a(0-9246) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(10,4) AREA_SCORE 13.79 QUANTITY 1 NAME and#16 TYPE AND DELAY {0.53 ns} LIBRARY_DELAY {0.53 ns} PAR 0-8643 XREFS 57236 LOC {2 0.175275825 2 0.967186425 2 0.967186425 2 0.9999999500277078 2 0.9999999500277078} PREDS {{258 0 0-9243 {}} {258 0 0-9241 {}} {258 0 0-8728 {}} {259 0 0-9245 {}}} SUCCS {{258 0 0-9254 {}}} CYCLES {}}
set a(0-9247) {NAME not#20 TYPE NOT PAR 0-8643 XREFS 57237 LOC {2 0.08563245 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {{258 0 0-9038 {}}} SUCCS {{259 0 0-9248 {}}} CYCLES {}}
set a(0-9248) {NAME exs#10 TYPE SIGNEXTEND PAR 0-8643 XREFS 57238 LOC {2 0.08563245 2 0.9507796749999999 2 0.9507796749999999 2 0.9507796749999999} PREDS {{259 0 0-9247 {}}} SUCCS {{259 0 0-9249 {}}} CYCLES {}}
set a(0-9249) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_and(10,2) AREA_SCORE 7.30 QUANTITY 5 NAME and#12 TYPE AND DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 57239 LOC {2 0.08563245 2 0.9507796749999999 2 0.9507796749999999 2 0.9671864062638539 2 0.9671864062638539} PREDS {{258 0 0-8760 {}} {259 0 0-9248 {}}} SUCCS {{258 0 0-9251 {}}} CYCLES {}}
set a(0-9250) {NAME exs#13 TYPE SIGNEXTEND PAR 0-8643 XREFS 57240 LOC {2 0.175275825 2 0.9671864499999999 2 0.9671864499999999 2 0.9671864499999999} PREDS {{258 0 0-9068 {}}} SUCCS {{259 0 0-9251 {}}} CYCLES {}}
set a(0-9251) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_nor(10,2) AREA_SCORE 7.30 QUANTITY 3 NAME nor#3 TYPE NOR DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 57241 LOC {2 0.175275825 2 0.9671864499999999 2 0.9671864499999999 2 0.9835931812638539 2 0.9835931812638539} PREDS {{258 0 0-9249 {}} {259 0 0-9250 {}}} SUCCS {{258 0 0-9253 {}}} CYCLES {}}
set a(0-9252) {NAME exs#16 TYPE SIGNEXTEND PAR 0-8643 XREFS 57242 LOC {1 0.0 2 0.9835932249999999 2 0.9835932249999999 2 0.9835932249999999} PREDS {{258 0 0-9234 {}}} SUCCS {{259 0 0-9253 {}}} CYCLES {}}
set a(0-9253) {LIBRARY mgc_Altera-Cyclone-III-6_beh_psr MODULE mgc_nor(10,2) AREA_SCORE 7.30 QUANTITY 3 NAME nor#2 TYPE NOR DELAY {0.26 ns} LIBRARY_DELAY {0.26 ns} PAR 0-8643 XREFS 57243 LOC {2 0.19168259999999998 2 0.9835932249999999 2 0.9835932249999999 2 0.9999999562638539 2 0.9999999562638539} PREDS {{258 0 0-9251 {}} {259 0 0-9252 {}}} SUCCS {{259 0 0-9254 {}}} CYCLES {}}
set a(0-9254) {NAME conc#11 TYPE CONCATENATE PAR 0-8643 XREFS 57244 LOC {2 0.20808939999999998 2 1.0 2 1.0 2 1.0} PREDS {{258 0 0-9246 {}} {258 0 0-9239 {}} {259 0 0-9253 {}}} SUCCS {{259 0 0-9255 {}}} CYCLES {}}
set a(0-9255) {LIBRARY mgc_ioport MODULE mgc_out_stdreg(2,30) AREA_SCORE 0.00 QUANTITY 1 NAME io_write(vout:rsc.d) TYPE {I/O_WRITE VAR} DELAY {0.00 ns} PAR 0-8643 XREFS 57245 LOC {2 1.0 2 1.0 2 1.0 3 0.0 2 0.9999} PREDS {{260 0 0-9255 {}} {80 0 0-9138 {}} {259 0 0-9254 {}}} SUCCS {{80 0 0-9138 {}} {260 0 0-9255 {}}} CYCLES {}}
set a(0-9256) {NAME vin:asn(regs.regs(0).sva) TYPE {I/O_READ SIGNAL} PAR 0-8643 XREFS 57246 LOC {1 0.0 2 0.098007475 2 0.098007475 2 0.8248306999999999} PREDS {} SUCCS {{259 0 0-9257 {}}} CYCLES {}}
set a(0-9257) {NAME vin:asn TYPE ASSIGN PAR 0-8643 XREFS 57247 LOC {1 0.0 2 0.098007475 2 0.098007475 2 0.8248306999999999} PREDS {{260 0 0-9257 {}} {256 0 0-8664 {}} {256 0 0-8679 {}} {256 0 0-8684 {}} {256 0 0-8691 {}} {256 0 0-8711 {}} {256 0 0-8716 {}} {256 0 0-8723 {}} {256 0 0-8743 {}} {256 0 0-8748 {}} {256 0 0-8755 {}} {259 0 0-9256 {}}} SUCCS {{262 0 0-8664 {}} {262 0 0-8679 {}} {262 0 0-8684 {}} {262 0 0-8691 {}} {262 0 0-8711 {}} {262 0 0-8716 {}} {262 0 0-8723 {}} {262 0 0-8743 {}} {262 0 0-8748 {}} {262 0 0-8755 {}} {260 0 0-9257 {}}} CYCLES {}}
set a(0-9258) {NAME vin:asn(regs.regs(1).sva) TYPE ASSIGN PAR 0-8643 XREFS 57248 LOC {0 1.0 1 0.098007475 1 0.098007475 2 0.743491425} PREDS {{260 0 0-9258 {}} {256 0 0-8665 {}} {256 0 0-8667 {}} {256 0 0-8676 {}} {256 0 0-8697 {}} {256 0 0-8699 {}} {256 0 0-8708 {}} {256 0 0-8729 {}} {256 0 0-8731 {}} {256 0 0-8740 {}} {258 0 0-8664 {}}} SUCCS {{262 0 0-8665 {}} {262 0 0-8667 {}} {262 0 0-8676 {}} {262 0 0-8697 {}} {262 0 0-8699 {}} {262 0 0-8708 {}} {262 0 0-8729 {}} {262 0 0-8731 {}} {262 0 0-8740 {}} {260 0 0-9258 {}}} CYCLES {}}
set a(0-9259) {NAME vin:asn(acc#14(0).sva) TYPE ASSIGN PAR 0-8643 XREFS 57249 LOC {1 0.623584425 1 0.640252625 1 0.640252625 3 0.28719885} PREDS {{260 0 0-9259 {}} {256 0 0-8811 {}} {258 0 0-8897 {}}} SUCCS {{262 0 0-8811 {}} {260 0 0-9259 {}}} CYCLES {}}
set a(0-9260) {NAME vin:asn(acc#14(1).sva) TYPE ASSIGN PAR 0-8643 XREFS 57250 LOC {1 0.7316851249999999 1 0.7532189499999999 1 0.7532189499999999 3 0.462074} PREDS {{260 0 0-9260 {}} {256 0 0-8814 {}} {258 0 0-8924 {}}} SUCCS {{262 0 0-8814 {}} {260 0 0-9260 {}}} CYCLES {}}
set a(0-9261) {NAME vin:asn(red_xy(0).sva) TYPE ASSIGN PAR 0-8643 XREFS 57251 LOC {1 0.69508965 1 0.7350808 1 0.7350808 3 0.40229224999999996} PREDS {{260 0 0-9261 {}} {256 0 0-8861 {}} {258 0 0-8957 {}}} SUCCS {{262 0 0-8861 {}} {260 0 0-9261 {}}} CYCLES {}}
set a(0-9262) {NAME vin:asn(red_xy(1).sva) TYPE ASSIGN PAR 0-8643 XREFS 57252 LOC {1 0.69508965 1 0.7117578499999999 1 0.7117578499999999 3 0.40229224999999996} PREDS {{260 0 0-9262 {}} {256 0 0-8865 {}} {258 0 0-8959 {}}} SUCCS {{262 0 0-8865 {}} {260 0 0-9262 {}}} CYCLES {}}
set a(0-9263) {NAME vin:asn(blue_xy(0).sva) TYPE ASSIGN PAR 0-8643 XREFS 57253 LOC {1 0.8031903499999999 1 0.824724175 1 0.824724175 3 0.5771674} PREDS {{260 0 0-9263 {}} {256 0 0-8869 {}} {258 0 0-8992 {}}} SUCCS {{262 0 0-8869 {}} {260 0 0-9263 {}}} CYCLES {}}
set a(0-9264) {NAME vin:asn(blue_xy(1).sva) TYPE ASSIGN PAR 0-8643 XREFS 57254 LOC {1 0.8031903499999999 1 1.0 1 1.0 3 0.5771674} PREDS {{260 0 0-9264 {}} {256 0 0-8873 {}} {258 0 0-8994 {}}} SUCCS {{262 0 0-8873 {}} {260 0 0-9264 {}}} CYCLES {}}
set a(0-9265) {NAME vin:asn(volume_previous.sva) TYPE ASSIGN PAR 0-8643 XREFS 57255 LOC {2 0.269998225 2 1.0 2 1.0 3 0.8209265499999999} PREDS {{260 0 0-9265 {}} {256 0 0-9121 {}} {256 0 0-9134 {}} {258 0 0-9137 {}}} SUCCS {{262 0 0-9121 {}} {262 0 0-9134 {}} {260 0 0-9265 {}}} CYCLES {}}
set a(0-8643) {CHI {0-8644 0-8645 0-8646 0-8647 0-8648 0-8649 0-8650 0-8651 0-8652 0-8653 0-8654 0-8655 0-8656 0-8657 0-8658 0-8659 0-8660 0-8661 0-8662 0-8663 0-8664 0-8665 0-8666 0-8667 0-8668 0-8669 0-8670 0-8671 0-8672 0-8673 0-8674 0-8675 0-8676 0-8677 0-8678 0-8679 0-8680 0-8681 0-8682 0-8683 0-8684 0-8685 0-8686 0-8687 0-8688 0-8689 0-8690 0-8691 0-8692 0-8693 0-8694 0-8695 0-8696 0-8697 0-8698 0-8699 0-8700 0-8701 0-8702 0-8703 0-8704 0-8705 0-8706 0-8707 0-8708 0-8709 0-8710 0-8711 0-8712 0-8713 0-8714 0-8715 0-8716 0-8717 0-8718 0-8719 0-8720 0-8721 0-8722 0-8723 0-8724 0-8725 0-8726 0-8727 0-8728 0-8729 0-8730 0-8731 0-8732 0-8733 0-8734 0-8735 0-8736 0-8737 0-8738 0-8739 0-8740 0-8741 0-8742 0-8743 0-8744 0-8745 0-8746 0-8747 0-8748 0-8749 0-8750 0-8751 0-8752 0-8753 0-8754 0-8755 0-8756 0-8757 0-8758 0-8759 0-8760 0-8761 0-8762 0-8763 0-8764 0-8765 0-8766 0-8767 0-8768 0-8769 0-8770 0-8771 0-8772 0-8773 0-8774 0-8775 0-8776 0-8777 0-8778 0-8779 0-8780 0-8781 0-8782 0-8783 0-8784 0-8785 0-8786 0-8787 0-8788 0-8789 0-8790 0-8791 0-8792 0-8793 0-8794 0-8795 0-8796 0-8797 0-8798 0-8799 0-8800 0-8801 0-8802 0-8803 0-8804 0-8805 0-8806 0-8807 0-8808 0-8809 0-8810 0-8811 0-8812 0-8813 0-8814 0-8815 0-8816 0-8817 0-8818 0-8819 0-8820 0-8821 0-8822 0-8823 0-8824 0-8825 0-8826 0-8827 0-8828 0-8829 0-8830 0-8831 0-8832 0-8833 0-8834 0-8835 0-8836 0-8837 0-8838 0-8839 0-8840 0-8841 0-8842 0-8843 0-8844 0-8845 0-8846 0-8847 0-8848 0-8849 0-8850 0-8851 0-8852 0-8853 0-8854 0-8855 0-8856 0-8857 0-8858 0-8859 0-8860 0-8861 0-8862 0-8863 0-8864 0-8865 0-8866 0-8867 0-8868 0-8869 0-8870 0-8871 0-8872 0-8873 0-8874 0-8875 0-8876 0-8877 0-8878 0-8879 0-8880 0-8881 0-8882 0-8883 0-8884 0-8885 0-8886 0-8887 0-8888 0-8889 0-8890 0-8891 0-8892 0-8893 0-8894 0-8895 0-8896 0-8897 0-8898 0-8899 0-8900 0-8901 0-8902 0-8903 0-8904 0-8905 0-8906 0-8907 0-8908 0-8909 0-8910 0-8911 0-8912 0-8913 0-8914 0-8915 0-8916 0-8917 0-8918 0-8919 0-8920 0-8921 0-8922 0-8923 0-8924 0-8925 0-8926 0-8927 0-8928 0-8929 0-8930 0-8931 0-8932 0-8933 0-8934 0-8935 0-8936 0-8937 0-8938 0-8939 0-8940 0-8941 0-8942 0-8943 0-8944 0-8945 0-8946 0-8947 0-8948 0-8949 0-8950 0-8951 0-8952 0-8953 0-8954 0-8955 0-8956 0-8957 0-8958 0-8959 0-8960 0-8961 0-8962 0-8963 0-8964 0-8965 0-8966 0-8967 0-8968 0-8969 0-8970 0-8971 0-8972 0-8973 0-8974 0-8975 0-8976 0-8977 0-8978 0-8979 0-8980 0-8981 0-8982 0-8983 0-8984 0-8985 0-8986 0-8987 0-8988 0-8989 0-8990 0-8991 0-8992 0-8993 0-8994 0-8995 0-8996 0-8997 0-8998 0-8999 0-9000 0-9001 0-9002 0-9003 0-9004 0-9005 0-9006 0-9007 0-9008 0-9009 0-9010 0-9011 0-9012 0-9013 0-9014 0-9015 0-9016 0-9017 0-9018 0-9019 0-9020 0-9021 0-9022 0-9023 0-9024 0-9025 0-9026 0-9027 0-9028 0-9029 0-9030 0-9031 0-9032 0-9033 0-9034 0-9035 0-9036 0-9037 0-9038 0-9039 0-9040 0-9041 0-9042 0-9043 0-9044 0-9045 0-9046 0-9047 0-9048 0-9049 0-9050 0-9051 0-9052 0-9053 0-9054 0-9055 0-9056 0-9057 0-9058 0-9059 0-9060 0-9061 0-9062 0-9063 0-9064 0-9065 0-9066 0-9067 0-9068 0-9069 0-9070 0-9071 0-9072 0-9073 0-9074 0-9075 0-9076 0-9077 0-9078 0-9079 0-9080 0-9081 0-9082 0-9083 0-9084 0-9085 0-9086 0-9087 0-9088 0-9089 0-9090 0-9091 0-9092 0-9093 0-9094 0-9095 0-9096 0-9097 0-9098 0-9099 0-9100 0-9101 0-9102 0-9103 0-9104 0-9105 0-9106 0-9107 0-9108 0-9109 0-9110 0-9111 0-9112 0-9113 0-9114 0-9115 0-9116 0-9117 0-9118 0-9119 0-9120 0-9121 0-9122 0-9123 0-9124 0-9125 0-9126 0-9127 0-9128 0-9129 0-9130 0-9131 0-9132 0-9133 0-9134 0-9135 0-9136 0-9137 0-9138 0-9139 0-9140 0-9141 0-9142 0-9143 0-9144 0-9145 0-9146 0-9147 0-9148 0-9149 0-9150 0-9151 0-9152 0-9153 0-9154 0-9155 0-9156 0-9157 0-9158 0-9159 0-9160 0-9161 0-9162 0-9163 0-9164 0-9165 0-9166 0-9167 0-9168 0-9169 0-9170 0-9171 0-9172 0-9173 0-9174 0-9175 0-9176 0-9177 0-9178 0-9179 0-9180 0-9181 0-9182 0-9183 0-9184 0-9185 0-9186 0-9187 0-9188 0-9189 0-9190 0-9191 0-9192 0-9193 0-9194 0-9195 0-9196 0-9197 0-9198 0-9199 0-9200 0-9201 0-9202 0-9203 0-9204 0-9205 0-9206 0-9207 0-9208 0-9209 0-9210 0-9211 0-9212 0-9213 0-9214 0-9215 0-9216 0-9217 0-9218 0-9219 0-9220 0-9221 0-9222 0-9223 0-9224 0-9225 0-9226 0-9227 0-9228 0-9229 0-9230 0-9231 0-9232 0-9233 0-9234 0-9235 0-9236 0-9237 0-9238 0-9239 0-9240 0-9241 0-9242 0-9243 0-9244 0-9245 0-9246 0-9247 0-9248 0-9249 0-9250 0-9251 0-9252 0-9253 0-9254 0-9255 0-9256 0-9257 0-9258 0-9259 0-9260 0-9261 0-9262 0-9263 0-9264 0-9265} ITERATIONS Infinite LATENCY 2 RESET_LATENCY 0 CSTEPS 3 UNROLL 0 PERIOD {20.00 ns} FULL_PERIOD {20.00 ns} THROUGHPUT_PERIOD 1 %_SHARING_ALLOC {20.0 %} PIPELINED Yes INITIATION 1 STAGES 3.0 CYCLES_IN 3 TOTAL_CYCLES_IN 3 TOTAL_CYCLES_UNDER 0 TOTAL_CYCLES 3 NAME main TYPE LOOP DELAY {80.00 ns} PAR 0-8633 XREFS 57256 LOC {0 1.0 0 1.0 0 1.0 0 1.0} PREDS {{774 0 0-8643 {}} {258 0 0-8641 {}} {258 0 0-8640 {}} {258 0 0-8639 {}} {258 0 0-8638 {}} {258 0 0-8637 {}} {258 0 0-8636 {}} {258 0 0-8634 {}} {258 0 0-8635 {}} {259 0 0-8642 {}}} SUCCS {{772 0 0-8634 {}} {772 0 0-8635 {}} {772 0 0-8636 {}} {772 0 0-8637 {}} {772 0 0-8638 {}} {772 0 0-8639 {}} {772 0 0-8640 {}} {772 0 0-8641 {}} {772 0 0-8642 {}} {774 0 0-8643 {}}} CYCLES {}}
set a(0-8633) {CHI {0-8634 0-8635 0-8636 0-8637 0-8638 0-8639 0-8640 0-8641 0-8642 0-8643} ITERATIONS Infinite LATENCY 2 RESET_LATENCY 0 CSTEPS 0 UNROLL 0 PERIOD {20.00 ns} FULL_PERIOD {20.00 ns} THROUGHPUT_PERIOD 1 %_SHARING_ALLOC {20.0 %} PIPELINED No CYCLES_IN 0 TOTAL_CYCLES_IN 0 TOTAL_CYCLES_UNDER 3 TOTAL_CYCLES 3 NAME core:rlp TYPE LOOP DELAY {80.00 ns} PAR {} XREFS 57257 LOC {0 0.0 0 0.0 0 0.0 1 0.0} PREDS {} SUCCS {} CYCLES {}}
set a(0-8633-TOTALCYCLES) {3}
set a(0-8633-QMOD) {mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(10,0,10,0,11) {0-8669 0-8674 0-8701 0-8706 0-8733 0-8738} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(11,0,11,0,12) {0-8675 0-8682 0-8690 0-8707 0-8714 0-8722 0-8739 0-8746 0-8754 0-8917 0-9070} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(12,0,12,0,13) {0-8683 0-8694 0-8715 0-8726 0-8747 0-8758 0-9000 0-9007 0-9026 0-9056} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(13,0,13,0,14) {0-8695 0-8727 0-8759} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(4,0,4,0,5) {0-8772 0-8801 0-8878} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(5,0,5,1,6) {0-8774 0-8789 0-8797 0-8927 0-8962 0-9078 0-9082} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(5,0,5,0,6) 0-8787 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(4,1,2,1,5) {0-8805 0-8896 0-8923 0-9089 0-9127} mgc_Altera-Cyclone-III-6_beh_psr.mgc_and(4,2) {0-8813 0-8816} mgc_Altera-Cyclone-III-6_beh_psr.mgc_and(10,2) {0-8864 0-8868 0-8872 0-8876 0-9249} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(9,0,3,1,10) 0-8883 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(11,0,10,1,11) {0-8891 0-8900 0-8905 0-9014 0-9033 0-9044 0-9063} mgc_Altera-Cyclone-III-6_beh_psr.mgc_mux(4,1,2) {0-8897 0-8924 0-9137} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(7,0,7,1,8) 0-8912 mgc_Altera-Cyclone-III-6_beh_psr.mgc_mux(10,1,2) {0-8957 0-8959 0-8992 0-8994} mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(1,0,1,1,2) 0-9087 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(2,0,2,0,3) 0-9099 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(3,0,3,1,4) 0-9116 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(4,0,3,1,4) 0-9119 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(6,0,5,0,6) 0-9124 mgc_Altera-Cyclone-III-6_beh_psr.mgc_add(5,1,3,1,6) 0-9131 mgc_ioport.mgc_out_stdreg(4,4) 0-9138 mgc_Altera-Cyclone-III-6_beh_psr.mgc_nor(10,2) {0-9236 0-9251 0-9253} mgc_Altera-Cyclone-III-6_beh_psr.mgc_nor(10,3) 0-9239 mgc_Altera-Cyclone-III-6_beh_psr.mgc_and(10,4) 0-9246 mgc_ioport.mgc_out_stdreg(2,30) 0-9255}
set a(0-8633-PROC_NAME) {core}
set a(0-8633-HIER_NAME) {/gauss_blur/core}
set a(TOP) {0-8633}

