// states for multi cycle cpus definition

`define IF     5'd0 
`define ID      5'd1
`define EX_R   5'd2
`define EX_I   5'd3
`define EX_LW   5'd4
`define EX1_B   5'd5
`define EX2_B   5'd6
`define MEM_WR 5'd7
`define MEM_RD 5'd8 
`define WB_M    5'd9 
`define WB_R    5'd10
`define WB_JAL  5'd11
`define WB_JALR 5'd12
