TimeQuest Timing Analyzer report for KPN
Mon May 15 21:53:39 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'lcd_fifo:fifo_module_inst4|buffer[0]'
 15. Slow 1200mV 85C Model Setup: 'lcd_fifo:fifo_module_inst4|full_reg'
 16. Slow 1200mV 85C Model Hold: 'lcd_fifo:fifo_module_inst4|buffer[0]'
 17. Slow 1200mV 85C Model Hold: 'lcd_fifo:fifo_module_inst4|full_reg'
 18. Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 19. Slow 1200mV 85C Model Hold: 'clk'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|buffer[0]'
 30. Slow 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|full_reg'
 31. Slow 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|buffer[0]'
 32. Slow 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|full_reg'
 33. Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|full_reg'
 44. Fast 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|buffer[0]'
 45. Fast 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|buffer[0]'
 46. Fast 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|full_reg'
 47. Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Output Ports
 63. Unconstrained Output Ports
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; KPN                                                 ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX150DF31C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; clk                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                          ;
; clock_divider_module:clk_inst|divcounter[23] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_module:clk_inst|divcounter[23] } ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lcd_fifo:fifo_module_inst4|buffer[0] }         ;
; lcd_fifo:fifo_module_inst4|full_reg          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lcd_fifo:fifo_module_inst4|full_reg }          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                 ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 39.36 MHz  ; 39.36 MHz       ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 186.22 MHz ; 186.22 MHz      ; lcd_fifo:fifo_module_inst4|buffer[0]         ;      ;
; 202.68 MHz ; 202.68 MHz      ; clk                                          ;      ;
; 291.29 MHz ; 291.29 MHz      ; lcd_fifo:fifo_module_inst4|full_reg          ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -24.409 ; -719.832      ;
; clk                                          ; -3.934  ; -48.799       ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; -2.470  ; -556.057      ;
; lcd_fifo:fifo_module_inst4|full_reg          ; -2.433  ; -558.578      ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; lcd_fifo:fifo_module_inst4|buffer[0]         ; -0.770 ; -29.761       ;
; lcd_fifo:fifo_module_inst4|full_reg          ; -0.675 ; -20.722       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.332  ; 0.000         ;
; clk                                          ; 0.634  ; 0.000         ;
+----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.693 ; -243.983      ;
; lcd_fifo:fifo_module_inst4|full_reg          ; 0.199  ; 0.000         ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; 0.260  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                     ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                             ; To Node                                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -24.409 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 22.530     ;
; -24.250 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 22.371     ;
; -23.849 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.970     ;
; -23.706 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.827     ;
; -23.690 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.811     ;
; -23.563 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.684     ;
; -23.495 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.616     ;
; -23.494 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.615     ;
; -23.270 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.391     ;
; -23.235 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.356     ;
; -23.148 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.269     ;
; -23.146 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.267     ;
; -23.126 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.247     ;
; -23.118 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.239     ;
; -23.098 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.219     ;
; -23.076 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.197     ;
; -23.030 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.151     ;
; -23.029 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 21.150     ;
; -22.807 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.928     ;
; -22.805 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.926     ;
; -22.693 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.814     ;
; -22.683 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.804     ;
; -22.661 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.782     ;
; -22.651 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.772     ;
; -22.561 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.682     ;
; -22.532 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.653     ;
; -22.513 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.634     ;
; -22.480 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.601     ;
; -22.461 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.582     ;
; -22.445 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.566     ;
; -22.444 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.565     ;
; -22.402 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.523     ;
; -22.386 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.507     ;
; -22.367 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.488     ;
; -22.342 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.463     ;
; -22.228 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.349     ;
; -22.220 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.341     ;
; -22.181 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.302     ;
; -22.162 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.283     ;
; -22.102 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.223     ;
; -22.098 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.219     ;
; -22.076 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.197     ;
; -22.066 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.187     ;
; -22.025 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.146     ;
; -21.918 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.039     ;
; -21.888 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 20.009     ;
; -21.851 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.972     ;
; -21.850 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.971     ;
; -21.849 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.970     ;
; -21.801 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.922     ;
; -21.757 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.878     ;
; -21.720 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.841     ;
; -21.715 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.836     ;
; -21.711 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.832     ;
; -21.694 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.815     ;
; -21.643 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.764     ;
; -21.625 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.746     ;
; -21.503 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.624     ;
; -21.481 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.602     ;
; -21.471 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.592     ;
; -21.461 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.582     ;
; -21.321 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.442     ;
; -21.312 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.433     ;
; -21.266 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.387     ;
; -21.250 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.371     ;
; -21.206 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.327     ;
; -21.162 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.283     ;
; -21.156 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.277     ;
; -21.153 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.274     ;
; -21.048 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.169     ;
; -21.001 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.122     ;
; -20.999 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 19.120     ;
; -20.812 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.933     ;
; -20.795 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.916     ;
; -20.757 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.878     ;
; -20.749 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.870     ;
; -20.681 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.802     ;
; -20.676 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.797     ;
; -20.671 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.792     ;
; -20.665 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.786     ;
; -20.664 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.785     ;
; -20.646 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.767     ;
; -20.608 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.729     ;
; -20.607 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.728     ;
; -20.535 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.656     ;
; -20.422 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.543     ;
; -20.383 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.504     ;
; -20.344 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.465     ;
; -20.291 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.412     ;
; -20.287 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.408     ;
; -20.261 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.382     ;
; -20.239 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.360     ;
; -20.229 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.350     ;
; -20.226 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.347     ;
; -20.079 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.200     ;
; -20.070 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.191     ;
; -19.989 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.110     ;
; -19.964 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.085     ;
; -19.921 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.042     ;
; -19.920 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.877     ; 18.041     ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.934 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.840      ;
; -3.900 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.806      ;
; -3.828 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.734      ;
; -3.766 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.672      ;
; -3.701 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.607      ;
; -3.621 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.527      ;
; -3.559 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.465      ;
; -3.440 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.346      ;
; -3.360 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.266      ;
; -3.289 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.195      ;
; -3.223 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.129      ;
; -3.168 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.074      ;
; -3.124 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.030      ;
; -3.104 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.013      ;
; -3.044 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.955      ;
; -3.044 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.955      ;
; -3.043 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.954      ;
; -3.038 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.947      ;
; -3.021 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.932      ;
; -3.021 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.932      ;
; -3.012 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.921      ;
; -3.011 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.920      ;
; -3.011 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.920      ;
; -3.011 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.920      ;
; -2.997 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.905      ;
; -2.997 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.905      ;
; -2.996 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.904      ;
; -2.985 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.893      ;
; -2.985 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.893      ;
; -2.984 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.892      ;
; -2.974 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.882      ;
; -2.974 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.882      ;
; -2.965 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.871      ;
; -2.964 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.870      ;
; -2.964 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.870      ;
; -2.964 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.870      ;
; -2.962 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.870      ;
; -2.962 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.870      ;
; -2.953 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.859      ;
; -2.952 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.858      ;
; -2.952 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.858      ;
; -2.952 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.858      ;
; -2.923 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.834      ;
; -2.909 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.818      ;
; -2.876 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.784      ;
; -2.864 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.772      ;
; -2.841 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.750      ;
; -2.810 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.718      ;
; -2.770 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.679      ;
; -2.725 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.633      ;
; -2.724 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.632      ;
; -2.709 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.618      ;
; -2.683 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.591      ;
; -2.643 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.552      ;
; -2.625 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.533      ;
; -2.596 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.504      ;
; -2.591 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.499      ;
; -2.541 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.449      ;
; -2.518 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.426      ;
; -2.466 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.374      ;
; -2.457 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.365      ;
; -2.449 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.357      ;
; -2.429 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.337      ;
; -2.422 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.330      ;
; -2.391 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.299      ;
; -2.368 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.276      ;
; -2.346 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.254      ;
; -2.312 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.220      ;
; -2.309 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.217      ;
; -2.283 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.191      ;
; -2.271 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.179      ;
; -2.254 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.162      ;
; -2.249 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.155      ;
; -2.249 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.157      ;
; -2.248 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.156      ;
; -2.198 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.106      ;
; -2.198 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.106      ;
; -2.198 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.106      ;
; -2.190 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.098      ;
; -2.176 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.082      ;
; -2.175 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.081      ;
; -2.175 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.081      ;
; -2.171 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.079      ;
; -2.164 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.070      ;
; -2.163 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.071      ;
; -2.163 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.069      ;
; -2.161 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.069      ;
; -2.150 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.058      ;
; -2.146 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.057      ;
; -2.138 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.044      ;
; -2.138 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.044      ;
; -2.122 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.028      ;
; -2.117 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.025      ;
; -2.100 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.008      ;
; -2.100 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.008      ;
; -2.096 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.004      ;
; -2.086 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 2.994      ;
; -2.085 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 2.993      ;
; -2.078 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.984      ;
; -2.077 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.983      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'lcd_fifo:fifo_module_inst4|buffer[0]'                                                                                                                                              ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.470 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~417 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.724      ; 7.318      ;
; -2.450 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~431 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.895      ; 7.461      ;
; -2.410 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~426 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.163      ; 7.688      ;
; -2.276 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~49  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.738      ; 7.125      ;
; -2.272 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~430 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.968      ; 7.355      ;
; -2.271 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~424 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.172      ; 7.740      ;
; -2.185 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 7.485      ; 9.286      ;
; -2.159 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 7.427      ; 9.244      ;
; -2.123 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~321 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.243      ; 7.476      ;
; -2.106 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~63  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.119      ; 7.210      ;
; -2.068 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~420 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.152      ; 7.516      ;
; -2.068 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~385 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.271      ; 7.644      ;
; -2.066 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~418 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.461      ; 7.514      ;
; -2.041 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~429 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.967      ; 7.306      ;
; -2.039 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~427 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.366      ; 6.708      ;
; -2.032 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~59  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.234      ; 6.561      ;
; -2.028 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~53  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.510      ; 7.654      ;
; -2.028 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~428 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.837      ; 6.851      ;
; -2.004 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~423 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.802      ; 7.103      ;
; -1.993 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~388 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.603      ; 7.770      ;
; -1.986 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~52  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.057      ; 7.339      ;
; -1.975 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~399 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.340      ; 7.605      ;
; -1.957 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~51  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.134      ; 7.202      ;
; -1.956 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~60  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.693      ; 6.765      ;
; -1.935 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~330 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.726      ; 7.779      ;
; -1.922 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~56  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.379      ; 7.597      ;
; -1.921 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~337 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.572      ; 7.611      ;
; -1.911 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~328 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.723      ; 7.791      ;
; -1.896 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~58  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.379      ; 7.434      ;
; -1.885 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~62  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.189      ; 7.065      ;
; -1.881 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 7.427      ; 9.466      ;
; -1.876 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~287 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.450      ; 6.447      ;
; -1.873 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 7.485      ; 9.474      ;
; -1.866 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~422 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.744      ; 6.899      ;
; -1.859 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~50  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.325      ; 7.301      ;
; -1.846 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~421 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.649      ; 7.791      ;
; -1.843 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~61  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.004      ; 6.963      ;
; -1.840 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~425 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.826      ; 6.962      ;
; -1.840 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~393 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.094      ; 7.050      ;
; -1.836 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~387 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.515      ; 7.460      ;
; -1.826 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~97  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.545      ; 7.493      ;
; -1.823 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~383 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.546      ; 7.485      ;
; -1.822 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~398 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.402      ; 7.368      ;
; -1.817 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~329 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.217      ; 7.150      ;
; -1.816 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~419 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.251      ; 7.362      ;
; -1.811 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~394 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.756      ; 7.862      ;
; -1.794 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~334 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.492      ; 7.575      ;
; -1.782 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~335 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.584      ; 7.671      ;
; -1.763 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~283 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.773      ; 5.825      ;
; -1.754 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~392 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.740      ; 7.789      ;
; -1.746 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~276 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.570      ; 6.605      ;
; -1.735 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~325 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 6.201      ; 8.100      ;
; -1.734 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~331 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.880      ; 6.909      ;
; -1.731 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~281 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.437      ; 6.015      ;
; -1.729 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~312 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.722      ; 7.566      ;
; -1.712 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~395 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.794      ; 6.811      ;
; -1.708 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~54  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.808      ; 6.632      ;
; -1.701 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~55  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.849      ; 6.839      ;
; -1.701 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~369 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.339      ; 7.330      ;
; -1.698 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~324 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.699      ; 7.693      ;
; -1.696 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~308 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.532      ; 7.346      ;
; -1.672 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~322 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.837      ; 7.633      ;
; -1.671 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~273 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.258      ; 6.218      ;
; -1.657 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~282 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.916      ; 6.565      ;
; -1.653 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~277 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.028      ; 6.797      ;
; -1.640 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~285 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.562      ; 6.319      ;
; -1.632 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~100 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.829      ; 7.607      ;
; -1.629 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 8.142      ; 9.258      ;
; -1.627 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~65  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 1.571      ; 3.314      ;
; -1.625 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~368 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 8.043      ; 9.291      ;
; -1.616 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~327 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.343      ; 7.249      ;
; -1.613 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~340 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.881      ; 7.617      ;
; -1.610 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~401 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.524      ; 7.244      ;
; -1.609 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~75  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 1.332      ; 3.058      ;
; -1.607 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~380 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.287      ; 7.009      ;
; -1.606 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~391 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.235      ; 7.137      ;
; -1.604 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~272 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 6.984      ; 8.377      ;
; -1.604 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~275 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.652      ; 6.372      ;
; -1.604 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~390 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.185      ; 6.899      ;
; -1.603 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~309 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 6.015      ; 7.736      ;
; -1.597 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~103 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.623      ; 7.345      ;
; -1.596 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~384 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 7.987      ; 9.378      ;
; -1.590 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~280 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.915      ; 6.808      ;
; -1.585 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~57  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.868      ; 6.749      ;
; -1.583 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~304 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 7.962      ; 9.167      ;
; -1.575 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~315 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.733      ; 6.431      ;
; -1.572 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~333 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.523      ; 7.385      ;
; -1.565 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~104 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.961      ; 7.642      ;
; -1.563 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~397 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.407      ; 7.260      ;
; -1.561 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~323 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.640      ; 7.491      ;
; -1.560 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~375 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.462      ; 7.138      ;
; -1.557 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~71  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 1.701      ; 3.373      ;
; -1.555 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~350 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.874      ; 7.552      ;
; -1.552 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~336 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 8.301      ; 9.469      ;
; -1.549 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~99  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.900      ; 7.571      ;
; -1.536 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~279 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.382      ; 6.208      ;
; -1.535 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~389 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 6.075      ; 7.912      ;
; -1.534 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~396 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.234      ; 7.064      ;
; -1.521 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~27  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 1.592      ; 3.236      ;
; -1.510 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~379 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.826      ; 6.635      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'lcd_fifo:fifo_module_inst4|full_reg'                                                                                                                                              ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.433 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~417 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.761      ; 7.318      ;
; -2.413 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~431 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.932      ; 7.461      ;
; -2.373 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~426 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.200      ; 7.688      ;
; -2.270 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 7.400      ; 9.286      ;
; -2.244 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 7.342      ; 9.244      ;
; -2.239 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~49  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.775      ; 7.125      ;
; -2.235 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~430 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.005      ; 7.355      ;
; -2.234 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~424 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.209      ; 7.740      ;
; -2.086 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~321 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.280      ; 7.476      ;
; -2.069 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~63  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.156      ; 7.210      ;
; -2.031 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~420 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.189      ; 7.516      ;
; -2.031 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~385 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.308      ; 7.644      ;
; -2.029 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~418 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.498      ; 7.514      ;
; -2.004 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~429 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.004      ; 7.306      ;
; -2.002 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~427 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.403      ; 6.708      ;
; -1.995 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~59  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.271      ; 6.561      ;
; -1.991 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~53  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.547      ; 7.654      ;
; -1.991 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~428 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.874      ; 6.851      ;
; -1.967 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~423 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.839      ; 7.103      ;
; -1.966 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 7.342      ; 9.466      ;
; -1.958 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 7.400      ; 9.474      ;
; -1.956 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~388 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.640      ; 7.770      ;
; -1.949 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~52  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.094      ; 7.339      ;
; -1.938 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~399 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.377      ; 7.605      ;
; -1.920 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~51  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.171      ; 7.202      ;
; -1.919 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~60  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.730      ; 6.765      ;
; -1.898 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~330 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.763      ; 7.779      ;
; -1.885 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~56  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.416      ; 7.597      ;
; -1.884 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~337 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.609      ; 7.611      ;
; -1.874 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~328 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.760      ; 7.791      ;
; -1.859 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~58  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.416      ; 7.434      ;
; -1.848 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~62  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.226      ; 7.065      ;
; -1.839 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~287 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.487      ; 6.447      ;
; -1.829 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~422 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.781      ; 6.899      ;
; -1.822 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~50  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.362      ; 7.301      ;
; -1.809 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~421 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.686      ; 7.791      ;
; -1.806 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~61  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.041      ; 6.963      ;
; -1.803 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~425 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.863      ; 6.962      ;
; -1.803 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~393 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.131      ; 7.050      ;
; -1.799 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~387 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.552      ; 7.460      ;
; -1.789 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~97  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.582      ; 7.493      ;
; -1.786 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~383 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.583      ; 7.485      ;
; -1.785 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~398 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.439      ; 7.368      ;
; -1.780 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~329 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.254      ; 7.150      ;
; -1.779 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~419 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.288      ; 7.362      ;
; -1.774 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~394 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.793      ; 7.862      ;
; -1.757 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~334 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.529      ; 7.575      ;
; -1.745 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~335 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.621      ; 7.671      ;
; -1.726 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~283 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.810      ; 5.825      ;
; -1.717 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~392 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.777      ; 7.789      ;
; -1.714 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 8.057      ; 9.258      ;
; -1.710 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~368 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 7.958      ; 9.291      ;
; -1.709 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~276 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.607      ; 6.605      ;
; -1.698 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~325 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 6.238      ; 8.100      ;
; -1.697 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~331 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.917      ; 6.909      ;
; -1.694 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~281 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.474      ; 6.015      ;
; -1.692 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~312 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.759      ; 7.566      ;
; -1.689 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~272 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 6.899      ; 8.377      ;
; -1.681 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~384 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 7.902      ; 9.378      ;
; -1.675 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~395 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.831      ; 6.811      ;
; -1.671 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~54  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.845      ; 6.632      ;
; -1.668 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~304 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 7.877      ; 9.167      ;
; -1.664 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~55  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.886      ; 6.839      ;
; -1.664 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~369 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.376      ; 7.330      ;
; -1.661 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~324 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.736      ; 7.693      ;
; -1.659 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~308 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.569      ; 7.346      ;
; -1.637 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~336 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 8.216      ; 9.469      ;
; -1.635 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~322 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.874      ; 7.633      ;
; -1.634 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~273 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.295      ; 6.218      ;
; -1.620 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~282 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.953      ; 6.565      ;
; -1.616 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~277 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.065      ; 6.797      ;
; -1.603 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~285 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.599      ; 6.319      ;
; -1.595 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~100 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.866      ; 7.607      ;
; -1.590 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~65  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 1.608      ; 3.314      ;
; -1.579 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~327 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.380      ; 7.249      ;
; -1.576 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~340 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.918      ; 7.617      ;
; -1.573 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~401 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.561      ; 7.244      ;
; -1.572 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~75  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 1.369      ; 3.058      ;
; -1.570 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~380 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.324      ; 7.009      ;
; -1.569 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~391 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.272      ; 7.137      ;
; -1.567 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~275 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.689      ; 6.372      ;
; -1.567 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~390 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.222      ; 6.899      ;
; -1.566 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~309 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 6.052      ; 7.736      ;
; -1.560 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~103 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.660      ; 7.345      ;
; -1.553 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~280 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.952      ; 6.808      ;
; -1.548 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~57  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.905      ; 6.749      ;
; -1.540 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~16  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.313      ; 5.469      ;
; -1.538 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~315 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.770      ; 6.431      ;
; -1.535 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~333 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.560      ; 7.385      ;
; -1.533 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~32  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.315      ; 5.469      ;
; -1.528 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~104 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.998      ; 7.642      ;
; -1.526 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~397 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.444      ; 7.260      ;
; -1.524 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~323 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.677      ; 7.491      ;
; -1.523 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~375 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.499      ; 7.138      ;
; -1.520 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~71  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 1.738      ; 3.373      ;
; -1.518 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~350 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.911      ; 7.552      ;
; -1.517 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 8.057      ; 9.561      ;
; -1.512 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~99  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.937      ; 7.571      ;
; -1.499 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~279 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.419      ; 6.208      ;
; -1.498 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~389 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 6.112      ; 7.912      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'lcd_fifo:fifo_module_inst4|buffer[0]'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.770 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~150 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.736      ; 5.986      ;
; -0.752 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~182 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.875      ; 6.143      ;
; -0.751 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~133 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.799      ; 7.068      ;
; -0.678 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~153 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.788      ; 6.130      ;
; -0.637 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~131 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.418      ; 6.801      ;
; -0.524 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~178 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.254      ; 6.750      ;
; -0.512 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~135 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.148      ; 6.656      ;
; -0.510 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~214 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.755      ; 6.265      ;
; -0.510 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~134 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.943      ; 6.453      ;
; -0.488 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~198 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.467      ; 5.999      ;
; -0.488 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~142 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.318      ; 6.850      ;
; -0.485 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~157 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.085      ; 6.620      ;
; -0.478 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~211 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.072      ; 6.614      ;
; -0.474 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~149 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.442      ; 6.988      ;
; -0.460 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~181 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.428      ; 6.988      ;
; -0.457 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~220 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.825      ; 6.388      ;
; -0.450 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~354 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.310      ; 6.880      ;
; -0.446 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~179 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.048      ; 6.622      ;
; -0.432 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~185 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.630      ; 6.218      ;
; -0.431 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~146 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.260      ; 6.849      ;
; -0.427 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~502 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.803      ; 5.396      ;
; -0.423 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~358 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.610      ; 6.207      ;
; -0.417 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 9.223      ; 8.806      ;
; -0.417 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~218 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.311      ; 6.914      ;
; -0.413 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~188 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.650      ; 6.257      ;
; -0.410 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~183 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.784      ; 6.394      ;
; -0.405 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~147 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.060      ; 6.675      ;
; -0.403 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~130 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.445      ; 7.062      ;
; -0.394 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~154 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.281      ; 6.907      ;
; -0.383 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~435 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.815      ; 6.452      ;
; -0.382 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~151 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.753      ; 6.391      ;
; -0.367 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~438 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.482      ; 6.135      ;
; -0.343 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~189 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.929      ; 6.606      ;
; -0.340 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~194 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.935      ; 6.615      ;
; -0.333 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~2   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.833      ; 6.520      ;
; -0.322 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~140 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.858      ; 6.556      ;
; -0.318 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 9.246      ; 8.928      ;
; -0.311 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~156 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.638      ; 6.347      ;
; -0.305 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 9.212      ; 8.907      ;
; -0.303 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~137 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.860      ; 6.577      ;
; -0.300 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~434 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.972      ; 6.692      ;
; -0.287 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~454 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.235      ; 5.968      ;
; -0.286 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 9.421      ; 9.135      ;
; -0.274 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~365 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.003      ; 6.749      ;
; -0.272 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~186 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.140      ; 6.888      ;
; -0.268 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~136 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.531      ; 7.283      ;
; -0.261 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~141 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.157      ; 6.916      ;
; -0.258 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~148 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.974      ; 6.736      ;
; -0.255 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~215 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.810      ; 6.575      ;
; -0.253 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~213 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.430      ; 7.197      ;
; -0.250 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~180 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.981      ; 6.751      ;
; -0.248 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~357 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.490      ; 7.262      ;
; -0.244 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~291 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.433      ; 7.209      ;
; -0.243 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~217 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.664      ; 6.441      ;
; -0.228 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~159 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.013      ; 6.805      ;
; -0.221 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~6   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.160      ; 5.959      ;
; -0.215 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~441 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.392      ; 6.197      ;
; -0.214 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~195 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.762      ; 6.568      ;
; -0.208 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~210 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.259      ; 7.071      ;
; -0.207 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~205 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.667      ; 6.480      ;
; -0.207 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~158 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.921      ; 6.734      ;
; -0.205 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~473 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.764      ; 6.579      ;
; -0.202 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~190 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.937      ; 6.755      ;
; -0.199 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~86  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.595      ; 6.416      ;
; -0.198 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~256 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 8.942      ; 8.744      ;
; -0.198 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~155 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.327      ; 6.149      ;
; -0.194 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~262 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.172      ; 5.998      ;
; -0.182 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~206 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.671      ; 6.509      ;
; -0.177 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~9   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.240      ; 6.083      ;
; -0.175 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~258 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.674      ; 6.519      ;
; -0.173 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~301 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.309      ; 7.156      ;
; -0.166 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~470 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.700      ; 6.554      ;
; -0.165 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~0   ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 8.835      ; 8.670      ;
; -0.161 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~222 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.949      ; 6.808      ;
; -0.158 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~187 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.191      ; 6.053      ;
; -0.150 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; -0.500       ; 9.223      ; 8.593      ;
; -0.150 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~293 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.829      ; 7.699      ;
; -0.150 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~294 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.928      ; 6.798      ;
; -0.148 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~290 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.488      ; 7.360      ;
; -0.146 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~197 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.111      ; 6.985      ;
; -0.145 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~177 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.841      ; 6.716      ;
; -0.124 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~223 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.907      ; 6.803      ;
; -0.121 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~439 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.522      ; 6.421      ;
; -0.118 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~295 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.143      ; 7.045      ;
; -0.117 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~364 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.502      ; 6.405      ;
; -0.113 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~233 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.566      ; 6.473      ;
; -0.113 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~221 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.972      ; 6.879      ;
; -0.112 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~469 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.593      ; 7.501      ;
; -0.111 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~152 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.142      ; 7.051      ;
; -0.110 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~204 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.187      ; 6.097      ;
; -0.105 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~265 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.230      ; 6.145      ;
; -0.104 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~509 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.016      ; 5.932      ;
; -0.102 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~5   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.848      ; 6.766      ;
; -0.099 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~445 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.686      ; 6.607      ;
; -0.087 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~191 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.868      ; 6.801      ;
; -0.087 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~406 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.276      ; 6.209      ;
; -0.087 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~503 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.841      ; 5.774      ;
; -0.086 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~352 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 9.088      ; 9.002      ;
; -0.086 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; -0.500       ; 9.246      ; 8.680      ;
; -0.078 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~467 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.039      ; 6.981      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'lcd_fifo:fifo_module_inst4|full_reg'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.675 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~150 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.661      ; 5.986      ;
; -0.657 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~182 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.800      ; 6.143      ;
; -0.656 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~133 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.724      ; 7.068      ;
; -0.583 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~153 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.713      ; 6.130      ;
; -0.542 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~131 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.343      ; 6.801      ;
; -0.484 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.270      ; 8.806      ;
; -0.429 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~178 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.179      ; 6.750      ;
; -0.417 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~135 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.073      ; 6.656      ;
; -0.415 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~214 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.680      ; 6.265      ;
; -0.415 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~134 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.868      ; 6.453      ;
; -0.393 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~198 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.392      ; 5.999      ;
; -0.393 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~142 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.243      ; 6.850      ;
; -0.390 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~157 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.010      ; 6.620      ;
; -0.385 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.293      ; 8.928      ;
; -0.383 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~211 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.997      ; 6.614      ;
; -0.379 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~149 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.367      ; 6.988      ;
; -0.372 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.259      ; 8.907      ;
; -0.365 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~181 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.353      ; 6.988      ;
; -0.362 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~220 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.750      ; 6.388      ;
; -0.355 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~354 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.235      ; 6.880      ;
; -0.353 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.468      ; 9.135      ;
; -0.351 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~179 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.973      ; 6.622      ;
; -0.337 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~185 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.555      ; 6.218      ;
; -0.336 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~146 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.185      ; 6.849      ;
; -0.332 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~502 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.728      ; 5.396      ;
; -0.328 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~358 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.535      ; 6.207      ;
; -0.322 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~218 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.236      ; 6.914      ;
; -0.318 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~188 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.575      ; 6.257      ;
; -0.315 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~183 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.709      ; 6.394      ;
; -0.310 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~147 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.985      ; 6.675      ;
; -0.308 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~130 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.370      ; 7.062      ;
; -0.299 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~154 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.206      ; 6.907      ;
; -0.288 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~435 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.740      ; 6.452      ;
; -0.287 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~151 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.678      ; 6.391      ;
; -0.272 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~438 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.407      ; 6.135      ;
; -0.265 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~256 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.989      ; 8.744      ;
; -0.248 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~189 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.854      ; 6.606      ;
; -0.245 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~194 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.860      ; 6.615      ;
; -0.238 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~2   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.758      ; 6.520      ;
; -0.232 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~0   ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.882      ; 8.670      ;
; -0.227 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~140 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.783      ; 6.556      ;
; -0.216 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~156 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.563      ; 6.347      ;
; -0.208 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~137 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.785      ; 6.577      ;
; -0.205 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~434 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.897      ; 6.692      ;
; -0.197 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 9.270      ; 8.593      ;
; -0.192 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~454 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.160      ; 5.968      ;
; -0.179 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~365 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.928      ; 6.749      ;
; -0.177 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~186 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.065      ; 6.888      ;
; -0.173 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~136 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.456      ; 7.283      ;
; -0.166 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~141 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.082      ; 6.916      ;
; -0.163 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~148 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.899      ; 6.736      ;
; -0.160 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~215 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.735      ; 6.575      ;
; -0.158 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~213 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.355      ; 7.197      ;
; -0.155 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~180 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.906      ; 6.751      ;
; -0.153 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~352 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.135      ; 9.002      ;
; -0.153 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~357 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.415      ; 7.262      ;
; -0.149 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~291 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.358      ; 7.209      ;
; -0.148 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~217 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.589      ; 6.441      ;
; -0.133 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 9.293      ; 8.680      ;
; -0.133 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~159 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.938      ; 6.805      ;
; -0.126 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~6   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.085      ; 5.959      ;
; -0.120 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~441 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.317      ; 6.197      ;
; -0.119 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~195 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.687      ; 6.568      ;
; -0.114 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~432 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.011      ; 8.917      ;
; -0.114 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 9.259      ; 8.665      ;
; -0.113 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~210 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.184      ; 7.071      ;
; -0.112 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~205 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.592      ; 6.480      ;
; -0.112 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~158 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.846      ; 6.734      ;
; -0.110 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~473 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.689      ; 6.579      ;
; -0.107 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 9.468      ; 8.881      ;
; -0.107 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~190 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.862      ; 6.755      ;
; -0.104 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~86  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.520      ; 6.416      ;
; -0.103 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~155 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.252      ; 6.149      ;
; -0.099 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~262 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.097      ; 5.998      ;
; -0.090 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~192 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.979      ; 8.909      ;
; -0.087 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~206 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.596      ; 6.509      ;
; -0.082 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~9   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.165      ; 6.083      ;
; -0.080 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~258 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.599      ; 6.519      ;
; -0.078 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~301 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.234      ; 7.156      ;
; -0.071 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~470 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.625      ; 6.554      ;
; -0.070 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~288 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.652      ; 9.602      ;
; -0.069 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~464 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 9.231      ; 9.182      ;
; -0.066 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~222 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.874      ; 6.808      ;
; -0.063 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~187 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.116      ; 6.053      ;
; -0.055 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~293 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.754      ; 7.699      ;
; -0.055 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~294 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.853      ; 6.798      ;
; -0.053 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~290 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.413      ; 7.360      ;
; -0.051 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~197 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.036      ; 6.985      ;
; -0.050 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~177 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.766      ; 6.716      ;
; -0.029 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~223 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.832      ; 6.803      ;
; -0.026 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~439 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.447      ; 6.421      ;
; -0.023 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~295 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.068      ; 7.045      ;
; -0.022 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~364 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.427      ; 6.405      ;
; -0.018 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~233 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.491      ; 6.473      ;
; -0.018 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~221 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.897      ; 6.879      ;
; -0.017 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~469 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.518      ; 7.501      ;
; -0.016 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~152 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.067      ; 7.051      ;
; -0.015 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~204 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.112      ; 6.097      ;
; -0.010 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~265 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.155      ; 6.145      ;
; -0.009 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~509 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.941      ; 5.932      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.332 ; queue_module2:queue_module_inst3|output_1[6]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.006      ;
; 0.337 ; queue_module2:queue_module_inst3|output_1[4]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.011      ;
; 0.346 ; queue_module1:queue_module_inst2|output_1[6]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.020      ;
; 0.350 ; queue_module1:queue_module_inst2|output_1[4]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.024      ;
; 0.356 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.448      ; 1.026      ;
; 0.376 ; fifo_module:fifo_module_inst5|r_ptr_reg[1]         ; fifo_module:fifo_module_inst5|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.107      ; 0.669      ;
; 0.392 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.394 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.398 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.674      ;
; 0.399 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.674      ;
; 0.440 ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.507 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.446      ; 1.175      ;
; 0.524 ; queue_module2:queue_module_inst3|output_1[5]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.198      ;
; 0.524 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|full_reg                                                                                     ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 4.770      ; 5.732      ;
; 0.532 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.447      ; 1.201      ;
; 0.534 ; queue_module1:queue_module_inst2|output_1[5]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.208      ;
; 0.573 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.849      ;
; 0.577 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.853      ;
; 0.579 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.855      ;
; 0.580 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.856      ;
; 0.603 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.879      ;
; 0.608 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[0]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.384      ; 3.430      ;
; 0.608 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[2]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.384      ; 3.430      ;
; 0.608 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[1]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.384      ; 3.430      ;
; 0.608 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[4]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.384      ; 3.430      ;
; 0.608 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[3]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.384      ; 3.430      ;
; 0.609 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.885      ;
; 0.612 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.888      ;
; 0.613 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.889      ;
; 0.614 ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.890      ;
; 0.619 ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.619 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module1:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.620 ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.896      ;
; 0.620 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.448      ; 1.290      ;
; 0.620 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.896      ;
; 0.621 ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.897      ;
; 0.621 ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.897      ;
; 0.630 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.905      ;
; 0.635 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.910      ;
; 0.642 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[1]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.107      ; 0.935      ;
; 0.654 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.930      ;
; 0.655 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.931      ;
; 0.656 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.447      ; 1.325      ;
; 0.656 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.448      ; 1.326      ;
; 0.659 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.517      ; 1.362      ;
; 0.660 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.937      ;
; 0.673 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.949      ;
; 0.711 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.987      ;
; 0.712 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.988      ;
; 0.732 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.007      ;
; 0.732 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.008      ;
; 0.737 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.013      ;
; 0.740 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.015      ;
; 0.749 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.447      ; 1.418      ;
; 0.750 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.630      ; 1.566      ;
; 0.762 ; fifo_module:fifo_module_inst5|r_ptr_reg[1]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.037      ; 1.021      ;
; 0.769 ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.045      ;
; 0.774 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.050      ;
; 0.776 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.623      ; 1.585      ;
; 0.777 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.053      ;
; 0.784 ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.060      ;
; 0.789 ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.065      ;
; 0.800 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.630      ; 1.616      ;
; 0.804 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.080      ;
; 0.828 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.627      ; 1.641      ;
; 0.832 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.623      ; 1.641      ;
; 0.837 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.623      ; 1.646      ;
; 0.864 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.140      ;
; 0.866 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.142      ;
; 0.886 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.630      ; 1.702      ;
; 0.889 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.627      ; 1.702      ;
; 0.891 ; lcd_fifo:fifo_module_inst4|output_1[0]             ; bcd_converter:bcd_converter_inst|bcd_number[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.088      ; 1.165      ;
; 0.891 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.167      ;
; 0.891 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.627      ; 1.704      ;
; 0.900 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 1.177      ;
; 0.915 ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.191      ;
; 0.921 ; lcd_module:write_to_lcd_inst|cursor_address[6]     ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.196      ;
; 0.924 ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.200      ;
; 0.926 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.202      ;
; 0.935 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.211      ;
; 0.943 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 1.177      ;
; 0.978 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.253      ;
; 0.981 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.257      ;
; 0.986 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.262      ;
; 0.991 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.267      ;
; 0.993 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module1:queue_module_inst2|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.269      ;
; 0.997 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 1.274      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; 0.634 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.910      ;
; 0.636 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.912      ;
; 0.636 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.912      ;
; 0.639 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.915      ;
; 0.649 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.925      ;
; 0.650 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.926      ;
; 0.650 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.926      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.652 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 0.927      ;
; 0.652 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.928      ;
; 0.654 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 0.929      ;
; 0.654 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 0.929      ;
; 0.675 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 0.951      ;
; 0.952 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.228      ;
; 0.963 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.239      ;
; 0.966 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.242      ;
; 0.967 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.243      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.244      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.243      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.244      ;
; 0.970 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.243      ;
; 0.970 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.245      ;
; 0.971 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.244      ;
; 0.973 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.249      ;
; 0.979 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.255      ;
; 0.979 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.255      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.256      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.256      ;
; 0.984 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.260      ;
; 0.984 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.260      ;
; 0.986 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.262      ;
; 0.986 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.261      ;
; 0.997 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.272      ;
; 0.998 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.273      ;
; 0.998 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.273      ;
; 1.073 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.349      ;
; 1.081 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.354      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.364      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.365      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.365      ;
; 1.090 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.365      ;
; 1.091 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.366      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.370      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.370      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.370      ;
; 1.095 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.370      ;
; 1.098 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.373      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.375      ;
; 1.105 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.381      ;
; 1.105 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.381      ;
; 1.107 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.382      ;
; 1.110 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.386      ;
; 1.110 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.385      ;
; 1.112 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.387      ;
; 1.124 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.400      ;
; 1.131 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.404      ;
; 1.200 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.476      ;
; 1.205 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.481      ;
; 1.215 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.491      ;
; 1.215 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.491      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.492      ;
; 1.218 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.494      ;
; 1.219 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.494      ;
; 1.222 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.495      ;
; 1.222 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.497      ;
; 1.223 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.496      ;
; 1.223 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.499      ;
; 1.223 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.496      ;
; 1.231 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.507      ;
; 1.231 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.506      ;
; 1.252 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.525      ;
; 1.257 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.532      ;
; 1.313 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.589      ;
; 1.313 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.588      ;
; 1.315 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.590      ;
; 1.320 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.596      ;
; 1.326 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.602      ;
; 1.330 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.605      ;
; 1.333 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.606      ;
; 1.334 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.607      ;
; 1.340 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.616      ;
; 1.343 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.616      ;
; 1.344 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.620      ;
; 1.344 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.617      ;
; 1.345 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.621      ;
; 1.345 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.620      ;
; 1.345 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.621      ;
; 1.350 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.625      ;
; 1.352 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.625      ;
; 1.354 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.629      ;
; 1.354 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.627      ;
; 1.357 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.633      ;
; 1.357 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.632      ;
; 1.362 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.090      ; 1.638      ;
; 1.362 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.637      ;
; 1.378 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.089      ; 1.653      ;
; 1.378 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.651      ;
; 1.383 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.087      ; 1.656      ;
; 1.385 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 3.363      ; 5.196      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 43.34 MHz  ; 43.34 MHz       ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 213.68 MHz ; 213.68 MHz      ; lcd_fifo:fifo_module_inst4|buffer[0]         ;      ;
; 222.17 MHz ; 222.17 MHz      ; clk                                          ;      ;
; 303.77 MHz ; 303.77 MHz      ; lcd_fifo:fifo_module_inst4|full_reg          ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -22.073 ; -644.947      ;
; clk                                          ; -3.501  ; -41.893       ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; -2.325  ; -538.827      ;
; lcd_fifo:fifo_module_inst4|full_reg          ; -2.292  ; -540.783      ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; lcd_fifo:fifo_module_inst4|buffer[0]         ; -0.773 ; -33.300       ;
; lcd_fifo:fifo_module_inst4|full_reg          ; -0.681 ; -22.215       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.329  ; 0.000         ;
; clk                                          ; 0.579  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.649 ; -242.727      ;
; lcd_fifo:fifo_module_inst4|full_reg          ; 0.207  ; 0.000         ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; 0.244  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                      ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                             ; To Node                                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -22.073 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 20.495     ;
; -21.907 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 20.329     ;
; -21.586 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 20.008     ;
; -21.441 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.863     ;
; -21.420 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.842     ;
; -21.314 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.736     ;
; -21.265 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.687     ;
; -21.265 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.687     ;
; -21.017 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.439     ;
; -20.976 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.398     ;
; -20.954 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.376     ;
; -20.905 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.327     ;
; -20.859 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.281     ;
; -20.851 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.273     ;
; -20.840 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.262     ;
; -20.820 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.242     ;
; -20.771 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.193     ;
; -20.771 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.193     ;
; -20.611 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 19.033     ;
; -20.513 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.935     ;
; -20.482 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.904     ;
; -20.434 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.856     ;
; -20.411 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.833     ;
; -20.385 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.807     ;
; -20.365 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.787     ;
; -20.353 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.775     ;
; -20.328 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.750     ;
; -20.314 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.736     ;
; -20.268 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.690     ;
; -20.265 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.687     ;
; -20.265 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.687     ;
; -20.220 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.642     ;
; -20.117 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.539     ;
; -20.068 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.490     ;
; -20.038 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.460     ;
; -20.019 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.441     ;
; -19.976 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.398     ;
; -19.972 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.394     ;
; -19.964 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.386     ;
; -19.905 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.327     ;
; -19.859 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.281     ;
; -19.840 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.262     ;
; -19.802 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.224     ;
; -19.802 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.224     ;
; -19.789 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.211     ;
; -19.778 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.200     ;
; -19.753 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.175     ;
; -19.753 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.175     ;
; -19.682 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.104     ;
; -19.673 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.095     ;
; -19.611 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.033     ;
; -19.599 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 18.021     ;
; -19.567 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.989     ;
; -19.513 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.935     ;
; -19.470 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.892     ;
; -19.464 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.886     ;
; -19.450 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.872     ;
; -19.413 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.835     ;
; -19.393 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.815     ;
; -19.347 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.769     ;
; -19.328 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.750     ;
; -19.317 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.739     ;
; -19.298 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.720     ;
; -19.160 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.582     ;
; -19.132 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.554     ;
; -19.105 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.527     ;
; -19.099 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.521     ;
; -19.082 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.504     ;
; -19.045 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.467     ;
; -19.024 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.446     ;
; -19.001 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.423     ;
; -18.964 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.386     ;
; -18.810 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.232     ;
; -18.795 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.217     ;
; -18.702 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.124     ;
; -18.700 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.122     ;
; -18.666 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.088     ;
; -18.653 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.075     ;
; -18.653 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.075     ;
; -18.599 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.021     ;
; -18.588 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 17.010     ;
; -18.550 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.972     ;
; -18.530 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.952     ;
; -18.454 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.876     ;
; -18.452 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.874     ;
; -18.440 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.862     ;
; -18.414 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.836     ;
; -18.410 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.832     ;
; -18.364 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.786     ;
; -18.344 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.766     ;
; -18.336 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.758     ;
; -18.293 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.715     ;
; -18.247 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.669     ;
; -18.228 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.650     ;
; -18.222 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.644     ;
; -18.115 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.537     ;
; -18.087 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.509     ;
; -18.046 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.468     ;
; -17.999 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.421     ;
; -17.949 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.577     ; 16.371     ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.501 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.417      ;
; -3.440 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.355      ;
; -3.344 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.259      ;
; -3.321 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.236      ;
; -3.235 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.150      ;
; -3.196 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.108 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.023      ;
; -3.004 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.919      ;
; -2.967 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.882      ;
; -2.868 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.783      ;
; -2.845 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.760      ;
; -2.774 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.690      ;
; -2.763 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.678      ;
; -2.740 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.658      ;
; -2.704 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.625      ;
; -2.703 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.624      ;
; -2.703 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.624      ;
; -2.649 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.570      ;
; -2.649 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.570      ;
; -2.649 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.567      ;
; -2.635 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.553      ;
; -2.635 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.553      ;
; -2.635 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.553      ;
; -2.634 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.552      ;
; -2.586 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.505      ;
; -2.585 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.504      ;
; -2.585 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.504      ;
; -2.574 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.493      ;
; -2.573 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.492      ;
; -2.573 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.492      ;
; -2.561 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.482      ;
; -2.558 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.477      ;
; -2.557 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.476      ;
; -2.547 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.463      ;
; -2.547 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.463      ;
; -2.546 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.465      ;
; -2.546 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.462      ;
; -2.546 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.462      ;
; -2.545 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.464      ;
; -2.538 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.456      ;
; -2.535 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.451      ;
; -2.535 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.451      ;
; -2.534 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.450      ;
; -2.534 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.450      ;
; -2.510 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.428      ;
; -2.472 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.391      ;
; -2.460 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.379      ;
; -2.418 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.336      ;
; -2.414 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.332      ;
; -2.392 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.310      ;
; -2.346 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.265      ;
; -2.345 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.263      ;
; -2.309 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.227      ;
; -2.304 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.222      ;
; -2.296 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.215      ;
; -2.235 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.151      ;
; -2.182 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.100      ;
; -2.158 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.076      ;
; -2.139 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.057      ;
; -2.137 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.116 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.034      ;
; -2.102 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.093 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.011      ;
; -2.078 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.996      ;
; -2.032 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.950      ;
; -2.030 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.948      ;
; -2.011 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.929      ;
; -1.992 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.911      ;
; -1.991 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.909      ;
; -1.967 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.885      ;
; -1.950 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.868      ;
; -1.942 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.860      ;
; -1.903 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.821      ;
; -1.901 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.816      ;
; -1.885 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.800      ;
; -1.885 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.800      ;
; -1.885 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.800      ;
; -1.873 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.791      ;
; -1.867 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.788      ;
; -1.866 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.785      ;
; -1.864 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.779      ;
; -1.864 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.779      ;
; -1.860 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.778      ;
; -1.860 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.778      ;
; -1.860 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.778      ;
; -1.858 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.776      ;
; -1.853 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.853 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.837 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.755      ;
; -1.836 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.752      ;
; -1.835 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.753      ;
; -1.830 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.748      ;
; -1.828 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.743      ;
; -1.820 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.735      ;
; -1.820 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.735      ;
; -1.820 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.735      ;
; -1.792 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.707      ;
; -1.791 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.709      ;
; -1.791 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.709      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|buffer[0]'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.325 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~417 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.291      ; 6.824      ;
; -2.302 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~431 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.442      ; 6.943      ;
; -2.275 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~426 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.682      ; 7.155      ;
; -2.150 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~49  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.298      ; 6.645      ;
; -2.144 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~424 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.691      ; 7.189      ;
; -2.141 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~430 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.508      ; 6.847      ;
; -2.034 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~321 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.738      ; 6.968      ;
; -1.994 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~385 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.771      ; 7.127      ;
; -1.988 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~420 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.680      ; 7.020      ;
; -1.985 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~418 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.954      ; 7.020      ;
; -1.984 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~63  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.641      ; 6.708      ;
; -1.961 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~53  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.989      ; 7.149      ;
; -1.953 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~429 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.509      ; 6.817      ;
; -1.953 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~388 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.071      ; 7.250      ;
; -1.938 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~427 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.972      ; 6.269      ;
; -1.931 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~59  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.846      ; 6.129      ;
; -1.909 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~423 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.356      ; 6.618      ;
; -1.901 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~52  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.588      ; 6.841      ;
; -1.896 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~399 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.832      ; 7.075      ;
; -1.888 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~51  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.656      ; 6.741      ;
; -1.876 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~337 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.025      ; 7.103      ;
; -1.872 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 6.756      ; 8.839      ;
; -1.871 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~330 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.172      ; 7.245      ;
; -1.870 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~428 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.393      ; 6.342      ;
; -1.868 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~328 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.169      ; 7.245      ;
; -1.848 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 6.806      ; 8.856      ;
; -1.846 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~58  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.874      ; 6.931      ;
; -1.840 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 6.756      ; 8.307      ;
; -1.828 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 6.806      ; 8.336      ;
; -1.819 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~50  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.826      ; 6.845      ;
; -1.807 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~421 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.121      ; 7.281      ;
; -1.800 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~62  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.704      ; 6.589      ;
; -1.794 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~56  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.878      ; 7.025      ;
; -1.790 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~60  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.256      ; 6.248      ;
; -1.785 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~387 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.987      ; 6.967      ;
; -1.774 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~398 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.888      ; 6.861      ;
; -1.772 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~422 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.310      ; 6.427      ;
; -1.769 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~383 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.996      ; 6.964      ;
; -1.767 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~419 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.769      ; 6.887      ;
; -1.765 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~394 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.208      ; 7.324      ;
; -1.764 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~97  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.015      ; 6.985      ;
; -1.763 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~61  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.537      ; 6.500      ;
; -1.762 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~329 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.711      ; 6.673      ;
; -1.759 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~425 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.384      ; 6.496      ;
; -1.757 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~325 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.598      ; 7.576      ;
; -1.757 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~393 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.608      ; 6.563      ;
; -1.752 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~287 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.039      ; 5.995      ;
; -1.752 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~334 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.959      ; 7.056      ;
; -1.723 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~335 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.045      ; 7.130      ;
; -1.693 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~331 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.413      ; 6.457      ;
; -1.680 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~324 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.152      ; 7.185      ;
; -1.678 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~369 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.807      ; 6.831      ;
; -1.675 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~392 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.193      ; 7.219      ;
; -1.672 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~312 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.180      ; 7.053      ;
; -1.671 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~283 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.428      ; 5.444      ;
; -1.665 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~276 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.151      ; 6.161      ;
; -1.651 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~395 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.343      ; 6.355      ;
; -1.641 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~281 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.020      ; 5.617      ;
; -1.639 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~322 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.269      ; 7.115      ;
; -1.636 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~55  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.397      ; 6.378      ;
; -1.635 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~308 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.010      ; 6.849      ;
; -1.625 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~100 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.271      ; 7.097      ;
; -1.615 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~54  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.365      ; 6.180      ;
; -1.599 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~277 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.558      ; 6.355      ;
; -1.591 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~273 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.870      ; 5.807      ;
; -1.590 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~340 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.308      ; 7.103      ;
; -1.590 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~309 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.439      ; 7.233      ;
; -1.588 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~327 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.824      ; 6.758      ;
; -1.585 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~282 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.462      ; 6.133      ;
; -1.568 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~103 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.082      ; 6.858      ;
; -1.565 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~391 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.736      ; 6.654      ;
; -1.561 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~333 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.989      ; 6.896      ;
; -1.553 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~285 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.139      ; 5.892      ;
; -1.548 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~350 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.299      ; 7.053      ;
; -1.546 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~389 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.486      ; 7.390      ;
; -1.545 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~323 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.097      ; 6.988      ;
; -1.544 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~99  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.334      ; 7.083      ;
; -1.544 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~401 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.011      ; 6.751      ;
; -1.538 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~375 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.917      ; 6.654      ;
; -1.534 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~390 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.697      ; 6.427      ;
; -1.531 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~57  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.416      ; 6.300      ;
; -1.529 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~397 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.895      ; 6.770      ;
; -1.522 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~104 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.385      ; 7.106      ;
; -1.516 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~275 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.226      ; 5.942      ;
; -1.516 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~380 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.757      ; 6.471      ;
; -1.507 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~386 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.307      ; 7.165      ;
; -1.503 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~396 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.737      ; 6.593      ;
; -1.498 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~101 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.789      ; 7.364      ;
; -1.496 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~280 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.461      ; 6.316      ;
; -1.492 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~379 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.346      ; 6.194      ;
; -1.486 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~351 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.235      ; 7.072      ;
; -1.482 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~377 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.764      ; 6.601      ;
; -1.481 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~315 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.290      ; 5.976      ;
; -1.476 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~314 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.184      ; 7.014      ;
; -1.469 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~346 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.487      ; 7.302      ;
; -1.468 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~279 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.974      ; 5.789      ;
; -1.463 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~376 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 5.370      ; 7.193      ;
; -1.461 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 7.381      ; 8.927      ;
; -1.458 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~313 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.709      ; 6.375      ;
; -1.442 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~105 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 4.931      ; 6.572      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|full_reg'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.292 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~417 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.324      ; 6.824      ;
; -2.269 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~431 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.475      ; 6.943      ;
; -2.242 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~426 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.715      ; 7.155      ;
; -2.117 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~49  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.331      ; 6.645      ;
; -2.111 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~424 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.724      ; 7.189      ;
; -2.108 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~430 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.541      ; 6.847      ;
; -2.001 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~321 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.771      ; 6.968      ;
; -1.961 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~385 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.804      ; 7.127      ;
; -1.955 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~420 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.713      ; 7.020      ;
; -1.952 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 6.676      ; 8.839      ;
; -1.952 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~418 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.987      ; 7.020      ;
; -1.951 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~63  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.674      ; 6.708      ;
; -1.928 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 6.726      ; 8.856      ;
; -1.928 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~53  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.022      ; 7.149      ;
; -1.920 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 6.676      ; 8.307      ;
; -1.920 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~429 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.542      ; 6.817      ;
; -1.920 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~388 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.104      ; 7.250      ;
; -1.908 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 6.726      ; 8.336      ;
; -1.905 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~427 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.005      ; 6.269      ;
; -1.898 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~59  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.879      ; 6.129      ;
; -1.876 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~423 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.389      ; 6.618      ;
; -1.868 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~52  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.621      ; 6.841      ;
; -1.863 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~399 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.865      ; 7.075      ;
; -1.855 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~51  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.689      ; 6.741      ;
; -1.843 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~337 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.058      ; 7.103      ;
; -1.838 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~330 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.205      ; 7.245      ;
; -1.837 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~428 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.426      ; 6.342      ;
; -1.835 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~328 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.202      ; 7.245      ;
; -1.813 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~58  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.907      ; 6.931      ;
; -1.786 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~50  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.859      ; 6.845      ;
; -1.774 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~421 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.154      ; 7.281      ;
; -1.767 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~62  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.737      ; 6.589      ;
; -1.761 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~56  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.911      ; 7.025      ;
; -1.757 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~60  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.289      ; 6.248      ;
; -1.752 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~387 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.020      ; 6.967      ;
; -1.741 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~398 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.921      ; 6.861      ;
; -1.739 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~422 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.343      ; 6.427      ;
; -1.736 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~383 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.029      ; 6.964      ;
; -1.734 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~419 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.802      ; 6.887      ;
; -1.732 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~394 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.241      ; 7.324      ;
; -1.731 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~97  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.048      ; 6.985      ;
; -1.730 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~61  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.570      ; 6.500      ;
; -1.729 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~329 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.744      ; 6.673      ;
; -1.726 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~425 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.417      ; 6.496      ;
; -1.724 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~325 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.631      ; 7.576      ;
; -1.724 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~393 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.641      ; 6.563      ;
; -1.719 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~287 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.072      ; 5.995      ;
; -1.719 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~334 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.992      ; 7.056      ;
; -1.690 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~335 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.078      ; 7.130      ;
; -1.660 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~331 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.446      ; 6.457      ;
; -1.647 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~324 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.185      ; 7.185      ;
; -1.645 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~369 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.840      ; 6.831      ;
; -1.642 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~392 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.226      ; 7.219      ;
; -1.639 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~312 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.213      ; 7.053      ;
; -1.638 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~283 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.461      ; 5.444      ;
; -1.632 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~276 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.184      ; 6.161      ;
; -1.618 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~395 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.376      ; 6.355      ;
; -1.608 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~281 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.053      ; 5.617      ;
; -1.606 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~322 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.302      ; 7.115      ;
; -1.603 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~55  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.430      ; 6.378      ;
; -1.602 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~308 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.043      ; 6.849      ;
; -1.592 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~100 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.304      ; 7.097      ;
; -1.582 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~54  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.398      ; 6.180      ;
; -1.566 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~277 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.591      ; 6.355      ;
; -1.558 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~273 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.903      ; 5.807      ;
; -1.557 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~340 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.341      ; 7.103      ;
; -1.557 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~309 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.472      ; 7.233      ;
; -1.555 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~327 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.857      ; 6.758      ;
; -1.552 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~282 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.495      ; 6.133      ;
; -1.541 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 7.301      ; 8.927      ;
; -1.535 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~103 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.115      ; 6.858      ;
; -1.532 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~391 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.769      ; 6.654      ;
; -1.528 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~333 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.022      ; 6.896      ;
; -1.520 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~285 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.172      ; 5.892      ;
; -1.518 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~368 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 7.196      ; 8.919      ;
; -1.515 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~350 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.332      ; 7.053      ;
; -1.513 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~389 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.519      ; 7.390      ;
; -1.512 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~323 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.130      ; 6.988      ;
; -1.511 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~99  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.367      ; 7.083      ;
; -1.511 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~401 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.044      ; 6.751      ;
; -1.505 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~375 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.950      ; 6.654      ;
; -1.501 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~390 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.730      ; 6.427      ;
; -1.498 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~57  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.449      ; 6.300      ;
; -1.496 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~397 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.928      ; 6.770      ;
; -1.489 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~104 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.418      ; 7.106      ;
; -1.483 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~275 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.259      ; 5.942      ;
; -1.483 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~380 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.790      ; 6.471      ;
; -1.474 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~386 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.340      ; 7.165      ;
; -1.471 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~384 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 7.170      ; 8.992      ;
; -1.470 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~396 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.770      ; 6.593      ;
; -1.465 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~101 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.822      ; 7.364      ;
; -1.463 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~280 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.494      ; 6.316      ;
; -1.459 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~379 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.379      ; 6.194      ;
; -1.453 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~351 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.268      ; 7.072      ;
; -1.449 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~377 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.797      ; 6.601      ;
; -1.448 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~368 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 7.196      ; 8.349      ;
; -1.448 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~315 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.323      ; 5.976      ;
; -1.443 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~314 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.217      ; 7.014      ;
; -1.436 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~346 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 5.520      ; 7.302      ;
; -1.435 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~279 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 4.007      ; 5.789      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|buffer[0]'                                                                                                                                                ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.773 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~150 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.119      ; 5.366      ;
; -0.756 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~182 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.251      ; 5.515      ;
; -0.709 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~133 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.043      ; 6.354      ;
; -0.674 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~153 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.159      ; 5.505      ;
; -0.634 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~131 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.703      ; 6.089      ;
; -0.560 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~178 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.586      ; 6.046      ;
; -0.531 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~135 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.466      ; 5.955      ;
; -0.526 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~157 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.431      ; 5.925      ;
; -0.521 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~198 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.879      ; 5.378      ;
; -0.508 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~134 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.280      ; 5.792      ;
; -0.501 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~214 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.106      ; 5.625      ;
; -0.487 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~149 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.745      ; 6.278      ;
; -0.486 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~179 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.404      ; 5.938      ;
; -0.485 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~181 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.743      ; 6.278      ;
; -0.483 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~211 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.386      ; 5.923      ;
; -0.479 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~142 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.619      ; 6.160      ;
; -0.464 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~354 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.604      ; 6.160      ;
; -0.461 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~183 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.164      ; 5.723      ;
; -0.454 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~502 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.275      ; 4.841      ;
; -0.451 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~185 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.020      ; 5.589      ;
; -0.444 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~147 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.406      ; 5.982      ;
; -0.436 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~358 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.982      ; 5.566      ;
; -0.435 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~146 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.584      ; 6.169      ;
; -0.430 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~151 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.127      ; 5.717      ;
; -0.430 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~435 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.185      ; 5.775      ;
; -0.410 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~130 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.730      ; 6.340      ;
; -0.410 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~154 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.605      ; 6.215      ;
; -0.403 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~189 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.295      ; 5.912      ;
; -0.403 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~438 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.888      ; 5.505      ;
; -0.399 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~220 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.164      ; 5.785      ;
; -0.399 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~218 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.605      ; 6.226      ;
; -0.397 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~194 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.296      ; 5.919      ;
; -0.392 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~2   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.207      ; 5.835      ;
; -0.389 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~188 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.042      ; 5.673      ;
; -0.354 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~434 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.324      ; 5.990      ;
; -0.326 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~454 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.660      ; 5.354      ;
; -0.323 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~291 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.752      ; 6.449      ;
; -0.318 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~137 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.201      ; 5.903      ;
; -0.312 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~140 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.200      ; 5.908      ;
; -0.311 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~365 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.334      ; 6.043      ;
; -0.310 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~186 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.485      ; 6.195      ;
; -0.305 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~141 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.473      ; 6.188      ;
; -0.301 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~148 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.331      ; 6.050      ;
; -0.300 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~156 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.022      ; 5.742      ;
; -0.300 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~180 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.343      ; 6.063      ;
; -0.280 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~6   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.602      ; 5.342      ;
; -0.276 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~136 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.800      ; 6.544      ;
; -0.274 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~195 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.143      ; 5.889      ;
; -0.272 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~205 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.056      ; 5.804      ;
; -0.272 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~215 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.148      ; 5.896      ;
; -0.259 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~213 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.709      ; 6.470      ;
; -0.259 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~357 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.765      ; 6.526      ;
; -0.257 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~159 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.364      ; 6.127      ;
; -0.254 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~217 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.016      ; 5.782      ;
; -0.254 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~155 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.749      ; 5.515      ;
; -0.251 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~441 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.800      ; 5.569      ;
; -0.246 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~262 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.603      ; 5.377      ;
; -0.242 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~206 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.060      ; 5.838      ;
; -0.239 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~86  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.972      ; 5.753      ;
; -0.238 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~210 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.554      ; 6.336      ;
; -0.238 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~190 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.300      ; 6.082      ;
; -0.236 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~158 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.279      ; 6.063      ;
; -0.236 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~258 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.050      ; 5.834      ;
; -0.227 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~290 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.798      ; 6.591      ;
; -0.225 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~9   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.670      ; 5.465      ;
; -0.225 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~473 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.113      ; 5.908      ;
; -0.221 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~301 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.639      ; 6.438      ;
; -0.216 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~294 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.299      ; 6.103      ;
; -0.215 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~293 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 7.107      ; 6.912      ;
; -0.203 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~177 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.219      ; 6.036      ;
; -0.199 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~187 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.633      ; 5.454      ;
; -0.194 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~470 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.061      ; 5.887      ;
; -0.193 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~197 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.453      ; 6.280      ;
; -0.193 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~439 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.919      ; 5.746      ;
; -0.183 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; -0.500       ; 8.384      ; 7.721      ;
; -0.180 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~222 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.274      ; 6.114      ;
; -0.178 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~295 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.486      ; 6.328      ;
; -0.176 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~445 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.069      ; 5.913      ;
; -0.172 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~509 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.465      ; 5.313      ;
; -0.160 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 8.384      ; 8.224      ;
; -0.160 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~503 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.305      ; 5.165      ;
; -0.157 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~152 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.478      ; 6.341      ;
; -0.154 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~221 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.297      ; 6.163      ;
; -0.153 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~5   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.214      ; 6.081      ;
; -0.149 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~406 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.697      ; 5.568      ;
; -0.146 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~12  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.670      ; 5.544      ;
; -0.141 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~469 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.860      ; 6.739      ;
; -0.139 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~265 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.651      ; 5.532      ;
; -0.136 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~233 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.933      ; 5.817      ;
; -0.134 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~191 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.237      ; 6.123      ;
; -0.133 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~3   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.038      ; 5.925      ;
; -0.131 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~223 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.237      ; 6.126      ;
; -0.131 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~467 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.365      ; 6.254      ;
; -0.126 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; -0.500       ; 8.382      ; 7.776      ;
; -0.121 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~204 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.619      ; 5.518      ;
; -0.120 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~4   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.142      ; 6.042      ;
; -0.120 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~407 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.745      ; 5.645      ;
; -0.119 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~14  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 5.933      ; 5.834      ;
; -0.113 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~231 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.056      ; 5.963      ;
; -0.113 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~477 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 6.262      ; 6.169      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|full_reg'                                                                                                                                                ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.681 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~150 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.047      ; 5.366      ;
; -0.664 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~182 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.179      ; 5.515      ;
; -0.617 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~133 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.971      ; 6.354      ;
; -0.582 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~153 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.087      ; 5.505      ;
; -0.542 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~131 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.631      ; 6.089      ;
; -0.468 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~178 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.514      ; 6.046      ;
; -0.439 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~135 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.394      ; 5.955      ;
; -0.434 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~157 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.359      ; 5.925      ;
; -0.429 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~198 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.807      ; 5.378      ;
; -0.416 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~134 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.208      ; 5.792      ;
; -0.409 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~214 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.034      ; 5.625      ;
; -0.395 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~149 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.673      ; 6.278      ;
; -0.394 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~179 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.332      ; 5.938      ;
; -0.393 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~181 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.671      ; 6.278      ;
; -0.391 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~211 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.314      ; 5.923      ;
; -0.387 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~142 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.547      ; 6.160      ;
; -0.372 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~354 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.532      ; 6.160      ;
; -0.369 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~183 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.092      ; 5.723      ;
; -0.362 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~502 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.203      ; 4.841      ;
; -0.359 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~185 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.948      ; 5.589      ;
; -0.352 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~147 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.334      ; 5.982      ;
; -0.344 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~358 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.910      ; 5.566      ;
; -0.343 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~146 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.512      ; 6.169      ;
; -0.338 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~151 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.055      ; 5.717      ;
; -0.338 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~435 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.113      ; 5.775      ;
; -0.318 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~130 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.658      ; 6.340      ;
; -0.318 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~154 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.533      ; 6.215      ;
; -0.311 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~189 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.223      ; 5.912      ;
; -0.311 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~438 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.816      ; 5.505      ;
; -0.307 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~220 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.092      ; 5.785      ;
; -0.307 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~218 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.533      ; 6.226      ;
; -0.305 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~194 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.224      ; 5.919      ;
; -0.300 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~2   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.135      ; 5.835      ;
; -0.297 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~188 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.970      ; 5.673      ;
; -0.262 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~434 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.252      ; 5.990      ;
; -0.234 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~454 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.588      ; 5.354      ;
; -0.231 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~291 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.680      ; 6.449      ;
; -0.226 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~137 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.129      ; 5.903      ;
; -0.224 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 8.425      ; 7.721      ;
; -0.221 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.425      ; 8.224      ;
; -0.220 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~140 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.128      ; 5.908      ;
; -0.219 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~365 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.262      ; 6.043      ;
; -0.218 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~186 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.413      ; 6.195      ;
; -0.213 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~141 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.401      ; 6.188      ;
; -0.209 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~148 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.259      ; 6.050      ;
; -0.208 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~156 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.950      ; 5.742      ;
; -0.208 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~180 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.271      ; 6.063      ;
; -0.188 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~6   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.530      ; 5.342      ;
; -0.184 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~136 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.728      ; 6.544      ;
; -0.182 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~195 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.071      ; 5.889      ;
; -0.180 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~205 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.984      ; 5.804      ;
; -0.180 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~215 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.076      ; 5.896      ;
; -0.167 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 8.423      ; 7.776      ;
; -0.167 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~213 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.637      ; 6.470      ;
; -0.167 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~357 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.693      ; 6.526      ;
; -0.165 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~159 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.292      ; 6.127      ;
; -0.162 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~217 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.944      ; 5.782      ;
; -0.162 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~155 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.677      ; 5.515      ;
; -0.159 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~441 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.728      ; 5.569      ;
; -0.154 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~262 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.531      ; 5.377      ;
; -0.150 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~206 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.988      ; 5.838      ;
; -0.147 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~86  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.900      ; 5.753      ;
; -0.146 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~210 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.482      ; 6.336      ;
; -0.146 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~190 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.228      ; 6.082      ;
; -0.144 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~158 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.207      ; 6.063      ;
; -0.144 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~258 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.978      ; 5.834      ;
; -0.141 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 8.415      ; 7.794      ;
; -0.135 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~290 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.726      ; 6.591      ;
; -0.133 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~9   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.598      ; 5.465      ;
; -0.133 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~473 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.041      ; 5.908      ;
; -0.130 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; -0.500       ; 8.580      ; 7.970      ;
; -0.129 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~301 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.567      ; 6.438      ;
; -0.125 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.423      ; 8.318      ;
; -0.124 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~294 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.227      ; 6.103      ;
; -0.123 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~293 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 7.035      ; 6.912      ;
; -0.111 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~177 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.147      ; 6.036      ;
; -0.107 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~187 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.561      ; 5.454      ;
; -0.102 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~470 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.989      ; 5.887      ;
; -0.101 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~197 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.381      ; 6.280      ;
; -0.101 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~439 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.847      ; 5.746      ;
; -0.095 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.415      ; 8.340      ;
; -0.088 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~222 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.202      ; 6.114      ;
; -0.086 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~295 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.414      ; 6.328      ;
; -0.084 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~445 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.997      ; 5.913      ;
; -0.080 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~509 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.393      ; 5.313      ;
; -0.070 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 8.580      ; 8.530      ;
; -0.068 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~503 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.233      ; 5.165      ;
; -0.065 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~152 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.406      ; 6.341      ;
; -0.062 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~221 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.225      ; 6.163      ;
; -0.061 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~5   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.142      ; 6.081      ;
; -0.057 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~406 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.625      ; 5.568      ;
; -0.054 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~12  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.598      ; 5.544      ;
; -0.049 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~469 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.788      ; 6.739      ;
; -0.047 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~265 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.579      ; 5.532      ;
; -0.044 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~233 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.861      ; 5.817      ;
; -0.042 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~191 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.165      ; 6.123      ;
; -0.041 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~3   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.966      ; 5.925      ;
; -0.039 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~223 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.165      ; 6.126      ;
; -0.039 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~467 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 6.293      ; 6.254      ;
; -0.029 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~204 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.547      ; 5.518      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.329 ; fifo_module:fifo_module_inst5|r_ptr_reg[1]         ; fifo_module:fifo_module_inst5|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.097      ; 0.597      ;
; 0.330 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 0.930      ;
; 0.333 ; queue_module2:queue_module_inst3|output_1[6]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.404      ; 0.938      ;
; 0.344 ; queue_module2:queue_module_inst3|output_1[4]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.404      ; 0.949      ;
; 0.345 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.351 ; queue_module1:queue_module_inst2|output_1[6]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.404      ; 0.956      ;
; 0.355 ; queue_module1:queue_module_inst2|output_1[4]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.404      ; 0.960      ;
; 0.355 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.608      ;
; 0.356 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.608      ;
; 0.387 ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.434 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|full_reg                                                                                     ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 4.350      ; 5.188      ;
; 0.478 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 1.078      ;
; 0.497 ; queue_module2:queue_module_inst3|output_1[5]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.404      ; 1.102      ;
; 0.506 ; queue_module1:queue_module_inst2|output_1[5]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.404      ; 1.111      ;
; 0.509 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 1.109      ;
; 0.520 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.773      ;
; 0.524 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.777      ;
; 0.525 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.778      ;
; 0.526 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.779      ;
; 0.533 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[0]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.209      ; 3.146      ;
; 0.533 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[2]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.209      ; 3.146      ;
; 0.533 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[1]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.209      ; 3.146      ;
; 0.533 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[4]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.209      ; 3.146      ;
; 0.533 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[3]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.209      ; 3.146      ;
; 0.556 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.809      ;
; 0.561 ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.812      ;
; 0.563 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.816      ;
; 0.565 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.818      ;
; 0.566 ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.566 ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.566 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.819      ;
; 0.567 ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.818      ;
; 0.567 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 1.167      ;
; 0.568 ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.819      ;
; 0.572 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module1:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.825      ;
; 0.573 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.826      ;
; 0.579 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.473      ; 1.223      ;
; 0.588 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.840      ;
; 0.589 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[1]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.097      ; 0.857      ;
; 0.594 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.846      ;
; 0.596 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.848      ;
; 0.597 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.849      ;
; 0.600 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 1.200      ;
; 0.606 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.858      ;
; 0.613 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.866      ;
; 0.628 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 1.228      ;
; 0.645 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.898      ;
; 0.648 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.901      ;
; 0.667 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.919      ;
; 0.671 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.923      ;
; 0.672 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.924      ;
; 0.680 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.932      ;
; 0.680 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.399      ; 1.280      ;
; 0.700 ; fifo_module:fifo_module_inst5|r_ptr_reg[1]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.023      ; 0.924      ;
; 0.705 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.958      ;
; 0.708 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.961      ;
; 0.714 ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.965      ;
; 0.726 ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.978      ;
; 0.728 ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.980      ;
; 0.744 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.996      ;
; 0.748 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.493      ; 1.412      ;
; 0.783 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.485      ; 1.439      ;
; 0.783 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.493      ; 1.447      ;
; 0.800 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.053      ;
; 0.802 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.055      ;
; 0.803 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.055      ;
; 0.806 ; lcd_fifo:fifo_module_inst4|output_1[0]             ; bcd_converter:bcd_converter_inst|bcd_number[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.058      ;
; 0.806 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.485      ; 1.462      ;
; 0.820 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.072      ;
; 0.824 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.485      ; 1.480      ;
; 0.826 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.490      ; 1.487      ;
; 0.840 ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.092      ;
; 0.845 ; lcd_module:write_to_lcd_inst|cursor_address[6]     ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.097      ;
; 0.846 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.099      ;
; 0.850 ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.102      ;
; 0.852 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.105      ;
; 0.862 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.490      ; 1.523      ;
; 0.864 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.490      ; 1.525      ;
; 0.872 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.042      ; 1.085      ;
; 0.884 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.136      ;
; 0.885 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.493      ; 1.549      ;
; 0.895 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.147      ;
; 0.896 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module1:queue_module_inst2|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.149      ;
; 0.898 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.150      ;
; 0.899 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.152      ;
; 0.907 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module1:queue_module_inst2|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.160      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.579 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.831      ;
; 0.582 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.583 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.585 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.837      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.593 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.593 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.594 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.597 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.849      ;
; 0.598 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.618 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.870      ;
; 0.865 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.117      ;
; 0.870 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.122      ;
; 0.873 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.125      ;
; 0.876 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.128      ;
; 0.879 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.881 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.130      ;
; 0.882 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.134      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.884 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.136      ;
; 0.884 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.133      ;
; 0.885 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.137      ;
; 0.885 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.137      ;
; 0.887 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.139      ;
; 0.893 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.145      ;
; 0.894 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.146      ;
; 0.896 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.148      ;
; 0.906 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.158      ;
; 0.912 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.164      ;
; 0.913 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.165      ;
; 0.914 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.166      ;
; 0.963 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.215      ;
; 0.976 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.976 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.227      ;
; 0.982 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.986 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.989 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.989 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.992 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.244      ;
; 0.992 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.244      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.246      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 1.000 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.249      ;
; 1.005 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 1.006 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 1.006 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 1.031 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.283      ;
; 1.040 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.289      ;
; 1.079 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.331      ;
; 1.086 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.338      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.341      ;
; 1.090 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.342      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.101 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.350      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.353      ;
; 1.105 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.357      ;
; 1.107 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.356      ;
; 1.121 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.370      ;
; 1.152 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.180 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.431      ;
; 1.184 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.189 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.441      ;
; 1.195 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.447      ;
; 1.197 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.446      ;
; 1.198 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.447      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.451      ;
; 1.201 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.453      ;
; 1.202 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.454      ;
; 1.203 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.452      ;
; 1.203 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.455      ;
; 1.203 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.452      ;
; 1.210 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.461      ;
; 1.212 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.464      ;
; 1.212 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.464      ;
; 1.212 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.464      ;
; 1.213 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.466      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.466      ;
; 1.220 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.469      ;
; 1.223 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.475      ;
; 1.225 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.477      ;
; 1.231 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.480      ;
; 1.236 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.488      ;
; 1.241 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.493      ;
; 1.260 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.509      ;
; 1.280 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.532      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -11.567 ; -289.700      ;
; clk                                          ; -1.474  ; -13.863       ;
; lcd_fifo:fifo_module_inst4|full_reg          ; -1.392  ; -153.096      ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; -1.375  ; -167.396      ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; lcd_fifo:fifo_module_inst4|buffer[0]         ; -0.607 ; -52.582       ;
; lcd_fifo:fifo_module_inst4|full_reg          ; -0.578 ; -47.276       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.125  ; 0.000         ;
; clk                                          ; 0.289  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -27.275       ;
; clock_divider_module:clk_inst|divcounter[23] ; -1.000 ; -138.000      ;
; lcd_fifo:fifo_module_inst4|full_reg          ; 0.292  ; 0.000         ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; 0.314  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                      ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                             ; To Node                                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -11.567 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.953     ;
; -11.484 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.870     ;
; -11.289 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.675     ;
; -11.230 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.616     ;
; -11.222 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.608     ;
; -11.206 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.592     ;
; -11.192 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.578     ;
; -11.145 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.531     ;
; -11.055 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.441     ;
; -11.055 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.441     ;
; -11.047 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.433     ;
; -11.017 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.403     ;
; -11.001 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.387     ;
; -10.989 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.375     ;
; -10.970 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.356     ;
; -10.957 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.343     ;
; -10.918 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.304     ;
; -10.908 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.294     ;
; -10.880 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.266     ;
; -10.841 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.227     ;
; -10.837 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.223     ;
; -10.833 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.219     ;
; -10.822 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.208     ;
; -10.814 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.200     ;
; -10.771 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.157     ;
; -10.766 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.152     ;
; -10.763 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.149     ;
; -10.762 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.148     ;
; -10.760 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.146     ;
; -10.737 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.123     ;
; -10.733 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.119     ;
; -10.699 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.085     ;
; -10.686 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.072     ;
; -10.667 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.053     ;
; -10.663 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.049     ;
; -10.658 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.044     ;
; -10.616 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 10.002     ;
; -10.596 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.982      ;
; -10.562 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.948      ;
; -10.553 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.939      ;
; -10.538 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.924      ;
; -10.530 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.916      ;
; -10.478 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.864      ;
; -10.476 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.862      ;
; -10.476 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.862      ;
; -10.468 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.854      ;
; -10.438 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.824      ;
; -10.429 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.815      ;
; -10.425 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.811      ;
; -10.391 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.777      ;
; -10.391 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.777      ;
; -10.387 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.773      ;
; -10.379 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.765      ;
; -10.374 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.760      ;
; -10.301 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.687      ;
; -10.278 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.664      ;
; -10.258 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.644      ;
; -10.254 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.640      ;
; -10.243 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.629      ;
; -10.235 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.621      ;
; -10.183 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.569      ;
; -10.181 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.567      ;
; -10.141 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.527      ;
; -10.103 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.489      ;
; -10.084 ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.470      ;
; -10.080 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a12 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.466      ;
; -10.079 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.465      ;
; -10.079 ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.465      ;
; -9.997  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a13 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.383      ;
; -9.983  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a10 ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.369      ;
; -9.924  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.310      ;
; -9.920  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.306      ;
; -9.896  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.282      ;
; -9.892  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.278      ;
; -9.857  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.243      ;
; -9.850  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.236      ;
; -9.849  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a14 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.235      ;
; -9.846  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.232      ;
; -9.846  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.232      ;
; -9.830  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.216      ;
; -9.826  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.212      ;
; -9.819  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a11 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.205      ;
; -9.808  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.194      ;
; -9.795  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.181      ;
; -9.772  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a9  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.158      ;
; -9.682  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.068      ;
; -9.639  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.025      ;
; -9.636  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.022      ;
; -9.624  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.010      ;
; -9.616  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 9.002      ;
; -9.608  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.994      ;
; -9.564  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.950      ;
; -9.562  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a6  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.948      ;
; -9.562  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a15 ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.948      ;
; -9.542  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2  ; multiplier_module:multiplier_module_inst1|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.928      ;
; -9.503  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[15] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.889      ;
; -9.500  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3  ; multiplier_module:multiplier_module_inst1|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.886      ;
; -9.499  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a8  ; multiplier_module:multiplier_module_inst1|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.885      ;
; -9.465  ; fifo_module:fifo_module_inst6|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a4  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.851      ;
; -9.460  ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a7  ; multiplier_module:multiplier_module_inst1|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.601     ; 8.846      ;
+---------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.474 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.413      ;
; -1.468 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.407      ;
; -1.464 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.402      ;
; -1.408 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.347      ;
; -1.401 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.340      ;
; -1.336 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.275      ;
; -1.324 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.263      ;
; -1.276 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.215      ;
; -1.196 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.135      ;
; -1.192 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.131      ;
; -1.134 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.074      ;
; -1.133 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.073      ;
; -1.133 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.073      ;
; -1.133 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.072      ;
; -1.132 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.072      ;
; -1.131 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.071      ;
; -1.131 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.071      ;
; -1.130 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.045     ; 2.072      ;
; -1.129 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.045     ; 2.071      ;
; -1.129 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.045     ; 2.071      ;
; -1.120 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.059      ;
; -1.119 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.058      ;
; -1.119 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.058      ;
; -1.118 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.057      ;
; -1.117 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.056      ;
; -1.116 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.057      ;
; -1.115 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.056      ;
; -1.114 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.052      ;
; -1.113 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.051      ;
; -1.113 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.051      ;
; -1.113 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.051      ;
; -1.112 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.050      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.049      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.049      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.049      ;
; -1.110 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.050      ;
; -1.109 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.049      ;
; -1.109 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.049      ;
; -1.109 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.049      ;
; -1.073 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.013      ;
; -1.071 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.011      ;
; -1.069 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.009      ;
; -1.069 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.045     ; 2.011      ;
; -1.058 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.998      ;
; -1.055 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.993      ;
; -1.003 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.943      ;
; -0.929 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.869      ;
; -0.923 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.863      ;
; -0.892 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.833      ;
; -0.864 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.804      ;
; -0.860 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.800      ;
; -0.858 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.798      ;
; -0.847 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.788      ;
; -0.826 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.767      ;
; -0.778 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.719      ;
; -0.765 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.706      ;
; -0.759 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.700      ;
; -0.755 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.695      ;
; -0.754 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.695      ;
; -0.753 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.693      ;
; -0.743 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.683      ;
; -0.723 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.692      ; 2.997      ;
; -0.722 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.692      ; 2.996      ;
; -0.722 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.692      ; 2.996      ;
; -0.709 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.691      ; 2.982      ;
; -0.709 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.649      ;
; -0.708 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.691      ; 2.981      ;
; -0.704 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.645      ;
; -0.703 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.690      ; 2.975      ;
; -0.702 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.690      ; 2.974      ;
; -0.702 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.690      ; 2.974      ;
; -0.702 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.690      ; 2.974      ;
; -0.701 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.641      ;
; -0.699 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.640      ;
; -0.694 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.635      ;
; -0.692 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.633      ;
; -0.691 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.631      ;
; -0.662 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.692      ; 2.936      ;
; -0.659 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.599      ;
; -0.657 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.597      ;
; -0.627 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.568      ;
; -0.615 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.556      ;
; -0.614 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.555      ;
; -0.608 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.549      ;
; -0.608 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.549      ;
; -0.607 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.548      ;
; -0.607 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.546      ;
; -0.607 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.547      ;
; -0.598 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.539      ;
; -0.598 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.539      ;
; -0.593 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.532      ;
; -0.593 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.532      ;
; -0.593 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.532      ;
; -0.583 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.522      ;
; -0.583 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.522      ;
; -0.582 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.523      ;
; -0.581 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.520      ;
; -0.575 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.513      ;
; -0.574 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.515      ;
; -0.564 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.505      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|full_reg'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.392 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 3.831      ; 5.308      ;
; -1.376 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 3.862      ; 5.301      ;
; -1.114 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~368 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.156      ; 5.334      ;
; -1.088 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~272 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 3.531      ; 4.772      ;
; -1.083 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~384 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.131      ; 5.375      ;
; -1.068 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~336 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.316      ; 5.445      ;
; -1.062 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.230      ; 5.295      ;
; -1.049 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~304 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.156      ; 5.269      ;
; -1.046 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~426 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.822      ; 4.428      ;
; -1.044 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~417 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.566      ; 4.176      ;
; -0.994 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~431 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.674      ; 4.228      ;
; -0.950 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~424 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.827      ; 4.434      ;
; -0.947 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~16  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 2.059      ; 3.066      ;
; -0.945 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~49  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.558      ; 4.064      ;
; -0.943 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~32  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 2.060      ; 3.066      ;
; -0.936 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~96  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.297      ; 5.387      ;
; -0.929 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~480 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.359      ; 5.347      ;
; -0.898 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~80  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.483      ; 5.445      ;
; -0.865 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~112 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 2.137      ; 3.066      ;
; -0.857 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~420 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.789      ; 4.307      ;
; -0.856 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~64  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 1.971      ; 2.991      ;
; -0.855 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~430 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.714      ; 4.129      ;
; -0.851 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~496 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 3.982      ; 4.896      ;
; -0.841 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~63  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.770      ; 4.114      ;
; -0.831 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~448 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.276      ; 5.167      ;
; -0.831 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~321 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.871      ; 4.262      ;
; -0.825 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~224 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.487      ; 5.372      ;
; -0.814 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~385 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.856      ; 4.336      ;
; -0.808 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~388 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.044      ; 4.449      ;
; -0.803 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~240 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 3.882      ; 4.839      ;
; -0.796 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~400 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.212      ; 5.165      ;
; -0.789 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~428 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.621      ; 3.910      ;
; -0.780 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~160 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.405      ; 5.188      ;
; -0.771 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~52  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.750      ; 4.179      ;
; -0.767 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~56  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.916      ; 4.345      ;
; -0.766 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~53  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.980      ; 4.307      ;
; -0.759 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~418 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.956      ; 4.216      ;
; -0.748 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~337 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.031      ; 4.343      ;
; -0.746 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~58  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.912      ; 4.248      ;
; -0.730 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~287 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.370      ; 3.663      ;
; -0.729 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~432 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.405      ; 5.199      ;
; -0.728 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~59  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.282      ; 3.666      ;
; -0.724 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~328 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.156      ; 4.463      ;
; -0.722 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~60  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.540      ; 3.825      ;
; -0.719 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~399 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.940      ; 4.314      ;
; -0.718 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~422 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.565      ; 3.936      ;
; -0.711 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~429 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.714      ; 4.083      ;
; -0.706 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~427 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.357      ; 3.728      ;
; -0.702 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~423 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.618      ; 3.977      ;
; -0.701 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~288 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.778      ; 5.645      ;
; -0.688 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~330 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.159      ; 4.411      ;
; -0.681 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~62  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.808      ; 3.991      ;
; -0.680 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~50  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.881      ; 4.123      ;
; -0.680 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~276 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.426      ; 3.759      ;
; -0.679 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~97  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.026      ; 4.269      ;
; -0.674 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~283 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 1.980      ; 3.307      ;
; -0.671 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~398 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.970      ; 4.221      ;
; -0.666 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~192 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.374      ; 5.201      ;
; -0.663 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~273 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.250      ; 3.567      ;
; -0.659 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~392 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.138      ; 4.458      ;
; -0.657 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~383 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.031      ; 4.249      ;
; -0.656 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~61  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.722      ; 3.939      ;
; -0.654 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~256 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.327      ; 5.087      ;
; -0.652 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~334 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.019      ; 4.325      ;
; -0.651 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~394 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.145      ; 4.457      ;
; -0.650 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~0   ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.323      ; 5.139      ;
; -0.644 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~421 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.060      ; 4.366      ;
; -0.641 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~401 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.940      ; 4.141      ;
; -0.633 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~369 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.890      ; 4.177      ;
; -0.631 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~280 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.618      ; 3.913      ;
; -0.629 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~329 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.865      ; 4.055      ;
; -0.627 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~282 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.619      ; 3.749      ;
; -0.624 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~312 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.166      ; 4.352      ;
; -0.618 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~331 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.654      ; 3.933      ;
; -0.610 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~335 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.060      ; 4.336      ;
; -0.609 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~324 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.113      ; 4.383      ;
; -0.600 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~308 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.046      ; 4.211      ;
; -0.592 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~277 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.668      ; 3.821      ;
; -0.585 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~340 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.208      ; 4.358      ;
; -0.583 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~281 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.335      ; 3.352      ;
; -0.577 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~425 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.615      ; 3.854      ;
; -0.577 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~395 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.605      ; 3.848      ;
; -0.575 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~393 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.790      ; 3.926      ;
; -0.573 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~325 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.379      ; 4.543      ;
; -0.566 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~322 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.199      ; 4.330      ;
; -0.563 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~387 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.003      ; 4.125      ;
; -0.562 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~285 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.434      ; 3.558      ;
; -0.561 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~104 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.259      ; 4.380      ;
; -0.555 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~380 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.868      ; 3.983      ;
; -0.554 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~464 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.643      ; 5.351      ;
; -0.552 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~419 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.829      ; 4.042      ;
; -0.548 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~390 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.828      ; 3.936      ;
; -0.536 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~100 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.185      ; 4.303      ;
; -0.536 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~54  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.593      ; 3.690      ;
; -0.532 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~352 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.500        ; 4.584      ; 5.274      ;
; -0.530 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~346 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.343      ; 4.527      ;
; -0.530 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~376 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.234      ; 4.430      ;
; -0.527 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~51  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 2.771      ; 3.859      ;
; -0.515 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~103 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.074      ; 4.155      ;
; -0.511 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~333 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 1.000        ; 3.042      ; 4.207      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'lcd_fifo:fifo_module_inst4|buffer[0]'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.375 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~416 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 3.848      ; 5.308      ;
; -1.359 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~48  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 3.879      ; 5.301      ;
; -1.097 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~368 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.173      ; 5.334      ;
; -1.086 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~426 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.782      ; 4.428      ;
; -1.084 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~417 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.526      ; 4.176      ;
; -1.071 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~272 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 3.548      ; 4.772      ;
; -1.066 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~384 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.148      ; 5.375      ;
; -1.051 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~336 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.333      ; 5.445      ;
; -1.045 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~320 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.247      ; 5.295      ;
; -1.034 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~431 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.634      ; 4.228      ;
; -1.032 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~304 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.173      ; 5.269      ;
; -0.990 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~424 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.787      ; 4.434      ;
; -0.985 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~49  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.518      ; 4.064      ;
; -0.930 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~16  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 2.076      ; 3.066      ;
; -0.926 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~32  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 2.077      ; 3.066      ;
; -0.919 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~96  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.314      ; 5.387      ;
; -0.912 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~480 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.376      ; 5.347      ;
; -0.897 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~420 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.749      ; 4.307      ;
; -0.895 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~430 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.674      ; 4.129      ;
; -0.881 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~80  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.500      ; 5.445      ;
; -0.881 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~63  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.730      ; 4.114      ;
; -0.871 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~321 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.831      ; 4.262      ;
; -0.854 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~385 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.816      ; 4.336      ;
; -0.848 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~112 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 2.154      ; 3.066      ;
; -0.848 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~388 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.004      ; 4.449      ;
; -0.839 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~64  ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 1.988      ; 2.991      ;
; -0.834 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~496 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 3.999      ; 4.896      ;
; -0.829 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~428 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.581      ; 3.910      ;
; -0.814 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~448 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.293      ; 5.167      ;
; -0.811 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~52  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.710      ; 4.179      ;
; -0.808 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~224 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.504      ; 5.372      ;
; -0.807 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~56  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.876      ; 4.345      ;
; -0.806 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~53  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.940      ; 4.307      ;
; -0.799 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~418 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.916      ; 4.216      ;
; -0.788 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~337 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.991      ; 4.343      ;
; -0.786 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~240 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 3.899      ; 4.839      ;
; -0.786 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~58  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.872      ; 4.248      ;
; -0.779 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~400 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.229      ; 5.165      ;
; -0.770 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~287 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.330      ; 3.663      ;
; -0.768 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~59  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.242      ; 3.666      ;
; -0.764 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~328 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.116      ; 4.463      ;
; -0.763 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~160 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.422      ; 5.188      ;
; -0.762 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~60  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.500      ; 3.825      ;
; -0.759 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~399 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.900      ; 4.314      ;
; -0.758 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~422 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.525      ; 3.936      ;
; -0.751 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~429 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.674      ; 4.083      ;
; -0.746 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~427 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.317      ; 3.728      ;
; -0.742 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~423 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.578      ; 3.977      ;
; -0.728 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~330 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.119      ; 4.411      ;
; -0.721 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~62  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.768      ; 3.991      ;
; -0.720 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~50  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.841      ; 4.123      ;
; -0.720 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~276 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.386      ; 3.759      ;
; -0.719 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~97  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.986      ; 4.269      ;
; -0.714 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~283 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 1.940      ; 3.307      ;
; -0.712 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~432 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.422      ; 5.199      ;
; -0.711 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~398 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.930      ; 4.221      ;
; -0.703 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~273 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.210      ; 3.567      ;
; -0.699 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~392 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.098      ; 4.458      ;
; -0.697 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~383 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.991      ; 4.249      ;
; -0.696 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~61  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.682      ; 3.939      ;
; -0.692 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~334 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.979      ; 4.325      ;
; -0.691 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~394 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.105      ; 4.457      ;
; -0.684 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~288 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.795      ; 5.645      ;
; -0.684 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~421 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.020      ; 4.366      ;
; -0.681 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~401 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.900      ; 4.141      ;
; -0.673 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~369 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.850      ; 4.177      ;
; -0.671 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~280 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.578      ; 3.913      ;
; -0.669 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~329 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.825      ; 4.055      ;
; -0.667 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~282 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.579      ; 3.749      ;
; -0.664 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~312 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.126      ; 4.352      ;
; -0.658 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~331 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.614      ; 3.933      ;
; -0.650 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~335 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.020      ; 4.336      ;
; -0.649 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~192 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.391      ; 5.201      ;
; -0.649 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~324 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.073      ; 4.383      ;
; -0.640 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~308 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.006      ; 4.211      ;
; -0.637 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~256 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.344      ; 5.087      ;
; -0.633 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~0   ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.500        ; 4.340      ; 5.139      ;
; -0.632 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~277 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.628      ; 3.821      ;
; -0.625 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~340 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.168      ; 4.358      ;
; -0.623 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~281 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.295      ; 3.352      ;
; -0.617 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~425 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.575      ; 3.854      ;
; -0.617 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~395 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.565      ; 3.848      ;
; -0.615 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~393 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.750      ; 3.926      ;
; -0.613 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~325 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.339      ; 4.543      ;
; -0.606 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~322 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.159      ; 4.330      ;
; -0.603 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~387 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.963      ; 4.125      ;
; -0.602 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~285 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.394      ; 3.558      ;
; -0.601 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~104 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.219      ; 4.380      ;
; -0.595 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~380 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.828      ; 3.983      ;
; -0.592 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~419 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.789      ; 4.042      ;
; -0.588 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~390 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.788      ; 3.936      ;
; -0.576 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~100 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.145      ; 4.303      ;
; -0.576 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~54  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.553      ; 3.690      ;
; -0.570 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~346 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.303      ; 4.527      ;
; -0.570 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~376 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.194      ; 4.430      ;
; -0.567 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~51  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.731      ; 3.859      ;
; -0.555 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~103 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.034      ; 4.155      ;
; -0.551 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~333 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.002      ; 4.207      ;
; -0.551 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~315 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 2.561      ; 3.677      ;
; -0.546 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~292 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 1.000        ; 3.525      ; 4.628      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|buffer[0]'                                                                                                                                                ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.607 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~133 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.198      ; 3.611      ;
; -0.572 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~131 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.980      ; 3.428      ;
; -0.569 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~150 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.571      ; 3.022      ;
; -0.556 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~135 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.863      ; 3.327      ;
; -0.538 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~182 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.626      ; 3.108      ;
; -0.510 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~178 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.863      ; 3.373      ;
; -0.504 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~354 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.944      ; 3.460      ;
; -0.494 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~142 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.961      ; 3.487      ;
; -0.491 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~134 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.741      ; 3.270      ;
; -0.488 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~211 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.793      ; 3.325      ;
; -0.485 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~153 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.584      ; 3.119      ;
; -0.478 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~214 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.624      ; 3.166      ;
; -0.467 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~358 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.582      ; 3.135      ;
; -0.463 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~130 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.019      ; 3.576      ;
; -0.459 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~157 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.762      ; 3.323      ;
; -0.447 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~365 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.802      ; 3.375      ;
; -0.446 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~141 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.888      ; 3.462      ;
; -0.443 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~146 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.861      ; 3.438      ;
; -0.438 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~220 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.656      ; 3.238      ;
; -0.438 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~149 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.960      ; 3.542      ;
; -0.433 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~179 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.738      ; 3.325      ;
; -0.432 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~181 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.956      ; 3.544      ;
; -0.430 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.853      ; 4.423      ;
; -0.429 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~183 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.614      ; 3.205      ;
; -0.422 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.959      ; 4.537      ;
; -0.422 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~147 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.742      ; 3.340      ;
; -0.421 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~151 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.590      ; 3.189      ;
; -0.417 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~140 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.712      ; 3.315      ;
; -0.416 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~188 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.540      ; 3.144      ;
; -0.409 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~137 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.711      ; 3.322      ;
; -0.408 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.793      ; 4.385      ;
; -0.404 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~218 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.938      ; 3.554      ;
; -0.403 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~189 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.697      ; 3.314      ;
; -0.393 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~215 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.672      ; 3.299      ;
; -0.387 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~136 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.070      ; 3.703      ;
; -0.382 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~198 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.394      ; 3.032      ;
; -0.381 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.789      ; 4.408      ;
; -0.380 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~210 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.900      ; 3.540      ;
; -0.374 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~185 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.521      ; 3.167      ;
; -0.370 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~357 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.045      ; 3.695      ;
; -0.363 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~435 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.594      ; 3.251      ;
; -0.358 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~154 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.869      ; 3.531      ;
; -0.344 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~477 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.776      ; 3.452      ;
; -0.340 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~221 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.765      ; 3.445      ;
; -0.338 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~213 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.991      ; 3.673      ;
; -0.338 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~434 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.671      ; 3.353      ;
; -0.335 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~186 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.815      ; 3.500      ;
; -0.334 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~217 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.583      ; 3.269      ;
; -0.333 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~194 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.645      ; 3.332      ;
; -0.332 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~156 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.519      ; 3.207      ;
; -0.331 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~2   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.574      ; 3.263      ;
; -0.330 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~473 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.659      ; 3.349      ;
; -0.330 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~438 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.410      ; 3.100      ;
; -0.329 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~470 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.625      ; 3.316      ;
; -0.328 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~467 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.819      ; 3.511      ;
; -0.326 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~364 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.526      ; 3.220      ;
; -0.325 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~291 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.934      ; 3.629      ;
; -0.322 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~148 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.708      ; 3.406      ;
; -0.321 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~502 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.036      ; 2.735      ;
; -0.319 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~222 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.752      ; 3.453      ;
; -0.318 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~180 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.717      ; 3.419      ;
; -0.312 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~469 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.110      ; 3.818      ;
; -0.310 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~290 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.993      ; 3.703      ;
; -0.303 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~216 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.872      ; 3.589      ;
; -0.302 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~352 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.790      ; 4.488      ;
; -0.299 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~464 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.852      ; 4.553      ;
; -0.298 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~205 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.527      ; 3.249      ;
; -0.291 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~138 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.996      ; 3.725      ;
; -0.288 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~359 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.627      ; 3.359      ;
; -0.279 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~152 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.815      ; 3.556      ;
; -0.276 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~86  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.508      ; 3.252      ;
; -0.272 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~231 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.595      ; 3.343      ;
; -0.272 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~190 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.699      ; 3.447      ;
; -0.271 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~206 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.532      ; 3.281      ;
; -0.271 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~454 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.268      ; 3.017      ;
; -0.269 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~158 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.687      ; 3.438      ;
; -0.268 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~466 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.912      ; 3.664      ;
; -0.267 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~184 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.814      ; 3.567      ;
; -0.265 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~195 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.548      ; 3.303      ;
; -0.263 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~129 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.793      ; 3.550      ;
; -0.263 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~293 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.166      ; 3.923      ;
; -0.262 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~445 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.546      ; 3.304      ;
; -0.261 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~155 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.325      ; 3.084      ;
; -0.260 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~355 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.732      ; 3.492      ;
; -0.259 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~143 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.853      ; 3.614      ;
; -0.253 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~139 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.454      ; 3.221      ;
; -0.253 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~132 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.874      ; 3.641      ;
; -0.251 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~223 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.730      ; 3.499      ;
; -0.249 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~439 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.450      ; 3.221      ;
; -0.246 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~159 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.719      ; 3.493      ;
; -0.245 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~509 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.177      ; 2.952      ;
; -0.244 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~187 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.275      ; 3.051      ;
; -0.242 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~258 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.483      ; 3.261      ;
; -0.235 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~212 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.781      ; 3.566      ;
; -0.235 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~162 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.585      ; 3.370      ;
; -0.235 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~177 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.617      ; 3.402      ;
; -0.234 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~256 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 4.562      ; 4.328      ;
; -0.233 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~441 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.371      ; 3.158      ;
; -0.231 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~233 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.512      ; 3.301      ;
; -0.231 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~301 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|buffer[0] ; 0.000        ; 3.888      ; 3.677      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'lcd_fifo:fifo_module_inst4|full_reg'                                                                                                                                                ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                         ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.578 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~133 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.189      ; 3.611      ;
; -0.543 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~131 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.971      ; 3.428      ;
; -0.540 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~150 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.562      ; 3.022      ;
; -0.527 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~135 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.854      ; 3.327      ;
; -0.509 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~182 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.617      ; 3.108      ;
; -0.498 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~208 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.901      ; 4.423      ;
; -0.490 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~128 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.007      ; 4.537      ;
; -0.481 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~178 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.854      ; 3.373      ;
; -0.476 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~144 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.841      ; 4.385      ;
; -0.475 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~354 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.935      ; 3.460      ;
; -0.465 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~142 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.952      ; 3.487      ;
; -0.462 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~134 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.732      ; 3.270      ;
; -0.459 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~211 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.784      ; 3.325      ;
; -0.456 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~153 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.575      ; 3.119      ;
; -0.449 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~176 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.837      ; 4.408      ;
; -0.449 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~214 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.615      ; 3.166      ;
; -0.438 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~358 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.573      ; 3.135      ;
; -0.434 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~130 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.010      ; 3.576      ;
; -0.430 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~157 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.753      ; 3.323      ;
; -0.418 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~365 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.793      ; 3.375      ;
; -0.417 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~141 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.879      ; 3.462      ;
; -0.414 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~146 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.852      ; 3.438      ;
; -0.409 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~220 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.647      ; 3.238      ;
; -0.409 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~149 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.951      ; 3.542      ;
; -0.404 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~179 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.729      ; 3.325      ;
; -0.403 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~181 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.947      ; 3.544      ;
; -0.400 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~183 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.605      ; 3.205      ;
; -0.393 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~147 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.733      ; 3.340      ;
; -0.392 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~151 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.581      ; 3.189      ;
; -0.388 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~140 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.703      ; 3.315      ;
; -0.387 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~188 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.531      ; 3.144      ;
; -0.380 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~137 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.702      ; 3.322      ;
; -0.375 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~218 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.929      ; 3.554      ;
; -0.374 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~189 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.688      ; 3.314      ;
; -0.370 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~352 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.838      ; 4.488      ;
; -0.367 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~464 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.900      ; 4.553      ;
; -0.364 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~215 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.663      ; 3.299      ;
; -0.358 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~136 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.061      ; 3.703      ;
; -0.353 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~198 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.385      ; 3.032      ;
; -0.351 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~210 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.891      ; 3.540      ;
; -0.345 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~185 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.512      ; 3.167      ;
; -0.341 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~357 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.036      ; 3.695      ;
; -0.334 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~435 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.585      ; 3.251      ;
; -0.329 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~154 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.860      ; 3.531      ;
; -0.315 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~477 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.767      ; 3.452      ;
; -0.311 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~221 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.756      ; 3.445      ;
; -0.309 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~213 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.982      ; 3.673      ;
; -0.309 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~434 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.662      ; 3.353      ;
; -0.306 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~186 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.806      ; 3.500      ;
; -0.305 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~217 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.574      ; 3.269      ;
; -0.304 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~194 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.636      ; 3.332      ;
; -0.303 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~156 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.510      ; 3.207      ;
; -0.302 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~256 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.610      ; 4.328      ;
; -0.302 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~2   ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.565      ; 3.263      ;
; -0.301 ; lcd_fifo:fifo_module_inst4|buffer[9]  ; lcd_fifo:fifo_module_inst4|array_reg~473 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.650      ; 3.349      ;
; -0.301 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~438 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.401      ; 3.100      ;
; -0.300 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~470 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.616      ; 3.316      ;
; -0.299 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~467 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.810      ; 3.511      ;
; -0.297 ; lcd_fifo:fifo_module_inst4|buffer[12] ; lcd_fifo:fifo_module_inst4|array_reg~364 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.517      ; 3.220      ;
; -0.296 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~291 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.925      ; 3.629      ;
; -0.293 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~148 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.699      ; 3.406      ;
; -0.292 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~502 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.027      ; 2.735      ;
; -0.290 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~222 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.743      ; 3.453      ;
; -0.289 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~180 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.708      ; 3.419      ;
; -0.283 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~469 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.101      ; 3.818      ;
; -0.281 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~0   ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.588      ; 4.327      ;
; -0.281 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~290 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.984      ; 3.703      ;
; -0.274 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~216 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.863      ; 3.589      ;
; -0.270 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~288 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 5.040      ; 4.790      ;
; -0.269 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~205 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.518      ; 3.249      ;
; -0.267 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~432 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.677      ; 4.430      ;
; -0.262 ; lcd_fifo:fifo_module_inst4|buffer[10] ; lcd_fifo:fifo_module_inst4|array_reg~138 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.987      ; 3.725      ;
; -0.259 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~359 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.618      ; 3.359      ;
; -0.250 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~152 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.806      ; 3.556      ;
; -0.249 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~192 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.653      ; 4.424      ;
; -0.247 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~86  ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.499      ; 3.252      ;
; -0.243 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~231 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.586      ; 3.343      ;
; -0.243 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~190 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.690      ; 3.447      ;
; -0.242 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~206 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.523      ; 3.281      ;
; -0.242 ; lcd_fifo:fifo_module_inst4|buffer[6]  ; lcd_fifo:fifo_module_inst4|array_reg~454 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.259      ; 3.017      ;
; -0.241 ; lcd_fifo:fifo_module_inst4|buffer[0]  ; lcd_fifo:fifo_module_inst4|array_reg~160 ; lcd_fifo:fifo_module_inst4|buffer[0] ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.652      ; 4.431      ;
; -0.240 ; lcd_fifo:fifo_module_inst4|buffer[14] ; lcd_fifo:fifo_module_inst4|array_reg~158 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.678      ; 3.438      ;
; -0.239 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~466 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.903      ; 3.664      ;
; -0.238 ; lcd_fifo:fifo_module_inst4|buffer[8]  ; lcd_fifo:fifo_module_inst4|array_reg~184 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.805      ; 3.567      ;
; -0.236 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~195 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.539      ; 3.303      ;
; -0.234 ; lcd_fifo:fifo_module_inst4|buffer[1]  ; lcd_fifo:fifo_module_inst4|array_reg~129 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.784      ; 3.550      ;
; -0.234 ; lcd_fifo:fifo_module_inst4|buffer[5]  ; lcd_fifo:fifo_module_inst4|array_reg~293 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 4.157      ; 3.923      ;
; -0.233 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~445 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.537      ; 3.304      ;
; -0.232 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~155 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.316      ; 3.084      ;
; -0.231 ; lcd_fifo:fifo_module_inst4|buffer[3]  ; lcd_fifo:fifo_module_inst4|array_reg~355 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.723      ; 3.492      ;
; -0.230 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~143 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.844      ; 3.614      ;
; -0.224 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~139 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.445      ; 3.221      ;
; -0.224 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~132 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.865      ; 3.641      ;
; -0.222 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~223 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.721      ; 3.499      ;
; -0.220 ; lcd_fifo:fifo_module_inst4|buffer[7]  ; lcd_fifo:fifo_module_inst4|array_reg~439 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.441      ; 3.221      ;
; -0.217 ; lcd_fifo:fifo_module_inst4|buffer[15] ; lcd_fifo:fifo_module_inst4|array_reg~159 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.710      ; 3.493      ;
; -0.216 ; lcd_fifo:fifo_module_inst4|buffer[13] ; lcd_fifo:fifo_module_inst4|array_reg~509 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.168      ; 2.952      ;
; -0.215 ; lcd_fifo:fifo_module_inst4|buffer[11] ; lcd_fifo:fifo_module_inst4|array_reg~187 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.266      ; 3.051      ;
; -0.213 ; lcd_fifo:fifo_module_inst4|buffer[2]  ; lcd_fifo:fifo_module_inst4|array_reg~258 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.474      ; 3.261      ;
; -0.206 ; lcd_fifo:fifo_module_inst4|buffer[4]  ; lcd_fifo:fifo_module_inst4|array_reg~212 ; lcd_fifo:fifo_module_inst4|full_reg  ; lcd_fifo:fifo_module_inst4|full_reg ; 0.000        ; 3.772      ; 3.566      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.125 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.519      ; 0.728      ;
; 0.135 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.472      ;
; 0.135 ; queue_module2:queue_module_inst3|output_1[6]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.472      ;
; 0.136 ; queue_module2:queue_module_inst3|output_1[4]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.473      ;
; 0.136 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.528      ; 0.748      ;
; 0.140 ; queue_module1:queue_module_inst2|output_1[6]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.477      ;
; 0.143 ; queue_module1:queue_module_inst2|output_1[4]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.480      ;
; 0.145 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.528      ; 0.757      ;
; 0.153 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.519      ; 0.756      ;
; 0.154 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.519      ; 0.757      ;
; 0.167 ; fifo_module:fifo_module_inst5|r_ptr_reg[1]         ; fifo_module:fifo_module_inst5|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.307      ;
; 0.167 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.524      ; 0.775      ;
; 0.169 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.524      ; 0.777      ;
; 0.175 ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.181 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.314      ;
; 0.183 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.314      ;
; 0.190 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.524      ; 0.798      ;
; 0.199 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.528      ; 0.811      ;
; 0.201 ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.231      ; 0.543      ;
; 0.223 ; queue_module2:queue_module_inst3|output_1[5]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.560      ;
; 0.227 ; fifo_module:fifo_module_inst5|r_ptr_reg[4]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.231      ; 0.562      ;
; 0.229 ; queue_module1:queue_module_inst2|output_1[5]       ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.566      ;
; 0.244 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|full_reg                                                                                     ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.503      ; 2.956      ;
; 0.265 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.398      ;
; 0.265 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.398      ;
; 0.266 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.522      ; 0.872      ;
; 0.269 ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.401      ;
; 0.269 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.402      ;
; 0.269 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.402      ;
; 0.269 ; queue_module1:queue_module_inst2|r_ptr_reg[2]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.402      ;
; 0.269 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module1:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.402      ;
; 0.270 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.403      ;
; 0.272 ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.272 ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.273 ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.405      ;
; 0.273 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.610      ;
; 0.274 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module1:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.407      ;
; 0.274 ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.405      ;
; 0.276 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.407      ;
; 0.276 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.409      ;
; 0.277 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.410      ;
; 0.281 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.412      ;
; 0.286 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.233      ; 0.623      ;
; 0.288 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.231      ; 0.623      ;
; 0.292 ; fifo_module:fifo_module_inst5|r_ptr_reg[0]         ; fifo_module:fifo_module_inst5|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.249      ; 0.625      ;
; 0.293 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[1]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.057      ; 0.434      ;
; 0.294 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.519      ; 0.897      ;
; 0.297 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.430      ;
; 0.297 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.430      ;
; 0.304 ; fifo_module:fifo_module_inst5|r_ptr_reg[2]         ; fifo_module:fifo_module_inst5|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.436      ;
; 0.304 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.522      ; 0.910      ;
; 0.304 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.522      ; 0.910      ;
; 0.304 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.522      ; 0.910      ;
; 0.307 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[0]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.167      ; 1.683      ;
; 0.307 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[2]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.167      ; 1.683      ;
; 0.307 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[1]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.167      ; 1.683      ;
; 0.307 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[4]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.167      ; 1.683      ;
; 0.307 ; lcd_fifo:fifo_module_inst4|full_reg                ; lcd_fifo:fifo_module_inst4|w_ptr_reg[3]                                                                                 ; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.167      ; 1.683      ;
; 0.311 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.444      ;
; 0.315 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|command_delay                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.520      ; 0.919      ;
; 0.318 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.528      ; 0.930      ;
; 0.323 ; fifo_module:fifo_module_inst5|r_ptr_reg[3]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.231      ; 0.658      ;
; 0.327 ; fifo_module:fifo_module_inst5|r_ptr_reg[1]         ; fifo_module:fifo_module_inst5|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.040      ; 0.471      ;
; 0.328 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.519      ; 0.931      ;
; 0.329 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.462      ;
; 0.330 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.463      ;
; 0.334 ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.466      ;
; 0.334 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.466      ;
; 0.341 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.472      ;
; 0.341 ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.473      ;
; 0.343 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.474      ;
; 0.346 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.478      ;
; 0.352 ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.483      ;
; 0.357 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module1:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.490      ;
; 0.360 ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst4|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.493      ;
; 0.361 ; queue_module1:queue_module_inst2|r_ptr_reg[3]      ; queue_module2:queue_module_inst3|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.494      ;
; 0.367 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.521      ; 0.972      ;
; 0.370 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.521      ; 0.975      ;
; 0.375 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.521      ; 0.980      ;
; 0.375 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.521      ; 0.980      ;
; 0.376 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.521      ; 0.981      ;
; 0.390 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.523      ;
; 0.391 ; queue_module1:queue_module_inst2|r_ptr_reg[4]      ; queue_module2:queue_module_inst3|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.524      ;
; 0.402 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.516      ; 1.002      ;
; 0.404 ; lcd_fifo:fifo_module_inst4|output_1[0]             ; bcd_converter:bcd_converter_inst|bcd_number[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.537      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; 0.289 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.420      ;
; 0.290 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.421      ;
; 0.290 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.421      ;
; 0.291 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.422      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.427      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.298 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.429      ;
; 0.298 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.429      ;
; 0.299 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.430      ;
; 0.309 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.440      ;
; 0.438 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.569      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.577      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.576      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.577      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.577      ;
; 0.448 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.579      ;
; 0.448 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.579      ;
; 0.448 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.579      ;
; 0.449 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.580      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.583      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.583      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.582      ;
; 0.453 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.584      ;
; 0.454 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.585      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.586      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.587      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.587      ;
; 0.457 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.588      ;
; 0.458 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.589      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.590      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.590      ;
; 0.461 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.592      ;
; 0.501 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.632      ;
; 0.505 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.635      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.511 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.642      ;
; 0.511 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.642      ;
; 0.512 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.643      ;
; 0.512 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.643      ;
; 0.514 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.645      ;
; 0.514 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.645      ;
; 0.515 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.646      ;
; 0.517 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.760      ; 2.496      ;
; 0.518 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.649      ;
; 0.520 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.758      ; 2.497      ;
; 0.520 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.045      ; 0.649      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.652      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.653      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.653      ;
; 0.523 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.654      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.655      ;
; 0.525 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.656      ;
; 0.526 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.657      ;
; 0.556 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.758      ; 2.533      ;
; 0.557 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.758      ; 2.534      ;
; 0.557 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.758      ; 2.534      ;
; 0.558 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.759      ; 2.536      ;
; 0.558 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.759      ; 2.536      ;
; 0.568 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.699      ;
; 0.571 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.702      ;
; 0.575 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.706      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.708      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.708      ;
; 0.578 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.709      ;
; 0.578 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.708      ;
; 0.580 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.711      ;
; 0.581 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.711      ;
; 0.581 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.712      ;
; 0.583 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.045      ; 0.712      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.715      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.715      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.714      ;
; 0.585 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.716      ;
; 0.586 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.760      ; 2.565      ;
; 0.586 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.760      ; 2.565      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.760      ; 2.566      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.718      ;
; 0.588 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.719      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.726      ;
; 0.599 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.730      ;
; 0.602 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.733      ;
; 0.609 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.740      ;
; 0.613 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.744      ;
; 0.614 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.745      ;
; 0.631 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.762      ;
; 0.634 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.765      ;
; 0.637 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.767      ;
; 0.638 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.768      ;
; 0.641 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.772      ;
; 0.641 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.046      ; 0.771      ;
; 0.644 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.775      ;
; 0.644 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.775      ;
; 0.647 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.778      ;
; 0.647 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.778      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -24.409   ; -0.773  ; N/A      ; N/A     ; -3.000              ;
;  clk                                          ; -3.934    ; 0.289   ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_module:clk_inst|divcounter[23] ; -24.409   ; 0.125   ; N/A      ; N/A     ; -2.693              ;
;  lcd_fifo:fifo_module_inst4|buffer[0]         ; -2.470    ; -0.773  ; N/A      ; N/A     ; 0.244               ;
;  lcd_fifo:fifo_module_inst4|full_reg          ; -2.433    ; -0.681  ; N/A      ; N/A     ; 0.199               ;
; Design-wide TNS                               ; -1883.266 ; -99.858 ; 0.0      ; 0.0     ; -282.983            ;
;  clk                                          ; -48.799   ; 0.000   ; N/A      ; N/A     ; -39.000             ;
;  clock_divider_module:clk_inst|divcounter[23] ; -719.832  ; 0.000   ; N/A      ; N/A     ; -243.983            ;
;  lcd_fifo:fifo_module_inst4|buffer[0]         ; -556.057  ; -52.582 ; N/A      ; N/A     ; 0.000               ;
;  lcd_fifo:fifo_module_inst4|full_reg          ; -558.578  ; -47.276 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; on            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+-----------+----------+----------+----------+
; clk                                          ; clk                                          ; 529       ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11        ; 11       ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 317744736 ; 0        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; clock_divider_module:clk_inst|divcounter[23] ; 512       ; 0        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 519       ; 7        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; lcd_fifo:fifo_module_inst4|buffer[0]         ; 32        ; 32       ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|full_reg          ; lcd_fifo:fifo_module_inst4|buffer[0]         ; 480       ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; lcd_fifo:fifo_module_inst4|full_reg          ; 16        ; 0        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; lcd_fifo:fifo_module_inst4|full_reg          ; 32        ; 32       ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|full_reg          ; lcd_fifo:fifo_module_inst4|full_reg          ; 480       ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                           ;
+----------------------------------------------+----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+-----------+----------+----------+----------+
; clk                                          ; clk                                          ; 529       ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11        ; 11       ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 317744736 ; 0        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; clock_divider_module:clk_inst|divcounter[23] ; 512       ; 0        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|full_reg          ; clock_divider_module:clk_inst|divcounter[23] ; 519       ; 7        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; lcd_fifo:fifo_module_inst4|buffer[0]         ; 32        ; 32       ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|full_reg          ; lcd_fifo:fifo_module_inst4|buffer[0]         ; 480       ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; lcd_fifo:fifo_module_inst4|full_reg          ; 16        ; 0        ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; lcd_fifo:fifo_module_inst4|full_reg          ; 32        ; 32       ; 0        ; 0        ;
; lcd_fifo:fifo_module_inst4|full_reg          ; lcd_fifo:fifo_module_inst4|full_reg          ; 480       ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 122   ; 122  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                             ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; Target                                       ; Clock                                        ; Type ; Status      ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; clk                                          ; clk                                          ; Base ; Constrained ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; Base ; Constrained ;
; lcd_fifo:fifo_module_inst4|buffer[0]         ; lcd_fifo:fifo_module_inst4|buffer[0]         ; Base ; Constrained ;
; lcd_fifo:fifo_module_inst4|full_reg          ; lcd_fifo:fifo_module_inst4|full_reg          ; Base ; Constrained ;
+----------------------------------------------+----------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Mon May 15 21:53:31 2017
Info: Command: quartus_sta KPN -c KPN
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 528 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KPN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_module:clk_inst|divcounter[23] clock_divider_module:clk_inst|divcounter[23]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name lcd_fifo:fifo_module_inst4|buffer[0] lcd_fifo:fifo_module_inst4|buffer[0]
    Info (332105): create_clock -period 1.000 -name lcd_fifo:fifo_module_inst4|full_reg lcd_fifo:fifo_module_inst4|full_reg
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_module_inst4|Equal1~0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -24.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.409            -719.832 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.934             -48.799 clk 
    Info (332119):    -2.470            -556.057 lcd_fifo:fifo_module_inst4|buffer[0] 
    Info (332119):    -2.433            -558.578 lcd_fifo:fifo_module_inst4|full_reg 
Info (332146): Worst-case hold slack is -0.770
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.770             -29.761 lcd_fifo:fifo_module_inst4|buffer[0] 
    Info (332119):    -0.675             -20.722 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):     0.332               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.634               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.693            -243.983 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.199               0.000 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):     0.260               0.000 lcd_fifo:fifo_module_inst4|buffer[0] 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_module_inst4|Equal1~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -22.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -22.073            -644.947 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.501             -41.893 clk 
    Info (332119):    -2.325            -538.827 lcd_fifo:fifo_module_inst4|buffer[0] 
    Info (332119):    -2.292            -540.783 lcd_fifo:fifo_module_inst4|full_reg 
Info (332146): Worst-case hold slack is -0.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.773             -33.300 lcd_fifo:fifo_module_inst4|buffer[0] 
    Info (332119):    -0.681             -22.215 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):     0.329               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.579               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.649            -242.727 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.207               0.000 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):     0.244               0.000 lcd_fifo:fifo_module_inst4|buffer[0] 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_module_inst4|Equal1~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.567            -289.700 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -1.474             -13.863 clk 
    Info (332119):    -1.392            -153.096 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):    -1.375            -167.396 lcd_fifo:fifo_module_inst4|buffer[0] 
Info (332146): Worst-case hold slack is -0.607
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.607             -52.582 lcd_fifo:fifo_module_inst4|buffer[0] 
    Info (332119):    -0.578             -47.276 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):     0.125               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.289               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.275 clk 
    Info (332119):    -1.000            -138.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.292               0.000 lcd_fifo:fifo_module_inst4|full_reg 
    Info (332119):     0.314               0.000 lcd_fifo:fifo_module_inst4|buffer[0] 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 745 megabytes
    Info: Processing ended: Mon May 15 21:53:39 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


