EESchema Schematic File Version 4
LIBS:pcb-cache
EELAYER 30 0
EELAYER END
$Descr A3 16535 11693
encoding utf-8
Sheet 1 4
Title ""
Date ""
Rev ""
Comp ""
Comment1 ""
Comment2 ""
Comment3 ""
Comment4 ""
$EndDescr
$Sheet
S 4200 1500 2600 8000
U 5DDE4D7A
F0 "fpga" 50
F1 "fpga.sch" 50
F2 "DDR0_RESET_N" O L 4200 3800 50 
F3 "DDR0_A[0..14]" O L 4200 1700 50 
F4 "DDR0_WE_N" O L 4200 3600 50 
F5 "DDR0_BA[0..2]" O L 4200 1800 50 
F6 "DDR0_CKE" O L 4200 2300 50 
F7 "DDR0_CK_P" O L 4200 2100 50 
F8 "DDR0_CK_N" O L 4200 2200 50 
F9 "DDR0_ODT" O L 4200 3900 50 
F10 "DDR0_CAS_N" O L 4200 3500 50 
F11 "DDR0_RAS_N" O L 4200 3400 50 
F12 "DDR0_UDM" O L 4200 2500 50 
F13 "DDR0_LDM" O L 4200 2600 50 
F14 "DDR0_LDQS_P" B L 4200 3100 50 
F15 "DDR0_LDQS_N" B L 4200 3200 50 
F16 "DDR0_UDQS_P" B L 4200 2800 50 
F17 "DDR0_UDQS_N" B L 4200 2900 50 
F18 "DDR0_DQ[0..15]" B L 4200 1900 50 
F19 "DDR1_UDQS_P" B L 4200 5300 50 
F20 "DDR1_UDQS_N" B L 4200 5400 50 
F21 "DDR1_LDQS_P" B L 4200 5600 50 
F22 "DDR1_LDQS_N" B L 4200 5700 50 
F23 "DDR1_UDM" O L 4200 5000 50 
F24 "DDR1_LDM" O L 4200 5100 50 
F25 "DDR1_RAS_N" O L 4200 5900 50 
F26 "DDR1_CAS_N" O L 4200 6000 50 
F27 "DDR1_A[0..14]" O L 4200 4200 50 
F28 "DDR1_ODT" O L 4200 6400 50 
F29 "DDR1_CK_P" O L 4200 4600 50 
F30 "DDR1_CK_N" O L 4200 4700 50 
F31 "DDR1_BA[0..2]" O L 4200 4300 50 
F32 "DDR1_WE_N" O L 4200 6100 50 
F33 "DDR1_CKE" O L 4200 4800 50 
F34 "DDR1_RESET_N" O L 4200 6300 50 
F35 "DDR1_DQ[0..15]" B L 4200 4400 50 
$EndSheet
Wire Bus Line
	3400 1700 4200 1700
Wire Bus Line
	3400 1800 4200 1800
Wire Bus Line
	3400 1900 4200 1900
Wire Wire Line
	3400 2100 4200 2100
Wire Wire Line
	3400 2200 4200 2200
Wire Wire Line
	3400 2300 4200 2300
Wire Wire Line
	3400 2500 4200 2500
Wire Wire Line
	3400 2600 4200 2600
Wire Wire Line
	3400 2800 4200 2800
Wire Wire Line
	3400 2900 4200 2900
Wire Wire Line
	3400 3100 4200 3100
Wire Wire Line
	3400 3200 4200 3200
Wire Wire Line
	3400 3400 4200 3400
Wire Wire Line
	3400 3500 4200 3500
Wire Wire Line
	3400 3600 4200 3600
Wire Wire Line
	3400 3800 4200 3800
Wire Wire Line
	3400 3900 4200 3900
$Sheet
S 1800 1500 1600 5100
U 5DD321B6
F0 "ddr" 50
F1 "ddr.sch" 50
F2 "DDR0_A[0..14]" I R 3400 1700 50 
F3 "DDR0_BA[0..2]" I R 3400 1800 50 
F4 "DDR0_CKE" I R 3400 2300 50 
F5 "DDR0_CK_P" I R 3400 2100 50 
F6 "DDR0_CK_N" I R 3400 2200 50 
F7 "DDR0_LDM" I R 3400 2600 50 
F8 "DDR0_ODT" I R 3400 3900 50 
F9 "DDR0_RESET_N" I R 3400 3800 50 
F10 "DDR0_RAS_N" I R 3400 3400 50 
F11 "DDR0_CAS_N" I R 3400 3500 50 
F12 "DDR0_WE_N" I R 3400 3600 50 
F13 "DDR0_UDM" I R 3400 2500 50 
F14 "DDR0_DQ[0..15]" B R 3400 1900 50 
F15 "DDR0_LDQS_P" B R 3400 3100 50 
F16 "DDR0_LDQS_N" B R 3400 3200 50 
F17 "DDR0_UDQS_P" B R 3400 2800 50 
F18 "DDR0_UDQS_N" B R 3400 2900 50 
F19 "DDR1_BA[0..2]" I R 3400 4300 50 
F20 "DDR1_CKE" I R 3400 4800 50 
F21 "DDR1_CK_P" I R 3400 4600 50 
F22 "DDR1_CK_N" I R 3400 4700 50 
F23 "DDR1_LDM" I R 3400 5100 50 
F24 "DDR1_ODT" I R 3400 6400 50 
F25 "DDR1_RESET_N" I R 3400 6300 50 
F26 "DDR1_RAS_N" I R 3400 5900 50 
F27 "DDR1_CAS_N" I R 3400 6000 50 
F28 "DDR1_WE_N" I R 3400 6100 50 
F29 "DDR1_UDM" I R 3400 5000 50 
F30 "DDR1_DQ[0..15]" B R 3400 4400 50 
F31 "DDR1_LDQS_P" B R 3400 5600 50 
F32 "DDR1_LDQS_N" B R 3400 5700 50 
F33 "DDR1_UDQS_P" B R 3400 5300 50 
F34 "DDR1_UDQS_N" B R 3400 5400 50 
F35 "DDR1_A[0..14]" I R 3400 4200 50 
$EndSheet
Wire Bus Line
	3400 4200 4200 4200
Wire Bus Line
	3400 4300 4200 4300
Wire Bus Line
	3400 4400 4200 4400
Wire Wire Line
	3400 4600 4200 4600
Wire Wire Line
	3400 4700 4200 4700
Wire Wire Line
	3400 4800 4200 4800
Wire Wire Line
	3400 5000 4200 5000
Wire Wire Line
	3400 5100 4200 5100
Wire Wire Line
	3400 5300 4200 5300
Wire Wire Line
	3400 5400 4200 5400
Wire Wire Line
	3400 5600 4200 5600
Wire Wire Line
	3400 5700 4200 5700
Wire Wire Line
	3400 5900 4200 5900
Wire Wire Line
	3400 6000 4200 6000
Wire Wire Line
	3400 6100 4200 6100
Wire Wire Line
	3400 6300 4200 6300
Wire Wire Line
	3400 6400 4200 6400
$Sheet
S 1800 6800 1600 3900
U 5DD4E94D
F0 "cpu" 50
F1 "cpu.sch" 50
$EndSheet
$EndSCHEMATC
