//
// Generated by Microsoft (R) HLSL Shader Compiler 10.1
//
//
//
// Input signature:
//
// Name                 Index   Mask Register SysValue  Format   Used
// -------------------- ----- ------ -------- -------- ------- ------
// POSITION                 0   xyzw        0     NONE   float   xyzw
// TEXCOORD                 0   xy          1     NONE   float   xy  
// NDC_TRANSFORM            0   xyzw        2     NONE   float   xyzw
// NDC_TRANSFORM            1   xyzw        3     NONE   float   xyzw
// NDC_TRANSFORM            2   xyzw        4     NONE   float   xyzw
// NDC_TRANSFORM            3   xyzw        5     NONE   float   xyzw
// TEXCOORD_TRANSFORM       0   xyzw        6     NONE   float   xyzw
// COLOR                    0   xyzw        7     NONE   float   xyzw
//
//
// Output signature:
//
// Name                 Index   Mask Register SysValue  Format   Used
// -------------------- ----- ------ -------- -------- ------- ------
// SV_POSITION              0   xyzw        0      POS   float   xyzw
// COLOR                    0   xyzw        1     NONE   float   xyzw
// TEXCOORD                 0   xy          2     NONE   float   xy  
//
//
// Runtime generated constant mappings:
//
// Target Reg                               Constant Description
// ---------- --------------------------------------------------
// c0                              Vertex Shader position offset
//
//
// Level9 shader bytecode:
//
    vs_2_x
    dcl_texcoord v0
    dcl_texcoord1 v1
    dcl_texcoord2 v2
    dcl_texcoord3 v3
    dcl_texcoord4 v4
    dcl_texcoord5 v5
    dcl_texcoord6 v6
    dcl_texcoord7 v7
    mov r0, v0
    dp4 oPos.z, r0, v4
    mov r1, v6
    mad oT1.xy, v1, r1.zwzw, r1
    dp4 r1.x, r0, v2
    dp4 r1.y, r0, v3
    dp4 r0.x, r0, v5
    mad oPos.xy, r0.x, c0, r1
    mov oPos.w, r0.x
    mov oT0, v7

// approximately 10 instruction slots used
vs_4_0
dcl_input v0.xyzw
dcl_input v1.xy
dcl_input v2.xyzw
dcl_input v3.xyzw
dcl_input v4.xyzw
dcl_input v5.xyzw
dcl_input v6.xyzw
dcl_input v7.xyzw
dcl_output_siv o0.xyzw, position
dcl_output o1.xyzw
dcl_output o2.xy
dp4 o0.x, v0.xyzw, v2.xyzw
dp4 o0.y, v0.xyzw, v3.xyzw
dp4 o0.z, v0.xyzw, v4.xyzw
dp4 o0.w, v0.xyzw, v5.xyzw
mov o1.xyzw, v7.xyzw
mad o2.xy, v1.xyxx, v6.zwzz, v6.xyxx
ret 
// Approximately 7 instruction slots used
