
#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 517.9 ps
起点     : ahb_uart1/RX_fifo_buff[9][3]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_9        [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点                |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN              |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                    | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in       |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI              |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI          |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                                |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP   |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP         |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/RX_fifo_buff[9][3]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R18C47L | AHB_USR_CLK                  |      |
| --                                |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/RX_fifo_buff[9][3]/BMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | ahb_uart1/RX_fifo_buff[9][1] | 1    |
| HRDATA_P2[9]/B4                   |  SLICEL   |   1386 |   5394.1 |      net      | R17C47M | ahb_uart1/RX_fifo_buff[9][1] |      |
| HRDATA_P2[9]/BMUX                 |  SLICEL   |  100.6 |   5494.7 |     Topbb     |         | HRDATA_P2[9]                 | 1    |
| TARGEXP1HRDATA[18]/B2             |  SLICEL   | 1677.5 |   7172.2 |      net      | R15C31L | HRDATA_P2[9]                 |      |
| TARGEXP1HRDATA[18]/B              |  SLICEL   |   75.1 |   7247.3 |     Tilo      |         | TARGEXP1HRDATA[9]            | 1    |
| CM33_inst/TARGEXP1HRDATA_9        |   CM33    | 1995.9 |   9243.2 |      net      | CM3     | TARGEXP1HRDATA[9]            |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5282.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 175.7 
        总的连线延迟 = 5059.4 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_9)
         = 10609.1    + 16         - 0          - 3960.4     - 5282.8     - 864        
         = 517.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 521.9 ps
起点     : ahb_uart1/RX_fifo_buff[0][7]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_8      [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/RX_fifo_buff[0][7]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R18C47M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/RX_fifo_buff[0][7]/BQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_buff[0][0] | 1    |
| HRDATA_P2[8]/D5                  |  SLICEL   |   1457 |   5447.9 |      net      | R17C46L | ahb_uart1/RX_fifo_buff[0][0] |      |
| HRDATA_P2[8]/BMUX                |  SLICEL   |  104.3 |   5552.2 |     Topdb     |         | HRDATA_P2[8]                 | 1    |
| TARGEXP1HRDATA[13]/B2            |  SLICEL   | 1677.5 |   7229.7 |      net      | R15C30L | HRDATA_P2[8]                 |      |
| TARGEXP1HRDATA[13]/B             |  SLICEL   |   75.1 |   7304.8 |     Tilo      |         | TARGEXP1HRDATA[8]            | 1    |
| CM33_inst/TARGEXP1HRDATA_8       |   CM33    | 1825.3 |   9130.1 |      net      | CM3     | TARGEXP1HRDATA[8]            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5169.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4959.8 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_8)
         = 10609.1    + 16         - 0          - 3960.4     - 5169.7     - 973        
         = 521.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 530.2 ps
起点     : seg_inst/addr_reg[7]/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK          | 212  |
| seg_inst/addr_reg[7]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C26L | AHB_USR_CLK          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[7]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[7] | 1    |
| net_extracted_nHQX6/C5          |  SLICEL   |  955.3 |   4946.2 |      net      | R14C28L | seg_inst/addr_reg[7] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  114.1 |   5060.3 |     Topcc     |         | net_extracted_nHQX6  | 16   |
| TARGEXP1HRDATA[4]/C1            |  SLICEL   |  989.4 |   6049.7 |      net      | R15C36M | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[4]/C             |  SLICEL   |   75.1 |   6124.8 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| ahb_uart1/RX_recving/C4         |  SLICEL   |  943.8 |   7068.6 |      net      | R17C43M | TARGEXP1HRDATA[6]    |      |
| ahb_uart1/RX_recving/C          |  SLICEL   |   75.1 |   7143.7 |     Tilo      |         | TARGEXP1HRDATA[3]    | 1    |
| CM33_inst/TARGEXP1HRDATA_3      |   CM33    | 2013.1 |   9156.8 |      net      | CM3     | TARGEXP1HRDATA[3]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5196.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 264.3 
        总的连线延迟 = 4901.6 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_3)
         = 10609.1    + 16         - 0          - 3960.4     - 5196.4     - 938        
         = 530.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 594.4 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[2]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart_tx_MGIOL/TXDATA0        [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                 | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C39L   | AHB_USR_CLK                 |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[2]/AMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_uart1/TX_fifo_wr_ptr[0] | 12   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B2   |  SLICEL   |  511.1 |   4519.2 |      net      | R15C39M   | ahb_uart1/TX_fifo_wr_ptr[0] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B    |  SLICEL   |   75.1 |   4594.3 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6   |  SLICEL   |  176.4 |   4770.7 |      net      | R15C39M   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C    |  SLICEL   |   75.1 |   4845.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D1        |  SLICEL   |  498.9 |   5344.6 |      net      | R15C40L   | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX      |  SLICEL   |   85.2 |   5429.8 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/n_1192/A3              |  SLICEL   |    517 |   5946.8 |      net      | R14C41M   | ahb_uart1/n_562             |      |
| ahb_uart1/n_1192/A               |  SLICEL   |   75.1 |   6021.9 |     Tilo      |           | ahb_uart1/n_1192            | 1    |
| ahb_uart_tx_MGIOL/TXDATA0        |  IOLOGIC  | 3724.8 |   9746.7 |      net      | IOL_T130D | ahb_uart1/n_1192            |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5786.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5428.1 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |           | AHB_USR_CLK      | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:10609.1 |      net      | IOL_T130D | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 10609.1    + 16         - 0          - 3960.4     - 5786.3     - 284        
         = 594.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 672 ps
起点     : seg_inst/addr_reg[7]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_23 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK          | 212  |
| seg_inst/addr_reg[7]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C26L | AHB_USR_CLK          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[7]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[7] | 1    |
| net_extracted_nHQX6/C5          |  SLICEL   |  955.3 |   4946.2 |      net      | R14C28L | seg_inst/addr_reg[7] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  114.1 |   5060.3 |     Topcc     |         | net_extracted_nHQX6  | 16   |
| TARGEXP1HRDATA[4]/C1            |  SLICEL   |  989.4 |   6049.7 |      net      | R15C36M | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[4]/C             |  SLICEL   |   75.1 |   6124.8 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| TARGEXP1HRDATA[23]/A1           |  SLICEL   |  996.2 |     7121 |      net      | R15C27L | TARGEXP1HRDATA[6]    |      |
| TARGEXP1HRDATA[23]/A            |  SLICEL   |   75.1 |   7196.1 |     Tilo      |         | TARGEXP1HRDATA[23]   | 1    |
| CM33_inst/TARGEXP1HRDATA_23     |   CM33    |   1783 |   8979.1 |      net      | CM3     | TARGEXP1HRDATA[23]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5018.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 264.3 
        总的连线延迟 = 4723.9 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_23)
         = 10609.1    + 16         - 0          - 3960.4     - 5018.7     - 974        
         = 672 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 960.8 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[2]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart_tx_MGIOL/CE             [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                 | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C39L   | AHB_USR_CLK                 |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[2]/AMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_uart1/TX_fifo_wr_ptr[0] | 12   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B2   |  SLICEL   |  511.1 |   4519.2 |      net      | R15C39M   | ahb_uart1/TX_fifo_wr_ptr[0] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B    |  SLICEL   |   75.1 |   4594.3 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6   |  SLICEL   |  176.4 |   4770.7 |      net      | R15C39M   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C    |  SLICEL   |   75.1 |   4845.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D1        |  SLICEL   |  498.9 |   5344.6 |      net      | R15C40L   | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX      |  SLICEL   |   85.2 |   5429.8 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/TX_shiftOUT_cnt[1]/B3  |  SLICEL   |    499 |   5928.8 |      net      | R14C40M   | ahb_uart1/n_562             |      |
| ahb_uart1/TX_shiftOUT_cnt[1]/B   |  SLICEL   |   75.1 |   6003.9 |     Tilo      |           | ahb_uart1/n_1191            | 3    |
| ahb_uart_tx_MGIOL/CE             |  IOLOGIC  | 3639.4 |   9643.3 |      net      | IOL_T130D | ahb_uart1/n_1191            |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5682.9     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5324.7 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |           | AHB_USR_CLK      | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:10609.1 |      net      | IOL_T130D | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 10609.1    + 16         - 0          - 3960.4     - 5682.9     - 21         
         = 960.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 997.9 ps
起点     : seg_inst/addr_reg[7]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_19 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK          | 212  |
| seg_inst/addr_reg[7]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C26L | AHB_USR_CLK          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[7]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[7] | 1    |
| net_extracted_nHQX6/C5          |  SLICEL   |  955.3 |   4946.2 |      net      | R14C28L | seg_inst/addr_reg[7] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  114.1 |   5060.3 |     Topcc     |         | net_extracted_nHQX6  | 16   |
| TARGEXP1HRDATA[4]/C1            |  SLICEL   |  989.4 |   6049.7 |      net      | R15C36M | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[4]/C             |  SLICEL   |   75.1 |   6124.8 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| TARGEXP1HRDATA[23]/B1           |  SLICEL   |  996.2 |     7121 |      net      | R15C27L | TARGEXP1HRDATA[6]    |      |
| TARGEXP1HRDATA[23]/B            |  SLICEL   |   75.1 |   7196.1 |     Tilo      |         | TARGEXP1HRDATA[19]   | 1    |
| CM33_inst/TARGEXP1HRDATA_19     |   CM33    | 1592.1 |   8788.2 |      net      | CM3     | TARGEXP1HRDATA[19]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4827.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 264.3 
        总的连线延迟 = 4533 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_19)
         = 10609.1    + 16         - 0          - 3960.4     - 4827.8     - 839        
         = 997.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 1014.6 ps
起点     : ahb_uart1/n_1138/AQ         [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_12 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                   | 212  |
| ahb_uart1/n_1138/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R17C44M | AHB_USR_CLK                   |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                            | --   |
| ahb_uart1/n_1138/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_buff[15][4] | 1    |
| HRDATA_P2[12]/A3                |  SLICEL   | 1477.9 |   5468.8 |      net      | R19C44M | ahb_uart1/RX_fifo_buff[15][4] |      |
| HRDATA_P2[12]/BMUX              |  SLICEL   |  104.3 |   5573.1 |     Topab     |         | HRDATA_P2[12]                 | 1    |
| TARGEXP1HRDATA[12]/A6           |  SLICEL   | 1517.1 |   7090.2 |      net      | R15C30M | HRDATA_P2[12]                 |      |
| TARGEXP1HRDATA[12]/A            |  SLICEL   |   75.1 |   7165.3 |     Tilo      |         | TARGEXP1HRDATA[12]            | 1    |
| CM33_inst/TARGEXP1HRDATA_12     |   CM33    | 1945.2 |   9110.5 |      net      | CM3     | TARGEXP1HRDATA[12]            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5150.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4940.2 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_12)
         = 10609.1    + 16         - 0          - 3960.4     - 5150.1     - 500        
         = 1014.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 1026.5 ps
起点     : ahb_uart1/RX_fifo_buff[0][7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_15     [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/RX_fifo_buff[0][7]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R18C47M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/RX_fifo_buff[0][7]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_buff[0][7] | 1    |
| HRDATA_P2[15]/D2                 |  SLICEL   | 1738.5 |   5729.4 |      net      | R18C45L | ahb_uart1/RX_fifo_buff[0][7] |      |
| HRDATA_P2[15]/BMUX               |  SLICEL   |  104.3 |   5833.7 |     Topdb     |         | HRDATA_P2[15]                | 1    |
| TARGEXP1HRDATA[23]/C6            |  SLICEL   | 1475.9 |   7309.6 |      net      | R15C27L | HRDATA_P2[15]                |      |
| TARGEXP1HRDATA[23]/C             |  SLICEL   |   75.1 |   7384.7 |     Tilo      |         | TARGEXP1HRDATA[15]           | 1    |
| CM33_inst/TARGEXP1HRDATA_15      |   CM33    | 1704.8 |   9089.6 |      net      | CM3     | TARGEXP1HRDATA[15]           |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5129.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4919.3 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_15)
         = 10609.1    + 16         - 0          - 3960.4     - 5129.2     - 509        
         = 1026.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 1063.4 ps
起点     : ahb_uart_rx_MGIOL/RXDATA0    [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                          |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c             |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                  | 212  |
| ahb_uart_rx_MGIOL/CLK           |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_T127A | AHB_USR_CLK                  |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| ahb_uart_rx_MGIOL/RXDATA0       |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_403_rkd_5/B1       |  SLICEL   |   3847 |   7989.4 |      net      | R18C46M   | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_403_rkd_5/B        |  SLICEL   |   75.1 |   8064.5 |     Tilo      |           | ahb_uart1/regard_RX_samp_low | 6    |
| ahb_uart1/n_679/A3              |  SLICEL   |  482.4 |   8546.9 |      net      | R19C46M   | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_679/A               |  SLICEL   |   75.1 |     8622 |     Tilo      |           | ahb_uart1/n_679              | 2    |
| ahb_uart1/n_679/D1              |  SLICEL   |  244.1 |   8866.1 |      net      | R19C46M   | ahb_uart1/n_679              |      |
| ahb_uart1/n_679/D               |  SLICEL   |   75.1 |   8941.2 |     Tilo      |           | net_extracted_nHQX38         | 5    |
| ahb_uart1/RX_shift_reg[7]/C3    |  SLICEL   |  476.5 |   9417.7 |      net      | R19C47M   | net_extracted_nHQX38         |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5457.3     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 225.3 
        总的连线延迟 = 5050 
        逻辑级数     = 3 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shift_reg[7]/CLK   |  SLICEL   | 2360.4 | Tcat:10609.1 |      net      | R19C47M | AHB_USR_CLK      |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 10609.1    + 16         - 0          - 3960.4     - 5457.3     - 144        
         = 1063.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 322.5 ps
起点     : ahb_uart1/RX_shiftIN_cnt[3]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C46M | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[3]/CQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[1] | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/A6  |  SLICEL   |  176.2 |   4149.1 |      net      | R20C46L | ahb_uart1/RX_shiftIN_cnt[1] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C46L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 324.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[6]/B6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK            | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C84M | AHB_USR_CLK            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_1M_cnt[6]/B6       |  SLICEL   |    178 |   4150.9 |      net      | R12C84L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 208.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 178 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| seg_inst/clk_1M_cnt[6]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C84L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 208.5      - 3960.4     - -117.8     
         = 324.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 324.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[6]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK            | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C84M | AHB_USR_CLK            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_1M_cnt[6]/A6       |  SLICEL   |    178 |   4150.9 |      net      | R12C84L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 208.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 178 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| seg_inst/clk_1M_cnt[6]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C84L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 208.5      - 3960.4     - -117.8     
         = 324.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 342.5 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[2]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_fifo_wr_ptr[2]/B6   [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK  |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C39L | AHB_USR_CLK                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[2]/AMUX |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | ahb_uart1/TX_fifo_wr_ptr[0] | 12   |
| ahb_uart1/TX_fifo_wr_ptr[2]/B6   |  SLICEL   |    179 |   4169.1 |      net      | R14C39L | ahb_uart1/TX_fifo_wr_ptr[0] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 226.7      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 179 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C39L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 226.7      - 3960.4     - -117.8     
         = 342.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_572/D5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C40M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/D5               |  SLICEL   |  204.8 |   4177.7 |      net      | R14C40L | ahb_uart1/TX_shiftOUT_cnt[0] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C40L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_572/B5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C40M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_572/B5               |  SLICEL   |  204.8 |   4177.7 |      net      | R14C40L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C40L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_572/C5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C40M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/C5               |  SLICEL   |  204.8 |   4177.7 |      net      | R14C40L | ahb_uart1/TX_shiftOUT_cnt[0] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C40L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 352.1 ps
起点     : seg_inst/clk_1M_cnt[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[6]/C5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK            | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C84M | AHB_USR_CLK            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/DQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[1] | 9    |
| seg_inst/clk_1M_cnt[6]/C5       |  SLICEL   |  205.8 |   4178.7 |      net      | R12C84L | seg_inst/clk_1M_cnt[1] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| seg_inst/clk_1M_cnt[6]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C84L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C46L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/B5  |  SLICEL   |  205.8 |   4178.7 |      net      | R20C46M | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C46M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C46L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/A5  |  SLICEL   |  205.8 |   4178.7 |      net      | R20C46M | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C46M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 517.9 ps
起点     : ahb_uart1/RX_fifo_buff[9][3]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_9        [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点                |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN              |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                    | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in       |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI              |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI          |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                                |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP   |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP         |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/RX_fifo_buff[9][3]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R18C47L | AHB_USR_CLK                  |      |
| --                                |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/RX_fifo_buff[9][3]/BMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | ahb_uart1/RX_fifo_buff[9][1] | 1    |
| HRDATA_P2[9]/B4                   |  SLICEL   |   1386 |   5394.1 |      net      | R17C47M | ahb_uart1/RX_fifo_buff[9][1] |      |
| HRDATA_P2[9]/BMUX                 |  SLICEL   |  100.6 |   5494.7 |     Topbb     |         | HRDATA_P2[9]                 | 1    |
| TARGEXP1HRDATA[18]/B2             |  SLICEL   | 1677.5 |   7172.2 |      net      | R15C31L | HRDATA_P2[9]                 |      |
| TARGEXP1HRDATA[18]/B              |  SLICEL   |   75.1 |   7247.3 |     Tilo      |         | TARGEXP1HRDATA[9]            | 1    |
| CM33_inst/TARGEXP1HRDATA_9        |   CM33    | 1995.9 |   9243.2 |      net      | CM3     | TARGEXP1HRDATA[9]            |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5282.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 175.7 
        总的连线延迟 = 5059.4 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_9)
         = 10609.1    + 16         - 0          - 3960.4     - 5282.8     - 864        
         = 517.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 521.9 ps
起点     : ahb_uart1/RX_fifo_buff[0][7]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_8      [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/RX_fifo_buff[0][7]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R18C47M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/RX_fifo_buff[0][7]/BQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_buff[0][0] | 1    |
| HRDATA_P2[8]/D5                  |  SLICEL   |   1457 |   5447.9 |      net      | R17C46L | ahb_uart1/RX_fifo_buff[0][0] |      |
| HRDATA_P2[8]/BMUX                |  SLICEL   |  104.3 |   5552.2 |     Topdb     |         | HRDATA_P2[8]                 | 1    |
| TARGEXP1HRDATA[13]/B2            |  SLICEL   | 1677.5 |   7229.7 |      net      | R15C30L | HRDATA_P2[8]                 |      |
| TARGEXP1HRDATA[13]/B             |  SLICEL   |   75.1 |   7304.8 |     Tilo      |         | TARGEXP1HRDATA[8]            | 1    |
| CM33_inst/TARGEXP1HRDATA_8       |   CM33    | 1825.3 |   9130.1 |      net      | CM3     | TARGEXP1HRDATA[8]            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5169.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4959.8 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_8)
         = 10609.1    + 16         - 0          - 3960.4     - 5169.7     - 973        
         = 521.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 530.2 ps
起点     : seg_inst/addr_reg[7]/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK          | 212  |
| seg_inst/addr_reg[7]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C26L | AHB_USR_CLK          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[7]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[7] | 1    |
| net_extracted_nHQX6/C5          |  SLICEL   |  955.3 |   4946.2 |      net      | R14C28L | seg_inst/addr_reg[7] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  114.1 |   5060.3 |     Topcc     |         | net_extracted_nHQX6  | 16   |
| TARGEXP1HRDATA[4]/C1            |  SLICEL   |  989.4 |   6049.7 |      net      | R15C36M | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[4]/C             |  SLICEL   |   75.1 |   6124.8 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| ahb_uart1/RX_recving/C4         |  SLICEL   |  943.8 |   7068.6 |      net      | R17C43M | TARGEXP1HRDATA[6]    |      |
| ahb_uart1/RX_recving/C          |  SLICEL   |   75.1 |   7143.7 |     Tilo      |         | TARGEXP1HRDATA[3]    | 1    |
| CM33_inst/TARGEXP1HRDATA_3      |   CM33    | 2013.1 |   9156.8 |      net      | CM3     | TARGEXP1HRDATA[3]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5196.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 264.3 
        总的连线延迟 = 4901.6 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_3)
         = 10609.1    + 16         - 0          - 3960.4     - 5196.4     - 938        
         = 530.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 594.4 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[2]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart_tx_MGIOL/TXDATA0        [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                 | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C39L   | AHB_USR_CLK                 |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[2]/AMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_uart1/TX_fifo_wr_ptr[0] | 12   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B2   |  SLICEL   |  511.1 |   4519.2 |      net      | R15C39M   | ahb_uart1/TX_fifo_wr_ptr[0] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B    |  SLICEL   |   75.1 |   4594.3 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6   |  SLICEL   |  176.4 |   4770.7 |      net      | R15C39M   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C    |  SLICEL   |   75.1 |   4845.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D1        |  SLICEL   |  498.9 |   5344.6 |      net      | R15C40L   | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX      |  SLICEL   |   85.2 |   5429.8 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/n_1192/A3              |  SLICEL   |    517 |   5946.8 |      net      | R14C41M   | ahb_uart1/n_562             |      |
| ahb_uart1/n_1192/A               |  SLICEL   |   75.1 |   6021.9 |     Tilo      |           | ahb_uart1/n_1192            | 1    |
| ahb_uart_tx_MGIOL/TXDATA0        |  IOLOGIC  | 3724.8 |   9746.7 |      net      | IOL_T130D | ahb_uart1/n_1192            |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5786.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5428.1 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |           | AHB_USR_CLK      | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:10609.1 |      net      | IOL_T130D | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 10609.1    + 16         - 0          - 3960.4     - 5786.3     - 284        
         = 594.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 672 ps
起点     : seg_inst/addr_reg[7]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_23 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK          | 212  |
| seg_inst/addr_reg[7]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C26L | AHB_USR_CLK          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[7]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[7] | 1    |
| net_extracted_nHQX6/C5          |  SLICEL   |  955.3 |   4946.2 |      net      | R14C28L | seg_inst/addr_reg[7] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  114.1 |   5060.3 |     Topcc     |         | net_extracted_nHQX6  | 16   |
| TARGEXP1HRDATA[4]/C1            |  SLICEL   |  989.4 |   6049.7 |      net      | R15C36M | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[4]/C             |  SLICEL   |   75.1 |   6124.8 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| TARGEXP1HRDATA[23]/A1           |  SLICEL   |  996.2 |     7121 |      net      | R15C27L | TARGEXP1HRDATA[6]    |      |
| TARGEXP1HRDATA[23]/A            |  SLICEL   |   75.1 |   7196.1 |     Tilo      |         | TARGEXP1HRDATA[23]   | 1    |
| CM33_inst/TARGEXP1HRDATA_23     |   CM33    |   1783 |   8979.1 |      net      | CM3     | TARGEXP1HRDATA[23]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5018.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 264.3 
        总的连线延迟 = 4723.9 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_23)
         = 10609.1    + 16         - 0          - 3960.4     - 5018.7     - 974        
         = 672 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 960.8 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[2]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart_tx_MGIOL/CE             [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                 | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C39L   | AHB_USR_CLK                 |      |
| --                               |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[2]/AMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_uart1/TX_fifo_wr_ptr[0] | 12   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B2   |  SLICEL   |  511.1 |   4519.2 |      net      | R15C39M   | ahb_uart1/TX_fifo_wr_ptr[0] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B    |  SLICEL   |   75.1 |   4594.3 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6   |  SLICEL   |  176.4 |   4770.7 |      net      | R15C39M   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C    |  SLICEL   |   75.1 |   4845.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D1        |  SLICEL   |  498.9 |   5344.6 |      net      | R15C40L   | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX      |  SLICEL   |   85.2 |   5429.8 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/TX_shiftOUT_cnt[1]/B3  |  SLICEL   |    499 |   5928.8 |      net      | R14C40M   | ahb_uart1/n_562             |      |
| ahb_uart1/TX_shiftOUT_cnt[1]/B   |  SLICEL   |   75.1 |   6003.9 |     Tilo      |           | ahb_uart1/n_1191            | 3    |
| ahb_uart_tx_MGIOL/CE             |  IOLOGIC  | 3639.4 |   9643.3 |      net      | IOL_T130D | ahb_uart1/n_1191            |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5682.9     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5324.7 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |           | AHB_USR_CLK      | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:10609.1 |      net      | IOL_T130D | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 10609.1    + 16         - 0          - 3960.4     - 5682.9     - 21         
         = 960.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 997.9 ps
起点     : seg_inst/addr_reg[7]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_19 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK          | 212  |
| seg_inst/addr_reg[7]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C26L | AHB_USR_CLK          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[7]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[7] | 1    |
| net_extracted_nHQX6/C5          |  SLICEL   |  955.3 |   4946.2 |      net      | R14C28L | seg_inst/addr_reg[7] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  114.1 |   5060.3 |     Topcc     |         | net_extracted_nHQX6  | 16   |
| TARGEXP1HRDATA[4]/C1            |  SLICEL   |  989.4 |   6049.7 |      net      | R15C36M | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[4]/C             |  SLICEL   |   75.1 |   6124.8 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| TARGEXP1HRDATA[23]/B1           |  SLICEL   |  996.2 |     7121 |      net      | R15C27L | TARGEXP1HRDATA[6]    |      |
| TARGEXP1HRDATA[23]/B            |  SLICEL   |   75.1 |   7196.1 |     Tilo      |         | TARGEXP1HRDATA[19]   | 1    |
| CM33_inst/TARGEXP1HRDATA_19     |   CM33    | 1592.1 |   8788.2 |      net      | CM3     | TARGEXP1HRDATA[19]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4827.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 264.3 
        总的连线延迟 = 4533 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_19)
         = 10609.1    + 16         - 0          - 3960.4     - 4827.8     - 839        
         = 997.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 1014.6 ps
起点     : ahb_uart1/n_1138/AQ         [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_12 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                   | 212  |
| ahb_uart1/n_1138/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R17C44M | AHB_USR_CLK                   |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                            | --   |
| ahb_uart1/n_1138/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_buff[15][4] | 1    |
| HRDATA_P2[12]/A3                |  SLICEL   | 1477.9 |   5468.8 |      net      | R19C44M | ahb_uart1/RX_fifo_buff[15][4] |      |
| HRDATA_P2[12]/BMUX              |  SLICEL   |  104.3 |   5573.1 |     Topab     |         | HRDATA_P2[12]                 | 1    |
| TARGEXP1HRDATA[12]/A6           |  SLICEL   | 1517.1 |   7090.2 |      net      | R15C30M | HRDATA_P2[12]                 |      |
| TARGEXP1HRDATA[12]/A            |  SLICEL   |   75.1 |   7165.3 |     Tilo      |         | TARGEXP1HRDATA[12]            | 1    |
| CM33_inst/TARGEXP1HRDATA_12     |   CM33    | 1945.2 |   9110.5 |      net      | CM3     | TARGEXP1HRDATA[12]            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5150.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4940.2 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_12)
         = 10609.1    + 16         - 0          - 3960.4     - 5150.1     - 500        
         = 1014.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 1026.5 ps
起点     : ahb_uart1/RX_fifo_buff[0][7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_15     [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |     1598 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/RX_fifo_buff[0][7]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R18C47M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/RX_fifo_buff[0][7]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_buff[0][7] | 1    |
| HRDATA_P2[15]/D2                 |  SLICEL   | 1738.5 |   5729.4 |      net      | R18C45L | ahb_uart1/RX_fifo_buff[0][7] |      |
| HRDATA_P2[15]/BMUX               |  SLICEL   |  104.3 |   5833.7 |     Topdb     |         | HRDATA_P2[15]                | 1    |
| TARGEXP1HRDATA[23]/C6            |  SLICEL   | 1475.9 |   7309.6 |      net      | R15C27L | HRDATA_P2[15]                |      |
| TARGEXP1HRDATA[23]/C             |  SLICEL   |   75.1 |   7384.7 |     Tilo      |         | TARGEXP1HRDATA[15]           | 1    |
| CM33_inst/TARGEXP1HRDATA_15      |   CM33    | 1704.8 |   9089.6 |      net      | CM3     | TARGEXP1HRDATA[15]           |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5129.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4919.3 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |       | AHB_USR_CLK      | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:10609.1 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_15)
         = 10609.1    + 16         - 0          - 3960.4     - 5129.2     - 509        
         = 1026.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 1063.4 ps
起点     : ahb_uart_rx_MGIOL/RXDATA0    [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                          |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c             |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                  | 212  |
| ahb_uart_rx_MGIOL/CLK           |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_T127A | AHB_USR_CLK                  |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| ahb_uart_rx_MGIOL/RXDATA0       |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_403_rkd_5/B1       |  SLICEL   |   3847 |   7989.4 |      net      | R18C46M   | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_403_rkd_5/B        |  SLICEL   |   75.1 |   8064.5 |     Tilo      |           | ahb_uart1/regard_RX_samp_low | 6    |
| ahb_uart1/n_679/A3              |  SLICEL   |  482.4 |   8546.9 |      net      | R19C46M   | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_679/A               |  SLICEL   |   75.1 |     8622 |     Tilo      |           | ahb_uart1/n_679              | 2    |
| ahb_uart1/n_679/D1              |  SLICEL   |  244.1 |   8866.1 |      net      | R19C46M   | ahb_uart1/n_679              |      |
| ahb_uart1/n_679/D               |  SLICEL   |   75.1 |   8941.2 |     Tilo      |           | net_extracted_nHQX38         | 5    |
| ahb_uart1/RX_shift_reg[7]/C3    |  SLICEL   |  476.5 |   9417.7 |      net      | R19C47M   | net_extracted_nHQX38         |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5457.3     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 225.3 
        总的连线延迟 = 5050 
        逻辑级数     = 3 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |       6666.7 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |       8248.7 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shift_reg[7]/CLK   |  SLICEL   | 2360.4 | Tcat:10609.1 |      net      | R19C47M | AHB_USR_CLK      |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 10609.1    + 16         - 0          - 3960.4     - 5457.3     - 144        
         = 1063.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 322.5 ps
起点     : ahb_uart1/RX_shiftIN_cnt[3]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C46M | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[3]/CQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[1] | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/A6  |  SLICEL   |  176.2 |   4149.1 |      net      | R20C46L | ahb_uart1/RX_shiftIN_cnt[1] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C46L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 324.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[6]/B6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK            | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C84M | AHB_USR_CLK            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_1M_cnt[6]/B6       |  SLICEL   |    178 |   4150.9 |      net      | R12C84L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 208.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 178 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| seg_inst/clk_1M_cnt[6]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C84L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 208.5      - 3960.4     - -117.8     
         = 324.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 324.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[6]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK            | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C84M | AHB_USR_CLK            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_1M_cnt[6]/A6       |  SLICEL   |    178 |   4150.9 |      net      | R12C84L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 208.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 178 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| seg_inst/clk_1M_cnt[6]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C84L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 208.5      - 3960.4     - -117.8     
         = 324.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 342.5 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[2]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_fifo_wr_ptr[2]/B6   [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK  |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C39L | AHB_USR_CLK                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[2]/AMUX |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | ahb_uart1/TX_fifo_wr_ptr[0] | 12   |
| ahb_uart1/TX_fifo_wr_ptr[2]/B6   |  SLICEL   |    179 |   4169.1 |      net      | R14C39L | ahb_uart1/TX_fifo_wr_ptr[0] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 226.7      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 179 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/TX_fifo_wr_ptr[2]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C39L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 226.7      - 3960.4     - -117.8     
         = 342.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_572/D5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C40M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/D5               |  SLICEL   |  204.8 |   4177.7 |      net      | R14C40L | ahb_uart1/TX_shiftOUT_cnt[0] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C40L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_572/B5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C40M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_572/B5               |  SLICEL   |  204.8 |   4177.7 |      net      | R14C40L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C40L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_572/C5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C40M | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/C5               |  SLICEL   |  204.8 |   4177.7 |      net      | R14C40L | ahb_uart1/TX_shiftOUT_cnt[0] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C40L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 352.1 ps
起点     : seg_inst/clk_1M_cnt[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_1M_cnt[6]/C5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK            | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C84M | AHB_USR_CLK            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/DQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[1] | 9    |
| seg_inst/clk_1M_cnt[6]/C5       |  SLICEL   |  205.8 |   4178.7 |      net      | R12C84L | seg_inst/clk_1M_cnt[1] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| seg_inst/clk_1M_cnt[6]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C84L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C46L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/B5  |  SLICEL   |  205.8 |   4178.7 |      net      | R20C46M | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C46M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C46L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/A5  |  SLICEL   |  205.8 |   4178.7 |      net      | R20C46M | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C46M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 4885 ps
起点     : led_wf_inst1/cnt[20]/DQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[14]                 | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L  | led_wf_inst1/cnt[14]                 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L  | led_wf_inst1/_i_2/_i_0_rkd_16        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L  | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |          | _n_2117                              | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L  | _n_2117                              |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/C5           |  SLICEL   |  483.5 |   6357.5 |      net      | R3C106M  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/C            |  SLICEL   |   75.1 |   6432.6 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 2338.8 |   8771.4 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4811       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 375.5 
        总的连线延迟 = 4405 
        逻辑级数     = 5 

[数据捕获路径]
============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4811       - 302        
         = 4885 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 5073.3 ps
起点     : led_wf_inst1/cnt[20]/DQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : LED01_PIN[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[14]                 | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L  | led_wf_inst1/cnt[14]                 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L  | led_wf_inst1/_i_2/_i_0_rkd_16        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L  | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |          | _n_2117                              | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L  | _n_2117                              |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/D3           |  SLICEL   |  504.9 |   6378.8 |      net      | R3C106M  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/D            |  SLICEL   |   75.1 |   6453.9 |     Tilo      |          | led_wf_inst1/led_sig_reg[1]_ctrl_din | 1    |
| LED01_PIN[1]_MGIOL/TXDATA0       |  IOLOGIC  | 2147.1 |   8601.1 |      net      | IOL_T61D | led_wf_inst1/led_sig_reg[1]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4640.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 375.5 
        总的连线延迟 = 4234.7 
        逻辑级数     = 5 

[数据捕获路径]
============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[1]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61D | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4640.7     - 284        
         = 5073.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 7421.5 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[2]/B1  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[2]/B1           |  SLICEL   |  518.9 |   6392.9 |      net      | R3C106M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2432.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2101.6 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2432.5     - 144        
         = 7421.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 7421.5 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[2]/A1  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[2]/A1           |  SLICEL   |  518.9 |   6392.9 |      net      | R3C106M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2432.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2101.6 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2432.5     - 144        
         = 7421.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 7422.6 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[10]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[10]/B2          |  SLICEL   |  517.8 |   6391.8 |      net      | R4C105L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2431.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2100.5 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[10]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C105L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2431.4     - 144        
         = 7422.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 7422.6 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[10]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[10]/A2          |  SLICEL   |  517.8 |   6391.8 |      net      | R4C105L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2431.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2100.5 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[10]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C105L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2431.4     - 144        
         = 7422.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 7426.8 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[10]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[10]/D3          |  SLICEL   |  513.7 |   6387.6 |      net      | R4C105L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2427.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2096.3 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[10]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C105L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2427.2     - 144        
         = 7426.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 7426.8 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[10]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[10]/C3          |  SLICEL   |  513.7 |   6387.6 |      net      | R4C105L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2427.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2096.3 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[10]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C105L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2427.2     - 144        
         = 7426.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 7439 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[20]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[20]/C2          |  SLICEL   |  501.4 |   6375.4 |      net      | R4C108L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2415       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2084.1 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2415       - 144        
         = 7439 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 7443.2 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[20]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C108L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[20]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[14]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C5 |  SLICEL   |  707.5 |   4698.4 |      net      | R4C106L | led_wf_inst1/cnt[14]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4773.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |   4983.5 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5058.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5302.6 |      net      | R4C106L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5377.7 |     Tilo      |         | _n_2117                       | 1    |
| led_wf_inst1/cnt[23]/D6          |  SLICEL   |  421.1 |   5798.9 |      net      | R4C107L | _n_2117                       |      |
| led_wf_inst1/cnt[23]/D           |  SLICEL   |   75.1 |     5874 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[20]/A2          |  SLICEL   |  497.2 |   6371.2 |      net      | R4C108L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2410.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2079.9 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2410.8     - 144        
         = 7443.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 16:48:18 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 366.7 ps
起点     : led_wf_inst1/cnt[2]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/DQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[2]/C3          |  SLICEL   |  220.4 |   4193.3 |      net      | R3C106M | LED01_PIN[1]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[2]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/CQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[2]/D2          |  SLICEL   |  228.7 |   4201.6 |      net      | R3C106M | LED01_PIN[0]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[2]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/CQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[2]/C2          |  SLICEL   |  228.7 |   4201.6 |      net      | R3C106M | LED01_PIN[0]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 553.3 ps
起点     : led_wf_inst1/cnt[23]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[23]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1       | 8    |
| led_wf_inst1/cnt[23]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C107L | CLK_FPGA_SYS1       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[23]/BQ         |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[23]/B5         |  SLICEL   |    407 |   4379.9 |      net      | R4C107L | led_wf_inst1/cnt[0] |      |
==========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 437.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 407 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[23]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C107L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 437.5      - 3960.4     - -117.8     
         = 553.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 609.2 ps
起点     : led_wf_inst1/cnt[2]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/DQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[2]/D6          |  SLICEL   |  462.9 |   4435.8 |      net      | R3C106M | LED01_PIN[1]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 493.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 462.9 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R3C106M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 493.4      - 3960.4     - -117.8     
         = 609.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 630.4 ps
起点     : led_wf_inst1/n_35/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/n_35/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |       连线        | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |        | N/A               |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c  |      |
| --                              |    --     |     -- |       -- |      --       | --     | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK           |  SLICEL   | 2360.4 |   3942.4 |      net      | R2C76M | CLK_FPGA_SYS1     |      |
| --                              |    --     |     -- |       -- |      --       | --     | --                | --   |
| led_wf_inst1/n_35/BQ            |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | CM33SYS_RSTN_buff | 1    |
| led_wf_inst1/n_35/AX            |  SLICEL   |  559.2 |   4532.1 |      net      | R2C76M | CM33SYS_RSTN_buff |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 589.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 559.2 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK           |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R2C76M | CLK_FPGA_SYS1    |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 16         + 3942.4     + 589.7      - 3960.4     - -42.7      
         = 630.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 747.3 ps
起点     : led_wf_inst1/cnt[23]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[23]/B2   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[23]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C107L | CLK_FPGA_SYS1         |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[23]/BMUX       |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[12]  | 2    |
| led_wf_inst1/n_69[9]/D3         |  SLICEL   |  220.4 |   4210.5 |      net      | R4C107M | led_wf_inst1/cnt[12]  |      |
| led_wf_inst1/n_69[9]/DMUX       |  SLICEL   |  121.3 |   4331.8 |     Topdd     |         | led_wf_inst1/n_69[12] | 1    |
| led_wf_inst1/cnt[23]/B2         |  SLICEL   |  224.9 |   4556.7 |      net      | R4C107L | led_wf_inst1/n_69[12] |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 614.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 445.3 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[23]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C107L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 614.3      - 3960.4     - -135       
         = 747.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 757.4 ps
起点     : led_wf_inst1/cnt[22]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[23]/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[22]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C108L | CLK_FPGA_SYS1        |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[22]/AQ         |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[22] | 2    |
| led_wf_inst1/cnt[23]/D5         |  SLICEL   |  326.3 |   4299.2 |      net      | R4C107L | led_wf_inst1/cnt[22] |      |
| led_wf_inst1/cnt[23]/D          |  SLICEL   |   75.1 |   4374.3 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[23]/B4         |  SLICEL   |  209.7 |     4584 |      net      | R4C107L | led_wf_inst1/n_38    |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 641.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 536 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[23]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C107L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 641.6      - 3960.4     - -117.8     
         = 757.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 757.4 ps
起点     : led_wf_inst1/cnt[22]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[23]/A4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[22]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C108L | CLK_FPGA_SYS1        |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[22]/AQ         |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[22] | 2    |
| led_wf_inst1/cnt[23]/D5         |  SLICEL   |  326.3 |   4299.2 |      net      | R4C107L | led_wf_inst1/cnt[22] |      |
| led_wf_inst1/cnt[23]/D          |  SLICEL   |   75.1 |   4374.3 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[23]/A4         |  SLICEL   |  209.7 |     4584 |      net      | R4C107L | led_wf_inst1/n_38    |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 641.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 536 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[23]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C107L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 641.6      - 3960.4     - -117.8     
         = 757.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 857.3 ps
起点     : led_wf_inst1/cnt[20]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[20]/D1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[20]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C108L | CLK_FPGA_SYS1         |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[20]/DQ         |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[14]  | 2    |
| led_wf_inst1/n_69[13]/B1        |  SLICEL   |  234.5 |   4207.4 |      net      | R4C108M | led_wf_inst1/cnt[14]  |      |
| led_wf_inst1/n_69[13]/BMUX      |  SLICEL   |  121.3 |   4328.7 |     Topbb     |         | led_wf_inst1/n_69[14] | 1    |
| led_wf_inst1/cnt[20]/D1         |  SLICEL   |  355.2 |   4683.9 |      net      | R4C108L | led_wf_inst1/n_69[14] |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 741.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 589.7 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C108L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 741.5      - 3960.4     - -117.8     
         = 857.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

