# TP1 - ALU en Verilog

##  Descripci贸n
Trabajo pr谩ctico realizado para la materia **Arquitectura de Computadoras**, que consiste en la implementaci贸n de una **Unidad Aritm茅tico-L贸gica (ALU)** parametrizable en **Verilog**, junto con los m贸dulos **Latch** y **Top** para su integraci贸n en FPGA.

El dise帽o permite realizar operaciones aritm茅ticas y l贸gicas b谩sicas utilizando interruptores y botones de la placa **Basys3**.

---

## 锔 M贸dulos principales

###  M贸dulo ALU
Realiza operaciones entre dos operandos de 4 bits seg煤n un c贸digo de operaci贸n de 6 bits.

Operaciones soportadas:

| Operaci贸n | C贸digo | Descripci贸n         |
|:----------:|:-------:|:-------------------|
| ADD | 100000 | Suma |
| SUB | 100010 | Resta |
| AND | 100100 | AND bit a bit |
| OR  | 100101 | OR bit a bit |
| XOR | 100110 | XOR bit a bit |
| SRA | 000011 | Desplazamiento izquierda |
| SRL | 000010 | Desplazamiento derecha |
| NOR | 100111 | NOR bit a bit |

---

###  M贸dulo Latch
Registra los valores de entrada (operandos y operaci贸n) a partir de los **botones** de la placa:
- **BTN1:** Guarda Operando A  
- **BTN2:** Guarda Operando B  
- **BTN3:** Guarda C贸digo de Operaci贸n  
- **BTN4:** Resetea los registros  

Las entradas provienen de los **switches** (`i_sw`) y se actualizan en el flanco positivo del reloj (`i_clk`).

---

###  M贸dulo Top
Integra los m贸dulos **Latch** y **ALU**, conectando los botones, interruptores y LEDs de la Basys3.  
Los resultados de la ALU se muestran en los LEDs.

---

## И Simulaci贸n
Las pruebas se realizaron mediante **Testbench** en **Vivado**, verificando todas las operaciones aritm茅ticas y l贸gicas definidas.
