---
layout: page
title: Project
permalink: /project/
icon: glyphicon-cog
type: page
---

* content
{:toc}

## LDPC in SSD
* 由于工艺尺寸持续变小，NAND 闪存需要越来越高效的纠错码来保证存储数据的可靠性。低密度奇偶校验（Low-density parity check，LDPC）编码由于其优异的纠错能力被应用与最新的固态硬盘驱动器中，然而为了达到更好的纠错效果，LDPC 编码的软判决译码算法需要更为准确的对数似然比（log-likelihood ratio，LLR）信息，这需要在存储感测过程设置更多级数的参考感测电压，而这无疑也会造成更为严重的存储感测时延。  
* 为了解决这个问题，提出了一种渐进式非均匀存储感测与译码的方法，该方法从两个方面对LDPC的译码过程进行了改进：首先，考虑到随着参考电压级数的增多，译码效果逐渐变好，因此应该先采用较低精度的存储感测进行译码，仅当译码失败再逐渐提高参考电压级数直至达到最大参考电压级数；其次，优化了设置的参考电压的位置，将参考电压尽可能地分布在各相邻存储态的交叠区。  
* 最后，建立了仿真测试系统来定量评估该方法带来的优化。将渐进式均匀感测方式作为基准，渐进式非均匀感测方式在原始比特差错率较低时能够对系统读响应时间带来较大程度的优化，但随着原始比特差错率的提高，优化程度逐渐减小。例如，在原始比特差错率为0.001时，该方法可以将系统读响应时间减小42%。因此在固态盘使用前期，采用渐进式非均匀感测方式能够达到较好的优化效果。

## 混合内存以及PM环境下的cache替换算法
* 由于传统cache替换算法往往以提高命中率为最终目标，而由于混合内存中的不对称性以及NVM的写寿命问题，命中率无法准确反映出存储系统的性能，因此需要提出新的性能衡量指标于cache组织于管理方法。目前正在做，后面会陆续更新。
