
PC23.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000614  2**0
                  ALLOC, LOAD, DATA
  1 .text         000000c2  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  00000614  2**0
                  ALLOC
  3 .comment      0000002f  00000000  00000000  00000614  2**0
                  CONTENTS, READONLY
  4 .stack.descriptors.hdr 000000c4  00000000  00000000  00000643  2**0
                  CONTENTS, READONLY
  5 .debug_aranges 00000038  00000000  00000000  00000707  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a0a  00000000  00000000  0000073f  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000070d  00000000  00000000  00001149  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000324  00000000  00000000  00001856  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000054  00000000  00000000  00001b7c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000208  00000000  00000000  00001bd0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000069  00000000  00000000  00001dd8  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000028  00000000  00000000  00001e41  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .text         00000004  0000059c  0000059c  00000610  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 14 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00001e6c  2**2
                  CONTENTS, READONLY, DEBUGGING
 15 .text.ADC_Init 0000001c  00000534  00000534  000005a8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .text.ADC_Read 0000002c  000004e6  000004e6  0000055a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 17 .text.TIMER1_ConfiPWM 00000078  000003cc  000003cc  00000440  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 18 .text.main    000000de  000000c2  000000c2  00000136  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .text.avrlibc.fplib 00000008  00000586  00000586  000005fa  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 20 .text.avrlibc.fplib 000000de  000001a0  000001a0  00000214  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 21 .text.avrlibc.fplib 0000005e  00000444  00000444  000004b8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 22 .text.avrlibc.fplib 0000007a  00000352  00000352  000003c6  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 23 .text.avrlibc.fplib 0000000c  0000057a  0000057a  000005ee  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 24 .text.avrlibc.fplib 00000006  00000596  00000596  0000060a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 25 .text.avrlibc.fplib 0000000e  00000550  00000550  000005c4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 26 .text.avrlibc.fplib 0000000e  0000055e  0000055e  000005d2  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 27 .text.avrlibc.fplib 00000022  00000512  00000512  00000586  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 28 .text.avrlibc.fplib 00000044  000004a2  000004a2  00000516  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 29 .text.avrlibc.fplib 0000000e  0000056c  0000056c  000005e0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 30 .text.avrlibc.fplib 00000008  0000058e  0000058e  00000602  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 31 .text.avrlibc.fplib 000000d4  0000027e  0000027e  000002f2  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 37 00 	jmp	0x6e	; 0x6e <__ctors_end>
   4:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
   8:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
   c:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  10:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  14:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  18:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  1c:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  20:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  24:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  28:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  2c:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  30:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  34:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  38:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  3c:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  40:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  44:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  48:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  4c:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  50:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  54:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  58:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  5c:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  60:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>
  64:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__bad_interrupt>

00000068 <.dinit>:
  68:	01 00       	.word	0x0001	; ????
  6a:	01 02       	muls	r16, r17
  6c:	80 00       	.word	0x0080	; ????

0000006e <__ctors_end>:
  6e:	11 24       	eor	r1, r1
  70:	1f be       	out	0x3f, r1	; 63
  72:	cf ef       	ldi	r28, 0xFF	; 255
  74:	d8 e0       	ldi	r29, 0x08	; 8
  76:	de bf       	out	0x3e, r29	; 62
  78:	cd bf       	out	0x3d, r28	; 61

0000007a <__do_copy_data>:
  7a:	e8 e6       	ldi	r30, 0x68	; 104
  7c:	f0 e0       	ldi	r31, 0x00	; 0
  7e:	40 e0       	ldi	r20, 0x00	; 0
  80:	17 c0       	rjmp	.+46     	; 0xb0 <__do_clear_bss+0x8>
  82:	b5 91       	lpm	r27, Z+
  84:	a5 91       	lpm	r26, Z+
  86:	35 91       	lpm	r19, Z+
  88:	25 91       	lpm	r18, Z+
  8a:	05 91       	lpm	r16, Z+
  8c:	07 fd       	sbrc	r16, 7
  8e:	0c c0       	rjmp	.+24     	; 0xa8 <__do_clear_bss>
  90:	95 91       	lpm	r25, Z+
  92:	85 91       	lpm	r24, Z+
  94:	ef 01       	movw	r28, r30
  96:	f9 2f       	mov	r31, r25
  98:	e8 2f       	mov	r30, r24
  9a:	05 90       	lpm	r0, Z+
  9c:	0d 92       	st	X+, r0
  9e:	a2 17       	cp	r26, r18
  a0:	b3 07       	cpc	r27, r19
  a2:	d9 f7       	brne	.-10     	; 0x9a <__do_copy_data+0x20>
  a4:	fe 01       	movw	r30, r28
  a6:	04 c0       	rjmp	.+8      	; 0xb0 <__do_clear_bss+0x8>

000000a8 <__do_clear_bss>:
  a8:	1d 92       	st	X+, r1
  aa:	a2 17       	cp	r26, r18
  ac:	b3 07       	cpc	r27, r19
  ae:	e1 f7       	brne	.-8      	; 0xa8 <__do_clear_bss>
  b0:	ed 36       	cpi	r30, 0x6D	; 109
  b2:	f4 07       	cpc	r31, r20
  b4:	31 f7       	brne	.-52     	; 0x82 <__do_copy_data+0x8>
  b6:	0e 94 61 00 	call	0xc2	; 0xc2 <_etext>
  ba:	0c 94 5f 00 	jmp	0xbe	; 0xbe <_exit>

000000be <_exit>:
  be:	f8 94       	cli

000000c0 <__stop_program>:
  c0:	ff cf       	rjmp	.-2      	; 0xc0 <__stop_program>

Disassembly of section .text:

0000059c <__bad_interrupt>:
 59c:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.ADC_Init:

00000534 <ADC_Init>:
}

/*****************************************************************/
void ADC_Init(void){
	/*seleccionar el prescaler del adc*/
	ADCSRA |= 1U<<ADPS2 | 1U<<ADPS1;	//PSC = 64 -> 8MHz/64 = 125KHZ
 534:	ea e7       	ldi	r30, 0x7A	; 122
 536:	f0 e0       	ldi	r31, 0x00	; 0
 538:	80 81       	ld	r24, Z
 53a:	86 60       	ori	r24, 0x06	; 6
 53c:	80 83       	st	Z, r24
	/*voltaje de referencia*/
	ADMUX &=~(1U<<REFS1 | 1U<<REFS0);				//Vref = AREF, internal Vref off
 53e:	ac e7       	ldi	r26, 0x7C	; 124
 540:	b0 e0       	ldi	r27, 0x00	; 0
 542:	8c 91       	ld	r24, X
 544:	8f 73       	andi	r24, 0x3F	; 63
 546:	8c 93       	st	X, r24
	//ADMUX |=  1U<<REFS0;							//Vref = AVCC
	/*encendemos el adc*/
	ADCSRA |= 1U<<ADEN;								//enciende el ADC
 548:	80 81       	ld	r24, Z
 54a:	80 68       	ori	r24, 0x80	; 128
 54c:	80 83       	st	Z, r24
 54e:	08 95       	ret

Disassembly of section .text.ADC_Read:

000004e6 <ADC_Read>:
	return;
}
uint16_t ADC_Read(uint8_t CHx){
	ADMUX &=~(0x7U);								//clear
 4e6:	ec e7       	ldi	r30, 0x7C	; 124
 4e8:	f0 e0       	ldi	r31, 0x00	; 0
 4ea:	90 81       	ld	r25, Z
 4ec:	98 7f       	andi	r25, 0xF8	; 248
 4ee:	90 83       	st	Z, r25
	ADMUX |= CHx;									//Se selecciona el canal
 4f0:	90 81       	ld	r25, Z
 4f2:	89 2b       	or	r24, r25
 4f4:	80 83       	st	Z, r24
	/*se inicia la conversion*/
	ADCSRA |= 1U<<ADSC;								//inicia la conversion
 4f6:	ea e7       	ldi	r30, 0x7A	; 122
 4f8:	f0 e0       	ldi	r31, 0x00	; 0
 4fa:	80 81       	ld	r24, Z
 4fc:	80 64       	ori	r24, 0x40	; 64
 4fe:	80 83       	st	Z, r24
	//esperar hasta que la conversion inicie
	while(ADCSRA & 1U<<ADSC);						//se espera hasta que ADSC == 04
 500:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 504:	86 fd       	sbrc	r24, 6
 506:	fc cf       	rjmp	.-8      	; 0x500 <ADC_Read+0x1a>
	//Lectura
	return ADC;										//(ADCH<<8 | ADCL)
 508:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 50c:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
}
 510:	08 95       	ret

Disassembly of section .text.TIMER1_ConfiPWM:

000003cc <TIMER1_ConfiPWM>:
/***************************************************/

void TIMER1_ConfiPWM(void){
	DDRB |= ( 1<< 1);	// Configuramos el PB1 como salida.
 3cc:	84 b1       	in	r24, 0x04	; 4
 3ce:	82 60       	ori	r24, 0x02	; 2
 3d0:	84 b9       	out	0x04, r24	; 4
	TCNT1 = 0;					// Reiniciamos el contador inicial (por siacaso)
 3d2:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 3d6:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
	/**
	* Fpwm = 2000
	* N = 1
	* ICR1 = 8MHz/(1 * 2000) - 1
	* ICR1 = 3999*/
	ICR1 = 3999;				// Configuramos el periodo de la señal (el TOP de nuestra PWM)
 3da:	8f e9       	ldi	r24, 0x9F	; 159
 3dc:	9f e0       	ldi	r25, 0x0F	; 15
 3de:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 3e2:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	TCCR1A =  (1 << COM1A1) | (0 << COM1A0) ; // Ponemos a 'bajo' el OCR1A cuando coincida el Compare Match
 3e6:	e0 e8       	ldi	r30, 0x80	; 128
 3e8:	f0 e0       	ldi	r31, 0x00	; 0
 3ea:	80 e8       	ldi	r24, 0x80	; 128
 3ec:	80 83       	st	Z, r24
	TCCR1A |=  (1 << WGM11) | (0 << WGM10) ; // Fast PWM: TOP: ICR1
 3ee:	80 81       	ld	r24, Z
 3f0:	82 60       	ori	r24, 0x02	; 2
 3f2:	80 83       	st	Z, r24
	TCCR1B = (1 << WGM13) | (1 << WGM12); // // Fast PWM: TOP: ICR1
 3f4:	e1 e8       	ldi	r30, 0x81	; 129
 3f6:	f0 e0       	ldi	r31, 0x00	; 0
 3f8:	88 e1       	ldi	r24, 0x18	; 24
 3fa:	80 83       	st	Z, r24
	TCCR1B |=  ( 1 << CS10 ); // Preesc = 1
 3fc:	80 81       	ld	r24, Z
 3fe:	81 60       	ori	r24, 0x01	; 1
 400:	80 83       	st	Z, r24
	OCR1A = __DUTY(duty); // duty 0%
 402:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 406:	70 91 01 01 	lds	r23, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 40a:	80 e0       	ldi	r24, 0x00	; 0
 40c:	90 e0       	ldi	r25, 0x00	; 0
 40e:	0e 94 a9 01 	call	0x352	; 0x352 <__floatunsisf>
 412:	23 ec       	ldi	r18, 0xC3	; 195
 414:	35 ef       	ldi	r19, 0xF5	; 245
 416:	4f e1       	ldi	r20, 0x1F	; 31
 418:	52 e4       	ldi	r21, 0x42	; 66
 41a:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3>
 41e:	20 e0       	ldi	r18, 0x00	; 0
 420:	30 e0       	ldi	r19, 0x00	; 0
 422:	48 ec       	ldi	r20, 0xC8	; 200
 424:	52 e4       	ldi	r21, 0x42	; 66
 426:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3>
 42a:	20 e0       	ldi	r18, 0x00	; 0
 42c:	30 ec       	ldi	r19, 0xC0	; 192
 42e:	4f e7       	ldi	r20, 0x7F	; 127
 430:	54 e4       	ldi	r21, 0x44	; 68
 432:	0e 94 c3 02 	call	0x586	; 0x586 <__divsf3>
 436:	0e 94 22 02 	call	0x444	; 0x444 <__fixunssfsi>
 43a:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 43e:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 442:	08 95       	ret

Disassembly of section .text.main:

000000c2 <main>:
uint16_t duty;

int main(void)
{
	//configurar los pines de control de configuracion de pines
	DDRB |= 1<<3 | 1U;			//Configuracion como salida
  c2:	84 b1       	in	r24, 0x04	; 4
  c4:	89 60       	ori	r24, 0x09	; 9
  c6:	84 b9       	out	0x04, r24	; 4
	PORTB &=~(1U<<3 | 1U);		//reset
  c8:	85 b1       	in	r24, 0x05	; 5
  ca:	86 7f       	andi	r24, 0xF6	; 246
  cc:	85 b9       	out	0x05, r24	; 5
	//adc init
	ADC_Init();
  ce:	0e 94 9a 02 	call	0x534	; 0x534 <ADC_Init>
	//pwm init
	TIMER1_ConfiPWM();
  d2:	0e 94 e6 01 	call	0x3cc	; 0x3cc <TIMER1_ConfiPWM>
    while(1)
    {
		//GIRA EN UN SENTIDO
		PORTB &=~ 1U<<3;
  d6:	85 b1       	in	r24, 0x05	; 5
  d8:	80 7f       	andi	r24, 0xF0	; 240
  da:	85 b9       	out	0x05, r24	; 5
		PORTB |= 1U;
  dc:	85 b1       	in	r24, 0x05	; 5
  de:	81 60       	ori	r24, 0x01	; 1
  e0:	85 b9       	out	0x05, r24	; 5
		duty = ADC_Read(ADC_CH1);
  e2:	81 e0       	ldi	r24, 0x01	; 1
  e4:	0e 94 73 02 	call	0x4e6	; 0x4e6 <ADC_Read>
  e8:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
  ec:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		OCR1A = __DUTY(duty);		//se establece la velocidad
  f0:	bc 01       	movw	r22, r24
  f2:	80 e0       	ldi	r24, 0x00	; 0
  f4:	90 e0       	ldi	r25, 0x00	; 0
  f6:	0e 94 a9 01 	call	0x352	; 0x352 <__floatunsisf>
  fa:	23 ec       	ldi	r18, 0xC3	; 195
  fc:	35 ef       	ldi	r19, 0xF5	; 245
  fe:	4f e1       	ldi	r20, 0x1F	; 31
 100:	52 e4       	ldi	r21, 0x42	; 66
 102:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3>
 106:	20 e0       	ldi	r18, 0x00	; 0
 108:	30 e0       	ldi	r19, 0x00	; 0
 10a:	48 ec       	ldi	r20, 0xC8	; 200
 10c:	52 e4       	ldi	r21, 0x42	; 66
 10e:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3>
 112:	20 e0       	ldi	r18, 0x00	; 0
 114:	30 ec       	ldi	r19, 0xC0	; 192
 116:	4f e7       	ldi	r20, 0x7F	; 127
 118:	54 e4       	ldi	r21, 0x44	; 68
 11a:	0e 94 c3 02 	call	0x586	; 0x586 <__divsf3>
 11e:	0e 94 22 02 	call	0x444	; 0x444 <__fixunssfsi>
 122:	c8 e8       	ldi	r28, 0x88	; 136
 124:	d0 e0       	ldi	r29, 0x00	; 0
 126:	79 83       	std	Y+1, r23	; 0x01
 128:	68 83       	st	Y, r22
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 12a:	2f ef       	ldi	r18, 0xFF	; 255
 12c:	83 ed       	ldi	r24, 0xD3	; 211
 12e:	90 e3       	ldi	r25, 0x30	; 48
 130:	21 50       	subi	r18, 0x01	; 1
 132:	80 40       	sbci	r24, 0x00	; 0
 134:	90 40       	sbci	r25, 0x00	; 0
 136:	e1 f7       	brne	.-8      	; 0x130 <main+0x6e>
 138:	00 c0       	rjmp	.+0      	; 0x13a <main+0x78>
 13a:	00 00       	nop
		_delay_ms(2000);
		//CAMBIO DE SENTIDO
		PORTB &=~ 1U;
 13c:	85 b1       	in	r24, 0x05	; 5
 13e:	8e 7f       	andi	r24, 0xFE	; 254
 140:	85 b9       	out	0x05, r24	; 5
		PORTB |= 1U<<3;
 142:	85 b1       	in	r24, 0x05	; 5
 144:	88 60       	ori	r24, 0x08	; 8
 146:	85 b9       	out	0x05, r24	; 5
		duty = ADC_Read(1);
 148:	81 e0       	ldi	r24, 0x01	; 1
 14a:	0e 94 73 02 	call	0x4e6	; 0x4e6 <ADC_Read>
 14e:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 152:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		OCR1A = __DUTY(duty);		//se establece la velocidad
 156:	bc 01       	movw	r22, r24
 158:	80 e0       	ldi	r24, 0x00	; 0
 15a:	90 e0       	ldi	r25, 0x00	; 0
 15c:	0e 94 a9 01 	call	0x352	; 0x352 <__floatunsisf>
 160:	23 ec       	ldi	r18, 0xC3	; 195
 162:	35 ef       	ldi	r19, 0xF5	; 245
 164:	4f e1       	ldi	r20, 0x1F	; 31
 166:	52 e4       	ldi	r21, 0x42	; 66
 168:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3>
 16c:	20 e0       	ldi	r18, 0x00	; 0
 16e:	30 e0       	ldi	r19, 0x00	; 0
 170:	48 ec       	ldi	r20, 0xC8	; 200
 172:	52 e4       	ldi	r21, 0x42	; 66
 174:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3>
 178:	20 e0       	ldi	r18, 0x00	; 0
 17a:	30 ec       	ldi	r19, 0xC0	; 192
 17c:	4f e7       	ldi	r20, 0x7F	; 127
 17e:	54 e4       	ldi	r21, 0x44	; 68
 180:	0e 94 c3 02 	call	0x586	; 0x586 <__divsf3>
 184:	0e 94 22 02 	call	0x444	; 0x444 <__fixunssfsi>
 188:	79 83       	std	Y+1, r23	; 0x01
 18a:	68 83       	st	Y, r22
 18c:	2f ef       	ldi	r18, 0xFF	; 255
 18e:	83 ed       	ldi	r24, 0xD3	; 211
 190:	90 e3       	ldi	r25, 0x30	; 48
 192:	21 50       	subi	r18, 0x01	; 1
 194:	80 40       	sbci	r24, 0x00	; 0
 196:	90 40       	sbci	r25, 0x00	; 0
 198:	e1 f7       	brne	.-8      	; 0x192 <main+0xd0>
 19a:	00 c0       	rjmp	.+0      	; 0x19c <main+0xda>
 19c:	00 00       	nop
 19e:	9b cf       	rjmp	.-202    	; 0xd6 <main+0x14>

Disassembly of section .text.avrlibc.fplib:

00000586 <__divsf3>:
 586:	0e 94 d0 00 	call	0x1a0	; 0x1a0 <__divsf3x>
 58a:	0c 94 89 02 	jmp	0x512	; 0x512 <__fp_round>

Disassembly of section .text.avrlibc.fplib:

000001a0 <__divsf3x>:
 1a0:	10 c0       	rjmp	.+32     	; 0x1c2 <__divsf3x+0x22>
 1a2:	0e 94 af 02 	call	0x55e	; 0x55e <__fp_pscB>
 1a6:	58 f0       	brcs	.+22     	; 0x1be <__divsf3x+0x1e>
 1a8:	0e 94 a8 02 	call	0x550	; 0x550 <__fp_pscA>
 1ac:	40 f0       	brcs	.+16     	; 0x1be <__divsf3x+0x1e>
 1ae:	29 f4       	brne	.+10     	; 0x1ba <__divsf3x+0x1a>
 1b0:	5f 3f       	cpi	r21, 0xFF	; 255
 1b2:	29 f0       	breq	.+10     	; 0x1be <__divsf3x+0x1e>
 1b4:	0c 94 bd 02 	jmp	0x57a	; 0x57a <__fp_inf>
 1b8:	51 11       	cpse	r21, r1
 1ba:	0c 94 b7 02 	jmp	0x56e	; 0x56e <__fp_szero>
 1be:	0c 94 cb 02 	jmp	0x596	; 0x596 <__fp_nan>
 1c2:	0e 94 51 02 	call	0x4a2	; 0x4a2 <__fp_split3>
 1c6:	68 f3       	brcs	.-38     	; 0x1a2 <__divsf3x+0x2>

000001c8 <__divsf3_pse>:
 1c8:	99 23       	and	r25, r25
 1ca:	b1 f3       	breq	.-20     	; 0x1b8 <__divsf3x+0x18>
 1cc:	55 23       	and	r21, r21
 1ce:	91 f3       	breq	.-28     	; 0x1b4 <__divsf3x+0x14>
 1d0:	95 1b       	sub	r25, r21
 1d2:	55 0b       	sbc	r21, r21
 1d4:	bb 27       	eor	r27, r27
 1d6:	aa 27       	eor	r26, r26
 1d8:	62 17       	cp	r22, r18
 1da:	73 07       	cpc	r23, r19
 1dc:	84 07       	cpc	r24, r20
 1de:	38 f0       	brcs	.+14     	; 0x1ee <__divsf3_pse+0x26>
 1e0:	9f 5f       	subi	r25, 0xFF	; 255
 1e2:	5f 4f       	sbci	r21, 0xFF	; 255
 1e4:	22 0f       	add	r18, r18
 1e6:	33 1f       	adc	r19, r19
 1e8:	44 1f       	adc	r20, r20
 1ea:	aa 1f       	adc	r26, r26
 1ec:	a9 f3       	breq	.-22     	; 0x1d8 <__divsf3_pse+0x10>
 1ee:	35 d0       	rcall	.+106    	; 0x25a <__divsf3_pse+0x92>
 1f0:	0e 2e       	mov	r0, r30
 1f2:	3a f0       	brmi	.+14     	; 0x202 <__divsf3_pse+0x3a>
 1f4:	e0 e8       	ldi	r30, 0x80	; 128
 1f6:	32 d0       	rcall	.+100    	; 0x25c <__divsf3_pse+0x94>
 1f8:	91 50       	subi	r25, 0x01	; 1
 1fa:	50 40       	sbci	r21, 0x00	; 0
 1fc:	e6 95       	lsr	r30
 1fe:	00 1c       	adc	r0, r0
 200:	ca f7       	brpl	.-14     	; 0x1f4 <__divsf3_pse+0x2c>
 202:	2b d0       	rcall	.+86     	; 0x25a <__divsf3_pse+0x92>
 204:	fe 2f       	mov	r31, r30
 206:	29 d0       	rcall	.+82     	; 0x25a <__divsf3_pse+0x92>
 208:	66 0f       	add	r22, r22
 20a:	77 1f       	adc	r23, r23
 20c:	88 1f       	adc	r24, r24
 20e:	bb 1f       	adc	r27, r27
 210:	26 17       	cp	r18, r22
 212:	37 07       	cpc	r19, r23
 214:	48 07       	cpc	r20, r24
 216:	ab 07       	cpc	r26, r27
 218:	b0 e8       	ldi	r27, 0x80	; 128
 21a:	09 f0       	breq	.+2      	; 0x21e <__divsf3_pse+0x56>
 21c:	bb 0b       	sbc	r27, r27
 21e:	80 2d       	mov	r24, r0
 220:	bf 01       	movw	r22, r30
 222:	ff 27       	eor	r31, r31
 224:	93 58       	subi	r25, 0x83	; 131
 226:	5f 4f       	sbci	r21, 0xFF	; 255
 228:	3a f0       	brmi	.+14     	; 0x238 <__divsf3_pse+0x70>
 22a:	9e 3f       	cpi	r25, 0xFE	; 254
 22c:	51 05       	cpc	r21, r1
 22e:	78 f0       	brcs	.+30     	; 0x24e <__divsf3_pse+0x86>
 230:	0c 94 bd 02 	jmp	0x57a	; 0x57a <__fp_inf>
 234:	0c 94 b7 02 	jmp	0x56e	; 0x56e <__fp_szero>
 238:	5f 3f       	cpi	r21, 0xFF	; 255
 23a:	e4 f3       	brlt	.-8      	; 0x234 <__divsf3_pse+0x6c>
 23c:	98 3e       	cpi	r25, 0xE8	; 232
 23e:	d4 f3       	brlt	.-12     	; 0x234 <__divsf3_pse+0x6c>
 240:	86 95       	lsr	r24
 242:	77 95       	ror	r23
 244:	67 95       	ror	r22
 246:	b7 95       	ror	r27
 248:	f7 95       	ror	r31
 24a:	9f 5f       	subi	r25, 0xFF	; 255
 24c:	c9 f7       	brne	.-14     	; 0x240 <__divsf3_pse+0x78>
 24e:	88 0f       	add	r24, r24
 250:	91 1d       	adc	r25, r1
 252:	96 95       	lsr	r25
 254:	87 95       	ror	r24
 256:	97 f9       	bld	r25, 7
 258:	08 95       	ret
 25a:	e1 e0       	ldi	r30, 0x01	; 1
 25c:	66 0f       	add	r22, r22
 25e:	77 1f       	adc	r23, r23
 260:	88 1f       	adc	r24, r24
 262:	bb 1f       	adc	r27, r27
 264:	62 17       	cp	r22, r18
 266:	73 07       	cpc	r23, r19
 268:	84 07       	cpc	r24, r20
 26a:	ba 07       	cpc	r27, r26
 26c:	20 f0       	brcs	.+8      	; 0x276 <__divsf3_pse+0xae>
 26e:	62 1b       	sub	r22, r18
 270:	73 0b       	sbc	r23, r19
 272:	84 0b       	sbc	r24, r20
 274:	ba 0b       	sbc	r27, r26
 276:	ee 1f       	adc	r30, r30
 278:	88 f7       	brcc	.-30     	; 0x25c <__divsf3_pse+0x94>
 27a:	e0 95       	com	r30
 27c:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000444 <__fixunssfsi>:
 444:	0e 94 59 02 	call	0x4b2	; 0x4b2 <__fp_splitA>
 448:	88 f0       	brcs	.+34     	; 0x46c <__fixunssfsi+0x28>
 44a:	9f 57       	subi	r25, 0x7F	; 127
 44c:	98 f0       	brcs	.+38     	; 0x474 <__fixunssfsi+0x30>
 44e:	b9 2f       	mov	r27, r25
 450:	99 27       	eor	r25, r25
 452:	b7 51       	subi	r27, 0x17	; 23
 454:	b0 f0       	brcs	.+44     	; 0x482 <__fixunssfsi+0x3e>
 456:	e1 f0       	breq	.+56     	; 0x490 <__fixunssfsi+0x4c>
 458:	66 0f       	add	r22, r22
 45a:	77 1f       	adc	r23, r23
 45c:	88 1f       	adc	r24, r24
 45e:	99 1f       	adc	r25, r25
 460:	1a f0       	brmi	.+6      	; 0x468 <__fixunssfsi+0x24>
 462:	ba 95       	dec	r27
 464:	c9 f7       	brne	.-14     	; 0x458 <__fixunssfsi+0x14>
 466:	14 c0       	rjmp	.+40     	; 0x490 <__fixunssfsi+0x4c>
 468:	b1 30       	cpi	r27, 0x01	; 1
 46a:	91 f0       	breq	.+36     	; 0x490 <__fixunssfsi+0x4c>
 46c:	0e 94 b6 02 	call	0x56c	; 0x56c <__fp_zero>
 470:	b1 e0       	ldi	r27, 0x01	; 1
 472:	08 95       	ret
 474:	0c 94 b6 02 	jmp	0x56c	; 0x56c <__fp_zero>
 478:	67 2f       	mov	r22, r23
 47a:	78 2f       	mov	r23, r24
 47c:	88 27       	eor	r24, r24
 47e:	b8 5f       	subi	r27, 0xF8	; 248
 480:	39 f0       	breq	.+14     	; 0x490 <__fixunssfsi+0x4c>
 482:	b9 3f       	cpi	r27, 0xF9	; 249
 484:	cc f3       	brlt	.-14     	; 0x478 <__fixunssfsi+0x34>
 486:	86 95       	lsr	r24
 488:	77 95       	ror	r23
 48a:	67 95       	ror	r22
 48c:	b3 95       	inc	r27
 48e:	d9 f7       	brne	.-10     	; 0x486 <__fixunssfsi+0x42>
 490:	3e f4       	brtc	.+14     	; 0x4a0 <__fixunssfsi+0x5c>
 492:	90 95       	com	r25
 494:	80 95       	com	r24
 496:	70 95       	com	r23
 498:	61 95       	neg	r22
 49a:	7f 4f       	sbci	r23, 0xFF	; 255
 49c:	8f 4f       	sbci	r24, 0xFF	; 255
 49e:	9f 4f       	sbci	r25, 0xFF	; 255
 4a0:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000352 <__floatunsisf>:
 352:	e8 94       	clt
 354:	09 c0       	rjmp	.+18     	; 0x368 <__floatsisf+0x12>

00000356 <__floatsisf>:
 356:	97 fb       	bst	r25, 7
 358:	3e f4       	brtc	.+14     	; 0x368 <__floatsisf+0x12>
 35a:	90 95       	com	r25
 35c:	80 95       	com	r24
 35e:	70 95       	com	r23
 360:	61 95       	neg	r22
 362:	7f 4f       	sbci	r23, 0xFF	; 255
 364:	8f 4f       	sbci	r24, 0xFF	; 255
 366:	9f 4f       	sbci	r25, 0xFF	; 255
 368:	99 23       	and	r25, r25
 36a:	a9 f0       	breq	.+42     	; 0x396 <__floatsisf+0x40>
 36c:	f9 2f       	mov	r31, r25
 36e:	96 e9       	ldi	r25, 0x96	; 150
 370:	bb 27       	eor	r27, r27
 372:	93 95       	inc	r25
 374:	f6 95       	lsr	r31
 376:	87 95       	ror	r24
 378:	77 95       	ror	r23
 37a:	67 95       	ror	r22
 37c:	b7 95       	ror	r27
 37e:	f1 11       	cpse	r31, r1
 380:	f8 cf       	rjmp	.-16     	; 0x372 <__floatsisf+0x1c>
 382:	fa f4       	brpl	.+62     	; 0x3c2 <__floatsisf+0x6c>
 384:	bb 0f       	add	r27, r27
 386:	11 f4       	brne	.+4      	; 0x38c <__floatsisf+0x36>
 388:	60 ff       	sbrs	r22, 0
 38a:	1b c0       	rjmp	.+54     	; 0x3c2 <__floatsisf+0x6c>
 38c:	6f 5f       	subi	r22, 0xFF	; 255
 38e:	7f 4f       	sbci	r23, 0xFF	; 255
 390:	8f 4f       	sbci	r24, 0xFF	; 255
 392:	9f 4f       	sbci	r25, 0xFF	; 255
 394:	16 c0       	rjmp	.+44     	; 0x3c2 <__floatsisf+0x6c>
 396:	88 23       	and	r24, r24
 398:	11 f0       	breq	.+4      	; 0x39e <__floatsisf+0x48>
 39a:	96 e9       	ldi	r25, 0x96	; 150
 39c:	11 c0       	rjmp	.+34     	; 0x3c0 <__floatsisf+0x6a>
 39e:	77 23       	and	r23, r23
 3a0:	21 f0       	breq	.+8      	; 0x3aa <__floatsisf+0x54>
 3a2:	9e e8       	ldi	r25, 0x8E	; 142
 3a4:	87 2f       	mov	r24, r23
 3a6:	76 2f       	mov	r23, r22
 3a8:	05 c0       	rjmp	.+10     	; 0x3b4 <__floatsisf+0x5e>
 3aa:	66 23       	and	r22, r22
 3ac:	71 f0       	breq	.+28     	; 0x3ca <__floatsisf+0x74>
 3ae:	96 e8       	ldi	r25, 0x86	; 134
 3b0:	86 2f       	mov	r24, r22
 3b2:	70 e0       	ldi	r23, 0x00	; 0
 3b4:	60 e0       	ldi	r22, 0x00	; 0
 3b6:	2a f0       	brmi	.+10     	; 0x3c2 <__floatsisf+0x6c>
 3b8:	9a 95       	dec	r25
 3ba:	66 0f       	add	r22, r22
 3bc:	77 1f       	adc	r23, r23
 3be:	88 1f       	adc	r24, r24
 3c0:	da f7       	brpl	.-10     	; 0x3b8 <__floatsisf+0x62>
 3c2:	88 0f       	add	r24, r24
 3c4:	96 95       	lsr	r25
 3c6:	87 95       	ror	r24
 3c8:	97 f9       	bld	r25, 7
 3ca:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

0000057a <__fp_inf>:
 57a:	97 f9       	bld	r25, 7
 57c:	9f 67       	ori	r25, 0x7F	; 127
 57e:	80 e8       	ldi	r24, 0x80	; 128
 580:	70 e0       	ldi	r23, 0x00	; 0
 582:	60 e0       	ldi	r22, 0x00	; 0
 584:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000596 <__fp_nan>:
 596:	9f ef       	ldi	r25, 0xFF	; 255
 598:	80 ec       	ldi	r24, 0xC0	; 192
 59a:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000550 <__fp_pscA>:
 550:	00 24       	eor	r0, r0
 552:	0a 94       	dec	r0
 554:	16 16       	cp	r1, r22
 556:	17 06       	cpc	r1, r23
 558:	18 06       	cpc	r1, r24
 55a:	09 06       	cpc	r0, r25
 55c:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

0000055e <__fp_pscB>:
 55e:	00 24       	eor	r0, r0
 560:	0a 94       	dec	r0
 562:	12 16       	cp	r1, r18
 564:	13 06       	cpc	r1, r19
 566:	14 06       	cpc	r1, r20
 568:	05 06       	cpc	r0, r21
 56a:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000512 <__fp_round>:
 512:	09 2e       	mov	r0, r25
 514:	03 94       	inc	r0
 516:	00 0c       	add	r0, r0
 518:	11 f4       	brne	.+4      	; 0x51e <__fp_round+0xc>
 51a:	88 23       	and	r24, r24
 51c:	52 f0       	brmi	.+20     	; 0x532 <__fp_round+0x20>
 51e:	bb 0f       	add	r27, r27
 520:	40 f4       	brcc	.+16     	; 0x532 <__fp_round+0x20>
 522:	bf 2b       	or	r27, r31
 524:	11 f4       	brne	.+4      	; 0x52a <__fp_round+0x18>
 526:	60 ff       	sbrs	r22, 0
 528:	04 c0       	rjmp	.+8      	; 0x532 <__fp_round+0x20>
 52a:	6f 5f       	subi	r22, 0xFF	; 255
 52c:	7f 4f       	sbci	r23, 0xFF	; 255
 52e:	8f 4f       	sbci	r24, 0xFF	; 255
 530:	9f 4f       	sbci	r25, 0xFF	; 255
 532:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

000004a2 <__fp_split3>:
 4a2:	57 fd       	sbrc	r21, 7
 4a4:	90 58       	subi	r25, 0x80	; 128
 4a6:	44 0f       	add	r20, r20
 4a8:	55 1f       	adc	r21, r21
 4aa:	59 f0       	breq	.+22     	; 0x4c2 <__fp_splitA+0x10>
 4ac:	5f 3f       	cpi	r21, 0xFF	; 255
 4ae:	71 f0       	breq	.+28     	; 0x4cc <__fp_splitA+0x1a>
 4b0:	47 95       	ror	r20

000004b2 <__fp_splitA>:
 4b2:	88 0f       	add	r24, r24
 4b4:	97 fb       	bst	r25, 7
 4b6:	99 1f       	adc	r25, r25
 4b8:	61 f0       	breq	.+24     	; 0x4d2 <__fp_splitA+0x20>
 4ba:	9f 3f       	cpi	r25, 0xFF	; 255
 4bc:	79 f0       	breq	.+30     	; 0x4dc <__fp_splitA+0x2a>
 4be:	87 95       	ror	r24
 4c0:	08 95       	ret
 4c2:	12 16       	cp	r1, r18
 4c4:	13 06       	cpc	r1, r19
 4c6:	14 06       	cpc	r1, r20
 4c8:	55 1f       	adc	r21, r21
 4ca:	f2 cf       	rjmp	.-28     	; 0x4b0 <__fp_split3+0xe>
 4cc:	46 95       	lsr	r20
 4ce:	f1 df       	rcall	.-30     	; 0x4b2 <__fp_splitA>
 4d0:	08 c0       	rjmp	.+16     	; 0x4e2 <__fp_splitA+0x30>
 4d2:	16 16       	cp	r1, r22
 4d4:	17 06       	cpc	r1, r23
 4d6:	18 06       	cpc	r1, r24
 4d8:	99 1f       	adc	r25, r25
 4da:	f1 cf       	rjmp	.-30     	; 0x4be <__fp_splitA+0xc>
 4dc:	86 95       	lsr	r24
 4de:	71 05       	cpc	r23, r1
 4e0:	61 05       	cpc	r22, r1
 4e2:	08 94       	sec
 4e4:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

0000056c <__fp_zero>:
 56c:	e8 94       	clt

0000056e <__fp_szero>:
 56e:	bb 27       	eor	r27, r27
 570:	66 27       	eor	r22, r22
 572:	77 27       	eor	r23, r23
 574:	cb 01       	movw	r24, r22
 576:	97 f9       	bld	r25, 7
 578:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

0000058e <__mulsf3>:
 58e:	0e 94 3f 01 	call	0x27e	; 0x27e <__mulsf3x>
 592:	0c 94 89 02 	jmp	0x512	; 0x512 <__fp_round>

Disassembly of section .text.avrlibc.fplib:

0000027e <__mulsf3x>:
 27e:	0f c0       	rjmp	.+30     	; 0x29e <__mulsf3x+0x20>
 280:	0e 94 a8 02 	call	0x550	; 0x550 <__fp_pscA>
 284:	38 f0       	brcs	.+14     	; 0x294 <__mulsf3x+0x16>
 286:	0e 94 af 02 	call	0x55e	; 0x55e <__fp_pscB>
 28a:	20 f0       	brcs	.+8      	; 0x294 <__mulsf3x+0x16>
 28c:	95 23       	and	r25, r21
 28e:	11 f0       	breq	.+4      	; 0x294 <__mulsf3x+0x16>
 290:	0c 94 bd 02 	jmp	0x57a	; 0x57a <__fp_inf>
 294:	0c 94 cb 02 	jmp	0x596	; 0x596 <__fp_nan>
 298:	11 24       	eor	r1, r1
 29a:	0c 94 b7 02 	jmp	0x56e	; 0x56e <__fp_szero>
 29e:	0e 94 51 02 	call	0x4a2	; 0x4a2 <__fp_split3>
 2a2:	70 f3       	brcs	.-36     	; 0x280 <__mulsf3x+0x2>

000002a4 <__mulsf3_pse>:
 2a4:	95 9f       	mul	r25, r21
 2a6:	c1 f3       	breq	.-16     	; 0x298 <__mulsf3x+0x1a>
 2a8:	95 0f       	add	r25, r21
 2aa:	50 e0       	ldi	r21, 0x00	; 0
 2ac:	55 1f       	adc	r21, r21
 2ae:	62 9f       	mul	r22, r18
 2b0:	f0 01       	movw	r30, r0
 2b2:	72 9f       	mul	r23, r18
 2b4:	bb 27       	eor	r27, r27
 2b6:	f0 0d       	add	r31, r0
 2b8:	b1 1d       	adc	r27, r1
 2ba:	63 9f       	mul	r22, r19
 2bc:	aa 27       	eor	r26, r26
 2be:	f0 0d       	add	r31, r0
 2c0:	b1 1d       	adc	r27, r1
 2c2:	aa 1f       	adc	r26, r26
 2c4:	64 9f       	mul	r22, r20
 2c6:	66 27       	eor	r22, r22
 2c8:	b0 0d       	add	r27, r0
 2ca:	a1 1d       	adc	r26, r1
 2cc:	66 1f       	adc	r22, r22
 2ce:	82 9f       	mul	r24, r18
 2d0:	22 27       	eor	r18, r18
 2d2:	b0 0d       	add	r27, r0
 2d4:	a1 1d       	adc	r26, r1
 2d6:	62 1f       	adc	r22, r18
 2d8:	73 9f       	mul	r23, r19
 2da:	b0 0d       	add	r27, r0
 2dc:	a1 1d       	adc	r26, r1
 2de:	62 1f       	adc	r22, r18
 2e0:	83 9f       	mul	r24, r19
 2e2:	a0 0d       	add	r26, r0
 2e4:	61 1d       	adc	r22, r1
 2e6:	22 1f       	adc	r18, r18
 2e8:	74 9f       	mul	r23, r20
 2ea:	33 27       	eor	r19, r19
 2ec:	a0 0d       	add	r26, r0
 2ee:	61 1d       	adc	r22, r1
 2f0:	23 1f       	adc	r18, r19
 2f2:	84 9f       	mul	r24, r20
 2f4:	60 0d       	add	r22, r0
 2f6:	21 1d       	adc	r18, r1
 2f8:	82 2f       	mov	r24, r18
 2fa:	76 2f       	mov	r23, r22
 2fc:	6a 2f       	mov	r22, r26
 2fe:	11 24       	eor	r1, r1
 300:	9f 57       	subi	r25, 0x7F	; 127
 302:	50 40       	sbci	r21, 0x00	; 0
 304:	9a f0       	brmi	.+38     	; 0x32c <__mulsf3_pse+0x88>
 306:	f1 f0       	breq	.+60     	; 0x344 <__mulsf3_pse+0xa0>
 308:	88 23       	and	r24, r24
 30a:	4a f0       	brmi	.+18     	; 0x31e <__mulsf3_pse+0x7a>
 30c:	ee 0f       	add	r30, r30
 30e:	ff 1f       	adc	r31, r31
 310:	bb 1f       	adc	r27, r27
 312:	66 1f       	adc	r22, r22
 314:	77 1f       	adc	r23, r23
 316:	88 1f       	adc	r24, r24
 318:	91 50       	subi	r25, 0x01	; 1
 31a:	50 40       	sbci	r21, 0x00	; 0
 31c:	a9 f7       	brne	.-22     	; 0x308 <__mulsf3_pse+0x64>
 31e:	9e 3f       	cpi	r25, 0xFE	; 254
 320:	51 05       	cpc	r21, r1
 322:	80 f0       	brcs	.+32     	; 0x344 <__mulsf3_pse+0xa0>
 324:	0c 94 bd 02 	jmp	0x57a	; 0x57a <__fp_inf>
 328:	0c 94 b7 02 	jmp	0x56e	; 0x56e <__fp_szero>
 32c:	5f 3f       	cpi	r21, 0xFF	; 255
 32e:	e4 f3       	brlt	.-8      	; 0x328 <__mulsf3_pse+0x84>
 330:	98 3e       	cpi	r25, 0xE8	; 232
 332:	d4 f3       	brlt	.-12     	; 0x328 <__mulsf3_pse+0x84>
 334:	86 95       	lsr	r24
 336:	77 95       	ror	r23
 338:	67 95       	ror	r22
 33a:	b7 95       	ror	r27
 33c:	f7 95       	ror	r31
 33e:	e7 95       	ror	r30
 340:	9f 5f       	subi	r25, 0xFF	; 255
 342:	c1 f7       	brne	.-16     	; 0x334 <__mulsf3_pse+0x90>
 344:	fe 2b       	or	r31, r30
 346:	88 0f       	add	r24, r24
 348:	91 1d       	adc	r25, r1
 34a:	96 95       	lsr	r25
 34c:	87 95       	ror	r24
 34e:	97 f9       	bld	r25, 7
 350:	08 95       	ret
