Timing Analyzer report for TDOA_SOUND
Fri Nov  8 18:42:58 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; TDOA_SOUND                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processor 3            ;   1.1%      ;
;     Processors 4-6         ;   1.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.04 MHz ; 154.04 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -5.492 ; -953.739           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -387.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                             ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.492 ; time_counter[3] ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.492 ; time_counter[3] ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.409      ;
; -5.488 ; time_counter[3] ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.488 ; time_counter[3] ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.405      ;
; -5.431 ; time_counter[3] ; mic2_time[27] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.431 ; time_counter[3] ; mic2_time[26] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.431 ; time_counter[3] ; mic2_time[25] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.431 ; time_counter[3] ; mic2_time[24] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.431 ; time_counter[3] ; mic2_time[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.431 ; time_counter[3] ; mic2_time[15] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.431 ; time_counter[3] ; mic2_time[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.362      ;
; -5.405 ; time_counter[3] ; mic2_time[22] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.337      ;
; -5.405 ; time_counter[3] ; mic2_time[5]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.337      ;
; -5.405 ; time_counter[3] ; mic2_time[14] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.337      ;
; -5.405 ; time_counter[1] ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.405 ; time_counter[1] ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.322      ;
; -5.401 ; time_counter[1] ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.401 ; time_counter[1] ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.318      ;
; -5.388 ; time_counter[3] ; mic2_time[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.388 ; time_counter[3] ; mic2_time[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.388 ; time_counter[3] ; mic2_time[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.388 ; time_counter[3] ; mic2_time[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.388 ; time_counter[3] ; mic2_time[20] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.388 ; time_counter[3] ; mic2_time[21] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.388 ; time_counter[3] ; mic2_time[23] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.322      ;
; -5.377 ; time_counter[0] ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.377 ; time_counter[0] ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.294      ;
; -5.375 ; time_counter[3] ; mic1_time[22] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[26] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[25] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[5]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[6]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[4]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[13] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[15] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[14] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.375 ; time_counter[3] ; mic1_time[12] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.307      ;
; -5.373 ; time_counter[0] ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.373 ; time_counter[0] ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.290      ;
; -5.372 ; time_counter[3] ; mic3_time[27] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[26] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[25] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[24] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[15] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.372 ; time_counter[3] ; mic3_time[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.303      ;
; -5.358 ; pTime[0]        ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.358 ; pTime[0]        ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.275      ;
; -5.354 ; pTime[0]        ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
; -5.354 ; pTime[0]        ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
; -5.354 ; pTime[0]        ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
; -5.354 ; pTime[0]        ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
; -5.354 ; pTime[0]        ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
; -5.354 ; pTime[0]        ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
; -5.354 ; pTime[0]        ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 6.271      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                       ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; debounce                                           ; debounce                                             ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; debounceMic2                                       ; debounceMic2                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; debounceMic3                                       ; debounceMic3                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; debounceMic1                                       ; debounceMic1                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; time_counter[0]                                    ; time_counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clock_divider[1]                                   ; clock_divider[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[2]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[2]        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.STOP_BIT  ; DYNAMIC_BYTE_UART_TX:uart_instance|state.STOP_BIT    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.371 ; data_pack[57]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[73]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; data_pack[33]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[49]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.591      ;
; 0.372 ; data_pack[53]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[69]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; data_pack[93]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[109] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.591      ;
; 0.373 ; data_pack[65]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[81]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; data_pack[64]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[80]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; data_pack[54]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[70]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; data_pack[94]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[110] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; data_pack[78]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[94]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; data_pack[13]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[29]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; data_pack[12]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[28]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; data_pack[37]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[53]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; data_pack[41]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[57]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[42]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[58]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[27]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[43]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[26]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[42]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[82]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[98]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[81]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[97]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[30]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[46]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_pack[70]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[86]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; data_pack[83]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[99]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; data_pack[21]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[37]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; data_pack[22]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[38]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; data_pack[15]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[31]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; data_pack[38]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[54]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.423 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.642      ;
; 0.502 ; data_pack[49]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[65]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.722      ;
; 0.503 ; data_pack[67]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[83]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.722      ;
; 0.508 ; data_pack[61]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[77]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.728      ;
; 0.515 ; data_pack[88]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[104] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; data_pack[55]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[71]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; data_pack[52]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[68]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; data_pack[31]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[47]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; data_pack[95]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[111] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS ; DYNAMIC_BYTE_UART_TX:uart_instance|tx_reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; data_pack[10]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[26]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; data_pack[28]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[44]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; data_pack[23]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[39]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; data_pack[71]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[87]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; data_pack[32]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[48]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; data_pack[56]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[72]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; data_pack[63]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[79]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; data_pack[20]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[36]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; data_pack[92]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[108] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; data_pack[36]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[52]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; data_pack[40]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[56]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; data_pack[72]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[88]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.738      ;
; 0.519 ; data_pack[43]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[59]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.738      ;
; 0.519 ; data_pack[79]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[95]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.738      ;
; 0.519 ; data_pack[6]                                       ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[22]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.738      ;
; 0.519 ; data_pack[39]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[55]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.738      ;
; 0.522 ; data_pack[66]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[82]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.741      ;
; 0.523 ; data_pack[69]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[85]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.742      ;
; 0.524 ; data_pack[62]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[78]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.744      ;
; 0.524 ; data_pack[29]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[45]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.744      ;
; 0.524 ; data_pack[68]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[84]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.743      ;
; 0.526 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[3]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.745      ;
; 0.527 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[0]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.746      ;
; 0.528 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[1]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.747      ;
; 0.529 ; mic1_time[19]                                      ; data_pack[83]                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.748      ;
; 0.531 ; data_pack[9]                                       ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[25]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.750      ;
; 0.536 ; data_pack[11]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[27]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.755      ;
; 0.544 ; time_counter[20]                                   ; pTime[20]                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.763      ;
; 0.544 ; time_counter[29]                                   ; pTime[29]                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.763      ;
; 0.544 ; time_counter[31]                                   ; pTime[31]                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.763      ;
; 0.560 ; clock_divider[3]                                   ; clock_divider[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; clock_divider[2]                                   ; clock_divider[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.780      ;
; 0.568 ; time_counter[15]                                   ; time_counter[15]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; time_counter[13]                                   ; time_counter[13]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; time_counter[16]                                   ; time_counter[16]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; time_counter[14]                                   ; time_counter[14]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; time_counter[11]                                   ; time_counter[11]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; time_counter[6]                                    ; time_counter[6]                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; time_counter[2]                                    ; time_counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; time_counter[22]                                   ; time_counter[22]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; time_counter[12]                                   ; time_counter[12]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; time_counter[4]                                    ; time_counter[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; time_counter[30]                                   ; time_counter[30]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; time_counter[27]                                   ; time_counter[27]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; time_counter[21]                                   ; time_counter[21]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; time_counter[8]                                    ; time_counter[8]                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; time_counter[28]                                   ; time_counter[28]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; time_counter[26]                                   ; time_counter[26]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; time_counter[24]                                   ; time_counter[24]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; time_counter[25]                                   ; time_counter[25]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; time_counter[23]                                   ; time_counter[23]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.578 ; time_counter[29]                                   ; time_counter[29]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; time_counter[31]                                   ; time_counter[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; time_counter[0]                                    ; time_counter[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.799      ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 171.82 MHz ; 171.82 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.820 ; -819.061          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -387.000                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                               ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.820 ; time_counter[3]  ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.820 ; time_counter[3]  ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.746      ;
; -4.810 ; time_counter[3]  ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.810 ; time_counter[3]  ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.736      ;
; -4.774 ; time_counter[3]  ; mic2_time[27] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.774 ; time_counter[3]  ; mic2_time[26] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.774 ; time_counter[3]  ; mic2_time[25] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.774 ; time_counter[3]  ; mic2_time[24] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.774 ; time_counter[3]  ; mic2_time[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.774 ; time_counter[3]  ; mic2_time[15] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.774 ; time_counter[3]  ; mic2_time[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.712      ;
; -4.747 ; time_counter[3]  ; mic2_time[22] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.686      ;
; -4.747 ; time_counter[3]  ; mic2_time[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.686      ;
; -4.747 ; time_counter[3]  ; mic2_time[14] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.686      ;
; -4.731 ; time_counter[1]  ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.731 ; time_counter[1]  ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.657      ;
; -4.728 ; time_counter[3]  ; mic2_time[8]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.728 ; time_counter[3]  ; mic2_time[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.728 ; time_counter[3]  ; mic2_time[10] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.728 ; time_counter[3]  ; mic2_time[9]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.728 ; time_counter[3]  ; mic2_time[20] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.728 ; time_counter[3]  ; mic2_time[21] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.728 ; time_counter[3]  ; mic2_time[23] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.669      ;
; -4.721 ; time_counter[1]  ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.721 ; time_counter[1]  ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.647      ;
; -4.717 ; time_counter[3]  ; mic1_time[22] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[25] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[24] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[7]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[13] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[15] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[14] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic1_time[12] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.656      ;
; -4.717 ; time_counter[3]  ; mic3_time[27] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[26] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[25] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[24] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[15] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.717 ; time_counter[3]  ; mic3_time[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.655      ;
; -4.709 ; time_counter[0]  ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.709 ; time_counter[0]  ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.635      ;
; -4.699 ; time_counter[0]  ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.699 ; time_counter[0]  ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.625      ;
; -4.693 ; time_counter[13] ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.693 ; time_counter[13] ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.619      ;
; -4.690 ; time_counter[3]  ; mic3_time[8]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
; -4.690 ; time_counter[3]  ; mic3_time[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
; -4.690 ; time_counter[3]  ; mic3_time[10] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
; -4.690 ; time_counter[3]  ; mic3_time[9]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
; -4.690 ; time_counter[3]  ; mic3_time[20] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
; -4.690 ; time_counter[3]  ; mic3_time[22] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
; -4.690 ; time_counter[3]  ; mic3_time[21] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.631      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                        ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; debounce                                           ; debounce                                             ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; debounceMic2                                       ; debounceMic2                                         ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; debounceMic3                                       ; debounceMic3                                         ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; debounceMic1                                       ; debounceMic1                                         ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; time_counter[0]                                    ; time_counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clock_divider[1]                                   ; clock_divider[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[2]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[2]        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.STOP_BIT  ; DYNAMIC_BYTE_UART_TX:uart_instance|state.STOP_BIT    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.337 ; data_pack[33]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[49]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; data_pack[57]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[73]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; data_pack[93]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[109] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; data_pack[27]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[43]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[82]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[98]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[65]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[81]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[53]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[69]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[94]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[110] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[78]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[94]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[70]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[86]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[13]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[29]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[12]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[28]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_pack[37]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[53]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; data_pack[41]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[57]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[42]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[58]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[83]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[99]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[26]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[42]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[81]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[97]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[64]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[80]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[54]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[70]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[30]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[46]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[21]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[37]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[22]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[38]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; data_pack[38]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[54]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; data_pack[15]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[31]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.540      ;
; 0.377 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.576      ;
; 0.458 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS ; DYNAMIC_BYTE_UART_TX:uart_instance|tx_reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.657      ;
; 0.463 ; data_pack[49]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[65]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.662      ;
; 0.463 ; data_pack[67]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[83]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.662      ;
; 0.465 ; data_pack[88]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[104] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; data_pack[31]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[47]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; data_pack[23]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[39]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; data_pack[95]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[111] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; data_pack[32]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[48]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; data_pack[56]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[72]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[55]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[71]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[52]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[68]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[28]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[44]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[20]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[36]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[92]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[108] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[71]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[87]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; data_pack[36]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[52]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[3]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; data_pack[40]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[56]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; data_pack[63]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[79]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[1]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[0]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; data_pack[43]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[59]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; data_pack[72]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[88]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; data_pack[79]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[95]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; data_pack[6]                                       ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[22]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; data_pack[39]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[55]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.667      ;
; 0.474 ; data_pack[61]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[77]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.673      ;
; 0.477 ; data_pack[10]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[26]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.675      ;
; 0.478 ; data_pack[69]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[85]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.678      ;
; 0.479 ; data_pack[66]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[82]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.678      ;
; 0.480 ; data_pack[29]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[45]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.680      ;
; 0.480 ; data_pack[68]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[84]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.680      ;
; 0.481 ; data_pack[62]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[78]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.680      ;
; 0.490 ; time_counter[31]                                   ; pTime[31]                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.689      ;
; 0.490 ; data_pack[9]                                       ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[25]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.688      ;
; 0.490 ; mic1_time[19]                                      ; data_pack[83]                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; time_counter[20]                                   ; pTime[20]                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; time_counter[29]                                   ; pTime[29]                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.690      ;
; 0.494 ; data_pack[11]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[27]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.692      ;
; 0.503 ; clock_divider[3]                                   ; clock_divider[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.702      ;
; 0.506 ; clock_divider[2]                                   ; clock_divider[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.705      ;
; 0.510 ; time_counter[15]                                   ; time_counter[15]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; time_counter[13]                                   ; time_counter[13]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; time_counter[16]                                   ; time_counter[16]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; time_counter[11]                                   ; time_counter[11]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; time_counter[6]                                    ; time_counter[6]                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; time_counter[22]                                   ; time_counter[22]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; time_counter[14]                                   ; time_counter[14]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; time_counter[2]                                    ; time_counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; time_counter[27]                                   ; time_counter[27]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; time_counter[21]                                   ; time_counter[21]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; time_counter[12]                                   ; time_counter[12]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; time_counter[4]                                    ; time_counter[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; time_counter[30]                                   ; time_counter[30]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; time_counter[28]                                   ; time_counter[28]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; time_counter[8]                                    ; time_counter[8]                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; time_counter[26]                                   ; time_counter[26]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; time_counter[24]                                   ; time_counter[24]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; time_counter[25]                                   ; time_counter[25]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; time_counter[23]                                   ; time_counter[23]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; time_counter[29]                                   ; time_counter[29]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; time_counter[31]                                   ; time_counter[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.718      ;
; 0.523 ; time_counter[0]                                    ; time_counter[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.722      ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.650 ; -385.369          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -492.927                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                               ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.650 ; time_counter[3]  ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.650 ; time_counter[3]  ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.591      ;
; -2.643 ; time_counter[3]  ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.643 ; time_counter[3]  ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.584      ;
; -2.597 ; time_counter[3]  ; mic2_time[27] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.597 ; time_counter[3]  ; mic2_time[26] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.597 ; time_counter[3]  ; mic2_time[25] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.597 ; time_counter[3]  ; mic2_time[24] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.597 ; time_counter[3]  ; mic2_time[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.597 ; time_counter[3]  ; mic2_time[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.597 ; time_counter[3]  ; mic2_time[12] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.545      ;
; -2.594 ; time_counter[1]  ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.594 ; time_counter[1]  ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.535      ;
; -2.587 ; time_counter[1]  ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.587 ; time_counter[1]  ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.528      ;
; -2.585 ; time_counter[3]  ; mic2_time[22] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.533      ;
; -2.585 ; time_counter[3]  ; mic2_time[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.533      ;
; -2.585 ; time_counter[3]  ; mic2_time[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.533      ;
; -2.578 ; time_counter[0]  ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.578 ; time_counter[0]  ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.519      ;
; -2.576 ; time_counter[3]  ; mic2_time[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.576 ; time_counter[3]  ; mic2_time[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.576 ; time_counter[3]  ; mic2_time[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.576 ; time_counter[3]  ; mic2_time[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.576 ; time_counter[3]  ; mic2_time[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.576 ; time_counter[3]  ; mic2_time[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.576 ; time_counter[3]  ; mic2_time[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.526      ;
; -2.572 ; pTime[0]         ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.572 ; pTime[0]         ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.514      ;
; -2.571 ; time_counter[0]  ; mic1_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.571 ; time_counter[0]  ; mic1_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.512      ;
; -2.569 ; time_counter[3]  ; mic1_time[22] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[26] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[25] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[24] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[7]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[6]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[4]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[3]  ; mic1_time[12] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.517      ;
; -2.569 ; time_counter[13] ; mic2_time[16] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[17] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[19] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[18] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[0]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[1]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[3]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.569 ; time_counter[13] ; mic2_time[2]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.510      ;
; -2.566 ; time_counter[3]  ; mic3_time[27] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
; -2.566 ; time_counter[3]  ; mic3_time[26] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
; -2.566 ; time_counter[3]  ; mic3_time[25] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
; -2.566 ; time_counter[3]  ; mic3_time[24] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
; -2.566 ; time_counter[3]  ; mic3_time[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
; -2.566 ; time_counter[3]  ; mic3_time[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
; -2.566 ; time_counter[3]  ; mic3_time[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 3.514      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                        ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; debounce                                           ; debounce                                             ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; debounceMic2                                       ; debounceMic2                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; debounceMic3                                       ; debounceMic3                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; debounceMic1                                       ; debounceMic1                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; time_counter[0]                                    ; time_counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clock_divider[1]                                   ; clock_divider[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[2]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.STOP_BIT  ; DYNAMIC_BYTE_UART_TX:uart_instance|state.STOP_BIT    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; data_pack[33]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[49]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; data_pack[27]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[43]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[81]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[97]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[57]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[73]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; data_pack[65]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[81]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[93]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[109] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; data_pack[78]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[94]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[70]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[86]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[13]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[29]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[12]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[28]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[38]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[54]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_pack[37]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[53]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; data_pack[41]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[57]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; data_pack[26]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[42]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; data_pack[64]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[80]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; data_pack[54]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[70]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; data_pack[53]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[69]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; data_pack[22]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[38]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; data_pack[94]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[110] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; data_pack[42]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[58]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; data_pack[83]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[99]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; data_pack[30]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[46]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; data_pack[21]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[37]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; data_pack[15]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[31]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; data_pack[82]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[98]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.316      ;
; 0.223 ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[0]      ; DYNAMIC_BYTE_UART_TX:uart_instance|bit_pos[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.344      ;
; 0.257 ; data_pack[49]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[65]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; data_pack[67]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[83]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.379      ;
; 0.260 ; data_pack[61]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[77]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.381      ;
; 0.266 ; data_pack[88]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[104] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; data_pack[10]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[26]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; data_pack[62]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[78]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; data_pack[23]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[39]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; data_pack[20]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[36]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; data_pack[95]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[111] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; data_pack[71]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[87]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; data_pack[69]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[85]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; data_pack[68]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[84]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; data_pack[32]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[48]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; data_pack[66]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[82]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; data_pack[55]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[71]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; data_pack[52]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[68]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; data_pack[29]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[45]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; data_pack[28]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[44]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; data_pack[92]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[108] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; data_pack[36]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[52]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; data_pack[40]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[56]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; data_pack[56]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[72]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; data_pack[31]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[47]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; data_pack[63]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[79]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; data_pack[79]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[95]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; data_pack[43]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[59]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; data_pack[9]                                       ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[25]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; data_pack[72]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[88]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; data_pack[6]                                       ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[22]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; data_pack[39]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[55]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.391      ;
; 0.272 ; mic1_time[19]                                      ; data_pack[83]                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; data_pack[11]                                      ; DYNAMIC_BYTE_UART_TX:uart_instance|data_to_send[27]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.276 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.DATA_BITS ; DYNAMIC_BYTE_UART_TX:uart_instance|tx_reg            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.397      ;
; 0.281 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; time_counter[29]                                   ; pTime[29]                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.405      ;
; 0.284 ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[4]   ; DYNAMIC_BYTE_UART_TX:uart_instance|data_index[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.285 ; time_counter[20]                                   ; pTime[20]                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.285 ; time_counter[31]                                   ; pTime[31]                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.406      ;
; 0.298 ; clock_divider[3]                                   ; clock_divider[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; clock_divider[2]                                   ; clock_divider[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; DYNAMIC_BYTE_UART_TX:uart_instance|state.IDLE      ; DYNAMIC_BYTE_UART_TX:uart_instance|counter[3]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.303 ; time_counter[16]                                   ; time_counter[16]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; time_counter[15]                                   ; time_counter[15]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; time_counter[6]                                    ; time_counter[6]                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; time_counter[22]                                   ; time_counter[22]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[14]                                   ; time_counter[14]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[13]                                   ; time_counter[13]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[12]                                   ; time_counter[12]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[11]                                   ; time_counter[11]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[8]                                    ; time_counter[8]                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[4]                                    ; time_counter[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; time_counter[2]                                    ; time_counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; time_counter[30]                                   ; time_counter[30]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; time_counter[27]                                   ; time_counter[27]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; time_counter[24]                                   ; time_counter[24]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; time_counter[21]                                   ; time_counter[21]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; time_counter[28]                                   ; time_counter[28]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; time_counter[26]                                   ; time_counter[26]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; time_counter[25]                                   ; time_counter[25]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; time_counter[23]                                   ; time_counter[23]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; time_counter[31]                                   ; time_counter[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; time_counter[29]                                   ; time_counter[29]                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
+-------+----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.492   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -5.492   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -953.739 ; 0.0   ; 0.0      ; 0.0     ; -492.927            ;
;  CLK             ; -953.739 ; 0.000 ; N/A      ; N/A     ; -492.927            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TOGGLE        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; NRST                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MIC3_IN                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MIC1_IN                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MIC2_IN                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; TOGGLE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; TOGGLE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TOGGLE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 208671   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 208671   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 483   ; 483  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MIC1_IN    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MIC2_IN    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MIC3_IN    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NRST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MIC1_IN    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MIC2_IN    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MIC3_IN    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NRST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Nov  8 18:42:57 2024
Info: Command: quartus_sta TDOA_SOUND -c TDOA_SOUND
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TDOA_SOUND.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.492            -953.739 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -387.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.820            -819.061 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -387.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.650            -385.369 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -492.927 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 500 megabytes
    Info: Processing ended: Fri Nov  8 18:42:58 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


