# **项目目标**
>1.该项目将实现一个基于`MIPS`指令集架构的32位CPU模型，设计将有5级流水线以及必须的IO接口。该项目最终将在Xilinx的FPGA开发板上测试并使用
>2.在硬件设计与验证完成后，将在其上移植一款已有的开32位源操作系统
>3.在该项目完成后，将尝试自制一套简易的32位操作系统并移植其上
# **项目目的**
>该项目旨在通过实践设计CPU，将课上的理论知识与实际相结合，来深入理解计算机的组成结构以及工作原理
>通过该项目，学习并练习Verilog语言的开发方法，Vivado环境的使用以及FPGA平台的基本开发方法
# **项目参考资料**
>*《自己动手写CPU》 雷思磊著，电子工业出版社*
>*《数字设计和计算机体系结构》 David Money Harris等著， 机械工业出版社*
>*[MIPS官方参考资料](https://www.mips.com/products/architectures/mips32-2/)*
# **项目进度**
>已完成`OR`指令的取指，译码和执行三个部分的流水线模块，并完成测试。*（2019.4.19）*