TimeQuest Timing Analyzer report for fifo
Mon Apr 05 11:18:12 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; fifo                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.02 MHz ; 225.02 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.444 ; -166.113      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -177.270              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.444 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.396      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.160 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.112      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.159 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.156 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.152 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.150 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.102      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.142 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.094      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.066 ; rd_index[7]                                                                             ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.009      ; 4.111      ;
; -3.060 ; rd_index[4]                                                                             ; rd_index[7]                                                                             ; clk          ; clk         ; 1.000        ; 0.001      ; 4.097      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -3.013 ; rd_index[1]                                                                             ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 4.059      ;
; -2.994 ; wr_index[4]                                                                             ; rd_index[7]                                                                             ; clk          ; clk         ; 1.000        ; 0.001      ; 4.031      ;
; -2.990 ; rd_index[1]                                                                             ; rd_index[7]                                                                             ; clk          ; clk         ; 1.000        ; 0.001      ; 4.027      ;
; -2.955 ; wr_index[5]                                                                             ; rd_index[7]                                                                             ; clk          ; clk         ; 1.000        ; 0.001      ; 3.992      ;
; -2.945 ; rd_index[4]                                                                             ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.004      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.939 ; rd_index[0]                                                                             ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.985      ;
; -2.938 ; wr_index[1]                                                                             ; rd_index[7]                                                                             ; clk          ; clk         ; 1.000        ; 0.001      ; 3.975      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
; -2.937 ; rd_index[2]                                                                             ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.983      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                           ;
+-------+--------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rd_index[8]              ; rd_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.561 ; wr_index[8]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.567 ; wr_index[8]              ; rd_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.568 ; wr_index[8]              ; rd_index[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.664 ; element_rtl_0_bypass[19] ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; element_rtl_0_bypass[20] ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; element_rtl_0_bypass[21] ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; element_rtl_0_bypass[23] ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; element_rtl_0_bypass[25] ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; element_rtl_0_bypass[24] ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.743 ; wr_index[6]              ; element_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.020      ;
; 0.795 ; wr_index[1]              ; wr_index[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; wr_index[3]              ; wr_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.806 ; wr_index[8]              ; rd_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; element_rtl_0_bypass[22] ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; wr_index[5]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; wr_index[8]              ; rd_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; wr_index[8]              ; rd_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.821 ; wr_index[7]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; rd_index[8]              ; rd_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.829 ; n_reads[0]               ; n_reads[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.838 ; wr_index[2]              ; wr_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; wr_index[4]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; wr_index[6]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; wr_index[0]              ; wr_index[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.852 ; wr_index[1]              ; element_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.129      ;
; 0.859 ; n_reads[6]               ; n_reads[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; n_reads[8]               ; n_reads[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.865 ; wr_index[2]              ; element_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.142      ;
; 0.866 ; n_reads[1]               ; n_reads[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.867 ; n_reads[3]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.869 ; n_reads[4]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.885 ; wr_index[0]              ; element_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.162      ;
; 0.904 ; rd_index[8]              ; rd_index[4]                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.169      ;
; 0.905 ; rd_index[8]              ; rd_index[5]                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.170      ;
; 0.909 ; rd_index[8]              ; rd_index[3]                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.174      ;
; 0.956 ; wr_index[4]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.256      ;
; 0.957 ; wr_index[3]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.257      ;
; 0.960 ; wr_index[0]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.260      ;
; 0.962 ; wr_index[2]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.262      ;
; 0.972 ; wr_index[5]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.272      ;
; 0.984 ; wr_index[7]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.284      ;
; 1.000 ; wr_index[1]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.300      ;
; 1.019 ; n_reads[2]               ; n_reads[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.045 ; rd_index[8]              ; rd_index[0]                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.310      ;
; 1.046 ; rd_index[8]              ; rd_index[2]                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.311      ;
; 1.091 ; wr_index[3]              ; element_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.368      ;
; 1.093 ; element_rtl_0_bypass[26] ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 1.368      ;
; 1.098 ; wr_index[5]              ; element_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.375      ;
; 1.102 ; wr_index[7]              ; element_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.379      ;
; 1.171 ; rd_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.498      ;
; 1.184 ; wr_index[3]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.193 ; wr_index[5]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.204 ; wr_index[7]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.212 ; n_reads[0]               ; n_reads[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.224 ; wr_index[2]              ; wr_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.232 ; wr_index[4]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; wr_index[6]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; n_reads[7]               ; n_reads[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.236 ; wr_index[0]              ; wr_index[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.245 ; n_reads[6]               ; n_reads[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.254 ; n_reads[1]               ; n_reads[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.255 ; n_reads[4]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; n_reads[3]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; wr_index[3]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.264 ; wr_index[5]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.270 ; wr_index[1]              ; wr_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.283 ; n_reads[0]               ; n_reads[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.295 ; wr_index[2]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; wr_index[4]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; wr_index[6]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.316 ; n_reads[6]               ; n_reads[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.317 ; n_reads[5]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.583      ;
; 1.320 ; wr_index[8]              ; rd_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.587      ;
; 1.320 ; wr_index[8]              ; rd_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.587      ;
; 1.325 ; n_reads[1]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.326 ; n_reads[3]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.326 ; wr_index[3]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.328 ; rd_index[6]              ; rd_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.335 ; wr_index[5]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.341 ; wr_index[1]              ; wr_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.344 ; rd_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.671      ;
; 1.345 ; wr_index[8]              ; element_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.622      ;
; 1.347 ; wr_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.675      ;
; 1.354 ; n_reads[0]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.620      ;
; 1.356 ; wr_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.684      ;
; 1.366 ; wr_index[2]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.374 ; wr_index[4]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.380 ; rd_index[8]              ; rd_index[1]                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.645      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.386 ; element_rtl_0_bypass[17] ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.395 ; wr_index[0]              ; wr_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.396 ; n_reads[1]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.397 ; wr_index[3]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.663      ;
+-------+--------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[0]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[0]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[1]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[1]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[2]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[2]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[3]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[3]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[4]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[4]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[5]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[5]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[6]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[6]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[7]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[7]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[0]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[0]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[11]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[11]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[13]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[13]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[15]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[15]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[17]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[17]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[19]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[19]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[1]                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dataI[*]  ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  dataI[0] ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
;  dataI[1] ; clk        ; 3.409 ; 3.409 ; Rise       ; clk             ;
;  dataI[2] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  dataI[3] ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  dataI[4] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  dataI[5] ; clk        ; 3.929 ; 3.929 ; Rise       ; clk             ;
;  dataI[6] ; clk        ; 3.432 ; 3.432 ; Rise       ; clk             ;
;  dataI[7] ; clk        ; 3.569 ; 3.569 ; Rise       ; clk             ;
; rd        ; clk        ; 2.430 ; 2.430 ; Rise       ; clk             ;
; rst       ; clk        ; 2.487 ; 2.487 ; Rise       ; clk             ;
; wr        ; clk        ; 2.168 ; 2.168 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dataI[*]  ; clk        ; -2.872 ; -2.872 ; Rise       ; clk             ;
;  dataI[0] ; clk        ; -2.900 ; -2.900 ; Rise       ; clk             ;
;  dataI[1] ; clk        ; -2.872 ; -2.872 ; Rise       ; clk             ;
;  dataI[2] ; clk        ; -3.289 ; -3.289 ; Rise       ; clk             ;
;  dataI[3] ; clk        ; -3.180 ; -3.180 ; Rise       ; clk             ;
;  dataI[4] ; clk        ; -2.971 ; -2.971 ; Rise       ; clk             ;
;  dataI[5] ; clk        ; -3.438 ; -3.438 ; Rise       ; clk             ;
;  dataI[6] ; clk        ; -2.901 ; -2.901 ; Rise       ; clk             ;
;  dataI[7] ; clk        ; -3.053 ; -3.053 ; Rise       ; clk             ;
; rd        ; clk        ; -1.008 ; -1.008 ; Rise       ; clk             ;
; rst       ; clk        ; -1.118 ; -1.118 ; Rise       ; clk             ;
; wr        ; clk        ; -0.488 ; -0.488 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 6.676 ; 6.676 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.588 ; 6.588 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.380 ; 6.380 ; Rise       ; clk             ;
;  count[2] ; clk        ; 6.372 ; 6.372 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  count[4] ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  count[5] ; clk        ; 6.676 ; 6.676 ; Rise       ; clk             ;
;  count[6] ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  count[7] ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  count[8] ; clk        ; 6.379 ; 6.379 ; Rise       ; clk             ;
; dataO[*]  ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  dataO[0] ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  dataO[1] ; clk        ; 6.597 ; 6.597 ; Rise       ; clk             ;
;  dataO[2] ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  dataO[3] ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[4] ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[5] ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  dataO[6] ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  dataO[7] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.588 ; 6.588 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.380 ; 6.380 ; Rise       ; clk             ;
;  count[2] ; clk        ; 6.372 ; 6.372 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  count[4] ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  count[5] ; clk        ; 6.676 ; 6.676 ; Rise       ; clk             ;
;  count[6] ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  count[7] ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  count[8] ; clk        ; 6.379 ; 6.379 ; Rise       ; clk             ;
; dataO[*]  ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[0] ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  dataO[1] ; clk        ; 6.597 ; 6.597 ; Rise       ; clk             ;
;  dataO[2] ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  dataO[3] ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[4] ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[5] ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  dataO[6] ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  dataO[7] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.615 ; -54.069       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -177.270              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.615 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.581      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.491 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.457      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.488 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.454      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.482 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.448      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.480 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.446      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -1.361 ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.327      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.865 ; rd_index[7]                                                                             ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.009      ; 1.906      ;
; -0.843 ; rd_index[4]                                                                             ; rd_index[7]                                                                            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.877      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[1]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[2]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[3]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[4]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[5]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[6]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.842 ; rd_index[1]                                                                             ; dataO[7]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.885      ;
; -0.821 ; rd_index[1]                                                                             ; rd_index[7]                                                                            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.855      ;
; -0.819 ; wr_index[5]                                                                             ; rd_index[7]                                                                            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.853      ;
; -0.819 ; rd_index[0]                                                                             ; dataO[0]~reg0                                                                          ; clk          ; clk         ; 1.000        ; 0.011      ; 1.862      ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                           ;
+-------+--------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rd_index[8]              ; rd_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.260 ; wr_index[8]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.265 ; wr_index[8]              ; rd_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; wr_index[8]              ; rd_index[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.418      ;
; 0.327 ; element_rtl_0_bypass[19] ; dataO[0]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; element_rtl_0_bypass[20] ; dataO[1]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; element_rtl_0_bypass[21] ; dataO[2]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; element_rtl_0_bypass[23] ; dataO[4]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; element_rtl_0_bypass[25] ; dataO[6]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; element_rtl_0_bypass[24] ; dataO[5]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; wr_index[6]              ; element_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 0.500      ;
; 0.356 ; wr_index[1]              ; wr_index[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; wr_index[3]              ; wr_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; wr_index[5]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; wr_index[7]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; wr_index[2]              ; wr_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; n_reads[0]               ; n_reads[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; wr_index[4]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rd_index[8]              ; rd_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; wr_index[6]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; wr_index[0]              ; wr_index[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; wr_index[8]              ; rd_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; n_reads[6]               ; n_reads[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; wr_index[8]              ; rd_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; wr_index[8]              ; rd_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; n_reads[8]               ; n_reads[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; n_reads[1]               ; n_reads[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; n_reads[3]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; n_reads[4]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.399 ; element_rtl_0_bypass[22] ; dataO[3]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.409 ; rd_index[8]              ; rd_index[4]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.559      ;
; 0.410 ; wr_index[2]              ; element_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.576      ;
; 0.410 ; rd_index[8]              ; rd_index[5]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.560      ;
; 0.411 ; wr_index[4]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.622      ;
; 0.413 ; wr_index[3]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.624      ;
; 0.414 ; wr_index[0]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.625      ;
; 0.414 ; rd_index[8]              ; rd_index[3]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.564      ;
; 0.416 ; wr_index[2]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.627      ;
; 0.417 ; wr_index[1]              ; element_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.583      ;
; 0.419 ; wr_index[5]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.630      ;
; 0.423 ; wr_index[0]              ; element_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.589      ;
; 0.428 ; wr_index[7]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.639      ;
; 0.438 ; wr_index[1]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.649      ;
; 0.452 ; n_reads[2]               ; n_reads[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.479 ; rd_index[8]              ; rd_index[0]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.629      ;
; 0.480 ; rd_index[8]              ; rd_index[2]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.630      ;
; 0.496 ; wr_index[3]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; wr_index[5]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; wr_index[7]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; wr_index[3]              ; element_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.676      ;
; 0.511 ; wr_index[2]              ; wr_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; n_reads[0]               ; n_reads[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; wr_index[4]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; wr_index[5]              ; element_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 0.681      ;
; 0.515 ; wr_index[6]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.518 ; wr_index[7]              ; element_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 0.684      ;
; 0.519 ; wr_index[0]              ; wr_index[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; element_rtl_0_bypass[26] ; dataO[7]~reg0                                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 0.681      ;
; 0.524 ; n_reads[6]               ; n_reads[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.529 ; n_reads[4]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; n_reads[3]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; n_reads[1]               ; n_reads[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; wr_index[3]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; rd_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.747      ;
; 0.534 ; wr_index[5]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.545 ; n_reads[7]               ; n_reads[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; wr_index[2]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; n_reads[0]               ; n_reads[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; wr_index[1]              ; wr_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; wr_index[4]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; wr_index[6]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.559 ; n_reads[6]               ; n_reads[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.564 ; n_reads[1]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; n_reads[3]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; wr_index[3]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; wr_index[5]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; rd_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.785      ;
; 0.581 ; wr_index[2]              ; wr_index[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; n_reads[0]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; wr_index[1]              ; wr_index[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; wr_index[4]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; wr_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.800      ;
; 0.592 ; wr_index[8]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.807      ;
; 0.592 ; n_reads[2]               ; n_reads[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.595 ; wr_index[8]              ; rd_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.749      ;
; 0.596 ; n_reads[5]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; wr_index[8]              ; rd_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.751      ;
; 0.598 ; rd_index[6]              ; rd_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; n_reads[1]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; wr_index[3]              ; wr_index[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.613 ; wr_index[0]              ; wr_index[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; wr_index[2]              ; wr_index[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; n_reads[0]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; wr_index[1]              ; wr_index[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; wr_index[4]              ; wr_index[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; rd_index[8]              ; rd_index[1]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.771      ;
; 0.623 ; n_reads[4]               ; n_reads[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.627 ; n_reads[2]               ; n_reads[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.631 ; wr_index[6]              ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.634 ; n_reads[1]               ; n_reads[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
+-------+--------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:element_rtl_0|altsyncram_n7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[0]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[0]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[1]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[1]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[2]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[2]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[3]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[3]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[4]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[4]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[5]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[5]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[6]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[6]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dataO[7]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dataO[7]~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[0]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[0]                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[11]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[11]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[13]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[13]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[15]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[15]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[17]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[17]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[19]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; element_rtl_0_bypass[19]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; element_rtl_0_bypass[1]                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dataI[*]  ; clk        ; 2.150 ; 2.150 ; Rise       ; clk             ;
;  dataI[0] ; clk        ; 1.838 ; 1.838 ; Rise       ; clk             ;
;  dataI[1] ; clk        ; 1.820 ; 1.820 ; Rise       ; clk             ;
;  dataI[2] ; clk        ; 1.958 ; 1.958 ; Rise       ; clk             ;
;  dataI[3] ; clk        ; 2.150 ; 2.150 ; Rise       ; clk             ;
;  dataI[4] ; clk        ; 1.968 ; 1.968 ; Rise       ; clk             ;
;  dataI[5] ; clk        ; 2.036 ; 2.036 ; Rise       ; clk             ;
;  dataI[6] ; clk        ; 1.857 ; 1.857 ; Rise       ; clk             ;
;  dataI[7] ; clk        ; 1.926 ; 1.926 ; Rise       ; clk             ;
; rd        ; clk        ; 0.812 ; 0.812 ; Rise       ; clk             ;
; rst       ; clk        ; 1.030 ; 1.030 ; Rise       ; clk             ;
; wr        ; clk        ; 0.650 ; 0.650 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dataI[*]  ; clk        ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  dataI[0] ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  dataI[1] ; clk        ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  dataI[2] ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  dataI[3] ; clk        ; -1.704 ; -1.704 ; Rise       ; clk             ;
;  dataI[4] ; clk        ; -1.613 ; -1.613 ; Rise       ; clk             ;
;  dataI[5] ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  dataI[6] ; clk        ; -1.545 ; -1.545 ; Rise       ; clk             ;
;  dataI[7] ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
; rd        ; clk        ; -0.238 ; -0.238 ; Rise       ; clk             ;
; rst       ; clk        ; -0.303 ; -0.303 ; Rise       ; clk             ;
; wr        ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[4] ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  count[5] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  count[6] ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[7] ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  count[8] ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
; dataO[*]  ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  dataO[0] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dataO[1] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  dataO[2] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dataO[3] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[4] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[5] ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  dataO[6] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  dataO[7] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[4] ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  count[5] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  count[6] ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[7] ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  count[8] ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
; dataO[*]  ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[0] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dataO[1] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  dataO[2] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dataO[3] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[4] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[5] ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  dataO[6] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  dataO[7] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.444   ; 0.215 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -3.444   ; 0.215 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -166.113 ; 0.0   ; 0.0      ; 0.0     ; -177.27             ;
;  clk             ; -166.113 ; 0.000 ; N/A      ; N/A     ; -177.270            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dataI[*]  ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  dataI[0] ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
;  dataI[1] ; clk        ; 3.409 ; 3.409 ; Rise       ; clk             ;
;  dataI[2] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  dataI[3] ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  dataI[4] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  dataI[5] ; clk        ; 3.929 ; 3.929 ; Rise       ; clk             ;
;  dataI[6] ; clk        ; 3.432 ; 3.432 ; Rise       ; clk             ;
;  dataI[7] ; clk        ; 3.569 ; 3.569 ; Rise       ; clk             ;
; rd        ; clk        ; 2.430 ; 2.430 ; Rise       ; clk             ;
; rst       ; clk        ; 2.487 ; 2.487 ; Rise       ; clk             ;
; wr        ; clk        ; 2.168 ; 2.168 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dataI[*]  ; clk        ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  dataI[0] ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  dataI[1] ; clk        ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  dataI[2] ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  dataI[3] ; clk        ; -1.704 ; -1.704 ; Rise       ; clk             ;
;  dataI[4] ; clk        ; -1.613 ; -1.613 ; Rise       ; clk             ;
;  dataI[5] ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  dataI[6] ; clk        ; -1.545 ; -1.545 ; Rise       ; clk             ;
;  dataI[7] ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
; rd        ; clk        ; -0.238 ; -0.238 ; Rise       ; clk             ;
; rst       ; clk        ; -0.303 ; -0.303 ; Rise       ; clk             ;
; wr        ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 6.676 ; 6.676 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.588 ; 6.588 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.380 ; 6.380 ; Rise       ; clk             ;
;  count[2] ; clk        ; 6.372 ; 6.372 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  count[4] ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  count[5] ; clk        ; 6.676 ; 6.676 ; Rise       ; clk             ;
;  count[6] ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  count[7] ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  count[8] ; clk        ; 6.379 ; 6.379 ; Rise       ; clk             ;
; dataO[*]  ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  dataO[0] ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  dataO[1] ; clk        ; 6.597 ; 6.597 ; Rise       ; clk             ;
;  dataO[2] ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  dataO[3] ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[4] ; clk        ; 6.373 ; 6.373 ; Rise       ; clk             ;
;  dataO[5] ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  dataO[6] ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  dataO[7] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[4] ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  count[5] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  count[6] ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  count[7] ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  count[8] ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
; dataO[*]  ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[0] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dataO[1] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  dataO[2] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  dataO[3] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[4] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  dataO[5] ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  dataO[6] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  dataO[7] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2074     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2074     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 143   ; 143  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 05 11:18:05 2021
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.444
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.444      -166.113 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -177.270 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.615       -54.069 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -177.270 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Mon Apr 05 11:18:12 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:02


