TimeQuest Timing Analyzer report for Single_Cycle_CPU
Wed May 15 16:32:38 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'
 12. Slow Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'
 13. Slow Model Setup: 'Arena_clk'
 14. Slow Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 15. Slow Model Setup: 'SRAM_DQ[0]'
 16. Slow Model Setup: 'DRAM_DQ[10]'
 17. Slow Model Hold: 'SRAM_DQ[0]'
 18. Slow Model Hold: 'Arena_clk'
 19. Slow Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 20. Slow Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'
 21. Slow Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'
 22. Slow Model Hold: 'DRAM_DQ[10]'
 23. Slow Model Minimum Pulse Width: 'DRAM_DQ[10]'
 24. Slow Model Minimum Pulse Width: 'SRAM_DQ[0]'
 25. Slow Model Minimum Pulse Width: 'Arena_clk'
 26. Slow Model Minimum Pulse Width: 'Arena_button'
 27. Slow Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 28. Slow Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'
 29. Slow Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'
 42. Fast Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'
 43. Fast Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 44. Fast Model Setup: 'Arena_clk'
 45. Fast Model Setup: 'SRAM_DQ[0]'
 46. Fast Model Setup: 'DRAM_DQ[10]'
 47. Fast Model Hold: 'SRAM_DQ[0]'
 48. Fast Model Hold: 'Arena_clk'
 49. Fast Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'
 50. Fast Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'
 51. Fast Model Hold: 'DRAM_DQ[10]'
 52. Fast Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 53. Fast Model Minimum Pulse Width: 'DRAM_DQ[10]'
 54. Fast Model Minimum Pulse Width: 'SRAM_DQ[0]'
 55. Fast Model Minimum Pulse Width: 'Arena_clk'
 56. Fast Model Minimum Pulse Width: 'Arena_button'
 57. Fast Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 58. Fast Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'
 59. Fast Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Single_Cycle_CPU                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------+
; Clock Name                                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                     ;
+---------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------+
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_ALU:inst3|Arena_ALU_OUT[0] }                        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] } ;
; Arena_button                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button }                                            ;
; Arena_clk                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }                                               ;
; Arena_Control:inst1|Arena_controlLines[3]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_Control:inst1|Arena_controlLines[3] }               ;
; DRAM_DQ[10]                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DRAM_DQ[10] }                                             ;
; SRAM_DQ[0]                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SRAM_DQ[0] }                                              ;
+---------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; 106.72 MHz ; 106.72 MHz      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;                                                               ;
; 162.02 MHz ; 162.02 MHz      ; SRAM_DQ[0]                                              ;                                                               ;
; 184.6 MHz  ; 184.6 MHz       ; Arena_clk                                               ;                                                               ;
; 511.25 MHz ; 360.1 MHz       ; DRAM_DQ[10]                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+---------------------------------------------------------+---------+---------------+
; Clock                                                   ; Slack   ; End Point TNS ;
+---------------------------------------------------------+---------+---------------+
; Arena_Control:inst1|Arena_controlLines[3]               ; -10.980 ; -327.913      ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -10.827 ; -712.038      ;
; Arena_clk                                               ; -7.017  ; -6083.409     ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -6.715  ; -36066.745    ;
; SRAM_DQ[0]                                              ; -5.792  ; -20.774       ;
; DRAM_DQ[10]                                             ; -0.478  ; -0.478        ;
+---------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; SRAM_DQ[0]                                              ; -3.486 ; -4.957        ;
; Arena_clk                                               ; -2.062 ; -136.196      ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -1.814 ; -137.405      ;
; Arena_Control:inst1|Arena_controlLines[3]               ; -1.772 ; -6.781        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.394 ; -23.243       ;
; DRAM_DQ[10]                                             ; -0.838 ; -5.739        ;
+---------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; DRAM_DQ[10]                                             ; -1.777 ; -1.777        ;
; SRAM_DQ[0]                                              ; -1.777 ; -1.777        ;
; Arena_clk                                               ; -1.222 ; -1065.222     ;
; Arena_button                                            ; -1.222 ; -33.222       ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0.500  ; 0.000         ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.500  ; 0.000         ;
; Arena_Control:inst1|Arena_controlLines[3]               ; 0.500  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                                                                      ;
+---------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                  ; To Node                                                                      ; Launch Clock                                            ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -10.980 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~670  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.162     ; 9.230      ;
; -10.880 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~417  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.338     ; 7.560      ;
; -10.678 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3672 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.845     ; 8.383      ;
; -10.658 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1624 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.846     ; 8.362      ;
; -10.646 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1424 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.151     ; 7.045      ;
; -10.631 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1408 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.636     ; 7.667      ;
; -10.587 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5739 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.351     ; 7.414      ;
; -10.551 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1417 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.964     ; 7.139      ;
; -10.548 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~431  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.634     ; 6.542      ;
; -10.546 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3036 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.527     ; 8.569      ;
; -10.480 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1421 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.098     ; 6.903      ;
; -10.473 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6752 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -4.355     ; 6.290      ;
; -10.473 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~441  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.714     ; 6.809      ;
; -10.471 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1432 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.325     ; 6.696      ;
; -10.437 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3785 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.952     ; 8.037      ;
; -10.431 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~429  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.556     ; 6.896      ;
; -10.398 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5720 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.940     ; 8.008      ;
; -10.386 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1425 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.059     ; 6.878      ;
; -10.370 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7288 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.968     ; 7.452      ;
; -10.345 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~207  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.411     ; 7.062      ;
; -10.310 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6350 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.933     ; 7.017      ;
; -10.301 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4361 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.653     ; 7.200      ;
; -10.289 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1430 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.573     ; 5.954      ;
; -10.266 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6877 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.326     ; 7.458      ;
; -10.260 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4352 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.760     ; 7.172      ;
; -10.255 ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.360      ; 10.286     ;
; -10.241 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7926 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.110     ; 6.869      ;
; -10.237 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~194  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.515     ; 7.273      ;
; -10.222 ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.029     ; 9.321      ;
; -10.204 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4372 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.795     ; 7.044      ;
; -10.198 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5707 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.309     ; 7.567      ;
; -10.193 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5869 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.666     ; 6.548      ;
; -10.190 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6774 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.374     ; 6.554      ;
; -10.186 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6418 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.455     ; 8.286      ;
; -10.179 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3791 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.498     ; 6.809      ;
; -10.166 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4367 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.626     ; 6.668      ;
; -10.163 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7290 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.160     ; 7.174      ;
; -10.149 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4370 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.746     ; 6.958      ;
; -10.146 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~725  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.138     ; 7.527      ;
; -10.144 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6778 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.844     ; 6.471      ;
; -10.124 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6343 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.020     ; 7.659      ;
; -10.112 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1438 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.721     ; 6.803      ;
; -10.109 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7544 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.746     ; 7.413      ;
; -10.108 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6852 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.117     ; 7.663      ;
; -10.108 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6365 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.320     ; 7.306      ;
; -10.100 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6253 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.361     ; 6.760      ;
; -10.093 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1098 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.812     ; 6.832      ;
; -10.090 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6851 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.664     ; 7.097      ;
; -10.081 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1422 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.795     ; 5.926      ;
; -10.078 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1412 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.942     ; 6.808      ;
; -10.076 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~950  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.663     ; 6.151      ;
; -10.072 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5906 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.023     ; 7.604      ;
; -10.060 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7459 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.554     ; 6.677      ;
; -10.049 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7892 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.272     ; 6.412      ;
; -10.043 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~953  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.150     ; 6.943      ;
; -10.040 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~216  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.035     ; 6.555      ;
; -10.009 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6875 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.224     ; 7.299      ;
; -10.000 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~420  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.538     ; 6.634      ;
; -9.996  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~438  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.799     ; 5.935      ;
; -9.990  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~440  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.684     ; 6.356      ;
; -9.980  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7768 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.967     ; 7.563      ;
; -9.976  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1114 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.120     ; 6.527      ;
; -9.976  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6782 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.682     ; 7.206      ;
; -9.974  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3800 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.393     ; 7.131      ;
; -9.973  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1433 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.521     ; 6.002      ;
; -9.970  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1423 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.434     ; 5.664      ;
; -9.961  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7879 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.136     ; 6.380      ;
; -9.959  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4374 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.756     ; 6.441      ;
; -9.943  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6876 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.521     ; 6.972      ;
; -9.941  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6769 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.588     ; 6.404      ;
; -9.941  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7798 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.470     ; 7.209      ;
; -9.940  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5963 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.930     ; 5.688      ;
; -9.935  ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.021     ; 9.464      ;
; -9.921  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~446  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.406     ; 6.427      ;
; -9.913  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3702 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.079     ; 6.572      ;
; -9.912  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7055 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.586     ; 6.454      ;
; -9.912  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4863 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.086     ; 7.874      ;
; -9.904  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5716 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.880     ; 6.659      ;
; -9.901  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1112 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.361     ; 6.090      ;
; -9.894  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5195 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.148     ; 6.424      ;
; -9.885  ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.033     ; 9.403      ;
; -9.885  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1418 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.841     ; 6.595      ;
; -9.875  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6869 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.973     ; 7.421      ;
; -9.873  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5965 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.052     ; 6.342      ;
; -9.871  ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.350      ; 9.899      ;
; -9.871  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5971 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.780     ; 6.652      ;
; -9.863  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6678 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.849     ; 7.252      ;
; -9.860  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6909 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.992     ; 6.886      ;
; -9.853  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~657  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.213     ; 7.191      ;
; -9.850  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3817 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -2.015     ; 7.887      ;
; -9.848  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5704 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.283     ; 7.205      ;
; -9.845  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4369 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.635     ; 6.761      ;
; -9.841  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5202 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.413     ; 6.983      ;
; -9.840  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6464 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.764     ; 7.748      ;
; -9.832  ; Arena_ALU:inst3|Arena_ALU_OUT[7]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.385      ; 9.767      ;
; -9.828  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5848 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.716     ; 7.662      ;
; -9.827  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6063 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.652     ; 5.803      ;
; -9.827  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~941  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -3.167     ; 6.681      ;
; -9.826  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1428 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.696     ; 6.765      ;
; -9.824  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~640  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.608     ; 6.888      ;
+---------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'                                                                                                                                                                        ;
+---------+---------------------------------------------------------------------------------------+--------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                             ; To Node                        ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------+--------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -10.827 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 10.774     ;
; -10.792 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.070     ; 10.743     ;
; -10.785 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 10.732     ;
; -10.756 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 10.703     ;
; -10.716 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.070     ; 10.667     ;
; -10.676 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.070     ; 10.627     ;
; -10.593 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 10.540     ;
; -10.465 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 10.413     ;
; -10.413 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 10.361     ;
; -10.390 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.066     ; 10.345     ;
; -10.371 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 10.318     ;
; -10.205 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.065     ; 10.161     ;
; -10.204 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 10.123     ;
; -10.172 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.091     ; 10.102     ;
; -10.169 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][21] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 10.118     ;
; -10.162 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][2]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.068     ; 10.115     ;
; -10.147 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.067     ; 10.101     ;
; -10.129 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.105     ; 10.045     ;
; -10.071 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.079     ; 10.013     ;
; -10.058 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 10.005     ;
; -10.046 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.075     ; 9.992      ;
; -10.039 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][6]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.988      ;
; -10.026 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.975      ;
; -10.024 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][11]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.077     ; 9.968      ;
; -10.017 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][5]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.966      ;
; -9.996  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 9.943      ;
; -9.992  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.941      ;
; -9.960  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.075     ; 9.906      ;
; -9.959  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][11] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.067     ; 9.913      ;
; -9.927  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.064     ; 9.884      ;
; -9.915  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 9.834      ;
; -9.910  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.090     ; 9.841      ;
; -9.908  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][1]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.055     ; 9.874      ;
; -9.901  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 9.820      ;
; -9.883  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 9.802      ;
; -9.875  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.064     ; 9.832      ;
; -9.870  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.090     ; 9.801      ;
; -9.870  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.065     ; 9.826      ;
; -9.862  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][3]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.066     ; 9.817      ;
; -9.844  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][1]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.096     ; 9.769      ;
; -9.828  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][6]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.777      ;
; -9.813  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.051     ; 9.783      ;
; -9.805  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.099     ; 9.727      ;
; -9.805  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.093     ; 9.733      ;
; -9.775  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][14]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.723      ;
; -9.764  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.090     ; 9.695      ;
; -9.764  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.077     ; 9.708      ;
; -9.762  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.077     ; 9.706      ;
; -9.755  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][5]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 9.702      ;
; -9.754  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][4]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.702      ;
; -9.747  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.064     ; 9.704      ;
; -9.739  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][6]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.687      ;
; -9.727  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][19] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.070     ; 9.678      ;
; -9.726  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.068     ; 9.679      ;
; -9.724  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][11]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.068     ; 9.677      ;
; -9.709  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.098     ; 9.632      ;
; -9.709  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.107     ; 9.623      ;
; -9.693  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.075     ; 9.639      ;
; -9.670  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.095     ; 9.596      ;
; -9.658  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.064     ; 9.615      ;
; -9.658  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][17] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.065     ; 9.614      ;
; -9.657  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.090     ; 9.588      ;
; -9.632  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.581      ;
; -9.628  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 9.575      ;
; -9.622  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.069     ; 9.574      ;
; -9.617  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.103     ; 9.535      ;
; -9.615  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][19]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.563      ;
; -9.607  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.101     ; 9.527      ;
; -9.604  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.072     ; 9.553      ;
; -9.600  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.051     ; 9.570      ;
; -9.595  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.543      ;
; -9.590  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 9.537      ;
; -9.588  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.536      ;
; -9.580  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.099     ; 9.502      ;
; -9.575  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.087     ; 9.509      ;
; -9.573  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][20]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.049     ; 9.545      ;
; -9.559  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.098     ; 9.482      ;
; -9.559  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 9.478      ;
; -9.557  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][15] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.084     ; 9.494      ;
; -9.552  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][17] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 9.471      ;
; -9.549  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.071     ; 9.499      ;
; -9.542  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][2]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.060     ; 9.503      ;
; -9.541  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][21] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.063     ; 9.499      ;
; -9.540  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.066     ; 9.495      ;
; -9.536  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.077     ; 9.480      ;
; -9.533  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.078     ; 9.476      ;
; -9.533  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.056     ; 9.498      ;
; -9.517  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][19]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.068     ; 9.470      ;
; -9.511  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][3]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.105     ; 9.427      ;
; -9.507  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.094     ; 9.434      ;
; -9.481  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][21]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.049     ; 9.453      ;
; -9.480  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.051     ; 9.450      ;
; -9.476  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 9.423      ;
; -9.473  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][9]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.077     ; 9.417      ;
; -9.466  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.074     ; 9.413      ;
; -9.450  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][21] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.063     ; 9.408      ;
; -9.446  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][5]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.073     ; 9.394      ;
; -9.432  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][8]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.088     ; 9.365      ;
; -9.406  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][2]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.049     ; 9.378      ;
; -9.404  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.102     ; 9.323      ;
+---------+---------------------------------------------------------------------------------------+--------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                                    ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.017 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][3]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.117     ; 4.936      ;
; -6.974 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.892      ;
; -6.974 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][4]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.892      ;
; -6.974 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.892      ;
; -6.974 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][27]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.892      ;
; -6.974 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][28]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.892      ;
; -6.974 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][29]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.892      ;
; -6.953 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][3]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.117     ; 4.872      ;
; -6.940 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.858      ;
; -6.940 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][4]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.858      ;
; -6.940 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.858      ;
; -6.940 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][27]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.858      ;
; -6.940 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][28]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.858      ;
; -6.940 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][29]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.118     ; 4.858      ;
; -6.928 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.136     ; 4.828      ;
; -6.928 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][30]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.136     ; 4.828      ;
; -6.920 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.825      ;
; -6.894 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.135     ; 4.795      ;
; -6.894 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.135     ; 4.795      ;
; -6.894 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.135     ; 4.795      ;
; -6.867 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][24]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.146     ; 4.757      ;
; -6.866 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][3]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.157     ; 4.745      ;
; -6.866 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][7]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.157     ; 4.745      ;
; -6.854 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][5]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.113     ; 4.777      ;
; -6.827 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][9]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.732      ;
; -6.827 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][13]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.732      ;
; -6.813 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.122     ; 4.727      ;
; -6.803 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.122     ; 4.717      ;
; -6.793 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][9]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.698      ;
; -6.793 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][13]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.698      ;
; -6.769 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.122     ; 4.683      ;
; -6.764 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.145     ; 4.655      ;
; -6.714 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][3]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.153     ; 4.597      ;
; -6.714 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][9]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.153     ; 4.597      ;
; -6.691 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.145     ; 4.582      ;
; -6.679 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][3]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.153     ; 4.562      ;
; -6.679 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][9]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.153     ; 4.562      ;
; -6.671 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.117     ; 4.590      ;
; -6.669 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][12]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.156     ; 4.549      ;
; -6.669 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][13]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.156     ; 4.549      ;
; -6.669 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][17]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.156     ; 4.549      ;
; -6.669 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][18]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.156     ; 4.549      ;
; -6.661 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][1]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.127     ; 4.570      ;
; -6.656 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.145     ; 4.547      ;
; -6.634 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.540      ;
; -6.634 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][6]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.540      ;
; -6.634 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][5]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.540      ;
; -6.634 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][1]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.540      ;
; -6.634 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.540      ;
; -6.634 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][4]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.540      ;
; -6.628 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][14] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.109     ; 4.555      ;
; -6.628 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.109     ; 4.555      ;
; -6.628 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][23] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.109     ; 4.555      ;
; -6.619 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][6]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.525      ;
; -6.616 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.151     ; 4.501      ;
; -6.613 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][13] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.124     ; 4.525      ;
; -6.607 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.117     ; 4.526      ;
; -6.599 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.505      ;
; -6.599 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][6]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.505      ;
; -6.599 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][5]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.505      ;
; -6.599 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][1]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.505      ;
; -6.599 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.505      ;
; -6.599 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][4]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.505      ;
; -6.598 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][5]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.128     ; 4.506      ;
; -6.598 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.128     ; 4.506      ;
; -6.597 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][1]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.127     ; 4.506      ;
; -6.585 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][16]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.132     ; 4.489      ;
; -6.585 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][28]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.132     ; 4.489      ;
; -6.585 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][29]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.132     ; 4.489      ;
; -6.585 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][30]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.132     ; 4.489      ;
; -6.585 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][6]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.491      ;
; -6.583 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.132     ; 4.487      ;
; -6.581 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][20] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.151     ; 4.466      ;
; -6.579 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][28] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.484      ;
; -6.578 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][13] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.124     ; 4.490      ;
; -6.577 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.136     ; 4.477      ;
; -6.569 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.137     ; 4.468      ;
; -6.569 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.137     ; 4.468      ;
; -6.567 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][15] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.112     ; 4.491      ;
; -6.564 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][5]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.128     ; 4.472      ;
; -6.564 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.128     ; 4.472      ;
; -6.562 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][10] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.157     ; 4.441      ;
; -6.559 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][14]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.453      ;
; -6.559 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][21]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.453      ;
; -6.559 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][22]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.453      ;
; -6.559 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][23]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.453      ;
; -6.559 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][25]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.453      ;
; -6.559 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][30]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.453      ;
; -6.554 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.148     ; 4.442      ;
; -6.553 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.113     ; 4.476      ;
; -6.545 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][20]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.151     ; 4.430      ;
; -6.544 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][28] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.131     ; 4.449      ;
; -6.542 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.145     ; 4.433      ;
; -6.535 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.429      ;
; -6.535 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.137     ; 4.434      ;
; -6.535 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.137     ; 4.434      ;
; -6.532 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][15] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.112     ; 4.456      ;
; -6.528 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.142     ; 4.422      ;
; -6.527 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][10] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.157     ; 4.406      ;
; -6.526 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -3.130     ; 4.432      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -6.715 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.597      ; 8.967      ;
; -6.656 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.752      ; 9.095      ;
; -6.641 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3487 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.733      ; 7.892      ;
; -6.593 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1296 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.619      ; 8.726      ;
; -6.577 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7580 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.294      ; 8.287      ;
; -6.551 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1232 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.755      ; 8.968      ;
; -6.547 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7196 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.034      ; 8.132      ;
; -6.532 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.490      ; 8.684      ;
; -6.528 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.490      ; 8.680      ;
; -6.498 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5520 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.372      ; 8.448      ;
; -6.475 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3356 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.558      ; 8.706      ;
; -6.468 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.597      ; 8.720      ;
; -6.445 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7376 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.194      ; 9.053      ;
; -6.409 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.752      ; 8.848      ;
; -6.408 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.830      ; 8.920      ;
; -6.406 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4110 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.663      ; 8.449      ;
; -6.395 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7580 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.294      ; 8.105      ;
; -6.394 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3487 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.733      ; 7.645      ;
; -6.389 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4110 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.663      ; 8.432      ;
; -6.368 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.318      ; 8.499      ;
; -6.365 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7196 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.034      ; 7.950      ;
; -6.361 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4624 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.081      ; 9.095      ;
; -6.346 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1296 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.619      ; 8.479      ;
; -6.332 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1292 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.382      ; 8.229      ;
; -6.329 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4230 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.235      ; 8.236      ;
; -6.326 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.584      ; 8.565      ;
; -6.324 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~14   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.572      ; 8.451      ;
; -6.315 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3408 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.136      ; 9.120      ;
; -6.307 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~14   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.572      ; 8.434      ;
; -6.306 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~988  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.615      ; 8.402      ;
; -6.304 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1232 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.755      ; 8.721      ;
; -6.298 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7171 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.552      ; 8.339      ;
; -6.298 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.490      ; 8.450      ;
; -6.293 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3356 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.558      ; 8.524      ;
; -6.288 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7504 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.199      ; 9.055      ;
; -6.277 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][30]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6686 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.852      ; 7.499      ;
; -6.273 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7171 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.552      ; 8.314      ;
; -6.272 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.019      ; 8.950      ;
; -6.269 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6687 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.559      ; 8.236      ;
; -6.268 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.019      ; 8.946      ;
; -6.267 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.739      ; 8.693      ;
; -6.258 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3083 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.796      ; 8.736      ;
; -6.251 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5520 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.372      ; 8.201      ;
; -6.249 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2448 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.080      ; 8.899      ;
; -6.232 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3100 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.808      ; 8.850      ;
; -6.226 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.830      ; 8.738      ;
; -6.212 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3595 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.027      ; 8.921      ;
; -6.211 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7369 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.513      ; 8.271      ;
; -6.205 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6686 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.864      ; 7.439      ;
; -6.204 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1296 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.606      ; 8.324      ;
; -6.202 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7949 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.422      ; 9.172      ;
; -6.201 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.830      ; 8.713      ;
; -6.200 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3718 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.912      ; 8.788      ;
; -6.198 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7376 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.194      ; 8.806      ;
; -6.198 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4230 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.235      ; 8.105      ;
; -6.198 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7949 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.422      ; 9.168      ;
; -6.192 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2463 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.602      ; 8.346      ;
; -6.182 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6659 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.539      ; 8.537      ;
; -6.179 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.026      ; 9.016      ;
; -6.177 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.490      ; 8.329      ;
; -6.175 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.026      ; 9.012      ;
; -6.169 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][11]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.827      ; 8.678      ;
; -6.165 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5516 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.818      ; 7.805      ;
; -6.163 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7814 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.983      ; 8.788      ;
; -6.162 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1232 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.742      ; 8.566      ;
; -6.160 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~789  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.358      ; 8.148      ;
; -6.157 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6659 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.539      ; 8.512      ;
; -6.156 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1360 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.034      ; 9.000      ;
; -6.140 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.576      ; 8.371      ;
; -6.136 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3528 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.762      ; 8.568      ;
; -6.132 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2908 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.533      ; 8.058      ;
; -6.131 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6158 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.738      ; 8.428      ;
; -6.131 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~461  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.890      ; 8.572      ;
; -6.129 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7452 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.592      ; 8.135      ;
; -6.127 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~461  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.890      ; 8.568      ;
; -6.125 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4811 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.497      ; 8.253      ;
; -6.124 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2571 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.747      ; 8.695      ;
; -6.124 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~988  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.615      ; 8.220      ;
; -6.119 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.672      ; 8.609      ;
; -6.119 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.121      ; 8.916      ;
; -6.118 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][13]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.491      ; 8.271      ;
; -6.115 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6175 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.530      ; 8.462      ;
; -6.115 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.121      ; 8.912      ;
; -6.114 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4624 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.081      ; 8.848      ;
; -6.114 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6158 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.738      ; 8.411      ;
; -6.113 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7184 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.092      ; 8.880      ;
; -6.110 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.318      ; 8.241      ;
; -6.109 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5520 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.359      ; 8.046      ;
; -6.107 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7195 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.104      ; 8.024      ;
; -6.104 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][11] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.837      ; 8.623      ;
; -6.102 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6160 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.010      ; 8.794      ;
; -6.101 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~799  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.046      ; 7.539      ;
; -6.099 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.316      ; 8.074      ;
; -6.097 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~16   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.694      ; 8.459      ;
; -6.095 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.498      ; 8.255      ;
; -6.091 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6492 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.240      ; 8.906      ;
; -6.091 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3868 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 3.101      ; 8.588      ;
; -6.090 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1552 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.857      ; 8.768      ;
; -6.087 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~968  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.319      ; 8.088      ;
; -6.085 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7305 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.453      ; 8.189      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_DQ[0]'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -5.792 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.457     ; 3.865      ;
; -5.652 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.450     ; 3.732      ;
; -5.520 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.450     ; 3.598      ;
; -5.268 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.457     ; 3.339      ;
; -5.100 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.446     ; 3.182      ;
; -4.963 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.446     ; 3.047      ;
; -4.857 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.022     ; 3.865      ;
; -4.780 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.753     ; 2.525      ;
; -4.759 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.742     ; 2.515      ;
; -4.736 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.746     ; 2.488      ;
; -4.717 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.015     ; 3.732      ;
; -4.682 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.746     ; 2.485      ;
; -4.600 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.753     ; 2.396      ;
; -4.585 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.015     ; 3.598      ;
; -4.333 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.022     ; 3.339      ;
; -4.165 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.011     ; 3.182      ;
; -4.028 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.011     ; 3.047      ;
; -3.845 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.318     ; 2.525      ;
; -3.824 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.307     ; 2.515      ;
; -3.801 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.311     ; 2.488      ;
; -3.747 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.311     ; 2.485      ;
; -3.717 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -1.742     ; 1.524      ;
; -3.665 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.318     ; 2.396      ;
; -2.782 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -1.307     ; 1.524      ;
; -2.586 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; -0.435     ; 1.681      ;
; -1.890 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; -0.435     ; 0.953      ;
; -1.716 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 0.435      ; 1.681      ;
; -1.685 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; -0.435     ; 0.799      ;
; -1.651 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 1.681      ;
; -1.651 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 1.681      ;
; -1.020 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 0.435      ; 0.953      ;
; -0.955 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.953      ;
; -0.955 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.953      ;
; -0.899 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 4.271      ; 4.668      ;
; -0.815 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 0.435      ; 0.799      ;
; -0.750 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.799      ;
; -0.750 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.799      ;
; -0.733 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 4.567      ; 4.828      ;
; -0.720 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 4.271      ; 4.540      ;
; -0.653 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 4.567      ; 4.750      ;
; -0.464 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 4.706      ; 4.668      ;
; -0.399 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 4.271      ; 4.668      ;
; -0.298 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 5.002      ; 4.828      ;
; -0.285 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 4.706      ; 4.540      ;
; -0.233 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 4.567      ; 4.828      ;
; -0.220 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 4.271      ; 4.540      ;
; -0.218 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 5.002      ; 4.750      ;
; -0.153 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 4.567      ; 4.750      ;
; 0.036  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 4.706      ; 4.668      ;
; 0.202  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 5.002      ; 4.828      ;
; 0.215  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 4.706      ; 4.540      ;
; 0.282  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 5.002      ; 4.750      ;
; 1.754  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.500        ; 4.567      ; 2.341      ;
; 2.189  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.500        ; 5.002      ; 2.341      ;
; 2.254  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 1.000        ; 4.567      ; 2.341      ;
; 2.689  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 1.000        ; 5.002      ; 2.341      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DRAM_DQ[10]'                                                                                                        ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.478 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 6.017      ; 5.309      ;
; 0.022  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 6.017      ; 5.309      ;
; 0.167  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 5.724      ; 5.100      ;
; 0.201  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 5.724      ; 5.044      ;
; 0.245  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 5.381      ; 4.773      ;
; 0.246  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 6.024      ; 5.405      ;
; 0.350  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 4.624      ; 3.798      ;
; 0.351  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 4.624      ; 3.788      ;
; 0.391  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 4.625      ; 3.787      ;
; 0.667  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 5.724      ; 5.100      ;
; 0.701  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 5.724      ; 5.044      ;
; 0.745  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 5.381      ; 4.773      ;
; 0.746  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 6.024      ; 5.405      ;
; 0.850  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 4.624      ; 3.798      ;
; 0.851  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 4.624      ; 3.788      ;
; 0.891  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 4.625      ; 3.787      ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_DQ[0]'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -3.486 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.000        ; 5.002      ; 1.516      ;
; -3.051 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.000        ; 4.567      ; 1.516      ;
; -2.986 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; -0.500       ; 5.002      ; 1.516      ;
; -2.551 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; -0.500       ; 4.567      ; 1.516      ;
; -0.583 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 4.706      ; 4.123      ;
; -0.493 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 5.002      ; 4.509      ;
; -0.481 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 5.002      ; 4.521      ;
; -0.395 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 4.706      ; 4.311      ;
; -0.148 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 4.271      ; 4.123      ;
; -0.083 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 4.706      ; 4.123      ;
; -0.058 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 4.567      ; 4.509      ;
; -0.046 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 4.567      ; 4.521      ;
; 0.007  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 5.002      ; 4.509      ;
; 0.019  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 5.002      ; 4.521      ;
; 0.040  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 4.271      ; 4.311      ;
; 0.105  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 4.706      ; 4.311      ;
; 0.352  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 4.271      ; 4.123      ;
; 0.442  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 4.567      ; 4.509      ;
; 0.454  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 4.567      ; 4.521      ;
; 0.540  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 4.271      ; 4.311      ;
; 0.799  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.799      ;
; 0.799  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.799      ;
; 0.864  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 0.435      ; 0.799      ;
; 0.953  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.953      ;
; 0.953  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.953      ;
; 1.018  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 0.435      ; 0.953      ;
; 1.681  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 1.681      ;
; 1.681  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 1.681      ;
; 1.734  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; -0.435     ; 0.799      ;
; 1.746  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 0.435      ; 1.681      ;
; 1.888  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; -0.435     ; 0.953      ;
; 2.126  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.015     ; 1.111      ;
; 2.417  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.022     ; 1.395      ;
; 2.583  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.022     ; 1.561      ;
; 2.616  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; -0.435     ; 1.681      ;
; 2.831  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.307     ; 1.524      ;
; 2.951  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.015     ; 1.936      ;
; 2.999  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.318     ; 1.681      ;
; 3.061  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.450     ; 1.111      ;
; 3.203  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.011     ; 2.192      ;
; 3.244  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.318     ; 1.926      ;
; 3.250  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.011     ; 2.239      ;
; 3.251  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.311     ; 1.940      ;
; 3.352  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.457     ; 1.395      ;
; 3.379  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.307     ; 2.072      ;
; 3.462  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -1.311     ; 2.151      ;
; 3.518  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.457     ; 1.561      ;
; 3.766  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.742     ; 1.524      ;
; 3.886  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.450     ; 1.936      ;
; 3.934  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.753     ; 1.681      ;
; 4.138  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.446     ; 2.192      ;
; 4.179  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.753     ; 1.926      ;
; 4.185  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.446     ; 2.239      ;
; 4.186  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.746     ; 1.940      ;
; 4.314  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.742     ; 2.072      ;
; 4.397  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -1.746     ; 2.151      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.062 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 0.797      ;
; -2.061 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 0.798      ;
; -2.055 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 0.804      ;
; -1.680 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 1.179      ;
; -1.562 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.593      ; 0.797      ;
; -1.561 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.593      ; 0.798      ;
; -1.557 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][30] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.587      ; 1.296      ;
; -1.555 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.593      ; 0.804      ;
; -1.328 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][27]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.582      ; 1.520      ;
; -1.217 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.587      ; 1.636      ;
; -1.180 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.593      ; 1.179      ;
; -1.144 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.564      ; 1.686      ;
; -1.118 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.616      ; 1.764      ;
; -1.093 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][29]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.587      ; 1.760      ;
; -1.087 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.596      ; 1.775      ;
; -1.085 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.612      ; 1.793      ;
; -1.081 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.594      ; 1.779      ;
; -1.081 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.594      ; 1.779      ;
; -1.079 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][25]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.620      ; 1.807      ;
; -1.077 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 1.782      ;
; -1.076 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][11]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 1.783      ;
; -1.075 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.589      ; 1.780      ;
; -1.062 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.595      ; 1.799      ;
; -1.061 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.595      ; 1.800      ;
; -1.057 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][30] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.587      ; 1.296      ;
; -1.052 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.585      ; 1.799      ;
; -1.050 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.585      ; 1.801      ;
; -1.049 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.606      ; 1.823      ;
; -1.049 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.606      ; 1.823      ;
; -1.022 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.613      ; 1.857      ;
; -1.020 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.613      ; 1.859      ;
; -1.014 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.578      ; 1.830      ;
; -0.999 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.611      ; 1.878      ;
; -0.969 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.598      ; 1.895      ;
; -0.966 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.598      ; 1.898      ;
; -0.945 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.594      ; 1.915      ;
; -0.944 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.594      ; 1.916      ;
; -0.865 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][24]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.588      ; 1.989      ;
; -0.863 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][28] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 1.996      ;
; -0.861 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][28]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 1.998      ;
; -0.841 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.572      ; 1.997      ;
; -0.828 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][27]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.582      ; 1.520      ;
; -0.826 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.594      ; 2.034      ;
; -0.822 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.594      ; 2.038      ;
; -0.812 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.610      ; 2.064      ;
; -0.812 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.595      ; 2.049      ;
; -0.811 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.595      ; 2.050      ;
; -0.809 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.613      ; 2.070      ;
; -0.808 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.613      ; 2.071      ;
; -0.802 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.595      ; 2.059      ;
; -0.800 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.595      ; 2.061      ;
; -0.791 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.589      ; 2.064      ;
; -0.784 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.596      ; 2.078      ;
; -0.782 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.591      ; 2.075      ;
; -0.781 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.591      ; 2.076      ;
; -0.780 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.596      ; 2.082      ;
; -0.769 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.590      ; 2.087      ;
; -0.760 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.590      ; 2.096      ;
; -0.754 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][20] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.573      ; 2.085      ;
; -0.753 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.589      ; 2.102      ;
; -0.750 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][20]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.573      ; 2.089      ;
; -0.750 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.589      ; 2.105      ;
; -0.744 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.611      ; 2.133      ;
; -0.744 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.611      ; 2.133      ;
; -0.739 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.564      ; 2.091      ;
; -0.736 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.606      ; 2.136      ;
; -0.735 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.588      ; 2.119      ;
; -0.734 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.606      ; 2.138      ;
; -0.732 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.588      ; 2.122      ;
; -0.726 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][13]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.595      ; 2.135      ;
; -0.717 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.587      ; 1.636      ;
; -0.707 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.594      ; 2.153      ;
; -0.707 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.594      ; 2.153      ;
; -0.703 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.585      ; 2.148      ;
; -0.702 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.585      ; 2.149      ;
; -0.700 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.578      ; 2.144      ;
; -0.699 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.578      ; 2.145      ;
; -0.698 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][1]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 2.161      ;
; -0.696 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.593      ; 2.163      ;
; -0.692 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.572      ; 2.146      ;
; -0.690 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.611      ; 2.187      ;
; -0.687 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.611      ; 2.190      ;
; -0.684 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][17] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.581      ; 2.163      ;
; -0.683 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.611      ; 2.194      ;
; -0.683 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][2]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.576      ; 2.159      ;
; -0.683 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.576      ; 2.159      ;
; -0.683 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.577      ; 2.160      ;
; -0.676 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.578      ; 2.168      ;
; -0.674 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.588      ; 2.180      ;
; -0.673 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.578      ; 2.171      ;
; -0.661 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.577      ; 2.182      ;
; -0.660 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.577      ; 2.183      ;
; -0.652 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.615      ; 2.229      ;
; -0.652 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.615      ; 2.229      ;
; -0.644 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.564      ; 1.686      ;
; -0.637 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.617      ; 2.246      ;
; -0.637 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.617      ; 2.246      ;
; -0.618 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; -0.500       ; 2.616      ; 1.764      ;
; -0.608 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.585      ; 2.243      ;
; -0.608 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.595      ; 2.253      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -1.814 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.524      ; 3.710      ;
; -1.556 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~428  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.204      ; 3.648      ;
; -1.513 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.693      ; 3.180      ;
; -1.411 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.524      ; 4.113      ;
; -1.386 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5351 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.992      ; 3.606      ;
; -1.367 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5351 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.992      ; 3.625      ;
; -1.316 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3175 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.318      ; 3.002      ;
; -1.311 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.693      ; 3.382      ;
; -1.297 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3175 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.318      ; 3.021      ;
; -1.285 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.695      ; 3.410      ;
; -1.224 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.525      ; 4.301      ;
; -1.216 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5863 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.821      ; 3.605      ;
; -1.208 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5223 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.572      ; 3.364      ;
; -1.199 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3687 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.470      ; 3.271      ;
; -1.197 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5863 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.821      ; 3.624      ;
; -1.189 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5223 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.572      ; 3.383      ;
; -1.186 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~422  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.686      ; 3.500      ;
; -1.180 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3687 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.470      ; 3.290      ;
; -1.168 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.521      ; 4.353      ;
; -1.153 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4007 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.545      ; 3.392      ;
; -1.149 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~428  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.204      ; 4.055      ;
; -1.141 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3695 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.242      ; 3.101      ;
; -1.134 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4007 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.545      ; 3.411      ;
; -1.099 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.521      ; 4.422      ;
; -1.097 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3495 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.483      ; 3.386      ;
; -1.078 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3495 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.483      ; 3.405      ;
; -1.074 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~446  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.763      ; 3.689      ;
; -1.062 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.689      ; 3.627      ;
; -1.041 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4518 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.498      ; 3.457      ;
; -1.037 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5735 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.400      ; 3.363      ;
; -1.031 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.521      ; 4.490      ;
; -1.018 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5735 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.400      ; 3.382      ;
; -1.013 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.813      ; 3.800      ;
; -1.011 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~928  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.963      ; 3.952      ;
; -0.991 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.528      ; 4.537      ;
; -0.982 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.775      ; 3.793      ;
; -0.971 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2663 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.079      ; 3.108      ;
; -0.970 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.492      ; 4.522      ;
; -0.968 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2671 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.063      ; 3.095      ;
; -0.959 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2159 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.055      ; 3.096      ;
; -0.952 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2663 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.079      ; 3.127      ;
; -0.937 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.838      ; 3.901      ;
; -0.932 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6759 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.656      ; 3.724      ;
; -0.919 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.473      ; 3.554      ;
; -0.913 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6759 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.656      ; 3.743      ;
; -0.909 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.695      ; 3.786      ;
; -0.895 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.169      ; 3.274      ;
; -0.893 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8108 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.779      ; 3.886      ;
; -0.890 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][21] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.917      ; 4.027      ;
; -0.887 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.673      ; 3.786      ;
; -0.876 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.169      ; 3.293      ;
; -0.873 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~442  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.916      ; 4.043      ;
; -0.858 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.528      ; 4.670      ;
; -0.848 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.650      ; 3.802      ;
; -0.846 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.528      ; 4.682      ;
; -0.844 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~423  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.820      ; 3.976      ;
; -0.842 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.467      ; 3.625      ;
; -0.829 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3183 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.929      ; 3.100      ;
; -0.825 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~423  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.820      ; 3.995      ;
; -0.816 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][21] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.947      ; 4.131      ;
; -0.809 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~928  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.963      ; 4.154      ;
; -0.797 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~442  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.941      ; 4.144      ;
; -0.795 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7591 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.767      ; 3.972      ;
; -0.790 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4711 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.300      ; 3.510      ;
; -0.783 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~928  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.965      ; 4.182      ;
; -0.776 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7591 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.767      ; 3.991      ;
; -0.775 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7916 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.197      ; 4.422      ;
; -0.771 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~935  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.473      ; 3.702      ;
; -0.771 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4711 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.300      ; 3.529      ;
; -0.767 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.524      ; 4.757      ;
; -0.764 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][20]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~436  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.428      ; 3.664      ;
; -0.761 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6252 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.894      ; 4.133      ;
; -0.757 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5964 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.760      ; 3.503      ;
; -0.755 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][21]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.923      ; 4.168      ;
; -0.752 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~935  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.473      ; 3.721      ;
; -0.743 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][18] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1458 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.563      ; 3.820      ;
; -0.742 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~416  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.050      ; 4.308      ;
; -0.741 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1415 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.877      ; 3.636      ;
; -0.733 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.450      ; 3.717      ;
; -0.728 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][15]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3695 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.246      ; 3.518      ;
; -0.726 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][13]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6509 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.673      ; 3.947      ;
; -0.722 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1415 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.877      ; 3.655      ;
; -0.721 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.509      ; 3.788      ;
; -0.715 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4199 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.079      ; 3.364      ;
; -0.714 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~944  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.195      ; 4.481      ;
; -0.712 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.469      ; 3.757      ;
; -0.710 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][2]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~418  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.753      ; 4.043      ;
; -0.710 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.452      ; 3.742      ;
; -0.709 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6063 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.839      ; 4.130      ;
; -0.708 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4709 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.547      ; 3.839      ;
; -0.703 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~944  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 5.194      ; 4.491      ;
; -0.701 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.949      ; 4.248      ;
; -0.696 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4199 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.079      ; 3.383      ;
; -0.685 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4709 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.547      ; 3.862      ;
; -0.683 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2087 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.477      ; 2.794      ;
; -0.680 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1440 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.102      ; 3.422      ;
; -0.680 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.689      ; 4.009      ;
; -0.665 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~436  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.444      ; 3.779      ;
; -0.664 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2087 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.477      ; 2.813      ;
; -0.658 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2464 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.260      ; 3.602      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                            ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                      ; Launch Clock                                            ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.772 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.808      ; 2.036      ;
; -1.408 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.650      ; 2.242      ;
; -1.272 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.808      ; 2.036      ;
; -0.979 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.648      ; 2.669      ;
; -0.968 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.637      ; 2.669      ;
; -0.908 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.650      ; 2.242      ;
; -0.649 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.779      ; 3.130      ;
; -0.479 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.648      ; 2.669      ;
; -0.468 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.637      ; 2.669      ;
; -0.430 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.778      ; 3.348      ;
; -0.214 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.793      ; 3.579      ;
; -0.199 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.792      ; 3.593      ;
; -0.161 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.776      ; 3.615      ;
; -0.149 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.779      ; 3.130      ;
; -0.001 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.775      ; 3.774      ;
; 0.049  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.768      ; 3.817      ;
; 0.070  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.778      ; 3.348      ;
; 0.085  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.764      ; 3.849      ;
; 0.134  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.610      ; 3.744      ;
; 0.286  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.793      ; 3.579      ;
; 0.301  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.792      ; 3.593      ;
; 0.339  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.776      ; 3.615      ;
; 0.364  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.786      ; 4.150      ;
; 0.409  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.773      ; 4.182      ;
; 0.412  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.630      ; 4.042      ;
; 0.413  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.789      ; 4.202      ;
; 0.429  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.758      ; 4.187      ;
; 0.499  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.775      ; 3.774      ;
; 0.549  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.768      ; 3.817      ;
; 0.585  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.764      ; 3.849      ;
; 0.615  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.764      ; 4.379      ;
; 0.634  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.610      ; 3.744      ;
; 0.669  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.781      ; 4.450      ;
; 0.680  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.746      ; 4.426      ;
; 0.706  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.778      ; 4.484      ;
; 0.864  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.786      ; 4.150      ;
; 0.881  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.784      ; 4.665      ;
; 0.909  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.773      ; 4.182      ;
; 0.912  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.630      ; 4.042      ;
; 0.913  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.789      ; 4.202      ;
; 0.929  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.758      ; 4.187      ;
; 0.958  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.617      ; 4.575      ;
; 0.995  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.662      ; 4.657      ;
; 1.115  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.764      ; 4.379      ;
; 1.142  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.647      ; 4.789      ;
; 1.169  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.781      ; 4.450      ;
; 1.180  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.746      ; 4.426      ;
; 1.206  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.778      ; 4.484      ;
; 1.256  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.948      ; 5.204      ;
; 1.266  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.767      ; 5.033      ;
; 1.381  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.784      ; 4.665      ;
; 1.458  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.617      ; 4.575      ;
; 1.494  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.773      ; 5.267      ;
; 1.495  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.662      ; 4.657      ;
; 1.578  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.866      ; 1.944      ;
; 1.642  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.647      ; 4.789      ;
; 1.756  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.948      ; 5.204      ;
; 1.766  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.767      ; 5.033      ;
; 1.867  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.399      ; 1.766      ;
; 1.987  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.759      ; 5.746      ;
; 1.994  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.773      ; 5.267      ;
; 2.102  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.663      ; 5.765      ;
; 2.113  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.714      ; 2.327      ;
; 2.130  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.789      ; 2.419      ;
; 2.275  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.774      ; 6.049      ;
; 2.319  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.521      ; 2.340      ;
; 2.325  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.854      ; 2.679      ;
; 2.334  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.688      ; 2.522      ;
; 2.470  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.826      ; 2.796      ;
; 2.470  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.676      ; 2.646      ;
; 2.471  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.657      ; 2.628      ;
; 2.480  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.847      ; 2.827      ;
; 2.487  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.759      ; 5.746      ;
; 2.515  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.799      ; 2.814      ;
; 2.602  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.663      ; 5.765      ;
; 2.607  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.410      ; 2.517      ;
; 2.609  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.704      ; 2.813      ;
; 2.649  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.647      ; 2.796      ;
; 2.651  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; -0.160     ; 1.991      ;
; 2.656  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.774      ; 2.930      ;
; 2.705  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.640      ; 2.845      ;
; 2.714  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.778      ; 2.992      ;
; 2.739  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.888      ; 3.127      ;
; 2.742  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; -0.028     ; 2.214      ;
; 2.749  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.689      ; 2.938      ;
; 2.775  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.774      ; 6.049      ;
; 2.801  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.697      ; 2.998      ;
; 2.864  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.738      ; 3.102      ;
; 2.866  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; -0.159     ; 2.207      ;
; 2.878  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.774      ; 3.152      ;
; 2.911  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.385      ; 2.796      ;
; 2.912  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.389      ; 2.801      ;
; 2.930  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.853      ; 3.283      ;
; 3.015  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.660      ; 3.175      ;
; 3.097  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.716      ; 3.313      ;
; 3.176  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.489      ; 3.165      ;
; 3.182  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.864      ; 3.546      ;
; 3.196  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; -0.024     ; 2.672      ;
; 3.206  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.728      ; 3.434      ;
; 3.220  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; -0.158     ; 2.562      ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                               ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -1.394 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.624      ; 2.230      ;
; -1.244 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.807      ; 2.563      ;
; -1.223 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.627      ; 2.404      ;
; -1.211 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.749      ; 2.538      ;
; -1.176 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.701      ; 2.525      ;
; -1.159 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.844      ; 2.685      ;
; -1.091 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.504      ; 2.413      ;
; -1.067 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.774      ; 2.707      ;
; -1.060 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.808      ; 2.748      ;
; -1.008 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.379      ; 2.371      ;
; -0.999 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.532      ; 2.533      ;
; -0.985 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 4.012      ; 3.027      ;
; -0.964 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.475      ; 2.511      ;
; -0.894 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.624      ; 2.230      ;
; -0.879 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.757      ; 2.878      ;
; -0.748 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.622      ; 2.874      ;
; -0.744 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.807      ; 2.563      ;
; -0.723 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.627      ; 2.404      ;
; -0.716 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.266      ; 2.550      ;
; -0.711 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.749      ; 2.538      ;
; -0.703 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.206      ; 2.503      ;
; -0.676 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.701      ; 2.525      ;
; -0.659 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.844      ; 2.685      ;
; -0.644 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.479      ; 2.835      ;
; -0.591 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.504      ; 2.413      ;
; -0.567 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.774      ; 2.707      ;
; -0.560 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.808      ; 2.748      ;
; -0.541 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.315      ; 2.774      ;
; -0.538 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.287      ; 2.749      ;
; -0.508 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.379      ; 2.371      ;
; -0.499 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.532      ; 2.533      ;
; -0.494 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.478      ; 2.984      ;
; -0.485 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 4.012      ; 3.027      ;
; -0.464 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.475      ; 2.511      ;
; -0.459 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.451      ; 2.992      ;
; -0.453 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.163      ; 2.710      ;
; -0.420 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.313      ; 2.893      ;
; -0.396 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.207      ; 2.811      ;
; -0.381 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.070      ; 2.689      ;
; -0.379 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.757      ; 2.878      ;
; -0.315 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.306      ; 2.991      ;
; -0.259 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][12]  ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.291      ; 2.032      ;
; -0.248 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.622      ; 2.874      ;
; -0.243 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.484      ; 3.241      ;
; -0.230 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.290      ; 2.060      ;
; -0.216 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.266      ; 2.550      ;
; -0.203 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.206      ; 2.503      ;
; -0.170 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.290      ; 2.120      ;
; -0.144 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.479      ; 2.835      ;
; -0.117 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.301      ; 2.184      ;
; -0.077 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.869      ; 2.792      ;
; -0.041 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.315      ; 2.774      ;
; -0.038 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.990      ; 2.952      ;
; -0.038 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.287      ; 2.749      ;
; -0.011 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 3.532      ; 3.521      ;
; 0.006  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.478      ; 2.984      ;
; 0.041  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.451      ; 2.992      ;
; 0.047  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.163      ; 2.710      ;
; 0.048  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.272      ; 2.320      ;
; 0.057  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[9]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.425      ; 2.482      ;
; 0.080  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.313      ; 2.893      ;
; 0.104  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.207      ; 2.811      ;
; 0.119  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.070      ; 2.689      ;
; 0.131  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.294      ; 2.425      ;
; 0.168  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.294      ; 2.462      ;
; 0.170  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[26] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.415      ; 2.585      ;
; 0.173  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.290      ; 2.463      ;
; 0.177  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][1]   ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.290      ; 2.467      ;
; 0.185  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.306      ; 2.991      ;
; 0.193  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][20]  ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.301      ; 2.494      ;
; 0.201  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][6]   ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.284      ; 2.485      ;
; 0.257  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.484      ; 3.241      ;
; 0.260  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.438      ; 2.698      ;
; 0.261  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.268      ; 2.529      ;
; 0.263  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][11] ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.280      ; 2.543      ;
; 0.272  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.271      ; 2.543      ;
; 0.311  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][2]   ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.283      ; 2.594      ;
; 0.316  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_sign_conv_A[7]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.283      ; 2.599      ;
; 0.339  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][6]   ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.284      ; 2.623      ;
; 0.359  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.279      ; 2.638      ;
; 0.361  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.279      ; 2.640      ;
; 0.361  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.272      ; 2.633      ;
; 0.375  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][12]  ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.292      ; 2.667      ;
; 0.400  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.266      ; 2.666      ;
; 0.406  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.920      ; 3.326      ;
; 0.410  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.438      ; 2.848      ;
; 0.414  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][12]  ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.291      ; 2.705      ;
; 0.423  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 2.869      ; 2.792      ;
; 0.424  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.279      ; 2.703      ;
; 0.427  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.268      ; 2.695      ;
; 0.440  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][21]  ; Arena_ALU:inst3|Arena_sign_conv_A[21] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.264      ; 2.704      ;
; 0.462  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 2.990      ; 2.952      ;
; 0.469  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][25]  ; Arena_ALU:inst3|Arena_sign_conv_B[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.435      ; 2.904      ;
; 0.476  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][2]  ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.283      ; 2.759      ;
; 0.477  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[18] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.289      ; 2.766      ;
; 0.489  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 3.532      ; 3.521      ;
; 0.497  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.290      ; 2.787      ;
; 0.507  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.428      ; 2.935      ;
; 0.519  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][31]  ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.261      ; 2.780      ;
; 0.524  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 2.291      ; 2.815      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DRAM_DQ[10]'                                                                                                         ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.838 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 4.625      ; 3.787      ;
; -0.836 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 4.624      ; 3.788      ;
; -0.826 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 4.624      ; 3.798      ;
; -0.708 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 6.017      ; 5.309      ;
; -0.680 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 5.724      ; 5.044      ;
; -0.624 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 5.724      ; 5.100      ;
; -0.619 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 6.024      ; 5.405      ;
; -0.608 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 5.381      ; 4.773      ;
; -0.338 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 4.625      ; 3.787      ;
; -0.336 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 4.624      ; 3.788      ;
; -0.326 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 4.624      ; 3.798      ;
; -0.208 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 6.017      ; 5.309      ;
; -0.180 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 5.724      ; 5.044      ;
; -0.124 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 5.724      ; 5.100      ;
; -0.119 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 6.024      ; 5.405      ;
; -0.108 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 5.381      ; 4.773      ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DRAM_DQ[10]'                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; DRAM_DQ[10] ; Rise       ; DRAM_DQ[10]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; DRAM_DQ[10]|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; DRAM_DQ[10]|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[3]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[3]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[4]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[4]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[5]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[5]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[6]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[6]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|datac                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_DQ[0]'                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; SRAM_DQ[0] ; Rise       ; SRAM_DQ[0]                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; SRAM_DQ[0]|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; SRAM_DQ[0]|combout                                      ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[16]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[16]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[17]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[17]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[18]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[18]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[19]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[19]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[20]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[20]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[21]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[21]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[22]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[22]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[23]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[23]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[24]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[24]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[25]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[25]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[26]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[26]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[27]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[27]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[28]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[28]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[29]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[29]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[30]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[30]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[31]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[31]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[9]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[9]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][27] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button ; Rise       ; Arena_button                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clkout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clkout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[20]|clk                        ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_ALU_Zero            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_ALU_Zero            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datac            ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port             ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.535  ; 9.535  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.058  ; 3.058  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.173  ; 7.173  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.535  ; 9.535  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.897  ; 7.897  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.460  ; 6.460  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.477  ; 7.477  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.728  ; 8.728  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.385  ; 7.385  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.081  ; 8.081  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.781  ; 7.781  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.042  ; 8.042  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.812  ; 7.812  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.209  ; 7.209  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.840  ; 5.840  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.041  ; 8.041  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.259  ; 9.259  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.908 ; 12.908 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.882  ; 6.882  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.269 ; 11.269 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.908 ; 12.908 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.300 ; 11.300 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.046 ; 11.046 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.164 ; 11.164 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.552 ; 12.552 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.595 ; 10.595 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.584 ; 11.584 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.747 ; 10.747 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.216 ; 11.216 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.061 ; 11.061 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.256 ; 11.256 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.036 ; 10.036 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.994 ; 10.994 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.033 ; 12.033 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; Arena_octalBits[*]    ; Arena_button                                            ; 2.502  ; 2.502  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[0]   ; Arena_button                                            ; 2.502  ; 2.502  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[1]   ; Arena_button                                            ; 2.013  ; 2.013  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[2]   ; Arena_button                                            ; 2.172  ; 2.172  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[3]   ; Arena_button                                            ; 0.598  ; 0.598  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[4]   ; Arena_button                                            ; 0.718  ; 0.718  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[5]   ; Arena_button                                            ; 0.556  ; 0.556  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[6]   ; Arena_button                                            ; 0.746  ; 0.746  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[7]   ; Arena_button                                            ; 2.077  ; 2.077  ; Fall       ; Arena_button                                            ;
; Arena_octalOpcode[*]  ; Arena_button                                            ; 3.621  ; 3.621  ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[0] ; Arena_button                                            ; 3.621  ; 3.621  ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[1] ; Arena_button                                            ; 3.567  ; 3.567  ; Fall       ; Arena_button                                            ;
; DRAM_DQ[*]            ; Arena_clk                                               ; 9.724  ; 9.724  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[0]           ; Arena_clk                                               ; 9.194  ; 9.194  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[1]           ; Arena_clk                                               ; 8.900  ; 8.900  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[2]           ; Arena_clk                                               ; 8.905  ; 8.905  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[3]           ; Arena_clk                                               ; 9.113  ; 9.113  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[4]           ; Arena_clk                                               ; 9.724  ; 9.724  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[5]           ; Arena_clk                                               ; 5.101  ; 5.101  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[6]           ; Arena_clk                                               ; 4.769  ; 4.769  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[7]           ; Arena_clk                                               ; 4.970  ; 4.970  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[8]           ; Arena_clk                                               ; 5.789  ; 5.789  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[9]           ; Arena_clk                                               ; 5.988  ; 5.988  ; Fall       ; Arena_clk                                               ;
; SRAM_DQ[*]            ; Arena_clk                                               ; 9.639  ; 9.639  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[0]           ; Arena_clk                                               ; 3.891  ; 3.891  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[1]           ; Arena_clk                                               ; 8.956  ; 8.956  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[2]           ; Arena_clk                                               ; 8.159  ; 8.159  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[3]           ; Arena_clk                                               ; 8.379  ; 8.379  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[4]           ; Arena_clk                                               ; 8.690  ; 8.690  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[5]           ; Arena_clk                                               ; 8.514  ; 8.514  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[6]           ; Arena_clk                                               ; 8.607  ; 8.607  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[7]           ; Arena_clk                                               ; 7.699  ; 7.699  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[8]           ; Arena_clk                                               ; 8.520  ; 8.520  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[9]           ; Arena_clk                                               ; 8.461  ; 8.461  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[10]          ; Arena_clk                                               ; 8.553  ; 8.553  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[11]          ; Arena_clk                                               ; 9.135  ; 9.135  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[12]          ; Arena_clk                                               ; 9.442  ; 9.442  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[13]          ; Arena_clk                                               ; 8.556  ; 8.556  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[14]          ; Arena_clk                                               ; 8.421  ; 8.421  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[15]          ; Arena_clk                                               ; 9.639  ; 9.639  ; Fall       ; Arena_clk                                               ;
; DRAM_DQ[*]            ; DRAM_DQ[10]                                             ; 5.304  ; 5.304  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[10]          ; DRAM_DQ[10]                                             ; 0.978  ; 0.978  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[11]          ; DRAM_DQ[10]                                             ; 5.304  ; 5.304  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[12]          ; DRAM_DQ[10]                                             ; 4.367  ; 4.367  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[13]          ; DRAM_DQ[10]                                             ; 4.981  ; 4.981  ; Fall       ; DRAM_DQ[10]                                             ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 6.876  ; 6.876  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 1.399  ; 1.399  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 5.727  ; 5.727  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 6.876  ; 6.876  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; 6.422  ; 6.422  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; 5.671  ; 5.671  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; 5.416  ; 5.416  ; Rise       ; SRAM_DQ[0]                                              ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 6.441  ; 6.441  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.964  ; 0.964  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 5.292  ; 5.292  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 6.441  ; 6.441  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; 5.987  ; 5.987  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; 5.236  ; 5.236  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; 4.981  ; 4.981  ; Fall       ; SRAM_DQ[0]                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port             ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.079 ; -2.079 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.079 ; -2.079 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.207 ; -6.207 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -8.667 ; -8.667 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.905 ; -6.905 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.567 ; -5.567 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.579 ; -6.579 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -7.731 ; -7.731 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.417 ; -6.417 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.963 ; -6.963 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.818 ; -6.818 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -7.046 ; -7.046 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.816 ; -6.816 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.249 ; -6.249 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.881 ; -4.881 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -6.287 ; -6.287 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.129 ; -5.129 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.376 ; -1.376 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.376 ; -1.376 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.715 ; -3.715 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.123 ; -5.123 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.784 ; -4.784 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.074 ; -3.074 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.805 ; -3.805 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.956 ; -5.956 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.400 ; -4.400 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.665 ; -5.665 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.230 ; -5.230 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.914 ; -4.914 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.345 ; -5.345 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -5.471 ; -5.471 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.170 ; -3.170 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.708 ; -4.708 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.469 ; -3.469 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; Arena_octalBits[*]    ; Arena_button                                            ; 1.403  ; 1.403  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[0]   ; Arena_button                                            ; -0.140 ; -0.140 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[1]   ; Arena_button                                            ; 0.047  ; 0.047  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[2]   ; Arena_button                                            ; 0.000  ; 0.000  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[3]   ; Arena_button                                            ; 1.403  ; 1.403  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[4]   ; Arena_button                                            ; 1.274  ; 1.274  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[5]   ; Arena_button                                            ; 1.168  ; 1.168  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[6]   ; Arena_button                                            ; 1.367  ; 1.367  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[7]   ; Arena_button                                            ; 0.328  ; 0.328  ; Fall       ; Arena_button                                            ;
; Arena_octalOpcode[*]  ; Arena_button                                            ; -0.421 ; -0.421 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[0] ; Arena_button                                            ; -0.476 ; -0.476 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[1] ; Arena_button                                            ; -0.421 ; -0.421 ; Fall       ; Arena_button                                            ;
; DRAM_DQ[*]            ; Arena_clk                                               ; -4.047 ; -4.047 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[0]           ; Arena_clk                                               ; -4.226 ; -4.226 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[1]           ; Arena_clk                                               ; -5.946 ; -5.946 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[2]           ; Arena_clk                                               ; -4.634 ; -4.634 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[3]           ; Arena_clk                                               ; -4.587 ; -4.587 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[4]           ; Arena_clk                                               ; -4.047 ; -4.047 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[5]           ; Arena_clk                                               ; -4.871 ; -4.871 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[6]           ; Arena_clk                                               ; -4.539 ; -4.539 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[7]           ; Arena_clk                                               ; -4.740 ; -4.740 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[8]           ; Arena_clk                                               ; -5.559 ; -5.559 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[9]           ; Arena_clk                                               ; -5.758 ; -5.758 ; Fall       ; Arena_clk                                               ;
; SRAM_DQ[*]            ; Arena_clk                                               ; -1.029 ; -1.029 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[0]           ; Arena_clk                                               ; -1.029 ; -1.029 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[1]           ; Arena_clk                                               ; -6.166 ; -6.166 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[2]           ; Arena_clk                                               ; -5.440 ; -5.440 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[3]           ; Arena_clk                                               ; -5.731 ; -5.731 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[4]           ; Arena_clk                                               ; -6.113 ; -6.113 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[5]           ; Arena_clk                                               ; -6.008 ; -6.008 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[6]           ; Arena_clk                                               ; -6.170 ; -6.170 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[7]           ; Arena_clk                                               ; -5.422 ; -5.422 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[8]           ; Arena_clk                                               ; -6.318 ; -6.318 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[9]           ; Arena_clk                                               ; -6.326 ; -6.326 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[10]          ; Arena_clk                                               ; -6.493 ; -6.493 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[11]          ; Arena_clk                                               ; -5.257 ; -5.257 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[12]          ; Arena_clk                                               ; -5.348 ; -5.348 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[13]          ; Arena_clk                                               ; -5.694 ; -5.694 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[14]          ; Arena_clk                                               ; -5.630 ; -5.630 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[15]          ; Arena_clk                                               ; -5.362 ; -5.362 ; Fall       ; Arena_clk                                               ;
; DRAM_DQ[*]            ; DRAM_DQ[10]                                             ; 0.838  ; 0.838  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[10]          ; DRAM_DQ[10]                                             ; 0.838  ; 0.838  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[11]          ; DRAM_DQ[10]                                             ; -2.329 ; -2.329 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[12]          ; DRAM_DQ[10]                                             ; -1.972 ; -1.972 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[13]          ; DRAM_DQ[10]                                             ; -3.813 ; -3.813 ; Fall       ; DRAM_DQ[10]                                             ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 0.148  ; 0.148  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.148  ; 0.148  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 0.002  ; 0.002  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; -0.073 ; -0.073 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; -3.668 ; -3.668 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; -0.912 ; -0.912 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; -0.883 ; -0.883 ; Rise       ; SRAM_DQ[0]                                              ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 0.583  ; 0.583  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.583  ; 0.583  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 0.437  ; 0.437  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 0.362  ; 0.362  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; -3.233 ; -3.233 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; -0.477 ; -0.477 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; -0.448 ; -0.448 ; Fall       ; SRAM_DQ[0]                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                               ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port        ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 6.612  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 6.612  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 6.612  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 6.612  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.012  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.012  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; result[*]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.488 ; 10.488 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[1]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.768  ; 9.768  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[2]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.799  ; 9.799  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[3]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.707  ; 9.707  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[4]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.437  ; 8.437  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[5]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.673  ; 9.673  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[6]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.758  ; 9.758  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[7]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.488 ; 10.488 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[8]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.351  ; 8.351  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[9]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.314  ; 7.314  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[10]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.680  ; 8.680  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[11]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.637  ; 8.637  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[12]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.925  ; 7.925  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[13]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.610  ; 7.610  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[14]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.593  ; 8.593  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[15]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.236  ; 7.236  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[16]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.824  ; 7.824  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[17]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.161  ; 8.161  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[18]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.986  ; 7.986  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[19]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.754  ; 7.754  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[20]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.793  ; 7.793  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[21]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.554  ; 7.554  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[22]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.551  ; 7.551  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[23]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.781  ; 7.781  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[24]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.834  ; 7.834  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[25]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.028  ; 8.028  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[26]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.275  ; 7.275  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[27]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.463  ; 8.463  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[28]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.577  ; 9.577  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[29]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.975  ; 7.975  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[30]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.095  ; 8.095  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[31]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.976  ; 7.976  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;        ; 5.012  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;        ; 5.012  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.612  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.612  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.602  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.612  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.612  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.602  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; DRAM_DQ[*]       ; Arena_button                                            ; 7.994  ; 7.994  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[0]      ; Arena_button                                            ; 6.314  ; 6.314  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[1]      ; Arena_button                                            ; 6.224  ; 6.224  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[2]      ; Arena_button                                            ; 6.349  ; 6.349  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[3]      ; Arena_button                                            ; 6.037  ; 6.037  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[4]      ; Arena_button                                            ; 6.040  ; 6.040  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[5]      ; Arena_button                                            ; 6.038  ; 6.038  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[6]      ; Arena_button                                            ; 6.049  ; 6.049  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[7]      ; Arena_button                                            ; 6.348  ; 6.348  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[8]      ; Arena_button                                            ; 6.331  ; 6.331  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[9]      ; Arena_button                                            ; 6.234  ; 6.234  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[10]     ; Arena_button                                            ; 7.994  ; 7.994  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[11]     ; Arena_button                                            ; 7.961  ; 7.961  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[12]     ; Arena_button                                            ; 7.829  ; 7.829  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[13]     ; Arena_button                                            ; 7.959  ; 7.959  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[14]     ; Arena_button                                            ; 7.958  ; 7.958  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[15]     ; Arena_button                                            ; 7.643  ; 7.643  ; Fall       ; Arena_button                                            ;
; SRAM_DQ[*]       ; Arena_button                                            ; 8.685  ; 8.685  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[0]      ; Arena_button                                            ; 8.681  ; 8.681  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[1]      ; Arena_button                                            ; 8.645  ; 8.645  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[2]      ; Arena_button                                            ; 8.680  ; 8.680  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[3]      ; Arena_button                                            ; 8.665  ; 8.665  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[4]      ; Arena_button                                            ; 8.670  ; 8.670  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[5]      ; Arena_button                                            ; 8.685  ; 8.685  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[6]      ; Arena_button                                            ; 6.623  ; 6.623  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[7]      ; Arena_button                                            ; 6.668  ; 6.668  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[8]      ; Arena_button                                            ; 6.467  ; 6.467  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[9]      ; Arena_button                                            ; 6.436  ; 6.436  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[10]     ; Arena_button                                            ; 6.437  ; 6.437  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[11]     ; Arena_button                                            ; 6.436  ; 6.436  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[12]     ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[13]     ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[14]     ; Arena_button                                            ; 6.633  ; 6.633  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[15]     ; Arena_button                                            ; 6.635  ; 6.635  ; Fall       ; Arena_button                                            ;
; Arena_PC[*]      ; Arena_clk                                               ; 12.296 ; 12.296 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[2]     ; Arena_clk                                               ; 7.591  ; 7.591  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[3]     ; Arena_clk                                               ; 10.220 ; 10.220 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[4]     ; Arena_clk                                               ; 6.962  ; 6.962  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[5]     ; Arena_clk                                               ; 7.648  ; 7.648  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[6]     ; Arena_clk                                               ; 7.931  ; 7.931  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[7]     ; Arena_clk                                               ; 9.175  ; 9.175  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[8]     ; Arena_clk                                               ; 7.733  ; 7.733  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[9]     ; Arena_clk                                               ; 8.559  ; 8.559  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[10]    ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[11]    ; Arena_clk                                               ; 9.739  ; 9.739  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[12]    ; Arena_clk                                               ; 7.915  ; 7.915  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[13]    ; Arena_clk                                               ; 7.270  ; 7.270  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[14]    ; Arena_clk                                               ; 7.107  ; 7.107  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[15]    ; Arena_clk                                               ; 7.806  ; 7.806  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[16]    ; Arena_clk                                               ; 10.169 ; 10.169 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[17]    ; Arena_clk                                               ; 12.296 ; 12.296 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[18]    ; Arena_clk                                               ; 7.954  ; 7.954  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[19]    ; Arena_clk                                               ; 8.570  ; 8.570  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[20]    ; Arena_clk                                               ; 7.883  ; 7.883  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[21]    ; Arena_clk                                               ; 7.948  ; 7.948  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[22]    ; Arena_clk                                               ; 7.847  ; 7.847  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[23]    ; Arena_clk                                               ; 8.004  ; 8.004  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[24]    ; Arena_clk                                               ; 8.272  ; 8.272  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[25]    ; Arena_clk                                               ; 7.658  ; 7.658  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[26]    ; Arena_clk                                               ; 7.385  ; 7.385  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[27]    ; Arena_clk                                               ; 8.966  ; 8.966  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[28]    ; Arena_clk                                               ; 8.095  ; 8.095  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[29]    ; Arena_clk                                               ; 7.989  ; 7.989  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[30]    ; Arena_clk                                               ; 6.870  ; 6.870  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[31]    ; Arena_clk                                               ; 6.594  ; 6.594  ; Fall       ; Arena_clk                                               ;
; SDRAM_ADDR[*]    ; Arena_clk                                               ; 9.803  ; 9.803  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[0]   ; Arena_clk                                               ; 8.179  ; 8.179  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[1]   ; Arena_clk                                               ; 9.079  ; 9.079  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[2]   ; Arena_clk                                               ; 8.705  ; 8.705  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[3]   ; Arena_clk                                               ; 8.453  ; 8.453  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[4]   ; Arena_clk                                               ; 8.794  ; 8.794  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[5]   ; Arena_clk                                               ; 8.182  ; 8.182  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[6]   ; Arena_clk                                               ; 9.027  ; 9.027  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[7]   ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[8]   ; Arena_clk                                               ; 8.064  ; 8.064  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[9]   ; Arena_clk                                               ; 9.803  ; 9.803  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[10]  ; Arena_clk                                               ; 8.477  ; 8.477  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[11]  ; Arena_clk                                               ; 8.801  ; 8.801  ; Fall       ; Arena_clk                                               ;
; SRAM_ADDR[*]     ; Arena_clk                                               ; 10.448 ; 10.448 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[2]    ; Arena_clk                                               ; 8.862  ; 8.862  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[3]    ; Arena_clk                                               ; 9.939  ; 9.939  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[4]    ; Arena_clk                                               ; 9.003  ; 9.003  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[5]    ; Arena_clk                                               ; 9.276  ; 9.276  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[6]    ; Arena_clk                                               ; 9.953  ; 9.953  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[7]    ; Arena_clk                                               ; 8.854  ; 8.854  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[8]    ; Arena_clk                                               ; 9.979  ; 9.979  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[9]    ; Arena_clk                                               ; 10.448 ; 10.448 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[10]   ; Arena_clk                                               ; 8.658  ; 8.658  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[11]   ; Arena_clk                                               ; 9.733  ; 9.733  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[12]   ; Arena_clk                                               ; 8.783  ; 8.783  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[13]   ; Arena_clk                                               ; 8.670  ; 8.670  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[14]   ; Arena_clk                                               ; 8.688  ; 8.688  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[15]   ; Arena_clk                                               ; 9.155  ; 9.155  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[16]   ; Arena_clk                                               ; 9.543  ; 9.543  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[17]   ; Arena_clk                                               ; 9.659  ; 9.659  ; Fall       ; Arena_clk                                               ;
; readData1[*]     ; Arena_clk                                               ; 14.727 ; 14.727 ; Fall       ; Arena_clk                                               ;
;  readData1[0]    ; Arena_clk                                               ; 13.657 ; 13.657 ; Fall       ; Arena_clk                                               ;
;  readData1[1]    ; Arena_clk                                               ; 12.840 ; 12.840 ; Fall       ; Arena_clk                                               ;
;  readData1[2]    ; Arena_clk                                               ; 12.210 ; 12.210 ; Fall       ; Arena_clk                                               ;
;  readData1[3]    ; Arena_clk                                               ; 12.389 ; 12.389 ; Fall       ; Arena_clk                                               ;
;  readData1[4]    ; Arena_clk                                               ; 12.333 ; 12.333 ; Fall       ; Arena_clk                                               ;
;  readData1[5]    ; Arena_clk                                               ; 12.787 ; 12.787 ; Fall       ; Arena_clk                                               ;
;  readData1[6]    ; Arena_clk                                               ; 12.116 ; 12.116 ; Fall       ; Arena_clk                                               ;
;  readData1[7]    ; Arena_clk                                               ; 13.395 ; 13.395 ; Fall       ; Arena_clk                                               ;
;  readData1[8]    ; Arena_clk                                               ; 13.015 ; 13.015 ; Fall       ; Arena_clk                                               ;
;  readData1[9]    ; Arena_clk                                               ; 12.952 ; 12.952 ; Fall       ; Arena_clk                                               ;
;  readData1[10]   ; Arena_clk                                               ; 12.576 ; 12.576 ; Fall       ; Arena_clk                                               ;
;  readData1[11]   ; Arena_clk                                               ; 11.756 ; 11.756 ; Fall       ; Arena_clk                                               ;
;  readData1[12]   ; Arena_clk                                               ; 12.214 ; 12.214 ; Fall       ; Arena_clk                                               ;
;  readData1[13]   ; Arena_clk                                               ; 12.379 ; 12.379 ; Fall       ; Arena_clk                                               ;
;  readData1[14]   ; Arena_clk                                               ; 12.685 ; 12.685 ; Fall       ; Arena_clk                                               ;
;  readData1[15]   ; Arena_clk                                               ; 13.200 ; 13.200 ; Fall       ; Arena_clk                                               ;
;  readData1[16]   ; Arena_clk                                               ; 12.207 ; 12.207 ; Fall       ; Arena_clk                                               ;
;  readData1[17]   ; Arena_clk                                               ; 13.201 ; 13.201 ; Fall       ; Arena_clk                                               ;
;  readData1[18]   ; Arena_clk                                               ; 11.597 ; 11.597 ; Fall       ; Arena_clk                                               ;
;  readData1[19]   ; Arena_clk                                               ; 11.451 ; 11.451 ; Fall       ; Arena_clk                                               ;
;  readData1[20]   ; Arena_clk                                               ; 12.671 ; 12.671 ; Fall       ; Arena_clk                                               ;
;  readData1[21]   ; Arena_clk                                               ; 12.230 ; 12.230 ; Fall       ; Arena_clk                                               ;
;  readData1[22]   ; Arena_clk                                               ; 12.204 ; 12.204 ; Fall       ; Arena_clk                                               ;
;  readData1[23]   ; Arena_clk                                               ; 12.099 ; 12.099 ; Fall       ; Arena_clk                                               ;
;  readData1[24]   ; Arena_clk                                               ; 12.818 ; 12.818 ; Fall       ; Arena_clk                                               ;
;  readData1[25]   ; Arena_clk                                               ; 13.180 ; 13.180 ; Fall       ; Arena_clk                                               ;
;  readData1[26]   ; Arena_clk                                               ; 12.503 ; 12.503 ; Fall       ; Arena_clk                                               ;
;  readData1[27]   ; Arena_clk                                               ; 12.687 ; 12.687 ; Fall       ; Arena_clk                                               ;
;  readData1[28]   ; Arena_clk                                               ; 12.972 ; 12.972 ; Fall       ; Arena_clk                                               ;
;  readData1[29]   ; Arena_clk                                               ; 11.891 ; 11.891 ; Fall       ; Arena_clk                                               ;
;  readData1[30]   ; Arena_clk                                               ; 14.727 ; 14.727 ; Fall       ; Arena_clk                                               ;
;  readData1[31]   ; Arena_clk                                               ; 12.527 ; 12.527 ; Fall       ; Arena_clk                                               ;
; readData2[*]     ; Arena_clk                                               ; 14.405 ; 14.405 ; Fall       ; Arena_clk                                               ;
;  readData2[0]    ; Arena_clk                                               ; 12.858 ; 12.858 ; Fall       ; Arena_clk                                               ;
;  readData2[1]    ; Arena_clk                                               ; 12.651 ; 12.651 ; Fall       ; Arena_clk                                               ;
;  readData2[2]    ; Arena_clk                                               ; 12.342 ; 12.342 ; Fall       ; Arena_clk                                               ;
;  readData2[3]    ; Arena_clk                                               ; 13.019 ; 13.019 ; Fall       ; Arena_clk                                               ;
;  readData2[4]    ; Arena_clk                                               ; 13.136 ; 13.136 ; Fall       ; Arena_clk                                               ;
;  readData2[5]    ; Arena_clk                                               ; 12.949 ; 12.949 ; Fall       ; Arena_clk                                               ;
;  readData2[6]    ; Arena_clk                                               ; 13.843 ; 13.843 ; Fall       ; Arena_clk                                               ;
;  readData2[7]    ; Arena_clk                                               ; 13.144 ; 13.144 ; Fall       ; Arena_clk                                               ;
;  readData2[8]    ; Arena_clk                                               ; 13.983 ; 13.983 ; Fall       ; Arena_clk                                               ;
;  readData2[9]    ; Arena_clk                                               ; 12.620 ; 12.620 ; Fall       ; Arena_clk                                               ;
;  readData2[10]   ; Arena_clk                                               ; 13.421 ; 13.421 ; Fall       ; Arena_clk                                               ;
;  readData2[11]   ; Arena_clk                                               ; 13.998 ; 13.998 ; Fall       ; Arena_clk                                               ;
;  readData2[12]   ; Arena_clk                                               ; 13.207 ; 13.207 ; Fall       ; Arena_clk                                               ;
;  readData2[13]   ; Arena_clk                                               ; 14.405 ; 14.405 ; Fall       ; Arena_clk                                               ;
;  readData2[14]   ; Arena_clk                                               ; 13.058 ; 13.058 ; Fall       ; Arena_clk                                               ;
;  readData2[15]   ; Arena_clk                                               ; 13.337 ; 13.337 ; Fall       ; Arena_clk                                               ;
;  readData2[16]   ; Arena_clk                                               ; 13.880 ; 13.880 ; Fall       ; Arena_clk                                               ;
;  readData2[17]   ; Arena_clk                                               ; 13.516 ; 13.516 ; Fall       ; Arena_clk                                               ;
;  readData2[18]   ; Arena_clk                                               ; 13.747 ; 13.747 ; Fall       ; Arena_clk                                               ;
;  readData2[19]   ; Arena_clk                                               ; 13.923 ; 13.923 ; Fall       ; Arena_clk                                               ;
;  readData2[20]   ; Arena_clk                                               ; 12.748 ; 12.748 ; Fall       ; Arena_clk                                               ;
;  readData2[21]   ; Arena_clk                                               ; 13.410 ; 13.410 ; Fall       ; Arena_clk                                               ;
;  readData2[22]   ; Arena_clk                                               ; 13.519 ; 13.519 ; Fall       ; Arena_clk                                               ;
;  readData2[23]   ; Arena_clk                                               ; 13.590 ; 13.590 ; Fall       ; Arena_clk                                               ;
;  readData2[24]   ; Arena_clk                                               ; 12.532 ; 12.532 ; Fall       ; Arena_clk                                               ;
;  readData2[25]   ; Arena_clk                                               ; 13.631 ; 13.631 ; Fall       ; Arena_clk                                               ;
;  readData2[26]   ; Arena_clk                                               ; 13.018 ; 13.018 ; Fall       ; Arena_clk                                               ;
;  readData2[27]   ; Arena_clk                                               ; 13.351 ; 13.351 ; Fall       ; Arena_clk                                               ;
;  readData2[28]   ; Arena_clk                                               ; 13.522 ; 13.522 ; Fall       ; Arena_clk                                               ;
;  readData2[29]   ; Arena_clk                                               ; 13.355 ; 13.355 ; Fall       ; Arena_clk                                               ;
;  readData2[30]   ; Arena_clk                                               ; 13.826 ; 13.826 ; Fall       ; Arena_clk                                               ;
;  readData2[31]   ; Arena_clk                                               ; 12.981 ; 12.981 ; Fall       ; Arena_clk                                               ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Rise       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Rise       ; DRAM_DQ[10]                                             ;
; aluOP[*]         ; DRAM_DQ[10]                                             ; 10.873 ; 10.873 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[0]        ; DRAM_DQ[10]                                             ; 10.861 ; 10.861 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[1]        ; DRAM_DQ[10]                                             ; 10.873 ; 10.873 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[2]        ; DRAM_DQ[10]                                             ; 10.724 ; 10.724 ; Fall       ; DRAM_DQ[10]                                             ;
; controlLine[*]   ; DRAM_DQ[10]                                             ; 10.789 ; 10.789 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[0]  ; DRAM_DQ[10]                                             ; 10.369 ; 10.369 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[1]  ; DRAM_DQ[10]                                             ; 9.208  ; 9.208  ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[4]  ; DRAM_DQ[10]                                             ; 10.133 ; 10.133 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[5]  ; DRAM_DQ[10]                                             ; 10.023 ; 10.023 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[6]  ; DRAM_DQ[10]                                             ; 10.789 ; 10.789 ; Fall       ; DRAM_DQ[10]                                             ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Fall       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Fall       ; DRAM_DQ[10]                                             ;
; operation[*]     ; SRAM_DQ[0]                                              ; 10.339 ; 10.339 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 9.818  ; 9.818  ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 10.339 ; 10.339 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 9.760  ; 9.760  ; Rise       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Rise       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Rise       ; SRAM_DQ[0]                                              ;
; operation[*]     ; SRAM_DQ[0]                                              ; 10.774 ; 10.774 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 10.253 ; 10.253 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 10.774 ; 10.774 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 10.195 ; 10.195 ; Fall       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Fall       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Fall       ; SRAM_DQ[0]                                              ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                       ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port        ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 6.612  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 6.612  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 6.612  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 6.612  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.012  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.012  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; result[*]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.236  ; 7.236  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[1]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.768  ; 9.768  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[2]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.799  ; 9.799  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[3]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.707  ; 9.707  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[4]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.437  ; 8.437  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[5]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.673  ; 9.673  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[6]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.758  ; 9.758  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[7]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.488 ; 10.488 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[8]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.351  ; 8.351  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[9]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.314  ; 7.314  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[10]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.680  ; 8.680  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[11]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.637  ; 8.637  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[12]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.925  ; 7.925  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[13]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.610  ; 7.610  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[14]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.593  ; 8.593  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[15]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.236  ; 7.236  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[16]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.824  ; 7.824  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[17]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.161  ; 8.161  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[18]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.986  ; 7.986  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[19]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.754  ; 7.754  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[20]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.793  ; 7.793  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[21]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.554  ; 7.554  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[22]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.551  ; 7.551  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[23]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.781  ; 7.781  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[24]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.834  ; 7.834  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[25]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.028  ; 8.028  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[26]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.275  ; 7.275  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[27]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.463  ; 8.463  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[28]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.577  ; 9.577  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[29]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.975  ; 7.975  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[30]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.095  ; 8.095  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[31]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.976  ; 7.976  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;        ; 5.012  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;        ; 5.012  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.602  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.612  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.602  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.602  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.612  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.602  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; DRAM_DQ[*]       ; Arena_button                                            ; 6.037  ; 6.037  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[0]      ; Arena_button                                            ; 6.314  ; 6.314  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[1]      ; Arena_button                                            ; 6.224  ; 6.224  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[2]      ; Arena_button                                            ; 6.349  ; 6.349  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[3]      ; Arena_button                                            ; 6.037  ; 6.037  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[4]      ; Arena_button                                            ; 6.040  ; 6.040  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[5]      ; Arena_button                                            ; 6.038  ; 6.038  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[6]      ; Arena_button                                            ; 6.049  ; 6.049  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[7]      ; Arena_button                                            ; 6.348  ; 6.348  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[8]      ; Arena_button                                            ; 6.331  ; 6.331  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[9]      ; Arena_button                                            ; 6.234  ; 6.234  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[10]     ; Arena_button                                            ; 7.994  ; 7.994  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[11]     ; Arena_button                                            ; 7.961  ; 7.961  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[12]     ; Arena_button                                            ; 7.829  ; 7.829  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[13]     ; Arena_button                                            ; 7.959  ; 7.959  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[14]     ; Arena_button                                            ; 7.958  ; 7.958  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[15]     ; Arena_button                                            ; 7.643  ; 7.643  ; Fall       ; Arena_button                                            ;
; SRAM_DQ[*]       ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[0]      ; Arena_button                                            ; 8.681  ; 8.681  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[1]      ; Arena_button                                            ; 8.645  ; 8.645  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[2]      ; Arena_button                                            ; 8.680  ; 8.680  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[3]      ; Arena_button                                            ; 8.665  ; 8.665  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[4]      ; Arena_button                                            ; 8.670  ; 8.670  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[5]      ; Arena_button                                            ; 8.685  ; 8.685  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[6]      ; Arena_button                                            ; 6.623  ; 6.623  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[7]      ; Arena_button                                            ; 6.668  ; 6.668  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[8]      ; Arena_button                                            ; 6.467  ; 6.467  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[9]      ; Arena_button                                            ; 6.436  ; 6.436  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[10]     ; Arena_button                                            ; 6.437  ; 6.437  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[11]     ; Arena_button                                            ; 6.436  ; 6.436  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[12]     ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[13]     ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[14]     ; Arena_button                                            ; 6.633  ; 6.633  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[15]     ; Arena_button                                            ; 6.635  ; 6.635  ; Fall       ; Arena_button                                            ;
; Arena_PC[*]      ; Arena_clk                                               ; 6.594  ; 6.594  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[2]     ; Arena_clk                                               ; 7.591  ; 7.591  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[3]     ; Arena_clk                                               ; 10.220 ; 10.220 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[4]     ; Arena_clk                                               ; 6.962  ; 6.962  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[5]     ; Arena_clk                                               ; 7.648  ; 7.648  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[6]     ; Arena_clk                                               ; 7.931  ; 7.931  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[7]     ; Arena_clk                                               ; 9.175  ; 9.175  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[8]     ; Arena_clk                                               ; 7.733  ; 7.733  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[9]     ; Arena_clk                                               ; 8.559  ; 8.559  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[10]    ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[11]    ; Arena_clk                                               ; 9.739  ; 9.739  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[12]    ; Arena_clk                                               ; 7.915  ; 7.915  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[13]    ; Arena_clk                                               ; 7.270  ; 7.270  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[14]    ; Arena_clk                                               ; 7.107  ; 7.107  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[15]    ; Arena_clk                                               ; 7.806  ; 7.806  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[16]    ; Arena_clk                                               ; 10.169 ; 10.169 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[17]    ; Arena_clk                                               ; 12.296 ; 12.296 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[18]    ; Arena_clk                                               ; 7.954  ; 7.954  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[19]    ; Arena_clk                                               ; 8.570  ; 8.570  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[20]    ; Arena_clk                                               ; 7.883  ; 7.883  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[21]    ; Arena_clk                                               ; 7.948  ; 7.948  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[22]    ; Arena_clk                                               ; 7.847  ; 7.847  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[23]    ; Arena_clk                                               ; 8.004  ; 8.004  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[24]    ; Arena_clk                                               ; 8.272  ; 8.272  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[25]    ; Arena_clk                                               ; 7.658  ; 7.658  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[26]    ; Arena_clk                                               ; 7.385  ; 7.385  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[27]    ; Arena_clk                                               ; 8.966  ; 8.966  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[28]    ; Arena_clk                                               ; 8.095  ; 8.095  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[29]    ; Arena_clk                                               ; 7.989  ; 7.989  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[30]    ; Arena_clk                                               ; 6.870  ; 6.870  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[31]    ; Arena_clk                                               ; 6.594  ; 6.594  ; Fall       ; Arena_clk                                               ;
; SDRAM_ADDR[*]    ; Arena_clk                                               ; 8.064  ; 8.064  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[0]   ; Arena_clk                                               ; 8.179  ; 8.179  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[1]   ; Arena_clk                                               ; 9.079  ; 9.079  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[2]   ; Arena_clk                                               ; 8.705  ; 8.705  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[3]   ; Arena_clk                                               ; 8.453  ; 8.453  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[4]   ; Arena_clk                                               ; 8.794  ; 8.794  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[5]   ; Arena_clk                                               ; 8.182  ; 8.182  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[6]   ; Arena_clk                                               ; 9.027  ; 9.027  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[7]   ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[8]   ; Arena_clk                                               ; 8.064  ; 8.064  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[9]   ; Arena_clk                                               ; 9.803  ; 9.803  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[10]  ; Arena_clk                                               ; 8.477  ; 8.477  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[11]  ; Arena_clk                                               ; 8.801  ; 8.801  ; Fall       ; Arena_clk                                               ;
; SRAM_ADDR[*]     ; Arena_clk                                               ; 8.658  ; 8.658  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[2]    ; Arena_clk                                               ; 8.862  ; 8.862  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[3]    ; Arena_clk                                               ; 9.939  ; 9.939  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[4]    ; Arena_clk                                               ; 9.003  ; 9.003  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[5]    ; Arena_clk                                               ; 9.276  ; 9.276  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[6]    ; Arena_clk                                               ; 9.953  ; 9.953  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[7]    ; Arena_clk                                               ; 8.854  ; 8.854  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[8]    ; Arena_clk                                               ; 9.979  ; 9.979  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[9]    ; Arena_clk                                               ; 10.448 ; 10.448 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[10]   ; Arena_clk                                               ; 8.658  ; 8.658  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[11]   ; Arena_clk                                               ; 9.733  ; 9.733  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[12]   ; Arena_clk                                               ; 8.783  ; 8.783  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[13]   ; Arena_clk                                               ; 8.670  ; 8.670  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[14]   ; Arena_clk                                               ; 8.688  ; 8.688  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[15]   ; Arena_clk                                               ; 9.155  ; 9.155  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[16]   ; Arena_clk                                               ; 9.543  ; 9.543  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[17]   ; Arena_clk                                               ; 9.659  ; 9.659  ; Fall       ; Arena_clk                                               ;
; readData1[*]     ; Arena_clk                                               ; 8.135  ; 8.135  ; Fall       ; Arena_clk                                               ;
;  readData1[0]    ; Arena_clk                                               ; 11.111 ; 11.111 ; Fall       ; Arena_clk                                               ;
;  readData1[1]    ; Arena_clk                                               ; 8.981  ; 8.981  ; Fall       ; Arena_clk                                               ;
;  readData1[2]    ; Arena_clk                                               ; 8.956  ; 8.956  ; Fall       ; Arena_clk                                               ;
;  readData1[3]    ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  readData1[4]    ; Arena_clk                                               ; 9.580  ; 9.580  ; Fall       ; Arena_clk                                               ;
;  readData1[5]    ; Arena_clk                                               ; 9.486  ; 9.486  ; Fall       ; Arena_clk                                               ;
;  readData1[6]    ; Arena_clk                                               ; 9.046  ; 9.046  ; Fall       ; Arena_clk                                               ;
;  readData1[7]    ; Arena_clk                                               ; 9.624  ; 9.624  ; Fall       ; Arena_clk                                               ;
;  readData1[8]    ; Arena_clk                                               ; 9.422  ; 9.422  ; Fall       ; Arena_clk                                               ;
;  readData1[9]    ; Arena_clk                                               ; 8.469  ; 8.469  ; Fall       ; Arena_clk                                               ;
;  readData1[10]   ; Arena_clk                                               ; 9.210  ; 9.210  ; Fall       ; Arena_clk                                               ;
;  readData1[11]   ; Arena_clk                                               ; 8.328  ; 8.328  ; Fall       ; Arena_clk                                               ;
;  readData1[12]   ; Arena_clk                                               ; 8.135  ; 8.135  ; Fall       ; Arena_clk                                               ;
;  readData1[13]   ; Arena_clk                                               ; 9.092  ; 9.092  ; Fall       ; Arena_clk                                               ;
;  readData1[14]   ; Arena_clk                                               ; 9.021  ; 9.021  ; Fall       ; Arena_clk                                               ;
;  readData1[15]   ; Arena_clk                                               ; 10.593 ; 10.593 ; Fall       ; Arena_clk                                               ;
;  readData1[16]   ; Arena_clk                                               ; 9.047  ; 9.047  ; Fall       ; Arena_clk                                               ;
;  readData1[17]   ; Arena_clk                                               ; 9.087  ; 9.087  ; Fall       ; Arena_clk                                               ;
;  readData1[18]   ; Arena_clk                                               ; 8.499  ; 8.499  ; Fall       ; Arena_clk                                               ;
;  readData1[19]   ; Arena_clk                                               ; 8.277  ; 8.277  ; Fall       ; Arena_clk                                               ;
;  readData1[20]   ; Arena_clk                                               ; 8.380  ; 8.380  ; Fall       ; Arena_clk                                               ;
;  readData1[21]   ; Arena_clk                                               ; 8.543  ; 8.543  ; Fall       ; Arena_clk                                               ;
;  readData1[22]   ; Arena_clk                                               ; 8.938  ; 8.938  ; Fall       ; Arena_clk                                               ;
;  readData1[23]   ; Arena_clk                                               ; 8.887  ; 8.887  ; Fall       ; Arena_clk                                               ;
;  readData1[24]   ; Arena_clk                                               ; 9.094  ; 9.094  ; Fall       ; Arena_clk                                               ;
;  readData1[25]   ; Arena_clk                                               ; 9.250  ; 9.250  ; Fall       ; Arena_clk                                               ;
;  readData1[26]   ; Arena_clk                                               ; 8.568  ; 8.568  ; Fall       ; Arena_clk                                               ;
;  readData1[27]   ; Arena_clk                                               ; 9.531  ; 9.531  ; Fall       ; Arena_clk                                               ;
;  readData1[28]   ; Arena_clk                                               ; 9.574  ; 9.574  ; Fall       ; Arena_clk                                               ;
;  readData1[29]   ; Arena_clk                                               ; 9.243  ; 9.243  ; Fall       ; Arena_clk                                               ;
;  readData1[30]   ; Arena_clk                                               ; 11.520 ; 11.520 ; Fall       ; Arena_clk                                               ;
;  readData1[31]   ; Arena_clk                                               ; 8.869  ; 8.869  ; Fall       ; Arena_clk                                               ;
; readData2[*]     ; Arena_clk                                               ; 8.991  ; 8.991  ; Fall       ; Arena_clk                                               ;
;  readData2[0]    ; Arena_clk                                               ; 9.818  ; 9.818  ; Fall       ; Arena_clk                                               ;
;  readData2[1]    ; Arena_clk                                               ; 9.717  ; 9.717  ; Fall       ; Arena_clk                                               ;
;  readData2[2]    ; Arena_clk                                               ; 9.445  ; 9.445  ; Fall       ; Arena_clk                                               ;
;  readData2[3]    ; Arena_clk                                               ; 9.903  ; 9.903  ; Fall       ; Arena_clk                                               ;
;  readData2[4]    ; Arena_clk                                               ; 10.234 ; 10.234 ; Fall       ; Arena_clk                                               ;
;  readData2[5]    ; Arena_clk                                               ; 9.555  ; 9.555  ; Fall       ; Arena_clk                                               ;
;  readData2[6]    ; Arena_clk                                               ; 9.883  ; 9.883  ; Fall       ; Arena_clk                                               ;
;  readData2[7]    ; Arena_clk                                               ; 9.099  ; 9.099  ; Fall       ; Arena_clk                                               ;
;  readData2[8]    ; Arena_clk                                               ; 11.218 ; 11.218 ; Fall       ; Arena_clk                                               ;
;  readData2[9]    ; Arena_clk                                               ; 9.746  ; 9.746  ; Fall       ; Arena_clk                                               ;
;  readData2[10]   ; Arena_clk                                               ; 9.775  ; 9.775  ; Fall       ; Arena_clk                                               ;
;  readData2[11]   ; Arena_clk                                               ; 10.589 ; 10.589 ; Fall       ; Arena_clk                                               ;
;  readData2[12]   ; Arena_clk                                               ; 9.192  ; 9.192  ; Fall       ; Arena_clk                                               ;
;  readData2[13]   ; Arena_clk                                               ; 11.006 ; 11.006 ; Fall       ; Arena_clk                                               ;
;  readData2[14]   ; Arena_clk                                               ; 9.683  ; 9.683  ; Fall       ; Arena_clk                                               ;
;  readData2[15]   ; Arena_clk                                               ; 9.769  ; 9.769  ; Fall       ; Arena_clk                                               ;
;  readData2[16]   ; Arena_clk                                               ; 10.041 ; 10.041 ; Fall       ; Arena_clk                                               ;
;  readData2[17]   ; Arena_clk                                               ; 10.691 ; 10.691 ; Fall       ; Arena_clk                                               ;
;  readData2[18]   ; Arena_clk                                               ; 10.091 ; 10.091 ; Fall       ; Arena_clk                                               ;
;  readData2[19]   ; Arena_clk                                               ; 10.828 ; 10.828 ; Fall       ; Arena_clk                                               ;
;  readData2[20]   ; Arena_clk                                               ; 9.482  ; 9.482  ; Fall       ; Arena_clk                                               ;
;  readData2[21]   ; Arena_clk                                               ; 10.260 ; 10.260 ; Fall       ; Arena_clk                                               ;
;  readData2[22]   ; Arena_clk                                               ; 10.048 ; 10.048 ; Fall       ; Arena_clk                                               ;
;  readData2[23]   ; Arena_clk                                               ; 10.868 ; 10.868 ; Fall       ; Arena_clk                                               ;
;  readData2[24]   ; Arena_clk                                               ; 8.991  ; 8.991  ; Fall       ; Arena_clk                                               ;
;  readData2[25]   ; Arena_clk                                               ; 10.266 ; 10.266 ; Fall       ; Arena_clk                                               ;
;  readData2[26]   ; Arena_clk                                               ; 10.199 ; 10.199 ; Fall       ; Arena_clk                                               ;
;  readData2[27]   ; Arena_clk                                               ; 10.225 ; 10.225 ; Fall       ; Arena_clk                                               ;
;  readData2[28]   ; Arena_clk                                               ; 10.150 ; 10.150 ; Fall       ; Arena_clk                                               ;
;  readData2[29]   ; Arena_clk                                               ; 10.294 ; 10.294 ; Fall       ; Arena_clk                                               ;
;  readData2[30]   ; Arena_clk                                               ; 10.112 ; 10.112 ; Fall       ; Arena_clk                                               ;
;  readData2[31]   ; Arena_clk                                               ; 10.202 ; 10.202 ; Fall       ; Arena_clk                                               ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Rise       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Rise       ; DRAM_DQ[10]                                             ;
; aluOP[*]         ; DRAM_DQ[10]                                             ; 10.724 ; 10.724 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[0]        ; DRAM_DQ[10]                                             ; 10.861 ; 10.861 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[1]        ; DRAM_DQ[10]                                             ; 10.873 ; 10.873 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[2]        ; DRAM_DQ[10]                                             ; 10.724 ; 10.724 ; Fall       ; DRAM_DQ[10]                                             ;
; controlLine[*]   ; DRAM_DQ[10]                                             ; 9.208  ; 9.208  ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[0]  ; DRAM_DQ[10]                                             ; 10.369 ; 10.369 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[1]  ; DRAM_DQ[10]                                             ; 9.208  ; 9.208  ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[4]  ; DRAM_DQ[10]                                             ; 10.133 ; 10.133 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[5]  ; DRAM_DQ[10]                                             ; 10.023 ; 10.023 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[6]  ; DRAM_DQ[10]                                             ; 10.789 ; 10.789 ; Fall       ; DRAM_DQ[10]                                             ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Fall       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Fall       ; DRAM_DQ[10]                                             ;
; operation[*]     ; SRAM_DQ[0]                                              ; 9.760  ; 9.760  ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 9.818  ; 9.818  ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 10.339 ; 10.339 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 9.760  ; 9.760  ; Rise       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Rise       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Rise       ; SRAM_DQ[0]                                              ;
; operation[*]     ; SRAM_DQ[0]                                              ; 10.195 ; 10.195 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 10.253 ; 10.253 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 10.774 ; 10.774 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 10.195 ; 10.195 ; Fall       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Fall       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Fall       ; SRAM_DQ[0]                                              ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+-----------------+--------+-------+-------+--------+
; Input Port  ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+-------------+-----------------+--------+-------+-------+--------+
; DRAM_DQ[0]  ; out_instruc[16] ; 8.587  ;       ;       ; 8.587  ;
; DRAM_DQ[1]  ; out_instruc[17] ; 8.922  ;       ;       ; 8.922  ;
; DRAM_DQ[2]  ; out_instruc[18] ; 8.623  ;       ;       ; 8.623  ;
; DRAM_DQ[3]  ; out_instruc[19] ; 8.610  ;       ;       ; 8.610  ;
; DRAM_DQ[4]  ; out_instruc[20] ; 8.652  ;       ;       ; 8.652  ;
; DRAM_DQ[5]  ; out_instruc[21] ; 8.598  ;       ;       ; 8.598  ;
; DRAM_DQ[6]  ; out_instruc[22] ; 8.622  ;       ;       ; 8.622  ;
; DRAM_DQ[7]  ; out_instruc[23] ; 8.662  ;       ;       ; 8.662  ;
; DRAM_DQ[8]  ; out_instruc[24] ; 8.921  ;       ;       ; 8.921  ;
; DRAM_DQ[9]  ; out_instruc[25] ; 8.903  ;       ;       ; 8.903  ;
; DRAM_DQ[11] ; out_instruc[27] ; 8.968  ;       ;       ; 8.968  ;
; DRAM_DQ[12] ; out_instruc[28] ; 8.637  ;       ;       ; 8.637  ;
; DRAM_DQ[13] ; out_instruc[29] ; 10.373 ;       ;       ; 10.373 ;
; DRAM_DQ[14] ; out_instruc[30] ; 8.334  ;       ;       ; 8.334  ;
; DRAM_DQ[15] ; out_instruc[31] ; 8.258  ;       ;       ; 8.258  ;
; INPUT_WE    ; DRAM_DQ[0]      ; 8.261  ; 8.261 ; 8.261 ; 8.261  ;
; INPUT_WE    ; DRAM_DQ[1]      ; 8.291  ; 8.291 ; 8.291 ; 8.291  ;
; INPUT_WE    ; DRAM_DQ[2]      ; 8.291  ; 8.291 ; 8.291 ; 8.291  ;
; INPUT_WE    ; DRAM_DQ[3]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[4]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[5]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[6]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[7]      ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[8]      ; 8.587  ; 8.587 ; 8.587 ; 8.587  ;
; INPUT_WE    ; DRAM_DQ[9]      ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[10]     ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[11]     ; 8.612  ; 8.612 ; 8.612 ; 8.612  ;
; INPUT_WE    ; DRAM_DQ[12]     ; 8.612  ; 8.612 ; 8.612 ; 8.612  ;
; INPUT_WE    ; DRAM_DQ[13]     ; 8.622  ; 8.622 ; 8.622 ; 8.622  ;
; INPUT_WE    ; DRAM_DQ[14]     ; 8.622  ; 8.622 ; 8.622 ; 8.622  ;
; INPUT_WE    ; DRAM_DQ[15]     ; 8.900  ; 8.900 ; 8.900 ; 8.900  ;
; INPUT_WE    ; DRAM_OE_N       ; 9.044  ;       ;       ; 9.044  ;
; INPUT_WE    ; DRAM_WE_N       ;        ; 9.046 ; 9.046 ;        ;
; INPUT_WE    ; SRAM_DQ[0]      ; 9.223  ; 9.223 ; 9.223 ; 9.223  ;
; INPUT_WE    ; SRAM_DQ[1]      ; 9.887  ; 9.887 ; 9.887 ; 9.887  ;
; INPUT_WE    ; SRAM_DQ[2]      ; 9.887  ; 9.887 ; 9.887 ; 9.887  ;
; INPUT_WE    ; SRAM_DQ[3]      ; 9.867  ; 9.867 ; 9.867 ; 9.867  ;
; INPUT_WE    ; SRAM_DQ[4]      ; 9.822  ; 9.822 ; 9.822 ; 9.822  ;
; INPUT_WE    ; SRAM_DQ[5]      ; 9.808  ; 9.808 ; 9.808 ; 9.808  ;
; INPUT_WE    ; SRAM_DQ[6]      ; 9.808  ; 9.808 ; 9.808 ; 9.808  ;
; INPUT_WE    ; SRAM_DQ[7]      ; 9.750  ; 9.750 ; 9.750 ; 9.750  ;
; INPUT_WE    ; SRAM_DQ[8]      ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[9]      ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[10]     ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[11]     ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[12]     ; 9.569  ; 9.569 ; 9.569 ; 9.569  ;
; INPUT_WE    ; SRAM_DQ[13]     ; 9.569  ; 9.569 ; 9.569 ; 9.569  ;
; INPUT_WE    ; SRAM_DQ[14]     ; 9.559  ; 9.559 ; 9.559 ; 9.559  ;
; INPUT_WE    ; SRAM_DQ[15]     ; 9.549  ; 9.549 ; 9.549 ; 9.549  ;
; INPUT_WE    ; SRAM_OE_N       ; 9.597  ;       ;       ; 9.597  ;
; INPUT_WE    ; SRAM_WE_N       ;        ; 9.607 ; 9.607 ;        ;
; SRAM_DQ[1]  ; out_instruc[1]  ; 10.430 ;       ;       ; 10.430 ;
; SRAM_DQ[2]  ; out_instruc[2]  ; 9.071  ;       ;       ; 9.071  ;
; SRAM_DQ[3]  ; out_instruc[3]  ; 9.494  ;       ;       ; 9.494  ;
; SRAM_DQ[4]  ; out_instruc[4]  ; 9.510  ;       ;       ; 9.510  ;
; SRAM_DQ[5]  ; out_instruc[5]  ; 9.230  ;       ;       ; 9.230  ;
; SRAM_DQ[6]  ; out_instruc[6]  ; 9.920  ;       ;       ; 9.920  ;
; SRAM_DQ[7]  ; out_instruc[7]  ; 9.047  ;       ;       ; 9.047  ;
; SRAM_DQ[8]  ; out_instruc[8]  ; 9.878  ;       ;       ; 9.878  ;
; SRAM_DQ[9]  ; out_instruc[9]  ; 9.153  ;       ;       ; 9.153  ;
; SRAM_DQ[10] ; out_instruc[10] ; 9.484  ;       ;       ; 9.484  ;
; SRAM_DQ[11] ; out_instruc[11] ; 9.103  ;       ;       ; 9.103  ;
; SRAM_DQ[12] ; out_instruc[12] ; 10.090 ;       ;       ; 10.090 ;
; SRAM_DQ[13] ; out_instruc[13] ; 9.547  ;       ;       ; 9.547  ;
; SRAM_DQ[14] ; out_instruc[14] ; 8.844  ;       ;       ; 8.844  ;
; SRAM_DQ[15] ; out_instruc[15] ; 9.139  ;       ;       ; 9.139  ;
+-------------+-----------------+--------+-------+-------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+-----------------+--------+-------+-------+--------+
; Input Port  ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+-------------+-----------------+--------+-------+-------+--------+
; DRAM_DQ[0]  ; out_instruc[16] ; 8.587  ;       ;       ; 8.587  ;
; DRAM_DQ[1]  ; out_instruc[17] ; 8.922  ;       ;       ; 8.922  ;
; DRAM_DQ[2]  ; out_instruc[18] ; 8.623  ;       ;       ; 8.623  ;
; DRAM_DQ[3]  ; out_instruc[19] ; 8.610  ;       ;       ; 8.610  ;
; DRAM_DQ[4]  ; out_instruc[20] ; 8.652  ;       ;       ; 8.652  ;
; DRAM_DQ[5]  ; out_instruc[21] ; 8.598  ;       ;       ; 8.598  ;
; DRAM_DQ[6]  ; out_instruc[22] ; 8.622  ;       ;       ; 8.622  ;
; DRAM_DQ[7]  ; out_instruc[23] ; 8.662  ;       ;       ; 8.662  ;
; DRAM_DQ[8]  ; out_instruc[24] ; 8.921  ;       ;       ; 8.921  ;
; DRAM_DQ[9]  ; out_instruc[25] ; 8.903  ;       ;       ; 8.903  ;
; DRAM_DQ[11] ; out_instruc[27] ; 8.968  ;       ;       ; 8.968  ;
; DRAM_DQ[12] ; out_instruc[28] ; 8.637  ;       ;       ; 8.637  ;
; DRAM_DQ[13] ; out_instruc[29] ; 10.373 ;       ;       ; 10.373 ;
; DRAM_DQ[14] ; out_instruc[30] ; 8.334  ;       ;       ; 8.334  ;
; DRAM_DQ[15] ; out_instruc[31] ; 8.258  ;       ;       ; 8.258  ;
; INPUT_WE    ; DRAM_DQ[0]      ; 8.261  ; 8.261 ; 8.261 ; 8.261  ;
; INPUT_WE    ; DRAM_DQ[1]      ; 8.291  ; 8.291 ; 8.291 ; 8.291  ;
; INPUT_WE    ; DRAM_DQ[2]      ; 8.291  ; 8.291 ; 8.291 ; 8.291  ;
; INPUT_WE    ; DRAM_DQ[3]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[4]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[5]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[6]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[7]      ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[8]      ; 8.587  ; 8.587 ; 8.587 ; 8.587  ;
; INPUT_WE    ; DRAM_DQ[9]      ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[10]     ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[11]     ; 8.612  ; 8.612 ; 8.612 ; 8.612  ;
; INPUT_WE    ; DRAM_DQ[12]     ; 8.612  ; 8.612 ; 8.612 ; 8.612  ;
; INPUT_WE    ; DRAM_DQ[13]     ; 8.622  ; 8.622 ; 8.622 ; 8.622  ;
; INPUT_WE    ; DRAM_DQ[14]     ; 8.622  ; 8.622 ; 8.622 ; 8.622  ;
; INPUT_WE    ; DRAM_DQ[15]     ; 8.900  ; 8.900 ; 8.900 ; 8.900  ;
; INPUT_WE    ; DRAM_OE_N       ; 9.044  ;       ;       ; 9.044  ;
; INPUT_WE    ; DRAM_WE_N       ;        ; 9.046 ; 9.046 ;        ;
; INPUT_WE    ; SRAM_DQ[0]      ; 9.223  ; 9.223 ; 9.223 ; 9.223  ;
; INPUT_WE    ; SRAM_DQ[1]      ; 9.887  ; 9.887 ; 9.887 ; 9.887  ;
; INPUT_WE    ; SRAM_DQ[2]      ; 9.887  ; 9.887 ; 9.887 ; 9.887  ;
; INPUT_WE    ; SRAM_DQ[3]      ; 9.867  ; 9.867 ; 9.867 ; 9.867  ;
; INPUT_WE    ; SRAM_DQ[4]      ; 9.822  ; 9.822 ; 9.822 ; 9.822  ;
; INPUT_WE    ; SRAM_DQ[5]      ; 9.808  ; 9.808 ; 9.808 ; 9.808  ;
; INPUT_WE    ; SRAM_DQ[6]      ; 9.808  ; 9.808 ; 9.808 ; 9.808  ;
; INPUT_WE    ; SRAM_DQ[7]      ; 9.750  ; 9.750 ; 9.750 ; 9.750  ;
; INPUT_WE    ; SRAM_DQ[8]      ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[9]      ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[10]     ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[11]     ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[12]     ; 9.569  ; 9.569 ; 9.569 ; 9.569  ;
; INPUT_WE    ; SRAM_DQ[13]     ; 9.569  ; 9.569 ; 9.569 ; 9.569  ;
; INPUT_WE    ; SRAM_DQ[14]     ; 9.559  ; 9.559 ; 9.559 ; 9.559  ;
; INPUT_WE    ; SRAM_DQ[15]     ; 9.549  ; 9.549 ; 9.549 ; 9.549  ;
; INPUT_WE    ; SRAM_OE_N       ; 9.597  ;       ;       ; 9.597  ;
; INPUT_WE    ; SRAM_WE_N       ;        ; 9.607 ; 9.607 ;        ;
; SRAM_DQ[1]  ; out_instruc[1]  ; 10.430 ;       ;       ; 10.430 ;
; SRAM_DQ[2]  ; out_instruc[2]  ; 9.071  ;       ;       ; 9.071  ;
; SRAM_DQ[3]  ; out_instruc[3]  ; 9.494  ;       ;       ; 9.494  ;
; SRAM_DQ[4]  ; out_instruc[4]  ; 9.510  ;       ;       ; 9.510  ;
; SRAM_DQ[5]  ; out_instruc[5]  ; 9.230  ;       ;       ; 9.230  ;
; SRAM_DQ[6]  ; out_instruc[6]  ; 9.920  ;       ;       ; 9.920  ;
; SRAM_DQ[7]  ; out_instruc[7]  ; 9.047  ;       ;       ; 9.047  ;
; SRAM_DQ[8]  ; out_instruc[8]  ; 9.878  ;       ;       ; 9.878  ;
; SRAM_DQ[9]  ; out_instruc[9]  ; 9.153  ;       ;       ; 9.153  ;
; SRAM_DQ[10] ; out_instruc[10] ; 9.484  ;       ;       ; 9.484  ;
; SRAM_DQ[11] ; out_instruc[11] ; 9.103  ;       ;       ; 9.103  ;
; SRAM_DQ[12] ; out_instruc[12] ; 10.090 ;       ;       ; 10.090 ;
; SRAM_DQ[13] ; out_instruc[13] ; 9.547  ;       ;       ; 9.547  ;
; SRAM_DQ[14] ; out_instruc[14] ; 8.844  ;       ;       ; 8.844  ;
; SRAM_DQ[15] ; out_instruc[15] ; 9.139  ;       ;       ; 9.139  ;
+-------------+-----------------+--------+-------+-------+--------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.760 ; -269.567      ;
; Arena_Control:inst1|Arena_controlLines[3]               ; -4.362 ; -128.490      ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -3.224 ; -16116.424    ;
; Arena_clk                                               ; -2.596 ; -2107.189     ;
; SRAM_DQ[0]                                              ; -2.401 ; -8.623        ;
; DRAM_DQ[10]                                             ; 0.220  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; SRAM_DQ[0]                                              ; -1.717 ; -2.266        ;
; Arena_clk                                               ; -1.377 ; -285.856      ;
; Arena_Control:inst1|Arena_controlLines[3]               ; -1.167 ; -8.800        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.721 ; -11.781       ;
; DRAM_DQ[10]                                             ; -0.462 ; -2.814        ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -0.390 ; -4.387        ;
+---------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; DRAM_DQ[10]                                             ; -1.777 ; -1.777        ;
; SRAM_DQ[0]                                              ; -1.777 ; -1.777        ;
; Arena_clk                                               ; -1.222 ; -1065.222     ;
; Arena_button                                            ; -1.222 ; -33.222       ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0.500  ; 0.000         ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.500  ; 0.000         ;
; Arena_Control:inst1|Arena_controlLines[3]               ; 0.500  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------+--------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                        ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+--------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -4.760 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.372     ; 4.988      ;
; -4.752 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.971      ;
; -4.715 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.934      ;
; -4.691 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.912      ;
; -4.676 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.372     ; 4.904      ;
; -4.661 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.372     ; 4.889      ;
; -4.637 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.856      ;
; -4.561 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.782      ;
; -4.545 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.370     ; 4.775      ;
; -4.515 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.737      ;
; -4.493 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.714      ;
; -4.455 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.393     ; 4.662      ;
; -4.437 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.632      ;
; -4.431 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.370     ; 4.661      ;
; -4.405 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.372     ; 4.633      ;
; -4.386 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.605      ;
; -4.373 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.595      ;
; -4.369 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.369     ; 4.600      ;
; -4.364 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.407     ; 4.557      ;
; -4.363 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][2]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.371     ; 4.592      ;
; -4.360 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.382     ; 4.578      ;
; -4.359 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][5]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.581      ;
; -4.349 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.570      ;
; -4.345 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][1]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.361     ; 4.584      ;
; -4.338 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][21] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.560      ;
; -4.337 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.403     ; 4.534      ;
; -4.324 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][11]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.545      ;
; -4.322 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.544      ;
; -4.310 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.532      ;
; -4.309 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.531      ;
; -4.297 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.369     ; 4.528      ;
; -4.296 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.491      ;
; -4.293 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][6]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.515      ;
; -4.287 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.391     ; 4.496      ;
; -4.286 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.394     ; 4.492      ;
; -4.284 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][11] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.371     ; 4.513      ;
; -4.283 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.368     ; 4.515      ;
; -4.282 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][1]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.399     ; 4.483      ;
; -4.272 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][3]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.370     ; 4.502      ;
; -4.271 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.391     ; 4.480      ;
; -4.269 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.380     ; 4.489      ;
; -4.250 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.395     ; 4.455      ;
; -4.249 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.470      ;
; -4.242 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.402     ; 4.440      ;
; -4.239 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][5]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.460      ;
; -4.228 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][14]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.450      ;
; -4.223 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.368     ; 4.455      ;
; -4.215 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.370     ; 4.445      ;
; -4.215 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.410      ;
; -4.205 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][4]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.427      ;
; -4.204 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.372     ; 4.432      ;
; -4.204 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.357     ; 4.447      ;
; -4.202 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.400     ; 4.402      ;
; -4.201 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][6]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.423      ;
; -4.198 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][19] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.375     ; 4.423      ;
; -4.195 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.417      ;
; -4.193 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][6]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.376     ; 4.417      ;
; -4.190 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.372     ; 4.418      ;
; -4.187 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.409     ; 4.378      ;
; -4.174 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.394     ; 4.380      ;
; -4.170 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.389      ;
; -4.158 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.370     ; 4.388      ;
; -4.157 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.376     ; 4.381      ;
; -4.156 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.351      ;
; -4.152 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.371      ;
; -4.150 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.403     ; 4.347      ;
; -4.149 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.374     ; 4.375      ;
; -4.148 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.377     ; 4.371      ;
; -4.148 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.398     ; 4.350      ;
; -4.148 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][9]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.380     ; 4.368      ;
; -4.148 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.376     ; 4.372      ;
; -4.144 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][21] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.368     ; 4.376      ;
; -4.143 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.402     ; 4.341      ;
; -4.141 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.377     ; 4.364      ;
; -4.138 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][3]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.407     ; 4.331      ;
; -4.133 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.400     ; 4.333      ;
; -4.130 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.325      ;
; -4.128 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][19]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.350      ;
; -4.127 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][11]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.371     ; 4.356      ;
; -4.126 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.347      ;
; -4.119 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.358     ; 4.361      ;
; -4.115 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][13] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.395     ; 4.320      ;
; -4.105 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][5]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.327      ;
; -4.098 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.319      ;
; -4.094 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][14] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.380     ; 4.314      ;
; -4.091 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][12] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.286      ;
; -4.077 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][2]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.364     ; 4.313      ;
; -4.076 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][2]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.367     ; 4.309      ;
; -4.072 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][14]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.379     ; 4.293      ;
; -4.064 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.381     ; 4.283      ;
; -4.064 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][5]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.286      ;
; -4.063 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.361     ; 4.302      ;
; -4.060 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][14] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.407     ; 4.253      ;
; -4.058 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.378     ; 4.280      ;
; -4.056 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][17] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.405     ; 4.251      ;
; -4.055 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.398     ; 4.257      ;
; -4.054 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][7]   ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.357     ; 4.297      ;
; -4.053 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][4]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.364     ; 4.289      ;
; -4.053 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][17] ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.371     ; 4.282      ;
; -4.052 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][0]  ; Arena_ALU:inst3|Arena_ALU_Zero ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.000        ; -0.394     ; 4.258      ;
+--------+---------------------------------------------------------------------------------------+--------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                      ; Launch Clock                                            ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.362 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~670  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.203     ; 4.190      ;
; -4.275 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4367 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.182     ; 3.012      ;
; -4.242 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4352 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.236     ; 3.160      ;
; -4.214 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4372 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.274     ; 3.081      ;
; -4.208 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4361 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.208     ; 3.108      ;
; -4.205 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3785 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.595     ; 3.718      ;
; -4.147 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4374 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.240     ; 2.871      ;
; -4.146 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1408 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.874     ; 3.426      ;
; -4.141 ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.433      ; 4.729      ;
; -4.135 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1624 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.556     ; 3.685      ;
; -4.125 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3672 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.541     ; 3.690      ;
; -4.113 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4370 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.220     ; 3.004      ;
; -4.101 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1421 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.136     ; 3.063      ;
; -4.098 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1424 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.129     ; 3.078      ;
; -4.089 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~417  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -1.238     ; 3.449      ;
; -4.084 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1417 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.084     ; 3.108      ;
; -4.074 ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.227      ; 4.220      ;
; -4.074 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4369 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.193     ; 2.988      ;
; -4.070 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6350 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.078     ; 3.139      ;
; -4.062 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6877 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.776     ; 3.384      ;
; -4.050 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1432 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.214     ; 2.942      ;
; -4.050 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~216  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.272     ; 2.884      ;
; -4.038 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3036 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.356     ; 3.788      ;
; -4.033 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5720 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.596     ; 3.543      ;
; -4.019 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1425 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.083     ; 3.043      ;
; -4.014 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5707 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.759     ; 3.415      ;
; -4.012 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4379 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.196     ; 2.909      ;
; -3.997 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1430 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.309     ; 2.652      ;
; -3.993 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4359 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.165     ; 2.939      ;
; -3.985 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~207  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.839     ; 3.065      ;
; -3.984 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6852 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.691     ; 3.450      ;
; -3.975 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3791 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.856     ; 3.038      ;
; -3.972 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6343 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.644     ; 3.439      ;
; -3.971 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5971 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.038     ; 3.046      ;
; -3.969 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6418 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.372     ; 3.708      ;
; -3.965 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4382 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.103     ; 2.893      ;
; -3.958 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~657  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.764     ; 3.301      ;
; -3.956 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5963 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.543     ; 2.573      ;
; -3.948 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~725  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.672     ; 3.372      ;
; -3.943 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3220 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.032     ; 3.052      ;
; -3.937 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~194  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.858     ; 3.187      ;
; -3.936 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3742 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.710     ; 3.257      ;
; -3.936 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6814 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.126     ; 3.841      ;
; -3.936 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7879 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.244     ; 2.803      ;
; -3.935 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3222 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.010     ; 2.889      ;
; -3.934 ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.432      ; 4.526      ;
; -3.931 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6345 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.841     ; 3.198      ;
; -3.930 ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.233      ; 4.269      ;
; -3.925 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6365 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.787     ; 3.236      ;
; -3.911 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4362 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.221     ; 2.799      ;
; -3.910 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7640 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.669     ; 3.347      ;
; -3.907 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6869 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.643     ; 3.360      ;
; -3.906 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5790 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.199     ; 3.738      ;
; -3.901 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~431  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -1.373     ; 2.947      ;
; -3.900 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4381 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.199     ; 2.799      ;
; -3.897 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6875 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.783     ; 3.207      ;
; -3.897 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1098 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.992     ; 3.014      ;
; -3.896 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6752 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -1.707     ; 2.843      ;
; -3.895 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7897 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.737     ; 3.264      ;
; -3.887 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6851 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.909     ; 3.133      ;
; -3.887 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1438 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.931     ; 2.987      ;
; -3.880 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6873 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.803     ; 3.183      ;
; -3.876 ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.220      ; 4.203      ;
; -3.870 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2718 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.749     ; 3.152      ;
; -3.869 ; Arena_ALU:inst3|Arena_ALU_OUT[7]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.422      ; 4.397      ;
; -3.864 ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.171      ; 4.190      ;
; -3.864 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7768 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.616     ; 3.354      ;
; -3.863 ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.459      ; 4.430      ;
; -3.861 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5965 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.131     ; 2.828      ;
; -3.860 ; Arena_ALU:inst3|Arena_ALU_OUT[5]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.210      ; 4.166      ;
; -3.857 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6861 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.149     ; 2.806      ;
; -3.856 ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.489      ; 4.264      ;
; -3.854 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~640  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.879     ; 3.129      ;
; -3.854 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2176 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.003     ; 3.005      ;
; -3.854 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7875 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.117     ; 2.892      ;
; -3.852 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1412 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.036     ; 2.973      ;
; -3.852 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6353 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.646     ; 3.313      ;
; -3.851 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5444 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.988     ; 3.020      ;
; -3.850 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7892 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.215     ; 2.776      ;
; -3.842 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5906 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.624     ; 3.329      ;
; -3.840 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1422 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.428     ; 2.559      ;
; -3.839 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3800 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.813     ; 3.132      ;
; -3.839 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5739 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -1.225     ; 3.274      ;
; -3.837 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2206 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.782     ; 3.086      ;
; -3.836 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1418 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.007     ; 2.938      ;
; -3.836 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~429  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 1.000        ; -1.338     ; 3.096      ;
; -3.835 ; Arena_ALU:inst3|Arena_ALU_OUT[4]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.197      ; 4.140      ;
; -3.834 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1114 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.166     ; 2.824      ;
; -3.833 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6464 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.562     ; 3.425      ;
; -3.831 ; Arena_ALU:inst3|Arena_ALU_OUT[1]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.482      ; 4.406      ;
; -3.830 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3223 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.935     ; 3.004      ;
; -3.830 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6336 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.946     ; 3.038      ;
; -3.827 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4383 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.290     ; 2.642      ;
; -3.827 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3609 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.880     ; 3.053      ;
; -3.826 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4939 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.991     ; 2.995      ;
; -3.824 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6870 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.111     ; 2.677      ;
; -3.821 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6865 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.772     ; 3.156      ;
; -3.820 ; Arena_ALU:inst3|Arena_ALU_OUT[4]                                           ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; 0.171      ; 4.146      ;
; -3.817 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3102 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.624     ; 3.224      ;
; -3.815 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3228 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.901     ; 3.020      ;
+--------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -3.224 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.796      ; 4.169      ;
; -3.193 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.754      ; 4.103      ;
; -3.191 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.754      ; 4.101      ;
; -3.164 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3487 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.357      ; 3.619      ;
; -3.156 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1232 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.859      ; 4.168      ;
; -3.140 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7376 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.066      ; 4.240      ;
; -3.123 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7580 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.654      ; 3.812      ;
; -3.112 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.796      ; 4.057      ;
; -3.106 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.653      ; 3.978      ;
; -3.098 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7196 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.570      ; 3.769      ;
; -3.095 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~14   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.755      ; 3.953      ;
; -3.093 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1296 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.862      ; 4.048      ;
; -3.092 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4110 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.840      ; 3.951      ;
; -3.084 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~14   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.755      ; 3.942      ;
; -3.083 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.998      ; 4.232      ;
; -3.082 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3356 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.835      ; 4.072      ;
; -3.081 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4110 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.840      ; 3.940      ;
; -3.081 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.998      ; 4.230      ;
; -3.078 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.754      ; 3.988      ;
; -3.076 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7369 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.750      ; 3.930      ;
; -3.063 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3487 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.357      ; 3.518      ;
; -3.057 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.950      ; 4.169      ;
; -3.053 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5520 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.704      ; 3.865      ;
; -3.044 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1232 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.859      ; 4.056      ;
; -3.036 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~988  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.816      ; 3.927      ;
; -3.028 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7376 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.066      ; 4.128      ;
; -3.025 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1292 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.742      ; 3.861      ;
; -3.019 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4624 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.002      ; 4.169      ;
; -3.015 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.653      ; 3.887      ;
; -3.013 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][30]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6686 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.475      ; 3.502      ;
; -3.007 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.756      ; 3.919      ;
; -3.005 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7580 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.654      ; 3.694      ;
; -3.004 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7305 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.740      ; 3.891      ;
; -3.002 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7949 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.195      ; 4.305      ;
; -3.002 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][13]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.756      ; 3.914      ;
; -3.000 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7949 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.195      ; 4.303      ;
; -2.997 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6686 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.483      ; 3.494      ;
; -2.992 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.018      ; 4.230      ;
; -2.990 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.018      ; 4.228      ;
; -2.986 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~789  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.695      ; 3.820      ;
; -2.986 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2829 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.765      ; 3.907      ;
; -2.983 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.787      ; 3.919      ;
; -2.982 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7171 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.791      ; 3.849      ;
; -2.981 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1296 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.862      ; 3.936      ;
; -2.980 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3408 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.085      ; 4.224      ;
; -2.980 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7196 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.570      ; 3.651      ;
; -2.978 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~461  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.936      ; 4.013      ;
; -2.976 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.078      ; 4.211      ;
; -2.976 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~461  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.936      ; 4.011      ;
; -2.974 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.078      ; 4.209      ;
; -2.970 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.702      ; 3.815      ;
; -2.970 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2448 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.065      ; 4.139      ;
; -2.969 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6925 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.054      ; 4.114      ;
; -2.968 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.998      ; 4.117      ;
; -2.967 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6925 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.054      ; 4.112      ;
; -2.965 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7568 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.043      ; 4.234      ;
; -2.964 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2901 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.687      ; 3.799      ;
; -2.964 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3356 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.835      ; 3.954      ;
; -2.962 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6687 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.820      ; 3.810      ;
; -2.961 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4230 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.677      ; 3.795      ;
; -2.961 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7369 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.722      ; 3.787      ;
; -2.961 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7369 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.750      ; 3.815      ;
; -2.959 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6989 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.129      ; 4.115      ;
; -2.958 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7504 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.180      ; 4.243      ;
; -2.957 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6989 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.129      ; 4.113      ;
; -2.954 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.653      ; 3.826      ;
; -2.952 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7171 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.791      ; 3.819      ;
; -2.951 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.778      ; 3.878      ;
; -2.950 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5516 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.411      ; 3.586      ;
; -2.948 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2463 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.842      ; 3.890      ;
; -2.948 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3484 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.962      ; 4.136      ;
; -2.947 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6158 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.890      ; 3.940      ;
; -2.945 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.950      ; 4.057      ;
; -2.941 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5520 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.704      ; 3.753      ;
; -2.939 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][9]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7369 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.760      ; 3.803      ;
; -2.936 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6158 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.890      ; 3.929      ;
; -2.934 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1292 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.742      ; 3.770      ;
; -2.933 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][30]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~286  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.779      ; 3.867      ;
; -2.933 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7817 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.782      ; 3.745      ;
; -2.931 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3868 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.072      ; 4.027      ;
; -2.929 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7184 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.040      ; 4.123      ;
; -2.928 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.870      ; 4.019      ;
; -2.926 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7195 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.585      ; 3.730      ;
; -2.923 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6684 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.160      ; 4.225      ;
; -2.923 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4230 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.677      ; 3.757      ;
; -2.922 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1360 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.030      ; 4.171      ;
; -2.920 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~973  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.990      ; 4.014      ;
; -2.918 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~988  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.816      ; 3.809      ;
; -2.918 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1752 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.702      ; 3.763      ;
; -2.918 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~973  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.990      ; 4.012      ;
; -2.917 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~713  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.797      ; 3.342      ;
; -2.917 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~286  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.787      ; 3.859      ;
; -2.916 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7957 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.861      ; 3.931      ;
; -2.915 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][16] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1232 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.850      ; 3.918      ;
; -2.913 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1552 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.934      ; 4.071      ;
; -2.911 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7811 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.970      ; 4.033      ;
; -2.910 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5513 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.875      ; 3.938      ;
; -2.907 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4624 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.002      ; 4.057      ;
; -2.906 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2908 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.798      ; 3.730      ;
; -2.906 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7964 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.007      ; 4.138      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                                    ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.596 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.340      ;
; -2.596 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][4]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.340      ;
; -2.596 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.340      ;
; -2.596 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][27]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.340      ;
; -2.596 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][28]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.340      ;
; -2.596 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][29]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.340      ;
; -2.591 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.278     ; 2.345      ;
; -2.591 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][4]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.278     ; 2.345      ;
; -2.591 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.278     ; 2.345      ;
; -2.591 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][27]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.278     ; 2.345      ;
; -2.591 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][28]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.278     ; 2.345      ;
; -2.591 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][29]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.278     ; 2.345      ;
; -2.570 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][3]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.276     ; 2.326      ;
; -2.551 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.295     ; 2.288      ;
; -2.551 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][30]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.295     ; 2.288      ;
; -2.550 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][3]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.286     ; 2.296      ;
; -2.541 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.289     ; 2.284      ;
; -2.522 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.291     ; 2.263      ;
; -2.522 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.291     ; 2.263      ;
; -2.522 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.291     ; 2.263      ;
; -2.504 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][9]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.237      ;
; -2.504 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][13]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.237      ;
; -2.499 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][9]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.289     ; 2.242      ;
; -2.499 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][13]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.289     ; 2.242      ;
; -2.493 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][24]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.301     ; 2.224      ;
; -2.492 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.302     ; 2.222      ;
; -2.492 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][3]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.312     ; 2.212      ;
; -2.492 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][7]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.312     ; 2.212      ;
; -2.481 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.291     ; 2.222      ;
; -2.479 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][5]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.272     ; 2.239      ;
; -2.476 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.281     ; 2.227      ;
; -2.466 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][3]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.320     ; 2.178      ;
; -2.466 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][9]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.320     ; 2.178      ;
; -2.461 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][3]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.310     ; 2.183      ;
; -2.461 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][9]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.310     ; 2.183      ;
; -2.453 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.281     ; 2.204      ;
; -2.449 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.298     ; 2.183      ;
; -2.449 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][6]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.298     ; 2.183      ;
; -2.449 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][5]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.298     ; 2.183      ;
; -2.449 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][1]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.298     ; 2.183      ;
; -2.449 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.298     ; 2.183      ;
; -2.449 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][4]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.298     ; 2.183      ;
; -2.444 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.188      ;
; -2.444 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][6]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.188      ;
; -2.444 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][5]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.188      ;
; -2.444 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][1]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.188      ;
; -2.444 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.188      ;
; -2.444 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][4]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.288     ; 2.188      ;
; -2.433 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.276     ; 2.189      ;
; -2.418 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.308     ; 2.142      ;
; -2.415 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][12]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.311     ; 2.136      ;
; -2.415 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][13]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.311     ; 2.136      ;
; -2.415 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][17]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.311     ; 2.136      ;
; -2.415 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][18]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.311     ; 2.136      ;
; -2.414 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.304     ; 2.142      ;
; -2.414 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.304     ; 2.142      ;
; -2.413 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.286     ; 2.159      ;
; -2.409 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.294     ; 2.147      ;
; -2.409 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.294     ; 2.147      ;
; -2.404 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.312     ; 2.124      ;
; -2.402 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][10] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.323     ; 2.111      ;
; -2.399 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][6]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.297     ; 2.134      ;
; -2.399 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.302     ; 2.129      ;
; -2.397 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.312     ; 2.117      ;
; -2.397 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][10] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.313     ; 2.116      ;
; -2.395 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][20] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.308     ; 2.119      ;
; -2.394 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][6]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.287     ; 2.139      ;
; -2.392 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][20]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.318     ; 2.106      ;
; -2.391 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.289     ; 2.134      ;
; -2.390 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][1]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.285     ; 2.137      ;
; -2.389 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][14] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.267     ; 2.154      ;
; -2.389 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][19] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.267     ; 2.154      ;
; -2.389 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][23] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.267     ; 2.154      ;
; -2.387 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][20]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.308     ; 2.111      ;
; -2.384 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.309     ; 2.107      ;
; -2.384 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][23]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.309     ; 2.107      ;
; -2.384 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.309     ; 2.107      ;
; -2.384 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][27]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.309     ; 2.107      ;
; -2.381 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][13] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.291     ; 2.122      ;
; -2.379 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][15]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.112      ;
; -2.379 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][23]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.112      ;
; -2.379 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.112      ;
; -2.379 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][27]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.112      ;
; -2.377 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][5]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.296     ; 2.113      ;
; -2.377 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.296     ; 2.113      ;
; -2.377 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][26]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.300     ; 2.109      ;
; -2.376 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][28] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.299     ; 2.109      ;
; -2.376 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][13] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.281     ; 2.127      ;
; -2.373 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][2]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.305     ; 2.100      ;
; -2.372 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][5]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.286     ; 2.118      ;
; -2.372 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.286     ; 2.118      ;
; -2.371 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][28] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.289     ; 2.114      ;
; -2.370 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][14] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.334     ; 2.068      ;
; -2.370 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][1]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.295     ; 2.107      ;
; -2.369 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.292     ; 2.109      ;
; -2.369 ; Arena_Control:inst1|Arena_controlLines[6] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][8]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.324     ; 2.077      ;
; -2.365 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][14] ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.324     ; 2.073      ;
; -2.364 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][8]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.314     ; 2.082      ;
; -2.361 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][7]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.305     ; 2.088      ;
; -2.361 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][8]  ; DRAM_DQ[10]  ; Arena_clk   ; 1.000        ; -1.305     ; 2.088      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_DQ[0]'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -2.401 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.860     ; 1.640      ;
; -2.346 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.855     ; 1.590      ;
; -2.302 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.854     ; 1.546      ;
; -2.195 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.859     ; 1.434      ;
; -2.125 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.850     ; 1.373      ;
; -2.050 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.851     ; 1.298      ;
; -1.967 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.988     ; 1.066      ;
; -1.967 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.979     ; 1.075      ;
; -1.957 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.983     ; 1.061      ;
; -1.953 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.984     ; 1.077      ;
; -1.922 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.989     ; 1.041      ;
; -1.731 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.690     ; 1.640      ;
; -1.676 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.685     ; 1.590      ;
; -1.632 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.684     ; 1.546      ;
; -1.525 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.689     ; 1.434      ;
; -1.518 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.500        ; -0.980     ; 0.646      ;
; -1.455 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.680     ; 1.373      ;
; -1.380 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.681     ; 1.298      ;
; -1.297 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.818     ; 1.066      ;
; -1.297 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.809     ; 1.075      ;
; -1.287 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.813     ; 1.061      ;
; -1.283 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.814     ; 1.077      ;
; -1.252 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.819     ; 1.041      ;
; -0.848 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 1.000        ; -0.810     ; 0.646      ;
; -0.781 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; -0.170     ; 0.710      ;
; -0.482 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; -0.170     ; 0.399      ;
; -0.441 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 0.170      ; 0.710      ;
; -0.395 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; -0.170     ; 0.333      ;
; -0.142 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 0.170      ; 0.399      ;
; -0.111 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.710      ;
; -0.111 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.710      ;
; -0.069 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.060      ; 2.216      ;
; -0.055 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 0.170      ; 0.333      ;
; -0.015 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.059      ; 2.182      ;
; -0.012 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.189      ; 2.299      ;
; 0.030  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.188      ; 2.257      ;
; 0.101  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.230      ; 2.216      ;
; 0.155  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.229      ; 2.182      ;
; 0.158  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.359      ; 2.299      ;
; 0.188  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.399      ;
; 0.188  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.399      ;
; 0.200  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.500        ; 2.358      ; 2.257      ;
; 0.275  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.333      ;
; 0.275  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 0.000      ; 0.333      ;
; 0.431  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.060      ; 2.216      ;
; 0.485  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.059      ; 2.182      ;
; 0.488  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.189      ; 2.299      ;
; 0.530  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.188      ; 2.257      ;
; 0.601  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.230      ; 2.216      ;
; 0.655  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.229      ; 2.182      ;
; 0.658  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.359      ; 2.299      ;
; 0.700  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 1.000        ; 2.358      ; 2.257      ;
; 1.285  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.500        ; 2.189      ; 1.002      ;
; 1.455  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.500        ; 2.359      ; 1.002      ;
; 1.785  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 1.000        ; 2.189      ; 1.002      ;
; 1.955  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 1.000        ; 2.359      ; 1.002      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DRAM_DQ[10]'                                                                                                       ;
+-------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.220 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 3.043      ; 2.581      ;
; 0.345 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 2.859      ; 2.619      ;
; 0.412 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 2.869      ; 2.546      ;
; 0.439 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 2.680      ; 2.380      ;
; 0.450 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 2.319      ; 1.970      ;
; 0.452 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 2.319      ; 1.963      ;
; 0.468 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 2.320      ; 1.963      ;
; 0.559 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.500        ; 3.048      ; 2.621      ;
; 0.720 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 3.043      ; 2.581      ;
; 0.845 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 2.859      ; 2.619      ;
; 0.912 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 2.869      ; 2.546      ;
; 0.939 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 2.680      ; 2.380      ;
; 0.950 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 2.319      ; 1.970      ;
; 0.952 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 2.319      ; 1.963      ;
; 0.968 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 2.320      ; 1.963      ;
; 1.059 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 1.000        ; 3.048      ; 2.621      ;
+-------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_DQ[0]'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -1.717 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.000        ; 2.359      ; 0.642      ;
; -1.547 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; 0.000        ; 2.189      ; 0.642      ;
; -1.217 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; -0.500       ; 2.359      ; 0.642      ;
; -1.047 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]  ; -0.500       ; 2.189      ; 0.642      ;
; -0.211 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.230      ; 2.019      ;
; -0.203 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.358      ; 2.155      ;
; -0.182 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.359      ; 2.177      ;
; -0.135 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.229      ; 2.094      ;
; -0.041 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.060      ; 2.019      ;
; -0.033 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.188      ; 2.155      ;
; -0.012 ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.189      ; 2.177      ;
; 0.035  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 2.059      ; 2.094      ;
; 0.289  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.230      ; 2.019      ;
; 0.297  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.358      ; 2.155      ;
; 0.318  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.359      ; 2.177      ;
; 0.333  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.333      ;
; 0.333  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.333      ;
; 0.365  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.229      ; 2.094      ;
; 0.399  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.399      ;
; 0.399  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.399      ;
; 0.459  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.060      ; 2.019      ;
; 0.467  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.188      ; 2.155      ;
; 0.488  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.189      ; 2.177      ;
; 0.535  ; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 2.059      ; 2.094      ;
; 0.663  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 0.170      ; 0.333      ;
; 0.710  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.710      ;
; 0.710  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; 0.000        ; 0.000      ; 0.710      ;
; 0.729  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 0.170      ; 0.399      ;
; 1.003  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; -0.170     ; 0.333      ;
; 1.040  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; 0.170      ; 0.710      ;
; 1.069  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; -0.170     ; 0.399      ;
; 1.155  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.684     ; 0.471      ;
; 1.284  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.689     ; 0.595      ;
; 1.356  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.690     ; 0.666      ;
; 1.380  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; SRAM_DQ[0]                                              ; SRAM_DQ[0]  ; -0.500       ; -0.170     ; 0.710      ;
; 1.456  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.810     ; 0.646      ;
; 1.526  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.819     ; 0.707      ;
; 1.537  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.685     ; 0.852      ;
; 1.619  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.681     ; 0.938      ;
; 1.633  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.814     ; 0.819      ;
; 1.635  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.818     ; 0.817      ;
; 1.637  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.680     ; 0.957      ;
; 1.694  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.809     ; 0.885      ;
; 1.733  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; 0.000        ; -0.813     ; 0.920      ;
; 1.825  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.854     ; 0.471      ;
; 1.954  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.859     ; 0.595      ;
; 2.026  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.860     ; 0.666      ;
; 2.126  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.980     ; 0.646      ;
; 2.196  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.989     ; 0.707      ;
; 2.207  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.855     ; 0.852      ;
; 2.289  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.851     ; 0.938      ;
; 2.303  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.984     ; 0.819      ;
; 2.305  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.988     ; 0.817      ;
; 2.307  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.850     ; 0.957      ;
; 2.364  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.979     ; 0.885      ;
; 2.403  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; DRAM_DQ[10]                                             ; SRAM_DQ[0]  ; -0.500       ; -0.983     ; 0.920      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.377 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.569      ; 0.344      ;
; -1.375 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.569      ; 0.346      ;
; -1.371 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.569      ; 0.350      ;
; -1.204 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.569      ; 0.517      ;
; -1.157 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][30] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.564      ; 0.559      ;
; -1.038 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][27]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.560      ; 0.674      ;
; -1.005 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][31]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.565      ; 0.712      ;
; -0.959 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.573      ; 0.766      ;
; -0.957 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][25]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.595      ; 0.790      ;
; -0.937 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.591      ; 0.806      ;
; -0.936 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.543      ; 0.759      ;
; -0.934 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.588      ; 0.806      ;
; -0.932 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.581      ; 0.801      ;
; -0.932 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.581      ; 0.801      ;
; -0.924 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.569      ; 0.797      ;
; -0.921 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][11]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.569      ; 0.800      ;
; -0.920 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.566      ; 0.798      ;
; -0.914 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][29]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.568      ; 0.806      ;
; -0.910 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.571      ; 0.813      ;
; -0.908 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.571      ; 0.815      ;
; -0.904 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.562      ; 0.810      ;
; -0.901 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.556      ; 0.807      ;
; -0.900 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.562      ; 0.814      ;
; -0.896 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.828      ;
; -0.896 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.828      ;
; -0.894 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.588      ; 0.846      ;
; -0.891 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.588      ; 0.849      ;
; -0.885 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.575      ; 0.842      ;
; -0.884 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.587      ; 0.855      ;
; -0.882 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.575      ; 0.845      ;
; -0.877 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.569      ; 0.344      ;
; -0.875 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.569      ; 0.346      ;
; -0.871 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.569      ; 0.350      ;
; -0.870 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.571      ; 0.853      ;
; -0.870 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.571      ; 0.853      ;
; -0.860 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][28] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.570      ; 0.862      ;
; -0.858 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][28]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.570      ; 0.864      ;
; -0.845 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][24]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.566      ; 0.873      ;
; -0.809 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.571      ; 0.914      ;
; -0.808 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.551      ; 0.895      ;
; -0.807 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.571      ; 0.916      ;
; -0.801 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.923      ;
; -0.799 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.925      ;
; -0.795 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.573      ; 0.930      ;
; -0.791 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.573      ; 0.934      ;
; -0.791 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.588      ; 0.949      ;
; -0.790 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.588      ; 0.950      ;
; -0.783 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.584      ; 0.953      ;
; -0.783 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.584      ; 0.953      ;
; -0.782 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][20] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.551      ; 0.921      ;
; -0.782 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.572      ; 0.942      ;
; -0.781 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][1]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.570      ; 0.941      ;
; -0.780 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.572      ; 0.944      ;
; -0.779 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.570      ; 0.943      ;
; -0.779 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.566      ; 0.939      ;
; -0.779 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.585      ; 0.958      ;
; -0.779 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.571      ; 0.944      ;
; -0.779 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][20]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.551      ; 0.924      ;
; -0.776 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.570      ; 0.946      ;
; -0.775 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.570      ; 0.947      ;
; -0.771 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][13]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.953      ;
; -0.770 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.571      ; 0.953      ;
; -0.766 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.543      ; 0.929      ;
; -0.764 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.587      ; 0.975      ;
; -0.763 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.587      ; 0.976      ;
; -0.759 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.965      ;
; -0.758 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 0.966      ;
; -0.755 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.587      ; 0.984      ;
; -0.749 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.590      ; 0.993      ;
; -0.748 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.590      ; 0.994      ;
; -0.747 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.568      ; 0.973      ;
; -0.741 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.566      ; 0.977      ;
; -0.741 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.567      ; 0.978      ;
; -0.739 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][17] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.558      ; 0.971      ;
; -0.739 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.566      ; 0.979      ;
; -0.738 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.567      ; 0.981      ;
; -0.726 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.562      ; 0.988      ;
; -0.726 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.562      ; 0.988      ;
; -0.723 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.556      ; 0.985      ;
; -0.722 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.556      ; 0.986      ;
; -0.721 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][18] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.567      ; 0.998      ;
; -0.719 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][18] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.567      ; 1.000      ;
; -0.717 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.587      ; 1.022      ;
; -0.716 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.593      ; 1.029      ;
; -0.715 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.562      ; 0.999      ;
; -0.715 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.551      ; 0.988      ;
; -0.715 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.587      ; 1.024      ;
; -0.715 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.593      ; 1.030      ;
; -0.712 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.562      ; 1.002      ;
; -0.712 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.556      ; 0.996      ;
; -0.711 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 1.013      ;
; -0.711 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.572      ; 1.013      ;
; -0.710 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][4]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.554      ; 0.996      ;
; -0.709 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.554      ; 0.997      ;
; -0.709 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.556      ; 0.999      ;
; -0.708 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][2]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.554      ; 0.998      ;
; -0.704 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.569      ; 0.517      ;
; -0.702 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.590      ; 1.040      ;
; -0.700 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.554      ; 1.006      ;
; -0.699 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][10] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.554      ; 1.007      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                            ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                      ; Launch Clock                                            ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.167 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.057      ; 0.890      ;
; -1.044 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.990      ; 0.946      ;
; -0.836 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.989      ; 1.153      ;
; -0.793 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.982      ; 1.189      ;
; -0.684 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.039      ; 1.355      ;
; -0.667 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.057      ; 0.890      ;
; -0.593 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.039      ; 1.446      ;
; -0.544 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.990      ; 0.946      ;
; -0.400 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.035      ; 1.635      ;
; -0.381 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.040      ; 1.659      ;
; -0.377 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.052      ; 1.675      ;
; -0.364 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.052      ; 1.688      ;
; -0.360 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.028      ; 1.668      ;
; -0.336 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.989      ; 1.153      ;
; -0.325 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.035      ; 1.710      ;
; -0.293 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.982      ; 1.189      ;
; -0.240 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.045      ; 1.805      ;
; -0.240 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.954      ; 1.714      ;
; -0.199 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.969      ; 1.770      ;
; -0.189 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.032      ; 1.843      ;
; -0.184 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.039      ; 1.355      ;
; -0.176 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.025      ; 1.849      ;
; -0.173 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.042      ; 1.869      ;
; -0.093 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.039      ; 1.446      ;
; -0.085 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.028      ; 1.943      ;
; -0.074 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.039      ; 1.965      ;
; -0.045 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.009      ; 1.964      ;
; -0.029 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.044      ; 2.015      ;
; -0.026 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.039      ; 2.013      ;
; 0.084  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.998      ; 2.082      ;
; 0.100  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.035      ; 1.635      ;
; 0.119  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.040      ; 1.659      ;
; 0.121  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.960      ; 2.081      ;
; 0.123  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.052      ; 1.675      ;
; 0.136  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.052      ; 1.688      ;
; 0.140  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.028      ; 1.668      ;
; 0.150  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.983      ; 2.133      ;
; 0.175  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.035      ; 1.710      ;
; 0.255  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.127      ; 2.382      ;
; 0.260  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.045      ; 1.805      ;
; 0.260  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.954      ; 1.714      ;
; 0.265  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.026      ; 2.291      ;
; 0.301  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.969      ; 1.770      ;
; 0.311  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.032      ; 1.843      ;
; 0.324  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.025      ; 1.849      ;
; 0.327  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.042      ; 1.869      ;
; 0.398  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.037      ; 2.435      ;
; 0.415  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.028      ; 1.943      ;
; 0.426  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.039      ; 1.965      ;
; 0.455  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.009      ; 1.964      ;
; 0.471  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.044      ; 2.015      ;
; 0.474  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.039      ; 2.013      ;
; 0.495  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.022      ; 2.517      ;
; 0.584  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.998      ; 2.082      ;
; 0.618  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.999      ; 2.617      ;
; 0.621  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.960      ; 2.081      ;
; 0.633  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 2.032      ; 2.665      ;
; 0.650  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.983      ; 2.133      ;
; 0.708  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.655      ; 0.863      ;
; 0.755  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.127      ; 2.382      ;
; 0.765  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.026      ; 2.291      ;
; 0.814  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.433      ; 0.747      ;
; 0.898  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.037      ; 2.435      ;
; 0.902  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.629      ; 1.031      ;
; 0.944  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.593      ; 1.037      ;
; 0.995  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.022      ; 2.517      ;
; 1.022  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.507      ; 1.029      ;
; 1.044  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.642      ; 1.186      ;
; 1.083  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.574      ; 1.157      ;
; 1.093  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.573      ; 1.166      ;
; 1.102  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.558      ; 1.160      ;
; 1.117  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.618      ; 1.235      ;
; 1.118  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.632      ; 1.250      ;
; 1.118  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.999      ; 2.617      ;
; 1.127  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.636      ; 1.263      ;
; 1.133  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 2.032      ; 2.665      ;
; 1.149  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.619      ; 1.268      ;
; 1.151  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.436      ; 1.087      ;
; 1.161  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.177      ; 0.838      ;
; 1.166  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.581      ; 1.247      ;
; 1.175  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.559      ; 1.234      ;
; 1.194  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.667      ; 1.361      ;
; 1.212  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.572      ; 1.284      ;
; 1.244  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.177      ; 0.921      ;
; 1.253  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.227      ; 0.980      ;
; 1.253  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.606      ; 1.359      ;
; 1.273  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.625      ; 1.398      ;
; 1.279  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.618      ; 1.397      ;
; 1.290  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.642      ; 1.432      ;
; 1.306  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.571      ; 1.377      ;
; 1.312  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.580      ; 1.392      ;
; 1.328  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.575      ; 1.403      ;
; 1.365  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.594      ; 1.459      ;
; 1.365  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.429      ; 1.294      ;
; 1.385  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.422      ; 1.307      ;
; 1.415  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.654      ; 1.569      ;
; 1.415  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.232      ; 1.147      ;
; 1.442  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.629      ; 1.571      ;
; 1.442  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.599      ; 1.541      ;
; 1.444  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.178      ; 1.122      ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                               ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.721 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.715      ; 0.994      ;
; -0.682 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.812      ; 1.130      ;
; -0.593 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.812      ; 1.219      ;
; -0.587 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.727      ; 1.140      ;
; -0.571 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.796      ; 1.225      ;
; -0.569 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.772      ; 1.203      ;
; -0.561 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.704      ; 1.143      ;
; -0.552 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.910      ; 1.358      ;
; -0.548 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.606      ; 1.058      ;
; -0.532 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.801      ; 1.269      ;
; -0.507 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.651      ; 1.144      ;
; -0.502 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.649      ; 1.147      ;
; -0.447 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.566      ; 1.119      ;
; -0.441 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.625      ; 1.184      ;
; -0.431 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.777      ; 1.346      ;
; -0.369 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.716      ; 1.347      ;
; -0.355 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.525      ; 1.170      ;
; -0.312 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.637      ; 1.325      ;
; -0.300 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.565      ; 1.265      ;
; -0.280 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.567      ; 1.287      ;
; -0.246 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.550      ; 1.304      ;
; -0.222 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.639      ; 1.417      ;
; -0.221 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.715      ; 0.994      ;
; -0.207 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.617      ; 1.410      ;
; -0.202 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.515      ; 1.313      ;
; -0.202 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.483      ; 1.281      ;
; -0.182 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.451      ; 1.269      ;
; -0.182 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.812      ; 1.130      ;
; -0.145 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.624      ; 1.479      ;
; -0.136 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.561      ; 1.425      ;
; -0.123 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][12]  ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.049      ; 0.926      ;
; -0.117 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.050      ; 0.933      ;
; -0.093 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.812      ; 1.219      ;
; -0.087 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.727      ; 1.140      ;
; -0.084 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.050      ; 0.966      ;
; -0.071 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.796      ; 1.225      ;
; -0.069 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.772      ; 1.203      ;
; -0.061 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.704      ; 1.143      ;
; -0.057 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.057      ; 1.000      ;
; -0.052 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.910      ; 1.358      ;
; -0.051 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.364      ; 1.313      ;
; -0.048 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.606      ; 1.058      ;
; -0.032 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.801      ; 1.269      ;
; -0.022 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.410      ; 1.388      ;
; -0.007 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.651      ; 1.144      ;
; -0.006 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.032      ; 1.026      ;
; -0.003 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.652      ; 1.649      ;
; -0.002 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.649      ; 1.147      ;
; 0.035  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.055      ; 1.090      ;
; 0.038  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[9]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.095      ; 1.133      ;
; 0.040  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][6]   ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.045      ; 1.085      ;
; 0.053  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.566      ; 1.119      ;
; 0.059  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.625      ; 1.184      ;
; 0.060  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.055      ; 1.115      ;
; 0.063  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.051      ; 1.114      ;
; 0.069  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.777      ; 1.346      ;
; 0.070  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][20]  ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.057      ; 1.127      ;
; 0.072  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][1]   ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.050      ; 1.122      ;
; 0.082  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[26] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.091      ; 1.173      ;
; 0.089  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.033      ; 1.122      ;
; 0.102  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][2]   ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.045      ; 1.147      ;
; 0.103  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][6]   ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.045      ; 1.148      ;
; 0.111  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.108      ; 1.219      ;
; 0.118  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_sign_conv_A[7]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.045      ; 1.163      ;
; 0.118  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.030      ; 1.148      ;
; 0.118  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][12]  ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.049      ; 1.167      ;
; 0.124  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][11] ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.042      ; 1.166      ;
; 0.126  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.032      ; 1.158      ;
; 0.131  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.716      ; 1.347      ;
; 0.141  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.041      ; 1.182      ;
; 0.145  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.525      ; 1.170      ;
; 0.159  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][2]  ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.045      ; 1.204      ;
; 0.163  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][21]  ; Arena_ALU:inst3|Arena_sign_conv_A[21] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.027      ; 1.190      ;
; 0.164  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][12]  ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.049      ; 1.213      ;
; 0.167  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.390      ; 1.557      ;
; 0.176  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.041      ; 1.217      ;
; 0.185  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.108      ; 1.293      ;
; 0.188  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.637      ; 1.325      ;
; 0.192  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.027      ; 1.219      ;
; 0.193  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][25]  ; Arena_ALU:inst3|Arena_sign_conv_B[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.107      ; 1.300      ;
; 0.196  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[12] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.039      ; 1.235      ;
; 0.199  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.030      ; 1.229      ;
; 0.200  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.565      ; 1.265      ;
; 0.202  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[6]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.051      ; 1.253      ;
; 0.215  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][31]  ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.023      ; 1.238      ;
; 0.217  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][31]  ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.046      ; 1.263      ;
; 0.220  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.567      ; 1.287      ;
; 0.221  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.027      ; 1.248      ;
; 0.222  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_B[5]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.048      ; 1.270      ;
; 0.229  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][2]  ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.048      ; 1.277      ;
; 0.230  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][13] ; Arena_ALU:inst3|Arena_sign_conv_A[13] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.059      ; 1.289      ;
; 0.232  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_B[5]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.048      ; 1.280      ;
; 0.239  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.054      ; 1.293      ;
; 0.241  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[18] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.050      ; 1.291      ;
; 0.243  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.106      ; 1.349      ;
; 0.244  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[9]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.095      ; 1.339      ;
; 0.245  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][23] ; Arena_ALU:inst3|Arena_sign_conv_A[23] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.043      ; 1.288      ;
; 0.254  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.500       ; 1.550      ; 1.304      ;
; 0.256  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][5]   ; Arena_ALU:inst3|Arena_sign_conv_B[5]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.043      ; 1.299      ;
; 0.259  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][23]  ; Arena_ALU:inst3|Arena_sign_conv_A[23] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0.000        ; 1.043      ; 1.302      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DRAM_DQ[10]'                                                                                                         ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.462 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 3.043      ; 2.581      ;
; -0.427 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 3.048      ; 2.621      ;
; -0.357 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 2.320      ; 1.963      ;
; -0.356 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 2.319      ; 1.963      ;
; -0.349 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 2.319      ; 1.970      ;
; -0.323 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 2.869      ; 2.546      ;
; -0.300 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 2.680      ; 2.380      ;
; -0.240 ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; 0.000        ; 2.859      ; 2.619      ;
; 0.038  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[1]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 3.043      ; 2.581      ;
; 0.073  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_aluOP[2]        ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 3.048      ; 2.621      ;
; 0.143  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[4] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 2.320      ; 1.963      ;
; 0.144  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[1] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 2.319      ; 1.963      ;
; 0.151  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[5] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 2.319      ; 1.970      ;
; 0.177  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[6] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 2.869      ; 2.546      ;
; 0.200  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[3] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 2.680      ; 2.380      ;
; 0.260  ; DRAM_DQ[10] ; Arena_Control:inst1|Arena_controlLines[0] ; DRAM_DQ[10]  ; DRAM_DQ[10] ; -0.500       ; 2.859      ; 2.619      ;
+--------+-------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.390 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.831      ; 1.441      ;
; -0.340 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.122      ; 1.782      ;
; -0.308 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.831      ; 1.523      ;
; -0.281 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3175 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.688      ; 1.407      ;
; -0.276 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3175 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.688      ; 1.412      ;
; -0.272 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5351 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.949      ; 1.677      ;
; -0.271 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.832      ; 1.561      ;
; -0.269 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.833      ; 1.564      ;
; -0.267 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5351 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.949      ; 1.682      ;
; -0.254 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~428  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.977      ; 1.723      ;
; -0.229 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.952      ; 1.723      ;
; -0.223 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5223 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.784      ; 1.561      ;
; -0.219 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5863 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.896      ; 1.677      ;
; -0.218 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5223 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.784      ; 1.566      ;
; -0.214 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5863 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.896      ; 1.682      ;
; -0.191 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.122      ; 1.931      ;
; -0.180 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.827      ; 1.647      ;
; -0.173 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.825      ; 1.652      ;
; -0.157 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4007 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.751      ; 1.594      ;
; -0.153 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3495 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.745      ; 1.592      ;
; -0.152 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4007 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.751      ; 1.599      ;
; -0.148 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3495 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.745      ; 1.597      ;
; -0.142 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2464 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.792      ; 1.650      ;
; -0.142 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3687 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.664      ; 1.522      ;
; -0.137 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3687 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.664      ; 1.527      ;
; -0.134 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.832      ; 1.698      ;
; -0.132 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.827      ; 1.695      ;
; -0.128 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.833      ; 1.705      ;
; -0.124 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3695 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.562      ; 1.438      ;
; -0.118 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.858      ; 1.740      ;
; -0.117 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~422  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.769      ; 1.652      ;
; -0.111 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.812      ; 1.701      ;
; -0.110 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~428  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.977      ; 1.867      ;
; -0.106 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.810      ; 1.704      ;
; -0.099 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1440 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.674      ; 1.575      ;
; -0.098 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][21] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.970      ; 1.872      ;
; -0.090 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.812      ; 1.722      ;
; -0.088 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4518 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.725      ; 1.637      ;
; -0.087 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.910      ; 1.823      ;
; -0.078 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.119      ; 2.041      ;
; -0.077 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7591 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.987      ; 1.910      ;
; -0.075 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5735 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.639      ; 1.564      ;
; -0.073 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.115      ; 2.042      ;
; -0.072 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][13]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6509 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.827      ; 1.755      ;
; -0.072 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7591 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.987      ; 1.915      ;
; -0.071 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][1]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.933      ; 1.862      ;
; -0.070 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5735 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.639      ; 1.569      ;
; -0.068 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.115      ; 2.047      ;
; -0.066 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3183 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.504      ; 1.438      ;
; -0.066 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][1]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.958      ; 1.892      ;
; -0.064 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.887      ; 1.823      ;
; -0.060 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2464 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.792      ; 1.732      ;
; -0.057 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][21] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.996      ; 1.939      ;
; -0.055 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~928  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.911      ; 1.856      ;
; -0.049 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2671 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.488      ; 1.439      ;
; -0.048 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.792      ; 1.744      ;
; -0.047 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2663 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.497      ; 1.450      ;
; -0.047 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][21]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.974      ; 1.927      ;
; -0.042 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.115      ; 2.073      ;
; -0.042 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2663 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.497      ; 1.455      ;
; -0.040 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.973      ; 1.933      ;
; -0.036 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.858      ; 1.822      ;
; -0.035 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6063 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.960      ; 1.925      ;
; -0.035 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.827      ; 1.792      ;
; -0.030 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5877 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.000      ; 1.970      ;
; -0.027 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.825      ; 1.798      ;
; -0.023 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2159 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.460      ; 1.437      ;
; -0.023 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][1]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.958      ; 1.935      ;
; -0.021 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2464 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.794      ; 1.773      ;
; -0.017 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1440 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.674      ; 1.657      ;
; -0.015 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7613 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.850      ; 1.835      ;
; -0.013 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6759 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.788      ; 1.775      ;
; -0.008 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~446  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.773      ; 1.765      ;
; -0.008 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6759 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.788      ; 1.780      ;
; 0.002  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8108 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.861      ; 1.863      ;
; 0.002  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][1]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.933      ; 1.935      ;
; 0.003  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.860      ; 1.863      ;
; 0.005  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4709 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.756      ; 1.761      ;
; 0.007  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][1]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.949      ; 1.956      ;
; 0.008  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.126      ; 2.134      ;
; 0.009  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][9]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.829      ; 1.838      ;
; 0.014  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.516      ; 1.530      ;
; 0.015  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4709 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.756      ; 1.771      ;
; 0.016  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4711 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.614      ; 1.630      ;
; 0.018  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][13]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~621  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.534      ; 1.552      ;
; 0.019  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.516      ; 1.535      ;
; 0.021  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.811      ; 1.832      ;
; 0.021  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4711 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.614      ; 1.635      ;
; 0.022  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1440 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.676      ; 1.698      ;
; 0.024  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][2]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~418  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.805      ; 1.829      ;
; 0.025  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][0]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.824      ; 1.849      ;
; 0.026  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2087 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.282      ; 1.308      ;
; 0.027  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~442  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.892      ; 1.919      ;
; 0.027  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][9]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4713 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.817      ; 1.844      ;
; 0.027  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~928  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.911      ; 1.938      ;
; 0.029  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.808      ; 1.837      ;
; 0.031  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2087 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.282      ; 1.313      ;
; 0.034  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][18] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5554 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.943      ; 1.977      ;
; 0.034  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~445  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 2.126      ; 2.160      ;
; 0.036  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][0]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5344 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.811      ; 1.847      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DRAM_DQ[10]'                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; DRAM_DQ[10] ; Rise       ; DRAM_DQ[10]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Fall       ; Arena_Control:inst1|Arena_controlLines[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; DRAM_DQ[10]|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; DRAM_DQ[10]|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_aluOP[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[3]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[3]|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[4]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[4]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[5]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[5]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[6]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Arena_controlLines[6]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~0|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_DQ[10] ; Rise       ; inst1|Mux9~1|datac                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_DQ[0]'                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; SRAM_DQ[0] ; Rise       ; SRAM_DQ[0]                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; ALUCntrl_VHDL|Mux13~2|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; ALUCntrl_VHDL|Mux13~2|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_DQ[0] ; Rise       ; SRAM_DQ[0]|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_DQ[0] ; Rise       ; SRAM_DQ[0]|combout                                      ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[16]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[16]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[17]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[17]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[18]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[18]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[19]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[19]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[20]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[20]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[21]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[21]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[22]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[22]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[23]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[23]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[24]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[24]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[25]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[25]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[26]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[26]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[27]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[27]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[28]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[28]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[29]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[29]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[30]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[30]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[31]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[31]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; PC[9]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; PC[9]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][27] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button ; Rise       ; Arena_button                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_button ; Fall       ; Arena_ProgramCounter_32bit:Instruction_Input|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clkout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clk_delay_ctrl|clkout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Arena_button~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Arena_button~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button ; Rise       ; Instruction_Input|Arena_32bitOutput[20]|clk                        ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]'                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_ALU_Zero            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_ALU_Zero            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Fall       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datac            ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                            ;
+-----------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port             ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.101 ; 5.101 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 1.490 ; 1.490 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.937 ; 3.937 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.101 ; 5.101 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.266 ; 4.266 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.541 ; 3.541 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.052 ; 4.052 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.802 ; 4.802 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.014 ; 4.014 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.454 ; 4.454 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.213 ; 4.213 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.327 ; 4.327 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.267 ; 4.267 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.995 ; 3.995 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.262 ; 3.262 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.313 ; 4.313 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.924 ; 4.924 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.715 ; 6.715 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.324 ; 3.324 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.910 ; 5.910 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.715 ; 6.715 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.915 ; 5.915 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.769 ; 5.769 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.845 ; 5.845 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.623 ; 6.623 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.555 ; 5.555 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.085 ; 6.085 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.614 ; 5.614 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.814 ; 5.814 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.793 ; 5.793 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.873 ; 5.873 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.253 ; 5.253 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.701 ; 5.701 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.193 ; 6.193 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; Arena_octalBits[*]    ; Arena_button                                            ; 1.043 ; 1.043 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[0]   ; Arena_button                                            ; 1.043 ; 1.043 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[1]   ; Arena_button                                            ; 0.783 ; 0.783 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[2]   ; Arena_button                                            ; 0.808 ; 0.808 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[3]   ; Arena_button                                            ; 0.077 ; 0.077 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[4]   ; Arena_button                                            ; 0.107 ; 0.107 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[5]   ; Arena_button                                            ; 0.063 ; 0.063 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[6]   ; Arena_button                                            ; 0.117 ; 0.117 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[7]   ; Arena_button                                            ; 0.880 ; 0.880 ; Fall       ; Arena_button                                            ;
; Arena_octalOpcode[*]  ; Arena_button                                            ; 1.550 ; 1.550 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[0] ; Arena_button                                            ; 1.550 ; 1.550 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[1] ; Arena_button                                            ; 1.523 ; 1.523 ; Fall       ; Arena_button                                            ;
; DRAM_DQ[*]            ; Arena_clk                                               ; 4.975 ; 4.975 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[0]           ; Arena_clk                                               ; 4.680 ; 4.680 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[1]           ; Arena_clk                                               ; 4.565 ; 4.565 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[2]           ; Arena_clk                                               ; 4.605 ; 4.605 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[3]           ; Arena_clk                                               ; 4.694 ; 4.694 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[4]           ; Arena_clk                                               ; 4.975 ; 4.975 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[5]           ; Arena_clk                                               ; 2.784 ; 2.784 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[6]           ; Arena_clk                                               ; 2.614 ; 2.614 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[7]           ; Arena_clk                                               ; 2.713 ; 2.713 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[8]           ; Arena_clk                                               ; 3.237 ; 3.237 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[9]           ; Arena_clk                                               ; 3.218 ; 3.218 ; Fall       ; Arena_clk                                               ;
; SRAM_DQ[*]            ; Arena_clk                                               ; 4.904 ; 4.904 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[0]           ; Arena_clk                                               ; 1.743 ; 1.743 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[1]           ; Arena_clk                                               ; 4.686 ; 4.686 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[2]           ; Arena_clk                                               ; 4.294 ; 4.294 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[3]           ; Arena_clk                                               ; 4.377 ; 4.377 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[4]           ; Arena_clk                                               ; 4.523 ; 4.523 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[5]           ; Arena_clk                                               ; 4.482 ; 4.482 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[6]           ; Arena_clk                                               ; 4.491 ; 4.491 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[7]           ; Arena_clk                                               ; 4.000 ; 4.000 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[8]           ; Arena_clk                                               ; 4.456 ; 4.456 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[9]           ; Arena_clk                                               ; 4.320 ; 4.320 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[10]          ; Arena_clk                                               ; 4.389 ; 4.389 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[11]          ; Arena_clk                                               ; 4.661 ; 4.661 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[12]          ; Arena_clk                                               ; 4.904 ; 4.904 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[13]          ; Arena_clk                                               ; 4.405 ; 4.405 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[14]          ; Arena_clk                                               ; 4.373 ; 4.373 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[15]          ; Arena_clk                                               ; 4.896 ; 4.896 ; Fall       ; Arena_clk                                               ;
; DRAM_DQ[*]            ; DRAM_DQ[10]                                             ; 3.097 ; 3.097 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[10]          ; DRAM_DQ[10]                                             ; 0.280 ; 0.280 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[11]          ; DRAM_DQ[10]                                             ; 3.097 ; 3.097 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[12]          ; DRAM_DQ[10]                                             ; 2.637 ; 2.637 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[13]          ; DRAM_DQ[10]                                             ; 2.832 ; 2.832 ; Fall       ; DRAM_DQ[10]                                             ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 3.704 ; 3.704 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.569 ; 0.569 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 3.158 ; 3.158 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 3.704 ; 3.704 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; 3.469 ; 3.469 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; 3.097 ; 3.097 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; 3.016 ; 3.016 ; Rise       ; SRAM_DQ[0]                                              ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 3.534 ; 3.534 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.399 ; 0.399 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 2.988 ; 2.988 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 3.534 ; 3.534 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; 3.299 ; 3.299 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; 2.927 ; 2.927 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; 2.846 ; 2.846 ; Fall       ; SRAM_DQ[0]                                              ;
+-----------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port             ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.086 ; -1.086 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.086 ; -1.086 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.540 ; -3.540 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.737 ; -4.737 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.860 ; -3.860 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.163 ; -3.163 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.671 ; -3.671 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.395 ; -4.395 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.616 ; -3.616 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.988 ; -3.988 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.816 ; -3.816 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.918 ; -3.918 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.859 ; -3.859 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.599 ; -3.599 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.867 ; -2.867 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.554 ; -3.554 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.980 ; -2.980 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.461 ; -0.461 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.461 ; -0.461 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.092 ; -2.092 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.821 ; -2.821 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.623 ; -2.623 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.757 ; -1.757 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.135 ; -2.135 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.293 ; -3.293 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.380 ; -2.380 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.071 ; -3.071 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.817 ; -2.817 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.627 ; -2.627 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.873 ; -2.873 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.986 ; -2.986 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.789 ; -1.789 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.500 ; -2.500 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.981 ; -1.981 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; Arena_octalBits[*]    ; Arena_button                                            ; 0.806  ; 0.806  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[0]   ; Arena_button                                            ; -0.033 ; -0.033 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[1]   ; Arena_button                                            ; 0.090  ; 0.090  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[2]   ; Arena_button                                            ; 0.115  ; 0.115  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[3]   ; Arena_button                                            ; 0.806  ; 0.806  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[4]   ; Arena_button                                            ; 0.766  ; 0.766  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[5]   ; Arena_button                                            ; 0.646  ; 0.646  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[6]   ; Arena_button                                            ; 0.784  ; 0.784  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[7]   ; Arena_button                                            ; 0.197  ; 0.197  ; Fall       ; Arena_button                                            ;
; Arena_octalOpcode[*]  ; Arena_button                                            ; -0.190 ; -0.190 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[0] ; Arena_button                                            ; -0.199 ; -0.199 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[1] ; Arena_button                                            ; -0.190 ; -0.190 ; Fall       ; Arena_button                                            ;
; DRAM_DQ[*]            ; Arena_clk                                               ; -2.248 ; -2.248 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[0]           ; Arena_clk                                               ; -2.349 ; -2.349 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[1]           ; Arena_clk                                               ; -3.214 ; -3.214 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[2]           ; Arena_clk                                               ; -2.561 ; -2.561 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[3]           ; Arena_clk                                               ; -2.536 ; -2.536 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[4]           ; Arena_clk                                               ; -2.248 ; -2.248 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[5]           ; Arena_clk                                               ; -2.664 ; -2.664 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[6]           ; Arena_clk                                               ; -2.494 ; -2.494 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[7]           ; Arena_clk                                               ; -2.593 ; -2.593 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[8]           ; Arena_clk                                               ; -3.117 ; -3.117 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[9]           ; Arena_clk                                               ; -3.098 ; -3.098 ; Fall       ; Arena_clk                                               ;
; SRAM_DQ[*]            ; Arena_clk                                               ; -0.328 ; -0.328 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[0]           ; Arena_clk                                               ; -0.328 ; -0.328 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[1]           ; Arena_clk                                               ; -3.306 ; -3.306 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[2]           ; Arena_clk                                               ; -2.949 ; -2.949 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[3]           ; Arena_clk                                               ; -3.067 ; -3.067 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[4]           ; Arena_clk                                               ; -3.248 ; -3.248 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[5]           ; Arena_clk                                               ; -3.242 ; -3.242 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[6]           ; Arena_clk                                               ; -3.291 ; -3.291 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[7]           ; Arena_clk                                               ; -2.891 ; -2.891 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[8]           ; Arena_clk                                               ; -3.382 ; -3.382 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[9]           ; Arena_clk                                               ; -3.281 ; -3.281 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[10]          ; Arena_clk                                               ; -3.385 ; -3.385 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[11]          ; Arena_clk                                               ; -2.836 ; -2.836 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[12]          ; Arena_clk                                               ; -2.886 ; -2.886 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[13]          ; Arena_clk                                               ; -3.039 ; -3.039 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[14]          ; Arena_clk                                               ; -2.999 ; -2.999 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[15]          ; Arena_clk                                               ; -2.868 ; -2.868 ; Fall       ; Arena_clk                                               ;
; DRAM_DQ[*]            ; DRAM_DQ[10]                                             ; 0.462  ; 0.462  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[10]          ; DRAM_DQ[10]                                             ; 0.462  ; 0.462  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[11]          ; DRAM_DQ[10]                                             ; -1.527 ; -1.527 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[12]          ; DRAM_DQ[10]                                             ; -1.353 ; -1.353 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[13]          ; DRAM_DQ[10]                                             ; -2.374 ; -2.374 ; Fall       ; DRAM_DQ[10]                                             ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 0.041  ; 0.041  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.041  ; 0.041  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 0.015  ; 0.015  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; -0.003 ; -0.003 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; -2.302 ; -2.302 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; -0.340 ; -0.340 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; -0.332 ; -0.332 ; Rise       ; SRAM_DQ[0]                                              ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 0.211  ; 0.211  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.211  ; 0.211  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 0.185  ; 0.185  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 0.167  ; 0.167  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; -2.132 ; -2.132 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; -0.170 ; -0.170 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; -0.162 ; -0.162 ; Fall       ; SRAM_DQ[0]                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                             ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port        ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 3.336 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 3.336 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 3.336 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 3.336 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 2.581 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 2.581 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; result[*]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.223 ; 5.223 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[1]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.843 ; 4.843 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[2]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.831 ; 4.831 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[3]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.788 ; 4.788 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[4]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.249 ; 4.249 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[5]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.844 ; 4.844 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[6]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.831 ; 4.831 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[7]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.223 ; 5.223 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[8]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.140 ; 4.140 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[9]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.665 ; 3.665 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[10]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.317 ; 4.317 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[11]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.271 ; 4.271 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[12]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.950 ; 3.950 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[13]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.774 ; 3.774 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[14]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.266 ; 4.266 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[15]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.608 ; 3.608 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[16]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.838 ; 3.838 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[17]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.073 ; 4.073 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[18]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.940 ; 3.940 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[19]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.830 ; 3.830 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[20]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.899 ; 3.899 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[21]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.765 ; 3.765 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[22]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.734 ; 3.734 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[23]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.832 ; 3.832 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[24]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.872 ; 3.872 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[25]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.006 ; 4.006 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[26]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.640 ; 3.640 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[27]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.134 ; 4.134 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[28]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.736 ; 4.736 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[29]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.940 ; 3.940 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[30]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.077 ; 4.077 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[31]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.965 ; 3.965 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;       ; 2.581 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;       ; 2.581 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.887 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.887 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.877 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.887 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.887 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.877 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; DRAM_DQ[*]       ; Arena_button                                            ; 4.242 ; 4.242 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[0]      ; Arena_button                                            ; 3.531 ; 3.531 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[1]      ; Arena_button                                            ; 3.508 ; 3.508 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[2]      ; Arena_button                                            ; 3.562 ; 3.562 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[3]      ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[4]      ; Arena_button                                            ; 3.415 ; 3.415 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[5]      ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[6]      ; Arena_button                                            ; 3.418 ; 3.418 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[7]      ; Arena_button                                            ; 3.569 ; 3.569 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[8]      ; Arena_button                                            ; 3.545 ; 3.545 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[9]      ; Arena_button                                            ; 3.518 ; 3.518 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[10]     ; Arena_button                                            ; 4.242 ; 4.242 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[11]     ; Arena_button                                            ; 4.218 ; 4.218 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[12]     ; Arena_button                                            ; 4.160 ; 4.160 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[13]     ; Arena_button                                            ; 4.222 ; 4.222 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[14]     ; Arena_button                                            ; 4.222 ; 4.222 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[15]     ; Arena_button                                            ; 4.066 ; 4.066 ; Fall       ; Arena_button                                            ;
; SRAM_DQ[*]       ; Arena_button                                            ; 4.634 ; 4.634 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[0]      ; Arena_button                                            ; 4.595 ; 4.595 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[1]      ; Arena_button                                            ; 4.580 ; 4.580 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[2]      ; Arena_button                                            ; 4.600 ; 4.600 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[3]      ; Arena_button                                            ; 4.583 ; 4.583 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[4]      ; Arena_button                                            ; 4.614 ; 4.614 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[5]      ; Arena_button                                            ; 4.634 ; 4.634 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[6]      ; Arena_button                                            ; 3.737 ; 3.737 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[7]      ; Arena_button                                            ; 3.765 ; 3.765 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[8]      ; Arena_button                                            ; 3.689 ; 3.689 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[9]      ; Arena_button                                            ; 3.673 ; 3.673 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[10]     ; Arena_button                                            ; 3.674 ; 3.674 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[11]     ; Arena_button                                            ; 3.674 ; 3.674 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[12]     ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[13]     ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[14]     ; Arena_button                                            ; 3.750 ; 3.750 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[15]     ; Arena_button                                            ; 3.753 ; 3.753 ; Fall       ; Arena_button                                            ;
; Arena_PC[*]      ; Arena_clk                                               ; 6.501 ; 6.501 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[2]     ; Arena_clk                                               ; 4.230 ; 4.230 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[3]     ; Arena_clk                                               ; 5.528 ; 5.528 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[4]     ; Arena_clk                                               ; 3.872 ; 3.872 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[5]     ; Arena_clk                                               ; 4.169 ; 4.169 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[6]     ; Arena_clk                                               ; 4.331 ; 4.331 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[7]     ; Arena_clk                                               ; 5.049 ; 5.049 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[8]     ; Arena_clk                                               ; 4.201 ; 4.201 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[9]     ; Arena_clk                                               ; 4.582 ; 4.582 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[10]    ; Arena_clk                                               ; 5.207 ; 5.207 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[11]    ; Arena_clk                                               ; 5.218 ; 5.218 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[12]    ; Arena_clk                                               ; 4.356 ; 4.356 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[13]    ; Arena_clk                                               ; 4.019 ; 4.019 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[14]    ; Arena_clk                                               ; 3.950 ; 3.950 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[15]    ; Arena_clk                                               ; 4.269 ; 4.269 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[16]    ; Arena_clk                                               ; 5.616 ; 5.616 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[17]    ; Arena_clk                                               ; 6.501 ; 6.501 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[18]    ; Arena_clk                                               ; 4.315 ; 4.315 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[19]    ; Arena_clk                                               ; 4.596 ; 4.596 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[20]    ; Arena_clk                                               ; 4.258 ; 4.258 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[21]    ; Arena_clk                                               ; 4.346 ; 4.346 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[22]    ; Arena_clk                                               ; 4.250 ; 4.250 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[23]    ; Arena_clk                                               ; 4.359 ; 4.359 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[24]    ; Arena_clk                                               ; 4.495 ; 4.495 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[25]    ; Arena_clk                                               ; 4.153 ; 4.153 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[26]    ; Arena_clk                                               ; 4.094 ; 4.094 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[27]    ; Arena_clk                                               ; 4.803 ; 4.803 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[28]    ; Arena_clk                                               ; 4.418 ; 4.418 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[29]    ; Arena_clk                                               ; 4.344 ; 4.344 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[30]    ; Arena_clk                                               ; 3.862 ; 3.862 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[31]    ; Arena_clk                                               ; 3.709 ; 3.709 ; Fall       ; Arena_clk                                               ;
; SDRAM_ADDR[*]    ; Arena_clk                                               ; 5.277 ; 5.277 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[0]   ; Arena_clk                                               ; 4.474 ; 4.474 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[1]   ; Arena_clk                                               ; 4.867 ; 4.867 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[2]   ; Arena_clk                                               ; 4.696 ; 4.696 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[3]   ; Arena_clk                                               ; 4.641 ; 4.641 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[4]   ; Arena_clk                                               ; 4.762 ; 4.762 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[5]   ; Arena_clk                                               ; 4.483 ; 4.483 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[6]   ; Arena_clk                                               ; 4.896 ; 4.896 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[7]   ; Arena_clk                                               ; 5.040 ; 5.040 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[8]   ; Arena_clk                                               ; 4.450 ; 4.450 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[9]   ; Arena_clk                                               ; 5.277 ; 5.277 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[10]  ; Arena_clk                                               ; 4.626 ; 4.626 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[11]  ; Arena_clk                                               ; 4.786 ; 4.786 ; Fall       ; Arena_clk                                               ;
; SRAM_ADDR[*]     ; Arena_clk                                               ; 5.595 ; 5.595 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[2]    ; Arena_clk                                               ; 4.913 ; 4.913 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[3]    ; Arena_clk                                               ; 5.405 ; 5.405 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[4]    ; Arena_clk                                               ; 4.982 ; 4.982 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[5]    ; Arena_clk                                               ; 5.084 ; 5.084 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[6]    ; Arena_clk                                               ; 5.423 ; 5.423 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[7]    ; Arena_clk                                               ; 4.888 ; 4.888 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[8]    ; Arena_clk                                               ; 5.376 ; 5.376 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[9]    ; Arena_clk                                               ; 5.595 ; 5.595 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[10]   ; Arena_clk                                               ; 4.806 ; 4.806 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[11]   ; Arena_clk                                               ; 5.226 ; 5.226 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[12]   ; Arena_clk                                               ; 4.862 ; 4.862 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[13]   ; Arena_clk                                               ; 4.844 ; 4.844 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[14]   ; Arena_clk                                               ; 4.800 ; 4.800 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[15]   ; Arena_clk                                               ; 5.000 ; 5.000 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[16]   ; Arena_clk                                               ; 5.265 ; 5.265 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[17]   ; Arena_clk                                               ; 5.262 ; 5.262 ; Fall       ; Arena_clk                                               ;
; readData1[*]     ; Arena_clk                                               ; 7.438 ; 7.438 ; Fall       ; Arena_clk                                               ;
;  readData1[0]    ; Arena_clk                                               ; 6.900 ; 6.900 ; Fall       ; Arena_clk                                               ;
;  readData1[1]    ; Arena_clk                                               ; 6.568 ; 6.568 ; Fall       ; Arena_clk                                               ;
;  readData1[2]    ; Arena_clk                                               ; 6.252 ; 6.252 ; Fall       ; Arena_clk                                               ;
;  readData1[3]    ; Arena_clk                                               ; 6.285 ; 6.285 ; Fall       ; Arena_clk                                               ;
;  readData1[4]    ; Arena_clk                                               ; 6.221 ; 6.221 ; Fall       ; Arena_clk                                               ;
;  readData1[5]    ; Arena_clk                                               ; 6.449 ; 6.449 ; Fall       ; Arena_clk                                               ;
;  readData1[6]    ; Arena_clk                                               ; 6.184 ; 6.184 ; Fall       ; Arena_clk                                               ;
;  readData1[7]    ; Arena_clk                                               ; 6.835 ; 6.835 ; Fall       ; Arena_clk                                               ;
;  readData1[8]    ; Arena_clk                                               ; 6.591 ; 6.591 ; Fall       ; Arena_clk                                               ;
;  readData1[9]    ; Arena_clk                                               ; 6.552 ; 6.552 ; Fall       ; Arena_clk                                               ;
;  readData1[10]   ; Arena_clk                                               ; 6.412 ; 6.412 ; Fall       ; Arena_clk                                               ;
;  readData1[11]   ; Arena_clk                                               ; 5.978 ; 5.978 ; Fall       ; Arena_clk                                               ;
;  readData1[12]   ; Arena_clk                                               ; 6.271 ; 6.271 ; Fall       ; Arena_clk                                               ;
;  readData1[13]   ; Arena_clk                                               ; 6.341 ; 6.341 ; Fall       ; Arena_clk                                               ;
;  readData1[14]   ; Arena_clk                                               ; 6.503 ; 6.503 ; Fall       ; Arena_clk                                               ;
;  readData1[15]   ; Arena_clk                                               ; 6.749 ; 6.749 ; Fall       ; Arena_clk                                               ;
;  readData1[16]   ; Arena_clk                                               ; 6.200 ; 6.200 ; Fall       ; Arena_clk                                               ;
;  readData1[17]   ; Arena_clk                                               ; 6.633 ; 6.633 ; Fall       ; Arena_clk                                               ;
;  readData1[18]   ; Arena_clk                                               ; 5.907 ; 5.907 ; Fall       ; Arena_clk                                               ;
;  readData1[19]   ; Arena_clk                                               ; 5.821 ; 5.821 ; Fall       ; Arena_clk                                               ;
;  readData1[20]   ; Arena_clk                                               ; 6.464 ; 6.464 ; Fall       ; Arena_clk                                               ;
;  readData1[21]   ; Arena_clk                                               ; 6.150 ; 6.150 ; Fall       ; Arena_clk                                               ;
;  readData1[22]   ; Arena_clk                                               ; 6.186 ; 6.186 ; Fall       ; Arena_clk                                               ;
;  readData1[23]   ; Arena_clk                                               ; 6.148 ; 6.148 ; Fall       ; Arena_clk                                               ;
;  readData1[24]   ; Arena_clk                                               ; 6.543 ; 6.543 ; Fall       ; Arena_clk                                               ;
;  readData1[25]   ; Arena_clk                                               ; 6.748 ; 6.748 ; Fall       ; Arena_clk                                               ;
;  readData1[26]   ; Arena_clk                                               ; 6.345 ; 6.345 ; Fall       ; Arena_clk                                               ;
;  readData1[27]   ; Arena_clk                                               ; 6.528 ; 6.528 ; Fall       ; Arena_clk                                               ;
;  readData1[28]   ; Arena_clk                                               ; 6.615 ; 6.615 ; Fall       ; Arena_clk                                               ;
;  readData1[29]   ; Arena_clk                                               ; 6.020 ; 6.020 ; Fall       ; Arena_clk                                               ;
;  readData1[30]   ; Arena_clk                                               ; 7.438 ; 7.438 ; Fall       ; Arena_clk                                               ;
;  readData1[31]   ; Arena_clk                                               ; 6.419 ; 6.419 ; Fall       ; Arena_clk                                               ;
; readData2[*]     ; Arena_clk                                               ; 7.475 ; 7.475 ; Fall       ; Arena_clk                                               ;
;  readData2[0]    ; Arena_clk                                               ; 6.589 ; 6.589 ; Fall       ; Arena_clk                                               ;
;  readData2[1]    ; Arena_clk                                               ; 6.503 ; 6.503 ; Fall       ; Arena_clk                                               ;
;  readData2[2]    ; Arena_clk                                               ; 6.302 ; 6.302 ; Fall       ; Arena_clk                                               ;
;  readData2[3]    ; Arena_clk                                               ; 6.693 ; 6.693 ; Fall       ; Arena_clk                                               ;
;  readData2[4]    ; Arena_clk                                               ; 6.705 ; 6.705 ; Fall       ; Arena_clk                                               ;
;  readData2[5]    ; Arena_clk                                               ; 6.664 ; 6.664 ; Fall       ; Arena_clk                                               ;
;  readData2[6]    ; Arena_clk                                               ; 7.043 ; 7.043 ; Fall       ; Arena_clk                                               ;
;  readData2[7]    ; Arena_clk                                               ; 6.764 ; 6.764 ; Fall       ; Arena_clk                                               ;
;  readData2[8]    ; Arena_clk                                               ; 7.134 ; 7.134 ; Fall       ; Arena_clk                                               ;
;  readData2[9]    ; Arena_clk                                               ; 6.518 ; 6.518 ; Fall       ; Arena_clk                                               ;
;  readData2[10]   ; Arena_clk                                               ; 6.798 ; 6.798 ; Fall       ; Arena_clk                                               ;
;  readData2[11]   ; Arena_clk                                               ; 7.063 ; 7.063 ; Fall       ; Arena_clk                                               ;
;  readData2[12]   ; Arena_clk                                               ; 6.775 ; 6.775 ; Fall       ; Arena_clk                                               ;
;  readData2[13]   ; Arena_clk                                               ; 7.475 ; 7.475 ; Fall       ; Arena_clk                                               ;
;  readData2[14]   ; Arena_clk                                               ; 6.682 ; 6.682 ; Fall       ; Arena_clk                                               ;
;  readData2[15]   ; Arena_clk                                               ; 6.869 ; 6.869 ; Fall       ; Arena_clk                                               ;
;  readData2[16]   ; Arena_clk                                               ; 7.121 ; 7.121 ; Fall       ; Arena_clk                                               ;
;  readData2[17]   ; Arena_clk                                               ; 6.905 ; 6.905 ; Fall       ; Arena_clk                                               ;
;  readData2[18]   ; Arena_clk                                               ; 7.009 ; 7.009 ; Fall       ; Arena_clk                                               ;
;  readData2[19]   ; Arena_clk                                               ; 7.111 ; 7.111 ; Fall       ; Arena_clk                                               ;
;  readData2[20]   ; Arena_clk                                               ; 6.573 ; 6.573 ; Fall       ; Arena_clk                                               ;
;  readData2[21]   ; Arena_clk                                               ; 6.933 ; 6.933 ; Fall       ; Arena_clk                                               ;
;  readData2[22]   ; Arena_clk                                               ; 6.964 ; 6.964 ; Fall       ; Arena_clk                                               ;
;  readData2[23]   ; Arena_clk                                               ; 7.089 ; 7.089 ; Fall       ; Arena_clk                                               ;
;  readData2[24]   ; Arena_clk                                               ; 6.512 ; 6.512 ; Fall       ; Arena_clk                                               ;
;  readData2[25]   ; Arena_clk                                               ; 6.981 ; 6.981 ; Fall       ; Arena_clk                                               ;
;  readData2[26]   ; Arena_clk                                               ; 6.694 ; 6.694 ; Fall       ; Arena_clk                                               ;
;  readData2[27]   ; Arena_clk                                               ; 6.883 ; 6.883 ; Fall       ; Arena_clk                                               ;
;  readData2[28]   ; Arena_clk                                               ; 6.961 ; 6.961 ; Fall       ; Arena_clk                                               ;
;  readData2[29]   ; Arena_clk                                               ; 6.917 ; 6.917 ; Fall       ; Arena_clk                                               ;
;  readData2[30]   ; Arena_clk                                               ; 7.031 ; 7.031 ; Fall       ; Arena_clk                                               ;
;  readData2[31]   ; Arena_clk                                               ; 6.633 ; 6.633 ; Fall       ; Arena_clk                                               ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Rise       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Rise       ; DRAM_DQ[10]                                             ;
; aluOP[*]         ; DRAM_DQ[10]                                             ; 5.501 ; 5.501 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[0]        ; DRAM_DQ[10]                                             ; 5.501 ; 5.501 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[1]        ; DRAM_DQ[10]                                             ; 5.488 ; 5.488 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[2]        ; DRAM_DQ[10]                                             ; 5.441 ; 5.441 ; Fall       ; DRAM_DQ[10]                                             ;
; controlLine[*]   ; DRAM_DQ[10]                                             ; 5.431 ; 5.431 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[0]  ; DRAM_DQ[10]                                             ; 5.217 ; 5.217 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[1]  ; DRAM_DQ[10]                                             ; 4.700 ; 4.700 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[4]  ; DRAM_DQ[10]                                             ; 5.133 ; 5.133 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[5]  ; DRAM_DQ[10]                                             ; 5.043 ; 5.043 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[6]  ; DRAM_DQ[10]                                             ; 5.431 ; 5.431 ; Fall       ; DRAM_DQ[10]                                             ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Fall       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Fall       ; DRAM_DQ[10]                                             ;
; operation[*]     ; SRAM_DQ[0]                                              ; 5.182 ; 5.182 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 4.899 ; 4.899 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 5.182 ; 5.182 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 4.848 ; 4.848 ; Rise       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Rise       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Rise       ; SRAM_DQ[0]                                              ;
; operation[*]     ; SRAM_DQ[0]                                              ; 5.352 ; 5.352 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 5.069 ; 5.069 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 5.352 ; 5.352 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 5.018 ; 5.018 ; Fall       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Fall       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Fall       ; SRAM_DQ[0]                                              ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                     ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port        ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 3.336 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 3.336 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 3.336 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 3.336 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 2.581 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 2.581 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; result[*]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.608 ; 3.608 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[1]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.843 ; 4.843 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[2]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.831 ; 4.831 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[3]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.788 ; 4.788 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[4]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.249 ; 4.249 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[5]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.844 ; 4.844 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[6]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.831 ; 4.831 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[7]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.223 ; 5.223 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[8]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.140 ; 4.140 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[9]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.665 ; 3.665 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[10]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.317 ; 4.317 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[11]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.271 ; 4.271 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[12]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.950 ; 3.950 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[13]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.774 ; 3.774 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[14]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.266 ; 4.266 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[15]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.608 ; 3.608 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[16]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.838 ; 3.838 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[17]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.073 ; 4.073 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[18]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.940 ; 3.940 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[19]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.830 ; 3.830 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[20]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.899 ; 3.899 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[21]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.765 ; 3.765 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[22]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.734 ; 3.734 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[23]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.832 ; 3.832 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[24]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.872 ; 3.872 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[25]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.006 ; 4.006 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[26]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.640 ; 3.640 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[27]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.134 ; 4.134 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[28]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.736 ; 4.736 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[29]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.940 ; 3.940 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[30]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.077 ; 4.077 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[31]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.965 ; 3.965 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;       ; 2.581 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;       ; 2.581 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.877 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.887 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.877 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.877 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.887 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.877 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; DRAM_DQ[*]       ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[0]      ; Arena_button                                            ; 3.531 ; 3.531 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[1]      ; Arena_button                                            ; 3.508 ; 3.508 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[2]      ; Arena_button                                            ; 3.562 ; 3.562 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[3]      ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[4]      ; Arena_button                                            ; 3.415 ; 3.415 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[5]      ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[6]      ; Arena_button                                            ; 3.418 ; 3.418 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[7]      ; Arena_button                                            ; 3.569 ; 3.569 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[8]      ; Arena_button                                            ; 3.545 ; 3.545 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[9]      ; Arena_button                                            ; 3.518 ; 3.518 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[10]     ; Arena_button                                            ; 4.242 ; 4.242 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[11]     ; Arena_button                                            ; 4.218 ; 4.218 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[12]     ; Arena_button                                            ; 4.160 ; 4.160 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[13]     ; Arena_button                                            ; 4.222 ; 4.222 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[14]     ; Arena_button                                            ; 4.222 ; 4.222 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[15]     ; Arena_button                                            ; 4.066 ; 4.066 ; Fall       ; Arena_button                                            ;
; SRAM_DQ[*]       ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[0]      ; Arena_button                                            ; 4.595 ; 4.595 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[1]      ; Arena_button                                            ; 4.580 ; 4.580 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[2]      ; Arena_button                                            ; 4.600 ; 4.600 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[3]      ; Arena_button                                            ; 4.583 ; 4.583 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[4]      ; Arena_button                                            ; 4.614 ; 4.614 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[5]      ; Arena_button                                            ; 4.634 ; 4.634 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[6]      ; Arena_button                                            ; 3.737 ; 3.737 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[7]      ; Arena_button                                            ; 3.765 ; 3.765 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[8]      ; Arena_button                                            ; 3.689 ; 3.689 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[9]      ; Arena_button                                            ; 3.673 ; 3.673 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[10]     ; Arena_button                                            ; 3.674 ; 3.674 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[11]     ; Arena_button                                            ; 3.674 ; 3.674 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[12]     ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[13]     ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[14]     ; Arena_button                                            ; 3.750 ; 3.750 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[15]     ; Arena_button                                            ; 3.753 ; 3.753 ; Fall       ; Arena_button                                            ;
; Arena_PC[*]      ; Arena_clk                                               ; 3.709 ; 3.709 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[2]     ; Arena_clk                                               ; 4.230 ; 4.230 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[3]     ; Arena_clk                                               ; 5.528 ; 5.528 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[4]     ; Arena_clk                                               ; 3.872 ; 3.872 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[5]     ; Arena_clk                                               ; 4.169 ; 4.169 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[6]     ; Arena_clk                                               ; 4.331 ; 4.331 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[7]     ; Arena_clk                                               ; 5.049 ; 5.049 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[8]     ; Arena_clk                                               ; 4.201 ; 4.201 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[9]     ; Arena_clk                                               ; 4.582 ; 4.582 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[10]    ; Arena_clk                                               ; 5.207 ; 5.207 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[11]    ; Arena_clk                                               ; 5.218 ; 5.218 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[12]    ; Arena_clk                                               ; 4.356 ; 4.356 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[13]    ; Arena_clk                                               ; 4.019 ; 4.019 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[14]    ; Arena_clk                                               ; 3.950 ; 3.950 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[15]    ; Arena_clk                                               ; 4.269 ; 4.269 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[16]    ; Arena_clk                                               ; 5.616 ; 5.616 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[17]    ; Arena_clk                                               ; 6.501 ; 6.501 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[18]    ; Arena_clk                                               ; 4.315 ; 4.315 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[19]    ; Arena_clk                                               ; 4.596 ; 4.596 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[20]    ; Arena_clk                                               ; 4.258 ; 4.258 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[21]    ; Arena_clk                                               ; 4.346 ; 4.346 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[22]    ; Arena_clk                                               ; 4.250 ; 4.250 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[23]    ; Arena_clk                                               ; 4.359 ; 4.359 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[24]    ; Arena_clk                                               ; 4.495 ; 4.495 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[25]    ; Arena_clk                                               ; 4.153 ; 4.153 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[26]    ; Arena_clk                                               ; 4.094 ; 4.094 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[27]    ; Arena_clk                                               ; 4.803 ; 4.803 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[28]    ; Arena_clk                                               ; 4.418 ; 4.418 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[29]    ; Arena_clk                                               ; 4.344 ; 4.344 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[30]    ; Arena_clk                                               ; 3.862 ; 3.862 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[31]    ; Arena_clk                                               ; 3.709 ; 3.709 ; Fall       ; Arena_clk                                               ;
; SDRAM_ADDR[*]    ; Arena_clk                                               ; 4.450 ; 4.450 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[0]   ; Arena_clk                                               ; 4.474 ; 4.474 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[1]   ; Arena_clk                                               ; 4.867 ; 4.867 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[2]   ; Arena_clk                                               ; 4.696 ; 4.696 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[3]   ; Arena_clk                                               ; 4.641 ; 4.641 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[4]   ; Arena_clk                                               ; 4.762 ; 4.762 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[5]   ; Arena_clk                                               ; 4.483 ; 4.483 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[6]   ; Arena_clk                                               ; 4.896 ; 4.896 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[7]   ; Arena_clk                                               ; 5.040 ; 5.040 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[8]   ; Arena_clk                                               ; 4.450 ; 4.450 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[9]   ; Arena_clk                                               ; 5.277 ; 5.277 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[10]  ; Arena_clk                                               ; 4.626 ; 4.626 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[11]  ; Arena_clk                                               ; 4.786 ; 4.786 ; Fall       ; Arena_clk                                               ;
; SRAM_ADDR[*]     ; Arena_clk                                               ; 4.800 ; 4.800 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[2]    ; Arena_clk                                               ; 4.913 ; 4.913 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[3]    ; Arena_clk                                               ; 5.405 ; 5.405 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[4]    ; Arena_clk                                               ; 4.982 ; 4.982 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[5]    ; Arena_clk                                               ; 5.084 ; 5.084 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[6]    ; Arena_clk                                               ; 5.423 ; 5.423 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[7]    ; Arena_clk                                               ; 4.888 ; 4.888 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[8]    ; Arena_clk                                               ; 5.376 ; 5.376 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[9]    ; Arena_clk                                               ; 5.595 ; 5.595 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[10]   ; Arena_clk                                               ; 4.806 ; 4.806 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[11]   ; Arena_clk                                               ; 5.226 ; 5.226 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[12]   ; Arena_clk                                               ; 4.862 ; 4.862 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[13]   ; Arena_clk                                               ; 4.844 ; 4.844 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[14]   ; Arena_clk                                               ; 4.800 ; 4.800 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[15]   ; Arena_clk                                               ; 5.000 ; 5.000 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[16]   ; Arena_clk                                               ; 5.265 ; 5.265 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[17]   ; Arena_clk                                               ; 5.262 ; 5.262 ; Fall       ; Arena_clk                                               ;
; readData1[*]     ; Arena_clk                                               ; 4.328 ; 4.328 ; Fall       ; Arena_clk                                               ;
;  readData1[0]    ; Arena_clk                                               ; 5.738 ; 5.738 ; Fall       ; Arena_clk                                               ;
;  readData1[1]    ; Arena_clk                                               ; 4.796 ; 4.796 ; Fall       ; Arena_clk                                               ;
;  readData1[2]    ; Arena_clk                                               ; 4.743 ; 4.743 ; Fall       ; Arena_clk                                               ;
;  readData1[3]    ; Arena_clk                                               ; 4.941 ; 4.941 ; Fall       ; Arena_clk                                               ;
;  readData1[4]    ; Arena_clk                                               ; 5.031 ; 5.031 ; Fall       ; Arena_clk                                               ;
;  readData1[5]    ; Arena_clk                                               ; 4.972 ; 4.972 ; Fall       ; Arena_clk                                               ;
;  readData1[6]    ; Arena_clk                                               ; 4.785 ; 4.785 ; Fall       ; Arena_clk                                               ;
;  readData1[7]    ; Arena_clk                                               ; 5.033 ; 5.033 ; Fall       ; Arena_clk                                               ;
;  readData1[8]    ; Arena_clk                                               ; 4.922 ; 4.922 ; Fall       ; Arena_clk                                               ;
;  readData1[9]    ; Arena_clk                                               ; 4.500 ; 4.500 ; Fall       ; Arena_clk                                               ;
;  readData1[10]   ; Arena_clk                                               ; 4.876 ; 4.876 ; Fall       ; Arena_clk                                               ;
;  readData1[11]   ; Arena_clk                                               ; 4.418 ; 4.418 ; Fall       ; Arena_clk                                               ;
;  readData1[12]   ; Arena_clk                                               ; 4.328 ; 4.328 ; Fall       ; Arena_clk                                               ;
;  readData1[13]   ; Arena_clk                                               ; 4.785 ; 4.785 ; Fall       ; Arena_clk                                               ;
;  readData1[14]   ; Arena_clk                                               ; 4.843 ; 4.843 ; Fall       ; Arena_clk                                               ;
;  readData1[15]   ; Arena_clk                                               ; 5.575 ; 5.575 ; Fall       ; Arena_clk                                               ;
;  readData1[16]   ; Arena_clk                                               ; 4.739 ; 4.739 ; Fall       ; Arena_clk                                               ;
;  readData1[17]   ; Arena_clk                                               ; 4.738 ; 4.738 ; Fall       ; Arena_clk                                               ;
;  readData1[18]   ; Arena_clk                                               ; 4.530 ; 4.530 ; Fall       ; Arena_clk                                               ;
;  readData1[19]   ; Arena_clk                                               ; 4.411 ; 4.411 ; Fall       ; Arena_clk                                               ;
;  readData1[20]   ; Arena_clk                                               ; 4.511 ; 4.511 ; Fall       ; Arena_clk                                               ;
;  readData1[21]   ; Arena_clk                                               ; 4.489 ; 4.489 ; Fall       ; Arena_clk                                               ;
;  readData1[22]   ; Arena_clk                                               ; 4.703 ; 4.703 ; Fall       ; Arena_clk                                               ;
;  readData1[23]   ; Arena_clk                                               ; 4.667 ; 4.667 ; Fall       ; Arena_clk                                               ;
;  readData1[24]   ; Arena_clk                                               ; 4.801 ; 4.801 ; Fall       ; Arena_clk                                               ;
;  readData1[25]   ; Arena_clk                                               ; 4.934 ; 4.934 ; Fall       ; Arena_clk                                               ;
;  readData1[26]   ; Arena_clk                                               ; 4.599 ; 4.599 ; Fall       ; Arena_clk                                               ;
;  readData1[27]   ; Arena_clk                                               ; 5.002 ; 5.002 ; Fall       ; Arena_clk                                               ;
;  readData1[28]   ; Arena_clk                                               ; 5.056 ; 5.056 ; Fall       ; Arena_clk                                               ;
;  readData1[29]   ; Arena_clk                                               ; 4.827 ; 4.827 ; Fall       ; Arena_clk                                               ;
;  readData1[30]   ; Arena_clk                                               ; 5.997 ; 5.997 ; Fall       ; Arena_clk                                               ;
;  readData1[31]   ; Arena_clk                                               ; 4.722 ; 4.722 ; Fall       ; Arena_clk                                               ;
; readData2[*]     ; Arena_clk                                               ; 4.875 ; 4.875 ; Fall       ; Arena_clk                                               ;
;  readData2[0]    ; Arena_clk                                               ; 5.209 ; 5.209 ; Fall       ; Arena_clk                                               ;
;  readData2[1]    ; Arena_clk                                               ; 5.169 ; 5.169 ; Fall       ; Arena_clk                                               ;
;  readData2[2]    ; Arena_clk                                               ; 4.948 ; 4.948 ; Fall       ; Arena_clk                                               ;
;  readData2[3]    ; Arena_clk                                               ; 5.264 ; 5.264 ; Fall       ; Arena_clk                                               ;
;  readData2[4]    ; Arena_clk                                               ; 5.413 ; 5.413 ; Fall       ; Arena_clk                                               ;
;  readData2[5]    ; Arena_clk                                               ; 5.115 ; 5.115 ; Fall       ; Arena_clk                                               ;
;  readData2[6]    ; Arena_clk                                               ; 5.281 ; 5.281 ; Fall       ; Arena_clk                                               ;
;  readData2[7]    ; Arena_clk                                               ; 4.917 ; 4.917 ; Fall       ; Arena_clk                                               ;
;  readData2[8]    ; Arena_clk                                               ; 5.897 ; 5.897 ; Fall       ; Arena_clk                                               ;
;  readData2[9]    ; Arena_clk                                               ; 5.101 ; 5.101 ; Fall       ; Arena_clk                                               ;
;  readData2[10]   ; Arena_clk                                               ; 5.150 ; 5.150 ; Fall       ; Arena_clk                                               ;
;  readData2[11]   ; Arena_clk                                               ; 5.539 ; 5.539 ; Fall       ; Arena_clk                                               ;
;  readData2[12]   ; Arena_clk                                               ; 4.982 ; 4.982 ; Fall       ; Arena_clk                                               ;
;  readData2[13]   ; Arena_clk                                               ; 5.838 ; 5.838 ; Fall       ; Arena_clk                                               ;
;  readData2[14]   ; Arena_clk                                               ; 5.214 ; 5.214 ; Fall       ; Arena_clk                                               ;
;  readData2[15]   ; Arena_clk                                               ; 5.240 ; 5.240 ; Fall       ; Arena_clk                                               ;
;  readData2[16]   ; Arena_clk                                               ; 5.362 ; 5.362 ; Fall       ; Arena_clk                                               ;
;  readData2[17]   ; Arena_clk                                               ; 5.651 ; 5.651 ; Fall       ; Arena_clk                                               ;
;  readData2[18]   ; Arena_clk                                               ; 5.379 ; 5.379 ; Fall       ; Arena_clk                                               ;
;  readData2[19]   ; Arena_clk                                               ; 5.680 ; 5.680 ; Fall       ; Arena_clk                                               ;
;  readData2[20]   ; Arena_clk                                               ; 5.020 ; 5.020 ; Fall       ; Arena_clk                                               ;
;  readData2[21]   ; Arena_clk                                               ; 5.509 ; 5.509 ; Fall       ; Arena_clk                                               ;
;  readData2[22]   ; Arena_clk                                               ; 5.385 ; 5.385 ; Fall       ; Arena_clk                                               ;
;  readData2[23]   ; Arena_clk                                               ; 5.843 ; 5.843 ; Fall       ; Arena_clk                                               ;
;  readData2[24]   ; Arena_clk                                               ; 4.875 ; 4.875 ; Fall       ; Arena_clk                                               ;
;  readData2[25]   ; Arena_clk                                               ; 5.450 ; 5.450 ; Fall       ; Arena_clk                                               ;
;  readData2[26]   ; Arena_clk                                               ; 5.386 ; 5.386 ; Fall       ; Arena_clk                                               ;
;  readData2[27]   ; Arena_clk                                               ; 5.491 ; 5.491 ; Fall       ; Arena_clk                                               ;
;  readData2[28]   ; Arena_clk                                               ; 5.409 ; 5.409 ; Fall       ; Arena_clk                                               ;
;  readData2[29]   ; Arena_clk                                               ; 5.524 ; 5.524 ; Fall       ; Arena_clk                                               ;
;  readData2[30]   ; Arena_clk                                               ; 5.356 ; 5.356 ; Fall       ; Arena_clk                                               ;
;  readData2[31]   ; Arena_clk                                               ; 5.315 ; 5.315 ; Fall       ; Arena_clk                                               ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Rise       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Rise       ; DRAM_DQ[10]                                             ;
; aluOP[*]         ; DRAM_DQ[10]                                             ; 5.441 ; 5.441 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[0]        ; DRAM_DQ[10]                                             ; 5.501 ; 5.501 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[1]        ; DRAM_DQ[10]                                             ; 5.488 ; 5.488 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[2]        ; DRAM_DQ[10]                                             ; 5.441 ; 5.441 ; Fall       ; DRAM_DQ[10]                                             ;
; controlLine[*]   ; DRAM_DQ[10]                                             ; 4.700 ; 4.700 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[0]  ; DRAM_DQ[10]                                             ; 5.217 ; 5.217 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[1]  ; DRAM_DQ[10]                                             ; 4.700 ; 4.700 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[4]  ; DRAM_DQ[10]                                             ; 5.133 ; 5.133 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[5]  ; DRAM_DQ[10]                                             ; 5.043 ; 5.043 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[6]  ; DRAM_DQ[10]                                             ; 5.431 ; 5.431 ; Fall       ; DRAM_DQ[10]                                             ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Fall       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Fall       ; DRAM_DQ[10]                                             ;
; operation[*]     ; SRAM_DQ[0]                                              ; 4.848 ; 4.848 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 4.899 ; 4.899 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 5.182 ; 5.182 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 4.848 ; 4.848 ; Rise       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Rise       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Rise       ; SRAM_DQ[0]                                              ;
; operation[*]     ; SRAM_DQ[0]                                              ; 5.018 ; 5.018 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 5.069 ; 5.069 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 5.352 ; 5.352 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 5.018 ; 5.018 ; Fall       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Fall       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Fall       ; SRAM_DQ[0]                                              ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-----------------+-------+-------+-------+-------+
; Input Port  ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+-------------+-----------------+-------+-------+-------+-------+
; DRAM_DQ[0]  ; out_instruc[16] ; 4.897 ;       ;       ; 4.897 ;
; DRAM_DQ[1]  ; out_instruc[17] ; 5.070 ;       ;       ; 5.070 ;
; DRAM_DQ[2]  ; out_instruc[18] ; 4.925 ;       ;       ; 4.925 ;
; DRAM_DQ[3]  ; out_instruc[19] ; 4.912 ;       ;       ; 4.912 ;
; DRAM_DQ[4]  ; out_instruc[20] ; 4.942 ;       ;       ; 4.942 ;
; DRAM_DQ[5]  ; out_instruc[21] ; 4.897 ;       ;       ; 4.897 ;
; DRAM_DQ[6]  ; out_instruc[22] ; 4.916 ;       ;       ; 4.916 ;
; DRAM_DQ[7]  ; out_instruc[23] ; 4.958 ;       ;       ; 4.958 ;
; DRAM_DQ[8]  ; out_instruc[24] ; 5.064 ;       ;       ; 5.064 ;
; DRAM_DQ[9]  ; out_instruc[25] ; 5.053 ;       ;       ; 5.053 ;
; DRAM_DQ[11] ; out_instruc[27] ; 5.089 ;       ;       ; 5.089 ;
; DRAM_DQ[12] ; out_instruc[28] ; 4.939 ;       ;       ; 4.939 ;
; DRAM_DQ[13] ; out_instruc[29] ; 5.846 ;       ;       ; 5.846 ;
; DRAM_DQ[14] ; out_instruc[30] ; 4.819 ;       ;       ; 4.819 ;
; DRAM_DQ[15] ; out_instruc[31] ; 4.754 ;       ;       ; 4.754 ;
; INPUT_WE    ; DRAM_DQ[0]      ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; INPUT_WE    ; DRAM_DQ[1]      ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; INPUT_WE    ; DRAM_DQ[2]      ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; INPUT_WE    ; DRAM_DQ[3]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[4]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[5]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[6]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[7]      ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[8]      ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; INPUT_WE    ; DRAM_DQ[9]      ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[10]     ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[11]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; INPUT_WE    ; DRAM_DQ[12]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; INPUT_WE    ; DRAM_DQ[13]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; INPUT_WE    ; DRAM_DQ[14]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; INPUT_WE    ; DRAM_DQ[15]     ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; INPUT_WE    ; DRAM_OE_N       ; 5.133 ;       ;       ; 5.133 ;
; INPUT_WE    ; DRAM_WE_N       ;       ; 5.138 ; 5.138 ;       ;
; INPUT_WE    ; SRAM_DQ[0]      ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; INPUT_WE    ; SRAM_DQ[1]      ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; INPUT_WE    ; SRAM_DQ[2]      ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; INPUT_WE    ; SRAM_DQ[3]      ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; INPUT_WE    ; SRAM_DQ[4]      ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; INPUT_WE    ; SRAM_DQ[5]      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; INPUT_WE    ; SRAM_DQ[6]      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; INPUT_WE    ; SRAM_DQ[7]      ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
; INPUT_WE    ; SRAM_DQ[8]      ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[9]      ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[10]     ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[11]     ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[12]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; INPUT_WE    ; SRAM_DQ[13]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; INPUT_WE    ; SRAM_DQ[14]     ; 5.465 ; 5.465 ; 5.465 ; 5.465 ;
; INPUT_WE    ; SRAM_DQ[15]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; INPUT_WE    ; SRAM_OE_N       ; 5.499 ;       ;       ; 5.499 ;
; INPUT_WE    ; SRAM_WE_N       ;       ; 5.509 ; 5.509 ;       ;
; SRAM_DQ[1]  ; out_instruc[1]  ; 5.914 ;       ;       ; 5.914 ;
; SRAM_DQ[2]  ; out_instruc[2]  ; 5.176 ;       ;       ; 5.176 ;
; SRAM_DQ[3]  ; out_instruc[3]  ; 5.396 ;       ;       ; 5.396 ;
; SRAM_DQ[4]  ; out_instruc[4]  ; 5.403 ;       ;       ; 5.403 ;
; SRAM_DQ[5]  ; out_instruc[5]  ; 5.268 ;       ;       ; 5.268 ;
; SRAM_DQ[6]  ; out_instruc[6]  ; 5.687 ;       ;       ; 5.687 ;
; SRAM_DQ[7]  ; out_instruc[7]  ; 5.152 ;       ;       ; 5.152 ;
; SRAM_DQ[8]  ; out_instruc[8]  ; 5.556 ;       ;       ; 5.556 ;
; SRAM_DQ[9]  ; out_instruc[9]  ; 5.230 ;       ;       ; 5.230 ;
; SRAM_DQ[10] ; out_instruc[10] ; 5.370 ;       ;       ; 5.370 ;
; SRAM_DQ[11] ; out_instruc[11] ; 5.164 ;       ;       ; 5.164 ;
; SRAM_DQ[12] ; out_instruc[12] ; 5.746 ;       ;       ; 5.746 ;
; SRAM_DQ[13] ; out_instruc[13] ; 5.420 ;       ;       ; 5.420 ;
; SRAM_DQ[14] ; out_instruc[14] ; 5.034 ;       ;       ; 5.034 ;
; SRAM_DQ[15] ; out_instruc[15] ; 5.180 ;       ;       ; 5.180 ;
+-------------+-----------------+-------+-------+-------+-------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-----------------+-------+-------+-------+-------+
; Input Port  ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+-------------+-----------------+-------+-------+-------+-------+
; DRAM_DQ[0]  ; out_instruc[16] ; 4.897 ;       ;       ; 4.897 ;
; DRAM_DQ[1]  ; out_instruc[17] ; 5.070 ;       ;       ; 5.070 ;
; DRAM_DQ[2]  ; out_instruc[18] ; 4.925 ;       ;       ; 4.925 ;
; DRAM_DQ[3]  ; out_instruc[19] ; 4.912 ;       ;       ; 4.912 ;
; DRAM_DQ[4]  ; out_instruc[20] ; 4.942 ;       ;       ; 4.942 ;
; DRAM_DQ[5]  ; out_instruc[21] ; 4.897 ;       ;       ; 4.897 ;
; DRAM_DQ[6]  ; out_instruc[22] ; 4.916 ;       ;       ; 4.916 ;
; DRAM_DQ[7]  ; out_instruc[23] ; 4.958 ;       ;       ; 4.958 ;
; DRAM_DQ[8]  ; out_instruc[24] ; 5.064 ;       ;       ; 5.064 ;
; DRAM_DQ[9]  ; out_instruc[25] ; 5.053 ;       ;       ; 5.053 ;
; DRAM_DQ[11] ; out_instruc[27] ; 5.089 ;       ;       ; 5.089 ;
; DRAM_DQ[12] ; out_instruc[28] ; 4.939 ;       ;       ; 4.939 ;
; DRAM_DQ[13] ; out_instruc[29] ; 5.846 ;       ;       ; 5.846 ;
; DRAM_DQ[14] ; out_instruc[30] ; 4.819 ;       ;       ; 4.819 ;
; DRAM_DQ[15] ; out_instruc[31] ; 4.754 ;       ;       ; 4.754 ;
; INPUT_WE    ; DRAM_DQ[0]      ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; INPUT_WE    ; DRAM_DQ[1]      ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; INPUT_WE    ; DRAM_DQ[2]      ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; INPUT_WE    ; DRAM_DQ[3]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[4]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[5]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[6]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[7]      ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[8]      ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; INPUT_WE    ; DRAM_DQ[9]      ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[10]     ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[11]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; INPUT_WE    ; DRAM_DQ[12]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; INPUT_WE    ; DRAM_DQ[13]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; INPUT_WE    ; DRAM_DQ[14]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; INPUT_WE    ; DRAM_DQ[15]     ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; INPUT_WE    ; DRAM_OE_N       ; 5.133 ;       ;       ; 5.133 ;
; INPUT_WE    ; DRAM_WE_N       ;       ; 5.138 ; 5.138 ;       ;
; INPUT_WE    ; SRAM_DQ[0]      ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; INPUT_WE    ; SRAM_DQ[1]      ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; INPUT_WE    ; SRAM_DQ[2]      ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; INPUT_WE    ; SRAM_DQ[3]      ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; INPUT_WE    ; SRAM_DQ[4]      ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; INPUT_WE    ; SRAM_DQ[5]      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; INPUT_WE    ; SRAM_DQ[6]      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; INPUT_WE    ; SRAM_DQ[7]      ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
; INPUT_WE    ; SRAM_DQ[8]      ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[9]      ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[10]     ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[11]     ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[12]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; INPUT_WE    ; SRAM_DQ[13]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; INPUT_WE    ; SRAM_DQ[14]     ; 5.465 ; 5.465 ; 5.465 ; 5.465 ;
; INPUT_WE    ; SRAM_DQ[15]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; INPUT_WE    ; SRAM_OE_N       ; 5.499 ;       ;       ; 5.499 ;
; INPUT_WE    ; SRAM_WE_N       ;       ; 5.509 ; 5.509 ;       ;
; SRAM_DQ[1]  ; out_instruc[1]  ; 5.914 ;       ;       ; 5.914 ;
; SRAM_DQ[2]  ; out_instruc[2]  ; 5.176 ;       ;       ; 5.176 ;
; SRAM_DQ[3]  ; out_instruc[3]  ; 5.396 ;       ;       ; 5.396 ;
; SRAM_DQ[4]  ; out_instruc[4]  ; 5.403 ;       ;       ; 5.403 ;
; SRAM_DQ[5]  ; out_instruc[5]  ; 5.268 ;       ;       ; 5.268 ;
; SRAM_DQ[6]  ; out_instruc[6]  ; 5.687 ;       ;       ; 5.687 ;
; SRAM_DQ[7]  ; out_instruc[7]  ; 5.152 ;       ;       ; 5.152 ;
; SRAM_DQ[8]  ; out_instruc[8]  ; 5.556 ;       ;       ; 5.556 ;
; SRAM_DQ[9]  ; out_instruc[9]  ; 5.230 ;       ;       ; 5.230 ;
; SRAM_DQ[10] ; out_instruc[10] ; 5.370 ;       ;       ; 5.370 ;
; SRAM_DQ[11] ; out_instruc[11] ; 5.164 ;       ;       ; 5.164 ;
; SRAM_DQ[12] ; out_instruc[12] ; 5.746 ;       ;       ; 5.746 ;
; SRAM_DQ[13] ; out_instruc[13] ; 5.420 ;       ;       ; 5.420 ;
; SRAM_DQ[14] ; out_instruc[14] ; 5.034 ;       ;       ; 5.034 ;
; SRAM_DQ[15] ; out_instruc[15] ; 5.180 ;       ;       ; 5.180 ;
+-------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+----------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                                    ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                         ; -10.980    ; -3.486   ; N/A      ; N/A     ; -1.777              ;
;  Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -6.715     ; -1.814   ; N/A      ; N/A     ; 0.500               ;
;  Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -10.827    ; -1.394   ; N/A      ; N/A     ; 0.500               ;
;  Arena_Control:inst1|Arena_controlLines[3]               ; -10.980    ; -1.772   ; N/A      ; N/A     ; 0.500               ;
;  Arena_button                                            ; N/A        ; N/A      ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk                                               ; -7.017     ; -2.062   ; N/A      ; N/A     ; -1.222              ;
;  DRAM_DQ[10]                                             ; -0.478     ; -0.838   ; N/A      ; N/A     ; -1.777              ;
;  SRAM_DQ[0]                                              ; -5.792     ; -3.486   ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS                                          ; -43211.357 ; -315.904 ; 0.0      ; 0.0     ; -1101.998           ;
;  Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -36066.745 ; -137.405 ; N/A      ; N/A     ; 0.000               ;
;  Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -712.038   ; -23.243  ; N/A      ; N/A     ; 0.000               ;
;  Arena_Control:inst1|Arena_controlLines[3]               ; -327.913   ; -8.800   ; N/A      ; N/A     ; 0.000               ;
;  Arena_button                                            ; N/A        ; N/A      ; N/A      ; N/A     ; -33.222             ;
;  Arena_clk                                               ; -6083.409  ; -285.856 ; N/A      ; N/A     ; -1065.222           ;
;  DRAM_DQ[10]                                             ; -0.478     ; -5.739   ; N/A      ; N/A     ; -1.777              ;
;  SRAM_DQ[0]                                              ; -20.774    ; -4.957   ; N/A      ; N/A     ; -1.777              ;
+----------------------------------------------------------+------------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port             ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.535  ; 9.535  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.058  ; 3.058  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.173  ; 7.173  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.535  ; 9.535  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.897  ; 7.897  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.460  ; 6.460  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.477  ; 7.477  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.728  ; 8.728  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.385  ; 7.385  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.081  ; 8.081  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.781  ; 7.781  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.042  ; 8.042  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.812  ; 7.812  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.209  ; 7.209  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.840  ; 5.840  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.041  ; 8.041  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.259  ; 9.259  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.908 ; 12.908 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 6.882  ; 6.882  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.269 ; 11.269 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.908 ; 12.908 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.300 ; 11.300 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.046 ; 11.046 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.164 ; 11.164 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.552 ; 12.552 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.595 ; 10.595 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.584 ; 11.584 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.747 ; 10.747 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.216 ; 11.216 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.061 ; 11.061 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 11.256 ; 11.256 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.036 ; 10.036 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.994 ; 10.994 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 12.033 ; 12.033 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; Arena_octalBits[*]    ; Arena_button                                            ; 2.502  ; 2.502  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[0]   ; Arena_button                                            ; 2.502  ; 2.502  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[1]   ; Arena_button                                            ; 2.013  ; 2.013  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[2]   ; Arena_button                                            ; 2.172  ; 2.172  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[3]   ; Arena_button                                            ; 0.598  ; 0.598  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[4]   ; Arena_button                                            ; 0.718  ; 0.718  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[5]   ; Arena_button                                            ; 0.556  ; 0.556  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[6]   ; Arena_button                                            ; 0.746  ; 0.746  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[7]   ; Arena_button                                            ; 2.077  ; 2.077  ; Fall       ; Arena_button                                            ;
; Arena_octalOpcode[*]  ; Arena_button                                            ; 3.621  ; 3.621  ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[0] ; Arena_button                                            ; 3.621  ; 3.621  ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[1] ; Arena_button                                            ; 3.567  ; 3.567  ; Fall       ; Arena_button                                            ;
; DRAM_DQ[*]            ; Arena_clk                                               ; 9.724  ; 9.724  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[0]           ; Arena_clk                                               ; 9.194  ; 9.194  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[1]           ; Arena_clk                                               ; 8.900  ; 8.900  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[2]           ; Arena_clk                                               ; 8.905  ; 8.905  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[3]           ; Arena_clk                                               ; 9.113  ; 9.113  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[4]           ; Arena_clk                                               ; 9.724  ; 9.724  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[5]           ; Arena_clk                                               ; 5.101  ; 5.101  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[6]           ; Arena_clk                                               ; 4.769  ; 4.769  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[7]           ; Arena_clk                                               ; 4.970  ; 4.970  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[8]           ; Arena_clk                                               ; 5.789  ; 5.789  ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[9]           ; Arena_clk                                               ; 5.988  ; 5.988  ; Fall       ; Arena_clk                                               ;
; SRAM_DQ[*]            ; Arena_clk                                               ; 9.639  ; 9.639  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[0]           ; Arena_clk                                               ; 3.891  ; 3.891  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[1]           ; Arena_clk                                               ; 8.956  ; 8.956  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[2]           ; Arena_clk                                               ; 8.159  ; 8.159  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[3]           ; Arena_clk                                               ; 8.379  ; 8.379  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[4]           ; Arena_clk                                               ; 8.690  ; 8.690  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[5]           ; Arena_clk                                               ; 8.514  ; 8.514  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[6]           ; Arena_clk                                               ; 8.607  ; 8.607  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[7]           ; Arena_clk                                               ; 7.699  ; 7.699  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[8]           ; Arena_clk                                               ; 8.520  ; 8.520  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[9]           ; Arena_clk                                               ; 8.461  ; 8.461  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[10]          ; Arena_clk                                               ; 8.553  ; 8.553  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[11]          ; Arena_clk                                               ; 9.135  ; 9.135  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[12]          ; Arena_clk                                               ; 9.442  ; 9.442  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[13]          ; Arena_clk                                               ; 8.556  ; 8.556  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[14]          ; Arena_clk                                               ; 8.421  ; 8.421  ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[15]          ; Arena_clk                                               ; 9.639  ; 9.639  ; Fall       ; Arena_clk                                               ;
; DRAM_DQ[*]            ; DRAM_DQ[10]                                             ; 5.304  ; 5.304  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[10]          ; DRAM_DQ[10]                                             ; 0.978  ; 0.978  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[11]          ; DRAM_DQ[10]                                             ; 5.304  ; 5.304  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[12]          ; DRAM_DQ[10]                                             ; 4.367  ; 4.367  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[13]          ; DRAM_DQ[10]                                             ; 4.981  ; 4.981  ; Fall       ; DRAM_DQ[10]                                             ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 6.876  ; 6.876  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 1.399  ; 1.399  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 5.727  ; 5.727  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 6.876  ; 6.876  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; 6.422  ; 6.422  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; 5.671  ; 5.671  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; 5.416  ; 5.416  ; Rise       ; SRAM_DQ[0]                                              ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 6.441  ; 6.441  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.964  ; 0.964  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 5.292  ; 5.292  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 6.441  ; 6.441  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; 5.987  ; 5.987  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; 5.236  ; 5.236  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; 4.981  ; 4.981  ; Fall       ; SRAM_DQ[0]                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port             ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.086 ; -1.086 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.086 ; -1.086 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.540 ; -3.540 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.737 ; -4.737 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.860 ; -3.860 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.163 ; -3.163 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.671 ; -3.671 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -4.395 ; -4.395 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.616 ; -3.616 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.988 ; -3.988 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.816 ; -3.816 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.918 ; -3.918 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.859 ; -3.859 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.599 ; -3.599 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.867 ; -2.867 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.554 ; -3.554 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.980 ; -2.980 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; SRAM_DQ[*]            ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.461 ; -0.461 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[0]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -0.461 ; -0.461 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[1]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.092 ; -2.092 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[2]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.821 ; -2.821 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[3]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.623 ; -2.623 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[4]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.757 ; -1.757 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[5]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.135 ; -2.135 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[6]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.293 ; -3.293 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[7]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.380 ; -2.380 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[8]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -3.071 ; -3.071 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[9]           ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.817 ; -2.817 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[10]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.627 ; -2.627 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[11]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.873 ; -2.873 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[12]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.986 ; -2.986 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[13]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.789 ; -1.789 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[14]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -2.500 ; -2.500 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  SRAM_DQ[15]          ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; -1.981 ; -1.981 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; Arena_octalBits[*]    ; Arena_button                                            ; 1.403  ; 1.403  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[0]   ; Arena_button                                            ; -0.033 ; -0.033 ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[1]   ; Arena_button                                            ; 0.090  ; 0.090  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[2]   ; Arena_button                                            ; 0.115  ; 0.115  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[3]   ; Arena_button                                            ; 1.403  ; 1.403  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[4]   ; Arena_button                                            ; 1.274  ; 1.274  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[5]   ; Arena_button                                            ; 1.168  ; 1.168  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[6]   ; Arena_button                                            ; 1.367  ; 1.367  ; Fall       ; Arena_button                                            ;
;  Arena_octalBits[7]   ; Arena_button                                            ; 0.328  ; 0.328  ; Fall       ; Arena_button                                            ;
; Arena_octalOpcode[*]  ; Arena_button                                            ; -0.190 ; -0.190 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[0] ; Arena_button                                            ; -0.199 ; -0.199 ; Fall       ; Arena_button                                            ;
;  Arena_octalOpcode[1] ; Arena_button                                            ; -0.190 ; -0.190 ; Fall       ; Arena_button                                            ;
; DRAM_DQ[*]            ; Arena_clk                                               ; -2.248 ; -2.248 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[0]           ; Arena_clk                                               ; -2.349 ; -2.349 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[1]           ; Arena_clk                                               ; -3.214 ; -3.214 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[2]           ; Arena_clk                                               ; -2.561 ; -2.561 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[3]           ; Arena_clk                                               ; -2.536 ; -2.536 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[4]           ; Arena_clk                                               ; -2.248 ; -2.248 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[5]           ; Arena_clk                                               ; -2.664 ; -2.664 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[6]           ; Arena_clk                                               ; -2.494 ; -2.494 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[7]           ; Arena_clk                                               ; -2.593 ; -2.593 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[8]           ; Arena_clk                                               ; -3.117 ; -3.117 ; Fall       ; Arena_clk                                               ;
;  DRAM_DQ[9]           ; Arena_clk                                               ; -3.098 ; -3.098 ; Fall       ; Arena_clk                                               ;
; SRAM_DQ[*]            ; Arena_clk                                               ; -0.328 ; -0.328 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[0]           ; Arena_clk                                               ; -0.328 ; -0.328 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[1]           ; Arena_clk                                               ; -3.306 ; -3.306 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[2]           ; Arena_clk                                               ; -2.949 ; -2.949 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[3]           ; Arena_clk                                               ; -3.067 ; -3.067 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[4]           ; Arena_clk                                               ; -3.248 ; -3.248 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[5]           ; Arena_clk                                               ; -3.242 ; -3.242 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[6]           ; Arena_clk                                               ; -3.291 ; -3.291 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[7]           ; Arena_clk                                               ; -2.891 ; -2.891 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[8]           ; Arena_clk                                               ; -3.382 ; -3.382 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[9]           ; Arena_clk                                               ; -3.281 ; -3.281 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[10]          ; Arena_clk                                               ; -3.385 ; -3.385 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[11]          ; Arena_clk                                               ; -2.836 ; -2.836 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[12]          ; Arena_clk                                               ; -2.886 ; -2.886 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[13]          ; Arena_clk                                               ; -3.039 ; -3.039 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[14]          ; Arena_clk                                               ; -2.999 ; -2.999 ; Fall       ; Arena_clk                                               ;
;  SRAM_DQ[15]          ; Arena_clk                                               ; -2.868 ; -2.868 ; Fall       ; Arena_clk                                               ;
; DRAM_DQ[*]            ; DRAM_DQ[10]                                             ; 0.838  ; 0.838  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[10]          ; DRAM_DQ[10]                                             ; 0.838  ; 0.838  ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[11]          ; DRAM_DQ[10]                                             ; -1.527 ; -1.527 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[12]          ; DRAM_DQ[10]                                             ; -1.353 ; -1.353 ; Fall       ; DRAM_DQ[10]                                             ;
;  DRAM_DQ[13]          ; DRAM_DQ[10]                                             ; -2.374 ; -2.374 ; Fall       ; DRAM_DQ[10]                                             ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 0.148  ; 0.148  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.148  ; 0.148  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 0.015  ; 0.015  ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; -0.003 ; -0.003 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; -2.302 ; -2.302 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; -0.340 ; -0.340 ; Rise       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; -0.332 ; -0.332 ; Rise       ; SRAM_DQ[0]                                              ;
; SRAM_DQ[*]            ; SRAM_DQ[0]                                              ; 0.583  ; 0.583  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[0]           ; SRAM_DQ[0]                                              ; 0.583  ; 0.583  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[1]           ; SRAM_DQ[0]                                              ; 0.437  ; 0.437  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[2]           ; SRAM_DQ[0]                                              ; 0.362  ; 0.362  ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[3]           ; SRAM_DQ[0]                                              ; -2.132 ; -2.132 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[4]           ; SRAM_DQ[0]                                              ; -0.170 ; -0.170 ; Fall       ; SRAM_DQ[0]                                              ;
;  SRAM_DQ[5]           ; SRAM_DQ[0]                                              ; -0.162 ; -0.162 ; Fall       ; SRAM_DQ[0]                                              ;
+-----------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                               ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port        ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 6.612  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 6.612  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 6.612  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 6.612  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.012  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.012  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; result[*]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.488 ; 10.488 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[1]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.768  ; 9.768  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[2]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.799  ; 9.799  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[3]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.707  ; 9.707  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[4]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.437  ; 8.437  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[5]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.673  ; 9.673  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[6]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.758  ; 9.758  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[7]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 10.488 ; 10.488 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[8]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.351  ; 8.351  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[9]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.314  ; 7.314  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[10]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.680  ; 8.680  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[11]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.637  ; 8.637  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[12]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.925  ; 7.925  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[13]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.610  ; 7.610  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[14]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.593  ; 8.593  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[15]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.236  ; 7.236  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[16]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.824  ; 7.824  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[17]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.161  ; 8.161  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[18]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.986  ; 7.986  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[19]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.754  ; 7.754  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[20]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.793  ; 7.793  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[21]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.554  ; 7.554  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[22]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.551  ; 7.551  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[23]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.781  ; 7.781  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[24]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.834  ; 7.834  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[25]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.028  ; 8.028  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[26]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.275  ; 7.275  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[27]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.463  ; 8.463  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[28]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 9.577  ; 9.577  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[29]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.975  ; 7.975  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[30]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 8.095  ; 8.095  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[31]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 7.976  ; 7.976  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;        ; 5.012  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;        ; 5.012  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.612  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.612  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 5.602  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.612  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.612  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 5.602  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; DRAM_DQ[*]       ; Arena_button                                            ; 7.994  ; 7.994  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[0]      ; Arena_button                                            ; 6.314  ; 6.314  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[1]      ; Arena_button                                            ; 6.224  ; 6.224  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[2]      ; Arena_button                                            ; 6.349  ; 6.349  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[3]      ; Arena_button                                            ; 6.037  ; 6.037  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[4]      ; Arena_button                                            ; 6.040  ; 6.040  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[5]      ; Arena_button                                            ; 6.038  ; 6.038  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[6]      ; Arena_button                                            ; 6.049  ; 6.049  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[7]      ; Arena_button                                            ; 6.348  ; 6.348  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[8]      ; Arena_button                                            ; 6.331  ; 6.331  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[9]      ; Arena_button                                            ; 6.234  ; 6.234  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[10]     ; Arena_button                                            ; 7.994  ; 7.994  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[11]     ; Arena_button                                            ; 7.961  ; 7.961  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[12]     ; Arena_button                                            ; 7.829  ; 7.829  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[13]     ; Arena_button                                            ; 7.959  ; 7.959  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[14]     ; Arena_button                                            ; 7.958  ; 7.958  ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[15]     ; Arena_button                                            ; 7.643  ; 7.643  ; Fall       ; Arena_button                                            ;
; SRAM_DQ[*]       ; Arena_button                                            ; 8.685  ; 8.685  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[0]      ; Arena_button                                            ; 8.681  ; 8.681  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[1]      ; Arena_button                                            ; 8.645  ; 8.645  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[2]      ; Arena_button                                            ; 8.680  ; 8.680  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[3]      ; Arena_button                                            ; 8.665  ; 8.665  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[4]      ; Arena_button                                            ; 8.670  ; 8.670  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[5]      ; Arena_button                                            ; 8.685  ; 8.685  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[6]      ; Arena_button                                            ; 6.623  ; 6.623  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[7]      ; Arena_button                                            ; 6.668  ; 6.668  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[8]      ; Arena_button                                            ; 6.467  ; 6.467  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[9]      ; Arena_button                                            ; 6.436  ; 6.436  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[10]     ; Arena_button                                            ; 6.437  ; 6.437  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[11]     ; Arena_button                                            ; 6.436  ; 6.436  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[12]     ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[13]     ; Arena_button                                            ; 6.422  ; 6.422  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[14]     ; Arena_button                                            ; 6.633  ; 6.633  ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[15]     ; Arena_button                                            ; 6.635  ; 6.635  ; Fall       ; Arena_button                                            ;
; Arena_PC[*]      ; Arena_clk                                               ; 12.296 ; 12.296 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[2]     ; Arena_clk                                               ; 7.591  ; 7.591  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[3]     ; Arena_clk                                               ; 10.220 ; 10.220 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[4]     ; Arena_clk                                               ; 6.962  ; 6.962  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[5]     ; Arena_clk                                               ; 7.648  ; 7.648  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[6]     ; Arena_clk                                               ; 7.931  ; 7.931  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[7]     ; Arena_clk                                               ; 9.175  ; 9.175  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[8]     ; Arena_clk                                               ; 7.733  ; 7.733  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[9]     ; Arena_clk                                               ; 8.559  ; 8.559  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[10]    ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[11]    ; Arena_clk                                               ; 9.739  ; 9.739  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[12]    ; Arena_clk                                               ; 7.915  ; 7.915  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[13]    ; Arena_clk                                               ; 7.270  ; 7.270  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[14]    ; Arena_clk                                               ; 7.107  ; 7.107  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[15]    ; Arena_clk                                               ; 7.806  ; 7.806  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[16]    ; Arena_clk                                               ; 10.169 ; 10.169 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[17]    ; Arena_clk                                               ; 12.296 ; 12.296 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[18]    ; Arena_clk                                               ; 7.954  ; 7.954  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[19]    ; Arena_clk                                               ; 8.570  ; 8.570  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[20]    ; Arena_clk                                               ; 7.883  ; 7.883  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[21]    ; Arena_clk                                               ; 7.948  ; 7.948  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[22]    ; Arena_clk                                               ; 7.847  ; 7.847  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[23]    ; Arena_clk                                               ; 8.004  ; 8.004  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[24]    ; Arena_clk                                               ; 8.272  ; 8.272  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[25]    ; Arena_clk                                               ; 7.658  ; 7.658  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[26]    ; Arena_clk                                               ; 7.385  ; 7.385  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[27]    ; Arena_clk                                               ; 8.966  ; 8.966  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[28]    ; Arena_clk                                               ; 8.095  ; 8.095  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[29]    ; Arena_clk                                               ; 7.989  ; 7.989  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[30]    ; Arena_clk                                               ; 6.870  ; 6.870  ; Fall       ; Arena_clk                                               ;
;  Arena_PC[31]    ; Arena_clk                                               ; 6.594  ; 6.594  ; Fall       ; Arena_clk                                               ;
; SDRAM_ADDR[*]    ; Arena_clk                                               ; 9.803  ; 9.803  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[0]   ; Arena_clk                                               ; 8.179  ; 8.179  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[1]   ; Arena_clk                                               ; 9.079  ; 9.079  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[2]   ; Arena_clk                                               ; 8.705  ; 8.705  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[3]   ; Arena_clk                                               ; 8.453  ; 8.453  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[4]   ; Arena_clk                                               ; 8.794  ; 8.794  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[5]   ; Arena_clk                                               ; 8.182  ; 8.182  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[6]   ; Arena_clk                                               ; 9.027  ; 9.027  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[7]   ; Arena_clk                                               ; 9.436  ; 9.436  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[8]   ; Arena_clk                                               ; 8.064  ; 8.064  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[9]   ; Arena_clk                                               ; 9.803  ; 9.803  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[10]  ; Arena_clk                                               ; 8.477  ; 8.477  ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[11]  ; Arena_clk                                               ; 8.801  ; 8.801  ; Fall       ; Arena_clk                                               ;
; SRAM_ADDR[*]     ; Arena_clk                                               ; 10.448 ; 10.448 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[2]    ; Arena_clk                                               ; 8.862  ; 8.862  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[3]    ; Arena_clk                                               ; 9.939  ; 9.939  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[4]    ; Arena_clk                                               ; 9.003  ; 9.003  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[5]    ; Arena_clk                                               ; 9.276  ; 9.276  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[6]    ; Arena_clk                                               ; 9.953  ; 9.953  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[7]    ; Arena_clk                                               ; 8.854  ; 8.854  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[8]    ; Arena_clk                                               ; 9.979  ; 9.979  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[9]    ; Arena_clk                                               ; 10.448 ; 10.448 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[10]   ; Arena_clk                                               ; 8.658  ; 8.658  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[11]   ; Arena_clk                                               ; 9.733  ; 9.733  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[12]   ; Arena_clk                                               ; 8.783  ; 8.783  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[13]   ; Arena_clk                                               ; 8.670  ; 8.670  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[14]   ; Arena_clk                                               ; 8.688  ; 8.688  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[15]   ; Arena_clk                                               ; 9.155  ; 9.155  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[16]   ; Arena_clk                                               ; 9.543  ; 9.543  ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[17]   ; Arena_clk                                               ; 9.659  ; 9.659  ; Fall       ; Arena_clk                                               ;
; readData1[*]     ; Arena_clk                                               ; 14.727 ; 14.727 ; Fall       ; Arena_clk                                               ;
;  readData1[0]    ; Arena_clk                                               ; 13.657 ; 13.657 ; Fall       ; Arena_clk                                               ;
;  readData1[1]    ; Arena_clk                                               ; 12.840 ; 12.840 ; Fall       ; Arena_clk                                               ;
;  readData1[2]    ; Arena_clk                                               ; 12.210 ; 12.210 ; Fall       ; Arena_clk                                               ;
;  readData1[3]    ; Arena_clk                                               ; 12.389 ; 12.389 ; Fall       ; Arena_clk                                               ;
;  readData1[4]    ; Arena_clk                                               ; 12.333 ; 12.333 ; Fall       ; Arena_clk                                               ;
;  readData1[5]    ; Arena_clk                                               ; 12.787 ; 12.787 ; Fall       ; Arena_clk                                               ;
;  readData1[6]    ; Arena_clk                                               ; 12.116 ; 12.116 ; Fall       ; Arena_clk                                               ;
;  readData1[7]    ; Arena_clk                                               ; 13.395 ; 13.395 ; Fall       ; Arena_clk                                               ;
;  readData1[8]    ; Arena_clk                                               ; 13.015 ; 13.015 ; Fall       ; Arena_clk                                               ;
;  readData1[9]    ; Arena_clk                                               ; 12.952 ; 12.952 ; Fall       ; Arena_clk                                               ;
;  readData1[10]   ; Arena_clk                                               ; 12.576 ; 12.576 ; Fall       ; Arena_clk                                               ;
;  readData1[11]   ; Arena_clk                                               ; 11.756 ; 11.756 ; Fall       ; Arena_clk                                               ;
;  readData1[12]   ; Arena_clk                                               ; 12.214 ; 12.214 ; Fall       ; Arena_clk                                               ;
;  readData1[13]   ; Arena_clk                                               ; 12.379 ; 12.379 ; Fall       ; Arena_clk                                               ;
;  readData1[14]   ; Arena_clk                                               ; 12.685 ; 12.685 ; Fall       ; Arena_clk                                               ;
;  readData1[15]   ; Arena_clk                                               ; 13.200 ; 13.200 ; Fall       ; Arena_clk                                               ;
;  readData1[16]   ; Arena_clk                                               ; 12.207 ; 12.207 ; Fall       ; Arena_clk                                               ;
;  readData1[17]   ; Arena_clk                                               ; 13.201 ; 13.201 ; Fall       ; Arena_clk                                               ;
;  readData1[18]   ; Arena_clk                                               ; 11.597 ; 11.597 ; Fall       ; Arena_clk                                               ;
;  readData1[19]   ; Arena_clk                                               ; 11.451 ; 11.451 ; Fall       ; Arena_clk                                               ;
;  readData1[20]   ; Arena_clk                                               ; 12.671 ; 12.671 ; Fall       ; Arena_clk                                               ;
;  readData1[21]   ; Arena_clk                                               ; 12.230 ; 12.230 ; Fall       ; Arena_clk                                               ;
;  readData1[22]   ; Arena_clk                                               ; 12.204 ; 12.204 ; Fall       ; Arena_clk                                               ;
;  readData1[23]   ; Arena_clk                                               ; 12.099 ; 12.099 ; Fall       ; Arena_clk                                               ;
;  readData1[24]   ; Arena_clk                                               ; 12.818 ; 12.818 ; Fall       ; Arena_clk                                               ;
;  readData1[25]   ; Arena_clk                                               ; 13.180 ; 13.180 ; Fall       ; Arena_clk                                               ;
;  readData1[26]   ; Arena_clk                                               ; 12.503 ; 12.503 ; Fall       ; Arena_clk                                               ;
;  readData1[27]   ; Arena_clk                                               ; 12.687 ; 12.687 ; Fall       ; Arena_clk                                               ;
;  readData1[28]   ; Arena_clk                                               ; 12.972 ; 12.972 ; Fall       ; Arena_clk                                               ;
;  readData1[29]   ; Arena_clk                                               ; 11.891 ; 11.891 ; Fall       ; Arena_clk                                               ;
;  readData1[30]   ; Arena_clk                                               ; 14.727 ; 14.727 ; Fall       ; Arena_clk                                               ;
;  readData1[31]   ; Arena_clk                                               ; 12.527 ; 12.527 ; Fall       ; Arena_clk                                               ;
; readData2[*]     ; Arena_clk                                               ; 14.405 ; 14.405 ; Fall       ; Arena_clk                                               ;
;  readData2[0]    ; Arena_clk                                               ; 12.858 ; 12.858 ; Fall       ; Arena_clk                                               ;
;  readData2[1]    ; Arena_clk                                               ; 12.651 ; 12.651 ; Fall       ; Arena_clk                                               ;
;  readData2[2]    ; Arena_clk                                               ; 12.342 ; 12.342 ; Fall       ; Arena_clk                                               ;
;  readData2[3]    ; Arena_clk                                               ; 13.019 ; 13.019 ; Fall       ; Arena_clk                                               ;
;  readData2[4]    ; Arena_clk                                               ; 13.136 ; 13.136 ; Fall       ; Arena_clk                                               ;
;  readData2[5]    ; Arena_clk                                               ; 12.949 ; 12.949 ; Fall       ; Arena_clk                                               ;
;  readData2[6]    ; Arena_clk                                               ; 13.843 ; 13.843 ; Fall       ; Arena_clk                                               ;
;  readData2[7]    ; Arena_clk                                               ; 13.144 ; 13.144 ; Fall       ; Arena_clk                                               ;
;  readData2[8]    ; Arena_clk                                               ; 13.983 ; 13.983 ; Fall       ; Arena_clk                                               ;
;  readData2[9]    ; Arena_clk                                               ; 12.620 ; 12.620 ; Fall       ; Arena_clk                                               ;
;  readData2[10]   ; Arena_clk                                               ; 13.421 ; 13.421 ; Fall       ; Arena_clk                                               ;
;  readData2[11]   ; Arena_clk                                               ; 13.998 ; 13.998 ; Fall       ; Arena_clk                                               ;
;  readData2[12]   ; Arena_clk                                               ; 13.207 ; 13.207 ; Fall       ; Arena_clk                                               ;
;  readData2[13]   ; Arena_clk                                               ; 14.405 ; 14.405 ; Fall       ; Arena_clk                                               ;
;  readData2[14]   ; Arena_clk                                               ; 13.058 ; 13.058 ; Fall       ; Arena_clk                                               ;
;  readData2[15]   ; Arena_clk                                               ; 13.337 ; 13.337 ; Fall       ; Arena_clk                                               ;
;  readData2[16]   ; Arena_clk                                               ; 13.880 ; 13.880 ; Fall       ; Arena_clk                                               ;
;  readData2[17]   ; Arena_clk                                               ; 13.516 ; 13.516 ; Fall       ; Arena_clk                                               ;
;  readData2[18]   ; Arena_clk                                               ; 13.747 ; 13.747 ; Fall       ; Arena_clk                                               ;
;  readData2[19]   ; Arena_clk                                               ; 13.923 ; 13.923 ; Fall       ; Arena_clk                                               ;
;  readData2[20]   ; Arena_clk                                               ; 12.748 ; 12.748 ; Fall       ; Arena_clk                                               ;
;  readData2[21]   ; Arena_clk                                               ; 13.410 ; 13.410 ; Fall       ; Arena_clk                                               ;
;  readData2[22]   ; Arena_clk                                               ; 13.519 ; 13.519 ; Fall       ; Arena_clk                                               ;
;  readData2[23]   ; Arena_clk                                               ; 13.590 ; 13.590 ; Fall       ; Arena_clk                                               ;
;  readData2[24]   ; Arena_clk                                               ; 12.532 ; 12.532 ; Fall       ; Arena_clk                                               ;
;  readData2[25]   ; Arena_clk                                               ; 13.631 ; 13.631 ; Fall       ; Arena_clk                                               ;
;  readData2[26]   ; Arena_clk                                               ; 13.018 ; 13.018 ; Fall       ; Arena_clk                                               ;
;  readData2[27]   ; Arena_clk                                               ; 13.351 ; 13.351 ; Fall       ; Arena_clk                                               ;
;  readData2[28]   ; Arena_clk                                               ; 13.522 ; 13.522 ; Fall       ; Arena_clk                                               ;
;  readData2[29]   ; Arena_clk                                               ; 13.355 ; 13.355 ; Fall       ; Arena_clk                                               ;
;  readData2[30]   ; Arena_clk                                               ; 13.826 ; 13.826 ; Fall       ; Arena_clk                                               ;
;  readData2[31]   ; Arena_clk                                               ; 12.981 ; 12.981 ; Fall       ; Arena_clk                                               ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Rise       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Rise       ; DRAM_DQ[10]                                             ;
; aluOP[*]         ; DRAM_DQ[10]                                             ; 10.873 ; 10.873 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[0]        ; DRAM_DQ[10]                                             ; 10.861 ; 10.861 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[1]        ; DRAM_DQ[10]                                             ; 10.873 ; 10.873 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[2]        ; DRAM_DQ[10]                                             ; 10.724 ; 10.724 ; Fall       ; DRAM_DQ[10]                                             ;
; controlLine[*]   ; DRAM_DQ[10]                                             ; 10.789 ; 10.789 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[0]  ; DRAM_DQ[10]                                             ; 10.369 ; 10.369 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[1]  ; DRAM_DQ[10]                                             ; 9.208  ; 9.208  ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[4]  ; DRAM_DQ[10]                                             ; 10.133 ; 10.133 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[5]  ; DRAM_DQ[10]                                             ; 10.023 ; 10.023 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[6]  ; DRAM_DQ[10]                                             ; 10.789 ; 10.789 ; Fall       ; DRAM_DQ[10]                                             ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Fall       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 8.893  ; 8.893  ; Fall       ; DRAM_DQ[10]                                             ;
; operation[*]     ; SRAM_DQ[0]                                              ; 10.339 ; 10.339 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 9.818  ; 9.818  ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 10.339 ; 10.339 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 9.760  ; 9.760  ; Rise       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Rise       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Rise       ; SRAM_DQ[0]                                              ;
; operation[*]     ; SRAM_DQ[0]                                              ; 10.774 ; 10.774 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 10.253 ; 10.253 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 10.774 ; 10.774 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 10.195 ; 10.195 ; Fall       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Fall       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 9.087  ; 9.087  ; Fall       ; SRAM_DQ[0]                                              ;
+------------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                     ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port        ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 3.336 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 3.336 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]        ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 3.336 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 3.336 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 2.581 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 2.581 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; result[*]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.608 ; 3.608 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[1]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.843 ; 4.843 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[2]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.831 ; 4.831 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[3]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.788 ; 4.788 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[4]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.249 ; 4.249 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[5]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.844 ; 4.844 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[6]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.831 ; 4.831 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[7]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 5.223 ; 5.223 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[8]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.140 ; 4.140 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[9]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.665 ; 3.665 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[10]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.317 ; 4.317 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[11]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.271 ; 4.271 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[12]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.950 ; 3.950 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[13]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.774 ; 3.774 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[14]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.266 ; 4.266 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[15]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.608 ; 3.608 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[16]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.838 ; 3.838 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[17]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.073 ; 4.073 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[18]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.940 ; 3.940 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[19]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.830 ; 3.830 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[20]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.899 ; 3.899 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[21]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.765 ; 3.765 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[22]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.734 ; 3.734 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[23]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.832 ; 3.832 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[24]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.872 ; 3.872 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[25]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.006 ; 4.006 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[26]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.640 ; 3.640 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[27]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.134 ; 4.134 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[28]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.736 ; 4.736 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[29]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.940 ; 3.940 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[30]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 4.077 ; 4.077 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  result[31]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 3.965 ; 3.965 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; operation[*]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;       ; 2.581 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
;  operation[1]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;       ; 2.581 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.877 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.887 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.877 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]   ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.877 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.887 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.877 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; DRAM_DQ[*]       ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[0]      ; Arena_button                                            ; 3.531 ; 3.531 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[1]      ; Arena_button                                            ; 3.508 ; 3.508 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[2]      ; Arena_button                                            ; 3.562 ; 3.562 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[3]      ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[4]      ; Arena_button                                            ; 3.415 ; 3.415 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[5]      ; Arena_button                                            ; 3.414 ; 3.414 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[6]      ; Arena_button                                            ; 3.418 ; 3.418 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[7]      ; Arena_button                                            ; 3.569 ; 3.569 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[8]      ; Arena_button                                            ; 3.545 ; 3.545 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[9]      ; Arena_button                                            ; 3.518 ; 3.518 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[10]     ; Arena_button                                            ; 4.242 ; 4.242 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[11]     ; Arena_button                                            ; 4.218 ; 4.218 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[12]     ; Arena_button                                            ; 4.160 ; 4.160 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[13]     ; Arena_button                                            ; 4.222 ; 4.222 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[14]     ; Arena_button                                            ; 4.222 ; 4.222 ; Fall       ; Arena_button                                            ;
;  DRAM_DQ[15]     ; Arena_button                                            ; 4.066 ; 4.066 ; Fall       ; Arena_button                                            ;
; SRAM_DQ[*]       ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[0]      ; Arena_button                                            ; 4.595 ; 4.595 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[1]      ; Arena_button                                            ; 4.580 ; 4.580 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[2]      ; Arena_button                                            ; 4.600 ; 4.600 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[3]      ; Arena_button                                            ; 4.583 ; 4.583 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[4]      ; Arena_button                                            ; 4.614 ; 4.614 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[5]      ; Arena_button                                            ; 4.634 ; 4.634 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[6]      ; Arena_button                                            ; 3.737 ; 3.737 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[7]      ; Arena_button                                            ; 3.765 ; 3.765 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[8]      ; Arena_button                                            ; 3.689 ; 3.689 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[9]      ; Arena_button                                            ; 3.673 ; 3.673 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[10]     ; Arena_button                                            ; 3.674 ; 3.674 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[11]     ; Arena_button                                            ; 3.674 ; 3.674 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[12]     ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[13]     ; Arena_button                                            ; 3.664 ; 3.664 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[14]     ; Arena_button                                            ; 3.750 ; 3.750 ; Fall       ; Arena_button                                            ;
;  SRAM_DQ[15]     ; Arena_button                                            ; 3.753 ; 3.753 ; Fall       ; Arena_button                                            ;
; Arena_PC[*]      ; Arena_clk                                               ; 3.709 ; 3.709 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[2]     ; Arena_clk                                               ; 4.230 ; 4.230 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[3]     ; Arena_clk                                               ; 5.528 ; 5.528 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[4]     ; Arena_clk                                               ; 3.872 ; 3.872 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[5]     ; Arena_clk                                               ; 4.169 ; 4.169 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[6]     ; Arena_clk                                               ; 4.331 ; 4.331 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[7]     ; Arena_clk                                               ; 5.049 ; 5.049 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[8]     ; Arena_clk                                               ; 4.201 ; 4.201 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[9]     ; Arena_clk                                               ; 4.582 ; 4.582 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[10]    ; Arena_clk                                               ; 5.207 ; 5.207 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[11]    ; Arena_clk                                               ; 5.218 ; 5.218 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[12]    ; Arena_clk                                               ; 4.356 ; 4.356 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[13]    ; Arena_clk                                               ; 4.019 ; 4.019 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[14]    ; Arena_clk                                               ; 3.950 ; 3.950 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[15]    ; Arena_clk                                               ; 4.269 ; 4.269 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[16]    ; Arena_clk                                               ; 5.616 ; 5.616 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[17]    ; Arena_clk                                               ; 6.501 ; 6.501 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[18]    ; Arena_clk                                               ; 4.315 ; 4.315 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[19]    ; Arena_clk                                               ; 4.596 ; 4.596 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[20]    ; Arena_clk                                               ; 4.258 ; 4.258 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[21]    ; Arena_clk                                               ; 4.346 ; 4.346 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[22]    ; Arena_clk                                               ; 4.250 ; 4.250 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[23]    ; Arena_clk                                               ; 4.359 ; 4.359 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[24]    ; Arena_clk                                               ; 4.495 ; 4.495 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[25]    ; Arena_clk                                               ; 4.153 ; 4.153 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[26]    ; Arena_clk                                               ; 4.094 ; 4.094 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[27]    ; Arena_clk                                               ; 4.803 ; 4.803 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[28]    ; Arena_clk                                               ; 4.418 ; 4.418 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[29]    ; Arena_clk                                               ; 4.344 ; 4.344 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[30]    ; Arena_clk                                               ; 3.862 ; 3.862 ; Fall       ; Arena_clk                                               ;
;  Arena_PC[31]    ; Arena_clk                                               ; 3.709 ; 3.709 ; Fall       ; Arena_clk                                               ;
; SDRAM_ADDR[*]    ; Arena_clk                                               ; 4.450 ; 4.450 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[0]   ; Arena_clk                                               ; 4.474 ; 4.474 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[1]   ; Arena_clk                                               ; 4.867 ; 4.867 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[2]   ; Arena_clk                                               ; 4.696 ; 4.696 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[3]   ; Arena_clk                                               ; 4.641 ; 4.641 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[4]   ; Arena_clk                                               ; 4.762 ; 4.762 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[5]   ; Arena_clk                                               ; 4.483 ; 4.483 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[6]   ; Arena_clk                                               ; 4.896 ; 4.896 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[7]   ; Arena_clk                                               ; 5.040 ; 5.040 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[8]   ; Arena_clk                                               ; 4.450 ; 4.450 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[9]   ; Arena_clk                                               ; 5.277 ; 5.277 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[10]  ; Arena_clk                                               ; 4.626 ; 4.626 ; Fall       ; Arena_clk                                               ;
;  SDRAM_ADDR[11]  ; Arena_clk                                               ; 4.786 ; 4.786 ; Fall       ; Arena_clk                                               ;
; SRAM_ADDR[*]     ; Arena_clk                                               ; 4.800 ; 4.800 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[2]    ; Arena_clk                                               ; 4.913 ; 4.913 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[3]    ; Arena_clk                                               ; 5.405 ; 5.405 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[4]    ; Arena_clk                                               ; 4.982 ; 4.982 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[5]    ; Arena_clk                                               ; 5.084 ; 5.084 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[6]    ; Arena_clk                                               ; 5.423 ; 5.423 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[7]    ; Arena_clk                                               ; 4.888 ; 4.888 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[8]    ; Arena_clk                                               ; 5.376 ; 5.376 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[9]    ; Arena_clk                                               ; 5.595 ; 5.595 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[10]   ; Arena_clk                                               ; 4.806 ; 4.806 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[11]   ; Arena_clk                                               ; 5.226 ; 5.226 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[12]   ; Arena_clk                                               ; 4.862 ; 4.862 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[13]   ; Arena_clk                                               ; 4.844 ; 4.844 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[14]   ; Arena_clk                                               ; 4.800 ; 4.800 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[15]   ; Arena_clk                                               ; 5.000 ; 5.000 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[16]   ; Arena_clk                                               ; 5.265 ; 5.265 ; Fall       ; Arena_clk                                               ;
;  SRAM_ADDR[17]   ; Arena_clk                                               ; 5.262 ; 5.262 ; Fall       ; Arena_clk                                               ;
; readData1[*]     ; Arena_clk                                               ; 4.328 ; 4.328 ; Fall       ; Arena_clk                                               ;
;  readData1[0]    ; Arena_clk                                               ; 5.738 ; 5.738 ; Fall       ; Arena_clk                                               ;
;  readData1[1]    ; Arena_clk                                               ; 4.796 ; 4.796 ; Fall       ; Arena_clk                                               ;
;  readData1[2]    ; Arena_clk                                               ; 4.743 ; 4.743 ; Fall       ; Arena_clk                                               ;
;  readData1[3]    ; Arena_clk                                               ; 4.941 ; 4.941 ; Fall       ; Arena_clk                                               ;
;  readData1[4]    ; Arena_clk                                               ; 5.031 ; 5.031 ; Fall       ; Arena_clk                                               ;
;  readData1[5]    ; Arena_clk                                               ; 4.972 ; 4.972 ; Fall       ; Arena_clk                                               ;
;  readData1[6]    ; Arena_clk                                               ; 4.785 ; 4.785 ; Fall       ; Arena_clk                                               ;
;  readData1[7]    ; Arena_clk                                               ; 5.033 ; 5.033 ; Fall       ; Arena_clk                                               ;
;  readData1[8]    ; Arena_clk                                               ; 4.922 ; 4.922 ; Fall       ; Arena_clk                                               ;
;  readData1[9]    ; Arena_clk                                               ; 4.500 ; 4.500 ; Fall       ; Arena_clk                                               ;
;  readData1[10]   ; Arena_clk                                               ; 4.876 ; 4.876 ; Fall       ; Arena_clk                                               ;
;  readData1[11]   ; Arena_clk                                               ; 4.418 ; 4.418 ; Fall       ; Arena_clk                                               ;
;  readData1[12]   ; Arena_clk                                               ; 4.328 ; 4.328 ; Fall       ; Arena_clk                                               ;
;  readData1[13]   ; Arena_clk                                               ; 4.785 ; 4.785 ; Fall       ; Arena_clk                                               ;
;  readData1[14]   ; Arena_clk                                               ; 4.843 ; 4.843 ; Fall       ; Arena_clk                                               ;
;  readData1[15]   ; Arena_clk                                               ; 5.575 ; 5.575 ; Fall       ; Arena_clk                                               ;
;  readData1[16]   ; Arena_clk                                               ; 4.739 ; 4.739 ; Fall       ; Arena_clk                                               ;
;  readData1[17]   ; Arena_clk                                               ; 4.738 ; 4.738 ; Fall       ; Arena_clk                                               ;
;  readData1[18]   ; Arena_clk                                               ; 4.530 ; 4.530 ; Fall       ; Arena_clk                                               ;
;  readData1[19]   ; Arena_clk                                               ; 4.411 ; 4.411 ; Fall       ; Arena_clk                                               ;
;  readData1[20]   ; Arena_clk                                               ; 4.511 ; 4.511 ; Fall       ; Arena_clk                                               ;
;  readData1[21]   ; Arena_clk                                               ; 4.489 ; 4.489 ; Fall       ; Arena_clk                                               ;
;  readData1[22]   ; Arena_clk                                               ; 4.703 ; 4.703 ; Fall       ; Arena_clk                                               ;
;  readData1[23]   ; Arena_clk                                               ; 4.667 ; 4.667 ; Fall       ; Arena_clk                                               ;
;  readData1[24]   ; Arena_clk                                               ; 4.801 ; 4.801 ; Fall       ; Arena_clk                                               ;
;  readData1[25]   ; Arena_clk                                               ; 4.934 ; 4.934 ; Fall       ; Arena_clk                                               ;
;  readData1[26]   ; Arena_clk                                               ; 4.599 ; 4.599 ; Fall       ; Arena_clk                                               ;
;  readData1[27]   ; Arena_clk                                               ; 5.002 ; 5.002 ; Fall       ; Arena_clk                                               ;
;  readData1[28]   ; Arena_clk                                               ; 5.056 ; 5.056 ; Fall       ; Arena_clk                                               ;
;  readData1[29]   ; Arena_clk                                               ; 4.827 ; 4.827 ; Fall       ; Arena_clk                                               ;
;  readData1[30]   ; Arena_clk                                               ; 5.997 ; 5.997 ; Fall       ; Arena_clk                                               ;
;  readData1[31]   ; Arena_clk                                               ; 4.722 ; 4.722 ; Fall       ; Arena_clk                                               ;
; readData2[*]     ; Arena_clk                                               ; 4.875 ; 4.875 ; Fall       ; Arena_clk                                               ;
;  readData2[0]    ; Arena_clk                                               ; 5.209 ; 5.209 ; Fall       ; Arena_clk                                               ;
;  readData2[1]    ; Arena_clk                                               ; 5.169 ; 5.169 ; Fall       ; Arena_clk                                               ;
;  readData2[2]    ; Arena_clk                                               ; 4.948 ; 4.948 ; Fall       ; Arena_clk                                               ;
;  readData2[3]    ; Arena_clk                                               ; 5.264 ; 5.264 ; Fall       ; Arena_clk                                               ;
;  readData2[4]    ; Arena_clk                                               ; 5.413 ; 5.413 ; Fall       ; Arena_clk                                               ;
;  readData2[5]    ; Arena_clk                                               ; 5.115 ; 5.115 ; Fall       ; Arena_clk                                               ;
;  readData2[6]    ; Arena_clk                                               ; 5.281 ; 5.281 ; Fall       ; Arena_clk                                               ;
;  readData2[7]    ; Arena_clk                                               ; 4.917 ; 4.917 ; Fall       ; Arena_clk                                               ;
;  readData2[8]    ; Arena_clk                                               ; 5.897 ; 5.897 ; Fall       ; Arena_clk                                               ;
;  readData2[9]    ; Arena_clk                                               ; 5.101 ; 5.101 ; Fall       ; Arena_clk                                               ;
;  readData2[10]   ; Arena_clk                                               ; 5.150 ; 5.150 ; Fall       ; Arena_clk                                               ;
;  readData2[11]   ; Arena_clk                                               ; 5.539 ; 5.539 ; Fall       ; Arena_clk                                               ;
;  readData2[12]   ; Arena_clk                                               ; 4.982 ; 4.982 ; Fall       ; Arena_clk                                               ;
;  readData2[13]   ; Arena_clk                                               ; 5.838 ; 5.838 ; Fall       ; Arena_clk                                               ;
;  readData2[14]   ; Arena_clk                                               ; 5.214 ; 5.214 ; Fall       ; Arena_clk                                               ;
;  readData2[15]   ; Arena_clk                                               ; 5.240 ; 5.240 ; Fall       ; Arena_clk                                               ;
;  readData2[16]   ; Arena_clk                                               ; 5.362 ; 5.362 ; Fall       ; Arena_clk                                               ;
;  readData2[17]   ; Arena_clk                                               ; 5.651 ; 5.651 ; Fall       ; Arena_clk                                               ;
;  readData2[18]   ; Arena_clk                                               ; 5.379 ; 5.379 ; Fall       ; Arena_clk                                               ;
;  readData2[19]   ; Arena_clk                                               ; 5.680 ; 5.680 ; Fall       ; Arena_clk                                               ;
;  readData2[20]   ; Arena_clk                                               ; 5.020 ; 5.020 ; Fall       ; Arena_clk                                               ;
;  readData2[21]   ; Arena_clk                                               ; 5.509 ; 5.509 ; Fall       ; Arena_clk                                               ;
;  readData2[22]   ; Arena_clk                                               ; 5.385 ; 5.385 ; Fall       ; Arena_clk                                               ;
;  readData2[23]   ; Arena_clk                                               ; 5.843 ; 5.843 ; Fall       ; Arena_clk                                               ;
;  readData2[24]   ; Arena_clk                                               ; 4.875 ; 4.875 ; Fall       ; Arena_clk                                               ;
;  readData2[25]   ; Arena_clk                                               ; 5.450 ; 5.450 ; Fall       ; Arena_clk                                               ;
;  readData2[26]   ; Arena_clk                                               ; 5.386 ; 5.386 ; Fall       ; Arena_clk                                               ;
;  readData2[27]   ; Arena_clk                                               ; 5.491 ; 5.491 ; Fall       ; Arena_clk                                               ;
;  readData2[28]   ; Arena_clk                                               ; 5.409 ; 5.409 ; Fall       ; Arena_clk                                               ;
;  readData2[29]   ; Arena_clk                                               ; 5.524 ; 5.524 ; Fall       ; Arena_clk                                               ;
;  readData2[30]   ; Arena_clk                                               ; 5.356 ; 5.356 ; Fall       ; Arena_clk                                               ;
;  readData2[31]   ; Arena_clk                                               ; 5.315 ; 5.315 ; Fall       ; Arena_clk                                               ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Rise       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Rise       ; DRAM_DQ[10]                                             ;
; aluOP[*]         ; DRAM_DQ[10]                                             ; 5.441 ; 5.441 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[0]        ; DRAM_DQ[10]                                             ; 5.501 ; 5.501 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[1]        ; DRAM_DQ[10]                                             ; 5.488 ; 5.488 ; Fall       ; DRAM_DQ[10]                                             ;
;  aluOP[2]        ; DRAM_DQ[10]                                             ; 5.441 ; 5.441 ; Fall       ; DRAM_DQ[10]                                             ;
; controlLine[*]   ; DRAM_DQ[10]                                             ; 4.700 ; 4.700 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[0]  ; DRAM_DQ[10]                                             ; 5.217 ; 5.217 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[1]  ; DRAM_DQ[10]                                             ; 4.700 ; 4.700 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[4]  ; DRAM_DQ[10]                                             ; 5.133 ; 5.133 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[5]  ; DRAM_DQ[10]                                             ; 5.043 ; 5.043 ; Fall       ; DRAM_DQ[10]                                             ;
;  controlLine[6]  ; DRAM_DQ[10]                                             ; 5.431 ; 5.431 ; Fall       ; DRAM_DQ[10]                                             ;
; out_instruc[*]   ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Fall       ; DRAM_DQ[10]                                             ;
;  out_instruc[26] ; DRAM_DQ[10]                                             ; 5.049 ; 5.049 ; Fall       ; DRAM_DQ[10]                                             ;
; operation[*]     ; SRAM_DQ[0]                                              ; 4.848 ; 4.848 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 4.899 ; 4.899 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 5.182 ; 5.182 ; Rise       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 4.848 ; 4.848 ; Rise       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Rise       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Rise       ; SRAM_DQ[0]                                              ;
; operation[*]     ; SRAM_DQ[0]                                              ; 5.018 ; 5.018 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[0]    ; SRAM_DQ[0]                                              ; 5.069 ; 5.069 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[2]    ; SRAM_DQ[0]                                              ; 5.352 ; 5.352 ; Fall       ; SRAM_DQ[0]                                              ;
;  operation[3]    ; SRAM_DQ[0]                                              ; 5.018 ; 5.018 ; Fall       ; SRAM_DQ[0]                                              ;
; out_instruc[*]   ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Fall       ; SRAM_DQ[0]                                              ;
;  out_instruc[0]  ; SRAM_DQ[0]                                              ; 5.201 ; 5.201 ; Fall       ; SRAM_DQ[0]                                              ;
+------------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+-----------------+--------+-------+-------+--------+
; Input Port  ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+-------------+-----------------+--------+-------+-------+--------+
; DRAM_DQ[0]  ; out_instruc[16] ; 8.587  ;       ;       ; 8.587  ;
; DRAM_DQ[1]  ; out_instruc[17] ; 8.922  ;       ;       ; 8.922  ;
; DRAM_DQ[2]  ; out_instruc[18] ; 8.623  ;       ;       ; 8.623  ;
; DRAM_DQ[3]  ; out_instruc[19] ; 8.610  ;       ;       ; 8.610  ;
; DRAM_DQ[4]  ; out_instruc[20] ; 8.652  ;       ;       ; 8.652  ;
; DRAM_DQ[5]  ; out_instruc[21] ; 8.598  ;       ;       ; 8.598  ;
; DRAM_DQ[6]  ; out_instruc[22] ; 8.622  ;       ;       ; 8.622  ;
; DRAM_DQ[7]  ; out_instruc[23] ; 8.662  ;       ;       ; 8.662  ;
; DRAM_DQ[8]  ; out_instruc[24] ; 8.921  ;       ;       ; 8.921  ;
; DRAM_DQ[9]  ; out_instruc[25] ; 8.903  ;       ;       ; 8.903  ;
; DRAM_DQ[11] ; out_instruc[27] ; 8.968  ;       ;       ; 8.968  ;
; DRAM_DQ[12] ; out_instruc[28] ; 8.637  ;       ;       ; 8.637  ;
; DRAM_DQ[13] ; out_instruc[29] ; 10.373 ;       ;       ; 10.373 ;
; DRAM_DQ[14] ; out_instruc[30] ; 8.334  ;       ;       ; 8.334  ;
; DRAM_DQ[15] ; out_instruc[31] ; 8.258  ;       ;       ; 8.258  ;
; INPUT_WE    ; DRAM_DQ[0]      ; 8.261  ; 8.261 ; 8.261 ; 8.261  ;
; INPUT_WE    ; DRAM_DQ[1]      ; 8.291  ; 8.291 ; 8.291 ; 8.291  ;
; INPUT_WE    ; DRAM_DQ[2]      ; 8.291  ; 8.291 ; 8.291 ; 8.291  ;
; INPUT_WE    ; DRAM_DQ[3]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[4]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[5]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[6]      ; 8.576  ; 8.576 ; 8.576 ; 8.576  ;
; INPUT_WE    ; DRAM_DQ[7]      ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[8]      ; 8.587  ; 8.587 ; 8.587 ; 8.587  ;
; INPUT_WE    ; DRAM_DQ[9]      ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[10]     ; 8.617  ; 8.617 ; 8.617 ; 8.617  ;
; INPUT_WE    ; DRAM_DQ[11]     ; 8.612  ; 8.612 ; 8.612 ; 8.612  ;
; INPUT_WE    ; DRAM_DQ[12]     ; 8.612  ; 8.612 ; 8.612 ; 8.612  ;
; INPUT_WE    ; DRAM_DQ[13]     ; 8.622  ; 8.622 ; 8.622 ; 8.622  ;
; INPUT_WE    ; DRAM_DQ[14]     ; 8.622  ; 8.622 ; 8.622 ; 8.622  ;
; INPUT_WE    ; DRAM_DQ[15]     ; 8.900  ; 8.900 ; 8.900 ; 8.900  ;
; INPUT_WE    ; DRAM_OE_N       ; 9.044  ;       ;       ; 9.044  ;
; INPUT_WE    ; DRAM_WE_N       ;        ; 9.046 ; 9.046 ;        ;
; INPUT_WE    ; SRAM_DQ[0]      ; 9.223  ; 9.223 ; 9.223 ; 9.223  ;
; INPUT_WE    ; SRAM_DQ[1]      ; 9.887  ; 9.887 ; 9.887 ; 9.887  ;
; INPUT_WE    ; SRAM_DQ[2]      ; 9.887  ; 9.887 ; 9.887 ; 9.887  ;
; INPUT_WE    ; SRAM_DQ[3]      ; 9.867  ; 9.867 ; 9.867 ; 9.867  ;
; INPUT_WE    ; SRAM_DQ[4]      ; 9.822  ; 9.822 ; 9.822 ; 9.822  ;
; INPUT_WE    ; SRAM_DQ[5]      ; 9.808  ; 9.808 ; 9.808 ; 9.808  ;
; INPUT_WE    ; SRAM_DQ[6]      ; 9.808  ; 9.808 ; 9.808 ; 9.808  ;
; INPUT_WE    ; SRAM_DQ[7]      ; 9.750  ; 9.750 ; 9.750 ; 9.750  ;
; INPUT_WE    ; SRAM_DQ[8]      ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[9]      ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[10]     ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[11]     ; 9.571  ; 9.571 ; 9.571 ; 9.571  ;
; INPUT_WE    ; SRAM_DQ[12]     ; 9.569  ; 9.569 ; 9.569 ; 9.569  ;
; INPUT_WE    ; SRAM_DQ[13]     ; 9.569  ; 9.569 ; 9.569 ; 9.569  ;
; INPUT_WE    ; SRAM_DQ[14]     ; 9.559  ; 9.559 ; 9.559 ; 9.559  ;
; INPUT_WE    ; SRAM_DQ[15]     ; 9.549  ; 9.549 ; 9.549 ; 9.549  ;
; INPUT_WE    ; SRAM_OE_N       ; 9.597  ;       ;       ; 9.597  ;
; INPUT_WE    ; SRAM_WE_N       ;        ; 9.607 ; 9.607 ;        ;
; SRAM_DQ[1]  ; out_instruc[1]  ; 10.430 ;       ;       ; 10.430 ;
; SRAM_DQ[2]  ; out_instruc[2]  ; 9.071  ;       ;       ; 9.071  ;
; SRAM_DQ[3]  ; out_instruc[3]  ; 9.494  ;       ;       ; 9.494  ;
; SRAM_DQ[4]  ; out_instruc[4]  ; 9.510  ;       ;       ; 9.510  ;
; SRAM_DQ[5]  ; out_instruc[5]  ; 9.230  ;       ;       ; 9.230  ;
; SRAM_DQ[6]  ; out_instruc[6]  ; 9.920  ;       ;       ; 9.920  ;
; SRAM_DQ[7]  ; out_instruc[7]  ; 9.047  ;       ;       ; 9.047  ;
; SRAM_DQ[8]  ; out_instruc[8]  ; 9.878  ;       ;       ; 9.878  ;
; SRAM_DQ[9]  ; out_instruc[9]  ; 9.153  ;       ;       ; 9.153  ;
; SRAM_DQ[10] ; out_instruc[10] ; 9.484  ;       ;       ; 9.484  ;
; SRAM_DQ[11] ; out_instruc[11] ; 9.103  ;       ;       ; 9.103  ;
; SRAM_DQ[12] ; out_instruc[12] ; 10.090 ;       ;       ; 10.090 ;
; SRAM_DQ[13] ; out_instruc[13] ; 9.547  ;       ;       ; 9.547  ;
; SRAM_DQ[14] ; out_instruc[14] ; 8.844  ;       ;       ; 8.844  ;
; SRAM_DQ[15] ; out_instruc[15] ; 9.139  ;       ;       ; 9.139  ;
+-------------+-----------------+--------+-------+-------+--------+


+---------------------------------------------------------------+
; Minimum Progagation Delay                                     ;
+-------------+-----------------+-------+-------+-------+-------+
; Input Port  ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+-------------+-----------------+-------+-------+-------+-------+
; DRAM_DQ[0]  ; out_instruc[16] ; 4.897 ;       ;       ; 4.897 ;
; DRAM_DQ[1]  ; out_instruc[17] ; 5.070 ;       ;       ; 5.070 ;
; DRAM_DQ[2]  ; out_instruc[18] ; 4.925 ;       ;       ; 4.925 ;
; DRAM_DQ[3]  ; out_instruc[19] ; 4.912 ;       ;       ; 4.912 ;
; DRAM_DQ[4]  ; out_instruc[20] ; 4.942 ;       ;       ; 4.942 ;
; DRAM_DQ[5]  ; out_instruc[21] ; 4.897 ;       ;       ; 4.897 ;
; DRAM_DQ[6]  ; out_instruc[22] ; 4.916 ;       ;       ; 4.916 ;
; DRAM_DQ[7]  ; out_instruc[23] ; 4.958 ;       ;       ; 4.958 ;
; DRAM_DQ[8]  ; out_instruc[24] ; 5.064 ;       ;       ; 5.064 ;
; DRAM_DQ[9]  ; out_instruc[25] ; 5.053 ;       ;       ; 5.053 ;
; DRAM_DQ[11] ; out_instruc[27] ; 5.089 ;       ;       ; 5.089 ;
; DRAM_DQ[12] ; out_instruc[28] ; 4.939 ;       ;       ; 4.939 ;
; DRAM_DQ[13] ; out_instruc[29] ; 5.846 ;       ;       ; 5.846 ;
; DRAM_DQ[14] ; out_instruc[30] ; 4.819 ;       ;       ; 4.819 ;
; DRAM_DQ[15] ; out_instruc[31] ; 4.754 ;       ;       ; 4.754 ;
; INPUT_WE    ; DRAM_DQ[0]      ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; INPUT_WE    ; DRAM_DQ[1]      ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; INPUT_WE    ; DRAM_DQ[2]      ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; INPUT_WE    ; DRAM_DQ[3]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[4]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[5]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[6]      ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; INPUT_WE    ; DRAM_DQ[7]      ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[8]      ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; INPUT_WE    ; DRAM_DQ[9]      ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[10]     ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; INPUT_WE    ; DRAM_DQ[11]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; INPUT_WE    ; DRAM_DQ[12]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; INPUT_WE    ; DRAM_DQ[13]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; INPUT_WE    ; DRAM_DQ[14]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; INPUT_WE    ; DRAM_DQ[15]     ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; INPUT_WE    ; DRAM_OE_N       ; 5.133 ;       ;       ; 5.133 ;
; INPUT_WE    ; DRAM_WE_N       ;       ; 5.138 ; 5.138 ;       ;
; INPUT_WE    ; SRAM_DQ[0]      ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; INPUT_WE    ; SRAM_DQ[1]      ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; INPUT_WE    ; SRAM_DQ[2]      ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; INPUT_WE    ; SRAM_DQ[3]      ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; INPUT_WE    ; SRAM_DQ[4]      ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; INPUT_WE    ; SRAM_DQ[5]      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; INPUT_WE    ; SRAM_DQ[6]      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; INPUT_WE    ; SRAM_DQ[7]      ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
; INPUT_WE    ; SRAM_DQ[8]      ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[9]      ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[10]     ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[11]     ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; INPUT_WE    ; SRAM_DQ[12]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; INPUT_WE    ; SRAM_DQ[13]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; INPUT_WE    ; SRAM_DQ[14]     ; 5.465 ; 5.465 ; 5.465 ; 5.465 ;
; INPUT_WE    ; SRAM_DQ[15]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; INPUT_WE    ; SRAM_OE_N       ; 5.499 ;       ;       ; 5.499 ;
; INPUT_WE    ; SRAM_WE_N       ;       ; 5.509 ; 5.509 ;       ;
; SRAM_DQ[1]  ; out_instruc[1]  ; 5.914 ;       ;       ; 5.914 ;
; SRAM_DQ[2]  ; out_instruc[2]  ; 5.176 ;       ;       ; 5.176 ;
; SRAM_DQ[3]  ; out_instruc[3]  ; 5.396 ;       ;       ; 5.396 ;
; SRAM_DQ[4]  ; out_instruc[4]  ; 5.403 ;       ;       ; 5.403 ;
; SRAM_DQ[5]  ; out_instruc[5]  ; 5.268 ;       ;       ; 5.268 ;
; SRAM_DQ[6]  ; out_instruc[6]  ; 5.687 ;       ;       ; 5.687 ;
; SRAM_DQ[7]  ; out_instruc[7]  ; 5.152 ;       ;       ; 5.152 ;
; SRAM_DQ[8]  ; out_instruc[8]  ; 5.556 ;       ;       ; 5.556 ;
; SRAM_DQ[9]  ; out_instruc[9]  ; 5.230 ;       ;       ; 5.230 ;
; SRAM_DQ[10] ; out_instruc[10] ; 5.370 ;       ;       ; 5.370 ;
; SRAM_DQ[11] ; out_instruc[11] ; 5.164 ;       ;       ; 5.164 ;
; SRAM_DQ[12] ; out_instruc[12] ; 5.746 ;       ;       ; 5.746 ;
; SRAM_DQ[13] ; out_instruc[13] ; 5.420 ;       ;       ; 5.420 ;
; SRAM_DQ[14] ; out_instruc[14] ; 5.034 ;       ;       ; 5.034 ;
; SRAM_DQ[15] ; out_instruc[15] ; 5.180 ;       ;       ; 5.180 ;
+-------------+-----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; Arena_clk                                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0        ; 313088   ; 0        ; 313088   ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 64       ; 96       ; 0        ; 1088     ;
; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0        ; 4809     ; 0        ; 9618     ;
; DRAM_DQ[10]                                             ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0        ; 40       ; 0        ; 80       ;
; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 33       ; 33       ; 563      ; 563      ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_clk                                               ; 0        ; 0        ; 32       ; 32       ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_clk                                               ; 0        ; 0        ; 992      ; 30       ;
; Arena_clk                                               ; Arena_clk                                               ; 0        ; 0        ; 0        ; 5425     ;
; Arena_Control:inst1|Arena_controlLines[3]               ; Arena_clk                                               ; 0        ; 0        ; 1024     ; 2048     ;
; DRAM_DQ[10]                                             ; Arena_clk                                               ; 0        ; 0        ; 0        ; 6174     ;
; SRAM_DQ[0]                                              ; Arena_clk                                               ; 0        ; 0        ; 30       ; 30       ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 5111     ; 5111     ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 7145     ; 0        ;
; DRAM_DQ[10]                                             ; DRAM_DQ[10]                                             ; 0        ; 0        ; 8        ; 8        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; 4        ; 4        ; 4        ; 4        ;
; DRAM_DQ[10]                                             ; SRAM_DQ[0]                                              ; 0        ; 90       ; 0        ; 90       ;
; SRAM_DQ[0]                                              ; SRAM_DQ[0]                                              ; 34       ; 34       ; 34       ; 34       ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; Arena_clk                                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0        ; 313088   ; 0        ; 313088   ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 64       ; 96       ; 0        ; 1088     ;
; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0        ; 4809     ; 0        ; 9618     ;
; DRAM_DQ[10]                                             ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 0        ; 40       ; 0        ; 80       ;
; SRAM_DQ[0]                                              ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; 33       ; 33       ; 563      ; 563      ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_clk                                               ; 0        ; 0        ; 32       ; 32       ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_clk                                               ; 0        ; 0        ; 992      ; 30       ;
; Arena_clk                                               ; Arena_clk                                               ; 0        ; 0        ; 0        ; 5425     ;
; Arena_Control:inst1|Arena_controlLines[3]               ; Arena_clk                                               ; 0        ; 0        ; 1024     ; 2048     ;
; DRAM_DQ[10]                                             ; Arena_clk                                               ; 0        ; 0        ; 0        ; 6174     ;
; SRAM_DQ[0]                                              ; Arena_clk                                               ; 0        ; 0        ; 30       ; 30       ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 5111     ; 5111     ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 7145     ; 0        ;
; DRAM_DQ[10]                                             ; DRAM_DQ[10]                                             ; 0        ; 0        ; 8        ; 8        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; SRAM_DQ[0]                                              ; 4        ; 4        ; 4        ; 4        ;
; DRAM_DQ[10]                                             ; SRAM_DQ[0]                                              ; 0        ; 90       ; 0        ; 90       ;
; SRAM_DQ[0]                                              ; SRAM_DQ[0]                                              ; 34       ; 34       ; 34       ; 34       ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 43    ; 43    ;
; Unconstrained Input Port Paths  ; 10859 ; 10859 ;
; Unconstrained Output Ports      ; 236   ; 236   ;
; Unconstrained Output Port Paths ; 2572  ; 2572  ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 15 16:32:27 2019
Info: Command: quartus_sta Single_Cycle_CPU -c Single_Cycle_CPU
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8366 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Single_Cycle_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]
    Info (332105): create_clock -period 1.000 -name Arena_button Arena_button
    Info (332105): create_clock -period 1.000 -name SRAM_DQ[0] SRAM_DQ[0]
    Info (332105): create_clock -period 1.000 -name DRAM_DQ[10] DRAM_DQ[10]
    Info (332105): create_clock -period 1.000 -name Arena_Control:inst1|Arena_controlLines[3] Arena_Control:inst1|Arena_controlLines[3]
    Info (332105): create_clock -period 1.000 -name Arena_ALU:inst3|Arena_ALU_OUT[0] Arena_ALU:inst3|Arena_ALU_OUT[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALUCntrl_VHDL|Mux13~0  from: dataa  to: combout
    Info (332098): Cell: ALUCntrl_VHDL|Mux13~2  from: datac  to: combout
    Info (332098): Cell: inst1|Mux9~0  from: datad  to: combout
    Info (332098): Cell: inst1|Mux9~1  from: datac  to: combout
    Info (332098): Cell: inst3|Mux132~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.980
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.980      -327.913 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):   -10.827      -712.038 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] 
    Info (332119):    -7.017     -6083.409 Arena_clk 
    Info (332119):    -6.715    -36066.745 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):    -5.792       -20.774 SRAM_DQ[0] 
    Info (332119):    -0.478        -0.478 DRAM_DQ[10] 
Info (332146): Worst-case hold slack is -3.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.486        -4.957 SRAM_DQ[0] 
    Info (332119):    -2.062      -136.196 Arena_clk 
    Info (332119):    -1.814      -137.405 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):    -1.772        -6.781 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -1.394       -23.243 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] 
    Info (332119):    -0.838        -5.739 DRAM_DQ[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777        -1.777 DRAM_DQ[10] 
    Info (332119):    -1.777        -1.777 SRAM_DQ[0] 
    Info (332119):    -1.222     -1065.222 Arena_clk 
    Info (332119):    -1.222       -33.222 Arena_button 
    Info (332119):     0.500         0.000 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):     0.500         0.000 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] 
    Info (332119):     0.500         0.000 Arena_Control:inst1|Arena_controlLines[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALUCntrl_VHDL|Mux13~0  from: dataa  to: combout
    Info (332098): Cell: ALUCntrl_VHDL|Mux13~2  from: datac  to: combout
    Info (332098): Cell: inst1|Mux9~0  from: datad  to: combout
    Info (332098): Cell: inst1|Mux9~1  from: datac  to: combout
    Info (332098): Cell: inst3|Mux132~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.760
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.760      -269.567 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] 
    Info (332119):    -4.362      -128.490 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -3.224    -16116.424 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):    -2.596     -2107.189 Arena_clk 
    Info (332119):    -2.401        -8.623 SRAM_DQ[0] 
    Info (332119):     0.220         0.000 DRAM_DQ[10] 
Info (332146): Worst-case hold slack is -1.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.717        -2.266 SRAM_DQ[0] 
    Info (332119):    -1.377      -285.856 Arena_clk 
    Info (332119):    -1.167        -8.800 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -0.721       -11.781 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] 
    Info (332119):    -0.462        -2.814 DRAM_DQ[10] 
    Info (332119):    -0.390        -4.387 Arena_ALU:inst3|Arena_ALU_OUT[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777        -1.777 DRAM_DQ[10] 
    Info (332119):    -1.777        -1.777 SRAM_DQ[0] 
    Info (332119):    -1.222     -1065.222 Arena_clk 
    Info (332119):    -1.222       -33.222 Arena_button 
    Info (332119):     0.500         0.000 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):     0.500         0.000 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] 
    Info (332119):     0.500         0.000 Arena_Control:inst1|Arena_controlLines[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4803 megabytes
    Info: Processing ended: Wed May 15 16:32:38 2019
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:12


