g mode                  m:3   1.36 1.37 2.36
  0 m9x9
  1 m18x19 !
  2 m27x27
  3 m18x19_combined
  4 m18x18p36
g systolic_reg_en       b-    2.44
g coef_input_en         b-    2.130
g double_acc_en         b-    0.138
g cascade_en            b-    0.55
g delay_cascade_by_en   b-    2.131
g delay_cascade_ay_en   b-    2.45
g chain_output_en       b-    2.37
g ax_signed             b-    1.45
g ay_signed             b-    1.44
g bx_signed             b-    1.131
g by_signed             b-    1.130
c coef_b                r-:18
  * 1.85 1.81 1.77 1.73 1.69 1.65 1.61 1.57 1.53 1.49 1.31 1.27 1.23 1.19 1.15 1.11 1.7 1.3
  * 1.84 1.80 1.76 1.72 1.68 1.64 1.60 1.56 1.52 1.48 1.30 1.26 1.22 1.18 1.14 1.10 1.6 1.2
  * 2.85 2.81 2.77 2.73 2.69 2.65 2.61 2.57 2.53 2.49 2.31 2.27 2.23 2.19 2.15 2.11 2.7 2.3
  * 2.84 2.80 2.76 2.72 2.68 2.64 2.60 2.56 2.52 2.48 2.30 2.26 2.22 2.18 2.14 2.10 2.6 2.2
  * 1.82 1.78 1.74 1.70 1.66 1.62 1.58 1.54 1.50 1.46 1.28 1.24 1.20 1.16 1.12 1.8 1.4 1.0
  * 1.83 1.79 1.75 1.71 1.67 1.63 1.59 1.55 1.51 1.47 1.29 1.25 1.21 1.17 1.13 1.9 1.5 1.1
  * 2.82 2.78 2.74 2.70 2.66 2.62 2.58 2.54 2.50 2.46 2.28 2.24 2.20 2.16 2.12 2.8 2.4 2.0
  * 2.83 2.79 2.75 2.71 2.67 2.63 2.59 2.55 2.51 2.47 2.29 2.25 2.21 2.17 2.13 2.9 2.5 2.1 
c coef_a                r-:18
  * 1.171 1.167 1.163 1.159 1.155 1.151 1.147 1.143 1.139 1.135 1.117 1.113 1.109 1.105 1.101 1.97 1.93 1.89
  * 1.170 1.166 1.162 1.158 1.154 1.150 1.146 1.142 1.138 1.134 1.116 1.112 1.108 1.104 1.100 1.96 1.92 1.88
  * 2.171 2.167 2.163 2.159 2.155 2.151 2.147 2.143 2.139 2.135 2.117 2.113 2.109 2.105 2.101 2.97 2.93 2.89
  * 2.170 2.166 2.162 2.158 2.154 2.150 2.146 2.142 2.138 2.134 2.116 2.112 2.108 2.104 2.100 2.96 2.92 2.88
  * 1.168 1.164 1.160 1.156 1.152 1.148 1.144 1.140 1.136 1.132 1.114 1.110 1.106 1.102 1.98 1.94 1.90 1.86
  * 1.169 1.165 1.161 1.157 1.153 2.124 1.145 1.141 1.137 1.133 1.115 1.111 1.107 2.125 1.99 1.95 1.91 1.87
  * 2.168 2.164 2.160 2.156 2.152 2.148 2.144 2.140 2.136 2.132 2.114 2.110 2.106 2.102 2.98 2.94 2.90 2.86
  * 2.169 2.165 2.161 2.157 2.153 2.149 2.145 2.141 2.137 2.133 2.115 2.111 2.107 2.103 2.99 2.95 2.91 2.87
g load_value            r-:6  2.35 2.34 1.32 1.33 2.32 2.33 
d data_inv              r-:9
  * 0.109 0.108 0.106 0.107 0.105 0.104 0.102 0.103 0.101
  * 0.100 0.98 0.99 0.97 0.96 0.94 0.95 0.93 0.92
  * 0.152 0.153 0.151 0.150 0.148 0.149 0.147 0.146 0.144
  * 0.145 0.143 0.142 0.114 0.115 0.113 0.112 0.110 0.111
  * 0.171 0.170 0.168 0.169 0.167 0.166 0.164 0.165 0.163
  * 0.162 0.160 0.161 0.159 0.158 0.156 0.157 0.155 0.154
  * 0.23 0.22 0.20 0.21 0.19 0.18 0.16 0.17 0.15
  * 0.14 0.12 0.13 0.11 0.10 0.8 0.9 0.7 0.6 
  * 0.66 0.67 0.65 0.64 0.62 0.63 0.61 0.60 0.58
  * 0.59 0.57 0.56 0.28 0.29 0.27 0.26 0.24 0.25
  * 0.85 0.84 0.82 0.83 0.81 0.80 0.78 0.79 0.77
  * 0.76 0.74 0.75 0.73 0.72 0.70 0.71 0.69 0.68
g inreg_ctrl_ax         m:1   0.54
  0 bypass !
  1 reg
g inreg_ctrl_ay         m:1   0.31
  0 bypass !
  1 reg
g inreg_ctrl_az         m:1   0.30
  0 bypass !
  1 reg
g inreg_ctrl_bx         m:1   0.140
  0 bypass !
  1 reg
g inreg_ctrl_by         m:1   0.117
  0 bypass !
  1 reg
g inreg_ctrl_bz         m:1   0.116
  0 bypass !
  1 reg
g idireg_dec_ctrl       m:1   2.38
  0 bypass !
  1 reg
g idireg_preload_ctrl   m:1   2.39
  0 bypass !
  1 reg
g idireg_acc_ctrl       m:1   1.38
  0 bypass !
  1 reg
g idireg_sub            m:1   1.39
  0 bypass !
  1 reg
g oreg_ctrl             m:1   0.33
  0 bypass !
  1 reg
g cascade_1st_en        b-    0.141
g preadder_en           b-    0.119
g preadder_sub          b-    0.52
g dft_clk_dis           b+    1.125
g dft_tdf_en            b-    1.122
g dft_itg_en            b-    1.121
g clk0_sel              n:1   1.123
  0 0 !
  1 3
g clk0_inv              b-    0.91
g clk1_sel              n:1   2.122
  0 1 !
  1 4
g clk1_inv              b-    0.88
g clk2_sel              n:1   2.123
  0 2 !
  1 5
g clk2_inv              b-    0.87
g enable0_inv           b-    0.90
g enable0_force         b-    1.120
g enable1_inv           b-    0.89
g enable1_force         b-    2.121
g enable2_inv           b-    0.86
g enable2_force         b-    2.120
g aclr0_sel             n:1   2.118
  0 0 !
  1 2
g aclr0_inv             b-    0.4
g aclr1_sel             n:1   2.119
  0 1 !
  1 3
g aclr1_inv             b-    0.5
g clk_ax17_sel          n:2   2.43 2.41
  0 0 !
  1 1
  2 2
g clk_ayz17_sel         n:2   1.43 1.41
  0 0 !
  1 1
  2 2
g clk_bx17_sel          n:2   2.129 2.127
  0 0 !
  1 1
  2 2
g clk_byz17_sel         n:2   1.129 1.127
  0 0 !
  1 1
  2 2
g clk_dyn_ctrl_sel      n:2   1.35 1.34
  0 0 !
  1 1
  2 2
g clk_opreg_sel         n:2   1.119 1.118
  0 0 !
  1 1
  2 2
g dec_inv               b-    0.1
g preload_inv           b-    0.0
g acc_inv               b-    0.2
g sub_inv               b-    0.3
g partial_reconfig_en   b-:3  1.124 1.103 1.149
