一种高速异步数据采集系统 本发明属于数据通信技术领域，涉及基于AHB总线的的一种高速异步数据采集系统，它包括现场可编程门阵列FPGA、用于开启数据采集和数据读取并存储的嵌入式处理器内核ARM9、用于数据存储的片外SDRAM、用于将数据从SDRAM中传输到PC机中保存以便于后续处理的JTAG接口以及片外PC机。现场可编程门阵列FPGA包括实现数据采集并转换成合适的格式供总线读取的数据采集模块、完成AHB?master和AHB?slave连接的AHB总线模块、实现将ARM9CPU的时序转化为AHB?master时序并对ARM9CPU的地址通过映射实现地址转换的wrap模块。数据采集和传送采用异步工作机制和同步化处理，异步工作机制提高了数据采集速率，同步化处理则保证了采样电路的可靠性，能在不同环境下检验系统功能，显著提高了采集系统的可靠性和适应性。本发明能广泛应用于数据通信、集成电路设计验证等领域。
