TimeQuest Timing Analyzer report for top
Fri May 24 11:16:54 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uart:u2|reccnt[0]'
 12. Slow Model Setup: 'uart:u2|uart_clk'
 13. Slow Model Setup: 'VGA_Controller:v2|CLK_4'
 14. Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'
 15. Slow Model Setup: 'clk100'
 16. Slow Model Setup: 'clk11'
 17. Slow Model Setup: 'VGA_Controller:v2|CLK_2'
 18. Slow Model Hold: 'uart:u2|uart_clk'
 19. Slow Model Hold: 'clk100'
 20. Slow Model Hold: 'VGA_Controller:v2|CLK_2'
 21. Slow Model Hold: 'uart:u2|reccnt[0]'
 22. Slow Model Hold: 'VGA_Controller:v2|CLK_4'
 23. Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'
 24. Slow Model Hold: 'clk11'
 25. Slow Model Minimum Pulse Width: 'clk100'
 26. Slow Model Minimum Pulse Width: 'clk11'
 27. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 28. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 29. Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'
 30. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 31. Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'uart:u2|reccnt[0]'
 46. Fast Model Setup: 'uart:u2|uart_clk'
 47. Fast Model Setup: 'VGA_Controller:v2|CLK_4'
 48. Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'
 49. Fast Model Setup: 'clk100'
 50. Fast Model Setup: 'clk11'
 51. Fast Model Setup: 'VGA_Controller:v2|CLK_2'
 52. Fast Model Hold: 'clk100'
 53. Fast Model Hold: 'uart:u2|uart_clk'
 54. Fast Model Hold: 'VGA_Controller:v2|CLK_2'
 55. Fast Model Hold: 'uart:u2|reccnt[0]'
 56. Fast Model Hold: 'VGA_Controller:v2|CLK_4'
 57. Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'
 58. Fast Model Hold: 'clk11'
 59. Fast Model Minimum Pulse Width: 'clk100'
 60. Fast Model Minimum Pulse Width: 'clk11'
 61. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 62. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 63. Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'
 64. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 65. Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F672C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk11                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk11 }                     ;
; clk100                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk100 }                    ;
; uart:u2|reccnt[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|reccnt[0] }         ;
; uart:u2|uart_clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|uart_clk }          ;
; VGA_Controller:v2|CLK_2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_2 }   ;
; VGA_Controller:v2|CLK_4   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_4 }   ;
; VGA_Controller:v2|VGA_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|VGA_CLK } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 85.65 MHz  ; 85.65 MHz       ; uart:u2|reccnt[0]         ;      ;
; 150.08 MHz ; 150.08 MHz      ; uart:u2|uart_clk          ;      ;
; 185.53 MHz ; 185.53 MHz      ; VGA_Controller:v2|CLK_4   ;      ;
; 206.61 MHz ; 206.61 MHz      ; VGA_Controller:v2|VGA_CLK ;      ;
; 259.81 MHz ; 259.81 MHz      ; clk100                    ;      ;
; 280.43 MHz ; 280.43 MHz      ; clk11                     ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; uart:u2|reccnt[0]         ; -10.675 ; -547.533      ;
; uart:u2|uart_clk          ; -5.663  ; -113.682      ;
; VGA_Controller:v2|CLK_4   ; -4.390  ; -157.983      ;
; VGA_Controller:v2|VGA_CLK ; -3.840  ; -193.171      ;
; clk100                    ; -2.849  ; -212.080      ;
; clk11                     ; -2.566  ; -18.800       ;
; VGA_Controller:v2|CLK_2   ; 2.907   ; 0.000         ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -3.679 ; -20.836       ;
; clk100                    ; -3.169 ; -3.169        ;
; VGA_Controller:v2|CLK_2   ; -2.918 ; -5.591        ;
; uart:u2|reccnt[0]         ; -1.667 ; -38.147       ;
; VGA_Controller:v2|CLK_4   ; 0.499  ; 0.000         ;
; VGA_Controller:v2|VGA_CLK ; 0.499  ; 0.000         ;
; clk11                     ; 1.177  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.941 ; -180.021      ;
; clk11                     ; -1.941 ; -22.717       ;
; VGA_Controller:v2|VGA_CLK ; -0.742 ; -103.880      ;
; VGA_Controller:v2|CLK_4   ; -0.742 ; -75.684       ;
; uart:u2|uart_clk          ; -0.742 ; -56.392       ;
; VGA_Controller:v2|CLK_2   ; -0.742 ; -2.968        ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|reccnt[0]'                                                                                                  ;
+---------+----------------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; -10.675 ; uart:u2|tempData[1]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.720     ; 8.911      ;
; -10.656 ; uart:u2|tempData[3]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.856     ; 8.756      ;
; -10.585 ; uart:u2|tempData[0]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.860     ; 8.681      ;
; -10.539 ; uart:u2|tempData[13] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.851     ; 8.644      ;
; -10.525 ; uart:u2|tempData[4]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.738     ; 8.743      ;
; -10.422 ; uart:u2|tempData[8]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.857     ; 8.521      ;
; -10.398 ; uart:u2|tempData[2]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.857     ; 8.497      ;
; -10.208 ; uart:u2|tempData[10] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.857     ; 8.307      ;
; -10.055 ; uart:u2|tempData[6]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.856     ; 8.155      ;
; -10.044 ; uart:u2|tempData[9]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.851     ; 8.149      ;
; -10.005 ; uart:u2|tempData[5]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.855     ; 8.106      ;
; -9.984  ; uart:u2|tempData[1]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.680     ; 8.282      ;
; -9.965  ; uart:u2|tempData[3]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.816     ; 8.127      ;
; -9.926  ; uart:u2|tempData[7]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.855     ; 8.027      ;
; -9.908  ; uart:u2|tempData[1]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.727     ; 8.809      ;
; -9.894  ; uart:u2|tempData[0]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.820     ; 8.052      ;
; -9.889  ; uart:u2|tempData[3]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.863     ; 8.654      ;
; -9.847  ; uart:u2|tempData[1]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.002     ; 9.572      ;
; -9.834  ; uart:u2|tempData[4]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.698     ; 8.114      ;
; -9.828  ; uart:u2|tempData[3]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.138     ; 9.417      ;
; -9.818  ; uart:u2|tempData[0]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.867     ; 8.579      ;
; -9.798  ; uart:u2|tempData[1]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.430     ; 8.455      ;
; -9.779  ; uart:u2|tempData[3]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.566     ; 8.300      ;
; -9.772  ; uart:u2|tempData[13] ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.858     ; 8.542      ;
; -9.758  ; uart:u2|tempData[4]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.745     ; 8.641      ;
; -9.757  ; uart:u2|tempData[0]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.142     ; 9.342      ;
; -9.731  ; uart:u2|tempData[8]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.817     ; 7.892      ;
; -9.711  ; uart:u2|tempData[13] ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.133     ; 9.305      ;
; -9.708  ; uart:u2|tempData[0]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.570     ; 8.225      ;
; -9.707  ; uart:u2|tempData[2]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.817     ; 7.868      ;
; -9.697  ; uart:u2|tempData[4]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.020     ; 9.404      ;
; -9.655  ; uart:u2|tempData[8]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.864     ; 8.419      ;
; -9.648  ; uart:u2|tempData[4]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.448     ; 8.287      ;
; -9.631  ; uart:u2|tempData[2]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.864     ; 8.395      ;
; -9.594  ; uart:u2|tempData[8]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.139     ; 9.182      ;
; -9.570  ; uart:u2|tempData[2]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.139     ; 9.158      ;
; -9.566  ; uart:u2|tempData[1]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.886     ; 8.420      ;
; -9.562  ; uart:u2|tempData[13] ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.811     ; 7.729      ;
; -9.547  ; uart:u2|tempData[3]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.022     ; 8.265      ;
; -9.545  ; uart:u2|tempData[8]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.567     ; 8.065      ;
; -9.530  ; uart:u2|tempData[1]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.019      ; 9.290      ;
; -9.530  ; uart:u2|tempData[12] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.695     ; 7.791      ;
; -9.521  ; uart:u2|tempData[2]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.567     ; 8.041      ;
; -9.511  ; uart:u2|tempData[3]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.117     ; 9.135      ;
; -9.504  ; uart:u2|tempData[1]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.683     ; 8.107      ;
; -9.487  ; uart:u2|tempData[15] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.860     ; 7.583      ;
; -9.485  ; uart:u2|tempData[3]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.819     ; 7.952      ;
; -9.476  ; uart:u2|tempData[0]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.026     ; 8.190      ;
; -9.441  ; uart:u2|tempData[10] ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.864     ; 8.205      ;
; -9.440  ; uart:u2|tempData[0]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.121     ; 9.060      ;
; -9.437  ; uart:u2|tempData[1]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.673     ; 8.393      ;
; -9.430  ; uart:u2|tempData[13] ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.017     ; 8.153      ;
; -9.424  ; uart:u2|tempData[11] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.860     ; 7.520      ;
; -9.418  ; uart:u2|tempData[3]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.809     ; 8.238      ;
; -9.416  ; uart:u2|tempData[4]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.904     ; 8.252      ;
; -9.414  ; uart:u2|tempData[0]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.823     ; 7.877      ;
; -9.380  ; uart:u2|tempData[10] ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.139     ; 8.968      ;
; -9.380  ; uart:u2|tempData[4]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.001      ; 9.122      ;
; -9.376  ; uart:u2|tempData[13] ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.561     ; 7.902      ;
; -9.364  ; uart:u2|tempData[6]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.816     ; 7.526      ;
; -9.354  ; uart:u2|tempData[4]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.701     ; 7.939      ;
; -9.353  ; uart:u2|tempData[9]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.811     ; 7.520      ;
; -9.347  ; uart:u2|tempData[0]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.813     ; 8.163      ;
; -9.340  ; uart:u2|tempData[1]  ; uart:u2|RamData[19]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.875     ; 8.198      ;
; -9.321  ; uart:u2|tempData[3]  ; uart:u2|RamData[19]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.011     ; 8.043      ;
; -9.314  ; uart:u2|tempData[5]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.815     ; 7.477      ;
; -9.313  ; uart:u2|tempData[8]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.023     ; 8.030      ;
; -9.301  ; uart:u2|tempData[13] ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.804     ; 8.126      ;
; -9.289  ; uart:u2|tempData[2]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.023     ; 8.006      ;
; -9.288  ; uart:u2|tempData[6]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.863     ; 8.053      ;
; -9.287  ; uart:u2|tempData[4]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.691     ; 8.225      ;
; -9.277  ; uart:u2|tempData[9]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.858     ; 8.047      ;
; -9.277  ; uart:u2|tempData[8]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.118     ; 8.900      ;
; -9.253  ; uart:u2|tempData[2]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.118     ; 8.876      ;
; -9.251  ; uart:u2|tempData[8]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.820     ; 7.717      ;
; -9.250  ; uart:u2|tempData[1]  ; uart:u2|RamData[25]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.887     ; 8.166      ;
; -9.250  ; uart:u2|tempData[0]  ; uart:u2|RamData[19]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.015     ; 7.968      ;
; -9.240  ; uart:u2|tempData[1]  ; uart:u2|RamData[22]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.879     ; 8.166      ;
; -9.238  ; uart:u2|tempData[5]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.862     ; 8.004      ;
; -9.235  ; uart:u2|tempData[7]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.815     ; 7.398      ;
; -9.231  ; uart:u2|tempData[10] ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.817     ; 7.392      ;
; -9.231  ; uart:u2|tempData[3]  ; uart:u2|RamData[25]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.023     ; 8.011      ;
; -9.230  ; uart:u2|tempData[1]  ; uart:u2|RamData[20]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.817     ; 8.207      ;
; -9.227  ; uart:u2|tempData[6]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.138     ; 8.816      ;
; -9.227  ; uart:u2|tempData[2]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.820     ; 7.693      ;
; -9.221  ; uart:u2|tempData[3]  ; uart:u2|RamData[22]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.015     ; 8.011      ;
; -9.216  ; uart:u2|tempData[9]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.133     ; 8.810      ;
; -9.211  ; uart:u2|tempData[3]  ; uart:u2|RamData[20]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.953     ; 8.052      ;
; -9.203  ; uart:u2|tempData[1]  ; uart:u2|RamData[27]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.671     ; 8.160      ;
; -9.197  ; uart:u2|tempData[1]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.018     ; 9.231      ;
; -9.190  ; uart:u2|tempData[4]  ; uart:u2|RamData[19]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.893     ; 8.030      ;
; -9.184  ; uart:u2|tempData[8]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.810     ; 8.003      ;
; -9.184  ; uart:u2|tempData[3]  ; uart:u2|RamData[27]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.807     ; 8.005      ;
; -9.178  ; uart:u2|tempData[6]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.566     ; 7.699      ;
; -9.178  ; uart:u2|tempData[3]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.154     ; 9.076      ;
; -9.177  ; uart:u2|tempData[5]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.137     ; 8.767      ;
; -9.167  ; uart:u2|tempData[9]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.561     ; 7.693      ;
; -9.163  ; uart:u2|tempData[14] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.859     ; 7.260      ;
; -9.160  ; uart:u2|tempData[2]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.810     ; 7.979      ;
; -9.160  ; uart:u2|tempData[0]  ; uart:u2|RamData[25]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -1.027     ; 7.936      ;
+---------+----------------------+----------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|uart_clk'                                                                                           ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -5.663 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 4.192      ;
; -5.663 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 4.192      ;
; -5.183 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 3.712      ;
; -5.183 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 3.712      ;
; -4.953 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 3.482      ;
; -4.953 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 3.482      ;
; -4.831 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 3.360      ;
; -4.831 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 3.360      ;
; -4.326 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 2.863      ;
; -4.244 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.012     ; 5.272      ;
; -4.153 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 2.690      ;
; -3.898 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 2.435      ;
; -3.864 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 2.401      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.841 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.875      ;
; -3.764 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.012     ; 4.792      ;
; -3.730 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 2.267      ;
; -3.725 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 2.262      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.668 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.702      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.615      ;
; -3.534 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.012     ; 4.562      ;
; -3.436 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 1.973      ;
; -3.412 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.012     ; 4.440      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.408 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.442      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.379 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.413      ;
; -3.373 ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 1.902      ;
; -3.302 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.503     ; 1.839      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.245 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.279      ;
; -3.219 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 4.259      ;
; -3.184 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.218      ;
; -3.174 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.511     ; 1.703      ;
; -3.148 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 4.188      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.119 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.153      ;
; -3.011 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.045      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.985 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 4.019      ;
; -2.947 ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.008     ; 3.979      ;
; -2.947 ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.008     ; 3.979      ;
; -2.796 ; uart:u2|rx8bit[7] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 3.830      ;
; -2.739 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.779      ;
; -2.722 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 3.756      ;
; -2.705 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.745      ;
; -2.668 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.708      ;
; -2.645 ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.008     ; 3.677      ;
; -2.645 ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.008     ; 3.677      ;
; -2.588 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 3.622      ;
; -2.509 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.549      ;
; -2.481 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.521      ;
; -2.476 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.516      ;
; -2.475 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.515      ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.390 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.442      ;
; -4.390 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.442      ;
; -4.390 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.442      ;
; -4.390 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.442      ;
; -4.390 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.442      ;
; -4.353 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.405      ;
; -4.353 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.405      ;
; -4.353 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.405      ;
; -4.353 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.405      ;
; -4.353 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.405      ;
; -4.306 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.357      ;
; -4.306 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.357      ;
; -4.306 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.357      ;
; -4.306 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.357      ;
; -4.306 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.357      ;
; -4.291 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.343      ;
; -4.291 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.343      ;
; -4.291 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.343      ;
; -4.291 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.343      ;
; -4.291 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.343      ;
; -4.272 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.323      ;
; -4.272 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.323      ;
; -4.272 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.323      ;
; -4.272 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.323      ;
; -4.272 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.323      ;
; -4.183 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.235      ;
; -4.183 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.235      ;
; -4.183 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.235      ;
; -4.183 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.235      ;
; -4.183 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.235      ;
; -4.179 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.231      ;
; -4.179 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.231      ;
; -4.179 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.231      ;
; -4.179 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.231      ;
; -4.179 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.231      ;
; -4.146 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.198      ;
; -4.146 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.198      ;
; -4.146 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.198      ;
; -4.146 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.198      ;
; -4.146 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.198      ;
; -4.119 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.170      ;
; -4.119 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.170      ;
; -4.119 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.170      ;
; -4.119 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.170      ;
; -4.119 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.170      ;
; -4.110 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.014      ; 5.164      ;
; -4.110 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.014      ; 5.164      ;
; -4.110 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.014      ; 5.164      ;
; -4.110 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.014      ; 5.164      ;
; -4.110 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.014      ; 5.164      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.105      ;
; -4.045 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.097      ;
; -4.045 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.097      ;
; -4.045 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.097      ;
; -4.045 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.097      ;
; -4.045 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 5.097      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -4.018 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.068      ;
; -3.997 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.048      ;
; -3.997 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.048      ;
; -3.997 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.048      ;
; -3.997 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.048      ;
; -3.997 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.048      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.971 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 5.020      ;
; -3.962 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.013      ;
; -3.962 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.013      ;
; -3.962 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.013      ;
; -3.962 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.013      ;
; -3.962 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.011      ; 5.013      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.956 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 5.006      ;
; -3.937 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 4.986      ;
; -3.937 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 4.986      ;
; -3.937 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 4.986      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                               ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.840 ; cnt[5]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.882      ;
; -3.840 ; cnt[5]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.882      ;
; -3.840 ; cnt[5]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.882      ;
; -3.840 ; cnt[5]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.882      ;
; -3.840 ; cnt[5]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.882      ;
; -3.840 ; cnt[5]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.882      ;
; -3.607 ; cnt[6]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.649      ;
; -3.607 ; cnt[6]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.649      ;
; -3.607 ; cnt[6]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.649      ;
; -3.607 ; cnt[6]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.649      ;
; -3.607 ; cnt[6]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.649      ;
; -3.607 ; cnt[6]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.649      ;
; -3.502 ; cnt[5]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.555      ;
; -3.502 ; cnt[5]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.555      ;
; -3.502 ; cnt[5]    ; data_for_ram[13]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.555      ;
; -3.502 ; cnt[5]    ; data_for_ram[22]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.555      ;
; -3.502 ; cnt[5]    ; data_for_ram[23]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.555      ;
; -3.502 ; cnt[5]    ; data_for_ram[24]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.555      ;
; -3.493 ; cnt[5]    ; data_for_ram[6]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.544      ;
; -3.493 ; cnt[5]    ; data_for_ram[9]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.544      ;
; -3.482 ; cnt[5]    ; data_for_ram[4]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.534      ;
; -3.482 ; cnt[5]    ; data_for_ram[11]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.534      ;
; -3.482 ; cnt[5]    ; data_for_ram[16]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.534      ;
; -3.482 ; cnt[5]    ; data_for_ram[26]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.534      ;
; -3.482 ; cnt[5]    ; data_for_ram[28]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.534      ;
; -3.482 ; cnt[5]    ; data_for_ram[30]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.534      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.477 ; cnt[5]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.526      ;
; -3.471 ; cnt[5]    ; data_for_ram[10]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.520      ;
; -3.471 ; cnt[5]    ; data_for_ram[25]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.520      ;
; -3.457 ; cnt[5]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.508      ;
; -3.457 ; cnt[5]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.508      ;
; -3.457 ; cnt[5]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.508      ;
; -3.457 ; cnt[5]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.508      ;
; -3.457 ; cnt[5]    ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.508      ;
; -3.399 ; cnt[5]    ; data_for_ram[17]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.441      ;
; -3.372 ; cnt[7]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.414      ;
; -3.372 ; cnt[7]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.414      ;
; -3.372 ; cnt[7]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.414      ;
; -3.372 ; cnt[7]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.414      ;
; -3.372 ; cnt[7]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.414      ;
; -3.372 ; cnt[7]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.414      ;
; -3.339 ; cnt[4]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.381      ;
; -3.339 ; cnt[4]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.381      ;
; -3.339 ; cnt[4]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.381      ;
; -3.339 ; cnt[4]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.381      ;
; -3.339 ; cnt[4]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.381      ;
; -3.339 ; cnt[4]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.381      ;
; -3.337 ; cnt[5]    ; rwmode[1]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.014      ; 4.391      ;
; -3.333 ; cnt[5]    ; rwmode[0]             ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.014      ; 4.387      ;
; -3.287 ; cnt[3]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.340      ;
; -3.287 ; cnt[3]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.340      ;
; -3.287 ; cnt[3]    ; data_for_ram[13]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.340      ;
; -3.287 ; cnt[3]    ; data_for_ram[22]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.340      ;
; -3.287 ; cnt[3]    ; data_for_ram[23]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.340      ;
; -3.287 ; cnt[3]    ; data_for_ram[24]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.340      ;
; -3.278 ; cnt[3]    ; data_for_ram[6]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.329      ;
; -3.278 ; cnt[3]    ; data_for_ram[9]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.329      ;
; -3.269 ; cnt[6]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.322      ;
; -3.269 ; cnt[6]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.322      ;
; -3.269 ; cnt[6]    ; data_for_ram[13]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.322      ;
; -3.269 ; cnt[6]    ; data_for_ram[22]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.322      ;
; -3.269 ; cnt[6]    ; data_for_ram[23]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.322      ;
; -3.269 ; cnt[6]    ; data_for_ram[24]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.013      ; 4.322      ;
; -3.267 ; cnt[3]    ; data_for_ram[4]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.319      ;
; -3.267 ; cnt[3]    ; data_for_ram[11]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.319      ;
; -3.267 ; cnt[3]    ; data_for_ram[16]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.319      ;
; -3.267 ; cnt[3]    ; data_for_ram[26]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.319      ;
; -3.267 ; cnt[3]    ; data_for_ram[28]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.319      ;
; -3.267 ; cnt[3]    ; data_for_ram[30]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.319      ;
; -3.260 ; cnt[6]    ; data_for_ram[6]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.311      ;
; -3.260 ; cnt[6]    ; data_for_ram[9]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 4.311      ;
; -3.256 ; cnt[3]    ; data_for_ram[10]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.305      ;
; -3.256 ; cnt[3]    ; data_for_ram[25]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.305      ;
; -3.249 ; cnt[6]    ; data_for_ram[4]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.301      ;
; -3.249 ; cnt[6]    ; data_for_ram[11]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.301      ;
; -3.249 ; cnt[6]    ; data_for_ram[16]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.301      ;
; -3.249 ; cnt[6]    ; data_for_ram[26]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.301      ;
; -3.249 ; cnt[6]    ; data_for_ram[28]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.301      ;
; -3.249 ; cnt[6]    ; data_for_ram[30]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.012      ; 4.301      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.244 ; cnt[6]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.293      ;
; -3.238 ; cnt[6]    ; data_for_ram[10]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.287      ;
; -3.238 ; cnt[6]    ; data_for_ram[25]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 4.287      ;
; -3.235 ; cnt[3]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.277      ;
; -3.235 ; cnt[3]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.277      ;
; -3.235 ; cnt[3]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.277      ;
; -3.235 ; cnt[3]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 4.277      ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk100'                                                                                                           ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.849 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]            ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.874      ;
; -2.849 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]            ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.874      ;
; -2.699 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.005     ; 3.734      ;
; -2.699 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.005     ; 3.734      ;
; -2.437 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.013     ; 3.464      ;
; -2.437 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.013     ; 3.464      ;
; -2.437 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.013     ; 3.464      ;
; -2.437 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 3.464      ;
; -2.437 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 3.464      ;
; -2.437 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 3.464      ;
; -2.427 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.452      ;
; -2.427 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.452      ;
; -2.427 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.452      ;
; -2.427 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.452      ;
; -2.427 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.452      ;
; -2.427 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.015     ; 3.452      ;
; -2.417 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.010     ; 3.447      ;
; -2.417 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.010     ; 3.447      ;
; -2.417 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.010     ; 3.447      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.346      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.346      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.346      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 3.346      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.305 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.348      ;
; -2.155 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.198      ;
; -2.155 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.198      ;
; -2.155 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.198      ;
; -2.154 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.197      ;
; -2.154 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.197      ;
; -2.152 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.195      ;
; -2.152 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.195      ;
; -2.150 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.193      ;
; -2.150 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.193      ;
; -2.149 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.192      ;
; -2.149 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.192      ;
; -2.149 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.192      ;
; -2.148 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.191      ;
; -2.148 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.191      ;
; -2.146 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.189      ;
; -2.146 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.189      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.145 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]            ; clk100       ; clk100      ; 1.000        ; -0.014     ; 3.171      ;
; -2.105 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[12]~en   ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.134      ;
; -2.104 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.133      ;
; -2.104 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.133      ;
; -2.103 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.132      ;
; -2.103 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.132      ;
; -2.103 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.132      ;
; -2.101 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.130      ;
; -2.101 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.130      ;
; -2.097 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.126      ;
; -2.097 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[15]~en   ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.126      ;
; -2.096 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.125      ;
; -2.095 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.011     ; 3.124      ;
; -2.078 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.115      ;
; -2.078 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.115      ;
; -2.078 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.115      ;
; -2.077 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.114      ;
; -2.076 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.113      ;
; -2.076 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.113      ;
; -2.076 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[26]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.113      ;
; -2.075 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.112      ;
; -2.071 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.108      ;
; -2.070 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.107      ;
; -2.069 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.106      ;
; -2.068 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 3.105      ;
; -2.028 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.012     ; 3.056      ;
; -2.008 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.051      ;
; -2.008 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.051      ;
; -2.008 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.051      ;
; -2.007 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.050      ;
; -2.007 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.050      ;
; -2.005 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.048      ;
; -2.005 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.048      ;
; -2.003 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.046      ;
; -2.003 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.046      ;
; -2.002 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.045      ;
; -2.002 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.045      ;
; -2.002 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.045      ;
; -2.001 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 3.044      ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk11'                                                                                               ;
+--------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node          ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; -2.566 ; uart:u2|cnt[0]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.606      ;
; -2.530 ; uart:u2|cnt[1]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.570      ;
; -2.395 ; uart:u2|cnt[2]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.435      ;
; -2.358 ; uart:u2|cnt[3]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.398      ;
; -2.273 ; uart:u2|cnt[4]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.313      ;
; -2.143 ; uart:u2|cnt[5]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.183      ;
; -2.130 ; uart:u2|cnt[0]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.170      ;
; -2.094 ; uart:u2|cnt[1]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.134      ;
; -1.990 ; uart:u2|cnt[6]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 3.030      ;
; -1.959 ; uart:u2|cnt[2]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.999      ;
; -1.922 ; uart:u2|cnt[3]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.962      ;
; -1.921 ; uart:u2|cnt[7]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.961      ;
; -1.837 ; uart:u2|cnt[4]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.877      ;
; -1.819 ; uart:u2|cnt[8]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.859      ;
; -1.739 ; uart:u2|cnt[3]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.778      ;
; -1.723 ; uart:u2|cnt[0]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.763      ;
; -1.707 ; uart:u2|cnt[5]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.747      ;
; -1.689 ; uart:u2|cnt[5]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.728      ;
; -1.687 ; uart:u2|cnt[1]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.727      ;
; -1.679 ; uart:u2|cnt[9]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.719      ;
; -1.637 ; uart:u2|cnt[0]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.677      ;
; -1.618 ; uart:u2|cnt[7]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.658      ;
; -1.601 ; uart:u2|cnt[1]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.641      ;
; -1.572 ; uart:u2|cnt1[2]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; -0.514     ; 2.098      ;
; -1.554 ; uart:u2|cnt[6]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.594      ;
; -1.552 ; uart:u2|cnt[2]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.592      ;
; -1.518 ; uart:u2|cnt[0]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.557      ;
; -1.515 ; uart:u2|cnt[3]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.555      ;
; -1.468 ; uart:u2|cnt[6]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.507      ;
; -1.466 ; uart:u2|cnt[2]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.506      ;
; -1.465 ; uart:u2|cnt[0]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.505      ;
; -1.433 ; uart:u2|cnt[7]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.472      ;
; -1.430 ; uart:u2|cnt[4]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.470      ;
; -1.429 ; uart:u2|cnt[3]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.469      ;
; -1.429 ; uart:u2|cnt[1]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.469      ;
; -1.344 ; uart:u2|cnt[4]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.384      ;
; -1.303 ; uart:u2|cnt[2]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.342      ;
; -1.301 ; uart:u2|cnt[10]   ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.341      ;
; -1.300 ; uart:u2|cnt[5]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.340      ;
; -1.299 ; uart:u2|cnt[4]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.338      ;
; -1.294 ; uart:u2|cnt[2]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.334      ;
; -1.293 ; uart:u2|cnt[9]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.333      ;
; -1.283 ; uart:u2|cnt1[1]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; -0.514     ; 1.809      ;
; -1.275 ; uart:u2|cnt[0]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.315      ;
; -1.257 ; uart:u2|cnt[3]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.297      ;
; -1.240 ; uart:u2|cnt1[3]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; -0.514     ; 1.766      ;
; -1.239 ; uart:u2|cnt[1]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.279      ;
; -1.214 ; uart:u2|cnt[5]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.254      ;
; -1.189 ; uart:u2|cnt[0]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.229      ;
; -1.185 ; uart:u2|cnt[8]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.225      ;
; -1.172 ; uart:u2|cnt[4]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.212      ;
; -1.153 ; uart:u2|cnt[1]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.193      ;
; -1.147 ; uart:u2|cnt[6]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.187      ;
; -1.128 ; uart:u2|cnt[1]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.167      ;
; -1.108 ; uart:u2|cnt[9]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.147      ;
; -1.104 ; uart:u2|cnt[2]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.144      ;
; -1.103 ; uart:u2|cnt[0]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.143      ;
; -1.102 ; uart:u2|cnt1[0]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; -0.514     ; 1.628      ;
; -1.067 ; uart:u2|cnt[3]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.107      ;
; -1.067 ; uart:u2|cnt[1]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.107      ;
; -1.061 ; uart:u2|cnt[6]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.101      ;
; -1.042 ; uart:u2|cnt[5]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.082      ;
; -1.018 ; uart:u2|cnt[7]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.058      ;
; -1.018 ; uart:u2|cnt[2]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.058      ;
; -1.017 ; uart:u2|cnt[0]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.057      ;
; -1.000 ; uart:u2|cnt[8]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 2.039      ;
; -0.998 ; uart:u2|cnt[10]   ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.038      ;
; -0.982 ; uart:u2|cnt[4]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.022      ;
; -0.981 ; uart:u2|cnt[3]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.021      ;
; -0.981 ; uart:u2|cnt[1]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.021      ;
; -0.976 ; uart:u2|cnt[8]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 2.016      ;
; -0.932 ; uart:u2|cnt[7]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; uart:u2|cnt[2]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.972      ;
; -0.931 ; uart:u2|cnt[0]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.971      ;
; -0.928 ; uart:u2|tx8bit[6] ; uart:u2|tx       ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.968      ;
; -0.813 ; uart:u2|cnt[10]   ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; -0.001     ; 1.852      ;
; -0.502 ; uart:u2|cnt[4]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.542      ;
; -0.501 ; uart:u2|cnt[3]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.541      ;
; -0.501 ; uart:u2|cnt[1]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.541      ;
; -0.496 ; uart:u2|cnt[8]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.536      ;
; -0.495 ; uart:u2|cnt[6]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.535      ;
; -0.453 ; uart:u2|cnt[0]    ; uart:u2|cnt[0]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.453 ; uart:u2|cnt[5]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.453 ; uart:u2|cnt[2]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.443 ; uart:u2|cnt[9]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.483      ;
+--------+-------------------+------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 2.907 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 3.113      ; 1.050      ;
; 3.152 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 3.113      ; 0.805      ;
; 3.407 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 3.113      ; 1.050      ;
; 3.652 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 3.113      ; 0.805      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -3.679 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.874      ; 0.805      ;
; -3.179 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.874      ; 0.805      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.316 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.162      ;
; -1.239 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.239      ;
; -0.895 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.371      ; 1.086      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.816 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.162      ;
; -0.739 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.239      ;
; -0.680 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.503      ; 2.129      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.582 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.868      ; 3.896      ;
; -0.421 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.371      ; 1.560      ;
; -0.395 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.371      ; 1.086      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; -0.082 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.868      ; 3.896      ;
; 0.079  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.371      ; 1.560      ;
; 0.176  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.862      ; 4.648      ;
; 0.499  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[3] ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[4] ; uart:u2|rx8bit[4]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[5] ; uart:u2|rx8bit[5]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[6] ; uart:u2|rx8bit[6]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[7] ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt1[2]   ; uart:u2|cnt1[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt1[3]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt1[1]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.577  ; uart:u2|reccnt[2] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.380      ;
; 0.676  ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.862      ; 4.648      ;
; 0.762  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.068      ;
; 0.860  ; uart:u2|reccnt[1] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.663      ;
; 1.057  ; uart:u2|cnt1[2]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.363      ;
; 1.058  ; uart:u2|cnt1[2]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.364      ;
; 1.178  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.484      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.190  ; uart:u2|reccnt[2] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 3.993      ;
; 1.194  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.500      ;
; 1.194  ; uart:u2|cnt1[1]   ; uart:u2|cnt1[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.500      ;
; 1.195  ; uart:u2|cnt1[1]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.501      ;
; 1.197  ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.503      ;
; 1.232  ; uart:u2|cnt1[3]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.538      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.234  ; uart:u2|reccnt[2] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.037      ;
; 1.241  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.547      ;
; 1.369  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.675      ;
; 1.438  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.744      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.438  ; uart:u2|reccnt[1] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.241      ;
; 1.517  ; uart:u2|reccnt[1] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.320      ;
; 1.517  ; uart:u2|reccnt[1] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.320      ;
; 1.517  ; uart:u2|reccnt[1] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.320      ;
; 1.517  ; uart:u2|reccnt[1] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.497      ; 4.320      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk100'                                                                                                                          ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.169 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 3.364      ; 0.805      ;
; -2.669 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 3.364      ; 0.805      ;
; 0.484  ; data_for_ram[4]         ; SRAM:rm|BASERAMDATA[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.042      ;
; 0.484  ; data_for_ram[9]         ; SRAM:rm|BASERAMDATA[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.042      ;
; 0.484  ; data_for_ram[17]        ; SRAM:rm|BASERAMDATA[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.042      ;
; 0.487  ; data_for_ram[6]         ; SRAM:rm|BASERAMDATA[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.045      ;
; 0.488  ; data_for_ram[16]        ; SRAM:rm|BASERAMDATA[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.046      ;
; 0.488  ; data_for_ram[21]        ; SRAM:rm|BASERAMDATA[21]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.046      ;
; 0.489  ; data_for_ram[11]        ; SRAM:rm|BASERAMDATA[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.047      ;
; 0.489  ; data_for_ram[26]        ; SRAM:rm|BASERAMDATA[26]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.047      ;
; 0.489  ; data_for_ram[28]        ; SRAM:rm|BASERAMDATA[28]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.047      ;
; 0.491  ; data_for_ram[18]        ; SRAM:rm|BASERAMDATA[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.049      ;
; 0.491  ; data_for_ram[30]        ; SRAM:rm|BASERAMDATA[30]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.049      ;
; 0.492  ; data_for_ram[5]         ; SRAM:rm|BASERAMDATA[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.050      ;
; 0.494  ; data_for_ram[19]        ; SRAM:rm|BASERAMDATA[19]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.052      ;
; 0.495  ; data_for_ram[27]        ; SRAM:rm|BASERAMDATA[27]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.053      ;
; 0.496  ; data_for_ram[2]         ; SRAM:rm|BASERAMDATA[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.054      ;
; 0.497  ; rwmode[1]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.055      ;
; 0.499  ; SRAM:rm|state.idle      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMWE       ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMOE       ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMCE       ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.502  ; rwmode[1]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.060      ;
; 0.504  ; rwmode[1]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.062      ;
; 0.644  ; data_for_ram[10]        ; SRAM:rm|BASERAMDATA[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.202      ;
; 0.646  ; data_for_ram[15]        ; SRAM:rm|BASERAMDATA[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.204      ;
; 0.649  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.207      ;
; 0.650  ; data_for_ram[22]        ; SRAM:rm|BASERAMDATA[22]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.208      ;
; 0.651  ; data_for_ram[7]         ; SRAM:rm|BASERAMDATA[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.209      ;
; 0.651  ; data_for_ram[12]        ; SRAM:rm|BASERAMDATA[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.209      ;
; 0.651  ; data_for_ram[13]        ; SRAM:rm|BASERAMDATA[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.209      ;
; 0.651  ; data_for_ram[14]        ; SRAM:rm|BASERAMDATA[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.209      ;
; 0.652  ; data_for_ram[23]        ; SRAM:rm|BASERAMDATA[23]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.210      ;
; 0.652  ; data_for_ram[29]        ; SRAM:rm|BASERAMDATA[29]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.210      ;
; 0.653  ; data_for_ram[3]         ; SRAM:rm|BASERAMDATA[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.211      ;
; 0.653  ; data_for_ram[24]        ; SRAM:rm|BASERAMDATA[24]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.211      ;
; 0.653  ; data_for_ram[31]        ; SRAM:rm|BASERAMDATA[31]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.211      ;
; 0.654  ; data_for_ram[1]         ; SRAM:rm|BASERAMDATA[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.212      ;
; 0.655  ; data_for_ram[8]         ; SRAM:rm|BASERAMDATA[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.213      ;
; 0.655  ; data_for_ram[20]        ; SRAM:rm|BASERAMDATA[20]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.213      ;
; 0.680  ; rwmode[0]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.238      ;
; 0.682  ; rwmode[0]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.240      ;
; 0.697  ; addr_for_ram_read[17]   ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.256      ;
; 0.718  ; addr_for_ram_read[5]    ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.251      ; 1.275      ;
; 0.786  ; addr_for_ram_read[4]    ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.345      ;
; 0.790  ; addr_for_ram_read[0]    ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.251      ; 1.347      ;
; 0.790  ; addr_for_ram_read[11]   ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.349      ;
; 0.792  ; addr_for_ram_read[3]    ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.251      ; 1.349      ;
; 0.793  ; addr_for_ram_read[8]    ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.352      ;
; 0.795  ; addr_for_ram_read[1]    ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.251      ; 1.352      ;
; 0.795  ; addr_for_ram_read[10]   ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.354      ;
; 0.799  ; addr_for_ram_read[6]    ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.251      ; 1.356      ;
; 0.799  ; addr_for_ram_read[9]    ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.358      ;
; 0.803  ; addr_for_ram_read[16]   ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.362      ;
; 0.940  ; addr_for_ram_read[7]    ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.499      ;
; 0.946  ; addr_for_ram_read[2]    ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.505      ;
; 0.983  ; rwmode[0]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.541      ;
; 1.099  ; SRAM:rm|state.mem_end   ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.405      ;
; 1.146  ; addr_for_ram_read[12]   ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.705      ;
; 1.147  ; addr_for_ram_read[14]   ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.706      ;
; 1.151  ; addr_for_ram_read[15]   ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.253      ; 1.710      ;
; 1.164  ; addr_for_ram_read[13]   ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.260      ; 1.730      ;
; 1.170  ; addr_for_ram_read[18]   ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.260      ; 1.736      ;
; 1.309  ; data_for_ram[25]        ; SRAM:rm|BASERAMDATA[25]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.252      ; 1.867      ;
; 1.372  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.678      ;
; 1.415  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 1.722      ;
; 1.418  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.724      ;
; 1.454  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 1.761      ;
; 1.454  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 1.761      ;
; 1.808  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.115      ;
; 1.842  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.149      ;
; 1.870  ; SRAM:rm|state.mem_read  ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.177      ;
; 1.880  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.187      ;
; 1.893  ; SRAM:rm|state.mem_write ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.200      ;
; 1.960  ; SRAM:rm|state.mem_end   ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.266      ;
; 2.107  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.413      ;
; 2.213  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.520      ;
; 2.213  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[21]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.520      ;
; 2.213  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[24]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.520      ;
; 2.213  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.520      ;
; 2.335  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.642      ;
; 2.336  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[13]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.643      ;
; 2.336  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.643      ;
; 2.338  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.645      ;
; 2.338  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.645      ;
; 2.338  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[18]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.645      ;
; 2.338  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.645      ;
; 2.339  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.646      ;
; 2.360  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.667      ;
; 2.360  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[21]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.667      ;
; 2.360  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[24]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.667      ;
; 2.360  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.667      ;
; 2.482  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.789      ;
; 2.483  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[13]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.790      ;
; 2.483  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.790      ;
; 2.485  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.792      ;
; 2.485  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.792      ;
; 2.485  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[18]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.792      ;
; 2.485  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.792      ;
; 2.486  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 2.793      ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.918 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 3.113      ; 0.805      ;
; -2.673 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 3.113      ; 1.050      ;
; -2.418 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 3.113      ; 0.805      ;
; -2.173 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 3.113      ; 1.050      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|reccnt[0]'                                                                                                ;
+--------+--------------------+-----------------------+------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node               ; Launch Clock     ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------+------------------+-------------------+--------------+------------+------------+
; -1.667 ; uart:u2|gesture[1] ; uart:u2|tempData[17]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.435      ; 2.768      ;
; -1.643 ; uart:u2|gesture[1] ; uart:u2|tempData[30]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.345      ; 2.702      ;
; -1.546 ; uart:u2|gesture[2] ; uart:u2|RamData[26]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.933      ; 2.387      ;
; -1.304 ; uart:u2|gesture[1] ; uart:u2|tempData[27]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.382      ; 3.078      ;
; -1.301 ; uart:u2|gesture[2] ; uart:u2|RamData[24]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.683      ; 2.382      ;
; -1.300 ; uart:u2|gesture[1] ; uart:u2|tempData[26]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.382      ; 3.082      ;
; -1.297 ; uart:u2|gesture[1] ; uart:u2|tempData[4]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.381      ; 3.084      ;
; -1.289 ; uart:u2|gesture[2] ; uart:u2|RamData[23]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.680      ; 2.391      ;
; -1.256 ; uart:u2|gesture[1] ; uart:u2|tempData[29]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.361      ; 3.105      ;
; -1.245 ; uart:u2|gesture[1] ; uart:u2|RamData[26]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.933      ; 2.688      ;
; -1.237 ; uart:u2|gesture[1] ; uart:u2|tempData[24]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.434      ; 3.197      ;
; -1.203 ; uart:u2|gesture[1] ; uart:u2|tempData[23]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.434      ; 3.231      ;
; -1.047 ; uart:u2|gesture[1] ; uart:u2|tempData[9]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.494      ; 3.447      ;
; -1.012 ; uart:u2|gesture[1] ; uart:u2|tempData[21]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.433      ; 3.421      ;
; -1.003 ; uart:u2|gesture[1] ; uart:u2|tempData[22]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.434      ; 3.431      ;
; -0.996 ; uart:u2|gesture[1] ; uart:u2|RamData[24]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.683      ; 2.687      ;
; -0.985 ; uart:u2|gesture[1] ; uart:u2|tempData[28]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.365      ; 3.380      ;
; -0.984 ; uart:u2|gesture[1] ; uart:u2|RamData[23]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.680      ; 2.696      ;
; -0.922 ; uart:u2|gesture[2] ; uart:u2|RamData[8]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.485      ; 2.563      ;
; -0.920 ; uart:u2|gesture[2] ; uart:u2|RamData[22]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.484      ; 2.564      ;
; -0.817 ; uart:u2|gesture[2] ; uart:u2|RamData[16]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.440      ; 2.623      ;
; -0.814 ; uart:u2|gesture[1] ; uart:u2|tempData[31]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.368      ; 3.554      ;
; -0.813 ; uart:u2|gesture[1] ; uart:u2|tempData[19]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.362      ; 3.549      ;
; -0.799 ; uart:u2|gesture[1] ; uart:u2|RamData[30]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.636      ; 2.837      ;
; -0.782 ; uart:u2|gesture[1] ; uart:u2|RamData[31]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.690      ; 2.908      ;
; -0.773 ; uart:u2|gesture[1] ; uart:u2|RamData[27]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.692      ; 2.919      ;
; -0.752 ; uart:u2|gesture[2] ; uart:u2|RamData[17]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.617      ; 2.865      ;
; -0.730 ; uart:u2|gesture[1] ; uart:u2|tempData[25]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.368      ; 3.638      ;
; -0.707 ; uart:u2|gesture[1] ; uart:u2|tempData[16]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.434      ; 3.727      ;
; -0.705 ; uart:u2|gesture[1] ; uart:u2|tempData[2]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.500      ; 3.795      ;
; -0.703 ; uart:u2|gesture[1] ; uart:u2|tempData[18]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.433      ; 3.730      ;
; -0.703 ; uart:u2|gesture[1] ; uart:u2|tempData[20]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.431      ; 3.728      ;
; -0.702 ; uart:u2|gesture[1] ; uart:u2|RamData[8]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.485      ; 2.783      ;
; -0.684 ; uart:u2|gesture[2] ; uart:u2|RamData[10]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.486      ; 2.802      ;
; -0.671 ; uart:u2|gesture[1] ; uart:u2|tempData[10]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.500      ; 3.829      ;
; -0.617 ; uart:u2|gesture[1] ; uart:u2|RamData[22]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.484      ; 2.867      ;
; -0.609 ; uart:u2|gesture[1] ; uart:u2|tempData[3]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.499      ; 3.890      ;
; -0.583 ; uart:u2|gesture[1] ; uart:u2|tempData[8]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.500      ; 3.917      ;
; -0.565 ; uart:u2|gesture[1] ; uart:u2|tempData[11]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.503      ; 3.938      ;
; -0.553 ; uart:u2|gesture[2] ; uart:u2|RamData[3]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.463      ; 2.910      ;
; -0.551 ; uart:u2|gesture[1] ; uart:u2|tempData[15]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.503      ; 3.952      ;
; -0.550 ; uart:u2|gesture[1] ; uart:u2|tempData[0]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.503      ; 3.953      ;
; -0.546 ; uart:u2|gesture[2] ; uart:u2|RamData[31]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.690      ; 3.144      ;
; -0.538 ; uart:u2|gesture[2] ; uart:u2|RamData[27]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.692      ; 3.154      ;
; -0.504 ; uart:u2|gesture[2] ; uart:u2|RamData[29]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.643      ; 3.139      ;
; -0.437 ; uart:u2|gesture[1] ; uart:u2|tempData[1]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.363      ; 3.926      ;
; -0.381 ; uart:u2|gesture[1] ; uart:u2|RamData[10]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.486      ; 3.105      ;
; -0.288 ; uart:u2|gesture[1] ; uart:u2|tempData[13]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.494      ; 4.206      ;
; -0.281 ; uart:u2|gesture[1] ; uart:u2|RamData[5]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.546      ; 3.265      ;
; -0.233 ; uart:u2|gesture[1] ; uart:u2|tempData[5]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.498      ; 4.265      ;
; -0.227 ; uart:u2|gesture[2] ; uart:u2|RamData[15]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.515      ; 3.288      ;
; -0.221 ; uart:u2|gesture[1] ; uart:u2|RamData[0]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.546      ; 3.325      ;
; -0.221 ; uart:u2|gesture[1] ; uart:u2|RamData[20]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.546      ; 3.325      ;
; -0.220 ; uart:u2|gesture[2] ; uart:u2|RamData[12]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.513      ; 3.293      ;
; -0.218 ; uart:u2|gesture[1] ; uart:u2|RamData[6]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.544      ; 3.326      ;
; -0.177 ; uart:u2|gesture[2] ; uart:u2|RamData[30]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.636      ; 3.459      ;
; -0.170 ; uart:u2|gesture[2] ; uart:u2|RamData[5]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.546      ; 3.376      ;
; -0.166 ; uart:u2|gesture[2] ; uart:u2|RamData[0]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.546      ; 3.380      ;
; -0.164 ; uart:u2|gesture[2] ; uart:u2|RamData[6]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.544      ; 3.380      ;
; -0.149 ; uart:u2|gesture[2] ; uart:u2|RamData[18]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.475      ; 3.326      ;
; -0.148 ; uart:u2|gesture[1] ; uart:u2|RamData[18]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.475      ; 3.327      ;
; -0.144 ; uart:u2|gesture[1] ; uart:u2|RamData[29]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.643      ; 3.499      ;
; -0.143 ; uart:u2|gesture[2] ; uart:u2|RamData[28]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.477      ; 3.334      ;
; -0.140 ; uart:u2|gesture[2] ; uart:u2|RamData[25]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.476      ; 3.336      ;
; -0.137 ; uart:u2|gesture[1] ; uart:u2|RamData[28]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.477      ; 3.340      ;
; -0.135 ; uart:u2|gesture[1] ; uart:u2|RamData[25]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.476      ; 3.341      ;
; -0.030 ; uart:u2|gesture[2] ; uart:u2|RamData[2]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.582      ; 3.552      ;
; -0.029 ; uart:u2|gesture[1] ; uart:u2|tempData[12]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.338      ; 4.309      ;
; -0.010 ; uart:u2|gesture[2] ; uart:u2|RamData[19]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.488      ; 3.478      ;
; 0.021  ; uart:u2|gesture[2] ; uart:u2|RamData[4]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.585      ; 3.606      ;
; 0.025  ; uart:u2|gesture[2] ; uart:u2|RamData[11]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.516      ; 3.541      ;
; 0.026  ; uart:u2|gesture[2] ; uart:u2|RamData[14]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.511      ; 3.537      ;
; 0.080  ; uart:u2|gesture[1] ; uart:u2|RamData[9]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.545      ; 3.625      ;
; 0.083  ; uart:u2|gesture[2] ; uart:u2|RamData[13]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.515      ; 3.598      ;
; 0.084  ; uart:u2|gesture[2] ; uart:u2|RamData[7]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.512      ; 3.596      ;
; 0.088  ; uart:u2|gesture[2] ; uart:u2|RamData[20]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.546      ; 3.634      ;
; 0.152  ; uart:u2|gesture[2] ; uart:u2|RamData[21]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.475      ; 3.627      ;
; 0.161  ; uart:u2|gesture[1] ; uart:u2|RamData[21]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.475      ; 3.636      ;
; 0.166  ; uart:u2|gesture[1] ; uart:u2|tempData[14]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.502      ; 4.668      ;
; 0.175  ; uart:u2|gesture[0] ; uart:u2|draw          ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.932      ; 1.107      ;
; 0.183  ; uart:u2|gesture[1] ; uart:u2|RamData[3]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.463      ; 3.646      ;
; 0.184  ; uart:u2|gesture[1] ; uart:u2|RamData[19]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.488      ; 3.672      ;
; 0.225  ; uart:u2|gesture[1] ; uart:u2|tempData[7]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.498      ; 4.723      ;
; 0.258  ; uart:u2|gesture[1] ; uart:u2|tempData[6]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 4.499      ; 4.757      ;
; 0.294  ; uart:u2|gesture[1] ; uart:u2|RamData[16]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.440      ; 3.734      ;
; 0.355  ; uart:u2|gesture[1] ; uart:u2|RamData[17]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.617      ; 3.972      ;
; 0.390  ; uart:u2|gesture[2] ; uart:u2|RamData[9]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.545      ; 3.935      ;
; 0.485  ; uart:u2|yaxis[12]  ; uart:u2|pre_yaxis[12] ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.958      ; 1.443      ;
; 0.531  ; uart:u2|gesture[1] ; uart:u2|RamData[15]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.515      ; 4.046      ;
; 0.532  ; uart:u2|gesture[1] ; uart:u2|RamData[11]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.516      ; 4.048      ;
; 0.535  ; uart:u2|gesture[1] ; uart:u2|RamData[4]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.585      ; 4.120      ;
; 0.543  ; uart:u2|gesture[1] ; uart:u2|RamData[14]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.511      ; 4.054      ;
; 0.546  ; uart:u2|gesture[1] ; uart:u2|RamData[12]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.513      ; 4.059      ;
; 0.595  ; uart:u2|gesture[1] ; uart:u2|RamData[7]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.512      ; 4.107      ;
; 0.596  ; uart:u2|gesture[1] ; uart:u2|RamData[13]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.515      ; 4.111      ;
; 0.707  ; uart:u2|gesture[2] ; uart:u2|RamData[1]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.488      ; 4.195      ;
; 0.720  ; uart:u2|yaxis[15]  ; uart:u2|pre_yaxis[15] ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.040      ; 1.760      ;
; 0.724  ; uart:u2|yaxis[14]  ; uart:u2|pre_yaxis[14] ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.957      ; 1.681      ;
; 0.819  ; uart:u2|gesture[1] ; uart:u2|RamData[1]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 3.488      ; 4.307      ;
; 0.880  ; uart:u2|yaxis[6]   ; uart:u2|pre_yaxis[6]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.135      ; 2.015      ;
+--------+--------------------+-----------------------+------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.499 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.008      ; 1.043      ;
; 0.741 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.008      ; 1.055      ;
; 0.744 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.008      ; 1.058      ;
; 0.773 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.079      ;
; 0.941 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.257      ;
; 1.032 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.348      ;
; 1.035 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.351      ;
; 1.035 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.351      ;
; 1.035 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.351      ;
; 1.062 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.378      ;
; 1.180 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.486      ;
; 1.184 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.490      ;
; 1.184 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.490      ;
; 1.190 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.496      ;
; 1.197 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.503      ;
; 1.204 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 1.512      ;
; 1.238 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.545      ;
; 1.241 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.547      ;
; 1.247 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.553      ;
; 1.249 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.555      ;
; 1.250 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.556      ;
; 1.252 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.558      ;
; 1.343 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.649      ;
; 1.394 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 1.694      ;
; 1.394 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 1.709      ;
; 1.408 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.711      ;
; 1.414 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.005      ; 1.725      ;
; 1.429 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.738      ;
; 1.433 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.749      ;
; 1.450 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 1.765      ;
; 1.467 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.776      ;
; 1.502 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.808      ;
; 1.526 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.832      ;
; 1.527 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.833      ;
; 1.572 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 1.887      ;
; 1.589 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.898      ;
; 1.592 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.901      ;
; 1.596 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 1.912      ;
; 1.658 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.964      ;
; 1.662 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.968      ;
; 1.676 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.982      ;
; 1.718 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.024      ;
; 1.719 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.025      ;
; 1.721 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.027      ;
; 1.727 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.033      ;
; 1.729 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.035      ;
; 1.730 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.036      ;
; 1.744 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.050      ;
; 1.748 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.054      ;
; 1.758 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.011      ; 2.075      ;
; 1.762 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.068      ;
; 1.767 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 2.083      ;
; 1.770 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.011      ; 2.087      ;
; 1.772 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.011      ; 2.089      ;
; 1.773 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.079      ;
; 1.798 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 2.114      ;
; 1.804 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.110      ;
; 1.805 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.011      ; 2.122      ;
; 1.813 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.119      ;
; 1.814 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 2.130      ;
; 1.816 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.122      ;
; 1.830 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.136      ;
; 1.834 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.140      ;
; 1.859 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.165      ;
; 1.899 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.205      ;
; 1.902 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.208      ;
; 1.909 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.215      ;
; 1.916 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.222      ;
; 1.917 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.011      ; 2.234      ;
; 1.922 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.228      ;
; 1.945 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.251      ;
; 1.957 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.263      ;
; 1.981 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.287      ;
; 1.994 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.300      ;
; 1.995 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.301      ;
; 2.003 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.309      ;
; 2.007 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.313      ;
; 2.008 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.314      ;
; 2.024 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.330      ;
; 2.031 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.337      ;
; 2.080 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.386      ;
; 2.081 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.387      ;
; 2.089 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.395      ;
; 2.093 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.399      ;
; 2.110 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.416      ;
; 2.163 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 2.467      ;
; 2.163 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 2.467      ;
; 2.166 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.472      ;
; 2.167 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.473      ;
; 2.175 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.481      ;
; 2.178 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.484      ;
; 2.184 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 2.487      ;
; 2.192 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.498      ;
; 2.196 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.502      ;
; 2.216 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 2.520      ;
; 2.216 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 2.520      ;
; 2.252 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.558      ;
; 2.257 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.563      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                                                ;
+-------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; cnt[0]                     ; cnt[0]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; VGA_Controller:v2|addr[6]  ; addr_for_ram_read[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.040      ;
; 0.744 ; VGA_Controller:v2|addr[3]  ; addr_for_ram_read[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.042      ;
; 0.747 ; VGA_Controller:v2|addr[18] ; addr_for_ram_read[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.045      ;
; 0.749 ; VGA_Controller:v2|addr[12] ; addr_for_ram_read[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.047      ;
; 0.749 ; VGA_Controller:v2|addr[13] ; addr_for_ram_read[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.047      ;
; 0.750 ; VGA_Controller:v2|addr[1]  ; addr_for_ram_read[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.048      ;
; 0.751 ; VGA_Controller:v2|addr[5]  ; addr_for_ram_read[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.049      ;
; 0.751 ; VGA_Controller:v2|addr[15] ; addr_for_ram_read[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.049      ;
; 0.752 ; VGA_Controller:v2|addr[0]  ; addr_for_ram_read[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.050      ;
; 0.752 ; VGA_Controller:v2|addr[14] ; addr_for_ram_read[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.050      ;
; 0.753 ; VGA_Controller:v2|addr[7]  ; addr_for_ram_read[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.051      ;
; 0.753 ; VGA_Controller:v2|addr[8]  ; addr_for_ram_read[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.051      ;
; 0.754 ; VGA_Controller:v2|addr[9]  ; addr_for_ram_read[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.052      ;
; 0.755 ; VGA_Controller:v2|addr[2]  ; addr_for_ram_read[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.053      ;
; 0.755 ; VGA_Controller:v2|addr[10] ; addr_for_ram_read[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.053      ;
; 0.755 ; VGA_Controller:v2|addr[11] ; addr_for_ram_read[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.053      ;
; 0.755 ; VGA_Controller:v2|addr[17] ; addr_for_ram_read[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.053      ;
; 0.756 ; VGA_Controller:v2|addr[4]  ; addr_for_ram_read[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.054      ;
; 0.903 ; VGA_Controller:v2|addr[16] ; addr_for_ram_read[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.008     ; 1.201      ;
; 0.985 ; SRAM:rm|rwdata[3]          ; VGActSRAM:vtran|vG[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.252     ; 1.039      ;
; 0.995 ; SRAM:rm|rwdata[7]          ; VGActSRAM:vtran|vR[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.252     ; 1.049      ;
; 0.998 ; SRAM:rm|rwdata[6]          ; VGActSRAM:vtran|vR[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.252     ; 1.052      ;
; 0.998 ; SRAM:rm|rwdata[2]          ; VGActSRAM:vtran|vB[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.252     ; 1.052      ;
; 0.999 ; SRAM:rm|rwdata[8]          ; VGActSRAM:vtran|vR[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.252     ; 1.053      ;
; 0.999 ; SRAM:rm|rwdata[0]          ; VGActSRAM:vtran|vB[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.252     ; 1.053      ;
; 1.168 ; cnt[1]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.177 ; cnt[4]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; cnt[7]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.488      ;
; 1.225 ; cnt[3]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.531      ;
; 1.230 ; cnt[5]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.536      ;
; 1.297 ; SRAM:rm|rwdata[4]          ; VGActSRAM:vtran|vG[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.254     ; 1.349      ;
; 1.302 ; SRAM:rm|rwdata[5]          ; VGActSRAM:vtran|vG[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.254     ; 1.354      ;
; 1.386 ; SRAM:rm|rwdata[1]          ; VGActSRAM:vtran|vB[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.254     ; 1.438      ;
; 1.468 ; cnt[6]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.774      ;
; 1.472 ; cnt[2]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.778      ;
; 1.529 ; cnt[0]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.835      ;
; 1.555 ; uart:u2|RamData[1]         ; data_for_ram[1]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.753     ; 0.108      ;
; 1.575 ; uart:u2|RamData[14]        ; data_for_ram[14]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.773     ; 0.108      ;
; 1.577 ; uart:u2|RamData[12]        ; data_for_ram[12]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.775     ; 0.108      ;
; 1.579 ; uart:u2|RamData[15]        ; data_for_ram[15]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.777     ; 0.108      ;
; 1.646 ; cnt[1]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.952      ;
; 1.656 ; cnt[4]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 1.962      ;
; 1.705 ; cnt[3]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.011      ;
; 1.710 ; cnt[5]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; uart:u2|RamData[29]        ; data_for_ram[29]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.908     ; 0.108      ;
; 1.732 ; cnt[1]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.038      ;
; 1.735 ; uart:u2|RamData[23]        ; data_for_ram[23]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.933     ; 0.108      ;
; 1.738 ; uart:u2|RamData[24]        ; data_for_ram[24]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.936     ; 0.108      ;
; 1.742 ; cnt[4]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.048      ;
; 1.791 ; cnt[3]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.097      ;
; 1.796 ; cnt[5]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.102      ;
; 1.818 ; cnt[1]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.124      ;
; 1.828 ; cnt[4]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.134      ;
; 1.877 ; cnt[3]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.183      ;
; 1.904 ; cnt[1]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.210      ;
; 1.947 ; cnt[6]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.253      ;
; 1.951 ; cnt[2]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.257      ;
; 1.963 ; cnt[3]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.269      ;
; 1.990 ; cnt[1]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.296      ;
; 2.006 ; cnt[0]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.312      ;
; 2.037 ; cnt[2]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.343      ;
; 2.076 ; cnt[1]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.382      ;
; 2.092 ; cnt[0]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.398      ;
; 2.123 ; cnt[2]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.429      ;
; 2.178 ; cnt[0]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.484      ;
; 2.209 ; cnt[2]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.515      ;
; 2.264 ; cnt[0]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.570      ;
; 2.295 ; cnt[2]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.601      ;
; 2.350 ; cnt[0]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.656      ;
; 2.436 ; cnt[0]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 2.742      ;
; 2.493 ; uart:u2|RamData[0]         ; data_for_ram[0]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.811     ; 0.988      ;
; 2.573 ; uart:u2|RamData[22]        ; data_for_ram[22]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.737     ; 1.142      ;
; 2.576 ; uart:u2|RamData[25]        ; data_for_ram[25]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.733     ; 1.149      ;
; 2.794 ; uart:u2|RamData[26]        ; data_for_ram[26]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -2.187     ; 0.913      ;
; 2.796 ; uart:u2|RamData[19]        ; data_for_ram[19]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.755     ; 1.347      ;
; 2.799 ; uart:u2|RamData[28]        ; data_for_ram[28]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.731     ; 1.374      ;
; 2.855 ; uart:u2|RamData[20]        ; data_for_ram[20]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.811     ; 1.350      ;
; 2.868 ; uart:u2|RamData[11]        ; data_for_ram[11]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.770     ; 1.404      ;
; 2.972 ; uart:u2|RamData[17]        ; data_for_ram[17]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.881     ; 1.397      ;
; 2.982 ; uart:u2|RamData[18]        ; data_for_ram[18]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.742     ; 1.546      ;
; 2.999 ; uart:u2|RamData[5]         ; data_for_ram[5]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.813     ; 1.492      ;
; 3.002 ; uart:u2|RamData[21]        ; data_for_ram[21]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.742     ; 1.566      ;
; 3.032 ; uart:u2|RamData[7]         ; data_for_ram[7]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.765     ; 1.573      ;
; 3.056 ; uart:u2|RamData[31]        ; data_for_ram[31]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.955     ; 1.407      ;
; 3.084 ; uart:u2|RamData[2]         ; data_for_ram[2]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.849     ; 1.541      ;
; 3.092 ; uart:u2|RamData[4]         ; data_for_ram[4]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.839     ; 1.559      ;
; 3.109 ; cnt[0]                     ; data_for_ram[2]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 3.414      ;
; 3.109 ; cnt[0]                     ; data_for_ram[5]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 3.414      ;
; 3.109 ; cnt[0]                     ; data_for_ram[18]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 3.414      ;
; 3.109 ; cnt[0]                     ; data_for_ram[19]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 3.414      ;
; 3.109 ; cnt[0]                     ; data_for_ram[21]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 3.414      ;
; 3.109 ; cnt[0]                     ; data_for_ram[27]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.001     ; 3.414      ;
; 3.113 ; uart:u2|RamData[16]        ; data_for_ram[16]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -1.694     ; 1.725      ;
; 3.114 ; cnt[0]                     ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.011      ; 3.431      ;
; 3.114 ; cnt[0]                     ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.011      ; 3.431      ;
; 3.114 ; cnt[0]                     ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.011      ; 3.431      ;
; 3.114 ; cnt[0]                     ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.011      ; 3.431      ;
; 3.114 ; cnt[0]                     ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.011      ; 3.431      ;
; 3.118 ; cnt[0]                     ; data_for_ram[12]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.004      ; 3.428      ;
+-------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk11'                                                                                               ;
+-------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node          ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; 1.177 ; uart:u2|cnt[9]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.483      ;
; 1.187 ; uart:u2|cnt[0]    ; uart:u2|cnt[0]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; uart:u2|cnt[2]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; uart:u2|cnt[5]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.229 ; uart:u2|cnt[6]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; uart:u2|cnt[8]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.536      ;
; 1.235 ; uart:u2|cnt[1]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; uart:u2|cnt[3]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; uart:u2|cnt[4]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.542      ;
; 1.350 ; uart:u2|cnt[4]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.656      ;
; 1.452 ; uart:u2|cnt1[1]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; -0.514     ; 1.244      ;
; 1.506 ; uart:u2|cnt[10]   ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.812      ;
; 1.519 ; uart:u2|cnt[6]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.825      ;
; 1.547 ; uart:u2|cnt[10]   ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 1.852      ;
; 1.662 ; uart:u2|tx8bit[6] ; uart:u2|tx       ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.968      ;
; 1.665 ; uart:u2|cnt[0]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.971      ;
; 1.666 ; uart:u2|cnt[7]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; uart:u2|cnt[2]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 1.972      ;
; 1.710 ; uart:u2|cnt[8]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.016      ;
; 1.711 ; uart:u2|cnt1[2]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; -0.514     ; 1.503      ;
; 1.715 ; uart:u2|cnt[1]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; uart:u2|cnt[3]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.021      ;
; 1.716 ; uart:u2|cnt[4]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.022      ;
; 1.731 ; uart:u2|cnt[4]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; uart:u2|cnt[10]   ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.038      ;
; 1.734 ; uart:u2|cnt[8]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.039      ;
; 1.740 ; uart:u2|cnt[5]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.046      ;
; 1.751 ; uart:u2|cnt[0]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.057      ;
; 1.752 ; uart:u2|cnt[7]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.058      ;
; 1.752 ; uart:u2|cnt[2]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.058      ;
; 1.766 ; uart:u2|cnt[7]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.072      ;
; 1.772 ; uart:u2|cnt[1]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.078      ;
; 1.776 ; uart:u2|cnt[5]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.082      ;
; 1.790 ; uart:u2|cnt[3]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.096      ;
; 1.795 ; uart:u2|cnt[6]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.101      ;
; 1.801 ; uart:u2|cnt[1]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.107      ;
; 1.801 ; uart:u2|cnt[3]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.107      ;
; 1.836 ; uart:u2|cnt1[0]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; -0.514     ; 1.628      ;
; 1.837 ; uart:u2|cnt[0]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.143      ;
; 1.838 ; uart:u2|cnt[2]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.144      ;
; 1.842 ; uart:u2|cnt[9]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.147      ;
; 1.862 ; uart:u2|cnt[1]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.167      ;
; 1.881 ; uart:u2|cnt[6]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.187      ;
; 1.887 ; uart:u2|cnt[1]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.193      ;
; 1.900 ; uart:u2|cnt[6]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.206      ;
; 1.906 ; uart:u2|cnt[4]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.212      ;
; 1.919 ; uart:u2|cnt[8]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.225      ;
; 1.923 ; uart:u2|cnt[0]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.229      ;
; 1.947 ; uart:u2|cnt[2]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.253      ;
; 1.948 ; uart:u2|cnt[5]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.254      ;
; 1.973 ; uart:u2|cnt[1]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.279      ;
; 1.974 ; uart:u2|cnt1[3]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; -0.514     ; 1.766      ;
; 1.991 ; uart:u2|cnt[3]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.297      ;
; 2.009 ; uart:u2|cnt[0]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.315      ;
; 2.027 ; uart:u2|cnt[9]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.333      ;
; 2.028 ; uart:u2|cnt[2]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.334      ;
; 2.033 ; uart:u2|cnt[4]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.338      ;
; 2.034 ; uart:u2|cnt[5]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.340      ;
; 2.037 ; uart:u2|cnt[2]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.342      ;
; 2.078 ; uart:u2|cnt[4]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.384      ;
; 2.095 ; uart:u2|cnt[1]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.401      ;
; 2.121 ; uart:u2|cnt[5]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.427      ;
; 2.162 ; uart:u2|cnt[0]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.468      ;
; 2.163 ; uart:u2|cnt[1]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.469      ;
; 2.163 ; uart:u2|cnt[3]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.469      ;
; 2.164 ; uart:u2|cnt[4]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.470      ;
; 2.167 ; uart:u2|cnt[7]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.472      ;
; 2.171 ; uart:u2|cnt[3]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.477      ;
; 2.199 ; uart:u2|cnt[0]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.505      ;
; 2.200 ; uart:u2|cnt[2]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.506      ;
; 2.202 ; uart:u2|cnt[6]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.507      ;
; 2.222 ; uart:u2|cnt[8]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.528      ;
; 2.249 ; uart:u2|cnt[3]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.555      ;
; 2.252 ; uart:u2|cnt[0]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.557      ;
; 2.270 ; uart:u2|cnt[2]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.576      ;
; 2.286 ; uart:u2|cnt[2]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.592      ;
; 2.330 ; uart:u2|cnt[9]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.636      ;
; 2.335 ; uart:u2|cnt[1]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.641      ;
; 2.371 ; uart:u2|cnt[0]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.677      ;
; 2.421 ; uart:u2|cnt[1]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.727      ;
; 2.423 ; uart:u2|cnt[5]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.728      ;
; 2.457 ; uart:u2|cnt[0]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.763      ;
; 2.473 ; uart:u2|cnt[3]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; -0.001     ; 2.778      ;
; 2.485 ; uart:u2|cnt[0]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.791      ;
; 2.595 ; uart:u2|cnt[7]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 2.901      ;
+-------+-------------------+------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|tx             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|tx             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|tx8bit[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|tx8bit[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|tx8bit[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|tx8bit[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|tx|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|tx|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[10]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[10]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[11]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[11]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[12]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[12]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[13]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[13]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[14]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[14]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[15]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[15]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[16]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[16]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[17]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[17]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[18]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[18]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[19]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[19]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[20]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[20]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[21]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[21]      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                     ;
+-------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[15]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[15]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[16]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[16]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[17]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[17]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[18]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[18]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[19]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[19]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[20]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[20]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[21]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[21]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[22]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[22]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[23]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[23]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[24]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[24]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[25]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[25]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[26]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[26]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[27]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[27]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[28]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[28]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[29]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[29]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[30]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[30]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[31]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[31]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[10]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[10]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[11]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[11]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[12]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[12]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[13]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[13]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[14]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[14]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[15]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[15]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[4]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[4]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[5]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[5]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[6]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[6]|datac       ;
+-------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 4.148 ; 4.148 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 4.075 ; 4.075 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 4.148 ; 4.148 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 3.708 ; 3.708 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 3.561 ; 3.561 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 3.715 ; 3.715 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.000 ; 4.000 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 3.715 ; 3.715 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 3.671 ; 3.671 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 3.833 ; 3.833 ; Rise       ; clk100           ;
; rst           ; clk100           ; 6.140 ; 6.140 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 6.753 ; 6.753 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 6.139 ; 6.139 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -3.295 ; -3.295 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -3.809 ; -3.809 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -3.882 ; -3.882 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -3.442 ; -3.442 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -3.295 ; -3.295 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -3.449 ; -3.449 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -3.734 ; -3.734 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -3.449 ; -3.449 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -3.405 ; -3.405 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -3.567 ; -3.567 ; Rise       ; clk100           ;
; rst           ; clk100           ; -2.285 ; -2.285 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; -2.660 ; -2.660 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -4.255 ; -4.255 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 8.918  ; 8.918  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 12.637 ; 12.637 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 12.637 ; 12.637 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.596 ; 11.596 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.954 ; 11.954 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 11.922 ; 11.922 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 10.864 ; 10.864 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.321 ; 11.321 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.922 ; 11.922 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 12.633 ; 12.633 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 12.633 ; 12.633 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 11.474 ; 11.474 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 11.798 ; 11.798 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 8.621  ; 8.621  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.301 ; 10.301 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.294 ; 10.294 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 9.194  ; 9.194  ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 10.390 ; 10.390 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 8.926  ; 8.926  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 9.212  ; 9.212  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 9.273  ; 9.273  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 9.569  ; 9.569  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 7.811  ; 7.811  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.529  ; 9.529  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 9.588  ; 9.588  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 8.472  ; 8.472  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 8.863  ; 8.863  ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 10.388 ; 10.388 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.507  ; 8.507  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 10.322 ; 10.322 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 9.175  ; 9.175  ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 9.533  ; 9.533  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 9.162  ; 9.162  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 8.851  ; 8.851  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 10.390 ; 10.390 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 10.183 ; 10.183 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 10.361 ; 10.361 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 9.570  ; 9.570  ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 11.131 ; 11.131 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 8.980  ; 8.980  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.231  ; 8.231  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 8.617  ; 8.617  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 8.682  ; 8.682  ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 8.148  ; 8.148  ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 8.207  ; 8.207  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 8.175  ; 8.175  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.203  ; 8.203  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.528  ; 8.528  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 10.040 ; 10.040 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 8.857  ; 8.857  ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 8.844  ; 8.844  ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 9.717  ; 9.717  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 8.557  ; 8.557  ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 9.678  ; 9.678  ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 9.912  ; 9.912  ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 9.269  ; 9.269  ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 9.989  ; 9.989  ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 9.632  ; 9.632  ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 9.639  ; 9.639  ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 8.865  ; 8.865  ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 9.194  ; 9.194  ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 9.607  ; 9.607  ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 11.131 ; 11.131 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 8.870  ; 8.870  ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 8.854  ; 8.854  ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 8.913  ; 8.913  ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 8.781  ; 8.781  ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 8.545  ; 8.545  ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 9.739  ; 9.739  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 9.284  ; 9.284  ; Rise       ; clk100                  ;
; tx             ; clk11                   ; 7.779  ; 7.779  ; Rise       ; clk11                   ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 8.918  ; 8.918  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 11.106 ; 11.106 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 11.143 ; 11.143 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.106 ; 11.106 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.288 ; 11.288 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 10.197 ; 10.197 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 10.197 ; 10.197 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.040 ; 11.040 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.189 ; 11.189 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 9.882  ; 9.882  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 11.222 ; 11.222 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 9.882  ; 9.882  ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 10.209 ; 10.209 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 8.621  ; 8.621  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.301 ; 10.301 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.294 ; 10.294 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 9.194  ; 9.194  ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 7.811  ; 7.811  ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 8.926  ; 8.926  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 9.212  ; 9.212  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 9.273  ; 9.273  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 9.569  ; 9.569  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 7.811  ; 7.811  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.529  ; 9.529  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 9.588  ; 9.588  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 8.472  ; 8.472  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 8.863  ; 8.863  ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 10.388 ; 10.388 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.507  ; 8.507  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 10.322 ; 10.322 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 9.175  ; 9.175  ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 9.533  ; 9.533  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 9.162  ; 9.162  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 8.851  ; 8.851  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 10.390 ; 10.390 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 10.183 ; 10.183 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 10.361 ; 10.361 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 9.570  ; 9.570  ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 8.148  ; 8.148  ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 8.980  ; 8.980  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.231  ; 8.231  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 8.617  ; 8.617  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 8.682  ; 8.682  ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 8.148  ; 8.148  ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 8.207  ; 8.207  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 8.175  ; 8.175  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.203  ; 8.203  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.528  ; 8.528  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 10.040 ; 10.040 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 8.857  ; 8.857  ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 8.844  ; 8.844  ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 9.717  ; 9.717  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 8.557  ; 8.557  ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 9.678  ; 9.678  ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 9.912  ; 9.912  ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 9.269  ; 9.269  ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 9.989  ; 9.989  ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 9.632  ; 9.632  ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 9.639  ; 9.639  ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 8.865  ; 8.865  ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 9.194  ; 9.194  ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 9.607  ; 9.607  ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 11.131 ; 11.131 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 8.870  ; 8.870  ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 8.854  ; 8.854  ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 8.913  ; 8.913  ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 8.781  ; 8.781  ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 8.545  ; 8.545  ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 9.739  ; 9.739  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 9.284  ; 9.284  ; Rise       ; clk100                  ;
; tx             ; clk11                   ; 7.779  ; 7.779  ; Rise       ; clk11                   ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.728  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.433  ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.879  ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.792  ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 9.086  ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 8.060  ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 9.095  ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 9.127  ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.403  ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.162  ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.879  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 7.728  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.995  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.090  ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.762  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.092  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.844  ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.900  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.507  ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 8.777  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.705  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.578  ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 7.744  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.103  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.114  ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.083  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.734  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 8.106  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.111  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.457  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 9.194  ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.432  ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.161  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.841  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 7.738  ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 9.530  ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 7.705  ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.758  ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.409  ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 8.818  ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.470  ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 8.473  ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 7.709  ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 8.095  ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 8.805  ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.238 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.827  ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 9.811  ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.444  ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.443  ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 7.730  ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.827  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 7.742  ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.728  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.433  ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.879  ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.792  ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 9.086  ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 8.060  ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 9.095  ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 9.127  ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.403  ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.162  ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.879  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 7.728  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.995  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.090  ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.762  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.092  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.844  ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.900  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.507  ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 8.777  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.705  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.578  ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 7.744  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.103  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.114  ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.083  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.734  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 8.106  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.111  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.457  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 9.194  ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.432  ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.161  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.841  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 7.738  ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 9.530  ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 7.705  ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.758  ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.409  ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 8.818  ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.470  ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 8.473  ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 7.709  ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 8.095  ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 8.805  ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.238 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.827  ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 9.811  ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.444  ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.443  ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 7.730  ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.827  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 7.742  ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.728     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.433     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.879     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.792     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 9.086     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 8.060     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 9.095     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 9.127     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.403     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.162     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.879     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 7.728     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.995     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.090     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.762     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.092     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.844     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.900     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.507     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 8.777     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.705     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.578     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 7.744     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.103     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.114     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.083     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.734     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 8.106     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.111     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.457     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 9.194     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.432     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.161     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.841     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 7.738     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 9.530     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 7.705     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.758     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.409     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 8.818     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.470     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 8.473     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 7.709     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 8.095     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 8.805     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.238    ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.827     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 9.811     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.444     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.443     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 7.730     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.827     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 7.742     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 7.728     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 8.433     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 8.879     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 8.792     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 9.086     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 8.060     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 9.095     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 9.127     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 8.403     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 9.162     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.879     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 7.728     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.995     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 9.090     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 8.762     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.092     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 8.844     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.900     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 9.507     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 8.777     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 7.705     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 8.578     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 7.744     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 8.103     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 8.114     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 8.083     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 7.734     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 8.106     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 8.111     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.457     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 9.194     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 8.432     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.161     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 8.841     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 7.738     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 9.530     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 7.705     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 8.758     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 8.409     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 8.818     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 8.470     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 8.473     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 7.709     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 8.095     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 8.805     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.238    ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 8.827     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 9.811     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 8.444     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 8.443     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 7.730     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 8.827     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 7.742     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|reccnt[0]         ; -2.771 ; -117.176      ;
; uart:u2|uart_clk          ; -1.642 ; -16.490       ;
; VGA_Controller:v2|CLK_4   ; -0.852 ; -21.812       ;
; VGA_Controller:v2|VGA_CLK ; -0.633 ; -26.838       ;
; clk100                    ; -0.326 ; -10.364       ;
; clk11                     ; -0.248 ; -0.314        ;
; VGA_Controller:v2|CLK_2   ; 1.848  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.747 ; -2.009        ;
; uart:u2|uart_clk          ; -1.731 ; -16.619       ;
; VGA_Controller:v2|CLK_2   ; -1.493 ; -2.961        ;
; uart:u2|reccnt[0]         ; -0.790 ; -30.359       ;
; VGA_Controller:v2|CLK_4   ; 0.215  ; 0.000         ;
; VGA_Controller:v2|VGA_CLK ; 0.215  ; 0.000         ;
; clk11                     ; 0.290  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.380 ; -121.380      ;
; clk11                     ; -1.380 ; -15.380       ;
; VGA_Controller:v2|VGA_CLK ; -0.500 ; -70.000       ;
; VGA_Controller:v2|CLK_4   ; -0.500 ; -51.000       ;
; uart:u2|uart_clk          ; -0.500 ; -38.000       ;
; VGA_Controller:v2|CLK_2   ; -0.500 ; -2.000        ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|reccnt[0]'                                                                                                 ;
+--------+----------------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; -2.771 ; uart:u2|tempData[0]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.866      ;
; -2.756 ; uart:u2|tempData[1]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.213     ; 2.926      ;
; -2.753 ; uart:u2|tempData[3]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.285     ; 2.851      ;
; -2.704 ; uart:u2|tempData[4]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.226     ; 2.861      ;
; -2.690 ; uart:u2|tempData[2]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.285     ; 2.788      ;
; -2.655 ; uart:u2|tempData[13] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.282     ; 2.756      ;
; -2.606 ; uart:u2|tempData[8]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.286     ; 2.703      ;
; -2.562 ; uart:u2|tempData[5]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.284     ; 2.661      ;
; -2.552 ; uart:u2|tempData[6]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.285     ; 2.650      ;
; -2.526 ; uart:u2|tempData[0]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.291     ; 2.843      ;
; -2.526 ; uart:u2|tempData[10] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.285     ; 2.624      ;
; -2.511 ; uart:u2|tempData[1]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.216     ; 2.903      ;
; -2.508 ; uart:u2|tempData[3]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.828      ;
; -2.498 ; uart:u2|tempData[7]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.283     ; 2.598      ;
; -2.490 ; uart:u2|tempData[0]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.076     ; 3.053      ;
; -2.490 ; uart:u2|tempData[9]  ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.282     ; 2.591      ;
; -2.475 ; uart:u2|tempData[1]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.001     ; 3.113      ;
; -2.472 ; uart:u2|tempData[3]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.073     ; 3.038      ;
; -2.460 ; uart:u2|tempData[0]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.259     ; 2.627      ;
; -2.459 ; uart:u2|tempData[4]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.229     ; 2.838      ;
; -2.445 ; uart:u2|tempData[2]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.765      ;
; -2.445 ; uart:u2|tempData[1]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.184     ; 2.687      ;
; -2.443 ; uart:u2|tempData[0]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.192     ; 2.696      ;
; -2.442 ; uart:u2|tempData[3]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.256     ; 2.612      ;
; -2.428 ; uart:u2|tempData[1]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.117     ; 2.756      ;
; -2.425 ; uart:u2|tempData[3]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.189     ; 2.681      ;
; -2.423 ; uart:u2|tempData[4]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.014     ; 3.048      ;
; -2.410 ; uart:u2|tempData[13] ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.285     ; 2.733      ;
; -2.409 ; uart:u2|tempData[2]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.073     ; 2.975      ;
; -2.393 ; uart:u2|tempData[4]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.197     ; 2.622      ;
; -2.385 ; uart:u2|tempData[0]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.329     ; 2.694      ;
; -2.379 ; uart:u2|tempData[2]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.256     ; 2.549      ;
; -2.376 ; uart:u2|tempData[4]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.130     ; 2.691      ;
; -2.374 ; uart:u2|tempData[0]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.255     ; 2.729      ;
; -2.374 ; uart:u2|tempData[13] ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.070     ; 2.943      ;
; -2.370 ; uart:u2|tempData[1]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.254     ; 2.754      ;
; -2.367 ; uart:u2|tempData[3]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.326     ; 2.679      ;
; -2.364 ; uart:u2|yaxis[2]     ; uart:u2|RamData[29]  ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; 0.213      ; 2.960      ;
; -2.362 ; uart:u2|tempData[2]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.189     ; 2.618      ;
; -2.361 ; uart:u2|tempData[8]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.289     ; 2.680      ;
; -2.359 ; uart:u2|tempData[1]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.180     ; 2.789      ;
; -2.358 ; uart:u2|tempData[0]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.061     ; 2.943      ;
; -2.356 ; uart:u2|tempData[3]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.252     ; 2.714      ;
; -2.346 ; uart:u2|yaxis[0]     ; uart:u2|RamData[29]  ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; 0.214      ; 2.943      ;
; -2.343 ; uart:u2|tempData[1]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.014      ; 3.003      ;
; -2.340 ; uart:u2|tempData[3]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.058     ; 2.928      ;
; -2.331 ; uart:u2|tempData[0]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.079     ; 2.981      ;
; -2.325 ; uart:u2|tempData[8]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.074     ; 2.890      ;
; -2.323 ; uart:u2|yaxis[1]     ; uart:u2|RamData[29]  ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; 0.214      ; 2.920      ;
; -2.318 ; uart:u2|tempData[4]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.267     ; 2.689      ;
; -2.317 ; uart:u2|tempData[5]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.287     ; 2.638      ;
; -2.316 ; uart:u2|tempData[1]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.004     ; 3.041      ;
; -2.313 ; uart:u2|tempData[3]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.076     ; 2.966      ;
; -2.307 ; uart:u2|tempData[6]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.627      ;
; -2.307 ; uart:u2|tempData[4]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.193     ; 2.724      ;
; -2.304 ; uart:u2|tempData[2]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.326     ; 2.616      ;
; -2.295 ; uart:u2|tempData[8]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.257     ; 2.464      ;
; -2.294 ; uart:u2|tempData[11] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.389      ;
; -2.293 ; uart:u2|tempData[2]  ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.252     ; 2.651      ;
; -2.291 ; uart:u2|tempData[4]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.001      ; 2.938      ;
; -2.281 ; uart:u2|tempData[10] ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.601      ;
; -2.281 ; uart:u2|tempData[5]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.072     ; 2.848      ;
; -2.280 ; uart:u2|tempData[12] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.203     ; 2.460      ;
; -2.278 ; uart:u2|tempData[0]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.262     ; 2.535      ;
; -2.278 ; uart:u2|tempData[8]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.190     ; 2.533      ;
; -2.277 ; uart:u2|tempData[2]  ; uart:u2|tempData[27] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.058     ; 2.865      ;
; -2.271 ; uart:u2|tempData[6]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.073     ; 2.837      ;
; -2.269 ; uart:u2|tempData[13] ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.323     ; 2.584      ;
; -2.265 ; uart:u2|tempData[0]  ; uart:u2|tempData[31] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.068     ; 2.924      ;
; -2.265 ; uart:u2|tempData[0]  ; uart:u2|RamData[25]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.329     ; 2.593      ;
; -2.264 ; uart:u2|tempData[4]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.017     ; 2.976      ;
; -2.263 ; uart:u2|tempData[13] ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.253     ; 2.436      ;
; -2.263 ; uart:u2|tempData[1]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.187     ; 2.595      ;
; -2.260 ; uart:u2|tempData[3]  ; uart:u2|RamData[23]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.259     ; 2.520      ;
; -2.258 ; uart:u2|tempData[13] ; uart:u2|RamData[31]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.249     ; 2.619      ;
; -2.256 ; uart:u2|tempData[15] ; uart:u2|RamData[29]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.288     ; 2.351      ;
; -2.253 ; uart:u2|tempData[0]  ; uart:u2|RamData[27]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.253     ; 2.609      ;
; -2.253 ; uart:u2|tempData[7]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.286     ; 2.575      ;
; -2.251 ; uart:u2|tempData[5]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.255     ; 2.422      ;
; -2.250 ; uart:u2|tempData[2]  ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.076     ; 2.903      ;
; -2.250 ; uart:u2|tempData[1]  ; uart:u2|tempData[31] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.007      ; 2.984      ;
; -2.250 ; uart:u2|tempData[1]  ; uart:u2|RamData[25]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.254     ; 2.653      ;
; -2.247 ; uart:u2|tempData[3]  ; uart:u2|tempData[31] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.065     ; 2.909      ;
; -2.247 ; uart:u2|tempData[3]  ; uart:u2|RamData[25]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.326     ; 2.578      ;
; -2.246 ; uart:u2|tempData[13] ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.186     ; 2.505      ;
; -2.245 ; uart:u2|tempData[9]  ; uart:u2|RamData[30]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.285     ; 2.568      ;
; -2.245 ; uart:u2|tempData[10] ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.073     ; 2.811      ;
; -2.241 ; uart:u2|tempData[6]  ; uart:u2|RamData[24]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.256     ; 2.411      ;
; -2.240 ; uart:u2|yaxis[3]     ; uart:u2|RamData[29]  ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; 0.214      ; 2.837      ;
; -2.238 ; uart:u2|tempData[0]  ; uart:u2|tempData[26] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.061     ; 2.820      ;
; -2.238 ; uart:u2|tempData[1]  ; uart:u2|RamData[27]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.178     ; 2.669      ;
; -2.235 ; uart:u2|tempData[3]  ; uart:u2|RamData[27]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.250     ; 2.594      ;
; -2.234 ; uart:u2|tempData[5]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.188     ; 2.491      ;
; -2.224 ; uart:u2|tempData[6]  ; uart:u2|RamData[26]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.189     ; 2.480      ;
; -2.223 ; uart:u2|tempData[1]  ; uart:u2|tempData[26] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.014      ; 2.880      ;
; -2.221 ; uart:u2|tempData[0]  ; uart:u2|RamData[19]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.328     ; 2.527      ;
; -2.220 ; uart:u2|tempData[8]  ; uart:u2|RamData[28]  ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.327     ; 2.531      ;
; -2.220 ; uart:u2|tempData[3]  ; uart:u2|tempData[26] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.058     ; 2.805      ;
; -2.217 ; uart:u2|tempData[7]  ; uart:u2|tempData[29] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.071     ; 2.785      ;
; -2.215 ; uart:u2|tempData[13] ; uart:u2|tempData[30] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; -0.073     ; 2.871      ;
+--------+----------------------+----------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|uart_clk'                                                                                           ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -1.642 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.422      ;
; -1.642 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.422      ;
; -1.527 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.307      ;
; -1.527 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.307      ;
; -1.455 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.235      ;
; -1.455 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.235      ;
; -1.404 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.184      ;
; -1.404 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 1.184      ;
; -1.142 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.926      ;
; -1.093 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.877      ;
; -1.033 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.817      ;
; -1.021 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.805      ;
; -0.992 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.776      ;
; -0.972 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.756      ;
; -0.912 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.696      ;
; -0.871 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.655      ;
; -0.855 ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.252     ; 0.635      ;
; -0.819 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.253     ; 0.598      ;
; -0.736 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.010     ; 1.758      ;
; -0.621 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.010     ; 1.643      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.615 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.641      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.581 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.608      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.566 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.592      ;
; -0.549 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.010     ; 1.571      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.532 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.559      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.532      ;
; -0.498 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.010     ; 1.520      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.472 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.499      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.465 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.006     ; 1.491      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.431 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.458      ;
; -0.427 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.454      ;
; -0.378 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.405      ;
; -0.330 ; uart:u2|reccnt[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.004     ; 1.358      ;
; -0.330 ; uart:u2|reccnt[2] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.004     ; 1.358      ;
; -0.318 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.345      ;
; -0.288 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 1.321      ;
; -0.277 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.005     ; 1.304      ;
; -0.269 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; uart:u2|rx8bit[7] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.007     ; 1.290      ;
; -0.263 ; uart:u2|reccnt[1] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.004     ; 1.291      ;
; -0.263 ; uart:u2|reccnt[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -0.004     ; 1.291      ;
; -0.173 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 1.206      ;
; -0.154 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.186      ;
; -0.134 ; uart:u2|cnt2[0]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.166      ;
; -0.133 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.165      ;
; -0.101 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.001      ; 1.134      ;
; -0.093 ; uart:u2|cnt2[0]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.125      ;
; -0.082 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.114      ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.852 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.894      ;
; -0.852 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.894      ;
; -0.852 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.894      ;
; -0.852 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.894      ;
; -0.852 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.894      ;
; -0.836 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.878      ;
; -0.836 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.878      ;
; -0.836 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.878      ;
; -0.836 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.878      ;
; -0.836 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.878      ;
; -0.763 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.804      ;
; -0.763 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.805      ;
; -0.763 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.804      ;
; -0.763 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.805      ;
; -0.763 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.804      ;
; -0.763 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.805      ;
; -0.763 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.804      ;
; -0.763 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.805      ;
; -0.763 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.804      ;
; -0.763 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.805      ;
; -0.757 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.799      ;
; -0.757 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.799      ;
; -0.757 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.799      ;
; -0.757 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.799      ;
; -0.757 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.799      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.756 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.798      ;
; -0.746 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.787      ;
; -0.746 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.787      ;
; -0.746 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.787      ;
; -0.746 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.787      ;
; -0.746 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.787      ;
; -0.745 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.787      ;
; -0.745 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.787      ;
; -0.745 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.787      ;
; -0.745 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.787      ;
; -0.745 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.787      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.740 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.782      ;
; -0.714 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.756      ;
; -0.714 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.756      ;
; -0.714 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.756      ;
; -0.714 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.756      ;
; -0.714 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.756      ;
; -0.699 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 1.743      ;
; -0.699 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 1.743      ;
; -0.699 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 1.743      ;
; -0.699 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 1.743      ;
; -0.699 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.012      ; 1.743      ;
; -0.683 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.724      ;
; -0.683 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.724      ;
; -0.683 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.724      ;
; -0.683 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.724      ;
; -0.683 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.724      ;
; -0.678 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.719      ;
; -0.678 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.719      ;
; -0.678 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.719      ;
; -0.678 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.719      ;
; -0.678 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.719      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.709      ;
; -0.667 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.667 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.009      ; 1.708      ;
; -0.661 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.703      ;
; -0.661 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.703      ;
; -0.661 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.010      ; 1.703      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                               ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.633 ; cnt[5]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.667      ;
; -0.633 ; cnt[5]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.667      ;
; -0.633 ; cnt[5]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.667      ;
; -0.633 ; cnt[5]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.667      ;
; -0.633 ; cnt[5]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.667      ;
; -0.633 ; cnt[5]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.667      ;
; -0.572 ; cnt[6]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; cnt[6]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; cnt[6]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; cnt[6]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; cnt[6]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; cnt[6]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.606      ;
; -0.560 ; cnt[5]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.603      ;
; -0.560 ; cnt[5]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.603      ;
; -0.560 ; cnt[5]    ; data_for_ram[13]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.603      ;
; -0.560 ; cnt[5]    ; data_for_ram[22]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.603      ;
; -0.560 ; cnt[5]    ; data_for_ram[23]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.603      ;
; -0.560 ; cnt[5]    ; data_for_ram[24]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.603      ;
; -0.558 ; cnt[5]    ; data_for_ram[6]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.010      ; 1.600      ;
; -0.558 ; cnt[5]    ; data_for_ram[9]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.010      ; 1.600      ;
; -0.549 ; cnt[5]    ; data_for_ram[4]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.592      ;
; -0.549 ; cnt[5]    ; data_for_ram[11]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.592      ;
; -0.549 ; cnt[5]    ; data_for_ram[16]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.592      ;
; -0.549 ; cnt[5]    ; data_for_ram[26]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.592      ;
; -0.549 ; cnt[5]    ; data_for_ram[28]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.592      ;
; -0.549 ; cnt[5]    ; data_for_ram[30]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.592      ;
; -0.538 ; cnt[5]    ; data_for_ram[10]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.008      ; 1.578      ;
; -0.538 ; cnt[5]    ; data_for_ram[25]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.008      ; 1.578      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.521 ; cnt[5]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.562      ;
; -0.512 ; cnt[4]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.546      ;
; -0.512 ; cnt[4]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.546      ;
; -0.512 ; cnt[4]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.546      ;
; -0.512 ; cnt[4]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.546      ;
; -0.512 ; cnt[4]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.546      ;
; -0.512 ; cnt[4]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.546      ;
; -0.510 ; cnt[5]    ; addr_for_ram_read[0]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.551      ;
; -0.510 ; cnt[5]    ; addr_for_ram_read[1]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.551      ;
; -0.510 ; cnt[5]    ; addr_for_ram_read[3]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.551      ;
; -0.510 ; cnt[5]    ; addr_for_ram_read[5]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.551      ;
; -0.510 ; cnt[5]    ; addr_for_ram_read[6]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.551      ;
; -0.502 ; cnt[5]    ; data_for_ram[17]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; cnt[7]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; cnt[7]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; cnt[7]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; cnt[7]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; cnt[7]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; cnt[7]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.536      ;
; -0.499 ; cnt[6]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.542      ;
; -0.499 ; cnt[6]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.542      ;
; -0.499 ; cnt[6]    ; data_for_ram[13]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.542      ;
; -0.499 ; cnt[6]    ; data_for_ram[22]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.542      ;
; -0.499 ; cnt[6]    ; data_for_ram[23]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.542      ;
; -0.499 ; cnt[6]    ; data_for_ram[24]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.542      ;
; -0.497 ; cnt[6]    ; data_for_ram[6]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.010      ; 1.539      ;
; -0.497 ; cnt[6]    ; data_for_ram[9]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.010      ; 1.539      ;
; -0.488 ; cnt[6]    ; data_for_ram[4]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.531      ;
; -0.488 ; cnt[6]    ; data_for_ram[11]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.531      ;
; -0.488 ; cnt[6]    ; data_for_ram[16]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.531      ;
; -0.488 ; cnt[6]    ; data_for_ram[26]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.531      ;
; -0.488 ; cnt[6]    ; data_for_ram[28]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.531      ;
; -0.488 ; cnt[6]    ; data_for_ram[30]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.531      ;
; -0.477 ; cnt[6]    ; data_for_ram[10]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.008      ; 1.517      ;
; -0.477 ; cnt[6]    ; data_for_ram[25]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.008      ; 1.517      ;
; -0.471 ; cnt[3]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.514      ;
; -0.471 ; cnt[3]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.514      ;
; -0.471 ; cnt[3]    ; data_for_ram[13]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.514      ;
; -0.471 ; cnt[3]    ; data_for_ram[22]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.514      ;
; -0.471 ; cnt[3]    ; data_for_ram[23]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.514      ;
; -0.471 ; cnt[3]    ; data_for_ram[24]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.514      ;
; -0.469 ; cnt[3]    ; data_for_ram[6]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.010      ; 1.511      ;
; -0.469 ; cnt[3]    ; data_for_ram[9]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.010      ; 1.511      ;
; -0.467 ; cnt[3]    ; addr_for_ram_read[7]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.501      ;
; -0.467 ; cnt[3]    ; addr_for_ram_read[12] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.501      ;
; -0.467 ; cnt[3]    ; addr_for_ram_read[13] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.501      ;
; -0.467 ; cnt[3]    ; addr_for_ram_read[14] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.501      ;
; -0.467 ; cnt[3]    ; addr_for_ram_read[15] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.501      ;
; -0.467 ; cnt[3]    ; addr_for_ram_read[18] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.002      ; 1.501      ;
; -0.460 ; cnt[3]    ; data_for_ram[4]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.503      ;
; -0.460 ; cnt[3]    ; data_for_ram[11]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.503      ;
; -0.460 ; cnt[3]    ; data_for_ram[16]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.503      ;
; -0.460 ; cnt[3]    ; data_for_ram[26]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.503      ;
; -0.460 ; cnt[3]    ; data_for_ram[28]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.503      ;
; -0.460 ; cnt[3]    ; data_for_ram[30]      ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.503      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[2]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[4]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[8]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[9]  ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[10] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[11] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[16] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.460 ; cnt[6]    ; addr_for_ram_read[17] ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.009      ; 1.501      ;
; -0.453 ; cnt[1]    ; data_for_ram[7]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.496      ;
; -0.453 ; cnt[1]    ; data_for_ram[8]       ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 1.000        ; 0.011      ; 1.496      ;
+--------+-----------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk100'                                                                                                           ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.326 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.345      ;
; -0.326 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]            ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.345      ;
; -0.280 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.308      ;
; -0.280 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.004     ; 1.308      ;
; -0.231 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.251      ;
; -0.231 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.251      ;
; -0.231 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.251      ;
; -0.231 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.251      ;
; -0.231 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.251      ;
; -0.231 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.251      ;
; -0.229 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.248      ;
; -0.229 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.248      ;
; -0.229 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.248      ;
; -0.229 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.248      ;
; -0.229 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.248      ;
; -0.229 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.013     ; 1.248      ;
; -0.219 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.008     ; 1.243      ;
; -0.219 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.008     ; 1.243      ;
; -0.219 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.008     ; 1.243      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.186      ;
; -0.147 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 1.180      ;
; -0.147 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 1.180      ;
; -0.147 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 1.180      ;
; -0.147 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~en   ; clk100       ; clk100      ; 1.000        ; 0.001      ; 1.180      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.117 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]            ; clk100       ; clk100      ; 1.000        ; -0.012     ; 1.137      ;
; -0.100 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.010     ; 1.122      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.066 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; -0.002     ; 1.096      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~reg0  ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.001     ; 1.095      ;
; -0.026 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.061      ;
; -0.025 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.060      ;
; -0.025 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.060      ;
; -0.025 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.060      ;
; -0.025 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.060      ;
; -0.023 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.058      ;
; -0.023 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.058      ;
; -0.022 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.057      ;
; -0.022 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.057      ;
; -0.021 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.056      ;
; -0.021 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.056      ;
; -0.021 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.056      ;
; -0.020 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.055      ;
; -0.020 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.055      ;
; -0.018 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.053      ;
; -0.018 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 1.053      ;
; -0.014 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[12]~en   ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.037      ;
; -0.013 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[14]~en   ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.036      ;
; -0.012 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.035      ;
; -0.012 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[7]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.035      ;
; -0.012 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.035      ;
; -0.011 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.034      ;
; -0.010 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.033      ;
; -0.008 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.031      ;
; -0.007 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.030      ;
; -0.007 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.030      ;
; -0.007 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[3]~en    ; clk100       ; clk100      ; 1.000        ; -0.009     ; 1.030      ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk11'                                                                                               ;
+--------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node          ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; -0.248 ; uart:u2|cnt[0]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.280      ;
; -0.225 ; uart:u2|cnt[1]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.257      ;
; -0.179 ; uart:u2|cnt[2]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.211      ;
; -0.156 ; uart:u2|cnt[3]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.188      ;
; -0.121 ; uart:u2|cnt[4]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.153      ;
; -0.070 ; uart:u2|cnt[5]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.102      ;
; -0.066 ; uart:u2|cnt[0]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.098      ;
; -0.043 ; uart:u2|cnt[1]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.075      ;
; 0.003  ; uart:u2|cnt[2]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.029      ;
; 0.011  ; uart:u2|cnt[6]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.021      ;
; 0.026  ; uart:u2|cnt[3]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 1.006      ;
; 0.036  ; uart:u2|cnt[0]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.996      ;
; 0.051  ; uart:u2|cnt[7]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.981      ;
; 0.059  ; uart:u2|cnt[1]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.973      ;
; 0.061  ; uart:u2|cnt[4]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.971      ;
; 0.071  ; uart:u2|cnt[0]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.961      ;
; 0.080  ; uart:u2|cnt[8]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.952      ;
; 0.094  ; uart:u2|cnt[1]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.938      ;
; 0.105  ; uart:u2|cnt[2]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.927      ;
; 0.112  ; uart:u2|cnt[5]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.920      ;
; 0.122  ; uart:u2|cnt[3]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.910      ;
; 0.128  ; uart:u2|cnt[3]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.904      ;
; 0.131  ; uart:u2|cnt[9]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131  ; uart:u2|cnt[7]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.901      ;
; 0.135  ; uart:u2|cnt[5]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.897      ;
; 0.140  ; uart:u2|cnt[2]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.892      ;
; 0.141  ; uart:u2|cnt[0]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.891      ;
; 0.159  ; uart:u2|cnt[0]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.873      ;
; 0.163  ; uart:u2|cnt[4]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.869      ;
; 0.163  ; uart:u2|cnt[3]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.869      ;
; 0.164  ; uart:u2|cnt[1]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.868      ;
; 0.184  ; uart:u2|cnt[6]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.848      ;
; 0.187  ; uart:u2|cnt[7]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.845      ;
; 0.193  ; uart:u2|cnt[6]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.839      ;
; 0.198  ; uart:u2|cnt[4]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.834      ;
; 0.207  ; uart:u2|cnt[2]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.825      ;
; 0.210  ; uart:u2|cnt[2]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.822      ;
; 0.214  ; uart:u2|cnt[5]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.818      ;
; 0.217  ; uart:u2|cnt[9]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.815      ;
; 0.233  ; uart:u2|cnt[3]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.799      ;
; 0.235  ; uart:u2|cnt[0]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.797      ;
; 0.249  ; uart:u2|cnt[5]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.783      ;
; 0.258  ; uart:u2|cnt[10]   ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.774      ;
; 0.258  ; uart:u2|cnt[4]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.774      ;
; 0.258  ; uart:u2|cnt[1]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.774      ;
; 0.268  ; uart:u2|cnt[4]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.764      ;
; 0.270  ; uart:u2|cnt[0]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.762      ;
; 0.273  ; uart:u2|cnt[9]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.759      ;
; 0.281  ; uart:u2|cnt[8]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.751      ;
; 0.282  ; uart:u2|cnt[1]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.750      ;
; 0.293  ; uart:u2|cnt[1]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.739      ;
; 0.295  ; uart:u2|cnt[6]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.737      ;
; 0.304  ; uart:u2|cnt[2]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.728      ;
; 0.305  ; uart:u2|cnt[0]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.727      ;
; 0.319  ; uart:u2|cnt[5]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.713      ;
; 0.327  ; uart:u2|cnt[3]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.705      ;
; 0.328  ; uart:u2|cnt[1]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.704      ;
; 0.330  ; uart:u2|cnt[6]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.702      ;
; 0.337  ; uart:u2|cnt[8]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.695      ;
; 0.338  ; uart:u2|cnt[10]   ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.694      ;
; 0.339  ; uart:u2|cnt[7]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.693      ;
; 0.339  ; uart:u2|cnt[2]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.693      ;
; 0.340  ; uart:u2|cnt[0]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.692      ;
; 0.351  ; uart:u2|tx8bit[6] ; uart:u2|tx       ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.681      ;
; 0.358  ; uart:u2|cnt1[2]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; 0.013      ; 0.687      ;
; 0.362  ; uart:u2|cnt[4]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; uart:u2|cnt[3]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.363  ; uart:u2|cnt[1]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.669      ;
; 0.364  ; uart:u2|cnt[8]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.668      ;
; 0.374  ; uart:u2|cnt[7]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.658      ;
; 0.374  ; uart:u2|cnt[2]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.658      ;
; 0.375  ; uart:u2|cnt[0]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.657      ;
; 0.394  ; uart:u2|cnt[10]   ; uart:u2|uart_clk ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.638      ;
; 0.427  ; uart:u2|cnt1[1]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; 0.013      ; 0.618      ;
; 0.455  ; uart:u2|cnt1[3]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; 0.013      ; 0.590      ;
; 0.484  ; uart:u2|cnt1[0]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 1.000        ; 0.013      ; 0.561      ;
; 0.502  ; uart:u2|cnt[4]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; uart:u2|cnt[3]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.503  ; uart:u2|cnt[1]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.529      ;
; 0.504  ; uart:u2|cnt[8]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.528      ;
; 0.505  ; uart:u2|cnt[6]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.527      ;
; 0.512  ; uart:u2|cnt[5]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.512  ; uart:u2|cnt[2]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.513  ; uart:u2|cnt[0]    ; uart:u2|cnt[0]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.519      ;
; 0.518  ; uart:u2|cnt[9]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 1.000        ; 0.000      ; 0.514      ;
+--------+-------------------+------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.848 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.567      ; 0.392      ;
; 1.873 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.567      ; 0.367      ;
; 2.348 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.567      ; 0.392      ;
; 2.373 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.567      ; 0.367      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk100'                                                                                                                          ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.747 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 1.821      ; 0.367      ;
; -1.247 ; VGA_Controller:v2|CLK_2 ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 1.821      ; 0.367      ;
; -0.018 ; data_for_ram[4]         ; SRAM:rm|BASERAMDATA[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.389      ;
; -0.018 ; data_for_ram[17]        ; SRAM:rm|BASERAMDATA[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.389      ;
; -0.017 ; data_for_ram[9]         ; SRAM:rm|BASERAMDATA[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.390      ;
; -0.017 ; data_for_ram[26]        ; SRAM:rm|BASERAMDATA[26]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.390      ;
; -0.016 ; data_for_ram[6]         ; SRAM:rm|BASERAMDATA[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.391      ;
; -0.016 ; data_for_ram[11]        ; SRAM:rm|BASERAMDATA[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.391      ;
; -0.016 ; data_for_ram[16]        ; SRAM:rm|BASERAMDATA[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.391      ;
; -0.016 ; data_for_ram[21]        ; SRAM:rm|BASERAMDATA[21]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.391      ;
; -0.016 ; data_for_ram[28]        ; SRAM:rm|BASERAMDATA[28]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.391      ;
; -0.015 ; data_for_ram[18]        ; SRAM:rm|BASERAMDATA[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.392      ;
; -0.015 ; data_for_ram[30]        ; SRAM:rm|BASERAMDATA[30]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.392      ;
; -0.014 ; data_for_ram[5]         ; SRAM:rm|BASERAMDATA[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.393      ;
; -0.014 ; data_for_ram[19]        ; SRAM:rm|BASERAMDATA[19]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.393      ;
; -0.013 ; data_for_ram[27]        ; SRAM:rm|BASERAMDATA[27]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.394      ;
; -0.012 ; data_for_ram[2]         ; SRAM:rm|BASERAMDATA[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.395      ;
; -0.011 ; rwmode[1]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.396      ;
; -0.010 ; rwmode[1]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.397      ;
; -0.008 ; rwmode[1]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.399      ;
; 0.045  ; rwmode[0]               ; SRAM:rm|state.mem_write      ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.452      ;
; 0.051  ; addr_for_ram_read[17]   ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.458      ;
; 0.061  ; addr_for_ram_read[5]    ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.468      ;
; 0.064  ; addr_for_ram_read[0]    ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.471      ;
; 0.064  ; addr_for_ram_read[11]   ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.471      ;
; 0.065  ; addr_for_ram_read[4]    ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.472      ;
; 0.066  ; addr_for_ram_read[3]    ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.473      ;
; 0.068  ; addr_for_ram_read[1]    ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.475      ;
; 0.068  ; addr_for_ram_read[6]    ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.475      ;
; 0.068  ; addr_for_ram_read[8]    ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.475      ;
; 0.068  ; addr_for_ram_read[10]   ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.475      ;
; 0.069  ; addr_for_ram_read[9]    ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.476      ;
; 0.070  ; data_for_ram[10]        ; SRAM:rm|BASERAMDATA[10]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.477      ;
; 0.070  ; data_for_ram[15]        ; SRAM:rm|BASERAMDATA[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.477      ;
; 0.070  ; rwmode[0]               ; SRAM:rm|state.mem_read       ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.477      ;
; 0.071  ; data_for_ram[0]         ; SRAM:rm|BASERAMDATA[0]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.478      ;
; 0.072  ; data_for_ram[13]        ; SRAM:rm|BASERAMDATA[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.479      ;
; 0.072  ; data_for_ram[22]        ; SRAM:rm|BASERAMDATA[22]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.479      ;
; 0.073  ; data_for_ram[7]         ; SRAM:rm|BASERAMDATA[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.480      ;
; 0.073  ; addr_for_ram_read[16]   ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.480      ;
; 0.073  ; data_for_ram[12]        ; SRAM:rm|BASERAMDATA[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.480      ;
; 0.073  ; data_for_ram[14]        ; SRAM:rm|BASERAMDATA[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.480      ;
; 0.074  ; data_for_ram[3]         ; SRAM:rm|BASERAMDATA[3]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.481      ;
; 0.074  ; data_for_ram[23]        ; SRAM:rm|BASERAMDATA[23]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.481      ;
; 0.074  ; data_for_ram[29]        ; SRAM:rm|BASERAMDATA[29]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.481      ;
; 0.074  ; data_for_ram[31]        ; SRAM:rm|BASERAMDATA[31]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.481      ;
; 0.075  ; data_for_ram[1]         ; SRAM:rm|BASERAMDATA[1]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.482      ;
; 0.075  ; data_for_ram[24]        ; SRAM:rm|BASERAMDATA[24]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.482      ;
; 0.077  ; data_for_ram[8]         ; SRAM:rm|BASERAMDATA[8]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.484      ;
; 0.077  ; data_for_ram[20]        ; SRAM:rm|BASERAMDATA[20]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.484      ;
; 0.123  ; rwmode[0]               ; SRAM:rm|state.idle           ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.530      ;
; 0.149  ; addr_for_ram_read[7]    ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.256      ; 0.557      ;
; 0.152  ; addr_for_ram_read[2]    ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.559      ;
; 0.170  ; addr_for_ram_read[12]   ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.256      ; 0.578      ;
; 0.171  ; addr_for_ram_read[14]   ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.256      ; 0.579      ;
; 0.173  ; addr_for_ram_read[15]   ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.256      ; 0.581      ;
; 0.179  ; addr_for_ram_read[13]   ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.262      ; 0.593      ;
; 0.182  ; addr_for_ram_read[18]   ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.262      ; 0.596      ;
; 0.215  ; SRAM:rm|state.idle      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMWE       ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMOE       ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMCE       ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.257  ; data_for_ram[25]        ; SRAM:rm|BASERAMDATA[25]~reg0 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 0.255      ; 0.664      ;
; 0.363  ; SRAM:rm|state.mem_end   ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.515      ;
; 0.450  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.604      ;
; 0.451  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.605      ;
; 0.451  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.605      ;
; 0.452  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.604      ;
; 0.456  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.608      ;
; 0.548  ; SRAM:rm|state.mem_read  ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.702      ;
; 0.550  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.704      ;
; 0.552  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.706      ;
; 0.562  ; SRAM:rm|state.mem_write ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.716      ;
; 0.571  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.725      ;
; 0.628  ; SRAM:rm|state.mem_end   ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.780      ;
; 0.670  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.823      ;
; 0.670  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[21]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.823      ;
; 0.670  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[24]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.823      ;
; 0.670  ; SRAM:rm|state.idle      ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.822      ;
; 0.671  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.824      ;
; 0.712  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.865      ;
; 0.712  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[21]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.865      ;
; 0.712  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[24]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.865      ;
; 0.713  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMDATA[29]~en   ; clk100                    ; clk100      ; 0.000        ; 0.001      ; 0.866      ;
; 0.777  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.931      ;
; 0.778  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[13]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.932      ;
; 0.779  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.933      ;
; 0.780  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.934      ;
; 0.780  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.934      ;
; 0.781  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[9]~en    ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.935      ;
; 0.781  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[11]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.935      ;
; 0.781  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMADDR[18]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.935      ;
; 0.819  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.973      ;
; 0.820  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[13]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.974      ;
; 0.821  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[5]~en    ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 0.971      ;
; 0.821  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[16]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.975      ;
; 0.822  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[7]~en    ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 0.972      ;
; 0.822  ; SRAM:rm|state.mem_end   ; SRAM:rm|BASERAMDATA[14]~en   ; clk100                    ; clk100      ; 0.000        ; -0.002     ; 0.972      ;
; 0.822  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.976      ;
; 0.822  ; SRAM:rm|state.idle      ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.002      ; 0.976      ;
+--------+-------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -1.731 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.805      ; 0.367      ;
; -1.231 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.805      ; 0.367      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.952 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.141      ;
; -0.916 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 1.177      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.728 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.799      ; 1.364      ;
; -0.707 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.248      ; 0.693      ;
; -0.503 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.795      ; 1.585      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.452 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.141      ;
; -0.441 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.557      ; 0.409      ;
; -0.416 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 1.177      ;
; -0.316 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.557      ; 0.534      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.228 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.799      ; 1.364      ;
; -0.196 ; uart:u2|reccnt[2] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.199      ;
; -0.093 ; uart:u2|reccnt[1] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.302      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.016 ; uart:u2|reccnt[2] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.379      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.008 ; uart:u2|reccnt[2] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.386      ;
; -0.003 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.795      ; 1.585      ;
; 0.059  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.557      ; 0.409      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.085  ; uart:u2|reccnt[1] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.243      ; 1.480      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.095  ; uart:u2|reccnt[1] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.242      ; 1.489      ;
; 0.184  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.557      ; 0.534      ;
; 0.215  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[3] ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[4] ; uart:u2|rx8bit[4]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[5] ; uart:u2|rx8bit[5]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[6] ; uart:u2|rx8bit[6]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[7] ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt1[2]   ; uart:u2|cnt1[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt1[3]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt1[1]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.238      ; 1.627      ;
; 0.248  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.400      ;
; 0.304  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.238      ; 1.694      ;
; 0.326  ; uart:u2|cnt1[2]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; uart:u2|cnt1[2]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.479      ;
; 0.365  ; uart:u2|cnt1[0]   ; uart:u2|cnt1[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.517      ;
; 0.370  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.373  ; uart:u2|cnt1[1]   ; uart:u2|cnt1[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; uart:u2|cnt1[1]   ; uart:u2|cnt1[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.526      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.493 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.567      ; 0.367      ;
; -1.468 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.567      ; 0.392      ;
; -0.993 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.567      ; 0.367      ;
; -0.968 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.567      ; 0.392      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|reccnt[0]'                                                                                                ;
+--------+--------------------+-----------------------+------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node               ; Launch Clock     ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------+------------------+-------------------+--------------+------------+------------+
; -0.790 ; uart:u2|gesture[1] ; uart:u2|tempData[17]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.713      ; 0.923      ;
; -0.780 ; uart:u2|gesture[2] ; uart:u2|RamData[26]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.556      ; 0.776      ;
; -0.766 ; uart:u2|gesture[1] ; uart:u2|tempData[30]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.669      ; 0.903      ;
; -0.716 ; uart:u2|gesture[2] ; uart:u2|RamData[24]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.489      ; 0.773      ;
; -0.709 ; uart:u2|gesture[2] ; uart:u2|RamData[23]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.486      ; 0.777      ;
; -0.694 ; uart:u2|gesture[1] ; uart:u2|tempData[27]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.687      ; 0.993      ;
; -0.693 ; uart:u2|gesture[1] ; uart:u2|tempData[26]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.687      ; 0.994      ;
; -0.689 ; uart:u2|gesture[1] ; uart:u2|tempData[4]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.686      ; 0.997      ;
; -0.687 ; uart:u2|gesture[1] ; uart:u2|tempData[24]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.713      ; 1.026      ;
; -0.686 ; uart:u2|gesture[1] ; uart:u2|RamData[26]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.556      ; 0.870      ;
; -0.669 ; uart:u2|gesture[1] ; uart:u2|tempData[23]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.713      ; 1.044      ;
; -0.634 ; uart:u2|gesture[1] ; uart:u2|tempData[29]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.672      ; 1.038      ;
; -0.619 ; uart:u2|gesture[1] ; uart:u2|RamData[24]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.489      ; 0.870      ;
; -0.610 ; uart:u2|gesture[1] ; uart:u2|RamData[23]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.486      ; 0.876      ;
; -0.602 ; uart:u2|gesture[1] ; uart:u2|tempData[9]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.742      ; 1.140      ;
; -0.599 ; uart:u2|gesture[2] ; uart:u2|RamData[8]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.424      ; 0.825      ;
; -0.595 ; uart:u2|gesture[1] ; uart:u2|tempData[21]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.712      ; 1.117      ;
; -0.595 ; uart:u2|gesture[2] ; uart:u2|RamData[22]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.423      ; 0.828      ;
; -0.588 ; uart:u2|gesture[1] ; uart:u2|tempData[22]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.713      ; 1.125      ;
; -0.565 ; uart:u2|gesture[1] ; uart:u2|tempData[28]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.678      ; 1.113      ;
; -0.547 ; uart:u2|gesture[1] ; uart:u2|RamData[8]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.424      ; 0.877      ;
; -0.542 ; uart:u2|gesture[2] ; uart:u2|RamData[16]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.401      ; 0.859      ;
; -0.536 ; uart:u2|gesture[2] ; uart:u2|RamData[10]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.425      ; 0.889      ;
; -0.529 ; uart:u2|gesture[2] ; uart:u2|RamData[17]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.455      ; 0.926      ;
; -0.523 ; uart:u2|gesture[1] ; uart:u2|tempData[19]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.672      ; 1.149      ;
; -0.522 ; uart:u2|gesture[1] ; uart:u2|RamData[30]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.457      ; 0.935      ;
; -0.518 ; uart:u2|gesture[1] ; uart:u2|RamData[22]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.423      ; 0.905      ;
; -0.516 ; uart:u2|gesture[1] ; uart:u2|RamData[31]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.493      ; 0.977      ;
; -0.513 ; uart:u2|gesture[1] ; uart:u2|tempData[16]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.713      ; 1.200      ;
; -0.513 ; uart:u2|gesture[1] ; uart:u2|RamData[27]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.495      ; 0.982      ;
; -0.510 ; uart:u2|gesture[1] ; uart:u2|tempData[2]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.745      ; 1.235      ;
; -0.508 ; uart:u2|gesture[1] ; uart:u2|tempData[31]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.680      ; 1.172      ;
; -0.504 ; uart:u2|gesture[1] ; uart:u2|tempData[10]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.745      ; 1.241      ;
; -0.504 ; uart:u2|gesture[1] ; uart:u2|tempData[20]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.710      ; 1.206      ;
; -0.499 ; uart:u2|gesture[1] ; uart:u2|tempData[18]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.712      ; 1.213      ;
; -0.498 ; uart:u2|gesture[1] ; uart:u2|tempData[8]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.746      ; 1.248      ;
; -0.497 ; uart:u2|gesture[1] ; uart:u2|tempData[25]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.680      ; 1.183      ;
; -0.495 ; uart:u2|gesture[1] ; uart:u2|tempData[3]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.745      ; 1.250      ;
; -0.488 ; uart:u2|gesture[1] ; uart:u2|tempData[0]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.748      ; 1.260      ;
; -0.487 ; uart:u2|gesture[1] ; uart:u2|tempData[11]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.748      ; 1.261      ;
; -0.487 ; uart:u2|gesture[1] ; uart:u2|tempData[15]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.748      ; 1.261      ;
; -0.477 ; uart:u2|gesture[2] ; uart:u2|RamData[3]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.412      ; 0.935      ;
; -0.476 ; uart:u2|gesture[2] ; uart:u2|RamData[31]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.493      ; 1.017      ;
; -0.475 ; uart:u2|gesture[2] ; uart:u2|RamData[27]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.495      ; 1.020      ;
; -0.457 ; uart:u2|gesture[1] ; uart:u2|RamData[10]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.425      ; 0.968      ;
; -0.448 ; uart:u2|gesture[2] ; uart:u2|RamData[29]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.460      ; 1.012      ;
; -0.423 ; uart:u2|gesture[1] ; uart:u2|tempData[1]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.673      ; 1.250      ;
; -0.410 ; uart:u2|gesture[1] ; uart:u2|tempData[13]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.742      ; 1.332      ;
; -0.396 ; uart:u2|gesture[1] ; uart:u2|RamData[5]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.053      ;
; -0.394 ; uart:u2|gesture[1] ; uart:u2|tempData[5]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.744      ; 1.350      ;
; -0.379 ; uart:u2|gesture[1] ; uart:u2|RamData[20]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.070      ;
; -0.378 ; uart:u2|gesture[1] ; uart:u2|RamData[0]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.071      ;
; -0.374 ; uart:u2|gesture[1] ; uart:u2|RamData[6]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.448      ; 1.074      ;
; -0.368 ; uart:u2|gesture[2] ; uart:u2|RamData[15]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.436      ; 1.068      ;
; -0.367 ; uart:u2|gesture[2] ; uart:u2|RamData[12]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.434      ; 1.067      ;
; -0.356 ; uart:u2|gesture[2] ; uart:u2|RamData[18]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.417      ; 1.061      ;
; -0.349 ; uart:u2|gesture[2] ; uart:u2|RamData[28]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.419      ; 1.070      ;
; -0.345 ; uart:u2|gesture[2] ; uart:u2|RamData[25]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.419      ; 1.074      ;
; -0.342 ; uart:u2|gesture[2] ; uart:u2|RamData[2]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.470      ; 1.128      ;
; -0.329 ; uart:u2|gesture[1] ; uart:u2|RamData[29]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.460      ; 1.131      ;
; -0.324 ; uart:u2|gesture[1] ; uart:u2|RamData[18]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.417      ; 1.093      ;
; -0.319 ; uart:u2|gesture[2] ; uart:u2|RamData[4]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.472      ; 1.153      ;
; -0.319 ; uart:u2|gesture[2] ; uart:u2|RamData[5]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.130      ;
; -0.317 ; uart:u2|gesture[1] ; uart:u2|RamData[28]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.419      ; 1.102      ;
; -0.315 ; uart:u2|gesture[2] ; uart:u2|RamData[19]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.420      ; 1.105      ;
; -0.315 ; uart:u2|gesture[2] ; uart:u2|RamData[0]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.134      ;
; -0.314 ; uart:u2|gesture[2] ; uart:u2|RamData[6]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.448      ; 1.134      ;
; -0.313 ; uart:u2|gesture[1] ; uart:u2|RamData[25]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.419      ; 1.106      ;
; -0.307 ; uart:u2|gesture[2] ; uart:u2|RamData[30]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.457      ; 1.150      ;
; -0.302 ; uart:u2|gesture[1] ; uart:u2|RamData[9]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.147      ;
; -0.299 ; uart:u2|gesture[2] ; uart:u2|RamData[11]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.437      ; 1.138      ;
; -0.296 ; uart:u2|gesture[2] ; uart:u2|RamData[14]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.432      ; 1.136      ;
; -0.289 ; uart:u2|gesture[2] ; uart:u2|RamData[13]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.436      ; 1.147      ;
; -0.288 ; uart:u2|gesture[2] ; uart:u2|RamData[7]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.433      ; 1.145      ;
; -0.284 ; uart:u2|gesture[1] ; uart:u2|tempData[12]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.663      ; 1.379      ;
; -0.277 ; uart:u2|gesture[2] ; uart:u2|RamData[21]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.417      ; 1.140      ;
; -0.251 ; uart:u2|gesture[1] ; uart:u2|tempData[14]  ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.747      ; 1.496      ;
; -0.251 ; uart:u2|gesture[1] ; uart:u2|RamData[3]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.412      ; 1.161      ;
; -0.249 ; uart:u2|gesture[2] ; uart:u2|RamData[20]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.200      ;
; -0.245 ; uart:u2|gesture[1] ; uart:u2|RamData[21]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.417      ; 1.172      ;
; -0.238 ; uart:u2|gesture[1] ; uart:u2|tempData[6]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.745      ; 1.507      ;
; -0.237 ; uart:u2|gesture[1] ; uart:u2|tempData[7]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.743      ; 1.506      ;
; -0.237 ; uart:u2|gesture[1] ; uart:u2|RamData[19]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.420      ; 1.183      ;
; -0.199 ; uart:u2|gesture[1] ; uart:u2|RamData[16]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.401      ; 1.202      ;
; -0.192 ; uart:u2|gesture[1] ; uart:u2|RamData[17]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.455      ; 1.263      ;
; -0.170 ; uart:u2|gesture[2] ; uart:u2|RamData[9]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.449      ; 1.279      ;
; -0.142 ; uart:u2|gesture[1] ; uart:u2|RamData[4]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.472      ; 1.330      ;
; -0.136 ; uart:u2|gesture[1] ; uart:u2|RamData[11]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.437      ; 1.301      ;
; -0.132 ; uart:u2|gesture[1] ; uart:u2|RamData[15]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.436      ; 1.304      ;
; -0.125 ; uart:u2|gesture[1] ; uart:u2|RamData[14]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.432      ; 1.307      ;
; -0.121 ; uart:u2|gesture[1] ; uart:u2|RamData[12]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.434      ; 1.313      ;
; -0.116 ; uart:u2|gesture[2] ; uart:u2|RamData[1]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.421      ; 1.305      ;
; -0.112 ; uart:u2|gesture[1] ; uart:u2|RamData[13]   ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.436      ; 1.324      ;
; -0.112 ; uart:u2|gesture[1] ; uart:u2|RamData[7]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.433      ; 1.321      ;
; -0.066 ; uart:u2|gesture[1] ; uart:u2|RamData[1]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.421      ; 1.355      ;
; -0.024 ; uart:u2|gesture[1] ; uart:u2|RamData[2]    ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 1.470      ; 1.446      ;
; 0.248  ; uart:u2|gesture[0] ; uart:u2|draw          ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.149      ; 0.397      ;
; 0.330  ; uart:u2|yaxis[12]  ; uart:u2|pre_yaxis[12] ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.165      ; 0.495      ;
; 0.377  ; uart:u2|yaxis[15]  ; uart:u2|pre_yaxis[15] ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.202      ; 0.579      ;
; 0.393  ; uart:u2|yaxis[14]  ; uart:u2|pre_yaxis[14] ; uart:u2|uart_clk ; uart:u2|reccnt[0] ; 0.000        ; 0.164      ; 0.557      ;
+--------+--------------------+-----------------------+------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 0.389      ;
; 0.241 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 0.395      ;
; 0.243 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 0.397      ;
; 0.252 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.404      ;
; 0.303 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.459      ;
; 0.316 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.472      ;
; 0.317 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.473      ;
; 0.317 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.473      ;
; 0.318 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.474      ;
; 0.331 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.004      ; 0.487      ;
; 0.362 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.521      ;
; 0.378 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.535      ;
; 0.407 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 0.561      ;
; 0.420 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.572      ;
; 0.429 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.005      ; 0.586      ;
; 0.437 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 0.599      ;
; 0.439 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.594      ;
; 0.450 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.007     ; 0.595      ;
; 0.450 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.611      ;
; 0.450 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.611      ;
; 0.452 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.602      ;
; 0.455 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.612      ;
; 0.500 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.659      ;
; 0.517 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.678      ;
; 0.518 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.680      ;
; 0.526 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 0.688      ;
; 0.526 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.681      ;
; 0.530 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.691      ;
; 0.532 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 0.694      ;
; 0.534 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.695      ;
; 0.535 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.697      ;
; 0.537 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.689      ;
; 0.542 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.694      ;
; 0.549 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 0.711      ;
; 0.553 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.010      ; 0.716      ;
; 0.555 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.716      ;
; 0.556 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.710      ;
; 0.570 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.724      ;
; 0.591 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.745      ;
; 0.593 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.747      ;
; 0.605 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.757      ;
; 0.612 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.764      ;
; 0.615 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.009      ; 0.776      ;
; 0.617 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.769      ;
; 0.623 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.775      ;
; 0.627 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.782      ;
; 0.647 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.799      ;
; 0.652 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.804      ;
; 0.662 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.815      ;
; 0.666 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.818      ;
; 0.682 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.834      ;
; 0.689 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.838      ;
; 0.701 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.853      ;
; 0.701 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.850      ;
; 0.710 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.862      ;
; 0.717 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.869      ;
; 0.721 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.873      ;
; 0.722 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.874      ;
; 0.734 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.886      ;
; 0.735 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 0.885      ;
; 0.736 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.888      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                                                ;
+-------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; cnt[0]                     ; cnt[0]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; VGA_Controller:v2|addr[6]  ; addr_for_ram_read[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.389      ;
; 0.240 ; VGA_Controller:v2|addr[3]  ; addr_for_ram_read[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.390      ;
; 0.241 ; VGA_Controller:v2|addr[1]  ; addr_for_ram_read[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.391      ;
; 0.241 ; VGA_Controller:v2|addr[12] ; addr_for_ram_read[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.391      ;
; 0.241 ; VGA_Controller:v2|addr[13] ; addr_for_ram_read[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.391      ;
; 0.241 ; VGA_Controller:v2|addr[18] ; addr_for_ram_read[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.391      ;
; 0.242 ; VGA_Controller:v2|addr[15] ; addr_for_ram_read[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.392      ;
; 0.243 ; VGA_Controller:v2|addr[0]  ; addr_for_ram_read[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.393      ;
; 0.243 ; VGA_Controller:v2|addr[5]  ; addr_for_ram_read[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.393      ;
; 0.243 ; VGA_Controller:v2|addr[9]  ; addr_for_ram_read[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.393      ;
; 0.243 ; VGA_Controller:v2|addr[14] ; addr_for_ram_read[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.393      ;
; 0.244 ; VGA_Controller:v2|addr[2]  ; addr_for_ram_read[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.394      ;
; 0.244 ; VGA_Controller:v2|addr[8]  ; addr_for_ram_read[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.394      ;
; 0.244 ; VGA_Controller:v2|addr[10] ; addr_for_ram_read[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.394      ;
; 0.244 ; VGA_Controller:v2|addr[11] ; addr_for_ram_read[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.394      ;
; 0.244 ; VGA_Controller:v2|addr[17] ; addr_for_ram_read[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.394      ;
; 0.245 ; VGA_Controller:v2|addr[4]  ; addr_for_ram_read[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.395      ;
; 0.245 ; VGA_Controller:v2|addr[7]  ; addr_for_ram_read[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.395      ;
; 0.312 ; uart:u2|RamData[1]         ; data_for_ram[1]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.422     ; 0.042      ;
; 0.319 ; uart:u2|RamData[14]        ; data_for_ram[14]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.429     ; 0.042      ;
; 0.321 ; uart:u2|RamData[12]        ; data_for_ram[12]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.431     ; 0.042      ;
; 0.323 ; uart:u2|RamData[15]        ; data_for_ram[15]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.433     ; 0.042      ;
; 0.326 ; VGA_Controller:v2|addr[16] ; addr_for_ram_read[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.002     ; 0.476      ;
; 0.351 ; uart:u2|RamData[29]        ; data_for_ram[29]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.461     ; 0.042      ;
; 0.361 ; cnt[1]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; cnt[4]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; cnt[7]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; uart:u2|RamData[23]        ; data_for_ram[23]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.476     ; 0.042      ;
; 0.369 ; uart:u2|RamData[24]        ; data_for_ram[24]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.479     ; 0.042      ;
; 0.374 ; cnt[3]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; cnt[5]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.438 ; cnt[6]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; cnt[2]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.592      ;
; 0.453 ; cnt[0]                     ; cnt[1]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.492 ; SRAM:rm|rwdata[3]          ; VGActSRAM:vtran|vG[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.255     ; 0.389      ;
; 0.495 ; SRAM:rm|rwdata[7]          ; VGActSRAM:vtran|vR[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.255     ; 0.392      ;
; 0.496 ; SRAM:rm|rwdata[6]          ; VGActSRAM:vtran|vR[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.255     ; 0.393      ;
; 0.496 ; cnt[1]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; SRAM:rm|rwdata[8]          ; VGActSRAM:vtran|vR[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.255     ; 0.394      ;
; 0.497 ; SRAM:rm|rwdata[0]          ; VGActSRAM:vtran|vB[0] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.255     ; 0.394      ;
; 0.498 ; SRAM:rm|rwdata[2]          ; VGActSRAM:vtran|vB[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.255     ; 0.395      ;
; 0.501 ; cnt[4]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.653      ;
; 0.514 ; cnt[3]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; cnt[5]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.666      ;
; 0.531 ; cnt[1]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.683      ;
; 0.536 ; cnt[4]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.549 ; cnt[5]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; cnt[3]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.566 ; cnt[1]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; cnt[4]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.576 ; cnt[6]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; cnt[2]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; SRAM:rm|rwdata[4]          ; VGActSRAM:vtran|vG[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.257     ; 0.474      ;
; 0.582 ; SRAM:rm|rwdata[5]          ; VGActSRAM:vtran|vG[2] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.257     ; 0.477      ;
; 0.584 ; cnt[3]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.736      ;
; 0.590 ; uart:u2|RamData[0]         ; data_for_ram[0]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.450     ; 0.292      ;
; 0.593 ; cnt[0]                     ; cnt[2]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.745      ;
; 0.601 ; cnt[1]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.753      ;
; 0.613 ; cnt[2]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; cnt[3]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.771      ;
; 0.628 ; cnt[0]                     ; cnt[3]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.780      ;
; 0.636 ; cnt[1]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; uart:u2|RamData[22]        ; data_for_ram[22]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.413     ; 0.377      ;
; 0.641 ; uart:u2|RamData[25]        ; data_for_ram[25]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.412     ; 0.381      ;
; 0.648 ; cnt[2]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.800      ;
; 0.663 ; SRAM:rm|rwdata[1]          ; VGActSRAM:vtran|vB[1] ; clk100                    ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.257     ; 0.558      ;
; 0.663 ; cnt[0]                     ; cnt[4]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; uart:u2|RamData[19]        ; data_for_ram[19]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.422     ; 0.398      ;
; 0.670 ; uart:u2|RamData[28]        ; data_for_ram[28]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.409     ; 0.413      ;
; 0.671 ; cnt[1]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.823      ;
; 0.682 ; uart:u2|RamData[26]        ; data_for_ram[26]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.546     ; 0.288      ;
; 0.683 ; cnt[2]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.835      ;
; 0.698 ; cnt[0]                     ; cnt[5]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; uart:u2|RamData[20]        ; data_for_ram[20]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.450     ; 0.401      ;
; 0.708 ; uart:u2|RamData[11]        ; data_for_ram[11]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.427     ; 0.433      ;
; 0.718 ; cnt[2]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.870      ;
; 0.728 ; uart:u2|RamData[17]        ; data_for_ram[17]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.454     ; 0.426      ;
; 0.733 ; cnt[0]                     ; cnt[6]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.885      ;
; 0.754 ; uart:u2|RamData[16]        ; data_for_ram[16]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.391     ; 0.515      ;
; 0.768 ; cnt[0]                     ; cnt[7]                ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 0.000        ; 0.000      ; 0.920      ;
; 0.771 ; uart:u2|RamData[31]        ; data_for_ram[31]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.494     ; 0.429      ;
; 0.776 ; uart:u2|RamData[5]         ; data_for_ram[5]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.451     ; 0.477      ;
; 0.776 ; uart:u2|RamData[18]        ; data_for_ram[18]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.419     ; 0.509      ;
; 0.786 ; uart:u2|RamData[21]        ; data_for_ram[21]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.419     ; 0.519      ;
; 0.796 ; uart:u2|RamData[7]         ; data_for_ram[7]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.423     ; 0.525      ;
; 0.819 ; uart:u2|RamData[2]         ; data_for_ram[2]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.472     ; 0.499      ;
; 0.827 ; uart:u2|RamData[4]         ; data_for_ram[4]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.462     ; 0.517      ;
; 0.836 ; uart:u2|RamData[9]         ; data_for_ram[9]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.440     ; 0.548      ;
; 0.837 ; uart:u2|RamData[8]         ; data_for_ram[8]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.414     ; 0.575      ;
; 0.840 ; uart:u2|RamData[6]         ; data_for_ram[6]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.439     ; 0.553      ;
; 0.867 ; uart:u2|RamData[3]         ; data_for_ram[3]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.413     ; 0.606      ;
; 0.876 ; uart:u2|RamData[27]        ; data_for_ram[27]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.497     ; 0.531      ;
; 0.886 ; uart:u2|RamData[10]        ; data_for_ram[10]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.418     ; 0.620      ;
; 0.887 ; uart:u2|RamData[30]        ; data_for_ram[30]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.447     ; 0.592      ;
; 0.897 ; uart:u2|RamData[13]        ; data_for_ram[13]      ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.426     ; 0.623      ;
; 0.949 ; uart:u2|draw               ; rwmode[1]             ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.380     ; 0.721      ;
; 0.969 ; uart:u2|draw               ; rwmode[0]             ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.380     ; 0.741      ;
; 0.977 ; uart:u2|draw               ; data_for_ram[2]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.393     ; 0.736      ;
; 0.977 ; uart:u2|draw               ; data_for_ram[5]       ; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.393     ; 0.736      ;
+-------+----------------------------+-----------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk11'                                                                                               ;
+-------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node          ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------+------------------+-------------+--------------+------------+------------+
; 0.290 ; uart:u2|cnt1[1]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; 0.013      ; 0.455      ;
; 0.361 ; uart:u2|cnt1[2]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; 0.013      ; 0.526      ;
; 0.362 ; uart:u2|cnt[9]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; uart:u2|cnt[0]    ; uart:u2|cnt[0]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; uart:u2|cnt[2]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; uart:u2|cnt[5]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; uart:u2|cnt[6]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; uart:u2|cnt[8]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; uart:u2|cnt[1]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; uart:u2|cnt[3]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:u2|cnt[4]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.396 ; uart:u2|cnt1[0]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; 0.013      ; 0.561      ;
; 0.424 ; uart:u2|cnt[4]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.576      ;
; 0.425 ; uart:u2|cnt1[3]   ; uart:u2|tx       ; uart:u2|uart_clk ; clk11       ; 0.000        ; 0.013      ; 0.590      ;
; 0.486 ; uart:u2|cnt[10]   ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.638      ;
; 0.493 ; uart:u2|cnt[10]   ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; uart:u2|cnt[6]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.650      ;
; 0.505 ; uart:u2|cnt[0]    ; uart:u2|cnt[1]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; uart:u2|cnt[7]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; uart:u2|cnt[2]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.658      ;
; 0.516 ; uart:u2|cnt[8]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; uart:u2|cnt[1]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; uart:u2|cnt[4]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; uart:u2|cnt[3]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.529 ; uart:u2|tx8bit[6] ; uart:u2|tx       ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.681      ;
; 0.540 ; uart:u2|cnt[7]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; uart:u2|cnt[0]    ; uart:u2|cnt[2]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; uart:u2|cnt[1]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; uart:u2|cnt[7]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; uart:u2|cnt[2]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; uart:u2|cnt[4]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; uart:u2|cnt[10]   ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; uart:u2|cnt[8]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.695      ;
; 0.547 ; uart:u2|cnt[5]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; uart:u2|cnt[6]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; uart:u2|cnt[1]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; uart:u2|cnt[3]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.705      ;
; 0.560 ; uart:u2|cnt[3]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; uart:u2|cnt[5]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.713      ;
; 0.575 ; uart:u2|cnt[0]    ; uart:u2|cnt[3]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; uart:u2|cnt[2]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.728      ;
; 0.585 ; uart:u2|cnt[6]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; uart:u2|cnt[1]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.739      ;
; 0.598 ; uart:u2|cnt[1]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; uart:u2|cnt[8]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.751      ;
; 0.607 ; uart:u2|cnt[9]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; uart:u2|cnt[0]    ; uart:u2|cnt[4]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; uart:u2|cnt[4]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; uart:u2|cnt[2]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; uart:u2|cnt[6]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; uart:u2|cnt[4]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; uart:u2|cnt[1]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.774      ;
; 0.631 ; uart:u2|cnt[5]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.783      ;
; 0.638 ; uart:u2|cnt[1]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.790      ;
; 0.645 ; uart:u2|cnt[0]    ; uart:u2|cnt[5]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; uart:u2|cnt[3]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.799      ;
; 0.663 ; uart:u2|cnt[9]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; uart:u2|cnt[0]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; uart:u2|cnt[5]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; uart:u2|cnt[5]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.818      ;
; 0.670 ; uart:u2|cnt[2]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; uart:u2|cnt[2]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.825      ;
; 0.678 ; uart:u2|cnt[3]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; uart:u2|cnt[8]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.831      ;
; 0.682 ; uart:u2|cnt[4]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.834      ;
; 0.693 ; uart:u2|cnt[7]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.845      ;
; 0.696 ; uart:u2|cnt[6]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.848      ;
; 0.713 ; uart:u2|cnt[2]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.865      ;
; 0.716 ; uart:u2|cnt[1]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.868      ;
; 0.717 ; uart:u2|cnt[4]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; uart:u2|cnt[3]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.869      ;
; 0.721 ; uart:u2|cnt[0]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.873      ;
; 0.739 ; uart:u2|cnt[0]    ; uart:u2|cnt[6]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.891      ;
; 0.740 ; uart:u2|cnt[2]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.892      ;
; 0.743 ; uart:u2|cnt[9]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.895      ;
; 0.745 ; uart:u2|cnt[5]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.897      ;
; 0.752 ; uart:u2|cnt[3]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.904      ;
; 0.758 ; uart:u2|cnt[3]    ; uart:u2|uart_clk ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.910      ;
; 0.761 ; uart:u2|cnt[0]    ; uart:u2|cnt[7]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.913      ;
; 0.775 ; uart:u2|cnt[2]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.927      ;
; 0.786 ; uart:u2|cnt[1]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.938      ;
; 0.809 ; uart:u2|cnt[0]    ; uart:u2|cnt[8]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.961      ;
; 0.821 ; uart:u2|cnt[1]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.973      ;
; 0.825 ; uart:u2|cnt[7]    ; uart:u2|cnt[10]  ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.977      ;
; 0.844 ; uart:u2|cnt[0]    ; uart:u2|cnt[9]   ; clk11            ; clk11       ; 0.000        ; 0.000      ; 0.996      ;
+-------+-------------------+------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|tx             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|tx             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|tx8bit[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|tx8bit[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|tx8bit[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|tx8bit[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|tx|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|tx|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; addr_for_ram_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; data_for_ram[21]      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                     ;
+-------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal2~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[15]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[15]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[16]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[16]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[17]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[17]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[18]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[18]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[19]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[19]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[20]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[20]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[21]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[21]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[22]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[22]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[23]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[23]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[24]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[24]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[25]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[25]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[26]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[26]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[27]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[27]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[28]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[28]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[29]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[29]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[30]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[30]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[31]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[31]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|RamData[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[10]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[10]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[11]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[11]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[12]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[12]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[13]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[13]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[14]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[14]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[15]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[15]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[4]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[4]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[5]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[5]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[6]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|pre_yaxis[6]|datac       ;
+-------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 1.788 ; 1.788 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 1.746 ; 1.746 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 1.788 ; 1.788 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 1.627 ; 1.627 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 1.550 ; 1.550 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 1.624 ; 1.624 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 1.704 ; 1.704 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 1.629 ; 1.629 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 1.646 ; 1.646 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 1.641 ; 1.641 ; Rise       ; clk100           ;
; rst           ; clk100           ; 1.687 ; 1.687 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 2.528 ; 2.528 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 2.522 ; 2.522 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.430 ; -1.430 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -1.626 ; -1.626 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.668 ; -1.668 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.507 ; -1.507 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -1.430 ; -1.430 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -1.504 ; -1.504 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.584 ; -1.584 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.509 ; -1.509 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.526 ; -1.526 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.521 ; -1.521 ; Rise       ; clk100           ;
; rst           ; clk100           ; -0.447 ; -0.447 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; -0.652 ; -0.652 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -1.932 ; -1.932 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 3.997 ; 3.997 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 5.045 ; 5.045 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 5.045 ; 5.045 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.713 ; 4.713 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.814 ; 4.814 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.833 ; 4.833 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.569 ; 4.569 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.657 ; 4.657 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.833 ; 4.833 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 5.045 ; 5.045 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 5.045 ; 5.045 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.688 ; 4.688 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.769 ; 4.769 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 3.849 ; 3.849 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.604 ; 4.604 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.601 ; 4.601 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.272 ; 4.272 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 4.585 ; 4.585 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.144 ; 4.144 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.279 ; 4.279 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.246 ; 4.246 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.295 ; 4.295 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.787 ; 3.787 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.343 ; 4.343 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 4.316 ; 4.316 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 3.972 ; 3.972 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.182 ; 4.182 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.578 ; 4.578 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 3.993 ; 3.993 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.551 ; 4.551 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 4.169 ; 4.169 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.360 ; 4.360 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.163 ; 4.163 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.100 ; 4.100 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.585 ; 4.585 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.556 ; 4.556 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.560 ; 4.560 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 4.394 ; 4.394 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 4.814 ; 4.814 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 4.172 ; 4.172 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 3.937 ; 3.937 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 4.055 ; 4.055 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.092 ; 4.092 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 3.876 ; 3.876 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 3.925 ; 3.925 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.905 ; 3.905 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 3.924 ; 3.924 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.011 ; 4.011 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 4.477 ; 4.477 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.165 ; 4.165 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.170 ; 4.170 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.396 ; 4.396 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.025 ; 4.025 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.383 ; 4.383 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 3.911 ; 3.911 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.406 ; 4.406 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.228 ; 4.228 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.447 ; 4.447 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.335 ; 4.335 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.342 ; 4.342 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.093 ; 4.093 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.191 ; 4.191 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 4.326 ; 4.326 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.814 ; 4.814 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 4.183 ; 4.183 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 4.190 ; 4.190 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 4.186 ; 4.186 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 4.118 ; 4.118 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 4.016 ; 4.016 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.403 ; 4.403 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.243 ; 4.243 ; Rise       ; clk100                  ;
; tx             ; clk11                   ; 3.768 ; 3.768 ; Rise       ; clk11                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 3.997 ; 3.997 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.586 ; 4.586 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.586 ; 4.586 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.599 ; 4.599 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.613 ; 4.613 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.369 ; 4.369 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.369 ; 4.369 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.584 ; 4.584 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.622 ; 4.622 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.220 ; 4.220 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.597 ; 4.597 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.220 ; 4.220 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.305 ; 4.305 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 3.849 ; 3.849 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.604 ; 4.604 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.601 ; 4.601 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.272 ; 4.272 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 3.787 ; 3.787 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.144 ; 4.144 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.279 ; 4.279 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.246 ; 4.246 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.295 ; 4.295 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.787 ; 3.787 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.343 ; 4.343 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 4.316 ; 4.316 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 3.972 ; 3.972 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.182 ; 4.182 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.578 ; 4.578 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 3.993 ; 3.993 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.551 ; 4.551 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 4.169 ; 4.169 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.360 ; 4.360 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.163 ; 4.163 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.100 ; 4.100 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.585 ; 4.585 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.556 ; 4.556 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.560 ; 4.560 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 4.394 ; 4.394 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 3.876 ; 3.876 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 4.172 ; 4.172 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 3.937 ; 3.937 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 4.055 ; 4.055 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.092 ; 4.092 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 3.876 ; 3.876 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 3.925 ; 3.925 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.905 ; 3.905 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 3.924 ; 3.924 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.011 ; 4.011 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 4.477 ; 4.477 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.165 ; 4.165 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.170 ; 4.170 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.396 ; 4.396 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.025 ; 4.025 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.383 ; 4.383 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 3.911 ; 3.911 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.406 ; 4.406 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.228 ; 4.228 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.447 ; 4.447 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.335 ; 4.335 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.342 ; 4.342 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.093 ; 4.093 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.191 ; 4.191 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 4.326 ; 4.326 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.814 ; 4.814 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 4.183 ; 4.183 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 4.190 ; 4.190 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 4.186 ; 4.186 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 4.118 ; 4.118 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 4.016 ; 4.016 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.403 ; 4.403 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.243 ; 4.243 ; Rise       ; clk100                  ;
; tx             ; clk11                   ; 3.768 ; 3.768 ; Rise       ; clk11                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.968 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.121 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.075 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 4.123 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.843 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.134 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.155 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.941 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.252 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.394 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.469 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.130 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.125 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.131 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.101 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.415 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.281 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.139 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.733 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.047 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.767 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.871 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.881 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.846 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.762 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.873 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.879 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.977 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.200 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 3.961 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.183 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.096 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 3.766 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.304 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 3.733 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.121 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.941 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.082 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.977 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 3.980 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 3.736 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 3.865 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.074 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.510 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.092 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.439 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.963 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 3.958 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.088 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 3.767 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.968 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.121 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.075 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 4.123 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.843 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.134 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.155 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.941 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.252 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.394 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.469 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.130 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.125 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.131 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.101 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.415 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.281 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.139 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.733 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.047 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.767 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.871 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.881 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.846 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.762 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.873 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.879 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.977 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.200 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 3.961 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.183 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.096 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 3.766 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.304 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 3.733 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.121 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.941 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.082 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.977 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 3.980 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 3.736 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 3.865 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.074 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.510 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.092 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.439 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.963 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 3.958 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 3.755 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.088 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 3.767 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.968     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.121     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.075     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 4.123     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.843     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.134     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.155     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.941     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.252     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.394     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.469     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.130     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.125     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.131     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.101     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.415     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.281     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.139     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.733     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.047     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.767     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.871     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.881     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.846     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.762     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.873     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.879     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.977     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.200     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 3.961     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.183     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.096     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 3.766     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.304     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 3.733     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.121     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.941     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.082     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.977     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 3.980     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 3.736     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 3.865     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.074     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.510     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.092     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.439     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.963     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 3.958     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.088     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 3.767     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 3.968     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.121     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.075     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 4.123     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 3.843     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 4.134     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.155     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 3.941     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.252     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.394     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.469     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.130     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.125     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.131     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.101     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.415     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.281     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.139     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 3.733     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.047     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 3.767     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 3.871     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 3.881     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 3.846     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 3.762     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 3.873     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 3.879     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 3.977     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.200     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 3.961     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.183     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.096     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 3.766     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.304     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 3.733     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.121     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 3.941     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.082     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 3.977     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 3.980     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 3.736     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 3.865     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 4.074     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.510     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.092     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.439     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 3.963     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 3.958     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 3.755     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.088     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 3.767     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                      ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -10.675   ; -3.679  ; N/A      ; N/A     ; -1.941              ;
;  VGA_Controller:v2|CLK_2   ; 1.848     ; -2.918  ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|CLK_4   ; -4.390    ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|VGA_CLK ; -3.840    ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  clk100                    ; -2.849    ; -3.169  ; N/A      ; N/A     ; -1.941              ;
;  clk11                     ; -2.566    ; 0.290   ; N/A      ; N/A     ; -1.941              ;
;  uart:u2|reccnt[0]         ; -10.675   ; -1.667  ; N/A      ; N/A     ; 0.500               ;
;  uart:u2|uart_clk          ; -5.663    ; -3.679  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS            ; -1243.249 ; -67.743 ; 0.0      ; 0.0     ; -441.662            ;
;  VGA_Controller:v2|CLK_2   ; 0.000     ; -5.591  ; N/A      ; N/A     ; -2.968              ;
;  VGA_Controller:v2|CLK_4   ; -157.983  ; 0.000   ; N/A      ; N/A     ; -75.684             ;
;  VGA_Controller:v2|VGA_CLK ; -193.171  ; 0.000   ; N/A      ; N/A     ; -103.880            ;
;  clk100                    ; -212.080  ; -3.169  ; N/A      ; N/A     ; -180.021            ;
;  clk11                     ; -18.800   ; 0.000   ; N/A      ; N/A     ; -22.717             ;
;  uart:u2|reccnt[0]         ; -547.533  ; -38.147 ; N/A      ; N/A     ; 0.000               ;
;  uart:u2|uart_clk          ; -113.682  ; -20.836 ; N/A      ; N/A     ; -56.392             ;
+----------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 4.148 ; 4.148 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 4.075 ; 4.075 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 4.148 ; 4.148 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 3.708 ; 3.708 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 3.561 ; 3.561 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 3.715 ; 3.715 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.000 ; 4.000 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 3.715 ; 3.715 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 3.671 ; 3.671 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 3.833 ; 3.833 ; Rise       ; clk100           ;
; rst           ; clk100           ; 6.140 ; 6.140 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 6.753 ; 6.753 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 6.139 ; 6.139 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.430 ; -1.430 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -1.626 ; -1.626 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.668 ; -1.668 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.507 ; -1.507 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -1.430 ; -1.430 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -1.504 ; -1.504 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.584 ; -1.584 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.509 ; -1.509 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.526 ; -1.526 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.521 ; -1.521 ; Rise       ; clk100           ;
; rst           ; clk100           ; -0.447 ; -0.447 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; -0.652 ; -0.652 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -1.932 ; -1.932 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 8.918  ; 8.918  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 12.637 ; 12.637 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 12.637 ; 12.637 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.596 ; 11.596 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.954 ; 11.954 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 11.922 ; 11.922 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 10.864 ; 10.864 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.321 ; 11.321 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.922 ; 11.922 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 12.633 ; 12.633 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 12.633 ; 12.633 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 11.474 ; 11.474 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 11.798 ; 11.798 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 8.621  ; 8.621  ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.301 ; 10.301 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.294 ; 10.294 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 9.194  ; 9.194  ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 10.390 ; 10.390 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 8.926  ; 8.926  ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 9.212  ; 9.212  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 9.273  ; 9.273  ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 9.569  ; 9.569  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 7.811  ; 7.811  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.529  ; 9.529  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 9.588  ; 9.588  ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 8.472  ; 8.472  ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 8.863  ; 8.863  ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 10.388 ; 10.388 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 8.507  ; 8.507  ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 10.322 ; 10.322 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 9.175  ; 9.175  ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 9.533  ; 9.533  ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 9.162  ; 9.162  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 8.851  ; 8.851  ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 10.390 ; 10.390 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 10.183 ; 10.183 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 10.361 ; 10.361 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 9.570  ; 9.570  ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 11.131 ; 11.131 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 8.980  ; 8.980  ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 8.231  ; 8.231  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 8.617  ; 8.617  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 8.682  ; 8.682  ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 8.148  ; 8.148  ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 8.207  ; 8.207  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 8.175  ; 8.175  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 8.203  ; 8.203  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.528  ; 8.528  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 10.040 ; 10.040 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 8.857  ; 8.857  ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 8.844  ; 8.844  ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 9.717  ; 9.717  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 8.557  ; 8.557  ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 9.678  ; 9.678  ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 8.201  ; 8.201  ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 9.912  ; 9.912  ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 9.269  ; 9.269  ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 9.989  ; 9.989  ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 9.632  ; 9.632  ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 9.639  ; 9.639  ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 8.865  ; 8.865  ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 9.194  ; 9.194  ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 9.607  ; 9.607  ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 11.131 ; 11.131 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 8.870  ; 8.870  ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 8.854  ; 8.854  ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 8.913  ; 8.913  ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 8.781  ; 8.781  ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 8.545  ; 8.545  ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 9.739  ; 9.739  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 9.284  ; 9.284  ; Rise       ; clk100                  ;
; tx             ; clk11                   ; 7.779  ; 7.779  ; Rise       ; clk11                   ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 3.997 ; 3.997 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.586 ; 4.586 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.586 ; 4.586 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.599 ; 4.599 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.613 ; 4.613 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.369 ; 4.369 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.369 ; 4.369 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.584 ; 4.584 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.622 ; 4.622 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.220 ; 4.220 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.597 ; 4.597 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.220 ; 4.220 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.305 ; 4.305 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 3.849 ; 3.849 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.604 ; 4.604 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.601 ; 4.601 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.272 ; 4.272 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 3.787 ; 3.787 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.144 ; 4.144 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.279 ; 4.279 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 4.246 ; 4.246 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.295 ; 4.295 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 3.787 ; 3.787 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.343 ; 4.343 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 4.316 ; 4.316 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 3.972 ; 3.972 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.182 ; 4.182 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.578 ; 4.578 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 3.993 ; 3.993 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.551 ; 4.551 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 4.169 ; 4.169 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.360 ; 4.360 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.163 ; 4.163 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.100 ; 4.100 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.585 ; 4.585 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.556 ; 4.556 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.560 ; 4.560 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 4.394 ; 4.394 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 3.876 ; 3.876 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 4.172 ; 4.172 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 3.937 ; 3.937 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 4.055 ; 4.055 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.092 ; 4.092 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 3.876 ; 3.876 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 3.925 ; 3.925 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 3.905 ; 3.905 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 3.924 ; 3.924 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.011 ; 4.011 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 4.477 ; 4.477 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.165 ; 4.165 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.170 ; 4.170 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.396 ; 4.396 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.025 ; 4.025 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.383 ; 4.383 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 3.911 ; 3.911 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.406 ; 4.406 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.228 ; 4.228 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.447 ; 4.447 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.335 ; 4.335 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.342 ; 4.342 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.093 ; 4.093 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.191 ; 4.191 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 4.326 ; 4.326 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.814 ; 4.814 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 4.183 ; 4.183 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 4.190 ; 4.190 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 4.186 ; 4.186 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 4.118 ; 4.118 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 4.016 ; 4.016 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.403 ; 4.403 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.243 ; 4.243 ; Rise       ; clk100                  ;
; tx             ; clk11                   ; 3.768 ; 3.768 ; Rise       ; clk11                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 100      ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; clk11                     ; 6        ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 194      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 57       ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|reccnt[0]         ; 12784    ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 10449    ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 22       ; 22       ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 241      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1095     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 66       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 460      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 100      ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; clk11                     ; 6        ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 194      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 57       ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|reccnt[0]         ; 12784    ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 10449    ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 22       ; 22       ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 241      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1095     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; VGA_Controller:v2|VGA_CLK ; 66       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|VGA_CLK ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|VGA_CLK ; 460      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 250   ; 250  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 136   ; 136  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri May 24 11:16:51 2019
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 81 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_4 VGA_Controller:v2|CLK_4
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_2 VGA_Controller:v2|CLK_2
    Info (332105): create_clock -period 1.000 -name clk100 clk100
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|VGA_CLK VGA_Controller:v2|VGA_CLK
    Info (332105): create_clock -period 1.000 -name clk11 clk11
    Info (332105): create_clock -period 1.000 -name uart:u2|uart_clk uart:u2|uart_clk
    Info (332105): create_clock -period 1.000 -name uart:u2|reccnt[0] uart:u2|reccnt[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.675      -547.533 uart:u2|reccnt[0] 
    Info (332119):    -5.663      -113.682 uart:u2|uart_clk 
    Info (332119):    -4.390      -157.983 VGA_Controller:v2|CLK_4 
    Info (332119):    -3.840      -193.171 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -2.849      -212.080 clk100 
    Info (332119):    -2.566       -18.800 clk11 
    Info (332119):     2.907         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -3.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.679       -20.836 uart:u2|uart_clk 
    Info (332119):    -3.169        -3.169 clk100 
    Info (332119):    -2.918        -5.591 VGA_Controller:v2|CLK_2 
    Info (332119):    -1.667       -38.147 uart:u2|reccnt[0] 
    Info (332119):     0.499         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     0.499         0.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):     1.177         0.000 clk11 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -180.021 clk100 
    Info (332119):    -1.941       -22.717 clk11 
    Info (332119):    -0.742      -103.880 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.742       -75.684 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.742       -56.392 uart:u2|uart_clk 
    Info (332119):    -0.742        -2.968 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.771
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.771      -117.176 uart:u2|reccnt[0] 
    Info (332119):    -1.642       -16.490 uart:u2|uart_clk 
    Info (332119):    -0.852       -21.812 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.633       -26.838 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.326       -10.364 clk100 
    Info (332119):    -0.248        -0.314 clk11 
    Info (332119):     1.848         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -1.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.747        -2.009 clk100 
    Info (332119):    -1.731       -16.619 uart:u2|uart_clk 
    Info (332119):    -1.493        -2.961 VGA_Controller:v2|CLK_2 
    Info (332119):    -0.790       -30.359 uart:u2|reccnt[0] 
    Info (332119):     0.215         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     0.215         0.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):     0.290         0.000 clk11 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -121.380 clk100 
    Info (332119):    -1.380       -15.380 clk11 
    Info (332119):    -0.500       -70.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.500       -51.000 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.500       -38.000 uart:u2|uart_clk 
    Info (332119):    -0.500        -2.000 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4686 megabytes
    Info: Processing ended: Fri May 24 11:16:54 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


