# Спсок полезных материалов по FPGA тематике -- FPGA useful list

# Оглавление -- Content

* [Сайты -- Websites](#Сайты----Websites)
* [Репозитории -- Repositories](#Репозитории----Repositories)

## Сайты -- Websites

* [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page) - Сборник упражнений для практики с использованием языка Verilog
* [TestBench.in](https://testbench.in) - Сайт с полезной информацией по верификации
* [Asic World](https://www.asic-world.com) - Сборник теории и примеров по HDL
* [FPGA Tutorial](https://fpgatutorial.com) - Изучение основ проектирования FPGA
* [Chipverify](https://www.chipverify.com) - Изучение верификации
* [VLSI Verify](https://vlsiverify.com) - Уроки по изучению Verilog/System Verilog
* [NANDLAND](https://nandland.com) - Изучение FPGA, Verilog и VHDL
* [OpenCores](https://opencores.org) - Сообщество открытых IP ядер
* [FPGA-Systems](https://fpga-systems.ru) - Cообщество FPGA разработчиков
* [Марсоход](https://marsohod.org) - FPGA & Verilog Блог

## Репозитории -- Repositories

**`Topics:`**
* [Processors](#Processors)
* [Tools](#Tools)
* [Peoples](#Peoples)
* [Others](#Others)

### Processors
* [Школа Синтеза Цифровых Схем](https://github.com/chipdesignschool) - Репозитории школы синтеза цифровых схем
* [MIPSFPGA](https://github.com/MIPSfpga/schoolMIPS) - Репозитории с реализацией простого MIPS процессора
* [RARS](https://github.com/TheThirdOne/rars.git) - Симулятор RISC-V Assembler
* [schoolRISCV](https://github.com/zhelnio/schoolRISCV.git) - Репозитории с реализацией простого RISC-V процессора
* [LUMOS](https://github.com/IUST-Computer-Organization/LUMOS.git) - Многоцикловой RISC-V процессор, который реализует набор команд RV32I
* [PicoRV32](https://github.com/YosysHQ/picorv32.git) - Процессорное ядро которое реализует набор инструкций RV32IMC
* [MIRISCV](https://github.com/MPSU/MIRISCV.git) - Процессорное ядро, которое поддерживает ISA RV32IM.
* [Ibex](https://github.com/lowRISC/ibex.git) - Процессорное ядро, которое поддерживает Integer (I) or Embedded (E), Integer Multiplication and Division (M), Compressed (C), and B (Bit Manipulation) расширения.
* [RISCV-DV](https://github.com/chipsalliance/riscv-dv.git) - Генератор инструкций для верификации RISC-V процессора
* [AAPG](https://gitlab.com/shaktiproject/tools/aapg.git) - Автоматический генератор программ на Assembly
* [APS](https://github.com/MPSU/APS.git) - Лекции и лабораторные по курсу «Архитектуры процессорных систем»

### Tools
* [SV2V](https://github.com/zachjs/sv2v.git) - Конвертирует SystemVerilog (IEEE 1800-2017) в Verilog (IEEE 1364-2005)
* [hdlgadgets](https://github.com/FPGA-InsideOut/hdlgadgets) - Иструмент для тренировки HDL
* [DESim](https://github.com/fpgacademy/DESim) - Приложение представляющее графический интерфейс, для доступа к некоторым функциям платы DE1-SoC
* [openFPGALoader](https://github.com/trabucayre/openFPGALoader) - Универсальная утилита для программирования FPGA
* [Digital](https://github.com/hneemann/Digital) - Конструктор цифровой логики и симулятор схем
* [WaveDrom](https://github.com/wavedrom/wavedrom) - Движок для визуализации временных диграмм
* [Yosys](https://github.com/YosysHQ/yosys.git) - Инструмент для синтеза
* [Verilator](https://github.com/verilator/verilator) - Симулятор Verilog/System Verilog
* [Icarus Verilog](https://github.com/steveicarus/iverilog) - Симулятор Verilog HDL
* [GTKWave](https://github.com/gtkwave/gtkwave) - Программа для просмотра временных диаграмм
* [HDLMake](https://github.com/HDLMake/hdl-make) - Инструмент для создания многоцелевых makefiles для FPGA проектов
* [Cocotb](https://github.com/cocotb/cocotb) - Фреймворк для тестирования HDL дизайнов на Python
* [PyUVM](https://github.com/pyuvm/pyuvm) - UVM на Python поверх Cocotb
* [SVUnit](https://github.com/svunit/svunit) - Фрейморк для тестирования FPGA и ASIC на Verilog/System Verilog

### Peoples
* [Artin Isagholian](https://github.com/0xArt)
* [Alex Forencich](https://github.com/alexforencich)
* [Russell Merrick](https://github.com/nandland)
* [Yuri Panchul](https://github.com/yuri-panchul)
* [Stanislav Zhelnio](https://github.com/zhelnio)
* [Sergey Chusov](https://github.com/serge0699)
* [Alexander Romanov](https://github.com/RomeoMe5)
* [FPGA-Systems](https://github.com/FPGA-Systems)

### Others
* [Style Guides](https://github.com/lowRISC/style-guides) - Гайды по оформлению кода
* [Opencores Scraper](https://github.com/fabriziotappero/opencores-scraper) - Python скрипты для скачивания ядер с OpenCores.org
* [TerosHDL](https://github.com/TerosTechnology/vscode-terosHDL) - Расширение для VSCode
* [FreeCores](https://github.com/freecores) - Форк всех ядер с OpenCores.org
* [Marsohod](https://github.com/marsohod4you) - Репозитории с проектами для плат Марсоход
