.model source.pla
.inputs v0 v1 v2 v3
.outputs v4.0 v4.1 v4.2 v4.3 v4.4 v4.5 v4.6
.names v0 v1 v2 v3 v4.0
0111 1
0011 1
0101 1
1001 1
0110 1
0010 1
1000 1
0000 1
.names v0 v1 v2 v3 v4.1
0111 1
0011 1
1001 1
0001 1
0010 1
0100 1
1000 1
0000 1
.names v0 v1 v2 v3 v4.2
0111 1
0011 1
0101 1
1001 1
0001 1
0110 1
0100 1
1000 1
0000 1
.names v0 v1 v2 v3 v4.3
0011 1
0101 1
1001 1
0110 1
0010 1
1000 1
0000 1
.names v0 v1 v2 v3 v4.4
0110 1
0010 1
1000 1
0000 1
.names v0 v1 v2 v3 v4.5
0101 1
1001 1
0110 1
0100 1
1000 1
0000 1
.names v0 v1 v2 v3 v4.6
0011 1
0101 1
1001 1
0110 1
0010 1
0100 1
1000 1
.exdc 
.inputs v0 v1 v2 v3
.outputs v4.0 v4.1 v4.2 v4.3 v4.4 v4.5 v4.6
.names v0 v1 v2 v3 v4.0
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.names v0 v1 v2 v3 v4.1
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.names v0 v1 v2 v3 v4.2
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.names v0 v1 v2 v3 v4.3
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.names v0 v1 v2 v3 v4.4
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.names v0 v1 v2 v3 v4.5
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.names v0 v1 v2 v3 v4.6
1111 1
1011 1
1101 1
1110 1
1010 1
1100 1
.end
