Timing Analyzer report for hld
Tue Nov 14 10:50:16 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'sys_clk'
 22. Slow 1200mV 0C Model Hold: 'sys_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'sys_clk'
 30. Fast 1200mV 0C Model Hold: 'sys_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; hld                                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE15F23C8                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.8%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.76 MHz ; 226.76 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -3.410 ; -114.957         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.455 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -69.915                        ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                 ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -3.410 ; cnt[11]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.327      ;
; -3.401 ; cnt[10]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.318      ;
; -3.396 ; cnt_s[7]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.318      ;
; -3.396 ; cnt_s[7]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.318      ;
; -3.395 ; cnt_s[7]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.317      ;
; -3.392 ; cnt[5]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.308      ;
; -3.384 ; cnt[4]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.300      ;
; -3.369 ; cnt[11]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.286      ;
; -3.360 ; cnt[10]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.277      ;
; -3.356 ; cnt[9]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.272      ;
; -3.353 ; cnt[8]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.269      ;
; -3.351 ; cnt[5]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.267      ;
; -3.343 ; cnt[4]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.259      ;
; -3.315 ; cnt[9]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.231      ;
; -3.312 ; cnt[8]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.228      ;
; -3.302 ; cnt[6]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.218      ;
; -3.291 ; cnt_s[8]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.213      ;
; -3.291 ; cnt_s[8]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.213      ;
; -3.290 ; cnt_s[8]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.212      ;
; -3.261 ; cnt[6]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.177      ;
; -3.252 ; cnt[13]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.169      ;
; -3.250 ; cnt[8]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.167      ;
; -3.250 ; cnt[8]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.167      ;
; -3.249 ; cnt[8]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.166      ;
; -3.246 ; cnt_s[11] ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.168      ;
; -3.246 ; cnt_s[11] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.168      ;
; -3.245 ; cnt_s[11] ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.167      ;
; -3.245 ; cnt[9]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.162      ;
; -3.245 ; cnt[9]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.162      ;
; -3.244 ; cnt[9]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.161      ;
; -3.234 ; cnt[11]   ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.234 ; cnt[11]   ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.234 ; cnt[11]   ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.234 ; cnt[11]   ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.234 ; cnt[11]   ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.234 ; cnt[11]   ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.234 ; cnt[11]   ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.152      ;
; -3.225 ; cnt[10]   ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.225 ; cnt[10]   ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.225 ; cnt[10]   ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.225 ; cnt[10]   ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.225 ; cnt[10]   ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.225 ; cnt[10]   ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.225 ; cnt[10]   ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.083     ; 4.143      ;
; -3.216 ; cnt_s[6]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.138      ;
; -3.216 ; cnt_s[6]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.138      ;
; -3.216 ; cnt[5]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.216 ; cnt[5]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.216 ; cnt[5]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.216 ; cnt[5]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.216 ; cnt[5]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.216 ; cnt[5]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.216 ; cnt[5]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.133      ;
; -3.215 ; cnt_s[6]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.137      ;
; -3.211 ; cnt[13]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.128      ;
; -3.208 ; cnt_s[7]  ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; cnt[4]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.208 ; cnt[4]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.208 ; cnt[4]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.208 ; cnt[4]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.208 ; cnt[4]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.208 ; cnt[4]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.208 ; cnt[4]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.125      ;
; -3.180 ; cnt[9]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.180 ; cnt[9]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.180 ; cnt[9]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.180 ; cnt[9]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.180 ; cnt[9]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.180 ; cnt[9]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.180 ; cnt[9]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.097      ;
; -3.177 ; cnt[8]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.177 ; cnt[8]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.177 ; cnt[8]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.177 ; cnt[8]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.177 ; cnt[8]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.177 ; cnt[8]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.177 ; cnt[8]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.094      ;
; -3.167 ; cnt_s[7]  ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 4.088      ;
; -3.152 ; cnt[2]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 4.068      ;
; -3.147 ; cnt_s[1]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.069      ;
; -3.147 ; cnt_s[1]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.069      ;
; -3.147 ; cnt_s[10] ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.069      ;
; -3.147 ; cnt_s[10] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.069      ;
; -3.146 ; cnt_s[1]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; cnt_s[10] ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; cnt_s[5]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; cnt_s[5]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.068      ;
; -3.145 ; cnt_s[5]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.067      ;
; -3.129 ; cnt[11]   ; stear_s[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.046      ;
; -3.129 ; cnt[11]   ; stear_s[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.046      ;
; -3.126 ; cnt[4]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[4]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.126 ; cnt[6]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.043      ;
; -3.125 ; cnt[4]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 4.042      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                        ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; stear_s[0]   ; stear_s[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; stear_s[2]   ; stear_s[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; stear_s[1]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[2]     ; cnt_s[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[4]     ; cnt_s[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[3]     ; cnt_s[3]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[5]     ; cnt_s[5]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[6]     ; cnt_s[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[7]     ; cnt_s[7]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[8]     ; cnt_s[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[9]     ; cnt_s[9]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[10]    ; cnt_s[10]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[11]    ; cnt_s[11]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[12]    ; cnt_s[12]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; cnt_s[13]    ; cnt_s[13]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; cnt_s[0]     ; cnt_s[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; cnt_s[1]     ; cnt_s[1]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.746      ;
; 0.501 ; flota_out[0] ; flota_out[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.098      ; 0.811      ;
; 0.539 ; stear_s[0]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 0.830      ;
; 0.633 ; flota_out[2] ; flota_out[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.098      ; 0.943      ;
; 0.747 ; cnt[13]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.038      ;
; 0.763 ; cnt[1]       ; cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.054      ;
; 0.793 ; stear_s[0]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.085      ;
; 0.794 ; stear_s[0]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.086      ;
; 0.795 ; stear_s[0]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.087      ;
; 0.797 ; cnt[0]       ; cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.088      ;
; 0.800 ; stear_s[0]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.092      ;
; 0.800 ; cnt[0]       ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.091      ;
; 0.810 ; stear_s[0]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.102      ;
; 0.816 ; stear_s[0]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.108      ;
; 0.817 ; stear_s[0]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.109      ;
; 0.952 ; stear_s[3]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.244      ;
; 0.952 ; stear_s[3]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.244      ;
; 0.953 ; stear_s[3]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.245      ;
; 0.954 ; stear_s[3]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.246      ;
; 0.962 ; stear_s[3]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.254      ;
; 0.962 ; stear_s[3]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.254      ;
; 0.966 ; cnt[11]      ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.257      ;
; 0.969 ; cnt[10]      ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.260      ;
; 0.977 ; stear_s[3]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.269      ;
; 1.044 ; stear_s[2]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.336      ;
; 1.062 ; stear_s[2]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.354      ;
; 1.063 ; stear_s[2]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.355      ;
; 1.085 ; stear_s[2]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.377      ;
; 1.086 ; stear_s[2]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.378      ;
; 1.092 ; stear_s[2]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; stear_s[1]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.384      ;
; 1.094 ; stear_s[1]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.386      ;
; 1.097 ; cnt[0]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.389      ;
; 1.102 ; cnt[0]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.394      ;
; 1.105 ; stear_s[2]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.397      ;
; 1.115 ; cnt[12]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.406      ;
; 1.119 ; cnt[0]       ; cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; cnt[0]       ; cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.412      ;
; 1.131 ; stear_s[1]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.423      ;
; 1.132 ; stear_s[1]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.424      ;
; 1.135 ; cnt[0]       ; cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.426      ;
; 1.141 ; stear_s[1]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.433      ;
; 1.145 ; stear_s[1]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.437      ;
; 1.155 ; cnt[12]      ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.446      ;
; 1.189 ; stear_s[1]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.481      ;
; 1.221 ; stear_s[0]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.512      ;
; 1.311 ; cnt[10]      ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.602      ;
; 1.344 ; stear_s[3]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.635      ;
; 1.363 ; flota_out[1] ; flota_out[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.098      ; 1.673      ;
; 1.365 ; cnt[9]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.655      ;
; 1.386 ; stear_s[3]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.677      ;
; 1.386 ; cnt[8]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.676      ;
; 1.392 ; flota_out[1] ; led_out[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.359     ; 1.245      ;
; 1.407 ; cnt[11]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.698      ;
; 1.422 ; flota_out[0] ; led_out[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.360     ; 1.274      ;
; 1.433 ; cnt[9]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.723      ;
; 1.440 ; cnt[1]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.732      ;
; 1.445 ; stear_s[1]   ; stear_s[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.736      ;
; 1.447 ; cnt[1]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.739      ;
; 1.451 ; cnt[10]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.742      ;
; 1.467 ; cnt[6]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.757      ;
; 1.481 ; cnt[8]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.771      ;
; 1.505 ; cnt[7]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.795      ;
; 1.518 ; stear_s[2]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.809      ;
; 1.548 ; stear_s[1]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.839      ;
; 1.567 ; cnt[9]       ; cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.858      ;
; 1.568 ; cnt[7]       ; cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.859      ;
; 1.568 ; cnt[6]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.858      ;
; 1.571 ; flota_out[2] ; led_out[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.360     ; 1.423      ;
; 1.573 ; cnt[9]       ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.863      ;
; 1.573 ; cnt[7]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.863      ;
; 1.577 ; cnt[12]      ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.869      ;
; 1.584 ; cnt[12]      ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.876      ;
; 1.585 ; cnt[3]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.876      ;
; 1.592 ; stear_s[2]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.883      ;
; 1.593 ; cnt[3]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.884      ;
; 1.618 ; cnt[4]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.908      ;
; 1.621 ; cnt[8]       ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.911      ;
; 1.635 ; cnt[7]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.926      ;
; 1.642 ; cnt[7]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.933      ;
; 1.648 ; cnt[5]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 1.938      ;
; 1.662 ; flota_out[0] ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; -0.360     ; 1.514      ;
; 1.678 ; cnt[1]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.969      ;
; 1.679 ; cnt[2]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.079      ; 1.970      ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.15 MHz ; 240.15 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -3.164 ; -104.010        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.403 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -69.915                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                  ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -3.164 ; cnt[11]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.092      ;
; -3.158 ; cnt[10]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.086      ;
; -3.128 ; cnt[5]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.056      ;
; -3.123 ; cnt[9]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.051      ;
; -3.121 ; cnt[4]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.049      ;
; -3.120 ; cnt_s[7]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 4.051      ;
; -3.119 ; cnt_s[7]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 4.050      ;
; -3.118 ; cnt_s[7]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 4.049      ;
; -3.118 ; cnt[8]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.046      ;
; -3.108 ; cnt[11]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.036      ;
; -3.102 ; cnt[10]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.030      ;
; -3.072 ; cnt[5]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 4.000      ;
; -3.067 ; cnt[9]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.995      ;
; -3.065 ; cnt[4]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.993      ;
; -3.062 ; cnt[8]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.990      ;
; -3.059 ; cnt[6]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.987      ;
; -3.058 ; cnt_s[8]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.989      ;
; -3.057 ; cnt_s[8]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.988      ;
; -3.056 ; cnt_s[8]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.987      ;
; -3.035 ; cnt[13]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.963      ;
; -3.003 ; cnt[6]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.931      ;
; -2.984 ; cnt_s[11] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.915      ;
; -2.983 ; cnt_s[11] ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.914      ;
; -2.982 ; cnt_s[11] ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.913      ;
; -2.979 ; cnt[13]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.907      ;
; -2.972 ; cnt[11]   ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.972 ; cnt[11]   ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.972 ; cnt[11]   ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.972 ; cnt[11]   ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.972 ; cnt[11]   ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.972 ; cnt[11]   ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.972 ; cnt[11]   ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.900      ;
; -2.970 ; cnt_s[6]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.901      ;
; -2.969 ; cnt_s[6]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.900      ;
; -2.968 ; cnt_s[6]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.899      ;
; -2.966 ; cnt[10]   ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.966 ; cnt[10]   ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.966 ; cnt[10]   ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.966 ; cnt[10]   ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.966 ; cnt[10]   ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.966 ; cnt[10]   ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.966 ; cnt[10]   ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.894      ;
; -2.957 ; cnt_s[1]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.888      ;
; -2.956 ; cnt_s[1]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.887      ;
; -2.955 ; cnt_s[1]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.886      ;
; -2.942 ; cnt_s[7]  ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.872      ;
; -2.936 ; cnt[5]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt[5]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt[5]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt[5]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt[5]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt[5]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt[5]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.864      ;
; -2.934 ; cnt[2]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.862      ;
; -2.931 ; cnt[9]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.931 ; cnt[9]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.931 ; cnt[9]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.931 ; cnt[9]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.931 ; cnt[9]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.931 ; cnt[9]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.931 ; cnt[9]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.859      ;
; -2.929 ; cnt[4]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt[4]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt[4]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt[4]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt[4]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt[4]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt[4]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.857      ;
; -2.926 ; cnt_s[10] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.857      ;
; -2.926 ; cnt[8]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.926 ; cnt[8]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.926 ; cnt[8]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.926 ; cnt[8]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.926 ; cnt[8]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.926 ; cnt[8]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.926 ; cnt[8]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.854      ;
; -2.925 ; cnt_s[10] ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.856      ;
; -2.924 ; cnt_s[10] ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.855      ;
; -2.894 ; cnt[7]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.822      ;
; -2.893 ; cnt_s[5]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.825      ;
; -2.892 ; cnt_s[5]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.824      ;
; -2.891 ; cnt_s[5]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.823      ;
; -2.888 ; cnt[11]   ; stear_s[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.816      ;
; -2.888 ; cnt[11]   ; stear_s[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.816      ;
; -2.886 ; cnt_s[7]  ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.816      ;
; -2.884 ; cnt[8]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.813      ;
; -2.883 ; cnt[8]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.882 ; cnt[8]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.811      ;
; -2.882 ; cnt[10]   ; stear_s[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.810      ;
; -2.882 ; cnt[10]   ; stear_s[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.810      ;
; -2.880 ; cnt_s[8]  ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.810      ;
; -2.879 ; cnt[9]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.808      ;
; -2.878 ; cnt[2]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.806      ;
; -2.878 ; cnt[9]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.807      ;
; -2.877 ; cnt[9]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.806      ;
; -2.867 ; cnt[6]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.795      ;
; -2.867 ; cnt[6]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.795      ;
; -2.867 ; cnt[6]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.795      ;
; -2.867 ; cnt[6]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.795      ;
; -2.867 ; cnt[6]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 3.795      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                         ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; stear_s[0]   ; stear_s[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; stear_s[2]   ; stear_s[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; stear_s[1]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[0]     ; cnt_s[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[2]     ; cnt_s[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[1]     ; cnt_s[1]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[4]     ; cnt_s[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[3]     ; cnt_s[3]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[5]     ; cnt_s[5]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[6]     ; cnt_s[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[7]     ; cnt_s[7]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[8]     ; cnt_s[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[9]     ; cnt_s[9]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[10]    ; cnt_s[10]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[11]    ; cnt_s[11]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[12]    ; cnt_s[12]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cnt_s[13]    ; cnt_s[13]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.461 ; flota_out[0] ; flota_out[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.744      ;
; 0.496 ; stear_s[0]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.762      ;
; 0.584 ; flota_out[2] ; flota_out[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 0.867      ;
; 0.694 ; cnt[13]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.960      ;
; 0.706 ; cnt[1]       ; cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.972      ;
; 0.724 ; stear_s[0]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.990      ;
; 0.725 ; stear_s[0]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.991      ;
; 0.726 ; stear_s[0]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.992      ;
; 0.731 ; stear_s[0]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.997      ;
; 0.732 ; stear_s[0]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.998      ;
; 0.733 ; stear_s[0]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 0.999      ;
; 0.744 ; cnt[0]       ; cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.010      ;
; 0.747 ; cnt[0]       ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.013      ;
; 0.750 ; stear_s[0]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.016      ;
; 0.871 ; cnt[10]      ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.137      ;
; 0.874 ; cnt[11]      ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.140      ;
; 0.888 ; stear_s[3]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.154      ;
; 0.888 ; stear_s[3]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.154      ;
; 0.890 ; stear_s[3]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.156      ;
; 0.891 ; stear_s[3]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.157      ;
; 0.899 ; stear_s[3]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.165      ;
; 0.900 ; stear_s[3]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.166      ;
; 0.917 ; stear_s[3]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.183      ;
; 0.979 ; stear_s[2]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.245      ;
; 1.005 ; stear_s[2]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.271      ;
; 1.007 ; stear_s[2]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.273      ;
; 1.009 ; cnt[0]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.275      ;
; 1.010 ; stear_s[1]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.276      ;
; 1.013 ; stear_s[1]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.279      ;
; 1.016 ; cnt[0]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.282      ;
; 1.018 ; stear_s[2]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.284      ;
; 1.018 ; stear_s[2]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.284      ;
; 1.021 ; stear_s[2]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.287      ;
; 1.022 ; cnt[12]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.288      ;
; 1.024 ; stear_s[1]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.290      ;
; 1.024 ; stear_s[1]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.290      ;
; 1.029 ; stear_s[2]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.295      ;
; 1.035 ; cnt[0]       ; cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.301      ;
; 1.036 ; stear_s[1]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.302      ;
; 1.037 ; cnt[0]       ; cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.303      ;
; 1.039 ; cnt[0]       ; cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.305      ;
; 1.048 ; stear_s[1]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.314      ;
; 1.071 ; cnt[12]      ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.337      ;
; 1.082 ; stear_s[1]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.348      ;
; 1.114 ; stear_s[0]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.380      ;
; 1.175 ; cnt[10]      ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.441      ;
; 1.228 ; flota_out[1] ; flota_out[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 1.511      ;
; 1.229 ; stear_s[3]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.495      ;
; 1.261 ; flota_out[1] ; led_out[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.338     ; 1.118      ;
; 1.261 ; cnt[11]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.527      ;
; 1.262 ; cnt[9]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.528      ;
; 1.277 ; cnt[9]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.543      ;
; 1.288 ; flota_out[0] ; led_out[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.338     ; 1.145      ;
; 1.297 ; stear_s[3]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.563      ;
; 1.297 ; cnt[10]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.563      ;
; 1.299 ; cnt[8]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.565      ;
; 1.318 ; cnt[8]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.584      ;
; 1.338 ; stear_s[1]   ; stear_s[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.604      ;
; 1.354 ; cnt[1]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.620      ;
; 1.361 ; cnt[1]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.627      ;
; 1.362 ; cnt[6]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.628      ;
; 1.384 ; cnt[7]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.650      ;
; 1.391 ; cnt[7]       ; cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.657      ;
; 1.391 ; cnt[9]       ; cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.657      ;
; 1.395 ; cnt[6]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.661      ;
; 1.399 ; cnt[9]       ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.665      ;
; 1.399 ; cnt[7]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.665      ;
; 1.415 ; stear_s[2]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.681      ;
; 1.421 ; flota_out[2] ; led_out[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.338     ; 1.278      ;
; 1.425 ; stear_s[1]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.691      ;
; 1.438 ; cnt[12]      ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.704      ;
; 1.440 ; cnt[8]       ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.706      ;
; 1.443 ; cnt[3]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.709      ;
; 1.445 ; cnt[12]      ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.711      ;
; 1.450 ; cnt[3]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.716      ;
; 1.456 ; stear_s[2]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.722      ;
; 1.489 ; cnt[4]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.755      ;
; 1.496 ; flota_out[0] ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; -0.338     ; 1.353      ;
; 1.502 ; cnt[5]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.768      ;
; 1.514 ; cnt[6]       ; cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.780      ;
; 1.516 ; cnt[1]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.782      ;
; 1.517 ; cnt[5]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.783      ;
; 1.517 ; cnt[6]       ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.783      ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.917 ; -25.528         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.187 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -50.504                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                  ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.917 ; cnt[9]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; cnt_s[8]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.868      ;
; -0.916 ; cnt_s[8]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.867      ;
; -0.916 ; cnt_s[8]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.867      ;
; -0.915 ; cnt[8]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.864      ;
; -0.912 ; cnt[9]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.861      ;
; -0.910 ; cnt[8]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.859      ;
; -0.883 ; cnt_s[7]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.834      ;
; -0.882 ; cnt_s[7]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.833      ;
; -0.882 ; cnt_s[7]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.833      ;
; -0.839 ; cnt_s[10] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.790      ;
; -0.838 ; cnt_s[10] ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.789      ;
; -0.838 ; cnt_s[10] ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.789      ;
; -0.831 ; cnt[9]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.831 ; cnt[9]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.780      ;
; -0.830 ; cnt[9]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.779      ;
; -0.830 ; cnt[9]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.779      ;
; -0.829 ; cnt[8]    ; led[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; led[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; led[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; led[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; led[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; led[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; led[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.829 ; cnt[8]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.778      ;
; -0.828 ; cnt[8]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.777      ;
; -0.828 ; cnt[8]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.777      ;
; -0.823 ; cnt[4]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.772      ;
; -0.822 ; cnt_s[1]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.773      ;
; -0.821 ; cnt_s[1]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; cnt_s[1]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.772      ;
; -0.820 ; cnt[5]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.769      ;
; -0.818 ; cnt_s[6]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.769      ;
; -0.818 ; cnt[4]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.767      ;
; -0.817 ; cnt_s[6]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.768      ;
; -0.817 ; cnt_s[6]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.768      ;
; -0.815 ; cnt[5]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.764      ;
; -0.810 ; cnt_s[11] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.761      ;
; -0.809 ; cnt[10]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.758      ;
; -0.809 ; cnt_s[11] ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; cnt_s[11] ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.760      ;
; -0.808 ; cnt[11]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.757      ;
; -0.805 ; cnt[6]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.754      ;
; -0.804 ; cnt[10]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.753      ;
; -0.803 ; cnt[11]   ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.752      ;
; -0.800 ; cnt[6]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.749      ;
; -0.798 ; cnt[9]    ; stear_s[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.747      ;
; -0.798 ; cnt[9]    ; stear_s[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.747      ;
; -0.796 ; cnt[8]    ; stear_s[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; cnt[8]    ; stear_s[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.745      ;
; -0.794 ; cnt_s[9]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.745      ;
; -0.793 ; cnt_s[9]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.744      ;
; -0.793 ; cnt_s[9]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.744      ;
; -0.793 ; cnt[2]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.742      ;
; -0.788 ; cnt[2]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.737      ;
; -0.787 ; cnt_s[3]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.739      ;
; -0.786 ; cnt_s[3]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; cnt_s[3]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.738      ;
; -0.783 ; cnt_s[8]  ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.734      ;
; -0.780 ; cnt[7]    ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.729      ;
; -0.780 ; cnt[5]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.729      ;
; -0.779 ; cnt[5]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.728      ;
; -0.779 ; cnt[5]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.728      ;
; -0.778 ; cnt_s[8]  ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.729      ;
; -0.777 ; cnt_s[8]  ; cnt_s[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.728      ;
; -0.776 ; cnt_s[8]  ; cnt_s[7]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.727      ;
; -0.776 ; cnt_s[8]  ; cnt_s[8]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.727      ;
; -0.775 ; cnt[7]    ; stear_s[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.724      ;
; -0.775 ; cnt[4]    ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.724      ;
; -0.774 ; cnt[4]    ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.723      ;
; -0.774 ; cnt[4]    ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.723      ;
; -0.769 ; cnt_s[8]  ; cnt_s[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.721      ;
; -0.768 ; cnt[11]   ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.717      ;
; -0.767 ; cnt[11]   ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.716      ;
; -0.767 ; cnt[11]   ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.716      ;
; -0.763 ; cnt_s[8]  ; cnt_s[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.715      ;
; -0.762 ; cnt[10]   ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.711      ;
; -0.761 ; cnt[10]   ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; cnt[10]   ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.710      ;
; -0.753 ; cnt_s[5]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.705      ;
; -0.752 ; cnt_s[5]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; cnt_s[5]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.704      ;
; -0.750 ; cnt_s[0]  ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.701      ;
; -0.749 ; cnt_s[0]  ; cnt_s[9]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.700      ;
; -0.749 ; cnt_s[0]  ; cnt_s[10]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.700      ;
; -0.749 ; cnt_s[7]  ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.700      ;
; -0.748 ; cnt_s[8]  ; cnt_s[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.699      ;
; -0.748 ; cnt[9]    ; cnt_s[13]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.697      ;
; -0.747 ; cnt_s[8]  ; cnt_s[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.698      ;
; -0.747 ; cnt_s[8]  ; cnt_s[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.698      ;
; -0.747 ; cnt_s[8]  ; cnt_s[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.698      ;
; -0.747 ; cnt[13]   ; stear_s[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.696      ;
; -0.746 ; cnt_s[12] ; cnt_s[11]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; cnt[8]    ; cnt_s[13]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.695      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                         ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; cnt_s[6]     ; cnt_s[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[7]     ; cnt_s[7]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[8]     ; cnt_s[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[9]     ; cnt_s[9]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[10]    ; cnt_s[10]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[11]    ; cnt_s[11]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[12]    ; cnt_s[12]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt_s[13]    ; cnt_s[13]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; stear_s[0]   ; stear_s[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; stear_s[2]   ; stear_s[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; stear_s[1]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cnt_s[0]     ; cnt_s[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cnt_s[2]     ; cnt_s[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cnt_s[1]     ; cnt_s[1]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cnt_s[4]     ; cnt_s[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cnt_s[3]     ; cnt_s[3]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cnt_s[5]     ; cnt_s[5]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.206 ; flota_out[0] ; flota_out[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.333      ;
; 0.221 ; stear_s[0]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.340      ;
; 0.257 ; flota_out[2] ; flota_out[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.384      ;
; 0.296 ; cnt[13]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.416      ;
; 0.305 ; cnt[1]       ; cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.308 ; stear_s[0]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; stear_s[0]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; stear_s[0]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.429      ;
; 0.313 ; stear_s[0]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.432      ;
; 0.315 ; stear_s[0]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.434      ;
; 0.315 ; stear_s[0]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.434      ;
; 0.316 ; stear_s[0]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.435      ;
; 0.323 ; cnt[0]       ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; cnt[0]       ; cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.443      ;
; 0.372 ; cnt[11]      ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; cnt[10]      ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.494      ;
; 0.378 ; stear_s[3]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.497      ;
; 0.379 ; stear_s[3]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; stear_s[3]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.499      ;
; 0.381 ; stear_s[3]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.500      ;
; 0.390 ; stear_s[3]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.509      ;
; 0.390 ; stear_s[3]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.509      ;
; 0.391 ; stear_s[3]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.510      ;
; 0.420 ; stear_s[2]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.539      ;
; 0.426 ; cnt[0]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.546      ;
; 0.430 ; stear_s[2]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.549      ;
; 0.431 ; cnt[0]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.551      ;
; 0.431 ; stear_s[2]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.550      ;
; 0.436 ; stear_s[1]   ; led[4]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.555      ;
; 0.439 ; stear_s[1]   ; led[1]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.558      ;
; 0.439 ; stear_s[2]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.558      ;
; 0.440 ; cnt[0]       ; cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; stear_s[2]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.559      ;
; 0.441 ; cnt[0]       ; cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; stear_s[2]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.561      ;
; 0.447 ; stear_s[2]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.566      ;
; 0.451 ; stear_s[1]   ; led[3]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.570      ;
; 0.452 ; stear_s[1]   ; led[0]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.571      ;
; 0.452 ; stear_s[1]   ; led[2]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.571      ;
; 0.459 ; cnt[12]      ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; cnt[12]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; stear_s[1]   ; led[6]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.581      ;
; 0.470 ; cnt[0]       ; cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.590      ;
; 0.482 ; stear_s[1]   ; led[5]~reg0     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.601      ;
; 0.493 ; stear_s[0]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.612      ;
; 0.532 ; cnt[10]      ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; cnt[9]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.654      ;
; 0.539 ; flota_out[1] ; flota_out[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.666      ;
; 0.545 ; stear_s[3]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.664      ;
; 0.550 ; cnt[8]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.669      ;
; 0.559 ; stear_s[3]   ; stear_s[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.678      ;
; 0.561 ; flota_out[1] ; led_out[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.142     ; 0.503      ;
; 0.565 ; flota_out[0] ; led_out[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.142     ; 0.507      ;
; 0.575 ; cnt[1]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.695      ;
; 0.581 ; cnt[1]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.701      ;
; 0.582 ; stear_s[1]   ; stear_s[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.701      ;
; 0.584 ; cnt[11]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.704      ;
; 0.598 ; cnt[9]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.717      ;
; 0.598 ; cnt[6]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.717      ;
; 0.598 ; cnt[10]      ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.718      ;
; 0.602 ; cnt[7]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.721      ;
; 0.613 ; cnt[8]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.732      ;
; 0.615 ; stear_s[2]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.734      ;
; 0.616 ; cnt[9]       ; cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.735      ;
; 0.617 ; cnt[7]       ; cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.736      ;
; 0.618 ; cnt[12]      ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.738      ;
; 0.620 ; flota_out[2] ; led_out[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; -0.142     ; 0.562      ;
; 0.624 ; cnt[12]      ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.744      ;
; 0.629 ; stear_s[1]   ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.748      ;
; 0.660 ; cnt[3]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.779      ;
; 0.661 ; cnt[7]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.780      ;
; 0.661 ; cnt[6]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.780      ;
; 0.663 ; flota_out[0] ; stear_s[3]      ; sys_clk      ; sys_clk     ; 0.000        ; -0.142     ; 0.605      ;
; 0.664 ; cnt[9]       ; cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.783      ;
; 0.665 ; cnt[7]       ; cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.784      ;
; 0.666 ; cnt[3]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.785      ;
; 0.667 ; cnt[4]       ; cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.786      ;
; 0.667 ; cnt[7]       ; cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.786      ;
; 0.667 ; cnt[4]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.786      ;
; 0.668 ; cnt[2]       ; cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.787      ;
; 0.668 ; cnt[5]       ; cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.787      ;
; 0.669 ; cnt[8]       ; cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.788      ;
; 0.676 ; cnt[11]      ; cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.796      ;
+-------+--------------+-----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.410   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -3.410   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -114.957 ; 0.0   ; 0.0      ; 0.0     ; -69.915             ;
;  sys_clk         ; -114.957 ; 0.000 ; N/A      ; N/A     ; -69.915             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sag           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sag           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sag           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sag           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1456     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1456     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; sys_clk ; sys_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Tue Nov 14 10:50:13 2023
Info: Command: quartus_sta hld -c hld
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'hld.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.410            -114.957 sys_clk 
Info (332146): Worst-case hold slack is 0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.455               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.915 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.164            -104.010 sys_clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.915 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.917
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.917             -25.528 sys_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.504 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4887 megabytes
    Info: Processing ended: Tue Nov 14 10:50:16 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


