/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : U-2022.12-SP2
// Date      : Fri Jun 23 21:22:04 2023
/////////////////////////////////////////////////////////////


module top ( i_a, o_a );
  output [7:0] o_a;
  input i_a;
  wire   \o_a[7] ;
  assign o_a[0] = \o_a[7] ;
  assign o_a[1] = \o_a[7] ;
  assign o_a[2] = \o_a[7] ;
  assign o_a[3] = \o_a[7] ;
  assign o_a[4] = \o_a[7] ;
  assign o_a[5] = \o_a[7] ;
  assign o_a[6] = \o_a[7] ;
  assign o_a[7] = \o_a[7] ;
  assign \o_a[7]  = i_a;

endmodule

