2010資訊科技與應用產學研討會論文集 
 
Heterogeneous MPSOC 指的就是內部的多
個處理器核心不全為相同的核心 (如圖 2 所
示)，這樣的設計好處是可以針對目前的工作來
決定讓哪一個處理器去做運算，來達到提昇效
能的目的。 
 
Core A
Core B
Core B
Core B
Core B
Core B
Core B
 
圖 2 Heterogeneous MPSOC 
Homogeneous MPSOC 則是內部的處理器
核心全部採用相同的核心(如圖 3 所示)，這種
類型的設計大多是使用在特殊用途方面。 
 
Core A Core A
Core A Core A
 
圖 3 Homogeneous MPSOC 
2.1 獨立的多核心系統架構 
在獨立的多處理器系統[1]中的各個處理器
是完全獨立的，彼此間並沒有任何的交流或溝
通，就好像他們是完全分開獨立的系統一樣。
這種系統的類型較不複雜，遭遇到的問題較
小，所面臨的挑戰也比較少。 
造成上述狀況的主要的主因是處理器與處
理器之間沒有任何的溝通可以視為完全獨立
的兩個個體因此彼此無法去干涉對方的操作
如圖 4 所示。 
2.2 非獨立的多核心系統架構 
非獨立的多處理器系統[1]中，處理器彼此
可以共享資源，所以遇到的問題會比較複雜，
面臨的挑戰會比較大。資源共享在多處理器中
是很有利的，但必需小心的是在什麼時候決定
那個資源該被共享，以及不同的處理器之間該
如何合作使用這個共享資源。圖 5 是一個非獨
立的多處理器系統之方塊圖，其多處理器系統
包含了兩個處理器，兩個處理器共享一個記憶
體元件，所以對共享記憶體的管理是一項非常
重要的議題。 
 
 
圖 4 獨立的多核心架構 
 
圖 5 非獨立的多核心系統架構 
2.3 共享記憶體 
Altera在 tool chain[4]中提供了我們一個互
斥元件(Mutex Core)，當多處理器系統中的處
2010資訊科技與應用產學研討會論文集 
 
心系統架構中，用 Ping-Pong 架構來取代原有
之 Mutex 元件，其系統架構圖如圖 9 所示。 
 
 
 
圖 9 多核心 Ping-Pong 記憶體系統架構 
該系統架構中，包含了兩個具有 I-Cache
的 NIOS II 處裡器、I/O、兩個 4K 的 Ping-pong 
buffer 以及共享記憶體等。 
圖 10 為本論文所提出之 Ping-pong buffer
線路架構圖，主要分為基本的處裡器單元、控
制單元以及 Ping-pong buffer 三個部分；每一個
處理器對應一組獨立的控制單元和 Ping-pong 
buffer。控制單元為 Ping-pong buffer 之核心元
件，主要功能在於控制記憶體與 Ping-pong 
buffer 之間的資料存取。控制單元依照目前對
Ping-pong buffer進行的操作決定下一個步驟為
何，若目前 Ping-pong buffer 處於寫入資料的狀
態，必須等待寫入作業完成之後，才能進行下
一個讀取或寫入動作。如果 Ping/Pong 是處於
讀取狀態，若下一個步驟為讀取資料，可以直
接進行動作；若下一個步驟為寫入資料，則必
須等待目前的讀取作業完成，才能進行下一個
寫入動作。 
當 CPU 進行運算時之記憶體存取將完全
使用 Ping-pong buffer，當 CPU 使用 Ping buffer
進行運算時，控制單元將下一筆資料從記憶體
載入 Pong buffer。計算完成後，將所計算的結
果寫回 Ping buffer，接著使用 Pong buffer 進行
下一筆運算，於此同時將 Ping buffer 中資料寫
回記憶體，寫入完成後再將下一筆資料預載入
Ping buffer 以供下一次 CPU 運算。如此不斷交
換讀取與寫入的同時，減少了 CPU 等待寫入記
憶體的時間以提升整體運算上的效能。 
 
1
0
0
1
Control unit
CPU
Memory
Ping Buffer
IN
ADDR
WE_
PingOUT
Pong Buffer
IN
OUT
WE_
Pong
ADDR
 
圖 10 Ping-Pong 記憶體線路架構 
4. 效能評估與分析 
4.1 實驗平台 
本文所使用的 FPGA 開發板為 Altera 
DE2-70 Board，硬體規格如下： 
 Altera Cyclone II 2C70 FPGA 
 68,416 logic elements (LEs) 
 250 M4K RAM blocks 
 1,152,000 total RAM bits 
 2Mbyte SSRAM 
 32Mbyte SDRAM*2 
 8Mbyte Flash Memory 
 
 
圖 11 開發平台 
 
 
2010資訊科技與應用產學研討會論文集 
 
1
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
64*64 128*128 256*256
Mutex
Ping-pong
 
圖 13 效能提升 
而表 2 與圖 13 則顯示出增加核心數目對
於計算速度的提升上，Ping-pong Buffer 架構仍
然優於 Mutex 架構。以上所述之效能提昇皆源
自本論文所提出之架構對於記憶體存取速度
提升上之表現。 
5. 結論 
  本文提出了一個基於 Ping-Pong Buffer 架
構的多核心系統，為了改善使用 Mutex 時所造
成之資源搶奪問題，當一個處理器正在對於記
憶體進行寫入或讀取時，Mutex 將會鎖定記憶
體這項資源，其他的處理器必須等到該處理器
使用完畢並對記憶體解除鎖定後才能進行存
取，這種資源搶奪的現象將導致整體系統效能
下降。 
  本論文中提出的 Ping-Pong Buffer 架構以
其一讀一寫的特性，藉由預載入緩衝區的方式
減少記憶體寫入時的資源搶奪現象，以改善在
記憶體存取上效能低落的問題，而實驗結果也
顯示出使用 Ping-pong Buffer 架構無論在運算
所需時間或是增加處理器數量所獲得的運算
效能提昇皆優於 Mutex 架構。未來的研究將朝
著增加處理器數量並增加測試程式的涵蓋範
圍的方向繼續研究下去。 
致謝 
本研究承蒙國科會經費補助方能順利完成，計
畫編號為 NSC 98-2221-E-036 -035，特此感謝。 
參考文獻 
[1] Altera Co., “Creating Multiprocessor Nios II 
System,” San Jose, 2007. 
[2] Altera , “ Cyclone III FPGA Starter 
BoardReference Manual ” , Altera 
Corporation ,October 2007 . 
[3] Altera , “ Nios II Hardware 
DevelopmentTutorial ” , Altera Corporation , 
October 2007 
[4] Altera , “ Quartus II Handbook Volume4： 
SOPC Builder ” , Altera Corporation ,October 
2007 . 
[5] Tay-Jyi Lin ; Chun-Nan Liu ; Shau-Yin Tseng ; 
Yuan-Hua Chu ; An-Yeu Wu ,“Overview of 
ITRI PAC Project – from VLIW DSP 
Processor to Multicore Computing Platform” 
Proceeding of IEEE International Symposium 
on VLSI Design, Automation and Test, 2008. 
VLSI-DAT 2008.  P188 – 191, April 2008  
[6] Chia-Ying Tseng, Liang-Teh Lee, Chun-Hung 
Chen, and Yen-Chih Chen, 『A Soft-core 
Based Reconfigurable Multiprocessor 
System, 』  Proceedings of the National 
Computer Symposium 2007, Vol.2, pp. 
437-443, December 2007  
[7] Wen-Ting Zhang; Luo-Feng Geng; Duo-Li 
Zhang; Gao-Ming Du; Ming-Lun Gao; Wei 
Zhang; Ning Hou; Yi-Hua Tang;” Design of 
Heterogeneous MPSoC on FPGA” 
Proceeding of 7th International Conference on 
ASIC, 2007. ASICON '07, P102-105, Oct 
2007 
[8] 曾嘉影、陳彥志,”以 FPGA 為基礎的多處理
器系統單晶片之設計及實作,” Proceedings 
of 2008 Symposium on Digital Life 
Technologies, P1569, Jun. 2008 
[9] 李良德、褚陳翰, 『以軟核心為主的多核心
系統之平行程式設計環境,』 2009 數位生活
科技研討會, May 2009 
[10] 董蘭榮、魏文俊，”有效成本控制的三明
治型乒乓記憶體之設計與分析” 
 
各國研究學者相互交流並發表論文，對提升研究領域上的國際知名度實有相當助益。
參加國際性學術會議確實能讓從事研究工作者開拓國際視野、了解研究的新趨勢及提高
在研究領域上的國際知名度，亦能從不同國家的學者所提出的概念，更加強化自己的研究方
向，因此在經費許可下能多鼓勵相關主題之研究人員參加國際會議絕對是一件提升研究能量
非常重要的一件事。
五、其他(照片):
舉辦會議的深圳迎賓館前歡迎看板
台上報告情況
98年度專題研究計畫研究成果彙整表 
計畫主持人：曾嘉影 計畫編號：98-2221-E-036-035- 
計畫名稱：適合行動網路多媒體(MIMD)應用之多核心嵌入式平台之設計製作與研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
發表論文兩篇於
2010 資訊科技與
應 用 產 學 研 討
會：: 
1.曾嘉影、陳柏
源、賴昱勳,＇＇
使用 Ping-Pong架
構的嵌入式雙核
心系統設計,＇＇
2010 資訊科技與
應用產學研討會
(ITA2010), 
pp.32, Jun. 2010
2.曾嘉影、賴昱
勳、陳柏源,＇＇
嵌入式多核心系
統之效能量測與
分析,＇＇ 2010
資訊科技與應用
產 學 研 討 會
(ITA2010), 
pp.40, Jun. 2010
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
國外 論文著作 
研討會論文 0 0 100% 
篇 
 
 
