--Clase1 Programacion en  VHDL.
-- Introduccion en VHDL >> Declaracion de puertos

--Ejercicio01
entity ejercicio01 is
port( A, B, C: in bit;
    F0, F1: out bit):
end ejercicio01;


--Ejericicio02
enity ejercicio02 is
port (a,b,c,d,f,g,h, : in bit; F1: out bit);
end Ejercicio02;

--Ejercicio03
--Referente a la integración de módulos.
entity ejercicio03 is
port (A3, A2, A1, A0, B3, B2, B2, B0: in bit;
C3, C2, C1, C0: inout bit;
S3,S2,S1 ,S0: out bit);
end ejercicio03;



--Ejercicio04
library ieee;
use.ieee.std_logic_1164.all;
use.work.std_arith.all;

entity sumador is 
port(A , B in std_logic_vector(0 to 1)
     suma out std_logic_vector(0 to 1));
end sumador
