<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:04.384</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0186301</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>추가 세그먼트 셀을 포함하는 디지털-아날로그 변환기 및 이의 동작 방법</inventionTitle><inventionTitleEng>DIGITAL-ANALOG CONVERTER INCLUDING ADDITIONAL SEGMENT CELL  AND OPERATING METHOD OF THEREOF</inventionTitleEng><openDate>2025.03.05</openDate><openNumber>10-2025-0029703</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 7/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 기술적 사상의 일 측면에 따른 디지털 입력으로부터 아날로그 출력을 생성하는 디지털-아날로그 변환기(Digital-Analog Converter; 이하, DAC)는 디지털 입력에 기초하여 제어 신호를 생성하는 컨트롤러 및 제어 신호에 기초하여 온(on) 또는 오프(off) 되는 복수의 세그먼트 셀들을 포함하며, 복수의 세그먼트 셀들의 출력들에 기초하여 아날로그 출력을 생성하는 세그먼트 셀 회로를 포함하고, 복수의 세그먼트 셀들은 각각이 디지털 입력의 제1 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제1 세그먼트 셀들, 각각이 디지털 입력의 제2 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제2 세그먼트 셀들 및 제2 비트 그룹에 포함된 비트들 중 최하위 비트에 대응되는 출력을 생성하는 추가 세그먼트 셀을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디지털 입력으로부터 아날로그 출력을 생성하는 디지털-아날로그 변환기(Digital-Analog Converter; 이하, DAC)로서,상기 디지털 입력에 기초하여 제어 신호를 생성하는 컨트롤러; 및상기 제어 신호에 기초하여 온(on) 또는 오프(off) 되는 복수의 세그먼트 셀들을 포함하며, 상기 복수의 세그먼트 셀들의 출력들에 기초하여 상기 아날로그 출력을 생성하는 세그먼트 셀 회로를 포함하고,상기 복수의 세그먼트 셀들은각각이 상기 디지털 입력의 제1 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제1 세그먼트 셀들;각각이 상기 디지털 입력의 제2 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제2 세그먼트 셀들; 및상기 제2 비트 그룹에 포함된 비트들 중 최하위 비트에 대응되는 출력을 생성하는 추가 세그먼트 셀을 포함하는DAC.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 비트 그룹은 상기 디지털 입력에 포함된 비트들 중에서 최상위 비트를 포함하는 상위 비트들을 포함하고,상기 제2 비트 그룹은 상기 디지털 입력에 포함된 비트들 중에서 상기 제1 비트 그룹에 포함되지 않은 하위 비트들을 포함하는DAC.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 컨트롤러는상기 디지털 입력의 최상위 비트가 제1 값에서 제2 값으로 전환되고, 상기 디지털 입력의 상기 최상위 비트를 제외한 나머지 비트들이 모두 상기 제2 값에서 상기 제1 값으로 전환되면, 상기 추가 세그먼트 셀이 온 되도록 상기 제어 신호를 생성하는DAC.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 컨트롤러는상기 디지털 입력의 상기 제1 비트 그룹에 포함된 비트들을 온도계(thermometer) 코드로 복호화하여 복호화 입력을 생성하는 디코더를 포함하고,상기 컨트롤러는상기 복호화 입력에 기초하여 제어 신호를 생성하고,상기 복수의 제1 세그먼트 셀들 각각은상기 복호화 입력의 상기 제1 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하고,상기 복수의 제2 세그먼트 셀들 각각은상기 복호화 입력의 상기 제2 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하고,상기 추가 세그먼트 셀은 상기 복호화 입력의 상기 제2 비트 그룹에 포함된 비트들 중 최하위 비트에 대응되는 출력을 생성하는DAC.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 디코더는상기 디지털 입력의 상기 제2 비트 그룹에 포함된 비트들을 추가적으로 상기 온도계 코드로 복호화하여 복호화 입력을 생성하는DAC.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 DAC는상기 디지털 입력이 기준 조건을 만족하는지 여부를 판단하고, 판단 결과에 기초하여 상기 추가 세그먼트 셀의 이용 여부를 결정하는 탐지 회로를 더 포함하고,상기 컨트롤러는상기 탐지 회로의 결정 결과에 기초하여 상기 제어 신호를 생성하는DAC.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 탐지 회로는상기 디지털 입력의 스케일 범위가 미리 설정된 기준 크기 이하이면, 상기 디지털 입력이 상기 기준 조건을 만족하는 것으로 판단하는DAC.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 탐지 회로는상기 디지털 입력이 상기 기준 조건을 만족하는 것으로 판단되면, 상기 추가 세그먼트 셀을 이용하는 것으로 결정하고,상기 디지털 입력이 상기 기준 조건을 만족하지 않는 것으로 판단되면, 상기 추가 세그먼트 셀을 이용하지 않는 것으로 결정하는DAC.</claim></claimInfo><claimInfo><claim>9. 디지털 입력으로부터 아날로그 출력을 생성하는 디지털-아날로그 변환기(Digital-Analog Converter; 이하, DAC)로서,상기 디지털 입력에 기초하여 제어 신호를 생성하는 컨트롤러; 및상기 제어 신호에 기초하여 온(on) 또는 오프(off) 되는 복수의 세그먼트 셀들을 포함하며, 상기 복수의 세그먼트 셀들의 출력들에 기초하여 상기 아날로그 출력을 생성하는 세그먼트 셀 회로를 포함하고,상기 복수의 세그먼트 셀들은각각이 상기 디지털 입력의 제1 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제1 세그먼트 셀들;각각이 상기 디지털 입력의 제2 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제2 세그먼트 셀들;각각이 상기 디지털 입력의 제3 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제3 세그먼트 셀들; 및상기 제2 비트 그룹에 포함된 비트들 중 최하위 비트에 대응되는 출력을 생성하는 추가 세그먼트 셀을 포함하는DAC.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 비트 그룹은 상기 디지털 입력에 포함된 비트들 중에서 최상위 비트를 포함하는 상위 비트들을 포함하고,상기 제2 비트 그룹은 상기 디지털 입력에 포함된 비트들 중에서 상기 제1 비트 그룹에 포함되지 않은 비트들의 최상위 비트를 포함하는 중위 비트들을 포함하고,상기 제3 비트 그룹은 상기 디지털 입력에 포함된 비트들 중에서 상기 제1 비트 그룹 및 상기 제2 비트 그룹에 포함되지 않은 하위 비트들을 포함하는DAC.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 컨트롤러는상기 디지털 입력의 최상위 비트가 제1 값에서 제2 값으로 전환되고, 상기 디지털 입력의 상기 최상위 비트를 제외한 나머지 비트들이 모두 상기 제2 값에서 상기 제1 값으로 전환되면, 상기 추가 세그먼트 셀이 온 되도록 상기 제어 신호를 생성하는DAC.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 컨트롤러는상기 디지털 입력의 상기 제1 비트 그룹에 포함된 비트들을 온도계(thermometer) 코드로 복호화하여 복호화 입력을 생성하는 디코더를 포함하고,상기 컨트롤러는상기 복호화 입력에 기초하여 제어 신호를 생성하고,상기 복수의 제1 세그먼트 셀들 각각은상기 복호화 입력의 상기 제1 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하고,상기 복수의 제2 세그먼트 셀들 각각은상기 복호화 입력의 상기 제2 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하고,상기 복수의 제3 세그먼트 셀들 각각은상기 복호화 입력의 상기 제3 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하고,상기 복호화 입력의 상기 제2 비트 그룹에 포함된 비트들 중 최하위 비트에 대응되는 출력을 생성하는DAC.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서,상기 컨트롤러는상기 디지털 입력의 최상위 비트가 제1 값에서 제2 값으로 전환되고, 상기 디지털 입력의 상기 제2 비트 그룹에 포함된 비트들이 모두 상기 제2 값에서 상기 제1 값으로 전환되면, 상기 추가 세그먼트 셀이 온 되도록 상기 제어 신호를 생성하는DAC.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 컨트롤러는상기 디지털 입력의 최상위 비트가 상기 제1 값에서 상기 제2 값으로 전환되고, 상기 디지털 입력의 상기 제2 비트 그룹에 포함된 비트들이 모두 상기 제2 값에서 상기 제1 값으로 전환되고, 상기 디지털 입력의 상기 제3 비트 그룹에 포함된 비트들 중에서 미리 설정된 기준 개수 이상의 비트가 상기 제2 값에서 상기 제1 값으로 전환되면, 상기 추가 세그먼트 셀이 온 되도록 상기 제어 신호를 생성하는DAC.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 디코더는상기 디지털 입력의 상기 제2 비트 그룹에 포함된 비트들을 추가적으로 상기 온도계 코드로 복호화하여 복호화 입력을 생성하는DAC.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 디코더는상기 디지털 입력의 상기 제3 비트 그룹에 포함된 비트들을 추가적으로 상기 온도계 코드로 복호화하여 복호화 입력을 생성하는DAC.</claim></claimInfo><claimInfo><claim>17. 제9항에 있어서,상기 DAC는상기 디지털 입력이 기준 조건을 만족하는지 여부를 판단하고, 판단 결과에 기초하여 상기 추가 세그먼트 셀의 이용 여부를 결정하는 탐지 회로를 더 포함하고,상기 컨트롤러는상기 탐지 회로의 결정 결과에 기초하여 상기 제어 신호를 생성하는DAC.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 탐지 회로는상기 디지털 입력의 스케일 범위가 미리 설정된 기준 크기 이하이면, 상기 디지털 입력이 상기 기준 조건을 만족하는 것으로 판단하는DAC.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 탐지 회로는상기 디지털 입력이 상기 기준 조건을 만족하는 것으로 판단되면, 상기 추가 세그먼트 셀을 이용하는 것으로 결정하고,상기 디지털 입력이 상기 기준 조건을 만족하지 않는 것으로 판단되면, 상기 추가 세그먼트 셀을 이용하지 않는 것으로 결정하는DAC.</claim></claimInfo><claimInfo><claim>20. 디지털 입력으로부터 아날로그 출력을 생성하는 디지털-아날로그 변환기(Digital-Analog Converter; 이하, DAC)의 동작 방법으로서,상기 디지털 입력을 수신하는 단계;상기 디지털 입력에 기초하여 제어 신호를 생성하는 단계; 및상기 제어 신호에 기초하여, 복수의 세그먼트 셀들을 온(on) 또는 오프(off) 하는 단계를 포함하고,상기 복수의 세그먼트 셀들은각각이 상기 디지털 입력의 제1 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제1 세그먼트 셀들;각각이 상기 디지털 입력의 제2 비트 그룹에 포함된 비트들 각각에 대응되는 출력을 생성하는 복수의 제2 세그먼트 셀들; 및상기 제2 비트 그룹에 포함된 비트들 중 최하위 비트에 대응되는 출력을 생성하는 추가 세그먼트 셀을 포함하는DAC의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KOO, Byung Woo</engName><name>구병우</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>DO, Sung Han</engName><name>도성한</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>NAM, Sang Pil</engName><name>남상필</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHO, Young Jae</engName><name>조영재</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, Michael</engName><name>최병주</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2023.08.23</priorityApplicationDate><priorityApplicationNumber>1020230110769</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.19</receiptDate><receiptNumber>1-1-2023-1427730-70</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230186301.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e2460cc43c4912a94f9a6d3cc5587ef71a3f3fc77d0ef8537eee5c69d07a03b850b98ac8ed45987f13972f9a7782bb159f0e507b6ec9b137</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1a92421762e336f9f92f14343031384e447e974a592e8e0e60d844a6dda753449cad924630873a9d6f2b39484389be81be5c341657fedd5d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>