`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/12/05 08:42:12
// Design Name: 
// Module Name: top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

//æ¯?20psç¿»è½¬ä¸?æ¬?  100psé‡ç½®
//topæ–¹æ³•ï¼Œè®¾ç½®æ—¶é’?

//æ ‡å‡†ï¼šmodule æœ‰å…³è”çš„ä½¿ç”¨é©¼å³°å¼å‘½åï¼Œå¹¶åˆ—çš„ä½¿ç”¨â?™_â€˜è¿æ?
//		å®ä¾‹ç»Ÿä¸€ç”? moduleååŠ é˜¿æ‹‰ä¼¯æ•°å­?
module top(
	
    );
reg clk;
//reg enable;
reg rst_n;
//reg start;

initial begin
	clk = 1'b0;
	rst_n = 1'b0;
	#40
	rst_n = 1'b1;
end

always #20 clk = ~clk;

Riscv Riscv0(
	.clk(clk),
	.rst_n(rst_n)	
);

endmodule
