TimeQuest Timing Analyzer report for MIPS32
Mon Sep 08 22:33:12 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Mon Sep 08 22:33:11 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.16 MHz ; 64.16 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 64.413 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 64.413 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.663     ;
; 64.445 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.631     ;
; 64.496 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.544     ;
; 64.506 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.570     ;
; 64.525 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.149      ; 15.578     ;
; 64.557 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.149      ; 15.546     ;
; 64.571 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.505     ;
; 64.580 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.496     ;
; 64.602 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.438     ;
; 64.618 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.149      ; 15.485     ;
; 64.637 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.403     ;
; 64.681 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.359     ;
; 64.683 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.149      ; 15.420     ;
; 64.692 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.149      ; 15.411     ;
; 64.713 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.327     ;
; 64.716 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.341     ;
; 64.718 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.339     ;
; 64.718 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.339     ;
; 64.719 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.338     ;
; 64.721 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.336     ;
; 64.721 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.336     ;
; 64.723 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.334     ;
; 64.723 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.334     ;
; 64.726 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.331     ;
; 64.726 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.331     ;
; 64.731 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.326     ;
; 64.731 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.326     ;
; 64.735 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.324     ;
; 64.735 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.324     ;
; 64.737 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.322     ;
; 64.738 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.321     ;
; 64.740 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.319     ;
; 64.742 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.317     ;
; 64.742 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.317     ;
; 64.745 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.314     ;
; 64.745 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.314     ;
; 64.749 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.310     ;
; 64.749 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.310     ;
; 64.774 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.266     ;
; 64.800 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.276     ;
; 64.822 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.235     ;
; 64.824 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.233     ;
; 64.824 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.233     ;
; 64.825 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.232     ;
; 64.827 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.258     ;
; 64.827 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.230     ;
; 64.827 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.230     ;
; 64.829 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.228     ;
; 64.829 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.228     ;
; 64.832 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.225     ;
; 64.832 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.225     ;
; 64.836 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.256     ;
; 64.837 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.220     ;
; 64.837 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.220     ;
; 64.839 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.201     ;
; 64.841 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.218     ;
; 64.841 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.218     ;
; 64.843 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.216     ;
; 64.844 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.215     ;
; 64.845 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.231     ;
; 64.846 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.213     ;
; 64.848 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.192     ;
; 64.848 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.211     ;
; 64.848 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.211     ;
; 64.850 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.226     ;
; 64.851 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.208     ;
; 64.851 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.208     ;
; 64.855 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.204     ;
; 64.855 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.204     ;
; 64.857 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.200     ;
; 64.858 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.240     ;
; 64.859 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.198     ;
; 64.859 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.198     ;
; 64.859 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.226     ;
; 64.860 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.197     ;
; 64.862 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.195     ;
; 64.862 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.195     ;
; 64.864 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.193     ;
; 64.864 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.193     ;
; 64.867 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.190     ;
; 64.867 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.190     ;
; 64.868 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.224     ;
; 64.872 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.185     ;
; 64.872 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.017      ; 15.185     ;
; 64.876 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.183     ;
; 64.876 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.183     ;
; 64.878 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.181     ;
; 64.879 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.180     ;
; 64.881 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.178     ;
; 64.881 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 15.195     ;
; 64.883 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.176     ;
; 64.883 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.176     ;
; 64.886 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.173     ;
; 64.886 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.173     ;
; 64.890 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.169     ;
; 64.890 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.019      ; 15.169     ;
; 64.890 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.208     ;
; 64.898 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.088      ; 15.144     ;
; 64.900 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.157      ; 15.211     ;
; 64.900 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.159      ; 15.213     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[82]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.038      ;
; 0.737 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[32]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.043      ;
; 0.741 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[52]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[46]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[68]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.744 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[34]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.754 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.765 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.890 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.196      ;
; 0.899 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.922 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.228      ;
; 1.050 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.356      ;
; 1.057 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.363      ;
; 1.069 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.375      ;
; 1.085 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.391      ;
; 1.089 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.395      ;
; 1.093 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.399      ;
; 1.157 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[70]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.166 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[78]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[54]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[40]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[72]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[56]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[74]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[20]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[36]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[60]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[50]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.480      ;
; 1.178 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[38]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.484      ;
; 1.184 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.216 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[44]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[26]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.523      ;
; 1.219 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[66]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[64]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[42]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[76]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[28]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[22]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[58]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[80]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[30]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.536      ;
; 1.235 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.545      ;
; 1.255 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.262 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.279 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.585      ;
; 1.288 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.594      ;
; 1.298 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.653      ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 19.039 ; 19.039 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 19.039 ; 19.039 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 17.227 ; 17.227 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.493 ; 17.493 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.313 ; 15.313 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 15.313 ; 15.313 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.524 ; 14.524 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.212 ; 14.212 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 17.294 ; 17.294 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 17.280 ; 17.280 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.116 ; 17.116 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 17.104 ; 17.104 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 17.396 ; 17.396 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 16.412 ; 16.412 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.383 ; 17.383 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 16.656 ; 16.656 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 16.864 ; 16.864 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.808 ; 17.808 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.085 ; 17.085 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 17.182 ; 17.182 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 16.722 ; 16.722 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.703 ; 17.703 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.629 ; 18.629 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 16.966 ; 16.966 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 16.890 ; 16.890 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 17.466 ; 17.466 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 18.160 ; 18.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 16.747 ; 16.747 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 17.187 ; 17.187 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.459 ; 18.459 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 17.629 ; 17.629 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 18.821 ; 18.821 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 17.135 ; 17.135 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 18.113 ; 18.113 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 16.473 ; 16.473 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 18.906 ; 18.906 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 16.206 ; 16.206 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 17.768 ; 17.768 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.073 ; 18.073 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 26.561 ; 26.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 23.072 ; 23.072 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 21.241 ; 21.241 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 21.018 ; 21.018 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 22.680 ; 22.680 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 20.945 ; 20.945 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 21.700 ; 21.700 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 22.293 ; 22.293 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 22.059 ; 22.059 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 22.315 ; 22.315 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 22.528 ; 22.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 23.445 ; 23.445 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 24.120 ; 24.120 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 22.870 ; 22.870 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 25.157 ; 25.157 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 24.231 ; 24.231 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.269 ; 24.269 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.348 ; 24.348 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 24.872 ; 24.872 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 22.987 ; 22.987 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 24.590 ; 24.590 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 24.205 ; 24.205 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 24.518 ; 24.518 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 24.847 ; 24.847 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 24.387 ; 24.387 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 25.327 ; 25.327 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 26.151 ; 26.151 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 23.860 ; 23.860 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 26.561 ; 26.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 26.552 ; 26.552 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 25.571 ; 25.571 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 26.444 ; 26.444 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.021 ; 25.021 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.272 ; 10.272 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.488 ; 11.488 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.120 ; 11.120 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.958 ; 11.958 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.418 ; 11.418 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.321 ; 11.321 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.190 ; 10.190 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.756 ; 11.756 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.424 ; 12.424 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.909 ; 10.909 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.354 ; 12.354 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 9.626  ; 9.626  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.211 ; 10.211 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.882 ; 10.882 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 9.539  ; 9.539  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 12.317 ; 12.317 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 10.624 ; 10.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.263 ; 11.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 9.809  ; 9.809  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.267 ; 11.267 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 14.288 ; 14.288 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.921 ; 10.921 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.919 ; 11.919 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.401 ; 11.401 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.409 ; 10.409 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 9.663  ; 9.663  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.376 ; 12.376 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.863 ; 10.863 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 12.282 ; 12.282 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.007 ; 12.007 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 13.121 ; 13.121 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 9.948  ; 9.948  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.893 ; 10.893 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.697 ; 10.697 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.622 ; 11.622 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 14.288 ; 14.288 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.861 ; 10.861 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.455 ; 12.455 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.056 ; 12.056 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.734 ; 10.734 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 12.661 ; 12.661 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 11.937 ; 11.937 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.571 ; 18.571 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 15.910 ; 15.910 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 16.544 ; 16.544 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 14.035 ; 14.035 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.153 ; 14.153 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.446 ; 14.446 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.306 ; 14.306 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.869 ; 15.869 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.572 ; 14.572 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.819 ; 15.819 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.498 ; 14.498 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 16.590 ; 16.590 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 16.725 ; 16.725 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 16.276 ; 16.276 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 14.990 ; 14.990 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.411 ; 15.411 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.496 ; 17.496 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 15.569 ; 15.569 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.968 ; 15.968 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.304 ; 17.304 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.117 ; 15.117 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 16.721 ; 16.721 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.288 ; 17.288 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 17.667 ; 17.667 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.532 ; 16.532 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 16.755 ; 16.755 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 18.571 ; 18.571 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 15.814 ; 15.814 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.378 ; 17.378 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.497 ; 16.497 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 19.377 ; 19.377 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 21.859 ; 21.859 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 14.312 ; 14.312 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 14.312 ; 14.312 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.345 ; 12.345 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 13.136 ; 13.136 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 16.863 ; 16.863 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 15.233 ; 15.233 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 18.100 ; 18.100 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 16.385 ; 16.385 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 16.385 ; 16.385 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 15.097 ; 15.097 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 14.787 ; 14.787 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.364 ; 11.364 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.117 ; 14.117 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.405 ; 12.405 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 14.776 ; 14.776 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.575 ; 12.575 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 14.540 ; 14.540 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 15.097 ; 15.097 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.912 ; 10.912 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.352 ; 11.352 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.309 ; 11.309 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 27.422 ; 27.422 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 25.014 ; 25.014 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 25.258 ; 25.258 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 24.975 ; 24.975 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 27.412 ; 27.412 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 25.263 ; 25.263 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 24.927 ; 24.927 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 24.686 ; 24.686 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 26.772 ; 26.772 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 25.014 ; 25.014 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 26.511 ; 26.511 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 24.686 ; 24.686 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 26.712 ; 26.712 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 24.974 ; 24.974 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 25.263 ; 25.263 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 25.829 ; 25.829 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 27.408 ; 27.408 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 26.035 ; 26.035 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 26.475 ; 26.475 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 27.422 ; 27.422 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 26.629 ; 26.629 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 17.799 ; 17.799 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 17.799 ; 17.799 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 28.301 ; 28.301 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 28.220 ; 28.220 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 28.240 ; 28.240 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 26.725 ; 26.725 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 25.522 ; 25.522 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 27.133 ; 27.133 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 26.374 ; 26.374 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 24.213 ; 24.213 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 27.334 ; 27.334 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 25.130 ; 25.130 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 25.548 ; 25.548 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 25.176 ; 25.176 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 25.917 ; 25.917 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 25.280 ; 25.280 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 26.718 ; 26.718 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 25.583 ; 25.583 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 23.819 ; 23.819 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 26.298 ; 26.298 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 24.595 ; 24.595 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 26.203 ; 26.203 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 24.522 ; 24.522 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 25.800 ; 25.800 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 25.862 ; 25.862 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 26.967 ; 26.967 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 28.301 ; 28.301 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 27.328 ; 27.328 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 25.191 ; 25.191 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 26.813 ; 26.813 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 25.757 ; 25.757 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 26.773 ; 26.773 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 27.267 ; 27.267 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 25.341 ; 25.341 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 27.382 ; 27.382 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 25.929 ; 25.929 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 18.100 ; 18.100 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 18.085 ; 18.085 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 12.524 ; 12.524 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.799 ; 14.799 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 13.112 ; 13.112 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.298 ; 14.298 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.995 ; 14.995 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.848 ; 12.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.634 ; 14.634 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 14.970 ; 14.970 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 13.287 ; 13.287 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 15.296 ; 15.296 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.573 ; 13.573 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 15.438 ; 15.438 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.574 ; 14.574 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 15.375 ; 15.375 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.457 ; 14.457 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 14.540 ; 14.540 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.659 ; 15.659 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.125 ; 16.125 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 15.070 ; 15.070 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.216 ; 15.216 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 13.978 ; 13.978 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 14.677 ; 14.677 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 15.214 ; 15.214 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 15.214 ; 15.214 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.828 ; 14.828 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 15.398 ; 15.398 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 14.925 ; 14.925 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.006 ; 16.006 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 18.085 ; 18.085 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.932 ; 10.932 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 10.417 ; 10.417 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.555 ; 12.555 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.117 ; 14.117 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.425 ; 12.425 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.208 ; 20.208 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.923 ; 17.923 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 18.829 ; 18.829 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 16.087 ; 16.087 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.962 ; 17.962 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 16.132 ; 16.132 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.819 ; 16.819 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 19.788 ; 19.788 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.095 ; 17.095 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 17.561 ; 17.561 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.265 ; 18.265 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 19.241 ; 19.241 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 17.908 ; 17.908 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 16.304 ; 16.304 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 20.208 ; 20.208 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 18.734 ; 18.734 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 15.763 ; 15.763 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.651 ; 15.651 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 18.387 ; 18.387 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 17.999 ; 17.999 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.876 ; 18.876 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 18.059 ; 18.059 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 18.110 ; 18.110 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.082 ; 19.082 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.145 ; 16.145 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 16.577 ; 16.577 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 18.937 ; 18.937 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 17.543 ; 17.543 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 19.630 ; 19.630 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.668 ; 17.668 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.005 ; 21.005 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 18.117 ; 18.117 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 18.929 ; 18.929 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 18.232 ; 18.232 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 18.695 ; 18.695 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.857 ; 17.857 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 21.005 ; 21.005 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.994 ; 18.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 19.683 ; 19.683 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 19.026 ; 19.026 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.049 ; 18.049 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 19.585 ; 19.585 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.021 ; 19.021 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 19.628 ; 19.628 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 17.739 ; 17.739 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 17.616 ; 17.616 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 20.630 ; 20.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.002 ; 18.002 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 19.028 ; 19.028 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 20.743 ; 20.743 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.423 ; 17.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 19.573 ; 19.573 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 18.043 ; 18.043 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 18.249 ; 18.249 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 17.582 ; 17.582 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 18.580 ; 18.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 20.714 ; 20.714 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 19.515 ; 19.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.874 ; 17.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 19.125 ; 19.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 18.035 ; 18.035 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.056 ; 17.056 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.191 ; 13.191 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.639 ; 10.639 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 13.191 ; 13.191 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.944 ; 12.944 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.568 ; 10.568 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.682  ; 9.682  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.914 ; 12.914 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.389 ; 11.389 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.715 ; 11.715 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.614 ; 10.614 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.411 ; 12.411 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.304 ; 11.304 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 9.930  ; 9.930  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.085 ; 11.085 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.233 ; 10.233 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.276 ; 11.276 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.028 ; 11.028 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.895 ; 11.895 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 10.916 ; 10.916 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.254 ; 10.254 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.471 ; 10.471 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.552 ; 12.552 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 17.227 ; 17.227 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 16.922 ; 16.922 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 14.767 ; 14.767 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.967 ; 10.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 14.757 ; 14.757 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.395 ; 11.395 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.486 ; 13.486 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 12.931 ; 12.931 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.924 ; 11.924 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.847 ; 11.847 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 13.283 ; 13.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 10.958 ; 10.958 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 9.703  ; 9.703  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 11.420 ; 11.420 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 9.885  ; 9.885  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.706 ; 12.706 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 10.576 ; 10.576 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.229 ; 10.229 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 12.985 ; 12.985 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.827 ; 10.827 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.041 ; 14.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.826 ; 11.826 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.405 ; 11.405 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.516 ; 13.516 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.931 ; 12.931 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.511 ; 12.511 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.934 ; 11.934 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.863 ; 11.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.585 ; 12.585 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.850 ; 11.850 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 9.743  ; 9.743  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 11.420 ; 11.420 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.882 ; 10.882 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.517 ; 11.517 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.041 ; 14.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.199 ; 10.199 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.992 ; 12.992 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.857 ; 10.857 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.688 ; 16.688 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 15.105 ; 15.105 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.912 ; 12.912 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.809 ; 12.809 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.377 ; 12.377 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 16.043 ; 16.043 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.802 ; 12.802 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.290 ; 13.290 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.573 ; 13.573 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.902 ; 12.902 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.831 ; 12.831 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.933 ; 13.933 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 16.688 ; 16.688 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.048 ; 13.048 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.959 ; 12.959 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.095 ; 14.095 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.859 ; 13.859 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.165 ; 13.165 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.793 ; 13.793 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.373 ; 13.373 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.652 ; 13.652 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 13.267 ; 13.267 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 13.825 ; 13.825 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.949 ; 12.949 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 15.113 ; 15.113 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.630 ; 14.630 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.578 ; 12.578 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.418 ; 14.418 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.956 ; 14.956 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.371 ; 13.371 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.208 ; 14.208 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.208 ; 14.208 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 10.599 ; 10.599 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.133 ; 11.133 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 11.902 ; 11.902 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.386 ; 10.386 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.902 ; 11.902 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.870 ; 10.870 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.725 ; 10.725 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 30.678 ; 30.678 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 12.211 ; 12.211 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 16.792 ; 16.792 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 12.211 ; 12.211 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 14.325 ; 14.325 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 10.973 ; 10.973 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.696 ; 12.696 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 10.973 ; 10.973 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 11.858 ; 11.858 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 11.180 ; 11.180 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 12.698 ; 12.698 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 13.186 ; 13.186 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 11.919 ; 11.919 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.768 ; 13.768 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.806 ; 12.806 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 12.821 ; 12.821 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 12.340 ; 12.340 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 11.620 ; 11.620 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.911 ; 12.911 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 12.839 ; 12.839 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.911 ; 11.911 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 11.817 ; 11.817 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 14.184 ; 14.184 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 12.650 ; 12.650 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 14.555 ; 14.555 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 12.781 ; 12.781 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 11.972 ; 11.972 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 13.609 ; 13.609 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 13.651 ; 13.651 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.757 ; 11.757 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 13.995 ; 13.995 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 13.675 ; 13.675 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 11.800 ; 11.800 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 13.118 ; 13.118 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 11.180 ; 11.180 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 13.809 ; 13.809 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 11.308 ; 11.308 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 13.057 ; 13.057 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 13.193 ; 13.193 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 12.089 ; 12.089 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 13.109 ; 13.109 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 13.499 ; 13.499 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 12.645 ; 12.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 13.454 ; 13.454 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 12.778 ; 12.778 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 13.914 ; 13.914 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 13.792 ; 13.792 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 13.547 ; 13.547 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 14.352 ; 14.352 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 15.184 ; 15.184 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 14.035 ; 14.035 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 14.008 ; 14.008 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 16.444 ; 16.444 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 14.578 ; 14.578 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 15.245 ; 15.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 13.769 ; 13.769 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 15.064 ; 15.064 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 12.089 ; 12.089 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 14.904 ; 14.904 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 14.945 ; 14.945 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 15.142 ; 15.142 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 14.183 ; 14.183 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 14.684 ; 14.684 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 16.287 ; 16.287 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 15.381 ; 15.381 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 16.080 ; 16.080 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 15.908 ; 15.908 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 15.232 ; 15.232 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 13.531 ; 13.531 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.539  ; 9.539  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.272 ; 10.272 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.488 ; 11.488 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.120 ; 11.120 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.958 ; 11.958 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.418 ; 11.418 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.321 ; 11.321 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.190 ; 10.190 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.756 ; 11.756 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.424 ; 12.424 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.909 ; 10.909 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.354 ; 12.354 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 9.626  ; 9.626  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.211 ; 10.211 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.882 ; 10.882 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 9.539  ; 9.539  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 12.317 ; 12.317 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 10.624 ; 10.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.263 ; 11.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 9.809  ; 9.809  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.267 ; 11.267 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.921 ; 10.921 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.919 ; 11.919 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.401 ; 11.401 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.409 ; 10.409 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 9.663  ; 9.663  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.376 ; 12.376 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.863 ; 10.863 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 12.282 ; 12.282 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.007 ; 12.007 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 13.121 ; 13.121 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 9.948  ; 9.948  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.893 ; 10.893 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.697 ; 10.697 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.622 ; 11.622 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 14.288 ; 14.288 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.861 ; 10.861 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.455 ; 12.455 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.056 ; 12.056 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.734 ; 10.734 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 12.661 ; 12.661 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 11.937 ; 11.937 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 11.003 ; 11.003 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 15.023 ; 15.023 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.835 ; 14.835 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 12.241 ; 12.241 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 12.079 ; 12.079 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 11.903 ; 11.903 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 12.046 ; 12.046 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 12.829 ; 12.829 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 11.760 ; 11.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 13.769 ; 13.769 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 13.468 ; 13.468 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 13.330 ; 13.330 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 11.890 ; 11.890 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 12.312 ; 12.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 13.735 ; 13.735 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 11.855 ; 11.855 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 13.277 ; 13.277 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 11.008 ; 11.008 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 12.922 ; 12.922 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 13.240 ; 13.240 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 11.982 ; 11.982 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 12.491 ; 12.491 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 13.846 ; 13.846 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 11.003 ; 11.003 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 12.521 ; 12.521 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 11.082 ; 11.082 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 17.130 ; 17.130 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 13.148 ; 13.148 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 10.544 ; 10.544 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 10.544 ; 10.544 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 12.779 ; 12.779 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 14.106 ; 14.106 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 12.665 ; 12.665 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 13.036 ; 13.036 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.281 ; 14.281 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 14.787 ; 14.787 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.364 ; 11.364 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.117 ; 14.117 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.405 ; 12.405 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 14.776 ; 14.776 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.575 ; 12.575 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 14.540 ; 14.540 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 15.097 ; 15.097 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.912 ; 10.912 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.352 ; 11.352 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.309 ; 11.309 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 11.599 ; 11.599 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 12.049 ; 12.049 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 11.599 ; 11.599 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 13.011 ; 13.011 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 13.761 ; 13.761 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 13.021 ; 13.021 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 12.046 ; 12.046 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 12.499 ; 12.499 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 14.401 ; 14.401 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 12.049 ; 12.049 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 14.474 ; 14.474 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 12.499 ; 12.499 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 14.341 ; 14.341 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 12.009 ; 12.009 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 13.021 ; 13.021 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 13.568 ; 13.568 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 13.757 ; 13.757 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 13.741 ; 13.741 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 14.181 ; 14.181 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 13.771 ; 13.771 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 14.335 ; 14.335 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 12.772 ; 12.772 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 12.772 ; 12.772 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 12.498 ; 12.498 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 14.213 ; 14.213 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 17.048 ; 17.048 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 15.425 ; 15.425 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 16.361 ; 16.361 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 14.546 ; 14.546 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 12.785 ; 12.785 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 15.577 ; 15.577 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.288 ; 13.288 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 14.553 ; 14.553 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 13.437 ; 13.437 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 14.595 ; 14.595 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 14.014 ; 14.014 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 15.304 ; 15.304 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.225 ; 14.225 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 12.498 ; 12.498 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.825 ; 14.825 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 15.215 ; 15.215 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.551 ; 15.551 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.838 ; 13.838 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 15.289 ; 15.289 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.006 ; 14.006 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 14.843 ; 14.843 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 16.147 ; 16.147 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.306 ; 15.306 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 13.376 ; 13.376 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 14.610 ; 14.610 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.018 ; 14.018 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.143 ; 15.143 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 13.120 ; 13.120 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 14.838 ; 14.838 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 13.727 ; 13.727 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 13.036 ; 13.036 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 10.751 ; 10.751 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 12.524 ; 12.524 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.374 ; 14.374 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.540 ; 12.540 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 13.276 ; 13.276 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 13.837 ; 13.837 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 11.581 ; 11.581 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.358 ; 13.358 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 13.456 ; 13.456 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.689 ; 11.689 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.662 ; 13.662 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.864 ; 11.864 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 12.390 ; 12.390 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.543 ; 12.543 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.315 ; 13.315 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.805 ; 12.805 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 12.593 ; 12.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.007 ; 14.007 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 13.975 ; 13.975 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 11.998 ; 11.998 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 12.123 ; 12.123 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 10.751 ; 10.751 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 11.413 ; 11.413 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 11.538 ; 11.538 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 11.202 ; 11.202 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 11.642 ; 11.642 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 11.407 ; 11.407 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 12.069 ; 12.069 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 13.635 ; 13.635 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 10.417 ; 10.417 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.932 ; 10.932 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 10.417 ; 10.417 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 12.425 ; 12.425 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.555 ; 12.555 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.117 ; 14.117 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.425 ; 12.425 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 13.799 ; 13.799 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 14.555 ; 14.555 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 12.945 ; 12.945 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 14.362 ; 14.362 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 11.778 ; 11.778 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 15.756 ; 15.756 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 11.464 ; 11.464 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 12.874 ; 12.874 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 14.058 ; 14.058 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 13.884 ; 13.884 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 14.716 ; 14.716 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 12.428 ; 12.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 12.294 ; 12.294 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 15.592 ; 15.592 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 13.854 ; 13.854 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 11.435 ; 11.435 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 14.091 ; 14.091 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 13.526 ; 13.526 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 14.561 ; 14.561 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 13.833 ; 13.833 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 15.032 ; 15.032 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 12.474 ; 12.474 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 14.380 ; 14.380 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 15.369 ; 15.369 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 13.931 ; 13.931 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 15.865 ; 15.865 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 13.360 ; 13.360 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 13.571 ; 13.571 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 14.222 ; 14.222 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 13.308 ; 13.308 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 12.736 ; 12.736 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 13.905 ; 13.905 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 14.801 ; 14.801 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 13.940 ; 13.940 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 14.503 ; 14.503 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 14.362 ; 14.362 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 12.400 ; 12.400 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 14.736 ; 14.736 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 12.243 ; 12.243 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 14.309 ; 14.309 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 13.360 ; 13.360 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 12.830 ; 12.830 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 16.534 ; 16.534 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 12.921 ; 12.921 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 13.980 ; 13.980 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.084 ; 16.084 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 11.864 ; 11.864 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 13.008 ; 13.008 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 14.377 ; 14.377 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 12.591 ; 12.591 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 13.494 ; 13.494 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 15.512 ; 15.512 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 13.899 ; 13.899 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 13.520 ; 13.520 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 14.318 ; 14.318 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 12.418 ; 12.418 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.682  ; 9.682  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.639 ; 10.639 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 13.191 ; 13.191 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.944 ; 12.944 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.568 ; 10.568 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.682  ; 9.682  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.914 ; 12.914 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.389 ; 11.389 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.715 ; 11.715 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.614 ; 10.614 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.411 ; 12.411 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.304 ; 11.304 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 9.930  ; 9.930  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.085 ; 11.085 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.233 ; 10.233 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.276 ; 11.276 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.028 ; 11.028 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.895 ; 11.895 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 10.916 ; 10.916 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.254 ; 10.254 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.471 ; 10.471 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.552 ; 12.552 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 12.211 ; 12.211 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 13.749 ; 13.749 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 14.767 ; 14.767 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.967 ; 10.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 14.757 ; 14.757 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 9.703  ; 9.703  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.395 ; 11.395 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.486 ; 13.486 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 12.931 ; 12.931 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.924 ; 11.924 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.847 ; 11.847 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 13.283 ; 13.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 10.958 ; 10.958 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 9.703  ; 9.703  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 11.420 ; 11.420 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 9.885  ; 9.885  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.706 ; 12.706 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 10.576 ; 10.576 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.229 ; 10.229 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 12.985 ; 12.985 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.827 ; 10.827 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 9.743  ; 9.743  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.826 ; 11.826 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.405 ; 11.405 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.516 ; 13.516 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.931 ; 12.931 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.511 ; 12.511 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.934 ; 11.934 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.863 ; 11.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.585 ; 12.585 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.850 ; 11.850 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 9.743  ; 9.743  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 11.420 ; 11.420 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.882 ; 10.882 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.517 ; 11.517 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.041 ; 14.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.199 ; 10.199 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.992 ; 12.992 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.857 ; 10.857 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.220 ; 10.220 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.940 ; 12.940 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.385 ; 12.385 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.086 ; 12.086 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.718 ; 11.718 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.922 ; 13.922 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 11.687 ; 11.687 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.259 ; 12.259 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 11.104 ; 11.104 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.538 ; 11.538 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.945 ; 13.945 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 11.659 ; 11.659 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 11.019 ; 11.019 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.730 ; 11.730 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 12.454 ; 12.454 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 11.180 ; 11.180 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.037 ; 11.037 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.897 ; 12.897 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 11.317 ; 11.317 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 11.670 ; 11.670 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.567 ; 12.567 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.006 ; 12.006 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 14.023 ; 14.023 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.830 ; 12.830 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 10.220 ; 10.220 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 14.340 ; 14.340 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.340 ; 13.340 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 13.068 ; 13.068 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 10.599 ; 10.599 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.511 ; 13.511 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 10.599 ; 10.599 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.133 ; 11.133 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.386 ; 10.386 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.386 ; 10.386 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.902 ; 11.902 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.870 ; 10.870 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.725 ; 10.725 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 16.109 ; 16.109 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 75.083 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 75.083 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.965      ;
; 75.120 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.928      ;
; 75.137 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.893      ;
; 75.155 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.918      ;
; 75.174 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.856      ;
; 75.177 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.871      ;
; 75.192 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.881      ;
; 75.200 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.848      ;
; 75.212 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.844      ;
; 75.223 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.840      ;
; 75.231 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.799      ;
; 75.240 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.829      ;
; 75.249 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.824      ;
; 75.249 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.807      ;
; 75.254 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.776      ;
; 75.260 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.803      ;
; 75.266 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.082      ; 4.815      ;
; 75.268 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.780      ;
; 75.272 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.080      ; 4.807      ;
; 75.272 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.801      ;
; 75.273 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.775      ;
; 75.274 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.016      ; 4.741      ;
; 75.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.792      ;
; 75.277 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.771      ;
; 75.291 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.757      ;
; 75.292 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.753      ;
; 75.298 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.750      ;
; 75.300 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.748      ;
; 75.303 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.748      ;
; 75.303 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.082      ; 4.778      ;
; 75.306 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.750      ;
; 75.309 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.080      ; 4.770      ;
; 75.317 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.746      ;
; 75.322 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.708      ;
; 75.327 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.703      ;
; 75.328 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.033     ; 4.669      ;
; 75.329 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.716      ;
; 75.329 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.727      ;
; 75.331 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.699      ;
; 75.334 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.735      ;
; 75.334 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.714      ;
; 75.340 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.733      ;
; 75.340 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.711      ;
; 75.340 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.723      ;
; 75.342 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.709      ;
; 75.345 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.728      ;
; 75.345 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.685      ;
; 75.346 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.041      ; 4.694      ;
; 75.349 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.724      ;
; 75.352 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.678      ;
; 75.353 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.692      ;
; 75.354 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.676      ;
; 75.357 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.712      ;
; 75.360 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.082      ; 4.721      ;
; 75.363 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.710      ;
; 75.366 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.080      ; 4.713      ;
; 75.370 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.703      ;
; 75.372 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.701      ;
; 75.377 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.671      ;
; 75.379 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.672      ;
; 75.383 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.082      ; 4.698      ;
; 75.386 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.659      ;
; 75.388 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.642      ;
; 75.389 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.080      ; 4.690      ;
; 75.390 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.655      ;
; 75.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.657      ;
; 75.392 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.078      ; 4.685      ;
; 75.397 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.659      ;
; 75.397 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.654      ;
; 75.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.654      ;
; 75.403 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.024      ; 4.620      ;
; 75.406 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.667      ;
; 75.406 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.650      ;
; 75.408 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.655      ;
; 75.409 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.636      ;
; 75.413 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.617      ;
; 75.413 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.650      ;
; 75.414 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.031      ; 4.616      ;
; 75.417 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.646      ;
; 75.420 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.636      ;
; 75.420 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.631      ;
; 75.425 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.016      ; 4.621      ;
; 75.425 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.644      ;
; 75.427 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.624      ;
; 75.427 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.629      ;
; 75.429 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.078      ; 4.648      ;
; 75.429 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.057      ; 4.627      ;
; 75.430 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.639      ;
; 75.431 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.632      ;
; 75.431 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.037      ; 4.605      ;
; 75.431 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.599      ;
; 75.434 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.635      ;
; 75.436 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.021      ; 4.615      ;
; 75.438 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.625      ;
; 75.440 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.623      ;
; 75.445 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.585      ;
; 75.447 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 4.601      ;
; 75.447 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.015      ; 4.598      ;
; 75.448 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.621      ;
; 75.449 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 4.624      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[82]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.371      ;
; 0.225 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[32]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[68]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[52]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[46]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[34]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.384      ;
; 0.305 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.453      ;
; 0.305 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.453      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.319 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.335 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[70]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.337 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[78]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.339 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[72]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[54]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[40]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[56]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[20]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[74]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[36]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[50]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[60]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.345 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[38]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.348 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[26]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.348 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[44]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.349 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[42]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.497      ;
; 0.350 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[66]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[64]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[76]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[28]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[58]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[80]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[22]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[30]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.353 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.501      ;
; 0.359 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.363 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.380 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.569      ;
; 0.382 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg3 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.571      ;
; 0.382 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~porta_datain_reg8 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 0.570      ;
; 0.383 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~porta_datain_reg2 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 0.571      ;
; 0.386 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg4 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.575      ;
; 0.393 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg1 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.582      ;
; 0.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.550      ;
; 0.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.547      ;
; 0.402 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[32]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.591      ;
; 0.404 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.552      ;
; 0.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.557      ;
; 0.410 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.413 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.413 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.414 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.562      ;
; 0.414 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.562      ;
; 0.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.420 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.423 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.571      ;
; 0.423 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.571      ;
; 0.425 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[24]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.575      ;
; 0.426 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.574      ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 6.886  ; 6.886  ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 6.886  ; 6.886  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.435  ; 6.435  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.706  ; 6.706  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.748  ; 5.748  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.748  ; 5.748  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.693  ; 5.693  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.484  ; 5.484  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 6.997  ; 6.997  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.430  ; 6.430  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.469  ; 6.469  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.291  ; 6.291  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 6.472  ; 6.472  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.531  ; 6.531  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 6.282  ; 6.282  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.449  ; 6.449  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.369  ; 6.369  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.255  ; 6.255  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.653  ; 6.653  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.458  ; 6.458  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 6.518  ; 6.518  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.200  ; 6.200  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.887  ; 6.887  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 6.581  ; 6.581  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.733  ; 6.733  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 6.422  ; 6.422  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.469  ; 6.469  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.328  ; 6.328  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.761  ; 6.761  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 6.366  ; 6.366  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.329  ; 6.329  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.845  ; 6.845  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.603  ; 6.603  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 6.997  ; 6.997  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.444  ; 6.444  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.697  ; 6.697  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 6.157  ; 6.157  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.783  ; 6.783  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.130  ; 6.130  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.703  ; 6.703  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.758  ; 6.758  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.414  ; 9.414  ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 8.458  ; 8.458  ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 7.561  ; 7.561  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 8.033  ; 8.033  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 7.757  ; 7.757  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 7.925  ; 7.925  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 7.879  ; 7.879  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 7.966  ; 7.966  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 7.994  ; 7.994  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.299  ; 8.299  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.492  ; 8.492  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 8.095  ; 8.095  ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 8.738  ; 8.738  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 8.616  ; 8.616  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 8.654  ; 8.654  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 8.565  ; 8.565  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 8.842  ; 8.842  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 8.271  ; 8.271  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 8.800  ; 8.800  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 8.809  ; 8.809  ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 8.781  ; 8.781  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 8.901  ; 8.901  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 8.743  ; 8.743  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 9.090  ; 9.090  ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 9.292  ; 9.292  ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 8.609  ; 8.609  ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 9.371  ; 9.371  ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 9.315  ; 9.315  ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 9.157  ; 9.157  ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 9.414  ; 9.414  ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 8.938  ; 8.938  ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.312  ; 5.312  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.375  ; 4.375  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.752  ; 4.752  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.647  ; 4.647  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.932  ; 4.932  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.606  ; 4.606  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.931  ; 4.931  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.914  ; 4.914  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.653  ; 4.653  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.814  ; 4.814  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.354  ; 4.354  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.831  ; 4.831  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 5.109  ; 5.109  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.262  ; 4.262  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.986  ; 4.986  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.566  ; 4.566  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.253  ; 5.253  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.291  ; 4.291  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.286  ; 4.286  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.543  ; 4.543  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.184  ; 4.184  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.943  ; 4.943  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.588  ; 4.588  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 5.033  ; 5.033  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.531  ; 4.531  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.516  ; 4.516  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.032  ; 5.032  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.261  ; 4.261  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.748  ; 4.748  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 5.312  ; 5.312  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.899  ; 4.899  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.505  ; 4.505  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.530  ; 4.530  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.661  ; 4.661  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.311  ; 5.311  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.986  ; 4.986  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.630  ; 4.630  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.991  ; 4.991  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.124  ; 5.124  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.545  ; 4.545  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.937  ; 4.937  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.531  ; 4.531  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.138  ; 4.138  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.848  ; 4.848  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.450  ; 4.450  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.981  ; 4.981  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.856  ; 4.856  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 5.299  ; 5.299  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.351  ; 4.351  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.627  ; 4.627  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.337  ; 5.337  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.025  ; 5.025  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.521  ; 4.521  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.895  ; 4.895  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.547  ; 4.547  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.134  ; 4.134  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.580  ; 4.580  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.538  ; 4.538  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.222  ; 5.222  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.774  ; 4.774  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.531  ; 4.531  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 5.274  ; 5.274  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.990  ; 4.990  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 5.089  ; 5.089  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.106  ; 7.106  ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 5.142  ; 5.142  ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 5.122  ; 5.122  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 6.181  ; 6.181  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 6.371  ; 6.371  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.585  ; 5.585  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.587  ; 5.587  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.525  ; 5.525  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.662  ; 5.662  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 6.093  ; 6.093  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.732  ; 5.732  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.941  ; 5.941  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.754  ; 5.754  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.195  ; 6.195  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 6.250  ; 6.250  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.323  ; 6.323  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.010  ; 6.010  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.075  ; 6.075  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.516  ; 6.516  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.111  ; 6.111  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 7.106  ; 7.106  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.244  ; 6.244  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.649  ; 6.649  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.047  ; 6.047  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.360  ; 6.360  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.643  ; 6.643  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.840  ; 6.840  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.495  ; 6.495  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.494  ; 6.494  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.979  ; 6.979  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.335  ; 6.335  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.808  ; 6.808  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.570  ; 6.570  ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 6.978  ; 6.978  ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 7.861  ; 7.861  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.016  ; 5.016  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.987  ; 5.987  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.987  ; 5.987  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.374  ; 5.374  ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 6.164  ; 6.164  ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.812  ; 5.812  ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.619  ; 6.619  ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 6.116  ; 6.116  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.502  ; 5.502  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 6.116  ; 6.116  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.931  ; 5.931  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.855  ; 5.855  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.688  ; 4.688  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.538  ; 4.538  ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.921  ; 5.921  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.753  ; 4.753  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 4.666  ; 4.666  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.445  ; 5.445  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.221  ; 5.221  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.847  ; 5.847  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.141  ; 5.141  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.579  ; 5.579  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.301  ; 5.301  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.920  ; 5.920  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.584  ; 4.584  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.489  ; 4.489  ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.931  ; 5.931  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.929  ; 4.929  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.889  ; 4.889  ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.931  ; 5.931  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.880  ; 4.880  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 9.540  ; 9.540  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 8.761  ; 8.761  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 8.841  ; 8.841  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 8.766  ; 8.766  ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 9.530  ; 9.530  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 8.876  ; 8.876  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 8.690  ; 8.690  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 9.184  ; 9.184  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 8.761  ; 8.761  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 9.152  ; 9.152  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 9.124  ; 9.124  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 8.721  ; 8.721  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 8.876  ; 8.876  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 9.000  ; 9.000  ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 9.521  ; 9.521  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 9.037  ; 9.037  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 9.192  ; 9.192  ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 9.540  ; 9.540  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 9.287  ; 9.287  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.552  ; 6.552  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.552  ; 6.552  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 9.818  ; 9.818  ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 9.772  ; 9.772  ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 9.792  ; 9.792  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 9.317  ; 9.317  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 8.823  ; 8.823  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 9.444  ; 9.444  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 9.252  ; 9.252  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 8.471  ; 8.471  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 9.400  ; 9.400  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 8.690  ; 8.690  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 8.895  ; 8.895  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 8.764  ; 8.764  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 9.004  ; 9.004  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 8.902  ; 8.902  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 9.392  ; 9.392  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 8.967  ; 8.967  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 8.322  ; 8.322  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 8.962  ; 8.962  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 8.571  ; 8.571  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 8.945  ; 8.945  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 8.649  ; 8.649  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 8.999  ; 8.999  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 8.926  ; 8.926  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 9.168  ; 9.168  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 9.818  ; 9.818  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 9.395  ; 9.395  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 8.807  ; 8.807  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 9.201  ; 9.201  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 8.938  ; 8.938  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 9.328  ; 9.328  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 9.364  ; 9.364  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 8.917  ; 8.917  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 9.427  ; 9.427  ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 8.951  ; 8.951  ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 6.619  ; 6.619  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.910  ; 6.910  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.039  ; 5.039  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.049  ; 5.049  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 6.030  ; 6.030  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.769  ; 5.769  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.250  ; 5.250  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.628  ; 5.628  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.832  ; 5.832  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.185  ; 5.185  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.688  ; 5.688  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.771  ; 5.771  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.382  ; 5.382  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.932  ; 5.932  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.414  ; 5.414  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 6.101  ; 6.101  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.722  ; 5.722  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.888  ; 5.888  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.996  ; 5.996  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.898  ; 5.898  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.873  ; 5.873  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 6.130  ; 6.130  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 6.266  ; 6.266  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 6.004  ; 6.004  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.083  ; 6.083  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.696  ; 5.696  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.862  ; 5.862  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 6.153  ; 6.153  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 6.127  ; 6.127  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.993  ; 5.993  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.202  ; 6.202  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.097  ; 6.097  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.453  ; 6.453  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.910  ; 6.910  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.921  ; 5.921  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.604  ; 4.604  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.479  ; 4.479  ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.921  ; 5.921  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.890  ; 5.890  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.121  ; 5.121  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.445  ; 5.445  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.241  ; 5.241  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.890  ; 5.890  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 6.704  ; 6.704  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.761  ; 6.761  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.041  ; 6.041  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.569  ; 6.569  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.133  ; 6.133  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.387  ; 6.387  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.313  ; 7.313  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 6.526  ; 6.526  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 6.475  ; 6.475  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 6.568  ; 6.568  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 6.755  ; 6.755  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 6.922  ; 6.922  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.770  ; 6.770  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 6.235  ; 6.235  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.290  ; 7.290  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 6.910  ; 6.910  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.960  ; 5.960  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.049  ; 6.049  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.667  ; 6.667  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.709  ; 6.709  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 6.933  ; 6.933  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 6.691  ; 6.691  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 6.642  ; 6.642  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.073  ; 7.073  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.109  ; 6.109  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 6.405  ; 6.405  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.987  ; 6.987  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 6.667  ; 6.667  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 6.654  ; 6.654  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.764  ; 6.764  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 6.505  ; 6.505  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 7.627  ; 7.627  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 6.720  ; 6.720  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 6.856  ; 6.856  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.770  ; 6.770  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 6.470  ; 6.470  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 6.899  ; 6.899  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.455  ; 6.455  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.601  ; 7.601  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.947  ; 6.947  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.948  ; 6.948  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 6.811  ; 6.811  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.534  ; 6.534  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 6.994  ; 6.994  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.998  ; 6.998  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.225  ; 7.225  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.554  ; 6.554  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 6.334  ; 6.334  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.299  ; 7.299  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 6.725  ; 6.725  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.972  ; 6.972  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.488  ; 7.488  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 6.494  ; 6.494  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.033  ; 7.033  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 6.707  ; 6.707  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 6.667  ; 6.667  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 6.601  ; 6.601  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.054  ; 7.054  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.627  ; 7.627  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.053  ; 7.053  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 6.472  ; 6.472  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.969  ; 6.969  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 6.653  ; 6.653  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.362  ; 6.362  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.504  ; 5.504  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.631  ; 4.631  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.504  ; 5.504  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.213  ; 5.213  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.547  ; 4.547  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.969  ; 4.969  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.234  ; 4.234  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.185  ; 5.185  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.732  ; 4.732  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.718  ; 4.718  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.705  ; 4.705  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.726  ; 4.726  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.629  ; 4.629  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.203  ; 5.203  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.670  ; 4.670  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.025  ; 5.025  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.680  ; 4.680  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.558  ; 4.558  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.361  ; 4.361  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.254  ; 4.254  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.619  ; 4.619  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.500  ; 4.500  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.868  ; 4.868  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.560  ; 4.560  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.932  ; 4.932  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.697  ; 4.697  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.779  ; 4.779  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.639  ; 4.639  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.477  ; 4.477  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.510  ; 4.510  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.405  ; 5.405  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 5.094  ; 5.094  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.435  ; 6.435  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 6.331  ; 6.331  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 6.090  ; 6.090  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.835  ; 5.835  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.638  ; 4.638  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.538  ; 4.538  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 6.090  ; 6.090  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.723  ; 4.723  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.771  ; 4.771  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.425  ; 5.425  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.301  ; 5.301  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.825  ; 5.825  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.536  ; 5.536  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.908  ; 4.908  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.673  ; 4.673  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.309  ; 5.309  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.278  ; 5.278  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.409  ; 5.409  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.831  ; 4.831  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.236  ; 5.236  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.959  ; 4.959  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.202  ; 5.202  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.043  ; 5.043  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.677  ; 4.677  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.871  ; 4.871  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.221  ; 5.221  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.969  ; 4.969  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.002  ; 5.002  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.300  ; 5.300  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.926  ; 4.926  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.688  ; 4.688  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.792  ; 4.792  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.276  ; 4.276  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.780  ; 4.780  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.443  ; 4.443  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.865  ; 4.865  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.823  ; 4.823  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.718  ; 4.718  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.255  ; 5.255  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.904  ; 4.904  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.536  ; 5.536  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.554  ; 4.554  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.470  ; 4.470  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.436  ; 5.436  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.607  ; 4.607  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.546  ; 5.546  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.793  ; 4.793  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.683  ; 4.683  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.339  ; 5.339  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.308  ; 5.308  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.401  ; 5.401  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.831  ; 4.831  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.236  ; 5.236  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.009  ; 5.009  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.126  ; 5.126  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.043  ; 5.043  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.759  ; 4.759  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.221  ; 5.221  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.985  ; 4.985  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.002  ; 5.002  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.125  ; 5.125  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.896  ; 4.896  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.708  ; 4.708  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.792  ; 4.792  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.316  ; 4.316  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.780  ; 4.780  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.714  ; 4.714  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.865  ; 4.865  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.878  ; 4.878  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 4.718  ; 4.718  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.043  ; 5.043  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.904  ; 4.904  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.546  ; 5.546  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 4.584  ; 4.584  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.440  ; 4.440  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.442  ; 5.442  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.637  ; 4.637  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 6.398  ; 6.398  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.947  ; 5.947  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.204  ; 5.204  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.161  ; 5.161  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.018  ; 5.018  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 6.041  ; 6.041  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.137  ; 5.137  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.407  ; 5.407  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.449  ; 5.449  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.203  ; 5.203  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.151  ; 5.151  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 6.398  ; 6.398  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.339  ; 5.339  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.229  ; 5.229  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.572  ; 5.572  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.430  ; 5.430  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.140  ; 5.140  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.523  ; 5.523  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.480  ; 5.480  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.413  ; 5.413  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.322  ; 5.322  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.470  ; 5.470  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.309  ; 5.309  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.190  ; 5.190  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.917  ; 5.917  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.602  ; 5.602  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.595  ; 5.595  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.213  ; 5.213  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.938  ; 5.938  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.866  ; 5.866  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.671  ; 5.671  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.386  ; 5.386  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.711  ; 5.711  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.711  ; 5.711  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.412  ; 4.412  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.819  ; 4.819  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.764  ; 4.764  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.810  ; 4.810  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.450  ; 4.450  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.810  ; 4.810  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.693  ; 4.693  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.548  ; 4.548  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 10.536 ; 10.536 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 6.291 ; 6.291 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.848 ; 5.848 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.335 ; 5.335 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.447 ; 5.447 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.886 ; 4.886 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.330 ; 5.330 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.277 ; 5.277 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.374 ; 5.374 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.476 ; 5.476 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.813 ; 5.813 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.382 ; 5.382 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.068 ; 6.068 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.795 ; 5.795 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.882 ; 5.882 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.735 ; 5.735 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.846 ; 5.846 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.517 ; 5.517 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 6.117 ; 6.117 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.996 ; 5.996 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 6.027 ; 6.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.867 ; 5.867 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.317 ; 5.317 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.814 ; 4.814 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.354 ; 4.354 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.566 ; 4.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.286 ; 4.286 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.543 ; 4.543 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.032 ; 5.032 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.261 ; 4.261 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.530 ; 4.530 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.630 ; 4.630 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.937 ; 4.937 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.138 ; 4.138 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.580 ; 4.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.878 ; 5.878 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.848 ; 5.848 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.335 ; 5.335 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.269 ; 5.269 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.955 ; 4.955 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 6.383 ; 6.383 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.486 ; 4.486 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.486 ; 4.486 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.251 ; 5.251 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.855 ; 5.855 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.445 ; 5.445 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.847 ; 5.847 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.920 ; 5.920 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.064 ; 5.064 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.625 ; 5.625 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.064 ; 5.064 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.565 ; 5.565 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.517 ; 5.517 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.672 ; 5.672 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 5.592 ; 5.592 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.748 ; 5.748 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.768 ; 5.768 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 6.464 ; 6.464 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 6.288 ; 6.288 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.745 ; 5.745 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.933 ; 5.933 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.621 ; 5.621 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.564 ; 5.564 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.992 ; 5.992 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.580 ; 5.580 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.598 ; 5.598 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.924 ; 5.924 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.847 ; 5.847 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.953 ; 5.953 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.566 ; 5.566 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.200 ; 6.200 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.823 ; 5.823 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.730 ; 5.730 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.757 ; 5.757 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.706 ; 5.706 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.039 ; 5.039 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 6.030 ; 6.030 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.071 ; 5.071 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.244 ; 5.244 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.134 ; 5.134 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.476 ; 5.476 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.655 ; 4.655 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.973 ; 4.973 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.445 ; 5.445 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.890 ; 5.890 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.475 ; 5.475 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.411 ; 5.411 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.432 ; 5.432 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.948 ; 5.948 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.428 ; 5.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.592 ; 5.592 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.065 ; 5.065 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.928 ; 5.928 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.613 ; 5.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.776 ; 5.776 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.200 ; 6.200 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.413 ; 5.413 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.595 ; 5.595 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.871 ; 5.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.525 ; 5.525 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.607 ; 5.607 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 6.163 ; 6.163 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.335 ; 5.335 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.497 ; 5.497 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 6.149 ; 6.149 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.090 ; 6.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.726 ; 4.726 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.500 ; 4.500 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.560 ; 4.560 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.477 ; 4.477 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.405 ; 5.405 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.474 ; 5.474 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.835 ; 5.835 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.638 ; 4.638 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 6.090 ; 6.090 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.825 ; 5.825 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.276 ; 4.276 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.677 ; 4.677 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.276 ; 4.276 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.255 ; 5.255 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.904 ; 4.904 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.470 ; 4.470 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.316 ; 4.316 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.339 ; 5.339 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.708 ; 4.708 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.316 ; 4.316 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.904 ; 4.904 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.442 ; 5.442 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.800 ; 4.800 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.830 ; 4.830 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.022 ; 5.022 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.976 ; 4.976 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.550 ; 4.550 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.664 ; 4.664 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.709 ; 5.709 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.541 ; 5.541 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.509 ; 5.509 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.157 ; 6.157 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 64.413 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 64.413 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 19.039 ; 19.039 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 19.039 ; 19.039 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 17.227 ; 17.227 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.493 ; 17.493 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.313 ; 15.313 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 15.313 ; 15.313 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.524 ; 14.524 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.212 ; 14.212 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 17.294 ; 17.294 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 17.280 ; 17.280 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.116 ; 17.116 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 17.104 ; 17.104 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 17.396 ; 17.396 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 16.412 ; 16.412 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.383 ; 17.383 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 16.656 ; 16.656 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 16.864 ; 16.864 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.808 ; 17.808 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.085 ; 17.085 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 17.182 ; 17.182 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 16.722 ; 16.722 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.703 ; 17.703 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.629 ; 18.629 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 16.966 ; 16.966 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 16.890 ; 16.890 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 17.466 ; 17.466 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 18.160 ; 18.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 16.747 ; 16.747 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 17.187 ; 17.187 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.459 ; 18.459 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 17.629 ; 17.629 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 18.821 ; 18.821 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 17.135 ; 17.135 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 18.113 ; 18.113 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 16.473 ; 16.473 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 18.906 ; 18.906 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 16.206 ; 16.206 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 17.768 ; 17.768 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.073 ; 18.073 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 26.561 ; 26.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 23.072 ; 23.072 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 21.241 ; 21.241 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 21.018 ; 21.018 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 22.680 ; 22.680 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 20.945 ; 20.945 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 21.700 ; 21.700 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 22.293 ; 22.293 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 22.059 ; 22.059 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 22.315 ; 22.315 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 22.528 ; 22.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 23.445 ; 23.445 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 24.120 ; 24.120 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 22.870 ; 22.870 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 25.157 ; 25.157 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 24.231 ; 24.231 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.269 ; 24.269 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.348 ; 24.348 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 24.872 ; 24.872 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 22.987 ; 22.987 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 24.590 ; 24.590 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 24.205 ; 24.205 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 24.518 ; 24.518 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 24.847 ; 24.847 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 24.387 ; 24.387 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 25.327 ; 25.327 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 26.151 ; 26.151 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 23.860 ; 23.860 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 26.561 ; 26.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 26.552 ; 26.552 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 25.571 ; 25.571 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 26.444 ; 26.444 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.021 ; 25.021 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.272 ; 10.272 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.488 ; 11.488 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.120 ; 11.120 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.958 ; 11.958 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.418 ; 11.418 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.321 ; 11.321 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.190 ; 10.190 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.756 ; 11.756 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.424 ; 12.424 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.909 ; 10.909 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.354 ; 12.354 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 9.626  ; 9.626  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.211 ; 10.211 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.882 ; 10.882 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 9.539  ; 9.539  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 12.317 ; 12.317 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 10.624 ; 10.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.263 ; 11.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 9.809  ; 9.809  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.267 ; 11.267 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 14.288 ; 14.288 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.921 ; 10.921 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.919 ; 11.919 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.401 ; 11.401 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.409 ; 10.409 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 9.663  ; 9.663  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.376 ; 12.376 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.863 ; 10.863 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 12.282 ; 12.282 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.007 ; 12.007 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 13.121 ; 13.121 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 9.948  ; 9.948  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.893 ; 10.893 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.697 ; 10.697 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.622 ; 11.622 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 14.288 ; 14.288 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.861 ; 10.861 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.455 ; 12.455 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.056 ; 12.056 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.734 ; 10.734 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 12.661 ; 12.661 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 11.937 ; 11.937 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.571 ; 18.571 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 15.910 ; 15.910 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 16.544 ; 16.544 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 14.035 ; 14.035 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.153 ; 14.153 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.446 ; 14.446 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.306 ; 14.306 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.869 ; 15.869 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.572 ; 14.572 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.819 ; 15.819 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.498 ; 14.498 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 16.590 ; 16.590 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 16.725 ; 16.725 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 16.276 ; 16.276 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 14.990 ; 14.990 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.411 ; 15.411 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.496 ; 17.496 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 15.569 ; 15.569 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.968 ; 15.968 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.304 ; 17.304 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.117 ; 15.117 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 16.721 ; 16.721 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.288 ; 17.288 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 17.667 ; 17.667 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.532 ; 16.532 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 16.755 ; 16.755 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 18.571 ; 18.571 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 15.814 ; 15.814 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.378 ; 17.378 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.497 ; 16.497 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 19.377 ; 19.377 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 21.859 ; 21.859 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 14.312 ; 14.312 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 14.312 ; 14.312 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.345 ; 12.345 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 13.136 ; 13.136 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 16.863 ; 16.863 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 15.233 ; 15.233 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 18.100 ; 18.100 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 16.385 ; 16.385 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 16.385 ; 16.385 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 15.097 ; 15.097 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 14.787 ; 14.787 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.364 ; 11.364 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.117 ; 14.117 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.405 ; 12.405 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 14.776 ; 14.776 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.575 ; 12.575 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 14.540 ; 14.540 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 15.097 ; 15.097 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.912 ; 10.912 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.352 ; 11.352 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.309 ; 11.309 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 27.422 ; 27.422 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 25.014 ; 25.014 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 25.258 ; 25.258 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 24.975 ; 24.975 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 27.412 ; 27.412 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 25.263 ; 25.263 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 24.927 ; 24.927 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 24.686 ; 24.686 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 26.772 ; 26.772 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 25.014 ; 25.014 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 26.511 ; 26.511 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 24.686 ; 24.686 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 26.712 ; 26.712 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 24.974 ; 24.974 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 25.263 ; 25.263 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 25.829 ; 25.829 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 27.408 ; 27.408 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 26.035 ; 26.035 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 26.475 ; 26.475 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 27.422 ; 27.422 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 26.629 ; 26.629 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 17.799 ; 17.799 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 17.799 ; 17.799 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 28.301 ; 28.301 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 28.220 ; 28.220 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 28.240 ; 28.240 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 26.725 ; 26.725 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 25.522 ; 25.522 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 27.133 ; 27.133 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 26.374 ; 26.374 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 24.213 ; 24.213 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 27.334 ; 27.334 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 25.130 ; 25.130 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 25.548 ; 25.548 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 25.176 ; 25.176 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 25.917 ; 25.917 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 25.280 ; 25.280 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 26.718 ; 26.718 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 25.583 ; 25.583 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 23.819 ; 23.819 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 26.298 ; 26.298 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 24.595 ; 24.595 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 26.203 ; 26.203 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 24.522 ; 24.522 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 25.800 ; 25.800 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 25.862 ; 25.862 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 26.967 ; 26.967 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 28.301 ; 28.301 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 27.328 ; 27.328 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 25.191 ; 25.191 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 26.813 ; 26.813 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 25.757 ; 25.757 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 26.773 ; 26.773 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 27.267 ; 27.267 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 25.341 ; 25.341 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 27.382 ; 27.382 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 25.929 ; 25.929 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 18.100 ; 18.100 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 18.085 ; 18.085 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 12.524 ; 12.524 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.799 ; 14.799 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 13.112 ; 13.112 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.298 ; 14.298 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.995 ; 14.995 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.848 ; 12.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.634 ; 14.634 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 14.970 ; 14.970 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 13.287 ; 13.287 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 15.296 ; 15.296 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.573 ; 13.573 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 15.438 ; 15.438 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.574 ; 14.574 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 15.375 ; 15.375 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.457 ; 14.457 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 14.540 ; 14.540 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.659 ; 15.659 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.125 ; 16.125 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 15.070 ; 15.070 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.216 ; 15.216 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 13.978 ; 13.978 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 14.677 ; 14.677 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 15.214 ; 15.214 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 15.214 ; 15.214 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.828 ; 14.828 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 15.398 ; 15.398 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 14.925 ; 14.925 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.006 ; 16.006 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 18.085 ; 18.085 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.932 ; 10.932 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 10.417 ; 10.417 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.555 ; 12.555 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.117 ; 14.117 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.425 ; 12.425 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.208 ; 20.208 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.923 ; 17.923 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 18.829 ; 18.829 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 16.087 ; 16.087 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.962 ; 17.962 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 16.132 ; 16.132 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.819 ; 16.819 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 19.788 ; 19.788 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.095 ; 17.095 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 17.561 ; 17.561 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.265 ; 18.265 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 19.241 ; 19.241 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 17.908 ; 17.908 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 16.304 ; 16.304 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 20.208 ; 20.208 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 18.734 ; 18.734 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 15.763 ; 15.763 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.651 ; 15.651 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 18.387 ; 18.387 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 17.999 ; 17.999 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.876 ; 18.876 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 18.059 ; 18.059 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 18.110 ; 18.110 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.082 ; 19.082 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.145 ; 16.145 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 16.577 ; 16.577 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 18.937 ; 18.937 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 17.543 ; 17.543 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 19.630 ; 19.630 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.668 ; 17.668 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.005 ; 21.005 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 18.117 ; 18.117 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 18.929 ; 18.929 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 18.232 ; 18.232 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 18.695 ; 18.695 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.857 ; 17.857 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 21.005 ; 21.005 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.994 ; 18.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 19.683 ; 19.683 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 19.026 ; 19.026 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.049 ; 18.049 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 19.585 ; 19.585 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.021 ; 19.021 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 19.628 ; 19.628 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 17.739 ; 17.739 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 17.616 ; 17.616 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 20.630 ; 20.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.002 ; 18.002 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 19.028 ; 19.028 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 20.743 ; 20.743 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.423 ; 17.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 19.573 ; 19.573 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 18.043 ; 18.043 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 18.249 ; 18.249 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 17.582 ; 17.582 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 18.580 ; 18.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 20.714 ; 20.714 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 19.515 ; 19.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.874 ; 17.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 19.125 ; 19.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 18.035 ; 18.035 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.056 ; 17.056 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.191 ; 13.191 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.639 ; 10.639 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 13.191 ; 13.191 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.944 ; 12.944 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.568 ; 10.568 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.682  ; 9.682  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.914 ; 12.914 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.389 ; 11.389 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.715 ; 11.715 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.614 ; 10.614 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.411 ; 12.411 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.304 ; 11.304 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.662 ; 10.662 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 9.930  ; 9.930  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.085 ; 11.085 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.233 ; 10.233 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.276 ; 11.276 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.028 ; 11.028 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.895 ; 11.895 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 10.916 ; 10.916 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.254 ; 10.254 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.471 ; 10.471 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.552 ; 12.552 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 17.227 ; 17.227 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 16.922 ; 16.922 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 14.767 ; 14.767 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.967 ; 10.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 14.757 ; 14.757 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.395 ; 11.395 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.486 ; 13.486 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 12.931 ; 12.931 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.924 ; 11.924 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.847 ; 11.847 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 13.283 ; 13.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 10.958 ; 10.958 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 9.703  ; 9.703  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 11.420 ; 11.420 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 9.885  ; 9.885  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.706 ; 12.706 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 10.576 ; 10.576 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.229 ; 10.229 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 12.985 ; 12.985 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.827 ; 10.827 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.041 ; 14.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.826 ; 11.826 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.405 ; 11.405 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.516 ; 13.516 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.931 ; 12.931 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.511 ; 12.511 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.934 ; 11.934 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.863 ; 11.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.585 ; 12.585 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.850 ; 11.850 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 9.743  ; 9.743  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 11.420 ; 11.420 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.882 ; 10.882 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.517 ; 11.517 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.041 ; 14.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.199 ; 10.199 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.992 ; 12.992 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.857 ; 10.857 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.688 ; 16.688 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 15.105 ; 15.105 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.912 ; 12.912 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.809 ; 12.809 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.377 ; 12.377 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 16.043 ; 16.043 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.802 ; 12.802 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.290 ; 13.290 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.573 ; 13.573 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.902 ; 12.902 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.831 ; 12.831 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.933 ; 13.933 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 16.688 ; 16.688 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.048 ; 13.048 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.959 ; 12.959 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.095 ; 14.095 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.859 ; 13.859 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.165 ; 13.165 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.793 ; 13.793 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.373 ; 13.373 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.652 ; 13.652 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 13.267 ; 13.267 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 13.825 ; 13.825 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.949 ; 12.949 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 15.113 ; 15.113 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.630 ; 14.630 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.866 ; 13.866 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.578 ; 12.578 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.418 ; 14.418 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.956 ; 14.956 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.371 ; 13.371 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.208 ; 14.208 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.208 ; 14.208 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 10.599 ; 10.599 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.133 ; 11.133 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 11.902 ; 11.902 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.386 ; 10.386 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.902 ; 11.902 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.870 ; 10.870 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.725 ; 10.725 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 30.678 ; 30.678 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 6.291 ; 6.291 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.848 ; 5.848 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.335 ; 5.335 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.447 ; 5.447 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.886 ; 4.886 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.330 ; 5.330 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.277 ; 5.277 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.374 ; 5.374 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.476 ; 5.476 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.813 ; 5.813 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.382 ; 5.382 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.068 ; 6.068 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.795 ; 5.795 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.882 ; 5.882 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.735 ; 5.735 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.846 ; 5.846 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.517 ; 5.517 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 6.117 ; 6.117 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.996 ; 5.996 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 6.027 ; 6.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.867 ; 5.867 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.317 ; 5.317 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.814 ; 4.814 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.354 ; 4.354 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.566 ; 4.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.286 ; 4.286 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.543 ; 4.543 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.032 ; 5.032 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.261 ; 4.261 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.530 ; 4.530 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.630 ; 4.630 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.937 ; 4.937 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.138 ; 4.138 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.580 ; 4.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.878 ; 5.878 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.848 ; 5.848 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.335 ; 5.335 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.269 ; 5.269 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.955 ; 4.955 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 6.383 ; 6.383 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.486 ; 4.486 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.486 ; 4.486 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.251 ; 5.251 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.855 ; 5.855 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.445 ; 5.445 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.847 ; 5.847 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.920 ; 5.920 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.064 ; 5.064 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.625 ; 5.625 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.064 ; 5.064 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.565 ; 5.565 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.517 ; 5.517 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.672 ; 5.672 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 5.592 ; 5.592 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.748 ; 5.748 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.768 ; 5.768 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 6.464 ; 6.464 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 6.288 ; 6.288 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.745 ; 5.745 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.933 ; 5.933 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.621 ; 5.621 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.564 ; 5.564 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.992 ; 5.992 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.580 ; 5.580 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.598 ; 5.598 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.924 ; 5.924 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.847 ; 5.847 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.953 ; 5.953 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.566 ; 5.566 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.200 ; 6.200 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.823 ; 5.823 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.730 ; 5.730 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.757 ; 5.757 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.706 ; 5.706 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.039 ; 5.039 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 6.030 ; 6.030 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.071 ; 5.071 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.244 ; 5.244 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.134 ; 5.134 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.476 ; 5.476 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.655 ; 4.655 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.973 ; 4.973 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.445 ; 5.445 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.890 ; 5.890 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.475 ; 5.475 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.411 ; 5.411 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.432 ; 5.432 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.948 ; 5.948 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.428 ; 5.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.592 ; 5.592 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.065 ; 5.065 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.928 ; 5.928 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.613 ; 5.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.776 ; 5.776 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.200 ; 6.200 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.413 ; 5.413 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.595 ; 5.595 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.871 ; 5.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.525 ; 5.525 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.607 ; 5.607 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 6.163 ; 6.163 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.335 ; 5.335 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.497 ; 5.497 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 6.149 ; 6.149 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.090 ; 6.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.726 ; 4.726 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.500 ; 4.500 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.560 ; 4.560 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.477 ; 4.477 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.405 ; 5.405 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.474 ; 5.474 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.835 ; 5.835 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.638 ; 4.638 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 6.090 ; 6.090 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.825 ; 5.825 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.276 ; 4.276 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.677 ; 4.677 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.276 ; 4.276 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.255 ; 5.255 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.904 ; 4.904 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.470 ; 4.470 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.316 ; 4.316 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.339 ; 5.339 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.708 ; 4.708 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.316 ; 4.316 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.904 ; 4.904 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.442 ; 5.442 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.800 ; 4.800 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.830 ; 4.830 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.022 ; 5.022 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.976 ; 4.976 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.550 ; 4.550 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.664 ; 4.664 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.709 ; 5.709 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.541 ; 5.541 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.509 ; 5.509 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.157 ; 6.157 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 648187   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 648187   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 536   ; 536   ;
; Unconstrained Output Port Paths ; 41633 ; 41633 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Sep 08 22:33:10 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 64.413
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    64.413         0.000 Clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 64.413
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 64.413 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]
    Info (332115): To Node      : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.310      3.310  R        clock network delay
    Info (332115):      3.614      0.304     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]
    Info (332115):      3.614      0.000 RR  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[18]|regout
    Info (332115):      5.582      1.968 RR    IC  EX_Forward_Unit|Equal2~0|datab
    Info (332115):      6.111      0.529 RF  CELL  EX_Forward_Unit|Equal2~0|combout
    Info (332115):      6.849      0.738 FF    IC  EX_Forward_Unit|ForwardB_EX[0]~5|dataa
    Info (332115):      7.464      0.615 FR  CELL  EX_Forward_Unit|ForwardB_EX[0]~5|combout
    Info (332115):      8.610      1.146 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~7|datad
    Info (332115):      8.816      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~7|combout
    Info (332115):      9.181      0.365 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~8|datad
    Info (332115):      9.387      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~8|combout
    Info (332115):      9.747      0.360 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~9|datad
    Info (332115):      9.953      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~9|combout
    Info (332115):     11.048      1.095 RR    IC  EX_ALU|LessThan0~5|datab
    Info (332115):     11.644      0.596 RR  CELL  EX_ALU|LessThan0~5|cout
    Info (332115):     11.644      0.000 RR    IC  EX_ALU|LessThan0~7|cin
    Info (332115):     11.730      0.086 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):     11.730      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):     11.816      0.086 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):     11.816      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):     11.902      0.086 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):     11.902      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):     11.988      0.086 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):     11.988      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):     12.178      0.190 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):     12.178      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):     12.264      0.086 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):     12.264      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):     12.350      0.086 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):     12.350      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):     12.436      0.086 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):     12.436      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):     12.522      0.086 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):     12.522      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):     12.608      0.086 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):     12.608      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):     12.694      0.086 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):     12.694      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):     12.780      0.086 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):     12.780      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):     12.955      0.175 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):     12.955      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):     13.041      0.086 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):     13.041      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):     13.127      0.086 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):     13.127      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):     13.213      0.086 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):     13.213      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):     13.299      0.086 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):     13.299      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):     13.385      0.086 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):     13.385      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):     13.471      0.086 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):     13.471      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):     13.557      0.086 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):     13.557      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):     13.747      0.190 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):     13.747      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):     13.833      0.086 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):     13.833      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):     13.919      0.086 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):     13.919      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):     14.005      0.086 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):     14.005      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):     14.091      0.086 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):     14.091      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):     14.177      0.086 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):     14.177      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):     14.263      0.086 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):     14.263      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):     14.349      0.086 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):     14.349      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):     14.855      0.506 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):     15.910      1.055 RR    IC  EX_ALU|Mux31~5|datad
    Info (332115):     16.116      0.206 RR  CELL  EX_ALU|Mux31~5|combout
    Info (332115):     16.482      0.366 RR    IC  EX_ALU|Mux31~6|datad
    Info (332115):     16.688      0.206 RR  CELL  EX_ALU|Mux31~6|combout
    Info (332115):     18.797      2.109 RR    IC  MEM_Data_Memory|Data_Memory_rtl_1|auto_generated|ram_block1a9|portbaddr[0]
    Info (332115):     18.973      0.176 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.432      3.432  R        clock network delay
    Info (332115):     83.386     -0.046     uTsu  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.973
    Info (332115): Data Required Time :    83.386
    Info (332115): Slack              :    64.413 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.342      3.342  R        clock network delay
    Info (332115):      3.646      0.304     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.646      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.646      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      4.039      0.393 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      4.039      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      4.147      0.108 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.342      3.342  R        clock network delay
    Info (332115):      3.648      0.306      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.147
    Info (332115): Data Required Time :     3.648
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.581      1.346 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.416      0.835 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.581      1.346 FF    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.416      0.835 FF  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 75.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    75.083         0.000 Clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 75.083
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 75.083 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]
    Info (332115): To Node      : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.688      1.688  R        clock network delay
    Info (332115):      1.823      0.135     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]
    Info (332115):      1.823      0.000 RR  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[16]|regout
    Info (332115):      2.565      0.742 RR    IC  EX_Forward_Unit|ForwardB_EX[0]~0|datab
    Info (332115):      2.735      0.170 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]~0|combout
    Info (332115):      2.842      0.107 RR    IC  EX_Forward_Unit|ForwardB_EX[0]~5|datab
    Info (332115):      3.009      0.167 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]~5|combout
    Info (332115):      3.348      0.339 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~7|datad
    Info (332115):      3.405      0.057 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~7|combout
    Info (332115):      3.508      0.103 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~8|datad
    Info (332115):      3.565      0.057 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~8|combout
    Info (332115):      3.665      0.100 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~9|datad
    Info (332115):      3.722      0.057 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~9|combout
    Info (332115):      4.032      0.310 RR    IC  EX_ALU|LessThan0~5|datab
    Info (332115):      4.169      0.137 RR  CELL  EX_ALU|LessThan0~5|cout
    Info (332115):      4.169      0.000 RR    IC  EX_ALU|LessThan0~7|cin
    Info (332115):      4.203      0.034 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):      4.203      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):      4.237      0.034 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):      4.237      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):      4.271      0.034 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):      4.271      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):      4.305      0.034 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):      4.305      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):      4.396      0.091 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):      4.396      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):      4.430      0.034 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):      4.430      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):      4.464      0.034 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):      4.464      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):      4.498      0.034 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):      4.498      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):      4.532      0.034 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):      4.532      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):      4.566      0.034 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):      4.566      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):      4.600      0.034 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):      4.600      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):      4.634      0.034 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):      4.634      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):      4.718      0.084 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):      4.718      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):      4.752      0.034 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):      4.752      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):      4.786      0.034 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):      4.786      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):      4.820      0.034 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):      4.820      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):      4.854      0.034 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):      4.854      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):      4.888      0.034 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):      4.888      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):      4.922      0.034 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):      4.922      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):      4.956      0.034 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):      4.956      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):      5.047      0.091 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):      5.047      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):      5.081      0.034 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):      5.081      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):      5.115      0.034 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):      5.115      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):      5.149      0.034 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):      5.149      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):      5.183      0.034 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):      5.183      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):      5.217      0.034 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):      5.217      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):      5.251      0.034 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):      5.251      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):      5.285      0.034 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):      5.285      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):      5.447      0.162 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):      5.741      0.294 RR    IC  EX_ALU|Mux31~5|datad
    Info (332115):      5.798      0.057 RR  CELL  EX_ALU|Mux31~5|combout
    Info (332115):      5.900      0.102 RR    IC  EX_ALU|Mux31~6|datad
    Info (332115):      5.957      0.057 RR  CELL  EX_ALU|Mux31~6|combout
    Info (332115):      6.571      0.614 RR    IC  MEM_Data_Memory|Data_Memory_rtl_1|auto_generated|ram_block1a9|portbaddr[0]
    Info (332115):      6.653      0.082 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.737      1.737  R        clock network delay
    Info (332115):     81.736     -0.001     uTsu  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.653
    Info (332115): Data Required Time :    81.736
    Info (332115): Slack              :    75.083 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.203
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.203 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.719      1.719  R        clock network delay
    Info (332115):      1.854      0.135     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.854      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.854      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      2.030      0.176 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      2.030      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.070      0.040 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.719      1.719  R        clock network delay
    Info (332115):      1.867      0.148      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.070
    Info (332115): Data Required Time :     1.867
    Info (332115): Slack              :     0.203 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.351      0.737 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.758      0.407 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.351      0.737 FF    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.758      0.407 FF  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 426 megabytes
    Info: Processing ended: Mon Sep 08 22:33:12 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


