<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:07.157</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.05.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7039827</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2023.02.17</openDate><openNumber>10-2023-0023620</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.11.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/22</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 회로 면적이 작고 소비 전력이 낮은 반도체 장치를 제공한다. 제 1 셀 내지 제 4 셀과, 커런트 미러 회로와, 제 1 배선 내지 제 4 배선을 가지는 반도체 장치이고, 제 1 셀 내지 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가진다. 제 1 셀 내지 제 4 셀 각각에서, 제 1 트랜지스터의 제 1 단자는 용량 소자의 제 1 단자와 제 2 트랜지스터의 게이트에 전기적으로 접속된다. 제 1 배선은 제 1 셀 및 제 2 셀의 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고, 제 2 배선은 제 3 셀 및 제 4 셀의 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고, 제 3 배선은 제 1 셀 및 제 3 셀의 용량 소자의 제 2 단자에 전기적으로 접속되고, 제 4 배선은 제 2 셀 및 제 4 셀의 용량 소자의 제 2 단자에 전기적으로 접속된다. 커런트 미러 회로는 제 1 배선과 제 2 배선에 전기적으로 접속된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.11.18</internationOpenDate><internationOpenNumber>WO2021229373</internationOpenNumber><internationalApplicationDate>2021.05.06</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/053819</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 커런트 미러 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선을 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 용량 소자의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 용량 소자의 제 2 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 용량 소자의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 용량 소자의 제 2 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 1 배선과 상기 제 2 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 1 배선의 전위에 대응한 전류를 상기 제 2 배선에 흘리는 기능을 가지고,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 3 배선에 상기 제 3 전위가 입력되며 상기 제 4 배선에 상기 제 4 전위가 입력됨으로써, 상기 커런트 미러 회로로부터 상기 제 2 배선에 흐르는 전류의 양에서, 상기 제 2 배선으로부터 상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양과 상기 제 2 배선으로부터 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양을 뺀 전류의 양은 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 양이 되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,m개(m은 1 이상의 정수임)의 제 1 셀과, m개의 제 2 셀과, m개의 제 3 셀과, m개의 제 4 셀과, 커런트 미러 회로와, 제 1 배선과, 제 2 배선과, m개의 제 3 배선과, m개의 제 4 배선을 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,m개의 상기 제 1 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,i번째(i는 1 이상 m 이하의 정수임) 상기 제 1 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 3 배선에 전기적으로 접속되고,m개의 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,i번째 상기 제 2 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 4 배선에 전기적으로 접속되고,m개의 상기 제 3 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 3 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 3 배선에 전기적으로 접속되고,m개의 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 4 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 4 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 1 배선과 상기 제 2 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 1 배선의 전위에 대응한 전류를 상기 제 2 배선에 흘리는 기능을 가지고,i번째 상기 제 3 배선에 전기적으로 접속되는 상기 제 1 셀과 상기 제 3 셀 각각에서, 상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고, 상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 4 배선에 전기적으로 접속되는 상기 제 2 셀과 상기 제 4 셀 각각에서, 상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고, 상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 3 배선에 VXα[i]의 전위가 입력되고, i번째 상기 제 4 배선에 VXβ[i]의 전위가 입력됨으로써, 상기 커런트 미러 회로로부터 상기 제 2 배선에 흐르는 전류의 양에서, 상기 제 2 배선으로부터 m개의 상기 제 3 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합 및 상기 제 2 배선으로부터 m개의 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 전류의 양은 식(A1)의 값에 대응한 양이 되는, 반도체 장치.[수학식 1]</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 전류원과, 제 2 전류원과, 감산 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선을 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 용량 소자의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 용량 소자의 제 2 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 용량 소자의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 용량 소자의 제 2 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 1 전류원은 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 전류원은 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 전류원이 상기 제 1 배선에 흘리는 전류의 양은 상기 제 2 전류원이 상기 제 2 배선에 흘리는 전류의 양의 0.9배 이상 1.1배 이하이고,상기 감산 회로의 제 1 입력 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 감산 회로의 제 2 입력 단자는 상기 제 2 배선에 전기적으로 접속되고,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 3 배선에 상기 제 3 전위가 입력되고 상기 제 4 배선에 상기 제 4 전위가 입력됨으로써,상기 제 1 전류원으로부터 상기 제 1 배선에 흐르는 전류의 양에서, 상기 제 1 배선으로부터 상기 제 1 셀 및 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 1 입력 단자에 입력되고,상기 제 2 전류원으로부터 상기 제 2 배선에 흐르는 전류의 양에서, 상기 제 2 배선으로부터 상기 제 3 셀 및 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 2 입력 단자에 입력되고,상기 감산 회로의 출력 단자로부터 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 전압을 출력하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,m개(m은 1 이상의 정수임)의 제 1 셀과, m개의 제 2 셀과, m개의 제 3 셀과, m개의 제 4 셀과, 제 1 전류원과, 제 2 전류원과, 감산 회로와, 제 1 배선과, 제 2 배선과, m개의 제 3 배선과, m개의 제 4 배선을 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,m개의 상기 제 1 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,i번째(i는 1 이상 m 이하의 정수임) 상기 제 1 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 3 배선에 전기적으로 접속되고,m개의 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 배선에 전기적으로 접속되고,i번째 상기 제 2 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 4 배선에 전기적으로 접속되고,m개의 상기 제 3 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 3 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 3 배선에 전기적으로 접속되고,m개의 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 4 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 4 배선에 전기적으로 접속되고,상기 제 1 전류원은 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 전류원은 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 전류원이 상기 제 1 배선에 흘리는 전류의 양은 상기 제 2 전류원이 상기 제 2 배선에 흘리는 전류의 양의 0.9배 이상 1.1배 이하이고,상기 감산 회로의 제 1 입력 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 감산 회로의 제 2 입력 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 3 배선에 전기적으로 접속되는 상기 제 1 셀과 상기 제 3 셀 각각에서, 상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고, 상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 4 배선에 전기적으로 접속되는 상기 제 2 셀과 상기 제 4 셀 각각에서, 상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고, 상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 3 배선에 VXα[i]의 전위가 입력되고 i번째 상기 제 4 배선에 VXβ[i]의 전위가 입력됨으로써,상기 제 1 전류원으로부터 상기 제 1 배선에 흐르는 전류의 양에서, 상기 제 1 배선으로부터 m개의 상기 제 1 셀 및 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 1 입력 단자에 입력되고,상기 제 2 전류원으로부터 상기 제 2 배선에 흐르는 전류의 양에서, 상기 제 2 배선으로부터 m개의 상기 제 3 셀 및 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 2 입력 단자에 입력되고,상기 감산 회로의 출력 단자에는 식(A2)의 값에 대응한 전압이 출력되는, 반도체 장치.[수학식 2]</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 배선과, 제 2 배선과, 제 3 배선을 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서,상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 배선은 상기 제 1 셀의 상기 제 1 트랜지스터의 제 2 단자와 상기 제 4 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되고,상기 제 3 배선은 상기 제 2 셀의 상기 제 1 트랜지스터의 제 2 단자와 상기 제 3 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선과, 제 7 배선을 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 용량 소자의 제 2 단자는 상기 제 6 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 용량 소자의 제 2 단자는 상기 제 7 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 용량 소자의 제 2 단자는 상기 제 6 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 용량 소자의 제 2 단자는 상기 제 7 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,커런트 미러 회로를 가지고,상기 커런트 미러 회로는 상기 제 4 배선과 상기 제 5 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 4 배선의 전위에 대응한 전류를 상기 제 5 배선에 흘리는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 6 배선에 상기 제 3 전위가 입력되며 상기 제 7 배선에 상기 제 4 전위가 입력됨으로써, 상기 커런트 미러 회로로부터 상기 제 5 배선에 흐르는 전류의 양에서, 상기 제 5 배선으로부터 상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양과 상기 제 5 배선으로부터 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양을 뺀 전류의 양은 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 양이 되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 6 항에 있어서,제 1 전류원과, 제 2 전류원과, 감산 회로를 가지고,상기 제 1 전류원은 상기 제 4 배선에 전기적으로 접속되고,상기 제 2 전류원은 상기 제 5 배선에 전기적으로 접속되고,상기 제 1 전류원이 상기 제 4 배선에 흘리는 전류의 양은 상기 제 2 전류원이 상기 제 5 배선에 흘리는 전류의 양의 0.9배 이상 1.1배 이하이고,상기 감산 회로의 제 1 입력 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 감산 회로의 제 2 입력 단자는 상기 제 5 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 6 배선에 상기 제 3 전위가 입력되고 상기 제 7 배선에 상기 제 4 전위가 입력됨으로써,상기 제 1 전류원으로부터 상기 제 4 배선에 흐르는 전류의 양에서, 상기 제 4 배선으로부터 상기 제 1 셀 및 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 1 입력 단자에 입력되고,상기 제 2 전류원으로부터 상기 제 5 배선에 흐르는 전류의 양에서, 상기 제 5 배선으로부터 상기 제 3 셀 및 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 2 입력 단자에 입력되고,상기 감산 회로의 출력 단자로부터 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 전압을 출력하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서,m개(m은 1 이상의 정수임)의 제 1 셀과, m개의 제 2 셀과, m개의 제 3 셀과, m개의 제 4 셀과, 커런트 미러 회로와, m개의 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, m개의 제 6 배선과, m개의 제 7 배선을 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,m개의 상기 제 1 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,i번째(i는 1 이상 m 이하의 정수임) 상기 제 1 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 6 배선에 전기적으로 접속되고,m개의 상기 제 1 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 1 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,m개의 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,i번째 상기 제 2 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 7 배선에 전기적으로 접속되고,m개의 상기 제 2 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,i번째 상기 제 2 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,m개의 상기 제 3 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,i번째 상기 제 3 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 6 배선에 전기적으로 접속되고,m개의 상기 제 3 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,i번째 상기 제 3 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,m개의 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,i번째 상기 제 4 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 7 배선에 전기적으로 접속되고,m개의 상기 제 4 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 4 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 4 배선과 상기 제 5 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 4 배선의 전위에 대응한 전류를 상기 제 5 배선에 흘리는 기능을 가지고,i번째 상기 제 6 배선에 전기적으로 접속되는 상기 제 1 셀과 상기 제 3 셀 각각에서, 상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고, 상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 7 배선에 전기적으로 접속되는 상기 제 2 셀과 상기 제 4 셀 각각에서, 상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고, 상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 6 배선에 VXα[i]의 전위가 입력되고, i번째 상기 제 7 배선에 VXβ[i]의 전위가 입력됨으로써, 상기 커런트 미러 회로로부터 상기 제 5 배선에 흐르는 전류의 양에서, 상기 제 5 배선으로부터 m개의 상기 제 3 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합 및 상기 제 5 배선으로부터 m개의 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 전류의 양은 식(A3)의 값에 대응한 양이 되는, 반도체 장치.[수학식 3]</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,m개(m은 1 이상의 정수임)의 제 1 셀과, m개의 제 2 셀과, m개의 제 3 셀과, m개의 제 4 셀과, 제 1 전류원과, 제 2 전류원과, 감산 회로와, 제 4 배선과, 제 5 배선과, m개의 제 6 배선과, m개의 제 7 배선과, 제 2 배선과, 제 3 배선과, m개의 제 1 배선을 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,m개의 상기 제 1 셀과, m개의 상기 제 2 셀과, m개의 상기 제 3 셀과, m개의 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,m개의 상기 제 1 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,i번째(i는 1 이상 m 이하의 정수임) 상기 제 1 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 6 배선에 전기적으로 접속되고,m개의 상기 제 1 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 1 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,m개의 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,i번째 상기 제 2 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 7 배선에 전기적으로 접속되고,m개의 상기 제 2 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,i번째 상기 제 2 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,m개의 상기 제 3 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,i번째 상기 제 3 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 6 배선에 전기적으로 접속되고,m개의 상기 제 3 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,i번째 상기 제 3 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,m개의 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,i번째 상기 제 4 셀의 상기 용량 소자의 제 2 단자는 i번째 상기 제 7 배선에 전기적으로 접속되고,m개의 상기 제 4 셀 각각의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,i번째 상기 제 4 셀의 상기 제 1 트랜지스터의 게이트는 i번째 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 전류원은 상기 제 4 배선에 전기적으로 접속되고,상기 제 2 전류원은 상기 제 5 배선에 전기적으로 접속되고,상기 제 1 전류원이 상기 제 4 배선에 흘리는 전류의 양은 상기 제 2 전류원이 상기 제 5 배선에 흘리는 전류의 양의 0.9배 이상 1.1배 이하이고,상기 감산 회로의 제 1 입력 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 감산 회로의 제 2 입력 단자는 상기 제 5 배선에 전기적으로 접속되고,i번째 상기 제 6 배선에 전기적으로 접속되는 상기 제 1 셀과 상기 제 3 셀 각각에서, 상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고, 상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 7 배선에 전기적으로 접속되는 상기 제 2 셀과 상기 제 4 셀 각각에서, 상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 VWβ[i]의 전위를 유지하는 기능을 가지고, 상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 VWα[i]의 전위를 유지하는 기능을 가지고,i번째 상기 제 6 배선에 VXα[i]의 전위가 입력되고 i번째 상기 제 7 배선에 VXβ[i]의 전위가 입력됨으로써,상기 제 1 전류원으로부터 상기 제 4 배선에 흐르는 전류의 양에서, 상기 제 4 배선으로부터 m개의 상기 제 1 셀 및 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 1 입력 단자에 입력되고,상기 제 2 전류원으로부터 상기 제 5 배선에 흐르는 전류의 양에서, 상기 제 5 배선으로부터 m개의 상기 제 3 셀 및 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 2 입력 단자에 입력되고,상기 감산 회로의 출력 단자에는 식(A4)의 값에 대응한 전압이 출력되는, 반도체 장치.[수학식 4]</claim></claimInfo><claimInfo><claim>13. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 커런트 미러 회로와, 제 2 커런트 미러 회로와, 제 3 커런트 미러 회로를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 2 셀의 상기 제 1 트랜지스터의 게이트와, 상기 제 3 셀의 상기 제 1 트랜지스터의 게이트와, 상기 제 4 셀의 상기 제 1 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 커런트 미러 회로의 제 1 단자는 상기 제 1 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 1 커런트 미러 회로의 제 2 단자는 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 커런트 미러 회로의 제 1 단자는 상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 커런트 미러 회로의 제 2 단자는 상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 3 커런트 미러 회로의 제 1 단자는 상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 3 커런트 미러 회로의 제 2 단자는 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 1 커런트 미러 회로는 상기 제 1 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 1 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 외부에 흘리는 기능을 가지고,상기 제 2 커런트 미러 회로는 상기 제 2 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 2 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 외부에 흘리는 기능을 가지고,상기 제 3 커런트 미러 회로는 상기 제 3 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 3 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 내부에 흘리는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제 1 셀의 상기 용량 소자의 제 2 단자는 상기 제 3 셀의 상기 용량 소자의 제 2 단자에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 4 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되고,상기 제 2 셀의 상기 용량 소자의 제 2 단자는 상기 제 4 셀의 상기 용량 소자의 제 2 단자에 전기적으로 접속되고,상기 제 2 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 1 셀의 상기 용량 소자의 제 2 단자 및 상기 제 3 셀의 상기 용량 소자의 제 2 단자 각각에 상기 제 3 전위가 입력되고, 상기 제 2 셀의 상기 용량 소자의 제 2 단자 및 상기 제 4 셀의 상기 용량 소자의 제 2 단자 각각에 상기 제 4 전위가 입력됨으로써, 상기 제 1 커런트 미러 회로의 제 2 단자로부터 흐르는 전류의 양에서, 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양과 상기 제 3 커런트 미러 회로의 제 3 단자에 흐르는 전류의 양을 뺀 전류의 양은 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 양이 되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 커런트 미러 회로와, 제 2 커런트 미러 회로와, 제 3 커런트 미러 회로와, 제 4 커런트 미러 회로를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 2 셀의 상기 제 1 트랜지스터의 게이트와, 상기 제 3 셀의 상기 제 1 트랜지스터의 게이트와, 상기 제 4 셀의 상기 제 1 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 커런트 미러 회로의 제 1 단자는 상기 제 1 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 1 커런트 미러 회로의 제 2 단자는 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 커런트 미러 회로의 제 1 단자는 상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 커런트 미러 회로의 제 2 단자는 상기 제 3 커런트 미러 회로의 제 1 단자에 전기적으로 접속되고,상기 제 3 커런트 미러 회로의 제 2 단자는 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 4 커런트 미러 회로의 제 1 단자는 상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 4 커런트 미러 회로의 제 2 단자는 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 1 커런트 미러 회로는 상기 제 1 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 1 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 외부에 흘리는 기능을 가지고,상기 제 2 커런트 미러 회로는 상기 제 2 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 2 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 외부에 흘리는 기능을 가지고,상기 제 3 커런트 미러 회로는 상기 제 3 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 3 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 내부에 흘리는 기능을 가지고,상기 제 4 커런트 미러 회로는 상기 제 4 커런트 미러 회로의 제 1 단자의 전위에 대응한 전류를 상기 제 4 커런트 미러 회로의 제 1 단자 및 제 2 단자로부터 외부에 흘리는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 제 1 셀의 상기 용량 소자의 제 2 단자는 상기 제 3 셀의 상기 용량 소자의 제 2 단자에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 4 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되고,상기 제 2 셀의 상기 용량 소자의 제 2 단자는 상기 제 4 셀의 상기 용량 소자의 제 2 단자에 전기적으로 접속되고,상기 제 2 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 1 셀의 상기 용량 소자의 제 2 단자 및 상기 제 3 셀의 상기 용량 소자의 제 2 단자 각각에 상기 제 3 전위가 입력되고, 상기 제 2 셀의 상기 용량 소자의 제 2 단자 및 상기 제 4 셀의 상기 용량 소자의 제 2 단자 각각에 상기 제 4 전위가 입력됨으로써, 상기 제 1 커런트 미러 회로의 제 2 단자로부터 흐르는 전류의 양과 상기 제 4 커런트 미러 회로의 제 2 단자로부터 흐르는 전류의 양의 합에서, 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양과 상기 제 3 커런트 미러 회로의 제 3 단자에 흐르는 전류의 양을 뺀 전류의 양은 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 양이 되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 배선과, 제 2 배선과, 제 3 배선을 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 2 셀과 상기 제 3 셀 각각이 가지는 용량 소자는 제 1 단자와 제 2 단자 사이에 강유전성을 가질 수 있는 재료를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서,상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 배선은 상기 제 1 셀의 상기 제 1 트랜지스터의 제 2 단자와 상기 제 4 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되고,상기 제 3 배선은 상기 제 2 셀의 상기 제 1 트랜지스터의 제 2 단자와 상기 제 3 셀의 상기 제 1 트랜지스터의 제 2 단자에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 재료는 산화 하프늄, 산화 지르코늄, HfZrOX(X를 0보다 큰 실수(實數)로 함), 이트리아 안정화 지르코니아, 타이타늄산 바륨, PbTiOX, 타이타늄산 지르콘산 연, 타이타늄산 바륨 스트론튬, 타이타늄산 스트론튬, 탄탈럼산 비스무트산 스트론튬, 비스무트 페라이트에서 선택된 하나 또는 복수의 재료를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>21. 반도체 장치로서,제 1 셀과, 제 2 셀과, 제 3 셀과, 제 4 셀과, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선과, 제 7 배선을 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀은 각각 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 가지고,상기 제 2 셀과 상기 제 3 셀 각각이 가지는 용량 소자는 제 1 단자와 제 2 단자 사이에 강유전성을 가질 수 있는 재료를 가지고,상기 제 1 셀과, 상기 제 2 셀과, 상기 제 3 셀과, 상기 제 4 셀 각각에서 상기 제 1 트랜지스터의 제 1 단자는 상기 용량 소자의 제 1 단자와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 용량 소자의 제 2 단자는 상기 제 6 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 1 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 용량 소자의 제 2 단자는 상기 제 7 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 제 2 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 3 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 용량 소자의 제 2 단자는 상기 제 6 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,상기 제 3 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 용량 소자의 제 2 단자는 상기 제 7 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자는 상기 제 5 배선에 전기적으로 접속되고,상기 제 4 셀의 상기 제 1 트랜지스터의 게이트는 상기 제 1 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서,상기 재료는 산화 하프늄, 산화 지르코늄, HfZrOX(X를 0보다 큰 실수로 함), 이트리아 안정화 지르코니아, 타이타늄산 바륨, PbTiOX, 타이타늄산 지르콘산 연, 타이타늄산 바륨 스트론튬, 타이타늄산 스트론튬, 탄탈럼산 비스무트산 스트론튬, 비스무트 페라이트에서 선택된 하나 또는 복수의 재료를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>23. 제 21 항 또는 제 22 항에 있어서,제 1 회로와 제 2 회로를 가지고,상기 제 2 배선은 상기 제 1 회로에 전기적으로 접속되고,상기 제 3 배선은 상기 제 2 회로에 전기적으로 접속되고,상기 제 1 회로는 아날로그 디지털 변환 회로를 가지고,상기 제 2 회로는 전압원을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>24. 제 21 항 내지 제 23 항 중 어느 한 항에 있어서,커런트 미러 회로를 가지고,상기 커런트 미러 회로는 상기 제 4 배선과 상기 제 5 배선에 전기적으로 접속되고,상기 커런트 미러 회로는 상기 제 4 배선의 전위에 대응한 전류를 상기 제 5 배선에 흘리는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 6 배선에 상기 제 3 전위가 입력되며 상기 제 7 배선에 상기 제 4 전위가 입력됨으로써, 상기 커런트 미러 회로로부터 상기 제 5 배선에 흐르는 전류의 양에서, 상기 제 5 배선으로부터 상기 제 3 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양과 상기 제 5 배선으로부터 상기 제 4 셀의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양을 뺀 전류의 양은 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 양이 되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>26. 제 21 항 또는 제 22 항에 있어서,제 1 전류원과, 제 2 전류원과, 감산 회로를 가지고,상기 제 1 전류원은 상기 제 4 배선에 전기적으로 접속되고,상기 제 2 전류원은 상기 제 5 배선에 전기적으로 접속되고,상기 제 1 전류원이 상기 제 4 배선에 흘리는 전류의 양은 상기 제 2 전류원이 상기 제 5 배선에 흘리는 전류의 양의 0.9배 이상 1.1배 이하이고,상기 감산 회로의 제 1 입력 단자는 상기 제 4 배선에 전기적으로 접속되고,상기 감산 회로의 제 2 입력 단자는 상기 제 5 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>27. 제 26 항에 있어서,제 1 데이터는 제 1 전위와 제 2 전위의 차분에 따라 결정되고,상기 제 1 셀은 상기 제 1 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,상기 제 2 셀은 상기 제 2 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 3 셀은 상기 제 3 셀의 상기 용량 소자의 제 1 단자에 상기 제 2 전위를 유지하는 기능을 가지고,상기 제 4 셀은 상기 제 4 셀의 상기 용량 소자의 제 1 단자에 상기 제 1 전위를 유지하는 기능을 가지고,제 2 데이터는 제 3 전위와 제 4 전위의 차분에 따라 결정되고,상기 제 6 배선에 상기 제 3 전위가 입력되고 상기 제 7 배선에 상기 제 4 전위가 입력됨으로써,상기 제 1 전류원으로부터 상기 제 4 배선에 흐르는 전류의 양에서, 상기 제 4 배선으로부터 상기 제 1 셀 및 상기 제 2 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 1 입력 단자에 입력되고,상기 제 2 전류원으로부터 상기 제 5 배선에 흐르는 전류의 양에서, 상기 제 5 배선으로부터 상기 제 3 셀 및 상기 제 4 셀 각각의 상기 제 2 트랜지스터의 제 1 단자에 흐르는 전류의 양의 합을 뺀 양의 전류가 상기 감산 회로의 제 2 입력 단자에 입력되고,상기 감산 회로의 출력 단자로부터 상기 제 1 데이터와 상기 제 2 데이터의 곱에 대응한 전압을 출력하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>28. 제 1 항 내지 제 27 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은 채널 형성 영역에 금속 산화물을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>29. 전자 기기로서,제 1 항 내지 제 28 항 중 어느 한 항에 따른 반도체 장치와, 하우징을 가지는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 ...</address><code> </code><country> </country><engName>AOKI, Takeshi</engName><name>아오키 타케시</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>KUROKAWA, Yoshiyuki</engName><name>쿠로카와 요시유키</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>KOZUMA, Munehiro</engName><name>코즈마 무네히로 </name></inventorInfo><inventorInfo><address>일본국 홋카이도 삿포로시...</address><code> </code><country> </country><engName>KANEMURA, Takuro</engName><name>카네무라 타쿠로</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>INOUE, Tatsunori</engName><name>이노우에 타츠노리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.05.15</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-085737</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.07.31</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-129885</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.07.31</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-129929</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.08.03</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-131822</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.02.17</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-023247</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.11.14</receiptDate><receiptNumber>1-1-2022-1210039-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.01.17</receiptDate><receiptNumber>1-5-2023-0009518-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.04.26</receiptDate><receiptNumber>1-1-2024-0459268-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.26</receiptDate><receiptNumber>1-1-2024-0459269-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.04.26</receiptDate><receiptNumber>1-1-2024-0459270-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227039827.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934de04a47a9ab51ac938a09431c9e2d6d23fb1c73ae78521bc953a74579804413062104c984768f4335c1cd170f9d2a6980388a04958424a3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8e78f7ef2f894b22e615dac30152ab141744ca1627ca6a2cb85fe2945d6c6d5f865fe6283bb596e4be4b4262623f4d1bcabd4bb65ffced02</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>