################################################################################
# DUT, TOP and source files
################################################################################

# source files
include ../filelist.mk


# top level module
TOP ?= tcb_vip_tb

TOP ?= ../tbn/vip/tcb_vip_tb.sv

################################################################################
# targets
################################################################################

all: concat

concat: ${HDL}
	cat ${HDL} > design.sv
	cat ${TOP} > testbench.sv
