<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:15.1315</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0055599</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.11.06</openDate><openNumber>10-2024-0159701</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명에 따른 표시 패널은 소자층 및 회로층을 포함한다. 회로층은, 구동 전압 라인, 발광 소자 및 제1 노드에 연결된 제1 트랜지스터, 데이터 라인과 제2 노드 사이에 연결된 제2 트랜지스터, 제1 트랜지스터와 제1 노드 사이에 연결된 제3 트랜지스터, 제1 노드에 연결된 제1 커패시터 전극, 제2 노드에 연결되고, 제1 커패시터 전극과 마주하여 제1 커패시터를 형성하는 제2 커패시터 전극, 제2 커패시터 전극과 마주하여 제2 커패시터를 형성하는 제3 커패시터 전극, 제2 커패시터 전극과 제2 트랜지스터를 전기적으로 연결하는 제1 브릿지 전극, 및 제1 커패시터 전극과 제3 트랜지스터를 전기적으로 연결하는 제2 브릿지 전극을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 발광 소자를 포함하는 소자층; 및 상기 발광 소자에 연결된 화소 회로부를 포함하는 회로층을 포함하고, 상기 회로층은,제1 구동 전압 라인과 상기 발광 소자 사이에 연결되고, 제1 노드의 전위에 따라 동작하는 제1 트랜지스터;데이터 라인과 제2 노드 사이에 연결된 제2 트랜지스터; 상기 제1 트랜지스터와 상기 제1 노드 사이에 연결된 제3 트랜지스터;상기 제1 노드에 연결된 제1 커패시터 전극;상기 제2 노드에 연결되고, 상기 제1 커패시터 전극과 마주하여 제1 커패시터를 형성하는 제2 커패시터 전극; 상기 제2 커패시터 전극과 마주하여 제2 커패시터를 형성하고, 상기 구동 전압 라인에 연결된 제3 커패시터 전극; 상기 제1 커패시터 전극과 상기 제3 트랜지스터를 전기적으로 연결하는 제1 브릿지 전극; 및상기 제2 커패시터 전극과 상기 제2 트랜지스터를 전기적으로 연결하는 제2 브릿지 전극을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 커패시터 전극은 제1 절연층 상에 배치되고,상기 제2 커패시터 전극은 상기 제1 커패시터 전극을 커버하는 제2 절연층 상에 배치되며,상기 제3 커패시터 전극은 상기 제2 커패시터 전극을 커버하는 제3 절연층 상에 배치되고,상기 제1 및 제2 브릿지 전극은 상기 제3 커패시터 전극을 커버하는 제4 절연층 상에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 평면 상에서 상기 제1 내지 제3 커패시터 전극은 상기 제1 트랜지스터와 중첩하고,단면 상에서 상기 제1 커패시터는 상기 제2 커패시터와 상기 제1 트랜지스터 사이에 위치하는 표시 패널.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 회로층은,상기 제3 커패시터 전극과 상기 제1 구동 전압 라인을 연결하는 연결 전극을 더 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 연결 전극은 상기 제4 절연층 상에 배치되고,상기 제1 구동 전압 라인은 상기 연결 전극, 상기 제1 및 제2 브릿지 전극을 커버하는 제5 절연층 상에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 회로층은,상기 제1 노드와 제1 초기화 전압 라인 사이에 연결되고, 제1 스캔 신호에 응답하여 동작하는 제4 트랜지스터; 및상기 제2 노드와 상기 제1 구동 전압 라인 사이에 연결되고, 제2 스캔 신호에 응답하여 동작하는 제5 트랜지스터를 더 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제3 트랜지스터는 상기 제2 스캔 신호에 응답하여 동작하고,상기 제1 스캔 신호의 액티브 구간은 상기 제2 스캔 신호의 액티브 구간과 비중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 제5 트랜지스터는,상기 제1 구동 전압 라인과 제1 중간 노드 사이에 연결된 제5-1 트랜지스터; 및상기 제1 중간 노드와 상기 제2 노드 사이에 연결된 제5-2 트랜지스터를 포함하고,상기 제3 트랜지스터는,상기 제1 트랜지스터의 출력 전극과 제2 중간 노드 사이에 연결된 제3-1 트랜지스터; 및상기 제2 중간 노드와 상기 제1 노드 사이에 연결된 제3-2 트랜지스터를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 회로층은,상기 제1 중간 노드로부터 연장된 제1 노드 커패시터 전극;상기 제2 중간 노드로부터 연장된 제2 노드 커패시터 전극; 및상기 제1 노드 커패시터 전극과 마주하여 제1 노드 커패시터를 형성하고, 제2 노드 커패시터 전극과 마주하여 제2 노드 커패시터를 형성하는 제1 공통 노드 커패시터 전극을 더 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제1 및 제2 노드 커패시터 전극은 상기 제1 커패시터 전극과 동일층 상에 배치되고,상기 제1 공통 노드 커패시터 전극은 상기 제2 커패시터 전극과 동일층 상에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서, 상기 제2 트랜지스터는,상기 데이터 라인과 제3 중간 노드 사이에 연결된 제2-1 트랜지스터; 및상기 제3 중간 노드와 상기 제2 노드 사이에 연결된 제2-2 트랜지스터를 포함하고,상기 제4 트랜지스터는,상기 제1 노드와 제4 중간 노드 사이에 연결된 제4-1 트랜지스터; 및상기 제4 중간 노드와 상기 제1 초기화 전압 라인 사이에 연결된 제4-2 트랜지스터를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 회로층은,상기 제3 중간 노드로부터 연장된 제3 노드 커패시터 전극;상기 제4 중간 노드로부터 연장된 제4 노드 커패시터 전극; 및상기 제3 노드 커패시터 전극과 마주하여 제3 노드 커패시터를 형성하고, 제4 노드 커패시터 전극과 마주하여 제4 노드 커패시터를 형성하는 제2 공통 노드 커패시터 전극을 더 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 제3 및 제4 노드 커패시터 전극은 상기 제1 커패시터 전극과 동일층 상에 배치되고,상기 제2 공통 노드 커패시터 전극은 상기 제2 커패시터 전극과 동일층 상에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>14. 제6항에 있어서, 상기 회로층은,상기 제1 트랜지스터의 출력 전극과 상기 발광 소자의 애노드 사이에 연결된 제6 트랜지스터;상기 애노드와 제2 초기화 전압 라인 사이에 연결된 제7 트랜지스터;상기 제1 구동 전압 라인과 상기 제1 트랜지스터의 입력 전극 사이에 연결된 제8 트랜지스터;상기 제1 트랜지스터의 상기 입력 전극과 바이어스 전압 라인 사이에 연결된 제9 트랜지스터; 및상기 제1 구동 전압 라인과 상기 제1 트랜지스터의 상기 입력 전극 사이에 연결된 제10 트랜지스터를 더 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제10 트랜지스터의 제어 전극은 상기 제5 트랜지스터의 제어 전극에 연결되어 상기 제2 스캔 신호를 수신하는 표시 패널.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 회로층은,제1 방향 상에서 반복되어 배치되는 복수의 회로 영역 및 상기 복수의 회로 영역들 각각의 일측에 정의된 복수의 배선 영역을 포함하고,상기 복수의 배선 영역에는 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 수직 전압 라인이 각각 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제1 초기화 전압 라인은,상기 제1 방향으로 연장된 제1 수평 초기화 전압 라인을 포함하고,상기 제2 초기화 전압 라인은,상기 제1 방향으로 연장된 제2 수평 초기화 전압 라인을 포함하며,상기 바이어스 전압 라인은,상기 제1 방향으로 연장된 수평 바이어스 전압 라인을 포함하고,상기 복수의 수직 전압 라인들 중 적어도 하나는상기 제1 수평 초기화 전압 라인, 상기 제2 수평 초기화 전압 라인 및 상기 수평 바이어스 라인 중 하나와 접속되는 표시 패널.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 수평 초기화 전압 라인, 상기 제2 수평 초기화 전압 라인 및 상기 수평 바이어스 라인은 상기 제1 및 제2 브릿지 전극과 동일층 상에 배치되고,상기 복수의 수직 전압 라인들은 상기 데이터 라인 및 상기 제1 구동 전압 라인과 동일층 상에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 데이터 라인 및 상기 제1 구동 전압 라인은 상기 제2 방향으로 연장되고,평면 상에서 상기 복수의 수직 전압 라인들 각각은 상기 데이터 라인과 상기 제1 구동 전압 라인 사이에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서, 상기 회로층은,상기 발광 소자의 캐소드에 연결된 제2 구동 전압 라인을 더 포함하고,상기 복수의 수직 전압 라인 중 적어도 하나는 상기 제2 구동 전압 라인에 접속되는 표시 패널.</claim></claimInfo><claimInfo><claim>21. 제1항에 있어서, 상기 회로층은,상기 제3 커패시터 전극과 동일층 상에 배치되는 리페어 라인을 더 포함하는 표시 패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, HEEJEAN</engName><name>박희진</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, HYEONGSEOK</engName><name>김형석</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, JUNHYUN</engName><name>박준현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, SUNHWA</engName><name>이선화</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.27</receiptDate><receiptNumber>1-1-2023-0476676-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230055599.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930c2dd0f7e6f085517080318e57874ed6d7aa7556f7749f51f904d90f5ccb69574d25810f074e697e48e6b137315ea09cc9f3c0e334c60041</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf788142de74a20a71eccfb09459b6db33439abd712880fa2e45df1804bd78cc15d7658b8f84113a8a3b53bef3f43912b6ee98da154ad2c0c9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>