TimeQuest Timing Analyzer report for NN_Neuron
Tue Jan 12 10:47:45 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; NN_Neuron                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 89.0 MHz ; 89.0 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -10.236 ; -8473.931     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.704 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -2106.148             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                ;
+---------+----------------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------+--------------+-------------+--------------+------------+------------+
; -10.236 ; mem:memory|read_address[0] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.285     ;
; -10.230 ; mem:memory|read_address[0] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.279     ;
; -10.224 ; mem:memory|read_address[4] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.269     ;
; -10.218 ; mem:memory|read_address[4] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.263     ;
; -10.211 ; mem:memory|read_address[1] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.260     ;
; -10.205 ; mem:memory|read_address[1] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.254     ;
; -10.156 ; mem:memory|ram[69][6]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 11.206     ;
; -10.152 ; mem:memory|read_address[7] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.197     ;
; -10.150 ; mem:memory|ram[69][6]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 11.200     ;
; -10.147 ; mem:memory|ram[236][6]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 11.179     ;
; -10.146 ; mem:memory|read_address[7] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.191     ;
; -10.141 ; mem:memory|ram[86][6]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 11.175     ;
; -10.141 ; mem:memory|ram[236][6]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 11.173     ;
; -10.138 ; mem:memory|read_address[5] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 11.176     ;
; -10.135 ; mem:memory|ram[86][6]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 11.169     ;
; -10.134 ; mem:memory|read_address[0] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.183     ;
; -10.132 ; mem:memory|read_address[5] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 11.170     ;
; -10.129 ; mem:memory|read_address[0] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.178     ;
; -10.126 ; mem:memory|read_address[0] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.175     ;
; -10.122 ; mem:memory|read_address[4] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.167     ;
; -10.121 ; mem:memory|read_address[6] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.166     ;
; -10.117 ; mem:memory|read_address[4] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.162     ;
; -10.115 ; mem:memory|read_address[6] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.160     ;
; -10.114 ; mem:memory|read_address[4] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.159     ;
; -10.109 ; mem:memory|read_address[1] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.158     ;
; -10.104 ; mem:memory|read_address[1] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.153     ;
; -10.101 ; mem:memory|read_address[1] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.150     ;
; -10.074 ; mem:memory|read_address[0] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.123     ;
; -10.062 ; mem:memory|read_address[4] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.107     ;
; -10.054 ; mem:memory|ram[69][6]      ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 11.104     ;
; -10.050 ; mem:memory|read_address[7] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.095     ;
; -10.049 ; mem:memory|ram[69][6]      ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 11.099     ;
; -10.049 ; mem:memory|read_address[1] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.098     ;
; -10.046 ; mem:memory|ram[69][6]      ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 11.096     ;
; -10.045 ; mem:memory|read_address[7] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.090     ;
; -10.045 ; mem:memory|ram[236][6]     ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 11.077     ;
; -10.043 ; mem:memory|ram[238][6]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 11.089     ;
; -10.042 ; mem:memory|read_address[7] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.087     ;
; -10.040 ; mem:memory|ram[236][6]     ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 11.072     ;
; -10.039 ; mem:memory|read_address[3] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 11.081     ;
; -10.039 ; mem:memory|ram[86][6]      ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 11.073     ;
; -10.037 ; mem:memory|ram[238][6]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 11.083     ;
; -10.037 ; mem:memory|ram[236][6]     ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 11.069     ;
; -10.036 ; mem:memory|read_address[5] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 11.074     ;
; -10.034 ; mem:memory|ram[86][6]      ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 11.068     ;
; -10.033 ; mem:memory|read_address[3] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 11.075     ;
; -10.031 ; mem:memory|ram[86][6]      ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 11.065     ;
; -10.031 ; mem:memory|read_address[5] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 11.069     ;
; -10.028 ; mem:memory|read_address[5] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 11.066     ;
; -10.025 ; mem:memory|read_address[0] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.074     ;
; -10.021 ; mem:memory|read_address[0] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.070     ;
; -10.019 ; mem:memory|read_address[6] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.064     ;
; -10.014 ; mem:memory|read_address[6] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.059     ;
; -10.013 ; mem:memory|read_address[4] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.058     ;
; -10.011 ; mem:memory|read_address[6] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.056     ;
; -10.009 ; mem:memory|read_address[4] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.054     ;
; -10.003 ; mem:memory|read_address[2] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 11.043     ;
; -10.000 ; mem:memory|read_address[1] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.049     ;
; -9.997  ; mem:memory|read_address[2] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 11.037     ;
; -9.996  ; mem:memory|read_address[1] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 11.045     ;
; -9.994  ; mem:memory|ram[69][6]      ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 11.044     ;
; -9.990  ; mem:memory|read_address[7] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.035     ;
; -9.985  ; mem:memory|ram[236][6]     ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 11.017     ;
; -9.979  ; mem:memory|ram[86][6]      ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 11.013     ;
; -9.976  ; mem:memory|read_address[5] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 11.014     ;
; -9.959  ; mem:memory|read_address[6] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 11.004     ;
; -9.957  ; mem:memory|ram[214][4]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 11.003     ;
; -9.951  ; mem:memory|ram[214][4]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.997     ;
; -9.948  ; mem:memory|ram[69][5]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 10.998     ;
; -9.945  ; mem:memory|ram[69][6]      ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 10.995     ;
; -9.942  ; mem:memory|ram[69][5]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 10.992     ;
; -9.941  ; mem:memory|ram[238][6]     ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.987     ;
; -9.941  ; mem:memory|read_address[7] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 10.986     ;
; -9.941  ; mem:memory|ram[69][6]      ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 10.991     ;
; -9.937  ; mem:memory|read_address[7] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 10.982     ;
; -9.937  ; mem:memory|read_address[3] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 10.979     ;
; -9.936  ; mem:memory|ram[238][6]     ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.982     ;
; -9.936  ; mem:memory|ram[236][6]     ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 10.968     ;
; -9.933  ; mem:memory|ram[238][6]     ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.979     ;
; -9.932  ; mem:memory|read_address[3] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 10.974     ;
; -9.932  ; mem:memory|ram[236][6]     ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 10.964     ;
; -9.930  ; mem:memory|ram[86][6]      ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 10.964     ;
; -9.929  ; mem:memory|read_address[3] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 10.971     ;
; -9.927  ; mem:memory|ram[86][2]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.019     ; 10.944     ;
; -9.927  ; mem:memory|read_address[5] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 10.965     ;
; -9.926  ; mem:memory|ram[86][6]      ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 10.960     ;
; -9.923  ; mem:memory|read_address[5] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 10.961     ;
; -9.921  ; mem:memory|ram[86][2]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.019     ; 10.938     ;
; -9.910  ; mem:memory|read_address[6] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 10.955     ;
; -9.906  ; mem:memory|read_address[6] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 10.951     ;
; -9.901  ; mem:memory|read_address[2] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 10.941     ;
; -9.896  ; mem:memory|read_address[2] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 10.936     ;
; -9.893  ; mem:memory|read_address[2] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 10.933     ;
; -9.881  ; mem:memory|ram[238][6]     ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.927     ;
; -9.877  ; mem:memory|read_address[3] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 10.919     ;
; -9.858  ; mem:memory|ram[197][6]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 10.898     ;
; -9.855  ; mem:memory|ram[214][4]     ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.901     ;
; -9.852  ; mem:memory|ram[197][6]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 10.892     ;
; -9.850  ; mem:memory|ram[214][4]     ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.896     ;
; -9.847  ; mem:memory|ram[214][4]     ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 10.893     ;
+---------+----------------------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.704 ; sum:sum_all|sum_all[2]   ; sum:sum_all|output[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.970      ;
; 0.706 ; sum:sum_all|sum_all[1]   ; sum:sum_all|output[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.773 ; sum:sum_all|output[7]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.780 ; sum:sum_all|output[7]    ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.842 ; sum:sum_all|sum_all[0]   ; sum:sum_all|output[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.971 ; sum:sum_all|output[7]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 1.038 ; sum:sum_all|output[7]    ; mem:memory|read_address[7] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.295      ;
; 1.040 ; sum:sum_all|output[7]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.046 ; sum:sum_all|output[7]    ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.061 ; sum:sum_all|sum_all[4]   ; sum:sum_all|output[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.069 ; sum:sum_all|sum_all[3]   ; sum:sum_all|output[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.335      ;
; 1.079 ; sum:sum_all|output[6]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.120 ; sum:sum_all|output[7]    ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.386      ;
; 1.129 ; sum:sum_all|output[6]    ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.395      ;
; 1.148 ; sum:sum_all|output[7]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.414      ;
; 1.148 ; sum:sum_all|output[7]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.414      ;
; 1.241 ; sum:sum_all|output[5]    ; mem:memory|read_address[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.505      ;
; 1.245 ; sum:sum_all|output[5]    ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.348 ; sum:sum_all|output[6]    ; mem:memory|read_address[6] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.605      ;
; 1.463 ; sum:sum_all|output[7]    ; registrador:reg_sum|q[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.617      ;
; 1.485 ; sum:sum_all|output[6]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.623 ; sum:sum_all|output[6]    ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.889      ;
; 1.627 ; sum:sum_all|output[6]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.893      ;
; 1.664 ; sum:sum_all|output[6]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.681 ; sum:sum_all|output[4]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.954      ;
; 1.721 ; sum:sum_all|output[5]    ; registrador:reg_sum|q[5]   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.875      ;
; 1.771 ; sum:sum_all|output[6]    ; registrador:reg_sum|q[6]   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.925      ;
; 1.799 ; sum:sum_all|output[2]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.072      ;
; 1.805 ; sum:sum_all|output[6]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.071      ;
; 1.815 ; sum:sum_all|output[6]    ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.081      ;
; 1.880 ; sum:sum_all|output[3]    ; mem:memory|read_address[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.147      ;
; 1.944 ; sum:sum_all|output[5]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.210      ;
; 2.015 ; sum:sum_all|sum_all[6]   ; sum:sum_all|output[6]      ; clk          ; clk         ; 0.000        ; 0.007      ; 2.288      ;
; 2.148 ; sum:sum_all|output[1]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.421      ;
; 2.155 ; sum:sum_all|sum_all[7]   ; sum:sum_all|output[7]      ; clk          ; clk         ; 0.000        ; 0.007      ; 2.428      ;
; 2.181 ; sum:sum_all|pronto       ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sum:sum_all|pronto       ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.453      ;
; 2.204 ; sum:sum_all|output[0]    ; mem:memory|read_address[0] ; clk          ; clk         ; 0.000        ; -0.006     ; 2.464      ;
; 2.230 ; sum:sum_all|output[4]    ; mem:memory|read_address[4] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.494      ;
; 2.254 ; sum:sum_all|output[3]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.527      ;
; 2.292 ; sum:sum_all|pronto       ; pronto_geral~reg0          ; clk          ; clk         ; 0.000        ; -0.009     ; 2.549      ;
; 2.350 ; sum:sum_all|output[5]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.616      ;
; 2.353 ; sum:sum_all|output[2]    ; mem:memory|read_address[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.622      ;
; 2.365 ; sum:sum_all|output[4]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.638      ;
; 2.395 ; sum:sum_all|output[4]    ; registrador:reg_sum|q[4]   ; clk          ; clk         ; 0.000        ; 0.051      ; 2.556      ;
; 2.399 ; sum:sum_all|output[3]    ; registrador:reg_sum|q[3]   ; clk          ; clk         ; 0.000        ; 0.051      ; 2.560      ;
; 2.403 ; sum:sum_all|output[0]    ; mem:memory|ram[189][0]     ; clk          ; clk         ; 0.000        ; -0.010     ; 2.659      ;
; 2.403 ; sum:sum_all|output[0]    ; mem:memory|ram[189][4]     ; clk          ; clk         ; 0.000        ; -0.010     ; 2.659      ;
; 2.403 ; sum:sum_all|output[0]    ; mem:memory|ram[189][6]     ; clk          ; clk         ; 0.000        ; -0.010     ; 2.659      ;
; 2.426 ; sum:sum_all|output[5]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.692      ;
; 2.488 ; sum:sum_all|output[5]    ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.754      ;
; 2.492 ; sum:sum_all|output[5]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.758      ;
; 2.525 ; sum:sum_all|output[0]    ; mem:memory|ram[209][2]     ; clk          ; clk         ; 0.000        ; -0.011     ; 2.780      ;
; 2.525 ; sum:sum_all|output[0]    ; mem:memory|ram[209][3]     ; clk          ; clk         ; 0.000        ; -0.011     ; 2.780      ;
; 2.525 ; sum:sum_all|output[0]    ; mem:memory|ram[209][4]     ; clk          ; clk         ; 0.000        ; -0.011     ; 2.780      ;
; 2.525 ; sum:sum_all|output[0]    ; mem:memory|ram[209][6]     ; clk          ; clk         ; 0.000        ; -0.011     ; 2.780      ;
; 2.525 ; sum:sum_all|output[0]    ; mem:memory|ram[209][7]     ; clk          ; clk         ; 0.000        ; -0.011     ; 2.780      ;
; 2.567 ; sum:sum_all|output[5]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.833      ;
; 2.573 ; sum:sum_all|output[3]    ; mem:memory|ram[57][2]      ; clk          ; clk         ; 0.000        ; -0.021     ; 2.818      ;
; 2.573 ; sum:sum_all|output[3]    ; mem:memory|ram[57][4]      ; clk          ; clk         ; 0.000        ; -0.021     ; 2.818      ;
; 2.573 ; sum:sum_all|output[3]    ; mem:memory|ram[57][7]      ; clk          ; clk         ; 0.000        ; -0.021     ; 2.818      ;
; 2.577 ; sum:sum_all|output[3]    ; mem:memory|ram[121][1]     ; clk          ; clk         ; 0.000        ; -0.021     ; 2.822      ;
; 2.577 ; sum:sum_all|output[3]    ; mem:memory|ram[121][5]     ; clk          ; clk         ; 0.000        ; -0.021     ; 2.822      ;
; 2.577 ; sum:sum_all|output[3]    ; mem:memory|ram[121][7]     ; clk          ; clk         ; 0.000        ; -0.021     ; 2.822      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[0]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[1]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[2]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[3]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[4]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[5]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[6]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.590 ; sum:sum_all|pronto       ; registrador:reg_sum|q[7]   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.750      ;
; 2.596 ; sum:sum_all|output[5]    ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.862      ;
; 2.670 ; registrador:reg_sum|q[0] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[1] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[2] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[3] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[4] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[5] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[6] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.670 ; registrador:reg_sum|q[7] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.892      ;
; 2.674 ; registrador:reg_sum|q[0] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[1] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[2] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[3] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[4] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[5] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[6] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.674 ; registrador:reg_sum|q[7] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.044     ; 2.896      ;
; 2.696 ; sum:sum_all|output[4]    ; mem:memory|ram[57][2]      ; clk          ; clk         ; 0.000        ; -0.021     ; 2.941      ;
; 2.696 ; sum:sum_all|output[4]    ; mem:memory|ram[57][4]      ; clk          ; clk         ; 0.000        ; -0.021     ; 2.941      ;
; 2.696 ; sum:sum_all|output[4]    ; mem:memory|ram[57][7]      ; clk          ; clk         ; 0.000        ; -0.021     ; 2.941      ;
; 2.700 ; sum:sum_all|output[4]    ; mem:memory|ram[121][1]     ; clk          ; clk         ; 0.000        ; -0.021     ; 2.945      ;
; 2.700 ; sum:sum_all|output[4]    ; mem:memory|ram[121][5]     ; clk          ; clk         ; 0.000        ; -0.021     ; 2.945      ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[0] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[0] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[1] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[1] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[2] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[2] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[3] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[3] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[4] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[4] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[5] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[5] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[6] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[6] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[7] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[7] ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[104][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[104][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[104][1]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bias[*]    ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  bias[0]   ; clk        ; 8.782  ; 8.782  ; Rise       ; clk             ;
;  bias[1]   ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  bias[2]   ; clk        ; 10.029 ; 10.029 ; Rise       ; clk             ;
;  bias[3]   ; clk        ; 10.146 ; 10.146 ; Rise       ; clk             ;
;  bias[4]   ; clk        ; 10.002 ; 10.002 ; Rise       ; clk             ;
;  bias[5]   ; clk        ; 10.048 ; 10.048 ; Rise       ; clk             ;
;  bias[6]   ; clk        ; 9.613  ; 9.613  ; Rise       ; clk             ;
;  bias[7]   ; clk        ; 9.740  ; 9.740  ; Rise       ; clk             ;
; datain[*]  ; clk        ; 7.045  ; 7.045  ; Rise       ; clk             ;
;  datain[0] ; clk        ; 2.825  ; 2.825  ; Rise       ; clk             ;
;  datain[1] ; clk        ; 6.635  ; 6.635  ; Rise       ; clk             ;
;  datain[2] ; clk        ; 6.606  ; 6.606  ; Rise       ; clk             ;
;  datain[3] ; clk        ; 6.760  ; 6.760  ; Rise       ; clk             ;
;  datain[4] ; clk        ; 6.691  ; 6.691  ; Rise       ; clk             ;
;  datain[5] ; clk        ; 6.154  ; 6.154  ; Rise       ; clk             ;
;  datain[6] ; clk        ; 7.045  ; 7.045  ; Rise       ; clk             ;
;  datain[7] ; clk        ; 6.615  ; 6.615  ; Rise       ; clk             ;
; reset      ; clk        ; 2.473  ; 2.473  ; Rise       ; clk             ;
; w1[*]      ; clk        ; 10.242 ; 10.242 ; Rise       ; clk             ;
;  w1[0]     ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  w1[1]     ; clk        ; 10.242 ; 10.242 ; Rise       ; clk             ;
;  w1[2]     ; clk        ; 9.966  ; 9.966  ; Rise       ; clk             ;
;  w1[3]     ; clk        ; 9.829  ; 9.829  ; Rise       ; clk             ;
; w2[*]      ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  w2[0]     ; clk        ; 9.928  ; 9.928  ; Rise       ; clk             ;
;  w2[1]     ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  w2[2]     ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  w2[3]     ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
; w3[*]      ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  w3[0]     ; clk        ; 8.947  ; 8.947  ; Rise       ; clk             ;
;  w3[1]     ; clk        ; 9.133  ; 9.133  ; Rise       ; clk             ;
;  w3[2]     ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  w3[3]     ; clk        ; 9.197  ; 9.197  ; Rise       ; clk             ;
; we         ; clk        ; 6.803  ; 6.803  ; Rise       ; clk             ;
; x1[*]      ; clk        ; 10.315 ; 10.315 ; Rise       ; clk             ;
;  x1[0]     ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
;  x1[1]     ; clk        ; 10.166 ; 10.166 ; Rise       ; clk             ;
;  x1[2]     ; clk        ; 10.315 ; 10.315 ; Rise       ; clk             ;
;  x1[3]     ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
; x2[*]      ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  x2[0]     ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  x2[1]     ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  x2[2]     ; clk        ; 9.676  ; 9.676  ; Rise       ; clk             ;
;  x2[3]     ; clk        ; 9.271  ; 9.271  ; Rise       ; clk             ;
; x3[*]      ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  x3[0]     ; clk        ; 8.390  ; 8.390  ; Rise       ; clk             ;
;  x3[1]     ; clk        ; 8.915  ; 8.915  ; Rise       ; clk             ;
;  x3[2]     ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  x3[3]     ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bias[*]    ; clk        ; -4.405 ; -4.405 ; Rise       ; clk             ;
;  bias[0]   ; clk        ; -4.422 ; -4.422 ; Rise       ; clk             ;
;  bias[1]   ; clk        ; -4.450 ; -4.450 ; Rise       ; clk             ;
;  bias[2]   ; clk        ; -5.355 ; -5.355 ; Rise       ; clk             ;
;  bias[3]   ; clk        ; -4.405 ; -4.405 ; Rise       ; clk             ;
;  bias[4]   ; clk        ; -4.738 ; -4.738 ; Rise       ; clk             ;
;  bias[5]   ; clk        ; -4.882 ; -4.882 ; Rise       ; clk             ;
;  bias[6]   ; clk        ; -4.420 ; -4.420 ; Rise       ; clk             ;
;  bias[7]   ; clk        ; -4.639 ; -4.639 ; Rise       ; clk             ;
; datain[*]  ; clk        ; 0.611  ; 0.611  ; Rise       ; clk             ;
;  datain[0] ; clk        ; 0.611  ; 0.611  ; Rise       ; clk             ;
;  datain[1] ; clk        ; -3.414 ; -3.414 ; Rise       ; clk             ;
;  datain[2] ; clk        ; -3.341 ; -3.341 ; Rise       ; clk             ;
;  datain[3] ; clk        ; -3.736 ; -3.736 ; Rise       ; clk             ;
;  datain[4] ; clk        ; -3.385 ; -3.385 ; Rise       ; clk             ;
;  datain[5] ; clk        ; -3.431 ; -3.431 ; Rise       ; clk             ;
;  datain[6] ; clk        ; -3.698 ; -3.698 ; Rise       ; clk             ;
;  datain[7] ; clk        ; -3.707 ; -3.707 ; Rise       ; clk             ;
; reset      ; clk        ; -0.899 ; -0.899 ; Rise       ; clk             ;
; w1[*]      ; clk        ; -6.148 ; -6.148 ; Rise       ; clk             ;
;  w1[0]     ; clk        ; -7.130 ; -7.130 ; Rise       ; clk             ;
;  w1[1]     ; clk        ; -6.148 ; -6.148 ; Rise       ; clk             ;
;  w1[2]     ; clk        ; -6.992 ; -6.992 ; Rise       ; clk             ;
;  w1[3]     ; clk        ; -6.982 ; -6.982 ; Rise       ; clk             ;
; w2[*]      ; clk        ; -5.317 ; -5.317 ; Rise       ; clk             ;
;  w2[0]     ; clk        ; -6.964 ; -6.964 ; Rise       ; clk             ;
;  w2[1]     ; clk        ; -5.317 ; -5.317 ; Rise       ; clk             ;
;  w2[2]     ; clk        ; -7.050 ; -7.050 ; Rise       ; clk             ;
;  w2[3]     ; clk        ; -6.696 ; -6.696 ; Rise       ; clk             ;
; w3[*]      ; clk        ; -5.240 ; -5.240 ; Rise       ; clk             ;
;  w3[0]     ; clk        ; -6.559 ; -6.559 ; Rise       ; clk             ;
;  w3[1]     ; clk        ; -5.240 ; -5.240 ; Rise       ; clk             ;
;  w3[2]     ; clk        ; -6.287 ; -6.287 ; Rise       ; clk             ;
;  w3[3]     ; clk        ; -6.194 ; -6.194 ; Rise       ; clk             ;
; we         ; clk        ; -0.125 ; -0.125 ; Rise       ; clk             ;
; x1[*]      ; clk        ; -6.877 ; -6.877 ; Rise       ; clk             ;
;  x1[0]     ; clk        ; -6.877 ; -6.877 ; Rise       ; clk             ;
;  x1[1]     ; clk        ; -7.145 ; -7.145 ; Rise       ; clk             ;
;  x1[2]     ; clk        ; -8.002 ; -8.002 ; Rise       ; clk             ;
;  x1[3]     ; clk        ; -7.442 ; -7.442 ; Rise       ; clk             ;
; x2[*]      ; clk        ; -6.706 ; -6.706 ; Rise       ; clk             ;
;  x2[0]     ; clk        ; -6.706 ; -6.706 ; Rise       ; clk             ;
;  x2[1]     ; clk        ; -6.974 ; -6.974 ; Rise       ; clk             ;
;  x2[2]     ; clk        ; -7.611 ; -7.611 ; Rise       ; clk             ;
;  x2[3]     ; clk        ; -7.035 ; -7.035 ; Rise       ; clk             ;
; x3[*]      ; clk        ; -5.932 ; -5.932 ; Rise       ; clk             ;
;  x3[0]     ; clk        ; -6.154 ; -6.154 ; Rise       ; clk             ;
;  x3[1]     ; clk        ; -6.324 ; -6.324 ; Rise       ; clk             ;
;  x3[2]     ; clk        ; -7.181 ; -7.181 ; Rise       ; clk             ;
;  x3[3]     ; clk        ; -5.932 ; -5.932 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAM_out[*]           ; clk        ; 15.230 ; 15.230 ; Rise       ; clk             ;
;  RAM_out[0]          ; clk        ; 14.469 ; 14.469 ; Rise       ; clk             ;
;  RAM_out[1]          ; clk        ; 13.944 ; 13.944 ; Rise       ; clk             ;
;  RAM_out[2]          ; clk        ; 14.200 ; 14.200 ; Rise       ; clk             ;
;  RAM_out[3]          ; clk        ; 14.701 ; 14.701 ; Rise       ; clk             ;
;  RAM_out[4]          ; clk        ; 14.698 ; 14.698 ; Rise       ; clk             ;
;  RAM_out[5]          ; clk        ; 14.256 ; 14.256 ; Rise       ; clk             ;
;  RAM_out[6]          ; clk        ; 15.230 ; 15.230 ; Rise       ; clk             ;
;  RAM_out[7]          ; clk        ; 14.186 ; 14.186 ; Rise       ; clk             ;
; div_result_out[*]    ; clk        ; 18.196 ; 18.196 ; Rise       ; clk             ;
;  div_result_out[0]   ; clk        ; 18.196 ; 18.196 ; Rise       ; clk             ;
;  div_result_out[1]   ; clk        ; 17.966 ; 17.966 ; Rise       ; clk             ;
;  div_result_out[2]   ; clk        ; 17.916 ; 17.916 ; Rise       ; clk             ;
;  div_result_out[3]   ; clk        ; 18.120 ; 18.120 ; Rise       ; clk             ;
;  div_result_out[4]   ; clk        ; 17.989 ; 17.989 ; Rise       ; clk             ;
;  div_result_out[5]   ; clk        ; 17.971 ; 17.971 ; Rise       ; clk             ;
;  div_result_out[6]   ; clk        ; 17.270 ; 17.270 ; Rise       ; clk             ;
;  div_result_out[7]   ; clk        ; 18.019 ; 18.019 ; Rise       ; clk             ;
; mult_result_out[*]   ; clk        ; 18.186 ; 18.186 ; Rise       ; clk             ;
;  mult_result_out[0]  ; clk        ; 17.626 ; 17.626 ; Rise       ; clk             ;
;  mult_result_out[1]  ; clk        ; 17.821 ; 17.821 ; Rise       ; clk             ;
;  mult_result_out[2]  ; clk        ; 17.349 ; 17.349 ; Rise       ; clk             ;
;  mult_result_out[3]  ; clk        ; 17.500 ; 17.500 ; Rise       ; clk             ;
;  mult_result_out[4]  ; clk        ; 17.932 ; 17.932 ; Rise       ; clk             ;
;  mult_result_out[5]  ; clk        ; 18.060 ; 18.060 ; Rise       ; clk             ;
;  mult_result_out[6]  ; clk        ; 17.963 ; 17.963 ; Rise       ; clk             ;
;  mult_result_out[7]  ; clk        ; 17.488 ; 17.488 ; Rise       ; clk             ;
;  mult_result_out[8]  ; clk        ; 18.186 ; 18.186 ; Rise       ; clk             ;
;  mult_result_out[9]  ; clk        ; 17.996 ; 17.996 ; Rise       ; clk             ;
;  mult_result_out[10] ; clk        ; 17.905 ; 17.905 ; Rise       ; clk             ;
;  mult_result_out[11] ; clk        ; 18.130 ; 18.130 ; Rise       ; clk             ;
;  mult_result_out[12] ; clk        ; 17.989 ; 17.989 ; Rise       ; clk             ;
;  mult_result_out[13] ; clk        ; 17.971 ; 17.971 ; Rise       ; clk             ;
;  mult_result_out[14] ; clk        ; 17.270 ; 17.270 ; Rise       ; clk             ;
;  mult_result_out[15] ; clk        ; 17.989 ; 17.989 ; Rise       ; clk             ;
; pronto_geral         ; clk        ; 6.893  ; 6.893  ; Rise       ; clk             ;
; spronto_sum_out      ; clk        ; 7.581  ; 7.581  ; Rise       ; clk             ;
; sum_result_out[*]    ; clk        ; 8.303  ; 8.303  ; Rise       ; clk             ;
;  sum_result_out[0]   ; clk        ; 6.926  ; 6.926  ; Rise       ; clk             ;
;  sum_result_out[1]   ; clk        ; 6.943  ; 6.943  ; Rise       ; clk             ;
;  sum_result_out[2]   ; clk        ; 6.923  ; 6.923  ; Rise       ; clk             ;
;  sum_result_out[3]   ; clk        ; 6.872  ; 6.872  ; Rise       ; clk             ;
;  sum_result_out[4]   ; clk        ; 6.918  ; 6.918  ; Rise       ; clk             ;
;  sum_result_out[5]   ; clk        ; 7.609  ; 7.609  ; Rise       ; clk             ;
;  sum_result_out[6]   ; clk        ; 8.303  ; 8.303  ; Rise       ; clk             ;
;  sum_result_out[7]   ; clk        ; 7.887  ; 7.887  ; Rise       ; clk             ;
; y[*]                 ; clk        ; 7.693  ; 7.693  ; Rise       ; clk             ;
;  y[0]                ; clk        ; 7.657  ; 7.657  ; Rise       ; clk             ;
;  y[1]                ; clk        ; 7.067  ; 7.067  ; Rise       ; clk             ;
;  y[2]                ; clk        ; 7.693  ; 7.693  ; Rise       ; clk             ;
;  y[3]                ; clk        ; 7.362  ; 7.362  ; Rise       ; clk             ;
;  y[4]                ; clk        ; 6.950  ; 6.950  ; Rise       ; clk             ;
;  y[5]                ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
;  y[6]                ; clk        ; 7.658  ; 7.658  ; Rise       ; clk             ;
;  y[7]                ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAM_out[*]           ; clk        ; 8.567  ; 8.567  ; Rise       ; clk             ;
;  RAM_out[0]          ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  RAM_out[1]          ; clk        ; 8.567  ; 8.567  ; Rise       ; clk             ;
;  RAM_out[2]          ; clk        ; 9.335  ; 9.335  ; Rise       ; clk             ;
;  RAM_out[3]          ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  RAM_out[4]          ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  RAM_out[5]          ; clk        ; 9.086  ; 9.086  ; Rise       ; clk             ;
;  RAM_out[6]          ; clk        ; 9.999  ; 9.999  ; Rise       ; clk             ;
;  RAM_out[7]          ; clk        ; 8.877  ; 8.877  ; Rise       ; clk             ;
; div_result_out[*]    ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  div_result_out[0]   ; clk        ; 10.075 ; 10.075 ; Rise       ; clk             ;
;  div_result_out[1]   ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  div_result_out[2]   ; clk        ; 9.795  ; 9.795  ; Rise       ; clk             ;
;  div_result_out[3]   ; clk        ; 9.999  ; 9.999  ; Rise       ; clk             ;
;  div_result_out[4]   ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
;  div_result_out[5]   ; clk        ; 9.850  ; 9.850  ; Rise       ; clk             ;
;  div_result_out[6]   ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  div_result_out[7]   ; clk        ; 9.898  ; 9.898  ; Rise       ; clk             ;
; mult_result_out[*]   ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  mult_result_out[0]  ; clk        ; 9.831  ; 9.831  ; Rise       ; clk             ;
;  mult_result_out[1]  ; clk        ; 9.815  ; 9.815  ; Rise       ; clk             ;
;  mult_result_out[2]  ; clk        ; 9.343  ; 9.343  ; Rise       ; clk             ;
;  mult_result_out[3]  ; clk        ; 9.494  ; 9.494  ; Rise       ; clk             ;
;  mult_result_out[4]  ; clk        ; 9.926  ; 9.926  ; Rise       ; clk             ;
;  mult_result_out[5]  ; clk        ; 10.040 ; 10.040 ; Rise       ; clk             ;
;  mult_result_out[6]  ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  mult_result_out[7]  ; clk        ; 9.367  ; 9.367  ; Rise       ; clk             ;
;  mult_result_out[8]  ; clk        ; 10.065 ; 10.065 ; Rise       ; clk             ;
;  mult_result_out[9]  ; clk        ; 9.875  ; 9.875  ; Rise       ; clk             ;
;  mult_result_out[10] ; clk        ; 9.784  ; 9.784  ; Rise       ; clk             ;
;  mult_result_out[11] ; clk        ; 10.009 ; 10.009 ; Rise       ; clk             ;
;  mult_result_out[12] ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
;  mult_result_out[13] ; clk        ; 9.850  ; 9.850  ; Rise       ; clk             ;
;  mult_result_out[14] ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  mult_result_out[15] ; clk        ; 9.868  ; 9.868  ; Rise       ; clk             ;
; pronto_geral         ; clk        ; 6.893  ; 6.893  ; Rise       ; clk             ;
; spronto_sum_out      ; clk        ; 7.581  ; 7.581  ; Rise       ; clk             ;
; sum_result_out[*]    ; clk        ; 6.872  ; 6.872  ; Rise       ; clk             ;
;  sum_result_out[0]   ; clk        ; 6.926  ; 6.926  ; Rise       ; clk             ;
;  sum_result_out[1]   ; clk        ; 6.943  ; 6.943  ; Rise       ; clk             ;
;  sum_result_out[2]   ; clk        ; 6.923  ; 6.923  ; Rise       ; clk             ;
;  sum_result_out[3]   ; clk        ; 6.872  ; 6.872  ; Rise       ; clk             ;
;  sum_result_out[4]   ; clk        ; 6.918  ; 6.918  ; Rise       ; clk             ;
;  sum_result_out[5]   ; clk        ; 7.609  ; 7.609  ; Rise       ; clk             ;
;  sum_result_out[6]   ; clk        ; 8.303  ; 8.303  ; Rise       ; clk             ;
;  sum_result_out[7]   ; clk        ; 7.887  ; 7.887  ; Rise       ; clk             ;
; y[*]                 ; clk        ; 6.950  ; 6.950  ; Rise       ; clk             ;
;  y[0]                ; clk        ; 7.657  ; 7.657  ; Rise       ; clk             ;
;  y[1]                ; clk        ; 7.067  ; 7.067  ; Rise       ; clk             ;
;  y[2]                ; clk        ; 7.693  ; 7.693  ; Rise       ; clk             ;
;  y[3]                ; clk        ; 7.362  ; 7.362  ; Rise       ; clk             ;
;  y[4]                ; clk        ; 6.950  ; 6.950  ; Rise       ; clk             ;
;  y[5]                ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
;  y[6]                ; clk        ; 7.658  ; 7.658  ; Rise       ; clk             ;
;  y[7]                ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.328 ; -2949.459     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.323 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.519 ; -2107.684             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                               ;
+--------+----------------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------+--------------+-------------+--------------+------------+------------+
; -3.328 ; mem:memory|read_address[4] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.368      ;
; -3.327 ; mem:memory|read_address[4] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.367      ;
; -3.322 ; mem:memory|read_address[0] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.366      ;
; -3.321 ; mem:memory|read_address[0] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.365      ;
; -3.317 ; mem:memory|read_address[1] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.361      ;
; -3.316 ; mem:memory|read_address[1] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.360      ;
; -3.300 ; mem:memory|read_address[5] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.334      ;
; -3.299 ; mem:memory|read_address[5] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.333      ;
; -3.274 ; mem:memory|read_address[4] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.314      ;
; -3.273 ; mem:memory|read_address[4] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.313      ;
; -3.270 ; mem:memory|read_address[4] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.310      ;
; -3.268 ; mem:memory|read_address[0] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.312      ;
; -3.267 ; mem:memory|read_address[0] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.311      ;
; -3.264 ; mem:memory|read_address[0] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.308      ;
; -3.263 ; mem:memory|read_address[1] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.307      ;
; -3.262 ; mem:memory|read_address[1] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.306      ;
; -3.259 ; mem:memory|read_address[1] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.303      ;
; -3.258 ; mem:memory|read_address[6] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.297      ;
; -3.258 ; mem:memory|ram[69][6]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.301      ;
; -3.257 ; mem:memory|read_address[6] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.296      ;
; -3.257 ; mem:memory|ram[69][6]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.300      ;
; -3.254 ; mem:memory|ram[236][6]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.283      ;
; -3.253 ; mem:memory|ram[236][6]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.282      ;
; -3.252 ; mem:memory|read_address[4] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.292      ;
; -3.246 ; mem:memory|read_address[5] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.280      ;
; -3.246 ; mem:memory|read_address[0] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.290      ;
; -3.245 ; mem:memory|read_address[5] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.279      ;
; -3.243 ; mem:memory|ram[86][6]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.274      ;
; -3.242 ; mem:memory|ram[86][6]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.273      ;
; -3.242 ; mem:memory|read_address[5] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.276      ;
; -3.241 ; mem:memory|read_address[1] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.285      ;
; -3.240 ; mem:memory|read_address[2] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.276      ;
; -3.239 ; mem:memory|read_address[4] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.279      ;
; -3.239 ; mem:memory|read_address[2] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.275      ;
; -3.235 ; mem:memory|read_address[4] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.275      ;
; -3.233 ; mem:memory|read_address[0] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.277      ;
; -3.229 ; mem:memory|read_address[0] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.273      ;
; -3.228 ; mem:memory|read_address[1] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.272      ;
; -3.227 ; mem:memory|read_address[3] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.265      ;
; -3.226 ; mem:memory|read_address[3] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.264      ;
; -3.224 ; mem:memory|read_address[5] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.258      ;
; -3.224 ; mem:memory|read_address[1] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.268      ;
; -3.222 ; mem:memory|ram[238][6]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.262      ;
; -3.221 ; mem:memory|read_address[7] ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.261      ;
; -3.221 ; mem:memory|ram[238][6]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.261      ;
; -3.220 ; mem:memory|read_address[7] ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.260      ;
; -3.216 ; mem:memory|ram[86][2]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.231      ;
; -3.215 ; mem:memory|ram[86][2]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.230      ;
; -3.211 ; mem:memory|read_address[5] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.245      ;
; -3.207 ; mem:memory|read_address[5] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.241      ;
; -3.204 ; mem:memory|read_address[6] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.243      ;
; -3.204 ; mem:memory|ram[69][6]      ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.247      ;
; -3.203 ; mem:memory|read_address[6] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.242      ;
; -3.203 ; mem:memory|ram[69][6]      ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.246      ;
; -3.200 ; mem:memory|read_address[6] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.239      ;
; -3.200 ; mem:memory|ram[69][6]      ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.243      ;
; -3.200 ; mem:memory|ram[236][6]     ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.229      ;
; -3.199 ; mem:memory|ram[236][6]     ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.228      ;
; -3.196 ; mem:memory|ram[236][6]     ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.225      ;
; -3.189 ; mem:memory|ram[86][6]      ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.220      ;
; -3.188 ; mem:memory|ram[86][6]      ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.219      ;
; -3.186 ; mem:memory|read_address[2] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.222      ;
; -3.185 ; mem:memory|ram[86][6]      ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.216      ;
; -3.185 ; mem:memory|read_address[2] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.221      ;
; -3.182 ; mem:memory|read_address[6] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.221      ;
; -3.182 ; mem:memory|ram[69][6]      ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.225      ;
; -3.182 ; mem:memory|read_address[2] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.218      ;
; -3.178 ; mem:memory|ram[236][6]     ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.207      ;
; -3.173 ; mem:memory|read_address[3] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.211      ;
; -3.172 ; mem:memory|read_address[3] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.210      ;
; -3.169 ; mem:memory|read_address[6] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.208      ;
; -3.169 ; mem:memory|ram[69][6]      ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.212      ;
; -3.169 ; mem:memory|read_address[3] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.207      ;
; -3.168 ; mem:memory|ram[238][6]     ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.208      ;
; -3.167 ; mem:memory|read_address[7] ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.207      ;
; -3.167 ; mem:memory|ram[86][6]      ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.198      ;
; -3.167 ; mem:memory|ram[238][6]     ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.207      ;
; -3.166 ; mem:memory|read_address[7] ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.206      ;
; -3.165 ; mem:memory|read_address[6] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 4.204      ;
; -3.165 ; mem:memory|ram[69][6]      ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.208      ;
; -3.165 ; mem:memory|ram[236][6]     ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.194      ;
; -3.164 ; mem:memory|ram[238][6]     ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.204      ;
; -3.164 ; mem:memory|read_address[2] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.200      ;
; -3.163 ; mem:memory|read_address[7] ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.203      ;
; -3.162 ; mem:memory|ram[86][2]      ; y[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.177      ;
; -3.161 ; mem:memory|ram[86][2]      ; y[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.176      ;
; -3.161 ; mem:memory|ram[236][6]     ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 4.190      ;
; -3.158 ; mem:memory|ram[86][2]      ; y[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.173      ;
; -3.154 ; mem:memory|ram[86][6]      ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.185      ;
; -3.151 ; mem:memory|read_address[2] ; y[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.187      ;
; -3.151 ; mem:memory|read_address[3] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.189      ;
; -3.150 ; mem:memory|ram[86][6]      ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.181      ;
; -3.147 ; mem:memory|read_address[2] ; y[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.183      ;
; -3.146 ; mem:memory|ram[238][6]     ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.186      ;
; -3.145 ; mem:memory|read_address[7] ; y[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.185      ;
; -3.145 ; mem:memory|ram[214][4]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 4.187      ;
; -3.145 ; mem:memory|ram[69][5]      ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.188      ;
; -3.144 ; mem:memory|ram[214][4]     ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.010      ; 4.186      ;
; -3.144 ; mem:memory|ram[69][5]      ; y[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.187      ;
; -3.140 ; mem:memory|ram[197][6]     ; y[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.005      ; 4.177      ;
+--------+----------------------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; sum:sum_all|sum_all[2]   ; sum:sum_all|output[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; sum:sum_all|sum_all[1]   ; sum:sum_all|output[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.474      ;
; 0.361 ; sum:sum_all|output[7]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; sum:sum_all|output[7]    ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.407 ; sum:sum_all|sum_all[0]   ; sum:sum_all|output[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.558      ;
; 0.459 ; sum:sum_all|output[7]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.476 ; sum:sum_all|output[7]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.479 ; sum:sum_all|output[7]    ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.486 ; sum:sum_all|output[7]    ; mem:memory|read_address[7] ; clk          ; clk         ; 0.000        ; -0.008     ; 0.630      ;
; 0.503 ; sum:sum_all|sum_all[4]   ; sum:sum_all|output[4]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.654      ;
; 0.510 ; sum:sum_all|sum_all[3]   ; sum:sum_all|output[3]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.661      ;
; 0.511 ; sum:sum_all|output[6]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.521 ; sum:sum_all|output[6]    ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.540 ; sum:sum_all|output[7]    ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; sum:sum_all|output[7]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; sum:sum_all|output[7]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.563 ; sum:sum_all|output[5]    ; mem:memory|read_address[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.713      ;
; 0.565 ; sum:sum_all|output[5]    ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.632 ; sum:sum_all|output[7]    ; registrador:reg_sum|q[7]   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.722      ;
; 0.644 ; sum:sum_all|output[6]    ; mem:memory|read_address[6] ; clk          ; clk         ; 0.000        ; -0.007     ; 0.789      ;
; 0.687 ; registrador:reg_sum|q[0] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[1] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[2] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[3] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[4] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[5] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[6] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.687 ; registrador:reg_sum|q[7] ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.792      ;
; 0.691 ; registrador:reg_sum|q[0] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[1] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[2] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[3] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[4] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[5] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[6] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.691 ; registrador:reg_sum|q[7] ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.796      ;
; 0.693 ; sum:sum_all|output[6]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.704 ; registrador:reg_sum|q[0] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[1] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[2] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[3] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[4] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[5] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[6] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.704 ; registrador:reg_sum|q[7] ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.809      ;
; 0.722 ; registrador:reg_sum|q[0] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[1] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[2] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[3] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[4] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[5] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[6] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.722 ; registrador:reg_sum|q[7] ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.827      ;
; 0.725 ; registrador:reg_sum|q[0] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[1] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[2] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[3] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[4] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[5] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[6] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.725 ; registrador:reg_sum|q[7] ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.830      ;
; 0.726 ; registrador:reg_sum|q[0] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[1] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[2] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[3] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[4] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[5] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[6] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; registrador:reg_sum|q[7] ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.831      ;
; 0.756 ; sum:sum_all|output[5]    ; registrador:reg_sum|q[5]   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.846      ;
; 0.756 ; sum:sum_all|output[6]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.762 ; sum:sum_all|output[6]    ; y[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; sum:sum_all|output[6]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.779 ; registrador:reg_sum|q[0] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[1] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[2] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[3] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[4] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[5] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[6] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.779 ; registrador:reg_sum|q[7] ; y[6]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.884      ;
; 0.780 ; registrador:reg_sum|q[0] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[1] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[2] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[3] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[4] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[5] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[6] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.780 ; registrador:reg_sum|q[7] ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; -0.047     ; 0.885      ;
; 0.787 ; sum:sum_all|output[6]    ; registrador:reg_sum|q[6]   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.877      ;
; 0.798 ; sum:sum_all|output[4]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 0.957      ;
; 0.831 ; sum:sum_all|output[6]    ; y[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.835 ; sum:sum_all|output[2]    ; y[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 0.994      ;
; 0.839 ; sum:sum_all|output[6]    ; y[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.991      ;
; 0.865 ; sum:sum_all|output[5]    ; y[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.882 ; sum:sum_all|output[3]    ; mem:memory|read_address[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.035      ;
; 0.963 ; sum:sum_all|sum_all[6]   ; sum:sum_all|output[6]      ; clk          ; clk         ; 0.000        ; 0.006      ; 1.121      ;
; 0.992 ; sum:sum_all|output[1]    ; y[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.151      ;
; 1.039 ; sum:sum_all|output[3]    ; y[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.198      ;
; 1.040 ; sum:sum_all|output[0]    ; mem:memory|read_address[0] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.187      ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[0] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[0] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[1] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[1] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[2] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[2] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[3] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[3] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[4] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[4] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[5] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[5] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[6] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[6] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; registrador:reg_sum|q[7] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; registrador:reg_sum|q[7] ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[100][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[100][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[101][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[101][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[102][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[102][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[103][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[103][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[104][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem:memory|ram[104][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem:memory|ram[104][1]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; bias[*]    ; clk        ; 5.079 ; 5.079 ; Rise       ; clk             ;
;  bias[0]   ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  bias[1]   ; clk        ; 5.079 ; 5.079 ; Rise       ; clk             ;
;  bias[2]   ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
;  bias[3]   ; clk        ; 5.038 ; 5.038 ; Rise       ; clk             ;
;  bias[4]   ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  bias[5]   ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  bias[6]   ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  bias[7]   ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
; datain[*]  ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  datain[0] ; clk        ; 1.162 ; 1.162 ; Rise       ; clk             ;
;  datain[1] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  datain[2] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  datain[3] ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
;  datain[4] ; clk        ; 3.503 ; 3.503 ; Rise       ; clk             ;
;  datain[5] ; clk        ; 3.250 ; 3.250 ; Rise       ; clk             ;
;  datain[6] ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  datain[7] ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
; reset      ; clk        ; 0.969 ; 0.969 ; Rise       ; clk             ;
; w1[*]      ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  w1[0]     ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  w1[1]     ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  w1[2]     ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  w1[3]     ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
; w2[*]      ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
;  w2[0]     ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  w2[1]     ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  w2[2]     ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
;  w2[3]     ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
; w3[*]      ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  w3[0]     ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  w3[1]     ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  w3[2]     ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  w3[3]     ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
; we         ; clk        ; 2.908 ; 2.908 ; Rise       ; clk             ;
; x1[*]      ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  x1[0]     ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  x1[1]     ; clk        ; 4.669 ; 4.669 ; Rise       ; clk             ;
;  x1[2]     ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  x1[3]     ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
; x2[*]      ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  x2[0]     ; clk        ; 4.221 ; 4.221 ; Rise       ; clk             ;
;  x2[1]     ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
;  x2[2]     ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  x2[3]     ; clk        ; 4.265 ; 4.265 ; Rise       ; clk             ;
; x3[*]      ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  x3[0]     ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  x3[1]     ; clk        ; 4.120 ; 4.120 ; Rise       ; clk             ;
;  x3[2]     ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  x3[3]     ; clk        ; 4.086 ; 4.086 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bias[*]    ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  bias[0]   ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
;  bias[1]   ; clk        ; -2.259 ; -2.259 ; Rise       ; clk             ;
;  bias[2]   ; clk        ; -2.704 ; -2.704 ; Rise       ; clk             ;
;  bias[3]   ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
;  bias[4]   ; clk        ; -2.395 ; -2.395 ; Rise       ; clk             ;
;  bias[5]   ; clk        ; -2.465 ; -2.465 ; Rise       ; clk             ;
;  bias[6]   ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  bias[7]   ; clk        ; -2.342 ; -2.342 ; Rise       ; clk             ;
; datain[*]  ; clk        ; 0.593  ; 0.593  ; Rise       ; clk             ;
;  datain[0] ; clk        ; 0.593  ; 0.593  ; Rise       ; clk             ;
;  datain[1] ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  datain[2] ; clk        ; -1.821 ; -1.821 ; Rise       ; clk             ;
;  datain[3] ; clk        ; -2.019 ; -2.019 ; Rise       ; clk             ;
;  datain[4] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  datain[5] ; clk        ; -1.896 ; -1.896 ; Rise       ; clk             ;
;  datain[6] ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
;  datain[7] ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
; reset      ; clk        ; -0.215 ; -0.215 ; Rise       ; clk             ;
; w1[*]      ; clk        ; -3.033 ; -3.033 ; Rise       ; clk             ;
;  w1[0]     ; clk        ; -3.433 ; -3.433 ; Rise       ; clk             ;
;  w1[1]     ; clk        ; -3.033 ; -3.033 ; Rise       ; clk             ;
;  w1[2]     ; clk        ; -3.403 ; -3.403 ; Rise       ; clk             ;
;  w1[3]     ; clk        ; -3.370 ; -3.370 ; Rise       ; clk             ;
; w2[*]      ; clk        ; -2.678 ; -2.678 ; Rise       ; clk             ;
;  w2[0]     ; clk        ; -3.373 ; -3.373 ; Rise       ; clk             ;
;  w2[1]     ; clk        ; -2.678 ; -2.678 ; Rise       ; clk             ;
;  w2[2]     ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
;  w2[3]     ; clk        ; -3.250 ; -3.250 ; Rise       ; clk             ;
; w3[*]      ; clk        ; -2.598 ; -2.598 ; Rise       ; clk             ;
;  w3[0]     ; clk        ; -3.152 ; -3.152 ; Rise       ; clk             ;
;  w3[1]     ; clk        ; -2.598 ; -2.598 ; Rise       ; clk             ;
;  w3[2]     ; clk        ; -3.072 ; -3.072 ; Rise       ; clk             ;
;  w3[3]     ; clk        ; -3.044 ; -3.044 ; Rise       ; clk             ;
; we         ; clk        ; 0.174  ; 0.174  ; Rise       ; clk             ;
; x1[*]      ; clk        ; -3.349 ; -3.349 ; Rise       ; clk             ;
;  x1[0]     ; clk        ; -3.349 ; -3.349 ; Rise       ; clk             ;
;  x1[1]     ; clk        ; -3.449 ; -3.449 ; Rise       ; clk             ;
;  x1[2]     ; clk        ; -3.820 ; -3.820 ; Rise       ; clk             ;
;  x1[3]     ; clk        ; -3.602 ; -3.602 ; Rise       ; clk             ;
; x2[*]      ; clk        ; -3.278 ; -3.278 ; Rise       ; clk             ;
;  x2[0]     ; clk        ; -3.278 ; -3.278 ; Rise       ; clk             ;
;  x2[1]     ; clk        ; -3.361 ; -3.361 ; Rise       ; clk             ;
;  x2[2]     ; clk        ; -3.646 ; -3.646 ; Rise       ; clk             ;
;  x2[3]     ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
; x3[*]      ; clk        ; -2.921 ; -2.921 ; Rise       ; clk             ;
;  x3[0]     ; clk        ; -3.006 ; -3.006 ; Rise       ; clk             ;
;  x3[1]     ; clk        ; -3.063 ; -3.063 ; Rise       ; clk             ;
;  x3[2]     ; clk        ; -3.428 ; -3.428 ; Rise       ; clk             ;
;  x3[3]     ; clk        ; -2.921 ; -2.921 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAM_out[*]           ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  RAM_out[0]          ; clk        ; 7.252 ; 7.252 ; Rise       ; clk             ;
;  RAM_out[1]          ; clk        ; 7.053 ; 7.053 ; Rise       ; clk             ;
;  RAM_out[2]          ; clk        ; 7.233 ; 7.233 ; Rise       ; clk             ;
;  RAM_out[3]          ; clk        ; 7.430 ; 7.430 ; Rise       ; clk             ;
;  RAM_out[4]          ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  RAM_out[5]          ; clk        ; 7.236 ; 7.236 ; Rise       ; clk             ;
;  RAM_out[6]          ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  RAM_out[7]          ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
; div_result_out[*]    ; clk        ; 8.279 ; 8.279 ; Rise       ; clk             ;
;  div_result_out[0]   ; clk        ; 8.279 ; 8.279 ; Rise       ; clk             ;
;  div_result_out[1]   ; clk        ; 8.056 ; 8.056 ; Rise       ; clk             ;
;  div_result_out[2]   ; clk        ; 8.195 ; 8.195 ; Rise       ; clk             ;
;  div_result_out[3]   ; clk        ; 8.219 ; 8.219 ; Rise       ; clk             ;
;  div_result_out[4]   ; clk        ; 8.076 ; 8.076 ; Rise       ; clk             ;
;  div_result_out[5]   ; clk        ; 8.069 ; 8.069 ; Rise       ; clk             ;
;  div_result_out[6]   ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
;  div_result_out[7]   ; clk        ; 8.106 ; 8.106 ; Rise       ; clk             ;
; mult_result_out[*]   ; clk        ; 8.269 ; 8.269 ; Rise       ; clk             ;
;  mult_result_out[0]  ; clk        ; 7.850 ; 7.850 ; Rise       ; clk             ;
;  mult_result_out[1]  ; clk        ; 8.086 ; 8.086 ; Rise       ; clk             ;
;  mult_result_out[2]  ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  mult_result_out[3]  ; clk        ; 7.926 ; 7.926 ; Rise       ; clk             ;
;  mult_result_out[4]  ; clk        ; 8.135 ; 8.135 ; Rise       ; clk             ;
;  mult_result_out[5]  ; clk        ; 8.222 ; 8.222 ; Rise       ; clk             ;
;  mult_result_out[6]  ; clk        ; 8.166 ; 8.166 ; Rise       ; clk             ;
;  mult_result_out[7]  ; clk        ; 7.980 ; 7.980 ; Rise       ; clk             ;
;  mult_result_out[8]  ; clk        ; 8.269 ; 8.269 ; Rise       ; clk             ;
;  mult_result_out[9]  ; clk        ; 8.086 ; 8.086 ; Rise       ; clk             ;
;  mult_result_out[10] ; clk        ; 8.184 ; 8.184 ; Rise       ; clk             ;
;  mult_result_out[11] ; clk        ; 8.229 ; 8.229 ; Rise       ; clk             ;
;  mult_result_out[12] ; clk        ; 8.076 ; 8.076 ; Rise       ; clk             ;
;  mult_result_out[13] ; clk        ; 8.069 ; 8.069 ; Rise       ; clk             ;
;  mult_result_out[14] ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
;  mult_result_out[15] ; clk        ; 8.076 ; 8.076 ; Rise       ; clk             ;
; pronto_geral         ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
; spronto_sum_out      ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
; sum_result_out[*]    ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  sum_result_out[0]   ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  sum_result_out[1]   ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  sum_result_out[2]   ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  sum_result_out[3]   ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  sum_result_out[4]   ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  sum_result_out[5]   ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  sum_result_out[6]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  sum_result_out[7]   ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
; y[*]                 ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  y[0]                ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  y[1]                ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  y[2]                ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  y[3]                ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  y[4]                ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  y[5]                ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  y[6]                ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  y[7]                ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAM_out[*]           ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  RAM_out[0]          ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
;  RAM_out[1]          ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  RAM_out[2]          ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
;  RAM_out[3]          ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  RAM_out[4]          ; clk        ; 5.398 ; 5.398 ; Rise       ; clk             ;
;  RAM_out[5]          ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  RAM_out[6]          ; clk        ; 5.388 ; 5.388 ; Rise       ; clk             ;
;  RAM_out[7]          ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
; div_result_out[*]    ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  div_result_out[0]   ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  div_result_out[1]   ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  div_result_out[2]   ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
;  div_result_out[3]   ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
;  div_result_out[4]   ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  div_result_out[5]   ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  div_result_out[6]   ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  div_result_out[7]   ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
; mult_result_out[*]   ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  mult_result_out[0]  ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  mult_result_out[1]  ; clk        ; 4.728 ; 4.728 ; Rise       ; clk             ;
;  mult_result_out[2]  ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  mult_result_out[3]  ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  mult_result_out[4]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  mult_result_out[5]  ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  mult_result_out[6]  ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  mult_result_out[7]  ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  mult_result_out[8]  ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  mult_result_out[9]  ; clk        ; 4.658 ; 4.658 ; Rise       ; clk             ;
;  mult_result_out[10] ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  mult_result_out[11] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  mult_result_out[12] ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  mult_result_out[13] ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  mult_result_out[14] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  mult_result_out[15] ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
; pronto_geral         ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
; spronto_sum_out      ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
; sum_result_out[*]    ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  sum_result_out[0]   ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  sum_result_out[1]   ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  sum_result_out[2]   ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  sum_result_out[3]   ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  sum_result_out[4]   ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  sum_result_out[5]   ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  sum_result_out[6]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  sum_result_out[7]   ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
; y[*]                 ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  y[0]                ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  y[1]                ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  y[2]                ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  y[3]                ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  y[4]                ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  y[5]                ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  y[6]                ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  y[7]                ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.236   ; 0.323 ; N/A      ; N/A     ; -1.519              ;
;  clk             ; -10.236   ; 0.323 ; N/A      ; N/A     ; -1.519              ;
; Design-wide TNS  ; -8473.931 ; 0.0   ; 0.0      ; 0.0     ; -2107.684           ;
;  clk             ; -8473.931 ; 0.000 ; N/A      ; N/A     ; -2107.684           ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bias[*]    ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  bias[0]   ; clk        ; 8.782  ; 8.782  ; Rise       ; clk             ;
;  bias[1]   ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  bias[2]   ; clk        ; 10.029 ; 10.029 ; Rise       ; clk             ;
;  bias[3]   ; clk        ; 10.146 ; 10.146 ; Rise       ; clk             ;
;  bias[4]   ; clk        ; 10.002 ; 10.002 ; Rise       ; clk             ;
;  bias[5]   ; clk        ; 10.048 ; 10.048 ; Rise       ; clk             ;
;  bias[6]   ; clk        ; 9.613  ; 9.613  ; Rise       ; clk             ;
;  bias[7]   ; clk        ; 9.740  ; 9.740  ; Rise       ; clk             ;
; datain[*]  ; clk        ; 7.045  ; 7.045  ; Rise       ; clk             ;
;  datain[0] ; clk        ; 2.825  ; 2.825  ; Rise       ; clk             ;
;  datain[1] ; clk        ; 6.635  ; 6.635  ; Rise       ; clk             ;
;  datain[2] ; clk        ; 6.606  ; 6.606  ; Rise       ; clk             ;
;  datain[3] ; clk        ; 6.760  ; 6.760  ; Rise       ; clk             ;
;  datain[4] ; clk        ; 6.691  ; 6.691  ; Rise       ; clk             ;
;  datain[5] ; clk        ; 6.154  ; 6.154  ; Rise       ; clk             ;
;  datain[6] ; clk        ; 7.045  ; 7.045  ; Rise       ; clk             ;
;  datain[7] ; clk        ; 6.615  ; 6.615  ; Rise       ; clk             ;
; reset      ; clk        ; 2.473  ; 2.473  ; Rise       ; clk             ;
; w1[*]      ; clk        ; 10.242 ; 10.242 ; Rise       ; clk             ;
;  w1[0]     ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  w1[1]     ; clk        ; 10.242 ; 10.242 ; Rise       ; clk             ;
;  w1[2]     ; clk        ; 9.966  ; 9.966  ; Rise       ; clk             ;
;  w1[3]     ; clk        ; 9.829  ; 9.829  ; Rise       ; clk             ;
; w2[*]      ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  w2[0]     ; clk        ; 9.928  ; 9.928  ; Rise       ; clk             ;
;  w2[1]     ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  w2[2]     ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  w2[3]     ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
; w3[*]      ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  w3[0]     ; clk        ; 8.947  ; 8.947  ; Rise       ; clk             ;
;  w3[1]     ; clk        ; 9.133  ; 9.133  ; Rise       ; clk             ;
;  w3[2]     ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  w3[3]     ; clk        ; 9.197  ; 9.197  ; Rise       ; clk             ;
; we         ; clk        ; 6.803  ; 6.803  ; Rise       ; clk             ;
; x1[*]      ; clk        ; 10.315 ; 10.315 ; Rise       ; clk             ;
;  x1[0]     ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
;  x1[1]     ; clk        ; 10.166 ; 10.166 ; Rise       ; clk             ;
;  x1[2]     ; clk        ; 10.315 ; 10.315 ; Rise       ; clk             ;
;  x1[3]     ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
; x2[*]      ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  x2[0]     ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  x2[1]     ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  x2[2]     ; clk        ; 9.676  ; 9.676  ; Rise       ; clk             ;
;  x2[3]     ; clk        ; 9.271  ; 9.271  ; Rise       ; clk             ;
; x3[*]      ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  x3[0]     ; clk        ; 8.390  ; 8.390  ; Rise       ; clk             ;
;  x3[1]     ; clk        ; 8.915  ; 8.915  ; Rise       ; clk             ;
;  x3[2]     ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  x3[3]     ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bias[*]    ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  bias[0]   ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
;  bias[1]   ; clk        ; -2.259 ; -2.259 ; Rise       ; clk             ;
;  bias[2]   ; clk        ; -2.704 ; -2.704 ; Rise       ; clk             ;
;  bias[3]   ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
;  bias[4]   ; clk        ; -2.395 ; -2.395 ; Rise       ; clk             ;
;  bias[5]   ; clk        ; -2.465 ; -2.465 ; Rise       ; clk             ;
;  bias[6]   ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  bias[7]   ; clk        ; -2.342 ; -2.342 ; Rise       ; clk             ;
; datain[*]  ; clk        ; 0.611  ; 0.611  ; Rise       ; clk             ;
;  datain[0] ; clk        ; 0.611  ; 0.611  ; Rise       ; clk             ;
;  datain[1] ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  datain[2] ; clk        ; -1.821 ; -1.821 ; Rise       ; clk             ;
;  datain[3] ; clk        ; -2.019 ; -2.019 ; Rise       ; clk             ;
;  datain[4] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  datain[5] ; clk        ; -1.896 ; -1.896 ; Rise       ; clk             ;
;  datain[6] ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
;  datain[7] ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
; reset      ; clk        ; -0.215 ; -0.215 ; Rise       ; clk             ;
; w1[*]      ; clk        ; -3.033 ; -3.033 ; Rise       ; clk             ;
;  w1[0]     ; clk        ; -3.433 ; -3.433 ; Rise       ; clk             ;
;  w1[1]     ; clk        ; -3.033 ; -3.033 ; Rise       ; clk             ;
;  w1[2]     ; clk        ; -3.403 ; -3.403 ; Rise       ; clk             ;
;  w1[3]     ; clk        ; -3.370 ; -3.370 ; Rise       ; clk             ;
; w2[*]      ; clk        ; -2.678 ; -2.678 ; Rise       ; clk             ;
;  w2[0]     ; clk        ; -3.373 ; -3.373 ; Rise       ; clk             ;
;  w2[1]     ; clk        ; -2.678 ; -2.678 ; Rise       ; clk             ;
;  w2[2]     ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
;  w2[3]     ; clk        ; -3.250 ; -3.250 ; Rise       ; clk             ;
; w3[*]      ; clk        ; -2.598 ; -2.598 ; Rise       ; clk             ;
;  w3[0]     ; clk        ; -3.152 ; -3.152 ; Rise       ; clk             ;
;  w3[1]     ; clk        ; -2.598 ; -2.598 ; Rise       ; clk             ;
;  w3[2]     ; clk        ; -3.072 ; -3.072 ; Rise       ; clk             ;
;  w3[3]     ; clk        ; -3.044 ; -3.044 ; Rise       ; clk             ;
; we         ; clk        ; 0.174  ; 0.174  ; Rise       ; clk             ;
; x1[*]      ; clk        ; -3.349 ; -3.349 ; Rise       ; clk             ;
;  x1[0]     ; clk        ; -3.349 ; -3.349 ; Rise       ; clk             ;
;  x1[1]     ; clk        ; -3.449 ; -3.449 ; Rise       ; clk             ;
;  x1[2]     ; clk        ; -3.820 ; -3.820 ; Rise       ; clk             ;
;  x1[3]     ; clk        ; -3.602 ; -3.602 ; Rise       ; clk             ;
; x2[*]      ; clk        ; -3.278 ; -3.278 ; Rise       ; clk             ;
;  x2[0]     ; clk        ; -3.278 ; -3.278 ; Rise       ; clk             ;
;  x2[1]     ; clk        ; -3.361 ; -3.361 ; Rise       ; clk             ;
;  x2[2]     ; clk        ; -3.646 ; -3.646 ; Rise       ; clk             ;
;  x2[3]     ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
; x3[*]      ; clk        ; -2.921 ; -2.921 ; Rise       ; clk             ;
;  x3[0]     ; clk        ; -3.006 ; -3.006 ; Rise       ; clk             ;
;  x3[1]     ; clk        ; -3.063 ; -3.063 ; Rise       ; clk             ;
;  x3[2]     ; clk        ; -3.428 ; -3.428 ; Rise       ; clk             ;
;  x3[3]     ; clk        ; -2.921 ; -2.921 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAM_out[*]           ; clk        ; 15.230 ; 15.230 ; Rise       ; clk             ;
;  RAM_out[0]          ; clk        ; 14.469 ; 14.469 ; Rise       ; clk             ;
;  RAM_out[1]          ; clk        ; 13.944 ; 13.944 ; Rise       ; clk             ;
;  RAM_out[2]          ; clk        ; 14.200 ; 14.200 ; Rise       ; clk             ;
;  RAM_out[3]          ; clk        ; 14.701 ; 14.701 ; Rise       ; clk             ;
;  RAM_out[4]          ; clk        ; 14.698 ; 14.698 ; Rise       ; clk             ;
;  RAM_out[5]          ; clk        ; 14.256 ; 14.256 ; Rise       ; clk             ;
;  RAM_out[6]          ; clk        ; 15.230 ; 15.230 ; Rise       ; clk             ;
;  RAM_out[7]          ; clk        ; 14.186 ; 14.186 ; Rise       ; clk             ;
; div_result_out[*]    ; clk        ; 18.196 ; 18.196 ; Rise       ; clk             ;
;  div_result_out[0]   ; clk        ; 18.196 ; 18.196 ; Rise       ; clk             ;
;  div_result_out[1]   ; clk        ; 17.966 ; 17.966 ; Rise       ; clk             ;
;  div_result_out[2]   ; clk        ; 17.916 ; 17.916 ; Rise       ; clk             ;
;  div_result_out[3]   ; clk        ; 18.120 ; 18.120 ; Rise       ; clk             ;
;  div_result_out[4]   ; clk        ; 17.989 ; 17.989 ; Rise       ; clk             ;
;  div_result_out[5]   ; clk        ; 17.971 ; 17.971 ; Rise       ; clk             ;
;  div_result_out[6]   ; clk        ; 17.270 ; 17.270 ; Rise       ; clk             ;
;  div_result_out[7]   ; clk        ; 18.019 ; 18.019 ; Rise       ; clk             ;
; mult_result_out[*]   ; clk        ; 18.186 ; 18.186 ; Rise       ; clk             ;
;  mult_result_out[0]  ; clk        ; 17.626 ; 17.626 ; Rise       ; clk             ;
;  mult_result_out[1]  ; clk        ; 17.821 ; 17.821 ; Rise       ; clk             ;
;  mult_result_out[2]  ; clk        ; 17.349 ; 17.349 ; Rise       ; clk             ;
;  mult_result_out[3]  ; clk        ; 17.500 ; 17.500 ; Rise       ; clk             ;
;  mult_result_out[4]  ; clk        ; 17.932 ; 17.932 ; Rise       ; clk             ;
;  mult_result_out[5]  ; clk        ; 18.060 ; 18.060 ; Rise       ; clk             ;
;  mult_result_out[6]  ; clk        ; 17.963 ; 17.963 ; Rise       ; clk             ;
;  mult_result_out[7]  ; clk        ; 17.488 ; 17.488 ; Rise       ; clk             ;
;  mult_result_out[8]  ; clk        ; 18.186 ; 18.186 ; Rise       ; clk             ;
;  mult_result_out[9]  ; clk        ; 17.996 ; 17.996 ; Rise       ; clk             ;
;  mult_result_out[10] ; clk        ; 17.905 ; 17.905 ; Rise       ; clk             ;
;  mult_result_out[11] ; clk        ; 18.130 ; 18.130 ; Rise       ; clk             ;
;  mult_result_out[12] ; clk        ; 17.989 ; 17.989 ; Rise       ; clk             ;
;  mult_result_out[13] ; clk        ; 17.971 ; 17.971 ; Rise       ; clk             ;
;  mult_result_out[14] ; clk        ; 17.270 ; 17.270 ; Rise       ; clk             ;
;  mult_result_out[15] ; clk        ; 17.989 ; 17.989 ; Rise       ; clk             ;
; pronto_geral         ; clk        ; 6.893  ; 6.893  ; Rise       ; clk             ;
; spronto_sum_out      ; clk        ; 7.581  ; 7.581  ; Rise       ; clk             ;
; sum_result_out[*]    ; clk        ; 8.303  ; 8.303  ; Rise       ; clk             ;
;  sum_result_out[0]   ; clk        ; 6.926  ; 6.926  ; Rise       ; clk             ;
;  sum_result_out[1]   ; clk        ; 6.943  ; 6.943  ; Rise       ; clk             ;
;  sum_result_out[2]   ; clk        ; 6.923  ; 6.923  ; Rise       ; clk             ;
;  sum_result_out[3]   ; clk        ; 6.872  ; 6.872  ; Rise       ; clk             ;
;  sum_result_out[4]   ; clk        ; 6.918  ; 6.918  ; Rise       ; clk             ;
;  sum_result_out[5]   ; clk        ; 7.609  ; 7.609  ; Rise       ; clk             ;
;  sum_result_out[6]   ; clk        ; 8.303  ; 8.303  ; Rise       ; clk             ;
;  sum_result_out[7]   ; clk        ; 7.887  ; 7.887  ; Rise       ; clk             ;
; y[*]                 ; clk        ; 7.693  ; 7.693  ; Rise       ; clk             ;
;  y[0]                ; clk        ; 7.657  ; 7.657  ; Rise       ; clk             ;
;  y[1]                ; clk        ; 7.067  ; 7.067  ; Rise       ; clk             ;
;  y[2]                ; clk        ; 7.693  ; 7.693  ; Rise       ; clk             ;
;  y[3]                ; clk        ; 7.362  ; 7.362  ; Rise       ; clk             ;
;  y[4]                ; clk        ; 6.950  ; 6.950  ; Rise       ; clk             ;
;  y[5]                ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
;  y[6]                ; clk        ; 7.658  ; 7.658  ; Rise       ; clk             ;
;  y[7]                ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAM_out[*]           ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  RAM_out[0]          ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
;  RAM_out[1]          ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  RAM_out[2]          ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
;  RAM_out[3]          ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  RAM_out[4]          ; clk        ; 5.398 ; 5.398 ; Rise       ; clk             ;
;  RAM_out[5]          ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  RAM_out[6]          ; clk        ; 5.388 ; 5.388 ; Rise       ; clk             ;
;  RAM_out[7]          ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
; div_result_out[*]    ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  div_result_out[0]   ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  div_result_out[1]   ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  div_result_out[2]   ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
;  div_result_out[3]   ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
;  div_result_out[4]   ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  div_result_out[5]   ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  div_result_out[6]   ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  div_result_out[7]   ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
; mult_result_out[*]   ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  mult_result_out[0]  ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  mult_result_out[1]  ; clk        ; 4.728 ; 4.728 ; Rise       ; clk             ;
;  mult_result_out[2]  ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  mult_result_out[3]  ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  mult_result_out[4]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  mult_result_out[5]  ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  mult_result_out[6]  ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  mult_result_out[7]  ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  mult_result_out[8]  ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  mult_result_out[9]  ; clk        ; 4.658 ; 4.658 ; Rise       ; clk             ;
;  mult_result_out[10] ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  mult_result_out[11] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  mult_result_out[12] ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  mult_result_out[13] ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  mult_result_out[14] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  mult_result_out[15] ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
; pronto_geral         ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
; spronto_sum_out      ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
; sum_result_out[*]    ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  sum_result_out[0]   ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  sum_result_out[1]   ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  sum_result_out[2]   ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  sum_result_out[3]   ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  sum_result_out[4]   ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  sum_result_out[5]   ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  sum_result_out[6]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  sum_result_out[7]   ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
; y[*]                 ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  y[0]                ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  y[1]                ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  y[2]                ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  y[3]                ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  y[4]                ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  y[5]                ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  y[6]                ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  y[7]                ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 43176    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 43176    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 42    ; 42    ;
; Unconstrained Input Port Paths  ; 20729 ; 20729 ;
; Unconstrained Output Ports      ; 50    ; 50    ;
; Unconstrained Output Port Paths ; 44470 ; 44470 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 12 10:47:42 2021
Info: Command: quartus_sta NN_Neuron -c NN_Neuron
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NN_Neuron.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.236     -8473.931 clk 
Info (332146): Worst-case hold slack is 0.704
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.704         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -2106.148 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.328     -2949.459 clk 
Info (332146): Worst-case hold slack is 0.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.323         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519     -2107.684 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4593 megabytes
    Info: Processing ended: Tue Jan 12 10:47:45 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


