{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ],
    "uart": [
        "uart",
        "bvImI",
        "module",
        2
    ],
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "uart2uart_tb": [
        "uart2uart_tb",
        "rZ3my",
        "module",
        5
    ]
}