

================================================================
== Vivado HLS Report for 'conv_1'
================================================================
* Date:           Sat Aug  3 21:42:21 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       conv_1_fp2_ap_d1_c
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.335|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  2073|  2073|  2073|  2073|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------+------+------+----------+-----------+-----------+------+----------+
        |                     |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name      |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop  |  2071|  2071|        47|          3|          1|   676|    yes   |
        +---------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      -|       0|    919|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     94|    6976|  14298|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|   1854|    -|
|Register         |        0|      -|    6933|   1600|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     95|   13909|  18671|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     43|      13|     35|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32nbkb_U1   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U2   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U3   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U4   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U5   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U6   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U7   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U8   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U9   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U10  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U11  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U12  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U13  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U14  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U15  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U16  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U17  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U18  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U19  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U20  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32ndEe_U39  |cnn_fcmp_32ns_32ndEe  |        0|      0|   66|  239|    0|
    |cnn_fcmp_32ns_32ndEe_U40  |cnn_fcmp_32ns_32ndEe  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ncud_U21  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U22  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U23  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U24  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U25  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U26  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U27  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U28  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U29  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U30  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U31  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U32  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U33  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U34  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U35  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U36  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U37  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U38  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     94| 6976|14298|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_6neOg_U41  |cnn_mac_muladd_6neOg  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |add_ln23_10_fu_1095_p2    |     +    |      0|  0|  14|          10|          10|
    |add_ln23_11_fu_1106_p2    |     +    |      0|  0|  14|          10|          10|
    |add_ln23_1_fu_1075_p2     |     +    |      0|  0|  15|           2|           5|
    |add_ln23_2_fu_974_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln23_3_fu_986_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln23_4_fu_1059_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln23_6_fu_1007_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln23_7_fu_1019_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln23_8_fu_1070_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln23_9_fu_1084_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln23_fu_867_p2        |     +    |      0|  0|  15|           2|           5|
    |add_ln30_2_fu_1274_p2     |     +    |      0|  0|  17|           2|          13|
    |add_ln30_3_fu_1284_p2     |     +    |      0|  0|  17|           2|          13|
    |add_ln30_4_fu_1396_p2     |     +    |      0|  0|  17|           3|          13|
    |add_ln30_5_fu_1406_p2     |     +    |      0|  0|  17|           3|          13|
    |add_ln30_fu_899_p2        |     +    |      0|  0|  15|           5|           5|
    |add_ln8_fu_827_p2         |     +    |      0|  0|  14|          10|           1|
    |c_fu_998_p2               |     +    |      0|  0|  15|           1|           5|
    |r_fu_805_p2               |     +    |      0|  0|  15|           5|           1|
    |sub_ln23_1_fu_965_p2      |     -    |      0|  0|  14|          10|          10|
    |sub_ln23_2_fu_1053_p2     |     -    |      0|  0|  14|          10|          10|
    |sub_ln23_fu_937_p2        |     -    |      0|  0|  14|          10|          10|
    |sub_ln30_fu_1150_p2       |     -    |      0|  0|  17|          13|          13|
    |and_ln29_3_fu_1259_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_4_fu_1330_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_5_fu_1381_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_6_fu_1452_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_7_fu_1503_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_fu_1208_p2       |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_833_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln29_10_fu_1312_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_11_fu_1318_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_12_fu_1363_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_13_fu_1369_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_14_fu_1434_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_15_fu_1440_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_16_fu_1485_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_17_fu_1491_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_7_fu_1196_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_8_fu_1241_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_9_fu_1247_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_fu_1190_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_821_p2        |   icmp   |      0|  0|  13|          10|          10|
    |or_ln29_3_fu_1253_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_4_fu_1324_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_5_fu_1375_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_6_fu_1446_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_7_fu_1497_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_fu_1202_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln30_fu_1161_p2        |    or    |      0|  0|  13|          13|           1|
    |grp_fu_692_p3             |  select  |      0|  0|  32|           1|          32|
    |grp_fu_711_p3             |  select  |      0|  0|  32|           1|          32|
    |grp_fu_730_p3             |  select  |      0|  0|  32|           1|          32|
    |select_ln23_4_fu_1112_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_1_fu_1265_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_2_fu_1336_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_3_fu_1387_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_4_fu_1458_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_5_fu_1509_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_fu_1214_p3    |  select  |      0|  0|  32|           1|          32|
    |select_ln30_1_fu_847_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_2_fu_859_p3   |  select  |      0|  0|   4|           1|           4|
    |select_ln30_3_fu_883_p3   |  select  |      0|  0|   4|           1|           4|
    |select_ln30_4_fu_891_p3   |  select  |      0|  0|   2|           1|           2|
    |select_ln30_fu_839_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 919|         410|         590|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                |  33|          6|    1|          6|
    |ap_enable_reg_pp0_iter15                 |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_455_p4             |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten_phi_fu_433_p4  |   9|          2|   10|         20|
    |ap_phi_mux_r_0_phi_fu_444_p4             |   9|          2|    5|         10|
    |c_0_reg_451                              |   9|          2|    5|         10|
    |conv_out_address0                        |  21|          4|   12|         48|
    |conv_out_address1                        |  21|          4|   12|         48|
    |conv_out_d0                              |  21|          4|   32|        128|
    |conv_out_d1                              |  21|          4|   32|        128|
    |grp_fu_462_p0                            |  21|          4|   32|        128|
    |grp_fu_462_p1                            |  21|          4|   32|        128|
    |grp_fu_467_p0                            |  21|          4|   32|        128|
    |grp_fu_467_p1                            |  21|          4|   32|        128|
    |grp_fu_472_p0                            |  21|          4|   32|        128|
    |grp_fu_472_p1                            |  21|          4|   32|        128|
    |grp_fu_477_p0                            |  21|          4|   32|        128|
    |grp_fu_477_p1                            |  21|          4|   32|        128|
    |grp_fu_482_p0                            |  21|          4|   32|        128|
    |grp_fu_482_p1                            |  21|          4|   32|        128|
    |grp_fu_487_p0                            |  21|          4|   32|        128|
    |grp_fu_487_p1                            |  21|          4|   32|        128|
    |grp_fu_492_p0                            |  21|          4|   32|        128|
    |grp_fu_492_p1                            |  21|          4|   32|        128|
    |grp_fu_496_p0                            |  21|          4|   32|        128|
    |grp_fu_496_p1                            |  21|          4|   32|        128|
    |grp_fu_500_p0                            |  21|          4|   32|        128|
    |grp_fu_500_p1                            |  21|          4|   32|        128|
    |grp_fu_504_p0                            |  21|          4|   32|        128|
    |grp_fu_504_p1                            |  21|          4|   32|        128|
    |grp_fu_508_p0                            |  21|          4|   32|        128|
    |grp_fu_508_p1                            |  21|          4|   32|        128|
    |grp_fu_512_p0                            |  21|          4|   32|        128|
    |grp_fu_512_p1                            |  21|          4|   32|        128|
    |grp_fu_516_p0                            |  21|          4|   32|        128|
    |grp_fu_516_p1                            |  21|          4|   32|        128|
    |grp_fu_520_p0                            |  21|          4|   32|        128|
    |grp_fu_520_p1                            |  21|          4|   32|        128|
    |grp_fu_524_p0                            |  21|          4|   32|        128|
    |grp_fu_524_p1                            |  21|          4|   32|        128|
    |grp_fu_528_p0                            |  21|          4|   32|        128|
    |grp_fu_528_p1                            |  21|          4|   32|        128|
    |grp_fu_532_p0                            |  21|          4|   32|        128|
    |grp_fu_532_p1                            |  21|          4|   32|        128|
    |grp_fu_536_p0                            |  21|          4|   32|        128|
    |grp_fu_536_p1                            |  21|          4|   32|        128|
    |grp_fu_540_p0                            |  21|          4|   32|        128|
    |grp_fu_540_p1                            |  21|          4|   32|        128|
    |grp_fu_545_p0                            |  21|          4|   32|        128|
    |grp_fu_545_p1                            |  21|          4|   32|        128|
    |grp_fu_554_p0                            |  15|          3|   32|         96|
    |grp_fu_554_p1                            |  21|          4|   32|        128|
    |grp_fu_559_p0                            |  21|          4|   32|        128|
    |grp_fu_559_p1                            |  21|          4|   32|        128|
    |grp_fu_564_p0                            |  15|          3|   32|         96|
    |grp_fu_564_p1                            |  21|          4|   32|        128|
    |grp_fu_569_p0                            |  15|          3|   32|         96|
    |grp_fu_569_p1                            |  21|          4|   32|        128|
    |grp_fu_574_p0                            |  21|          4|   32|        128|
    |grp_fu_574_p1                            |  21|          4|   32|        128|
    |grp_fu_579_p0                            |  15|          3|   32|         96|
    |grp_fu_579_p1                            |  21|          4|   32|        128|
    |grp_fu_584_p0                            |  15|          3|   32|         96|
    |grp_fu_584_p1                            |  21|          4|   32|        128|
    |grp_fu_589_p0                            |  21|          4|   32|        128|
    |grp_fu_589_p1                            |  21|          4|   32|        128|
    |grp_fu_594_p0                            |  15|          3|   32|         96|
    |grp_fu_594_p1                            |  21|          4|   32|        128|
    |grp_fu_599_p0                            |  15|          3|   32|         96|
    |grp_fu_599_p1                            |  21|          4|   32|        128|
    |grp_fu_604_p0                            |  21|          4|   32|        128|
    |grp_fu_604_p1                            |  21|          4|   32|        128|
    |grp_fu_609_p0                            |  15|          3|   32|         96|
    |grp_fu_609_p1                            |  21|          4|   32|        128|
    |grp_fu_614_p0                            |  15|          3|   32|         96|
    |grp_fu_614_p1                            |  21|          4|   32|        128|
    |grp_fu_619_p0                            |  21|          4|   32|        128|
    |grp_fu_619_p1                            |  21|          4|   32|        128|
    |grp_fu_624_p0                            |  15|          3|   32|         96|
    |grp_fu_624_p1                            |  21|          4|   32|        128|
    |grp_fu_629_p0                            |  15|          3|   32|         96|
    |grp_fu_629_p1                            |  21|          4|   32|        128|
    |grp_fu_634_p0                            |  21|          4|   32|        128|
    |grp_fu_634_p1                            |  21|          4|   32|        128|
    |grp_fu_639_p0                            |  15|          3|   32|         96|
    |grp_fu_639_p1                            |  21|          4|   32|        128|
    |grp_fu_692_p0                            |  15|          3|    1|          3|
    |grp_fu_711_p0                            |  15|          3|    1|          3|
    |indvar_flatten_reg_429                   |   9|          2|   10|         20|
    |input_0_address0                         |  33|          6|    9|         54|
    |input_0_address1                         |  27|          5|    9|         45|
    |input_1_address0                         |  33|          6|    9|         54|
    |input_1_address1                         |  27|          5|    9|         45|
    |r_0_reg_440                              |   9|          2|    5|         10|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    |1854|        356| 2600|       9988|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |add_ln23_11_reg_1664               |  10|   0|   10|          0|
    |add_ln23_8_reg_1649                |  10|   0|   10|          0|
    |add_ln30_1_reg_1689                |  10|   0|   10|          0|
    |add_ln8_reg_1529                   |  10|   0|   10|          0|
    |ap_CS_fsm                          |   5|   0|    5|          0|
    |ap_enable_reg_pp0_iter0            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |   1|   0|    1|          0|
    |c_0_reg_451                        |   5|   0|    5|          0|
    |c_reg_1609                         |   5|   0|    5|          0|
    |icmp_ln8_reg_1525                  |   1|   0|    1|          0|
    |indvar_flatten_reg_429             |  10|   0|   10|          0|
    |r_0_reg_440                        |   5|   0|    5|          0|
    |reg_759                            |  32|   0|   32|          0|
    |reg_785                            |  32|   0|   32|          0|
    |reg_790                            |  32|   0|   32|          0|
    |select_ln23_4_reg_1679             |  32|   0|   32|          0|
    |select_ln30_1_reg_1541             |   5|   0|    5|          0|
    |select_ln30_2_reg_1555             |   4|   0|    4|          0|
    |select_ln30_3_reg_1561             |   4|   0|    4|          0|
    |select_ln30_reg_1534               |   5|   0|    5|          0|
    |sub_ln23_1_reg_1578                |   8|   0|   10|          2|
    |sub_ln23_reg_1573                  |   8|   0|   10|          2|
    |sub_ln30_reg_2265                  |  12|   0|   13|          1|
    |tmp_0_0_1_reg_1710                 |  32|   0|   32|          0|
    |tmp_0_0_2_reg_1805                 |  32|   0|   32|          0|
    |tmp_0_1_1_reg_1810                 |  32|   0|   32|          0|
    |tmp_0_1_2_reg_1815                 |  32|   0|   32|          0|
    |tmp_0_1_reg_1725                   |  32|   0|   32|          0|
    |tmp_0_2_1_reg_1910                 |  32|   0|   32|          0|
    |tmp_0_2_2_reg_1915                 |  32|   0|   32|          0|
    |tmp_0_2_reg_1905                   |  32|   0|   32|          0|
    |tmp_1_0_1_reg_1735                 |  32|   0|   32|          0|
    |tmp_1_0_2_reg_1830                 |  32|   0|   32|          0|
    |tmp_1_1_1_reg_1835                 |  32|   0|   32|          0|
    |tmp_1_1_2_reg_1840                 |  32|   0|   32|          0|
    |tmp_1_1_reg_1740                   |  32|   0|   32|          0|
    |tmp_1_2_1_reg_1925                 |  32|   0|   32|          0|
    |tmp_1_2_2_reg_1930                 |  32|   0|   32|          0|
    |tmp_1_2_reg_1920                   |  32|   0|   32|          0|
    |tmp_1_40_reg_1730                  |  32|   0|   32|          0|
    |tmp_1_reg_1695                     |  32|   0|   32|          0|
    |tmp_2_0_1_reg_1750                 |  32|   0|   32|          0|
    |tmp_2_0_2_reg_1845                 |  32|   0|   32|          0|
    |tmp_2_1_1_reg_1850                 |  32|   0|   32|          0|
    |tmp_2_1_2_reg_1855                 |  32|   0|   32|          0|
    |tmp_2_1_reg_1755                   |  32|   0|   32|          0|
    |tmp_2_2_1_reg_1940                 |  32|   0|   32|          0|
    |tmp_2_2_2_reg_1945                 |  32|   0|   32|          0|
    |tmp_2_2_reg_1935                   |  32|   0|   32|          0|
    |tmp_2_reg_1745                     |  32|   0|   32|          0|
    |tmp_3_0_1_reg_1765                 |  32|   0|   32|          0|
    |tmp_3_0_2_reg_1860                 |  32|   0|   32|          0|
    |tmp_3_1_1_reg_1865                 |  32|   0|   32|          0|
    |tmp_3_1_2_reg_1870                 |  32|   0|   32|          0|
    |tmp_3_1_reg_1770                   |  32|   0|   32|          0|
    |tmp_3_2_1_reg_1955                 |  32|   0|   32|          0|
    |tmp_3_2_2_reg_1960                 |  32|   0|   32|          0|
    |tmp_3_2_reg_1950                   |  32|   0|   32|          0|
    |tmp_3_reg_1760                     |  32|   0|   32|          0|
    |tmp_4_0_1_reg_1780                 |  32|   0|   32|          0|
    |tmp_4_0_2_reg_1875                 |  32|   0|   32|          0|
    |tmp_4_1_1_reg_1880                 |  32|   0|   32|          0|
    |tmp_4_1_2_reg_1885                 |  32|   0|   32|          0|
    |tmp_4_1_reg_1785                   |  32|   0|   32|          0|
    |tmp_4_2_1_reg_1970                 |  32|   0|   32|          0|
    |tmp_4_2_2_reg_1975                 |  32|   0|   32|          0|
    |tmp_4_2_reg_1965                   |  32|   0|   32|          0|
    |tmp_4_reg_1775                     |  32|   0|   32|          0|
    |tmp_5_0_1_reg_1795                 |  32|   0|   32|          0|
    |tmp_5_0_2_reg_1890                 |  32|   0|   32|          0|
    |tmp_5_1_1_reg_1895                 |  32|   0|   32|          0|
    |tmp_5_1_2_reg_1900                 |  32|   0|   32|          0|
    |tmp_5_1_reg_1800                   |  32|   0|   32|          0|
    |tmp_5_2_1_reg_1985                 |  32|   0|   32|          0|
    |tmp_5_2_2_reg_1990                 |  32|   0|   32|          0|
    |tmp_5_2_reg_1980                   |  32|   0|   32|          0|
    |tmp_5_reg_1790                     |  32|   0|   32|          0|
    |trunc_ln30_reg_1547                |   1|   0|    1|          0|
    |trunc_ln30_reg_1547_pp0_iter1_reg  |   1|   0|    1|          0|
    |w_sum_4_0_0_1_reg_2025             |  32|   0|   32|          0|
    |w_sum_4_0_0_2_reg_2055             |  32|   0|   32|          0|
    |w_sum_4_0_1_1_reg_2115             |  32|   0|   32|          0|
    |w_sum_4_0_1_2_reg_2145             |  32|   0|   32|          0|
    |w_sum_4_0_1_reg_2085               |  32|   0|   32|          0|
    |w_sum_4_0_2_1_reg_2205             |  32|   0|   32|          0|
    |w_sum_4_0_2_2_reg_2235             |  32|   0|   32|          0|
    |w_sum_4_0_2_reg_2175               |  32|   0|   32|          0|
    |w_sum_4_1_0_1_reg_2030             |  32|   0|   32|          0|
    |w_sum_4_1_0_2_reg_2060             |  32|   0|   32|          0|
    |w_sum_4_1_1_1_reg_2120             |  32|   0|   32|          0|
    |w_sum_4_1_1_2_reg_2150             |  32|   0|   32|          0|
    |w_sum_4_1_1_reg_2090               |  32|   0|   32|          0|
    |w_sum_4_1_2_1_reg_2210             |  32|   0|   32|          0|
    |w_sum_4_1_2_2_reg_2240             |  32|   0|   32|          0|
    |w_sum_4_1_2_reg_2180               |  32|   0|   32|          0|
    |w_sum_4_1_reg_2000                 |  32|   0|   32|          0|
    |w_sum_4_2_0_1_reg_2035             |  32|   0|   32|          0|
    |w_sum_4_2_0_2_reg_2065             |  32|   0|   32|          0|
    |w_sum_4_2_1_1_reg_2125             |  32|   0|   32|          0|
    |w_sum_4_2_1_2_reg_2155             |  32|   0|   32|          0|
    |w_sum_4_2_1_reg_2095               |  32|   0|   32|          0|
    |w_sum_4_2_2_1_reg_2215             |  32|   0|   32|          0|
    |w_sum_4_2_2_2_reg_2245             |  32|   0|   32|          0|
    |w_sum_4_2_2_reg_2185               |  32|   0|   32|          0|
    |w_sum_4_2_reg_2005                 |  32|   0|   32|          0|
    |w_sum_4_3_0_1_reg_2040             |  32|   0|   32|          0|
    |w_sum_4_3_0_2_reg_2070             |  32|   0|   32|          0|
    |w_sum_4_3_1_1_reg_2130             |  32|   0|   32|          0|
    |w_sum_4_3_1_2_reg_2160             |  32|   0|   32|          0|
    |w_sum_4_3_1_reg_2100               |  32|   0|   32|          0|
    |w_sum_4_3_2_1_reg_2220             |  32|   0|   32|          0|
    |w_sum_4_3_2_2_reg_2250             |  32|   0|   32|          0|
    |w_sum_4_3_2_reg_2190               |  32|   0|   32|          0|
    |w_sum_4_3_reg_2010                 |  32|   0|   32|          0|
    |w_sum_4_4_0_1_reg_2045             |  32|   0|   32|          0|
    |w_sum_4_4_0_2_reg_2075             |  32|   0|   32|          0|
    |w_sum_4_4_1_1_reg_2135             |  32|   0|   32|          0|
    |w_sum_4_4_1_2_reg_2165             |  32|   0|   32|          0|
    |w_sum_4_4_1_reg_2105               |  32|   0|   32|          0|
    |w_sum_4_4_2_1_reg_2225             |  32|   0|   32|          0|
    |w_sum_4_4_2_2_reg_2255             |  32|   0|   32|          0|
    |w_sum_4_4_2_reg_2195               |  32|   0|   32|          0|
    |w_sum_4_4_reg_2015                 |  32|   0|   32|          0|
    |w_sum_4_5_0_1_reg_2050             |  32|   0|   32|          0|
    |w_sum_4_5_0_2_reg_2080             |  32|   0|   32|          0|
    |w_sum_4_5_1_1_reg_2140             |  32|   0|   32|          0|
    |w_sum_4_5_1_2_reg_2170             |  32|   0|   32|          0|
    |w_sum_4_5_1_reg_2110               |  32|   0|   32|          0|
    |w_sum_4_5_2_1_reg_2230             |  32|   0|   32|          0|
    |w_sum_4_5_2_2_reg_2260             |  32|   0|   32|          0|
    |w_sum_4_5_2_reg_2200               |  32|   0|   32|          0|
    |w_sum_4_5_reg_2020                 |  32|   0|   32|          0|
    |w_sum_6_reg_1995                   |  32|   0|   32|          0|
    |zext_ln23_4_mid2_v_reg_1567        |   4|   0|    4|          0|
    |zext_ln23_6_reg_1583               |   5|   0|   10|          5|
    |zext_ln23_9_reg_1614               |   5|   0|   10|          5|
    |add_ln30_1_reg_1689                |  64|  32|   10|          0|
    |icmp_ln8_reg_1525                  |  64|  32|    1|          0|
    |tmp_0_0_1_reg_1710                 |  64|  32|   32|          0|
    |tmp_0_0_2_reg_1805                 |  64|  32|   32|          0|
    |tmp_0_1_1_reg_1810                 |  64|  32|   32|          0|
    |tmp_0_1_2_reg_1815                 |  64|  32|   32|          0|
    |tmp_0_1_reg_1725                   |  64|  32|   32|          0|
    |tmp_0_2_1_reg_1910                 |  64|  32|   32|          0|
    |tmp_0_2_2_reg_1915                 |  64|  32|   32|          0|
    |tmp_0_2_reg_1905                   |  64|  32|   32|          0|
    |tmp_1_0_1_reg_1735                 |  64|  32|   32|          0|
    |tmp_1_0_2_reg_1830                 |  64|  32|   32|          0|
    |tmp_1_1_1_reg_1835                 |  64|  32|   32|          0|
    |tmp_1_1_2_reg_1840                 |  64|  32|   32|          0|
    |tmp_1_1_reg_1740                   |  64|  32|   32|          0|
    |tmp_1_2_1_reg_1925                 |  64|  32|   32|          0|
    |tmp_1_2_2_reg_1930                 |  64|  32|   32|          0|
    |tmp_1_2_reg_1920                   |  64|  32|   32|          0|
    |tmp_2_0_1_reg_1750                 |  64|  32|   32|          0|
    |tmp_2_0_2_reg_1845                 |  64|  32|   32|          0|
    |tmp_2_1_1_reg_1850                 |  64|  32|   32|          0|
    |tmp_2_1_2_reg_1855                 |  64|  32|   32|          0|
    |tmp_2_1_reg_1755                   |  64|  32|   32|          0|
    |tmp_2_2_1_reg_1940                 |  64|  32|   32|          0|
    |tmp_2_2_2_reg_1945                 |  64|  32|   32|          0|
    |tmp_2_2_reg_1935                   |  64|  32|   32|          0|
    |tmp_3_0_1_reg_1765                 |  64|  32|   32|          0|
    |tmp_3_0_2_reg_1860                 |  64|  32|   32|          0|
    |tmp_3_1_1_reg_1865                 |  64|  32|   32|          0|
    |tmp_3_1_2_reg_1870                 |  64|  32|   32|          0|
    |tmp_3_1_reg_1770                   |  64|  32|   32|          0|
    |tmp_3_2_1_reg_1955                 |  64|  32|   32|          0|
    |tmp_3_2_2_reg_1960                 |  64|  32|   32|          0|
    |tmp_3_2_reg_1950                   |  64|  32|   32|          0|
    |tmp_4_0_1_reg_1780                 |  64|  32|   32|          0|
    |tmp_4_0_2_reg_1875                 |  64|  32|   32|          0|
    |tmp_4_1_1_reg_1880                 |  64|  32|   32|          0|
    |tmp_4_1_2_reg_1885                 |  64|  32|   32|          0|
    |tmp_4_1_reg_1785                   |  64|  32|   32|          0|
    |tmp_4_2_1_reg_1970                 |  64|  32|   32|          0|
    |tmp_4_2_2_reg_1975                 |  64|  32|   32|          0|
    |tmp_4_2_reg_1965                   |  64|  32|   32|          0|
    |tmp_5_0_1_reg_1795                 |  64|  32|   32|          0|
    |tmp_5_0_2_reg_1890                 |  64|  32|   32|          0|
    |tmp_5_1_1_reg_1895                 |  64|  32|   32|          0|
    |tmp_5_1_2_reg_1900                 |  64|  32|   32|          0|
    |tmp_5_1_reg_1800                   |  64|  32|   32|          0|
    |tmp_5_2_1_reg_1985                 |  64|  32|   32|          0|
    |tmp_5_2_2_reg_1990                 |  64|  32|   32|          0|
    |tmp_5_2_reg_1980                   |  64|  32|   32|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |6933|1600| 5295|         15|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_start           |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_done            | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_idle            | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_ready           | out |    1| ap_ctrl_hs |    conv_1    | return value |
|input_0_address0   | out |    9|  ap_memory |    input_0   |     array    |
|input_0_ce0        | out |    1|  ap_memory |    input_0   |     array    |
|input_0_q0         |  in |   32|  ap_memory |    input_0   |     array    |
|input_0_address1   | out |    9|  ap_memory |    input_0   |     array    |
|input_0_ce1        | out |    1|  ap_memory |    input_0   |     array    |
|input_0_q1         |  in |   32|  ap_memory |    input_0   |     array    |
|input_1_address0   | out |    9|  ap_memory |    input_1   |     array    |
|input_1_ce0        | out |    1|  ap_memory |    input_1   |     array    |
|input_1_q0         |  in |   32|  ap_memory |    input_1   |     array    |
|input_1_address1   | out |    9|  ap_memory |    input_1   |     array    |
|input_1_ce1        | out |    1|  ap_memory |    input_1   |     array    |
|input_1_q1         |  in |   32|  ap_memory |    input_1   |     array    |
|conv_out_address0  | out |   12|  ap_memory |   conv_out   |     array    |
|conv_out_ce0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d0        | out |   32|  ap_memory |   conv_out   |     array    |
|conv_out_address1  | out |   12|  ap_memory |   conv_out   |     array    |
|conv_out_ce1       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we1       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d1        | out |   32|  ap_memory |   conv_out   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

