TimeQuest Timing Analyzer report for ALU
Tue Jul 21 20:23:45 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK'
 26. Fast Model Hold: 'CLOCK'
 27. Fast Model Minimum Pulse Width: 'CLOCK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 146.03 MHz ; 146.03 MHz      ; CLOCK      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -5.848 ; -10918.965    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                        ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.848 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 6.924      ;
; -5.812 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 6.885      ;
; -5.798 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 6.838      ;
; -5.700 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.788      ;
; -5.699 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.033      ; 6.768      ;
; -5.681 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.769      ;
; -5.670 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 6.746      ;
; -5.664 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 6.739      ;
; -5.664 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.749      ;
; -5.650 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 6.702      ;
; -5.645 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.730      ;
; -5.634 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 6.707      ;
; -5.631 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 6.699      ;
; -5.631 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 6.683      ;
; -5.628 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.036      ; 6.700      ;
; -5.621 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.058      ; 6.715      ;
; -5.620 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 6.660      ;
; -5.614 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 6.653      ;
; -5.612 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 6.667      ;
; -5.595 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.660      ;
; -5.585 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.055      ; 6.676      ;
; -5.581 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 6.613      ;
; -5.576 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 6.628      ;
; -5.571 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.629      ;
; -5.570 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.635      ;
; -5.562 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.017     ; 6.581      ;
; -5.560 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.648      ;
; -5.551 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.632      ;
; -5.538 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.616      ;
; -5.532 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.613      ;
; -5.526 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.618      ;
; -5.524 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.609      ;
; -5.522 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[5]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 6.577      ;
; -5.521 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.033      ; 6.590      ;
; -5.516 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.582      ;
; -5.515 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 6.583      ;
; -5.514 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 6.589      ;
; -5.510 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 6.562      ;
; -5.505 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.583      ;
; -5.505 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.559      ;
; -5.505 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.593      ;
; -5.496 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.584      ;
; -5.482 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.543      ;
; -5.482 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.560      ;
; -5.478 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.036      ; 6.550      ;
; -5.476 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[3]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.033      ; 6.545      ;
; -5.472 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.051      ; 6.559      ;
; -5.470 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 6.562      ;
; -5.469 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 6.520      ;
; -5.469 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.554      ;
; -5.464 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.044      ; 6.544      ;
; -5.464 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 6.503      ;
; -5.463 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 6.511      ;
; -5.460 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 6.545      ;
; -5.455 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 6.473      ;
; -5.455 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 6.507      ;
; -5.449 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.527      ;
; -5.446 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 6.498      ;
; -5.431 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.512      ;
; -5.422 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.041      ; 6.499      ;
; -5.411 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.492      ;
; -5.403 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.041      ; 6.480      ;
; -5.401 ; lpm_dff:A_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 6.471      ;
; -5.395 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.473      ;
; -5.392 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.457      ;
; -5.386 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 6.450      ;
; -5.381 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 6.426      ;
; -5.377 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 6.452      ;
; -5.374 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[5]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 6.441      ;
; -5.371 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.437      ;
; -5.368 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.446      ;
; -5.365 ; lpm_dff:A_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 6.432      ;
; -5.365 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 6.433      ;
; -5.361 ; lpm_dff:A_REG|dffs[9]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 6.437      ;
; -5.359 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.044      ; 6.439      ;
; -5.356 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 6.416      ;
; -5.356 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 6.403      ;
; -5.356 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.437      ;
; -5.355 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[5]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 6.422      ;
; -5.353 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.410      ;
; -5.351 ; lpm_dff:A_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 6.385      ;
; -5.349 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 6.427      ;
; -5.347 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.428      ;
; -5.344 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[5]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 6.399      ;
; -5.343 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 6.426      ;
; -5.341 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.036      ; 6.413      ;
; -5.338 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[5]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.392      ;
; -5.338 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.404      ;
; -5.338 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.404      ;
; -5.334 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.415      ;
; -5.334 ; lpm_dff:A_REG|dffs[15] ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 6.378      ;
; -5.332 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.420      ;
; -5.332 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.397      ;
; -5.328 ; lpm_dff:A_REG|dffs[12] ; lpm_dff:ALU_OUT|dffs[3]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.409      ;
; -5.327 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.408      ;
; -5.327 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 6.366      ;
; -5.326 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 6.370      ;
; -5.325 ; lpm_dff:A_REG|dffs[9]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 6.398      ;
; -5.324 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 6.360      ;
; -5.321 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 6.409      ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.090 ; 5.090 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.792 ; -0.792 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 15.466 ; 15.466 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 15.208 ; 15.208 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 13.571 ; 13.571 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 13.374 ; 13.374 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 13.216 ; 13.216 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 13.989 ; 13.989 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 13.577 ; 13.577 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 12.994 ; 12.994 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 14.001 ; 14.001 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 13.116 ; 13.116 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 14.662 ; 14.662 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 13.527 ; 13.527 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 14.032 ; 14.032 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 13.203 ; 13.203 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 14.180 ; 14.180 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 15.466 ; 15.466 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 14.654 ; 14.654 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 15.062 ; 15.062 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 13.319 ; 13.319 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 13.147 ; 13.147 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 14.234 ; 14.234 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 14.030 ; 14.030 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 14.014 ; 14.014 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 14.059 ; 14.059 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 14.537 ; 14.537 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 13.664 ; 13.664 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 13.862 ; 13.862 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 14.445 ; 14.445 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 13.386 ; 13.386 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 13.952 ; 13.952 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 14.687 ; 14.687 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 14.073 ; 14.073 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 13.311 ; 13.311 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 13.609 ; 13.609 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 12.182 ; 12.182 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 13.683 ; 13.683 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 14.687 ; 14.687 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 13.554 ; 13.554 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 12.614 ; 12.614 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 12.860 ; 12.860 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 14.458 ; 14.458 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 13.329 ; 13.329 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 14.444 ; 14.444 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 14.654 ; 14.654 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 12.354 ; 12.354 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 14.202 ; 14.202 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 13.048 ; 13.048 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 12.406 ; 12.406 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 13.074 ; 13.074 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 12.118 ; 12.118 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 12.568 ; 12.568 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 12.334 ; 12.334 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 13.405 ; 13.405 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 12.939 ; 12.939 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 14.600 ; 14.600 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 14.332 ; 14.332 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 14.011 ; 14.011 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 13.596 ; 13.596 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 13.445 ; 13.445 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 12.107 ; 12.107 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 13.673 ; 13.673 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 10.702 ; 10.702 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 14.473 ; 14.473 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 10.016 ; 10.016 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 10.753 ; 10.753 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 8.684  ; 8.684  ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 8.911  ; 8.911  ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 7.864  ; 7.864  ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 8.136  ; 8.136  ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 9.091  ; 9.091  ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 8.122  ; 8.122  ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 7.917  ; 7.917  ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 7.948  ; 7.948  ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 8.218  ; 8.218  ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 7.924  ; 7.924  ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 7.992  ; 7.992  ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 8.113  ; 8.113  ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 8.237  ; 8.237  ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 7.445  ; 7.445  ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 10.753 ; 10.753 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 8.662  ; 8.662  ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 8.133  ; 8.133  ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 7.870  ; 7.870  ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 10.041 ; 10.041 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 13.718 ; 13.718 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 10.113 ; 10.113 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 9.721  ; 9.721  ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 9.711  ; 9.711  ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 9.166  ; 9.166  ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 9.185  ; 9.185  ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 8.379  ; 8.379  ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 8.706  ; 8.706  ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 8.790  ; 8.790  ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 9.318  ; 9.318  ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 10.113 ; 10.113 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 9.394  ; 9.394  ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 9.432  ; 9.432  ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 8.193  ; 8.193  ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 7.403  ; 7.403  ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 7.414  ; 7.414  ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 8.093  ; 8.093  ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 8.060  ; 8.060  ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 8.115  ; 8.115  ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 8.278  ; 8.278  ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 8.325  ; 8.325  ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 7.779  ; 7.779  ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 8.653  ; 8.653  ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 8.047  ; 8.047  ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 8.294  ; 8.294  ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 8.526  ; 8.526  ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 8.211  ; 8.211  ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 8.094  ; 8.094  ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 8.085  ; 8.085  ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 15.049 ; 15.049 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 11.694 ; 11.694 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 11.580 ; 11.580 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 10.565 ; 10.565 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 10.377 ; 10.377 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 11.011 ; 11.011 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 10.906 ; 10.906 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 11.451 ; 11.451 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 11.083 ; 11.083 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 11.049 ; 11.049 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 10.370 ; 10.370 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 10.769 ; 10.769 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 10.954 ; 10.954 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 10.675 ; 10.675 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 10.244 ; 10.244 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 10.470 ; 10.470 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 11.200 ; 11.200 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 11.153 ; 11.153 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 11.447 ; 11.447 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 11.012 ; 11.012 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 9.651  ; 9.651  ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 10.200 ; 10.200 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 11.694 ; 11.694 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 11.413 ; 11.413 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 11.148 ; 11.148 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 11.156 ; 11.156 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 9.459  ; 9.459  ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 11.616 ; 11.616 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 10.448 ; 10.448 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 18.985 ; 18.985 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 9.741  ; 9.741  ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 12.269 ; 12.269 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 10.540 ; 10.540 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 10.117 ; 10.117 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 11.487 ; 11.487 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 10.168 ; 10.168 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 11.419 ; 11.419 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 11.184 ; 11.184 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 9.949  ; 9.949  ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 11.300 ; 11.300 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 9.963  ; 9.963  ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 10.385 ; 10.385 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 10.982 ; 10.982 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 10.151 ; 10.151 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 10.660 ; 10.660 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 12.053 ; 12.053 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 11.416 ; 11.416 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 11.568 ; 11.568 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 10.283 ; 10.283 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 9.741  ; 9.741  ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 10.663 ; 10.663 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 10.855 ; 10.855 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 11.050 ; 11.050 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 11.706 ; 11.706 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 10.494 ; 10.494 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 11.077 ; 11.077 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 11.005 ; 11.005 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 10.882 ; 10.882 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 10.333 ; 10.333 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 11.574 ; 11.574 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 10.398 ; 10.398 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 11.190 ; 11.190 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 9.079  ; 9.079  ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 10.845 ; 10.845 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 10.587 ; 10.587 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 10.366 ; 10.366 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 9.079  ; 9.079  ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 9.776  ; 9.776  ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 11.402 ; 11.402 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 10.318 ; 10.318 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 9.813  ; 9.813  ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 9.322  ; 9.322  ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 10.203 ; 10.203 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 10.826 ; 10.826 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 11.430 ; 11.430 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 9.203  ; 9.203  ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 10.762 ; 10.762 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 9.665  ; 9.665  ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 9.876  ; 9.876  ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 10.118 ; 10.118 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 9.666  ; 9.666  ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 9.389  ; 9.389  ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 9.693  ; 9.693  ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 10.386 ; 10.386 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 10.364 ; 10.364 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 9.838  ; 9.838  ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 11.630 ; 11.630 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 11.464 ; 11.464 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 11.110 ; 11.110 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 10.696 ; 10.696 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 10.674 ; 10.674 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 9.103  ; 9.103  ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 10.514 ; 10.514 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 10.425 ; 10.425 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 10.739 ; 10.739 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 9.760  ; 9.760  ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 7.445  ; 7.445  ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 8.684  ; 8.684  ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 8.911  ; 8.911  ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 7.864  ; 7.864  ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 8.136  ; 8.136  ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 9.091  ; 9.091  ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 8.122  ; 8.122  ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 7.917  ; 7.917  ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 7.948  ; 7.948  ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 8.218  ; 8.218  ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 7.924  ; 7.924  ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 7.992  ; 7.992  ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 8.113  ; 8.113  ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 8.237  ; 8.237  ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 7.445  ; 7.445  ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 10.753 ; 10.753 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 8.662  ; 8.662  ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 8.133  ; 8.133  ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 7.870  ; 7.870  ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 9.427  ; 9.427  ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 9.373  ; 9.373  ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 7.403  ; 7.403  ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 9.721  ; 9.721  ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 9.711  ; 9.711  ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 9.166  ; 9.166  ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 9.185  ; 9.185  ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 8.379  ; 8.379  ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 8.706  ; 8.706  ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 8.790  ; 8.790  ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 9.318  ; 9.318  ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 10.113 ; 10.113 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 9.394  ; 9.394  ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 9.432  ; 9.432  ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 8.193  ; 8.193  ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 7.403  ; 7.403  ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 7.414  ; 7.414  ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 8.093  ; 8.093  ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 8.060  ; 8.060  ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 8.115  ; 8.115  ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 8.278  ; 8.278  ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 8.325  ; 8.325  ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 7.779  ; 7.779  ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 8.653  ; 8.653  ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 8.047  ; 8.047  ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 8.294  ; 8.294  ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 8.526  ; 8.526  ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 8.211  ; 8.211  ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 8.094  ; 8.094  ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 7.852  ; 7.852  ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 10.625 ; 10.625 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 7.931  ; 7.931  ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 10.771 ; 10.771 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 9.826  ; 9.826  ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 9.501  ; 9.501  ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 10.397 ; 10.397 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 9.552  ; 9.552  ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 9.862  ; 9.862  ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 9.203  ; 9.203  ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 9.513  ; 9.513  ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 8.989  ; 8.989  ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 9.036  ; 9.036  ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 9.231  ; 9.231  ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 9.201  ; 9.201  ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 8.181  ; 8.181  ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 8.592  ; 8.592  ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 9.859  ; 9.859  ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 9.867  ; 9.867  ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 10.004 ; 10.004 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 10.114 ; 10.114 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 9.998  ; 9.998  ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 7.931  ; 7.931  ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 8.770  ; 8.770  ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 10.361 ; 10.361 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 9.450  ; 9.450  ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 10.087 ; 10.087 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 10.100 ; 10.100 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 8.403  ; 8.403  ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 10.475 ; 10.475 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 9.831  ; 9.831  ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 11.584 ; 11.584 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 8.889 ; 8.889 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 8.889 ; 8.889 ;    ;
+------------+---------------+----+-------+-------+----+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.239 ; -3740.519     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                     ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.239 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.308      ;
; -2.179 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.214      ;
; -2.178 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 3.244      ;
; -2.143 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.212      ;
; -2.141 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.222      ;
; -2.131 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.200      ;
; -2.121 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.184      ;
; -2.116 ; lpm_dff:A_REG|dffs[12]        ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.197      ;
; -2.113 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 3.174      ;
; -2.113 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.053      ; 3.198      ;
; -2.111 ; lpm_dff:A_REG|dffs[15]        ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 3.157      ;
; -2.087 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.168      ;
; -2.083 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.118      ;
; -2.082 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 3.133      ;
; -2.082 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 3.148      ;
; -2.081 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.128      ;
; -2.080 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.128      ;
; -2.080 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 3.158      ;
; -2.073 ; lpm_dff:B_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.142      ;
; -2.071 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.106      ;
; -2.070 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 3.136      ;
; -2.067 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[13]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.127      ;
; -2.060 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.141      ;
; -2.056 ; lpm_dff:A_REG|dffs[12]        ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.103      ;
; -2.055 ; lpm_dff:A_REG|dffs[12]        ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 3.133      ;
; -2.053 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.080      ;
; -2.053 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 3.104      ;
; -2.052 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[14]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 3.129      ;
; -2.052 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 3.110      ;
; -2.052 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.050      ; 3.134      ;
; -2.051 ; lpm_dff:A_REG|dffs[15]        ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.020     ; 3.063      ;
; -2.050 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.131      ;
; -2.050 ; lpm_dff:A_REG|dffs[15]        ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.093      ;
; -2.044 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[26]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.104      ;
; -2.027 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.074      ;
; -2.026 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 3.104      ;
; -2.025 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.088      ;
; -2.023 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.098      ;
; -2.020 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 3.034      ;
; -2.019 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 3.064      ;
; -2.018 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a33~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.054      ;
; -2.017 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.092      ;
; -2.014 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[3]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.035      ; 3.081      ;
; -2.013 ; lpm_dff:B_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.048      ;
; -2.013 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.076      ;
; -2.012 ; lpm_dff:B_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 3.078      ;
; -2.007 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a60~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 3.053      ;
; -2.000 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a143~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.055      ;
; -2.000 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.047      ;
; -1.999 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 3.077      ;
; -1.998 ; lpm_dff:B_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.070      ;
; -1.998 ; lpm_dff:A_REG|dffs[12]        ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.073      ;
; -1.995 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.050      ;
; -1.995 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 3.074      ;
; -1.995 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.067      ;
; -1.994 ; lpm_dff:B_REG|dffs[6]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.063      ;
; -1.993 ; lpm_dff:A_REG|dffs[8]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.056      ;
; -1.993 ; lpm_dff:A_REG|dffs[15]        ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 3.033      ;
; -1.990 ; lpm_dff:B_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.062      ;
; -1.990 ; lpm_dff:B_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.079      ;
; -1.990 ; lpm_dff:A_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.071      ;
; -1.990 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.037      ;
; -1.989 ; lpm_dff:A_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 3.067      ;
; -1.987 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.059      ;
; -1.987 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.076      ;
; -1.986 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[24]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 3.040      ;
; -1.986 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 3.037      ;
; -1.984 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.047      ;
; -1.980 ; lpm_dff:B_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.049      ; 3.061      ;
; -1.978 ; lpm_dff:A_REG|dffs[6]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.053      ;
; -1.974 ; PC:inst2|lpm_dff:inst|dffs[5] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a70~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 3.036      ;
; -1.974 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 3.025      ;
; -1.973 ; lpm_dff:A_REG|dffs[9]         ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 3.042      ;
; -1.971 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[13]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.031      ;
; -1.969 ; lpm_dff:A_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.044      ;
; -1.969 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[13]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.041      ;
; -1.969 ; lpm_dff:B_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 3.046      ;
; -1.964 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[10]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.012     ; 2.984      ;
; -1.962 ; lpm_dff:B_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.010      ; 3.004      ;
; -1.959 ; lpm_dff:A_REG|dffs[12]        ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.022      ;
; -1.959 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[13]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.019      ;
; -1.957 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 2.998      ;
; -1.957 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.046      ;
; -1.956 ; lpm_dff:A_REG|dffs[5]         ; lpm_dff:ALU_OUT|dffs[4]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.028      ;
; -1.956 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 2.999      ;
; -1.956 ; lpm_dff:B_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.035      ; 3.023      ;
; -1.956 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[14]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 3.033      ;
; -1.955 ; lpm_dff:B_REG|dffs[4]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.018      ;
; -1.954 ; lpm_dff:A_REG|dffs[15]        ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 2.982      ;
; -1.954 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[14]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.043      ;
; -1.953 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[12]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 3.019      ;
; -1.951 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.011      ;
; -1.949 ; lpm_dff:B_REG|dffs[0]         ; lpm_dff:ALU_OUT|dffs[28]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.009      ;
; -1.948 ; lpm_dff:A_REG|dffs[3]         ; lpm_dff:ALU_OUT|dffs[26]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 3.008      ;
; -1.946 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[26]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.018      ;
; -1.945 ; lpm_dff:A_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[31]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.034      ;
; -1.944 ; lpm_dff:A_REG|dffs[12]        ; lpm_dff:ALU_OUT|dffs[13]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.016      ;
; -1.944 ; lpm_dff:B_REG|dffs[2]         ; lpm_dff:ALU_OUT|dffs[14]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 3.021      ;
; -1.942 ; lpm_dff:B_REG|dffs[1]         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.017      ;
; -1.941 ; lpm_dff:A_REG|dffs[7]         ; lpm_dff:ALU_OUT|dffs[13]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 2.993      ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.208 ; 2.208 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.171 ; -0.171 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 7.949 ; 7.949 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 7.671 ; 7.671 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 7.015 ; 7.015 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 6.820 ; 6.820 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 7.459 ; 7.459 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 6.744 ; 6.744 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 7.079 ; 7.079 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 6.854 ; 6.854 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 6.600 ; 6.600 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 7.172 ; 7.172 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 6.671 ; 6.671 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 7.338 ; 7.338 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 6.970 ; 6.970 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 7.058 ; 7.058 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 6.718 ; 6.718 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 7.134 ; 7.134 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 7.949 ; 7.949 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 7.432 ; 7.432 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 7.587 ; 7.587 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 6.729 ; 6.729 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 6.682 ; 6.682 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 7.223 ; 7.223 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 7.183 ; 7.183 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 7.075 ; 7.075 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 7.609 ; 7.609 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 7.047 ; 7.047 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 7.261 ; 7.261 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 6.986 ; 6.986 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 6.757 ; 6.757 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 7.292 ; 7.292 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 6.729 ; 6.729 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 7.089 ; 7.089 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 7.478 ; 7.478 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 7.159 ; 7.159 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 6.705 ; 6.705 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 6.986 ; 6.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 6.220 ; 6.220 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 6.946 ; 6.946 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 7.478 ; 7.478 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 7.007 ; 7.007 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 6.525 ; 6.525 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 6.575 ; 6.575 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 7.332 ; 7.332 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 6.908 ; 6.908 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 7.226 ; 7.226 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 7.433 ; 7.433 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 6.352 ; 6.352 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 7.107 ; 7.107 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 6.719 ; 6.719 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 6.256 ; 6.256 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 6.792 ; 6.792 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 6.644 ; 6.644 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 6.215 ; 6.215 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 6.421 ; 6.421 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 6.356 ; 6.356 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 6.831 ; 6.831 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 6.892 ; 6.892 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 6.584 ; 6.584 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 7.380 ; 7.380 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 7.234 ; 7.234 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 7.169 ; 7.169 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 6.946 ; 6.946 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 6.831 ; 6.831 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 6.221 ; 6.221 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 6.849 ; 6.849 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 5.765 ; 5.765 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 7.482 ; 7.482 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 5.376 ; 5.376 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 5.777 ; 5.777 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 4.760 ; 4.760 ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 4.801 ; 4.801 ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 4.415 ; 4.415 ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 4.523 ; 4.523 ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 4.933 ; 4.933 ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 4.531 ; 4.531 ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 4.378 ; 4.378 ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 4.413 ; 4.413 ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 4.614 ; 4.614 ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 5.777 ; 5.777 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 4.518 ; 4.518 ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 5.137 ; 5.137 ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 4.348 ; 4.348 ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 5.319 ; 5.319 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 7.202 ; 7.202 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 5.561 ; 5.561 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 5.413 ; 5.413 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 5.424 ; 5.424 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 5.189 ; 5.189 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 5.199 ; 5.199 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 4.965 ; 4.965 ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 5.201 ; 5.201 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 5.561 ; 5.561 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 4.548 ; 4.548 ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 4.214 ; 4.214 ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 4.222 ; 4.222 ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 4.554 ; 4.554 ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 4.492 ; 4.492 ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 4.523 ; 4.523 ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 4.584 ; 4.584 ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 4.331 ; 4.331 ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 4.622 ; 4.622 ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 4.538 ; 4.538 ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 4.357 ; 4.357 ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 4.795 ; 4.795 ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 4.480 ; 4.480 ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 4.592 ; 4.592 ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 4.582 ; 4.582 ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 7.592 ; 7.592 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 6.158 ; 6.158 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 6.076 ; 6.076 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 5.594 ; 5.594 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 5.784 ; 5.784 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 5.860 ; 5.860 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 5.441 ; 5.441 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 5.690 ; 5.690 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 5.838 ; 5.838 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 5.727 ; 5.727 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 5.305 ; 5.305 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 5.450 ; 5.450 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 5.916 ; 5.916 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 5.894 ; 5.894 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 6.034 ; 6.034 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 5.190 ; 5.190 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 6.158 ; 6.158 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 5.998 ; 5.998 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 5.627 ; 5.627 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 5.898 ; 5.898 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 5.139 ; 5.139 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 6.115 ; 6.115 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 9.531 ; 9.531 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 5.236 ; 5.236 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 6.431 ; 6.431 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 5.692 ; 5.692 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 5.311 ; 5.311 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 6.083 ; 6.083 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 5.404 ; 5.404 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 5.292 ; 5.292 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 5.964 ; 5.964 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 5.806 ; 5.806 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 5.395 ; 5.395 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 5.583 ; 5.583 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 6.478 ; 6.478 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 6.032 ; 6.032 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 6.011 ; 6.011 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 5.419 ; 5.419 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 5.236 ; 5.236 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 5.695 ; 5.695 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 5.807 ; 5.807 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 5.789 ; 5.789 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 6.337 ; 6.337 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 5.785 ; 5.785 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 5.863 ; 5.863 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 6.039 ; 6.039 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 5.467 ; 5.467 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 4.861 ; 4.861 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 5.639 ; 5.639 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 5.563 ; 5.563 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 5.591 ; 5.591 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 4.931 ; 4.931 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 5.226 ; 5.226 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 5.619 ; 5.619 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 5.162 ; 5.162 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 5.021 ; 5.021 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 5.596 ; 5.596 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 5.664 ; 5.664 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 5.992 ; 5.992 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 4.986 ; 4.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 5.214 ; 5.214 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 5.139 ; 5.139 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 4.952 ; 4.952 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 4.983 ; 4.983 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 5.220 ; 5.220 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 5.607 ; 5.607 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 5.155 ; 5.155 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 6.011 ; 6.011 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 5.685 ; 5.685 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 5.636 ; 5.636 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 4.861 ; 4.861 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 5.481 ; 5.481 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 5.660 ; 5.660 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 5.231 ; 5.231 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 4.760 ; 4.760 ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 4.801 ; 4.801 ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 4.415 ; 4.415 ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 4.523 ; 4.523 ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 4.933 ; 4.933 ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 4.531 ; 4.531 ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 4.378 ; 4.378 ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 4.413 ; 4.413 ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 4.614 ; 4.614 ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 5.777 ; 5.777 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 4.518 ; 4.518 ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 5.137 ; 5.137 ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 4.348 ; 4.348 ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 5.144 ; 5.144 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 4.214 ; 4.214 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 5.413 ; 5.413 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 5.424 ; 5.424 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 5.189 ; 5.189 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 5.199 ; 5.199 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 4.965 ; 4.965 ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 5.201 ; 5.201 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 5.561 ; 5.561 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 4.548 ; 4.548 ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 4.214 ; 4.214 ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 4.222 ; 4.222 ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 4.554 ; 4.554 ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 4.492 ; 4.492 ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 4.523 ; 4.523 ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 4.584 ; 4.584 ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 4.331 ; 4.331 ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 4.622 ; 4.622 ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 4.538 ; 4.538 ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 4.357 ; 4.357 ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 4.795 ; 4.795 ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 4.480 ; 4.480 ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 4.592 ; 4.592 ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 4.582 ; 4.582 ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 4.363 ; 4.363 ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 5.554 ; 5.554 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 5.275 ; 5.275 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 5.185 ; 5.185 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 5.427 ; 5.427 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 5.165 ; 5.165 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 5.249 ; 5.249 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 4.972 ; 4.972 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 5.122 ; 5.122 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 4.805 ; 4.805 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 4.712 ; 4.712 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 5.026 ; 5.026 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 5.039 ; 5.039 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 5.304 ; 5.304 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 5.376 ; 5.376 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 5.422 ; 5.422 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 5.358 ; 5.358 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 4.660 ; 4.660 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 5.384 ; 5.384 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 5.113 ; 5.113 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 5.375 ; 5.375 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 4.644 ; 4.644 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 5.319 ; 5.319 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 6.060 ; 6.060 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 4.606 ; 4.606 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 4.606 ; 4.606 ;    ;
+------------+---------------+----+-------+-------+----+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.848     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -5.848     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -10918.965 ; 0.0   ; 0.0      ; 0.0     ; -7067.06            ;
;  CLOCK           ; -10918.965 ; 0.000 ; N/A      ; N/A     ; -7067.060           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.090 ; 5.090 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.171 ; -0.171 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 15.466 ; 15.466 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 15.208 ; 15.208 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 13.571 ; 13.571 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 13.374 ; 13.374 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 13.216 ; 13.216 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 13.989 ; 13.989 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 13.577 ; 13.577 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 12.994 ; 12.994 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 14.001 ; 14.001 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 13.116 ; 13.116 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 14.662 ; 14.662 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 13.527 ; 13.527 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 14.032 ; 14.032 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 13.203 ; 13.203 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 14.180 ; 14.180 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 15.466 ; 15.466 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 14.654 ; 14.654 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 15.062 ; 15.062 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 13.319 ; 13.319 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 13.147 ; 13.147 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 14.234 ; 14.234 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 14.030 ; 14.030 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 14.014 ; 14.014 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 14.059 ; 14.059 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 14.537 ; 14.537 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 13.664 ; 13.664 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 13.862 ; 13.862 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 14.445 ; 14.445 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 13.386 ; 13.386 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 13.952 ; 13.952 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 14.687 ; 14.687 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 14.073 ; 14.073 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 13.311 ; 13.311 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 13.609 ; 13.609 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 12.182 ; 12.182 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 13.683 ; 13.683 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 14.687 ; 14.687 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 13.554 ; 13.554 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 12.614 ; 12.614 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 12.860 ; 12.860 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 14.458 ; 14.458 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 13.329 ; 13.329 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 14.444 ; 14.444 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 14.654 ; 14.654 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 12.354 ; 12.354 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 14.202 ; 14.202 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 13.048 ; 13.048 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 12.406 ; 12.406 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 13.074 ; 13.074 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 12.118 ; 12.118 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 12.568 ; 12.568 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 12.334 ; 12.334 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 13.405 ; 13.405 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 12.939 ; 12.939 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 14.600 ; 14.600 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 14.332 ; 14.332 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 14.011 ; 14.011 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 13.596 ; 13.596 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 13.445 ; 13.445 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 12.107 ; 12.107 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 13.673 ; 13.673 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 10.702 ; 10.702 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 14.473 ; 14.473 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 10.016 ; 10.016 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 10.753 ; 10.753 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 8.684  ; 8.684  ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 8.911  ; 8.911  ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 7.864  ; 7.864  ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 8.136  ; 8.136  ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 9.091  ; 9.091  ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 8.122  ; 8.122  ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 7.917  ; 7.917  ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 7.948  ; 7.948  ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 8.218  ; 8.218  ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 7.924  ; 7.924  ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 7.992  ; 7.992  ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 8.113  ; 8.113  ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 8.237  ; 8.237  ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 7.445  ; 7.445  ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 10.753 ; 10.753 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 8.662  ; 8.662  ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 8.133  ; 8.133  ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 7.870  ; 7.870  ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 10.041 ; 10.041 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 13.718 ; 13.718 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 10.113 ; 10.113 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 9.721  ; 9.721  ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 9.711  ; 9.711  ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 9.166  ; 9.166  ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 9.185  ; 9.185  ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 8.379  ; 8.379  ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 8.706  ; 8.706  ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 8.790  ; 8.790  ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 9.318  ; 9.318  ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 10.113 ; 10.113 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 9.394  ; 9.394  ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 9.432  ; 9.432  ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 8.193  ; 8.193  ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 7.403  ; 7.403  ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 7.414  ; 7.414  ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 8.093  ; 8.093  ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 8.060  ; 8.060  ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 8.115  ; 8.115  ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 8.278  ; 8.278  ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 8.325  ; 8.325  ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 7.779  ; 7.779  ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 8.653  ; 8.653  ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 8.047  ; 8.047  ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 8.294  ; 8.294  ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 8.526  ; 8.526  ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 8.211  ; 8.211  ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 8.094  ; 8.094  ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 8.085  ; 8.085  ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 15.049 ; 15.049 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 11.694 ; 11.694 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 11.580 ; 11.580 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 10.565 ; 10.565 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 10.377 ; 10.377 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 11.011 ; 11.011 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 10.906 ; 10.906 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 11.451 ; 11.451 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 11.083 ; 11.083 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 11.049 ; 11.049 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 10.370 ; 10.370 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 10.769 ; 10.769 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 10.954 ; 10.954 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 10.675 ; 10.675 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 10.244 ; 10.244 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 10.470 ; 10.470 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 11.200 ; 11.200 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 11.153 ; 11.153 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 11.447 ; 11.447 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 11.012 ; 11.012 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 9.651  ; 9.651  ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 10.200 ; 10.200 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 11.694 ; 11.694 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 11.413 ; 11.413 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 11.148 ; 11.148 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 11.156 ; 11.156 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 9.459  ; 9.459  ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 11.616 ; 11.616 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 10.448 ; 10.448 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 18.985 ; 18.985 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 5.236 ; 5.236 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 6.431 ; 6.431 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 5.692 ; 5.692 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 5.311 ; 5.311 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 6.083 ; 6.083 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 5.404 ; 5.404 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 5.292 ; 5.292 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 5.964 ; 5.964 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 5.806 ; 5.806 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 5.395 ; 5.395 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 5.583 ; 5.583 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 6.478 ; 6.478 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 6.032 ; 6.032 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 6.011 ; 6.011 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 5.419 ; 5.419 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 5.236 ; 5.236 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 5.695 ; 5.695 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 5.807 ; 5.807 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 5.789 ; 5.789 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 6.337 ; 6.337 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 5.785 ; 5.785 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 5.863 ; 5.863 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 6.039 ; 6.039 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 5.467 ; 5.467 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 4.861 ; 4.861 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 5.639 ; 5.639 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 5.563 ; 5.563 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 5.591 ; 5.591 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 4.931 ; 4.931 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 5.226 ; 5.226 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 5.619 ; 5.619 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 5.162 ; 5.162 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 5.021 ; 5.021 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 5.596 ; 5.596 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 5.664 ; 5.664 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 5.992 ; 5.992 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 4.986 ; 4.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 5.214 ; 5.214 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 5.139 ; 5.139 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 4.952 ; 4.952 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 4.983 ; 4.983 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 5.220 ; 5.220 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 5.607 ; 5.607 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 5.155 ; 5.155 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 6.011 ; 6.011 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 5.685 ; 5.685 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 5.636 ; 5.636 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 4.861 ; 4.861 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 5.481 ; 5.481 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 5.660 ; 5.660 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 5.231 ; 5.231 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 4.760 ; 4.760 ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 4.801 ; 4.801 ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 4.415 ; 4.415 ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 4.523 ; 4.523 ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 4.933 ; 4.933 ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 4.531 ; 4.531 ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 4.378 ; 4.378 ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 4.413 ; 4.413 ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 4.614 ; 4.614 ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 5.777 ; 5.777 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 4.518 ; 4.518 ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 5.137 ; 5.137 ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 4.348 ; 4.348 ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 5.144 ; 5.144 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 4.214 ; 4.214 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 5.413 ; 5.413 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 5.424 ; 5.424 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 5.189 ; 5.189 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 5.199 ; 5.199 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 4.965 ; 4.965 ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 5.201 ; 5.201 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 5.561 ; 5.561 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 4.548 ; 4.548 ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 4.214 ; 4.214 ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 4.222 ; 4.222 ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 4.554 ; 4.554 ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 4.492 ; 4.492 ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 4.523 ; 4.523 ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 4.584 ; 4.584 ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 4.331 ; 4.331 ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 4.622 ; 4.622 ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 4.538 ; 4.538 ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 4.357 ; 4.357 ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 4.795 ; 4.795 ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 4.480 ; 4.480 ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 4.592 ; 4.592 ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 4.582 ; 4.582 ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 4.363 ; 4.363 ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 5.554 ; 5.554 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 5.275 ; 5.275 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 5.185 ; 5.185 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 5.427 ; 5.427 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 5.165 ; 5.165 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 5.249 ; 5.249 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 4.972 ; 4.972 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 5.122 ; 5.122 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 4.805 ; 4.805 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 4.712 ; 4.712 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 5.026 ; 5.026 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 5.039 ; 5.039 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 5.304 ; 5.304 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 5.376 ; 5.376 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 5.422 ; 5.422 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 5.358 ; 5.358 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 4.383 ; 4.383 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 4.660 ; 4.660 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 5.384 ; 5.384 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 5.113 ; 5.113 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 5.375 ; 5.375 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 4.644 ; 4.644 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 5.319 ; 5.319 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 6.060 ; 6.060 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 8.889 ; 8.889 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 4.606 ; 4.606 ;    ;
+------------+---------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 37404    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 37404    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1045  ; 1045 ;
; Unconstrained Output Ports      ; 154   ; 154  ;
; Unconstrained Output Port Paths ; 2880  ; 2880 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 21 20:23:43 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.848    -10918.965 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.239     -3740.519 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4612 megabytes
    Info: Processing ended: Tue Jul 21 20:23:45 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


