# Try
Try do it
高速总线抖动容限测试原理
高速数字系统会采用源同步（Source Synchronous）、共同时钟（Common Mode Clock）、或异步（Asynchronous）的时钟架构。系统的误码来自于系统中存在的众多因素，比如信号幅度，信噪比，接收灵敏度，传输速率，抖动，信号编码方式、调制机制、传输波长、码间干扰、串扰、硬件错误等等。这也是测试接收容限的目的，在量化的抖动、干扰等压力条件，测试接收端的误码能力，保证系统接收端的性能。
高速数字接口芯片的发射端和接收端的架构，为了降低高速系统的误码率，芯片往往会在Tx发射器内部做均衡（De-Emphasis，去加重）处理，通过互联链路后，接收端芯片通过放大器，均衡器（CTLE和DFE）改善信号信噪比，通过PLL（CDR）从数据中恢复时钟，以恢复出来的时钟来采样锁存信号，到内部的串并转换后，再进入到内部解码逻辑。通常来说，在接收端芯片内部，由于考虑到接收容限的测试，往往在接收端内部需要设计有Loopback（环回）通道，在Loopback模式下，将信号输入到Rx内部之后再环回到Tx引脚，接入误码仪的ED，误码仪通过CDR部件恢复时钟，采样信号及检测误码。当然也有些芯片只是单向接收没有环回通道，比如HDMI、Display Port或者MIPI总线，这种情况下，往往芯片内部需要需要设计Error Counter（误码计数器）或者特殊方式（如MIPI的PPI总线）将信号引出，通过误码计数器进行误码统计，误码仪的测试方案如果需要在线测试，需要有方案能够访问和读取芯片内部误码计数器。
接收容限的测试是为了反映在真实环境中可能存在的各种恶化条件，比如在存在随机抖动、周期性抖动、ISI（码间干扰）、噪声、串扰、频偏、扩频时钟等等条件下，被测件Rx能否满足一定的误码率（比如 10-12）水平的要求。
