Fitter report for cpu
Mon May 23 21:04:07 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon May 23 21:04:07 2016      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; cpu                                        ;
; Top-level Entity Name              ; piplelinedcpu                              ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,395 / 33,216 ( 10 % )                    ;
;     Total combinational functions  ; 2,886 / 33,216 ( 9 % )                     ;
;     Dedicated logic registers      ; 1,306 / 33,216 ( 4 % )                     ;
; Total registers                    ; 1306                                       ;
; Total pins                         ; 224 / 475 ( 47 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 2,304 / 483,840 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                           ; Destination Port ; Destination Port Name ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pipeir:inst_reg|dffe32:instruction|q[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[18] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[19] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[20] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[21] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[22] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[23] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[24] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[25] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[26] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[27] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[28] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[29] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[30] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[31] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4463 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4463 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4460    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/npunchcpu/output_files/cpu.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,395 / 33,216 ( 10 % )   ;
;     -- Combinational with no register       ; 2089                      ;
;     -- Register only                        ; 509                       ;
;     -- Combinational with a register        ; 797                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2136                      ;
;     -- 3 input functions                    ; 544                       ;
;     -- <=2 input functions                  ; 206                       ;
;     -- Register only                        ; 509                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2647                      ;
;     -- arithmetic mode                      ; 239                       ;
;                                             ;                           ;
; Total registers*                            ; 1,306 / 34,593 ( 4 % )    ;
;     -- Dedicated logic registers            ; 1,306 / 33,216 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 237 / 2,076 ( 11 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 224 / 475 ( 47 % )        ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )            ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 2 / 105 ( 2 % )           ;
; Total block memory bits                     ; 2,304 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%              ;
; Peak interconnect usage (total/H/V)         ; 43% / 41% / 47%           ;
; Maximum fan-out                             ; 1765                      ;
; Highest non-global fan-out                  ; 1280                      ;
; Total fan-out                               ; 15451                     ;
; Average fan-out                             ; 3.31                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3395 / 33216 ( 10 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2089                  ; 0                              ;
;     -- Register only                        ; 509                   ; 0                              ;
;     -- Combinational with a register        ; 797                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2136                  ; 0                              ;
;     -- 3 input functions                    ; 544                   ; 0                              ;
;     -- <=2 input functions                  ; 206                   ; 0                              ;
;     -- Register only                        ; 509                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2647                  ; 0                              ;
;     -- arithmetic mode                      ; 239                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1306                  ; 0                              ;
;     -- Dedicated logic registers            ; 1306 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 237 / 2076 ( 11 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 224                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 2304                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 16038                 ; 0                              ;
;     -- Registered Connections               ; 5219                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 12                    ; 0                              ;
;     -- Output Ports                         ; 212                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; cpu_clock ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus1[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus1[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus1[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus1[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus1[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus2[0]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus2[1]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus2[2]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus2[3]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; plus2[4]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetn    ; V2    ; 1        ; 0            ; 12           ; 3           ; 1280                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ealu[0]       ; AA10  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[10]      ; AE6   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[11]      ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[12]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[13]      ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[14]      ; T21   ; 6        ; 65           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[15]      ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[16]      ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[18]      ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[19]      ; J2    ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[1]       ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[20]      ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[21]      ; P23   ; 6        ; 65           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[22]      ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[23]      ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[24]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[25]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[26]      ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[27]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[28]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[29]      ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[2]       ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[30]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[31]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[3]       ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[4]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[5]       ; AE8   ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[6]       ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[7]       ; Y11   ; 8        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[8]       ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ealu[9]       ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[0]       ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[10]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[11]      ; AC10  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[12]      ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[13]      ; V1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[14]      ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[15]      ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[16]      ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[17]      ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[18]      ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[19]      ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[1]       ; T7    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[20]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[21]      ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[22]      ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[23]      ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[24]      ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[25]      ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[26]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[27]      ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[28]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[29]      ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[2]       ; U10   ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[30]      ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[31]      ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[3]       ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[4]       ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[5]       ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[6]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[7]       ; W12   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[8]       ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst[9]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcd[0]        ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[1]        ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[2]        ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[3]        ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[4]        ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[5]        ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[6]        ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[7]        ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[8]        ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd[9]        ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; malu[0]       ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[10]      ; AB10  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[11]      ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[12]      ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[13]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[14]      ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[15]      ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[16]      ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[17]      ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[18]      ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[19]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[1]       ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[20]      ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[21]      ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[22]      ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[23]      ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[24]      ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[25]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[26]      ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[27]      ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[28]      ; K26   ; 5        ; 65           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[29]      ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[2]       ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[30]      ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[31]      ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[3]       ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[4]       ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[5]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[6]       ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[7]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[8]       ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; malu[9]       ; U3    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[0]         ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[10]        ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[11]        ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[12]        ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[13]        ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[14]        ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[15]        ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[16]        ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[17]        ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[18]        ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[19]        ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[1]         ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[20]        ; G17   ; 4        ; 48           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[21]        ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[22]        ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[23]        ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[24]        ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[25]        ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[26]        ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[27]        ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[28]        ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[29]        ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[2]         ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[30]        ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[31]        ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[3]         ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[4]         ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[5]         ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[6]         ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[7]         ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[8]         ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[9]         ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; plus1_high[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_high[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_high[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_high[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_high[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_high[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_high[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[0]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[1]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[2]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[3]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[4]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[5]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus1_low[6]  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_high[6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[0]  ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[1]  ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[2]  ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[3]  ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[4]  ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[5]  ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; plus2_low[6]  ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_high[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[0]  ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[1]  ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[2]  ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[3]  ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[4]  ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[5]  ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; total_low[6]  ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; walu[0]       ; W11   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[10]      ; AA9   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[11]      ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[12]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[13]      ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[14]      ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[15]      ; A18   ; 4        ; 46           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[16]      ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[17]      ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[18]      ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[19]      ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[1]       ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[20]      ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[21]      ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[22]      ; C17   ; 4        ; 46           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[23]      ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[24]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[25]      ; B18   ; 4        ; 46           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[26]      ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[27]      ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[28]      ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[29]      ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[2]       ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[30]      ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[31]      ; H17   ; 4        ; 48           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[3]       ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[4]       ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[5]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[6]       ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[7]       ; AA11  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[8]       ; U4    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; walu[9]       ; N23   ; 5        ; 65           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 35 / 64 ( 55 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 59 ( 34 % ) ; 3.3V          ; --           ;
; 3        ; 33 / 56 ( 59 % ) ; 3.3V          ; --           ;
; 4        ; 30 / 58 ( 52 % ) ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 29 / 59 ( 49 % ) ; 3.3V          ; --           ;
; 7        ; 38 / 58 ( 66 % ) ; 3.3V          ; --           ;
; 8        ; 36 / 56 ( 64 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; ealu[27]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; ealu[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; inst[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; plus2[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; pc[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; malu[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; walu[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; walu[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; ealu[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; walu[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; malu[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; walu[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; lcd[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; inst[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; walu[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; plus1_high[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; plus1_high[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; plus2_high[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; plus2_high[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; malu[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; plus1_low[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; inst[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; ealu[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; lcd[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; plus2_low[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; plus1_high[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; plus2_low[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; plus2_low[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; inst[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; inst[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; malu[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; plus1_low[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; plus2[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; malu[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; inst[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; inst[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; walu[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; walu[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; lcd[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; lcd[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; plus2_low[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; plus2_low[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; inst[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; plus1_low[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; ealu[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; plus2[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; walu[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; inst[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; walu[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; lcd[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; lcd[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; lcd[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; ealu[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; ealu[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; ealu[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; malu[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; malu[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; plus1_low[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; inst[28]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; inst[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; plus1[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; pc[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; inst[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; walu[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; pc[16]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; ealu[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; lcd[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; ealu[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; malu[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; inst[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; plus1_low[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; inst[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; plus1[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; malu[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; malu[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; ealu[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; lcd[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; pc[29]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; malu[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; pc[27]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; pc[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; ealu[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; plus2[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; malu[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; walu[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; malu[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; walu[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; walu[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; malu[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; pc[31]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; walu[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; pc[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; ealu[28]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; plus2[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; ealu[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; walu[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; walu[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; pc[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; walu[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; malu[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; malu[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; ealu[30]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; pc[19]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; malu[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; inst[21]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; malu[30]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; ealu[31]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; inst[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; inst[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; ealu[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; pc[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; pc[24]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; walu[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; ealu[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; walu[28]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; ealu[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; ealu[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; ealu[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; pc[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; ealu[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; pc[25]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; malu[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; ealu[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; pc[20]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; pc[17]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; ealu[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; walu[27]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; walu[30]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; walu[31]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; malu[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; ealu[19]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; pc[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; pc[26]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; inst[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; inst[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; pc[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; pc[21]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; malu[28]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; pc[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; pc[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; malu[31]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; pc[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; inst[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; pc[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; ealu[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; pc[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; inst[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; ealu[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; pc[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; pc[22]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; ealu[26]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; cpu_clock                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; malu[12]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; walu[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; plus1[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; plus1[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; malu[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; walu[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; total_high[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; total_high[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; pc[30]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; ealu[21]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; malu[21]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; plus1[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; malu[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; total_high[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; total_high[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; total_high[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; total_low[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; total_low[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; malu[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; pc[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; walu[29]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; total_high[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; total_low[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; total_low[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; inst[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; inst[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; total_high[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; walu[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; ealu[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; total_low[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; total_low[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; malu[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 89         ; 1        ; walu[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 100        ; 1        ; inst[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 98         ; 1        ; ealu[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 99         ; 1        ; pc[14]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; total_low[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; inst[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; inst[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; plus2_high[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; inst[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; resetn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; inst[31]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; malu[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; inst[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; plus1_low[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; plus1_low[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; plus1_high[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; plus1_high[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; plus2_low[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; malu[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 96         ; 1        ; walu[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; pc[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 101        ; 1        ; inst[29]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; walu[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; inst[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; malu[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; walu[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; plus1_high[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; plus2_high[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; pc[23]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; ealu[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; inst[25]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; lcd[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; walu[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; malu[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; walu[21]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; plus1_high[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; plus2_high[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; plus2_low[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; plus2_high[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; plus2_high[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                               ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |piplelinedcpu                                  ; 3395 (3)    ; 1306 (3)                  ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 224  ; 0            ; 2089 (0)     ; 509 (0)           ; 797 (3)          ; |piplelinedcpu                                                                                                                    ;              ;
;    |mux2x32:wb_stage|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |piplelinedcpu|mux2x32:wb_stage                                                                                                   ;              ;
;    |pipedereg:de_reg|                           ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 94 (94)          ; |piplelinedcpu|pipedereg:de_reg                                                                                                   ;              ;
;    |pipeemreg:em_reg|                           ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 24 (24)          ; |piplelinedcpu|pipeemreg:em_reg                                                                                                   ;              ;
;    |pipeexe:exe_stage|                          ; 840 (35)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 765 (4)      ; 0 (0)             ; 75 (31)          ; |piplelinedcpu|pipeexe:exe_stage                                                                                                  ;              ;
;       |alu:al_unit|                             ; 461 (461)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 446 (446)    ; 0 (0)             ; 15 (15)          ; |piplelinedcpu|pipeexe:exe_stage|alu:al_unit                                                                                      ;              ;
;       |mux2x32:alu_ina|                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; |piplelinedcpu|pipeexe:exe_stage|mux2x32:alu_ina                                                                                  ;              ;
;       |mux2x32:alu_inb|                         ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 4 (4)            ; |piplelinedcpu|pipeexe:exe_stage|mux2x32:alu_inb                                                                                  ;              ;
;       |mux2x32:save_pc8|                        ; 278 (278)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (257)    ; 0 (0)             ; 21 (21)          ; |piplelinedcpu|pipeexe:exe_stage|mux2x32:save_pc8                                                                                 ;              ;
;    |pipeid:id_stage|                            ; 2017 (53)   ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 974 (52)     ; 421 (0)           ; 622 (1)          ; |piplelinedcpu|pipeid:id_stage                                                                                                    ;              ;
;       |mux2x5:des_reg_no|                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |piplelinedcpu|pipeid:id_stage|mux2x5:des_reg_no                                                                                  ;              ;
;       |mux4x32:alu_a|                           ; 717 (717)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 404 (404)    ; 0 (0)             ; 313 (313)        ; |piplelinedcpu|pipeid:id_stage|mux4x32:alu_a                                                                                      ;              ;
;       |mux4x32:alu_b|                           ; 708 (708)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 442 (442)    ; 0 (0)             ; 266 (266)        ; |piplelinedcpu|pipeid:id_stage|mux4x32:alu_b                                                                                      ;              ;
;       |pipeidcu:cu|                             ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 9 (9)            ; |piplelinedcpu|pipeid:id_stage|pipeidcu:cu                                                                                        ;              ;
;       |regfile:rf|                              ; 1023 (1023) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 421 (421)         ; 573 (573)        ; |piplelinedcpu|pipeid:id_stage|regfile:rf                                                                                         ;              ;
;    |pipeif:if_stage|                            ; 94 (30)     ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (2)       ; 0 (0)             ; 61 (28)          ; |piplelinedcpu|pipeif:if_stage                                                                                                    ;              ;
;       |mux4x32:next_pc|                         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 33 (33)          ; |piplelinedcpu|pipeif:if_stage|mux4x32:next_pc                                                                                    ;              ;
;       |pipeimem:inst_mem|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipeif:if_stage|pipeimem:inst_mem                                                                                  ;              ;
;          |lpm_rom_irom:irom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom                                                                ;              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component                                ;              ;
;                |altsyncram_qib1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated ;              ;
;    |pipeir:inst_reg|                            ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 30 (0)           ; |piplelinedcpu|pipeir:inst_reg                                                                                                    ;              ;
;       |dffe32:pc_plus4|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |piplelinedcpu|pipeir:inst_reg|dffe32:pc_plus4                                                                                    ;              ;
;    |pipemem:mem_stage|                          ; 340 (52)    ; 24 (24)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (22)     ; 3 (3)             ; 29 (21)          ; |piplelinedcpu|pipemem:mem_stage                                                                                                  ;              ;
;       |lpm_ram_dq_dram:dram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|lpm_ram_dq_dram:dram                                                                             ;              ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                             ;              ;
;             |altsyncram_62f1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated              ;              ;
;       |transform:plus1_show|                    ; 98 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (84)      ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:plus1_show                                                                             ;              ;
;          |sevenseg:show_num_high|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:plus1_show|sevenseg:show_num_high                                                      ;              ;
;          |sevenseg:show_num_low|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:plus1_show|sevenseg:show_num_low                                                       ;              ;
;       |transform:plus2_show|                    ; 98 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (84)      ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:plus2_show                                                                             ;              ;
;          |sevenseg:show_num_high|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:plus2_show|sevenseg:show_num_high                                                      ;              ;
;          |sevenseg:show_num_low|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:plus2_show|sevenseg:show_num_low                                                       ;              ;
;       |transform:total_show|                    ; 98 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (76)      ; 0 (0)             ; 8 (8)            ; |piplelinedcpu|pipemem:mem_stage|transform:total_show                                                                             ;              ;
;          |sevenseg:show_num_high|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:total_show|sevenseg:show_num_high                                                      ;              ;
;          |sevenseg:show_num_low|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piplelinedcpu|pipemem:mem_stage|transform:total_show|sevenseg:show_num_low                                                       ;              ;
;    |pipemwreg:mw_reg|                           ; 47 (47)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 22 (22)          ; |piplelinedcpu|pipemwreg:mw_reg                                                                                                   ;              ;
;    |pipepc:prog_cnt|                            ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |piplelinedcpu|pipepc:prog_cnt                                                                                                    ;              ;
;       |dffe32:program_counter|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |piplelinedcpu|pipepc:prog_cnt|dffe32:program_counter                                                                             ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; pc[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[14]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[15]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[16]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[17]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[18]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[19]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[20]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[21]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[22]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[23]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[24]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[25]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[26]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[27]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[28]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[29]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[30]        ; Output   ; --            ; --            ; --                    ; --  ;
; pc[31]        ; Output   ; --            ; --            ; --                    ; --  ;
; inst[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; inst[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; ealu[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; malu[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; malu[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; walu[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; walu[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[0] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[1] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[2] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[3] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[4] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[5] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_high[6] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[0] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[1] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[2] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[3] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[4] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[5] ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_high[6] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[0] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[1] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[2] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[3] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[4] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[5] ; Output   ; --            ; --            ; --                    ; --  ;
; total_high[6] ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus1_low[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; plus2_low[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; total_low[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; plus2[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; plus1[0]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; plus1[4]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; plus2[4]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; plus1[2]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; plus2[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; plus2[1]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; plus1[1]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; plus1[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; plus2[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; resetn        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_clock     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; plus2[0]                                                                                                                               ;                   ;         ;
; plus1[0]                                                                                                                               ;                   ;         ;
; plus1[4]                                                                                                                               ;                   ;         ;
; plus2[4]                                                                                                                               ;                   ;         ;
; plus1[2]                                                                                                                               ;                   ;         ;
; plus2[2]                                                                                                                               ;                   ;         ;
; plus2[1]                                                                                                                               ;                   ;         ;
; plus1[1]                                                                                                                               ;                   ;         ;
; plus1[3]                                                                                                                               ;                   ;         ;
; plus2[3]                                                                                                                               ;                   ;         ;
; resetn                                                                                                                                 ;                   ;         ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[0]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[1]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[2]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[3]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[4]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[5]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[6]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[7]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[8]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[9]                                                                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[10]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[11]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[12]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[13]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[14]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[15]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[16]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[17]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[18]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[19]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[20]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[21]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[22]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[23]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[24]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[25]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[26]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[27]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[28]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[29]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[30]                                                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[31]                                                                                    ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[0]                                                                                            ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][0]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][1]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][2]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][3]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][4]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][5]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][6]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][7]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][8]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][9]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][10]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][11]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][12]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][13]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][14]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][15]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][16]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][17]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][18]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][19]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][20]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][21]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][22]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][23]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][24]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][25]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][26]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][27]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][28]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][29]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][30]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][31]                                                                                     ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][31]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][0]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][1]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][2]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][3]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][4]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][5]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][6]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][7]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][8]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][9]                                                                                       ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][10]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][11]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][12]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][13]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][14]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][15]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][16]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][17]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][18]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][19]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][20]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][21]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][22]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][23]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][24]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][25]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][26]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][27]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][28]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][29]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][30]                                                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][31]                                                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[0]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[1]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[2]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[3]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[4]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[5]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[6]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[7]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[8]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[9]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[10]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[11]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[12]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[13]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[14]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[15]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[16]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[17]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[18]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[19]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[20]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[21]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[22]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[23]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[24]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[25]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[26]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[27]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[28]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[29]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[30]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4[31]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|ejal                                                                                                           ; 0                 ; 6       ;
;      - pipedereg:de_reg|eshift                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern[0]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern[1]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern[2]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern[3]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern[4]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[0]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[1]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[2]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[3]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[4]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[5]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[6]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[7]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[8]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[9]                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[10]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[11]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[12]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[13]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[14]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[15]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm[31]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[0]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[1]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[2]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[3]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[4]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[5]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[6]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[7]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[8]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[9]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[10]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[11]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[12]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[13]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[14]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[15]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[16]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[17]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[18]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[19]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[20]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[21]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[22]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[23]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[24]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[25]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[26]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[27]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[28]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[29]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[30]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb[31]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[0]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[1]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[2]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[3]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[4]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[5]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[6]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[7]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[8]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[9]                                                                                                          ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[10]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[11]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[12]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[13]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[14]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[15]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[16]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[17]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[18]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[19]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[20]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[21]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[22]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[23]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[24]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[25]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[26]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[27]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[28]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[29]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[30]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea[31]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuimm                                                                                                        ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[0]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[1]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[2]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[3]                                                                                                       ; 0                 ; 6       ;
;      - pipedereg:de_reg|em2reg                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ewreg                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[0]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[1]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[2]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[3]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[4]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn[0]                                                                                                         ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn[1]                                                                                                         ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn[2]                                                                                                         ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn[3]                                                                                                         ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn[4]                                                                                                         ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[0]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[1]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[2]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[3]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[4]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[5]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[6]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[7]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[8]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[9]                                                                                                        ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[10]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[11]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[12]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[13]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[14]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[15]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[16]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[17]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[18]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[19]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[20]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[21]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[22]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[23]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[24]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[25]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[26]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[27]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[28]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[29]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[30]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu[31]                                                                                                       ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mm2reg                                                                                                         ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mwreg                                                                                                          ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[0]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[1]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[2]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[3]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[4]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[5]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[6]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[7]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[8]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[9]                                                                                                        ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[10]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[11]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[12]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[13]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[14]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[15]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[16]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[17]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[18]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[19]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[20]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[21]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[22]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[23]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[24]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[25]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[26]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[27]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[28]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[29]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[30]                                                                                                       ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu[31]                                                                                                       ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[1]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[2]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[3]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[4]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[5]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[6]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[7]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[8]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[9]                                                                                            ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[10]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[11]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[12]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[13]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[14]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[15]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[16]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[17]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[18]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[19]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[20]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[21]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[22]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[23]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[24]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[25]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[26]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[27]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[28]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[29]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[30]                                                                                           ; 0                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[31]                                                                                           ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mwmem                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[5]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[6]                                                                                                          ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb[7]                                                                                                          ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[0]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wm2reg                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[2]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[1]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wwreg                                                                                                          ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[4]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[3]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[0]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[4]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[5]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[6]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[7]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[2]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[1]                                                                                                         ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[3]                                                                                                         ; 0                 ; 6       ;
;      - pipedereg:de_reg|ewmem                                                                                                          ; 0                 ; 6       ;
;      - pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; cpu_clock                                                                                                                              ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock                                         ; LCFF_X24_Y19_N13   ; 1280    ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; cpu_clock                                     ; PIN_N2             ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; memclock                                      ; LCFF_X24_Y19_N25   ; 26      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pipeid:id_stage|pipeidcu:cu|nostall~5         ; LCCOMB_X27_Y12_N2  ; 66      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~1         ; LCCOMB_X38_Y20_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~10        ; LCCOMB_X38_Y20_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~11        ; LCCOMB_X38_Y20_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~12        ; LCCOMB_X34_Y17_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~13        ; LCCOMB_X38_Y20_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~14        ; LCCOMB_X38_Y20_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~15        ; LCCOMB_X34_Y17_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~16        ; LCCOMB_X38_Y20_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~17        ; LCCOMB_X38_Y21_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~18        ; LCCOMB_X38_Y21_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~19        ; LCCOMB_X38_Y20_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~21        ; LCCOMB_X38_Y14_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~23        ; LCCOMB_X38_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~24        ; LCCOMB_X38_Y14_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~25        ; LCCOMB_X38_Y14_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~27        ; LCCOMB_X29_Y12_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~29        ; LCCOMB_X34_Y13_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~3         ; LCCOMB_X38_Y20_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~30        ; LCCOMB_X29_Y12_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~31        ; LCCOMB_X34_Y13_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~32        ; LCCOMB_X29_Y12_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~33        ; LCCOMB_X34_Y13_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~34        ; LCCOMB_X34_Y13_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~35        ; LCCOMB_X38_Y14_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~36        ; LCCOMB_X38_Y14_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~37        ; LCCOMB_X38_Y14_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~38        ; LCCOMB_X38_Y14_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~4         ; LCCOMB_X38_Y20_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~5         ; LCCOMB_X38_Y20_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~7         ; LCCOMB_X38_Y20_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~9         ; LCCOMB_X38_Y21_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|Decoder0~11                 ; LCCOMB_X24_Y19_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|Decoder0~12                 ; LCCOMB_X24_Y19_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|Decoder0~13                 ; LCCOMB_X25_Y19_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|comb~1                      ; LCCOMB_X25_Y19_N0  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; pipepc:prog_cnt|dffe32:program_counter|q[0]~0 ; LCCOMB_X30_Y17_N18 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; resetn                                        ; PIN_V2             ; 1280    ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+-----------+------------------+---------+----------------------+------------------+---------------------------+
; Name      ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+------------------+---------+----------------------+------------------+---------------------------+
; clock     ; LCFF_X24_Y19_N13 ; 1280    ; Global Clock         ; GCLK1            ; --                        ;
; cpu_clock ; PIN_N2           ; 3       ; Global Clock         ; GCLK2            ; --                        ;
; memclock  ; LCFF_X24_Y19_N25 ; 26      ; Global Clock         ; GCLK0            ; --                        ;
+-----------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; resetn                                             ; 1280    ;
; pipeir:inst_reg|dffe32:instruction|q[16]           ; 200     ;
; pipeir:inst_reg|dffe32:instruction|q[19]           ; 200     ;
; pipeir:inst_reg|dffe32:instruction|q[21]           ; 200     ;
; pipeir:inst_reg|dffe32:instruction|q[24]           ; 200     ;
; pipeir:inst_reg|dffe32:instruction|q[17]           ; 199     ;
; pipeir:inst_reg|dffe32:instruction|q[18]           ; 199     ;
; pipeir:inst_reg|dffe32:instruction|q[22]           ; 199     ;
; pipeir:inst_reg|dffe32:instruction|q[23]           ; 199     ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[1]~14          ; 101     ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[0]~0           ; 99      ;
; pipedereg:de_reg|eshift                            ; 84      ;
; pipedereg:de_reg|ealuimm                           ; 82      ;
; pipeid:id_stage|pipeidcu:cu|always0~8              ; 79      ;
; pipedereg:de_reg|eimm[31]                          ; 75      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[2]~13          ; 72      ;
; pipeid:id_stage|pipeidcu:cu|nostall~5              ; 66      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[3]~15          ; 61      ;
; pipedereg:de_reg|ealuc[0]                          ; 49      ;
; pipeid:id_stage|pipeidcu:cu|pcsource[0]~3          ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux27~17             ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux27~16             ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux27~13             ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux27~10             ; 48      ;
; pipeid:id_stage|pipeidcu:cu|pcsource[1]~0          ; 48      ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~3              ; 48      ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~2              ; 48      ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~1              ; 48      ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~0              ; 48      ;
; pipeid:id_stage|mux4x32:alu_a|Mux16~0              ; 47      ;
; pipedereg:de_reg|ejal                              ; 39      ;
; pipedereg:de_reg|ealuc[2]                          ; 39      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[31]~1          ; 37      ;
; pipedereg:de_reg|ealuc[1]                          ; 37      ;
; pipeid:id_stage|regfile:rf|Decoder0~38             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~37             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~36             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~35             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~34             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~33             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~32             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~31             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~30             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~29             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~27             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~25             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~24             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~23             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~21             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~19             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~18             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~17             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~16             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~15             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~14             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~13             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~12             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~11             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~10             ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~9              ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~7              ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~5              ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~4              ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~3              ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~1              ; 32      ;
; pipemwreg:mw_reg|wm2reg                            ; 32      ;
; mux2x32:wb_stage|y[31]~31                          ; 31      ;
; mux2x32:wb_stage|y[15]~30                          ; 31      ;
; mux2x32:wb_stage|y[30]~29                          ; 31      ;
; mux2x32:wb_stage|y[29]~28                          ; 31      ;
; mux2x32:wb_stage|y[28]~27                          ; 31      ;
; mux2x32:wb_stage|y[27]~26                          ; 31      ;
; mux2x32:wb_stage|y[26]~25                          ; 31      ;
; mux2x32:wb_stage|y[25]~24                          ; 31      ;
; mux2x32:wb_stage|y[24]~23                          ; 31      ;
; mux2x32:wb_stage|y[23]~22                          ; 31      ;
; mux2x32:wb_stage|y[22]~21                          ; 31      ;
; mux2x32:wb_stage|y[21]~20                          ; 31      ;
; mux2x32:wb_stage|y[20]~19                          ; 31      ;
; mux2x32:wb_stage|y[19]~18                          ; 31      ;
; mux2x32:wb_stage|y[3]~17                           ; 31      ;
; mux2x32:wb_stage|y[1]~16                           ; 31      ;
; mux2x32:wb_stage|y[18]~15                          ; 31      ;
; mux2x32:wb_stage|y[17]~14                          ; 31      ;
; mux2x32:wb_stage|y[16]~13                          ; 31      ;
; mux2x32:wb_stage|y[14]~12                          ; 31      ;
; mux2x32:wb_stage|y[13]~11                          ; 31      ;
; mux2x32:wb_stage|y[12]~10                          ; 31      ;
; mux2x32:wb_stage|y[2]~9                            ; 31      ;
; mux2x32:wb_stage|y[11]~8                           ; 31      ;
; mux2x32:wb_stage|y[10]~7                           ; 31      ;
; mux2x32:wb_stage|y[8]~6                            ; 31      ;
; mux2x32:wb_stage|y[9]~5                            ; 31      ;
; mux2x32:wb_stage|y[7]~4                            ; 31      ;
; mux2x32:wb_stage|y[6]~3                            ; 31      ;
; mux2x32:wb_stage|y[5]~2                            ; 31      ;
; mux2x32:wb_stage|y[4]~1                            ; 31      ;
; pipemwreg:mw_reg|wrn[1]                            ; 31      ;
; pipemwreg:mw_reg|wrn[2]                            ; 31      ;
; mux2x32:wb_stage|y[0]~0                            ; 31      ;
; pipeid:id_stage|mux4x32:alu_b|Mux30~0              ; 30      ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~0              ; 30      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~58         ; 28      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[31]~32         ; 28      ;
; pipeemreg:em_reg|malu[4]                           ; 21      ;
; pipeemreg:em_reg|malu[3]                           ; 21      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[4]~12          ; 21      ;
; pipedereg:de_reg|ealuc[3]                          ; 20      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~164       ; 18      ;
; pipedereg:de_reg|eb[31]                            ; 18      ;
; pipeemreg:em_reg|malu[7]                           ; 17      ;
; pipeid:id_stage|pipeidcu:cu|always0~3              ; 16      ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~134       ; 15      ;
; pipeid:id_stage|br_offset[18]~0                    ; 15      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[17]~175       ; 15      ;
; pipeexe:exe_stage|alu:al_unit|WideOr0~0            ; 15      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~25        ; 14      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~301       ; 13      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~300       ; 13      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~30         ; 13      ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~48       ; 13      ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~43       ; 13      ;
; pipeir:inst_reg|dffe32:instruction|q[1]            ; 13      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[14]~18         ; 12      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[15]~17         ; 12      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[0]~0           ; 12      ;
; pipeir:inst_reg|dffe32:instruction|q[29]           ; 12      ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~70         ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[1]~31          ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[6]~26          ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[7]~25          ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[8]~24          ; 11      ;
; pipeir:inst_reg|dffe32:instruction|q[26]           ; 11      ;
; pipeir:inst_reg|dffe32:instruction|q[0]            ; 11      ;
; pipeemreg:em_reg|malu[2]                           ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[2]~30          ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[3]~29          ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[4]~28          ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[5]~27          ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[9]~23          ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[10]~22         ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[11]~21         ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[12]~20         ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[13]~19         ; 10      ;
; pipedereg:de_reg|eb[30]                            ; 10      ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~14        ; 10      ;
; pipeir:inst_reg|dffe32:instruction|q[28]           ; 10      ;
; pipeir:inst_reg|dffe32:instruction|q[2]            ; 10      ;
; pipeexe:exe_stage|alu:al_unit|Mux15~15             ; 9       ;
; pipeid:id_stage|pipeidcu:cu|m2reg~0                ; 9       ;
; pipemem:mem_stage|transform:total_show|LessThan3~2 ; 9       ;
; pipemem:mem_stage|transform:total_show|LessThan2~2 ; 9       ;
; pipemem:mem_stage|transform:plus2_show|LessThan3~2 ; 9       ;
; pipemem:mem_stage|transform:plus2_show|LessThan2~2 ; 9       ;
; pipemem:mem_stage|transform:plus1_show|LessThan3~2 ; 9       ;
; pipemem:mem_stage|transform:plus1_show|LessThan2~2 ; 9       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~167       ; 9       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~35         ; 9       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~34         ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[16]~16         ; 9       ;
; pipeir:inst_reg|dffe32:instruction|q[31]           ; 9       ;
; pipemem:mem_stage|Decoder0~13                      ; 8       ;
; pipemem:mem_stage|Decoder0~12                      ; 8       ;
; pipemem:mem_stage|Decoder0~11                      ; 8       ;
; pipemem:mem_stage|transform:total_show|LessThan1~5 ; 8       ;
; pipemem:mem_stage|transform:total_show|LessThan0~4 ; 8       ;
; pipemem:mem_stage|transform:plus2_show|LessThan1~5 ; 8       ;
; pipemem:mem_stage|transform:plus2_show|LessThan0~4 ; 8       ;
; pipemem:mem_stage|transform:plus1_show|LessThan1~5 ; 8       ;
; pipemem:mem_stage|transform:plus1_show|LessThan0~4 ; 8       ;
; pipemwreg:mw_reg|wrn[0]                            ; 8       ;
; pipemwreg:mw_reg|wrn[3]                            ; 8       ;
; pipemwreg:mw_reg|wrn[4]                            ; 8       ;
; pipemwreg:mw_reg|wwreg                             ; 8       ;
; pipeid:id_stage|pipeidcu:cu|fwda[0]~0              ; 8       ;
; pipemem:mem_stage|lcdreg[3][0]                     ; 8       ;
; pipemem:mem_stage|lcdreg[2][0]                     ; 8       ;
; pipemem:mem_stage|lcdreg[1][0]                     ; 8       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[13]~102       ; 8       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~31         ; 8       ;
; pipedereg:de_reg|eb[18]                            ; 8       ;
; pipedereg:de_reg|eb[27]                            ; 8       ;
; pipedereg:de_reg|eb[28]                            ; 8       ;
; pipedereg:de_reg|eimm[9]                           ; 8       ;
; pipeir:inst_reg|dffe32:instruction|q[27]           ; 8       ;
; pipemem:mem_stage|transform:plus1_show|high[1]~10  ; 7       ;
; pipemem:mem_stage|transform:plus2_show|high[1]~10  ; 7       ;
; pipemem:mem_stage|transform:total_show|high[1]~10  ; 7       ;
; pipemem:mem_stage|transform:total_show|high[0]~8   ; 7       ;
; pipemem:mem_stage|transform:plus2_show|high[0]~8   ; 7       ;
; pipemem:mem_stage|transform:plus1_show|high[0]~8   ; 7       ;
; pipemem:mem_stage|transform:total_show|low[3]~2    ; 7       ;
; pipemem:mem_stage|transform:total_show|low[2]~1    ; 7       ;
; pipemem:mem_stage|transform:total_show|low[1]~0    ; 7       ;
; pipemem:mem_stage|transform:plus2_show|low[3]~2    ; 7       ;
; pipemem:mem_stage|transform:plus2_show|low[2]~1    ; 7       ;
; pipemem:mem_stage|transform:plus2_show|low[1]~0    ; 7       ;
; pipemem:mem_stage|transform:plus1_show|low[3]~2    ; 7       ;
; pipemem:mem_stage|transform:plus1_show|low[2]~1    ; 7       ;
; pipemem:mem_stage|transform:plus1_show|low[1]~0    ; 7       ;
; pipemem:mem_stage|transform:total_show|high[3]~7   ; 7       ;
; pipemem:mem_stage|transform:total_show|high[2]~6   ; 7       ;
; pipemem:mem_stage|transform:total_show|LessThan4~2 ; 7       ;
; pipemem:mem_stage|transform:plus2_show|high[3]~7   ; 7       ;
; pipemem:mem_stage|transform:plus2_show|high[2]~6   ; 7       ;
; pipemem:mem_stage|transform:plus2_show|LessThan4~2 ; 7       ;
; pipemem:mem_stage|transform:plus1_show|high[3]~7   ; 7       ;
; pipemem:mem_stage|transform:plus1_show|high[2]~6   ; 7       ;
; pipemem:mem_stage|transform:plus1_show|LessThan4~2 ; 7       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~169       ; 7       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~168       ; 7       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[17]~162       ; 7       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[13]~107       ; 7       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[13]~103       ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~25        ; 7       ;
; pipedereg:de_reg|eb[17]                            ; 7       ;
; pipedereg:de_reg|eb[19]                            ; 7       ;
; pipedereg:de_reg|eb[20]                            ; 7       ;
; pipedereg:de_reg|eb[22]                            ; 7       ;
; pipedereg:de_reg|eb[29]                            ; 7       ;
; pipedereg:de_reg|ea[3]                             ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~23        ; 7       ;
; pipeir:inst_reg|dffe32:instruction|q[20]           ; 7       ;
; pipeir:inst_reg|dffe32:instruction|q[25]           ; 7       ;
; pipeir:inst_reg|dffe32:instruction|q[3]            ; 7       ;
; pipeir:inst_reg|dffe32:instruction|q[5]            ; 7       ;
; pipeid:id_stage|pipeidcu:cu|regrt~0                ; 6       ;
; pipeid:id_stage|pipeidcu:cu|i_jr                   ; 6       ;
; pipemem:mem_stage|Equal0~1                         ; 6       ;
; pipemem:mem_stage|transform:total_show|LessThan5~1 ; 6       ;
; pipemem:mem_stage|transform:plus2_show|LessThan5~1 ; 6       ;
; pipemem:mem_stage|transform:plus1_show|LessThan5~1 ; 6       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[24]~233       ; 6       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[29]~160       ; 6       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~27       ; 6       ;
; pipedereg:de_reg|eb[21]                            ; 6       ;
; pipedereg:de_reg|eb[24]                            ; 6       ;
; pipedereg:de_reg|eb[25]                            ; 6       ;
; pipedereg:de_reg|eb[26]                            ; 6       ;
; pipeexe:exe_stage|alu:al_unit|Mux15~4              ; 6       ;
; pipedereg:de_reg|eimm[8]                           ; 6       ;
; pipeir:inst_reg|dffe32:instruction|q[15]           ; 6       ;
; pipeir:inst_reg|dffe32:instruction|q[30]           ; 6       ;
; pipemem:mem_stage|Decoder0~10                      ; 5       ;
; pipemem:mem_stage|isLcdreg                         ; 5       ;
; pipeemreg:em_reg|mb[4]                             ; 5       ;
; pipeemreg:em_reg|mb[3]                             ; 5       ;
; pipeemreg:em_reg|mb[2]                             ; 5       ;
; pipeemreg:em_reg|mb[1]                             ; 5       ;
; pipeemreg:em_reg|mb[0]                             ; 5       ;
; pipemem:mem_stage|transform:total_show|LessThan1~4 ; 5       ;
; pipemem:mem_stage|transform:total_show|LessThan0~2 ; 5       ;
; pipemem:mem_stage|transform:plus2_show|LessThan1~4 ; 5       ;
; pipemem:mem_stage|transform:plus2_show|LessThan0~2 ; 5       ;
; pipemem:mem_stage|transform:plus1_show|LessThan1~4 ; 5       ;
; pipemem:mem_stage|transform:plus1_show|LessThan0~2 ; 5       ;
; pipeemreg:em_reg|malu[6]                           ; 5       ;
; pipeemreg:em_reg|malu[5]                           ; 5       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[24]~241       ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~62       ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~26        ; 5       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[0]~24         ; 5       ;
; pipedereg:de_reg|eb[16]                            ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[18]~14         ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[20]~12         ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[21]~11         ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[22]~10         ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[23]~9          ; 5       ;
; pipedereg:de_reg|eb[23]                            ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[24]~8          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[26]~6          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[27]~5          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[28]~4          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[29]~3          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[30]~2          ; 5       ;
; pipedereg:de_reg|ea[2]                             ; 5       ;
; pipedereg:de_reg|eimm[10]                          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[30]~5          ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[31]~4          ; 5       ;
; pipeir:inst_reg|dffe32:instruction|q[11]           ; 5       ;
; pipeir:inst_reg|dffe32:instruction|q[12]           ; 5       ;
; pipeir:inst_reg|dffe32:instruction|q[13]           ; 5       ;
; pipeir:inst_reg|dffe32:instruction|q[14]           ; 5       ;
; pipeir:inst_reg|dffe32:instruction|q[4]            ; 5       ;
; pipeid:id_stage|regfile:rf|Decoder0~28             ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~22             ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~20             ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~8              ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~6              ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~2              ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~0              ; 4       ;
; pipeemreg:em_reg|mb[7]                             ; 4       ;
; pipeemreg:em_reg|mb[6]                             ; 4       ;
; pipeemreg:em_reg|mb[5]                             ; 4       ;
; pipeid:id_stage|pipeidcu:cu|shift~0                ; 4       ;
; pipeid:id_stage|pipeidcu:cu|comb~5                 ; 4       ;
; pipeid:id_stage|pipeidcu:cu|comb~4                 ; 4       ;
; pipeid:id_stage|pipeidcu:cu|i_addi~0               ; 4       ;
; pipeid:id_stage|pipeidcu:cu|comb~2                 ; 4       ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~23             ; 4       ;
; pipeid:id_stage|pipeidcu:cu|jal~0                  ; 4       ;
; pipeexe:exe_stage|ern[4]                           ; 4       ;
; pipeexe:exe_stage|ern[3]                           ; 4       ;
; pipemem:mem_stage|transform:total_show|high~3      ; 4       ;
; pipemem:mem_stage|transform:total_show|tmp~14      ; 4       ;
; pipemem:mem_stage|transform:total_show|tmp~13      ; 4       ;
; pipemem:mem_stage|transform:total_show|tmp~12      ; 4       ;
; pipemem:mem_stage|transform:total_show|LessThan3~0 ; 4       ;
; pipemem:mem_stage|transform:total_show|LessThan2~0 ; 4       ;
; pipemem:mem_stage|transform:total_show|LessThan1~2 ; 4       ;
; pipemem:mem_stage|transform:total_show|tmp~2       ; 4       ;
; pipemem:mem_stage|transform:total_show|tmp~1       ; 4       ;
; pipemem:mem_stage|transform:total_show|tmp~0       ; 4       ;
; pipemem:mem_stage|transform:total_show|LessThan0~3 ; 4       ;
; pipemem:mem_stage|lcdreg[3][7]                     ; 4       ;
; pipemem:mem_stage|lcdreg[3][6]                     ; 4       ;
; pipemem:mem_stage|lcdreg[3][5]                     ; 4       ;
; pipemem:mem_stage|lcdreg[3][2]                     ; 4       ;
; pipemem:mem_stage|lcdreg[3][1]                     ; 4       ;
; pipemem:mem_stage|lcdreg[3][3]                     ; 4       ;
; pipemem:mem_stage|transform:plus2_show|high~3      ; 4       ;
; pipemem:mem_stage|transform:plus2_show|tmp~14      ; 4       ;
; pipemem:mem_stage|transform:plus2_show|tmp~13      ; 4       ;
; pipemem:mem_stage|transform:plus2_show|tmp~12      ; 4       ;
; pipemem:mem_stage|transform:plus2_show|LessThan3~0 ; 4       ;
; pipemem:mem_stage|transform:plus2_show|LessThan2~0 ; 4       ;
; pipemem:mem_stage|transform:plus2_show|LessThan1~2 ; 4       ;
; pipemem:mem_stage|transform:plus2_show|tmp~2       ; 4       ;
; pipemem:mem_stage|transform:plus2_show|tmp~1       ; 4       ;
; pipemem:mem_stage|transform:plus2_show|tmp~0       ; 4       ;
; pipemem:mem_stage|transform:plus2_show|LessThan0~3 ; 4       ;
; pipemem:mem_stage|lcdreg[2][7]                     ; 4       ;
; pipemem:mem_stage|lcdreg[2][6]                     ; 4       ;
; pipemem:mem_stage|lcdreg[2][5]                     ; 4       ;
; pipemem:mem_stage|lcdreg[2][2]                     ; 4       ;
; pipemem:mem_stage|lcdreg[2][1]                     ; 4       ;
; pipemem:mem_stage|lcdreg[2][3]                     ; 4       ;
; pipemem:mem_stage|transform:plus1_show|high~3      ; 4       ;
; pipemem:mem_stage|transform:plus1_show|tmp~14      ; 4       ;
; pipemem:mem_stage|transform:plus1_show|tmp~13      ; 4       ;
; pipemem:mem_stage|transform:plus1_show|tmp~12      ; 4       ;
; pipemem:mem_stage|transform:plus1_show|LessThan3~0 ; 4       ;
; pipemem:mem_stage|transform:plus1_show|LessThan2~0 ; 4       ;
; pipemem:mem_stage|transform:plus1_show|LessThan1~2 ; 4       ;
; pipemem:mem_stage|transform:plus1_show|tmp~2       ; 4       ;
; pipemem:mem_stage|transform:plus1_show|tmp~1       ; 4       ;
; pipemem:mem_stage|transform:plus1_show|tmp~0       ; 4       ;
; pipemem:mem_stage|transform:plus1_show|LessThan0~3 ; 4       ;
; pipemem:mem_stage|lcdreg[1][7]                     ; 4       ;
; pipemem:mem_stage|lcdreg[1][6]                     ; 4       ;
; pipemem:mem_stage|lcdreg[1][5]                     ; 4       ;
; pipemem:mem_stage|lcdreg[1][2]                     ; 4       ;
; pipemem:mem_stage|lcdreg[1][1]                     ; 4       ;
; pipemem:mem_stage|lcdreg[1][3]                     ; 4       ;
; pipeemreg:em_reg|malu[31]                          ; 4       ;
; pipeemreg:em_reg|malu[30]                          ; 4       ;
; pipeemreg:em_reg|malu[29]                          ; 4       ;
; pipeemreg:em_reg|malu[28]                          ; 4       ;
; pipeemreg:em_reg|malu[27]                          ; 4       ;
; pipeemreg:em_reg|malu[26]                          ; 4       ;
; pipeemreg:em_reg|malu[25]                          ; 4       ;
; pipeemreg:em_reg|malu[24]                          ; 4       ;
; pipeemreg:em_reg|malu[23]                          ; 4       ;
; pipeemreg:em_reg|malu[22]                          ; 4       ;
; pipeemreg:em_reg|malu[21]                          ; 4       ;
; pipeemreg:em_reg|malu[20]                          ; 4       ;
; pipeemreg:em_reg|malu[19]                          ; 4       ;
; pipeemreg:em_reg|malu[18]                          ; 4       ;
; pipeemreg:em_reg|malu[17]                          ; 4       ;
; pipeemreg:em_reg|malu[16]                          ; 4       ;
; pipeemreg:em_reg|malu[14]                          ; 4       ;
; pipeemreg:em_reg|malu[13]                          ; 4       ;
; pipeemreg:em_reg|malu[12]                          ; 4       ;
; pipeemreg:em_reg|malu[11]                          ; 4       ;
; pipeemreg:em_reg|malu[10]                          ; 4       ;
; pipeemreg:em_reg|malu[9]                           ; 4       ;
; pipeemreg:em_reg|malu[8]                           ; 4       ;
; pipeemreg:em_reg|malu[1]                           ; 4       ;
; pipeemreg:em_reg|malu[0]                           ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[31]~293       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[30]~292       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[29]~291       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[28]~281       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[29]~270       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[27]~269       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[26]~260       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[25]~252       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[24]~243       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[24]~238       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[23]~232       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[22]~223       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[21]~214       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[20]~205       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~98        ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[19]~196       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[18]~187       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[17]~178       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[16]~161       ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[16]~22         ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[15]~21         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[14]~158       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[13]~150       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[12]~142       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[11]~134       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[10]~126       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[9]~118        ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[8]~110        ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[7]~97         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[6]~89         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[5]~81         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~73         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~69         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~66         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~65         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~62         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~61         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~60         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~59         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~56         ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~36        ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[4]~54         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[3]~53         ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~55       ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~44         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~42         ; 4       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~39         ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~42       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~38       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~29        ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~47       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~29       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~42       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~28       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~24       ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~23       ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[17]~15         ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[19]~13         ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_inb|y[25]~7          ; 4       ;
; pipedereg:de_reg|ea[4]                             ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~22        ; 4       ;
; pipedereg:de_reg|eimm[14]                          ; 4       ;
; pipedereg:de_reg|eimm[15]                          ; 4       ;
; pipedereg:de_reg|eimm[1]                           ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~21        ; 4       ;
; pipedereg:de_reg|eimm[2]                           ; 4       ;
; pipedereg:de_reg|eimm[3]                           ; 4       ;
; pipedereg:de_reg|ea[14]                            ; 4       ;
; pipedereg:de_reg|ea[10]                            ; 4       ;
; pipedereg:de_reg|ea[11]                            ; 4       ;
; pipedereg:de_reg|ea[12]                            ; 4       ;
; pipedereg:de_reg|ea[13]                            ; 4       ;
; pipedereg:de_reg|ea[24]                            ; 4       ;
; pipedereg:de_reg|eimm[11]                          ; 4       ;
; pipedereg:de_reg|eimm[12]                          ; 4       ;
; pipedereg:de_reg|eimm[13]                          ; 4       ;
; pipedereg:de_reg|eimm[0]                           ; 4       ;
; pipedereg:de_reg|eimm[6]                           ; 4       ;
; pipeir:inst_reg|dffe32:instruction|q[9]            ; 4       ;
; pipeir:inst_reg|dffe32:instruction|q[10]           ; 4       ;
; pipeir:inst_reg|dffe32:instruction|q[6]            ; 4       ;
; pipeir:inst_reg|dffe32:instruction|q[7]            ; 4       ;
; pipeir:inst_reg|dffe32:instruction|q[8]            ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~87       ; 3       ;
; cnt1                                               ; 3       ;
; pipeid:id_stage|regfile:rf|Decoder0~26             ; 3       ;
; pipemem:mem_stage|comb~0                           ; 3       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[31]              ; 3       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[30]              ; 3       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[29]              ; 3       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[28]              ; 3       ;
; pipeid:id_stage|pipeidcu:cu|i_rs~0                 ; 3       ;
; pipeid:id_stage|pipeidcu:cu|i_sw~0                 ; 3       ;
; pipeid:id_stage|pipeidcu:cu|comb~3                 ; 3       ;
; clock                                              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux0~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux16~22             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux1~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux2~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux3~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux4~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux5~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux6~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux7~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux8~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux9~21              ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux10~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux11~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux12~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~26             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux13~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux14~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux15~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux17~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux18~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux19~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux29~23             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux21~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux23~21             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux24~22             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux25~22             ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux26~22             ; 3       ;
; pipeid:id_stage|regfile:rf|Equal1~0                ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux27~23             ; 3       ;
; pipemem:mem_stage|Equal1~0                         ; 3       ;
; pipeid:id_stage|pipeidcu:cu|comb~1                 ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux31~21             ; 3       ;
; pipeid:id_stage|regfile:rf|Equal0~0                ; 3       ;
; pipeemreg:em_reg|mm2reg                            ; 3       ;
; pipedereg:de_reg|em2reg                            ; 3       ;
; pipeexe:exe_stage|ern[2]                           ; 3       ;
; pipeexe:exe_stage|ern[0]                           ; 3       ;
; pipeexe:exe_stage|ern[1]                           ; 3       ;
; pipeemreg:em_reg|mrn[4]                            ; 3       ;
; pipeemreg:em_reg|mrn[2]                            ; 3       ;
; pipeemreg:em_reg|mrn[3]                            ; 3       ;
; pipeemreg:em_reg|mrn[0]                            ; 3       ;
; pipeemreg:em_reg|mrn[1]                            ; 3       ;
; pipemem:mem_stage|transform:total_show|LessThan5~2 ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~11      ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~10      ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~9       ; 3       ;
; pipemem:mem_stage|transform:total_show|LessThan3~4 ; 3       ;
; pipemem:mem_stage|transform:total_show|high~2      ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~8       ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~7       ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~6       ; 3       ;
; pipemem:mem_stage|transform:total_show|LessThan2~3 ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~5       ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~4       ; 3       ;
; pipemem:mem_stage|transform:total_show|tmp~3       ; 3       ;
; pipemem:mem_stage|lcdreg[3][4]                     ; 3       ;
; pipemem:mem_stage|transform:plus2_show|LessThan5~2 ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~11      ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~10      ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~9       ; 3       ;
; pipemem:mem_stage|transform:plus2_show|LessThan3~4 ; 3       ;
; pipemem:mem_stage|transform:plus2_show|high~2      ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~8       ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~7       ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~6       ; 3       ;
; pipemem:mem_stage|transform:plus2_show|LessThan2~3 ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~5       ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~4       ; 3       ;
; pipemem:mem_stage|transform:plus2_show|tmp~3       ; 3       ;
; pipemem:mem_stage|lcdreg[2][4]                     ; 3       ;
; pipemem:mem_stage|transform:plus1_show|LessThan5~2 ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~11      ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~10      ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~9       ; 3       ;
; pipemem:mem_stage|transform:plus1_show|LessThan3~4 ; 3       ;
; pipemem:mem_stage|transform:plus1_show|high~2      ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~8       ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~7       ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~6       ; 3       ;
; pipemem:mem_stage|transform:plus1_show|LessThan2~3 ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~5       ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~4       ; 3       ;
; pipemem:mem_stage|transform:plus1_show|tmp~3       ; 3       ;
; pipemem:mem_stage|lcdreg[1][4]                     ; 3       ;
; pipeemreg:em_reg|malu[15]                          ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[25]~31         ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~114       ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[23]~29         ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[22]~28         ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[21]~27         ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[20]~26         ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[19]~25         ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~95        ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[18]~24         ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[17]~23         ; 3       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[15]~159       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~52        ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~48        ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~46        ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~42        ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~40        ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~64       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~58       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~57       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~45       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~37       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~36       ; 3       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~28         ; 3       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[2]~27         ; 3       ;
; pipeexe:exe_stage|mux2x32:save_pc8|y[1]~26         ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~45       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~41       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|Mux30~10             ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~37       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~36       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~31       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~28       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~27       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~26       ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~24        ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[8]~11          ; 3       ;
; pipedereg:de_reg|ea[8]                             ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[9]~10          ; 3       ;
; pipedereg:de_reg|ea[9]                             ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[26]~9          ; 3       ;
; pipedereg:de_reg|ea[26]                            ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[27]~8          ; 3       ;
; pipedereg:de_reg|ea[27]                            ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[28]~7          ; 3       ;
; pipedereg:de_reg|ea[28]                            ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[29]~6          ; 3       ;
; pipedereg:de_reg|ea[29]                            ; 3       ;
; pipedereg:de_reg|ea[22]                            ; 3       ;
; pipedereg:de_reg|ea[23]                            ; 3       ;
; pipedereg:de_reg|ea[18]                            ; 3       ;
; pipedereg:de_reg|ea[20]                            ; 3       ;
; pipedereg:de_reg|ea[21]                            ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[5]~3           ; 3       ;
; pipedereg:de_reg|ea[5]                             ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[6]~2           ; 3       ;
; pipedereg:de_reg|ea[6]                             ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[7]~1           ; 3       ;
; pipedereg:de_reg|ea[7]                             ; 3       ;
; pipedereg:de_reg|ea[0]                             ; 3       ;
; pipepc:prog_cnt|dffe32:program_counter|q[7]        ; 3       ;
; pipepc:prog_cnt|dffe32:program_counter|q[6]        ; 3       ;
; pipepc:prog_cnt|dffe32:program_counter|q[5]        ; 3       ;
; pipepc:prog_cnt|dffe32:program_counter|q[4]        ; 3       ;
; pipepc:prog_cnt|dffe32:program_counter|q[3]        ; 3       ;
; pipepc:prog_cnt|dffe32:program_counter|q[2]        ; 3       ;
; pipemem:mem_stage|transform:total_show|Add4~12     ; 3       ;
; pipemem:mem_stage|transform:total_show|Add4~10     ; 3       ;
; pipemem:mem_stage|transform:total_show|Add4~8      ; 3       ;
; pipemem:mem_stage|transform:total_show|Add4~6      ; 3       ;
; pipemem:mem_stage|transform:total_show|Add2~12     ; 3       ;
; pipemem:mem_stage|transform:plus2_show|Add4~12     ; 3       ;
; pipemem:mem_stage|transform:plus2_show|Add4~10     ; 3       ;
; pipemem:mem_stage|transform:plus2_show|Add4~8      ; 3       ;
; pipemem:mem_stage|transform:plus2_show|Add4~6      ; 3       ;
; pipemem:mem_stage|transform:plus2_show|Add2~12     ; 3       ;
; pipemem:mem_stage|transform:plus1_show|Add4~12     ; 3       ;
; pipemem:mem_stage|transform:plus1_show|Add4~10     ; 3       ;
; pipemem:mem_stage|transform:plus1_show|Add4~8      ; 3       ;
; pipemem:mem_stage|transform:plus1_show|Add4~6      ; 3       ;
; pipemem:mem_stage|transform:plus1_show|Add2~12     ; 3       ;
; pipemem:mem_stage|dataout[0]~33                    ; 2       ;
; pipemem:mem_stage|dataout[1]~31                    ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~136       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~90       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~96       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~89       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~95       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~88       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~94       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~86       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~85       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~84       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~83       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~82       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~81       ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~90       ; 2       ;
; pipeemreg:em_reg|mwmem                             ; 2       ;
; pipeid:id_stage|pipeidcu:cu|jal~1                  ; 2       ;
; pipeid:id_stage|pipeidcu:cu|comb~6                 ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[27]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[26]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[25]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[24]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[23]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[22]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[21]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[20]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[19]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[18]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[17]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[16]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[15]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[14]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[13]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[12]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[11]              ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[10]              ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux22~21             ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[9]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[8]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[7]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[6]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[5]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[4]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[3]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[2]               ; 2       ;
; pipeir:inst_reg|dffe32:pc_plus4|q[1]               ; 2       ;
; pipepc:prog_cnt|dffe32:program_counter|q[0]~0      ; 2       ;
; pipeid:id_stage|pipeidcu:cu|i_rs~1                 ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux0~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][31]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][31]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][31]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux16~20             ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux16~21             ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][15]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][15]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][15]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux1~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][30]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][30]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][30]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux2~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][29]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][29]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][29]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux3~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][28]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][28]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][28]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux4~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][27]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][27]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][27]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux5~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][26]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][26]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][26]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux6~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][25]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][25]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][25]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux7~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][24]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][24]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][24]        ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux8~21              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][23]         ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][23]        ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][23]        ; 2       ;
+----------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                                          ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF            ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------+----------------------+-----------------+-----------------+
; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ALTSYNCRAM ; M4K  ; ROM         ; Dual Clocks  ; 64           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; ./pipeimem.mif ; M4K_X26_Y17 ; Don't care           ; Don't care      ; Don't care      ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ALTSYNCRAM              ; M4K  ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; ./pipedmem.mif ; M4K_X26_Y18 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,012 / 94,460 ( 6 % ) ;
; C16 interconnects           ; 114 / 3,315 ( 3 % )    ;
; C4 interconnects            ; 3,578 / 60,840 ( 6 % ) ;
; Direct links                ; 896 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,804 / 33,216 ( 5 % ) ;
; R24 interconnects           ; 136 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 4,182 / 81,294 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.32) ; Number of LABs  (Total = 237) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 5                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 4                             ;
; 12                                          ; 9                             ;
; 13                                          ; 10                            ;
; 14                                          ; 11                            ;
; 15                                          ; 28                            ;
; 16                                          ; 149                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.16) ; Number of LABs  (Total = 237) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 179                           ;
; 1 Clock                            ; 177                           ;
; 1 Clock enable                     ; 38                            ;
; 2 Clock enables                    ; 115                           ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.74) ; Number of LABs  (Total = 237) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 6                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 11                            ;
; 15                                           ; 19                            ;
; 16                                           ; 38                            ;
; 17                                           ; 13                            ;
; 18                                           ; 9                             ;
; 19                                           ; 19                            ;
; 20                                           ; 10                            ;
; 21                                           ; 13                            ;
; 22                                           ; 8                             ;
; 23                                           ; 9                             ;
; 24                                           ; 7                             ;
; 25                                           ; 9                             ;
; 26                                           ; 5                             ;
; 27                                           ; 6                             ;
; 28                                           ; 8                             ;
; 29                                           ; 6                             ;
; 30                                           ; 5                             ;
; 31                                           ; 5                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.14) ; Number of LABs  (Total = 237) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 3                             ;
; 2                                                ; 4                             ;
; 3                                                ; 4                             ;
; 4                                                ; 4                             ;
; 5                                                ; 4                             ;
; 6                                                ; 7                             ;
; 7                                                ; 18                            ;
; 8                                                ; 19                            ;
; 9                                                ; 20                            ;
; 10                                               ; 22                            ;
; 11                                               ; 15                            ;
; 12                                               ; 21                            ;
; 13                                               ; 10                            ;
; 14                                               ; 10                            ;
; 15                                               ; 12                            ;
; 16                                               ; 17                            ;
; 17                                               ; 10                            ;
; 18                                               ; 7                             ;
; 19                                               ; 5                             ;
; 20                                               ; 4                             ;
; 21                                               ; 7                             ;
; 22                                               ; 2                             ;
; 23                                               ; 6                             ;
; 24                                               ; 2                             ;
; 25                                               ; 1                             ;
; 26                                               ; 1                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
; 31                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.58) ; Number of LABs  (Total = 237) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 6                             ;
; 8                                            ; 3                             ;
; 9                                            ; 12                            ;
; 10                                           ; 6                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 2                             ;
; 20                                           ; 6                             ;
; 21                                           ; 8                             ;
; 22                                           ; 7                             ;
; 23                                           ; 5                             ;
; 24                                           ; 6                             ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 13                            ;
; 28                                           ; 9                             ;
; 29                                           ; 16                            ;
; 30                                           ; 36                            ;
; 31                                           ; 46                            ;
; 32                                           ; 2                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 160 pins of 224 total pins
    Info (169086): Pin pc[0] not assigned to an exact location on the device
    Info (169086): Pin pc[1] not assigned to an exact location on the device
    Info (169086): Pin pc[2] not assigned to an exact location on the device
    Info (169086): Pin pc[3] not assigned to an exact location on the device
    Info (169086): Pin pc[4] not assigned to an exact location on the device
    Info (169086): Pin pc[5] not assigned to an exact location on the device
    Info (169086): Pin pc[6] not assigned to an exact location on the device
    Info (169086): Pin pc[7] not assigned to an exact location on the device
    Info (169086): Pin pc[8] not assigned to an exact location on the device
    Info (169086): Pin pc[9] not assigned to an exact location on the device
    Info (169086): Pin pc[10] not assigned to an exact location on the device
    Info (169086): Pin pc[11] not assigned to an exact location on the device
    Info (169086): Pin pc[12] not assigned to an exact location on the device
    Info (169086): Pin pc[13] not assigned to an exact location on the device
    Info (169086): Pin pc[14] not assigned to an exact location on the device
    Info (169086): Pin pc[15] not assigned to an exact location on the device
    Info (169086): Pin pc[16] not assigned to an exact location on the device
    Info (169086): Pin pc[17] not assigned to an exact location on the device
    Info (169086): Pin pc[18] not assigned to an exact location on the device
    Info (169086): Pin pc[19] not assigned to an exact location on the device
    Info (169086): Pin pc[20] not assigned to an exact location on the device
    Info (169086): Pin pc[21] not assigned to an exact location on the device
    Info (169086): Pin pc[22] not assigned to an exact location on the device
    Info (169086): Pin pc[23] not assigned to an exact location on the device
    Info (169086): Pin pc[24] not assigned to an exact location on the device
    Info (169086): Pin pc[25] not assigned to an exact location on the device
    Info (169086): Pin pc[26] not assigned to an exact location on the device
    Info (169086): Pin pc[27] not assigned to an exact location on the device
    Info (169086): Pin pc[28] not assigned to an exact location on the device
    Info (169086): Pin pc[29] not assigned to an exact location on the device
    Info (169086): Pin pc[30] not assigned to an exact location on the device
    Info (169086): Pin pc[31] not assigned to an exact location on the device
    Info (169086): Pin inst[0] not assigned to an exact location on the device
    Info (169086): Pin inst[1] not assigned to an exact location on the device
    Info (169086): Pin inst[2] not assigned to an exact location on the device
    Info (169086): Pin inst[3] not assigned to an exact location on the device
    Info (169086): Pin inst[4] not assigned to an exact location on the device
    Info (169086): Pin inst[5] not assigned to an exact location on the device
    Info (169086): Pin inst[6] not assigned to an exact location on the device
    Info (169086): Pin inst[7] not assigned to an exact location on the device
    Info (169086): Pin inst[8] not assigned to an exact location on the device
    Info (169086): Pin inst[9] not assigned to an exact location on the device
    Info (169086): Pin inst[10] not assigned to an exact location on the device
    Info (169086): Pin inst[11] not assigned to an exact location on the device
    Info (169086): Pin inst[12] not assigned to an exact location on the device
    Info (169086): Pin inst[13] not assigned to an exact location on the device
    Info (169086): Pin inst[14] not assigned to an exact location on the device
    Info (169086): Pin inst[15] not assigned to an exact location on the device
    Info (169086): Pin inst[16] not assigned to an exact location on the device
    Info (169086): Pin inst[17] not assigned to an exact location on the device
    Info (169086): Pin inst[18] not assigned to an exact location on the device
    Info (169086): Pin inst[19] not assigned to an exact location on the device
    Info (169086): Pin inst[20] not assigned to an exact location on the device
    Info (169086): Pin inst[21] not assigned to an exact location on the device
    Info (169086): Pin inst[22] not assigned to an exact location on the device
    Info (169086): Pin inst[23] not assigned to an exact location on the device
    Info (169086): Pin inst[24] not assigned to an exact location on the device
    Info (169086): Pin inst[25] not assigned to an exact location on the device
    Info (169086): Pin inst[26] not assigned to an exact location on the device
    Info (169086): Pin inst[27] not assigned to an exact location on the device
    Info (169086): Pin inst[28] not assigned to an exact location on the device
    Info (169086): Pin inst[29] not assigned to an exact location on the device
    Info (169086): Pin inst[30] not assigned to an exact location on the device
    Info (169086): Pin inst[31] not assigned to an exact location on the device
    Info (169086): Pin ealu[0] not assigned to an exact location on the device
    Info (169086): Pin ealu[1] not assigned to an exact location on the device
    Info (169086): Pin ealu[2] not assigned to an exact location on the device
    Info (169086): Pin ealu[3] not assigned to an exact location on the device
    Info (169086): Pin ealu[4] not assigned to an exact location on the device
    Info (169086): Pin ealu[5] not assigned to an exact location on the device
    Info (169086): Pin ealu[6] not assigned to an exact location on the device
    Info (169086): Pin ealu[7] not assigned to an exact location on the device
    Info (169086): Pin ealu[8] not assigned to an exact location on the device
    Info (169086): Pin ealu[9] not assigned to an exact location on the device
    Info (169086): Pin ealu[10] not assigned to an exact location on the device
    Info (169086): Pin ealu[11] not assigned to an exact location on the device
    Info (169086): Pin ealu[12] not assigned to an exact location on the device
    Info (169086): Pin ealu[13] not assigned to an exact location on the device
    Info (169086): Pin ealu[14] not assigned to an exact location on the device
    Info (169086): Pin ealu[15] not assigned to an exact location on the device
    Info (169086): Pin ealu[16] not assigned to an exact location on the device
    Info (169086): Pin ealu[17] not assigned to an exact location on the device
    Info (169086): Pin ealu[18] not assigned to an exact location on the device
    Info (169086): Pin ealu[19] not assigned to an exact location on the device
    Info (169086): Pin ealu[20] not assigned to an exact location on the device
    Info (169086): Pin ealu[21] not assigned to an exact location on the device
    Info (169086): Pin ealu[22] not assigned to an exact location on the device
    Info (169086): Pin ealu[23] not assigned to an exact location on the device
    Info (169086): Pin ealu[24] not assigned to an exact location on the device
    Info (169086): Pin ealu[25] not assigned to an exact location on the device
    Info (169086): Pin ealu[26] not assigned to an exact location on the device
    Info (169086): Pin ealu[27] not assigned to an exact location on the device
    Info (169086): Pin ealu[28] not assigned to an exact location on the device
    Info (169086): Pin ealu[29] not assigned to an exact location on the device
    Info (169086): Pin ealu[30] not assigned to an exact location on the device
    Info (169086): Pin ealu[31] not assigned to an exact location on the device
    Info (169086): Pin malu[0] not assigned to an exact location on the device
    Info (169086): Pin malu[1] not assigned to an exact location on the device
    Info (169086): Pin malu[2] not assigned to an exact location on the device
    Info (169086): Pin malu[3] not assigned to an exact location on the device
    Info (169086): Pin malu[4] not assigned to an exact location on the device
    Info (169086): Pin malu[5] not assigned to an exact location on the device
    Info (169086): Pin malu[6] not assigned to an exact location on the device
    Info (169086): Pin malu[7] not assigned to an exact location on the device
    Info (169086): Pin malu[8] not assigned to an exact location on the device
    Info (169086): Pin malu[9] not assigned to an exact location on the device
    Info (169086): Pin malu[10] not assigned to an exact location on the device
    Info (169086): Pin malu[11] not assigned to an exact location on the device
    Info (169086): Pin malu[12] not assigned to an exact location on the device
    Info (169086): Pin malu[13] not assigned to an exact location on the device
    Info (169086): Pin malu[14] not assigned to an exact location on the device
    Info (169086): Pin malu[15] not assigned to an exact location on the device
    Info (169086): Pin malu[16] not assigned to an exact location on the device
    Info (169086): Pin malu[17] not assigned to an exact location on the device
    Info (169086): Pin malu[18] not assigned to an exact location on the device
    Info (169086): Pin malu[19] not assigned to an exact location on the device
    Info (169086): Pin malu[20] not assigned to an exact location on the device
    Info (169086): Pin malu[21] not assigned to an exact location on the device
    Info (169086): Pin malu[22] not assigned to an exact location on the device
    Info (169086): Pin malu[23] not assigned to an exact location on the device
    Info (169086): Pin malu[24] not assigned to an exact location on the device
    Info (169086): Pin malu[25] not assigned to an exact location on the device
    Info (169086): Pin malu[26] not assigned to an exact location on the device
    Info (169086): Pin malu[27] not assigned to an exact location on the device
    Info (169086): Pin malu[28] not assigned to an exact location on the device
    Info (169086): Pin malu[29] not assigned to an exact location on the device
    Info (169086): Pin malu[30] not assigned to an exact location on the device
    Info (169086): Pin malu[31] not assigned to an exact location on the device
    Info (169086): Pin walu[0] not assigned to an exact location on the device
    Info (169086): Pin walu[1] not assigned to an exact location on the device
    Info (169086): Pin walu[2] not assigned to an exact location on the device
    Info (169086): Pin walu[3] not assigned to an exact location on the device
    Info (169086): Pin walu[4] not assigned to an exact location on the device
    Info (169086): Pin walu[5] not assigned to an exact location on the device
    Info (169086): Pin walu[6] not assigned to an exact location on the device
    Info (169086): Pin walu[7] not assigned to an exact location on the device
    Info (169086): Pin walu[8] not assigned to an exact location on the device
    Info (169086): Pin walu[9] not assigned to an exact location on the device
    Info (169086): Pin walu[10] not assigned to an exact location on the device
    Info (169086): Pin walu[11] not assigned to an exact location on the device
    Info (169086): Pin walu[12] not assigned to an exact location on the device
    Info (169086): Pin walu[13] not assigned to an exact location on the device
    Info (169086): Pin walu[14] not assigned to an exact location on the device
    Info (169086): Pin walu[15] not assigned to an exact location on the device
    Info (169086): Pin walu[16] not assigned to an exact location on the device
    Info (169086): Pin walu[17] not assigned to an exact location on the device
    Info (169086): Pin walu[18] not assigned to an exact location on the device
    Info (169086): Pin walu[19] not assigned to an exact location on the device
    Info (169086): Pin walu[20] not assigned to an exact location on the device
    Info (169086): Pin walu[21] not assigned to an exact location on the device
    Info (169086): Pin walu[22] not assigned to an exact location on the device
    Info (169086): Pin walu[23] not assigned to an exact location on the device
    Info (169086): Pin walu[24] not assigned to an exact location on the device
    Info (169086): Pin walu[25] not assigned to an exact location on the device
    Info (169086): Pin walu[26] not assigned to an exact location on the device
    Info (169086): Pin walu[27] not assigned to an exact location on the device
    Info (169086): Pin walu[28] not assigned to an exact location on the device
    Info (169086): Pin walu[29] not assigned to an exact location on the device
    Info (169086): Pin walu[30] not assigned to an exact location on the device
    Info (169086): Pin walu[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node cpu_clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pipemem:mem_stage|comb~0
        Info (176357): Destination node pipemem:mem_stage|comb~1
        Info (176357): Destination node clock~0
Info (176353): Automatically promoted node memclock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node memclock~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 160 (unused VREF, 3.3V VCCIO, 0 input, 160 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  47 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:47
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 14.36 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 212 output pins without output pin load capacitance assignment
    Info (306007): Pin "pc[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ealu[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "malu[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "walu[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_high[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_high[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_high[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus1_low[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "plus2_low[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "total_low[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0/npunchcpu/output_files/cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 701 megabytes
    Info: Processing ended: Mon May 23 21:04:11 2016
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:01:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/npunchcpu/output_files/cpu.fit.smsg.


