============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.11-s111_1
  Generated on:           Oct 31 2022  12:18:51 pm
  Module:                 CIA8bit
  Technology library:     typical 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

   Instance         Module       Cell Count  Cell Area  Net Area   Total Area   Wireload  
------------------------------------------------------------------------------------------
CIA8bit                                  60      0.000     0.000        0.000 <none> (D)  
  CLA[0].ad1   AdderBlock4bit            15      0.000     0.000        0.000 <none> (D)  
    fab        FA4bit                    10      0.000     0.000        0.000 <none> (D)  
      f1[0]    FA1bit_15_27               1      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_48                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]    FA1bit_16                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_79                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_68                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]    FA1bit_20                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_83                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_72                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]    FA1bit                     3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit                     1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_67                  1      0.000     0.000        0.000 <none> (D)  
    hab        HAChain4bit                4      0.000     0.000        0.000 <none> (D)  
      chain[0] HA1bit_51                  1      0.000     0.000        0.000 <none> (D)  
      chain[1] HA1bit_55                  1      0.000     0.000        0.000 <none> (D)  
      chain[2] HA1bit_59                  1      0.000     0.000        0.000 <none> (D)  
      chain[3] HA1bit_63                  1      0.000     0.000        0.000 <none> (D)  
  CLA[4].ad1   AdderBlock4bit_6          15      0.000     0.000        0.000 <none> (D)  
    fab        FA4bit_32                 10      0.000     0.000        0.000 <none> (D)  
      f1[0]    FA1bit_15_28               1      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_49                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]    FA1bit_19                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_82                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_71                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]    FA1bit_23                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_86                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_75                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]    FA1bit_26                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_89                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_78                  1      0.000     0.000        0.000 <none> (D)  
    hab        HAChain4bit_92             4      0.000     0.000        0.000 <none> (D)  
      chain[0] HA1bit_54                  1      0.000     0.000        0.000 <none> (D)  
      chain[1] HA1bit_58                  1      0.000     0.000        0.000 <none> (D)  
      chain[2] HA1bit_62                  1      0.000     0.000        0.000 <none> (D)  
      chain[3] HA1bit_66                  1      0.000     0.000        0.000 <none> (D)  
  CLA[8].ad1   AdderBlock4bit_5          15      0.000     0.000        0.000 <none> (D)  
    fab        FA4bit_31                 10      0.000     0.000        0.000 <none> (D)  
      f1[0]    FA1bit_15_29               1      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_50                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]    FA1bit_18                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_81                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_70                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]    FA1bit_22                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_85                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_74                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]    FA1bit_25                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_88                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_77                  1      0.000     0.000        0.000 <none> (D)  
    hab        HAChain4bit_91             4      0.000     0.000        0.000 <none> (D)  
      chain[0] HA1bit_53                  1      0.000     0.000        0.000 <none> (D)  
      chain[1] HA1bit_57                  1      0.000     0.000        0.000 <none> (D)  
      chain[2] HA1bit_61                  1      0.000     0.000        0.000 <none> (D)  
      chain[3] HA1bit_65                  1      0.000     0.000        0.000 <none> (D)  
  CLA[12].ad1  AdderBlock4bit_4          15      0.000     0.000        0.000 <none> (D)  
    fab        FA4bit_30                 10      0.000     0.000        0.000 <none> (D)  
      f1[0]    FA1bit_15                  1      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_43                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]    FA1bit_17                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_80                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_69                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]    FA1bit_21                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_84                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_73                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]    FA1bit_24                  3      0.000     0.000        0.000 <none> (D)  
        M1     HA1bit_87                  1      0.000     0.000        0.000 <none> (D)  
        M2     HA1bit_76                  1      0.000     0.000        0.000 <none> (D)  
    hab        HAChain4bit_90             4      0.000     0.000        0.000 <none> (D)  
      chain[0] HA1bit_52                  1      0.000     0.000        0.000 <none> (D)  
      chain[1] HA1bit_56                  1      0.000     0.000        0.000 <none> (D)  
      chain[2] HA1bit_60                  1      0.000     0.000        0.000 <none> (D)  
      chain[3] HA1bit_64                  1      0.000     0.000        0.000 <none> (D)  
  (D) = wireload is default in technology library
