<!--
# ðŸ“Ÿ Coprocessador de Zoom Digital com FPGA

**Universidade Estadual de Feira de Santana (UEFS)**  
**Disciplina:** Sistemas Digitais (TEC499) - 2025.2  
**Equipe:** Luis Felipe Carneiro Pimentel e Walace de Jesus Venas  

---

## 1. Levantamento de Requisitos

### 1.1. Requisitos Funcionais
- **RF01:** O sistema deve implementar quatro algoritmos distintos de redimensionamento de imagem.  
- **RF02:** Dois algoritmos devem ser para ampliaÃ§Ã£o (Zoom In): *Vizinho Mais PrÃ³ximo* e *ReplicaÃ§Ã£o de Pixel*.  
- **RF03:** Dois algoritmos devem ser para reduÃ§Ã£o (Zoom Out): *DecimaÃ§Ã£o* e *MÃ©dia de Blocos*.  
- **RF04:** Todas as operaÃ§Ãµes de zoom devem ser aplicadas em passos de 2X.  
- **RF05:** A seleÃ§Ã£o do algoritmo deve ser feita atravÃ©s de chaves fÃ­sicas (SW) na placa.  
- **RF06:** O controle do nÃ­vel de zoom (ampliar, reduzir, voltar ao estado anterior) deve ser feito atravÃ©s de botÃµes fÃ­sicos (KEY).  
- **RF07:** A imagem original deve ser exibida na tela assim que o sistema Ã© ligado.  
- **RF08:** A imagem processada deve ser exibida numa saÃ­da de vÃ­deo VGA padrÃ£o (640x480).  
- **RF09:** O sistema deve fornecer feedback visual ao utilizador atravÃ©s dos displays de 7 segmentos.  
- **RF10:** O sistema deve implementar validaÃ§Ãµes para impedir operaÃ§Ãµes invÃ¡lidas.  

### 1.2. Requisitos NÃ£o-Funcionais
- **RNF01:** O projeto deve ser desenvolvido inteiramente em linguagem **Verilog (2001)**.  
- **RNF02:** A implementaÃ§Ã£o deve utilizar apenas os recursos de hardware disponÃ­veis na placa **DE1-SoC**.  
- **RNF03:** O cÃ³digo deve ser modular, bem organizado e detalhadamente comentado.  

---

## 2. Softwares Utilizados
- **IDE de Desenvolvimento:** *Intel Quartus Prime Lite Edition (23.1std.0)*  
- **Simulador:** *ModelSim - Intel FPGA Edition (2020.1)*  
- **Linguagem HDL:** *Verilog-2001*  
- **Ferramenta de ConversÃ£o:** *Compilador C (MinGW/GCC 6.3.0)*  
- **Bibliotecas em C:** *stb_image.h* e *stb_image_resize.h*  

---

## 3. Hardware Usado nos Testes
- **Placa de Desenvolvimento:** Terasic DE1-SoC  
- **FPGA:** Intel Cyclone V SE 5CSEMA5F31C6N  
- **MemÃ³ria da Imagem Original:** ROM (19.200 palavras x 8 bits)  
- **MemÃ³ria de VÃ­deo (Frame Buffer):** RAM de dupla porta (307.200 palavras x 8 bits)  
- **Monitor:** Philips VGA (640x480 @ 60Hz)  

---

## 4. InstalaÃ§Ã£o e ConfiguraÃ§Ã£o

### 4.1. ConversÃ£o de Imagem

#### Compilar ferramenta de conversÃ£o gcc converter.c -o converter -lm

#### Executar conversÃ£o ./converter

#### CompilaÃ§Ã£o no Quartus

### 4.2. Passos para CompilaÃ§Ã£o no Intel Quartus Prime

### ðŸ”¹ Abrir o Projeto
Abra o ficheiro `Coprocessador.qpf` no **Intel Quartus Prime**.

---

### ðŸ”¹ Gerar os IPs de MemÃ³ria
1. Use a ferramenta **IP Catalog** para gerar os componentes de memÃ³ria:  
   - **ImgRom.qip** â†’ configurado como **ROM: 1-PORT** e inicializado com o ficheiro `.mif` gerado na conversÃ£o de imagem.  
   - **VdRam.qip** â†’ configurada como **RAM: 2-PORT** com **307.200 palavras de 8 bits**.  

> âš ï¸ Ã‰ crucial configurar cada IP corretamente para evitar erros de compilaÃ§Ã£o.  

---

### ðŸ”¹ AtribuiÃ§Ã£o de Pinos (Pin Assignment)
1. Abra o **Pin Planner**: `Assignments > Pin Planner`.  
2. Atribua as portas do mÃ³dulo `Coprocessador` aos **pinos fÃ­sicos** da placa **DE1-SoC**, conforme a documentaÃ§Ã£o da placa.  

---

### ðŸ”¹ CompilaÃ§Ã£o do Projeto
- No menu, selecione **Processing > Start Compilation**.  
- Aguarde a sÃ­ntese, mapeamento, fitting e geraÃ§Ã£o do bitstream.  

---

### ðŸ”¹ ProgramaÃ§Ã£o da FPGA
1. ApÃ³s a compilaÃ§Ã£o bem-sucedida, abra a ferramenta **Programmer**.  
2. Carregue o ficheiro `.sof` localizado na pasta `output_files/`.  
3. Clique em **Start** para programar a FPGA.  

---

## ðŸ§ª 5. Testes de Funcionamento

### 5.1. Mapeamento de Controles

| FunÃ§Ã£o         | Componente | DescriÃ§Ã£o |
|----------------|------------|-----------|
| Reset Geral    | KEY[0]     | Reinicia o sistema |
| Voltar Zoom    | KEY[1]     | Reverte para nÃ­vel anterior |
| Zoom In        | KEY[2]     | Reduz em 2x |
| Zoom Out       | KEY[3]     | Amplia em 2x |
| Alg. 1         | SW[0]      | Nearest Neighbor |
| Alg. 2         | SW[1]      | Pixel Replication |
| Alg. 3         | SW[2]      | Decimation |
| Alg. 4         | SW[3]      | Block Averaging |

---

### 5.2. SequÃªncia de VerificaÃ§Ã£o
- **InicializaÃ§Ã£o:**  
  Ao ligar a placa, a imagem original (160x120) deve aparecer centralizada no monitor.  
  O display de 7 segmentos deve mostrar **"SELECT AN ALGORITHM"**.  

- **SeleÃ§Ã£o de Algoritmo:**  
  - Apenas uma chave ligada â†’ mostra o algoritmo selecionado.  
  - Mais de uma chave ligada â†’ display mostra **"SELECTION ERROR"**.  

- **OperaÃ§Ã£o de Zoom VÃ¡lida:**  
  - Com SW[0] ou SW[1], pressione **KEY[2]** para zoom in (2x â†’ 4x).  
  - Pressione **KEY[3]** para reduzir ao nÃ­vel anterior.  

- **OperaÃ§Ã£o de Zoom InvÃ¡lida:**  
  - Com SW[2] ou SW[3], pressionar **KEY[2]** nÃ£o deve alterar a imagem.  
  - Display mostra **"INVALID ZOOM"**.  

- **BotÃ£o Voltar:**  
  ApÃ³s qualquer operaÃ§Ã£o de zoom, pressione **KEY[1]** para retornar ao nÃ­vel anterior.  
  
---

## ðŸ“Š 6. AnÃ¡lise dos Resultados

âœ… Projeto implementado com sucesso:  
- Suporte a 4 algoritmos de redimensionamento.  
- NÃ­veis de zoom de **0.25x a 4.0x**.  
- Interface robusta com feedback em display de 7 segmentos.  

### ðŸ”§ Desafios e SoluÃ§Ãµes
- **MemÃ³ria:** soluÃ§Ã£o com um Ãºnico mÃ³dulo `ImageProcessor` acessando uma Ãºnica ROM.    
-->
