Fitter report for pulpino_qsys_test
Thu Jan  8 18:07:22 2026
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+---------------------------------+-----------------------------------------------------+
; Fitter Status                   ; Successful - Thu Jan  8 18:07:22 2026               ;
; Quartus Prime Version           ; 25.1std.0 Build 1129 10/21/2025 SC Standard Edition ;
; Revision Name                   ; pulpino_qsys_test                                   ;
; Top-level Entity Name           ; pulpino_qsys_test                                   ;
; Family                          ; Cyclone V                                           ;
; Device                          ; 5CSEBA6U23I7                                        ;
; Timing Models                   ; Final                                               ;
; Logic utilization (in ALMs)     ; 3,492 / 41,910 ( 8 % )                              ;
; Total registers                 ; 4615                                                ;
; Total pins                      ; 83 / 314 ( 26 % )                                   ;
; Total virtual pins              ; 0                                                   ;
; Total block memory bits         ; 262,656 / 5,662,720 ( 5 % )                         ;
; Total RAM Blocks                ; 33 / 553 ( 6 % )                                    ;
; Total DSP Blocks                ; 1 / 112 ( < 1 % )                                   ;
; Total HSSI RX PCSs              ; 0                                                   ;
; Total HSSI PMA RX Deserializers ; 0                                                   ;
; Total HSSI TX PCSs              ; 0                                                   ;
; Total HSSI PMA TX Serializers   ; 0                                                   ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                      ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                       ;
+---------------------------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.54        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.0%      ;
;     Processor 3            ;   9.7%      ;
;     Processor 4            ;   9.4%      ;
;     Processor 5            ;   6.4%      ;
;     Processor 6            ;   6.4%      ;
;     Processor 7            ;   6.3%      ;
;     Processor 8            ;   6.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sys:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[4]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[5]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[5]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[3]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[34]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[34]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[37]|dffs[4]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[37]|dffs[4]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]|dffs[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]|dffs[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[49]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[49]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[55]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[55]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[0]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[1]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[1]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[2]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[3]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[6]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[6]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[3]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[4]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[4]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[4]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[4]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[42]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[42]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]|dffs[6]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]|dffs[6]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[50]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[50]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]|dffs[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]|dffs[7]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]|dffs[7]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[58]|dffs[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[58]|dffs[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|ien_AE                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|ien_AE~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; sys:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][2]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][2]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][3]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][3]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][9]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][9]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][17]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][17]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][21]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][21]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][23]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][23]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][25]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][25]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][27]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][27]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCER_q[7]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCER_q[7]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[4]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[4]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[11]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[11]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[18]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[18]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[21]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[21]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[23]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[23]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[25]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[25]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mstatus_q.mpie                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mstatus_q.mpie~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_debug_unit:debug_unit_i|debug_rvalid_o                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_debug_unit:debug_unit_i|debug_rvalid_o~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|div_counter_q[2]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|div_counter_q[2]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|div_counter_q[3]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|div_counter_q[3]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|divcurr_state_q.MD_ABS_A                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|divcurr_state_q.MD_ABS_A~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|divcurr_state_q.MD_CHANGE_SIGN                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|divcurr_state_q.MD_CHANGE_SIGN~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|divcurr_state_q.MD_COMP                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|divcurr_state_q.MD_COMP~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[2]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[2]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[3]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[3]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[4]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[4]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[6]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[6]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[9]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[9]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[11]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[11]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[12]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[12]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[15]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[15]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[24]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[24]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[33]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[33]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mult_state_q.AHBL                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mult_state_q.AHBL~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|op_denominator_q[14]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|op_denominator_q[14]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.DECODE                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.DECODE~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.IRQ_TAKEN                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.IRQ_TAKEN~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.RESET                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.RESET~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.SLEEP                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|ctrl_fsm_cs.SLEEP~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_int_controller:int_controller_i|exc_ctrl_cs.IRQ_PENDING                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_int_controller:int_controller_i|exc_ctrl_cs.IRQ_PENDING~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[5][26]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[5][26]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[8][17]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[8][17]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[10][20]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[10][20]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[12][28]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[12][28]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[14][21]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[14][21]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[14][26]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[14][26]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[15][15]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[15][15]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[16][0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[16][0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[17][17]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[17][17]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[19][7]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[19][7]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[20][7]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[20][7]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[20][16]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[20][16]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[21][27]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[21][27]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[23][2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[23][2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[25][17]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[25][17]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[27][18]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|rf_reg_tmp[27][18]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|instr_rdata_id_o[15]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|instr_rdata_id_o[15]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|instr_rdata_id_o[18]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|instr_rdata_id_o[18]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[3]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[3]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[7]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[7]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[12]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[12]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[14]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[14]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[21]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[21]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[23]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[23]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[31]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|pc_id_o[31]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[5]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[5]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[8]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[8]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[9]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[9]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[27]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[27]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[28]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[28]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[29]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[29]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][3]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][3]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][5]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][5]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][10]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][10]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][20]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][20]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][23]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][23]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][24]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][24]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][25]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][25]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][26]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][26]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][28]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|addr_Q[0][28]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|rdata_Q[1][8]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|rdata_Q[1][8]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|valid_Q[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|valid_Q[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|valid_Q[2]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|valid_Q[2]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|CS.IDLE                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|CS.IDLE~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|CS.WAIT_GNT_MIS                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|CS.WAIT_GNT_MIS~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|rdata_offset_q[0]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|rdata_offset_q[0]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|rdata_q[16]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|rdata_q[16]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_0|edge_capture[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_0|edge_capture[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_0|edge_capture[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_0|edge_capture[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_0|edge_capture[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_0|edge_capture[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_0|edge_capture[28]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_0|edge_capture[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_0|irq_mask[5]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_0|irq_mask[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_0|irq_mask[13]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_0|irq_mask[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_1|edge_capture[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_1|edge_capture[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_1|edge_capture[16]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_1|edge_capture[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_GPIO_0:gpio_1|edge_capture[24]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_0:gpio_1|edge_capture[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[7]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[7]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|edge_capture[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_GPIO_EXTRA:gpio_extra|edge_capture[1]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[8]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[8]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[9]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[9]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[11]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[11]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[12]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[12]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|last_trans                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|last_trans~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.0000                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.0000~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[8]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[8]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[14]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[14]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[28]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[28]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[29]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[29]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_esc                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_esc~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_2                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_2~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[3]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[3]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[3]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[3]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[2]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[2]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[4]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[5]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[5]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[7]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[7]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[4]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[6]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[6]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~DUPLICATE                                                                                                                             ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[15]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[15]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[17]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[17]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[18]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[18]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_BYPASS                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_BYPASS~DUPLICATE                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_sop                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_sop~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_extra_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_extra_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem[0][108]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_in_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_in_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo|mem[0][108]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pulpino_0_avalon_slave_debug_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pulpino_0_avalon_slave_debug_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_1_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_1_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_1_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_extra_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_extra_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_pio_out:pio_out|data_out[0]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_pio_out:pio_out|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|control_register[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|control_register[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|counter_is_running                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[5]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[5]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[7]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[11]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[15]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[17]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[23]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[23]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[28]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[29]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[29]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|internal_counter[31]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|internal_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|period_l_register[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|period_l_register[0]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|period_l_register[11]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|period_l_register[11]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|period_l_register[13]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|period_l_register[13]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; sys:u0|sys_timer_0:timer_0|timeout_occurred                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sys:u0|sys_timer_0:timer_0|timeout_occurred~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9585 ) ; 0.00 % ( 0 / 9585 )        ; 0.00 % ( 0 / 9585 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9585 ) ; 0.00 % ( 0 / 9585 )        ; 0.00 % ( 0 / 9585 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9368 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 201 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,492 / 41,910        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 3,492                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,164 / 41,910        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,133                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,059                 ;       ;
;         [c] ALMs used for registers                         ; 972                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 707 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 35                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 545 / 4,191           ; 13 %  ;
;     -- Logic LABs                                           ; 545                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,933                 ;       ;
;     -- 7 input functions                                    ; 169                   ;       ;
;     -- 6 input functions                                    ; 1,711                 ;       ;
;     -- 5 input functions                                    ; 1,035                 ;       ;
;     -- 4 input functions                                    ; 760                   ;       ;
;     -- <=3 input functions                                  ; 1,258                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 684                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,615                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,209 / 83,820        ; 5 %   ;
;         -- Secondary logic registers                        ; 406 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,358                 ;       ;
;         -- Routing optimization registers                   ; 257                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 83 / 314              ; 26 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 33 / 553              ; 6 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 262,656 / 5,662,720   ; 5 %   ;
; Total block memory implementation bits                      ; 337,920 / 5,662,720   ; 6 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 112               ; < 1 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.9% / 4.1% / 3.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.4% / 34.9% / 24.9% ;       ;
; Maximum fan-out                                             ; 4273                  ;       ;
; Highest non-global fan-out                                  ; 558                   ;       ;
; Total fan-out                                               ; 42970                 ;       ;
; Average fan-out                                             ; 4.08                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3423 / 41910 ( 8 % )  ; 69 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3423                  ; 69                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4085 / 41910 ( 10 % ) ; 79 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1108                  ; 25                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2022                  ; 37                   ; 0                              ;
;         [c] ALMs used for registers                         ; 955                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 697 / 41910 ( 2 % )   ; 10 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 35                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 538 / 4191 ( 13 % )   ; 13 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 538                   ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 4817                  ; 116                  ; 0                              ;
;     -- 7 input functions                                    ; 168                   ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 1689                  ; 22                   ; 0                              ;
;     -- 5 input functions                                    ; 1012                  ; 23                   ; 0                              ;
;     -- 4 input functions                                    ; 743                   ; 17                   ; 0                              ;
;     -- <=3 input functions                                  ; 1205                  ; 53                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 678                   ; 6                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 4125 / 83820 ( 5 % )  ; 84 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 398 / 83820 ( < 1 % ) ; 8 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 4273                  ; 85                   ; 0                              ;
;         -- Routing optimization registers                   ; 250                   ; 7                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 82                    ; 0                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 262656                ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 337920                ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 33 / 553 ( 5 % )      ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 1 / 112 ( < 1 % )     ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 1 / 116 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 4948                  ; 135                  ; 2                              ;
;     -- Registered Input Connections                         ; 4583                  ; 101                  ; 0                              ;
;     -- Output Connections                                   ; 80                    ; 309                  ; 4696                           ;
;     -- Registered Output Connections                        ; 1                     ; 309                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 43231                 ; 1049                 ; 4738                           ;
;     -- Registered Connections                               ; 17583                 ; 819                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 144                   ; 314                  ; 4570                           ;
;     -- sld_hub:auto_hub                                     ; 314                   ; 2                    ; 128                            ;
;     -- hard_block:auto_generated_inst                       ; 4570                  ; 128                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 41                    ; 64                   ; 6                              ;
;     -- Output Ports                                         ; 15                    ; 81                   ; 10                             ;
;     -- Bidir Ports                                          ; 72                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 41                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 5                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 30                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 48                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 53                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 61                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0] ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1] ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2] ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3] ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4] ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5] ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6] ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7] ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------+
; GPIO_0[0]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[0] (inverted)                   ;
; GPIO_0[10] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[10] (inverted)                  ;
; GPIO_0[11] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[11] (inverted)                  ;
; GPIO_0[12] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[12] (inverted)                  ;
; GPIO_0[13] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[13] (inverted)                  ;
; GPIO_0[14] ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[14] (inverted)                  ;
; GPIO_0[15] ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[15] (inverted)                  ;
; GPIO_0[16] ; D12   ; 8A       ; 40           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[16] (inverted)                  ;
; GPIO_0[17] ; AD20  ; 4A       ; 70           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[17] (inverted)                  ;
; GPIO_0[18] ; C12   ; 8A       ; 40           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[18] (inverted)                  ;
; GPIO_0[19] ; AD17  ; 4A       ; 62           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[19] (inverted)                  ;
; GPIO_0[1]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[1] (inverted)                   ;
; GPIO_0[20] ; AC23  ; 4A       ; 84           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[20] (inverted)                  ;
; GPIO_0[21] ; AC22  ; 4A       ; 84           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[21] (inverted)                  ;
; GPIO_0[22] ; Y19   ; 5A       ; 89           ; 4            ; 60           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[22] (inverted)                  ;
; GPIO_0[23] ; AB23  ; 5A       ; 89           ; 8            ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[23] (inverted)                  ;
; GPIO_0[24] ; AA19  ; 4A       ; 68           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[24] (inverted)                  ;
; GPIO_0[25] ; W11   ; 3B       ; 32           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[25] (inverted)                  ;
; GPIO_0[26] ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[26] (inverted)                  ;
; GPIO_0[27] ; W14   ; 4A       ; 60           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[27] (inverted)                  ;
; GPIO_0[28] ; Y18   ; 5A       ; 89           ; 6            ; 20           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[28] (inverted)                  ;
; GPIO_0[29] ; Y17   ; 5A       ; 89           ; 6            ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[29] (inverted)                  ;
; GPIO_0[2]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[2] (inverted)                   ;
; GPIO_0[30] ; AB25  ; 5B       ; 89           ; 25           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[30] (inverted)                  ;
; GPIO_0[31] ; AB26  ; 5B       ; 89           ; 23           ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[31] (inverted)                  ;
; GPIO_0[32] ; Y11   ; 3A       ; 8            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[0] (inverted)           ;
; GPIO_0[33] ; AA26  ; 5B       ; 89           ; 23           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[1] (inverted)           ;
; GPIO_0[34] ; AA13  ; 4A       ; 56           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[2] (inverted)           ;
; GPIO_0[35] ; AA11  ; 3A       ; 8            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[3] (inverted)           ;
; GPIO_0[3]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[3] (inverted)                   ;
; GPIO_0[4]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[4] (inverted)                   ;
; GPIO_0[5]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[5] (inverted)                   ;
; GPIO_0[6]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[6] (inverted)                   ;
; GPIO_0[7]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[7] (inverted)                   ;
; GPIO_0[8]  ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[8] (inverted)                   ;
; GPIO_0[9]  ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_0|data_dir[9] (inverted)                   ;
; GPIO_1[0]  ; Y15   ; 4A       ; 64           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[0] (inverted)                   ;
; GPIO_1[10] ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[10] (inverted)                  ;
; GPIO_1[11] ; AH26  ; 4A       ; 84           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[11] (inverted)                  ;
; GPIO_1[12] ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[12] (inverted)                  ;
; GPIO_1[13] ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[13] (inverted)                  ;
; GPIO_1[14] ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[14] (inverted)                  ;
; GPIO_1[15] ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[15] (inverted)                  ;
; GPIO_1[16] ; AG24  ; 4A       ; 80           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[16] (inverted)                  ;
; GPIO_1[17] ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[17] (inverted)                  ;
; GPIO_1[18] ; AH21  ; 4A       ; 76           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[18] (inverted)                  ;
; GPIO_1[19] ; AG21  ; 4A       ; 74           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[19] (inverted)                  ;
; GPIO_1[1]  ; AC24  ; 5A       ; 89           ; 8            ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[1] (inverted)                   ;
; GPIO_1[20] ; AH23  ; 4A       ; 78           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[20] (inverted)                  ;
; GPIO_1[21] ; AA20  ; 5A       ; 89           ; 4            ; 43           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[21] (inverted)                  ;
; GPIO_1[22] ; AF22  ; 4A       ; 74           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[22] (inverted)                  ;
; GPIO_1[23] ; AE22  ; 4A       ; 76           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[23] (inverted)                  ;
; GPIO_1[24] ; AG20  ; 4A       ; 72           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[24] (inverted)                  ;
; GPIO_1[25] ; AF21  ; 4A       ; 74           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[25] (inverted)                  ;
; GPIO_1[26] ; AG19  ; 4A       ; 70           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[26] (inverted)                  ;
; GPIO_1[27] ; AH19  ; 4A       ; 70           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[27] (inverted)                  ;
; GPIO_1[28] ; AG18  ; 4A       ; 68           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[28] (inverted)                  ;
; GPIO_1[29] ; AH18  ; 4A       ; 68           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[29] (inverted)                  ;
; GPIO_1[2]  ; AA15  ; 4A       ; 64           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[2] (inverted)                   ;
; GPIO_1[30] ; AF18  ; 4A       ; 66           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[30] (inverted)                  ;
; GPIO_1[31] ; AF20  ; 4A       ; 72           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[31] (inverted)                  ;
; GPIO_1[32] ; AG15  ; 4A       ; 62           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[4] (inverted)           ;
; GPIO_1[33] ; AE20  ; 4A       ; 70           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[5] (inverted)           ;
; GPIO_1[34] ; AE19  ; 4A       ; 66           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[6] (inverted)           ;
; GPIO_1[35] ; AE17  ; 4A       ; 62           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[7]~DUPLICATE (inverted) ;
; GPIO_1[3]  ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[3] (inverted)                   ;
; GPIO_1[4]  ; AG28  ; 4A       ; 86           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[4] (inverted)                   ;
; GPIO_1[5]  ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[5] (inverted)                   ;
; GPIO_1[6]  ; AE25  ; 5A       ; 89           ; 6            ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[6] (inverted)                   ;
; GPIO_1[7]  ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[7] (inverted)                   ;
; GPIO_1[8]  ; AG26  ; 4A       ; 82           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[8] (inverted)                   ;
; GPIO_1[9]  ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sys:u0|sys_GPIO_0:gpio_1|data_dir[9] (inverted)                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 4 / 16 ( 25 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 7 / 32 ( 22 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 48 / 68 ( 71 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 3 / 7 ( 43 % )    ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 6 ( 83 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF28     ; 209        ; 4A             ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 195        ; 4A             ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 198        ; 4A             ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; LED[0]     ; Missing drive strength and slew rate ;
; LED[1]     ; Missing drive strength and slew rate ;
; LED[2]     ; Missing drive strength and slew rate ;
; LED[3]     ; Missing drive strength and slew rate ;
; LED[4]     ; Missing drive strength and slew rate ;
; LED[5]     ; Missing drive strength and slew rate ;
; LED[6]     ; Missing drive strength and slew rate ;
; LED[7]     ; Missing drive strength and slew rate ;
; GPIO_0[0]  ; Missing drive strength and slew rate ;
; GPIO_0[1]  ; Missing drive strength and slew rate ;
; GPIO_0[2]  ; Missing drive strength and slew rate ;
; GPIO_0[3]  ; Missing drive strength and slew rate ;
; GPIO_0[4]  ; Missing drive strength and slew rate ;
; GPIO_0[5]  ; Missing drive strength and slew rate ;
; GPIO_0[6]  ; Missing drive strength and slew rate ;
; GPIO_0[7]  ; Missing drive strength and slew rate ;
; GPIO_0[8]  ; Missing drive strength and slew rate ;
; GPIO_0[9]  ; Missing drive strength and slew rate ;
; GPIO_0[10] ; Missing drive strength and slew rate ;
; GPIO_0[11] ; Missing drive strength and slew rate ;
; GPIO_0[12] ; Missing drive strength and slew rate ;
; GPIO_0[13] ; Missing drive strength and slew rate ;
; GPIO_0[14] ; Missing drive strength and slew rate ;
; GPIO_0[15] ; Missing drive strength and slew rate ;
; GPIO_0[16] ; Missing drive strength and slew rate ;
; GPIO_0[17] ; Missing drive strength and slew rate ;
; GPIO_0[18] ; Missing drive strength and slew rate ;
; GPIO_0[19] ; Missing drive strength and slew rate ;
; GPIO_0[20] ; Missing drive strength and slew rate ;
; GPIO_0[21] ; Missing drive strength and slew rate ;
; GPIO_0[22] ; Missing drive strength and slew rate ;
; GPIO_0[23] ; Missing drive strength and slew rate ;
; GPIO_0[24] ; Missing drive strength and slew rate ;
; GPIO_0[25] ; Missing drive strength and slew rate ;
; GPIO_0[26] ; Missing drive strength and slew rate ;
; GPIO_0[27] ; Missing drive strength and slew rate ;
; GPIO_0[28] ; Missing drive strength and slew rate ;
; GPIO_0[29] ; Missing drive strength and slew rate ;
; GPIO_0[30] ; Missing drive strength and slew rate ;
; GPIO_0[31] ; Missing drive strength and slew rate ;
; GPIO_0[32] ; Missing drive strength and slew rate ;
; GPIO_0[33] ; Missing drive strength and slew rate ;
; GPIO_0[34] ; Missing drive strength and slew rate ;
; GPIO_0[35] ; Missing drive strength and slew rate ;
; GPIO_1[0]  ; Missing drive strength and slew rate ;
; GPIO_1[1]  ; Missing drive strength and slew rate ;
; GPIO_1[2]  ; Missing drive strength and slew rate ;
; GPIO_1[3]  ; Missing drive strength and slew rate ;
; GPIO_1[4]  ; Missing drive strength and slew rate ;
; GPIO_1[5]  ; Missing drive strength and slew rate ;
; GPIO_1[6]  ; Missing drive strength and slew rate ;
; GPIO_1[7]  ; Missing drive strength and slew rate ;
; GPIO_1[8]  ; Missing drive strength and slew rate ;
; GPIO_1[9]  ; Missing drive strength and slew rate ;
; GPIO_1[10] ; Missing drive strength and slew rate ;
; GPIO_1[11] ; Missing drive strength and slew rate ;
; GPIO_1[12] ; Missing drive strength and slew rate ;
; GPIO_1[13] ; Missing drive strength and slew rate ;
; GPIO_1[14] ; Missing drive strength and slew rate ;
; GPIO_1[15] ; Missing drive strength and slew rate ;
; GPIO_1[16] ; Missing drive strength and slew rate ;
; GPIO_1[17] ; Missing drive strength and slew rate ;
; GPIO_1[18] ; Missing drive strength and slew rate ;
; GPIO_1[19] ; Missing drive strength and slew rate ;
; GPIO_1[20] ; Missing drive strength and slew rate ;
; GPIO_1[21] ; Missing drive strength and slew rate ;
; GPIO_1[22] ; Missing drive strength and slew rate ;
; GPIO_1[23] ; Missing drive strength and slew rate ;
; GPIO_1[24] ; Missing drive strength and slew rate ;
; GPIO_1[25] ; Missing drive strength and slew rate ;
; GPIO_1[26] ; Missing drive strength and slew rate ;
; GPIO_1[27] ; Missing drive strength and slew rate ;
; GPIO_1[28] ; Missing drive strength and slew rate ;
; GPIO_1[29] ; Missing drive strength and slew rate ;
; GPIO_1[30] ; Missing drive strength and slew rate ;
; GPIO_1[31] ; Missing drive strength and slew rate ;
; GPIO_1[32] ; Missing drive strength and slew rate ;
; GPIO_1[33] ; Missing drive strength and slew rate ;
; GPIO_1[34] ; Missing drive strength and slew rate ;
; GPIO_1[35] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                              ;                           ;
+--------------------------------------------------------------------------------------------------------------+---------------------------+
; pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                              ; Integer PLL               ;
;     -- PLL Location                                                                                          ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                               ; none                      ;
;     -- PLL Bandwidth                                                                                         ; Auto                      ;
;         -- PLL Bandwidth Range                                                                               ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                             ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                            ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                     ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                    ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                     ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                     ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                            ; On                        ;
;     -- PLL Fractional Division                                                                               ; N/A                       ;
;     -- M Counter                                                                                             ; 12                        ;
;     -- N Counter                                                                                             ; 2                         ;
;     -- IOPLL Self RST                                                                                        ; Off                       ;
;     -- PLL Refclk Select                                                                                     ;                           ;
;             -- PLL Refclk Select Location                                                                    ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                            ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                            ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                               ; N/A                       ;
;             -- CORECLKIN source                                                                              ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                            ; N/A                       ;
;             -- PLLIQCLKIN source                                                                             ; N/A                       ;
;             -- RXIQCLKIN source                                                                              ; N/A                       ;
;             -- CLKIN(0) source                                                                               ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                               ; N/A                       ;
;             -- CLKIN(2) source                                                                               ; N/A                       ;
;             -- CLKIN(3) source                                                                               ; N/A                       ;
;     -- PLL Output Counter                                                                                    ;                           ;
;         -- pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                        ; 25.0 MHz                  ;
;             -- Output Clock Location                                                                         ; PLLOUTPUTCOUNTER_X0_Y4_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                        ; Off                       ;
;             -- Duty Cycle                                                                                    ; 50.0000                   ;
;             -- Phase Shift                                                                                   ; 0.000000 degrees          ;
;             -- C Counter                                                                                     ; 12                        ;
;             -- C Counter PH Mux PRST                                                                         ; 0                         ;
;             -- C Counter PRST                                                                                ; 1                         ;
;                                                                                                              ;                           ;
+--------------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                           ; Entity Name                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; |pulpino_qsys_test                                                                                                                      ; 3492.0 (1.3)         ; 4163.5 (1.3)                     ; 706.5 (0.0)                                       ; 35.0 (0.0)                       ; 0.0 (0.0)            ; 4933 (3)            ; 4615 (0)                  ; 0 (0)         ; 262656            ; 33    ; 1          ; 83   ; 0            ; |pulpino_qsys_test                                                                                                                                                                                                                                                                                                                                            ; pulpino_qsys_test                   ; work         ;
;    |pll:clock_conversion|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|pll:clock_conversion                                                                                                                                                                                                                                                                                                                       ; pll                                 ; pll          ;
;       |pll_0002:pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|pll:clock_conversion|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                     ; pll_0002                            ; pll          ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                             ; altera_pll                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 69.0 (0.5)           ; 79.0 (0.5)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (1)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                             ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 68.5 (0.0)           ; 78.5 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input         ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 68.5 (0.0)           ; 78.5 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                         ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 68.5 (1.7)           ; 78.5 (3.2)                       ; 10.0 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (1)             ; 92 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab             ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 66.8 (0.0)           ; 75.3 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric   ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 66.8 (46.4)          ; 75.3 (51.7)                      ; 8.5 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (79)            ; 86 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.5 (10.5)          ; 11.2 (11.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                          ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 9.9 (9.9)            ; 12.5 (12.5)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                      ; altera_sld   ;
;    |sys:u0|                                                                                                                             ; 3421.7 (0.0)         ; 4083.2 (0.0)                     ; 696.5 (0.0)                                       ; 35.0 (0.0)                       ; 0.0 (0.0)            ; 4814 (0)            ; 4523 (0)                  ; 0 (0)         ; 262656            ; 33    ; 1          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0                                                                                                                                                                                                                                                                                                                                     ; sys                                 ; sys          ;
;       |altera_avalon_jtag_uart:jtag_uart_0|                                                                                             ; 392.3 (16.8)         ; 618.5 (18.9)                     ; 226.3 (2.1)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 440 (40)            ; 1206 (14)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0                                                                                                                                                                                                                                                                                                 ; altera_avalon_jtag_uart             ; sys          ;
;          |alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|                                                                  ; 20.3 (20.3)          ; 40.3 (40.3)                      ; 19.9 (19.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                     ; alt_jtag_atlantic                   ; work         ;
;          |altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|                                                            ; 176.4 (0.0)          ; 279.9 (0.0)                      ; 103.5 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (0)             ; 563 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r                                                                                                                                                                                                                               ; altera_avalon_jtag_uart_scfifo_r    ; sys          ;
;             |scfifo:rfifo|                                                                                                              ; 176.4 (0.0)          ; 279.9 (0.0)                      ; 103.5 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (0)             ; 563 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                  ; scfifo                              ; work         ;
;                |a_fffifo:subfifo|                                                                                                       ; 176.4 (0.7)          ; 279.9 (0.7)                      ; 103.5 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (1)             ; 563 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo                                                                                                                                                                                                 ; a_fffifo                            ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                 ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                             ; a_fefifo                            ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                  ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                              ; lpm_counter                         ; work         ;
;                      |cntr_n3f:auto_generated|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated                                                                                                                                                      ; cntr_n3f                            ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[10]|                                                                                           ; 0.5 (0.5)            ; 3.5 (3.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[11]|                                                                                           ; 0.2 (0.2)            ; 3.3 (3.3)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[12]|                                                                                           ; 1.2 (1.2)            ; 2.2 (2.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[13]|                                                                                           ; 1.1 (1.1)            ; 2.6 (2.6)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[13]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[14]|                                                                                           ; 1.3 (1.3)            ; 2.6 (2.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[14]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[15]|                                                                                           ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[15]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[16]|                                                                                           ; 0.8 (0.8)            ; 3.4 (3.4)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[17]|                                                                                           ; 0.0 (0.0)            ; 3.4 (3.4)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[18]|                                                                                           ; 1.2 (1.2)            ; 3.2 (3.2)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[19]|                                                                                           ; 1.5 (1.5)            ; 2.8 (2.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[19]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                            ; 0.2 (0.2)            ; 3.3 (3.3)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[20]|                                                                                           ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[20]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[21]|                                                                                           ; 1.2 (1.2)            ; 2.7 (2.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[21]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[22]|                                                                                           ; 1.2 (1.2)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[22]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[23]|                                                                                           ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[24]|                                                                                           ; 0.7 (0.7)            ; 3.3 (3.3)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[25]|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[26]|                                                                                           ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[27]|                                                                                           ; 1.7 (1.7)            ; 3.0 (3.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[28]|                                                                                           ; 0.8 (0.8)            ; 2.9 (2.9)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[29]|                                                                                           ; 1.6 (1.6)            ; 2.6 (2.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[29]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[2]|                                                                                            ; 1.0 (1.0)            ; 2.8 (2.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[30]|                                                                                           ; 1.8 (1.8)            ; 2.6 (2.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[30]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[31]|                                                                                           ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[32]|                                                                                           ; 0.2 (0.2)            ; 3.1 (3.1)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[32]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[33]|                                                                                           ; 1.0 (1.0)            ; 3.1 (3.1)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[33]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[34]|                                                                                           ; 0.8 (0.8)            ; 3.7 (3.7)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[34]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[35]|                                                                                           ; 1.2 (1.2)            ; 3.0 (3.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[35]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[36]|                                                                                           ; 1.1 (1.1)            ; 3.0 (3.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[37]|                                                                                           ; 1.2 (1.2)            ; 2.9 (2.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[37]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[38]|                                                                                           ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[39]|                                                                                           ; 1.8 (1.8)            ; 2.4 (2.4)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[3]|                                                                                            ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[40]|                                                                                           ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[40]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[41]|                                                                                           ; 1.2 (1.2)            ; 3.2 (3.2)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[42]|                                                                                           ; 0.2 (0.2)            ; 3.1 (3.1)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[42]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[43]|                                                                                           ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[44]|                                                                                           ; 0.0 (0.0)            ; 3.2 (3.2)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[45]|                                                                                           ; 1.0 (1.0)            ; 2.2 (2.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[45]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[46]|                                                                                           ; 1.0 (1.0)            ; 3.0 (3.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[46]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[47]|                                                                                           ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[47]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[48]|                                                                                           ; 1.3 (1.3)            ; 2.6 (2.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[48]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[49]|                                                                                           ; 1.0 (1.0)            ; 3.4 (3.4)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[49]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[4]|                                                                                            ; 0.8 (0.8)            ; 3.7 (3.7)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[50]|                                                                                           ; 1.2 (1.2)            ; 3.2 (3.2)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[50]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[51]|                                                                                           ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[52]|                                                                                           ; 1.4 (1.4)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[53]|                                                                                           ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[54]|                                                                                           ; 1.2 (1.2)            ; 3.4 (3.4)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[55]|                                                                                           ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[55]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[56]|                                                                                           ; 0.8 (0.8)            ; 2.9 (2.9)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[57]|                                                                                           ; 1.9 (1.9)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[58]|                                                                                           ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[58]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[59]|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[59]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[5]|                                                                                            ; 0.6 (0.6)            ; 3.3 (3.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[60]|                                                                                           ; 0.6 (0.6)            ; 2.1 (2.1)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[60]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[61]|                                                                                           ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[61]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[62]|                                                                                           ; 1.8 (1.8)            ; 2.6 (2.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[62]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[63]|                                                                                           ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[63]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[6]|                                                                                            ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[7]|                                                                                            ; 0.5 (0.5)            ; 3.7 (3.7)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[8]|                                                                                            ; 1.6 (1.6)            ; 2.6 (2.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[8]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[9]|                                                                                            ; 0.8 (0.8)            ; 2.5 (2.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                            ; lpm_ff                              ; work         ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                       ; 88.5 (0.0)           ; 88.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                   ; lpm_mux                             ; work         ;
;                      |mux_tlc:auto_generated|                                                                                           ; 88.5 (88.5)          ; 88.5 (88.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (168)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_tlc:auto_generated                                                                                                                                            ; mux_tlc                             ; work         ;
;          |altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|                                                            ; 178.8 (0.0)          ; 279.4 (0.0)                      ; 100.8 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 183 (0)             ; 569 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w                                                                                                                                                                                                                               ; altera_avalon_jtag_uart_scfifo_w    ; sys          ;
;             |scfifo:wfifo|                                                                                                              ; 178.8 (0.0)          ; 279.4 (0.0)                      ; 100.8 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 183 (0)             ; 569 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                  ; scfifo                              ; work         ;
;                |a_fffifo:subfifo|                                                                                                       ; 178.8 (0.5)          ; 279.4 (0.5)                      ; 100.8 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 183 (1)             ; 569 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo                                                                                                                                                                                                 ; a_fffifo                            ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                             ; a_fefifo                            ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                  ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                              ; lpm_counter                         ; work         ;
;                      |cntr_n3f:auto_generated|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated                                                                                                                                                      ; cntr_n3f                            ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[10]|                                                                                           ; 1.6 (1.6)            ; 3.0 (3.0)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[11]|                                                                                           ; 1.0 (1.0)            ; 3.0 (3.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[12]|                                                                                           ; 0.5 (0.5)            ; 3.4 (3.4)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[13]|                                                                                           ; 1.1 (1.1)            ; 2.8 (2.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[13]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[14]|                                                                                           ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[14]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[15]|                                                                                           ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[15]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[16]|                                                                                           ; 0.7 (0.7)            ; 3.5 (3.5)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[17]|                                                                                           ; 1.5 (1.5)            ; 2.1 (2.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[18]|                                                                                           ; 0.5 (0.5)            ; 3.5 (3.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[19]|                                                                                           ; 1.2 (1.2)            ; 2.8 (2.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[19]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                            ; 2.8 (2.8)            ; 3.4 (3.4)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[20]|                                                                                           ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[20]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[21]|                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[21]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[22]|                                                                                           ; 1.2 (1.2)            ; 2.8 (2.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[22]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[23]|                                                                                           ; 0.2 (0.2)            ; 3.6 (3.6)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[24]|                                                                                           ; 0.5 (0.5)            ; 3.4 (3.4)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[25]|                                                                                           ; 1.0 (1.0)            ; 3.1 (3.1)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[26]|                                                                                           ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[27]|                                                                                           ; 1.0 (1.0)            ; 3.0 (3.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[28]|                                                                                           ; 0.5 (0.5)            ; 3.7 (3.7)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[29]|                                                                                           ; 1.2 (1.2)            ; 2.9 (2.9)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[29]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[2]|                                                                                            ; 0.8 (0.8)            ; 3.2 (3.2)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[30]|                                                                                           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[30]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[31]|                                                                                           ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[32]|                                                                                           ; 1.1 (1.1)            ; 3.0 (3.0)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[32]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[33]|                                                                                           ; 0.8 (0.8)            ; 3.1 (3.1)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[33]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[34]|                                                                                           ; 0.8 (0.8)            ; 2.8 (2.8)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[34]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[35]|                                                                                           ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[35]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[36]|                                                                                           ; 1.1 (1.1)            ; 3.2 (3.2)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[37]|                                                                                           ; 0.8 (0.8)            ; 2.3 (2.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[37]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[38]|                                                                                           ; 0.5 (0.5)            ; 3.2 (3.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[39]|                                                                                           ; 1.5 (1.5)            ; 2.7 (2.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[3]|                                                                                            ; 0.5 (0.5)            ; 4.0 (4.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[40]|                                                                                           ; 1.4 (1.4)            ; 3.1 (3.1)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[40]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[41]|                                                                                           ; 1.3 (1.3)            ; 3.2 (3.2)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[42]|                                                                                           ; 0.8 (0.8)            ; 2.7 (2.7)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[42]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[43]|                                                                                           ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[44]|                                                                                           ; 1.1 (1.1)            ; 3.0 (3.0)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[45]|                                                                                           ; 1.2 (1.2)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[45]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[46]|                                                                                           ; 1.9 (1.9)            ; 2.9 (2.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[46]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[47]|                                                                                           ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[47]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[48]|                                                                                           ; 0.6 (0.6)            ; 2.9 (2.9)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[48]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[49]|                                                                                           ; 0.8 (0.8)            ; 2.3 (2.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[49]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[4]|                                                                                            ; 0.5 (0.5)            ; 2.9 (2.9)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[50]|                                                                                           ; 1.2 (1.2)            ; 3.2 (3.2)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[50]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[51]|                                                                                           ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[52]|                                                                                           ; 0.5 (0.5)            ; 3.2 (3.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[53]|                                                                                           ; 0.2 (0.2)            ; 3.4 (3.4)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[54]|                                                                                           ; 0.8 (0.8)            ; 2.7 (2.7)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[55]|                                                                                           ; 1.6 (1.6)            ; 2.7 (2.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[55]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[56]|                                                                                           ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[57]|                                                                                           ; 0.8 (0.8)            ; 2.7 (2.7)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[58]|                                                                                           ; 1.2 (1.2)            ; 2.8 (2.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[58]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[59]|                                                                                           ; 1.6 (1.6)            ; 2.5 (2.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[59]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[5]|                                                                                            ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[60]|                                                                                           ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[60]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[61]|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[61]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[62]|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[62]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[63]|                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[63]                                                                                                                                                                       ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[6]|                                                                                            ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[7]|                                                                                            ; 0.8 (0.8)            ; 3.2 (3.2)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[8]|                                                                                            ; 0.5 (0.5)            ; 3.5 (3.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[8]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:last_data_node[9]|                                                                                            ; 1.3 (1.3)            ; 3.2 (3.2)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]                                                                                                                                                                        ; lpm_ff                              ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                            ; lpm_ff                              ; work         ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                       ; 88.1 (0.0)           ; 88.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                   ; lpm_mux                             ; work         ;
;                      |mux_tlc:auto_generated|                                                                                           ; 88.1 (88.1)          ; 88.1 (88.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (168)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_tlc:auto_generated                                                                                                                                            ; mux_tlc                             ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.3 (2.8)            ; 8.5 (5.0)                        ; 5.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                              ; altera_reset_controller             ; sys          ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                               ; altera_reset_synchronizer           ; sys          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                   ; altera_reset_synchronizer           ; sys          ;
;       |core_top:pulpino_0|                                                                                                              ; 2110.2 (3.6)         ; 2326.5 (4.5)                     ; 248.7 (0.9)                                       ; 32.4 (0.0)                       ; 0.0 (0.0)            ; 2836 (8)            ; 1694 (0)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0                                                                                                                                                                                                                                                                                                                  ; core_top                            ; sys          ;
;          |zeroriscy_core:RISCV_CORE|                                                                                                    ; 2106.6 (14.2)        ; 2322.0 (15.9)                    ; 247.8 (2.1)                                       ; 32.4 (0.4)                       ; 0.0 (0.0)            ; 2828 (45)           ; 1694 (1)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE                                                                                                                                                                                                                                                                                        ; zeroriscy_core                      ; sys          ;
;             |zeroriscy_cs_registers:cs_registers_i|                                                                                     ; 151.8 (151.8)        ; 160.3 (160.3)                    ; 9.7 (9.7)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 238 (238)           ; 102 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i                                                                                                                                                                                                                                                  ; zeroriscy_cs_registers              ; sys          ;
;             |zeroriscy_debug_unit:debug_unit_i|                                                                                         ; 37.9 (37.9)          ; 38.8 (38.8)                      ; 1.5 (1.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 44 (44)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_debug_unit:debug_unit_i                                                                                                                                                                                                                                                      ; zeroriscy_debug_unit                ; sys          ;
;             |zeroriscy_ex_block:ex_block_i|                                                                                             ; 444.1 (1.5)          ; 448.9 (1.5)                      ; 21.9 (0.0)                                        ; 17.1 (0.0)                       ; 0.0 (0.0)            ; 619 (2)             ; 163 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i                                                                                                                                                                                                                                                          ; zeroriscy_ex_block                  ; sys          ;
;                |zeroriscy_alu:alu_i|                                                                                                    ; 204.0 (204.0)        ; 205.5 (205.5)                    ; 16.2 (16.2)                                       ; 14.8 (14.8)                      ; 0.0 (0.0)            ; 286 (286)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_alu:alu_i                                                                                                                                                                                                                                      ; zeroriscy_alu                       ; sys          ;
;                |zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|                                                                          ; 238.6 (238.6)        ; 241.9 (241.9)                    ; 5.7 (5.7)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 331 (331)           ; 163 (163)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i                                                                                                                                                                                                            ; zeroriscy_multdiv_fast              ; sys          ;
;             |zeroriscy_id_stage:id_stage_i|                                                                                             ; 1045.6 (217.2)       ; 1216.0 (247.9)                   ; 179.3 (35.1)                                      ; 9.0 (4.4)                        ; 0.0 (0.0)            ; 1283 (327)          ; 1031 (2)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i                                                                                                                                                                                                                                                          ; zeroriscy_id_stage                  ; sys          ;
;                |zeroriscy_controller:controller_i|                                                                                      ; 40.5 (40.5)          ; 42.5 (42.5)                      ; 2.2 (2.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 68 (68)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i                                                                                                                                                                                                                        ; zeroriscy_controller                ; sys          ;
;                |zeroriscy_decoder:decoder_i|                                                                                            ; 73.9 (73.9)          ; 76.7 (76.7)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 125 (125)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_decoder:decoder_i                                                                                                                                                                                                                              ; zeroriscy_decoder                   ; sys          ;
;                |zeroriscy_int_controller:int_controller_i|                                                                              ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_int_controller:int_controller_i                                                                                                                                                                                                                ; zeroriscy_int_controller            ; sys          ;
;                |zeroriscy_register_file:registers_i|                                                                                    ; 711.0 (711.0)        ; 845.7 (845.7)                    ; 139.1 (139.1)                                     ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 760 (760)           ; 1008 (1008)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i                                                                                                                                                                                                                      ; zeroriscy_register_file             ; sys          ;
;             |zeroriscy_if_stage:if_stage_i|                                                                                             ; 304.6 (26.1)         ; 322.8 (29.2)                     ; 19.8 (3.2)                                        ; 1.6 (0.1)                        ; 0.0 (0.0)            ; 462 (9)             ; 258 (75)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i                                                                                                                                                                                                                                                          ; zeroriscy_if_stage                  ; sys          ;
;                |zeroriscy_compressed_decoder:compressed_decoder_i|                                                                      ; 82.0 (82.0)          ; 85.0 (85.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_compressed_decoder:compressed_decoder_i                                                                                                                                                                                                        ; zeroriscy_compressed_decoder        ; sys          ;
;                |zeroriscy_prefetch_buffer:prefetch_buffer_i|                                                                            ; 196.5 (68.1)         ; 208.7 (70.7)                     ; 13.7 (4.0)                                        ; 1.5 (1.4)                        ; 0.0 (0.0)            ; 314 (103)           ; 183 (41)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i                                                                                                                                                                                                              ; zeroriscy_prefetch_buffer           ; sys          ;
;                   |zeroriscy_fetch_fifo:fifo_i|                                                                                         ; 128.4 (128.4)        ; 138.0 (138.0)                    ; 9.7 (9.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 211 (211)           ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i                                                                                                                                                                                  ; zeroriscy_fetch_fifo                ; sys          ;
;             |zeroriscy_load_store_unit:load_store_unit_i|                                                                               ; 108.3 (108.3)        ; 119.2 (119.2)                    ; 13.5 (13.5)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 137 (137)           ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i                                                                                                                                                                                                                                            ; zeroriscy_load_store_unit           ; sys          ;
;       |sys_DEBUG:debug|                                                                                                                 ; 25.7 (25.7)          ; 26.3 (26.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_DEBUG:debug                                                                                                                                                                                                                                                                                                                     ; sys_DEBUG                           ; sys          ;
;       |sys_GPIO_0:gpio_0|                                                                                                               ; 79.7 (79.7)          ; 118.0 (118.0)                    ; 38.3 (38.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 230 (230)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_GPIO_0:gpio_0                                                                                                                                                                                                                                                                                                                   ; sys_GPIO_0                          ; sys          ;
;       |sys_GPIO_0:gpio_1|                                                                                                               ; 81.1 (81.1)          ; 116.3 (116.3)                    ; 35.3 (35.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (122)           ; 227 (227)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_GPIO_0:gpio_1                                                                                                                                                                                                                                                                                                                   ; sys_GPIO_0                          ; sys          ;
;       |sys_GPIO_EXTRA:gpio_extra|                                                                                                       ; 24.1 (24.1)          ; 35.8 (35.8)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_GPIO_EXTRA:gpio_extra                                                                                                                                                                                                                                                                                                           ; sys_GPIO_EXTRA                      ; sys          ;
;       |sys_master_0:master_0|                                                                                                           ; 351.4 (0.0)          ; 416.3 (0.0)                      ; 66.0 (0.0)                                        ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 552 (0)             ; 490 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0                                                                                                                                                                                                                                                                                                               ; sys_master_0                        ; sys          ;
;          |altera_avalon_packets_to_master:transacto|                                                                                    ; 131.3 (0.0)          ; 139.2 (0.0)                      ; 8.9 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 206 (0)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                                     ; altera_avalon_packets_to_master     ; sys          ;
;             |packets_to_master:p2m|                                                                                                     ; 131.3 (131.3)        ; 139.2 (139.2)                    ; 8.9 (8.9)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 206 (206)           ; 151 (151)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                                               ; packets_to_master                   ; sys          ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                   ; 13.9 (13.9)          ; 14.0 (14.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 18 (18)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo               ; sys          ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                               ; altsyncram                          ; work         ;
;                |altsyncram_g0n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                                                                                                ; altsyncram_g0n1                     ; work         ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                        ; 8.7 (8.7)            ; 9.8 (9.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                                         ; altera_avalon_st_bytes_to_packets   ; sys          ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                             ; 184.7 (0.0)          ; 238.7 (0.0)                      ; 53.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 283 (0)             ; 289 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                              ; altera_avalon_st_jtag_interface     ; sys          ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                         ; 183.4 (0.0)          ; 237.2 (0.0)                      ; 53.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 280 (0)             ; 289 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                                            ; altera_jtag_dc_streaming            ; sys          ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                            ; 13.6 (4.2)           ; 26.8 (10.7)                      ; 13.3 (6.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (4)               ; 47 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                                                ; altera_avalon_st_clock_crosser      ; sys          ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                         ; 8.2 (8.2)            ; 11.4 (11.4)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                                                    ; altera_avalon_st_pipeline_base      ; sys          ;
;                   |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                           ; altera_std_synchronizer_nocut       ; sys          ;
;                   |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                ; 0.2 (0.2)            ; 3.8 (3.8)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                           ; altera_std_synchronizer_nocut       ; sys          ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                 ; 1.1 (0.9)            ; 12.3 (7.8)                       ; 11.2 (6.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                                     ; altera_jtag_src_crosser             ; sys          ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                          ; 0.2 (0.2)            ; 4.5 (0.7)                        ; 4.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                                          ; altera_jtag_control_signal_crosser  ; sys          ;
;                      |altera_std_synchronizer:synchronizer|                                                                             ; 0.0 (0.0)            ; 3.8 (3.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                                     ; altera_std_synchronizer             ; work         ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                   ; 168.1 (163.7)        ; 197.0 (184.1)                    ; 28.9 (20.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 269 (262)           ; 212 (193)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                                       ; altera_jtag_streaming               ; sys          ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                                          ; altera_avalon_st_idle_inserter      ; sys          ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                          ; 2.2 (2.2)            ; 3.3 (3.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                                            ; altera_avalon_st_idle_remover       ; sys          ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                            ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                                              ; altera_std_synchronizer             ; work         ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                   ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                                     ; altera_std_synchronizer             ; work         ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                           ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                                             ; altera_std_synchronizer             ; work         ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                                                  ; altera_std_synchronizer             ; work         ;
;                |altera_std_synchronizer:synchronizer|                                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                                       ; altera_std_synchronizer             ; work         ;
;             |altera_jtag_sld_node:node|                                                                                                 ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                                                                    ; altera_jtag_sld_node                ; sys          ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                      ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                                                  ; sld_virtual_jtag_basic              ; work         ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                        ; 12.8 (12.8)          ; 13.2 (13.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                                         ; altera_avalon_st_packets_to_bytes   ; sys          ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                        ; altera_reset_controller             ; sys          ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                             ; altera_reset_synchronizer           ; sys          ;
;       |sys_mm_interconnect_0:mm_interconnect_0|                                                                                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                             ; sys_mm_interconnect_0               ; sys          ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                               ; altera_merlin_slave_translator      ; sys          ;
;       |sys_mm_interconnect_1:mm_interconnect_1|                                                                                         ; 261.0 (0.0)          ; 289.2 (0.0)                      ; 29.3 (0.0)                                        ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 449 (0)             ; 329 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                             ; sys_mm_interconnect_1               ; sys          ;
;          |altera_avalon_sc_fifo:debug_s1_agent_rsp_fifo|                                                                                ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:debug_s1_agent_rsp_fifo                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:gpio_0_s1_agent_rsp_fifo|                                                                               ; 2.8 (2.8)            ; 4.0 (4.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:gpio_1_s1_agent_rsp_fifo|                                                                               ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:gpio_extra_s1_agent_rsp_fifo|                                                                           ; 3.2 (3.2)            ; 4.5 (4.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_extra_s1_agent_rsp_fifo                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 5.5 (5.5)            ; 6.0 (6.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|                                                                     ; 5.2 (5.2)            ; 5.5 (5.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:pio_in_s1_agent_rsp_fifo|                                                                               ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_in_s1_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo|                                                                              ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:pulpino_0_avalon_slave_debug_agent_rsp_fifo|                                                            ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pulpino_0_avalon_slave_debug_agent_rsp_fifo                                                                                                                                                                                                                           ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo               ; sys          ;
;          |altera_merlin_master_agent:master_0_master_agent|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:master_0_master_agent                                                                                                                                                                                                                                            ; altera_merlin_master_agent          ; sys          ;
;          |altera_merlin_slave_agent:debug_s1_agent|                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:debug_s1_agent                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:gpio_0_s1_agent|                                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:gpio_0_s1_agent                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:gpio_1_s1_agent|                                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:gpio_1_s1_agent                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:gpio_extra_s1_agent|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:gpio_extra_s1_agent                                                                                                                                                                                                                                               ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_agent|                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                                                                                                               ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s2_agent|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s2_agent                                                                                                                                                                                                                                         ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:pio_in_s1_agent|                                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pio_in_s1_agent                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:pio_out_s1_agent|                                                                                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pio_out_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:pulpino_0_avalon_slave_debug_agent|                                                                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pulpino_0_avalon_slave_debug_agent                                                                                                                                                                                                                                ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent           ; sys          ;
;          |altera_merlin_slave_translator:debug_s1_translator|                                                                           ; 10.5 (10.5)          ; 10.7 (10.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:debug_s1_translator                                                                                                                                                                                                                                          ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:gpio_0_s1_translator|                                                                          ; 6.5 (6.5)            ; 11.1 (11.1)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_0_s1_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:gpio_1_s1_translator|                                                                          ; 10.1 (10.1)          ; 10.6 (10.6)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_1_s1_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:gpio_extra_s1_translator|                                                                      ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:gpio_extra_s1_translator                                                                                                                                                                                                                                     ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s2_translator|                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s2_translator                                                                                                                                                                                                                               ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:pio_in_s1_translator|                                                                          ; 6.4 (6.4)            ; 10.5 (10.5)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:pio_in_s1_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:pio_out_s1_translator|                                                                         ; 11.0 (11.0)          ; 11.2 (11.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:pio_out_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 6.0 (6.0)            ; 6.3 (6.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator      ; sys          ;
;          |altera_merlin_traffic_limiter:master_0_master_limiter|                                                                        ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:master_0_master_limiter                                                                                                                                                                                                                                       ; altera_merlin_traffic_limiter       ; sys          ;
;          |altera_merlin_traffic_limiter:pulpino_0_avalon_master_lsu_limiter|                                                            ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pulpino_0_avalon_master_lsu_limiter                                                                                                                                                                                                                           ; altera_merlin_traffic_limiter       ; sys          ;
;          |sys_mm_interconnect_1_cmd_demux:cmd_demux|                                                                                    ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                   ; sys_mm_interconnect_1_cmd_demux     ; sys          ;
;          |sys_mm_interconnect_1_cmd_demux_001:cmd_demux_001|                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                           ; sys_mm_interconnect_1_cmd_demux_001 ; sys          ;
;          |sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008|                                                                                ; 25.0 (22.7)          ; 26.5 (24.2)                      ; 1.7 (1.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 64 (60)             ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008                                                                                                                                                                                                                                               ; sys_mm_interconnect_1_cmd_mux_008   ; sys          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                  ; altera_merlin_arbitrator            ; sys          ;
;          |sys_mm_interconnect_1_router:router|                                                                                          ; 22.8 (22.8)          ; 26.0 (26.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_router:router                                                                                                                                                                                                                                                         ; sys_mm_interconnect_1_router        ; sys          ;
;          |sys_mm_interconnect_1_rsp_demux_008:rsp_demux_008|                                                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_rsp_demux_008:rsp_demux_008                                                                                                                                                                                                                                           ; sys_mm_interconnect_1_rsp_demux_008 ; sys          ;
;          |sys_mm_interconnect_1_rsp_mux:rsp_mux|                                                                                        ; 58.2 (58.2)          ; 63.6 (63.6)                      ; 5.5 (5.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                       ; sys_mm_interconnect_1_rsp_mux       ; sys          ;
;          |sys_mm_interconnect_1_rsp_mux_001:rsp_mux_001|                                                                                ; 28.2 (28.2)          ; 31.1 (31.1)                      ; 3.6 (3.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                               ; sys_mm_interconnect_1_rsp_mux_001   ; sys          ;
;       |sys_onchip_memory2_0:onchip_memory2_0|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                               ; sys_onchip_memory2_0                ; sys          ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                     ; altsyncram                          ; work         ;
;             |altsyncram_pra2:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_pra2:auto_generated                                                                                                                                                                                                                                      ; altsyncram_pra2                     ; work         ;
;       |sys_pio_in:pio_in|                                                                                                               ; 24.6 (24.6)          ; 30.7 (30.7)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_pio_in:pio_in                                                                                                                                                                                                                                                                                                                   ; sys_pio_in                          ; sys          ;
;       |sys_pio_out:pio_out|                                                                                                             ; 8.9 (8.9)            ; 20.7 (20.7)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_pio_out:pio_out                                                                                                                                                                                                                                                                                                                 ; sys_pio_out                         ; sys          ;
;       |sys_timer_0:timer_0|                                                                                                             ; 58.7 (58.7)          ; 75.5 (75.5)                      ; 17.0 (17.0)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 99 (99)             ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pulpino_qsys_test|sys:u0|sys_timer_0:timer_0                                                                                                                                                                                                                                                                                                                 ; sys_timer_0                         ; sys          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]     ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]     ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; GPIO_0[0]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[0]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[0]~124          ; 0                 ; 0       ;
; GPIO_0[1]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[1]~92           ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[1]~feeder         ; 1                 ; 0       ;
; GPIO_0[2]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[2]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[2]~76           ; 1                 ; 0       ;
; GPIO_0[3]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[3]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[3]~60           ; 1                 ; 0       ;
; GPIO_0[4]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[4]~44           ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[4]~feeder         ; 0                 ; 0       ;
; GPIO_0[5]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[5]~28           ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[5]~feeder         ; 0                 ; 0       ;
; GPIO_0[6]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[6]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[6]~12           ; 1                 ; 0       ;
; GPIO_0[7]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[7]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[7]~96           ; 1                 ; 0       ;
; GPIO_0[8]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[8]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[8]~120          ; 1                 ; 0       ;
; GPIO_0[9]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[9]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[9]~88           ; 1                 ; 0       ;
; GPIO_0[10]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[10]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[10]~72          ; 0                 ; 0       ;
; GPIO_0[11]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[11]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[11]~56          ; 1                 ; 0       ;
; GPIO_0[12]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[12]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[12]~40          ; 0                 ; 0       ;
; GPIO_0[13]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[13]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[13]~24          ; 0                 ; 0       ;
; GPIO_0[14]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[14]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[14]~8           ; 1                 ; 0       ;
; GPIO_0[15]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[15]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[15]~100         ; 0                 ; 0       ;
; GPIO_0[16]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[16]~116         ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[16]~feeder        ; 1                 ; 0       ;
; GPIO_0[17]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[17]~84          ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[17]~feeder        ; 0                 ; 0       ;
; GPIO_0[18]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[18]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[18]~68          ; 0                 ; 0       ;
; GPIO_0[19]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[19]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[19]~52          ; 1                 ; 0       ;
; GPIO_0[20]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[20]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[20]~36          ; 1                 ; 0       ;
; GPIO_0[21]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[21]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[21]~20          ; 1                 ; 0       ;
; GPIO_0[22]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[22]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[22]~4           ; 1                 ; 0       ;
; GPIO_0[23]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[23]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[23]~104         ; 1                 ; 0       ;
; GPIO_0[24]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[24]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[24]~112         ; 0                 ; 0       ;
; GPIO_0[25]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[25]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[25]~80          ; 0                 ; 0       ;
; GPIO_0[26]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[26]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[26]~64          ; 1                 ; 0       ;
; GPIO_0[27]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[27]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[27]~48          ; 0                 ; 0       ;
; GPIO_0[28]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[28]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[28]~32          ; 0                 ; 0       ;
; GPIO_0[29]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[29]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[29]~16          ; 1                 ; 0       ;
; GPIO_0[30]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[30]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[30]~0           ; 1                 ; 0       ;
; GPIO_0[31]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_0|d1_data_in[31]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_0|read_mux_out[31]~108         ; 1                 ; 0       ;
; GPIO_0[32]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[0]        ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[0]~28   ; 0                 ; 0       ;
; GPIO_0[33]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[1]        ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[1]~20   ; 1                 ; 0       ;
; GPIO_0[34]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[2]        ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[2]~16   ; 0                 ; 0       ;
; GPIO_0[35]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[3]        ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[3]~12   ; 0                 ; 0       ;
; GPIO_1[0]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[0]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[0]~124          ; 0                 ; 0       ;
; GPIO_1[1]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[1]~92           ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[1]~feeder         ; 1                 ; 0       ;
; GPIO_1[2]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[2]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[2]~76           ; 0                 ; 0       ;
; GPIO_1[3]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[3]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[3]~60           ; 1                 ; 0       ;
; GPIO_1[4]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[4]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[4]~44           ; 0                 ; 0       ;
; GPIO_1[5]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[5]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[5]~28           ; 0                 ; 0       ;
; GPIO_1[6]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[6]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[6]~12           ; 1                 ; 0       ;
; GPIO_1[7]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[7]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[7]~96           ; 0                 ; 0       ;
; GPIO_1[8]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[8]                ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[8]~120          ; 0                 ; 0       ;
; GPIO_1[9]                                                    ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[9]                ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[9]~88           ; 1                 ; 0       ;
; GPIO_1[10]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[10]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[10]~72          ; 1                 ; 0       ;
; GPIO_1[11]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[11]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[11]~56          ; 0                 ; 0       ;
; GPIO_1[12]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[12]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[12]~40          ; 1                 ; 0       ;
; GPIO_1[13]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[13]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[13]~24          ; 0                 ; 0       ;
; GPIO_1[14]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[14]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[14]~8           ; 1                 ; 0       ;
; GPIO_1[15]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[15]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[15]~100         ; 0                 ; 0       ;
; GPIO_1[16]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[16]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[16]~116         ; 0                 ; 0       ;
; GPIO_1[17]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[17]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[17]~84          ; 1                 ; 0       ;
; GPIO_1[18]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[18]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[18]~68          ; 0                 ; 0       ;
; GPIO_1[19]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[19]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[19]~52          ; 0                 ; 0       ;
; GPIO_1[20]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[20]~36          ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[20]~feeder        ; 0                 ; 0       ;
; GPIO_1[21]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[21]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[21]~20          ; 1                 ; 0       ;
; GPIO_1[22]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[22]~4           ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[22]~feeder        ; 1                 ; 0       ;
; GPIO_1[23]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[23]~104         ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[23]~feeder        ; 0                 ; 0       ;
; GPIO_1[24]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[24]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[24]~112         ; 1                 ; 0       ;
; GPIO_1[25]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[25]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[25]~80          ; 1                 ; 0       ;
; GPIO_1[26]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[26]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[26]~64          ; 1                 ; 0       ;
; GPIO_1[27]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[27]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[27]~48          ; 0                 ; 0       ;
; GPIO_1[28]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[28]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[28]~32          ; 0                 ; 0       ;
; GPIO_1[29]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[29]               ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[29]~16          ; 0                 ; 0       ;
; GPIO_1[30]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[30]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[30]~0           ; 1                 ; 0       ;
; GPIO_1[31]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_0:gpio_1|d1_data_in[31]               ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_0:gpio_1|read_mux_out[31]~108         ; 1                 ; 0       ;
; GPIO_1[32]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[4]~8    ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[4]~feeder ; 1                 ; 0       ;
; GPIO_1[33]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[5]        ; 1                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[5]~4    ; 1                 ; 0       ;
; GPIO_1[34]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[6]        ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[6]~0    ; 0                 ; 0       ;
; GPIO_1[35]                                                   ;                   ;         ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|d1_data_in[7]        ; 0                 ; 0       ;
;      - sys:u0|sys_GPIO_EXTRA:gpio_extra|read_mux_out[7]~24   ; 0                 ; 0       ;
; CLOCK_50                                                     ;                   ;         ;
; KEY[0]                                                       ;                   ;         ;
;      - reset_n                                               ; 0                 ; 7       ;
;      - sys:u0|sys_pio_in:pio_in|read_mux_out[0]~0            ; 0                 ; 7       ;
;      - sys:u0|sys_pio_in:pio_in|d1_data_in[0]                ; 0                 ; 7       ;
; KEY[1]                                                       ;                   ;         ;
;      - sys:u0|sys_pio_in:pio_in|d1_data_in[1]                ; 0                 ; 7       ;
;      - sys:u0|sys_pio_in:pio_in|read_mux_out[1]~8            ; 0                 ; 7       ;
+--------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3             ; 375     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3             ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                              ; PLLOUTPUTCOUNTER_X0_Y4_N1 ; 4273    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; reset_n                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X7_Y2_N30         ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y4_N38              ; 60      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; LABCELL_X2_Y5_N54         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; MLABCELL_X3_Y5_N15        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y2_N27         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~4                           ; LABCELL_X4_Y2_N15         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                             ; MLABCELL_X6_Y2_N39        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; MLABCELL_X3_Y5_N6         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; MLABCELL_X3_Y5_N42        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                    ; MLABCELL_X6_Y2_N0         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2      ; MLABCELL_X3_Y5_N12        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y5_N6          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y4_N20              ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X3_Y5_N47              ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X4_Y2_N46              ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X4_Y2_N26              ; 103     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; MLABCELL_X3_Y5_N3         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X3_Y1_N32              ; 83      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y2_N6          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                             ; LABCELL_X2_Y6_N24         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                       ; LABCELL_X2_Y6_N21         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|write_valid~0                                                                                                                                                                                                                                       ; MLABCELL_X3_Y6_N54        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                             ; LABCELL_X1_Y6_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_r:altera_avalon_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                             ; LABCELL_X45_Y13_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|altera_avalon_jtag_uart_scfifo_w:altera_avalon_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                             ; MLABCELL_X25_Y12_N57      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y13_N42       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                         ; FF_X42_Y13_N53            ; 558     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y13_N45       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y12_N54      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                          ; FF_X42_Y13_N14            ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y12_N3        ; 553     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                  ; FF_X16_Y2_N13             ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                   ; FF_X15_Y2_N16             ; 3977    ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sys:u0|core_top:pulpino_0|core_debug_req~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y7_N6         ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCCR_q[0][27]~0                                                                                                                                                                                                                                                  ; LABCELL_X31_Y7_N57        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCER_q[0]~0                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y5_N27       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|PCMR_q[0]~0                                                                                                                                                                                                                                                      ; LABCELL_X33_Y8_N33        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mcause_q[2]~0                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y9_N54       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_cs_registers:cs_registers_i|mepc_q[3]~0                                                                                                                                                                                                                                                      ; LABCELL_X37_Y8_N18        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_debug_unit:debug_unit_i|Selector47~1                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y10_N57      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_debug_unit:debug_unit_i|always6~0                                                                                                                                                                                                                                                            ; LABCELL_X42_Y10_N54       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_debug_unit:debug_unit_i|settings_q[4]~4                                                                                                                                                                                                                                                      ; LABCELL_X42_Y10_N45       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|multdiv_en~0                                                                                                                                                                                                                                                             ; LABCELL_X48_Y11_N27       ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|div_sign_a                                                                                                                                                                                                                 ; LABCELL_X53_Y4_N21        ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|div_sign_b                                                                                                                                                                                                                 ; LABCELL_X56_Y6_N42        ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|mac_res_q[12]~6                                                                                                                                                                                                            ; LABCELL_X53_Y4_N24        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|op_denominator_q[0]~0                                                                                                                                                                                                      ; LABCELL_X55_Y7_N9         ; 73      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|op_numerator_q[30]~0                                                                                                                                                                                                       ; LABCELL_X51_Y3_N6         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_controller:controller_i|Selector8~5                                                                                                                                                                                                                            ; LABCELL_X35_Y10_N6        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_decoder:decoder_i|div_int_en_o~0                                                                                                                                                                                                                               ; LABCELL_X48_Y12_N30       ; 154     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_decoder:decoder_i|mult_int_en_o~0                                                                                                                                                                                                                              ; LABCELL_X48_Y11_N6        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_int_controller:int_controller_i|Selector1~0                                                                                                                                                                                                                    ; LABCELL_X36_Y10_N21       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[10]~42                                                                                                                                                                                                                      ; MLABCELL_X65_Y15_N0       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[11]~43                                                                                                                                                                                                                      ; LABCELL_X73_Y8_N42        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[12]~44                                                                                                                                                                                                                      ; MLABCELL_X65_Y15_N9       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[13]~45                                                                                                                                                                                                                      ; LABCELL_X68_Y15_N27       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[14]~46                                                                                                                                                                                                                      ; MLABCELL_X65_Y15_N6       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[15]~47                                                                                                                                                                                                                      ; LABCELL_X68_Y15_N51       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[16]~3                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N12       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[17]~10                                                                                                                                                                                                                      ; LABCELL_X70_Y14_N15       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[18]~19                                                                                                                                                                                                                      ; LABCELL_X70_Y14_N39       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[19]~25                                                                                                                                                                                                                      ; LABCELL_X68_Y15_N36       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[1]~37                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N21       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[20]~8                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N48       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[21]~14                                                                                                                                                                                                                      ; LABCELL_X70_Y14_N3        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[22]~22                                                                                                                                                                                                                      ; LABCELL_X70_Y14_N6        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[23]~28                                                                                                                                                                                                                      ; LABCELL_X70_Y14_N42       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[24]~6                                                                                                                                                                                                                       ; MLABCELL_X59_Y15_N45      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[25]~13                                                                                                                                                                                                                      ; LABCELL_X73_Y8_N39        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[26]~20                                                                                                                                                                                                                      ; MLABCELL_X59_Y15_N9       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[27]~27                                                                                                                                                                                                                      ; LABCELL_X73_Y8_N30        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[28]~9                                                                                                                                                                                                                       ; MLABCELL_X59_Y15_N6       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[29]~17                                                                                                                                                                                                                      ; LABCELL_X68_Y15_N30       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[2]~38                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N24       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[30]~23                                                                                                                                                                                                                      ; MLABCELL_X59_Y15_N54      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[31]~30                                                                                                                                                                                                                      ; LABCELL_X68_Y15_N48       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[3]~36                                                                                                                                                                                                                       ; LABCELL_X68_Y15_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[4]~31                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N51       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[5]~33                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N57       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[6]~34                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N9        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[7]~35                                                                                                                                                                                                                       ; LABCELL_X70_Y14_N45       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[8]~40                                                                                                                                                                                                                       ; MLABCELL_X65_Y15_N57      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_id_stage:id_stage_i|zeroriscy_register_file:registers_i|we_a_dec[9]~41                                                                                                                                                                                                                       ; LABCELL_X73_Y8_N15        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|branch_req~1                                                                                                                                                                                                                                                             ; LABCELL_X37_Y7_N3         ; 134     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|if_valid_o                                                                                                                                                                                                                                                               ; LABCELL_X37_Y9_N21        ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|Selector33~0                                                                                                                                                                                                                 ; LABCELL_X33_Y7_N0         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|Selector37~3                                                                                                                                                                                                                 ; LABCELL_X33_Y7_N36        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[16]~3                                                                                                                                                                                                           ; LABCELL_X40_Y7_N21        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|instr_addr_q[24]~2                                                                                                                                                                                                           ; LABCELL_X36_Y7_N18        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|rdata_Q[0][16]~0                                                                                                                                                                                 ; LABCELL_X37_Y9_N24        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_if_stage:if_stage_i|zeroriscy_prefetch_buffer:prefetch_buffer_i|zeroriscy_fetch_fifo:fifo_i|valid_n[2]~1                                                                                                                                                                                     ; LABCELL_X37_Y9_N36        ; 136     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|always7~0                                                                                                                                                                                                                                                  ; LABCELL_X68_Y6_N9         ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|always7~1                                                                                                                                                                                                                                                  ; LABCELL_X57_Y12_N15       ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_load_store_unit:load_store_unit_i|misaligned_addr_o[0]~1                                                                                                                                                                                                                                     ; LABCELL_X46_Y9_N18        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_DEBUG:debug|data_out[8]~4                                                                                                                                                                                                                                                                                                                       ; LABCELL_X60_Y7_N21        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|always2~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y5_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|always3~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y5_N57        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[0]                                                                                                                                                                                                                                                                                                                       ; FF_X57_Y3_N59             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[10]                                                                                                                                                                                                                                                                                                                      ; FF_X61_Y2_N52             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[11]                                                                                                                                                                                                                                                                                                                      ; FF_X61_Y2_N49             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[12]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y1_N19             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[13]                                                                                                                                                                                                                                                                                                                      ; FF_X57_Y3_N16             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[14]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y1_N23             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[15]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y1_N20             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[16]                                                                                                                                                                                                                                                                                                                      ; FF_X60_Y5_N22             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[17]                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y1_N16             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[18]                                                                                                                                                                                                                                                                                                                      ; FF_X59_Y2_N53             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[19]                                                                                                                                                                                                                                                                                                                      ; FF_X59_Y2_N50             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[1]                                                                                                                                                                                                                                                                                                                       ; FF_X61_Y2_N53             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[20]                                                                                                                                                                                                                                                                                                                      ; FF_X74_Y4_N1              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[21]                                                                                                                                                                                                                                                                                                                      ; FF_X74_Y4_N5              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[22]                                                                                                                                                                                                                                                                                                                      ; FF_X74_Y4_N4              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[23]                                                                                                                                                                                                                                                                                                                      ; FF_X74_Y4_N2              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[24]                                                                                                                                                                                                                                                                                                                      ; FF_X60_Y5_N52             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[25]                                                                                                                                                                                                                                                                                                                      ; FF_X57_Y3_N58             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[26]                                                                                                                                                                                                                                                                                                                      ; FF_X62_Y4_N43             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[27]                                                                                                                                                                                                                                                                                                                      ; FF_X62_Y4_N46             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[28]                                                                                                                                                                                                                                                                                                                      ; FF_X62_Y4_N44             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[29]                                                                                                                                                                                                                                                                                                                      ; FF_X62_Y4_N47             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[2]                                                                                                                                                                                                                                                                                                                       ; FF_X57_Y3_N17             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[30]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y1_N22             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[31]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y5_N19             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[3]                                                                                                                                                                                                                                                                                                                       ; FF_X57_Y3_N13             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[4]                                                                                                                                                                                                                                                                                                                       ; FF_X57_Y3_N56             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[5]                                                                                                                                                                                                                                                                                                                       ; FF_X57_Y3_N55             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[6]                                                                                                                                                                                                                                                                                                                       ; FF_X59_Y2_N49             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[7]                                                                                                                                                                                                                                                                                                                       ; FF_X59_Y2_N52             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[8]                                                                                                                                                                                                                                                                                                                       ; FF_X57_Y3_N14             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|data_dir[9]                                                                                                                                                                                                                                                                                                                       ; FF_X61_Y2_N50             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_0|wr_strobe~5                                                                                                                                                                                                                                                                                                                       ; LABCELL_X60_Y5_N3         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|always2~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y5_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|always3~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y5_N57        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[0]                                                                                                                                                                                                                                                                                                                       ; FF_X66_Y4_N44             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[10]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y4_N1              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[11]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y3_N16             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[12]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y3_N14             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[13]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y3_N17             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[14]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y3_N13             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[15]                                                                                                                                                                                                                                                                                                                      ; FF_X73_Y3_N5              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[16]                                                                                                                                                                                                                                                                                                                      ; FF_X73_Y3_N2              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[17]                                                                                                                                                                                                                                                                                                                      ; FF_X73_Y3_N1              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[18]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y2_N31             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[19]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y2_N1              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[1]                                                                                                                                                                                                                                                                                                                       ; FF_X70_Y2_N7              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[20]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y4_N58             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[21]                                                                                                                                                                                                                                                                                                                      ; FF_X64_Y4_N46             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[22]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y2_N34             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[23]                                                                                                                                                                                                                                                                                                                      ; FF_X75_Y4_N25             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[24]                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y4_N53             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[25]                                                                                                                                                                                                                                                                                                                      ; FF_X70_Y2_N25             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[26]                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y4_N25             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[27]                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y4_N52             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[28]                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y4_N28             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[29]                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y4_N26             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[2]                                                                                                                                                                                                                                                                                                                       ; FF_X67_Y4_N49             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[30]                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y4_N50             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[31]                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y4_N29             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[3]                                                                                                                                                                                                                                                                                                                       ; FF_X71_Y5_N50             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[4]                                                                                                                                                                                                                                                                                                                       ; FF_X71_Y5_N53             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[5]                                                                                                                                                                                                                                                                                                                       ; FF_X66_Y4_N43             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[6]                                                                                                                                                                                                                                                                                                                       ; FF_X71_Y5_N52             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[7]                                                                                                                                                                                                                                                                                                                       ; FF_X71_Y5_N49             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[8]                                                                                                                                                                                                                                                                                                                       ; FF_X70_Y2_N28             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|data_dir[9]                                                                                                                                                                                                                                                                                                                       ; FF_X73_Y3_N4              ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_0:gpio_1|wr_strobe~2                                                                                                                                                                                                                                                                                                                       ; LABCELL_X67_Y5_N24        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|always2~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y4_N39        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|always3~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y2_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[0]                                                                                                                                                                                                                                                                                                               ; FF_X62_Y3_N37             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[1]                                                                                                                                                                                                                                                                                                               ; FF_X57_Y5_N28             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[2]                                                                                                                                                                                                                                                                                                               ; FF_X62_Y3_N58             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[3]                                                                                                                                                                                                                                                                                                               ; FF_X62_Y2_N22             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[4]                                                                                                                                                                                                                                                                                                               ; FF_X62_Y2_N20             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[5]                                                                                                                                                                                                                                                                                                               ; FF_X62_Y3_N13             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[6]                                                                                                                                                                                                                                                                                                               ; FF_X66_Y1_N16             ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|data_dir[7]~DUPLICATE                                                                                                                                                                                                                                                                                                     ; FF_X62_Y2_N26             ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_GPIO_EXTRA:gpio_extra|wr_strobe~3                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y7_N6         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]~2                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y7_N54       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[5]~3                                                                                                                                                                                                                                                  ; LABCELL_X27_Y7_N3         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                                     ; LABCELL_X22_Y5_N39        ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[14]~1                                                                                                                                                                                                                                                 ; LABCELL_X22_Y5_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[5]~0                                                                                                                                                                                                                                                  ; LABCELL_X22_Y5_N3         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~1                                                                                                                                                                                                                                             ; LABCELL_X22_Y6_N24        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[0]~3                                                                                                                                                                                                                                                 ; LABCELL_X22_Y6_N36        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~1                                                                                                                                                                                                                                                    ; MLABCELL_X28_Y6_N3        ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                                                                                                               ; FF_X28_Y7_N59             ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                                          ; FF_X18_Y6_N38             ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[0]~1                                                                                                                                                                                                                                     ; LABCELL_X24_Y5_N54        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[0]~0                                                                                                                                                                                                                                                ; LABCELL_X30_Y7_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[11]~3                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N27        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[16]~1                                                                                                                                                                                                                                               ; LABCELL_X30_Y7_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[24]~2                                                                                                                                                                                                                                               ; LABCELL_X24_Y5_N45        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                                                 ; LABCELL_X16_Y4_N15        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                                              ; MLABCELL_X15_Y4_N24       ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y4_N12        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y7_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                                              ; FF_X2_Y4_N8               ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~0                                                                                                            ; LABCELL_X2_Y4_N15         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                                                   ; LABCELL_X7_Y3_N42         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                                    ; LABCELL_X9_Y4_N24         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                                             ; LABCELL_X1_Y3_N21         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~1                                                                                                                                                             ; LABCELL_X2_Y3_N33         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                                                  ; MLABCELL_X6_Y4_N24        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                                                      ; FF_X9_Y4_N4               ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[7]~1                                                                                                                                               ; LABCELL_X7_Y4_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~0                                                                                                                                                  ; MLABCELL_X8_Y4_N33        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                                                   ; FF_X2_Y3_N40              ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                                                                                                                       ; LABCELL_X1_Y3_N18         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                                                       ; MLABCELL_X8_Y3_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~7                                                                                                                                                      ; MLABCELL_X3_Y4_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                                         ; LABCELL_X2_Y3_N21         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~1                                                                                                                                                          ; LABCELL_X1_Y3_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                                                       ; MLABCELL_X3_Y3_N54        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~3                                                                                                                                            ; MLABCELL_X3_Y3_N45        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                                           ; LABCELL_X4_Y4_N0          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                                           ; MLABCELL_X8_Y4_N45        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                                                           ; LABCELL_X1_Y3_N0          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                                                                                                                               ; LABCELL_X4_Y3_N39         ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                                               ; LABCELL_X4_Y4_N24         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                                                            ; LABCELL_X4_Y3_N33         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~0                                                                                                                                                 ; MLABCELL_X6_Y3_N27        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~10                                                                                                                                        ; LABCELL_X4_Y1_N48         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[6]~1                                                                                                                                         ; LABCELL_X4_Y3_N57         ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                                                                             ; MLABCELL_X8_Y2_N33        ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~3                                                                                                                             ; MLABCELL_X8_Y3_N6         ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                                           ; MLABCELL_X8_Y2_N36        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~2                                                                                                                                                ; MLABCELL_X6_Y3_N18        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~17                                                                                                                                                        ; LABCELL_X4_Y5_N24         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                                               ; FF_X6_Y3_N5               ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                                                                                                                              ; LABCELL_X7_Y3_N30         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                     ; FF_X11_Y3_N38             ; 238     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:debug_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                     ; LABCELL_X60_Y7_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                    ; LABCELL_X74_Y6_N24        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_1_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                    ; LABCELL_X67_Y5_N9         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:gpio_extra_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                ; LABCELL_X61_Y7_N39        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                ; MLABCELL_X59_Y7_N42       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; LABCELL_X43_Y4_N9         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_in_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                    ; LABCELL_X63_Y5_N12        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pio_out_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                   ; LABCELL_X61_Y3_N9         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                   ; LABCELL_X64_Y5_N9         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:master_0_master_limiter|save_dest_id~0                                                                                                                                                                                                                                        ; LABCELL_X29_Y7_N6         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pulpino_0_avalon_master_lsu_limiter|nonposted_cmd_accepted                                                                                                                                                                                                                    ; LABCELL_X57_Y7_N30        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pulpino_0_avalon_master_lsu_limiter|save_dest_id~1                                                                                                                                                                                                                            ; LABCELL_X57_Y5_N12        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LABCELL_X43_Y5_N6         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|sys_mm_interconnect_1_cmd_mux_008:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                ; LABCELL_X43_Y5_N12        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_onchip_memory2_0:onchip_memory2_0|wren2~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y5_N42        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_pio_in:pio_in|always1~2                                                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y5_N3         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_pio_out:pio_out|always0~4                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y5_N6        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X63_Y3_N0         ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y5_N15        ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y5_N3         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y5_N0         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y5_N42        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys:u0|sys_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X64_Y5_N30        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                               ;
+-------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y4_N1 ; 4273    ; Global Clock         ; GCLK0            ; --                        ;
; sys:u0|altera_reset_controller:rst_controller|r_sync_rst                      ; FF_X15_Y2_N16             ; 3977    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+-----------------------------------------------------+---------+
; Name                                                ; Fan-Out ;
+-----------------------------------------------------+---------+
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|fifo_wr  ; 558     ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|wr_rfifo ; 553     ;
; ~GND                                                ; 519     ;
+-----------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                     ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; sys:u0|sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_pra2:auto_generated|ALTSYNCRAM       ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32          ; 0     ; sys_onchip_memory2_0.hex ; M10K_X38_Y3_N0, M10K_X38_Y10_N0, M10K_X49_Y9_N0, M10K_X41_Y8_N0, M10K_X41_Y3_N0, M10K_X38_Y9_N0, M10K_X38_Y11_N0, M10K_X41_Y5_N0, M10K_X41_Y2_N0, M10K_X38_Y6_N0, M10K_X38_Y8_N0, M10K_X26_Y9_N0, M10K_X38_Y2_N0, M10K_X49_Y6_N0, M10K_X26_Y8_N0, M10K_X41_Y6_N0, M10K_X26_Y7_N0, M10K_X41_Y7_N0, M10K_X38_Y5_N0, M10K_X49_Y5_N0, M10K_X41_Y10_N0, M10K_X26_Y6_N0, M10K_X41_Y9_N0, M10K_X49_Y4_N0, M10K_X26_Y11_N0, M10K_X49_Y8_N0, M10K_X38_Y7_N0, M10K_X41_Y11_N0, M10K_X26_Y4_N0, M10K_X49_Y7_N0, M10K_X38_Y4_N0, M10K_X41_Y4_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
+------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Independent 18x18 plus 36     ; 1           ;
; Total number of DSP blocks    ; 1           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 1           ;
+-------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                      ; Mode                      ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; sys:u0|core_top:pulpino_0|zeroriscy_core:RISCV_CORE|zeroriscy_ex_block:ex_block_i|zeroriscy_multdiv_fast:multdiv_fast.multdiv_i|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y6_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 13,855 / 289,320 ( 5 % )  ;
; C12 interconnects                           ; 136 / 13,420 ( 1 % )      ;
; C2 interconnects                            ; 3,913 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 2,201 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,155 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,190 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 514 / 12,676 ( 4 % )      ;
; R14/C12 interconnect drivers                ; 593 / 20,720 ( 3 % )      ;
; R3 interconnects                            ; 5,461 / 130,992 ( 4 % )   ;
; R6 interconnects                            ; 9,210 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 8 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 83           ; 83           ; 0            ; 0            ; 87        ; 83           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 87        ; 87        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 87           ; 4            ; 4            ; 87           ; 87           ; 0         ; 4            ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 0         ; 0         ; 87           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; LED[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[34]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[35]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[34]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[35]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                           ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                  ; Destination Clock(s)                                                             ; Delay Added in ns ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                              ; altera_reserved_tck                                                              ; 419.6             ;
; clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 408.6             ;
; I/O                                                                              ; clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 23.7              ;
; altera_reserved_tck,I/O                                                          ; altera_reserved_tck                                                              ; 21.8              ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; KEY[0]                                                                                                                                                                                                                                                                                                                                                   ; sys:u0|sys_pio_in:pio_in|d1_data_in[0]                                                                                                                                                                                                                                                                                                                   ; 6.860             ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                   ; sys:u0|sys_pio_in:pio_in|readdata[1]                                                                                                                                                                                                                                                                                                                     ; 5.399             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|stored_channel[0]                                                                                                                                                                                                                                                                     ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.989             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.877             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[3]                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.874             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.869             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.856             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel                                                                                                                                                                                                                                                                          ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.706             ;
; sys:u0|sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pulpino_0_avalon_slave_debug_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                             ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.603             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                                                                                                                            ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.565             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                                                                                                                            ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.562             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                                                                                                                                            ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.554             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_HEADER                                                                                                                                                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.409             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_sop                                                                                                                                                                                                                                                                              ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.375             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_startofpacket                                                                                                                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.375             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_valid                                                                                                                                                                                                                                                   ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.375             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[6]                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.375             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|out_valid                                                                                                                                                                                                                                                                             ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.375             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|in_data_toggle                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.375             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[2]                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]                                                                                                                             ; 1.367             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]                                                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]                                                                                                                             ; 1.343             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc                                                                                                           ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[5]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[7]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1                                                                                                            ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[2]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_valid                                                                                                                                                     ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[16]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[12]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[10]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[9]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[8]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[5]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[4]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[3]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[2]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[1]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[6]                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[11]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[6]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[5]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[4]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[3]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[1]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[7]                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_PADDED                                                                                                                                                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA                                                                                                                                             ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[3]                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                                                                                                                      ; 1.260             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|write                                                                                                                                                                                                                                                       ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.258             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[15]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.258             ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                              ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.258             ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                         ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                       ; 1.257             ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_valid                                                                                                                                                                                                                                                                                        ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|empty                                                                                                                                                                                                                                                                                            ; 1.247             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[6]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_esc                                                                                                                                                                                                                                                                              ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[7]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[4]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[3]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[1]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[2]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_eop                                                                                                                                                                                                                                                                              ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_endofpacket                                                                                                                                                                                                                                             ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[5]                                                                                                                                                                                                                                                 ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.235             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                                                                                                                                         ; 1.227             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[2]                                                                                                                                                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[8]                                                                                                                             ; 1.213             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]                                                                                                                                                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[11]                                                                                                                            ; 1.213             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[1]                                                                                                                                                ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[13]                                                                                                                            ; 1.212             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.207             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.200             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.176             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.172             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[8]                                                                                                                                                          ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[7]                                                                                                                                                          ; 1.157             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.157             ;
; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[2]                                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                                                                                                                                         ; 1.144             ;
; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT                                                                                                                                                                                                                                         ; sys:u0|sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                                                                                                                             ; 1.144             ;
; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid                                                                                                                                                                                                                                                                               ; sys:u0|sys_master_0:master_0|altera_avalon_sc_fifo:fifo|empty                                                                                                                                                                                                                                                                                            ; 1.143             ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                       ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                       ; 1.142             ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                          ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                       ; 1.134             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.134             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][2]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][2]                    ; 1.133             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; 1.133             ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                       ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                       ; 1.130             ;
; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                       ; sys:u0|altera_avalon_jtag_uart:jtag_uart_0|alt_jtag_atlantic:altera_avalon_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                       ; 1.127             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.126             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "pulpino_qsys_test"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll:clock_conversion|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4063 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): sys:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0 with 3772 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'pulpino_qsys_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clock_conversion|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {clock_conversion|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {clock_conversion|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at pulpino_qsys_test.sdc(15): SW* could not be matched with a port File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 15
Warning (332049): Ignored set_input_delay at pulpino_qsys_test.sdc(15): Argument <targets> is an empty collection File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 15
    Info (332050): set_input_delay -clock system_clock -max 5.00 [get_ports SW*] File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 15
Warning (332049): Ignored set_input_delay at pulpino_qsys_test.sdc(16): Argument <targets> is an empty collection File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 16
    Info (332050): set_input_delay -clock system_clock -min 1.00 [get_ports SW*] File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 16
Warning (332174): Ignored filter at pulpino_qsys_test.sdc(21): LEDR* could not be matched with a port File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 21
Warning (332049): Ignored set_output_delay at pulpino_qsys_test.sdc(21): Argument <targets> is an empty collection File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 21
    Info (332050): set_output_delay -clock system_clock -max 5.00 [get_ports LEDR*] File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 21
Warning (332049): Ignored set_output_delay at pulpino_qsys_test.sdc(22): Argument <targets> is an empty collection File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 22
    Info (332050): set_output_delay -clock system_clock -min 1.00 [get_ports LEDR*] File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 22
Warning (332174): Ignored filter at pulpino_qsys_test.sdc(24): HEX* could not be matched with a port File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 24
Warning (332049): Ignored set_false_path at pulpino_qsys_test.sdc(24): Argument <to> is an empty collection File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 24
    Info (332050): set_false_path -to [get_ports HEX*] File: /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.sdc Line: 24
Info (332104): Reading SDC File: 'sys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'sys/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: '/home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/db/ip/sys/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: '/home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/db/ip/sys/submodules/altera_reset_controller.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: clock_conversion|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):    3.333 clock_conversion|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 clock_conversion|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 system_clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (11888): Total time spent on timing analysis during the Fitter is 22.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:21
Info (144001): Generated suppressed messages file /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2342 megabytes
    Info: Processing ended: Thu Jan  8 18:07:25 2026
    Info: Elapsed time: 00:02:06
    Info: Total CPU time (on all processors): 00:04:54


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/aline/Documents/Mestrado/ECU/RISCV_ECU/quartus_project/pulpino_qsys_test.fit.smsg.


