TimeQuest Timing Analyzer report for MSXInterfacev17
Sat Oct 28 04:33:06 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'SPI_SCLK'
 12. Hold: 'SPI_SCLK'
 13. Recovery: 'SPI_SCLK'
 14. Removal: 'SPI_SCLK'
 15. Minimum Pulse Width: 'SPI_SCLK'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Setup Transfers
 23. Hold Transfers
 24. Recovery Transfers
 25. Removal Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSXInterfacev17                                                   ;
; Device Family      ; MAX3000A                                                          ;
; Device Name        ; EPM3064ALC44-10                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; SPI_SCLK   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SPI_SCLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.14 MHz ; 58.14 MHz       ; SPI_SCLK   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; SPI_SCLK ; -16.200 ; -350.900      ;
+----------+---------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; SPI_SCLK ; 5.800 ; 0.000         ;
+----------+-------+---------------+


+------------------------------------+
; Recovery Summary                   ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; SPI_SCLK ; -13.900 ; -83.900       ;
+----------+---------+---------------+


+----------------------------------+
; Removal Summary                  ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; SPI_SCLK ; 6.800 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Minimum Pulse Width Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; SPI_SCLK ; -3.500 ; -175.000      ;
+----------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'SPI_SCLK'                                                                                                                                                 ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.200 ; spi_state.transferring                  ; D_buff_pi[0]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; spi_state.transferring                  ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.300     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[0]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.100 ; SPI_en_s                                ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.200     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[0]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -16.000 ; SPI_en_s                                ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 14.100     ;
; -13.000 ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 11.100     ;
; -13.000 ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 11.100     ;
; -13.000 ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 11.100     ;
; -9.200  ; D_buff_pi[1]                            ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; D_buff_pi[1]                            ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.200  ; spi_state.transferring                  ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.300      ;
; -9.100  ; D_buff_pi[0]                            ; D_buff_pi[0]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_pi[0]                            ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_pi[2]                            ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_pi[2]                            ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_pi[3]                            ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_pi[3]                            ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; SPI_en_s                                ; SPI_en_s                                ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; SPI_en_s                                ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.prepare                       ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.prepare                       ; D_buff_msx_r[0]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_msx_r[7]                         ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; spi_state.idle                          ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.100  ; D_buff_msx_r[7]                         ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.200      ;
; -9.000  ; D_buff_pi[4]                            ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_pi[4]                            ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_pi[5]                            ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_pi[5]                            ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_pi[6]                            ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_pi[6]                            ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_pi[7]                            ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[0]                         ; D_buff_msx_r[0]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[1]                         ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[0]                         ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[2]                         ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[1]                         ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[3]                         ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
; -9.000  ; D_buff_msx_r[2]                         ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 7.100      ;
+---------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'SPI_SCLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.800  ; D_buff_pi[4]                            ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_pi[4]                            ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_pi[5]                            ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_pi[5]                            ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_pi[6]                            ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_pi[6]                            ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_pi[7]                            ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; spi_state.idle                          ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[0]                         ; D_buff_msx_r[0]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[1]                         ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[0]                         ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[2]                         ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[1]                         ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[3]                         ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[2]                         ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[4]                         ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[3]                         ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[5]                         ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[4]                         ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[6]                         ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[5]                         ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; D_buff_msx_r[6]                         ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.800  ; SPI_MOSI~reg0                           ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.100      ;
; 5.900  ; D_buff_pi[0]                            ; D_buff_pi[0]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_pi[0]                            ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_pi[2]                            ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_pi[2]                            ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_pi[3]                            ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_pi[3]                            ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; SPI_en_s                                ; SPI_en_s                                ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; SPI_en_s                                ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.prepare                       ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.prepare                       ; D_buff_msx_r[0]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_msx_r[7]                         ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; spi_state.idle                          ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 5.900  ; D_buff_msx_r[7]                         ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.200      ;
; 6.000  ; D_buff_pi[1]                            ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; D_buff_pi[1]                            ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 6.000  ; spi_state.transferring                  ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 7.300      ;
; 9.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 11.100     ;
; 9.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 11.100     ;
; 9.800  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 11.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[0]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[1]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[2]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[3]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[4]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[5]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[6]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; D_buff_msx_r[7]                         ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.800 ; SPI_en_s                                ; SPI_MOSI~reg0                           ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.100     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[0]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[1]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[2]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[3]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[4]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[5]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[6]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
; 12.900 ; SPI_en_s                                ; D_buff_pi[7]                            ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 14.200     ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'SPI_SCLK'                                                                                                                ;
+---------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.900 ; SPI_en_s  ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 12.000     ;
; -10.000 ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; SPI_en_s  ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; SPI_en_s  ; SPI_en_s                                ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
; -10.000 ; SPI_en_s  ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 1.000        ; 0.000      ; 8.100      ;
+---------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'SPI_SCLK'                                                                                                                ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.800  ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 6.800  ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 6.800  ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 6.800  ; SPI_en_s  ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 6.800  ; SPI_en_s  ; spi_state.idle                          ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 6.800  ; SPI_en_s  ; SPI_en_s                                ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 6.800  ; SPI_en_s  ; spi_state.prepare                       ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 8.100      ;
; 10.700 ; SPI_en_s  ; spi_state.transferring                  ; SPI_SCLK     ; SPI_SCLK    ; 0.000        ; 0.000      ; 12.000     ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'SPI_SCLK'                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[0]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[0]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[1]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[1]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[2]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[2]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[3]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[3]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[4]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[4]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[5]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[5]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[6]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[6]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[7]                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[7]                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[0]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[0]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[1]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[1]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[2]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[2]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[3]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[3]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[4]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[4]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[5]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[5]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[6]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[6]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[7]                            ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[7]                            ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; SPI_MOSI~reg0                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; SPI_MOSI~reg0                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; SPI_en_s                                ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; SPI_en_s                                ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; lpm_counter:spibitcount_s_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spi_state.idle                          ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spi_state.idle                          ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spi_state.prepare                       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spi_state.prepare                       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spi_state.transferring                  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spi_state.transferring                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[0]|[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[0]|[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[1]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[1]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[2]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[2]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[3]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[3]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[4]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[4]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[5]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[5]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[6]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[6]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_msx_r[7]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_msx_r[7]|[6]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[0]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[0]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[1]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[1]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[2]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[2]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[3]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[3]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[4]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[4]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[5]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[5]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[6]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[6]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; D_buff_pi[7]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; D_buff_pi[7]|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; SPI_MOSI~reg0|[4]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; SPI_MOSI~reg0|[4]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; SPI_SCLK|dataout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; SPI_SCLK|dataout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; SPI_en_s|[2]                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; SPI_en_s|[2]                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spi_state.idle|[6]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spi_state.idle|[6]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spi_state.prepare|[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spi_state.prepare|[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spi_state.transferring|[6]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spi_state.transferring|[6]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spibitcount_s_rtl_0|dffs[0]|[19]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spibitcount_s_rtl_0|dffs[0]|[19]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spibitcount_s_rtl_0|dffs[1]|[20]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spibitcount_s_rtl_0|dffs[1]|[20]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI_SCLK ; Rise       ; spibitcount_s_rtl_0|dffs[2]|[3]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI_SCLK ; Rise       ; spibitcount_s_rtl_0|dffs[2]|[3]         ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[0]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[1]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[2]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[3]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[4]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[5]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[6]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
;  A[7]     ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
; D[*]      ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[0]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[1]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[2]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[3]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[4]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[5]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[6]     ; SPI_SCLK   ; 10.500 ; 10.500 ; Rise       ; SPI_SCLK        ;
;  D[7]     ; SPI_SCLK   ; 10.400 ; 10.400 ; Rise       ; SPI_SCLK        ;
; IORQ_n    ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
; SPI_MISO  ; SPI_SCLK   ; 3.300  ; 3.300  ; Rise       ; SPI_SCLK        ;
; WR_n      ; SPI_SCLK   ; 17.500 ; 17.500 ; Rise       ; SPI_SCLK        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[0]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[1]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[2]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[3]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[4]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[5]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[6]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  A[7]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
; D[*]      ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
;  D[0]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[1]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[2]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[3]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[4]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[5]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[6]     ; SPI_SCLK   ; 0.600 ; 0.600 ; Rise       ; SPI_SCLK        ;
;  D[7]     ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
; IORQ_n    ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
; SPI_MISO  ; SPI_SCLK   ; 0.900 ; 0.900 ; Rise       ; SPI_SCLK        ;
; WR_n      ; SPI_SCLK   ; 0.700 ; 0.700 ; Rise       ; SPI_SCLK        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; SPI_SCLK   ; 16.900 ; 16.900 ; Rise       ; SPI_SCLK        ;
;  D[0]     ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
;  D[1]     ; SPI_SCLK   ; 16.900 ; 16.900 ; Rise       ; SPI_SCLK        ;
;  D[2]     ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
;  D[3]     ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
;  D[4]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[5]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[6]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[7]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
; LED       ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
; SPI_CS    ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
; SPI_MOSI  ; SPI_SCLK   ; 9.900  ; 9.900  ; Rise       ; SPI_SCLK        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[0]     ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
;  D[1]     ; SPI_SCLK   ; 16.900 ; 16.900 ; Rise       ; SPI_SCLK        ;
;  D[2]     ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
;  D[3]     ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
;  D[4]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[5]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[6]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
;  D[7]     ; SPI_SCLK   ; 16.700 ; 16.700 ; Rise       ; SPI_SCLK        ;
; LED       ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
; SPI_CS    ; SPI_SCLK   ; 16.800 ; 16.800 ; Rise       ; SPI_SCLK        ;
; SPI_MOSI  ; SPI_SCLK   ; 9.900  ; 9.900  ; Rise       ; SPI_SCLK        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[0]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[1]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[2]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[3]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[4]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[5]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[6]        ;        ; 15.700 ; 15.700 ;        ;
; A[0]       ; D[7]        ;        ; 15.700 ; 15.700 ;        ;
; A[1]       ; BUSDIR      ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[0]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[1]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[2]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[3]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[4]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[5]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[6]        ; 15.700 ;        ;        ; 15.700 ;
; A[1]       ; D[7]        ; 15.700 ;        ;        ; 15.700 ;
; A[2]       ; BUSDIR      ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[2]       ; D[0]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[1]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[2]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[3]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[4]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[5]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[6]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[2]       ; D[7]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; BUSDIR      ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[3]       ; D[0]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[1]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[2]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[3]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[4]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[5]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[6]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[3]       ; D[7]        ; 15.700 ; 15.700 ; 15.700 ; 15.700 ;
; A[4]       ; BUSDIR      ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[0]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[1]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[2]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[3]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[4]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[5]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[6]        ; 15.700 ;        ;        ; 15.700 ;
; A[4]       ; D[7]        ; 15.700 ;        ;        ; 15.700 ;
; A[5]       ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[0]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[1]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[2]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[3]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[4]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[5]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[6]        ;        ; 15.700 ; 15.700 ;        ;
; A[5]       ; D[7]        ;        ; 15.700 ; 15.700 ;        ;
; A[6]       ; BUSDIR      ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[0]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[1]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[2]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[3]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[4]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[5]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[6]        ; 15.700 ;        ;        ; 15.700 ;
; A[6]       ; D[7]        ; 15.700 ;        ;        ; 15.700 ;
; A[7]       ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[0]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[1]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[2]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[3]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[4]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[5]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[6]        ;        ; 15.700 ; 15.700 ;        ;
; A[7]       ; D[7]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[0]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[1]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[2]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[3]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[4]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[5]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[6]        ;        ; 15.700 ; 15.700 ;        ;
; IORQ_n     ; D[7]        ;        ; 15.700 ; 15.700 ;        ;
; RD_n       ; BUSDIR      ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[0]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[1]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[2]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[3]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[4]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[5]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[6]        ;        ; 15.600 ; 15.600 ;        ;
; RD_n       ; D[7]        ;        ; 15.600 ; 15.600 ;        ;
; SPI_RDY    ; D[0]        ; 10.000 ;        ;        ; 10.000 ;
; SPI_RDY    ; LED         ; 10.000 ;        ;        ; 10.000 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[0]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[1]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[2]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[3]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[4]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[5]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[6]        ;        ; 10.200 ; 10.200 ;        ;
; A[0]       ; D[7]        ;        ; 10.200 ; 10.200 ;        ;
; A[1]       ; BUSDIR      ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[0]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[1]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[2]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[3]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[4]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[5]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[6]        ; 10.200 ;        ;        ; 10.200 ;
; A[1]       ; D[7]        ; 10.200 ;        ;        ; 10.200 ;
; A[2]       ; BUSDIR      ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[2]       ; D[0]        ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[2]       ; D[1]        ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[2]       ; D[2]        ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[2]       ; D[3]        ; 15.700 ; 10.200 ; 10.200 ; 15.700 ;
; A[2]       ; D[4]        ; 15.700 ; 10.200 ; 10.200 ; 15.700 ;
; A[2]       ; D[5]        ; 15.700 ; 10.200 ; 10.200 ; 15.700 ;
; A[2]       ; D[6]        ; 15.700 ; 10.200 ; 10.200 ; 15.700 ;
; A[2]       ; D[7]        ; 15.700 ; 10.200 ; 10.200 ; 15.700 ;
; A[3]       ; BUSDIR      ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[3]       ; D[0]        ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[3]       ; D[1]        ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[3]       ; D[2]        ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; A[3]       ; D[3]        ; 10.200 ; 15.700 ; 15.700 ; 10.200 ;
; A[3]       ; D[4]        ; 10.200 ; 15.700 ; 15.700 ; 10.200 ;
; A[3]       ; D[5]        ; 10.200 ; 15.700 ; 15.700 ; 10.200 ;
; A[3]       ; D[6]        ; 10.200 ; 15.700 ; 15.700 ; 10.200 ;
; A[3]       ; D[7]        ; 10.200 ; 15.700 ; 15.700 ; 10.200 ;
; A[4]       ; BUSDIR      ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[0]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[1]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[2]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[3]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[4]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[5]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[6]        ; 10.200 ;        ;        ; 10.200 ;
; A[4]       ; D[7]        ; 10.200 ;        ;        ; 10.200 ;
; A[5]       ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[0]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[1]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[2]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[3]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[4]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[5]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[6]        ;        ; 10.200 ; 10.200 ;        ;
; A[5]       ; D[7]        ;        ; 10.200 ; 10.200 ;        ;
; A[6]       ; BUSDIR      ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[0]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[1]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[2]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[3]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[4]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[5]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[6]        ; 10.200 ;        ;        ; 10.200 ;
; A[6]       ; D[7]        ; 10.200 ;        ;        ; 10.200 ;
; A[7]       ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[0]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[1]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[2]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[3]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[4]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[5]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[6]        ;        ; 10.200 ; 10.200 ;        ;
; A[7]       ; D[7]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; BUSDIR      ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[0]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[1]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[2]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[3]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[4]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[5]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[6]        ;        ; 10.200 ; 10.200 ;        ;
; IORQ_n     ; D[7]        ;        ; 10.200 ; 10.200 ;        ;
; RD_n       ; BUSDIR      ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[0]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[1]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[2]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[3]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[4]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[5]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[6]        ;        ; 10.100 ; 10.100 ;        ;
; RD_n       ; D[7]        ;        ; 10.100 ; 10.100 ;        ;
; SPI_RDY    ; D[0]        ; 10.000 ;        ;        ; 10.000 ;
; SPI_RDY    ; LED         ; 10.000 ;        ;        ; 10.000 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SPI_SCLK   ; SPI_SCLK ; 197      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SPI_SCLK   ; SPI_SCLK ; 197      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SPI_SCLK   ; SPI_SCLK ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SPI_SCLK   ; SPI_SCLK ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 543   ; 543  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 104   ; 104  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 28 04:33:04 2017
Info: Command: quartus_sta MSX_Interface -c MSXInterfacev17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSXInterfacev17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SPI_SCLK SPI_SCLK
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[0]~62|dataout"
    Warning (332126): Node "D_buff_msx[0]~62|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[1]~58|dataout"
    Warning (332126): Node "D_buff_msx[1]~58|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[2]~54|dataout"
    Warning (332126): Node "D_buff_msx[2]~54|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[3]~50|dataout"
    Warning (332126): Node "D_buff_msx[3]~50|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[4]~46|dataout"
    Warning (332126): Node "D_buff_msx[4]~46|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[5]~42|dataout"
    Warning (332126): Node "D_buff_msx[5]~42|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[6]~38|dataout"
    Warning (332126): Node "D_buff_msx[6]~38|[2]"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "D_buff_msx[7]~34|dataout"
    Warning (332126): Node "D_buff_msx[7]~34|[2]"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.200      -350.900 SPI_SCLK 
Info (332146): Worst-case hold slack is 5.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.800         0.000 SPI_SCLK 
Info (332146): Worst-case recovery slack is -13.900
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.900       -83.900 SPI_SCLK 
Info (332146): Worst-case removal slack is 6.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.800         0.000 SPI_SCLK 
Info (332146): Worst-case minimum pulse width slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500      -175.000 SPI_SCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 356 megabytes
    Info: Processing ended: Sat Oct 28 04:33:06 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


