# FullAdderSubtractor
Proyecto para la clase de "Laboratorio de Sistemas Digitales"

## Imagenes 

### Full Adder Normal
![Full Adder Normal](/FullAdderAlone.png)
### Full Adder con Subtractor 
![Full Adder con subtractor](/FullAdderSub.png)
### Simulaci칩n 
![Simulaci칩n circuito](/Simulador.png)

## Codigo 

[Desi침o](https://github.com/Miguelelizondov/FullAdderSubtractor-/blob/master/PrimerParcial_LabAvanzados.vhdl)

[TestBench](https://github.com/Miguelelizondov/FullAdderSubtractor-/blob/master/testbench_addsub.vhdl)

## Esquem치tico

[Logisim Circuito](https://github.com/Miguelelizondov/FullAdderSubtractor-/blob/master/FullAdder.circ)
