Fitter report for DE1_programmer
Mon Jul 18 12:57:16 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jul 18 12:57:16 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE1_programmer                                  ;
; Top-level Entity Name              ; DE1_programmer                                  ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,046 / 18,752 ( 22 % )                         ;
;     Total combinational functions  ; 3,083 / 18,752 ( 16 % )                         ;
;     Dedicated logic registers      ; 2,889 / 18,752 ( 15 % )                         ;
; Total registers                    ; 2889                                            ;
; Total pins                         ; 166 / 315 ( 53 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 196,608 / 239,616 ( 82 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  20.0%      ;
;     Processors 5-16        ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6194 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6194 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6187    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Steve/Workspace/DE1_programmer/output_files/DE1_programmer.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,046 / 18,752 ( 22 % )    ;
;     -- Combinational with no register       ; 1157                       ;
;     -- Register only                        ; 963                        ;
;     -- Combinational with a register        ; 1926                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1928                       ;
;     -- 3 input functions                    ; 730                        ;
;     -- <=2 input functions                  ; 425                        ;
;     -- Register only                        ; 963                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2796                       ;
;     -- arithmetic mode                      ; 287                        ;
;                                             ;                            ;
; Total registers*                            ; 2,889 / 19,649 ( 15 % )    ;
;     -- Dedicated logic registers            ; 2,889 / 18,752 ( 15 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 319 / 1,172 ( 27 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 166 / 315 ( 53 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M4Ks                                        ; 48 / 52 ( 92 % )           ;
; Total block memory bits                     ; 196,608 / 239,616 ( 82 % ) ;
; Total block memory implementation bits      ; 221,184 / 239,616 ( 92 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 4 / 16 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 9%               ;
; Peak interconnect usage (total/H/V)         ; 19% / 19% / 21%            ;
; Maximum fan-out                             ; 2865                       ;
; Highest non-global fan-out                  ; 305                        ;
; Total fan-out                               ; 21814                      ;
; Average fan-out                             ; 3.27                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4046 / 18752 ( 22 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1157                  ; 0                              ;
;     -- Register only                        ; 963                   ; 0                              ;
;     -- Combinational with a register        ; 1926                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1928                  ; 0                              ;
;     -- 3 input functions                    ; 730                   ; 0                              ;
;     -- <=2 input functions                  ; 425                   ; 0                              ;
;     -- Register only                        ; 963                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2796                  ; 0                              ;
;     -- arithmetic mode                      ; 287                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2889                  ; 0                              ;
;     -- Dedicated logic registers            ; 2889 / 18752 ( 15 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 319 / 1172 ( 27 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 166                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 196608                ; 0                              ;
; Total RAM block bits                        ; 221184                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 48 / 52 ( 92 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 2938                  ; 1                              ;
;     -- Registered Input Connections         ; 2889                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 2938                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 21811                 ; 2942                           ;
;     -- Registered Connections               ; 12347                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 2939                           ;
;     -- hard_block:auto_generated_inst       ; 2939                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 1                              ;
;     -- Output Ports                         ; 116                   ; 3                              ;
;     -- Bidir Ports                          ; 42                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; button[0] ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button[1] ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button[2] ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button[3] ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk       ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd       ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[0] ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[1] ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; flash_a[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_a[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_ce_n    ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_oe_n    ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_reset_n ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_we_n    ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[0]     ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[1]     ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[2]     ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[3]     ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[4]     ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[5]     ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_d[6]     ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[0]     ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[1]     ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[2]     ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[3]     ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[4]     ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[5]     ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_d[6]     ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[0]     ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[1]     ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[2]     ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[3]     ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[4]     ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[5]     ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_d[6]     ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[0]     ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[1]     ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[2]     ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[3]     ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[4]     ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[5]     ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3_d[6]     ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[0]    ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[10]   ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[11]   ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[1]    ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[2]    ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[3]    ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[4]    ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[5]    ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[6]    ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[7]    ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[8]    ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a[9]    ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_ba[0]   ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_ba[1]   ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_cas_n   ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_cke     ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_clk     ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_cs_n    ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_dqm[0]  ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_dqm[1]  ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_ras_n   ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_wre_n   ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[0]     ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[10]    ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[11]    ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[12]    ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[13]    ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[14]    ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[15]    ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[16]    ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[17]    ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[1]     ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[2]     ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[3]     ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[4]     ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[5]     ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[6]     ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[7]     ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[8]     ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_a[9]     ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_ce_n     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_lb_n     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_oe_n     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_ub_n     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_we_n     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd           ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                      ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------+---------------------+
; flash_d[0]   ; AB16  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[1]   ; AA16  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[2]   ; AB17  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[3]   ; AA17  ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[4]   ; AB18  ; 7        ; 42           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[5]   ; AA18  ; 7        ; 44           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[6]   ; AB19  ; 7        ; 48           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; flash_d[7]   ; AA19  ; 7        ; 48           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_flash_controller:flash_controller_inst|flash_gate_out ; -                   ;
; ps2_clk      ; H15   ; 4        ; 44           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; DE1_PS2_driver:PS2_driver_inst|ps2_clk_q_s                ; -                   ;
; ps2_data     ; J14   ; 4        ; 42           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; DE1_PS2_driver:PS2_driver_inst|ps2_data_q_s               ; -                   ;
; sdram_dq[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sdram_dq[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; SDRAM_DP64_I:SDRAM_controller|gate_out                    ; -                   ;
; sram_d[0]    ; AA6   ; 8        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[10]   ; V9    ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[11]   ; U9    ; 8        ; 13           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[12]   ; R9    ; 8        ; 13           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[13]   ; W8    ; 8        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[14]   ; V8    ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[15]   ; U8    ; 8        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[1]    ; AB6   ; 8        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[2]    ; AA7   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[3]    ; AB7   ; 8        ; 11           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[4]    ; AA8   ; 8        ; 15           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[5]    ; AB8   ; 8        ; 15           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[6]    ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[7]    ; AB9   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[8]    ; Y9    ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
; sram_d[9]    ; W9    ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; DE1_SRAM_controller:SRAM_inst|sram_gate_out               ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 39 / 41 ( 95 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 21 / 36 ( 58 % ) ; 3.3V          ; --           ;
; 7        ; 34 / 40 ( 85 % ) ; 3.3V          ; --           ;
; 8        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 324        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 322        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 320        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 306        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 304        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 298        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 293        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 287        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 279        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 273        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; sram_a[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; sram_a[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; sram_a[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; sram_d[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; sram_d[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; sram_d[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; sram_d[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; sram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; sram_a[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; flash_a[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; flash_a[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; flash_a[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; flash_oe_n                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; flash_d[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; flash_d[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; flash_d[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; flash_d[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; flash_a[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; sram_a[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; sram_a[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; sram_ce_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; sram_d[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; sram_d[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; sram_d[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; sram_d[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; sram_a[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; sram_a[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; flash_a[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; flash_a[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; flash_a[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; flash_ce_n                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; flash_d[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; flash_d[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; flash_d[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; flash_d[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; flash_a[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 323        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 321        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 319        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 305        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 303        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 297        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 292        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 286        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 278        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 272        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; hex2_d[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; hex2_d[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 296        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 2        ; hex1_d[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; hex1_d[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; hex2_d[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; hex3_d[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; hex3_d[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; hex3_d[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 309        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 302        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 20         ; 2        ; hex1_d[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; hex0_d[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; hex2_d[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; hex2_d[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 308        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 301        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 22         ; 2        ; hex0_d[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; hex0_d[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; hex3_d[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; hex3_d[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 307        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 295        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 294        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 276        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 268        ; 4        ; rxd                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; hex1_d[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; hex2_d[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; hex2_d[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 313        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 277        ; 4        ; txd                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 24         ; 2        ; hex0_d[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; hex0_d[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; hex1_d[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; hex1_d[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; hex1_d[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 314        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 300        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 299        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 290        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 274        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 253        ; 4        ; ps2_clk                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; hex0_d[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; hex0_d[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; hex3_d[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; ps2_data                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; switch[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; hex3_d[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; switch[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; sdram_dqm[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; sdram_dq[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; sdram_dq[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; sdram_cke                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; sdram_a[9]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; sdram_a[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 47         ; 1        ; sdram_dq[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; sdram_dq[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; sdram_a[8]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; sdram_a[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; sdram_a[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 94         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 187        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; sdram_dq[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; sdram_dq[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; sdram_a[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; sdram_a[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; sdram_dqm[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; sdram_wre_n                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; sram_d[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; sram_a[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; sram_a[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; flash_a[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; flash_a[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; flash_a[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; flash_a[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 185        ; 6        ; ledr[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; ledr[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; button[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; button[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; sdram_dq[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; sdram_dq[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; sdram_cas_n                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; sdram_ras_n                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; sdram_cs_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; sram_a[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; sram_oe_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; sram_a[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; flash_a[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; flash_a[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; ledr[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; button[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; button[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; sdram_dq[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; sdram_dq[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; sdram_ba[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; sdram_clk                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; sram_d[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; sram_d[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; sram_a[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; flash_a[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; flash_a[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; flash_a[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; ledr[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; ledr[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; ledg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; ledg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; sdram_dq[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; sdram_dq[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; sdram_ba[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; sram_d[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; sram_d[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; sram_a[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; flash_a[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; flash_a[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; ledr[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 180        ; 6        ; ledg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; ledg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; sdram_dq[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; sdram_dq[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; sdram_a[10]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; sdram_a[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; sdram_a[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; sram_ub_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; sram_d[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; sram_d[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; sram_a[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; flash_reset_n                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; flash_a[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; ledg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; ledg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; sdram_dq[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; sdram_dq[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; sdram_a[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; sdram_a[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; sram_a[17]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; sram_a[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; sram_lb_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; sram_d[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; sram_a[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; flash_a[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; flash_we_n                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; flash_a[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 165        ; 6        ; ledr[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; ledr[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 178        ; 6        ; ledg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; ledg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; PLL0:PLL_inst|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; PLL_inst|altpll_component|pll             ;
; PLL mode                         ; Normal                                    ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 50.0 MHz                                  ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                  ;
; Nominal VCO frequency            ; 800.0 MHz                                 ;
; VCO post scale K counter         ; --                                        ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 31.25 MHz                                 ;
; Freq max lock                    ; 62.5 MHz                                  ;
; M VCO Tap                        ; 0                                         ;
; M Initial                        ; 1                                         ;
; M value                          ; 16                                        ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_1                                     ;
; Inclk0 signal                    ; clk                                       ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                         ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------+
; PLL0:PLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ; PLL_inst|altpll_component|pll|clk[0] ;
; PLL0:PLL_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 16            ; 8/8 Even   ; 1       ; 0       ; PLL_inst|altpll_component|pll|clk[1] ;
; PLL0:PLL_inst|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C2      ; 16            ; 8/8 Even   ; 1       ; 0       ; PLL_inst|altpll_component|pll|clk[2] ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_programmer                                 ; 4046 (63)   ; 2889 (44)                 ; 0 (0)         ; 196608      ; 48   ; 0            ; 0       ; 0         ; 166  ; 0            ; 1157 (17)    ; 963 (33)          ; 1926 (13)        ; |DE1_programmer                                                                                                    ; work         ;
;    |BRAM_8K:main_mem|                           ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_programmer|BRAM_8K:main_mem                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_programmer|BRAM_8K:main_mem|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_01a2:auto_generated|       ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (1)            ; |DE1_programmer|BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated                    ; work         ;
;             |decode_1oa:decode3|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_programmer|BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode3 ; work         ;
;    |DE1_PS2_driver:PS2_driver_inst|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE1_programmer|DE1_PS2_driver:PS2_driver_inst                                                                     ; work         ;
;    |DE1_SRAM_controller:SRAM_inst|              ; 71 (71)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 32 (32)           ; 31 (31)          ; |DE1_programmer|DE1_SRAM_controller:SRAM_inst                                                                      ; work         ;
;    |DE1_flash_controller:flash_controller_inst| ; 132 (132)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 30 (30)           ; 54 (54)          ; |DE1_programmer|DE1_flash_controller:flash_controller_inst                                                         ; work         ;
;    |DE1_hex_driver:hex_inst|                    ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (0)           ; |DE1_programmer|DE1_hex_driver:hex_inst                                                                            ; work         ;
;       |hexdriver:driver_inst0|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst0                                                     ; work         ;
;       |hexdriver:driver_inst1|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst1                                                     ; work         ;
;       |hexdriver:driver_inst2|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst2                                                     ; work         ;
;       |hexdriver:driver_inst3|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE1_programmer|DE1_hex_driver:hex_inst|hexdriver:driver_inst3                                                     ; work         ;
;    |IOMM64:IOMM_inst2|                          ; 255 (255)   ; 220 (220)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 96 (96)           ; 124 (124)        ; |DE1_programmer|IOMM64:IOMM_inst2                                                                                  ; work         ;
;    |IOMM:IOMM_inst0|                            ; 154 (154)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 16 (16)           ; 111 (111)        ; |DE1_programmer|IOMM:IOMM_inst0                                                                                    ; work         ;
;    |IOMM:IOMM_inst1|                            ; 165 (165)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 32 (32)           ; 107 (107)        ; |DE1_programmer|IOMM:IOMM_inst1                                                                                    ; work         ;
;    |NeonFox:CPU_inst|                           ; 2073 (135)  ; 1436 (66)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (68)     ; 527 (6)           ; 911 (42)         ; |DE1_programmer|NeonFox:CPU_inst                                                                                   ; work         ;
;       |ALU:ALU_inst|                            ; 221 (221)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (177)    ; 2 (2)             ; 42 (42)          ; |DE1_programmer|NeonFox:CPU_inst|ALU:ALU_inst                                                                      ; work         ;
;       |PC:PC_inst|                              ; 997 (350)   ; 807 (226)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (106)    ; 346 (73)          ; 479 (172)        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst                                                                        ; work         ;
;          |call_stack:cstack0|                   ; 647 (647)   ; 581 (581)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 273 (273)         ; 308 (308)        ; |DE1_programmer|NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0                                                     ; work         ;
;       |decode_unit:decoder_inst|                ; 95 (95)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 69 (69)          ; |DE1_programmer|NeonFox:CPU_inst|decode_unit:decoder_inst                                                          ; work         ;
;       |hazard_unit:hazard_inst|                 ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE1_programmer|NeonFox:CPU_inst|hazard_unit:hazard_inst                                                           ; work         ;
;       |reg_file:reg_file_inst|                  ; 688 (688)   ; 475 (475)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 173 (173)         ; 328 (328)        ; |DE1_programmer|NeonFox:CPU_inst|reg_file:reg_file_inst                                                            ; work         ;
;    |PLL0:PLL_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_programmer|PLL0:PLL_inst                                                                                      ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_programmer|PLL0:PLL_inst|altpll:altpll_component                                                              ; work         ;
;    |PRG_ROM:PRG_inst|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_programmer|PRG_ROM:PRG_inst                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_programmer|PRG_ROM:PRG_inst|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_gn81:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_programmer|PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated                    ; work         ;
;    |SDRAM_DP64_I:SDRAM_controller|              ; 370 (370)   ; 241 (241)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 64 (64)           ; 178 (178)        ; |DE1_programmer|SDRAM_DP64_I:SDRAM_controller                                                                      ; work         ;
;    |button_debounce:debounce_inst|              ; 65 (65)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 40 (40)          ; |DE1_programmer|button_debounce:debounce_inst                                                                      ; work         ;
;    |interrupt_controller:intcon_inst|           ; 74 (74)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 55 (55)          ; |DE1_programmer|interrupt_controller:intcon_inst                                                                   ; work         ;
;    |keyboard:keyboard_inst|                     ; 273 (14)    ; 209 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (2)       ; 64 (0)            ; 145 (12)         ; |DE1_programmer|keyboard:keyboard_inst                                                                             ; work         ;
;       |ps2_host:ps2_host_inst|                  ; 79 (79)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 54 (54)          ; |DE1_programmer|keyboard:keyboard_inst|ps2_host:ps2_host_inst                                                      ; work         ;
;       |queue_8_8:rx_queue|                      ; 87 (87)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 32 (32)           ; 41 (41)          ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:rx_queue                                                          ; work         ;
;       |queue_8_8:tx_queue|                      ; 95 (95)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 32 (32)           ; 40 (40)          ; |DE1_programmer|keyboard:keyboard_inst|queue_8_8:tx_queue                                                          ; work         ;
;    |serial:serial_inst|                         ; 285 (15)    ; 208 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (2)       ; 65 (0)            ; 144 (13)         ; |DE1_programmer|serial:serial_inst                                                                                 ; work         ;
;       |UART:UART_inst|                          ; 95 (95)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 1 (1)             ; 51 (51)          ; |DE1_programmer|serial:serial_inst|UART:UART_inst                                                                  ; work         ;
;       |queue_8_8:rx_queue|                      ; 87 (87)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 32 (32)           ; 40 (40)          ; |DE1_programmer|serial:serial_inst|queue_8_8:rx_queue                                                              ; work         ;
;       |queue_8_8:tx_queue|                      ; 89 (89)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 32 (32)           ; 41 (41)          ; |DE1_programmer|serial:serial_inst|queue_8_8:tx_queue                                                              ; work         ;
;    |timer:timer_inst|                           ; 81 (81)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 33 (33)          ; |DE1_programmer|timer:timer_inst                                                                                   ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; ps2_data      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ps2_clk       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; flash_d[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[0]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[1]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[2]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[3]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[4]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[5]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[6]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[7]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[8]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[9]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[10]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[11]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[12]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[13]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[14]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_d[15]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sdram_dq[0]   ; Bidir    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[1]   ; Bidir    ; (2) 1025 ps   ; (5) 2152 ps   ; --                    ; --  ;
; sdram_dq[2]   ; Bidir    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[3]   ; Bidir    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[4]   ; Bidir    ; (5) 2152 ps   ; (2) 1025 ps   ; --                    ; --  ;
; sdram_dq[5]   ; Bidir    ; (2) 1025 ps   ; (5) 2152 ps   ; --                    ; --  ;
; sdram_dq[6]   ; Bidir    ; (2) 1025 ps   ; (5) 2152 ps   ; --                    ; --  ;
; sdram_dq[7]   ; Bidir    ; (2) 1025 ps   ; (5) 2152 ps   ; --                    ; --  ;
; sdram_dq[8]   ; Bidir    ; (6) 2523 ps   ; (2) 1025 ps   ; --                    ; --  ;
; sdram_dq[9]   ; Bidir    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[10]  ; Bidir    ; (5) 2152 ps   ; (2) 1025 ps   ; --                    ; --  ;
; sdram_dq[11]  ; Bidir    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[12]  ; Bidir    ; (2) 1025 ps   ; (5) 2152 ps   ; --                    ; --  ;
; sdram_dq[13]  ; Bidir    ; (3) 1403 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[14]  ; Bidir    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq[15]  ; Bidir    ; (3) 1403 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ledr[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; txd           ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_a[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; flash_we_n    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_reset_n ; Output   ; --            ; --            ; --                    ; --  ;
; flash_ce_n    ; Output   ; --            ; --            ; --                    ; --  ;
; flash_oe_n    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_a[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_we_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_ce_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_oe_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_lb_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_ub_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_clk     ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_cke     ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_cs_n    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_wre_n   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_cas_n   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_ras_n   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_ba[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_ba[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_dqm[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_dqm[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0_d[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1_d[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2_d[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3_d[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; clk           ; Input    ; --            ; --            ; --                    ; --  ;
; switch[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; button[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; rxd           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; button[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; button[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; button[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; ps2_data                                                                ;                   ;         ;
;      - DE1_PS2_driver:PS2_driver_inst|ps2_data_d~feeder                 ; 0                 ; 6       ;
; ps2_clk                                                                 ;                   ;         ;
;      - DE1_PS2_driver:PS2_driver_inst|ps2_clk_d~feeder                  ; 1                 ; 6       ;
; flash_d[0]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[0]~feeder ; 0                 ; 6       ;
; flash_d[1]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[1]~feeder ; 0                 ; 6       ;
; flash_d[2]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[2]~feeder ; 0                 ; 6       ;
; flash_d[3]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[3]~feeder ; 0                 ; 6       ;
; flash_d[4]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[4]        ; 1                 ; 6       ;
; flash_d[5]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[5]        ; 1                 ; 6       ;
; flash_d[6]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[6]~feeder ; 1                 ; 6       ;
; flash_d[7]                                                              ;                   ;         ;
;      - DE1_flash_controller:flash_controller_inst|p1_from_mem[7]        ; 0                 ; 6       ;
; sram_d[0]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[0]                     ; 0                 ; 6       ;
; sram_d[1]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[1]                     ; 0                 ; 6       ;
; sram_d[2]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[2]~feeder              ; 0                 ; 6       ;
; sram_d[3]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[3]~feeder              ; 1                 ; 6       ;
; sram_d[4]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[4]                     ; 1                 ; 6       ;
; sram_d[5]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[5]                     ; 0                 ; 6       ;
; sram_d[6]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[6]~feeder              ; 0                 ; 6       ;
; sram_d[7]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[7]                     ; 0                 ; 6       ;
; sram_d[8]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[8]                     ; 1                 ; 6       ;
; sram_d[9]                                                               ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[9]                     ; 0                 ; 6       ;
; sram_d[10]                                                              ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[10]~feeder             ; 1                 ; 6       ;
; sram_d[11]                                                              ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[11]~feeder             ; 0                 ; 6       ;
; sram_d[12]                                                              ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[12]~feeder             ; 0                 ; 6       ;
; sram_d[13]                                                              ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[13]                    ; 0                 ; 6       ;
; sram_d[14]                                                              ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[14]~feeder             ; 1                 ; 6       ;
; sram_d[15]                                                              ;                   ;         ;
;      - DE1_SRAM_controller:SRAM_inst|p1_from_mem[15]~feeder             ; 0                 ; 6       ;
; sdram_dq[0]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[0]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[0]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[0]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[0]~feeder                 ; 1                 ; 6       ;
; sdram_dq[1]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[1]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[1]~feeder                 ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[1]~feeder                 ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[1]~feeder                 ; 1                 ; 5       ;
; sdram_dq[2]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[2]                        ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[2]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[2]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[2]~feeder                 ; 1                 ; 6       ;
; sdram_dq[3]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[3]                        ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[3]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[3]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[3]~feeder                 ; 1                 ; 6       ;
; sdram_dq[4]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[4]                        ; 0                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[4]                        ; 0                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[4]                        ; 0                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[4]~feeder                 ; 0                 ; 5       ;
; sdram_dq[5]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[5]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[5]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[5]~feeder                 ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[5]~feeder                 ; 1                 ; 5       ;
; sdram_dq[6]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[6]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[6]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[6]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[6]~feeder                 ; 1                 ; 5       ;
; sdram_dq[7]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[7]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[7]                        ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[7]~feeder                 ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[7]~feeder                 ; 1                 ; 5       ;
; sdram_dq[8]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[8]                        ; 0                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[8]~feeder                 ; 0                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[8]~feeder                 ; 0                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[8]~feeder                 ; 0                 ; 6       ;
; sdram_dq[9]                                                             ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[9]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[9]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[9]~feeder                 ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[9]~feeder                 ; 1                 ; 6       ;
; sdram_dq[10]                                                            ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[10]                       ; 0                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[10]~feeder                ; 0                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[10]~feeder                ; 0                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[10]~feeder                ; 0                 ; 5       ;
; sdram_dq[11]                                                            ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[11]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[11]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[11]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[11]~feeder                ; 1                 ; 6       ;
; sdram_dq[12]                                                            ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[12]                       ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[12]                       ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[12]~feeder                ; 1                 ; 5       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[12]~feeder                ; 1                 ; 5       ;
; sdram_dq[13]                                                            ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[13]                       ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[13]                       ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[13]                       ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[13]~feeder                ; 1                 ; 6       ;
; sdram_dq[14]                                                            ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[14]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[14]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[14]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[14]~feeder                ; 1                 ; 6       ;
; sdram_dq[15]                                                            ;                   ;         ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data3[15]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data0[15]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data1[15]~feeder                ; 1                 ; 6       ;
;      - SDRAM_DP64_I:SDRAM_controller|p2_data2[15]~feeder                ; 1                 ; 6       ;
; clk                                                                     ;                   ;         ;
; switch[1]                                                               ;                   ;         ;
; switch[0]                                                               ;                   ;         ;
; button[3]                                                               ;                   ;         ;
;      - button_debounce:debounce_inst|button_s[3]~0                      ; 0                 ; 6       ;
; rxd                                                                     ;                   ;         ;
;      - serial:serial_inst|UART:UART_inst|rx_s~0                         ; 1                 ; 6       ;
; button[2]                                                               ;                   ;         ;
;      - button_debounce:debounce_inst|button_s[2]~1                      ; 0                 ; 6       ;
; button[0]                                                               ;                   ;         ;
;      - button_debounce:debounce_inst|button_s[0]~2                      ; 1                 ; 6       ;
; button[1]                                                               ;                   ;         ;
;      - button_debounce:debounce_inst|button_s[1]~3                      ; 0                 ; 6       ;
+-------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode3|eq_node[0] ; LCCOMB_X22_Y12_N22 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode3|eq_node[1] ; LCCOMB_X22_Y12_N16 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|Selector6~1                                                                     ; LCCOMB_X24_Y4_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|p1_from_mem[8]~0                                                                ; LCCOMB_X24_Y4_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|p1_ready                                                                        ; LCFF_X24_Y4_N1     ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|sram_a[0]~0                                                                     ; LCCOMB_X24_Y4_N20  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]~0                                                                 ; LCCOMB_X24_Y4_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|sram_gate_out                                                                   ; LCFF_X24_Y4_N11    ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                                                               ; LCFF_X24_Y4_N19    ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE1_flash_controller:flash_controller_inst|Selector16~2                                                       ; LCCOMB_X36_Y4_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_flash_controller:flash_controller_inst|flash_cycle[8]~0                                                   ; LCCOMB_X35_Y4_N0   ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_flash_controller:flash_controller_inst|flash_cycle[8]~3                                                   ; LCCOMB_X35_Y4_N28  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_flash_controller:flash_controller_inst|flash_gate_out                                                     ; LCFF_X36_Y4_N17    ; 9       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE1_flash_controller:flash_controller_inst|p1_from_mem[7]~0                                                   ; LCCOMB_X35_Y3_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE1_flash_controller:flash_controller_inst|p1_ready                                                           ; LCFF_X36_Y4_N23    ; 52      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|read_address_high[4]~0                                                                      ; LCCOMB_X19_Y7_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|read_address_low[6]~0                                                                       ; LCCOMB_X19_Y7_N26  ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|read_address_low[6]~1                                                                       ; LCCOMB_X19_Y7_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|read_increment[15]~0                                                                        ; LCCOMB_X14_Y9_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_active~1                                                                              ; LCCOMB_X14_Y9_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_address_high[4]~0                                                                     ; LCCOMB_X18_Y8_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_address_low[10]~1                                                                     ; LCCOMB_X18_Y8_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_data[16]~1                                                                            ; LCCOMB_X14_Y9_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_data[32]~2                                                                            ; LCCOMB_X14_Y9_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_data[48]~0                                                                            ; LCCOMB_X14_Y9_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM64:IOMM_inst2|write_increment[15]~0                                                                       ; LCCOMB_X14_Y9_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|read_address_high[4]~0                                                                        ; LCCOMB_X33_Y6_N14  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|read_address_low[13]~2                                                                        ; LCCOMB_X33_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|read_address_low[2]~0                                                                         ; LCCOMB_X34_Y6_N4   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|read_address_low[2]~1                                                                         ; LCCOMB_X33_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|read_increment[15]~1                                                                          ; LCCOMB_X33_Y6_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|read_increment[7]~0                                                                           ; LCCOMB_X33_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|write_address_high[1]~2                                                                       ; LCCOMB_X33_Y6_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|write_address_low[0]~1                                                                        ; LCCOMB_X33_Y6_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|write_address_low[15]~2                                                                       ; LCCOMB_X33_Y6_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|write_data[0]~2                                                                               ; LCCOMB_X33_Y5_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|write_increment[15]~1                                                                         ; LCCOMB_X33_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst0|write_increment[7]~0                                                                          ; LCCOMB_X29_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|Decoder0~12                                                                                   ; LCCOMB_X27_Y9_N28  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|read_address_high[2]~2                                                                        ; LCCOMB_X30_Y5_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|read_address_low[5]~0                                                                         ; LCCOMB_X30_Y5_N22  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|read_address_low[5]~1                                                                         ; LCCOMB_X29_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|read_address_low[9]~2                                                                         ; LCCOMB_X29_Y5_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|read_increment[15]~2                                                                          ; LCCOMB_X29_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|read_increment[7]~1                                                                           ; LCCOMB_X29_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_address_high[7]~0                                                                       ; LCCOMB_X31_Y5_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_address_low[12]~2                                                                       ; LCCOMB_X31_Y5_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_address_low[4]~1                                                                        ; LCCOMB_X31_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_data[0]~4                                                                               ; LCCOMB_X16_Y5_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_data[8]~5                                                                               ; LCCOMB_X15_Y5_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_increment[15]~3                                                                         ; LCCOMB_X29_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IOMM:IOMM_inst1|write_increment[7]~2                                                                          ; LCCOMB_X29_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|ALU:ALU_inst|always1~0                                                                       ; LCCOMB_X25_Y15_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|ALU:ALU_inst|z~0                                                                             ; LCCOMB_X23_Y15_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[2]~1                                                        ; LCCOMB_X35_Y14_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]~1                                                                     ; LCCOMB_X29_Y12_N8  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|always2~5                                                                         ; LCCOMB_X30_Y14_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|always0~0                                                      ; LCCOMB_X30_Y14_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~633                                                  ; LCCOMB_X24_Y21_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~635                                                  ; LCCOMB_X24_Y21_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~637                                                  ; LCCOMB_X25_Y17_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~639                                                  ; LCCOMB_X25_Y17_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~641                                                  ; LCCOMB_X24_Y21_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~643                                                  ; LCCOMB_X24_Y21_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~645                                                  ; LCCOMB_X25_Y17_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~647                                                  ; LCCOMB_X29_Y21_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~649                                                  ; LCCOMB_X25_Y17_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~651                                                  ; LCCOMB_X25_Y17_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~653                                                  ; LCCOMB_X29_Y21_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~655                                                  ; LCCOMB_X25_Y17_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~657                                                  ; LCCOMB_X25_Y17_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~659                                                  ; LCCOMB_X33_Y18_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~661                                                  ; LCCOMB_X33_Y18_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~663                                                  ; LCCOMB_X33_Y18_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|prev_branch_taken                                                                 ; LCFF_X30_Y14_N5    ; 98      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|PC:PC_inst|update_last_callx                                                                 ; LCCOMB_X27_Y15_N16 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_alternate[4]~1                                                    ; LCCOMB_X27_Y16_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[9]~0                                                        ; LCCOMB_X29_Y12_N10 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[14]~14                                                        ; LCCOMB_X29_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|always0~0                                                           ; LCCOMB_X27_Y16_N6  ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|always1~0                                                           ; LCCOMB_X29_Y12_N20 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|prev_hazard                                                         ; LCFF_X20_Y16_N27   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|hazard~3                                                             ; LCCOMB_X29_Y12_N24 ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|interrupt                                                                                    ; LCFF_X27_Y16_N1    ; 80      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[0]~5                                                       ; LCCOMB_X24_Y11_N4  ; 81      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[1]~6                                                       ; LCCOMB_X24_Y9_N14  ; 72      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[0]~0                                                             ; LCCOMB_X20_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[8]~1                                                             ; LCCOMB_X20_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux1[7]~0                                                             ; LCCOMB_X20_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux1[8]~1                                                             ; LCCOMB_X20_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux2[7]~0                                                             ; LCCOMB_X20_Y12_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux2[8]~1                                                             ; LCCOMB_X20_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux3[7]~0                                                             ; LCCOMB_X20_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux3[8]~1                                                             ; LCCOMB_X20_Y12_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cah[7]~0                                                              ; LCCOMB_X19_Y14_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cah[8]~1                                                              ; LCCOMB_X19_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cal[7]~0                                                              ; LCCOMB_X19_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cal[8]~1                                                              ; LCCOMB_X19_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dah[7]~0                                                              ; LCCOMB_X20_Y13_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dah[8]~1                                                              ; LCCOMB_X20_Y13_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dal[7]~0                                                              ; LCCOMB_X20_Y13_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dal[8]~1                                                              ; LCCOMB_X22_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[15]~3                                                             ; LCCOMB_X20_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[7]~1                                                              ; LCCOMB_X20_Y12_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r0[7]~0                                                               ; LCCOMB_X19_Y14_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r0[8]~1                                                               ; LCCOMB_X19_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r10[7]~0                                                              ; LCCOMB_X20_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r10[8]~1                                                              ; LCCOMB_X20_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r11[7]~0                                                              ; LCCOMB_X19_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r11[8]~1                                                              ; LCCOMB_X19_Y14_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r12[7]~0                                                              ; LCCOMB_X20_Y10_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r12[8]~1                                                              ; LCCOMB_X19_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r13[7]~0                                                              ; LCCOMB_X23_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r13[8]~1                                                              ; LCCOMB_X19_Y14_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r14[7]~0                                                              ; LCCOMB_X20_Y12_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r14[8]~1                                                              ; LCCOMB_X20_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r15[7]~0                                                              ; LCCOMB_X20_Y11_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r15[8]~1                                                              ; LCCOMB_X16_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r1[7]~0                                                               ; LCCOMB_X19_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r1[8]~1                                                               ; LCCOMB_X20_Y13_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r2[7]~0                                                               ; LCCOMB_X19_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r2[8]~1                                                               ; LCCOMB_X20_Y12_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r3[7]~0                                                               ; LCCOMB_X20_Y13_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r3[8]~1                                                               ; LCCOMB_X20_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r4[7]~0                                                               ; LCCOMB_X19_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r4[8]~1                                                               ; LCCOMB_X19_Y14_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r5[7]~0                                                               ; LCCOMB_X19_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r5[8]~1                                                               ; LCCOMB_X20_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r6[7]~0                                                               ; LCCOMB_X19_Y10_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r6[8]~1                                                               ; LCCOMB_X16_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r7[7]~0                                                               ; LCCOMB_X20_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r7[8]~1                                                               ; LCCOMB_X20_Y13_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r8[7]~0                                                               ; LCCOMB_X19_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r8[8]~1                                                               ; LCCOMB_X19_Y14_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r9[7]~0                                                               ; LCCOMB_X19_Y14_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r9[8]~1                                                               ; LCCOMB_X19_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|rah[13]~17                                                            ; LCCOMB_X29_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|rah[7]~16                                                             ; LCCOMB_X29_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ral[7]~16                                                             ; LCCOMB_X29_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ral[9]~17                                                             ; LCCOMB_X29_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|_clk0                                                                   ; PLL_1              ; 72      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|_clk1                                                                   ; PLL_1              ; 2865    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[1]~1                                                               ; LCCOMB_X15_Y8_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[0]~4                                                                  ; LCCOMB_X15_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[16]~2                                                                 ; LCCOMB_X15_Y10_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[32]~5                                                                 ; LCCOMB_X15_Y10_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[48]~0                                                                 ; LCCOMB_X12_Y8_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|gate_out                                                                        ; LCFF_X10_Y7_N1     ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|p2_data3[9]~0                                                                   ; LCCOMB_X12_Y8_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|refresh_timer[4]~12                                                             ; LCCOMB_X10_Y10_N26 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|sdram_a[2]~0                                                                    ; LCCOMB_X11_Y7_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|state~108                                                                       ; LCCOMB_X11_Y8_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|state~111                                                                       ; LCCOMB_X11_Y8_N26  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|state~112                                                                       ; LCCOMB_X11_Y8_N20  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_DP64_I:SDRAM_controller|word_address[0]~0                                                               ; LCCOMB_X15_Y10_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always1~5                                                                                                     ; LCCOMB_X21_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always1~6                                                                                                     ; LCCOMB_X21_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always1~7                                                                                                     ; LCCOMB_X26_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always1~8                                                                                                     ; LCCOMB_X26_Y13_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; button_debounce:debounce_inst|WideAnd0~4                                                                      ; LCCOMB_X40_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; button_debounce:debounce_inst|button_0_count[3]~4                                                             ; LCCOMB_X40_Y8_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; button_debounce:debounce_inst|button_1_count[3]~4                                                             ; LCCOMB_X40_Y8_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; button_debounce:debounce_inst|button_2_count[3]~4                                                             ; LCCOMB_X40_Y9_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; button_debounce:debounce_inst|button_3_count[3]~4                                                             ; LCCOMB_X40_Y10_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                           ; PIN_L1             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                        ; LCCOMB_X27_Y16_N14 ; 5       ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                        ; LCCOMB_X27_Y16_N14 ; 188     ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; interrupt_controller:intcon_inst|control[3]~1                                                                 ; LCCOMB_X26_Y9_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interrupt_controller:intcon_inst|to_cpu[8]~1                                                                  ; LCCOMB_X27_Y11_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[1]~1                                                    ; LCCOMB_X14_Y11_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[6]~18                                              ; LCCOMB_X14_Y11_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[2]~3                                               ; LCCOMB_X14_Y11_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~100                                                       ; LCCOMB_X25_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~101                                                       ; LCCOMB_X25_Y7_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~102                                                       ; LCCOMB_X25_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~103                                                       ; LCCOMB_X25_Y7_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~104                                                       ; LCCOMB_X25_Y7_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~105                                                       ; LCCOMB_X25_Y7_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~97                                                        ; LCCOMB_X25_Y7_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~99                                                        ; LCCOMB_X25_Y7_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]~0                                                      ; LCCOMB_X25_Y8_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~70                                                        ; LCCOMB_X14_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~71                                                        ; LCCOMB_X14_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~72                                                        ; LCCOMB_X14_Y12_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~73                                                        ; LCCOMB_X14_Y12_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~74                                                        ; LCCOMB_X14_Y12_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~75                                                        ; LCCOMB_X14_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~76                                                        ; LCCOMB_X14_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~77                                                        ; LCCOMB_X14_Y12_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]~1                                                      ; LCCOMB_X15_Y12_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]~0                                                     ; LCCOMB_X15_Y12_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                           ; LCFF_X16_Y10_N13   ; 306     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                           ; LCFF_X16_Y10_N13   ; 609     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; serial:serial_inst|UART:UART_inst|rx_data[0]~1                                                                ; LCCOMB_X18_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|UART:UART_inst|rx_frame[5]~2                                                               ; LCCOMB_X20_Y18_N30 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|UART:UART_inst|tx_timer[2]~9                                                               ; LCCOMB_X20_Y7_N6   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~100                                                           ; LCCOMB_X18_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~101                                                           ; LCCOMB_X20_Y17_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~102                                                           ; LCCOMB_X20_Y17_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~103                                                           ; LCCOMB_X18_Y15_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~104                                                           ; LCCOMB_X18_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~105                                                           ; LCCOMB_X20_Y17_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~97                                                            ; LCCOMB_X18_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~99                                                            ; LCCOMB_X20_Y17_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:rx_queue|read_addr[3]~0                                                          ; LCCOMB_X20_Y15_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~100                                                           ; LCCOMB_X22_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~101                                                           ; LCCOMB_X22_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~102                                                           ; LCCOMB_X22_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~103                                                           ; LCCOMB_X22_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~104                                                           ; LCCOMB_X22_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~105                                                           ; LCCOMB_X22_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~98                                                            ; LCCOMB_X22_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~99                                                            ; LCCOMB_X22_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]~1                                                          ; LCCOMB_X20_Y8_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]~0                                                         ; LCCOMB_X21_Y9_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_inst|counter[22]~34                                                                               ; LCCOMB_X29_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_inst|counter[2]~36                                                                                ; LCCOMB_X30_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_inst|counter[9]~35                                                                                ; LCCOMB_X29_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer:timer_inst|to_cpu[1]~4                                                                                  ; LCCOMB_X29_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                      ;
+---------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; PLL0:PLL_inst|altpll:altpll_component|_clk0 ; PLL_1              ; 72      ; Global Clock         ; GCLK3            ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|_clk1 ; PLL_1              ; 2865    ; Global Clock         ; GCLK2            ; --                        ;
; comb~1                                      ; LCCOMB_X27_Y16_N14 ; 188     ; Global Clock         ; GCLK13           ; --                        ;
; rst                                         ; LCFF_X16_Y10_N13   ; 609     ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; rst                                                                                                           ; 305     ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[0]                                                     ; 138     ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[3]                                                     ; 137     ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[2]                                                     ; 137     ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|address[1]                                                     ; 137     ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[8]                                                          ; 101     ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[2]                                                                      ; 100     ;
; NeonFox:CPU_inst|PC:PC_inst|prev_branch_taken                                                                 ; 98      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[3]                                                                      ; 94      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[0]                                                                      ; 93      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[6]                                                          ; 88      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[7]                                                          ; 86      ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|branch_hazard~1                                                      ; 85      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[5]                                                          ; 85      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[1]                                                                      ; 84      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[0]~5                                                       ; 81      ;
; NeonFox:CPU_inst|interrupt                                                                                    ; 80      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[4]                                                                      ; 79      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[6]                                                                      ; 77      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[5]                                                                      ; 77      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[7]                                                                      ; 77      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[1]~6                                                       ; 72      ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ                                                                    ; 72      ;
; NeonFox:CPU_inst|PC:PC_inst|take_brx~0                                                                        ; 70      ;
; IOMM64:IOMM_inst2|read_address_low[6]~0                                                                       ; 67      ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]~1                                                                     ; 64      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[12]                                                                     ; 59      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[10]                                                                     ; 58      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[14]                                                                     ; 57      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[8]                                                                      ; 57      ;
; DE1_flash_controller:flash_controller_inst|flash_cycle[8]~0                                                   ; 56      ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|hazard~3                                                             ; 55      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|always1~0                                                             ; 55      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[15]                                                                     ; 55      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[11]                                                                     ; 55      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[9]                                                                      ; 55      ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[13]                                                                     ; 54      ;
; IOMM:IOMM_inst0|write_active                                                                                  ; 53      ;
; DE1_flash_controller:flash_controller_inst|p1_ready                                                           ; 52      ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~0                                                                          ; 49      ;
; IOMM64:IOMM_inst2|write_active                                                                                ; 48      ;
; SDRAM_DP64_I:SDRAM_controller|ready2                                                                          ; 47      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[22]~2                                                                      ; 46      ;
; SDRAM_DP64_I:SDRAM_controller|state.S_INC                                                                     ; 45      ;
; IOMM:IOMM_inst1|write_active                                                                                  ; 44      ;
; DE1_SRAM_controller:SRAM_inst|p1_ready                                                                        ; 44      ;
; NeonFox:CPU_inst|PC:PC_inst|always2~4                                                                         ; 43      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[9]                                                          ; 40      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[4]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[3]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[1]                                                                         ; 39      ;
; DE1_SRAM_controller:SRAM_inst|sram_a[0]~0                                                                     ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[11]                                                                        ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[10]                                                                        ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[9]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[8]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[7]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[6]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[5]                                                                         ; 39      ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[0]                                                                         ; 39      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[2]~3                                                       ; 38      ;
; NeonFox:CPU_inst|PC:PC_inst|update_last_callx                                                                 ; 36      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|always0~0                                                           ; 34      ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~1                                                                          ; 34      ;
; NeonFox:CPU_inst|PC:PC_inst|decoder_prev_hazard                                                               ; 33      ;
; NeonFox:CPU_inst|regf_wren2                                                                                   ; 33      ;
; NeonFox:CPU_inst|dest_waddr2[2]                                                                               ; 33      ;
; ~GND                                                                                                          ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|always2~5                                                                         ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|A_current_I_alternate[2]~1                                                        ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~663                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~661                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~659                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~657                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~655                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~653                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~651                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~649                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~647                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~645                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~643                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~641                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~639                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~637                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~635                                                  ; 32      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|stack_mem~633                                                  ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[11]~11                                                   ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[10]~10                                                   ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[9]~9                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[8]~8                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[7]~7                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[6]~6                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[5]~5                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[4]~4                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[3]~3                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[2]~2                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[1]~1                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|data_address[0]~0                                                     ; 32      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[15]~1                                                           ; 31      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[15]~0                                                           ; 31      ;
; NeonFox:CPU_inst|alu_op1[0]                                                                                   ; 30      ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[0]                                                        ; 29      ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]                                                        ; 29      ;
; serial:serial_inst|queue_8_8:rx_queue|read_addr[0]                                                            ; 29      ;
; serial:serial_inst|queue_8_8:tx_queue|read_addr[0]                                                            ; 29      ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[1]                                                        ; 28      ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[1]                                                        ; 28      ;
; serial:serial_inst|queue_8_8:rx_queue|read_addr[1]                                                            ; 28      ;
; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]                                                            ; 28      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|Equal0~3                                                        ; 27      ;
; IOMM:IOMM_inst0|read_active                                                                                   ; 27      ;
; NeonFox:CPU_inst|H_en                                                                                         ; 27      ;
; IOMM64:IOMM_inst2|read_active                                                                                 ; 26      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[3]~4                                                       ; 25      ;
; NeonFox:CPU_inst|L_en~0                                                                                       ; 25      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|bh_forward~1                                                          ; 24      ;
; NeonFox:CPU_inst|IO_wren2                                                                                     ; 24      ;
; NeonFox:CPU_inst|IO_ren                                                                                       ; 23      ;
; NeonFox:CPU_inst|alu_op1[3]                                                                                   ; 23      ;
; IOMM:IOMM_inst1|read_active                                                                                   ; 23      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[2]                                                                ; 22      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[0]                                                 ; 21      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|bl_forward~0                                                          ; 21      ;
; NeonFox:CPU_inst|dest_waddr2[0]                                                                               ; 21      ;
; SDRAM_DP64_I:SDRAM_controller|word_address[1]                                                                 ; 21      ;
; SDRAM_DP64_I:SDRAM_controller|word_address[0]                                                                 ; 21      ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[12]                                                                      ; 20      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[1]~1                                                               ; 20      ;
; NeonFox:CPU_inst|dest_waddr2[4]                                                                               ; 20      ;
; NeonFox:CPU_inst|dest_waddr2[3]                                                                               ; 20      ;
; serial:serial_inst|UART:UART_inst|rx_frame[5]~2                                                               ; 19      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|prev_hazard                                                         ; 19      ;
; NeonFox:CPU_inst|alu_op1[2]                                                                                   ; 19      ;
; NeonFox:CPU_inst|dest_waddr2[1]                                                                               ; 19      ;
; serial:serial_inst|UART:UART_inst|rx_active                                                                   ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[5]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[4]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[3]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[2]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[9]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[1]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[8]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[0]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[7]                                                                 ; 19      ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[6]                                                                 ; 19      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_field[9]~0                                                        ; 18      ;
; SDRAM_DP64_I:SDRAM_controller|data_out~3                                                                      ; 18      ;
; IOMM:IOMM_inst1|read_address_low[5]~0                                                                         ; 18      ;
; SDRAM_DP64_I:SDRAM_controller|data_out~2                                                                      ; 18      ;
; SDRAM_DP64_I:SDRAM_controller|data_out~1                                                                      ; 18      ;
; SDRAM_DP64_I:SDRAM_controller|data_out~0                                                                      ; 18      ;
; DE1_flash_controller:flash_controller_inst|state.S_FLASH_ACTIVATE                                             ; 18      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|always1~0                                                           ; 17      ;
; DE1_SRAM_controller:SRAM_inst|sram_gate_out                                                                   ; 17      ;
; SDRAM_DP64_I:SDRAM_controller|state~112                                                                       ; 17      ;
; SDRAM_DP64_I:SDRAM_controller|state~111                                                                       ; 17      ;
; SDRAM_DP64_I:SDRAM_controller|state~108                                                                       ; 17      ;
; IOMM:IOMM_inst1|write_enable                                                                                  ; 17      ;
; IOMM:IOMM_inst0|write_enable                                                                                  ; 17      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|IO_address[4]~0                                                       ; 17      ;
; SDRAM_DP64_I:SDRAM_controller|gate_out                                                                        ; 17      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[30]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[14]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[29]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[13]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[26]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[27]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[28]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[12]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[25]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[18]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[19]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[20]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[21]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[22]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[23]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[24]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[31]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[15]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[16]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[17]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[11]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[10]                                                  ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[9]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[8]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[7]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[6]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[5]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[4]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[3]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[2]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[1]                                                   ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|prev_push                                                      ; 16      ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|input_buf[0]                                                   ; 16      ;
; SDRAM_DP64_I:SDRAM_controller|p2_data3[9]~0                                                                   ; 16      ;
; DE1_SRAM_controller:SRAM_inst|p1_from_mem[8]~0                                                                ; 16      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_alternate[4]~1                                                    ; 16      ;
; IOMM64:IOMM_inst2|write_data[32]~2                                                                            ; 16      ;
; IOMM64:IOMM_inst2|write_active~1                                                                              ; 16      ;
; IOMM64:IOMM_inst2|write_data[16]~1                                                                            ; 16      ;
; IOMM64:IOMM_inst2|write_data[48]~0                                                                            ; 16      ;
; keyboard:keyboard_inst|tx_req                                                                                 ; 16      ;
; interrupt_controller:intcon_inst|control[3]~1                                                                 ; 16      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[14]~14                                                        ; 16      ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[32]~5                                                                 ; 16      ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[0]~4                                                                  ; 16      ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[16]~2                                                                 ; 16      ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[48]~0                                                                 ; 16      ;
; IOMM64:IOMM_inst2|read_increment[15]~0                                                                        ; 16      ;
; IOMM64:IOMM_inst2|write_increment[15]~0                                                                       ; 16      ;
; interrupt_controller:intcon_inst|to_cpu[8]~1                                                                  ; 16      ;
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode3|eq_node[0] ; 16      ;
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|decode_1oa:decode3|eq_node[1] ; 16      ;
; SDRAM_DP64_I:SDRAM_controller|WideOr65~0                                                                      ; 16      ;
; IOMM64:IOMM_inst2|read_address_low[6]~1                                                                       ; 16      ;
; IOMM64:IOMM_inst2|write_address_low[10]~1                                                                     ; 16      ;
; prev_iomm2_en                                                                                                 ; 16      ;
; prev_iomm1_en                                                                                                 ; 16      ;
; prev_intcon_en                                                                                                ; 16      ;
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|address_reg_b[0]              ; 16      ;
; NeonFox:CPU_inst|data_ren                                                                                     ; 16      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[3]                                                                ; 16      ;
; NeonFox:CPU_inst|H_en1                                                                                        ; 15      ;
; SDRAM_DP64_I:SDRAM_controller|WideOr56~0                                                                      ; 15      ;
; NeonFox:CPU_inst|H_en2                                                                                        ; 15      ;
; NeonFox:CPU_inst|L_en2                                                                                        ; 15      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_inhibit                                                      ; 14      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|prev_tx_req                                                     ; 14      ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~96                                                            ; 14      ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~4                                                                          ; 14      ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]                                                       ; 13      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[15]~2                                                             ; 13      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[7]~0                                                              ; 13      ;
; NeonFox:CPU_inst|L_en1                                                                                        ; 13      ;
; NeonFox:CPU_inst|alu_op1[1]                                                                                   ; 13      ;
; DE1_SRAM_controller:SRAM_inst|state.S_SRAM_IDLE                                                               ; 13      ;
; DE1_flash_controller:flash_controller_inst|state.S_INIT                                                       ; 13      ;
; DE1_flash_controller:flash_controller_inst|WideNor0~3                                                         ; 13      ;
; serial:serial_inst|queue_8_8:tx_queue|write_addr[0]                                                           ; 13      ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[2]                                                        ; 13      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Mux0~0                                                                ; 12      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[8]~5                                                           ; 12      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|always1~8                                                             ; 12      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[1]~0                                                           ; 12      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|always1~6                                                             ; 12      ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[0]                                                                ; 12      ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[1]                                                       ; 12      ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[2]                                                       ; 12      ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[2]                                                        ; 12      ;
; serial:serial_inst|queue_8_8:rx_queue|read_addr[2]                                                            ; 12      ;
; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]                                                           ; 12      ;
; serial:serial_inst|queue_8_8:tx_queue|read_addr[2]                                                            ; 12      ;
; serial:serial_inst|queue_8_8:tx_queue|write_addr[2]                                                           ; 12      ;
; serial:serial_inst|UART:UART_inst|tx_active                                                                   ; 12      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[14]                                                           ; 11      ;
; DE1_flash_controller:flash_controller_inst|flash_cycle[8]~3                                                   ; 11      ;
; IOMM:IOMM_inst0|read_address_low[2]~0                                                                         ; 11      ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~2                                                                          ; 11      ;
; NeonFox:CPU_inst|I_field1[7]                                                                                  ; 11      ;
; SDRAM_DP64_I:SDRAM_controller|Selector5~0                                                                     ; 11      ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|write_addr[2]                                                       ; 11      ;
; serial:serial_inst|queue_8_8:rx_queue|write_addr[2]                                                           ; 11      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[6]~18                                              ; 10      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[1]~1                                                    ; 10      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_ready~0                                                      ; 10      ;
; SDRAM_DP64_I:SDRAM_controller|refresh_timer[4]~12                                                             ; 10      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[15]                                                           ; 10      ;
; iomm2_en~2                                                                                                    ; 10      ;
; serial:serial_inst|UART:UART_inst|tx_timer[2]~9                                                               ; 10      ;
; NeonFox:CPU_inst|I_field1[3]                                                                                  ; 10      ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~3                                                                          ; 10      ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux10~4                                                                         ; 10      ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|write_addr[1]                                                       ; 10      ;
; serial:serial_inst|queue_8_8:rx_queue|write_addr[1]                                                           ; 10      ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[13]                                                           ; 10      ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[2]~3                                               ; 9       ;
; timer:timer_inst|counter[2]~10                                                                                ; 9       ;
; timer:timer_inst|counter[9]~8                                                                                 ; 9       ;
; timer:timer_inst|counter[22]~6                                                                                ; 9       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_ret                                                              ; 9       ;
; DE1_flash_controller:flash_controller_inst|flash_gate_out                                                     ; 9       ;
; DE1_flash_controller:flash_controller_inst|flash_cycle[8]~2                                                   ; 9       ;
; serial:serial_inst|UART:UART_inst|tx_frame[1]~5                                                               ; 9       ;
; NeonFox:CPU_inst|ALU:ALU_inst|z~0                                                                             ; 9       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_MODE                                                                    ; 9       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_REFRESH_NOP3                                                            ; 9       ;
; serial:serial_inst|queue_8_8:tx_queue|empty~1                                                                 ; 9       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[12]                                                           ; 9       ;
; timer:timer_inst|counter[2]~36                                                                                ; 8       ;
; timer:timer_inst|counter[9]~35                                                                                ; 8       ;
; timer:timer_inst|counter[22]~34                                                                               ; 8       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[2]~71                                                                      ; 8       ;
; IOMM:IOMM_inst1|write_data[8]~5                                                                               ; 8       ;
; IOMM:IOMM_inst1|write_data[0]~4                                                                               ; 8       ;
; IOMM:IOMM_inst0|write_data[0]~2                                                                               ; 8       ;
; timer:timer_inst|Decoder0~4                                                                                   ; 8       ;
; always1~8                                                                                                     ; 8       ;
; always1~7                                                                                                     ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~77                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~76                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~75                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~74                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~73                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~72                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~71                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~70                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~69                                                        ; 8       ;
; DE1_flash_controller:flash_controller_inst|p1_from_mem[7]~0                                                   ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[0]~1                                                                ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[2]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[2]                                                                  ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[3]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[3]                                                                  ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[4]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[4]                                                                  ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[5]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[5]                                                                  ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[6]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[6]                                                                  ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[7]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[7]                                                                  ; 8       ;
; interrupt_controller:intcon_inst|always0~0                                                                    ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[0]                                                      ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[0]                                                                  ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~105                                                       ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~104                                                       ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~103                                                       ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~102                                                       ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~101                                                       ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~100                                                       ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~99                                                        ; 8       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~97                                                        ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_data[1]                                                      ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~105                                                           ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~104                                                           ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~103                                                           ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~102                                                           ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~101                                                           ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~100                                                           ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~99                                                            ; 8       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~97                                                            ; 8       ;
; serial:serial_inst|UART:UART_inst|rx_data[1]                                                                  ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r15[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r3[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r7[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r11[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r12[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r0[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r4[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r8[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r13[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r1[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r5[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r9[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r14[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r2[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r6[8]~1                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r10[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dal[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux3[8]~1                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux2[8]~1                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux1[8]~1                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dah[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|rah[13]~17                                                            ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cal[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cah[8]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ral[9]~17                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cah[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r15[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r10[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r11[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r14[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r5[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r0[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r1[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r4[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r13[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r8[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r9[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r12[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r7[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r2[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r6[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|r3[7]~0                                                               ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ral[7]~16                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|rah[7]~16                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|cal[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dal[7]~0                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux3[7]~0                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux2[7]~0                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux1[7]~0                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dah[7]~0                                                              ; 8       ;
; timer:timer_inst|to_cpu[1]~4                                                                                  ; 8       ;
; intcon_en                                                                                                     ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|always1~10                                                            ; 8       ;
; NeonFox:CPU_inst|decoder_rst~0                                                                                ; 8       ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|decoder_output_flush~0                                               ; 8       ;
; IOMM:IOMM_inst1|read_increment[15]~2                                                                          ; 8       ;
; IOMM:IOMM_inst1|write_increment[15]~3                                                                         ; 8       ;
; IOMM:IOMM_inst1|read_increment[7]~1                                                                           ; 8       ;
; IOMM:IOMM_inst1|write_increment[7]~2                                                                          ; 8       ;
; IOMM:IOMM_inst0|read_increment[15]~1                                                                          ; 8       ;
; IOMM:IOMM_inst0|write_increment[15]~1                                                                         ; 8       ;
; IOMM:IOMM_inst0|read_increment[7]~0                                                                           ; 8       ;
; IOMM:IOMM_inst0|write_increment[7]~0                                                                          ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~105                                                           ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~104                                                           ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~103                                                           ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~102                                                           ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~101                                                           ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~100                                                           ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~99                                                            ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~98                                                            ; 8       ;
; serial:serial_inst|queue_8_8:tx_queue|queue_mem~97                                                            ; 8       ;
; button_debounce:debounce_inst|WideAnd0~4                                                                      ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[8]~1                                                             ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[0]~0                                                             ; 8       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_call                                                             ; 8       ;
; prev_iomm0_en                                                                                                 ; 8       ;
; prev_timer_en                                                                                                 ; 8       ;
; prev_serial_en                                                                                                ; 8       ;
; prev_keyboard_en                                                                                              ; 8       ;
; always1~6                                                                                                     ; 8       ;
; always1~5                                                                                                     ; 8       ;
; IOMM:IOMM_inst1|read_address_low[9]~2                                                                         ; 8       ;
; IOMM:IOMM_inst1|write_address_low[12]~2                                                                       ; 8       ;
; IOMM:IOMM_inst1|read_address_low[5]~1                                                                         ; 8       ;
; IOMM:IOMM_inst1|write_address_low[4]~1                                                                        ; 8       ;
; IOMM:IOMM_inst0|read_address_low[13]~2                                                                        ; 8       ;
; IOMM:IOMM_inst0|write_address_low[15]~2                                                                       ; 8       ;
; IOMM:IOMM_inst0|read_address_low[2]~1                                                                         ; 8       ;
; IOMM:IOMM_inst0|write_address_low[0]~1                                                                        ; 8       ;
; serial:serial_inst|UART:UART_inst|tx_frame[1]~4                                                               ; 8       ;
; serial:serial_inst|UART:UART_inst|always0~3                                                                   ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[15]~3                                                             ; 8       ;
; NeonFox:CPU_inst|I_field1[2]                                                                                  ; 8       ;
; NeonFox:CPU_inst|I_field1[1]                                                                                  ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[14]~33                                                         ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[7]~1                                                              ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[10]~29                                                         ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[12]~25                                                         ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[2]~21                                                          ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[3]~19                                                          ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[8]~9                                                           ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[0]~4                                                           ; 8       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[1]~2                                                           ; 8       ;
; DE1_flash_controller:flash_controller_inst|state.S_FLASH_RESET                                                ; 8       ;
; iomm1_en~0                                                                                                    ; 8       ;
; SDRAM_DP64_I:SDRAM_controller|refresh_flag                                                                    ; 8       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|ps2_clk_s                                                       ; 7       ;
; timer:timer_inst|WideOr3                                                                                      ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|always1~9                                                             ; 7       ;
; IOMM64:IOMM_inst2|write_enable                                                                                ; 7       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_jmp                                                              ; 7       ;
; ROM_ready                                                                                                     ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[13]~31                                                         ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[11]~27                                                         ; 7       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~5                                                                          ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[9]~23                                                          ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[4]~17                                                          ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[5]~15                                                          ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[6]~13                                                          ; 7       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[7]~11                                                          ; 7       ;
; hex_indicators[15]                                                                                            ; 7       ;
; hex_indicators[14]                                                                                            ; 7       ;
; hex_indicators[13]                                                                                            ; 7       ;
; hex_indicators[12]                                                                                            ; 7       ;
; hex_indicators[11]                                                                                            ; 7       ;
; hex_indicators[10]                                                                                            ; 7       ;
; hex_indicators[9]                                                                                             ; 7       ;
; hex_indicators[8]                                                                                             ; 7       ;
; hex_indicators[7]                                                                                             ; 7       ;
; hex_indicators[6]                                                                                             ; 7       ;
; hex_indicators[5]                                                                                             ; 7       ;
; hex_indicators[4]                                                                                             ; 7       ;
; hex_indicators[3]                                                                                             ; 7       ;
; hex_indicators[2]                                                                                             ; 7       ;
; hex_indicators[1]                                                                                             ; 7       ;
; hex_indicators[0]                                                                                             ; 7       ;
; DE1_flash_controller:flash_controller_inst|state.S_FLASH_WRITE                                                ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[30]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[14]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[29]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[13]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[26]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[27]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[28]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[12]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[25]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[18]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[19]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[20]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[21]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[22]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[23]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[24]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[31]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[15]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[16]                                                                        ; 7       ;
; NeonFox:CPU_inst|PC:PC_inst|PC_reg[17]                                                                        ; 7       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[1]                                                            ; 7       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|prev_ps2_clk                                                    ; 6       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_ready                                                        ; 6       ;
; serial:serial_inst|UART:UART_inst|rx_ready                                                                    ; 6       ;
; timer_en                                                                                                      ; 6       ;
; WideAnd1                                                                                                      ; 6       ;
; NeonFox:CPU_inst|set_cc                                                                                       ; 6       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[3]~3                                                            ; 6       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[3]~2                                                            ; 6       ;
; IOMM:IOMM_inst0|read_address_high[4]~0                                                                        ; 6       ;
; IOMM:IOMM_inst0|write_address_high[1]~2                                                                       ; 6       ;
; SDRAM_DP64_I:SDRAM_controller|sdram_a[2]~0                                                                    ; 6       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_WRITE_ACTIVATE                                                          ; 6       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_ACTIVATE_P2                                                             ; 6       ;
; DE1_SRAM_controller:SRAM_inst|WideNor0                                                                        ; 6       ;
; IOMM:IOMM_inst0|mem_req                                                                                       ; 6       ;
; serial:serial_inst|tx_active                                                                                  ; 6       ;
; NeonFox:CPU_inst|IO_select2                                                                                   ; 6       ;
; timer:timer_inst|count_active                                                                                 ; 6       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[3]                                                            ; 6       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[2]                                                            ; 6       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[8]                                                            ; 6       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_IDLE                                                                    ; 6       ;
; iomm2_en                                                                                                      ; 5       ;
; SDRAM_DP64_I:SDRAM_controller|WideOr54~2                                                                      ; 5       ;
; interrupt_controller:intcon_inst|timer[0]                                                                     ; 5       ;
; NeonFox:CPU_inst|PC:PC_inst|always2~3                                                                         ; 5       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|dest_waddr[1]~0                                                     ; 5       ;
; keyboard_en                                                                                                   ; 5       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|regf_wren~0                                                         ; 5       ;
; SDRAM_DP64_I:SDRAM_controller|state~132                                                                       ; 5       ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|hazard~2                                                             ; 5       ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|status_hazard                                                        ; 5       ;
; IOMM:IOMM_inst1|Decoder0~10                                                                                   ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[14]                                                              ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[10]                                                              ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[12]                                                              ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[8]                                                               ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_data[15]~7                                                          ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dio_read                                                              ; 5       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_INIT_DEVICE                                                             ; 5       ;
; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]                                                                   ; 5       ;
; IOMM:IOMM_inst1|mem_req                                                                                       ; 5       ;
; comb~0                                                                                                        ; 5       ;
; DE1_flash_controller:flash_controller_inst|p1_request                                                         ; 5       ;
; DE1_flash_controller:flash_controller_inst|state.S_FLASH_READ                                                 ; 5       ;
; DE1_flash_controller:flash_controller_inst|prev_p1_req                                                        ; 5       ;
; DE1_flash_controller:flash_controller_inst|p1_req_flag                                                        ; 5       ;
; serial:serial_inst|UART:UART_inst|prev_tx_req                                                                 ; 5       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[1]                                                                ; 5       ;
; WideAnd1~7                                                                                                    ; 5       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[0]                                                            ; 5       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[9]                                                            ; 5       ;
; SDRAM_DP64_I:SDRAM_controller|p2_req_flag                                                                     ; 5       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[15]~7                                                                   ; 5       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[7]~8                                                                    ; 5       ;
; sdram_dq[15]~15                                                                                               ; 4       ;
; sdram_dq[14]~14                                                                                               ; 4       ;
; sdram_dq[13]~13                                                                                               ; 4       ;
; sdram_dq[12]~12                                                                                               ; 4       ;
; sdram_dq[11]~11                                                                                               ; 4       ;
; sdram_dq[10]~10                                                                                               ; 4       ;
; sdram_dq[9]~9                                                                                                 ; 4       ;
; sdram_dq[8]~8                                                                                                 ; 4       ;
; sdram_dq[7]~7                                                                                                 ; 4       ;
; sdram_dq[6]~6                                                                                                 ; 4       ;
; sdram_dq[5]~5                                                                                                 ; 4       ;
; sdram_dq[4]~4                                                                                                 ; 4       ;
; sdram_dq[3]~3                                                                                                 ; 4       ;
; sdram_dq[2]~2                                                                                                 ; 4       ;
; sdram_dq[1]~1                                                                                                 ; 4       ;
; sdram_dq[0]~0                                                                                                 ; 4       ;
; IOMM:IOMM_inst1|Decoder0~12                                                                                   ; 4       ;
; keyboard_en~4                                                                                                 ; 4       ;
; button_debounce:debounce_inst|button_1_count[3]~4                                                             ; 4       ;
; button_debounce:debounce_inst|button_0_count[3]~4                                                             ; 4       ;
; button_debounce:debounce_inst|button_2_count[3]~4                                                             ; 4       ;
; NeonFox:CPU_inst|PC:PC_inst|call_stack:cstack0|always0~0                                                      ; 4       ;
; button_debounce:debounce_inst|button_1_count[0]                                                               ; 4       ;
; button_debounce:debounce_inst|button_0_count[0]                                                               ; 4       ;
; button_debounce:debounce_inst|button_2_count[0]                                                               ; 4       ;
; interrupt_controller:intcon_inst|timer[1]~6                                                                   ; 4       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|write_addr[0]~0                                                     ; 4       ;
; interrupt_controller:intcon_inst|timer[1]                                                                     ; 4       ;
; NeonFox:CPU_inst|hazard_unit:hazard_inst|branch_hazard~2                                                      ; 4       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~98                                                        ; 4       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|read_addr[0]~0                                                      ; 4       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|queue_mem~96                                                        ; 4       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~98                                                            ; 4       ;
; serial:serial_inst|queue_8_8:rx_queue|read_addr[3]~0                                                          ; 4       ;
; serial:serial_inst|queue_8_8:rx_queue|queue_mem~96                                                            ; 4       ;
; button_debounce:debounce_inst|button_3_count[3]~4                                                             ; 4       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|address_select~0                                                    ; 4       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|empty~1                                                             ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~14                                                           ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~13                                                           ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~12                                                           ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~11                                                           ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~10                                                           ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~9                                                            ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~8                                                            ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~7                                                            ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~2                                                            ; 4       ;
; IOMM64:IOMM_inst2|read_address_high[4]~0                                                                      ; 4       ;
; IOMM64:IOMM_inst2|write_address_high[4]~0                                                                     ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[0]                                                           ; 4       ;
; button_debounce:debounce_inst|button_3_count[0]                                                               ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|dal[12]                                                               ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~1                                                            ; 4       ;
; NeonFox:CPU_inst|ALU:ALU_inst|WideAnd0~0                                                                      ; 4       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|pc_brx                                                              ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|a_reg[3]~5                                                            ; 4       ;
; NeonFox:CPU_inst|data_select2                                                                                 ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|always0~0                                                                       ; 4       ;
; DE1_SRAM_controller:SRAM_inst|sram_cycle[0]~0                                                                 ; 4       ;
; DE1_flash_controller:flash_controller_inst|WideOr2~0                                                          ; 4       ;
; DE1_flash_controller:flash_controller_inst|WideOr1~0                                                          ; 4       ;
; IOMM:IOMM_inst1|Decoder0~9                                                                                    ; 4       ;
; IOMM:IOMM_inst1|Decoder0~8                                                                                    ; 4       ;
; serial:serial_inst|queue_8_8:tx_queue|write_addr[1]~0                                                         ; 4       ;
; comb~1                                                                                                        ; 4       ;
; button_debounce:debounce_inst|button_out[3]                                                                   ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|Decoder0~0                                                            ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[2]                                                               ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[4]                                                               ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[6]                                                               ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[7]                                                               ; 4       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[0]                                                               ; 4       ;
; NeonFox:CPU_inst|I_field1[6]                                                                                  ; 4       ;
; NeonFox:CPU_inst|I_field1[5]                                                                                  ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P2_NOP1                                                            ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_RESET                                                                   ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P2_DATA3                                                           ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_READ_P2                                                                 ; 4       ;
; DE1_SRAM_controller:SRAM_inst|sram_cycle[1]                                                                   ; 4       ;
; switch_s[1]                                                                                                   ; 4       ;
; DE1_flash_controller:flash_controller_inst|WideNor0~2                                                         ; 4       ;
; DE1_flash_controller:flash_controller_inst|WideNor0~1                                                         ; 4       ;
; DE1_flash_controller:flash_controller_inst|WideNor0~0                                                         ; 4       ;
; DE1_flash_controller:flash_controller_inst|state.S_FLASH_RELEASE                                              ; 4       ;
; serial:serial_inst|tx_req                                                                                     ; 4       ;
; serial:serial_inst|UART:UART_inst|always0~2                                                                   ; 4       ;
; serial:serial_inst|UART:UART_inst|Equal0~2                                                                    ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[15]                       ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[14]                       ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[13]                       ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[12]                       ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[11]                       ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[10]                       ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[9]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[8]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[7]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[6]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[5]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[4]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[3]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[2]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[1]                        ; 4       ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|q_a[0]                        ; 4       ;
; interrupt_controller:intcon_inst|status[10]                                                                   ; 4       ;
; interrupt_controller:intcon_inst|status[3]                                                                    ; 4       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|write_addr[0]                                                       ; 4       ;
; serial:serial_inst|queue_8_8:rx_queue|write_addr[0]                                                           ; 4       ;
; interrupt_controller:intcon_inst|status[7]                                                                    ; 4       ;
; interrupt_controller:intcon_inst|status[0]                                                                    ; 4       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[7]                                                            ; 4       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[6]                                                            ; 4       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[5]                                                            ; 4       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_REFRESH                                                                 ; 4       ;
; intcon_en~4                                                                                                   ; 3       ;
; IOMM:IOMM_inst0|write_address_high[1]~3                                                                       ; 3       ;
; IOMM:IOMM_inst1|Decoder0~11                                                                                   ; 3       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[9]                                                 ; 3       ;
; button_debounce:debounce_inst|always1~3                                                                       ; 3       ;
; button_debounce:debounce_inst|always1~2                                                                       ; 3       ;
; button_debounce:debounce_inst|always1~1                                                                       ; 3       ;
; NeonFox:CPU_inst|PC:PC_inst|stack_pop~0                                                                       ; 3       ;
; button_debounce:debounce_inst|WideNor1~0                                                                      ; 3       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_ready                                                        ; 3       ;
; button_debounce:debounce_inst|WideNor0~0                                                                      ; 3       ;
; button_debounce:debounce_inst|WideNor2~0                                                                      ; 3       ;
; serial:serial_inst|UART:UART_inst|rx_frame[0]                                                                 ; 3       ;
; button_debounce:debounce_inst|button_out[1]                                                                   ; 3       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]~1                                                      ; 3       ;
; keyboard:keyboard_inst|tx_active                                                                              ; 3       ;
; button_debounce:debounce_inst|button_out[0]                                                                   ; 3       ;
; button_debounce:debounce_inst|button_out[2]                                                                   ; 3       ;
; interrupt_controller:intcon_inst|WideOr2~0                                                                    ; 3       ;
; interrupt_controller:intcon_inst|timer[2]                                                                     ; 3       ;
; NeonFox:CPU_inst|take_brx_hold                                                                                ; 3       ;
; NeonFox:CPU_inst|pc_ret_hold                                                                                  ; 3       ;
; NeonFox:CPU_inst|take_jmp_hold                                                                                ; 3       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[0]                                                 ; 3       ;
; button_debounce:debounce_inst|always1~0                                                                       ; 3       ;
; interrupt_controller:intcon_inst|control[10]                                                                  ; 3       ;
; interrupt_controller:intcon_inst|control[3]                                                                   ; 3       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|read_addr[3]                                                        ; 3       ;
; interrupt_controller:intcon_inst|control[7]                                                                   ; 3       ;
; interrupt_controller:intcon_inst|control[0]                                                                   ; 3       ;
; NeonFox:CPU_inst|PC:PC_inst|take_jmp~0                                                                        ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|always1~0                                                                       ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|status_ren~0                                                        ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[1]                                                           ; 3       ;
; button_debounce:debounce_inst|clk_div[0]                                                                      ; 3       ;
; button_debounce:debounce_inst|WideNor3~0                                                                      ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|H_en                                                                ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|L_en                                                                ; 3       ;
; NeonFox:CPU_inst|data_wren2                                                                                   ; 3       ;
; NeonFox:CPU_inst|data_select1                                                                                 ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|IO_ren                                                              ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|data_ren                                                            ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|Selector43~0                                                                    ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|Equal1~6                                                                        ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|init_flag                                                                       ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|wren                                                                            ; 3       ;
; iomm1_en                                                                                                      ; 3       ;
; IOMM:IOMM_inst1|write_address_low[4]~0                                                                        ; 3       ;
; IOMM:IOMM_inst0|write_address_low[0]~0                                                                        ; 3       ;
; serial:serial_inst|queue_8_8:tx_queue|read_addr[1]~1                                                          ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux4~11                                                                         ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|b_data[3]~9                                                           ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux5~7                                                                          ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux6~5                                                                          ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|b_data[1]~6                                                           ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux1~7                                                                          ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[15]                                                              ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[15]~27                                                                  ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux2~5                                                                          ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[13]                                                              ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|b_data[5]~2                                                           ; 3       ;
; NeonFox:CPU_inst|IO_select1                                                                                   ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux3~7                                                                          ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[9]                                                               ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[11]                                                              ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|Mux7~7                                                                          ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[1]                                                               ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[3]                                                               ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|aux0[5]                                                               ; 3       ;
; NeonFox:CPU_inst|I_field1[0]                                                                                  ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|c                                                                               ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_WRITE_DATA                                                              ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_WRITE_P2                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|Selector3~1                                                                     ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_ACTIVATE_P2_NOP                                                         ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|WideOr7                                                                         ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_WRITE_P2_NOP2                                                           ; 3       ;
; DE1_SRAM_controller:SRAM_inst|sram_cycle[2]                                                                   ; 3       ;
; DE1_SRAM_controller:SRAM_inst|prev_p1_req                                                                     ; 3       ;
; DE1_SRAM_controller:SRAM_inst|p1_req_flag                                                                     ; 3       ;
; DE1_flash_controller:flash_controller_inst|flash_cycle[2]                                                     ; 3       ;
; IOMM:IOMM_inst0|mem_address[21]~21                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[20]~20                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[19]~19                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[18]~18                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[17]~17                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[16]~16                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[15]~15                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[14]~14                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[13]~13                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[12]~12                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[11]~11                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[10]~10                                                                            ; 3       ;
; IOMM:IOMM_inst0|mem_address[9]~9                                                                              ; 3       ;
; IOMM:IOMM_inst0|mem_address[8]~8                                                                              ; 3       ;
; IOMM:IOMM_inst0|mem_address[7]~7                                                                              ; 3       ;
; IOMM:IOMM_inst0|mem_address[6]~6                                                                              ; 3       ;
; IOMM:IOMM_inst0|mem_address[5]~5                                                                              ; 3       ;
; IOMM:IOMM_inst0|mem_address[4]~4                                                                              ; 3       ;
; IOMM:IOMM_inst0|mem_address[3]~3                                                                              ; 3       ;
; serial:serial_inst|queue_8_8:tx_queue|read_addr[3]                                                            ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[9]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[8]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[7]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[6]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[5]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[4]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[3]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[2]                                                                 ; 3       ;
; serial:serial_inst|UART:UART_inst|tx_frame[1]                                                                 ; 3       ;
; NeonFox:CPU_inst|reg_file:reg_file_inst|ial[4]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0]                                                                    ; 3       ;
; DE1_flash_controller:flash_controller_inst|flash_oe_n                                                         ; 3       ;
; DE1_flash_controller:flash_controller_inst|flash_we_n                                                         ; 3       ;
; button_debounce:debounce_inst|button_1_count[3]                                                               ; 3       ;
; button_debounce:debounce_inst|button_1_count[2]                                                               ; 3       ;
; button_debounce:debounce_inst|button_1_count[1]                                                               ; 3       ;
; button_debounce:debounce_inst|button_0_count[3]                                                               ; 3       ;
; button_debounce:debounce_inst|button_0_count[2]                                                               ; 3       ;
; button_debounce:debounce_inst|button_0_count[1]                                                               ; 3       ;
; button_debounce:debounce_inst|button_2_count[3]                                                               ; 3       ;
; button_debounce:debounce_inst|button_2_count[2]                                                               ; 3       ;
; button_debounce:debounce_inst|button_2_count[1]                                                               ; 3       ;
; interrupt_controller:intcon_inst|status[14]                                                                   ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[4]                                                            ; 3       ;
; timer:timer_inst|counter[18]                                                                                  ; 3       ;
; timer:timer_inst|counter[19]                                                                                  ; 3       ;
; timer:timer_inst|counter[20]                                                                                  ; 3       ;
; timer:timer_inst|counter[21]                                                                                  ; 3       ;
; timer:timer_inst|counter[22]                                                                                  ; 3       ;
; interrupt_controller:intcon_inst|status[6]                                                                    ; 3       ;
; timer:timer_inst|counter[23]                                                                                  ; 3       ;
; interrupt_controller:intcon_inst|status[15]                                                                   ; 3       ;
; timer:timer_inst|counter[2]                                                                                   ; 3       ;
; timer:timer_inst|counter[3]                                                                                   ; 3       ;
; timer:timer_inst|counter[4]                                                                                   ; 3       ;
; timer:timer_inst|counter[5]                                                                                   ; 3       ;
; timer:timer_inst|counter[6]                                                                                   ; 3       ;
; timer:timer_inst|counter[7]                                                                                   ; 3       ;
; timer:timer_inst|counter[0]                                                                                   ; 3       ;
; timer:timer_inst|counter[16]                                                                                  ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[11]                                                           ; 3       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|I_reg[10]                                                           ; 3       ;
; timer:timer_inst|counter[10]                                                                                  ; 3       ;
; timer:timer_inst|counter[8]                                                                                   ; 3       ;
; timer:timer_inst|counter[11]                                                                                  ; 3       ;
; timer:timer_inst|counter[12]                                                                                  ; 3       ;
; timer:timer_inst|counter[13]                                                                                  ; 3       ;
; timer:timer_inst|counter[14]                                                                                  ; 3       ;
; timer:timer_inst|counter[15]                                                                                  ; 3       ;
; timer:timer_inst|counter[1]                                                                                   ; 3       ;
; timer:timer_inst|counter[9]                                                                                   ; 3       ;
; timer:timer_inst|counter[17]                                                                                  ; 3       ;
; button_debounce:debounce_inst|button_3_count[3]                                                               ; 3       ;
; button_debounce:debounce_inst|button_3_count[2]                                                               ; 3       ;
; button_debounce:debounce_inst|button_3_count[1]                                                               ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[11]~3                                                                   ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[10]~2                                                                   ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[9]~1                                                                    ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[14]~6                                                                   ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[13]~5                                                                   ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[12]~4                                                                   ; 3       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[8]~0                                                                    ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[19]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[18]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[17]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[16]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[15]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[14]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[13]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[12]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[11]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|address_hold[10]                                                                ; 3       ;
; SDRAM_DP64_I:SDRAM_controller|state.S_INIT_DATA                                                               ; 3       ;
; IOMM:IOMM_inst1|write_increment[7]~4                                                                          ; 2       ;
; IOMM:IOMM_inst1|read_address_high[2]~2                                                                        ; 2       ;
; DE1_flash_controller:flash_controller_inst|Selector11~4                                                       ; 2       ;
; NeonFox:CPU_inst|ALU:ALU_inst|alu_out[15]~37                                                                  ; 2       ;
; SDRAM_DP64_I:SDRAM_controller|Selector1~3                                                                     ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~111                                                       ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~106                                                       ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~101                                                       ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~99                                                        ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~97                                                        ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~92                                                        ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~87                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|WideAnd0~2                                                      ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[8]                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[7]                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[6]                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[5]                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[4]                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[11]                                                ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[3]                                                 ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~82                                                        ; 2       ;
; button_debounce:debounce_inst|button_s[1]                                                                     ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|ps2_data_s                                                      ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_done                                                         ; 2       ;
; button_debounce:debounce_inst|button_s[0]                                                                     ; 2       ;
; button_debounce:debounce_inst|button_s[2]                                                                     ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_s                                                                        ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[8]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[7]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[5]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[4]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[6]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[1]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[3]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[2]                                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_timer[0]                                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[2]                                                 ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|queue_mem~68                                                        ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[30]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[14]                                                                      ; 2       ;
; button_debounce:debounce_inst|button_1_count[3]~3                                                             ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[29]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[13]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[26]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[10]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[27]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[11]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[28]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[25]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[9]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[2]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[18]                                                                      ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[4]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[3]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[3]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[19]                                                                      ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[5]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[4]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[20]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[4]                                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[6]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[5]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[21]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[5]                                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[7]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[6]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[22]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[6]                                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[8]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[7]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[23]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[7]                                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[9]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[8]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[24]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[8]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[31]                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[15]                                                                      ; 2       ;
; button_debounce:debounce_inst|button_0_count[3]~3                                                             ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[0]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[16]                                                                      ; 2       ;
; button_debounce:debounce_inst|button_2_count[1]~3                                                             ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[2]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[1]                                                                 ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[1]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_next_I[17]                                                                      ; 2       ;
; interrupt_controller:intcon_inst|interrupt[0]                                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|rx_shift_reg[3]                                                 ; 2       ;
; serial:serial_inst|UART:UART_inst|rx_frame[2]                                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|tx_shift_reg[1]                                                 ; 2       ;
; timer_en~0                                                                                                    ; 2       ;
; interrupt_controller:intcon_inst|int_rq~1                                                                     ; 2       ;
; interrupt_controller:intcon_inst|interrupt[6]                                                                 ; 2       ;
; interrupt_controller:intcon_inst|int_addr~0                                                                   ; 2       ;
; interrupt_controller:intcon_inst|WideOr0                                                                      ; 2       ;
; interrupt_controller:intcon_inst|timer[3]                                                                     ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|always2~2                                                                         ; 2       ;
; SDRAM_DP64_I:SDRAM_controller|data_hold[32]~3                                                                 ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[12]                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[11]                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[10]                                                       ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[9]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[8]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[7]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[6]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[5]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[4]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[3]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[2]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[1]                                                        ; 2       ;
; keyboard:keyboard_inst|ps2_host:ps2_host_inst|timer[0]                                                        ; 2       ;
; SDRAM_DP64_I:SDRAM_controller|init_refresh_count[0]~4                                                         ; 2       ;
; NeonFox:CPU_inst|decode_unit:decoder_inst|address_select~1                                                    ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[30]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[14]                                                                       ; 2       ;
; interrupt_controller:intcon_inst|control[14]                                                                  ; 2       ;
; button_debounce:debounce_inst|button_s[3]                                                                     ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[29]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[13]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[26]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[10]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[27]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[11]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[28]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[12]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[25]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[9]                                                                        ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[2]                                                                        ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[18]                                                                       ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|full                                                                ; 2       ;
; serial:serial_inst|queue_8_8:tx_queue|full                                                                    ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[3]                                                                        ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[19]                                                                       ; 2       ;
; timer:timer_inst|WideOr0                                                                                      ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[20]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[4]                                                                        ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|empty~0                                                             ; 2       ;
; keyboard:keyboard_inst|queue_8_8:tx_queue|full~0                                                              ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[21]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[5]                                                                        ; 2       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|full~2                                                              ; 2       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|full~1                                                              ; 2       ;
; keyboard:keyboard_inst|queue_8_8:rx_queue|full~0                                                              ; 2       ;
; serial:serial_inst|queue_8_8:rx_queue|full~2                                                                  ; 2       ;
; serial:serial_inst|queue_8_8:rx_queue|full~1                                                                  ; 2       ;
; serial:serial_inst|queue_8_8:rx_queue|full~0                                                                  ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[22]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[6]                                                                        ; 2       ;
; interrupt_controller:intcon_inst|control[6]                                                                   ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[23]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[7]                                                                        ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[24]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[8]                                                                        ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[31]                                                                       ; 2       ;
; NeonFox:CPU_inst|PC:PC_inst|A_pipe0[15]                                                                       ; 2       ;
; interrupt_controller:intcon_inst|control[15]                                                                  ; 2       ;
+---------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                       ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; BRAM_8K:main_mem|altsyncram:altsyncram_component|altsyncram_01a2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 32   ; de1_programmer.mif ; M4K_X17_Y13, M4K_X17_Y11, M4K_X41_Y16, M4K_X17_Y15, M4K_X17_Y16, M4K_X17_Y17, M4K_X41_Y20, M4K_X41_Y21, M4K_X41_Y22, M4K_X41_Y23, M4K_X17_Y25, M4K_X17_Y26, M4K_X17_Y19, M4K_X17_Y18, M4K_X17_Y14, M4K_X17_Y12, M4K_X17_Y24, M4K_X41_Y24, M4K_X17_Y23, M4K_X17_Y22, M4K_X41_Y13, M4K_X41_Y14, M4K_X41_Y19, M4K_X41_Y15, M4K_X41_Y10, M4K_X41_Y9, M4K_X41_Y11, M4K_X41_Y12, M4K_X17_Y21, M4K_X17_Y20, M4K_X41_Y17, M4K_X41_Y18 ; Don't care           ; Don't care      ; Don't care      ;
; PRG_ROM:PRG_inst|altsyncram:altsyncram_component|altsyncram_gn81:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16   ; riptide3_snake.mif ; M4K_X17_Y2, M4K_X41_Y3, M4K_X17_Y5, M4K_X17_Y3, M4K_X41_Y6, M4K_X17_Y6, M4K_X41_Y5, M4K_X41_Y2, M4K_X17_Y4, M4K_X41_Y4, M4K_X17_Y10, M4K_X41_Y7, M4K_X17_Y8, M4K_X41_Y8, M4K_X17_Y9, M4K_X17_Y7                                                                                                                                                                                                                               ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,887 / 54,004 ( 13 % ) ;
; C16 interconnects           ; 71 / 2,100 ( 3 % )      ;
; C4 interconnects            ; 3,576 / 36,000 ( 10 % ) ;
; Direct links                ; 903 / 54,004 ( 2 % )    ;
; Global clocks               ; 4 / 16 ( 25 % )         ;
; Local interconnects         ; 1,762 / 18,752 ( 9 % )  ;
; R24 interconnects           ; 160 / 1,900 ( 8 % )     ;
; R4 interconnects            ; 4,331 / 46,920 ( 9 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.68) ; Number of LABs  (Total = 319) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 15                            ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 7                             ;
; 10                                          ; 5                             ;
; 11                                          ; 13                            ;
; 12                                          ; 12                            ;
; 13                                          ; 18                            ;
; 14                                          ; 21                            ;
; 15                                          ; 41                            ;
; 16                                          ; 148                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.14) ; Number of LABs  (Total = 319) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 100                           ;
; 1 Clock                            ; 303                           ;
; 1 Clock enable                     ; 103                           ;
; 1 Sync. clear                      ; 19                            ;
; 1 Sync. load                       ; 22                            ;
; 2 Clock enables                    ; 129                           ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.22) ; Number of LABs  (Total = 319) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 18                            ;
; 3                                            ; 7                             ;
; 4                                            ; 9                             ;
; 5                                            ; 0                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 9                             ;
; 18                                           ; 15                            ;
; 19                                           ; 12                            ;
; 20                                           ; 24                            ;
; 21                                           ; 14                            ;
; 22                                           ; 21                            ;
; 23                                           ; 12                            ;
; 24                                           ; 28                            ;
; 25                                           ; 21                            ;
; 26                                           ; 23                            ;
; 27                                           ; 14                            ;
; 28                                           ; 21                            ;
; 29                                           ; 11                            ;
; 30                                           ; 5                             ;
; 31                                           ; 5                             ;
; 32                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.82) ; Number of LABs  (Total = 319) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 28                            ;
; 2                                               ; 16                            ;
; 3                                               ; 9                             ;
; 4                                               ; 14                            ;
; 5                                               ; 14                            ;
; 6                                               ; 16                            ;
; 7                                               ; 17                            ;
; 8                                               ; 42                            ;
; 9                                               ; 25                            ;
; 10                                              ; 18                            ;
; 11                                              ; 22                            ;
; 12                                              ; 26                            ;
; 13                                              ; 21                            ;
; 14                                              ; 11                            ;
; 15                                              ; 10                            ;
; 16                                              ; 22                            ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.62) ; Number of LABs  (Total = 319) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 11                            ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 11                            ;
; 7                                            ; 14                            ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 13                            ;
; 13                                           ; 11                            ;
; 14                                           ; 3                             ;
; 15                                           ; 15                            ;
; 16                                           ; 7                             ;
; 17                                           ; 11                            ;
; 18                                           ; 14                            ;
; 19                                           ; 9                             ;
; 20                                           ; 20                            ;
; 21                                           ; 17                            ;
; 22                                           ; 18                            ;
; 23                                           ; 13                            ;
; 24                                           ; 14                            ;
; 25                                           ; 10                            ;
; 26                                           ; 13                            ;
; 27                                           ; 7                             ;
; 28                                           ; 11                            ;
; 29                                           ; 11                            ;
; 30                                           ; 9                             ;
; 31                                           ; 10                            ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP2C20F484C7 for design "DE1_programmer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL0:PLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL0:PLL_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL0:PLL_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL0:PLL_inst|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[1]} {PLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[2]} {PLL_inst|altpll_component|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
    Info (332111):   20.000      mem_clk
    Info (332111):   40.000 PLL_inst|altpll_component|pll|clk[0]
    Info (332111):   20.000 PLL_inst|altpll_component|pll|clk[1]
    Info (332111):   20.000 PLL_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node PLL0:PLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL0:PLL_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL0:PLL_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_dqm[0]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_cmd[0]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_cmd[1]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_cmd[2]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_a[0]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_a[1]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_a[8]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_a[9]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_a[10]
        Info (176357): Destination node SDRAM_DP64_I:SDRAM_controller|sdram_a[11]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node comb~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NeonFox:CPU_inst|interrupt
        Info (176357): Destination node NeonFox:CPU_inst|prev_int_rq
        Info (176357): Destination node NeonFox:CPU_inst|reset_hold
        Info (176357): Destination node NeonFox:CPU_inst|decode_unit:decoder_inst|regf_wren~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.56 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 158 output pins without output pin load capacitance assignment
    Info (306007): Pin "ps2_data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_d[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_d[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_a[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_reset_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_ce_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flash_oe_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_a[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_ce_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_oe_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_lb_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_ub_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_wre_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/Steve/Workspace/DE1_programmer/output_files/DE1_programmer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5791 megabytes
    Info: Processing ended: Mon Jul 18 12:57:17 2022
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Steve/Workspace/DE1_programmer/output_files/DE1_programmer.fit.smsg.


