/* Machine-generated using Migen */
module top(

);

reg bar0_s0 = 1'd0;
reg bar0_s1 = 1'd0;
reg bar1_s0 = 1'd0;
reg bar1_s1 = 1'd0;
reg bar2_s0 = 1'd0;
reg bar2_s1 = 1'd0;
reg foo0_la_s0 = 1'd0;
reg foo0_la_s1 = 1'd0;
reg foo0_la_s2 = 1'd0;
reg [1:0] foo0_lb_s0 = 2'd0;
reg [1:0] foo0_lb_s1 = 2'd0;
reg foo1_la_s0 = 1'd0;
reg foo1_la_s1 = 1'd0;
reg foo1_la_s2 = 1'd0;
reg [1:0] foo1_lb_s0 = 2'd0;
reg [1:0] foo1_lb_s1 = 2'd0;
reg foo2_la_s0 = 1'd0;
reg foo2_la_s1 = 1'd0;
reg foo2_la_s2 = 1'd0;
reg [1:0] foo2_lb_s0 = 2'd0;
reg [1:0] foo2_lb_s1 = 2'd0;
reg bar0_s2 = 1'd0;
reg bar0_s3 = 1'd0;
reg bar1_s2 = 1'd0;
reg bar1_s3 = 1'd0;
wire output_1;

// synthesis translate_off
reg dummy_s;
initial dummy_s <= 1'd0;
// synthesis translate_on

assign output_1 = ((((((((((((((((((((((((bar0_s0 | bar0_s1) | bar1_s0) | bar1_s1) | bar2_s0) | bar2_s1) | bar0_s2) | bar0_s3) | bar1_s2) | bar1_s3) | foo0_la_s0) | foo0_la_s1) | foo0_la_s2) | foo0_lb_s0) | foo0_lb_s1) | foo1_la_s0) | foo1_la_s1) | foo1_la_s2) | foo1_lb_s0) | foo1_lb_s1) | foo2_la_s0) | foo2_la_s1) | foo2_la_s2) | foo2_lb_s0) | foo2_lb_s1);

endmodule


