# 实验三报告
## 231220088 陈翔宇

## 实验内容
### 一、计数器
#### 基本原理
根据题目描述可以画出真值表
![1.1真值表](/home/rongzi/Pictures/screenshot/24-04-28_20:52:39.png)

#### 整体方案设计
1. 输入输出引脚
![1.1输入输出引脚](/home/rongzi/Pictures/screenshot/24-04-28_20:56:45.png)
- CLK : 时钟信号
- LD  : 加载信号
- CLR : 清除信号
- ENP、ENT : 使能端信号
- D0 - D3 : 输入信号
- Q0 - Q3 : 输出信号

#### 电路图 和 原理图
![1.1电路图](/home/rongzi/Pictures/screenshot/24-04-28_21:03:22.png)
![1.1原理图](/home/rongzi/Pictures/screenshot/24-04-28_21:01:54.png)

#### 仿真测试
![1.1仿真测试1](/home/rongzi/Pictures/screenshot/24-04-28_21:04:30.png)
![1.1仿真测试2](/home/rongzi/Pictures/screenshot/24-04-28_21:04:38.png)
![1.1仿真测试3](/home/rongzi/Pictures/screenshot/24-04-28_21:04:42.png)

真值表： [真值表](#### 基本原理)

#### 错误现象及分析
在完成实验过程中没有遇到任何错误。

### 二、移位寄存器实验
#### 基本原理
真值表 ：
![1.2真值表](/home/rongzi/Pictures/screenshot/24-04-28_21:07:02.png)

#### 整体方案设计
1. 输入输出引脚
![1.2输入输出引脚](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:13:22.png)

- CLK : 时钟信号
- CLR_L : 清除信号
- RIN   : 补位信号
- LIN   : 补位信号
- D0-D3 : 输入信号
- Q0-Q3 : 输出信号
- S0-S1 : 工作模式控制

#### 电路图
![1.2电路图](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:15:57.png)
![1.2原理图](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:16:22.png)

##### 仿真测试
![1.1仿真测试1](/home/rongzi/Pictures/screenshot/24-04-28_21:18:59.png)
![1.1仿真测试2](/home/rongzi/Pictures/screenshot/24-04-28_21:19:08.png)
![1.1仿真测试3](/home/rongzi/Pictures/screenshot/24-04-28_21:19:15.png)
真值表： [真值表](1.2真值表)

#### 错误现象及分析
在完成实验过程中没有遇到任何错误。

### 三、4位无符号数乘法器
#### 基本原理
```
   每次将乘数 Y 的一位乘以被乘数得 X×Yi 后，就将该结果与前面所得的结果累加，
得到 Pi，称之为部分积。
   在每次求得 X×Yi 后，不是将它左移与前次部分积 Pi 相加，而是将部分积 Pi 右移
一位与 X × Yi 相加。
   对乘数中为 1 的位执行加法和右移运算，对为 0 的位只执行右移运算，而不需执行
加法运算。
```


#### 整体方案设计
1. 输入输出引脚
![1.3输入输出引脚](/home/rongzi/Pictures/screenshot/24-04-21_20:31:42.png)
- Y、X : 两个参与运算的数
- cin  : 决定是否做减法

#### 电路图
![1.3原理图](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:21:42.png)
![1.3电路图](/home/rongzi/Downloads/KDEconnect/1714312408235.png)


#### 仿真测试
![1.3仿真测试1](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:52:04.png)
![1.3仿真测试2](/home/rongzi/Pictures/screenshot/24-04-28_21:54:00.png)
![1.3仿真测试3](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:54:35.png)


真值表： [真值表](1.3真值表)

#### 错误现象及分析
在完成实验过程中没有遇到任何错误。

### 四、寄存器堆
#### 基本原理
![原理](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:55:08.png)

#### 整体方案设计
1. 输入输出引脚
![1.3输入输出引脚](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:55:56.png)

#### 电路图
![1.4电路图](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:56:49.png)

#### 仿真测试
![oj测试](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_21:58:42.png)
![1.3仿真测试1](/home/rongzi/Pictures/screenshot/24-04-28_22:06:15.png)
![1.3仿真测试2](/home/rongzi/.Lectures/term2/数字逻辑与计算机组成/lab3/24-04-28_22:06:52.png)

#### 错误现象及分析
![错误1](/home/rongzi/Pictures/screenshot/24-04-28_20:19:54.png)
![错误1fix](/home/rongzi/Pictures/screenshot/24-04-28_20:18:20.png)
由于寄存器的遮挡，导致了重合的错误线路无法被发现
