* File: Register_File_new.pex.netlist
* Created: Sun Oct 30 13:33:16 2016
* Program "Calibre xRC"
* Version "v2015.2_36.27"
* 
.include "Register_File_new.pex.netlist.pex"
.subckt Register_File_new  VSS! DATA_OUT<8> DATA_OUT<9> DATA_OUT<10>
+ DATA_OUT<11> DATA_OUT<12> DATA_OUT<13> DATA_OUT<14> DATA_OUT<15> DATA_OUT<0>
+ DATA_OUT<1> DATA_OUT<2> DATA_OUT<3> DATA_OUT<4> DATA_OUT<5> DATA_OUT<6>
+ DATA_OUT<7> VDD! ADDR_RD<0> ADDR_RD<1> ADDR_RD<2> ADDR_RD<3> RE ADDR_WR<0>
+ ADDR_WR<1> ADDR_WR<2> ADDR_WR<3> WE CLK DATA_IN<12> DATA_IN<14> DATA_IN<15>
+ DATA_IN<10> DATA_IN<9> DATA_IN<13> DATA_IN<11> DATA_IN<8> DATA_IN<4>
+ DATA_IN<6> DATA_IN<7> DATA_IN<2> DATA_IN<1> DATA_IN<5> DATA_IN<3> DATA_IN<0>
+ PRECHARGE
* 
* PRECHARGE	PRECHARGE
* DATA_IN<0>	DATA_IN<0>
* DATA_IN<3>	DATA_IN<3>
* DATA_IN<5>	DATA_IN<5>
* DATA_IN<1>	DATA_IN<1>
* DATA_IN<2>	DATA_IN<2>
* DATA_IN<7>	DATA_IN<7>
* DATA_IN<6>	DATA_IN<6>
* DATA_IN<4>	DATA_IN<4>
* DATA_IN<8>	DATA_IN<8>
* DATA_IN<11>	DATA_IN<11>
* DATA_IN<13>	DATA_IN<13>
* DATA_IN<9>	DATA_IN<9>
* DATA_IN<10>	DATA_IN<10>
* DATA_IN<15>	DATA_IN<15>
* DATA_IN<14>	DATA_IN<14>
* DATA_IN<12>	DATA_IN<12>
* CLK	CLK
* WE	WE
* ADDR_WR<3>	ADDR_WR<3>
* ADDR_WR<2>	ADDR_WR<2>
* ADDR_WR<1>	ADDR_WR<1>
* ADDR_WR<0>	ADDR_WR<0>
* RE	RE
* ADDR_RD<3>	ADDR_RD<3>
* ADDR_RD<2>	ADDR_RD<2>
* ADDR_RD<1>	ADDR_RD<1>
* ADDR_RD<0>	ADDR_RD<0>
* DATA_OUT<7>	DATA_OUT<7>
* DATA_OUT<6>	DATA_OUT<6>
* DATA_OUT<5>	DATA_OUT<5>
* DATA_OUT<4>	DATA_OUT<4>
* DATA_OUT<3>	DATA_OUT<3>
* DATA_OUT<2>	DATA_OUT<2>
* DATA_OUT<1>	DATA_OUT<1>
* DATA_OUT<0>	DATA_OUT<0>
* DATA_OUT<15>	DATA_OUT<15>
* DATA_OUT<14>	DATA_OUT<14>
* DATA_OUT<13>	DATA_OUT<13>
* DATA_OUT<12>	DATA_OUT<12>
* DATA_OUT<11>	DATA_OUT<11>
* DATA_OUT<10>	DATA_OUT<10>
* DATA_OUT<9>	DATA_OUT<9>
* DATA_OUT<8>	DATA_OUT<8>
mXI20<8>/XI14/XI20/MM3 VSS! N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI20/MM3_g
+ N_XI20<8>/NET9_XI20<8>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=2.7575
mXI20<8>/XI14/XI20/MM5 VSS! N_XI20<8>/XI14/DNN_XI20<8>/XI14/XI20/MM5_g
+ N_XI20<8>/NET9_XI20<8>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=2.7575
mXI20<8>/XI14/XI20/MM12 VSS! N_XI20<8>/XI14/D_XI20<8>/XI14/XI20/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=2.7575
mXI20<8>/XI14/XI20/MM11 VSS! N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI20/MM11_g
+ N_XI20<8>/NET10_XI20<8>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=2.7575
mXI20<8>/XI14/XI18/MM0 N_DATA_OUT<8>_XI20<8>/XI14/XI18/MM0_d
+ N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=2.7845
mXI20<8>/XI14/XI18/MM6 N_XI20<8>/XI14/XI18/LS_XI20<8>/XI14/XI18/MM6_d
+ N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=2.7575
mXI20<8>/XI14/XI18/MM8 N_XI20<8>/XI14/XI18/PD3_XI20<8>/XI14/XI18/MM8_d
+ N_XI20<8>/XI14/XI18/LS_XI20<8>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=2.7575
mXI20<8>/XI14/XI18/MM9 N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM9_d
+ N_XI20<8>/XI14/XI18/CLKB_XI20<8>/XI14/XI18/MM9_g
+ N_XI20<8>/XI14/XI18/PD3_XI20<8>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=2.7575
mXI20<8>/XI14/XI18/MM4 N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM4_d
+ N_XI20<8>/XI14/XI18/CLKN_XI20<8>/XI14/XI18/MM4_g
+ N_XI20<8>/XI14/XI18/PD1_XI20<8>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=2.7575
mXI20<8>/XI14/XI18/MM5 N_XI20<8>/XI14/XI18/PD1_XI20<8>/XI14/XI18/MM5_d
+ N_XI20<8>/NET8_XI20<8>/XI14/XI18/MM5_g
+ N_XI20<8>/XI14/XI18/PD0_XI20<8>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=2.7575
mXI20<8>/XI14/XI18/MM12 N_XI20<8>/XI14/XI18/PD0_XI20<8>/XI14/XI18/MM12_d
+ N_XI20<8>/NET11_XI20<8>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=2.7575
mXI20<8>/XI14/XI18/MM23 N_XI20<8>/XI14/XI18/CLKB_XI20<8>/XI14/XI18/MM23_d
+ N_XI20<8>/XI14/XI18/CLKN_XI20<8>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=2.7575
mXI20<8>/XI14/XI18/MM20 N_XI20<8>/XI14/XI18/CLKN_XI20<8>/XI14/XI18/MM20_d
+ N_CLK_XI20<8>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=2.7575
mXI20<8>/XI14/XI20/MM16 N_XI20<8>/XI14/PRECHN_XI20<8>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<8>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=2.7575
mXI20<8>/XI14/XI20/MM0 N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI20/MM0_d
+ N_WE_XI20<8>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=2.7575
mXI20<8>/XI14/XI20/MM6 N_XI20<8>/XI14/DNN_XI20<8>/XI14/XI20/MM6_d
+ N_XI20<8>/XI14/D_XI20<8>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=2.7575
mXI20<8>/XI14/XI20/MM14 N_XI20<8>/XI14/D_XI20<8>/XI14/XI20/MM14_d
+ N_DATA_IN<8>_XI20<8>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=2.7575
mXI20<8>/XI14/XI19/MM11 VSS! N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI19/MM11_g
+ N_XI20<8>/NET20_XI20<8>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=2.7575
mXI20<8>/XI14/XI19/MM12 VSS! N_XI20<8>/XI14/D_XI20<8>/XI14/XI19/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=2.7575
mXI20<8>/XI14/XI19/MM5 VSS! N_XI20<8>/XI14/DNN_XI20<8>/XI14/XI19/MM5_g
+ N_XI20<8>/NET12_XI20<8>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=2.7575
mXI20<8>/XI14/XI19/MM3 VSS! N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI19/MM3_g
+ N_XI20<8>/NET12_XI20<8>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=2.7575
mXI20<8>/XI14/XI20/MM2 N_XI20<8>/XI14/XI20/NET066_XI20<8>/XI14/XI20/MM2_d
+ N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI20/MM2_g
+ N_XI20<8>/NET9_XI20<8>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=2.5955
mXI20<8>/XI14/XI20/MM4 VDD! N_XI20<8>/XI14/DNN_XI20<8>/XI14/XI20/MM4_g
+ N_XI20<8>/XI14/XI20/NET066_XI20<8>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=2.5955
mXI20<8>/XI14/XI20/MM8 VDD! N_XI20<8>/XI14/D_XI20<8>/XI14/XI20/MM8_g
+ N_XI20<8>/XI14/XI20/NET065_XI20<8>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=2.5955
mXI20<8>/XI14/XI20/MM9 N_XI20<8>/XI14/XI20/NET065_XI20<8>/XI14/XI20/MM9_d
+ N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI20/MM9_g
+ N_XI20<8>/NET10_XI20<8>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=2.5955
mXI20<8>/XI14/XI18/MM2 N_DATA_OUT<8>_XI20<8>/XI14/XI18/MM2_d
+ N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=2.5955
mXI20<8>/XI14/XI18/MM7 N_XI20<8>/XI14/XI18/LS_XI20<8>/XI14/XI18/MM7_d
+ N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=2.5685
mXI20<8>/XI14/XI18/MM11 N_XI20<8>/XI14/XI18/PD2_XI20<8>/XI14/XI18/MM11_d
+ N_XI20<8>/XI14/XI18/LS_XI20<8>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=2.5685
mXI20<8>/XI14/XI18/MM10 N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM10_d
+ N_XI20<8>/XI14/XI18/CLKN_XI20<8>/XI14/XI18/MM10_g
+ N_XI20<8>/XI14/XI18/PD2_XI20<8>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=2.5685
mXI20<8>/XI14/XI18/MM1 N_XI20<8>/XI14/XI18/LH_XI20<8>/XI14/XI18/MM1_d
+ N_XI20<8>/XI14/XI18/CLKB_XI20<8>/XI14/XI18/MM1_g
+ N_XI20<8>/XI14/XI18/PU1_XI20<8>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=2.5955
mXI20<8>/XI14/XI18/MM3 N_XI20<8>/XI14/XI18/PU1_XI20<8>/XI14/XI18/MM3_d
+ N_XI20<8>/NET8_XI20<8>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=2.5955
mXI20<8>/XI14/XI18/MM13 N_XI20<8>/XI14/XI18/PU1_XI20<8>/XI14/XI18/MM13_d
+ N_XI20<8>/NET11_XI20<8>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=2.5955
mXI20<8>/XI14/XI18/MM22 N_XI20<8>/XI14/XI18/CLKB_XI20<8>/XI14/XI18/MM22_d
+ N_XI20<8>/XI14/XI18/CLKN_XI20<8>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=2.5955
mXI20<8>/XI14/XI18/MM21 N_XI20<8>/XI14/XI18/CLKN_XI20<8>/XI14/XI18/MM21_d
+ N_CLK_XI20<8>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=2.5955
mXI20<8>/XI14/XI20/MM17 N_XI20<8>/XI14/PRECHN_XI20<8>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<8>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=2.5415
mXI20<8>/XI14/XI20/MM1 N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI20/MM1_d
+ N_WE_XI20<8>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=2.5415
mXI20<8>/XI14/XI20/MM7 N_XI20<8>/XI14/DNN_XI20<8>/XI14/XI20/MM7_d
+ N_XI20<8>/XI14/D_XI20<8>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=2.5415
mXI20<8>/XI14/XI20/MM15 N_XI20<8>/XI14/D_XI20<8>/XI14/XI20/MM15_d
+ N_DATA_IN<8>_XI20<8>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=2.5415
mXI20<8>/XI14/XI19/MM9 N_XI20<8>/XI14/XI19/NET065_XI20<8>/XI14/XI19/MM9_d
+ N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI19/MM9_g
+ N_XI20<8>/NET20_XI20<8>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=2.5955
mXI20<8>/XI14/XI19/MM8 VDD! N_XI20<8>/XI14/D_XI20<8>/XI14/XI19/MM8_g
+ N_XI20<8>/XI14/XI19/NET065_XI20<8>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=2.5955
mXI20<8>/XI14/XI19/MM4 VDD! N_XI20<8>/XI14/DNN_XI20<8>/XI14/XI19/MM4_g
+ N_XI20<8>/XI14/XI19/NET066_XI20<8>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=2.5955
mXI20<8>/XI14/XI19/MM2 N_XI20<8>/XI14/XI19/NET066_XI20<8>/XI14/XI19/MM2_d
+ N_XI20<8>/XI14/WEN_XI20<8>/XI14/XI19/MM2_g
+ N_XI20<8>/NET12_XI20<8>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=2.5955
mXI20<8>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<8>/NET10_XI20<8>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=2.4605
mXI20<15>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=2.6495
mXI20<15>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=2.5955
mXI20<8>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<8>/NET10_XI20<8>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=2.4605
mXI20<15>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=2.6495
mXI20<15>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=2.5955
mXI20<8>/XI16/Xs0c<7>/MM12
+ N_XI20<8>/XI16/XS0C<7>/BITN_XI20<8>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<8>/XI16/Xs0c<7>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=2.4605
mXI20<8>/XI16/Xs0c<7>/MM10
+ N_XI20<8>/XI16/XS0C<7>/BIT_XI20<8>/XI16/Xs0c<7>/MM10_d
+ N_XI20<8>/XI16/XS0C<7>/BITN_XI20<8>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=2.6495
mXI20<8>/XI16/Xs0c<7>/MM7
+ N_XI20<8>/XI16/XS0C<7>/NET38_XI20<8>/XI16/Xs0c<7>/MM7_d
+ N_XI20<8>/XI16/XS0C<7>/BITN_XI20<8>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=2.7575
mXI20<8>/XI16/Xs0c<7>/MM9 N_XI20<8>/XI16/XS0C<7>/BITN_XI20<8>/XI16/Xs0c<7>/MM9_d
+ N_XI20<8>/XI16/XS0C<7>/BIT_XI20<8>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=2.4605
mXI20<8>/XI16/Xs0c<7>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<8>/XI16/Xs0c<7>/MM11_g
+ N_XI20<8>/XI16/XS0C<7>/BIT_XI20<8>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=2.6495
mXI20<8>/XI16/Xs0c<7>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<8>/XI16/Xs0c<7>/MM8_g
+ N_XI20<8>/XI16/XS0C<7>/NET38_XI20<8>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=2.7575
mXI20<8>/XI16/Xs0c<7>/MM1 N_XI20<8>/XI16/XS0C<7>/BIT_XI20<8>/XI16/Xs0c<7>/MM1_d
+ N_XI20<8>/XI16/XS0C<7>/BITN_XI20<8>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=2.5955
mXI20<8>/XI16/Xs0c<7>/MM0 N_XI20<8>/XI16/XS0C<7>/BITN_XI20<8>/XI16/Xs0c<7>/MM0_d
+ N_XI20<8>/XI16/XS0C<7>/BIT_XI20<8>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=2.5415
mXI20<8>/XI16/Xs0c<6>/MM12
+ N_XI20<8>/XI16/XS0C<6>/BITN_XI20<8>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<8>/XI16/Xs0c<6>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=2.4605
mXI20<8>/XI16/Xs0c<6>/MM10
+ N_XI20<8>/XI16/XS0C<6>/BIT_XI20<8>/XI16/Xs0c<6>/MM10_d
+ N_XI20<8>/XI16/XS0C<6>/BITN_XI20<8>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=2.6495
mXI20<8>/XI16/Xs0c<6>/MM7
+ N_XI20<8>/XI16/XS0C<6>/NET38_XI20<8>/XI16/Xs0c<6>/MM7_d
+ N_XI20<8>/XI16/XS0C<6>/BITN_XI20<8>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=2.7575
mXI20<8>/XI16/Xs0c<6>/MM9 N_XI20<8>/XI16/XS0C<6>/BITN_XI20<8>/XI16/Xs0c<6>/MM9_d
+ N_XI20<8>/XI16/XS0C<6>/BIT_XI20<8>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=2.4605
mXI20<8>/XI16/Xs0c<6>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<8>/XI16/Xs0c<6>/MM11_g
+ N_XI20<8>/XI16/XS0C<6>/BIT_XI20<8>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=2.6495
mXI20<8>/XI16/Xs0c<6>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<8>/XI16/Xs0c<6>/MM8_g
+ N_XI20<8>/XI16/XS0C<6>/NET38_XI20<8>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=2.7575
mXI20<8>/XI16/Xs0c<6>/MM1 N_XI20<8>/XI16/XS0C<6>/BIT_XI20<8>/XI16/Xs0c<6>/MM1_d
+ N_XI20<8>/XI16/XS0C<6>/BITN_XI20<8>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=2.5955
mXI20<8>/XI16/Xs0c<6>/MM0 N_XI20<8>/XI16/XS0C<6>/BITN_XI20<8>/XI16/Xs0c<6>/MM0_d
+ N_XI20<8>/XI16/XS0C<6>/BIT_XI20<8>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=2.5415
mXI20<8>/XI16/Xs0c<5>/MM12
+ N_XI20<8>/XI16/XS0C<5>/BITN_XI20<8>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<8>/XI16/Xs0c<5>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=2.4605
mXI20<8>/XI16/Xs0c<5>/MM10
+ N_XI20<8>/XI16/XS0C<5>/BIT_XI20<8>/XI16/Xs0c<5>/MM10_d
+ N_XI20<8>/XI16/XS0C<5>/BITN_XI20<8>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=2.6495
mXI20<8>/XI16/Xs0c<5>/MM7
+ N_XI20<8>/XI16/XS0C<5>/NET38_XI20<8>/XI16/Xs0c<5>/MM7_d
+ N_XI20<8>/XI16/XS0C<5>/BITN_XI20<8>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=2.7575
mXI20<8>/XI16/Xs0c<5>/MM9 N_XI20<8>/XI16/XS0C<5>/BITN_XI20<8>/XI16/Xs0c<5>/MM9_d
+ N_XI20<8>/XI16/XS0C<5>/BIT_XI20<8>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=2.4605
mXI20<8>/XI16/Xs0c<5>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<8>/XI16/Xs0c<5>/MM11_g
+ N_XI20<8>/XI16/XS0C<5>/BIT_XI20<8>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=2.6495
mXI20<8>/XI16/Xs0c<5>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<8>/XI16/Xs0c<5>/MM8_g
+ N_XI20<8>/XI16/XS0C<5>/NET38_XI20<8>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=2.7575
mXI20<8>/XI16/Xs0c<5>/MM1 N_XI20<8>/XI16/XS0C<5>/BIT_XI20<8>/XI16/Xs0c<5>/MM1_d
+ N_XI20<8>/XI16/XS0C<5>/BITN_XI20<8>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=2.5955
mXI20<8>/XI16/Xs0c<5>/MM0 N_XI20<8>/XI16/XS0C<5>/BITN_XI20<8>/XI16/Xs0c<5>/MM0_d
+ N_XI20<8>/XI16/XS0C<5>/BIT_XI20<8>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=2.5415
mXI20<8>/XI16/Xs0c<4>/MM12
+ N_XI20<8>/XI16/XS0C<4>/BITN_XI20<8>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<8>/XI16/Xs0c<4>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=2.4605
mXI20<8>/XI16/Xs0c<4>/MM10
+ N_XI20<8>/XI16/XS0C<4>/BIT_XI20<8>/XI16/Xs0c<4>/MM10_d
+ N_XI20<8>/XI16/XS0C<4>/BITN_XI20<8>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=2.6495
mXI20<8>/XI16/Xs0c<4>/MM7
+ N_XI20<8>/XI16/XS0C<4>/NET38_XI20<8>/XI16/Xs0c<4>/MM7_d
+ N_XI20<8>/XI16/XS0C<4>/BITN_XI20<8>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=2.7575
mXI20<8>/XI16/Xs0c<4>/MM9 N_XI20<8>/XI16/XS0C<4>/BITN_XI20<8>/XI16/Xs0c<4>/MM9_d
+ N_XI20<8>/XI16/XS0C<4>/BIT_XI20<8>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=2.4605
mXI20<8>/XI16/Xs0c<4>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<8>/XI16/Xs0c<4>/MM11_g
+ N_XI20<8>/XI16/XS0C<4>/BIT_XI20<8>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=2.6495
mXI20<8>/XI16/Xs0c<4>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<8>/XI16/Xs0c<4>/MM8_g
+ N_XI20<8>/XI16/XS0C<4>/NET38_XI20<8>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=2.7575
mXI20<8>/XI16/Xs0c<4>/MM1 N_XI20<8>/XI16/XS0C<4>/BIT_XI20<8>/XI16/Xs0c<4>/MM1_d
+ N_XI20<8>/XI16/XS0C<4>/BITN_XI20<8>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=2.5955
mXI20<8>/XI16/Xs0c<4>/MM0 N_XI20<8>/XI16/XS0C<4>/BITN_XI20<8>/XI16/Xs0c<4>/MM0_d
+ N_XI20<8>/XI16/XS0C<4>/BIT_XI20<8>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=2.5415
mXI20<8>/XI16/Xs0c<3>/MM12
+ N_XI20<8>/XI16/XS0C<3>/BITN_XI20<8>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<8>/XI16/Xs0c<3>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=2.4605
mXI20<8>/XI16/Xs0c<3>/MM10
+ N_XI20<8>/XI16/XS0C<3>/BIT_XI20<8>/XI16/Xs0c<3>/MM10_d
+ N_XI20<8>/XI16/XS0C<3>/BITN_XI20<8>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=2.6495
mXI20<8>/XI16/Xs0c<3>/MM7
+ N_XI20<8>/XI16/XS0C<3>/NET38_XI20<8>/XI16/Xs0c<3>/MM7_d
+ N_XI20<8>/XI16/XS0C<3>/BITN_XI20<8>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=2.7575
mXI20<8>/XI16/Xs0c<3>/MM9 N_XI20<8>/XI16/XS0C<3>/BITN_XI20<8>/XI16/Xs0c<3>/MM9_d
+ N_XI20<8>/XI16/XS0C<3>/BIT_XI20<8>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=2.4605
mXI20<8>/XI16/Xs0c<3>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<8>/XI16/Xs0c<3>/MM11_g
+ N_XI20<8>/XI16/XS0C<3>/BIT_XI20<8>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=2.6495
mXI20<8>/XI16/Xs0c<3>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<8>/XI16/Xs0c<3>/MM8_g
+ N_XI20<8>/XI16/XS0C<3>/NET38_XI20<8>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=2.7575
mXI20<8>/XI16/Xs0c<3>/MM1 N_XI20<8>/XI16/XS0C<3>/BIT_XI20<8>/XI16/Xs0c<3>/MM1_d
+ N_XI20<8>/XI16/XS0C<3>/BITN_XI20<8>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=2.5955
mXI20<8>/XI16/Xs0c<3>/MM0 N_XI20<8>/XI16/XS0C<3>/BITN_XI20<8>/XI16/Xs0c<3>/MM0_d
+ N_XI20<8>/XI16/XS0C<3>/BIT_XI20<8>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=2.5415
mXI20<8>/XI16/Xs0c<2>/MM12
+ N_XI20<8>/XI16/XS0C<2>/BITN_XI20<8>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<8>/XI16/Xs0c<2>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=2.4605
mXI20<8>/XI16/Xs0c<2>/MM10
+ N_XI20<8>/XI16/XS0C<2>/BIT_XI20<8>/XI16/Xs0c<2>/MM10_d
+ N_XI20<8>/XI16/XS0C<2>/BITN_XI20<8>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=2.6495
mXI20<8>/XI16/Xs0c<2>/MM7
+ N_XI20<8>/XI16/XS0C<2>/NET38_XI20<8>/XI16/Xs0c<2>/MM7_d
+ N_XI20<8>/XI16/XS0C<2>/BITN_XI20<8>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=2.7575
mXI20<8>/XI16/Xs0c<2>/MM9 N_XI20<8>/XI16/XS0C<2>/BITN_XI20<8>/XI16/Xs0c<2>/MM9_d
+ N_XI20<8>/XI16/XS0C<2>/BIT_XI20<8>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=2.4605
mXI20<8>/XI16/Xs0c<2>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<8>/XI16/Xs0c<2>/MM11_g
+ N_XI20<8>/XI16/XS0C<2>/BIT_XI20<8>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=2.6495
mXI20<8>/XI16/Xs0c<2>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<8>/XI16/Xs0c<2>/MM8_g
+ N_XI20<8>/XI16/XS0C<2>/NET38_XI20<8>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=2.7575
mXI20<8>/XI16/Xs0c<2>/MM1 N_XI20<8>/XI16/XS0C<2>/BIT_XI20<8>/XI16/Xs0c<2>/MM1_d
+ N_XI20<8>/XI16/XS0C<2>/BITN_XI20<8>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=2.5955
mXI20<8>/XI16/Xs0c<2>/MM0 N_XI20<8>/XI16/XS0C<2>/BITN_XI20<8>/XI16/Xs0c<2>/MM0_d
+ N_XI20<8>/XI16/XS0C<2>/BIT_XI20<8>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=2.5415
mXI20<8>/XI16/Xs0c<1>/MM12
+ N_XI20<8>/XI16/XS0C<1>/BITN_XI20<8>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<8>/XI16/Xs0c<1>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=2.4605
mXI20<8>/XI16/Xs0c<1>/MM10
+ N_XI20<8>/XI16/XS0C<1>/BIT_XI20<8>/XI16/Xs0c<1>/MM10_d
+ N_XI20<8>/XI16/XS0C<1>/BITN_XI20<8>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=2.6495
mXI20<8>/XI16/Xs0c<1>/MM7
+ N_XI20<8>/XI16/XS0C<1>/NET38_XI20<8>/XI16/Xs0c<1>/MM7_d
+ N_XI20<8>/XI16/XS0C<1>/BITN_XI20<8>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=2.7575
mXI20<8>/XI16/Xs0c<1>/MM9 N_XI20<8>/XI16/XS0C<1>/BITN_XI20<8>/XI16/Xs0c<1>/MM9_d
+ N_XI20<8>/XI16/XS0C<1>/BIT_XI20<8>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=2.4605
mXI20<8>/XI16/Xs0c<1>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<8>/XI16/Xs0c<1>/MM11_g
+ N_XI20<8>/XI16/XS0C<1>/BIT_XI20<8>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=2.6495
mXI20<8>/XI16/Xs0c<1>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<8>/XI16/Xs0c<1>/MM8_g
+ N_XI20<8>/XI16/XS0C<1>/NET38_XI20<8>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=2.7575
mXI20<8>/XI16/Xs0c<1>/MM1 N_XI20<8>/XI16/XS0C<1>/BIT_XI20<8>/XI16/Xs0c<1>/MM1_d
+ N_XI20<8>/XI16/XS0C<1>/BITN_XI20<8>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=2.5955
mXI20<8>/XI16/Xs0c<1>/MM0 N_XI20<8>/XI16/XS0C<1>/BITN_XI20<8>/XI16/Xs0c<1>/MM0_d
+ N_XI20<8>/XI16/XS0C<1>/BIT_XI20<8>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=2.5415
mXI20<8>/XI16/Xs0c<0>/MM12
+ N_XI20<8>/XI16/XS0C<0>/BITN_XI20<8>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<8>/XI16/Xs0c<0>/MM12_g
+ N_XI20<8>/NET10_XI20<8>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=2.4605
mXI20<8>/XI16/Xs0c<0>/MM10
+ N_XI20<8>/XI16/XS0C<0>/BIT_XI20<8>/XI16/Xs0c<0>/MM10_d
+ N_XI20<8>/XI16/XS0C<0>/BITN_XI20<8>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=2.6495
mXI20<8>/XI16/Xs0c<0>/MM7
+ N_XI20<8>/XI16/XS0C<0>/NET38_XI20<8>/XI16/Xs0c<0>/MM7_d
+ N_XI20<8>/XI16/XS0C<0>/BITN_XI20<8>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=2.7575
mXI20<8>/XI16/Xs0c<0>/MM9 N_XI20<8>/XI16/XS0C<0>/BITN_XI20<8>/XI16/Xs0c<0>/MM9_d
+ N_XI20<8>/XI16/XS0C<0>/BIT_XI20<8>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=2.4605
mXI20<8>/XI16/Xs0c<0>/MM11 N_XI20<8>/NET9_XI20<8>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<8>/XI16/Xs0c<0>/MM11_g
+ N_XI20<8>/XI16/XS0C<0>/BIT_XI20<8>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=2.6495
mXI20<8>/XI16/Xs0c<0>/MM8 N_XI20<8>/NET8_XI20<8>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<8>/XI16/Xs0c<0>/MM8_g
+ N_XI20<8>/XI16/XS0C<0>/NET38_XI20<8>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=2.7575
mXI20<8>/XI16/Xs0c<0>/MM1 N_XI20<8>/XI16/XS0C<0>/BIT_XI20<8>/XI16/Xs0c<0>/MM1_d
+ N_XI20<8>/XI16/XS0C<0>/BITN_XI20<8>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=2.5955
mXI20<8>/XI16/Xs0c<0>/MM0 N_XI20<8>/XI16/XS0C<0>/BITN_XI20<8>/XI16/Xs0c<0>/MM0_d
+ N_XI20<8>/XI16/XS0C<0>/BIT_XI20<8>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=2.5415
mXI20<8>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<8>/NET20_XI20<8>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=2.4605
mXI20<15>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=2.6495
mXI20<15>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=2.5955
mXI20<8>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<8>/NET20_XI20<8>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=2.4605
mXI20<15>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=2.6495
mXI20<15>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=2.5955
mXI20<8>/XI15/Xs0c<7>/MM12
+ N_XI20<8>/XI15/XS0C<7>/BITN_XI20<8>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<8>/XI15/Xs0c<7>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=2.4605
mXI20<8>/XI15/Xs0c<7>/MM10
+ N_XI20<8>/XI15/XS0C<7>/BIT_XI20<8>/XI15/Xs0c<7>/MM10_d
+ N_XI20<8>/XI15/XS0C<7>/BITN_XI20<8>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=2.6495
mXI20<8>/XI15/Xs0c<7>/MM7
+ N_XI20<8>/XI15/XS0C<7>/NET38_XI20<8>/XI15/Xs0c<7>/MM7_d
+ N_XI20<8>/XI15/XS0C<7>/BITN_XI20<8>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=2.7575
mXI20<8>/XI15/Xs0c<7>/MM9 N_XI20<8>/XI15/XS0C<7>/BITN_XI20<8>/XI15/Xs0c<7>/MM9_d
+ N_XI20<8>/XI15/XS0C<7>/BIT_XI20<8>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=2.4605
mXI20<8>/XI15/Xs0c<7>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<8>/XI15/Xs0c<7>/MM11_g
+ N_XI20<8>/XI15/XS0C<7>/BIT_XI20<8>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=2.6495
mXI20<8>/XI15/Xs0c<7>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<8>/XI15/Xs0c<7>/MM8_g
+ N_XI20<8>/XI15/XS0C<7>/NET38_XI20<8>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=2.7575
mXI20<8>/XI15/Xs0c<7>/MM1 N_XI20<8>/XI15/XS0C<7>/BIT_XI20<8>/XI15/Xs0c<7>/MM1_d
+ N_XI20<8>/XI15/XS0C<7>/BITN_XI20<8>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=2.5955
mXI20<8>/XI15/Xs0c<7>/MM0 N_XI20<8>/XI15/XS0C<7>/BITN_XI20<8>/XI15/Xs0c<7>/MM0_d
+ N_XI20<8>/XI15/XS0C<7>/BIT_XI20<8>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=2.5415
mXI20<8>/XI15/Xs0c<6>/MM12
+ N_XI20<8>/XI15/XS0C<6>/BITN_XI20<8>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<8>/XI15/Xs0c<6>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=2.4605
mXI20<8>/XI15/Xs0c<6>/MM10
+ N_XI20<8>/XI15/XS0C<6>/BIT_XI20<8>/XI15/Xs0c<6>/MM10_d
+ N_XI20<8>/XI15/XS0C<6>/BITN_XI20<8>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=2.6495
mXI20<8>/XI15/Xs0c<6>/MM7
+ N_XI20<8>/XI15/XS0C<6>/NET38_XI20<8>/XI15/Xs0c<6>/MM7_d
+ N_XI20<8>/XI15/XS0C<6>/BITN_XI20<8>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=2.7575
mXI20<8>/XI15/Xs0c<6>/MM9 N_XI20<8>/XI15/XS0C<6>/BITN_XI20<8>/XI15/Xs0c<6>/MM9_d
+ N_XI20<8>/XI15/XS0C<6>/BIT_XI20<8>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=2.4605
mXI20<8>/XI15/Xs0c<6>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<8>/XI15/Xs0c<6>/MM11_g
+ N_XI20<8>/XI15/XS0C<6>/BIT_XI20<8>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=2.6495
mXI20<8>/XI15/Xs0c<6>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<8>/XI15/Xs0c<6>/MM8_g
+ N_XI20<8>/XI15/XS0C<6>/NET38_XI20<8>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=2.7575
mXI20<8>/XI15/Xs0c<6>/MM1 N_XI20<8>/XI15/XS0C<6>/BIT_XI20<8>/XI15/Xs0c<6>/MM1_d
+ N_XI20<8>/XI15/XS0C<6>/BITN_XI20<8>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=2.5955
mXI20<8>/XI15/Xs0c<6>/MM0 N_XI20<8>/XI15/XS0C<6>/BITN_XI20<8>/XI15/Xs0c<6>/MM0_d
+ N_XI20<8>/XI15/XS0C<6>/BIT_XI20<8>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=2.5415
mXI20<8>/XI15/Xs0c<5>/MM12
+ N_XI20<8>/XI15/XS0C<5>/BITN_XI20<8>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<8>/XI15/Xs0c<5>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=2.4605
mXI20<8>/XI15/Xs0c<5>/MM10
+ N_XI20<8>/XI15/XS0C<5>/BIT_XI20<8>/XI15/Xs0c<5>/MM10_d
+ N_XI20<8>/XI15/XS0C<5>/BITN_XI20<8>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=2.6495
mXI20<8>/XI15/Xs0c<5>/MM7
+ N_XI20<8>/XI15/XS0C<5>/NET38_XI20<8>/XI15/Xs0c<5>/MM7_d
+ N_XI20<8>/XI15/XS0C<5>/BITN_XI20<8>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=2.7575
mXI20<8>/XI15/Xs0c<5>/MM9 N_XI20<8>/XI15/XS0C<5>/BITN_XI20<8>/XI15/Xs0c<5>/MM9_d
+ N_XI20<8>/XI15/XS0C<5>/BIT_XI20<8>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=2.4605
mXI20<8>/XI15/Xs0c<5>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<8>/XI15/Xs0c<5>/MM11_g
+ N_XI20<8>/XI15/XS0C<5>/BIT_XI20<8>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=2.6495
mXI20<8>/XI15/Xs0c<5>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<8>/XI15/Xs0c<5>/MM8_g
+ N_XI20<8>/XI15/XS0C<5>/NET38_XI20<8>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=2.7575
mXI20<8>/XI15/Xs0c<5>/MM1 N_XI20<8>/XI15/XS0C<5>/BIT_XI20<8>/XI15/Xs0c<5>/MM1_d
+ N_XI20<8>/XI15/XS0C<5>/BITN_XI20<8>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=2.5955
mXI20<8>/XI15/Xs0c<5>/MM0 N_XI20<8>/XI15/XS0C<5>/BITN_XI20<8>/XI15/Xs0c<5>/MM0_d
+ N_XI20<8>/XI15/XS0C<5>/BIT_XI20<8>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=2.5415
mXI20<8>/XI15/Xs0c<4>/MM12
+ N_XI20<8>/XI15/XS0C<4>/BITN_XI20<8>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<8>/XI15/Xs0c<4>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=2.4605
mXI20<8>/XI15/Xs0c<4>/MM10
+ N_XI20<8>/XI15/XS0C<4>/BIT_XI20<8>/XI15/Xs0c<4>/MM10_d
+ N_XI20<8>/XI15/XS0C<4>/BITN_XI20<8>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=2.6495
mXI20<8>/XI15/Xs0c<4>/MM7
+ N_XI20<8>/XI15/XS0C<4>/NET38_XI20<8>/XI15/Xs0c<4>/MM7_d
+ N_XI20<8>/XI15/XS0C<4>/BITN_XI20<8>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=2.7575
mXI20<8>/XI15/Xs0c<4>/MM9 N_XI20<8>/XI15/XS0C<4>/BITN_XI20<8>/XI15/Xs0c<4>/MM9_d
+ N_XI20<8>/XI15/XS0C<4>/BIT_XI20<8>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=2.4605
mXI20<8>/XI15/Xs0c<4>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<8>/XI15/Xs0c<4>/MM11_g
+ N_XI20<8>/XI15/XS0C<4>/BIT_XI20<8>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=2.6495
mXI20<8>/XI15/Xs0c<4>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<8>/XI15/Xs0c<4>/MM8_g
+ N_XI20<8>/XI15/XS0C<4>/NET38_XI20<8>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=2.7575
mXI20<8>/XI15/Xs0c<4>/MM1 N_XI20<8>/XI15/XS0C<4>/BIT_XI20<8>/XI15/Xs0c<4>/MM1_d
+ N_XI20<8>/XI15/XS0C<4>/BITN_XI20<8>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=2.5955
mXI20<8>/XI15/Xs0c<4>/MM0 N_XI20<8>/XI15/XS0C<4>/BITN_XI20<8>/XI15/Xs0c<4>/MM0_d
+ N_XI20<8>/XI15/XS0C<4>/BIT_XI20<8>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=2.5415
mXI20<8>/XI15/Xs0c<3>/MM12
+ N_XI20<8>/XI15/XS0C<3>/BITN_XI20<8>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<8>/XI15/Xs0c<3>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=2.4605
mXI20<8>/XI15/Xs0c<3>/MM10
+ N_XI20<8>/XI15/XS0C<3>/BIT_XI20<8>/XI15/Xs0c<3>/MM10_d
+ N_XI20<8>/XI15/XS0C<3>/BITN_XI20<8>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=2.6495
mXI20<8>/XI15/Xs0c<3>/MM7
+ N_XI20<8>/XI15/XS0C<3>/NET38_XI20<8>/XI15/Xs0c<3>/MM7_d
+ N_XI20<8>/XI15/XS0C<3>/BITN_XI20<8>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=2.7575
mXI20<8>/XI15/Xs0c<3>/MM9 N_XI20<8>/XI15/XS0C<3>/BITN_XI20<8>/XI15/Xs0c<3>/MM9_d
+ N_XI20<8>/XI15/XS0C<3>/BIT_XI20<8>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=2.4605
mXI20<8>/XI15/Xs0c<3>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<8>/XI15/Xs0c<3>/MM11_g
+ N_XI20<8>/XI15/XS0C<3>/BIT_XI20<8>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=2.6495
mXI20<8>/XI15/Xs0c<3>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<8>/XI15/Xs0c<3>/MM8_g
+ N_XI20<8>/XI15/XS0C<3>/NET38_XI20<8>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=2.7575
mXI20<8>/XI15/Xs0c<3>/MM1 N_XI20<8>/XI15/XS0C<3>/BIT_XI20<8>/XI15/Xs0c<3>/MM1_d
+ N_XI20<8>/XI15/XS0C<3>/BITN_XI20<8>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=2.5955
mXI20<8>/XI15/Xs0c<3>/MM0 N_XI20<8>/XI15/XS0C<3>/BITN_XI20<8>/XI15/Xs0c<3>/MM0_d
+ N_XI20<8>/XI15/XS0C<3>/BIT_XI20<8>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=2.5415
mXI20<8>/XI15/Xs0c<2>/MM12
+ N_XI20<8>/XI15/XS0C<2>/BITN_XI20<8>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<8>/XI15/Xs0c<2>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=2.4605
mXI20<8>/XI15/Xs0c<2>/MM10
+ N_XI20<8>/XI15/XS0C<2>/BIT_XI20<8>/XI15/Xs0c<2>/MM10_d
+ N_XI20<8>/XI15/XS0C<2>/BITN_XI20<8>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=2.6495
mXI20<8>/XI15/Xs0c<2>/MM7
+ N_XI20<8>/XI15/XS0C<2>/NET38_XI20<8>/XI15/Xs0c<2>/MM7_d
+ N_XI20<8>/XI15/XS0C<2>/BITN_XI20<8>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=2.7575
mXI20<8>/XI15/Xs0c<2>/MM9 N_XI20<8>/XI15/XS0C<2>/BITN_XI20<8>/XI15/Xs0c<2>/MM9_d
+ N_XI20<8>/XI15/XS0C<2>/BIT_XI20<8>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=2.4605
mXI20<8>/XI15/Xs0c<2>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<8>/XI15/Xs0c<2>/MM11_g
+ N_XI20<8>/XI15/XS0C<2>/BIT_XI20<8>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=2.6495
mXI20<8>/XI15/Xs0c<2>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<8>/XI15/Xs0c<2>/MM8_g
+ N_XI20<8>/XI15/XS0C<2>/NET38_XI20<8>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=2.7575
mXI20<8>/XI15/Xs0c<2>/MM1 N_XI20<8>/XI15/XS0C<2>/BIT_XI20<8>/XI15/Xs0c<2>/MM1_d
+ N_XI20<8>/XI15/XS0C<2>/BITN_XI20<8>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=2.5955
mXI20<8>/XI15/Xs0c<2>/MM0 N_XI20<8>/XI15/XS0C<2>/BITN_XI20<8>/XI15/Xs0c<2>/MM0_d
+ N_XI20<8>/XI15/XS0C<2>/BIT_XI20<8>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=2.5415
mXI20<8>/XI15/Xs0c<1>/MM12
+ N_XI20<8>/XI15/XS0C<1>/BITN_XI20<8>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<8>/XI15/Xs0c<1>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=2.4605
mXI20<8>/XI15/Xs0c<1>/MM10
+ N_XI20<8>/XI15/XS0C<1>/BIT_XI20<8>/XI15/Xs0c<1>/MM10_d
+ N_XI20<8>/XI15/XS0C<1>/BITN_XI20<8>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=2.6495
mXI20<8>/XI15/Xs0c<1>/MM7
+ N_XI20<8>/XI15/XS0C<1>/NET38_XI20<8>/XI15/Xs0c<1>/MM7_d
+ N_XI20<8>/XI15/XS0C<1>/BITN_XI20<8>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=2.7575
mXI20<8>/XI15/Xs0c<1>/MM9 N_XI20<8>/XI15/XS0C<1>/BITN_XI20<8>/XI15/Xs0c<1>/MM9_d
+ N_XI20<8>/XI15/XS0C<1>/BIT_XI20<8>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=2.4605
mXI20<8>/XI15/Xs0c<1>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<8>/XI15/Xs0c<1>/MM11_g
+ N_XI20<8>/XI15/XS0C<1>/BIT_XI20<8>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=2.6495
mXI20<8>/XI15/Xs0c<1>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<8>/XI15/Xs0c<1>/MM8_g
+ N_XI20<8>/XI15/XS0C<1>/NET38_XI20<8>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=2.7575
mXI20<8>/XI15/Xs0c<1>/MM1 N_XI20<8>/XI15/XS0C<1>/BIT_XI20<8>/XI15/Xs0c<1>/MM1_d
+ N_XI20<8>/XI15/XS0C<1>/BITN_XI20<8>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=2.5955
mXI20<8>/XI15/Xs0c<1>/MM0 N_XI20<8>/XI15/XS0C<1>/BITN_XI20<8>/XI15/Xs0c<1>/MM0_d
+ N_XI20<8>/XI15/XS0C<1>/BIT_XI20<8>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=2.5415
mXI20<8>/XI15/Xs0c<0>/MM12
+ N_XI20<8>/XI15/XS0C<0>/BITN_XI20<8>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<8>/XI15/Xs0c<0>/MM12_g
+ N_XI20<8>/NET20_XI20<8>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=2.4605
mXI20<8>/XI15/Xs0c<0>/MM10
+ N_XI20<8>/XI15/XS0C<0>/BIT_XI20<8>/XI15/Xs0c<0>/MM10_d
+ N_XI20<8>/XI15/XS0C<0>/BITN_XI20<8>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=2.6495
mXI20<8>/XI15/Xs0c<0>/MM7
+ N_XI20<8>/XI15/XS0C<0>/NET38_XI20<8>/XI15/Xs0c<0>/MM7_d
+ N_XI20<8>/XI15/XS0C<0>/BITN_XI20<8>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=2.7575
mXI20<8>/XI15/Xs0c<0>/MM9 N_XI20<8>/XI15/XS0C<0>/BITN_XI20<8>/XI15/Xs0c<0>/MM9_d
+ N_XI20<8>/XI15/XS0C<0>/BIT_XI20<8>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=2.4605
mXI20<8>/XI15/Xs0c<0>/MM11 N_XI20<8>/NET12_XI20<8>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<8>/XI15/Xs0c<0>/MM11_g
+ N_XI20<8>/XI15/XS0C<0>/BIT_XI20<8>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=2.6495
mXI20<8>/XI15/Xs0c<0>/MM8 N_XI20<8>/NET11_XI20<8>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<8>/XI15/Xs0c<0>/MM8_g
+ N_XI20<8>/XI15/XS0C<0>/NET38_XI20<8>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=2.7575
mXI20<8>/XI15/Xs0c<0>/MM1 N_XI20<8>/XI15/XS0C<0>/BIT_XI20<8>/XI15/Xs0c<0>/MM1_d
+ N_XI20<8>/XI15/XS0C<0>/BITN_XI20<8>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=2.5955
mXI20<8>/XI15/Xs0c<0>/MM0 N_XI20<8>/XI15/XS0C<0>/BITN_XI20<8>/XI15/Xs0c<0>/MM0_d
+ N_XI20<8>/XI15/XS0C<0>/BIT_XI20<8>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=2.5415
mXI20<8>/XI14/XI22/MM15 VSS! N_XI20<8>/NET8_XI20<8>/XI14/XI22/MM15_g
+ N_XI20<8>/XI14/XI22/RBLN_XI20<8>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=2.7575
mXI20<8>/XI14/XI22/MM2 N_XI20<8>/XI14/XI22/NET066_XI20<8>/XI14/XI22/MM2_d
+ N_XI20<8>/XI14/XI22/RBLN_XI20<8>/XI14/XI22/MM2_g
+ N_XI20<8>/NET8_XI20<8>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=2.5415
mXI20<8>/XI14/XI22/MM4 VDD! N_XI20<8>/XI14/XI22/RBLN_XI20<8>/XI14/XI22/MM4_g
+ N_XI20<8>/XI14/XI22/NET066_XI20<8>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=2.5415
mXI20<8>/XI14/XI22/MM17 VDD! N_XI20<8>/NET8_XI20<8>/XI14/XI22/MM17_g
+ N_XI20<8>/XI14/XI22/RBLN_XI20<8>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=2.5415
mXI20<8>/XI14/XI22/MM18 VDD! N_XI20<8>/XI14/PRECHN_XI20<8>/XI14/XI22/MM18_g
+ N_XI20<8>/NET8_XI20<8>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=2.5685
mXI20<8>/XI14/XI21/MM15 VSS! N_XI20<8>/NET11_XI20<8>/XI14/XI21/MM15_g
+ N_XI20<8>/XI14/XI21/RBLN_XI20<8>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=2.7575
mXI20<8>/XI14/XI21/MM2 N_XI20<8>/XI14/XI21/NET066_XI20<8>/XI14/XI21/MM2_d
+ N_XI20<8>/XI14/XI21/RBLN_XI20<8>/XI14/XI21/MM2_g
+ N_XI20<8>/NET11_XI20<8>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=2.5415
mXI20<8>/XI14/XI21/MM4 VDD! N_XI20<8>/XI14/XI21/RBLN_XI20<8>/XI14/XI21/MM4_g
+ N_XI20<8>/XI14/XI21/NET066_XI20<8>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=2.5415
mXI20<8>/XI14/XI21/MM17 VDD! N_XI20<8>/NET11_XI20<8>/XI14/XI21/MM17_g
+ N_XI20<8>/XI14/XI21/RBLN_XI20<8>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=2.5415
mXI20<8>/XI14/XI21/MM18 VDD! N_XI20<8>/XI14/PRECHN_XI20<8>/XI14/XI21/MM18_g
+ N_XI20<8>/NET11_XI20<8>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=2.5685
mXI20<9>/XI14/XI20/MM3 VSS! N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI20/MM3_g
+ N_XI20<9>/NET9_XI20<9>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=2.1365
mXI20<9>/XI14/XI20/MM5 VSS! N_XI20<9>/XI14/DNN_XI20<9>/XI14/XI20/MM5_g
+ N_XI20<9>/NET9_XI20<9>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=2.1365
mXI20<9>/XI14/XI20/MM12 VSS! N_XI20<9>/XI14/D_XI20<9>/XI14/XI20/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=2.1365
mXI20<9>/XI14/XI20/MM11 VSS! N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI20/MM11_g
+ N_XI20<9>/NET10_XI20<9>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=2.1365
mXI20<9>/XI14/XI18/MM0 N_DATA_OUT<9>_XI20<9>/XI14/XI18/MM0_d
+ N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=2.1095
mXI20<9>/XI14/XI18/MM6 N_XI20<9>/XI14/XI18/LS_XI20<9>/XI14/XI18/MM6_d
+ N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=2.1365
mXI20<9>/XI14/XI18/MM8 N_XI20<9>/XI14/XI18/PD3_XI20<9>/XI14/XI18/MM8_d
+ N_XI20<9>/XI14/XI18/LS_XI20<9>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=2.1365
mXI20<9>/XI14/XI18/MM9 N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM9_d
+ N_XI20<9>/XI14/XI18/CLKB_XI20<9>/XI14/XI18/MM9_g
+ N_XI20<9>/XI14/XI18/PD3_XI20<9>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=2.1365
mXI20<9>/XI14/XI18/MM4 N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM4_d
+ N_XI20<9>/XI14/XI18/CLKN_XI20<9>/XI14/XI18/MM4_g
+ N_XI20<9>/XI14/XI18/PD1_XI20<9>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=2.1365
mXI20<9>/XI14/XI18/MM5 N_XI20<9>/XI14/XI18/PD1_XI20<9>/XI14/XI18/MM5_d
+ N_XI20<9>/NET8_XI20<9>/XI14/XI18/MM5_g
+ N_XI20<9>/XI14/XI18/PD0_XI20<9>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=2.1365
mXI20<9>/XI14/XI18/MM12 N_XI20<9>/XI14/XI18/PD0_XI20<9>/XI14/XI18/MM12_d
+ N_XI20<9>/NET11_XI20<9>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=2.1365
mXI20<9>/XI14/XI18/MM23 N_XI20<9>/XI14/XI18/CLKB_XI20<9>/XI14/XI18/MM23_d
+ N_XI20<9>/XI14/XI18/CLKN_XI20<9>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=2.1365
mXI20<9>/XI14/XI18/MM20 N_XI20<9>/XI14/XI18/CLKN_XI20<9>/XI14/XI18/MM20_d
+ N_CLK_XI20<9>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=2.1365
mXI20<9>/XI14/XI20/MM16 N_XI20<9>/XI14/PRECHN_XI20<9>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<9>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=2.1365
mXI20<9>/XI14/XI20/MM0 N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI20/MM0_d
+ N_WE_XI20<9>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=2.1365
mXI20<9>/XI14/XI20/MM6 N_XI20<9>/XI14/DNN_XI20<9>/XI14/XI20/MM6_d
+ N_XI20<9>/XI14/D_XI20<9>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=2.1365
mXI20<9>/XI14/XI20/MM14 N_XI20<9>/XI14/D_XI20<9>/XI14/XI20/MM14_d
+ N_DATA_IN<9>_XI20<9>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=2.1365
mXI20<9>/XI14/XI19/MM11 VSS! N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI19/MM11_g
+ N_XI20<9>/NET20_XI20<9>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=2.1365
mXI20<9>/XI14/XI19/MM12 VSS! N_XI20<9>/XI14/D_XI20<9>/XI14/XI19/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=2.1365
mXI20<9>/XI14/XI19/MM5 VSS! N_XI20<9>/XI14/DNN_XI20<9>/XI14/XI19/MM5_g
+ N_XI20<9>/NET12_XI20<9>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=2.1365
mXI20<9>/XI14/XI19/MM3 VSS! N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI19/MM3_g
+ N_XI20<9>/NET12_XI20<9>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=2.1365
mXI20<9>/XI14/XI20/MM2 N_XI20<9>/XI14/XI20/NET066_XI20<9>/XI14/XI20/MM2_d
+ N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI20/MM2_g
+ N_XI20<9>/NET9_XI20<9>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=2.2985
mXI20<9>/XI14/XI20/MM4 VDD! N_XI20<9>/XI14/DNN_XI20<9>/XI14/XI20/MM4_g
+ N_XI20<9>/XI14/XI20/NET066_XI20<9>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=2.2985
mXI20<9>/XI14/XI20/MM8 VDD! N_XI20<9>/XI14/D_XI20<9>/XI14/XI20/MM8_g
+ N_XI20<9>/XI14/XI20/NET065_XI20<9>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=2.2985
mXI20<9>/XI14/XI20/MM9 N_XI20<9>/XI14/XI20/NET065_XI20<9>/XI14/XI20/MM9_d
+ N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI20/MM9_g
+ N_XI20<9>/NET10_XI20<9>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=2.2985
mXI20<9>/XI14/XI18/MM2 N_DATA_OUT<9>_XI20<9>/XI14/XI18/MM2_d
+ N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=2.2985
mXI20<9>/XI14/XI18/MM7 N_XI20<9>/XI14/XI18/LS_XI20<9>/XI14/XI18/MM7_d
+ N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=2.3255
mXI20<9>/XI14/XI18/MM11 N_XI20<9>/XI14/XI18/PD2_XI20<9>/XI14/XI18/MM11_d
+ N_XI20<9>/XI14/XI18/LS_XI20<9>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=2.3255
mXI20<9>/XI14/XI18/MM10 N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM10_d
+ N_XI20<9>/XI14/XI18/CLKN_XI20<9>/XI14/XI18/MM10_g
+ N_XI20<9>/XI14/XI18/PD2_XI20<9>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=2.3255
mXI20<9>/XI14/XI18/MM1 N_XI20<9>/XI14/XI18/LH_XI20<9>/XI14/XI18/MM1_d
+ N_XI20<9>/XI14/XI18/CLKB_XI20<9>/XI14/XI18/MM1_g
+ N_XI20<9>/XI14/XI18/PU1_XI20<9>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=2.2985
mXI20<9>/XI14/XI18/MM3 N_XI20<9>/XI14/XI18/PU1_XI20<9>/XI14/XI18/MM3_d
+ N_XI20<9>/NET8_XI20<9>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=2.2985
mXI20<9>/XI14/XI18/MM13 N_XI20<9>/XI14/XI18/PU1_XI20<9>/XI14/XI18/MM13_d
+ N_XI20<9>/NET11_XI20<9>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=2.2985
mXI20<9>/XI14/XI18/MM22 N_XI20<9>/XI14/XI18/CLKB_XI20<9>/XI14/XI18/MM22_d
+ N_XI20<9>/XI14/XI18/CLKN_XI20<9>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=2.2985
mXI20<9>/XI14/XI18/MM21 N_XI20<9>/XI14/XI18/CLKN_XI20<9>/XI14/XI18/MM21_d
+ N_CLK_XI20<9>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=2.2985
mXI20<9>/XI14/XI20/MM17 N_XI20<9>/XI14/PRECHN_XI20<9>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<9>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=2.3525
mXI20<9>/XI14/XI20/MM1 N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI20/MM1_d
+ N_WE_XI20<9>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=2.3525
mXI20<9>/XI14/XI20/MM7 N_XI20<9>/XI14/DNN_XI20<9>/XI14/XI20/MM7_d
+ N_XI20<9>/XI14/D_XI20<9>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=2.3525
mXI20<9>/XI14/XI20/MM15 N_XI20<9>/XI14/D_XI20<9>/XI14/XI20/MM15_d
+ N_DATA_IN<9>_XI20<9>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=2.3525
mXI20<9>/XI14/XI19/MM9 N_XI20<9>/XI14/XI19/NET065_XI20<9>/XI14/XI19/MM9_d
+ N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI19/MM9_g
+ N_XI20<9>/NET20_XI20<9>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=2.2985
mXI20<9>/XI14/XI19/MM8 VDD! N_XI20<9>/XI14/D_XI20<9>/XI14/XI19/MM8_g
+ N_XI20<9>/XI14/XI19/NET065_XI20<9>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=2.2985
mXI20<9>/XI14/XI19/MM4 VDD! N_XI20<9>/XI14/DNN_XI20<9>/XI14/XI19/MM4_g
+ N_XI20<9>/XI14/XI19/NET066_XI20<9>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=2.2985
mXI20<9>/XI14/XI19/MM2 N_XI20<9>/XI14/XI19/NET066_XI20<9>/XI14/XI19/MM2_d
+ N_XI20<9>/XI14/WEN_XI20<9>/XI14/XI19/MM2_g
+ N_XI20<9>/NET12_XI20<9>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=2.2985
mXI20<9>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<9>/NET10_XI20<9>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=2.4335
mXI20<14>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=2.2445
mXI20<14>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=2.2985
mXI20<9>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<9>/NET10_XI20<9>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=2.4335
mXI20<14>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=2.2445
mXI20<14>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=2.2985
mXI20<9>/XI16/Xs0c<7>/MM12
+ N_XI20<9>/XI16/XS0C<7>/BITN_XI20<9>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<9>/XI16/Xs0c<7>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=2.4335
mXI20<9>/XI16/Xs0c<7>/MM10
+ N_XI20<9>/XI16/XS0C<7>/BIT_XI20<9>/XI16/Xs0c<7>/MM10_d
+ N_XI20<9>/XI16/XS0C<7>/BITN_XI20<9>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=2.2445
mXI20<9>/XI16/Xs0c<7>/MM7
+ N_XI20<9>/XI16/XS0C<7>/NET38_XI20<9>/XI16/Xs0c<7>/MM7_d
+ N_XI20<9>/XI16/XS0C<7>/BITN_XI20<9>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=2.1365
mXI20<9>/XI16/Xs0c<7>/MM9 N_XI20<9>/XI16/XS0C<7>/BITN_XI20<9>/XI16/Xs0c<7>/MM9_d
+ N_XI20<9>/XI16/XS0C<7>/BIT_XI20<9>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=2.4335
mXI20<9>/XI16/Xs0c<7>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<9>/XI16/Xs0c<7>/MM11_g
+ N_XI20<9>/XI16/XS0C<7>/BIT_XI20<9>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=2.2445
mXI20<9>/XI16/Xs0c<7>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<9>/XI16/Xs0c<7>/MM8_g
+ N_XI20<9>/XI16/XS0C<7>/NET38_XI20<9>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=2.1365
mXI20<9>/XI16/Xs0c<7>/MM1 N_XI20<9>/XI16/XS0C<7>/BIT_XI20<9>/XI16/Xs0c<7>/MM1_d
+ N_XI20<9>/XI16/XS0C<7>/BITN_XI20<9>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=2.2985
mXI20<9>/XI16/Xs0c<7>/MM0 N_XI20<9>/XI16/XS0C<7>/BITN_XI20<9>/XI16/Xs0c<7>/MM0_d
+ N_XI20<9>/XI16/XS0C<7>/BIT_XI20<9>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=2.3525
mXI20<9>/XI16/Xs0c<6>/MM12
+ N_XI20<9>/XI16/XS0C<6>/BITN_XI20<9>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<9>/XI16/Xs0c<6>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=2.4335
mXI20<9>/XI16/Xs0c<6>/MM10
+ N_XI20<9>/XI16/XS0C<6>/BIT_XI20<9>/XI16/Xs0c<6>/MM10_d
+ N_XI20<9>/XI16/XS0C<6>/BITN_XI20<9>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=2.2445
mXI20<9>/XI16/Xs0c<6>/MM7
+ N_XI20<9>/XI16/XS0C<6>/NET38_XI20<9>/XI16/Xs0c<6>/MM7_d
+ N_XI20<9>/XI16/XS0C<6>/BITN_XI20<9>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=2.1365
mXI20<9>/XI16/Xs0c<6>/MM9 N_XI20<9>/XI16/XS0C<6>/BITN_XI20<9>/XI16/Xs0c<6>/MM9_d
+ N_XI20<9>/XI16/XS0C<6>/BIT_XI20<9>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=2.4335
mXI20<9>/XI16/Xs0c<6>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<9>/XI16/Xs0c<6>/MM11_g
+ N_XI20<9>/XI16/XS0C<6>/BIT_XI20<9>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=2.2445
mXI20<9>/XI16/Xs0c<6>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<9>/XI16/Xs0c<6>/MM8_g
+ N_XI20<9>/XI16/XS0C<6>/NET38_XI20<9>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=2.1365
mXI20<9>/XI16/Xs0c<6>/MM1 N_XI20<9>/XI16/XS0C<6>/BIT_XI20<9>/XI16/Xs0c<6>/MM1_d
+ N_XI20<9>/XI16/XS0C<6>/BITN_XI20<9>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=2.2985
mXI20<9>/XI16/Xs0c<6>/MM0 N_XI20<9>/XI16/XS0C<6>/BITN_XI20<9>/XI16/Xs0c<6>/MM0_d
+ N_XI20<9>/XI16/XS0C<6>/BIT_XI20<9>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=2.3525
mXI20<9>/XI16/Xs0c<5>/MM12
+ N_XI20<9>/XI16/XS0C<5>/BITN_XI20<9>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<9>/XI16/Xs0c<5>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=2.4335
mXI20<9>/XI16/Xs0c<5>/MM10
+ N_XI20<9>/XI16/XS0C<5>/BIT_XI20<9>/XI16/Xs0c<5>/MM10_d
+ N_XI20<9>/XI16/XS0C<5>/BITN_XI20<9>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=2.2445
mXI20<9>/XI16/Xs0c<5>/MM7
+ N_XI20<9>/XI16/XS0C<5>/NET38_XI20<9>/XI16/Xs0c<5>/MM7_d
+ N_XI20<9>/XI16/XS0C<5>/BITN_XI20<9>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=2.1365
mXI20<9>/XI16/Xs0c<5>/MM9 N_XI20<9>/XI16/XS0C<5>/BITN_XI20<9>/XI16/Xs0c<5>/MM9_d
+ N_XI20<9>/XI16/XS0C<5>/BIT_XI20<9>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=2.4335
mXI20<9>/XI16/Xs0c<5>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<9>/XI16/Xs0c<5>/MM11_g
+ N_XI20<9>/XI16/XS0C<5>/BIT_XI20<9>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=2.2445
mXI20<9>/XI16/Xs0c<5>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<9>/XI16/Xs0c<5>/MM8_g
+ N_XI20<9>/XI16/XS0C<5>/NET38_XI20<9>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=2.1365
mXI20<9>/XI16/Xs0c<5>/MM1 N_XI20<9>/XI16/XS0C<5>/BIT_XI20<9>/XI16/Xs0c<5>/MM1_d
+ N_XI20<9>/XI16/XS0C<5>/BITN_XI20<9>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=2.2985
mXI20<9>/XI16/Xs0c<5>/MM0 N_XI20<9>/XI16/XS0C<5>/BITN_XI20<9>/XI16/Xs0c<5>/MM0_d
+ N_XI20<9>/XI16/XS0C<5>/BIT_XI20<9>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=2.3525
mXI20<9>/XI16/Xs0c<4>/MM12
+ N_XI20<9>/XI16/XS0C<4>/BITN_XI20<9>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<9>/XI16/Xs0c<4>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=2.4335
mXI20<9>/XI16/Xs0c<4>/MM10
+ N_XI20<9>/XI16/XS0C<4>/BIT_XI20<9>/XI16/Xs0c<4>/MM10_d
+ N_XI20<9>/XI16/XS0C<4>/BITN_XI20<9>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=2.2445
mXI20<9>/XI16/Xs0c<4>/MM7
+ N_XI20<9>/XI16/XS0C<4>/NET38_XI20<9>/XI16/Xs0c<4>/MM7_d
+ N_XI20<9>/XI16/XS0C<4>/BITN_XI20<9>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=2.1365
mXI20<9>/XI16/Xs0c<4>/MM9 N_XI20<9>/XI16/XS0C<4>/BITN_XI20<9>/XI16/Xs0c<4>/MM9_d
+ N_XI20<9>/XI16/XS0C<4>/BIT_XI20<9>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=2.4335
mXI20<9>/XI16/Xs0c<4>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<9>/XI16/Xs0c<4>/MM11_g
+ N_XI20<9>/XI16/XS0C<4>/BIT_XI20<9>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=2.2445
mXI20<9>/XI16/Xs0c<4>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<9>/XI16/Xs0c<4>/MM8_g
+ N_XI20<9>/XI16/XS0C<4>/NET38_XI20<9>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=2.1365
mXI20<9>/XI16/Xs0c<4>/MM1 N_XI20<9>/XI16/XS0C<4>/BIT_XI20<9>/XI16/Xs0c<4>/MM1_d
+ N_XI20<9>/XI16/XS0C<4>/BITN_XI20<9>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=2.2985
mXI20<9>/XI16/Xs0c<4>/MM0 N_XI20<9>/XI16/XS0C<4>/BITN_XI20<9>/XI16/Xs0c<4>/MM0_d
+ N_XI20<9>/XI16/XS0C<4>/BIT_XI20<9>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=2.3525
mXI20<9>/XI16/Xs0c<3>/MM12
+ N_XI20<9>/XI16/XS0C<3>/BITN_XI20<9>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<9>/XI16/Xs0c<3>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=2.4335
mXI20<9>/XI16/Xs0c<3>/MM10
+ N_XI20<9>/XI16/XS0C<3>/BIT_XI20<9>/XI16/Xs0c<3>/MM10_d
+ N_XI20<9>/XI16/XS0C<3>/BITN_XI20<9>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=2.2445
mXI20<9>/XI16/Xs0c<3>/MM7
+ N_XI20<9>/XI16/XS0C<3>/NET38_XI20<9>/XI16/Xs0c<3>/MM7_d
+ N_XI20<9>/XI16/XS0C<3>/BITN_XI20<9>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=2.1365
mXI20<9>/XI16/Xs0c<3>/MM9 N_XI20<9>/XI16/XS0C<3>/BITN_XI20<9>/XI16/Xs0c<3>/MM9_d
+ N_XI20<9>/XI16/XS0C<3>/BIT_XI20<9>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=2.4335
mXI20<9>/XI16/Xs0c<3>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<9>/XI16/Xs0c<3>/MM11_g
+ N_XI20<9>/XI16/XS0C<3>/BIT_XI20<9>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=2.2445
mXI20<9>/XI16/Xs0c<3>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<9>/XI16/Xs0c<3>/MM8_g
+ N_XI20<9>/XI16/XS0C<3>/NET38_XI20<9>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=2.1365
mXI20<9>/XI16/Xs0c<3>/MM1 N_XI20<9>/XI16/XS0C<3>/BIT_XI20<9>/XI16/Xs0c<3>/MM1_d
+ N_XI20<9>/XI16/XS0C<3>/BITN_XI20<9>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=2.2985
mXI20<9>/XI16/Xs0c<3>/MM0 N_XI20<9>/XI16/XS0C<3>/BITN_XI20<9>/XI16/Xs0c<3>/MM0_d
+ N_XI20<9>/XI16/XS0C<3>/BIT_XI20<9>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=2.3525
mXI20<9>/XI16/Xs0c<2>/MM12
+ N_XI20<9>/XI16/XS0C<2>/BITN_XI20<9>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<9>/XI16/Xs0c<2>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=2.4335
mXI20<9>/XI16/Xs0c<2>/MM10
+ N_XI20<9>/XI16/XS0C<2>/BIT_XI20<9>/XI16/Xs0c<2>/MM10_d
+ N_XI20<9>/XI16/XS0C<2>/BITN_XI20<9>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=2.2445
mXI20<9>/XI16/Xs0c<2>/MM7
+ N_XI20<9>/XI16/XS0C<2>/NET38_XI20<9>/XI16/Xs0c<2>/MM7_d
+ N_XI20<9>/XI16/XS0C<2>/BITN_XI20<9>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=2.1365
mXI20<9>/XI16/Xs0c<2>/MM9 N_XI20<9>/XI16/XS0C<2>/BITN_XI20<9>/XI16/Xs0c<2>/MM9_d
+ N_XI20<9>/XI16/XS0C<2>/BIT_XI20<9>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=2.4335
mXI20<9>/XI16/Xs0c<2>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<9>/XI16/Xs0c<2>/MM11_g
+ N_XI20<9>/XI16/XS0C<2>/BIT_XI20<9>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=2.2445
mXI20<9>/XI16/Xs0c<2>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<9>/XI16/Xs0c<2>/MM8_g
+ N_XI20<9>/XI16/XS0C<2>/NET38_XI20<9>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=2.1365
mXI20<9>/XI16/Xs0c<2>/MM1 N_XI20<9>/XI16/XS0C<2>/BIT_XI20<9>/XI16/Xs0c<2>/MM1_d
+ N_XI20<9>/XI16/XS0C<2>/BITN_XI20<9>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=2.2985
mXI20<9>/XI16/Xs0c<2>/MM0 N_XI20<9>/XI16/XS0C<2>/BITN_XI20<9>/XI16/Xs0c<2>/MM0_d
+ N_XI20<9>/XI16/XS0C<2>/BIT_XI20<9>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=2.3525
mXI20<9>/XI16/Xs0c<1>/MM12
+ N_XI20<9>/XI16/XS0C<1>/BITN_XI20<9>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<9>/XI16/Xs0c<1>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=2.4335
mXI20<9>/XI16/Xs0c<1>/MM10
+ N_XI20<9>/XI16/XS0C<1>/BIT_XI20<9>/XI16/Xs0c<1>/MM10_d
+ N_XI20<9>/XI16/XS0C<1>/BITN_XI20<9>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=2.2445
mXI20<9>/XI16/Xs0c<1>/MM7
+ N_XI20<9>/XI16/XS0C<1>/NET38_XI20<9>/XI16/Xs0c<1>/MM7_d
+ N_XI20<9>/XI16/XS0C<1>/BITN_XI20<9>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=2.1365
mXI20<9>/XI16/Xs0c<1>/MM9 N_XI20<9>/XI16/XS0C<1>/BITN_XI20<9>/XI16/Xs0c<1>/MM9_d
+ N_XI20<9>/XI16/XS0C<1>/BIT_XI20<9>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=2.4335
mXI20<9>/XI16/Xs0c<1>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<9>/XI16/Xs0c<1>/MM11_g
+ N_XI20<9>/XI16/XS0C<1>/BIT_XI20<9>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=2.2445
mXI20<9>/XI16/Xs0c<1>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<9>/XI16/Xs0c<1>/MM8_g
+ N_XI20<9>/XI16/XS0C<1>/NET38_XI20<9>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=2.1365
mXI20<9>/XI16/Xs0c<1>/MM1 N_XI20<9>/XI16/XS0C<1>/BIT_XI20<9>/XI16/Xs0c<1>/MM1_d
+ N_XI20<9>/XI16/XS0C<1>/BITN_XI20<9>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=2.2985
mXI20<9>/XI16/Xs0c<1>/MM0 N_XI20<9>/XI16/XS0C<1>/BITN_XI20<9>/XI16/Xs0c<1>/MM0_d
+ N_XI20<9>/XI16/XS0C<1>/BIT_XI20<9>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=2.3525
mXI20<9>/XI16/Xs0c<0>/MM12
+ N_XI20<9>/XI16/XS0C<0>/BITN_XI20<9>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<9>/XI16/Xs0c<0>/MM12_g
+ N_XI20<9>/NET10_XI20<9>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=2.4335
mXI20<9>/XI16/Xs0c<0>/MM10
+ N_XI20<9>/XI16/XS0C<0>/BIT_XI20<9>/XI16/Xs0c<0>/MM10_d
+ N_XI20<9>/XI16/XS0C<0>/BITN_XI20<9>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=2.2445
mXI20<9>/XI16/Xs0c<0>/MM7
+ N_XI20<9>/XI16/XS0C<0>/NET38_XI20<9>/XI16/Xs0c<0>/MM7_d
+ N_XI20<9>/XI16/XS0C<0>/BITN_XI20<9>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=2.1365
mXI20<9>/XI16/Xs0c<0>/MM9 N_XI20<9>/XI16/XS0C<0>/BITN_XI20<9>/XI16/Xs0c<0>/MM9_d
+ N_XI20<9>/XI16/XS0C<0>/BIT_XI20<9>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=2.4335
mXI20<9>/XI16/Xs0c<0>/MM11 N_XI20<9>/NET9_XI20<9>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<9>/XI16/Xs0c<0>/MM11_g
+ N_XI20<9>/XI16/XS0C<0>/BIT_XI20<9>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=2.2445
mXI20<9>/XI16/Xs0c<0>/MM8 N_XI20<9>/NET8_XI20<9>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<9>/XI16/Xs0c<0>/MM8_g
+ N_XI20<9>/XI16/XS0C<0>/NET38_XI20<9>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=2.1365
mXI20<9>/XI16/Xs0c<0>/MM1 N_XI20<9>/XI16/XS0C<0>/BIT_XI20<9>/XI16/Xs0c<0>/MM1_d
+ N_XI20<9>/XI16/XS0C<0>/BITN_XI20<9>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=2.2985
mXI20<9>/XI16/Xs0c<0>/MM0 N_XI20<9>/XI16/XS0C<0>/BITN_XI20<9>/XI16/Xs0c<0>/MM0_d
+ N_XI20<9>/XI16/XS0C<0>/BIT_XI20<9>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=2.3525
mXI20<9>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<9>/NET20_XI20<9>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=2.4335
mXI20<14>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=2.2445
mXI20<14>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=2.2985
mXI20<9>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<9>/NET20_XI20<9>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=2.4335
mXI20<14>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=2.2445
mXI20<14>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=2.2985
mXI20<9>/XI15/Xs0c<7>/MM12
+ N_XI20<9>/XI15/XS0C<7>/BITN_XI20<9>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<9>/XI15/Xs0c<7>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=2.4335
mXI20<9>/XI15/Xs0c<7>/MM10
+ N_XI20<9>/XI15/XS0C<7>/BIT_XI20<9>/XI15/Xs0c<7>/MM10_d
+ N_XI20<9>/XI15/XS0C<7>/BITN_XI20<9>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=2.2445
mXI20<9>/XI15/Xs0c<7>/MM7
+ N_XI20<9>/XI15/XS0C<7>/NET38_XI20<9>/XI15/Xs0c<7>/MM7_d
+ N_XI20<9>/XI15/XS0C<7>/BITN_XI20<9>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=2.1365
mXI20<9>/XI15/Xs0c<7>/MM9 N_XI20<9>/XI15/XS0C<7>/BITN_XI20<9>/XI15/Xs0c<7>/MM9_d
+ N_XI20<9>/XI15/XS0C<7>/BIT_XI20<9>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=2.4335
mXI20<9>/XI15/Xs0c<7>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<9>/XI15/Xs0c<7>/MM11_g
+ N_XI20<9>/XI15/XS0C<7>/BIT_XI20<9>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=2.2445
mXI20<9>/XI15/Xs0c<7>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<9>/XI15/Xs0c<7>/MM8_g
+ N_XI20<9>/XI15/XS0C<7>/NET38_XI20<9>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=2.1365
mXI20<9>/XI15/Xs0c<7>/MM1 N_XI20<9>/XI15/XS0C<7>/BIT_XI20<9>/XI15/Xs0c<7>/MM1_d
+ N_XI20<9>/XI15/XS0C<7>/BITN_XI20<9>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=2.2985
mXI20<9>/XI15/Xs0c<7>/MM0 N_XI20<9>/XI15/XS0C<7>/BITN_XI20<9>/XI15/Xs0c<7>/MM0_d
+ N_XI20<9>/XI15/XS0C<7>/BIT_XI20<9>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=2.3525
mXI20<9>/XI15/Xs0c<6>/MM12
+ N_XI20<9>/XI15/XS0C<6>/BITN_XI20<9>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<9>/XI15/Xs0c<6>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=2.4335
mXI20<9>/XI15/Xs0c<6>/MM10
+ N_XI20<9>/XI15/XS0C<6>/BIT_XI20<9>/XI15/Xs0c<6>/MM10_d
+ N_XI20<9>/XI15/XS0C<6>/BITN_XI20<9>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=2.2445
mXI20<9>/XI15/Xs0c<6>/MM7
+ N_XI20<9>/XI15/XS0C<6>/NET38_XI20<9>/XI15/Xs0c<6>/MM7_d
+ N_XI20<9>/XI15/XS0C<6>/BITN_XI20<9>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=2.1365
mXI20<9>/XI15/Xs0c<6>/MM9 N_XI20<9>/XI15/XS0C<6>/BITN_XI20<9>/XI15/Xs0c<6>/MM9_d
+ N_XI20<9>/XI15/XS0C<6>/BIT_XI20<9>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=2.4335
mXI20<9>/XI15/Xs0c<6>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<9>/XI15/Xs0c<6>/MM11_g
+ N_XI20<9>/XI15/XS0C<6>/BIT_XI20<9>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=2.2445
mXI20<9>/XI15/Xs0c<6>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<9>/XI15/Xs0c<6>/MM8_g
+ N_XI20<9>/XI15/XS0C<6>/NET38_XI20<9>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=2.1365
mXI20<9>/XI15/Xs0c<6>/MM1 N_XI20<9>/XI15/XS0C<6>/BIT_XI20<9>/XI15/Xs0c<6>/MM1_d
+ N_XI20<9>/XI15/XS0C<6>/BITN_XI20<9>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=2.2985
mXI20<9>/XI15/Xs0c<6>/MM0 N_XI20<9>/XI15/XS0C<6>/BITN_XI20<9>/XI15/Xs0c<6>/MM0_d
+ N_XI20<9>/XI15/XS0C<6>/BIT_XI20<9>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=2.3525
mXI20<9>/XI15/Xs0c<5>/MM12
+ N_XI20<9>/XI15/XS0C<5>/BITN_XI20<9>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<9>/XI15/Xs0c<5>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=2.4335
mXI20<9>/XI15/Xs0c<5>/MM10
+ N_XI20<9>/XI15/XS0C<5>/BIT_XI20<9>/XI15/Xs0c<5>/MM10_d
+ N_XI20<9>/XI15/XS0C<5>/BITN_XI20<9>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=2.2445
mXI20<9>/XI15/Xs0c<5>/MM7
+ N_XI20<9>/XI15/XS0C<5>/NET38_XI20<9>/XI15/Xs0c<5>/MM7_d
+ N_XI20<9>/XI15/XS0C<5>/BITN_XI20<9>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=2.1365
mXI20<9>/XI15/Xs0c<5>/MM9 N_XI20<9>/XI15/XS0C<5>/BITN_XI20<9>/XI15/Xs0c<5>/MM9_d
+ N_XI20<9>/XI15/XS0C<5>/BIT_XI20<9>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=2.4335
mXI20<9>/XI15/Xs0c<5>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<9>/XI15/Xs0c<5>/MM11_g
+ N_XI20<9>/XI15/XS0C<5>/BIT_XI20<9>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=2.2445
mXI20<9>/XI15/Xs0c<5>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<9>/XI15/Xs0c<5>/MM8_g
+ N_XI20<9>/XI15/XS0C<5>/NET38_XI20<9>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=2.1365
mXI20<9>/XI15/Xs0c<5>/MM1 N_XI20<9>/XI15/XS0C<5>/BIT_XI20<9>/XI15/Xs0c<5>/MM1_d
+ N_XI20<9>/XI15/XS0C<5>/BITN_XI20<9>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=2.2985
mXI20<9>/XI15/Xs0c<5>/MM0 N_XI20<9>/XI15/XS0C<5>/BITN_XI20<9>/XI15/Xs0c<5>/MM0_d
+ N_XI20<9>/XI15/XS0C<5>/BIT_XI20<9>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=2.3525
mXI20<9>/XI15/Xs0c<4>/MM12
+ N_XI20<9>/XI15/XS0C<4>/BITN_XI20<9>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<9>/XI15/Xs0c<4>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=2.4335
mXI20<9>/XI15/Xs0c<4>/MM10
+ N_XI20<9>/XI15/XS0C<4>/BIT_XI20<9>/XI15/Xs0c<4>/MM10_d
+ N_XI20<9>/XI15/XS0C<4>/BITN_XI20<9>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=2.2445
mXI20<9>/XI15/Xs0c<4>/MM7
+ N_XI20<9>/XI15/XS0C<4>/NET38_XI20<9>/XI15/Xs0c<4>/MM7_d
+ N_XI20<9>/XI15/XS0C<4>/BITN_XI20<9>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=2.1365
mXI20<9>/XI15/Xs0c<4>/MM9 N_XI20<9>/XI15/XS0C<4>/BITN_XI20<9>/XI15/Xs0c<4>/MM9_d
+ N_XI20<9>/XI15/XS0C<4>/BIT_XI20<9>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=2.4335
mXI20<9>/XI15/Xs0c<4>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<9>/XI15/Xs0c<4>/MM11_g
+ N_XI20<9>/XI15/XS0C<4>/BIT_XI20<9>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=2.2445
mXI20<9>/XI15/Xs0c<4>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<9>/XI15/Xs0c<4>/MM8_g
+ N_XI20<9>/XI15/XS0C<4>/NET38_XI20<9>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=2.1365
mXI20<9>/XI15/Xs0c<4>/MM1 N_XI20<9>/XI15/XS0C<4>/BIT_XI20<9>/XI15/Xs0c<4>/MM1_d
+ N_XI20<9>/XI15/XS0C<4>/BITN_XI20<9>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=2.2985
mXI20<9>/XI15/Xs0c<4>/MM0 N_XI20<9>/XI15/XS0C<4>/BITN_XI20<9>/XI15/Xs0c<4>/MM0_d
+ N_XI20<9>/XI15/XS0C<4>/BIT_XI20<9>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=2.3525
mXI20<9>/XI15/Xs0c<3>/MM12
+ N_XI20<9>/XI15/XS0C<3>/BITN_XI20<9>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<9>/XI15/Xs0c<3>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=2.4335
mXI20<9>/XI15/Xs0c<3>/MM10
+ N_XI20<9>/XI15/XS0C<3>/BIT_XI20<9>/XI15/Xs0c<3>/MM10_d
+ N_XI20<9>/XI15/XS0C<3>/BITN_XI20<9>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=2.2445
mXI20<9>/XI15/Xs0c<3>/MM7
+ N_XI20<9>/XI15/XS0C<3>/NET38_XI20<9>/XI15/Xs0c<3>/MM7_d
+ N_XI20<9>/XI15/XS0C<3>/BITN_XI20<9>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=2.1365
mXI20<9>/XI15/Xs0c<3>/MM9 N_XI20<9>/XI15/XS0C<3>/BITN_XI20<9>/XI15/Xs0c<3>/MM9_d
+ N_XI20<9>/XI15/XS0C<3>/BIT_XI20<9>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=2.4335
mXI20<9>/XI15/Xs0c<3>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<9>/XI15/Xs0c<3>/MM11_g
+ N_XI20<9>/XI15/XS0C<3>/BIT_XI20<9>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=2.2445
mXI20<9>/XI15/Xs0c<3>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<9>/XI15/Xs0c<3>/MM8_g
+ N_XI20<9>/XI15/XS0C<3>/NET38_XI20<9>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=2.1365
mXI20<9>/XI15/Xs0c<3>/MM1 N_XI20<9>/XI15/XS0C<3>/BIT_XI20<9>/XI15/Xs0c<3>/MM1_d
+ N_XI20<9>/XI15/XS0C<3>/BITN_XI20<9>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=2.2985
mXI20<9>/XI15/Xs0c<3>/MM0 N_XI20<9>/XI15/XS0C<3>/BITN_XI20<9>/XI15/Xs0c<3>/MM0_d
+ N_XI20<9>/XI15/XS0C<3>/BIT_XI20<9>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=2.3525
mXI20<9>/XI15/Xs0c<2>/MM12
+ N_XI20<9>/XI15/XS0C<2>/BITN_XI20<9>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<9>/XI15/Xs0c<2>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=2.4335
mXI20<9>/XI15/Xs0c<2>/MM10
+ N_XI20<9>/XI15/XS0C<2>/BIT_XI20<9>/XI15/Xs0c<2>/MM10_d
+ N_XI20<9>/XI15/XS0C<2>/BITN_XI20<9>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=2.2445
mXI20<9>/XI15/Xs0c<2>/MM7
+ N_XI20<9>/XI15/XS0C<2>/NET38_XI20<9>/XI15/Xs0c<2>/MM7_d
+ N_XI20<9>/XI15/XS0C<2>/BITN_XI20<9>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=2.1365
mXI20<9>/XI15/Xs0c<2>/MM9 N_XI20<9>/XI15/XS0C<2>/BITN_XI20<9>/XI15/Xs0c<2>/MM9_d
+ N_XI20<9>/XI15/XS0C<2>/BIT_XI20<9>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=2.4335
mXI20<9>/XI15/Xs0c<2>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<9>/XI15/Xs0c<2>/MM11_g
+ N_XI20<9>/XI15/XS0C<2>/BIT_XI20<9>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=2.2445
mXI20<9>/XI15/Xs0c<2>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<9>/XI15/Xs0c<2>/MM8_g
+ N_XI20<9>/XI15/XS0C<2>/NET38_XI20<9>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=2.1365
mXI20<9>/XI15/Xs0c<2>/MM1 N_XI20<9>/XI15/XS0C<2>/BIT_XI20<9>/XI15/Xs0c<2>/MM1_d
+ N_XI20<9>/XI15/XS0C<2>/BITN_XI20<9>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=2.2985
mXI20<9>/XI15/Xs0c<2>/MM0 N_XI20<9>/XI15/XS0C<2>/BITN_XI20<9>/XI15/Xs0c<2>/MM0_d
+ N_XI20<9>/XI15/XS0C<2>/BIT_XI20<9>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=2.3525
mXI20<9>/XI15/Xs0c<1>/MM12
+ N_XI20<9>/XI15/XS0C<1>/BITN_XI20<9>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<9>/XI15/Xs0c<1>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=2.4335
mXI20<9>/XI15/Xs0c<1>/MM10
+ N_XI20<9>/XI15/XS0C<1>/BIT_XI20<9>/XI15/Xs0c<1>/MM10_d
+ N_XI20<9>/XI15/XS0C<1>/BITN_XI20<9>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=2.2445
mXI20<9>/XI15/Xs0c<1>/MM7
+ N_XI20<9>/XI15/XS0C<1>/NET38_XI20<9>/XI15/Xs0c<1>/MM7_d
+ N_XI20<9>/XI15/XS0C<1>/BITN_XI20<9>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=2.1365
mXI20<9>/XI15/Xs0c<1>/MM9 N_XI20<9>/XI15/XS0C<1>/BITN_XI20<9>/XI15/Xs0c<1>/MM9_d
+ N_XI20<9>/XI15/XS0C<1>/BIT_XI20<9>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=2.4335
mXI20<9>/XI15/Xs0c<1>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<9>/XI15/Xs0c<1>/MM11_g
+ N_XI20<9>/XI15/XS0C<1>/BIT_XI20<9>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=2.2445
mXI20<9>/XI15/Xs0c<1>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<9>/XI15/Xs0c<1>/MM8_g
+ N_XI20<9>/XI15/XS0C<1>/NET38_XI20<9>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=2.1365
mXI20<9>/XI15/Xs0c<1>/MM1 N_XI20<9>/XI15/XS0C<1>/BIT_XI20<9>/XI15/Xs0c<1>/MM1_d
+ N_XI20<9>/XI15/XS0C<1>/BITN_XI20<9>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=2.2985
mXI20<9>/XI15/Xs0c<1>/MM0 N_XI20<9>/XI15/XS0C<1>/BITN_XI20<9>/XI15/Xs0c<1>/MM0_d
+ N_XI20<9>/XI15/XS0C<1>/BIT_XI20<9>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=2.3525
mXI20<9>/XI15/Xs0c<0>/MM12
+ N_XI20<9>/XI15/XS0C<0>/BITN_XI20<9>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<9>/XI15/Xs0c<0>/MM12_g
+ N_XI20<9>/NET20_XI20<9>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=2.4335
mXI20<9>/XI15/Xs0c<0>/MM10
+ N_XI20<9>/XI15/XS0C<0>/BIT_XI20<9>/XI15/Xs0c<0>/MM10_d
+ N_XI20<9>/XI15/XS0C<0>/BITN_XI20<9>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=2.2445
mXI20<9>/XI15/Xs0c<0>/MM7
+ N_XI20<9>/XI15/XS0C<0>/NET38_XI20<9>/XI15/Xs0c<0>/MM7_d
+ N_XI20<9>/XI15/XS0C<0>/BITN_XI20<9>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=2.1365
mXI20<9>/XI15/Xs0c<0>/MM9 N_XI20<9>/XI15/XS0C<0>/BITN_XI20<9>/XI15/Xs0c<0>/MM9_d
+ N_XI20<9>/XI15/XS0C<0>/BIT_XI20<9>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=2.4335
mXI20<9>/XI15/Xs0c<0>/MM11 N_XI20<9>/NET12_XI20<9>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<9>/XI15/Xs0c<0>/MM11_g
+ N_XI20<9>/XI15/XS0C<0>/BIT_XI20<9>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=2.2445
mXI20<9>/XI15/Xs0c<0>/MM8 N_XI20<9>/NET11_XI20<9>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<9>/XI15/Xs0c<0>/MM8_g
+ N_XI20<9>/XI15/XS0C<0>/NET38_XI20<9>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=2.1365
mXI20<9>/XI15/Xs0c<0>/MM1 N_XI20<9>/XI15/XS0C<0>/BIT_XI20<9>/XI15/Xs0c<0>/MM1_d
+ N_XI20<9>/XI15/XS0C<0>/BITN_XI20<9>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=2.2985
mXI20<9>/XI15/Xs0c<0>/MM0 N_XI20<9>/XI15/XS0C<0>/BITN_XI20<9>/XI15/Xs0c<0>/MM0_d
+ N_XI20<9>/XI15/XS0C<0>/BIT_XI20<9>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=2.3525
mXI20<9>/XI14/XI22/MM15 VSS! N_XI20<9>/NET8_XI20<9>/XI14/XI22/MM15_g
+ N_XI20<9>/XI14/XI22/RBLN_XI20<9>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=2.1365
mXI20<9>/XI14/XI22/MM2 N_XI20<9>/XI14/XI22/NET066_XI20<9>/XI14/XI22/MM2_d
+ N_XI20<9>/XI14/XI22/RBLN_XI20<9>/XI14/XI22/MM2_g
+ N_XI20<9>/NET8_XI20<9>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=2.3525
mXI20<9>/XI14/XI22/MM4 VDD! N_XI20<9>/XI14/XI22/RBLN_XI20<9>/XI14/XI22/MM4_g
+ N_XI20<9>/XI14/XI22/NET066_XI20<9>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=2.3525
mXI20<9>/XI14/XI22/MM17 VDD! N_XI20<9>/NET8_XI20<9>/XI14/XI22/MM17_g
+ N_XI20<9>/XI14/XI22/RBLN_XI20<9>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=2.3525
mXI20<9>/XI14/XI22/MM18 VDD! N_XI20<9>/XI14/PRECHN_XI20<9>/XI14/XI22/MM18_g
+ N_XI20<9>/NET8_XI20<9>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=2.3255
mXI20<9>/XI14/XI21/MM15 VSS! N_XI20<9>/NET11_XI20<9>/XI14/XI21/MM15_g
+ N_XI20<9>/XI14/XI21/RBLN_XI20<9>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=2.1365
mXI20<9>/XI14/XI21/MM2 N_XI20<9>/XI14/XI21/NET066_XI20<9>/XI14/XI21/MM2_d
+ N_XI20<9>/XI14/XI21/RBLN_XI20<9>/XI14/XI21/MM2_g
+ N_XI20<9>/NET11_XI20<9>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=2.3525
mXI20<9>/XI14/XI21/MM4 VDD! N_XI20<9>/XI14/XI21/RBLN_XI20<9>/XI14/XI21/MM4_g
+ N_XI20<9>/XI14/XI21/NET066_XI20<9>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=2.3525
mXI20<9>/XI14/XI21/MM17 VDD! N_XI20<9>/NET11_XI20<9>/XI14/XI21/MM17_g
+ N_XI20<9>/XI14/XI21/RBLN_XI20<9>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=2.3525
mXI20<9>/XI14/XI21/MM18 VDD! N_XI20<9>/XI14/PRECHN_XI20<9>/XI14/XI21/MM18_g
+ N_XI20<9>/NET11_XI20<9>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=2.3255
mXI20<10>/XI14/XI20/MM3 VSS! N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI20/MM3_g
+ N_XI20<10>/NET9_XI20<10>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.267 $Y=2.0015
mXI20<10>/XI14/XI20/MM5 VSS! N_XI20<10>/XI14/DNN_XI20<10>/XI14/XI20/MM5_g
+ N_XI20<10>/NET9_XI20<10>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.321 $Y=2.0015
mXI20<10>/XI14/XI20/MM12 VSS! N_XI20<10>/XI14/D_XI20<10>/XI14/XI20/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=2.0015
mXI20<10>/XI14/XI20/MM11 VSS! N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI20/MM11_g
+ N_XI20<10>/NET10_XI20<10>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=2.0015
mXI20<10>/XI14/XI18/MM0 N_DATA_OUT<10>_XI20<10>/XI14/XI18/MM0_d
+ N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=2.0285
mXI20<10>/XI14/XI18/MM6 N_XI20<10>/XI14/XI18/LS_XI20<10>/XI14/XI18/MM6_d
+ N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=2.0015
mXI20<10>/XI14/XI18/MM8 N_XI20<10>/XI14/XI18/PD3_XI20<10>/XI14/XI18/MM8_d
+ N_XI20<10>/XI14/XI18/LS_XI20<10>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=2.0015
mXI20<10>/XI14/XI18/MM9 N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM9_d
+ N_XI20<10>/XI14/XI18/CLKB_XI20<10>/XI14/XI18/MM9_g
+ N_XI20<10>/XI14/XI18/PD3_XI20<10>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=2.0015
mXI20<10>/XI14/XI18/MM4 N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM4_d
+ N_XI20<10>/XI14/XI18/CLKN_XI20<10>/XI14/XI18/MM4_g
+ N_XI20<10>/XI14/XI18/PD1_XI20<10>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=2.0015
mXI20<10>/XI14/XI18/MM5 N_XI20<10>/XI14/XI18/PD1_XI20<10>/XI14/XI18/MM5_d
+ N_XI20<10>/NET8_XI20<10>/XI14/XI18/MM5_g
+ N_XI20<10>/XI14/XI18/PD0_XI20<10>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=2.0015
mXI20<10>/XI14/XI18/MM12 N_XI20<10>/XI14/XI18/PD0_XI20<10>/XI14/XI18/MM12_d
+ N_XI20<10>/NET11_XI20<10>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=2.0015
mXI20<10>/XI14/XI18/MM23 N_XI20<10>/XI14/XI18/CLKB_XI20<10>/XI14/XI18/MM23_d
+ N_XI20<10>/XI14/XI18/CLKN_XI20<10>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=2.0015
mXI20<10>/XI14/XI18/MM20 N_XI20<10>/XI14/XI18/CLKN_XI20<10>/XI14/XI18/MM20_d
+ N_CLK_XI20<10>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=2.0015
mXI20<10>/XI14/XI20/MM16 N_XI20<10>/XI14/PRECHN_XI20<10>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<10>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=2.0015
mXI20<10>/XI14/XI20/MM0 N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI20/MM0_d
+ N_WE_XI20<10>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=2.0015
mXI20<10>/XI14/XI20/MM6 N_XI20<10>/XI14/DNN_XI20<10>/XI14/XI20/MM6_d
+ N_XI20<10>/XI14/D_XI20<10>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=2.0015
mXI20<10>/XI14/XI20/MM14 N_XI20<10>/XI14/D_XI20<10>/XI14/XI20/MM14_d
+ N_DATA_IN<10>_XI20<10>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=2.0015
mXI20<10>/XI14/XI19/MM11 VSS! N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI19/MM11_g
+ N_XI20<10>/NET20_XI20<10>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=2.0015
mXI20<10>/XI14/XI19/MM12 VSS! N_XI20<10>/XI14/D_XI20<10>/XI14/XI19/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=2.0015
mXI20<10>/XI14/XI19/MM5 VSS! N_XI20<10>/XI14/DNN_XI20<10>/XI14/XI19/MM5_g
+ N_XI20<10>/NET12_XI20<10>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.859 $Y=2.0015
mXI20<10>/XI14/XI19/MM3 VSS! N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI19/MM3_g
+ N_XI20<10>/NET12_XI20<10>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.913 $Y=2.0015
mXI20<10>/XI14/XI20/MM2 N_XI20<10>/XI14/XI20/NET066_XI20<10>/XI14/XI20/MM2_d
+ N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI20/MM2_g
+ N_XI20<10>/NET9_XI20<10>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.267 $Y=1.8395
mXI20<10>/XI14/XI20/MM4 VDD! N_XI20<10>/XI14/DNN_XI20<10>/XI14/XI20/MM4_g
+ N_XI20<10>/XI14/XI20/NET066_XI20<10>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=1.8395
mXI20<10>/XI14/XI20/MM8 VDD! N_XI20<10>/XI14/D_XI20<10>/XI14/XI20/MM8_g
+ N_XI20<10>/XI14/XI20/NET065_XI20<10>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=1.8395
mXI20<10>/XI14/XI20/MM9 N_XI20<10>/XI14/XI20/NET065_XI20<10>/XI14/XI20/MM9_d
+ N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI20/MM9_g
+ N_XI20<10>/NET10_XI20<10>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=1.8395
mXI20<10>/XI14/XI18/MM2 N_DATA_OUT<10>_XI20<10>/XI14/XI18/MM2_d
+ N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=1.8395
mXI20<10>/XI14/XI18/MM7 N_XI20<10>/XI14/XI18/LS_XI20<10>/XI14/XI18/MM7_d
+ N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=1.8125
mXI20<10>/XI14/XI18/MM11 N_XI20<10>/XI14/XI18/PD2_XI20<10>/XI14/XI18/MM11_d
+ N_XI20<10>/XI14/XI18/LS_XI20<10>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=1.8125
mXI20<10>/XI14/XI18/MM10 N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM10_d
+ N_XI20<10>/XI14/XI18/CLKN_XI20<10>/XI14/XI18/MM10_g
+ N_XI20<10>/XI14/XI18/PD2_XI20<10>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=1.8125
mXI20<10>/XI14/XI18/MM1 N_XI20<10>/XI14/XI18/LH_XI20<10>/XI14/XI18/MM1_d
+ N_XI20<10>/XI14/XI18/CLKB_XI20<10>/XI14/XI18/MM1_g
+ N_XI20<10>/XI14/XI18/PU1_XI20<10>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=1.8395
mXI20<10>/XI14/XI18/MM3 N_XI20<10>/XI14/XI18/PU1_XI20<10>/XI14/XI18/MM3_d
+ N_XI20<10>/NET8_XI20<10>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=1.8395
mXI20<10>/XI14/XI18/MM13 N_XI20<10>/XI14/XI18/PU1_XI20<10>/XI14/XI18/MM13_d
+ N_XI20<10>/NET11_XI20<10>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=1.8395
mXI20<10>/XI14/XI18/MM22 N_XI20<10>/XI14/XI18/CLKB_XI20<10>/XI14/XI18/MM22_d
+ N_XI20<10>/XI14/XI18/CLKN_XI20<10>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=1.8395
mXI20<10>/XI14/XI18/MM21 N_XI20<10>/XI14/XI18/CLKN_XI20<10>/XI14/XI18/MM21_d
+ N_CLK_XI20<10>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=1.8395
mXI20<10>/XI14/XI20/MM17 N_XI20<10>/XI14/PRECHN_XI20<10>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<10>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=1.7855
mXI20<10>/XI14/XI20/MM1 N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI20/MM1_d
+ N_WE_XI20<10>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=1.7855
mXI20<10>/XI14/XI20/MM7 N_XI20<10>/XI14/DNN_XI20<10>/XI14/XI20/MM7_d
+ N_XI20<10>/XI14/D_XI20<10>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=1.7855
mXI20<10>/XI14/XI20/MM15 N_XI20<10>/XI14/D_XI20<10>/XI14/XI20/MM15_d
+ N_DATA_IN<10>_XI20<10>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=1.7855
mXI20<10>/XI14/XI19/MM9 N_XI20<10>/XI14/XI19/NET065_XI20<10>/XI14/XI19/MM9_d
+ N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI19/MM9_g
+ N_XI20<10>/NET20_XI20<10>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=1.8395
mXI20<10>/XI14/XI19/MM8 VDD! N_XI20<10>/XI14/D_XI20<10>/XI14/XI19/MM8_g
+ N_XI20<10>/XI14/XI19/NET065_XI20<10>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=1.8395
mXI20<10>/XI14/XI19/MM4 VDD! N_XI20<10>/XI14/DNN_XI20<10>/XI14/XI19/MM4_g
+ N_XI20<10>/XI14/XI19/NET066_XI20<10>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=1.8395
mXI20<10>/XI14/XI19/MM2 N_XI20<10>/XI14/XI19/NET066_XI20<10>/XI14/XI19/MM2_d
+ N_XI20<10>/XI14/WEN_XI20<10>/XI14/XI19/MM2_g
+ N_XI20<10>/NET12_XI20<10>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=1.8395
mXI20<10>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<10>/NET10_XI20<10>/XI16/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=1.7045
mXI20<13>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=1.8935
mXI20<13>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=1.8395
mXI20<10>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<10>/NET10_XI20<10>/XI16/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=1.7045
mXI20<13>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=1.8935
mXI20<13>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=1.8395
mXI20<10>/XI16/Xs0c<7>/MM12
+ N_XI20<10>/XI16/XS0C<7>/BITN_XI20<10>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<10>/XI16/Xs0c<7>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=1.7045
mXI20<10>/XI16/Xs0c<7>/MM10
+ N_XI20<10>/XI16/XS0C<7>/BIT_XI20<10>/XI16/Xs0c<7>/MM10_d
+ N_XI20<10>/XI16/XS0C<7>/BITN_XI20<10>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=1.8935
mXI20<10>/XI16/Xs0c<7>/MM7
+ N_XI20<10>/XI16/XS0C<7>/NET38_XI20<10>/XI16/Xs0c<7>/MM7_d
+ N_XI20<10>/XI16/XS0C<7>/BITN_XI20<10>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=2.0015
mXI20<10>/XI16/Xs0c<7>/MM9
+ N_XI20<10>/XI16/XS0C<7>/BITN_XI20<10>/XI16/Xs0c<7>/MM9_d
+ N_XI20<10>/XI16/XS0C<7>/BIT_XI20<10>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.7045
mXI20<10>/XI16/Xs0c<7>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<10>/XI16/Xs0c<7>/MM11_g
+ N_XI20<10>/XI16/XS0C<7>/BIT_XI20<10>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.8935
mXI20<10>/XI16/Xs0c<7>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<10>/XI16/Xs0c<7>/MM8_g
+ N_XI20<10>/XI16/XS0C<7>/NET38_XI20<10>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=2.0015
mXI20<10>/XI16/Xs0c<7>/MM1
+ N_XI20<10>/XI16/XS0C<7>/BIT_XI20<10>/XI16/Xs0c<7>/MM1_d
+ N_XI20<10>/XI16/XS0C<7>/BITN_XI20<10>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=1.8395
mXI20<10>/XI16/Xs0c<7>/MM0
+ N_XI20<10>/XI16/XS0C<7>/BITN_XI20<10>/XI16/Xs0c<7>/MM0_d
+ N_XI20<10>/XI16/XS0C<7>/BIT_XI20<10>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=1.7855
mXI20<10>/XI16/Xs0c<6>/MM12
+ N_XI20<10>/XI16/XS0C<6>/BITN_XI20<10>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<10>/XI16/Xs0c<6>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=1.7045
mXI20<10>/XI16/Xs0c<6>/MM10
+ N_XI20<10>/XI16/XS0C<6>/BIT_XI20<10>/XI16/Xs0c<6>/MM10_d
+ N_XI20<10>/XI16/XS0C<6>/BITN_XI20<10>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=1.8935
mXI20<10>/XI16/Xs0c<6>/MM7
+ N_XI20<10>/XI16/XS0C<6>/NET38_XI20<10>/XI16/Xs0c<6>/MM7_d
+ N_XI20<10>/XI16/XS0C<6>/BITN_XI20<10>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=2.0015
mXI20<10>/XI16/Xs0c<6>/MM9
+ N_XI20<10>/XI16/XS0C<6>/BITN_XI20<10>/XI16/Xs0c<6>/MM9_d
+ N_XI20<10>/XI16/XS0C<6>/BIT_XI20<10>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.7045
mXI20<10>/XI16/Xs0c<6>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<10>/XI16/Xs0c<6>/MM11_g
+ N_XI20<10>/XI16/XS0C<6>/BIT_XI20<10>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.8935
mXI20<10>/XI16/Xs0c<6>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<10>/XI16/Xs0c<6>/MM8_g
+ N_XI20<10>/XI16/XS0C<6>/NET38_XI20<10>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=2.0015
mXI20<10>/XI16/Xs0c<6>/MM1
+ N_XI20<10>/XI16/XS0C<6>/BIT_XI20<10>/XI16/Xs0c<6>/MM1_d
+ N_XI20<10>/XI16/XS0C<6>/BITN_XI20<10>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=1.8395
mXI20<10>/XI16/Xs0c<6>/MM0
+ N_XI20<10>/XI16/XS0C<6>/BITN_XI20<10>/XI16/Xs0c<6>/MM0_d
+ N_XI20<10>/XI16/XS0C<6>/BIT_XI20<10>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=1.7855
mXI20<10>/XI16/Xs0c<5>/MM12
+ N_XI20<10>/XI16/XS0C<5>/BITN_XI20<10>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<10>/XI16/Xs0c<5>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=1.7045
mXI20<10>/XI16/Xs0c<5>/MM10
+ N_XI20<10>/XI16/XS0C<5>/BIT_XI20<10>/XI16/Xs0c<5>/MM10_d
+ N_XI20<10>/XI16/XS0C<5>/BITN_XI20<10>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=1.8935
mXI20<10>/XI16/Xs0c<5>/MM7
+ N_XI20<10>/XI16/XS0C<5>/NET38_XI20<10>/XI16/Xs0c<5>/MM7_d
+ N_XI20<10>/XI16/XS0C<5>/BITN_XI20<10>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=2.0015
mXI20<10>/XI16/Xs0c<5>/MM9
+ N_XI20<10>/XI16/XS0C<5>/BITN_XI20<10>/XI16/Xs0c<5>/MM9_d
+ N_XI20<10>/XI16/XS0C<5>/BIT_XI20<10>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.7045
mXI20<10>/XI16/Xs0c<5>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<10>/XI16/Xs0c<5>/MM11_g
+ N_XI20<10>/XI16/XS0C<5>/BIT_XI20<10>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.8935
mXI20<10>/XI16/Xs0c<5>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<10>/XI16/Xs0c<5>/MM8_g
+ N_XI20<10>/XI16/XS0C<5>/NET38_XI20<10>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=2.0015
mXI20<10>/XI16/Xs0c<5>/MM1
+ N_XI20<10>/XI16/XS0C<5>/BIT_XI20<10>/XI16/Xs0c<5>/MM1_d
+ N_XI20<10>/XI16/XS0C<5>/BITN_XI20<10>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=1.8395
mXI20<10>/XI16/Xs0c<5>/MM0
+ N_XI20<10>/XI16/XS0C<5>/BITN_XI20<10>/XI16/Xs0c<5>/MM0_d
+ N_XI20<10>/XI16/XS0C<5>/BIT_XI20<10>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=1.7855
mXI20<10>/XI16/Xs0c<4>/MM12
+ N_XI20<10>/XI16/XS0C<4>/BITN_XI20<10>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<10>/XI16/Xs0c<4>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=1.7045
mXI20<10>/XI16/Xs0c<4>/MM10
+ N_XI20<10>/XI16/XS0C<4>/BIT_XI20<10>/XI16/Xs0c<4>/MM10_d
+ N_XI20<10>/XI16/XS0C<4>/BITN_XI20<10>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=1.8935
mXI20<10>/XI16/Xs0c<4>/MM7
+ N_XI20<10>/XI16/XS0C<4>/NET38_XI20<10>/XI16/Xs0c<4>/MM7_d
+ N_XI20<10>/XI16/XS0C<4>/BITN_XI20<10>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=2.0015
mXI20<10>/XI16/Xs0c<4>/MM9
+ N_XI20<10>/XI16/XS0C<4>/BITN_XI20<10>/XI16/Xs0c<4>/MM9_d
+ N_XI20<10>/XI16/XS0C<4>/BIT_XI20<10>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.7045
mXI20<10>/XI16/Xs0c<4>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<10>/XI16/Xs0c<4>/MM11_g
+ N_XI20<10>/XI16/XS0C<4>/BIT_XI20<10>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.8935
mXI20<10>/XI16/Xs0c<4>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<10>/XI16/Xs0c<4>/MM8_g
+ N_XI20<10>/XI16/XS0C<4>/NET38_XI20<10>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=2.0015
mXI20<10>/XI16/Xs0c<4>/MM1
+ N_XI20<10>/XI16/XS0C<4>/BIT_XI20<10>/XI16/Xs0c<4>/MM1_d
+ N_XI20<10>/XI16/XS0C<4>/BITN_XI20<10>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=1.8395
mXI20<10>/XI16/Xs0c<4>/MM0
+ N_XI20<10>/XI16/XS0C<4>/BITN_XI20<10>/XI16/Xs0c<4>/MM0_d
+ N_XI20<10>/XI16/XS0C<4>/BIT_XI20<10>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=1.7855
mXI20<10>/XI16/Xs0c<3>/MM12
+ N_XI20<10>/XI16/XS0C<3>/BITN_XI20<10>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<10>/XI16/Xs0c<3>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=1.7045
mXI20<10>/XI16/Xs0c<3>/MM10
+ N_XI20<10>/XI16/XS0C<3>/BIT_XI20<10>/XI16/Xs0c<3>/MM10_d
+ N_XI20<10>/XI16/XS0C<3>/BITN_XI20<10>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=1.8935
mXI20<10>/XI16/Xs0c<3>/MM7
+ N_XI20<10>/XI16/XS0C<3>/NET38_XI20<10>/XI16/Xs0c<3>/MM7_d
+ N_XI20<10>/XI16/XS0C<3>/BITN_XI20<10>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=2.0015
mXI20<10>/XI16/Xs0c<3>/MM9
+ N_XI20<10>/XI16/XS0C<3>/BITN_XI20<10>/XI16/Xs0c<3>/MM9_d
+ N_XI20<10>/XI16/XS0C<3>/BIT_XI20<10>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.7045
mXI20<10>/XI16/Xs0c<3>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<10>/XI16/Xs0c<3>/MM11_g
+ N_XI20<10>/XI16/XS0C<3>/BIT_XI20<10>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.8935
mXI20<10>/XI16/Xs0c<3>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<10>/XI16/Xs0c<3>/MM8_g
+ N_XI20<10>/XI16/XS0C<3>/NET38_XI20<10>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=2.0015
mXI20<10>/XI16/Xs0c<3>/MM1
+ N_XI20<10>/XI16/XS0C<3>/BIT_XI20<10>/XI16/Xs0c<3>/MM1_d
+ N_XI20<10>/XI16/XS0C<3>/BITN_XI20<10>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=1.8395
mXI20<10>/XI16/Xs0c<3>/MM0
+ N_XI20<10>/XI16/XS0C<3>/BITN_XI20<10>/XI16/Xs0c<3>/MM0_d
+ N_XI20<10>/XI16/XS0C<3>/BIT_XI20<10>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=1.7855
mXI20<10>/XI16/Xs0c<2>/MM12
+ N_XI20<10>/XI16/XS0C<2>/BITN_XI20<10>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<10>/XI16/Xs0c<2>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=1.7045
mXI20<10>/XI16/Xs0c<2>/MM10
+ N_XI20<10>/XI16/XS0C<2>/BIT_XI20<10>/XI16/Xs0c<2>/MM10_d
+ N_XI20<10>/XI16/XS0C<2>/BITN_XI20<10>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=1.8935
mXI20<10>/XI16/Xs0c<2>/MM7
+ N_XI20<10>/XI16/XS0C<2>/NET38_XI20<10>/XI16/Xs0c<2>/MM7_d
+ N_XI20<10>/XI16/XS0C<2>/BITN_XI20<10>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=2.0015
mXI20<10>/XI16/Xs0c<2>/MM9
+ N_XI20<10>/XI16/XS0C<2>/BITN_XI20<10>/XI16/Xs0c<2>/MM9_d
+ N_XI20<10>/XI16/XS0C<2>/BIT_XI20<10>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.7045
mXI20<10>/XI16/Xs0c<2>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<10>/XI16/Xs0c<2>/MM11_g
+ N_XI20<10>/XI16/XS0C<2>/BIT_XI20<10>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.8935
mXI20<10>/XI16/Xs0c<2>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<10>/XI16/Xs0c<2>/MM8_g
+ N_XI20<10>/XI16/XS0C<2>/NET38_XI20<10>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=2.0015
mXI20<10>/XI16/Xs0c<2>/MM1
+ N_XI20<10>/XI16/XS0C<2>/BIT_XI20<10>/XI16/Xs0c<2>/MM1_d
+ N_XI20<10>/XI16/XS0C<2>/BITN_XI20<10>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=1.8395
mXI20<10>/XI16/Xs0c<2>/MM0
+ N_XI20<10>/XI16/XS0C<2>/BITN_XI20<10>/XI16/Xs0c<2>/MM0_d
+ N_XI20<10>/XI16/XS0C<2>/BIT_XI20<10>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=1.7855
mXI20<10>/XI16/Xs0c<1>/MM12
+ N_XI20<10>/XI16/XS0C<1>/BITN_XI20<10>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<10>/XI16/Xs0c<1>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=1.7045
mXI20<10>/XI16/Xs0c<1>/MM10
+ N_XI20<10>/XI16/XS0C<1>/BIT_XI20<10>/XI16/Xs0c<1>/MM10_d
+ N_XI20<10>/XI16/XS0C<1>/BITN_XI20<10>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=1.8935
mXI20<10>/XI16/Xs0c<1>/MM7
+ N_XI20<10>/XI16/XS0C<1>/NET38_XI20<10>/XI16/Xs0c<1>/MM7_d
+ N_XI20<10>/XI16/XS0C<1>/BITN_XI20<10>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=2.0015
mXI20<10>/XI16/Xs0c<1>/MM9
+ N_XI20<10>/XI16/XS0C<1>/BITN_XI20<10>/XI16/Xs0c<1>/MM9_d
+ N_XI20<10>/XI16/XS0C<1>/BIT_XI20<10>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.7045
mXI20<10>/XI16/Xs0c<1>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<10>/XI16/Xs0c<1>/MM11_g
+ N_XI20<10>/XI16/XS0C<1>/BIT_XI20<10>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.8935
mXI20<10>/XI16/Xs0c<1>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<10>/XI16/Xs0c<1>/MM8_g
+ N_XI20<10>/XI16/XS0C<1>/NET38_XI20<10>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=2.0015
mXI20<10>/XI16/Xs0c<1>/MM1
+ N_XI20<10>/XI16/XS0C<1>/BIT_XI20<10>/XI16/Xs0c<1>/MM1_d
+ N_XI20<10>/XI16/XS0C<1>/BITN_XI20<10>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=1.8395
mXI20<10>/XI16/Xs0c<1>/MM0
+ N_XI20<10>/XI16/XS0C<1>/BITN_XI20<10>/XI16/Xs0c<1>/MM0_d
+ N_XI20<10>/XI16/XS0C<1>/BIT_XI20<10>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=1.7855
mXI20<10>/XI16/Xs0c<0>/MM12
+ N_XI20<10>/XI16/XS0C<0>/BITN_XI20<10>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<10>/XI16/Xs0c<0>/MM12_g
+ N_XI20<10>/NET10_XI20<10>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=1.7045
mXI20<10>/XI16/Xs0c<0>/MM10
+ N_XI20<10>/XI16/XS0C<0>/BIT_XI20<10>/XI16/Xs0c<0>/MM10_d
+ N_XI20<10>/XI16/XS0C<0>/BITN_XI20<10>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=1.8935
mXI20<10>/XI16/Xs0c<0>/MM7
+ N_XI20<10>/XI16/XS0C<0>/NET38_XI20<10>/XI16/Xs0c<0>/MM7_d
+ N_XI20<10>/XI16/XS0C<0>/BITN_XI20<10>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=2.0015
mXI20<10>/XI16/Xs0c<0>/MM9
+ N_XI20<10>/XI16/XS0C<0>/BITN_XI20<10>/XI16/Xs0c<0>/MM9_d
+ N_XI20<10>/XI16/XS0C<0>/BIT_XI20<10>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.7045
mXI20<10>/XI16/Xs0c<0>/MM11 N_XI20<10>/NET9_XI20<10>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<10>/XI16/Xs0c<0>/MM11_g
+ N_XI20<10>/XI16/XS0C<0>/BIT_XI20<10>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.8935
mXI20<10>/XI16/Xs0c<0>/MM8 N_XI20<10>/NET8_XI20<10>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<10>/XI16/Xs0c<0>/MM8_g
+ N_XI20<10>/XI16/XS0C<0>/NET38_XI20<10>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=2.0015
mXI20<10>/XI16/Xs0c<0>/MM1
+ N_XI20<10>/XI16/XS0C<0>/BIT_XI20<10>/XI16/Xs0c<0>/MM1_d
+ N_XI20<10>/XI16/XS0C<0>/BITN_XI20<10>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=1.8395
mXI20<10>/XI16/Xs0c<0>/MM0
+ N_XI20<10>/XI16/XS0C<0>/BITN_XI20<10>/XI16/Xs0c<0>/MM0_d
+ N_XI20<10>/XI16/XS0C<0>/BIT_XI20<10>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=1.7855
mXI20<10>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<10>/NET20_XI20<10>/XI15/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=1.7045
mXI20<13>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=1.8935
mXI20<13>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=1.8395
mXI20<10>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<10>/NET20_XI20<10>/XI15/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=1.7045
mXI20<13>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=1.8935
mXI20<13>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=1.8395
mXI20<10>/XI15/Xs0c<7>/MM12
+ N_XI20<10>/XI15/XS0C<7>/BITN_XI20<10>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<10>/XI15/Xs0c<7>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=1.7045
mXI20<10>/XI15/Xs0c<7>/MM10
+ N_XI20<10>/XI15/XS0C<7>/BIT_XI20<10>/XI15/Xs0c<7>/MM10_d
+ N_XI20<10>/XI15/XS0C<7>/BITN_XI20<10>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=1.8935
mXI20<10>/XI15/Xs0c<7>/MM7
+ N_XI20<10>/XI15/XS0C<7>/NET38_XI20<10>/XI15/Xs0c<7>/MM7_d
+ N_XI20<10>/XI15/XS0C<7>/BITN_XI20<10>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=2.0015
mXI20<10>/XI15/Xs0c<7>/MM9
+ N_XI20<10>/XI15/XS0C<7>/BITN_XI20<10>/XI15/Xs0c<7>/MM9_d
+ N_XI20<10>/XI15/XS0C<7>/BIT_XI20<10>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.7045
mXI20<10>/XI15/Xs0c<7>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<10>/XI15/Xs0c<7>/MM11_g
+ N_XI20<10>/XI15/XS0C<7>/BIT_XI20<10>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.8935
mXI20<10>/XI15/Xs0c<7>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<10>/XI15/Xs0c<7>/MM8_g
+ N_XI20<10>/XI15/XS0C<7>/NET38_XI20<10>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=2.0015
mXI20<10>/XI15/Xs0c<7>/MM1
+ N_XI20<10>/XI15/XS0C<7>/BIT_XI20<10>/XI15/Xs0c<7>/MM1_d
+ N_XI20<10>/XI15/XS0C<7>/BITN_XI20<10>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=1.8395
mXI20<10>/XI15/Xs0c<7>/MM0
+ N_XI20<10>/XI15/XS0C<7>/BITN_XI20<10>/XI15/Xs0c<7>/MM0_d
+ N_XI20<10>/XI15/XS0C<7>/BIT_XI20<10>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=1.7855
mXI20<10>/XI15/Xs0c<6>/MM12
+ N_XI20<10>/XI15/XS0C<6>/BITN_XI20<10>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<10>/XI15/Xs0c<6>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=1.7045
mXI20<10>/XI15/Xs0c<6>/MM10
+ N_XI20<10>/XI15/XS0C<6>/BIT_XI20<10>/XI15/Xs0c<6>/MM10_d
+ N_XI20<10>/XI15/XS0C<6>/BITN_XI20<10>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=1.8935
mXI20<10>/XI15/Xs0c<6>/MM7
+ N_XI20<10>/XI15/XS0C<6>/NET38_XI20<10>/XI15/Xs0c<6>/MM7_d
+ N_XI20<10>/XI15/XS0C<6>/BITN_XI20<10>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=2.0015
mXI20<10>/XI15/Xs0c<6>/MM9
+ N_XI20<10>/XI15/XS0C<6>/BITN_XI20<10>/XI15/Xs0c<6>/MM9_d
+ N_XI20<10>/XI15/XS0C<6>/BIT_XI20<10>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.7045
mXI20<10>/XI15/Xs0c<6>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<10>/XI15/Xs0c<6>/MM11_g
+ N_XI20<10>/XI15/XS0C<6>/BIT_XI20<10>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.8935
mXI20<10>/XI15/Xs0c<6>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<10>/XI15/Xs0c<6>/MM8_g
+ N_XI20<10>/XI15/XS0C<6>/NET38_XI20<10>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=2.0015
mXI20<10>/XI15/Xs0c<6>/MM1
+ N_XI20<10>/XI15/XS0C<6>/BIT_XI20<10>/XI15/Xs0c<6>/MM1_d
+ N_XI20<10>/XI15/XS0C<6>/BITN_XI20<10>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=1.8395
mXI20<10>/XI15/Xs0c<6>/MM0
+ N_XI20<10>/XI15/XS0C<6>/BITN_XI20<10>/XI15/Xs0c<6>/MM0_d
+ N_XI20<10>/XI15/XS0C<6>/BIT_XI20<10>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=1.7855
mXI20<10>/XI15/Xs0c<5>/MM12
+ N_XI20<10>/XI15/XS0C<5>/BITN_XI20<10>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<10>/XI15/Xs0c<5>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=1.7045
mXI20<10>/XI15/Xs0c<5>/MM10
+ N_XI20<10>/XI15/XS0C<5>/BIT_XI20<10>/XI15/Xs0c<5>/MM10_d
+ N_XI20<10>/XI15/XS0C<5>/BITN_XI20<10>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=1.8935
mXI20<10>/XI15/Xs0c<5>/MM7
+ N_XI20<10>/XI15/XS0C<5>/NET38_XI20<10>/XI15/Xs0c<5>/MM7_d
+ N_XI20<10>/XI15/XS0C<5>/BITN_XI20<10>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=2.0015
mXI20<10>/XI15/Xs0c<5>/MM9
+ N_XI20<10>/XI15/XS0C<5>/BITN_XI20<10>/XI15/Xs0c<5>/MM9_d
+ N_XI20<10>/XI15/XS0C<5>/BIT_XI20<10>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.7045
mXI20<10>/XI15/Xs0c<5>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<10>/XI15/Xs0c<5>/MM11_g
+ N_XI20<10>/XI15/XS0C<5>/BIT_XI20<10>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.8935
mXI20<10>/XI15/Xs0c<5>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<10>/XI15/Xs0c<5>/MM8_g
+ N_XI20<10>/XI15/XS0C<5>/NET38_XI20<10>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=2.0015
mXI20<10>/XI15/Xs0c<5>/MM1
+ N_XI20<10>/XI15/XS0C<5>/BIT_XI20<10>/XI15/Xs0c<5>/MM1_d
+ N_XI20<10>/XI15/XS0C<5>/BITN_XI20<10>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=1.8395
mXI20<10>/XI15/Xs0c<5>/MM0
+ N_XI20<10>/XI15/XS0C<5>/BITN_XI20<10>/XI15/Xs0c<5>/MM0_d
+ N_XI20<10>/XI15/XS0C<5>/BIT_XI20<10>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=1.7855
mXI20<10>/XI15/Xs0c<4>/MM12
+ N_XI20<10>/XI15/XS0C<4>/BITN_XI20<10>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<10>/XI15/Xs0c<4>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=1.7045
mXI20<10>/XI15/Xs0c<4>/MM10
+ N_XI20<10>/XI15/XS0C<4>/BIT_XI20<10>/XI15/Xs0c<4>/MM10_d
+ N_XI20<10>/XI15/XS0C<4>/BITN_XI20<10>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=1.8935
mXI20<10>/XI15/Xs0c<4>/MM7
+ N_XI20<10>/XI15/XS0C<4>/NET38_XI20<10>/XI15/Xs0c<4>/MM7_d
+ N_XI20<10>/XI15/XS0C<4>/BITN_XI20<10>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=2.0015
mXI20<10>/XI15/Xs0c<4>/MM9
+ N_XI20<10>/XI15/XS0C<4>/BITN_XI20<10>/XI15/Xs0c<4>/MM9_d
+ N_XI20<10>/XI15/XS0C<4>/BIT_XI20<10>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.7045
mXI20<10>/XI15/Xs0c<4>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<10>/XI15/Xs0c<4>/MM11_g
+ N_XI20<10>/XI15/XS0C<4>/BIT_XI20<10>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.8935
mXI20<10>/XI15/Xs0c<4>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<10>/XI15/Xs0c<4>/MM8_g
+ N_XI20<10>/XI15/XS0C<4>/NET38_XI20<10>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=2.0015
mXI20<10>/XI15/Xs0c<4>/MM1
+ N_XI20<10>/XI15/XS0C<4>/BIT_XI20<10>/XI15/Xs0c<4>/MM1_d
+ N_XI20<10>/XI15/XS0C<4>/BITN_XI20<10>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=1.8395
mXI20<10>/XI15/Xs0c<4>/MM0
+ N_XI20<10>/XI15/XS0C<4>/BITN_XI20<10>/XI15/Xs0c<4>/MM0_d
+ N_XI20<10>/XI15/XS0C<4>/BIT_XI20<10>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=1.7855
mXI20<10>/XI15/Xs0c<3>/MM12
+ N_XI20<10>/XI15/XS0C<3>/BITN_XI20<10>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<10>/XI15/Xs0c<3>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=1.7045
mXI20<10>/XI15/Xs0c<3>/MM10
+ N_XI20<10>/XI15/XS0C<3>/BIT_XI20<10>/XI15/Xs0c<3>/MM10_d
+ N_XI20<10>/XI15/XS0C<3>/BITN_XI20<10>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=1.8935
mXI20<10>/XI15/Xs0c<3>/MM7
+ N_XI20<10>/XI15/XS0C<3>/NET38_XI20<10>/XI15/Xs0c<3>/MM7_d
+ N_XI20<10>/XI15/XS0C<3>/BITN_XI20<10>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=2.0015
mXI20<10>/XI15/Xs0c<3>/MM9
+ N_XI20<10>/XI15/XS0C<3>/BITN_XI20<10>/XI15/Xs0c<3>/MM9_d
+ N_XI20<10>/XI15/XS0C<3>/BIT_XI20<10>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.7045
mXI20<10>/XI15/Xs0c<3>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<10>/XI15/Xs0c<3>/MM11_g
+ N_XI20<10>/XI15/XS0C<3>/BIT_XI20<10>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.8935
mXI20<10>/XI15/Xs0c<3>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<10>/XI15/Xs0c<3>/MM8_g
+ N_XI20<10>/XI15/XS0C<3>/NET38_XI20<10>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=2.0015
mXI20<10>/XI15/Xs0c<3>/MM1
+ N_XI20<10>/XI15/XS0C<3>/BIT_XI20<10>/XI15/Xs0c<3>/MM1_d
+ N_XI20<10>/XI15/XS0C<3>/BITN_XI20<10>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=1.8395
mXI20<10>/XI15/Xs0c<3>/MM0
+ N_XI20<10>/XI15/XS0C<3>/BITN_XI20<10>/XI15/Xs0c<3>/MM0_d
+ N_XI20<10>/XI15/XS0C<3>/BIT_XI20<10>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=1.7855
mXI20<10>/XI15/Xs0c<2>/MM12
+ N_XI20<10>/XI15/XS0C<2>/BITN_XI20<10>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<10>/XI15/Xs0c<2>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=1.7045
mXI20<10>/XI15/Xs0c<2>/MM10
+ N_XI20<10>/XI15/XS0C<2>/BIT_XI20<10>/XI15/Xs0c<2>/MM10_d
+ N_XI20<10>/XI15/XS0C<2>/BITN_XI20<10>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=1.8935
mXI20<10>/XI15/Xs0c<2>/MM7
+ N_XI20<10>/XI15/XS0C<2>/NET38_XI20<10>/XI15/Xs0c<2>/MM7_d
+ N_XI20<10>/XI15/XS0C<2>/BITN_XI20<10>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=2.0015
mXI20<10>/XI15/Xs0c<2>/MM9
+ N_XI20<10>/XI15/XS0C<2>/BITN_XI20<10>/XI15/Xs0c<2>/MM9_d
+ N_XI20<10>/XI15/XS0C<2>/BIT_XI20<10>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.7045
mXI20<10>/XI15/Xs0c<2>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<10>/XI15/Xs0c<2>/MM11_g
+ N_XI20<10>/XI15/XS0C<2>/BIT_XI20<10>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.8935
mXI20<10>/XI15/Xs0c<2>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<10>/XI15/Xs0c<2>/MM8_g
+ N_XI20<10>/XI15/XS0C<2>/NET38_XI20<10>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=2.0015
mXI20<10>/XI15/Xs0c<2>/MM1
+ N_XI20<10>/XI15/XS0C<2>/BIT_XI20<10>/XI15/Xs0c<2>/MM1_d
+ N_XI20<10>/XI15/XS0C<2>/BITN_XI20<10>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=1.8395
mXI20<10>/XI15/Xs0c<2>/MM0
+ N_XI20<10>/XI15/XS0C<2>/BITN_XI20<10>/XI15/Xs0c<2>/MM0_d
+ N_XI20<10>/XI15/XS0C<2>/BIT_XI20<10>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=1.7855
mXI20<10>/XI15/Xs0c<1>/MM12
+ N_XI20<10>/XI15/XS0C<1>/BITN_XI20<10>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<10>/XI15/Xs0c<1>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=1.7045
mXI20<10>/XI15/Xs0c<1>/MM10
+ N_XI20<10>/XI15/XS0C<1>/BIT_XI20<10>/XI15/Xs0c<1>/MM10_d
+ N_XI20<10>/XI15/XS0C<1>/BITN_XI20<10>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=1.8935
mXI20<10>/XI15/Xs0c<1>/MM7
+ N_XI20<10>/XI15/XS0C<1>/NET38_XI20<10>/XI15/Xs0c<1>/MM7_d
+ N_XI20<10>/XI15/XS0C<1>/BITN_XI20<10>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=2.0015
mXI20<10>/XI15/Xs0c<1>/MM9
+ N_XI20<10>/XI15/XS0C<1>/BITN_XI20<10>/XI15/Xs0c<1>/MM9_d
+ N_XI20<10>/XI15/XS0C<1>/BIT_XI20<10>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.7045
mXI20<10>/XI15/Xs0c<1>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<10>/XI15/Xs0c<1>/MM11_g
+ N_XI20<10>/XI15/XS0C<1>/BIT_XI20<10>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.8935
mXI20<10>/XI15/Xs0c<1>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<10>/XI15/Xs0c<1>/MM8_g
+ N_XI20<10>/XI15/XS0C<1>/NET38_XI20<10>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=2.0015
mXI20<10>/XI15/Xs0c<1>/MM1
+ N_XI20<10>/XI15/XS0C<1>/BIT_XI20<10>/XI15/Xs0c<1>/MM1_d
+ N_XI20<10>/XI15/XS0C<1>/BITN_XI20<10>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=1.8395
mXI20<10>/XI15/Xs0c<1>/MM0
+ N_XI20<10>/XI15/XS0C<1>/BITN_XI20<10>/XI15/Xs0c<1>/MM0_d
+ N_XI20<10>/XI15/XS0C<1>/BIT_XI20<10>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=1.7855
mXI20<10>/XI15/Xs0c<0>/MM12
+ N_XI20<10>/XI15/XS0C<0>/BITN_XI20<10>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<10>/XI15/Xs0c<0>/MM12_g
+ N_XI20<10>/NET20_XI20<10>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=1.7045
mXI20<10>/XI15/Xs0c<0>/MM10
+ N_XI20<10>/XI15/XS0C<0>/BIT_XI20<10>/XI15/Xs0c<0>/MM10_d
+ N_XI20<10>/XI15/XS0C<0>/BITN_XI20<10>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=1.8935
mXI20<10>/XI15/Xs0c<0>/MM7
+ N_XI20<10>/XI15/XS0C<0>/NET38_XI20<10>/XI15/Xs0c<0>/MM7_d
+ N_XI20<10>/XI15/XS0C<0>/BITN_XI20<10>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=2.0015
mXI20<10>/XI15/Xs0c<0>/MM9
+ N_XI20<10>/XI15/XS0C<0>/BITN_XI20<10>/XI15/Xs0c<0>/MM9_d
+ N_XI20<10>/XI15/XS0C<0>/BIT_XI20<10>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.7045
mXI20<10>/XI15/Xs0c<0>/MM11 N_XI20<10>/NET12_XI20<10>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<10>/XI15/Xs0c<0>/MM11_g
+ N_XI20<10>/XI15/XS0C<0>/BIT_XI20<10>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.8935
mXI20<10>/XI15/Xs0c<0>/MM8 N_XI20<10>/NET11_XI20<10>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<10>/XI15/Xs0c<0>/MM8_g
+ N_XI20<10>/XI15/XS0C<0>/NET38_XI20<10>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=2.0015
mXI20<10>/XI15/Xs0c<0>/MM1
+ N_XI20<10>/XI15/XS0C<0>/BIT_XI20<10>/XI15/Xs0c<0>/MM1_d
+ N_XI20<10>/XI15/XS0C<0>/BITN_XI20<10>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=1.8395
mXI20<10>/XI15/Xs0c<0>/MM0
+ N_XI20<10>/XI15/XS0C<0>/BITN_XI20<10>/XI15/Xs0c<0>/MM0_d
+ N_XI20<10>/XI15/XS0C<0>/BIT_XI20<10>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=1.7855
mXI20<10>/XI14/XI22/MM15 VSS! N_XI20<10>/NET8_XI20<10>/XI14/XI22/MM15_g
+ N_XI20<10>/XI14/XI22/RBLN_XI20<10>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=2.0015
mXI20<10>/XI14/XI22/MM2 N_XI20<10>/XI14/XI22/NET066_XI20<10>/XI14/XI22/MM2_d
+ N_XI20<10>/XI14/XI22/RBLN_XI20<10>/XI14/XI22/MM2_g
+ N_XI20<10>/NET8_XI20<10>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=12.591 $Y=1.7855
mXI20<10>/XI14/XI22/MM4 VDD! N_XI20<10>/XI14/XI22/RBLN_XI20<10>/XI14/XI22/MM4_g
+ N_XI20<10>/XI14/XI22/NET066_XI20<10>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=1.7855
mXI20<10>/XI14/XI22/MM17 VDD! N_XI20<10>/NET8_XI20<10>/XI14/XI22/MM17_g
+ N_XI20<10>/XI14/XI22/RBLN_XI20<10>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=1.7855
mXI20<10>/XI14/XI22/MM18 VDD! N_XI20<10>/XI14/PRECHN_XI20<10>/XI14/XI22/MM18_g
+ N_XI20<10>/NET8_XI20<10>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.861 $Y=1.8125
mXI20<10>/XI14/XI21/MM15 VSS! N_XI20<10>/NET11_XI20<10>/XI14/XI21/MM15_g
+ N_XI20<10>/XI14/XI21/RBLN_XI20<10>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=2.0015
mXI20<10>/XI14/XI21/MM2 N_XI20<10>/XI14/XI21/NET066_XI20<10>/XI14/XI21/MM2_d
+ N_XI20<10>/XI14/XI21/RBLN_XI20<10>/XI14/XI21/MM2_g
+ N_XI20<10>/NET11_XI20<10>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.177 $Y=1.7855
mXI20<10>/XI14/XI21/MM4 VDD! N_XI20<10>/XI14/XI21/RBLN_XI20<10>/XI14/XI21/MM4_g
+ N_XI20<10>/XI14/XI21/NET066_XI20<10>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=1.7855
mXI20<10>/XI14/XI21/MM17 VDD! N_XI20<10>/NET11_XI20<10>/XI14/XI21/MM17_g
+ N_XI20<10>/XI14/XI21/RBLN_XI20<10>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=1.7855
mXI20<10>/XI14/XI21/MM18 VDD! N_XI20<10>/XI14/PRECHN_XI20<10>/XI14/XI21/MM18_g
+ N_XI20<10>/NET11_XI20<10>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=1.8125
mXI20<11>/XI14/XI20/MM3 VSS! N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI20/MM3_g
+ N_XI20<11>/NET9_XI20<11>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.267 $Y=1.3805
mXI20<11>/XI14/XI20/MM5 VSS! N_XI20<11>/XI14/DNN_XI20<11>/XI14/XI20/MM5_g
+ N_XI20<11>/NET9_XI20<11>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.321 $Y=1.3805
mXI20<11>/XI14/XI20/MM12 VSS! N_XI20<11>/XI14/D_XI20<11>/XI14/XI20/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=1.3805
mXI20<11>/XI14/XI20/MM11 VSS! N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI20/MM11_g
+ N_XI20<11>/NET10_XI20<11>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=1.3805
mXI20<11>/XI14/XI18/MM0 N_DATA_OUT<11>_XI20<11>/XI14/XI18/MM0_d
+ N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=1.3535
mXI20<11>/XI14/XI18/MM6 N_XI20<11>/XI14/XI18/LS_XI20<11>/XI14/XI18/MM6_d
+ N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=1.3805
mXI20<11>/XI14/XI18/MM8 N_XI20<11>/XI14/XI18/PD3_XI20<11>/XI14/XI18/MM8_d
+ N_XI20<11>/XI14/XI18/LS_XI20<11>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=1.3805
mXI20<11>/XI14/XI18/MM9 N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM9_d
+ N_XI20<11>/XI14/XI18/CLKB_XI20<11>/XI14/XI18/MM9_g
+ N_XI20<11>/XI14/XI18/PD3_XI20<11>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=1.3805
mXI20<11>/XI14/XI18/MM4 N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM4_d
+ N_XI20<11>/XI14/XI18/CLKN_XI20<11>/XI14/XI18/MM4_g
+ N_XI20<11>/XI14/XI18/PD1_XI20<11>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=1.3805
mXI20<11>/XI14/XI18/MM5 N_XI20<11>/XI14/XI18/PD1_XI20<11>/XI14/XI18/MM5_d
+ N_XI20<11>/NET8_XI20<11>/XI14/XI18/MM5_g
+ N_XI20<11>/XI14/XI18/PD0_XI20<11>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=1.3805
mXI20<11>/XI14/XI18/MM12 N_XI20<11>/XI14/XI18/PD0_XI20<11>/XI14/XI18/MM12_d
+ N_XI20<11>/NET11_XI20<11>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=1.3805
mXI20<11>/XI14/XI18/MM23 N_XI20<11>/XI14/XI18/CLKB_XI20<11>/XI14/XI18/MM23_d
+ N_XI20<11>/XI14/XI18/CLKN_XI20<11>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=1.3805
mXI20<11>/XI14/XI18/MM20 N_XI20<11>/XI14/XI18/CLKN_XI20<11>/XI14/XI18/MM20_d
+ N_CLK_XI20<11>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=1.3805
mXI20<11>/XI14/XI20/MM16 N_XI20<11>/XI14/PRECHN_XI20<11>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<11>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=1.3805
mXI20<11>/XI14/XI20/MM0 N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI20/MM0_d
+ N_WE_XI20<11>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=1.3805
mXI20<11>/XI14/XI20/MM6 N_XI20<11>/XI14/DNN_XI20<11>/XI14/XI20/MM6_d
+ N_XI20<11>/XI14/D_XI20<11>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=1.3805
mXI20<11>/XI14/XI20/MM14 N_XI20<11>/XI14/D_XI20<11>/XI14/XI20/MM14_d
+ N_DATA_IN<11>_XI20<11>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=1.3805
mXI20<11>/XI14/XI19/MM11 VSS! N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI19/MM11_g
+ N_XI20<11>/NET20_XI20<11>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=1.3805
mXI20<11>/XI14/XI19/MM12 VSS! N_XI20<11>/XI14/D_XI20<11>/XI14/XI19/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=1.3805
mXI20<11>/XI14/XI19/MM5 VSS! N_XI20<11>/XI14/DNN_XI20<11>/XI14/XI19/MM5_g
+ N_XI20<11>/NET12_XI20<11>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.859 $Y=1.3805
mXI20<11>/XI14/XI19/MM3 VSS! N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI19/MM3_g
+ N_XI20<11>/NET12_XI20<11>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.913 $Y=1.3805
mXI20<11>/XI14/XI20/MM2 N_XI20<11>/XI14/XI20/NET066_XI20<11>/XI14/XI20/MM2_d
+ N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI20/MM2_g
+ N_XI20<11>/NET9_XI20<11>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.267 $Y=1.5425
mXI20<11>/XI14/XI20/MM4 VDD! N_XI20<11>/XI14/DNN_XI20<11>/XI14/XI20/MM4_g
+ N_XI20<11>/XI14/XI20/NET066_XI20<11>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=1.5425
mXI20<11>/XI14/XI20/MM8 VDD! N_XI20<11>/XI14/D_XI20<11>/XI14/XI20/MM8_g
+ N_XI20<11>/XI14/XI20/NET065_XI20<11>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=1.5425
mXI20<11>/XI14/XI20/MM9 N_XI20<11>/XI14/XI20/NET065_XI20<11>/XI14/XI20/MM9_d
+ N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI20/MM9_g
+ N_XI20<11>/NET10_XI20<11>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=1.5425
mXI20<11>/XI14/XI18/MM2 N_DATA_OUT<11>_XI20<11>/XI14/XI18/MM2_d
+ N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=1.5425
mXI20<11>/XI14/XI18/MM7 N_XI20<11>/XI14/XI18/LS_XI20<11>/XI14/XI18/MM7_d
+ N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=1.5695
mXI20<11>/XI14/XI18/MM11 N_XI20<11>/XI14/XI18/PD2_XI20<11>/XI14/XI18/MM11_d
+ N_XI20<11>/XI14/XI18/LS_XI20<11>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=1.5695
mXI20<11>/XI14/XI18/MM10 N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM10_d
+ N_XI20<11>/XI14/XI18/CLKN_XI20<11>/XI14/XI18/MM10_g
+ N_XI20<11>/XI14/XI18/PD2_XI20<11>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=1.5695
mXI20<11>/XI14/XI18/MM1 N_XI20<11>/XI14/XI18/LH_XI20<11>/XI14/XI18/MM1_d
+ N_XI20<11>/XI14/XI18/CLKB_XI20<11>/XI14/XI18/MM1_g
+ N_XI20<11>/XI14/XI18/PU1_XI20<11>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=1.5425
mXI20<11>/XI14/XI18/MM3 N_XI20<11>/XI14/XI18/PU1_XI20<11>/XI14/XI18/MM3_d
+ N_XI20<11>/NET8_XI20<11>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=1.5425
mXI20<11>/XI14/XI18/MM13 N_XI20<11>/XI14/XI18/PU1_XI20<11>/XI14/XI18/MM13_d
+ N_XI20<11>/NET11_XI20<11>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=1.5425
mXI20<11>/XI14/XI18/MM22 N_XI20<11>/XI14/XI18/CLKB_XI20<11>/XI14/XI18/MM22_d
+ N_XI20<11>/XI14/XI18/CLKN_XI20<11>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=1.5425
mXI20<11>/XI14/XI18/MM21 N_XI20<11>/XI14/XI18/CLKN_XI20<11>/XI14/XI18/MM21_d
+ N_CLK_XI20<11>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=1.5425
mXI20<11>/XI14/XI20/MM17 N_XI20<11>/XI14/PRECHN_XI20<11>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<11>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=1.5965
mXI20<11>/XI14/XI20/MM1 N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI20/MM1_d
+ N_WE_XI20<11>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=1.5965
mXI20<11>/XI14/XI20/MM7 N_XI20<11>/XI14/DNN_XI20<11>/XI14/XI20/MM7_d
+ N_XI20<11>/XI14/D_XI20<11>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=1.5965
mXI20<11>/XI14/XI20/MM15 N_XI20<11>/XI14/D_XI20<11>/XI14/XI20/MM15_d
+ N_DATA_IN<11>_XI20<11>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=1.5965
mXI20<11>/XI14/XI19/MM9 N_XI20<11>/XI14/XI19/NET065_XI20<11>/XI14/XI19/MM9_d
+ N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI19/MM9_g
+ N_XI20<11>/NET20_XI20<11>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=1.5425
mXI20<11>/XI14/XI19/MM8 VDD! N_XI20<11>/XI14/D_XI20<11>/XI14/XI19/MM8_g
+ N_XI20<11>/XI14/XI19/NET065_XI20<11>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=1.5425
mXI20<11>/XI14/XI19/MM4 VDD! N_XI20<11>/XI14/DNN_XI20<11>/XI14/XI19/MM4_g
+ N_XI20<11>/XI14/XI19/NET066_XI20<11>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=1.5425
mXI20<11>/XI14/XI19/MM2 N_XI20<11>/XI14/XI19/NET066_XI20<11>/XI14/XI19/MM2_d
+ N_XI20<11>/XI14/WEN_XI20<11>/XI14/XI19/MM2_g
+ N_XI20<11>/NET12_XI20<11>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=1.5425
mXI20<11>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<11>/NET10_XI20<11>/XI16/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=1.6775
mXI20<12>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=1.4885
mXI20<12>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=1.5425
mXI20<11>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<11>/NET10_XI20<11>/XI16/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=1.6775
mXI20<12>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=1.4885
mXI20<12>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=1.5425
mXI20<11>/XI16/Xs0c<7>/MM12
+ N_XI20<11>/XI16/XS0C<7>/BITN_XI20<11>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<11>/XI16/Xs0c<7>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=1.6775
mXI20<11>/XI16/Xs0c<7>/MM10
+ N_XI20<11>/XI16/XS0C<7>/BIT_XI20<11>/XI16/Xs0c<7>/MM10_d
+ N_XI20<11>/XI16/XS0C<7>/BITN_XI20<11>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=1.4885
mXI20<11>/XI16/Xs0c<7>/MM7
+ N_XI20<11>/XI16/XS0C<7>/NET38_XI20<11>/XI16/Xs0c<7>/MM7_d
+ N_XI20<11>/XI16/XS0C<7>/BITN_XI20<11>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=1.3805
mXI20<11>/XI16/Xs0c<7>/MM9
+ N_XI20<11>/XI16/XS0C<7>/BITN_XI20<11>/XI16/Xs0c<7>/MM9_d
+ N_XI20<11>/XI16/XS0C<7>/BIT_XI20<11>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.6775
mXI20<11>/XI16/Xs0c<7>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<11>/XI16/Xs0c<7>/MM11_g
+ N_XI20<11>/XI16/XS0C<7>/BIT_XI20<11>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.4885
mXI20<11>/XI16/Xs0c<7>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<11>/XI16/Xs0c<7>/MM8_g
+ N_XI20<11>/XI16/XS0C<7>/NET38_XI20<11>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.3805
mXI20<11>/XI16/Xs0c<7>/MM1
+ N_XI20<11>/XI16/XS0C<7>/BIT_XI20<11>/XI16/Xs0c<7>/MM1_d
+ N_XI20<11>/XI16/XS0C<7>/BITN_XI20<11>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=1.5425
mXI20<11>/XI16/Xs0c<7>/MM0
+ N_XI20<11>/XI16/XS0C<7>/BITN_XI20<11>/XI16/Xs0c<7>/MM0_d
+ N_XI20<11>/XI16/XS0C<7>/BIT_XI20<11>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=1.5965
mXI20<11>/XI16/Xs0c<6>/MM12
+ N_XI20<11>/XI16/XS0C<6>/BITN_XI20<11>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<11>/XI16/Xs0c<6>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=1.6775
mXI20<11>/XI16/Xs0c<6>/MM10
+ N_XI20<11>/XI16/XS0C<6>/BIT_XI20<11>/XI16/Xs0c<6>/MM10_d
+ N_XI20<11>/XI16/XS0C<6>/BITN_XI20<11>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=1.4885
mXI20<11>/XI16/Xs0c<6>/MM7
+ N_XI20<11>/XI16/XS0C<6>/NET38_XI20<11>/XI16/Xs0c<6>/MM7_d
+ N_XI20<11>/XI16/XS0C<6>/BITN_XI20<11>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=1.3805
mXI20<11>/XI16/Xs0c<6>/MM9
+ N_XI20<11>/XI16/XS0C<6>/BITN_XI20<11>/XI16/Xs0c<6>/MM9_d
+ N_XI20<11>/XI16/XS0C<6>/BIT_XI20<11>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.6775
mXI20<11>/XI16/Xs0c<6>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<11>/XI16/Xs0c<6>/MM11_g
+ N_XI20<11>/XI16/XS0C<6>/BIT_XI20<11>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.4885
mXI20<11>/XI16/Xs0c<6>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<11>/XI16/Xs0c<6>/MM8_g
+ N_XI20<11>/XI16/XS0C<6>/NET38_XI20<11>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.3805
mXI20<11>/XI16/Xs0c<6>/MM1
+ N_XI20<11>/XI16/XS0C<6>/BIT_XI20<11>/XI16/Xs0c<6>/MM1_d
+ N_XI20<11>/XI16/XS0C<6>/BITN_XI20<11>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=1.5425
mXI20<11>/XI16/Xs0c<6>/MM0
+ N_XI20<11>/XI16/XS0C<6>/BITN_XI20<11>/XI16/Xs0c<6>/MM0_d
+ N_XI20<11>/XI16/XS0C<6>/BIT_XI20<11>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=1.5965
mXI20<11>/XI16/Xs0c<5>/MM12
+ N_XI20<11>/XI16/XS0C<5>/BITN_XI20<11>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<11>/XI16/Xs0c<5>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=1.6775
mXI20<11>/XI16/Xs0c<5>/MM10
+ N_XI20<11>/XI16/XS0C<5>/BIT_XI20<11>/XI16/Xs0c<5>/MM10_d
+ N_XI20<11>/XI16/XS0C<5>/BITN_XI20<11>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=1.4885
mXI20<11>/XI16/Xs0c<5>/MM7
+ N_XI20<11>/XI16/XS0C<5>/NET38_XI20<11>/XI16/Xs0c<5>/MM7_d
+ N_XI20<11>/XI16/XS0C<5>/BITN_XI20<11>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=1.3805
mXI20<11>/XI16/Xs0c<5>/MM9
+ N_XI20<11>/XI16/XS0C<5>/BITN_XI20<11>/XI16/Xs0c<5>/MM9_d
+ N_XI20<11>/XI16/XS0C<5>/BIT_XI20<11>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.6775
mXI20<11>/XI16/Xs0c<5>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<11>/XI16/Xs0c<5>/MM11_g
+ N_XI20<11>/XI16/XS0C<5>/BIT_XI20<11>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.4885
mXI20<11>/XI16/Xs0c<5>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<11>/XI16/Xs0c<5>/MM8_g
+ N_XI20<11>/XI16/XS0C<5>/NET38_XI20<11>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.3805
mXI20<11>/XI16/Xs0c<5>/MM1
+ N_XI20<11>/XI16/XS0C<5>/BIT_XI20<11>/XI16/Xs0c<5>/MM1_d
+ N_XI20<11>/XI16/XS0C<5>/BITN_XI20<11>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=1.5425
mXI20<11>/XI16/Xs0c<5>/MM0
+ N_XI20<11>/XI16/XS0C<5>/BITN_XI20<11>/XI16/Xs0c<5>/MM0_d
+ N_XI20<11>/XI16/XS0C<5>/BIT_XI20<11>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=1.5965
mXI20<11>/XI16/Xs0c<4>/MM12
+ N_XI20<11>/XI16/XS0C<4>/BITN_XI20<11>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<11>/XI16/Xs0c<4>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=1.6775
mXI20<11>/XI16/Xs0c<4>/MM10
+ N_XI20<11>/XI16/XS0C<4>/BIT_XI20<11>/XI16/Xs0c<4>/MM10_d
+ N_XI20<11>/XI16/XS0C<4>/BITN_XI20<11>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=1.4885
mXI20<11>/XI16/Xs0c<4>/MM7
+ N_XI20<11>/XI16/XS0C<4>/NET38_XI20<11>/XI16/Xs0c<4>/MM7_d
+ N_XI20<11>/XI16/XS0C<4>/BITN_XI20<11>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=1.3805
mXI20<11>/XI16/Xs0c<4>/MM9
+ N_XI20<11>/XI16/XS0C<4>/BITN_XI20<11>/XI16/Xs0c<4>/MM9_d
+ N_XI20<11>/XI16/XS0C<4>/BIT_XI20<11>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.6775
mXI20<11>/XI16/Xs0c<4>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<11>/XI16/Xs0c<4>/MM11_g
+ N_XI20<11>/XI16/XS0C<4>/BIT_XI20<11>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.4885
mXI20<11>/XI16/Xs0c<4>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<11>/XI16/Xs0c<4>/MM8_g
+ N_XI20<11>/XI16/XS0C<4>/NET38_XI20<11>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.3805
mXI20<11>/XI16/Xs0c<4>/MM1
+ N_XI20<11>/XI16/XS0C<4>/BIT_XI20<11>/XI16/Xs0c<4>/MM1_d
+ N_XI20<11>/XI16/XS0C<4>/BITN_XI20<11>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=1.5425
mXI20<11>/XI16/Xs0c<4>/MM0
+ N_XI20<11>/XI16/XS0C<4>/BITN_XI20<11>/XI16/Xs0c<4>/MM0_d
+ N_XI20<11>/XI16/XS0C<4>/BIT_XI20<11>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=1.5965
mXI20<11>/XI16/Xs0c<3>/MM12
+ N_XI20<11>/XI16/XS0C<3>/BITN_XI20<11>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<11>/XI16/Xs0c<3>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=1.6775
mXI20<11>/XI16/Xs0c<3>/MM10
+ N_XI20<11>/XI16/XS0C<3>/BIT_XI20<11>/XI16/Xs0c<3>/MM10_d
+ N_XI20<11>/XI16/XS0C<3>/BITN_XI20<11>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=1.4885
mXI20<11>/XI16/Xs0c<3>/MM7
+ N_XI20<11>/XI16/XS0C<3>/NET38_XI20<11>/XI16/Xs0c<3>/MM7_d
+ N_XI20<11>/XI16/XS0C<3>/BITN_XI20<11>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=1.3805
mXI20<11>/XI16/Xs0c<3>/MM9
+ N_XI20<11>/XI16/XS0C<3>/BITN_XI20<11>/XI16/Xs0c<3>/MM9_d
+ N_XI20<11>/XI16/XS0C<3>/BIT_XI20<11>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.6775
mXI20<11>/XI16/Xs0c<3>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<11>/XI16/Xs0c<3>/MM11_g
+ N_XI20<11>/XI16/XS0C<3>/BIT_XI20<11>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.4885
mXI20<11>/XI16/Xs0c<3>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<11>/XI16/Xs0c<3>/MM8_g
+ N_XI20<11>/XI16/XS0C<3>/NET38_XI20<11>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.3805
mXI20<11>/XI16/Xs0c<3>/MM1
+ N_XI20<11>/XI16/XS0C<3>/BIT_XI20<11>/XI16/Xs0c<3>/MM1_d
+ N_XI20<11>/XI16/XS0C<3>/BITN_XI20<11>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=1.5425
mXI20<11>/XI16/Xs0c<3>/MM0
+ N_XI20<11>/XI16/XS0C<3>/BITN_XI20<11>/XI16/Xs0c<3>/MM0_d
+ N_XI20<11>/XI16/XS0C<3>/BIT_XI20<11>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=1.5965
mXI20<11>/XI16/Xs0c<2>/MM12
+ N_XI20<11>/XI16/XS0C<2>/BITN_XI20<11>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<11>/XI16/Xs0c<2>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=1.6775
mXI20<11>/XI16/Xs0c<2>/MM10
+ N_XI20<11>/XI16/XS0C<2>/BIT_XI20<11>/XI16/Xs0c<2>/MM10_d
+ N_XI20<11>/XI16/XS0C<2>/BITN_XI20<11>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=1.4885
mXI20<11>/XI16/Xs0c<2>/MM7
+ N_XI20<11>/XI16/XS0C<2>/NET38_XI20<11>/XI16/Xs0c<2>/MM7_d
+ N_XI20<11>/XI16/XS0C<2>/BITN_XI20<11>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=1.3805
mXI20<11>/XI16/Xs0c<2>/MM9
+ N_XI20<11>/XI16/XS0C<2>/BITN_XI20<11>/XI16/Xs0c<2>/MM9_d
+ N_XI20<11>/XI16/XS0C<2>/BIT_XI20<11>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.6775
mXI20<11>/XI16/Xs0c<2>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<11>/XI16/Xs0c<2>/MM11_g
+ N_XI20<11>/XI16/XS0C<2>/BIT_XI20<11>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.4885
mXI20<11>/XI16/Xs0c<2>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<11>/XI16/Xs0c<2>/MM8_g
+ N_XI20<11>/XI16/XS0C<2>/NET38_XI20<11>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.3805
mXI20<11>/XI16/Xs0c<2>/MM1
+ N_XI20<11>/XI16/XS0C<2>/BIT_XI20<11>/XI16/Xs0c<2>/MM1_d
+ N_XI20<11>/XI16/XS0C<2>/BITN_XI20<11>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=1.5425
mXI20<11>/XI16/Xs0c<2>/MM0
+ N_XI20<11>/XI16/XS0C<2>/BITN_XI20<11>/XI16/Xs0c<2>/MM0_d
+ N_XI20<11>/XI16/XS0C<2>/BIT_XI20<11>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=1.5965
mXI20<11>/XI16/Xs0c<1>/MM12
+ N_XI20<11>/XI16/XS0C<1>/BITN_XI20<11>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<11>/XI16/Xs0c<1>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=1.6775
mXI20<11>/XI16/Xs0c<1>/MM10
+ N_XI20<11>/XI16/XS0C<1>/BIT_XI20<11>/XI16/Xs0c<1>/MM10_d
+ N_XI20<11>/XI16/XS0C<1>/BITN_XI20<11>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=1.4885
mXI20<11>/XI16/Xs0c<1>/MM7
+ N_XI20<11>/XI16/XS0C<1>/NET38_XI20<11>/XI16/Xs0c<1>/MM7_d
+ N_XI20<11>/XI16/XS0C<1>/BITN_XI20<11>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=1.3805
mXI20<11>/XI16/Xs0c<1>/MM9
+ N_XI20<11>/XI16/XS0C<1>/BITN_XI20<11>/XI16/Xs0c<1>/MM9_d
+ N_XI20<11>/XI16/XS0C<1>/BIT_XI20<11>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.6775
mXI20<11>/XI16/Xs0c<1>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<11>/XI16/Xs0c<1>/MM11_g
+ N_XI20<11>/XI16/XS0C<1>/BIT_XI20<11>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.4885
mXI20<11>/XI16/Xs0c<1>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<11>/XI16/Xs0c<1>/MM8_g
+ N_XI20<11>/XI16/XS0C<1>/NET38_XI20<11>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.3805
mXI20<11>/XI16/Xs0c<1>/MM1
+ N_XI20<11>/XI16/XS0C<1>/BIT_XI20<11>/XI16/Xs0c<1>/MM1_d
+ N_XI20<11>/XI16/XS0C<1>/BITN_XI20<11>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=1.5425
mXI20<11>/XI16/Xs0c<1>/MM0
+ N_XI20<11>/XI16/XS0C<1>/BITN_XI20<11>/XI16/Xs0c<1>/MM0_d
+ N_XI20<11>/XI16/XS0C<1>/BIT_XI20<11>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=1.5965
mXI20<11>/XI16/Xs0c<0>/MM12
+ N_XI20<11>/XI16/XS0C<0>/BITN_XI20<11>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<11>/XI16/Xs0c<0>/MM12_g
+ N_XI20<11>/NET10_XI20<11>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=1.6775
mXI20<11>/XI16/Xs0c<0>/MM10
+ N_XI20<11>/XI16/XS0C<0>/BIT_XI20<11>/XI16/Xs0c<0>/MM10_d
+ N_XI20<11>/XI16/XS0C<0>/BITN_XI20<11>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=1.4885
mXI20<11>/XI16/Xs0c<0>/MM7
+ N_XI20<11>/XI16/XS0C<0>/NET38_XI20<11>/XI16/Xs0c<0>/MM7_d
+ N_XI20<11>/XI16/XS0C<0>/BITN_XI20<11>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=1.3805
mXI20<11>/XI16/Xs0c<0>/MM9
+ N_XI20<11>/XI16/XS0C<0>/BITN_XI20<11>/XI16/Xs0c<0>/MM9_d
+ N_XI20<11>/XI16/XS0C<0>/BIT_XI20<11>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.6775
mXI20<11>/XI16/Xs0c<0>/MM11 N_XI20<11>/NET9_XI20<11>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<11>/XI16/Xs0c<0>/MM11_g
+ N_XI20<11>/XI16/XS0C<0>/BIT_XI20<11>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.4885
mXI20<11>/XI16/Xs0c<0>/MM8 N_XI20<11>/NET8_XI20<11>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<11>/XI16/Xs0c<0>/MM8_g
+ N_XI20<11>/XI16/XS0C<0>/NET38_XI20<11>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.3805
mXI20<11>/XI16/Xs0c<0>/MM1
+ N_XI20<11>/XI16/XS0C<0>/BIT_XI20<11>/XI16/Xs0c<0>/MM1_d
+ N_XI20<11>/XI16/XS0C<0>/BITN_XI20<11>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=1.5425
mXI20<11>/XI16/Xs0c<0>/MM0
+ N_XI20<11>/XI16/XS0C<0>/BITN_XI20<11>/XI16/Xs0c<0>/MM0_d
+ N_XI20<11>/XI16/XS0C<0>/BIT_XI20<11>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=1.5965
mXI20<11>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<11>/NET20_XI20<11>/XI15/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=1.6775
mXI20<12>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=1.4885
mXI20<12>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=1.5425
mXI20<11>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<11>/NET20_XI20<11>/XI15/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=1.6775
mXI20<12>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=1.4885
mXI20<12>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=1.5425
mXI20<11>/XI15/Xs0c<7>/MM12
+ N_XI20<11>/XI15/XS0C<7>/BITN_XI20<11>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<11>/XI15/Xs0c<7>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=1.6775
mXI20<11>/XI15/Xs0c<7>/MM10
+ N_XI20<11>/XI15/XS0C<7>/BIT_XI20<11>/XI15/Xs0c<7>/MM10_d
+ N_XI20<11>/XI15/XS0C<7>/BITN_XI20<11>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=1.4885
mXI20<11>/XI15/Xs0c<7>/MM7
+ N_XI20<11>/XI15/XS0C<7>/NET38_XI20<11>/XI15/Xs0c<7>/MM7_d
+ N_XI20<11>/XI15/XS0C<7>/BITN_XI20<11>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=1.3805
mXI20<11>/XI15/Xs0c<7>/MM9
+ N_XI20<11>/XI15/XS0C<7>/BITN_XI20<11>/XI15/Xs0c<7>/MM9_d
+ N_XI20<11>/XI15/XS0C<7>/BIT_XI20<11>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.6775
mXI20<11>/XI15/Xs0c<7>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<11>/XI15/Xs0c<7>/MM11_g
+ N_XI20<11>/XI15/XS0C<7>/BIT_XI20<11>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.4885
mXI20<11>/XI15/Xs0c<7>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<11>/XI15/Xs0c<7>/MM8_g
+ N_XI20<11>/XI15/XS0C<7>/NET38_XI20<11>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.3805
mXI20<11>/XI15/Xs0c<7>/MM1
+ N_XI20<11>/XI15/XS0C<7>/BIT_XI20<11>/XI15/Xs0c<7>/MM1_d
+ N_XI20<11>/XI15/XS0C<7>/BITN_XI20<11>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=1.5425
mXI20<11>/XI15/Xs0c<7>/MM0
+ N_XI20<11>/XI15/XS0C<7>/BITN_XI20<11>/XI15/Xs0c<7>/MM0_d
+ N_XI20<11>/XI15/XS0C<7>/BIT_XI20<11>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=1.5965
mXI20<11>/XI15/Xs0c<6>/MM12
+ N_XI20<11>/XI15/XS0C<6>/BITN_XI20<11>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<11>/XI15/Xs0c<6>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=1.6775
mXI20<11>/XI15/Xs0c<6>/MM10
+ N_XI20<11>/XI15/XS0C<6>/BIT_XI20<11>/XI15/Xs0c<6>/MM10_d
+ N_XI20<11>/XI15/XS0C<6>/BITN_XI20<11>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=1.4885
mXI20<11>/XI15/Xs0c<6>/MM7
+ N_XI20<11>/XI15/XS0C<6>/NET38_XI20<11>/XI15/Xs0c<6>/MM7_d
+ N_XI20<11>/XI15/XS0C<6>/BITN_XI20<11>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=1.3805
mXI20<11>/XI15/Xs0c<6>/MM9
+ N_XI20<11>/XI15/XS0C<6>/BITN_XI20<11>/XI15/Xs0c<6>/MM9_d
+ N_XI20<11>/XI15/XS0C<6>/BIT_XI20<11>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.6775
mXI20<11>/XI15/Xs0c<6>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<11>/XI15/Xs0c<6>/MM11_g
+ N_XI20<11>/XI15/XS0C<6>/BIT_XI20<11>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.4885
mXI20<11>/XI15/Xs0c<6>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<11>/XI15/Xs0c<6>/MM8_g
+ N_XI20<11>/XI15/XS0C<6>/NET38_XI20<11>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.3805
mXI20<11>/XI15/Xs0c<6>/MM1
+ N_XI20<11>/XI15/XS0C<6>/BIT_XI20<11>/XI15/Xs0c<6>/MM1_d
+ N_XI20<11>/XI15/XS0C<6>/BITN_XI20<11>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=1.5425
mXI20<11>/XI15/Xs0c<6>/MM0
+ N_XI20<11>/XI15/XS0C<6>/BITN_XI20<11>/XI15/Xs0c<6>/MM0_d
+ N_XI20<11>/XI15/XS0C<6>/BIT_XI20<11>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=1.5965
mXI20<11>/XI15/Xs0c<5>/MM12
+ N_XI20<11>/XI15/XS0C<5>/BITN_XI20<11>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<11>/XI15/Xs0c<5>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=1.6775
mXI20<11>/XI15/Xs0c<5>/MM10
+ N_XI20<11>/XI15/XS0C<5>/BIT_XI20<11>/XI15/Xs0c<5>/MM10_d
+ N_XI20<11>/XI15/XS0C<5>/BITN_XI20<11>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=1.4885
mXI20<11>/XI15/Xs0c<5>/MM7
+ N_XI20<11>/XI15/XS0C<5>/NET38_XI20<11>/XI15/Xs0c<5>/MM7_d
+ N_XI20<11>/XI15/XS0C<5>/BITN_XI20<11>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=1.3805
mXI20<11>/XI15/Xs0c<5>/MM9
+ N_XI20<11>/XI15/XS0C<5>/BITN_XI20<11>/XI15/Xs0c<5>/MM9_d
+ N_XI20<11>/XI15/XS0C<5>/BIT_XI20<11>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.6775
mXI20<11>/XI15/Xs0c<5>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<11>/XI15/Xs0c<5>/MM11_g
+ N_XI20<11>/XI15/XS0C<5>/BIT_XI20<11>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.4885
mXI20<11>/XI15/Xs0c<5>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<11>/XI15/Xs0c<5>/MM8_g
+ N_XI20<11>/XI15/XS0C<5>/NET38_XI20<11>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.3805
mXI20<11>/XI15/Xs0c<5>/MM1
+ N_XI20<11>/XI15/XS0C<5>/BIT_XI20<11>/XI15/Xs0c<5>/MM1_d
+ N_XI20<11>/XI15/XS0C<5>/BITN_XI20<11>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=1.5425
mXI20<11>/XI15/Xs0c<5>/MM0
+ N_XI20<11>/XI15/XS0C<5>/BITN_XI20<11>/XI15/Xs0c<5>/MM0_d
+ N_XI20<11>/XI15/XS0C<5>/BIT_XI20<11>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=1.5965
mXI20<11>/XI15/Xs0c<4>/MM12
+ N_XI20<11>/XI15/XS0C<4>/BITN_XI20<11>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<11>/XI15/Xs0c<4>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=1.6775
mXI20<11>/XI15/Xs0c<4>/MM10
+ N_XI20<11>/XI15/XS0C<4>/BIT_XI20<11>/XI15/Xs0c<4>/MM10_d
+ N_XI20<11>/XI15/XS0C<4>/BITN_XI20<11>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=1.4885
mXI20<11>/XI15/Xs0c<4>/MM7
+ N_XI20<11>/XI15/XS0C<4>/NET38_XI20<11>/XI15/Xs0c<4>/MM7_d
+ N_XI20<11>/XI15/XS0C<4>/BITN_XI20<11>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=1.3805
mXI20<11>/XI15/Xs0c<4>/MM9
+ N_XI20<11>/XI15/XS0C<4>/BITN_XI20<11>/XI15/Xs0c<4>/MM9_d
+ N_XI20<11>/XI15/XS0C<4>/BIT_XI20<11>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.6775
mXI20<11>/XI15/Xs0c<4>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<11>/XI15/Xs0c<4>/MM11_g
+ N_XI20<11>/XI15/XS0C<4>/BIT_XI20<11>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.4885
mXI20<11>/XI15/Xs0c<4>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<11>/XI15/Xs0c<4>/MM8_g
+ N_XI20<11>/XI15/XS0C<4>/NET38_XI20<11>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.3805
mXI20<11>/XI15/Xs0c<4>/MM1
+ N_XI20<11>/XI15/XS0C<4>/BIT_XI20<11>/XI15/Xs0c<4>/MM1_d
+ N_XI20<11>/XI15/XS0C<4>/BITN_XI20<11>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=1.5425
mXI20<11>/XI15/Xs0c<4>/MM0
+ N_XI20<11>/XI15/XS0C<4>/BITN_XI20<11>/XI15/Xs0c<4>/MM0_d
+ N_XI20<11>/XI15/XS0C<4>/BIT_XI20<11>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=1.5965
mXI20<11>/XI15/Xs0c<3>/MM12
+ N_XI20<11>/XI15/XS0C<3>/BITN_XI20<11>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<11>/XI15/Xs0c<3>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=1.6775
mXI20<11>/XI15/Xs0c<3>/MM10
+ N_XI20<11>/XI15/XS0C<3>/BIT_XI20<11>/XI15/Xs0c<3>/MM10_d
+ N_XI20<11>/XI15/XS0C<3>/BITN_XI20<11>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=1.4885
mXI20<11>/XI15/Xs0c<3>/MM7
+ N_XI20<11>/XI15/XS0C<3>/NET38_XI20<11>/XI15/Xs0c<3>/MM7_d
+ N_XI20<11>/XI15/XS0C<3>/BITN_XI20<11>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=1.3805
mXI20<11>/XI15/Xs0c<3>/MM9
+ N_XI20<11>/XI15/XS0C<3>/BITN_XI20<11>/XI15/Xs0c<3>/MM9_d
+ N_XI20<11>/XI15/XS0C<3>/BIT_XI20<11>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.6775
mXI20<11>/XI15/Xs0c<3>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<11>/XI15/Xs0c<3>/MM11_g
+ N_XI20<11>/XI15/XS0C<3>/BIT_XI20<11>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.4885
mXI20<11>/XI15/Xs0c<3>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<11>/XI15/Xs0c<3>/MM8_g
+ N_XI20<11>/XI15/XS0C<3>/NET38_XI20<11>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.3805
mXI20<11>/XI15/Xs0c<3>/MM1
+ N_XI20<11>/XI15/XS0C<3>/BIT_XI20<11>/XI15/Xs0c<3>/MM1_d
+ N_XI20<11>/XI15/XS0C<3>/BITN_XI20<11>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=1.5425
mXI20<11>/XI15/Xs0c<3>/MM0
+ N_XI20<11>/XI15/XS0C<3>/BITN_XI20<11>/XI15/Xs0c<3>/MM0_d
+ N_XI20<11>/XI15/XS0C<3>/BIT_XI20<11>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=1.5965
mXI20<11>/XI15/Xs0c<2>/MM12
+ N_XI20<11>/XI15/XS0C<2>/BITN_XI20<11>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<11>/XI15/Xs0c<2>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=1.6775
mXI20<11>/XI15/Xs0c<2>/MM10
+ N_XI20<11>/XI15/XS0C<2>/BIT_XI20<11>/XI15/Xs0c<2>/MM10_d
+ N_XI20<11>/XI15/XS0C<2>/BITN_XI20<11>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=1.4885
mXI20<11>/XI15/Xs0c<2>/MM7
+ N_XI20<11>/XI15/XS0C<2>/NET38_XI20<11>/XI15/Xs0c<2>/MM7_d
+ N_XI20<11>/XI15/XS0C<2>/BITN_XI20<11>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=1.3805
mXI20<11>/XI15/Xs0c<2>/MM9
+ N_XI20<11>/XI15/XS0C<2>/BITN_XI20<11>/XI15/Xs0c<2>/MM9_d
+ N_XI20<11>/XI15/XS0C<2>/BIT_XI20<11>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.6775
mXI20<11>/XI15/Xs0c<2>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<11>/XI15/Xs0c<2>/MM11_g
+ N_XI20<11>/XI15/XS0C<2>/BIT_XI20<11>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.4885
mXI20<11>/XI15/Xs0c<2>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<11>/XI15/Xs0c<2>/MM8_g
+ N_XI20<11>/XI15/XS0C<2>/NET38_XI20<11>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.3805
mXI20<11>/XI15/Xs0c<2>/MM1
+ N_XI20<11>/XI15/XS0C<2>/BIT_XI20<11>/XI15/Xs0c<2>/MM1_d
+ N_XI20<11>/XI15/XS0C<2>/BITN_XI20<11>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=1.5425
mXI20<11>/XI15/Xs0c<2>/MM0
+ N_XI20<11>/XI15/XS0C<2>/BITN_XI20<11>/XI15/Xs0c<2>/MM0_d
+ N_XI20<11>/XI15/XS0C<2>/BIT_XI20<11>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=1.5965
mXI20<11>/XI15/Xs0c<1>/MM12
+ N_XI20<11>/XI15/XS0C<1>/BITN_XI20<11>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<11>/XI15/Xs0c<1>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=1.6775
mXI20<11>/XI15/Xs0c<1>/MM10
+ N_XI20<11>/XI15/XS0C<1>/BIT_XI20<11>/XI15/Xs0c<1>/MM10_d
+ N_XI20<11>/XI15/XS0C<1>/BITN_XI20<11>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=1.4885
mXI20<11>/XI15/Xs0c<1>/MM7
+ N_XI20<11>/XI15/XS0C<1>/NET38_XI20<11>/XI15/Xs0c<1>/MM7_d
+ N_XI20<11>/XI15/XS0C<1>/BITN_XI20<11>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=1.3805
mXI20<11>/XI15/Xs0c<1>/MM9
+ N_XI20<11>/XI15/XS0C<1>/BITN_XI20<11>/XI15/Xs0c<1>/MM9_d
+ N_XI20<11>/XI15/XS0C<1>/BIT_XI20<11>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.6775
mXI20<11>/XI15/Xs0c<1>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<11>/XI15/Xs0c<1>/MM11_g
+ N_XI20<11>/XI15/XS0C<1>/BIT_XI20<11>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.4885
mXI20<11>/XI15/Xs0c<1>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<11>/XI15/Xs0c<1>/MM8_g
+ N_XI20<11>/XI15/XS0C<1>/NET38_XI20<11>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.3805
mXI20<11>/XI15/Xs0c<1>/MM1
+ N_XI20<11>/XI15/XS0C<1>/BIT_XI20<11>/XI15/Xs0c<1>/MM1_d
+ N_XI20<11>/XI15/XS0C<1>/BITN_XI20<11>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=1.5425
mXI20<11>/XI15/Xs0c<1>/MM0
+ N_XI20<11>/XI15/XS0C<1>/BITN_XI20<11>/XI15/Xs0c<1>/MM0_d
+ N_XI20<11>/XI15/XS0C<1>/BIT_XI20<11>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=1.5965
mXI20<11>/XI15/Xs0c<0>/MM12
+ N_XI20<11>/XI15/XS0C<0>/BITN_XI20<11>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<11>/XI15/Xs0c<0>/MM12_g
+ N_XI20<11>/NET20_XI20<11>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=1.6775
mXI20<11>/XI15/Xs0c<0>/MM10
+ N_XI20<11>/XI15/XS0C<0>/BIT_XI20<11>/XI15/Xs0c<0>/MM10_d
+ N_XI20<11>/XI15/XS0C<0>/BITN_XI20<11>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=1.4885
mXI20<11>/XI15/Xs0c<0>/MM7
+ N_XI20<11>/XI15/XS0C<0>/NET38_XI20<11>/XI15/Xs0c<0>/MM7_d
+ N_XI20<11>/XI15/XS0C<0>/BITN_XI20<11>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=1.3805
mXI20<11>/XI15/Xs0c<0>/MM9
+ N_XI20<11>/XI15/XS0C<0>/BITN_XI20<11>/XI15/Xs0c<0>/MM9_d
+ N_XI20<11>/XI15/XS0C<0>/BIT_XI20<11>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.6775
mXI20<11>/XI15/Xs0c<0>/MM11 N_XI20<11>/NET12_XI20<11>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<11>/XI15/Xs0c<0>/MM11_g
+ N_XI20<11>/XI15/XS0C<0>/BIT_XI20<11>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.4885
mXI20<11>/XI15/Xs0c<0>/MM8 N_XI20<11>/NET11_XI20<11>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<11>/XI15/Xs0c<0>/MM8_g
+ N_XI20<11>/XI15/XS0C<0>/NET38_XI20<11>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.3805
mXI20<11>/XI15/Xs0c<0>/MM1
+ N_XI20<11>/XI15/XS0C<0>/BIT_XI20<11>/XI15/Xs0c<0>/MM1_d
+ N_XI20<11>/XI15/XS0C<0>/BITN_XI20<11>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=1.5425
mXI20<11>/XI15/Xs0c<0>/MM0
+ N_XI20<11>/XI15/XS0C<0>/BITN_XI20<11>/XI15/Xs0c<0>/MM0_d
+ N_XI20<11>/XI15/XS0C<0>/BIT_XI20<11>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=1.5965
mXI20<11>/XI14/XI22/MM15 VSS! N_XI20<11>/NET8_XI20<11>/XI14/XI22/MM15_g
+ N_XI20<11>/XI14/XI22/RBLN_XI20<11>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=1.3805
mXI20<11>/XI14/XI22/MM2 N_XI20<11>/XI14/XI22/NET066_XI20<11>/XI14/XI22/MM2_d
+ N_XI20<11>/XI14/XI22/RBLN_XI20<11>/XI14/XI22/MM2_g
+ N_XI20<11>/NET8_XI20<11>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=12.591 $Y=1.5965
mXI20<11>/XI14/XI22/MM4 VDD! N_XI20<11>/XI14/XI22/RBLN_XI20<11>/XI14/XI22/MM4_g
+ N_XI20<11>/XI14/XI22/NET066_XI20<11>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=1.5965
mXI20<11>/XI14/XI22/MM17 VDD! N_XI20<11>/NET8_XI20<11>/XI14/XI22/MM17_g
+ N_XI20<11>/XI14/XI22/RBLN_XI20<11>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=1.5965
mXI20<11>/XI14/XI22/MM18 VDD! N_XI20<11>/XI14/PRECHN_XI20<11>/XI14/XI22/MM18_g
+ N_XI20<11>/NET8_XI20<11>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.861 $Y=1.5695
mXI20<11>/XI14/XI21/MM15 VSS! N_XI20<11>/NET11_XI20<11>/XI14/XI21/MM15_g
+ N_XI20<11>/XI14/XI21/RBLN_XI20<11>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=1.3805
mXI20<11>/XI14/XI21/MM2 N_XI20<11>/XI14/XI21/NET066_XI20<11>/XI14/XI21/MM2_d
+ N_XI20<11>/XI14/XI21/RBLN_XI20<11>/XI14/XI21/MM2_g
+ N_XI20<11>/NET11_XI20<11>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.177 $Y=1.5965
mXI20<11>/XI14/XI21/MM4 VDD! N_XI20<11>/XI14/XI21/RBLN_XI20<11>/XI14/XI21/MM4_g
+ N_XI20<11>/XI14/XI21/NET066_XI20<11>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=1.5965
mXI20<11>/XI14/XI21/MM17 VDD! N_XI20<11>/NET11_XI20<11>/XI14/XI21/MM17_g
+ N_XI20<11>/XI14/XI21/RBLN_XI20<11>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=1.5965
mXI20<11>/XI14/XI21/MM18 VDD! N_XI20<11>/XI14/PRECHN_XI20<11>/XI14/XI21/MM18_g
+ N_XI20<11>/NET11_XI20<11>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=1.5695
mXI20<12>/XI14/XI20/MM3 VSS! N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI20/MM3_g
+ N_XI20<12>/NET9_XI20<12>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.267 $Y=1.2455
mXI20<12>/XI14/XI20/MM5 VSS! N_XI20<12>/XI14/DNN_XI20<12>/XI14/XI20/MM5_g
+ N_XI20<12>/NET9_XI20<12>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.321 $Y=1.2455
mXI20<12>/XI14/XI20/MM12 VSS! N_XI20<12>/XI14/D_XI20<12>/XI14/XI20/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=1.2455
mXI20<12>/XI14/XI20/MM11 VSS! N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI20/MM11_g
+ N_XI20<12>/NET10_XI20<12>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=1.2455
mXI20<12>/XI14/XI18/MM0 N_DATA_OUT<12>_XI20<12>/XI14/XI18/MM0_d
+ N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=1.2725
mXI20<12>/XI14/XI18/MM6 N_XI20<12>/XI14/XI18/LS_XI20<12>/XI14/XI18/MM6_d
+ N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=1.2455
mXI20<12>/XI14/XI18/MM8 N_XI20<12>/XI14/XI18/PD3_XI20<12>/XI14/XI18/MM8_d
+ N_XI20<12>/XI14/XI18/LS_XI20<12>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=1.2455
mXI20<12>/XI14/XI18/MM9 N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM9_d
+ N_XI20<12>/XI14/XI18/CLKB_XI20<12>/XI14/XI18/MM9_g
+ N_XI20<12>/XI14/XI18/PD3_XI20<12>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=1.2455
mXI20<12>/XI14/XI18/MM4 N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM4_d
+ N_XI20<12>/XI14/XI18/CLKN_XI20<12>/XI14/XI18/MM4_g
+ N_XI20<12>/XI14/XI18/PD1_XI20<12>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=1.2455
mXI20<12>/XI14/XI18/MM5 N_XI20<12>/XI14/XI18/PD1_XI20<12>/XI14/XI18/MM5_d
+ N_XI20<12>/NET8_XI20<12>/XI14/XI18/MM5_g
+ N_XI20<12>/XI14/XI18/PD0_XI20<12>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=1.2455
mXI20<12>/XI14/XI18/MM12 N_XI20<12>/XI14/XI18/PD0_XI20<12>/XI14/XI18/MM12_d
+ N_XI20<12>/NET11_XI20<12>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=1.2455
mXI20<12>/XI14/XI18/MM23 N_XI20<12>/XI14/XI18/CLKB_XI20<12>/XI14/XI18/MM23_d
+ N_XI20<12>/XI14/XI18/CLKN_XI20<12>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=1.2455
mXI20<12>/XI14/XI18/MM20 N_XI20<12>/XI14/XI18/CLKN_XI20<12>/XI14/XI18/MM20_d
+ N_CLK_XI20<12>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=1.2455
mXI20<12>/XI14/XI20/MM16 N_XI20<12>/XI14/PRECHN_XI20<12>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<12>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=1.2455
mXI20<12>/XI14/XI20/MM0 N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI20/MM0_d
+ N_WE_XI20<12>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=1.2455
mXI20<12>/XI14/XI20/MM6 N_XI20<12>/XI14/DNN_XI20<12>/XI14/XI20/MM6_d
+ N_XI20<12>/XI14/D_XI20<12>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=1.2455
mXI20<12>/XI14/XI20/MM14 N_XI20<12>/XI14/D_XI20<12>/XI14/XI20/MM14_d
+ N_DATA_IN<12>_XI20<12>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=1.2455
mXI20<12>/XI14/XI19/MM11 VSS! N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI19/MM11_g
+ N_XI20<12>/NET20_XI20<12>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=1.2455
mXI20<12>/XI14/XI19/MM12 VSS! N_XI20<12>/XI14/D_XI20<12>/XI14/XI19/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=1.2455
mXI20<12>/XI14/XI19/MM5 VSS! N_XI20<12>/XI14/DNN_XI20<12>/XI14/XI19/MM5_g
+ N_XI20<12>/NET12_XI20<12>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.859 $Y=1.2455
mXI20<12>/XI14/XI19/MM3 VSS! N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI19/MM3_g
+ N_XI20<12>/NET12_XI20<12>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.913 $Y=1.2455
mXI20<12>/XI14/XI20/MM2 N_XI20<12>/XI14/XI20/NET066_XI20<12>/XI14/XI20/MM2_d
+ N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI20/MM2_g
+ N_XI20<12>/NET9_XI20<12>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.267 $Y=1.0835
mXI20<12>/XI14/XI20/MM4 VDD! N_XI20<12>/XI14/DNN_XI20<12>/XI14/XI20/MM4_g
+ N_XI20<12>/XI14/XI20/NET066_XI20<12>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=1.0835
mXI20<12>/XI14/XI20/MM8 VDD! N_XI20<12>/XI14/D_XI20<12>/XI14/XI20/MM8_g
+ N_XI20<12>/XI14/XI20/NET065_XI20<12>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=1.0835
mXI20<12>/XI14/XI20/MM9 N_XI20<12>/XI14/XI20/NET065_XI20<12>/XI14/XI20/MM9_d
+ N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI20/MM9_g
+ N_XI20<12>/NET10_XI20<12>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=1.0835
mXI20<12>/XI14/XI18/MM2 N_DATA_OUT<12>_XI20<12>/XI14/XI18/MM2_d
+ N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=1.0835
mXI20<12>/XI14/XI18/MM7 N_XI20<12>/XI14/XI18/LS_XI20<12>/XI14/XI18/MM7_d
+ N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=1.0565
mXI20<12>/XI14/XI18/MM11 N_XI20<12>/XI14/XI18/PD2_XI20<12>/XI14/XI18/MM11_d
+ N_XI20<12>/XI14/XI18/LS_XI20<12>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=1.0565
mXI20<12>/XI14/XI18/MM10 N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM10_d
+ N_XI20<12>/XI14/XI18/CLKN_XI20<12>/XI14/XI18/MM10_g
+ N_XI20<12>/XI14/XI18/PD2_XI20<12>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=1.0565
mXI20<12>/XI14/XI18/MM1 N_XI20<12>/XI14/XI18/LH_XI20<12>/XI14/XI18/MM1_d
+ N_XI20<12>/XI14/XI18/CLKB_XI20<12>/XI14/XI18/MM1_g
+ N_XI20<12>/XI14/XI18/PU1_XI20<12>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=1.0835
mXI20<12>/XI14/XI18/MM3 N_XI20<12>/XI14/XI18/PU1_XI20<12>/XI14/XI18/MM3_d
+ N_XI20<12>/NET8_XI20<12>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=1.0835
mXI20<12>/XI14/XI18/MM13 N_XI20<12>/XI14/XI18/PU1_XI20<12>/XI14/XI18/MM13_d
+ N_XI20<12>/NET11_XI20<12>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=1.0835
mXI20<12>/XI14/XI18/MM22 N_XI20<12>/XI14/XI18/CLKB_XI20<12>/XI14/XI18/MM22_d
+ N_XI20<12>/XI14/XI18/CLKN_XI20<12>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=1.0835
mXI20<12>/XI14/XI18/MM21 N_XI20<12>/XI14/XI18/CLKN_XI20<12>/XI14/XI18/MM21_d
+ N_CLK_XI20<12>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=1.0835
mXI20<12>/XI14/XI20/MM17 N_XI20<12>/XI14/PRECHN_XI20<12>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<12>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=1.0295
mXI20<12>/XI14/XI20/MM1 N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI20/MM1_d
+ N_WE_XI20<12>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=1.0295
mXI20<12>/XI14/XI20/MM7 N_XI20<12>/XI14/DNN_XI20<12>/XI14/XI20/MM7_d
+ N_XI20<12>/XI14/D_XI20<12>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=1.0295
mXI20<12>/XI14/XI20/MM15 N_XI20<12>/XI14/D_XI20<12>/XI14/XI20/MM15_d
+ N_DATA_IN<12>_XI20<12>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=1.0295
mXI20<12>/XI14/XI19/MM9 N_XI20<12>/XI14/XI19/NET065_XI20<12>/XI14/XI19/MM9_d
+ N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI19/MM9_g
+ N_XI20<12>/NET20_XI20<12>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=1.0835
mXI20<12>/XI14/XI19/MM8 VDD! N_XI20<12>/XI14/D_XI20<12>/XI14/XI19/MM8_g
+ N_XI20<12>/XI14/XI19/NET065_XI20<12>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=1.0835
mXI20<12>/XI14/XI19/MM4 VDD! N_XI20<12>/XI14/DNN_XI20<12>/XI14/XI19/MM4_g
+ N_XI20<12>/XI14/XI19/NET066_XI20<12>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=1.0835
mXI20<12>/XI14/XI19/MM2 N_XI20<12>/XI14/XI19/NET066_XI20<12>/XI14/XI19/MM2_d
+ N_XI20<12>/XI14/WEN_XI20<12>/XI14/XI19/MM2_g
+ N_XI20<12>/NET12_XI20<12>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=1.0835
mXI20<12>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<12>/NET10_XI20<12>/XI16/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=0.9485
mXI20<11>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=1.1375
mXI20<11>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=1.0835
mXI20<12>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<12>/NET10_XI20<12>/XI16/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=0.9485
mXI20<11>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=1.1375
mXI20<11>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=1.0835
mXI20<12>/XI16/Xs0c<7>/MM12
+ N_XI20<12>/XI16/XS0C<7>/BITN_XI20<12>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<12>/XI16/Xs0c<7>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=0.9485
mXI20<12>/XI16/Xs0c<7>/MM10
+ N_XI20<12>/XI16/XS0C<7>/BIT_XI20<12>/XI16/Xs0c<7>/MM10_d
+ N_XI20<12>/XI16/XS0C<7>/BITN_XI20<12>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=1.1375
mXI20<12>/XI16/Xs0c<7>/MM7
+ N_XI20<12>/XI16/XS0C<7>/NET38_XI20<12>/XI16/Xs0c<7>/MM7_d
+ N_XI20<12>/XI16/XS0C<7>/BITN_XI20<12>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=1.2455
mXI20<12>/XI16/Xs0c<7>/MM9
+ N_XI20<12>/XI16/XS0C<7>/BITN_XI20<12>/XI16/Xs0c<7>/MM9_d
+ N_XI20<12>/XI16/XS0C<7>/BIT_XI20<12>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.9485
mXI20<12>/XI16/Xs0c<7>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<12>/XI16/Xs0c<7>/MM11_g
+ N_XI20<12>/XI16/XS0C<7>/BIT_XI20<12>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.1375
mXI20<12>/XI16/Xs0c<7>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<12>/XI16/Xs0c<7>/MM8_g
+ N_XI20<12>/XI16/XS0C<7>/NET38_XI20<12>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=1.2455
mXI20<12>/XI16/Xs0c<7>/MM1
+ N_XI20<12>/XI16/XS0C<7>/BIT_XI20<12>/XI16/Xs0c<7>/MM1_d
+ N_XI20<12>/XI16/XS0C<7>/BITN_XI20<12>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=1.0835
mXI20<12>/XI16/Xs0c<7>/MM0
+ N_XI20<12>/XI16/XS0C<7>/BITN_XI20<12>/XI16/Xs0c<7>/MM0_d
+ N_XI20<12>/XI16/XS0C<7>/BIT_XI20<12>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=1.0295
mXI20<12>/XI16/Xs0c<6>/MM12
+ N_XI20<12>/XI16/XS0C<6>/BITN_XI20<12>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<12>/XI16/Xs0c<6>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=0.9485
mXI20<12>/XI16/Xs0c<6>/MM10
+ N_XI20<12>/XI16/XS0C<6>/BIT_XI20<12>/XI16/Xs0c<6>/MM10_d
+ N_XI20<12>/XI16/XS0C<6>/BITN_XI20<12>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=1.1375
mXI20<12>/XI16/Xs0c<6>/MM7
+ N_XI20<12>/XI16/XS0C<6>/NET38_XI20<12>/XI16/Xs0c<6>/MM7_d
+ N_XI20<12>/XI16/XS0C<6>/BITN_XI20<12>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=1.2455
mXI20<12>/XI16/Xs0c<6>/MM9
+ N_XI20<12>/XI16/XS0C<6>/BITN_XI20<12>/XI16/Xs0c<6>/MM9_d
+ N_XI20<12>/XI16/XS0C<6>/BIT_XI20<12>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.9485
mXI20<12>/XI16/Xs0c<6>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<12>/XI16/Xs0c<6>/MM11_g
+ N_XI20<12>/XI16/XS0C<6>/BIT_XI20<12>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.1375
mXI20<12>/XI16/Xs0c<6>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<12>/XI16/Xs0c<6>/MM8_g
+ N_XI20<12>/XI16/XS0C<6>/NET38_XI20<12>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=1.2455
mXI20<12>/XI16/Xs0c<6>/MM1
+ N_XI20<12>/XI16/XS0C<6>/BIT_XI20<12>/XI16/Xs0c<6>/MM1_d
+ N_XI20<12>/XI16/XS0C<6>/BITN_XI20<12>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=1.0835
mXI20<12>/XI16/Xs0c<6>/MM0
+ N_XI20<12>/XI16/XS0C<6>/BITN_XI20<12>/XI16/Xs0c<6>/MM0_d
+ N_XI20<12>/XI16/XS0C<6>/BIT_XI20<12>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=1.0295
mXI20<12>/XI16/Xs0c<5>/MM12
+ N_XI20<12>/XI16/XS0C<5>/BITN_XI20<12>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<12>/XI16/Xs0c<5>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=0.9485
mXI20<12>/XI16/Xs0c<5>/MM10
+ N_XI20<12>/XI16/XS0C<5>/BIT_XI20<12>/XI16/Xs0c<5>/MM10_d
+ N_XI20<12>/XI16/XS0C<5>/BITN_XI20<12>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=1.1375
mXI20<12>/XI16/Xs0c<5>/MM7
+ N_XI20<12>/XI16/XS0C<5>/NET38_XI20<12>/XI16/Xs0c<5>/MM7_d
+ N_XI20<12>/XI16/XS0C<5>/BITN_XI20<12>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=1.2455
mXI20<12>/XI16/Xs0c<5>/MM9
+ N_XI20<12>/XI16/XS0C<5>/BITN_XI20<12>/XI16/Xs0c<5>/MM9_d
+ N_XI20<12>/XI16/XS0C<5>/BIT_XI20<12>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.9485
mXI20<12>/XI16/Xs0c<5>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<12>/XI16/Xs0c<5>/MM11_g
+ N_XI20<12>/XI16/XS0C<5>/BIT_XI20<12>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.1375
mXI20<12>/XI16/Xs0c<5>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<12>/XI16/Xs0c<5>/MM8_g
+ N_XI20<12>/XI16/XS0C<5>/NET38_XI20<12>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=1.2455
mXI20<12>/XI16/Xs0c<5>/MM1
+ N_XI20<12>/XI16/XS0C<5>/BIT_XI20<12>/XI16/Xs0c<5>/MM1_d
+ N_XI20<12>/XI16/XS0C<5>/BITN_XI20<12>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=1.0835
mXI20<12>/XI16/Xs0c<5>/MM0
+ N_XI20<12>/XI16/XS0C<5>/BITN_XI20<12>/XI16/Xs0c<5>/MM0_d
+ N_XI20<12>/XI16/XS0C<5>/BIT_XI20<12>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=1.0295
mXI20<12>/XI16/Xs0c<4>/MM12
+ N_XI20<12>/XI16/XS0C<4>/BITN_XI20<12>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<12>/XI16/Xs0c<4>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=0.9485
mXI20<12>/XI16/Xs0c<4>/MM10
+ N_XI20<12>/XI16/XS0C<4>/BIT_XI20<12>/XI16/Xs0c<4>/MM10_d
+ N_XI20<12>/XI16/XS0C<4>/BITN_XI20<12>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=1.1375
mXI20<12>/XI16/Xs0c<4>/MM7
+ N_XI20<12>/XI16/XS0C<4>/NET38_XI20<12>/XI16/Xs0c<4>/MM7_d
+ N_XI20<12>/XI16/XS0C<4>/BITN_XI20<12>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=1.2455
mXI20<12>/XI16/Xs0c<4>/MM9
+ N_XI20<12>/XI16/XS0C<4>/BITN_XI20<12>/XI16/Xs0c<4>/MM9_d
+ N_XI20<12>/XI16/XS0C<4>/BIT_XI20<12>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.9485
mXI20<12>/XI16/Xs0c<4>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<12>/XI16/Xs0c<4>/MM11_g
+ N_XI20<12>/XI16/XS0C<4>/BIT_XI20<12>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.1375
mXI20<12>/XI16/Xs0c<4>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<12>/XI16/Xs0c<4>/MM8_g
+ N_XI20<12>/XI16/XS0C<4>/NET38_XI20<12>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=1.2455
mXI20<12>/XI16/Xs0c<4>/MM1
+ N_XI20<12>/XI16/XS0C<4>/BIT_XI20<12>/XI16/Xs0c<4>/MM1_d
+ N_XI20<12>/XI16/XS0C<4>/BITN_XI20<12>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=1.0835
mXI20<12>/XI16/Xs0c<4>/MM0
+ N_XI20<12>/XI16/XS0C<4>/BITN_XI20<12>/XI16/Xs0c<4>/MM0_d
+ N_XI20<12>/XI16/XS0C<4>/BIT_XI20<12>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=1.0295
mXI20<12>/XI16/Xs0c<3>/MM12
+ N_XI20<12>/XI16/XS0C<3>/BITN_XI20<12>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<12>/XI16/Xs0c<3>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=0.9485
mXI20<12>/XI16/Xs0c<3>/MM10
+ N_XI20<12>/XI16/XS0C<3>/BIT_XI20<12>/XI16/Xs0c<3>/MM10_d
+ N_XI20<12>/XI16/XS0C<3>/BITN_XI20<12>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=1.1375
mXI20<12>/XI16/Xs0c<3>/MM7
+ N_XI20<12>/XI16/XS0C<3>/NET38_XI20<12>/XI16/Xs0c<3>/MM7_d
+ N_XI20<12>/XI16/XS0C<3>/BITN_XI20<12>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=1.2455
mXI20<12>/XI16/Xs0c<3>/MM9
+ N_XI20<12>/XI16/XS0C<3>/BITN_XI20<12>/XI16/Xs0c<3>/MM9_d
+ N_XI20<12>/XI16/XS0C<3>/BIT_XI20<12>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.9485
mXI20<12>/XI16/Xs0c<3>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<12>/XI16/Xs0c<3>/MM11_g
+ N_XI20<12>/XI16/XS0C<3>/BIT_XI20<12>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.1375
mXI20<12>/XI16/Xs0c<3>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<12>/XI16/Xs0c<3>/MM8_g
+ N_XI20<12>/XI16/XS0C<3>/NET38_XI20<12>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=1.2455
mXI20<12>/XI16/Xs0c<3>/MM1
+ N_XI20<12>/XI16/XS0C<3>/BIT_XI20<12>/XI16/Xs0c<3>/MM1_d
+ N_XI20<12>/XI16/XS0C<3>/BITN_XI20<12>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=1.0835
mXI20<12>/XI16/Xs0c<3>/MM0
+ N_XI20<12>/XI16/XS0C<3>/BITN_XI20<12>/XI16/Xs0c<3>/MM0_d
+ N_XI20<12>/XI16/XS0C<3>/BIT_XI20<12>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=1.0295
mXI20<12>/XI16/Xs0c<2>/MM12
+ N_XI20<12>/XI16/XS0C<2>/BITN_XI20<12>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<12>/XI16/Xs0c<2>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=0.9485
mXI20<12>/XI16/Xs0c<2>/MM10
+ N_XI20<12>/XI16/XS0C<2>/BIT_XI20<12>/XI16/Xs0c<2>/MM10_d
+ N_XI20<12>/XI16/XS0C<2>/BITN_XI20<12>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=1.1375
mXI20<12>/XI16/Xs0c<2>/MM7
+ N_XI20<12>/XI16/XS0C<2>/NET38_XI20<12>/XI16/Xs0c<2>/MM7_d
+ N_XI20<12>/XI16/XS0C<2>/BITN_XI20<12>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=1.2455
mXI20<12>/XI16/Xs0c<2>/MM9
+ N_XI20<12>/XI16/XS0C<2>/BITN_XI20<12>/XI16/Xs0c<2>/MM9_d
+ N_XI20<12>/XI16/XS0C<2>/BIT_XI20<12>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.9485
mXI20<12>/XI16/Xs0c<2>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<12>/XI16/Xs0c<2>/MM11_g
+ N_XI20<12>/XI16/XS0C<2>/BIT_XI20<12>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.1375
mXI20<12>/XI16/Xs0c<2>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<12>/XI16/Xs0c<2>/MM8_g
+ N_XI20<12>/XI16/XS0C<2>/NET38_XI20<12>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=1.2455
mXI20<12>/XI16/Xs0c<2>/MM1
+ N_XI20<12>/XI16/XS0C<2>/BIT_XI20<12>/XI16/Xs0c<2>/MM1_d
+ N_XI20<12>/XI16/XS0C<2>/BITN_XI20<12>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=1.0835
mXI20<12>/XI16/Xs0c<2>/MM0
+ N_XI20<12>/XI16/XS0C<2>/BITN_XI20<12>/XI16/Xs0c<2>/MM0_d
+ N_XI20<12>/XI16/XS0C<2>/BIT_XI20<12>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=1.0295
mXI20<12>/XI16/Xs0c<1>/MM12
+ N_XI20<12>/XI16/XS0C<1>/BITN_XI20<12>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<12>/XI16/Xs0c<1>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=0.9485
mXI20<12>/XI16/Xs0c<1>/MM10
+ N_XI20<12>/XI16/XS0C<1>/BIT_XI20<12>/XI16/Xs0c<1>/MM10_d
+ N_XI20<12>/XI16/XS0C<1>/BITN_XI20<12>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=1.1375
mXI20<12>/XI16/Xs0c<1>/MM7
+ N_XI20<12>/XI16/XS0C<1>/NET38_XI20<12>/XI16/Xs0c<1>/MM7_d
+ N_XI20<12>/XI16/XS0C<1>/BITN_XI20<12>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=1.2455
mXI20<12>/XI16/Xs0c<1>/MM9
+ N_XI20<12>/XI16/XS0C<1>/BITN_XI20<12>/XI16/Xs0c<1>/MM9_d
+ N_XI20<12>/XI16/XS0C<1>/BIT_XI20<12>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.9485
mXI20<12>/XI16/Xs0c<1>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<12>/XI16/Xs0c<1>/MM11_g
+ N_XI20<12>/XI16/XS0C<1>/BIT_XI20<12>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.1375
mXI20<12>/XI16/Xs0c<1>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<12>/XI16/Xs0c<1>/MM8_g
+ N_XI20<12>/XI16/XS0C<1>/NET38_XI20<12>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=1.2455
mXI20<12>/XI16/Xs0c<1>/MM1
+ N_XI20<12>/XI16/XS0C<1>/BIT_XI20<12>/XI16/Xs0c<1>/MM1_d
+ N_XI20<12>/XI16/XS0C<1>/BITN_XI20<12>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=1.0835
mXI20<12>/XI16/Xs0c<1>/MM0
+ N_XI20<12>/XI16/XS0C<1>/BITN_XI20<12>/XI16/Xs0c<1>/MM0_d
+ N_XI20<12>/XI16/XS0C<1>/BIT_XI20<12>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=1.0295
mXI20<12>/XI16/Xs0c<0>/MM12
+ N_XI20<12>/XI16/XS0C<0>/BITN_XI20<12>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<12>/XI16/Xs0c<0>/MM12_g
+ N_XI20<12>/NET10_XI20<12>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=0.9485
mXI20<12>/XI16/Xs0c<0>/MM10
+ N_XI20<12>/XI16/XS0C<0>/BIT_XI20<12>/XI16/Xs0c<0>/MM10_d
+ N_XI20<12>/XI16/XS0C<0>/BITN_XI20<12>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=1.1375
mXI20<12>/XI16/Xs0c<0>/MM7
+ N_XI20<12>/XI16/XS0C<0>/NET38_XI20<12>/XI16/Xs0c<0>/MM7_d
+ N_XI20<12>/XI16/XS0C<0>/BITN_XI20<12>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=1.2455
mXI20<12>/XI16/Xs0c<0>/MM9
+ N_XI20<12>/XI16/XS0C<0>/BITN_XI20<12>/XI16/Xs0c<0>/MM9_d
+ N_XI20<12>/XI16/XS0C<0>/BIT_XI20<12>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.9485
mXI20<12>/XI16/Xs0c<0>/MM11 N_XI20<12>/NET9_XI20<12>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<12>/XI16/Xs0c<0>/MM11_g
+ N_XI20<12>/XI16/XS0C<0>/BIT_XI20<12>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.1375
mXI20<12>/XI16/Xs0c<0>/MM8 N_XI20<12>/NET8_XI20<12>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<12>/XI16/Xs0c<0>/MM8_g
+ N_XI20<12>/XI16/XS0C<0>/NET38_XI20<12>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=1.2455
mXI20<12>/XI16/Xs0c<0>/MM1
+ N_XI20<12>/XI16/XS0C<0>/BIT_XI20<12>/XI16/Xs0c<0>/MM1_d
+ N_XI20<12>/XI16/XS0C<0>/BITN_XI20<12>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=1.0835
mXI20<12>/XI16/Xs0c<0>/MM0
+ N_XI20<12>/XI16/XS0C<0>/BITN_XI20<12>/XI16/Xs0c<0>/MM0_d
+ N_XI20<12>/XI16/XS0C<0>/BIT_XI20<12>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=1.0295
mXI20<12>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<12>/NET20_XI20<12>/XI15/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=0.9485
mXI20<11>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=1.1375
mXI20<11>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=1.0835
mXI20<12>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<12>/NET20_XI20<12>/XI15/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=0.9485
mXI20<11>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=1.1375
mXI20<11>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=1.0835
mXI20<12>/XI15/Xs0c<7>/MM12
+ N_XI20<12>/XI15/XS0C<7>/BITN_XI20<12>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<12>/XI15/Xs0c<7>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=0.9485
mXI20<12>/XI15/Xs0c<7>/MM10
+ N_XI20<12>/XI15/XS0C<7>/BIT_XI20<12>/XI15/Xs0c<7>/MM10_d
+ N_XI20<12>/XI15/XS0C<7>/BITN_XI20<12>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=1.1375
mXI20<12>/XI15/Xs0c<7>/MM7
+ N_XI20<12>/XI15/XS0C<7>/NET38_XI20<12>/XI15/Xs0c<7>/MM7_d
+ N_XI20<12>/XI15/XS0C<7>/BITN_XI20<12>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=1.2455
mXI20<12>/XI15/Xs0c<7>/MM9
+ N_XI20<12>/XI15/XS0C<7>/BITN_XI20<12>/XI15/Xs0c<7>/MM9_d
+ N_XI20<12>/XI15/XS0C<7>/BIT_XI20<12>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.9485
mXI20<12>/XI15/Xs0c<7>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<12>/XI15/Xs0c<7>/MM11_g
+ N_XI20<12>/XI15/XS0C<7>/BIT_XI20<12>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.1375
mXI20<12>/XI15/Xs0c<7>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<12>/XI15/Xs0c<7>/MM8_g
+ N_XI20<12>/XI15/XS0C<7>/NET38_XI20<12>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=1.2455
mXI20<12>/XI15/Xs0c<7>/MM1
+ N_XI20<12>/XI15/XS0C<7>/BIT_XI20<12>/XI15/Xs0c<7>/MM1_d
+ N_XI20<12>/XI15/XS0C<7>/BITN_XI20<12>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=1.0835
mXI20<12>/XI15/Xs0c<7>/MM0
+ N_XI20<12>/XI15/XS0C<7>/BITN_XI20<12>/XI15/Xs0c<7>/MM0_d
+ N_XI20<12>/XI15/XS0C<7>/BIT_XI20<12>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=1.0295
mXI20<12>/XI15/Xs0c<6>/MM12
+ N_XI20<12>/XI15/XS0C<6>/BITN_XI20<12>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<12>/XI15/Xs0c<6>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=0.9485
mXI20<12>/XI15/Xs0c<6>/MM10
+ N_XI20<12>/XI15/XS0C<6>/BIT_XI20<12>/XI15/Xs0c<6>/MM10_d
+ N_XI20<12>/XI15/XS0C<6>/BITN_XI20<12>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=1.1375
mXI20<12>/XI15/Xs0c<6>/MM7
+ N_XI20<12>/XI15/XS0C<6>/NET38_XI20<12>/XI15/Xs0c<6>/MM7_d
+ N_XI20<12>/XI15/XS0C<6>/BITN_XI20<12>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=1.2455
mXI20<12>/XI15/Xs0c<6>/MM9
+ N_XI20<12>/XI15/XS0C<6>/BITN_XI20<12>/XI15/Xs0c<6>/MM9_d
+ N_XI20<12>/XI15/XS0C<6>/BIT_XI20<12>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.9485
mXI20<12>/XI15/Xs0c<6>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<12>/XI15/Xs0c<6>/MM11_g
+ N_XI20<12>/XI15/XS0C<6>/BIT_XI20<12>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.1375
mXI20<12>/XI15/Xs0c<6>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<12>/XI15/Xs0c<6>/MM8_g
+ N_XI20<12>/XI15/XS0C<6>/NET38_XI20<12>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=1.2455
mXI20<12>/XI15/Xs0c<6>/MM1
+ N_XI20<12>/XI15/XS0C<6>/BIT_XI20<12>/XI15/Xs0c<6>/MM1_d
+ N_XI20<12>/XI15/XS0C<6>/BITN_XI20<12>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=1.0835
mXI20<12>/XI15/Xs0c<6>/MM0
+ N_XI20<12>/XI15/XS0C<6>/BITN_XI20<12>/XI15/Xs0c<6>/MM0_d
+ N_XI20<12>/XI15/XS0C<6>/BIT_XI20<12>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=1.0295
mXI20<12>/XI15/Xs0c<5>/MM12
+ N_XI20<12>/XI15/XS0C<5>/BITN_XI20<12>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<12>/XI15/Xs0c<5>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=0.9485
mXI20<12>/XI15/Xs0c<5>/MM10
+ N_XI20<12>/XI15/XS0C<5>/BIT_XI20<12>/XI15/Xs0c<5>/MM10_d
+ N_XI20<12>/XI15/XS0C<5>/BITN_XI20<12>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=1.1375
mXI20<12>/XI15/Xs0c<5>/MM7
+ N_XI20<12>/XI15/XS0C<5>/NET38_XI20<12>/XI15/Xs0c<5>/MM7_d
+ N_XI20<12>/XI15/XS0C<5>/BITN_XI20<12>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=1.2455
mXI20<12>/XI15/Xs0c<5>/MM9
+ N_XI20<12>/XI15/XS0C<5>/BITN_XI20<12>/XI15/Xs0c<5>/MM9_d
+ N_XI20<12>/XI15/XS0C<5>/BIT_XI20<12>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.9485
mXI20<12>/XI15/Xs0c<5>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<12>/XI15/Xs0c<5>/MM11_g
+ N_XI20<12>/XI15/XS0C<5>/BIT_XI20<12>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.1375
mXI20<12>/XI15/Xs0c<5>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<12>/XI15/Xs0c<5>/MM8_g
+ N_XI20<12>/XI15/XS0C<5>/NET38_XI20<12>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=1.2455
mXI20<12>/XI15/Xs0c<5>/MM1
+ N_XI20<12>/XI15/XS0C<5>/BIT_XI20<12>/XI15/Xs0c<5>/MM1_d
+ N_XI20<12>/XI15/XS0C<5>/BITN_XI20<12>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=1.0835
mXI20<12>/XI15/Xs0c<5>/MM0
+ N_XI20<12>/XI15/XS0C<5>/BITN_XI20<12>/XI15/Xs0c<5>/MM0_d
+ N_XI20<12>/XI15/XS0C<5>/BIT_XI20<12>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=1.0295
mXI20<12>/XI15/Xs0c<4>/MM12
+ N_XI20<12>/XI15/XS0C<4>/BITN_XI20<12>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<12>/XI15/Xs0c<4>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=0.9485
mXI20<12>/XI15/Xs0c<4>/MM10
+ N_XI20<12>/XI15/XS0C<4>/BIT_XI20<12>/XI15/Xs0c<4>/MM10_d
+ N_XI20<12>/XI15/XS0C<4>/BITN_XI20<12>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=1.1375
mXI20<12>/XI15/Xs0c<4>/MM7
+ N_XI20<12>/XI15/XS0C<4>/NET38_XI20<12>/XI15/Xs0c<4>/MM7_d
+ N_XI20<12>/XI15/XS0C<4>/BITN_XI20<12>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=1.2455
mXI20<12>/XI15/Xs0c<4>/MM9
+ N_XI20<12>/XI15/XS0C<4>/BITN_XI20<12>/XI15/Xs0c<4>/MM9_d
+ N_XI20<12>/XI15/XS0C<4>/BIT_XI20<12>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.9485
mXI20<12>/XI15/Xs0c<4>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<12>/XI15/Xs0c<4>/MM11_g
+ N_XI20<12>/XI15/XS0C<4>/BIT_XI20<12>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.1375
mXI20<12>/XI15/Xs0c<4>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<12>/XI15/Xs0c<4>/MM8_g
+ N_XI20<12>/XI15/XS0C<4>/NET38_XI20<12>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=1.2455
mXI20<12>/XI15/Xs0c<4>/MM1
+ N_XI20<12>/XI15/XS0C<4>/BIT_XI20<12>/XI15/Xs0c<4>/MM1_d
+ N_XI20<12>/XI15/XS0C<4>/BITN_XI20<12>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=1.0835
mXI20<12>/XI15/Xs0c<4>/MM0
+ N_XI20<12>/XI15/XS0C<4>/BITN_XI20<12>/XI15/Xs0c<4>/MM0_d
+ N_XI20<12>/XI15/XS0C<4>/BIT_XI20<12>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=1.0295
mXI20<12>/XI15/Xs0c<3>/MM12
+ N_XI20<12>/XI15/XS0C<3>/BITN_XI20<12>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<12>/XI15/Xs0c<3>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=0.9485
mXI20<12>/XI15/Xs0c<3>/MM10
+ N_XI20<12>/XI15/XS0C<3>/BIT_XI20<12>/XI15/Xs0c<3>/MM10_d
+ N_XI20<12>/XI15/XS0C<3>/BITN_XI20<12>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=1.1375
mXI20<12>/XI15/Xs0c<3>/MM7
+ N_XI20<12>/XI15/XS0C<3>/NET38_XI20<12>/XI15/Xs0c<3>/MM7_d
+ N_XI20<12>/XI15/XS0C<3>/BITN_XI20<12>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=1.2455
mXI20<12>/XI15/Xs0c<3>/MM9
+ N_XI20<12>/XI15/XS0C<3>/BITN_XI20<12>/XI15/Xs0c<3>/MM9_d
+ N_XI20<12>/XI15/XS0C<3>/BIT_XI20<12>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.9485
mXI20<12>/XI15/Xs0c<3>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<12>/XI15/Xs0c<3>/MM11_g
+ N_XI20<12>/XI15/XS0C<3>/BIT_XI20<12>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.1375
mXI20<12>/XI15/Xs0c<3>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<12>/XI15/Xs0c<3>/MM8_g
+ N_XI20<12>/XI15/XS0C<3>/NET38_XI20<12>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=1.2455
mXI20<12>/XI15/Xs0c<3>/MM1
+ N_XI20<12>/XI15/XS0C<3>/BIT_XI20<12>/XI15/Xs0c<3>/MM1_d
+ N_XI20<12>/XI15/XS0C<3>/BITN_XI20<12>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=1.0835
mXI20<12>/XI15/Xs0c<3>/MM0
+ N_XI20<12>/XI15/XS0C<3>/BITN_XI20<12>/XI15/Xs0c<3>/MM0_d
+ N_XI20<12>/XI15/XS0C<3>/BIT_XI20<12>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=1.0295
mXI20<12>/XI15/Xs0c<2>/MM12
+ N_XI20<12>/XI15/XS0C<2>/BITN_XI20<12>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<12>/XI15/Xs0c<2>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=0.9485
mXI20<12>/XI15/Xs0c<2>/MM10
+ N_XI20<12>/XI15/XS0C<2>/BIT_XI20<12>/XI15/Xs0c<2>/MM10_d
+ N_XI20<12>/XI15/XS0C<2>/BITN_XI20<12>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=1.1375
mXI20<12>/XI15/Xs0c<2>/MM7
+ N_XI20<12>/XI15/XS0C<2>/NET38_XI20<12>/XI15/Xs0c<2>/MM7_d
+ N_XI20<12>/XI15/XS0C<2>/BITN_XI20<12>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=1.2455
mXI20<12>/XI15/Xs0c<2>/MM9
+ N_XI20<12>/XI15/XS0C<2>/BITN_XI20<12>/XI15/Xs0c<2>/MM9_d
+ N_XI20<12>/XI15/XS0C<2>/BIT_XI20<12>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.9485
mXI20<12>/XI15/Xs0c<2>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<12>/XI15/Xs0c<2>/MM11_g
+ N_XI20<12>/XI15/XS0C<2>/BIT_XI20<12>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.1375
mXI20<12>/XI15/Xs0c<2>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<12>/XI15/Xs0c<2>/MM8_g
+ N_XI20<12>/XI15/XS0C<2>/NET38_XI20<12>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=1.2455
mXI20<12>/XI15/Xs0c<2>/MM1
+ N_XI20<12>/XI15/XS0C<2>/BIT_XI20<12>/XI15/Xs0c<2>/MM1_d
+ N_XI20<12>/XI15/XS0C<2>/BITN_XI20<12>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=1.0835
mXI20<12>/XI15/Xs0c<2>/MM0
+ N_XI20<12>/XI15/XS0C<2>/BITN_XI20<12>/XI15/Xs0c<2>/MM0_d
+ N_XI20<12>/XI15/XS0C<2>/BIT_XI20<12>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=1.0295
mXI20<12>/XI15/Xs0c<1>/MM12
+ N_XI20<12>/XI15/XS0C<1>/BITN_XI20<12>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<12>/XI15/Xs0c<1>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=0.9485
mXI20<12>/XI15/Xs0c<1>/MM10
+ N_XI20<12>/XI15/XS0C<1>/BIT_XI20<12>/XI15/Xs0c<1>/MM10_d
+ N_XI20<12>/XI15/XS0C<1>/BITN_XI20<12>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=1.1375
mXI20<12>/XI15/Xs0c<1>/MM7
+ N_XI20<12>/XI15/XS0C<1>/NET38_XI20<12>/XI15/Xs0c<1>/MM7_d
+ N_XI20<12>/XI15/XS0C<1>/BITN_XI20<12>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=1.2455
mXI20<12>/XI15/Xs0c<1>/MM9
+ N_XI20<12>/XI15/XS0C<1>/BITN_XI20<12>/XI15/Xs0c<1>/MM9_d
+ N_XI20<12>/XI15/XS0C<1>/BIT_XI20<12>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.9485
mXI20<12>/XI15/Xs0c<1>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<12>/XI15/Xs0c<1>/MM11_g
+ N_XI20<12>/XI15/XS0C<1>/BIT_XI20<12>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.1375
mXI20<12>/XI15/Xs0c<1>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<12>/XI15/Xs0c<1>/MM8_g
+ N_XI20<12>/XI15/XS0C<1>/NET38_XI20<12>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=1.2455
mXI20<12>/XI15/Xs0c<1>/MM1
+ N_XI20<12>/XI15/XS0C<1>/BIT_XI20<12>/XI15/Xs0c<1>/MM1_d
+ N_XI20<12>/XI15/XS0C<1>/BITN_XI20<12>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=1.0835
mXI20<12>/XI15/Xs0c<1>/MM0
+ N_XI20<12>/XI15/XS0C<1>/BITN_XI20<12>/XI15/Xs0c<1>/MM0_d
+ N_XI20<12>/XI15/XS0C<1>/BIT_XI20<12>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=1.0295
mXI20<12>/XI15/Xs0c<0>/MM12
+ N_XI20<12>/XI15/XS0C<0>/BITN_XI20<12>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<12>/XI15/Xs0c<0>/MM12_g
+ N_XI20<12>/NET20_XI20<12>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=0.9485
mXI20<12>/XI15/Xs0c<0>/MM10
+ N_XI20<12>/XI15/XS0C<0>/BIT_XI20<12>/XI15/Xs0c<0>/MM10_d
+ N_XI20<12>/XI15/XS0C<0>/BITN_XI20<12>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=1.1375
mXI20<12>/XI15/Xs0c<0>/MM7
+ N_XI20<12>/XI15/XS0C<0>/NET38_XI20<12>/XI15/Xs0c<0>/MM7_d
+ N_XI20<12>/XI15/XS0C<0>/BITN_XI20<12>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=1.2455
mXI20<12>/XI15/Xs0c<0>/MM9
+ N_XI20<12>/XI15/XS0C<0>/BITN_XI20<12>/XI15/Xs0c<0>/MM9_d
+ N_XI20<12>/XI15/XS0C<0>/BIT_XI20<12>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.9485
mXI20<12>/XI15/Xs0c<0>/MM11 N_XI20<12>/NET12_XI20<12>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<12>/XI15/Xs0c<0>/MM11_g
+ N_XI20<12>/XI15/XS0C<0>/BIT_XI20<12>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.1375
mXI20<12>/XI15/Xs0c<0>/MM8 N_XI20<12>/NET11_XI20<12>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<12>/XI15/Xs0c<0>/MM8_g
+ N_XI20<12>/XI15/XS0C<0>/NET38_XI20<12>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=1.2455
mXI20<12>/XI15/Xs0c<0>/MM1
+ N_XI20<12>/XI15/XS0C<0>/BIT_XI20<12>/XI15/Xs0c<0>/MM1_d
+ N_XI20<12>/XI15/XS0C<0>/BITN_XI20<12>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=1.0835
mXI20<12>/XI15/Xs0c<0>/MM0
+ N_XI20<12>/XI15/XS0C<0>/BITN_XI20<12>/XI15/Xs0c<0>/MM0_d
+ N_XI20<12>/XI15/XS0C<0>/BIT_XI20<12>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=1.0295
mXI20<12>/XI14/XI22/MM15 VSS! N_XI20<12>/NET8_XI20<12>/XI14/XI22/MM15_g
+ N_XI20<12>/XI14/XI22/RBLN_XI20<12>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=1.2455
mXI20<12>/XI14/XI22/MM2 N_XI20<12>/XI14/XI22/NET066_XI20<12>/XI14/XI22/MM2_d
+ N_XI20<12>/XI14/XI22/RBLN_XI20<12>/XI14/XI22/MM2_g
+ N_XI20<12>/NET8_XI20<12>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=12.591 $Y=1.0295
mXI20<12>/XI14/XI22/MM4 VDD! N_XI20<12>/XI14/XI22/RBLN_XI20<12>/XI14/XI22/MM4_g
+ N_XI20<12>/XI14/XI22/NET066_XI20<12>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=1.0295
mXI20<12>/XI14/XI22/MM17 VDD! N_XI20<12>/NET8_XI20<12>/XI14/XI22/MM17_g
+ N_XI20<12>/XI14/XI22/RBLN_XI20<12>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=1.0295
mXI20<12>/XI14/XI22/MM18 VDD! N_XI20<12>/XI14/PRECHN_XI20<12>/XI14/XI22/MM18_g
+ N_XI20<12>/NET8_XI20<12>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.861 $Y=1.0565
mXI20<12>/XI14/XI21/MM15 VSS! N_XI20<12>/NET11_XI20<12>/XI14/XI21/MM15_g
+ N_XI20<12>/XI14/XI21/RBLN_XI20<12>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=1.2455
mXI20<12>/XI14/XI21/MM2 N_XI20<12>/XI14/XI21/NET066_XI20<12>/XI14/XI21/MM2_d
+ N_XI20<12>/XI14/XI21/RBLN_XI20<12>/XI14/XI21/MM2_g
+ N_XI20<12>/NET11_XI20<12>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.177 $Y=1.0295
mXI20<12>/XI14/XI21/MM4 VDD! N_XI20<12>/XI14/XI21/RBLN_XI20<12>/XI14/XI21/MM4_g
+ N_XI20<12>/XI14/XI21/NET066_XI20<12>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=1.0295
mXI20<12>/XI14/XI21/MM17 VDD! N_XI20<12>/NET11_XI20<12>/XI14/XI21/MM17_g
+ N_XI20<12>/XI14/XI21/RBLN_XI20<12>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=1.0295
mXI20<12>/XI14/XI21/MM18 VDD! N_XI20<12>/XI14/PRECHN_XI20<12>/XI14/XI21/MM18_g
+ N_XI20<12>/NET11_XI20<12>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=1.0565
mXI20<13>/XI14/XI20/MM3 VSS! N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI20/MM3_g
+ N_XI20<13>/NET9_XI20<13>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.267 $Y=0.6245
mXI20<13>/XI14/XI20/MM5 VSS! N_XI20<13>/XI14/DNN_XI20<13>/XI14/XI20/MM5_g
+ N_XI20<13>/NET9_XI20<13>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.321 $Y=0.6245
mXI20<13>/XI14/XI20/MM12 VSS! N_XI20<13>/XI14/D_XI20<13>/XI14/XI20/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=0.6245
mXI20<13>/XI14/XI20/MM11 VSS! N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI20/MM11_g
+ N_XI20<13>/NET10_XI20<13>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=0.6245
mXI20<13>/XI14/XI18/MM0 N_DATA_OUT<13>_XI20<13>/XI14/XI18/MM0_d
+ N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=0.5975
mXI20<13>/XI14/XI18/MM6 N_XI20<13>/XI14/XI18/LS_XI20<13>/XI14/XI18/MM6_d
+ N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=0.6245
mXI20<13>/XI14/XI18/MM8 N_XI20<13>/XI14/XI18/PD3_XI20<13>/XI14/XI18/MM8_d
+ N_XI20<13>/XI14/XI18/LS_XI20<13>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=0.6245
mXI20<13>/XI14/XI18/MM9 N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM9_d
+ N_XI20<13>/XI14/XI18/CLKB_XI20<13>/XI14/XI18/MM9_g
+ N_XI20<13>/XI14/XI18/PD3_XI20<13>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=0.6245
mXI20<13>/XI14/XI18/MM4 N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM4_d
+ N_XI20<13>/XI14/XI18/CLKN_XI20<13>/XI14/XI18/MM4_g
+ N_XI20<13>/XI14/XI18/PD1_XI20<13>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=0.6245
mXI20<13>/XI14/XI18/MM5 N_XI20<13>/XI14/XI18/PD1_XI20<13>/XI14/XI18/MM5_d
+ N_XI20<13>/NET8_XI20<13>/XI14/XI18/MM5_g
+ N_XI20<13>/XI14/XI18/PD0_XI20<13>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=0.6245
mXI20<13>/XI14/XI18/MM12 N_XI20<13>/XI14/XI18/PD0_XI20<13>/XI14/XI18/MM12_d
+ N_XI20<13>/NET11_XI20<13>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=0.6245
mXI20<13>/XI14/XI18/MM23 N_XI20<13>/XI14/XI18/CLKB_XI20<13>/XI14/XI18/MM23_d
+ N_XI20<13>/XI14/XI18/CLKN_XI20<13>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=0.6245
mXI20<13>/XI14/XI18/MM20 N_XI20<13>/XI14/XI18/CLKN_XI20<13>/XI14/XI18/MM20_d
+ N_CLK_XI20<13>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=0.6245
mXI20<13>/XI14/XI20/MM16 N_XI20<13>/XI14/PRECHN_XI20<13>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<13>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=0.6245
mXI20<13>/XI14/XI20/MM0 N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI20/MM0_d
+ N_WE_XI20<13>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=0.6245
mXI20<13>/XI14/XI20/MM6 N_XI20<13>/XI14/DNN_XI20<13>/XI14/XI20/MM6_d
+ N_XI20<13>/XI14/D_XI20<13>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=0.6245
mXI20<13>/XI14/XI20/MM14 N_XI20<13>/XI14/D_XI20<13>/XI14/XI20/MM14_d
+ N_DATA_IN<13>_XI20<13>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=0.6245
mXI20<13>/XI14/XI19/MM11 VSS! N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI19/MM11_g
+ N_XI20<13>/NET20_XI20<13>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=0.6245
mXI20<13>/XI14/XI19/MM12 VSS! N_XI20<13>/XI14/D_XI20<13>/XI14/XI19/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=0.6245
mXI20<13>/XI14/XI19/MM5 VSS! N_XI20<13>/XI14/DNN_XI20<13>/XI14/XI19/MM5_g
+ N_XI20<13>/NET12_XI20<13>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.859 $Y=0.6245
mXI20<13>/XI14/XI19/MM3 VSS! N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI19/MM3_g
+ N_XI20<13>/NET12_XI20<13>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.913 $Y=0.6245
mXI20<13>/XI14/XI20/MM2 N_XI20<13>/XI14/XI20/NET066_XI20<13>/XI14/XI20/MM2_d
+ N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI20/MM2_g
+ N_XI20<13>/NET9_XI20<13>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.267 $Y=0.7865
mXI20<13>/XI14/XI20/MM4 VDD! N_XI20<13>/XI14/DNN_XI20<13>/XI14/XI20/MM4_g
+ N_XI20<13>/XI14/XI20/NET066_XI20<13>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=0.7865
mXI20<13>/XI14/XI20/MM8 VDD! N_XI20<13>/XI14/D_XI20<13>/XI14/XI20/MM8_g
+ N_XI20<13>/XI14/XI20/NET065_XI20<13>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=0.7865
mXI20<13>/XI14/XI20/MM9 N_XI20<13>/XI14/XI20/NET065_XI20<13>/XI14/XI20/MM9_d
+ N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI20/MM9_g
+ N_XI20<13>/NET10_XI20<13>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=0.7865
mXI20<13>/XI14/XI18/MM2 N_DATA_OUT<13>_XI20<13>/XI14/XI18/MM2_d
+ N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=0.7865
mXI20<13>/XI14/XI18/MM7 N_XI20<13>/XI14/XI18/LS_XI20<13>/XI14/XI18/MM7_d
+ N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=0.8135
mXI20<13>/XI14/XI18/MM11 N_XI20<13>/XI14/XI18/PD2_XI20<13>/XI14/XI18/MM11_d
+ N_XI20<13>/XI14/XI18/LS_XI20<13>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=0.8135
mXI20<13>/XI14/XI18/MM10 N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM10_d
+ N_XI20<13>/XI14/XI18/CLKN_XI20<13>/XI14/XI18/MM10_g
+ N_XI20<13>/XI14/XI18/PD2_XI20<13>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=0.8135
mXI20<13>/XI14/XI18/MM1 N_XI20<13>/XI14/XI18/LH_XI20<13>/XI14/XI18/MM1_d
+ N_XI20<13>/XI14/XI18/CLKB_XI20<13>/XI14/XI18/MM1_g
+ N_XI20<13>/XI14/XI18/PU1_XI20<13>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=0.7865
mXI20<13>/XI14/XI18/MM3 N_XI20<13>/XI14/XI18/PU1_XI20<13>/XI14/XI18/MM3_d
+ N_XI20<13>/NET8_XI20<13>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=0.7865
mXI20<13>/XI14/XI18/MM13 N_XI20<13>/XI14/XI18/PU1_XI20<13>/XI14/XI18/MM13_d
+ N_XI20<13>/NET11_XI20<13>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=0.7865
mXI20<13>/XI14/XI18/MM22 N_XI20<13>/XI14/XI18/CLKB_XI20<13>/XI14/XI18/MM22_d
+ N_XI20<13>/XI14/XI18/CLKN_XI20<13>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=0.7865
mXI20<13>/XI14/XI18/MM21 N_XI20<13>/XI14/XI18/CLKN_XI20<13>/XI14/XI18/MM21_d
+ N_CLK_XI20<13>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=0.7865
mXI20<13>/XI14/XI20/MM17 N_XI20<13>/XI14/PRECHN_XI20<13>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<13>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=0.8405
mXI20<13>/XI14/XI20/MM1 N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI20/MM1_d
+ N_WE_XI20<13>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=0.8405
mXI20<13>/XI14/XI20/MM7 N_XI20<13>/XI14/DNN_XI20<13>/XI14/XI20/MM7_d
+ N_XI20<13>/XI14/D_XI20<13>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=0.8405
mXI20<13>/XI14/XI20/MM15 N_XI20<13>/XI14/D_XI20<13>/XI14/XI20/MM15_d
+ N_DATA_IN<13>_XI20<13>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=0.8405
mXI20<13>/XI14/XI19/MM9 N_XI20<13>/XI14/XI19/NET065_XI20<13>/XI14/XI19/MM9_d
+ N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI19/MM9_g
+ N_XI20<13>/NET20_XI20<13>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=0.7865
mXI20<13>/XI14/XI19/MM8 VDD! N_XI20<13>/XI14/D_XI20<13>/XI14/XI19/MM8_g
+ N_XI20<13>/XI14/XI19/NET065_XI20<13>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=0.7865
mXI20<13>/XI14/XI19/MM4 VDD! N_XI20<13>/XI14/DNN_XI20<13>/XI14/XI19/MM4_g
+ N_XI20<13>/XI14/XI19/NET066_XI20<13>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=0.7865
mXI20<13>/XI14/XI19/MM2 N_XI20<13>/XI14/XI19/NET066_XI20<13>/XI14/XI19/MM2_d
+ N_XI20<13>/XI14/WEN_XI20<13>/XI14/XI19/MM2_g
+ N_XI20<13>/NET12_XI20<13>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=0.7865
mXI20<13>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<13>/NET10_XI20<13>/XI16/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=0.9215
mXI20<10>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=0.7325
mXI20<10>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=0.7865
mXI20<13>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<13>/NET10_XI20<13>/XI16/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=0.9215
mXI20<10>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=0.7325
mXI20<10>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=0.7865
mXI20<13>/XI16/Xs0c<7>/MM12
+ N_XI20<13>/XI16/XS0C<7>/BITN_XI20<13>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<13>/XI16/Xs0c<7>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=0.9215
mXI20<13>/XI16/Xs0c<7>/MM10
+ N_XI20<13>/XI16/XS0C<7>/BIT_XI20<13>/XI16/Xs0c<7>/MM10_d
+ N_XI20<13>/XI16/XS0C<7>/BITN_XI20<13>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=0.7325
mXI20<13>/XI16/Xs0c<7>/MM7
+ N_XI20<13>/XI16/XS0C<7>/NET38_XI20<13>/XI16/Xs0c<7>/MM7_d
+ N_XI20<13>/XI16/XS0C<7>/BITN_XI20<13>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=0.6245
mXI20<13>/XI16/Xs0c<7>/MM9
+ N_XI20<13>/XI16/XS0C<7>/BITN_XI20<13>/XI16/Xs0c<7>/MM9_d
+ N_XI20<13>/XI16/XS0C<7>/BIT_XI20<13>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.9215
mXI20<13>/XI16/Xs0c<7>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<13>/XI16/Xs0c<7>/MM11_g
+ N_XI20<13>/XI16/XS0C<7>/BIT_XI20<13>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.7325
mXI20<13>/XI16/Xs0c<7>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<13>/XI16/Xs0c<7>/MM8_g
+ N_XI20<13>/XI16/XS0C<7>/NET38_XI20<13>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.6245
mXI20<13>/XI16/Xs0c<7>/MM1
+ N_XI20<13>/XI16/XS0C<7>/BIT_XI20<13>/XI16/Xs0c<7>/MM1_d
+ N_XI20<13>/XI16/XS0C<7>/BITN_XI20<13>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=0.7865
mXI20<13>/XI16/Xs0c<7>/MM0
+ N_XI20<13>/XI16/XS0C<7>/BITN_XI20<13>/XI16/Xs0c<7>/MM0_d
+ N_XI20<13>/XI16/XS0C<7>/BIT_XI20<13>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=0.8405
mXI20<13>/XI16/Xs0c<6>/MM12
+ N_XI20<13>/XI16/XS0C<6>/BITN_XI20<13>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<13>/XI16/Xs0c<6>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=0.9215
mXI20<13>/XI16/Xs0c<6>/MM10
+ N_XI20<13>/XI16/XS0C<6>/BIT_XI20<13>/XI16/Xs0c<6>/MM10_d
+ N_XI20<13>/XI16/XS0C<6>/BITN_XI20<13>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=0.7325
mXI20<13>/XI16/Xs0c<6>/MM7
+ N_XI20<13>/XI16/XS0C<6>/NET38_XI20<13>/XI16/Xs0c<6>/MM7_d
+ N_XI20<13>/XI16/XS0C<6>/BITN_XI20<13>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=0.6245
mXI20<13>/XI16/Xs0c<6>/MM9
+ N_XI20<13>/XI16/XS0C<6>/BITN_XI20<13>/XI16/Xs0c<6>/MM9_d
+ N_XI20<13>/XI16/XS0C<6>/BIT_XI20<13>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.9215
mXI20<13>/XI16/Xs0c<6>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<13>/XI16/Xs0c<6>/MM11_g
+ N_XI20<13>/XI16/XS0C<6>/BIT_XI20<13>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.7325
mXI20<13>/XI16/Xs0c<6>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<13>/XI16/Xs0c<6>/MM8_g
+ N_XI20<13>/XI16/XS0C<6>/NET38_XI20<13>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.6245
mXI20<13>/XI16/Xs0c<6>/MM1
+ N_XI20<13>/XI16/XS0C<6>/BIT_XI20<13>/XI16/Xs0c<6>/MM1_d
+ N_XI20<13>/XI16/XS0C<6>/BITN_XI20<13>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=0.7865
mXI20<13>/XI16/Xs0c<6>/MM0
+ N_XI20<13>/XI16/XS0C<6>/BITN_XI20<13>/XI16/Xs0c<6>/MM0_d
+ N_XI20<13>/XI16/XS0C<6>/BIT_XI20<13>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=0.8405
mXI20<13>/XI16/Xs0c<5>/MM12
+ N_XI20<13>/XI16/XS0C<5>/BITN_XI20<13>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<13>/XI16/Xs0c<5>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=0.9215
mXI20<13>/XI16/Xs0c<5>/MM10
+ N_XI20<13>/XI16/XS0C<5>/BIT_XI20<13>/XI16/Xs0c<5>/MM10_d
+ N_XI20<13>/XI16/XS0C<5>/BITN_XI20<13>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=0.7325
mXI20<13>/XI16/Xs0c<5>/MM7
+ N_XI20<13>/XI16/XS0C<5>/NET38_XI20<13>/XI16/Xs0c<5>/MM7_d
+ N_XI20<13>/XI16/XS0C<5>/BITN_XI20<13>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=0.6245
mXI20<13>/XI16/Xs0c<5>/MM9
+ N_XI20<13>/XI16/XS0C<5>/BITN_XI20<13>/XI16/Xs0c<5>/MM9_d
+ N_XI20<13>/XI16/XS0C<5>/BIT_XI20<13>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.9215
mXI20<13>/XI16/Xs0c<5>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<13>/XI16/Xs0c<5>/MM11_g
+ N_XI20<13>/XI16/XS0C<5>/BIT_XI20<13>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.7325
mXI20<13>/XI16/Xs0c<5>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<13>/XI16/Xs0c<5>/MM8_g
+ N_XI20<13>/XI16/XS0C<5>/NET38_XI20<13>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.6245
mXI20<13>/XI16/Xs0c<5>/MM1
+ N_XI20<13>/XI16/XS0C<5>/BIT_XI20<13>/XI16/Xs0c<5>/MM1_d
+ N_XI20<13>/XI16/XS0C<5>/BITN_XI20<13>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=0.7865
mXI20<13>/XI16/Xs0c<5>/MM0
+ N_XI20<13>/XI16/XS0C<5>/BITN_XI20<13>/XI16/Xs0c<5>/MM0_d
+ N_XI20<13>/XI16/XS0C<5>/BIT_XI20<13>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=0.8405
mXI20<13>/XI16/Xs0c<4>/MM12
+ N_XI20<13>/XI16/XS0C<4>/BITN_XI20<13>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<13>/XI16/Xs0c<4>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=0.9215
mXI20<13>/XI16/Xs0c<4>/MM10
+ N_XI20<13>/XI16/XS0C<4>/BIT_XI20<13>/XI16/Xs0c<4>/MM10_d
+ N_XI20<13>/XI16/XS0C<4>/BITN_XI20<13>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=0.7325
mXI20<13>/XI16/Xs0c<4>/MM7
+ N_XI20<13>/XI16/XS0C<4>/NET38_XI20<13>/XI16/Xs0c<4>/MM7_d
+ N_XI20<13>/XI16/XS0C<4>/BITN_XI20<13>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=0.6245
mXI20<13>/XI16/Xs0c<4>/MM9
+ N_XI20<13>/XI16/XS0C<4>/BITN_XI20<13>/XI16/Xs0c<4>/MM9_d
+ N_XI20<13>/XI16/XS0C<4>/BIT_XI20<13>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.9215
mXI20<13>/XI16/Xs0c<4>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<13>/XI16/Xs0c<4>/MM11_g
+ N_XI20<13>/XI16/XS0C<4>/BIT_XI20<13>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.7325
mXI20<13>/XI16/Xs0c<4>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<13>/XI16/Xs0c<4>/MM8_g
+ N_XI20<13>/XI16/XS0C<4>/NET38_XI20<13>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.6245
mXI20<13>/XI16/Xs0c<4>/MM1
+ N_XI20<13>/XI16/XS0C<4>/BIT_XI20<13>/XI16/Xs0c<4>/MM1_d
+ N_XI20<13>/XI16/XS0C<4>/BITN_XI20<13>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=0.7865
mXI20<13>/XI16/Xs0c<4>/MM0
+ N_XI20<13>/XI16/XS0C<4>/BITN_XI20<13>/XI16/Xs0c<4>/MM0_d
+ N_XI20<13>/XI16/XS0C<4>/BIT_XI20<13>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=0.8405
mXI20<13>/XI16/Xs0c<3>/MM12
+ N_XI20<13>/XI16/XS0C<3>/BITN_XI20<13>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<13>/XI16/Xs0c<3>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=0.9215
mXI20<13>/XI16/Xs0c<3>/MM10
+ N_XI20<13>/XI16/XS0C<3>/BIT_XI20<13>/XI16/Xs0c<3>/MM10_d
+ N_XI20<13>/XI16/XS0C<3>/BITN_XI20<13>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=0.7325
mXI20<13>/XI16/Xs0c<3>/MM7
+ N_XI20<13>/XI16/XS0C<3>/NET38_XI20<13>/XI16/Xs0c<3>/MM7_d
+ N_XI20<13>/XI16/XS0C<3>/BITN_XI20<13>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=0.6245
mXI20<13>/XI16/Xs0c<3>/MM9
+ N_XI20<13>/XI16/XS0C<3>/BITN_XI20<13>/XI16/Xs0c<3>/MM9_d
+ N_XI20<13>/XI16/XS0C<3>/BIT_XI20<13>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.9215
mXI20<13>/XI16/Xs0c<3>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<13>/XI16/Xs0c<3>/MM11_g
+ N_XI20<13>/XI16/XS0C<3>/BIT_XI20<13>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.7325
mXI20<13>/XI16/Xs0c<3>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<13>/XI16/Xs0c<3>/MM8_g
+ N_XI20<13>/XI16/XS0C<3>/NET38_XI20<13>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.6245
mXI20<13>/XI16/Xs0c<3>/MM1
+ N_XI20<13>/XI16/XS0C<3>/BIT_XI20<13>/XI16/Xs0c<3>/MM1_d
+ N_XI20<13>/XI16/XS0C<3>/BITN_XI20<13>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=0.7865
mXI20<13>/XI16/Xs0c<3>/MM0
+ N_XI20<13>/XI16/XS0C<3>/BITN_XI20<13>/XI16/Xs0c<3>/MM0_d
+ N_XI20<13>/XI16/XS0C<3>/BIT_XI20<13>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=0.8405
mXI20<13>/XI16/Xs0c<2>/MM12
+ N_XI20<13>/XI16/XS0C<2>/BITN_XI20<13>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<13>/XI16/Xs0c<2>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=0.9215
mXI20<13>/XI16/Xs0c<2>/MM10
+ N_XI20<13>/XI16/XS0C<2>/BIT_XI20<13>/XI16/Xs0c<2>/MM10_d
+ N_XI20<13>/XI16/XS0C<2>/BITN_XI20<13>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=0.7325
mXI20<13>/XI16/Xs0c<2>/MM7
+ N_XI20<13>/XI16/XS0C<2>/NET38_XI20<13>/XI16/Xs0c<2>/MM7_d
+ N_XI20<13>/XI16/XS0C<2>/BITN_XI20<13>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=0.6245
mXI20<13>/XI16/Xs0c<2>/MM9
+ N_XI20<13>/XI16/XS0C<2>/BITN_XI20<13>/XI16/Xs0c<2>/MM9_d
+ N_XI20<13>/XI16/XS0C<2>/BIT_XI20<13>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.9215
mXI20<13>/XI16/Xs0c<2>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<13>/XI16/Xs0c<2>/MM11_g
+ N_XI20<13>/XI16/XS0C<2>/BIT_XI20<13>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.7325
mXI20<13>/XI16/Xs0c<2>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<13>/XI16/Xs0c<2>/MM8_g
+ N_XI20<13>/XI16/XS0C<2>/NET38_XI20<13>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.6245
mXI20<13>/XI16/Xs0c<2>/MM1
+ N_XI20<13>/XI16/XS0C<2>/BIT_XI20<13>/XI16/Xs0c<2>/MM1_d
+ N_XI20<13>/XI16/XS0C<2>/BITN_XI20<13>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=0.7865
mXI20<13>/XI16/Xs0c<2>/MM0
+ N_XI20<13>/XI16/XS0C<2>/BITN_XI20<13>/XI16/Xs0c<2>/MM0_d
+ N_XI20<13>/XI16/XS0C<2>/BIT_XI20<13>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=0.8405
mXI20<13>/XI16/Xs0c<1>/MM12
+ N_XI20<13>/XI16/XS0C<1>/BITN_XI20<13>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<13>/XI16/Xs0c<1>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=0.9215
mXI20<13>/XI16/Xs0c<1>/MM10
+ N_XI20<13>/XI16/XS0C<1>/BIT_XI20<13>/XI16/Xs0c<1>/MM10_d
+ N_XI20<13>/XI16/XS0C<1>/BITN_XI20<13>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=0.7325
mXI20<13>/XI16/Xs0c<1>/MM7
+ N_XI20<13>/XI16/XS0C<1>/NET38_XI20<13>/XI16/Xs0c<1>/MM7_d
+ N_XI20<13>/XI16/XS0C<1>/BITN_XI20<13>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=0.6245
mXI20<13>/XI16/Xs0c<1>/MM9
+ N_XI20<13>/XI16/XS0C<1>/BITN_XI20<13>/XI16/Xs0c<1>/MM9_d
+ N_XI20<13>/XI16/XS0C<1>/BIT_XI20<13>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.9215
mXI20<13>/XI16/Xs0c<1>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<13>/XI16/Xs0c<1>/MM11_g
+ N_XI20<13>/XI16/XS0C<1>/BIT_XI20<13>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.7325
mXI20<13>/XI16/Xs0c<1>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<13>/XI16/Xs0c<1>/MM8_g
+ N_XI20<13>/XI16/XS0C<1>/NET38_XI20<13>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.6245
mXI20<13>/XI16/Xs0c<1>/MM1
+ N_XI20<13>/XI16/XS0C<1>/BIT_XI20<13>/XI16/Xs0c<1>/MM1_d
+ N_XI20<13>/XI16/XS0C<1>/BITN_XI20<13>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=0.7865
mXI20<13>/XI16/Xs0c<1>/MM0
+ N_XI20<13>/XI16/XS0C<1>/BITN_XI20<13>/XI16/Xs0c<1>/MM0_d
+ N_XI20<13>/XI16/XS0C<1>/BIT_XI20<13>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=0.8405
mXI20<13>/XI16/Xs0c<0>/MM12
+ N_XI20<13>/XI16/XS0C<0>/BITN_XI20<13>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<13>/XI16/Xs0c<0>/MM12_g
+ N_XI20<13>/NET10_XI20<13>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=0.9215
mXI20<13>/XI16/Xs0c<0>/MM10
+ N_XI20<13>/XI16/XS0C<0>/BIT_XI20<13>/XI16/Xs0c<0>/MM10_d
+ N_XI20<13>/XI16/XS0C<0>/BITN_XI20<13>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=0.7325
mXI20<13>/XI16/Xs0c<0>/MM7
+ N_XI20<13>/XI16/XS0C<0>/NET38_XI20<13>/XI16/Xs0c<0>/MM7_d
+ N_XI20<13>/XI16/XS0C<0>/BITN_XI20<13>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=0.6245
mXI20<13>/XI16/Xs0c<0>/MM9
+ N_XI20<13>/XI16/XS0C<0>/BITN_XI20<13>/XI16/Xs0c<0>/MM9_d
+ N_XI20<13>/XI16/XS0C<0>/BIT_XI20<13>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.9215
mXI20<13>/XI16/Xs0c<0>/MM11 N_XI20<13>/NET9_XI20<13>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<13>/XI16/Xs0c<0>/MM11_g
+ N_XI20<13>/XI16/XS0C<0>/BIT_XI20<13>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.7325
mXI20<13>/XI16/Xs0c<0>/MM8 N_XI20<13>/NET8_XI20<13>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<13>/XI16/Xs0c<0>/MM8_g
+ N_XI20<13>/XI16/XS0C<0>/NET38_XI20<13>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.6245
mXI20<13>/XI16/Xs0c<0>/MM1
+ N_XI20<13>/XI16/XS0C<0>/BIT_XI20<13>/XI16/Xs0c<0>/MM1_d
+ N_XI20<13>/XI16/XS0C<0>/BITN_XI20<13>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=0.7865
mXI20<13>/XI16/Xs0c<0>/MM0
+ N_XI20<13>/XI16/XS0C<0>/BITN_XI20<13>/XI16/Xs0c<0>/MM0_d
+ N_XI20<13>/XI16/XS0C<0>/BIT_XI20<13>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=0.8405
mXI20<13>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<13>/NET20_XI20<13>/XI15/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=0.9215
mXI20<10>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=0.7325
mXI20<10>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=0.7865
mXI20<13>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<13>/NET20_XI20<13>/XI15/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=0.9215
mXI20<10>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=0.7325
mXI20<10>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=0.7865
mXI20<13>/XI15/Xs0c<7>/MM12
+ N_XI20<13>/XI15/XS0C<7>/BITN_XI20<13>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<13>/XI15/Xs0c<7>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=0.9215
mXI20<13>/XI15/Xs0c<7>/MM10
+ N_XI20<13>/XI15/XS0C<7>/BIT_XI20<13>/XI15/Xs0c<7>/MM10_d
+ N_XI20<13>/XI15/XS0C<7>/BITN_XI20<13>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=0.7325
mXI20<13>/XI15/Xs0c<7>/MM7
+ N_XI20<13>/XI15/XS0C<7>/NET38_XI20<13>/XI15/Xs0c<7>/MM7_d
+ N_XI20<13>/XI15/XS0C<7>/BITN_XI20<13>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=0.6245
mXI20<13>/XI15/Xs0c<7>/MM9
+ N_XI20<13>/XI15/XS0C<7>/BITN_XI20<13>/XI15/Xs0c<7>/MM9_d
+ N_XI20<13>/XI15/XS0C<7>/BIT_XI20<13>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.9215
mXI20<13>/XI15/Xs0c<7>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<13>/XI15/Xs0c<7>/MM11_g
+ N_XI20<13>/XI15/XS0C<7>/BIT_XI20<13>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.7325
mXI20<13>/XI15/Xs0c<7>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<13>/XI15/Xs0c<7>/MM8_g
+ N_XI20<13>/XI15/XS0C<7>/NET38_XI20<13>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.6245
mXI20<13>/XI15/Xs0c<7>/MM1
+ N_XI20<13>/XI15/XS0C<7>/BIT_XI20<13>/XI15/Xs0c<7>/MM1_d
+ N_XI20<13>/XI15/XS0C<7>/BITN_XI20<13>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=0.7865
mXI20<13>/XI15/Xs0c<7>/MM0
+ N_XI20<13>/XI15/XS0C<7>/BITN_XI20<13>/XI15/Xs0c<7>/MM0_d
+ N_XI20<13>/XI15/XS0C<7>/BIT_XI20<13>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=0.8405
mXI20<13>/XI15/Xs0c<6>/MM12
+ N_XI20<13>/XI15/XS0C<6>/BITN_XI20<13>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<13>/XI15/Xs0c<6>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=0.9215
mXI20<13>/XI15/Xs0c<6>/MM10
+ N_XI20<13>/XI15/XS0C<6>/BIT_XI20<13>/XI15/Xs0c<6>/MM10_d
+ N_XI20<13>/XI15/XS0C<6>/BITN_XI20<13>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=0.7325
mXI20<13>/XI15/Xs0c<6>/MM7
+ N_XI20<13>/XI15/XS0C<6>/NET38_XI20<13>/XI15/Xs0c<6>/MM7_d
+ N_XI20<13>/XI15/XS0C<6>/BITN_XI20<13>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=0.6245
mXI20<13>/XI15/Xs0c<6>/MM9
+ N_XI20<13>/XI15/XS0C<6>/BITN_XI20<13>/XI15/Xs0c<6>/MM9_d
+ N_XI20<13>/XI15/XS0C<6>/BIT_XI20<13>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.9215
mXI20<13>/XI15/Xs0c<6>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<13>/XI15/Xs0c<6>/MM11_g
+ N_XI20<13>/XI15/XS0C<6>/BIT_XI20<13>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.7325
mXI20<13>/XI15/Xs0c<6>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<13>/XI15/Xs0c<6>/MM8_g
+ N_XI20<13>/XI15/XS0C<6>/NET38_XI20<13>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.6245
mXI20<13>/XI15/Xs0c<6>/MM1
+ N_XI20<13>/XI15/XS0C<6>/BIT_XI20<13>/XI15/Xs0c<6>/MM1_d
+ N_XI20<13>/XI15/XS0C<6>/BITN_XI20<13>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=0.7865
mXI20<13>/XI15/Xs0c<6>/MM0
+ N_XI20<13>/XI15/XS0C<6>/BITN_XI20<13>/XI15/Xs0c<6>/MM0_d
+ N_XI20<13>/XI15/XS0C<6>/BIT_XI20<13>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=0.8405
mXI20<13>/XI15/Xs0c<5>/MM12
+ N_XI20<13>/XI15/XS0C<5>/BITN_XI20<13>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<13>/XI15/Xs0c<5>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=0.9215
mXI20<13>/XI15/Xs0c<5>/MM10
+ N_XI20<13>/XI15/XS0C<5>/BIT_XI20<13>/XI15/Xs0c<5>/MM10_d
+ N_XI20<13>/XI15/XS0C<5>/BITN_XI20<13>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=0.7325
mXI20<13>/XI15/Xs0c<5>/MM7
+ N_XI20<13>/XI15/XS0C<5>/NET38_XI20<13>/XI15/Xs0c<5>/MM7_d
+ N_XI20<13>/XI15/XS0C<5>/BITN_XI20<13>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=0.6245
mXI20<13>/XI15/Xs0c<5>/MM9
+ N_XI20<13>/XI15/XS0C<5>/BITN_XI20<13>/XI15/Xs0c<5>/MM9_d
+ N_XI20<13>/XI15/XS0C<5>/BIT_XI20<13>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.9215
mXI20<13>/XI15/Xs0c<5>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<13>/XI15/Xs0c<5>/MM11_g
+ N_XI20<13>/XI15/XS0C<5>/BIT_XI20<13>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.7325
mXI20<13>/XI15/Xs0c<5>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<13>/XI15/Xs0c<5>/MM8_g
+ N_XI20<13>/XI15/XS0C<5>/NET38_XI20<13>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.6245
mXI20<13>/XI15/Xs0c<5>/MM1
+ N_XI20<13>/XI15/XS0C<5>/BIT_XI20<13>/XI15/Xs0c<5>/MM1_d
+ N_XI20<13>/XI15/XS0C<5>/BITN_XI20<13>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=0.7865
mXI20<13>/XI15/Xs0c<5>/MM0
+ N_XI20<13>/XI15/XS0C<5>/BITN_XI20<13>/XI15/Xs0c<5>/MM0_d
+ N_XI20<13>/XI15/XS0C<5>/BIT_XI20<13>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=0.8405
mXI20<13>/XI15/Xs0c<4>/MM12
+ N_XI20<13>/XI15/XS0C<4>/BITN_XI20<13>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<13>/XI15/Xs0c<4>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=0.9215
mXI20<13>/XI15/Xs0c<4>/MM10
+ N_XI20<13>/XI15/XS0C<4>/BIT_XI20<13>/XI15/Xs0c<4>/MM10_d
+ N_XI20<13>/XI15/XS0C<4>/BITN_XI20<13>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=0.7325
mXI20<13>/XI15/Xs0c<4>/MM7
+ N_XI20<13>/XI15/XS0C<4>/NET38_XI20<13>/XI15/Xs0c<4>/MM7_d
+ N_XI20<13>/XI15/XS0C<4>/BITN_XI20<13>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=0.6245
mXI20<13>/XI15/Xs0c<4>/MM9
+ N_XI20<13>/XI15/XS0C<4>/BITN_XI20<13>/XI15/Xs0c<4>/MM9_d
+ N_XI20<13>/XI15/XS0C<4>/BIT_XI20<13>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.9215
mXI20<13>/XI15/Xs0c<4>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<13>/XI15/Xs0c<4>/MM11_g
+ N_XI20<13>/XI15/XS0C<4>/BIT_XI20<13>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.7325
mXI20<13>/XI15/Xs0c<4>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<13>/XI15/Xs0c<4>/MM8_g
+ N_XI20<13>/XI15/XS0C<4>/NET38_XI20<13>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.6245
mXI20<13>/XI15/Xs0c<4>/MM1
+ N_XI20<13>/XI15/XS0C<4>/BIT_XI20<13>/XI15/Xs0c<4>/MM1_d
+ N_XI20<13>/XI15/XS0C<4>/BITN_XI20<13>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=0.7865
mXI20<13>/XI15/Xs0c<4>/MM0
+ N_XI20<13>/XI15/XS0C<4>/BITN_XI20<13>/XI15/Xs0c<4>/MM0_d
+ N_XI20<13>/XI15/XS0C<4>/BIT_XI20<13>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=0.8405
mXI20<13>/XI15/Xs0c<3>/MM12
+ N_XI20<13>/XI15/XS0C<3>/BITN_XI20<13>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<13>/XI15/Xs0c<3>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=0.9215
mXI20<13>/XI15/Xs0c<3>/MM10
+ N_XI20<13>/XI15/XS0C<3>/BIT_XI20<13>/XI15/Xs0c<3>/MM10_d
+ N_XI20<13>/XI15/XS0C<3>/BITN_XI20<13>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=0.7325
mXI20<13>/XI15/Xs0c<3>/MM7
+ N_XI20<13>/XI15/XS0C<3>/NET38_XI20<13>/XI15/Xs0c<3>/MM7_d
+ N_XI20<13>/XI15/XS0C<3>/BITN_XI20<13>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=0.6245
mXI20<13>/XI15/Xs0c<3>/MM9
+ N_XI20<13>/XI15/XS0C<3>/BITN_XI20<13>/XI15/Xs0c<3>/MM9_d
+ N_XI20<13>/XI15/XS0C<3>/BIT_XI20<13>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.9215
mXI20<13>/XI15/Xs0c<3>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<13>/XI15/Xs0c<3>/MM11_g
+ N_XI20<13>/XI15/XS0C<3>/BIT_XI20<13>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.7325
mXI20<13>/XI15/Xs0c<3>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<13>/XI15/Xs0c<3>/MM8_g
+ N_XI20<13>/XI15/XS0C<3>/NET38_XI20<13>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.6245
mXI20<13>/XI15/Xs0c<3>/MM1
+ N_XI20<13>/XI15/XS0C<3>/BIT_XI20<13>/XI15/Xs0c<3>/MM1_d
+ N_XI20<13>/XI15/XS0C<3>/BITN_XI20<13>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=0.7865
mXI20<13>/XI15/Xs0c<3>/MM0
+ N_XI20<13>/XI15/XS0C<3>/BITN_XI20<13>/XI15/Xs0c<3>/MM0_d
+ N_XI20<13>/XI15/XS0C<3>/BIT_XI20<13>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=0.8405
mXI20<13>/XI15/Xs0c<2>/MM12
+ N_XI20<13>/XI15/XS0C<2>/BITN_XI20<13>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<13>/XI15/Xs0c<2>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=0.9215
mXI20<13>/XI15/Xs0c<2>/MM10
+ N_XI20<13>/XI15/XS0C<2>/BIT_XI20<13>/XI15/Xs0c<2>/MM10_d
+ N_XI20<13>/XI15/XS0C<2>/BITN_XI20<13>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=0.7325
mXI20<13>/XI15/Xs0c<2>/MM7
+ N_XI20<13>/XI15/XS0C<2>/NET38_XI20<13>/XI15/Xs0c<2>/MM7_d
+ N_XI20<13>/XI15/XS0C<2>/BITN_XI20<13>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=0.6245
mXI20<13>/XI15/Xs0c<2>/MM9
+ N_XI20<13>/XI15/XS0C<2>/BITN_XI20<13>/XI15/Xs0c<2>/MM9_d
+ N_XI20<13>/XI15/XS0C<2>/BIT_XI20<13>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.9215
mXI20<13>/XI15/Xs0c<2>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<13>/XI15/Xs0c<2>/MM11_g
+ N_XI20<13>/XI15/XS0C<2>/BIT_XI20<13>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.7325
mXI20<13>/XI15/Xs0c<2>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<13>/XI15/Xs0c<2>/MM8_g
+ N_XI20<13>/XI15/XS0C<2>/NET38_XI20<13>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.6245
mXI20<13>/XI15/Xs0c<2>/MM1
+ N_XI20<13>/XI15/XS0C<2>/BIT_XI20<13>/XI15/Xs0c<2>/MM1_d
+ N_XI20<13>/XI15/XS0C<2>/BITN_XI20<13>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=0.7865
mXI20<13>/XI15/Xs0c<2>/MM0
+ N_XI20<13>/XI15/XS0C<2>/BITN_XI20<13>/XI15/Xs0c<2>/MM0_d
+ N_XI20<13>/XI15/XS0C<2>/BIT_XI20<13>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=0.8405
mXI20<13>/XI15/Xs0c<1>/MM12
+ N_XI20<13>/XI15/XS0C<1>/BITN_XI20<13>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<13>/XI15/Xs0c<1>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=0.9215
mXI20<13>/XI15/Xs0c<1>/MM10
+ N_XI20<13>/XI15/XS0C<1>/BIT_XI20<13>/XI15/Xs0c<1>/MM10_d
+ N_XI20<13>/XI15/XS0C<1>/BITN_XI20<13>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=0.7325
mXI20<13>/XI15/Xs0c<1>/MM7
+ N_XI20<13>/XI15/XS0C<1>/NET38_XI20<13>/XI15/Xs0c<1>/MM7_d
+ N_XI20<13>/XI15/XS0C<1>/BITN_XI20<13>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=0.6245
mXI20<13>/XI15/Xs0c<1>/MM9
+ N_XI20<13>/XI15/XS0C<1>/BITN_XI20<13>/XI15/Xs0c<1>/MM9_d
+ N_XI20<13>/XI15/XS0C<1>/BIT_XI20<13>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.9215
mXI20<13>/XI15/Xs0c<1>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<13>/XI15/Xs0c<1>/MM11_g
+ N_XI20<13>/XI15/XS0C<1>/BIT_XI20<13>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.7325
mXI20<13>/XI15/Xs0c<1>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<13>/XI15/Xs0c<1>/MM8_g
+ N_XI20<13>/XI15/XS0C<1>/NET38_XI20<13>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.6245
mXI20<13>/XI15/Xs0c<1>/MM1
+ N_XI20<13>/XI15/XS0C<1>/BIT_XI20<13>/XI15/Xs0c<1>/MM1_d
+ N_XI20<13>/XI15/XS0C<1>/BITN_XI20<13>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=0.7865
mXI20<13>/XI15/Xs0c<1>/MM0
+ N_XI20<13>/XI15/XS0C<1>/BITN_XI20<13>/XI15/Xs0c<1>/MM0_d
+ N_XI20<13>/XI15/XS0C<1>/BIT_XI20<13>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=0.8405
mXI20<13>/XI15/Xs0c<0>/MM12
+ N_XI20<13>/XI15/XS0C<0>/BITN_XI20<13>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<13>/XI15/Xs0c<0>/MM12_g
+ N_XI20<13>/NET20_XI20<13>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=0.9215
mXI20<13>/XI15/Xs0c<0>/MM10
+ N_XI20<13>/XI15/XS0C<0>/BIT_XI20<13>/XI15/Xs0c<0>/MM10_d
+ N_XI20<13>/XI15/XS0C<0>/BITN_XI20<13>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=0.7325
mXI20<13>/XI15/Xs0c<0>/MM7
+ N_XI20<13>/XI15/XS0C<0>/NET38_XI20<13>/XI15/Xs0c<0>/MM7_d
+ N_XI20<13>/XI15/XS0C<0>/BITN_XI20<13>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=0.6245
mXI20<13>/XI15/Xs0c<0>/MM9
+ N_XI20<13>/XI15/XS0C<0>/BITN_XI20<13>/XI15/Xs0c<0>/MM9_d
+ N_XI20<13>/XI15/XS0C<0>/BIT_XI20<13>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.9215
mXI20<13>/XI15/Xs0c<0>/MM11 N_XI20<13>/NET12_XI20<13>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<13>/XI15/Xs0c<0>/MM11_g
+ N_XI20<13>/XI15/XS0C<0>/BIT_XI20<13>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.7325
mXI20<13>/XI15/Xs0c<0>/MM8 N_XI20<13>/NET11_XI20<13>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<13>/XI15/Xs0c<0>/MM8_g
+ N_XI20<13>/XI15/XS0C<0>/NET38_XI20<13>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.6245
mXI20<13>/XI15/Xs0c<0>/MM1
+ N_XI20<13>/XI15/XS0C<0>/BIT_XI20<13>/XI15/Xs0c<0>/MM1_d
+ N_XI20<13>/XI15/XS0C<0>/BITN_XI20<13>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=0.7865
mXI20<13>/XI15/Xs0c<0>/MM0
+ N_XI20<13>/XI15/XS0C<0>/BITN_XI20<13>/XI15/Xs0c<0>/MM0_d
+ N_XI20<13>/XI15/XS0C<0>/BIT_XI20<13>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=0.8405
mXI20<13>/XI14/XI22/MM15 VSS! N_XI20<13>/NET8_XI20<13>/XI14/XI22/MM15_g
+ N_XI20<13>/XI14/XI22/RBLN_XI20<13>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=0.6245
mXI20<13>/XI14/XI22/MM2 N_XI20<13>/XI14/XI22/NET066_XI20<13>/XI14/XI22/MM2_d
+ N_XI20<13>/XI14/XI22/RBLN_XI20<13>/XI14/XI22/MM2_g
+ N_XI20<13>/NET8_XI20<13>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=12.591 $Y=0.8405
mXI20<13>/XI14/XI22/MM4 VDD! N_XI20<13>/XI14/XI22/RBLN_XI20<13>/XI14/XI22/MM4_g
+ N_XI20<13>/XI14/XI22/NET066_XI20<13>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=0.8405
mXI20<13>/XI14/XI22/MM17 VDD! N_XI20<13>/NET8_XI20<13>/XI14/XI22/MM17_g
+ N_XI20<13>/XI14/XI22/RBLN_XI20<13>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=0.8405
mXI20<13>/XI14/XI22/MM18 VDD! N_XI20<13>/XI14/PRECHN_XI20<13>/XI14/XI22/MM18_g
+ N_XI20<13>/NET8_XI20<13>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.861 $Y=0.8135
mXI20<13>/XI14/XI21/MM15 VSS! N_XI20<13>/NET11_XI20<13>/XI14/XI21/MM15_g
+ N_XI20<13>/XI14/XI21/RBLN_XI20<13>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=0.6245
mXI20<13>/XI14/XI21/MM2 N_XI20<13>/XI14/XI21/NET066_XI20<13>/XI14/XI21/MM2_d
+ N_XI20<13>/XI14/XI21/RBLN_XI20<13>/XI14/XI21/MM2_g
+ N_XI20<13>/NET11_XI20<13>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.177 $Y=0.8405
mXI20<13>/XI14/XI21/MM4 VDD! N_XI20<13>/XI14/XI21/RBLN_XI20<13>/XI14/XI21/MM4_g
+ N_XI20<13>/XI14/XI21/NET066_XI20<13>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=0.8405
mXI20<13>/XI14/XI21/MM17 VDD! N_XI20<13>/NET11_XI20<13>/XI14/XI21/MM17_g
+ N_XI20<13>/XI14/XI21/RBLN_XI20<13>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=0.8405
mXI20<13>/XI14/XI21/MM18 VDD! N_XI20<13>/XI14/PRECHN_XI20<13>/XI14/XI21/MM18_g
+ N_XI20<13>/NET11_XI20<13>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=0.8135
mXI20<14>/XI14/XI20/MM3 VSS! N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI20/MM3_g
+ N_XI20<14>/NET9_XI20<14>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.267 $Y=0.4895
mXI20<14>/XI14/XI20/MM5 VSS! N_XI20<14>/XI14/DNN_XI20<14>/XI14/XI20/MM5_g
+ N_XI20<14>/NET9_XI20<14>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.321 $Y=0.4895
mXI20<14>/XI14/XI20/MM12 VSS! N_XI20<14>/XI14/D_XI20<14>/XI14/XI20/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=0.4895
mXI20<14>/XI14/XI20/MM11 VSS! N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI20/MM11_g
+ N_XI20<14>/NET10_XI20<14>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=0.4895
mXI20<14>/XI14/XI18/MM0 N_DATA_OUT<14>_XI20<14>/XI14/XI18/MM0_d
+ N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=0.5165
mXI20<14>/XI14/XI18/MM6 N_XI20<14>/XI14/XI18/LS_XI20<14>/XI14/XI18/MM6_d
+ N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=0.4895
mXI20<14>/XI14/XI18/MM8 N_XI20<14>/XI14/XI18/PD3_XI20<14>/XI14/XI18/MM8_d
+ N_XI20<14>/XI14/XI18/LS_XI20<14>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=0.4895
mXI20<14>/XI14/XI18/MM9 N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM9_d
+ N_XI20<14>/XI14/XI18/CLKB_XI20<14>/XI14/XI18/MM9_g
+ N_XI20<14>/XI14/XI18/PD3_XI20<14>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=0.4895
mXI20<14>/XI14/XI18/MM4 N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM4_d
+ N_XI20<14>/XI14/XI18/CLKN_XI20<14>/XI14/XI18/MM4_g
+ N_XI20<14>/XI14/XI18/PD1_XI20<14>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=0.4895
mXI20<14>/XI14/XI18/MM5 N_XI20<14>/XI14/XI18/PD1_XI20<14>/XI14/XI18/MM5_d
+ N_XI20<14>/NET8_XI20<14>/XI14/XI18/MM5_g
+ N_XI20<14>/XI14/XI18/PD0_XI20<14>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=0.4895
mXI20<14>/XI14/XI18/MM12 N_XI20<14>/XI14/XI18/PD0_XI20<14>/XI14/XI18/MM12_d
+ N_XI20<14>/NET11_XI20<14>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=0.4895
mXI20<14>/XI14/XI18/MM23 N_XI20<14>/XI14/XI18/CLKB_XI20<14>/XI14/XI18/MM23_d
+ N_XI20<14>/XI14/XI18/CLKN_XI20<14>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=0.4895
mXI20<14>/XI14/XI18/MM20 N_XI20<14>/XI14/XI18/CLKN_XI20<14>/XI14/XI18/MM20_d
+ N_CLK_XI20<14>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=0.4895
mXI20<14>/XI14/XI20/MM16 N_XI20<14>/XI14/PRECHN_XI20<14>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<14>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=0.4895
mXI20<14>/XI14/XI20/MM0 N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI20/MM0_d
+ N_WE_XI20<14>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=0.4895
mXI20<14>/XI14/XI20/MM6 N_XI20<14>/XI14/DNN_XI20<14>/XI14/XI20/MM6_d
+ N_XI20<14>/XI14/D_XI20<14>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=0.4895
mXI20<14>/XI14/XI20/MM14 N_XI20<14>/XI14/D_XI20<14>/XI14/XI20/MM14_d
+ N_DATA_IN<14>_XI20<14>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=0.4895
mXI20<14>/XI14/XI19/MM11 VSS! N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI19/MM11_g
+ N_XI20<14>/NET20_XI20<14>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=0.4895
mXI20<14>/XI14/XI19/MM12 VSS! N_XI20<14>/XI14/D_XI20<14>/XI14/XI19/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=0.4895
mXI20<14>/XI14/XI19/MM5 VSS! N_XI20<14>/XI14/DNN_XI20<14>/XI14/XI19/MM5_g
+ N_XI20<14>/NET12_XI20<14>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.859 $Y=0.4895
mXI20<14>/XI14/XI19/MM3 VSS! N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI19/MM3_g
+ N_XI20<14>/NET12_XI20<14>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.913 $Y=0.4895
mXI20<14>/XI14/XI20/MM2 N_XI20<14>/XI14/XI20/NET066_XI20<14>/XI14/XI20/MM2_d
+ N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI20/MM2_g
+ N_XI20<14>/NET9_XI20<14>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.267 $Y=0.3275
mXI20<14>/XI14/XI20/MM4 VDD! N_XI20<14>/XI14/DNN_XI20<14>/XI14/XI20/MM4_g
+ N_XI20<14>/XI14/XI20/NET066_XI20<14>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=0.3275
mXI20<14>/XI14/XI20/MM8 VDD! N_XI20<14>/XI14/D_XI20<14>/XI14/XI20/MM8_g
+ N_XI20<14>/XI14/XI20/NET065_XI20<14>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=0.3275
mXI20<14>/XI14/XI20/MM9 N_XI20<14>/XI14/XI20/NET065_XI20<14>/XI14/XI20/MM9_d
+ N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI20/MM9_g
+ N_XI20<14>/NET10_XI20<14>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=0.3275
mXI20<14>/XI14/XI18/MM2 N_DATA_OUT<14>_XI20<14>/XI14/XI18/MM2_d
+ N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=0.3275
mXI20<14>/XI14/XI18/MM7 N_XI20<14>/XI14/XI18/LS_XI20<14>/XI14/XI18/MM7_d
+ N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=0.3005
mXI20<14>/XI14/XI18/MM11 N_XI20<14>/XI14/XI18/PD2_XI20<14>/XI14/XI18/MM11_d
+ N_XI20<14>/XI14/XI18/LS_XI20<14>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=0.3005
mXI20<14>/XI14/XI18/MM10 N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM10_d
+ N_XI20<14>/XI14/XI18/CLKN_XI20<14>/XI14/XI18/MM10_g
+ N_XI20<14>/XI14/XI18/PD2_XI20<14>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=0.3005
mXI20<14>/XI14/XI18/MM1 N_XI20<14>/XI14/XI18/LH_XI20<14>/XI14/XI18/MM1_d
+ N_XI20<14>/XI14/XI18/CLKB_XI20<14>/XI14/XI18/MM1_g
+ N_XI20<14>/XI14/XI18/PU1_XI20<14>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=0.3275
mXI20<14>/XI14/XI18/MM3 N_XI20<14>/XI14/XI18/PU1_XI20<14>/XI14/XI18/MM3_d
+ N_XI20<14>/NET8_XI20<14>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=0.3275
mXI20<14>/XI14/XI18/MM13 N_XI20<14>/XI14/XI18/PU1_XI20<14>/XI14/XI18/MM13_d
+ N_XI20<14>/NET11_XI20<14>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=0.3275
mXI20<14>/XI14/XI18/MM22 N_XI20<14>/XI14/XI18/CLKB_XI20<14>/XI14/XI18/MM22_d
+ N_XI20<14>/XI14/XI18/CLKN_XI20<14>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=0.3275
mXI20<14>/XI14/XI18/MM21 N_XI20<14>/XI14/XI18/CLKN_XI20<14>/XI14/XI18/MM21_d
+ N_CLK_XI20<14>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=0.3275
mXI20<14>/XI14/XI20/MM17 N_XI20<14>/XI14/PRECHN_XI20<14>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<14>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=0.2735
mXI20<14>/XI14/XI20/MM1 N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI20/MM1_d
+ N_WE_XI20<14>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=0.2735
mXI20<14>/XI14/XI20/MM7 N_XI20<14>/XI14/DNN_XI20<14>/XI14/XI20/MM7_d
+ N_XI20<14>/XI14/D_XI20<14>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=0.2735
mXI20<14>/XI14/XI20/MM15 N_XI20<14>/XI14/D_XI20<14>/XI14/XI20/MM15_d
+ N_DATA_IN<14>_XI20<14>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=0.2735
mXI20<14>/XI14/XI19/MM9 N_XI20<14>/XI14/XI19/NET065_XI20<14>/XI14/XI19/MM9_d
+ N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI19/MM9_g
+ N_XI20<14>/NET20_XI20<14>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=0.3275
mXI20<14>/XI14/XI19/MM8 VDD! N_XI20<14>/XI14/D_XI20<14>/XI14/XI19/MM8_g
+ N_XI20<14>/XI14/XI19/NET065_XI20<14>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=0.3275
mXI20<14>/XI14/XI19/MM4 VDD! N_XI20<14>/XI14/DNN_XI20<14>/XI14/XI19/MM4_g
+ N_XI20<14>/XI14/XI19/NET066_XI20<14>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=0.3275
mXI20<14>/XI14/XI19/MM2 N_XI20<14>/XI14/XI19/NET066_XI20<14>/XI14/XI19/MM2_d
+ N_XI20<14>/XI14/WEN_XI20<14>/XI14/XI19/MM2_g
+ N_XI20<14>/NET12_XI20<14>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=0.3275
mXI20<14>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<14>/NET10_XI20<14>/XI16/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=0.1925
mXI20<9>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=0.3815
mXI20<9>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=0.3275
mXI20<14>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<14>/NET10_XI20<14>/XI16/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=0.1925
mXI20<9>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=0.3815
mXI20<9>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=0.3275
mXI20<14>/XI16/Xs0c<7>/MM12
+ N_XI20<14>/XI16/XS0C<7>/BITN_XI20<14>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<14>/XI16/Xs0c<7>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=0.1925
mXI20<14>/XI16/Xs0c<7>/MM10
+ N_XI20<14>/XI16/XS0C<7>/BIT_XI20<14>/XI16/Xs0c<7>/MM10_d
+ N_XI20<14>/XI16/XS0C<7>/BITN_XI20<14>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=0.3815
mXI20<14>/XI16/Xs0c<7>/MM7
+ N_XI20<14>/XI16/XS0C<7>/NET38_XI20<14>/XI16/Xs0c<7>/MM7_d
+ N_XI20<14>/XI16/XS0C<7>/BITN_XI20<14>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=0.4895
mXI20<14>/XI16/Xs0c<7>/MM9
+ N_XI20<14>/XI16/XS0C<7>/BITN_XI20<14>/XI16/Xs0c<7>/MM9_d
+ N_XI20<14>/XI16/XS0C<7>/BIT_XI20<14>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.1925
mXI20<14>/XI16/Xs0c<7>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<14>/XI16/Xs0c<7>/MM11_g
+ N_XI20<14>/XI16/XS0C<7>/BIT_XI20<14>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.3815
mXI20<14>/XI16/Xs0c<7>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<14>/XI16/Xs0c<7>/MM8_g
+ N_XI20<14>/XI16/XS0C<7>/NET38_XI20<14>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.4895
mXI20<14>/XI16/Xs0c<7>/MM1
+ N_XI20<14>/XI16/XS0C<7>/BIT_XI20<14>/XI16/Xs0c<7>/MM1_d
+ N_XI20<14>/XI16/XS0C<7>/BITN_XI20<14>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=0.3275
mXI20<14>/XI16/Xs0c<7>/MM0
+ N_XI20<14>/XI16/XS0C<7>/BITN_XI20<14>/XI16/Xs0c<7>/MM0_d
+ N_XI20<14>/XI16/XS0C<7>/BIT_XI20<14>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=0.2735
mXI20<14>/XI16/Xs0c<6>/MM12
+ N_XI20<14>/XI16/XS0C<6>/BITN_XI20<14>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<14>/XI16/Xs0c<6>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=0.1925
mXI20<14>/XI16/Xs0c<6>/MM10
+ N_XI20<14>/XI16/XS0C<6>/BIT_XI20<14>/XI16/Xs0c<6>/MM10_d
+ N_XI20<14>/XI16/XS0C<6>/BITN_XI20<14>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=0.3815
mXI20<14>/XI16/Xs0c<6>/MM7
+ N_XI20<14>/XI16/XS0C<6>/NET38_XI20<14>/XI16/Xs0c<6>/MM7_d
+ N_XI20<14>/XI16/XS0C<6>/BITN_XI20<14>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=0.4895
mXI20<14>/XI16/Xs0c<6>/MM9
+ N_XI20<14>/XI16/XS0C<6>/BITN_XI20<14>/XI16/Xs0c<6>/MM9_d
+ N_XI20<14>/XI16/XS0C<6>/BIT_XI20<14>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.1925
mXI20<14>/XI16/Xs0c<6>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<14>/XI16/Xs0c<6>/MM11_g
+ N_XI20<14>/XI16/XS0C<6>/BIT_XI20<14>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.3815
mXI20<14>/XI16/Xs0c<6>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<14>/XI16/Xs0c<6>/MM8_g
+ N_XI20<14>/XI16/XS0C<6>/NET38_XI20<14>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.4895
mXI20<14>/XI16/Xs0c<6>/MM1
+ N_XI20<14>/XI16/XS0C<6>/BIT_XI20<14>/XI16/Xs0c<6>/MM1_d
+ N_XI20<14>/XI16/XS0C<6>/BITN_XI20<14>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=0.3275
mXI20<14>/XI16/Xs0c<6>/MM0
+ N_XI20<14>/XI16/XS0C<6>/BITN_XI20<14>/XI16/Xs0c<6>/MM0_d
+ N_XI20<14>/XI16/XS0C<6>/BIT_XI20<14>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=0.2735
mXI20<14>/XI16/Xs0c<5>/MM12
+ N_XI20<14>/XI16/XS0C<5>/BITN_XI20<14>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<14>/XI16/Xs0c<5>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=0.1925
mXI20<14>/XI16/Xs0c<5>/MM10
+ N_XI20<14>/XI16/XS0C<5>/BIT_XI20<14>/XI16/Xs0c<5>/MM10_d
+ N_XI20<14>/XI16/XS0C<5>/BITN_XI20<14>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=0.3815
mXI20<14>/XI16/Xs0c<5>/MM7
+ N_XI20<14>/XI16/XS0C<5>/NET38_XI20<14>/XI16/Xs0c<5>/MM7_d
+ N_XI20<14>/XI16/XS0C<5>/BITN_XI20<14>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=0.4895
mXI20<14>/XI16/Xs0c<5>/MM9
+ N_XI20<14>/XI16/XS0C<5>/BITN_XI20<14>/XI16/Xs0c<5>/MM9_d
+ N_XI20<14>/XI16/XS0C<5>/BIT_XI20<14>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.1925
mXI20<14>/XI16/Xs0c<5>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<14>/XI16/Xs0c<5>/MM11_g
+ N_XI20<14>/XI16/XS0C<5>/BIT_XI20<14>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.3815
mXI20<14>/XI16/Xs0c<5>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<14>/XI16/Xs0c<5>/MM8_g
+ N_XI20<14>/XI16/XS0C<5>/NET38_XI20<14>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.4895
mXI20<14>/XI16/Xs0c<5>/MM1
+ N_XI20<14>/XI16/XS0C<5>/BIT_XI20<14>/XI16/Xs0c<5>/MM1_d
+ N_XI20<14>/XI16/XS0C<5>/BITN_XI20<14>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=0.3275
mXI20<14>/XI16/Xs0c<5>/MM0
+ N_XI20<14>/XI16/XS0C<5>/BITN_XI20<14>/XI16/Xs0c<5>/MM0_d
+ N_XI20<14>/XI16/XS0C<5>/BIT_XI20<14>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=0.2735
mXI20<14>/XI16/Xs0c<4>/MM12
+ N_XI20<14>/XI16/XS0C<4>/BITN_XI20<14>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<14>/XI16/Xs0c<4>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=0.1925
mXI20<14>/XI16/Xs0c<4>/MM10
+ N_XI20<14>/XI16/XS0C<4>/BIT_XI20<14>/XI16/Xs0c<4>/MM10_d
+ N_XI20<14>/XI16/XS0C<4>/BITN_XI20<14>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=0.3815
mXI20<14>/XI16/Xs0c<4>/MM7
+ N_XI20<14>/XI16/XS0C<4>/NET38_XI20<14>/XI16/Xs0c<4>/MM7_d
+ N_XI20<14>/XI16/XS0C<4>/BITN_XI20<14>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=0.4895
mXI20<14>/XI16/Xs0c<4>/MM9
+ N_XI20<14>/XI16/XS0C<4>/BITN_XI20<14>/XI16/Xs0c<4>/MM9_d
+ N_XI20<14>/XI16/XS0C<4>/BIT_XI20<14>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.1925
mXI20<14>/XI16/Xs0c<4>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<14>/XI16/Xs0c<4>/MM11_g
+ N_XI20<14>/XI16/XS0C<4>/BIT_XI20<14>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.3815
mXI20<14>/XI16/Xs0c<4>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<14>/XI16/Xs0c<4>/MM8_g
+ N_XI20<14>/XI16/XS0C<4>/NET38_XI20<14>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.4895
mXI20<14>/XI16/Xs0c<4>/MM1
+ N_XI20<14>/XI16/XS0C<4>/BIT_XI20<14>/XI16/Xs0c<4>/MM1_d
+ N_XI20<14>/XI16/XS0C<4>/BITN_XI20<14>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=0.3275
mXI20<14>/XI16/Xs0c<4>/MM0
+ N_XI20<14>/XI16/XS0C<4>/BITN_XI20<14>/XI16/Xs0c<4>/MM0_d
+ N_XI20<14>/XI16/XS0C<4>/BIT_XI20<14>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=0.2735
mXI20<14>/XI16/Xs0c<3>/MM12
+ N_XI20<14>/XI16/XS0C<3>/BITN_XI20<14>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<14>/XI16/Xs0c<3>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=0.1925
mXI20<14>/XI16/Xs0c<3>/MM10
+ N_XI20<14>/XI16/XS0C<3>/BIT_XI20<14>/XI16/Xs0c<3>/MM10_d
+ N_XI20<14>/XI16/XS0C<3>/BITN_XI20<14>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=0.3815
mXI20<14>/XI16/Xs0c<3>/MM7
+ N_XI20<14>/XI16/XS0C<3>/NET38_XI20<14>/XI16/Xs0c<3>/MM7_d
+ N_XI20<14>/XI16/XS0C<3>/BITN_XI20<14>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=0.4895
mXI20<14>/XI16/Xs0c<3>/MM9
+ N_XI20<14>/XI16/XS0C<3>/BITN_XI20<14>/XI16/Xs0c<3>/MM9_d
+ N_XI20<14>/XI16/XS0C<3>/BIT_XI20<14>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.1925
mXI20<14>/XI16/Xs0c<3>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<14>/XI16/Xs0c<3>/MM11_g
+ N_XI20<14>/XI16/XS0C<3>/BIT_XI20<14>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.3815
mXI20<14>/XI16/Xs0c<3>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<14>/XI16/Xs0c<3>/MM8_g
+ N_XI20<14>/XI16/XS0C<3>/NET38_XI20<14>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.4895
mXI20<14>/XI16/Xs0c<3>/MM1
+ N_XI20<14>/XI16/XS0C<3>/BIT_XI20<14>/XI16/Xs0c<3>/MM1_d
+ N_XI20<14>/XI16/XS0C<3>/BITN_XI20<14>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=0.3275
mXI20<14>/XI16/Xs0c<3>/MM0
+ N_XI20<14>/XI16/XS0C<3>/BITN_XI20<14>/XI16/Xs0c<3>/MM0_d
+ N_XI20<14>/XI16/XS0C<3>/BIT_XI20<14>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=0.2735
mXI20<14>/XI16/Xs0c<2>/MM12
+ N_XI20<14>/XI16/XS0C<2>/BITN_XI20<14>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<14>/XI16/Xs0c<2>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=0.1925
mXI20<14>/XI16/Xs0c<2>/MM10
+ N_XI20<14>/XI16/XS0C<2>/BIT_XI20<14>/XI16/Xs0c<2>/MM10_d
+ N_XI20<14>/XI16/XS0C<2>/BITN_XI20<14>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=0.3815
mXI20<14>/XI16/Xs0c<2>/MM7
+ N_XI20<14>/XI16/XS0C<2>/NET38_XI20<14>/XI16/Xs0c<2>/MM7_d
+ N_XI20<14>/XI16/XS0C<2>/BITN_XI20<14>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=0.4895
mXI20<14>/XI16/Xs0c<2>/MM9
+ N_XI20<14>/XI16/XS0C<2>/BITN_XI20<14>/XI16/Xs0c<2>/MM9_d
+ N_XI20<14>/XI16/XS0C<2>/BIT_XI20<14>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.1925
mXI20<14>/XI16/Xs0c<2>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<14>/XI16/Xs0c<2>/MM11_g
+ N_XI20<14>/XI16/XS0C<2>/BIT_XI20<14>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.3815
mXI20<14>/XI16/Xs0c<2>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<14>/XI16/Xs0c<2>/MM8_g
+ N_XI20<14>/XI16/XS0C<2>/NET38_XI20<14>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.4895
mXI20<14>/XI16/Xs0c<2>/MM1
+ N_XI20<14>/XI16/XS0C<2>/BIT_XI20<14>/XI16/Xs0c<2>/MM1_d
+ N_XI20<14>/XI16/XS0C<2>/BITN_XI20<14>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=0.3275
mXI20<14>/XI16/Xs0c<2>/MM0
+ N_XI20<14>/XI16/XS0C<2>/BITN_XI20<14>/XI16/Xs0c<2>/MM0_d
+ N_XI20<14>/XI16/XS0C<2>/BIT_XI20<14>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=0.2735
mXI20<14>/XI16/Xs0c<1>/MM12
+ N_XI20<14>/XI16/XS0C<1>/BITN_XI20<14>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<14>/XI16/Xs0c<1>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=0.1925
mXI20<14>/XI16/Xs0c<1>/MM10
+ N_XI20<14>/XI16/XS0C<1>/BIT_XI20<14>/XI16/Xs0c<1>/MM10_d
+ N_XI20<14>/XI16/XS0C<1>/BITN_XI20<14>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=0.3815
mXI20<14>/XI16/Xs0c<1>/MM7
+ N_XI20<14>/XI16/XS0C<1>/NET38_XI20<14>/XI16/Xs0c<1>/MM7_d
+ N_XI20<14>/XI16/XS0C<1>/BITN_XI20<14>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=0.4895
mXI20<14>/XI16/Xs0c<1>/MM9
+ N_XI20<14>/XI16/XS0C<1>/BITN_XI20<14>/XI16/Xs0c<1>/MM9_d
+ N_XI20<14>/XI16/XS0C<1>/BIT_XI20<14>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.1925
mXI20<14>/XI16/Xs0c<1>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<14>/XI16/Xs0c<1>/MM11_g
+ N_XI20<14>/XI16/XS0C<1>/BIT_XI20<14>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.3815
mXI20<14>/XI16/Xs0c<1>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<14>/XI16/Xs0c<1>/MM8_g
+ N_XI20<14>/XI16/XS0C<1>/NET38_XI20<14>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.4895
mXI20<14>/XI16/Xs0c<1>/MM1
+ N_XI20<14>/XI16/XS0C<1>/BIT_XI20<14>/XI16/Xs0c<1>/MM1_d
+ N_XI20<14>/XI16/XS0C<1>/BITN_XI20<14>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=0.3275
mXI20<14>/XI16/Xs0c<1>/MM0
+ N_XI20<14>/XI16/XS0C<1>/BITN_XI20<14>/XI16/Xs0c<1>/MM0_d
+ N_XI20<14>/XI16/XS0C<1>/BIT_XI20<14>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=0.2735
mXI20<14>/XI16/Xs0c<0>/MM12
+ N_XI20<14>/XI16/XS0C<0>/BITN_XI20<14>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<14>/XI16/Xs0c<0>/MM12_g
+ N_XI20<14>/NET10_XI20<14>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=0.1925
mXI20<14>/XI16/Xs0c<0>/MM10
+ N_XI20<14>/XI16/XS0C<0>/BIT_XI20<14>/XI16/Xs0c<0>/MM10_d
+ N_XI20<14>/XI16/XS0C<0>/BITN_XI20<14>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=0.3815
mXI20<14>/XI16/Xs0c<0>/MM7
+ N_XI20<14>/XI16/XS0C<0>/NET38_XI20<14>/XI16/Xs0c<0>/MM7_d
+ N_XI20<14>/XI16/XS0C<0>/BITN_XI20<14>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=0.4895
mXI20<14>/XI16/Xs0c<0>/MM9
+ N_XI20<14>/XI16/XS0C<0>/BITN_XI20<14>/XI16/Xs0c<0>/MM9_d
+ N_XI20<14>/XI16/XS0C<0>/BIT_XI20<14>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.1925
mXI20<14>/XI16/Xs0c<0>/MM11 N_XI20<14>/NET9_XI20<14>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<14>/XI16/Xs0c<0>/MM11_g
+ N_XI20<14>/XI16/XS0C<0>/BIT_XI20<14>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.3815
mXI20<14>/XI16/Xs0c<0>/MM8 N_XI20<14>/NET8_XI20<14>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<14>/XI16/Xs0c<0>/MM8_g
+ N_XI20<14>/XI16/XS0C<0>/NET38_XI20<14>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.4895
mXI20<14>/XI16/Xs0c<0>/MM1
+ N_XI20<14>/XI16/XS0C<0>/BIT_XI20<14>/XI16/Xs0c<0>/MM1_d
+ N_XI20<14>/XI16/XS0C<0>/BITN_XI20<14>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=0.3275
mXI20<14>/XI16/Xs0c<0>/MM0
+ N_XI20<14>/XI16/XS0C<0>/BITN_XI20<14>/XI16/Xs0c<0>/MM0_d
+ N_XI20<14>/XI16/XS0C<0>/BIT_XI20<14>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=0.2735
mXI20<14>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<14>/NET20_XI20<14>/XI15/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=0.1925
mXI20<9>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=0.3815
mXI20<9>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=0.3275
mXI20<14>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<14>/NET20_XI20<14>/XI15/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=0.1925
mXI20<9>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=0.3815
mXI20<9>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=0.3275
mXI20<14>/XI15/Xs0c<7>/MM12
+ N_XI20<14>/XI15/XS0C<7>/BITN_XI20<14>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<14>/XI15/Xs0c<7>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=0.1925
mXI20<14>/XI15/Xs0c<7>/MM10
+ N_XI20<14>/XI15/XS0C<7>/BIT_XI20<14>/XI15/Xs0c<7>/MM10_d
+ N_XI20<14>/XI15/XS0C<7>/BITN_XI20<14>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=0.3815
mXI20<14>/XI15/Xs0c<7>/MM7
+ N_XI20<14>/XI15/XS0C<7>/NET38_XI20<14>/XI15/Xs0c<7>/MM7_d
+ N_XI20<14>/XI15/XS0C<7>/BITN_XI20<14>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=0.4895
mXI20<14>/XI15/Xs0c<7>/MM9
+ N_XI20<14>/XI15/XS0C<7>/BITN_XI20<14>/XI15/Xs0c<7>/MM9_d
+ N_XI20<14>/XI15/XS0C<7>/BIT_XI20<14>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.1925
mXI20<14>/XI15/Xs0c<7>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<14>/XI15/Xs0c<7>/MM11_g
+ N_XI20<14>/XI15/XS0C<7>/BIT_XI20<14>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.3815
mXI20<14>/XI15/Xs0c<7>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<14>/XI15/Xs0c<7>/MM8_g
+ N_XI20<14>/XI15/XS0C<7>/NET38_XI20<14>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.4895
mXI20<14>/XI15/Xs0c<7>/MM1
+ N_XI20<14>/XI15/XS0C<7>/BIT_XI20<14>/XI15/Xs0c<7>/MM1_d
+ N_XI20<14>/XI15/XS0C<7>/BITN_XI20<14>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=0.3275
mXI20<14>/XI15/Xs0c<7>/MM0
+ N_XI20<14>/XI15/XS0C<7>/BITN_XI20<14>/XI15/Xs0c<7>/MM0_d
+ N_XI20<14>/XI15/XS0C<7>/BIT_XI20<14>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=0.2735
mXI20<14>/XI15/Xs0c<6>/MM12
+ N_XI20<14>/XI15/XS0C<6>/BITN_XI20<14>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<14>/XI15/Xs0c<6>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=0.1925
mXI20<14>/XI15/Xs0c<6>/MM10
+ N_XI20<14>/XI15/XS0C<6>/BIT_XI20<14>/XI15/Xs0c<6>/MM10_d
+ N_XI20<14>/XI15/XS0C<6>/BITN_XI20<14>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=0.3815
mXI20<14>/XI15/Xs0c<6>/MM7
+ N_XI20<14>/XI15/XS0C<6>/NET38_XI20<14>/XI15/Xs0c<6>/MM7_d
+ N_XI20<14>/XI15/XS0C<6>/BITN_XI20<14>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=0.4895
mXI20<14>/XI15/Xs0c<6>/MM9
+ N_XI20<14>/XI15/XS0C<6>/BITN_XI20<14>/XI15/Xs0c<6>/MM9_d
+ N_XI20<14>/XI15/XS0C<6>/BIT_XI20<14>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.1925
mXI20<14>/XI15/Xs0c<6>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<14>/XI15/Xs0c<6>/MM11_g
+ N_XI20<14>/XI15/XS0C<6>/BIT_XI20<14>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.3815
mXI20<14>/XI15/Xs0c<6>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<14>/XI15/Xs0c<6>/MM8_g
+ N_XI20<14>/XI15/XS0C<6>/NET38_XI20<14>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.4895
mXI20<14>/XI15/Xs0c<6>/MM1
+ N_XI20<14>/XI15/XS0C<6>/BIT_XI20<14>/XI15/Xs0c<6>/MM1_d
+ N_XI20<14>/XI15/XS0C<6>/BITN_XI20<14>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=0.3275
mXI20<14>/XI15/Xs0c<6>/MM0
+ N_XI20<14>/XI15/XS0C<6>/BITN_XI20<14>/XI15/Xs0c<6>/MM0_d
+ N_XI20<14>/XI15/XS0C<6>/BIT_XI20<14>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=0.2735
mXI20<14>/XI15/Xs0c<5>/MM12
+ N_XI20<14>/XI15/XS0C<5>/BITN_XI20<14>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<14>/XI15/Xs0c<5>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=0.1925
mXI20<14>/XI15/Xs0c<5>/MM10
+ N_XI20<14>/XI15/XS0C<5>/BIT_XI20<14>/XI15/Xs0c<5>/MM10_d
+ N_XI20<14>/XI15/XS0C<5>/BITN_XI20<14>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=0.3815
mXI20<14>/XI15/Xs0c<5>/MM7
+ N_XI20<14>/XI15/XS0C<5>/NET38_XI20<14>/XI15/Xs0c<5>/MM7_d
+ N_XI20<14>/XI15/XS0C<5>/BITN_XI20<14>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=0.4895
mXI20<14>/XI15/Xs0c<5>/MM9
+ N_XI20<14>/XI15/XS0C<5>/BITN_XI20<14>/XI15/Xs0c<5>/MM9_d
+ N_XI20<14>/XI15/XS0C<5>/BIT_XI20<14>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.1925
mXI20<14>/XI15/Xs0c<5>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<14>/XI15/Xs0c<5>/MM11_g
+ N_XI20<14>/XI15/XS0C<5>/BIT_XI20<14>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.3815
mXI20<14>/XI15/Xs0c<5>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<14>/XI15/Xs0c<5>/MM8_g
+ N_XI20<14>/XI15/XS0C<5>/NET38_XI20<14>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.4895
mXI20<14>/XI15/Xs0c<5>/MM1
+ N_XI20<14>/XI15/XS0C<5>/BIT_XI20<14>/XI15/Xs0c<5>/MM1_d
+ N_XI20<14>/XI15/XS0C<5>/BITN_XI20<14>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=0.3275
mXI20<14>/XI15/Xs0c<5>/MM0
+ N_XI20<14>/XI15/XS0C<5>/BITN_XI20<14>/XI15/Xs0c<5>/MM0_d
+ N_XI20<14>/XI15/XS0C<5>/BIT_XI20<14>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=0.2735
mXI20<14>/XI15/Xs0c<4>/MM12
+ N_XI20<14>/XI15/XS0C<4>/BITN_XI20<14>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<14>/XI15/Xs0c<4>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=0.1925
mXI20<14>/XI15/Xs0c<4>/MM10
+ N_XI20<14>/XI15/XS0C<4>/BIT_XI20<14>/XI15/Xs0c<4>/MM10_d
+ N_XI20<14>/XI15/XS0C<4>/BITN_XI20<14>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=0.3815
mXI20<14>/XI15/Xs0c<4>/MM7
+ N_XI20<14>/XI15/XS0C<4>/NET38_XI20<14>/XI15/Xs0c<4>/MM7_d
+ N_XI20<14>/XI15/XS0C<4>/BITN_XI20<14>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=0.4895
mXI20<14>/XI15/Xs0c<4>/MM9
+ N_XI20<14>/XI15/XS0C<4>/BITN_XI20<14>/XI15/Xs0c<4>/MM9_d
+ N_XI20<14>/XI15/XS0C<4>/BIT_XI20<14>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.1925
mXI20<14>/XI15/Xs0c<4>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<14>/XI15/Xs0c<4>/MM11_g
+ N_XI20<14>/XI15/XS0C<4>/BIT_XI20<14>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.3815
mXI20<14>/XI15/Xs0c<4>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<14>/XI15/Xs0c<4>/MM8_g
+ N_XI20<14>/XI15/XS0C<4>/NET38_XI20<14>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.4895
mXI20<14>/XI15/Xs0c<4>/MM1
+ N_XI20<14>/XI15/XS0C<4>/BIT_XI20<14>/XI15/Xs0c<4>/MM1_d
+ N_XI20<14>/XI15/XS0C<4>/BITN_XI20<14>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=0.3275
mXI20<14>/XI15/Xs0c<4>/MM0
+ N_XI20<14>/XI15/XS0C<4>/BITN_XI20<14>/XI15/Xs0c<4>/MM0_d
+ N_XI20<14>/XI15/XS0C<4>/BIT_XI20<14>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=0.2735
mXI20<14>/XI15/Xs0c<3>/MM12
+ N_XI20<14>/XI15/XS0C<3>/BITN_XI20<14>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<14>/XI15/Xs0c<3>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=0.1925
mXI20<14>/XI15/Xs0c<3>/MM10
+ N_XI20<14>/XI15/XS0C<3>/BIT_XI20<14>/XI15/Xs0c<3>/MM10_d
+ N_XI20<14>/XI15/XS0C<3>/BITN_XI20<14>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=0.3815
mXI20<14>/XI15/Xs0c<3>/MM7
+ N_XI20<14>/XI15/XS0C<3>/NET38_XI20<14>/XI15/Xs0c<3>/MM7_d
+ N_XI20<14>/XI15/XS0C<3>/BITN_XI20<14>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=0.4895
mXI20<14>/XI15/Xs0c<3>/MM9
+ N_XI20<14>/XI15/XS0C<3>/BITN_XI20<14>/XI15/Xs0c<3>/MM9_d
+ N_XI20<14>/XI15/XS0C<3>/BIT_XI20<14>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.1925
mXI20<14>/XI15/Xs0c<3>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<14>/XI15/Xs0c<3>/MM11_g
+ N_XI20<14>/XI15/XS0C<3>/BIT_XI20<14>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.3815
mXI20<14>/XI15/Xs0c<3>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<14>/XI15/Xs0c<3>/MM8_g
+ N_XI20<14>/XI15/XS0C<3>/NET38_XI20<14>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.4895
mXI20<14>/XI15/Xs0c<3>/MM1
+ N_XI20<14>/XI15/XS0C<3>/BIT_XI20<14>/XI15/Xs0c<3>/MM1_d
+ N_XI20<14>/XI15/XS0C<3>/BITN_XI20<14>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=0.3275
mXI20<14>/XI15/Xs0c<3>/MM0
+ N_XI20<14>/XI15/XS0C<3>/BITN_XI20<14>/XI15/Xs0c<3>/MM0_d
+ N_XI20<14>/XI15/XS0C<3>/BIT_XI20<14>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=0.2735
mXI20<14>/XI15/Xs0c<2>/MM12
+ N_XI20<14>/XI15/XS0C<2>/BITN_XI20<14>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<14>/XI15/Xs0c<2>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=0.1925
mXI20<14>/XI15/Xs0c<2>/MM10
+ N_XI20<14>/XI15/XS0C<2>/BIT_XI20<14>/XI15/Xs0c<2>/MM10_d
+ N_XI20<14>/XI15/XS0C<2>/BITN_XI20<14>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=0.3815
mXI20<14>/XI15/Xs0c<2>/MM7
+ N_XI20<14>/XI15/XS0C<2>/NET38_XI20<14>/XI15/Xs0c<2>/MM7_d
+ N_XI20<14>/XI15/XS0C<2>/BITN_XI20<14>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=0.4895
mXI20<14>/XI15/Xs0c<2>/MM9
+ N_XI20<14>/XI15/XS0C<2>/BITN_XI20<14>/XI15/Xs0c<2>/MM9_d
+ N_XI20<14>/XI15/XS0C<2>/BIT_XI20<14>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.1925
mXI20<14>/XI15/Xs0c<2>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<14>/XI15/Xs0c<2>/MM11_g
+ N_XI20<14>/XI15/XS0C<2>/BIT_XI20<14>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.3815
mXI20<14>/XI15/Xs0c<2>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<14>/XI15/Xs0c<2>/MM8_g
+ N_XI20<14>/XI15/XS0C<2>/NET38_XI20<14>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.4895
mXI20<14>/XI15/Xs0c<2>/MM1
+ N_XI20<14>/XI15/XS0C<2>/BIT_XI20<14>/XI15/Xs0c<2>/MM1_d
+ N_XI20<14>/XI15/XS0C<2>/BITN_XI20<14>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=0.3275
mXI20<14>/XI15/Xs0c<2>/MM0
+ N_XI20<14>/XI15/XS0C<2>/BITN_XI20<14>/XI15/Xs0c<2>/MM0_d
+ N_XI20<14>/XI15/XS0C<2>/BIT_XI20<14>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=0.2735
mXI20<14>/XI15/Xs0c<1>/MM12
+ N_XI20<14>/XI15/XS0C<1>/BITN_XI20<14>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<14>/XI15/Xs0c<1>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=0.1925
mXI20<14>/XI15/Xs0c<1>/MM10
+ N_XI20<14>/XI15/XS0C<1>/BIT_XI20<14>/XI15/Xs0c<1>/MM10_d
+ N_XI20<14>/XI15/XS0C<1>/BITN_XI20<14>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=0.3815
mXI20<14>/XI15/Xs0c<1>/MM7
+ N_XI20<14>/XI15/XS0C<1>/NET38_XI20<14>/XI15/Xs0c<1>/MM7_d
+ N_XI20<14>/XI15/XS0C<1>/BITN_XI20<14>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=0.4895
mXI20<14>/XI15/Xs0c<1>/MM9
+ N_XI20<14>/XI15/XS0C<1>/BITN_XI20<14>/XI15/Xs0c<1>/MM9_d
+ N_XI20<14>/XI15/XS0C<1>/BIT_XI20<14>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.1925
mXI20<14>/XI15/Xs0c<1>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<14>/XI15/Xs0c<1>/MM11_g
+ N_XI20<14>/XI15/XS0C<1>/BIT_XI20<14>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.3815
mXI20<14>/XI15/Xs0c<1>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<14>/XI15/Xs0c<1>/MM8_g
+ N_XI20<14>/XI15/XS0C<1>/NET38_XI20<14>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.4895
mXI20<14>/XI15/Xs0c<1>/MM1
+ N_XI20<14>/XI15/XS0C<1>/BIT_XI20<14>/XI15/Xs0c<1>/MM1_d
+ N_XI20<14>/XI15/XS0C<1>/BITN_XI20<14>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=0.3275
mXI20<14>/XI15/Xs0c<1>/MM0
+ N_XI20<14>/XI15/XS0C<1>/BITN_XI20<14>/XI15/Xs0c<1>/MM0_d
+ N_XI20<14>/XI15/XS0C<1>/BIT_XI20<14>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=0.2735
mXI20<14>/XI15/Xs0c<0>/MM12
+ N_XI20<14>/XI15/XS0C<0>/BITN_XI20<14>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<14>/XI15/Xs0c<0>/MM12_g
+ N_XI20<14>/NET20_XI20<14>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=0.1925
mXI20<14>/XI15/Xs0c<0>/MM10
+ N_XI20<14>/XI15/XS0C<0>/BIT_XI20<14>/XI15/Xs0c<0>/MM10_d
+ N_XI20<14>/XI15/XS0C<0>/BITN_XI20<14>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=0.3815
mXI20<14>/XI15/Xs0c<0>/MM7
+ N_XI20<14>/XI15/XS0C<0>/NET38_XI20<14>/XI15/Xs0c<0>/MM7_d
+ N_XI20<14>/XI15/XS0C<0>/BITN_XI20<14>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=0.4895
mXI20<14>/XI15/Xs0c<0>/MM9
+ N_XI20<14>/XI15/XS0C<0>/BITN_XI20<14>/XI15/Xs0c<0>/MM9_d
+ N_XI20<14>/XI15/XS0C<0>/BIT_XI20<14>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.1925
mXI20<14>/XI15/Xs0c<0>/MM11 N_XI20<14>/NET12_XI20<14>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<14>/XI15/Xs0c<0>/MM11_g
+ N_XI20<14>/XI15/XS0C<0>/BIT_XI20<14>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.3815
mXI20<14>/XI15/Xs0c<0>/MM8 N_XI20<14>/NET11_XI20<14>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<14>/XI15/Xs0c<0>/MM8_g
+ N_XI20<14>/XI15/XS0C<0>/NET38_XI20<14>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.4895
mXI20<14>/XI15/Xs0c<0>/MM1
+ N_XI20<14>/XI15/XS0C<0>/BIT_XI20<14>/XI15/Xs0c<0>/MM1_d
+ N_XI20<14>/XI15/XS0C<0>/BITN_XI20<14>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=0.3275
mXI20<14>/XI15/Xs0c<0>/MM0
+ N_XI20<14>/XI15/XS0C<0>/BITN_XI20<14>/XI15/Xs0c<0>/MM0_d
+ N_XI20<14>/XI15/XS0C<0>/BIT_XI20<14>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=0.2735
mXI20<14>/XI14/XI22/MM15 VSS! N_XI20<14>/NET8_XI20<14>/XI14/XI22/MM15_g
+ N_XI20<14>/XI14/XI22/RBLN_XI20<14>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=0.4895
mXI20<14>/XI14/XI22/MM2 N_XI20<14>/XI14/XI22/NET066_XI20<14>/XI14/XI22/MM2_d
+ N_XI20<14>/XI14/XI22/RBLN_XI20<14>/XI14/XI22/MM2_g
+ N_XI20<14>/NET8_XI20<14>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=12.591 $Y=0.2735
mXI20<14>/XI14/XI22/MM4 VDD! N_XI20<14>/XI14/XI22/RBLN_XI20<14>/XI14/XI22/MM4_g
+ N_XI20<14>/XI14/XI22/NET066_XI20<14>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=0.2735
mXI20<14>/XI14/XI22/MM17 VDD! N_XI20<14>/NET8_XI20<14>/XI14/XI22/MM17_g
+ N_XI20<14>/XI14/XI22/RBLN_XI20<14>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=0.2735
mXI20<14>/XI14/XI22/MM18 VDD! N_XI20<14>/XI14/PRECHN_XI20<14>/XI14/XI22/MM18_g
+ N_XI20<14>/NET8_XI20<14>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.861 $Y=0.3005
mXI20<14>/XI14/XI21/MM15 VSS! N_XI20<14>/NET11_XI20<14>/XI14/XI21/MM15_g
+ N_XI20<14>/XI14/XI21/RBLN_XI20<14>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=0.4895
mXI20<14>/XI14/XI21/MM2 N_XI20<14>/XI14/XI21/NET066_XI20<14>/XI14/XI21/MM2_d
+ N_XI20<14>/XI14/XI21/RBLN_XI20<14>/XI14/XI21/MM2_g
+ N_XI20<14>/NET11_XI20<14>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.177 $Y=0.2735
mXI20<14>/XI14/XI21/MM4 VDD! N_XI20<14>/XI14/XI21/RBLN_XI20<14>/XI14/XI21/MM4_g
+ N_XI20<14>/XI14/XI21/NET066_XI20<14>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=0.2735
mXI20<14>/XI14/XI21/MM17 VDD! N_XI20<14>/NET11_XI20<14>/XI14/XI21/MM17_g
+ N_XI20<14>/XI14/XI21/RBLN_XI20<14>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=0.2735
mXI20<14>/XI14/XI21/MM18 VDD! N_XI20<14>/XI14/PRECHN_XI20<14>/XI14/XI21/MM18_g
+ N_XI20<14>/NET11_XI20<14>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=0.3005
mXI20<15>/XI14/XI20/MM3 VSS! N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI20/MM3_g
+ N_XI20<15>/NET9_XI20<15>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.267 $Y=-0.1315
mXI20<15>/XI14/XI20/MM5 VSS! N_XI20<15>/XI14/DNN_XI20<15>/XI14/XI20/MM5_g
+ N_XI20<15>/NET9_XI20<15>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.321 $Y=-0.1315
mXI20<15>/XI14/XI20/MM12 VSS! N_XI20<15>/XI14/D_XI20<15>/XI14/XI20/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=-0.1315
mXI20<15>/XI14/XI20/MM11 VSS! N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI20/MM11_g
+ N_XI20<15>/NET10_XI20<15>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=-0.1315
mXI20<15>/XI14/XI18/MM0 N_DATA_OUT<15>_XI20<15>/XI14/XI18/MM0_d
+ N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=-0.1585
mXI20<15>/XI14/XI18/MM6 N_XI20<15>/XI14/XI18/LS_XI20<15>/XI14/XI18/MM6_d
+ N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=-0.1315
mXI20<15>/XI14/XI18/MM8 N_XI20<15>/XI14/XI18/PD3_XI20<15>/XI14/XI18/MM8_d
+ N_XI20<15>/XI14/XI18/LS_XI20<15>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=-0.1315
mXI20<15>/XI14/XI18/MM9 N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM9_d
+ N_XI20<15>/XI14/XI18/CLKB_XI20<15>/XI14/XI18/MM9_g
+ N_XI20<15>/XI14/XI18/PD3_XI20<15>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=-0.1315
mXI20<15>/XI14/XI18/MM4 N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM4_d
+ N_XI20<15>/XI14/XI18/CLKN_XI20<15>/XI14/XI18/MM4_g
+ N_XI20<15>/XI14/XI18/PD1_XI20<15>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=-0.1315
mXI20<15>/XI14/XI18/MM5 N_XI20<15>/XI14/XI18/PD1_XI20<15>/XI14/XI18/MM5_d
+ N_XI20<15>/NET8_XI20<15>/XI14/XI18/MM5_g
+ N_XI20<15>/XI14/XI18/PD0_XI20<15>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=-0.1315
mXI20<15>/XI14/XI18/MM12 N_XI20<15>/XI14/XI18/PD0_XI20<15>/XI14/XI18/MM12_d
+ N_XI20<15>/NET11_XI20<15>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=-0.1315
mXI20<15>/XI14/XI18/MM23 N_XI20<15>/XI14/XI18/CLKB_XI20<15>/XI14/XI18/MM23_d
+ N_XI20<15>/XI14/XI18/CLKN_XI20<15>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=-0.1315
mXI20<15>/XI14/XI18/MM20 N_XI20<15>/XI14/XI18/CLKN_XI20<15>/XI14/XI18/MM20_d
+ N_CLK_XI20<15>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=-0.1315
mXI20<15>/XI14/XI20/MM16 N_XI20<15>/XI14/PRECHN_XI20<15>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<15>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=-0.1315
mXI20<15>/XI14/XI20/MM0 N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI20/MM0_d
+ N_WE_XI20<15>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=-0.1315
mXI20<15>/XI14/XI20/MM6 N_XI20<15>/XI14/DNN_XI20<15>/XI14/XI20/MM6_d
+ N_XI20<15>/XI14/D_XI20<15>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=-0.1315
mXI20<15>/XI14/XI20/MM14 N_XI20<15>/XI14/D_XI20<15>/XI14/XI20/MM14_d
+ N_DATA_IN<15>_XI20<15>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=-0.1315
mXI20<15>/XI14/XI19/MM11 VSS! N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI19/MM11_g
+ N_XI20<15>/NET20_XI20<15>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=-0.1315
mXI20<15>/XI14/XI19/MM12 VSS! N_XI20<15>/XI14/D_XI20<15>/XI14/XI19/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=-0.1315
mXI20<15>/XI14/XI19/MM5 VSS! N_XI20<15>/XI14/DNN_XI20<15>/XI14/XI19/MM5_g
+ N_XI20<15>/NET12_XI20<15>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.859 $Y=-0.1315
mXI20<15>/XI14/XI19/MM3 VSS! N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI19/MM3_g
+ N_XI20<15>/NET12_XI20<15>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.913 $Y=-0.1315
mXI20<15>/XI14/XI20/MM2 N_XI20<15>/XI14/XI20/NET066_XI20<15>/XI14/XI20/MM2_d
+ N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI20/MM2_g
+ N_XI20<15>/NET9_XI20<15>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.267 $Y=0.0305
mXI20<15>/XI14/XI20/MM4 VDD! N_XI20<15>/XI14/DNN_XI20<15>/XI14/XI20/MM4_g
+ N_XI20<15>/XI14/XI20/NET066_XI20<15>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=0.0305
mXI20<15>/XI14/XI20/MM8 VDD! N_XI20<15>/XI14/D_XI20<15>/XI14/XI20/MM8_g
+ N_XI20<15>/XI14/XI20/NET065_XI20<15>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=0.0305
mXI20<15>/XI14/XI20/MM9 N_XI20<15>/XI14/XI20/NET065_XI20<15>/XI14/XI20/MM9_d
+ N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI20/MM9_g
+ N_XI20<15>/NET10_XI20<15>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=0.0305
mXI20<15>/XI14/XI18/MM2 N_DATA_OUT<15>_XI20<15>/XI14/XI18/MM2_d
+ N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=0.0305
mXI20<15>/XI14/XI18/MM7 N_XI20<15>/XI14/XI18/LS_XI20<15>/XI14/XI18/MM7_d
+ N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=0.0575
mXI20<15>/XI14/XI18/MM11 N_XI20<15>/XI14/XI18/PD2_XI20<15>/XI14/XI18/MM11_d
+ N_XI20<15>/XI14/XI18/LS_XI20<15>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=0.0575
mXI20<15>/XI14/XI18/MM10 N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM10_d
+ N_XI20<15>/XI14/XI18/CLKN_XI20<15>/XI14/XI18/MM10_g
+ N_XI20<15>/XI14/XI18/PD2_XI20<15>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=0.0575
mXI20<15>/XI14/XI18/MM1 N_XI20<15>/XI14/XI18/LH_XI20<15>/XI14/XI18/MM1_d
+ N_XI20<15>/XI14/XI18/CLKB_XI20<15>/XI14/XI18/MM1_g
+ N_XI20<15>/XI14/XI18/PU1_XI20<15>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=0.0305
mXI20<15>/XI14/XI18/MM3 N_XI20<15>/XI14/XI18/PU1_XI20<15>/XI14/XI18/MM3_d
+ N_XI20<15>/NET8_XI20<15>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=0.0305
mXI20<15>/XI14/XI18/MM13 N_XI20<15>/XI14/XI18/PU1_XI20<15>/XI14/XI18/MM13_d
+ N_XI20<15>/NET11_XI20<15>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.509 $Y=0.0305
mXI20<15>/XI14/XI18/MM22 N_XI20<15>/XI14/XI18/CLKB_XI20<15>/XI14/XI18/MM22_d
+ N_XI20<15>/XI14/XI18/CLKN_XI20<15>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=0.0305
mXI20<15>/XI14/XI18/MM21 N_XI20<15>/XI14/XI18/CLKN_XI20<15>/XI14/XI18/MM21_d
+ N_CLK_XI20<15>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=0.0305
mXI20<15>/XI14/XI20/MM17 N_XI20<15>/XI14/PRECHN_XI20<15>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<15>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=0.0845
mXI20<15>/XI14/XI20/MM1 N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI20/MM1_d
+ N_WE_XI20<15>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=0.0845
mXI20<15>/XI14/XI20/MM7 N_XI20<15>/XI14/DNN_XI20<15>/XI14/XI20/MM7_d
+ N_XI20<15>/XI14/D_XI20<15>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.535 $Y=0.0845
mXI20<15>/XI14/XI20/MM15 N_XI20<15>/XI14/D_XI20<15>/XI14/XI20/MM15_d
+ N_DATA_IN<15>_XI20<15>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=0.0845
mXI20<15>/XI14/XI19/MM9 N_XI20<15>/XI14/XI19/NET065_XI20<15>/XI14/XI19/MM9_d
+ N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI19/MM9_g
+ N_XI20<15>/NET20_XI20<15>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=0.0305
mXI20<15>/XI14/XI19/MM8 VDD! N_XI20<15>/XI14/D_XI20<15>/XI14/XI19/MM8_g
+ N_XI20<15>/XI14/XI19/NET065_XI20<15>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=0.0305
mXI20<15>/XI14/XI19/MM4 VDD! N_XI20<15>/XI14/DNN_XI20<15>/XI14/XI19/MM4_g
+ N_XI20<15>/XI14/XI19/NET066_XI20<15>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=0.0305
mXI20<15>/XI14/XI19/MM2 N_XI20<15>/XI14/XI19/NET066_XI20<15>/XI14/XI19/MM2_d
+ N_XI20<15>/XI14/WEN_XI20<15>/XI14/XI19/MM2_g
+ N_XI20<15>/NET12_XI20<15>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=0.0305
mXI20<15>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<15>/NET10_XI20<15>/XI16/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=0.1655
mXI20<8>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=-0.0235
mXI20<8>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=0.0305
mXI20<15>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<15>/NET10_XI20<15>/XI16/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=0.1655
mXI20<8>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=-0.0235
mXI20<8>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=0.0305
mXI20<15>/XI16/Xs0c<7>/MM12
+ N_XI20<15>/XI16/XS0C<7>/BITN_XI20<15>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<15>/XI16/Xs0c<7>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=0.1655
mXI20<15>/XI16/Xs0c<7>/MM10
+ N_XI20<15>/XI16/XS0C<7>/BIT_XI20<15>/XI16/Xs0c<7>/MM10_d
+ N_XI20<15>/XI16/XS0C<7>/BITN_XI20<15>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=-0.0235
mXI20<15>/XI16/Xs0c<7>/MM7
+ N_XI20<15>/XI16/XS0C<7>/NET38_XI20<15>/XI16/Xs0c<7>/MM7_d
+ N_XI20<15>/XI16/XS0C<7>/BITN_XI20<15>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=-0.1315
mXI20<15>/XI16/Xs0c<7>/MM9
+ N_XI20<15>/XI16/XS0C<7>/BITN_XI20<15>/XI16/Xs0c<7>/MM9_d
+ N_XI20<15>/XI16/XS0C<7>/BIT_XI20<15>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=0.1655
mXI20<15>/XI16/Xs0c<7>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<15>/XI16/Xs0c<7>/MM11_g
+ N_XI20<15>/XI16/XS0C<7>/BIT_XI20<15>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=-0.0235
mXI20<15>/XI16/Xs0c<7>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<15>/XI16/Xs0c<7>/MM8_g
+ N_XI20<15>/XI16/XS0C<7>/NET38_XI20<15>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=-0.1315
mXI20<15>/XI16/Xs0c<7>/MM1
+ N_XI20<15>/XI16/XS0C<7>/BIT_XI20<15>/XI16/Xs0c<7>/MM1_d
+ N_XI20<15>/XI16/XS0C<7>/BITN_XI20<15>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=0.0305
mXI20<15>/XI16/Xs0c<7>/MM0
+ N_XI20<15>/XI16/XS0C<7>/BITN_XI20<15>/XI16/Xs0c<7>/MM0_d
+ N_XI20<15>/XI16/XS0C<7>/BIT_XI20<15>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=0.0845
mXI20<15>/XI16/Xs0c<6>/MM12
+ N_XI20<15>/XI16/XS0C<6>/BITN_XI20<15>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<15>/XI16/Xs0c<6>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=0.1655
mXI20<15>/XI16/Xs0c<6>/MM10
+ N_XI20<15>/XI16/XS0C<6>/BIT_XI20<15>/XI16/Xs0c<6>/MM10_d
+ N_XI20<15>/XI16/XS0C<6>/BITN_XI20<15>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=-0.0235
mXI20<15>/XI16/Xs0c<6>/MM7
+ N_XI20<15>/XI16/XS0C<6>/NET38_XI20<15>/XI16/Xs0c<6>/MM7_d
+ N_XI20<15>/XI16/XS0C<6>/BITN_XI20<15>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=-0.1315
mXI20<15>/XI16/Xs0c<6>/MM9
+ N_XI20<15>/XI16/XS0C<6>/BITN_XI20<15>/XI16/Xs0c<6>/MM9_d
+ N_XI20<15>/XI16/XS0C<6>/BIT_XI20<15>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=0.1655
mXI20<15>/XI16/Xs0c<6>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<15>/XI16/Xs0c<6>/MM11_g
+ N_XI20<15>/XI16/XS0C<6>/BIT_XI20<15>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=-0.0235
mXI20<15>/XI16/Xs0c<6>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<15>/XI16/Xs0c<6>/MM8_g
+ N_XI20<15>/XI16/XS0C<6>/NET38_XI20<15>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=-0.1315
mXI20<15>/XI16/Xs0c<6>/MM1
+ N_XI20<15>/XI16/XS0C<6>/BIT_XI20<15>/XI16/Xs0c<6>/MM1_d
+ N_XI20<15>/XI16/XS0C<6>/BITN_XI20<15>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=0.0305
mXI20<15>/XI16/Xs0c<6>/MM0
+ N_XI20<15>/XI16/XS0C<6>/BITN_XI20<15>/XI16/Xs0c<6>/MM0_d
+ N_XI20<15>/XI16/XS0C<6>/BIT_XI20<15>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=0.0845
mXI20<15>/XI16/Xs0c<5>/MM12
+ N_XI20<15>/XI16/XS0C<5>/BITN_XI20<15>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<15>/XI16/Xs0c<5>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=0.1655
mXI20<15>/XI16/Xs0c<5>/MM10
+ N_XI20<15>/XI16/XS0C<5>/BIT_XI20<15>/XI16/Xs0c<5>/MM10_d
+ N_XI20<15>/XI16/XS0C<5>/BITN_XI20<15>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=-0.0235
mXI20<15>/XI16/Xs0c<5>/MM7
+ N_XI20<15>/XI16/XS0C<5>/NET38_XI20<15>/XI16/Xs0c<5>/MM7_d
+ N_XI20<15>/XI16/XS0C<5>/BITN_XI20<15>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=-0.1315
mXI20<15>/XI16/Xs0c<5>/MM9
+ N_XI20<15>/XI16/XS0C<5>/BITN_XI20<15>/XI16/Xs0c<5>/MM9_d
+ N_XI20<15>/XI16/XS0C<5>/BIT_XI20<15>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=0.1655
mXI20<15>/XI16/Xs0c<5>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<15>/XI16/Xs0c<5>/MM11_g
+ N_XI20<15>/XI16/XS0C<5>/BIT_XI20<15>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=-0.0235
mXI20<15>/XI16/Xs0c<5>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<15>/XI16/Xs0c<5>/MM8_g
+ N_XI20<15>/XI16/XS0C<5>/NET38_XI20<15>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=-0.1315
mXI20<15>/XI16/Xs0c<5>/MM1
+ N_XI20<15>/XI16/XS0C<5>/BIT_XI20<15>/XI16/Xs0c<5>/MM1_d
+ N_XI20<15>/XI16/XS0C<5>/BITN_XI20<15>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=0.0305
mXI20<15>/XI16/Xs0c<5>/MM0
+ N_XI20<15>/XI16/XS0C<5>/BITN_XI20<15>/XI16/Xs0c<5>/MM0_d
+ N_XI20<15>/XI16/XS0C<5>/BIT_XI20<15>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=0.0845
mXI20<15>/XI16/Xs0c<4>/MM12
+ N_XI20<15>/XI16/XS0C<4>/BITN_XI20<15>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<15>/XI16/Xs0c<4>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=0.1655
mXI20<15>/XI16/Xs0c<4>/MM10
+ N_XI20<15>/XI16/XS0C<4>/BIT_XI20<15>/XI16/Xs0c<4>/MM10_d
+ N_XI20<15>/XI16/XS0C<4>/BITN_XI20<15>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=-0.0235
mXI20<15>/XI16/Xs0c<4>/MM7
+ N_XI20<15>/XI16/XS0C<4>/NET38_XI20<15>/XI16/Xs0c<4>/MM7_d
+ N_XI20<15>/XI16/XS0C<4>/BITN_XI20<15>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=-0.1315
mXI20<15>/XI16/Xs0c<4>/MM9
+ N_XI20<15>/XI16/XS0C<4>/BITN_XI20<15>/XI16/Xs0c<4>/MM9_d
+ N_XI20<15>/XI16/XS0C<4>/BIT_XI20<15>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=0.1655
mXI20<15>/XI16/Xs0c<4>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<15>/XI16/Xs0c<4>/MM11_g
+ N_XI20<15>/XI16/XS0C<4>/BIT_XI20<15>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=-0.0235
mXI20<15>/XI16/Xs0c<4>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<15>/XI16/Xs0c<4>/MM8_g
+ N_XI20<15>/XI16/XS0C<4>/NET38_XI20<15>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=-0.1315
mXI20<15>/XI16/Xs0c<4>/MM1
+ N_XI20<15>/XI16/XS0C<4>/BIT_XI20<15>/XI16/Xs0c<4>/MM1_d
+ N_XI20<15>/XI16/XS0C<4>/BITN_XI20<15>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=0.0305
mXI20<15>/XI16/Xs0c<4>/MM0
+ N_XI20<15>/XI16/XS0C<4>/BITN_XI20<15>/XI16/Xs0c<4>/MM0_d
+ N_XI20<15>/XI16/XS0C<4>/BIT_XI20<15>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=0.0845
mXI20<15>/XI16/Xs0c<3>/MM12
+ N_XI20<15>/XI16/XS0C<3>/BITN_XI20<15>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<15>/XI16/Xs0c<3>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=0.1655
mXI20<15>/XI16/Xs0c<3>/MM10
+ N_XI20<15>/XI16/XS0C<3>/BIT_XI20<15>/XI16/Xs0c<3>/MM10_d
+ N_XI20<15>/XI16/XS0C<3>/BITN_XI20<15>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=-0.0235
mXI20<15>/XI16/Xs0c<3>/MM7
+ N_XI20<15>/XI16/XS0C<3>/NET38_XI20<15>/XI16/Xs0c<3>/MM7_d
+ N_XI20<15>/XI16/XS0C<3>/BITN_XI20<15>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=-0.1315
mXI20<15>/XI16/Xs0c<3>/MM9
+ N_XI20<15>/XI16/XS0C<3>/BITN_XI20<15>/XI16/Xs0c<3>/MM9_d
+ N_XI20<15>/XI16/XS0C<3>/BIT_XI20<15>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=0.1655
mXI20<15>/XI16/Xs0c<3>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<15>/XI16/Xs0c<3>/MM11_g
+ N_XI20<15>/XI16/XS0C<3>/BIT_XI20<15>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=-0.0235
mXI20<15>/XI16/Xs0c<3>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<15>/XI16/Xs0c<3>/MM8_g
+ N_XI20<15>/XI16/XS0C<3>/NET38_XI20<15>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=-0.1315
mXI20<15>/XI16/Xs0c<3>/MM1
+ N_XI20<15>/XI16/XS0C<3>/BIT_XI20<15>/XI16/Xs0c<3>/MM1_d
+ N_XI20<15>/XI16/XS0C<3>/BITN_XI20<15>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=0.0305
mXI20<15>/XI16/Xs0c<3>/MM0
+ N_XI20<15>/XI16/XS0C<3>/BITN_XI20<15>/XI16/Xs0c<3>/MM0_d
+ N_XI20<15>/XI16/XS0C<3>/BIT_XI20<15>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=0.0845
mXI20<15>/XI16/Xs0c<2>/MM12
+ N_XI20<15>/XI16/XS0C<2>/BITN_XI20<15>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<15>/XI16/Xs0c<2>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=0.1655
mXI20<15>/XI16/Xs0c<2>/MM10
+ N_XI20<15>/XI16/XS0C<2>/BIT_XI20<15>/XI16/Xs0c<2>/MM10_d
+ N_XI20<15>/XI16/XS0C<2>/BITN_XI20<15>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=-0.0235
mXI20<15>/XI16/Xs0c<2>/MM7
+ N_XI20<15>/XI16/XS0C<2>/NET38_XI20<15>/XI16/Xs0c<2>/MM7_d
+ N_XI20<15>/XI16/XS0C<2>/BITN_XI20<15>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=-0.1315
mXI20<15>/XI16/Xs0c<2>/MM9
+ N_XI20<15>/XI16/XS0C<2>/BITN_XI20<15>/XI16/Xs0c<2>/MM9_d
+ N_XI20<15>/XI16/XS0C<2>/BIT_XI20<15>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=0.1655
mXI20<15>/XI16/Xs0c<2>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<15>/XI16/Xs0c<2>/MM11_g
+ N_XI20<15>/XI16/XS0C<2>/BIT_XI20<15>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=-0.0235
mXI20<15>/XI16/Xs0c<2>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<15>/XI16/Xs0c<2>/MM8_g
+ N_XI20<15>/XI16/XS0C<2>/NET38_XI20<15>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=-0.1315
mXI20<15>/XI16/Xs0c<2>/MM1
+ N_XI20<15>/XI16/XS0C<2>/BIT_XI20<15>/XI16/Xs0c<2>/MM1_d
+ N_XI20<15>/XI16/XS0C<2>/BITN_XI20<15>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=0.0305
mXI20<15>/XI16/Xs0c<2>/MM0
+ N_XI20<15>/XI16/XS0C<2>/BITN_XI20<15>/XI16/Xs0c<2>/MM0_d
+ N_XI20<15>/XI16/XS0C<2>/BIT_XI20<15>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=0.0845
mXI20<15>/XI16/Xs0c<1>/MM12
+ N_XI20<15>/XI16/XS0C<1>/BITN_XI20<15>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<15>/XI16/Xs0c<1>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=0.1655
mXI20<15>/XI16/Xs0c<1>/MM10
+ N_XI20<15>/XI16/XS0C<1>/BIT_XI20<15>/XI16/Xs0c<1>/MM10_d
+ N_XI20<15>/XI16/XS0C<1>/BITN_XI20<15>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=-0.0235
mXI20<15>/XI16/Xs0c<1>/MM7
+ N_XI20<15>/XI16/XS0C<1>/NET38_XI20<15>/XI16/Xs0c<1>/MM7_d
+ N_XI20<15>/XI16/XS0C<1>/BITN_XI20<15>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=-0.1315
mXI20<15>/XI16/Xs0c<1>/MM9
+ N_XI20<15>/XI16/XS0C<1>/BITN_XI20<15>/XI16/Xs0c<1>/MM9_d
+ N_XI20<15>/XI16/XS0C<1>/BIT_XI20<15>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=0.1655
mXI20<15>/XI16/Xs0c<1>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<15>/XI16/Xs0c<1>/MM11_g
+ N_XI20<15>/XI16/XS0C<1>/BIT_XI20<15>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=-0.0235
mXI20<15>/XI16/Xs0c<1>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<15>/XI16/Xs0c<1>/MM8_g
+ N_XI20<15>/XI16/XS0C<1>/NET38_XI20<15>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=-0.1315
mXI20<15>/XI16/Xs0c<1>/MM1
+ N_XI20<15>/XI16/XS0C<1>/BIT_XI20<15>/XI16/Xs0c<1>/MM1_d
+ N_XI20<15>/XI16/XS0C<1>/BITN_XI20<15>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=0.0305
mXI20<15>/XI16/Xs0c<1>/MM0
+ N_XI20<15>/XI16/XS0C<1>/BITN_XI20<15>/XI16/Xs0c<1>/MM0_d
+ N_XI20<15>/XI16/XS0C<1>/BIT_XI20<15>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=0.0845
mXI20<15>/XI16/Xs0c<0>/MM12
+ N_XI20<15>/XI16/XS0C<0>/BITN_XI20<15>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<15>/XI16/Xs0c<0>/MM12_g
+ N_XI20<15>/NET10_XI20<15>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=0.1655
mXI20<15>/XI16/Xs0c<0>/MM10
+ N_XI20<15>/XI16/XS0C<0>/BIT_XI20<15>/XI16/Xs0c<0>/MM10_d
+ N_XI20<15>/XI16/XS0C<0>/BITN_XI20<15>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=-0.0235
mXI20<15>/XI16/Xs0c<0>/MM7
+ N_XI20<15>/XI16/XS0C<0>/NET38_XI20<15>/XI16/Xs0c<0>/MM7_d
+ N_XI20<15>/XI16/XS0C<0>/BITN_XI20<15>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=-0.1315
mXI20<15>/XI16/Xs0c<0>/MM9
+ N_XI20<15>/XI16/XS0C<0>/BITN_XI20<15>/XI16/Xs0c<0>/MM9_d
+ N_XI20<15>/XI16/XS0C<0>/BIT_XI20<15>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=0.1655
mXI20<15>/XI16/Xs0c<0>/MM11 N_XI20<15>/NET9_XI20<15>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<15>/XI16/Xs0c<0>/MM11_g
+ N_XI20<15>/XI16/XS0C<0>/BIT_XI20<15>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=-0.0235
mXI20<15>/XI16/Xs0c<0>/MM8 N_XI20<15>/NET8_XI20<15>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<15>/XI16/Xs0c<0>/MM8_g
+ N_XI20<15>/XI16/XS0C<0>/NET38_XI20<15>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=-0.1315
mXI20<15>/XI16/Xs0c<0>/MM1
+ N_XI20<15>/XI16/XS0C<0>/BIT_XI20<15>/XI16/Xs0c<0>/MM1_d
+ N_XI20<15>/XI16/XS0C<0>/BITN_XI20<15>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=0.0305
mXI20<15>/XI16/Xs0c<0>/MM0
+ N_XI20<15>/XI16/XS0C<0>/BITN_XI20<15>/XI16/Xs0c<0>/MM0_d
+ N_XI20<15>/XI16/XS0C<0>/BIT_XI20<15>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=0.0845
mXI20<15>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<15>/NET20_XI20<15>/XI15/Xd<1>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=0.1655
mXI20<8>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=-0.0235
mXI20<8>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=0.0305
mXI20<15>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<15>/NET20_XI20<15>/XI15/Xd<0>/MM1_s
+ VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=0.1655
mXI20<8>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=-0.0235
mXI20<8>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=0.0305
mXI20<15>/XI15/Xs0c<7>/MM12
+ N_XI20<15>/XI15/XS0C<7>/BITN_XI20<15>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<15>/XI15/Xs0c<7>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=0.1655
mXI20<15>/XI15/Xs0c<7>/MM10
+ N_XI20<15>/XI15/XS0C<7>/BIT_XI20<15>/XI15/Xs0c<7>/MM10_d
+ N_XI20<15>/XI15/XS0C<7>/BITN_XI20<15>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=-0.0235
mXI20<15>/XI15/Xs0c<7>/MM7
+ N_XI20<15>/XI15/XS0C<7>/NET38_XI20<15>/XI15/Xs0c<7>/MM7_d
+ N_XI20<15>/XI15/XS0C<7>/BITN_XI20<15>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=-0.1315
mXI20<15>/XI15/Xs0c<7>/MM9
+ N_XI20<15>/XI15/XS0C<7>/BITN_XI20<15>/XI15/Xs0c<7>/MM9_d
+ N_XI20<15>/XI15/XS0C<7>/BIT_XI20<15>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=0.1655
mXI20<15>/XI15/Xs0c<7>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<15>/XI15/Xs0c<7>/MM11_g
+ N_XI20<15>/XI15/XS0C<7>/BIT_XI20<15>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=-0.0235
mXI20<15>/XI15/Xs0c<7>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<15>/XI15/Xs0c<7>/MM8_g
+ N_XI20<15>/XI15/XS0C<7>/NET38_XI20<15>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=-0.1315
mXI20<15>/XI15/Xs0c<7>/MM1
+ N_XI20<15>/XI15/XS0C<7>/BIT_XI20<15>/XI15/Xs0c<7>/MM1_d
+ N_XI20<15>/XI15/XS0C<7>/BITN_XI20<15>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=0.0305
mXI20<15>/XI15/Xs0c<7>/MM0
+ N_XI20<15>/XI15/XS0C<7>/BITN_XI20<15>/XI15/Xs0c<7>/MM0_d
+ N_XI20<15>/XI15/XS0C<7>/BIT_XI20<15>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=0.0845
mXI20<15>/XI15/Xs0c<6>/MM12
+ N_XI20<15>/XI15/XS0C<6>/BITN_XI20<15>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<15>/XI15/Xs0c<6>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=0.1655
mXI20<15>/XI15/Xs0c<6>/MM10
+ N_XI20<15>/XI15/XS0C<6>/BIT_XI20<15>/XI15/Xs0c<6>/MM10_d
+ N_XI20<15>/XI15/XS0C<6>/BITN_XI20<15>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=-0.0235
mXI20<15>/XI15/Xs0c<6>/MM7
+ N_XI20<15>/XI15/XS0C<6>/NET38_XI20<15>/XI15/Xs0c<6>/MM7_d
+ N_XI20<15>/XI15/XS0C<6>/BITN_XI20<15>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=-0.1315
mXI20<15>/XI15/Xs0c<6>/MM9
+ N_XI20<15>/XI15/XS0C<6>/BITN_XI20<15>/XI15/Xs0c<6>/MM9_d
+ N_XI20<15>/XI15/XS0C<6>/BIT_XI20<15>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=0.1655
mXI20<15>/XI15/Xs0c<6>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<15>/XI15/Xs0c<6>/MM11_g
+ N_XI20<15>/XI15/XS0C<6>/BIT_XI20<15>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=-0.0235
mXI20<15>/XI15/Xs0c<6>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<15>/XI15/Xs0c<6>/MM8_g
+ N_XI20<15>/XI15/XS0C<6>/NET38_XI20<15>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=-0.1315
mXI20<15>/XI15/Xs0c<6>/MM1
+ N_XI20<15>/XI15/XS0C<6>/BIT_XI20<15>/XI15/Xs0c<6>/MM1_d
+ N_XI20<15>/XI15/XS0C<6>/BITN_XI20<15>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=0.0305
mXI20<15>/XI15/Xs0c<6>/MM0
+ N_XI20<15>/XI15/XS0C<6>/BITN_XI20<15>/XI15/Xs0c<6>/MM0_d
+ N_XI20<15>/XI15/XS0C<6>/BIT_XI20<15>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=0.0845
mXI20<15>/XI15/Xs0c<5>/MM12
+ N_XI20<15>/XI15/XS0C<5>/BITN_XI20<15>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<15>/XI15/Xs0c<5>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=0.1655
mXI20<15>/XI15/Xs0c<5>/MM10
+ N_XI20<15>/XI15/XS0C<5>/BIT_XI20<15>/XI15/Xs0c<5>/MM10_d
+ N_XI20<15>/XI15/XS0C<5>/BITN_XI20<15>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=-0.0235
mXI20<15>/XI15/Xs0c<5>/MM7
+ N_XI20<15>/XI15/XS0C<5>/NET38_XI20<15>/XI15/Xs0c<5>/MM7_d
+ N_XI20<15>/XI15/XS0C<5>/BITN_XI20<15>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=-0.1315
mXI20<15>/XI15/Xs0c<5>/MM9
+ N_XI20<15>/XI15/XS0C<5>/BITN_XI20<15>/XI15/Xs0c<5>/MM9_d
+ N_XI20<15>/XI15/XS0C<5>/BIT_XI20<15>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=0.1655
mXI20<15>/XI15/Xs0c<5>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<15>/XI15/Xs0c<5>/MM11_g
+ N_XI20<15>/XI15/XS0C<5>/BIT_XI20<15>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=-0.0235
mXI20<15>/XI15/Xs0c<5>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<15>/XI15/Xs0c<5>/MM8_g
+ N_XI20<15>/XI15/XS0C<5>/NET38_XI20<15>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=-0.1315
mXI20<15>/XI15/Xs0c<5>/MM1
+ N_XI20<15>/XI15/XS0C<5>/BIT_XI20<15>/XI15/Xs0c<5>/MM1_d
+ N_XI20<15>/XI15/XS0C<5>/BITN_XI20<15>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=0.0305
mXI20<15>/XI15/Xs0c<5>/MM0
+ N_XI20<15>/XI15/XS0C<5>/BITN_XI20<15>/XI15/Xs0c<5>/MM0_d
+ N_XI20<15>/XI15/XS0C<5>/BIT_XI20<15>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=0.0845
mXI20<15>/XI15/Xs0c<4>/MM12
+ N_XI20<15>/XI15/XS0C<4>/BITN_XI20<15>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<15>/XI15/Xs0c<4>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=0.1655
mXI20<15>/XI15/Xs0c<4>/MM10
+ N_XI20<15>/XI15/XS0C<4>/BIT_XI20<15>/XI15/Xs0c<4>/MM10_d
+ N_XI20<15>/XI15/XS0C<4>/BITN_XI20<15>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=-0.0235
mXI20<15>/XI15/Xs0c<4>/MM7
+ N_XI20<15>/XI15/XS0C<4>/NET38_XI20<15>/XI15/Xs0c<4>/MM7_d
+ N_XI20<15>/XI15/XS0C<4>/BITN_XI20<15>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=-0.1315
mXI20<15>/XI15/Xs0c<4>/MM9
+ N_XI20<15>/XI15/XS0C<4>/BITN_XI20<15>/XI15/Xs0c<4>/MM9_d
+ N_XI20<15>/XI15/XS0C<4>/BIT_XI20<15>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=0.1655
mXI20<15>/XI15/Xs0c<4>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<15>/XI15/Xs0c<4>/MM11_g
+ N_XI20<15>/XI15/XS0C<4>/BIT_XI20<15>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=-0.0235
mXI20<15>/XI15/Xs0c<4>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<15>/XI15/Xs0c<4>/MM8_g
+ N_XI20<15>/XI15/XS0C<4>/NET38_XI20<15>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=-0.1315
mXI20<15>/XI15/Xs0c<4>/MM1
+ N_XI20<15>/XI15/XS0C<4>/BIT_XI20<15>/XI15/Xs0c<4>/MM1_d
+ N_XI20<15>/XI15/XS0C<4>/BITN_XI20<15>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=0.0305
mXI20<15>/XI15/Xs0c<4>/MM0
+ N_XI20<15>/XI15/XS0C<4>/BITN_XI20<15>/XI15/Xs0c<4>/MM0_d
+ N_XI20<15>/XI15/XS0C<4>/BIT_XI20<15>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=0.0845
mXI20<15>/XI15/Xs0c<3>/MM12
+ N_XI20<15>/XI15/XS0C<3>/BITN_XI20<15>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<15>/XI15/Xs0c<3>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=0.1655
mXI20<15>/XI15/Xs0c<3>/MM10
+ N_XI20<15>/XI15/XS0C<3>/BIT_XI20<15>/XI15/Xs0c<3>/MM10_d
+ N_XI20<15>/XI15/XS0C<3>/BITN_XI20<15>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=-0.0235
mXI20<15>/XI15/Xs0c<3>/MM7
+ N_XI20<15>/XI15/XS0C<3>/NET38_XI20<15>/XI15/Xs0c<3>/MM7_d
+ N_XI20<15>/XI15/XS0C<3>/BITN_XI20<15>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=-0.1315
mXI20<15>/XI15/Xs0c<3>/MM9
+ N_XI20<15>/XI15/XS0C<3>/BITN_XI20<15>/XI15/Xs0c<3>/MM9_d
+ N_XI20<15>/XI15/XS0C<3>/BIT_XI20<15>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=0.1655
mXI20<15>/XI15/Xs0c<3>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<15>/XI15/Xs0c<3>/MM11_g
+ N_XI20<15>/XI15/XS0C<3>/BIT_XI20<15>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=-0.0235
mXI20<15>/XI15/Xs0c<3>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<15>/XI15/Xs0c<3>/MM8_g
+ N_XI20<15>/XI15/XS0C<3>/NET38_XI20<15>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=-0.1315
mXI20<15>/XI15/Xs0c<3>/MM1
+ N_XI20<15>/XI15/XS0C<3>/BIT_XI20<15>/XI15/Xs0c<3>/MM1_d
+ N_XI20<15>/XI15/XS0C<3>/BITN_XI20<15>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=0.0305
mXI20<15>/XI15/Xs0c<3>/MM0
+ N_XI20<15>/XI15/XS0C<3>/BITN_XI20<15>/XI15/Xs0c<3>/MM0_d
+ N_XI20<15>/XI15/XS0C<3>/BIT_XI20<15>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=0.0845
mXI20<15>/XI15/Xs0c<2>/MM12
+ N_XI20<15>/XI15/XS0C<2>/BITN_XI20<15>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<15>/XI15/Xs0c<2>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=0.1655
mXI20<15>/XI15/Xs0c<2>/MM10
+ N_XI20<15>/XI15/XS0C<2>/BIT_XI20<15>/XI15/Xs0c<2>/MM10_d
+ N_XI20<15>/XI15/XS0C<2>/BITN_XI20<15>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=-0.0235
mXI20<15>/XI15/Xs0c<2>/MM7
+ N_XI20<15>/XI15/XS0C<2>/NET38_XI20<15>/XI15/Xs0c<2>/MM7_d
+ N_XI20<15>/XI15/XS0C<2>/BITN_XI20<15>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=-0.1315
mXI20<15>/XI15/Xs0c<2>/MM9
+ N_XI20<15>/XI15/XS0C<2>/BITN_XI20<15>/XI15/Xs0c<2>/MM9_d
+ N_XI20<15>/XI15/XS0C<2>/BIT_XI20<15>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=0.1655
mXI20<15>/XI15/Xs0c<2>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<15>/XI15/Xs0c<2>/MM11_g
+ N_XI20<15>/XI15/XS0C<2>/BIT_XI20<15>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=-0.0235
mXI20<15>/XI15/Xs0c<2>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<15>/XI15/Xs0c<2>/MM8_g
+ N_XI20<15>/XI15/XS0C<2>/NET38_XI20<15>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=-0.1315
mXI20<15>/XI15/Xs0c<2>/MM1
+ N_XI20<15>/XI15/XS0C<2>/BIT_XI20<15>/XI15/Xs0c<2>/MM1_d
+ N_XI20<15>/XI15/XS0C<2>/BITN_XI20<15>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=0.0305
mXI20<15>/XI15/Xs0c<2>/MM0
+ N_XI20<15>/XI15/XS0C<2>/BITN_XI20<15>/XI15/Xs0c<2>/MM0_d
+ N_XI20<15>/XI15/XS0C<2>/BIT_XI20<15>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=0.0845
mXI20<15>/XI15/Xs0c<1>/MM12
+ N_XI20<15>/XI15/XS0C<1>/BITN_XI20<15>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<15>/XI15/Xs0c<1>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=0.1655
mXI20<15>/XI15/Xs0c<1>/MM10
+ N_XI20<15>/XI15/XS0C<1>/BIT_XI20<15>/XI15/Xs0c<1>/MM10_d
+ N_XI20<15>/XI15/XS0C<1>/BITN_XI20<15>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=-0.0235
mXI20<15>/XI15/Xs0c<1>/MM7
+ N_XI20<15>/XI15/XS0C<1>/NET38_XI20<15>/XI15/Xs0c<1>/MM7_d
+ N_XI20<15>/XI15/XS0C<1>/BITN_XI20<15>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=-0.1315
mXI20<15>/XI15/Xs0c<1>/MM9
+ N_XI20<15>/XI15/XS0C<1>/BITN_XI20<15>/XI15/Xs0c<1>/MM9_d
+ N_XI20<15>/XI15/XS0C<1>/BIT_XI20<15>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=0.1655
mXI20<15>/XI15/Xs0c<1>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<15>/XI15/Xs0c<1>/MM11_g
+ N_XI20<15>/XI15/XS0C<1>/BIT_XI20<15>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=-0.0235
mXI20<15>/XI15/Xs0c<1>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<15>/XI15/Xs0c<1>/MM8_g
+ N_XI20<15>/XI15/XS0C<1>/NET38_XI20<15>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=-0.1315
mXI20<15>/XI15/Xs0c<1>/MM1
+ N_XI20<15>/XI15/XS0C<1>/BIT_XI20<15>/XI15/Xs0c<1>/MM1_d
+ N_XI20<15>/XI15/XS0C<1>/BITN_XI20<15>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=0.0305
mXI20<15>/XI15/Xs0c<1>/MM0
+ N_XI20<15>/XI15/XS0C<1>/BITN_XI20<15>/XI15/Xs0c<1>/MM0_d
+ N_XI20<15>/XI15/XS0C<1>/BIT_XI20<15>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=0.0845
mXI20<15>/XI15/Xs0c<0>/MM12
+ N_XI20<15>/XI15/XS0C<0>/BITN_XI20<15>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<15>/XI15/Xs0c<0>/MM12_g
+ N_XI20<15>/NET20_XI20<15>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=0.1655
mXI20<15>/XI15/Xs0c<0>/MM10
+ N_XI20<15>/XI15/XS0C<0>/BIT_XI20<15>/XI15/Xs0c<0>/MM10_d
+ N_XI20<15>/XI15/XS0C<0>/BITN_XI20<15>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=-0.0235
mXI20<15>/XI15/Xs0c<0>/MM7
+ N_XI20<15>/XI15/XS0C<0>/NET38_XI20<15>/XI15/Xs0c<0>/MM7_d
+ N_XI20<15>/XI15/XS0C<0>/BITN_XI20<15>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=-0.1315
mXI20<15>/XI15/Xs0c<0>/MM9
+ N_XI20<15>/XI15/XS0C<0>/BITN_XI20<15>/XI15/Xs0c<0>/MM9_d
+ N_XI20<15>/XI15/XS0C<0>/BIT_XI20<15>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=0.1655
mXI20<15>/XI15/Xs0c<0>/MM11 N_XI20<15>/NET12_XI20<15>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<15>/XI15/Xs0c<0>/MM11_g
+ N_XI20<15>/XI15/XS0C<0>/BIT_XI20<15>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=-0.0235
mXI20<15>/XI15/Xs0c<0>/MM8 N_XI20<15>/NET11_XI20<15>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<15>/XI15/Xs0c<0>/MM8_g
+ N_XI20<15>/XI15/XS0C<0>/NET38_XI20<15>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=-0.1315
mXI20<15>/XI15/Xs0c<0>/MM1
+ N_XI20<15>/XI15/XS0C<0>/BIT_XI20<15>/XI15/Xs0c<0>/MM1_d
+ N_XI20<15>/XI15/XS0C<0>/BITN_XI20<15>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=0.0305
mXI20<15>/XI15/Xs0c<0>/MM0
+ N_XI20<15>/XI15/XS0C<0>/BITN_XI20<15>/XI15/Xs0c<0>/MM0_d
+ N_XI20<15>/XI15/XS0C<0>/BIT_XI20<15>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=0.0845
mXI20<15>/XI14/XI22/MM15 VSS! N_XI20<15>/NET8_XI20<15>/XI14/XI22/MM15_g
+ N_XI20<15>/XI14/XI22/RBLN_XI20<15>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=-0.1315
mXI20<15>/XI14/XI22/MM2 N_XI20<15>/XI14/XI22/NET066_XI20<15>/XI14/XI22/MM2_d
+ N_XI20<15>/XI14/XI22/RBLN_XI20<15>/XI14/XI22/MM2_g
+ N_XI20<15>/NET8_XI20<15>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=12.591 $Y=0.0845
mXI20<15>/XI14/XI22/MM4 VDD! N_XI20<15>/XI14/XI22/RBLN_XI20<15>/XI14/XI22/MM4_g
+ N_XI20<15>/XI14/XI22/NET066_XI20<15>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=0.0845
mXI20<15>/XI14/XI22/MM17 VDD! N_XI20<15>/NET8_XI20<15>/XI14/XI22/MM17_g
+ N_XI20<15>/XI14/XI22/RBLN_XI20<15>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=0.0845
mXI20<15>/XI14/XI22/MM18 VDD! N_XI20<15>/XI14/PRECHN_XI20<15>/XI14/XI22/MM18_g
+ N_XI20<15>/NET8_XI20<15>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.861 $Y=0.0575
mXI20<15>/XI14/XI21/MM15 VSS! N_XI20<15>/NET11_XI20<15>/XI14/XI21/MM15_g
+ N_XI20<15>/XI14/XI21/RBLN_XI20<15>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=-0.1315
mXI20<15>/XI14/XI21/MM2 N_XI20<15>/XI14/XI21/NET066_XI20<15>/XI14/XI21/MM2_d
+ N_XI20<15>/XI14/XI21/RBLN_XI20<15>/XI14/XI21/MM2_g
+ N_XI20<15>/NET11_XI20<15>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.177 $Y=0.0845
mXI20<15>/XI14/XI21/MM4 VDD! N_XI20<15>/XI14/XI21/RBLN_XI20<15>/XI14/XI21/MM4_g
+ N_XI20<15>/XI14/XI21/NET066_XI20<15>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=0.0845
mXI20<15>/XI14/XI21/MM17 VDD! N_XI20<15>/NET11_XI20<15>/XI14/XI21/MM17_g
+ N_XI20<15>/XI14/XI21/RBLN_XI20<15>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=0.0845
mXI20<15>/XI14/XI21/MM18 VDD! N_XI20<15>/XI14/PRECHN_XI20<15>/XI14/XI21/MM18_g
+ N_XI20<15>/NET11_XI20<15>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=0.0575
mXI20<0>/XI14/XI20/MM3 VSS! N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI20/MM3_g
+ N_XI20<0>/NET9_XI20<0>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=5.2685
mXI20<0>/XI14/XI20/MM5 VSS! N_XI20<0>/XI14/DNN_XI20<0>/XI14/XI20/MM5_g
+ N_XI20<0>/NET9_XI20<0>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=5.2685
mXI20<0>/XI14/XI20/MM12 VSS! N_XI20<0>/XI14/D_XI20<0>/XI14/XI20/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=5.2685
mXI20<0>/XI14/XI20/MM11 VSS! N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI20/MM11_g
+ N_XI20<0>/NET10_XI20<0>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=5.2685
mXI20<0>/XI14/XI18/MM0 N_DATA_OUT<0>_XI20<0>/XI14/XI18/MM0_d
+ N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=5.2415
mXI20<0>/XI14/XI18/MM6 N_XI20<0>/XI14/XI18/LS_XI20<0>/XI14/XI18/MM6_d
+ N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=5.2685
mXI20<0>/XI14/XI18/MM8 N_XI20<0>/XI14/XI18/PD3_XI20<0>/XI14/XI18/MM8_d
+ N_XI20<0>/XI14/XI18/LS_XI20<0>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=5.2685
mXI20<0>/XI14/XI18/MM9 N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM9_d
+ N_XI20<0>/XI14/XI18/CLKB_XI20<0>/XI14/XI18/MM9_g
+ N_XI20<0>/XI14/XI18/PD3_XI20<0>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=5.2685
mXI20<0>/XI14/XI18/MM4 N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM4_d
+ N_XI20<0>/XI14/XI18/CLKN_XI20<0>/XI14/XI18/MM4_g
+ N_XI20<0>/XI14/XI18/PD1_XI20<0>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=5.2685
mXI20<0>/XI14/XI18/MM5 N_XI20<0>/XI14/XI18/PD1_XI20<0>/XI14/XI18/MM5_d
+ N_XI20<0>/NET8_XI20<0>/XI14/XI18/MM5_g
+ N_XI20<0>/XI14/XI18/PD0_XI20<0>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=5.2685
mXI20<0>/XI14/XI18/MM12 N_XI20<0>/XI14/XI18/PD0_XI20<0>/XI14/XI18/MM12_d
+ N_XI20<0>/NET11_XI20<0>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=5.2685
mXI20<0>/XI14/XI18/MM23 N_XI20<0>/XI14/XI18/CLKB_XI20<0>/XI14/XI18/MM23_d
+ N_XI20<0>/XI14/XI18/CLKN_XI20<0>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=5.2685
mXI20<0>/XI14/XI18/MM20 N_XI20<0>/XI14/XI18/CLKN_XI20<0>/XI14/XI18/MM20_d
+ N_CLK_XI20<0>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=5.2685
mXI20<0>/XI14/XI20/MM16 N_XI20<0>/XI14/PRECHN_XI20<0>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<0>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=5.2685
mXI20<0>/XI14/XI20/MM0 N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI20/MM0_d
+ N_WE_XI20<0>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=5.2685
mXI20<0>/XI14/XI20/MM6 N_XI20<0>/XI14/DNN_XI20<0>/XI14/XI20/MM6_d
+ N_XI20<0>/XI14/D_XI20<0>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=5.2685
mXI20<0>/XI14/XI20/MM14 N_XI20<0>/XI14/D_XI20<0>/XI14/XI20/MM14_d
+ N_DATA_IN<0>_XI20<0>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=5.2685
mXI20<0>/XI14/XI19/MM11 VSS! N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI19/MM11_g
+ N_XI20<0>/NET20_XI20<0>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=5.2685
mXI20<0>/XI14/XI19/MM12 VSS! N_XI20<0>/XI14/D_XI20<0>/XI14/XI19/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=5.2685
mXI20<0>/XI14/XI19/MM5 VSS! N_XI20<0>/XI14/DNN_XI20<0>/XI14/XI19/MM5_g
+ N_XI20<0>/NET12_XI20<0>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=5.2685
mXI20<0>/XI14/XI19/MM3 VSS! N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI19/MM3_g
+ N_XI20<0>/NET12_XI20<0>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=5.2685
mXI20<0>/XI14/XI20/MM2 N_XI20<0>/XI14/XI20/NET066_XI20<0>/XI14/XI20/MM2_d
+ N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI20/MM2_g
+ N_XI20<0>/NET9_XI20<0>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=5.4305
mXI20<0>/XI14/XI20/MM4 VDD! N_XI20<0>/XI14/DNN_XI20<0>/XI14/XI20/MM4_g
+ N_XI20<0>/XI14/XI20/NET066_XI20<0>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=5.4305
mXI20<0>/XI14/XI20/MM8 VDD! N_XI20<0>/XI14/D_XI20<0>/XI14/XI20/MM8_g
+ N_XI20<0>/XI14/XI20/NET065_XI20<0>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=5.4305
mXI20<0>/XI14/XI20/MM9 N_XI20<0>/XI14/XI20/NET065_XI20<0>/XI14/XI20/MM9_d
+ N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI20/MM9_g
+ N_XI20<0>/NET10_XI20<0>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=5.4305
mXI20<0>/XI14/XI18/MM2 N_DATA_OUT<0>_XI20<0>/XI14/XI18/MM2_d
+ N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=5.4305
mXI20<0>/XI14/XI18/MM7 N_XI20<0>/XI14/XI18/LS_XI20<0>/XI14/XI18/MM7_d
+ N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=5.4575
mXI20<0>/XI14/XI18/MM11 N_XI20<0>/XI14/XI18/PD2_XI20<0>/XI14/XI18/MM11_d
+ N_XI20<0>/XI14/XI18/LS_XI20<0>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=5.4575
mXI20<0>/XI14/XI18/MM10 N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM10_d
+ N_XI20<0>/XI14/XI18/CLKN_XI20<0>/XI14/XI18/MM10_g
+ N_XI20<0>/XI14/XI18/PD2_XI20<0>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=5.4575
mXI20<0>/XI14/XI18/MM1 N_XI20<0>/XI14/XI18/LH_XI20<0>/XI14/XI18/MM1_d
+ N_XI20<0>/XI14/XI18/CLKB_XI20<0>/XI14/XI18/MM1_g
+ N_XI20<0>/XI14/XI18/PU1_XI20<0>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=5.4305
mXI20<0>/XI14/XI18/MM3 N_XI20<0>/XI14/XI18/PU1_XI20<0>/XI14/XI18/MM3_d
+ N_XI20<0>/NET8_XI20<0>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=5.4305
mXI20<0>/XI14/XI18/MM13 N_XI20<0>/XI14/XI18/PU1_XI20<0>/XI14/XI18/MM13_d
+ N_XI20<0>/NET11_XI20<0>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=5.4305
mXI20<0>/XI14/XI18/MM22 N_XI20<0>/XI14/XI18/CLKB_XI20<0>/XI14/XI18/MM22_d
+ N_XI20<0>/XI14/XI18/CLKN_XI20<0>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=5.4305
mXI20<0>/XI14/XI18/MM21 N_XI20<0>/XI14/XI18/CLKN_XI20<0>/XI14/XI18/MM21_d
+ N_CLK_XI20<0>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=5.4305
mXI20<0>/XI14/XI20/MM17 N_XI20<0>/XI14/PRECHN_XI20<0>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<0>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=5.4845
mXI20<0>/XI14/XI20/MM1 N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI20/MM1_d
+ N_WE_XI20<0>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=5.4845
mXI20<0>/XI14/XI20/MM7 N_XI20<0>/XI14/DNN_XI20<0>/XI14/XI20/MM7_d
+ N_XI20<0>/XI14/D_XI20<0>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=5.4845
mXI20<0>/XI14/XI20/MM15 N_XI20<0>/XI14/D_XI20<0>/XI14/XI20/MM15_d
+ N_DATA_IN<0>_XI20<0>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=5.4845
mXI20<0>/XI14/XI19/MM9 N_XI20<0>/XI14/XI19/NET065_XI20<0>/XI14/XI19/MM9_d
+ N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI19/MM9_g
+ N_XI20<0>/NET20_XI20<0>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=5.4305
mXI20<0>/XI14/XI19/MM8 VDD! N_XI20<0>/XI14/D_XI20<0>/XI14/XI19/MM8_g
+ N_XI20<0>/XI14/XI19/NET065_XI20<0>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=5.4305
mXI20<0>/XI14/XI19/MM4 VDD! N_XI20<0>/XI14/DNN_XI20<0>/XI14/XI19/MM4_g
+ N_XI20<0>/XI14/XI19/NET066_XI20<0>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=5.4305
mXI20<0>/XI14/XI19/MM2 N_XI20<0>/XI14/XI19/NET066_XI20<0>/XI14/XI19/MM2_d
+ N_XI20<0>/XI14/WEN_XI20<0>/XI14/XI19/MM2_g
+ N_XI20<0>/NET12_XI20<0>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=5.4305
mXI20<0>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<0>/NET10_XI20<0>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=5.5655
mXI20<7>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=5.3765
mXI20<7>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=5.4305
mXI20<0>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<0>/NET10_XI20<0>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=5.5655
mXI20<7>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=5.3765
mXI20<7>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=5.4305
mXI20<0>/XI16/Xs0c<7>/MM12
+ N_XI20<0>/XI16/XS0C<7>/BITN_XI20<0>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<0>/XI16/Xs0c<7>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=5.5655
mXI20<0>/XI16/Xs0c<7>/MM10
+ N_XI20<0>/XI16/XS0C<7>/BIT_XI20<0>/XI16/Xs0c<7>/MM10_d
+ N_XI20<0>/XI16/XS0C<7>/BITN_XI20<0>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=5.3765
mXI20<0>/XI16/Xs0c<7>/MM7
+ N_XI20<0>/XI16/XS0C<7>/NET38_XI20<0>/XI16/Xs0c<7>/MM7_d
+ N_XI20<0>/XI16/XS0C<7>/BITN_XI20<0>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=5.2685
mXI20<0>/XI16/Xs0c<7>/MM9 N_XI20<0>/XI16/XS0C<7>/BITN_XI20<0>/XI16/Xs0c<7>/MM9_d
+ N_XI20<0>/XI16/XS0C<7>/BIT_XI20<0>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=5.5655
mXI20<0>/XI16/Xs0c<7>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<0>/XI16/Xs0c<7>/MM11_g
+ N_XI20<0>/XI16/XS0C<7>/BIT_XI20<0>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=5.3765
mXI20<0>/XI16/Xs0c<7>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<0>/XI16/Xs0c<7>/MM8_g
+ N_XI20<0>/XI16/XS0C<7>/NET38_XI20<0>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=5.2685
mXI20<0>/XI16/Xs0c<7>/MM1 N_XI20<0>/XI16/XS0C<7>/BIT_XI20<0>/XI16/Xs0c<7>/MM1_d
+ N_XI20<0>/XI16/XS0C<7>/BITN_XI20<0>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=5.4305
mXI20<0>/XI16/Xs0c<7>/MM0 N_XI20<0>/XI16/XS0C<7>/BITN_XI20<0>/XI16/Xs0c<7>/MM0_d
+ N_XI20<0>/XI16/XS0C<7>/BIT_XI20<0>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=5.4845
mXI20<0>/XI16/Xs0c<6>/MM12
+ N_XI20<0>/XI16/XS0C<6>/BITN_XI20<0>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<0>/XI16/Xs0c<6>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=5.5655
mXI20<0>/XI16/Xs0c<6>/MM10
+ N_XI20<0>/XI16/XS0C<6>/BIT_XI20<0>/XI16/Xs0c<6>/MM10_d
+ N_XI20<0>/XI16/XS0C<6>/BITN_XI20<0>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=5.3765
mXI20<0>/XI16/Xs0c<6>/MM7
+ N_XI20<0>/XI16/XS0C<6>/NET38_XI20<0>/XI16/Xs0c<6>/MM7_d
+ N_XI20<0>/XI16/XS0C<6>/BITN_XI20<0>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=5.2685
mXI20<0>/XI16/Xs0c<6>/MM9 N_XI20<0>/XI16/XS0C<6>/BITN_XI20<0>/XI16/Xs0c<6>/MM9_d
+ N_XI20<0>/XI16/XS0C<6>/BIT_XI20<0>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=5.5655
mXI20<0>/XI16/Xs0c<6>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<0>/XI16/Xs0c<6>/MM11_g
+ N_XI20<0>/XI16/XS0C<6>/BIT_XI20<0>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=5.3765
mXI20<0>/XI16/Xs0c<6>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<0>/XI16/Xs0c<6>/MM8_g
+ N_XI20<0>/XI16/XS0C<6>/NET38_XI20<0>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=5.2685
mXI20<0>/XI16/Xs0c<6>/MM1 N_XI20<0>/XI16/XS0C<6>/BIT_XI20<0>/XI16/Xs0c<6>/MM1_d
+ N_XI20<0>/XI16/XS0C<6>/BITN_XI20<0>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=5.4305
mXI20<0>/XI16/Xs0c<6>/MM0 N_XI20<0>/XI16/XS0C<6>/BITN_XI20<0>/XI16/Xs0c<6>/MM0_d
+ N_XI20<0>/XI16/XS0C<6>/BIT_XI20<0>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=5.4845
mXI20<0>/XI16/Xs0c<5>/MM12
+ N_XI20<0>/XI16/XS0C<5>/BITN_XI20<0>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<0>/XI16/Xs0c<5>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=5.5655
mXI20<0>/XI16/Xs0c<5>/MM10
+ N_XI20<0>/XI16/XS0C<5>/BIT_XI20<0>/XI16/Xs0c<5>/MM10_d
+ N_XI20<0>/XI16/XS0C<5>/BITN_XI20<0>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=5.3765
mXI20<0>/XI16/Xs0c<5>/MM7
+ N_XI20<0>/XI16/XS0C<5>/NET38_XI20<0>/XI16/Xs0c<5>/MM7_d
+ N_XI20<0>/XI16/XS0C<5>/BITN_XI20<0>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=5.2685
mXI20<0>/XI16/Xs0c<5>/MM9 N_XI20<0>/XI16/XS0C<5>/BITN_XI20<0>/XI16/Xs0c<5>/MM9_d
+ N_XI20<0>/XI16/XS0C<5>/BIT_XI20<0>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=5.5655
mXI20<0>/XI16/Xs0c<5>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<0>/XI16/Xs0c<5>/MM11_g
+ N_XI20<0>/XI16/XS0C<5>/BIT_XI20<0>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=5.3765
mXI20<0>/XI16/Xs0c<5>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<0>/XI16/Xs0c<5>/MM8_g
+ N_XI20<0>/XI16/XS0C<5>/NET38_XI20<0>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=5.2685
mXI20<0>/XI16/Xs0c<5>/MM1 N_XI20<0>/XI16/XS0C<5>/BIT_XI20<0>/XI16/Xs0c<5>/MM1_d
+ N_XI20<0>/XI16/XS0C<5>/BITN_XI20<0>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=5.4305
mXI20<0>/XI16/Xs0c<5>/MM0 N_XI20<0>/XI16/XS0C<5>/BITN_XI20<0>/XI16/Xs0c<5>/MM0_d
+ N_XI20<0>/XI16/XS0C<5>/BIT_XI20<0>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=5.4845
mXI20<0>/XI16/Xs0c<4>/MM12
+ N_XI20<0>/XI16/XS0C<4>/BITN_XI20<0>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<0>/XI16/Xs0c<4>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=5.5655
mXI20<0>/XI16/Xs0c<4>/MM10
+ N_XI20<0>/XI16/XS0C<4>/BIT_XI20<0>/XI16/Xs0c<4>/MM10_d
+ N_XI20<0>/XI16/XS0C<4>/BITN_XI20<0>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=5.3765
mXI20<0>/XI16/Xs0c<4>/MM7
+ N_XI20<0>/XI16/XS0C<4>/NET38_XI20<0>/XI16/Xs0c<4>/MM7_d
+ N_XI20<0>/XI16/XS0C<4>/BITN_XI20<0>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=5.2685
mXI20<0>/XI16/Xs0c<4>/MM9 N_XI20<0>/XI16/XS0C<4>/BITN_XI20<0>/XI16/Xs0c<4>/MM9_d
+ N_XI20<0>/XI16/XS0C<4>/BIT_XI20<0>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=5.5655
mXI20<0>/XI16/Xs0c<4>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<0>/XI16/Xs0c<4>/MM11_g
+ N_XI20<0>/XI16/XS0C<4>/BIT_XI20<0>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=5.3765
mXI20<0>/XI16/Xs0c<4>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<0>/XI16/Xs0c<4>/MM8_g
+ N_XI20<0>/XI16/XS0C<4>/NET38_XI20<0>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=5.2685
mXI20<0>/XI16/Xs0c<4>/MM1 N_XI20<0>/XI16/XS0C<4>/BIT_XI20<0>/XI16/Xs0c<4>/MM1_d
+ N_XI20<0>/XI16/XS0C<4>/BITN_XI20<0>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=5.4305
mXI20<0>/XI16/Xs0c<4>/MM0 N_XI20<0>/XI16/XS0C<4>/BITN_XI20<0>/XI16/Xs0c<4>/MM0_d
+ N_XI20<0>/XI16/XS0C<4>/BIT_XI20<0>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=5.4845
mXI20<0>/XI16/Xs0c<3>/MM12
+ N_XI20<0>/XI16/XS0C<3>/BITN_XI20<0>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<0>/XI16/Xs0c<3>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=5.5655
mXI20<0>/XI16/Xs0c<3>/MM10
+ N_XI20<0>/XI16/XS0C<3>/BIT_XI20<0>/XI16/Xs0c<3>/MM10_d
+ N_XI20<0>/XI16/XS0C<3>/BITN_XI20<0>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=5.3765
mXI20<0>/XI16/Xs0c<3>/MM7
+ N_XI20<0>/XI16/XS0C<3>/NET38_XI20<0>/XI16/Xs0c<3>/MM7_d
+ N_XI20<0>/XI16/XS0C<3>/BITN_XI20<0>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=5.2685
mXI20<0>/XI16/Xs0c<3>/MM9 N_XI20<0>/XI16/XS0C<3>/BITN_XI20<0>/XI16/Xs0c<3>/MM9_d
+ N_XI20<0>/XI16/XS0C<3>/BIT_XI20<0>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=5.5655
mXI20<0>/XI16/Xs0c<3>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<0>/XI16/Xs0c<3>/MM11_g
+ N_XI20<0>/XI16/XS0C<3>/BIT_XI20<0>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=5.3765
mXI20<0>/XI16/Xs0c<3>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<0>/XI16/Xs0c<3>/MM8_g
+ N_XI20<0>/XI16/XS0C<3>/NET38_XI20<0>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=5.2685
mXI20<0>/XI16/Xs0c<3>/MM1 N_XI20<0>/XI16/XS0C<3>/BIT_XI20<0>/XI16/Xs0c<3>/MM1_d
+ N_XI20<0>/XI16/XS0C<3>/BITN_XI20<0>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=5.4305
mXI20<0>/XI16/Xs0c<3>/MM0 N_XI20<0>/XI16/XS0C<3>/BITN_XI20<0>/XI16/Xs0c<3>/MM0_d
+ N_XI20<0>/XI16/XS0C<3>/BIT_XI20<0>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=5.4845
mXI20<0>/XI16/Xs0c<2>/MM12
+ N_XI20<0>/XI16/XS0C<2>/BITN_XI20<0>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<0>/XI16/Xs0c<2>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=5.5655
mXI20<0>/XI16/Xs0c<2>/MM10
+ N_XI20<0>/XI16/XS0C<2>/BIT_XI20<0>/XI16/Xs0c<2>/MM10_d
+ N_XI20<0>/XI16/XS0C<2>/BITN_XI20<0>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=5.3765
mXI20<0>/XI16/Xs0c<2>/MM7
+ N_XI20<0>/XI16/XS0C<2>/NET38_XI20<0>/XI16/Xs0c<2>/MM7_d
+ N_XI20<0>/XI16/XS0C<2>/BITN_XI20<0>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=5.2685
mXI20<0>/XI16/Xs0c<2>/MM9 N_XI20<0>/XI16/XS0C<2>/BITN_XI20<0>/XI16/Xs0c<2>/MM9_d
+ N_XI20<0>/XI16/XS0C<2>/BIT_XI20<0>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=5.5655
mXI20<0>/XI16/Xs0c<2>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<0>/XI16/Xs0c<2>/MM11_g
+ N_XI20<0>/XI16/XS0C<2>/BIT_XI20<0>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=5.3765
mXI20<0>/XI16/Xs0c<2>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<0>/XI16/Xs0c<2>/MM8_g
+ N_XI20<0>/XI16/XS0C<2>/NET38_XI20<0>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=5.2685
mXI20<0>/XI16/Xs0c<2>/MM1 N_XI20<0>/XI16/XS0C<2>/BIT_XI20<0>/XI16/Xs0c<2>/MM1_d
+ N_XI20<0>/XI16/XS0C<2>/BITN_XI20<0>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=5.4305
mXI20<0>/XI16/Xs0c<2>/MM0 N_XI20<0>/XI16/XS0C<2>/BITN_XI20<0>/XI16/Xs0c<2>/MM0_d
+ N_XI20<0>/XI16/XS0C<2>/BIT_XI20<0>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=5.4845
mXI20<0>/XI16/Xs0c<1>/MM12
+ N_XI20<0>/XI16/XS0C<1>/BITN_XI20<0>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<0>/XI16/Xs0c<1>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=5.5655
mXI20<0>/XI16/Xs0c<1>/MM10
+ N_XI20<0>/XI16/XS0C<1>/BIT_XI20<0>/XI16/Xs0c<1>/MM10_d
+ N_XI20<0>/XI16/XS0C<1>/BITN_XI20<0>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=5.3765
mXI20<0>/XI16/Xs0c<1>/MM7
+ N_XI20<0>/XI16/XS0C<1>/NET38_XI20<0>/XI16/Xs0c<1>/MM7_d
+ N_XI20<0>/XI16/XS0C<1>/BITN_XI20<0>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=5.2685
mXI20<0>/XI16/Xs0c<1>/MM9 N_XI20<0>/XI16/XS0C<1>/BITN_XI20<0>/XI16/Xs0c<1>/MM9_d
+ N_XI20<0>/XI16/XS0C<1>/BIT_XI20<0>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=5.5655
mXI20<0>/XI16/Xs0c<1>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<0>/XI16/Xs0c<1>/MM11_g
+ N_XI20<0>/XI16/XS0C<1>/BIT_XI20<0>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=5.3765
mXI20<0>/XI16/Xs0c<1>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<0>/XI16/Xs0c<1>/MM8_g
+ N_XI20<0>/XI16/XS0C<1>/NET38_XI20<0>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=5.2685
mXI20<0>/XI16/Xs0c<1>/MM1 N_XI20<0>/XI16/XS0C<1>/BIT_XI20<0>/XI16/Xs0c<1>/MM1_d
+ N_XI20<0>/XI16/XS0C<1>/BITN_XI20<0>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=5.4305
mXI20<0>/XI16/Xs0c<1>/MM0 N_XI20<0>/XI16/XS0C<1>/BITN_XI20<0>/XI16/Xs0c<1>/MM0_d
+ N_XI20<0>/XI16/XS0C<1>/BIT_XI20<0>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=5.4845
mXI20<0>/XI16/Xs0c<0>/MM12
+ N_XI20<0>/XI16/XS0C<0>/BITN_XI20<0>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<0>/XI16/Xs0c<0>/MM12_g
+ N_XI20<0>/NET10_XI20<0>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=5.5655
mXI20<0>/XI16/Xs0c<0>/MM10
+ N_XI20<0>/XI16/XS0C<0>/BIT_XI20<0>/XI16/Xs0c<0>/MM10_d
+ N_XI20<0>/XI16/XS0C<0>/BITN_XI20<0>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=5.3765
mXI20<0>/XI16/Xs0c<0>/MM7
+ N_XI20<0>/XI16/XS0C<0>/NET38_XI20<0>/XI16/Xs0c<0>/MM7_d
+ N_XI20<0>/XI16/XS0C<0>/BITN_XI20<0>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=5.2685
mXI20<0>/XI16/Xs0c<0>/MM9 N_XI20<0>/XI16/XS0C<0>/BITN_XI20<0>/XI16/Xs0c<0>/MM9_d
+ N_XI20<0>/XI16/XS0C<0>/BIT_XI20<0>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=5.5655
mXI20<0>/XI16/Xs0c<0>/MM11 N_XI20<0>/NET9_XI20<0>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<0>/XI16/Xs0c<0>/MM11_g
+ N_XI20<0>/XI16/XS0C<0>/BIT_XI20<0>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=5.3765
mXI20<0>/XI16/Xs0c<0>/MM8 N_XI20<0>/NET8_XI20<0>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<0>/XI16/Xs0c<0>/MM8_g
+ N_XI20<0>/XI16/XS0C<0>/NET38_XI20<0>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=5.2685
mXI20<0>/XI16/Xs0c<0>/MM1 N_XI20<0>/XI16/XS0C<0>/BIT_XI20<0>/XI16/Xs0c<0>/MM1_d
+ N_XI20<0>/XI16/XS0C<0>/BITN_XI20<0>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=5.4305
mXI20<0>/XI16/Xs0c<0>/MM0 N_XI20<0>/XI16/XS0C<0>/BITN_XI20<0>/XI16/Xs0c<0>/MM0_d
+ N_XI20<0>/XI16/XS0C<0>/BIT_XI20<0>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=5.4845
mXI20<0>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<0>/NET20_XI20<0>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=5.5655
mXI20<7>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=5.3765
mXI20<7>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=5.4305
mXI20<0>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<0>/NET20_XI20<0>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=5.5655
mXI20<7>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=5.3765
mXI20<7>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=5.4305
mXI20<0>/XI15/Xs0c<7>/MM12
+ N_XI20<0>/XI15/XS0C<7>/BITN_XI20<0>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<0>/XI15/Xs0c<7>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=5.5655
mXI20<0>/XI15/Xs0c<7>/MM10
+ N_XI20<0>/XI15/XS0C<7>/BIT_XI20<0>/XI15/Xs0c<7>/MM10_d
+ N_XI20<0>/XI15/XS0C<7>/BITN_XI20<0>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=5.3765
mXI20<0>/XI15/Xs0c<7>/MM7
+ N_XI20<0>/XI15/XS0C<7>/NET38_XI20<0>/XI15/Xs0c<7>/MM7_d
+ N_XI20<0>/XI15/XS0C<7>/BITN_XI20<0>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=5.2685
mXI20<0>/XI15/Xs0c<7>/MM9 N_XI20<0>/XI15/XS0C<7>/BITN_XI20<0>/XI15/Xs0c<7>/MM9_d
+ N_XI20<0>/XI15/XS0C<7>/BIT_XI20<0>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=5.5655
mXI20<0>/XI15/Xs0c<7>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<0>/XI15/Xs0c<7>/MM11_g
+ N_XI20<0>/XI15/XS0C<7>/BIT_XI20<0>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=5.3765
mXI20<0>/XI15/Xs0c<7>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<0>/XI15/Xs0c<7>/MM8_g
+ N_XI20<0>/XI15/XS0C<7>/NET38_XI20<0>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=5.2685
mXI20<0>/XI15/Xs0c<7>/MM1 N_XI20<0>/XI15/XS0C<7>/BIT_XI20<0>/XI15/Xs0c<7>/MM1_d
+ N_XI20<0>/XI15/XS0C<7>/BITN_XI20<0>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=5.4305
mXI20<0>/XI15/Xs0c<7>/MM0 N_XI20<0>/XI15/XS0C<7>/BITN_XI20<0>/XI15/Xs0c<7>/MM0_d
+ N_XI20<0>/XI15/XS0C<7>/BIT_XI20<0>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=5.4845
mXI20<0>/XI15/Xs0c<6>/MM12
+ N_XI20<0>/XI15/XS0C<6>/BITN_XI20<0>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<0>/XI15/Xs0c<6>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=5.5655
mXI20<0>/XI15/Xs0c<6>/MM10
+ N_XI20<0>/XI15/XS0C<6>/BIT_XI20<0>/XI15/Xs0c<6>/MM10_d
+ N_XI20<0>/XI15/XS0C<6>/BITN_XI20<0>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=5.3765
mXI20<0>/XI15/Xs0c<6>/MM7
+ N_XI20<0>/XI15/XS0C<6>/NET38_XI20<0>/XI15/Xs0c<6>/MM7_d
+ N_XI20<0>/XI15/XS0C<6>/BITN_XI20<0>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=5.2685
mXI20<0>/XI15/Xs0c<6>/MM9 N_XI20<0>/XI15/XS0C<6>/BITN_XI20<0>/XI15/Xs0c<6>/MM9_d
+ N_XI20<0>/XI15/XS0C<6>/BIT_XI20<0>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=5.5655
mXI20<0>/XI15/Xs0c<6>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<0>/XI15/Xs0c<6>/MM11_g
+ N_XI20<0>/XI15/XS0C<6>/BIT_XI20<0>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=5.3765
mXI20<0>/XI15/Xs0c<6>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<0>/XI15/Xs0c<6>/MM8_g
+ N_XI20<0>/XI15/XS0C<6>/NET38_XI20<0>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=5.2685
mXI20<0>/XI15/Xs0c<6>/MM1 N_XI20<0>/XI15/XS0C<6>/BIT_XI20<0>/XI15/Xs0c<6>/MM1_d
+ N_XI20<0>/XI15/XS0C<6>/BITN_XI20<0>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=5.4305
mXI20<0>/XI15/Xs0c<6>/MM0 N_XI20<0>/XI15/XS0C<6>/BITN_XI20<0>/XI15/Xs0c<6>/MM0_d
+ N_XI20<0>/XI15/XS0C<6>/BIT_XI20<0>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=5.4845
mXI20<0>/XI15/Xs0c<5>/MM12
+ N_XI20<0>/XI15/XS0C<5>/BITN_XI20<0>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<0>/XI15/Xs0c<5>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=5.5655
mXI20<0>/XI15/Xs0c<5>/MM10
+ N_XI20<0>/XI15/XS0C<5>/BIT_XI20<0>/XI15/Xs0c<5>/MM10_d
+ N_XI20<0>/XI15/XS0C<5>/BITN_XI20<0>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=5.3765
mXI20<0>/XI15/Xs0c<5>/MM7
+ N_XI20<0>/XI15/XS0C<5>/NET38_XI20<0>/XI15/Xs0c<5>/MM7_d
+ N_XI20<0>/XI15/XS0C<5>/BITN_XI20<0>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=5.2685
mXI20<0>/XI15/Xs0c<5>/MM9 N_XI20<0>/XI15/XS0C<5>/BITN_XI20<0>/XI15/Xs0c<5>/MM9_d
+ N_XI20<0>/XI15/XS0C<5>/BIT_XI20<0>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=5.5655
mXI20<0>/XI15/Xs0c<5>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<0>/XI15/Xs0c<5>/MM11_g
+ N_XI20<0>/XI15/XS0C<5>/BIT_XI20<0>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=5.3765
mXI20<0>/XI15/Xs0c<5>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<0>/XI15/Xs0c<5>/MM8_g
+ N_XI20<0>/XI15/XS0C<5>/NET38_XI20<0>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=5.2685
mXI20<0>/XI15/Xs0c<5>/MM1 N_XI20<0>/XI15/XS0C<5>/BIT_XI20<0>/XI15/Xs0c<5>/MM1_d
+ N_XI20<0>/XI15/XS0C<5>/BITN_XI20<0>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=5.4305
mXI20<0>/XI15/Xs0c<5>/MM0 N_XI20<0>/XI15/XS0C<5>/BITN_XI20<0>/XI15/Xs0c<5>/MM0_d
+ N_XI20<0>/XI15/XS0C<5>/BIT_XI20<0>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=5.4845
mXI20<0>/XI15/Xs0c<4>/MM12
+ N_XI20<0>/XI15/XS0C<4>/BITN_XI20<0>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<0>/XI15/Xs0c<4>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=5.5655
mXI20<0>/XI15/Xs0c<4>/MM10
+ N_XI20<0>/XI15/XS0C<4>/BIT_XI20<0>/XI15/Xs0c<4>/MM10_d
+ N_XI20<0>/XI15/XS0C<4>/BITN_XI20<0>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=5.3765
mXI20<0>/XI15/Xs0c<4>/MM7
+ N_XI20<0>/XI15/XS0C<4>/NET38_XI20<0>/XI15/Xs0c<4>/MM7_d
+ N_XI20<0>/XI15/XS0C<4>/BITN_XI20<0>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=5.2685
mXI20<0>/XI15/Xs0c<4>/MM9 N_XI20<0>/XI15/XS0C<4>/BITN_XI20<0>/XI15/Xs0c<4>/MM9_d
+ N_XI20<0>/XI15/XS0C<4>/BIT_XI20<0>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=5.5655
mXI20<0>/XI15/Xs0c<4>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<0>/XI15/Xs0c<4>/MM11_g
+ N_XI20<0>/XI15/XS0C<4>/BIT_XI20<0>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=5.3765
mXI20<0>/XI15/Xs0c<4>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<0>/XI15/Xs0c<4>/MM8_g
+ N_XI20<0>/XI15/XS0C<4>/NET38_XI20<0>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=5.2685
mXI20<0>/XI15/Xs0c<4>/MM1 N_XI20<0>/XI15/XS0C<4>/BIT_XI20<0>/XI15/Xs0c<4>/MM1_d
+ N_XI20<0>/XI15/XS0C<4>/BITN_XI20<0>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=5.4305
mXI20<0>/XI15/Xs0c<4>/MM0 N_XI20<0>/XI15/XS0C<4>/BITN_XI20<0>/XI15/Xs0c<4>/MM0_d
+ N_XI20<0>/XI15/XS0C<4>/BIT_XI20<0>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=5.4845
mXI20<0>/XI15/Xs0c<3>/MM12
+ N_XI20<0>/XI15/XS0C<3>/BITN_XI20<0>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<0>/XI15/Xs0c<3>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=5.5655
mXI20<0>/XI15/Xs0c<3>/MM10
+ N_XI20<0>/XI15/XS0C<3>/BIT_XI20<0>/XI15/Xs0c<3>/MM10_d
+ N_XI20<0>/XI15/XS0C<3>/BITN_XI20<0>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=5.3765
mXI20<0>/XI15/Xs0c<3>/MM7
+ N_XI20<0>/XI15/XS0C<3>/NET38_XI20<0>/XI15/Xs0c<3>/MM7_d
+ N_XI20<0>/XI15/XS0C<3>/BITN_XI20<0>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=5.2685
mXI20<0>/XI15/Xs0c<3>/MM9 N_XI20<0>/XI15/XS0C<3>/BITN_XI20<0>/XI15/Xs0c<3>/MM9_d
+ N_XI20<0>/XI15/XS0C<3>/BIT_XI20<0>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=5.5655
mXI20<0>/XI15/Xs0c<3>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<0>/XI15/Xs0c<3>/MM11_g
+ N_XI20<0>/XI15/XS0C<3>/BIT_XI20<0>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=5.3765
mXI20<0>/XI15/Xs0c<3>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<0>/XI15/Xs0c<3>/MM8_g
+ N_XI20<0>/XI15/XS0C<3>/NET38_XI20<0>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=5.2685
mXI20<0>/XI15/Xs0c<3>/MM1 N_XI20<0>/XI15/XS0C<3>/BIT_XI20<0>/XI15/Xs0c<3>/MM1_d
+ N_XI20<0>/XI15/XS0C<3>/BITN_XI20<0>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=5.4305
mXI20<0>/XI15/Xs0c<3>/MM0 N_XI20<0>/XI15/XS0C<3>/BITN_XI20<0>/XI15/Xs0c<3>/MM0_d
+ N_XI20<0>/XI15/XS0C<3>/BIT_XI20<0>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=5.4845
mXI20<0>/XI15/Xs0c<2>/MM12
+ N_XI20<0>/XI15/XS0C<2>/BITN_XI20<0>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<0>/XI15/Xs0c<2>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=5.5655
mXI20<0>/XI15/Xs0c<2>/MM10
+ N_XI20<0>/XI15/XS0C<2>/BIT_XI20<0>/XI15/Xs0c<2>/MM10_d
+ N_XI20<0>/XI15/XS0C<2>/BITN_XI20<0>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=5.3765
mXI20<0>/XI15/Xs0c<2>/MM7
+ N_XI20<0>/XI15/XS0C<2>/NET38_XI20<0>/XI15/Xs0c<2>/MM7_d
+ N_XI20<0>/XI15/XS0C<2>/BITN_XI20<0>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=5.2685
mXI20<0>/XI15/Xs0c<2>/MM9 N_XI20<0>/XI15/XS0C<2>/BITN_XI20<0>/XI15/Xs0c<2>/MM9_d
+ N_XI20<0>/XI15/XS0C<2>/BIT_XI20<0>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=5.5655
mXI20<0>/XI15/Xs0c<2>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<0>/XI15/Xs0c<2>/MM11_g
+ N_XI20<0>/XI15/XS0C<2>/BIT_XI20<0>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=5.3765
mXI20<0>/XI15/Xs0c<2>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<0>/XI15/Xs0c<2>/MM8_g
+ N_XI20<0>/XI15/XS0C<2>/NET38_XI20<0>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=5.2685
mXI20<0>/XI15/Xs0c<2>/MM1 N_XI20<0>/XI15/XS0C<2>/BIT_XI20<0>/XI15/Xs0c<2>/MM1_d
+ N_XI20<0>/XI15/XS0C<2>/BITN_XI20<0>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=5.4305
mXI20<0>/XI15/Xs0c<2>/MM0 N_XI20<0>/XI15/XS0C<2>/BITN_XI20<0>/XI15/Xs0c<2>/MM0_d
+ N_XI20<0>/XI15/XS0C<2>/BIT_XI20<0>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=5.4845
mXI20<0>/XI15/Xs0c<1>/MM12
+ N_XI20<0>/XI15/XS0C<1>/BITN_XI20<0>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<0>/XI15/Xs0c<1>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=5.5655
mXI20<0>/XI15/Xs0c<1>/MM10
+ N_XI20<0>/XI15/XS0C<1>/BIT_XI20<0>/XI15/Xs0c<1>/MM10_d
+ N_XI20<0>/XI15/XS0C<1>/BITN_XI20<0>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=5.3765
mXI20<0>/XI15/Xs0c<1>/MM7
+ N_XI20<0>/XI15/XS0C<1>/NET38_XI20<0>/XI15/Xs0c<1>/MM7_d
+ N_XI20<0>/XI15/XS0C<1>/BITN_XI20<0>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=5.2685
mXI20<0>/XI15/Xs0c<1>/MM9 N_XI20<0>/XI15/XS0C<1>/BITN_XI20<0>/XI15/Xs0c<1>/MM9_d
+ N_XI20<0>/XI15/XS0C<1>/BIT_XI20<0>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=5.5655
mXI20<0>/XI15/Xs0c<1>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<0>/XI15/Xs0c<1>/MM11_g
+ N_XI20<0>/XI15/XS0C<1>/BIT_XI20<0>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=5.3765
mXI20<0>/XI15/Xs0c<1>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<0>/XI15/Xs0c<1>/MM8_g
+ N_XI20<0>/XI15/XS0C<1>/NET38_XI20<0>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=5.2685
mXI20<0>/XI15/Xs0c<1>/MM1 N_XI20<0>/XI15/XS0C<1>/BIT_XI20<0>/XI15/Xs0c<1>/MM1_d
+ N_XI20<0>/XI15/XS0C<1>/BITN_XI20<0>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=5.4305
mXI20<0>/XI15/Xs0c<1>/MM0 N_XI20<0>/XI15/XS0C<1>/BITN_XI20<0>/XI15/Xs0c<1>/MM0_d
+ N_XI20<0>/XI15/XS0C<1>/BIT_XI20<0>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=5.4845
mXI20<0>/XI15/Xs0c<0>/MM12
+ N_XI20<0>/XI15/XS0C<0>/BITN_XI20<0>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<0>/XI15/Xs0c<0>/MM12_g
+ N_XI20<0>/NET20_XI20<0>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=5.5655
mXI20<0>/XI15/Xs0c<0>/MM10
+ N_XI20<0>/XI15/XS0C<0>/BIT_XI20<0>/XI15/Xs0c<0>/MM10_d
+ N_XI20<0>/XI15/XS0C<0>/BITN_XI20<0>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=5.3765
mXI20<0>/XI15/Xs0c<0>/MM7
+ N_XI20<0>/XI15/XS0C<0>/NET38_XI20<0>/XI15/Xs0c<0>/MM7_d
+ N_XI20<0>/XI15/XS0C<0>/BITN_XI20<0>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=5.2685
mXI20<0>/XI15/Xs0c<0>/MM9 N_XI20<0>/XI15/XS0C<0>/BITN_XI20<0>/XI15/Xs0c<0>/MM9_d
+ N_XI20<0>/XI15/XS0C<0>/BIT_XI20<0>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=5.5655
mXI20<0>/XI15/Xs0c<0>/MM11 N_XI20<0>/NET12_XI20<0>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<0>/XI15/Xs0c<0>/MM11_g
+ N_XI20<0>/XI15/XS0C<0>/BIT_XI20<0>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=5.3765
mXI20<0>/XI15/Xs0c<0>/MM8 N_XI20<0>/NET11_XI20<0>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<0>/XI15/Xs0c<0>/MM8_g
+ N_XI20<0>/XI15/XS0C<0>/NET38_XI20<0>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=5.2685
mXI20<0>/XI15/Xs0c<0>/MM1 N_XI20<0>/XI15/XS0C<0>/BIT_XI20<0>/XI15/Xs0c<0>/MM1_d
+ N_XI20<0>/XI15/XS0C<0>/BITN_XI20<0>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=5.4305
mXI20<0>/XI15/Xs0c<0>/MM0 N_XI20<0>/XI15/XS0C<0>/BITN_XI20<0>/XI15/Xs0c<0>/MM0_d
+ N_XI20<0>/XI15/XS0C<0>/BIT_XI20<0>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=5.4845
mXI20<0>/XI14/XI22/MM15 VSS! N_XI20<0>/NET8_XI20<0>/XI14/XI22/MM15_g
+ N_XI20<0>/XI14/XI22/RBLN_XI20<0>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=5.2685
mXI20<0>/XI14/XI22/MM2 N_XI20<0>/XI14/XI22/NET066_XI20<0>/XI14/XI22/MM2_d
+ N_XI20<0>/XI14/XI22/RBLN_XI20<0>/XI14/XI22/MM2_g
+ N_XI20<0>/NET8_XI20<0>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=5.4845
mXI20<0>/XI14/XI22/MM4 VDD! N_XI20<0>/XI14/XI22/RBLN_XI20<0>/XI14/XI22/MM4_g
+ N_XI20<0>/XI14/XI22/NET066_XI20<0>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=5.4845
mXI20<0>/XI14/XI22/MM17 VDD! N_XI20<0>/NET8_XI20<0>/XI14/XI22/MM17_g
+ N_XI20<0>/XI14/XI22/RBLN_XI20<0>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=5.4845
mXI20<0>/XI14/XI22/MM18 VDD! N_XI20<0>/XI14/PRECHN_XI20<0>/XI14/XI22/MM18_g
+ N_XI20<0>/NET8_XI20<0>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=5.4575
mXI20<0>/XI14/XI21/MM15 VSS! N_XI20<0>/NET11_XI20<0>/XI14/XI21/MM15_g
+ N_XI20<0>/XI14/XI21/RBLN_XI20<0>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=5.2685
mXI20<0>/XI14/XI21/MM2 N_XI20<0>/XI14/XI21/NET066_XI20<0>/XI14/XI21/MM2_d
+ N_XI20<0>/XI14/XI21/RBLN_XI20<0>/XI14/XI21/MM2_g
+ N_XI20<0>/NET11_XI20<0>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=5.4845
mXI20<0>/XI14/XI21/MM4 VDD! N_XI20<0>/XI14/XI21/RBLN_XI20<0>/XI14/XI21/MM4_g
+ N_XI20<0>/XI14/XI21/NET066_XI20<0>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=5.4845
mXI20<0>/XI14/XI21/MM17 VDD! N_XI20<0>/NET11_XI20<0>/XI14/XI21/MM17_g
+ N_XI20<0>/XI14/XI21/RBLN_XI20<0>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=5.4845
mXI20<0>/XI14/XI21/MM18 VDD! N_XI20<0>/XI14/PRECHN_XI20<0>/XI14/XI21/MM18_g
+ N_XI20<0>/NET11_XI20<0>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=5.4575
mXI20<1>/XI14/XI20/MM3 VSS! N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI20/MM3_g
+ N_XI20<1>/NET9_XI20<1>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=5.8895
mXI20<1>/XI14/XI20/MM5 VSS! N_XI20<1>/XI14/DNN_XI20<1>/XI14/XI20/MM5_g
+ N_XI20<1>/NET9_XI20<1>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=5.8895
mXI20<1>/XI14/XI20/MM12 VSS! N_XI20<1>/XI14/D_XI20<1>/XI14/XI20/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=5.8895
mXI20<1>/XI14/XI20/MM11 VSS! N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI20/MM11_g
+ N_XI20<1>/NET10_XI20<1>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=5.8895
mXI20<1>/XI14/XI18/MM0 N_DATA_OUT<1>_XI20<1>/XI14/XI18/MM0_d
+ N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=5.9165
mXI20<1>/XI14/XI18/MM6 N_XI20<1>/XI14/XI18/LS_XI20<1>/XI14/XI18/MM6_d
+ N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=5.8895
mXI20<1>/XI14/XI18/MM8 N_XI20<1>/XI14/XI18/PD3_XI20<1>/XI14/XI18/MM8_d
+ N_XI20<1>/XI14/XI18/LS_XI20<1>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=5.8895
mXI20<1>/XI14/XI18/MM9 N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM9_d
+ N_XI20<1>/XI14/XI18/CLKB_XI20<1>/XI14/XI18/MM9_g
+ N_XI20<1>/XI14/XI18/PD3_XI20<1>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=5.8895
mXI20<1>/XI14/XI18/MM4 N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM4_d
+ N_XI20<1>/XI14/XI18/CLKN_XI20<1>/XI14/XI18/MM4_g
+ N_XI20<1>/XI14/XI18/PD1_XI20<1>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=5.8895
mXI20<1>/XI14/XI18/MM5 N_XI20<1>/XI14/XI18/PD1_XI20<1>/XI14/XI18/MM5_d
+ N_XI20<1>/NET8_XI20<1>/XI14/XI18/MM5_g
+ N_XI20<1>/XI14/XI18/PD0_XI20<1>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=5.8895
mXI20<1>/XI14/XI18/MM12 N_XI20<1>/XI14/XI18/PD0_XI20<1>/XI14/XI18/MM12_d
+ N_XI20<1>/NET11_XI20<1>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=5.8895
mXI20<1>/XI14/XI18/MM23 N_XI20<1>/XI14/XI18/CLKB_XI20<1>/XI14/XI18/MM23_d
+ N_XI20<1>/XI14/XI18/CLKN_XI20<1>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=5.8895
mXI20<1>/XI14/XI18/MM20 N_XI20<1>/XI14/XI18/CLKN_XI20<1>/XI14/XI18/MM20_d
+ N_CLK_XI20<1>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=5.8895
mXI20<1>/XI14/XI20/MM16 N_XI20<1>/XI14/PRECHN_XI20<1>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<1>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=5.8895
mXI20<1>/XI14/XI20/MM0 N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI20/MM0_d
+ N_WE_XI20<1>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=5.8895
mXI20<1>/XI14/XI20/MM6 N_XI20<1>/XI14/DNN_XI20<1>/XI14/XI20/MM6_d
+ N_XI20<1>/XI14/D_XI20<1>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=5.8895
mXI20<1>/XI14/XI20/MM14 N_XI20<1>/XI14/D_XI20<1>/XI14/XI20/MM14_d
+ N_DATA_IN<1>_XI20<1>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=5.8895
mXI20<1>/XI14/XI19/MM11 VSS! N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI19/MM11_g
+ N_XI20<1>/NET20_XI20<1>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=5.8895
mXI20<1>/XI14/XI19/MM12 VSS! N_XI20<1>/XI14/D_XI20<1>/XI14/XI19/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=5.8895
mXI20<1>/XI14/XI19/MM5 VSS! N_XI20<1>/XI14/DNN_XI20<1>/XI14/XI19/MM5_g
+ N_XI20<1>/NET12_XI20<1>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=5.8895
mXI20<1>/XI14/XI19/MM3 VSS! N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI19/MM3_g
+ N_XI20<1>/NET12_XI20<1>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=5.8895
mXI20<1>/XI14/XI20/MM2 N_XI20<1>/XI14/XI20/NET066_XI20<1>/XI14/XI20/MM2_d
+ N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI20/MM2_g
+ N_XI20<1>/NET9_XI20<1>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=5.7275
mXI20<1>/XI14/XI20/MM4 VDD! N_XI20<1>/XI14/DNN_XI20<1>/XI14/XI20/MM4_g
+ N_XI20<1>/XI14/XI20/NET066_XI20<1>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=5.7275
mXI20<1>/XI14/XI20/MM8 VDD! N_XI20<1>/XI14/D_XI20<1>/XI14/XI20/MM8_g
+ N_XI20<1>/XI14/XI20/NET065_XI20<1>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=5.7275
mXI20<1>/XI14/XI20/MM9 N_XI20<1>/XI14/XI20/NET065_XI20<1>/XI14/XI20/MM9_d
+ N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI20/MM9_g
+ N_XI20<1>/NET10_XI20<1>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=5.7275
mXI20<1>/XI14/XI18/MM2 N_DATA_OUT<1>_XI20<1>/XI14/XI18/MM2_d
+ N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=5.7275
mXI20<1>/XI14/XI18/MM7 N_XI20<1>/XI14/XI18/LS_XI20<1>/XI14/XI18/MM7_d
+ N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=5.7005
mXI20<1>/XI14/XI18/MM11 N_XI20<1>/XI14/XI18/PD2_XI20<1>/XI14/XI18/MM11_d
+ N_XI20<1>/XI14/XI18/LS_XI20<1>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=5.7005
mXI20<1>/XI14/XI18/MM10 N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM10_d
+ N_XI20<1>/XI14/XI18/CLKN_XI20<1>/XI14/XI18/MM10_g
+ N_XI20<1>/XI14/XI18/PD2_XI20<1>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=5.7005
mXI20<1>/XI14/XI18/MM1 N_XI20<1>/XI14/XI18/LH_XI20<1>/XI14/XI18/MM1_d
+ N_XI20<1>/XI14/XI18/CLKB_XI20<1>/XI14/XI18/MM1_g
+ N_XI20<1>/XI14/XI18/PU1_XI20<1>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=5.7275
mXI20<1>/XI14/XI18/MM3 N_XI20<1>/XI14/XI18/PU1_XI20<1>/XI14/XI18/MM3_d
+ N_XI20<1>/NET8_XI20<1>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=5.7275
mXI20<1>/XI14/XI18/MM13 N_XI20<1>/XI14/XI18/PU1_XI20<1>/XI14/XI18/MM13_d
+ N_XI20<1>/NET11_XI20<1>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=5.7275
mXI20<1>/XI14/XI18/MM22 N_XI20<1>/XI14/XI18/CLKB_XI20<1>/XI14/XI18/MM22_d
+ N_XI20<1>/XI14/XI18/CLKN_XI20<1>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=5.7275
mXI20<1>/XI14/XI18/MM21 N_XI20<1>/XI14/XI18/CLKN_XI20<1>/XI14/XI18/MM21_d
+ N_CLK_XI20<1>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=5.7275
mXI20<1>/XI14/XI20/MM17 N_XI20<1>/XI14/PRECHN_XI20<1>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<1>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=5.6735
mXI20<1>/XI14/XI20/MM1 N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI20/MM1_d
+ N_WE_XI20<1>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=5.6735
mXI20<1>/XI14/XI20/MM7 N_XI20<1>/XI14/DNN_XI20<1>/XI14/XI20/MM7_d
+ N_XI20<1>/XI14/D_XI20<1>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=5.6735
mXI20<1>/XI14/XI20/MM15 N_XI20<1>/XI14/D_XI20<1>/XI14/XI20/MM15_d
+ N_DATA_IN<1>_XI20<1>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=5.6735
mXI20<1>/XI14/XI19/MM9 N_XI20<1>/XI14/XI19/NET065_XI20<1>/XI14/XI19/MM9_d
+ N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI19/MM9_g
+ N_XI20<1>/NET20_XI20<1>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=5.7275
mXI20<1>/XI14/XI19/MM8 VDD! N_XI20<1>/XI14/D_XI20<1>/XI14/XI19/MM8_g
+ N_XI20<1>/XI14/XI19/NET065_XI20<1>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=5.7275
mXI20<1>/XI14/XI19/MM4 VDD! N_XI20<1>/XI14/DNN_XI20<1>/XI14/XI19/MM4_g
+ N_XI20<1>/XI14/XI19/NET066_XI20<1>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=5.7275
mXI20<1>/XI14/XI19/MM2 N_XI20<1>/XI14/XI19/NET066_XI20<1>/XI14/XI19/MM2_d
+ N_XI20<1>/XI14/WEN_XI20<1>/XI14/XI19/MM2_g
+ N_XI20<1>/NET12_XI20<1>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=5.7275
mXI20<1>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<1>/NET10_XI20<1>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=5.5925
mXI20<6>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=5.7815
mXI20<6>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=5.7275
mXI20<1>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<1>/NET10_XI20<1>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=5.5925
mXI20<6>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=5.7815
mXI20<6>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=5.7275
mXI20<1>/XI16/Xs0c<7>/MM12
+ N_XI20<1>/XI16/XS0C<7>/BITN_XI20<1>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<1>/XI16/Xs0c<7>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=5.5925
mXI20<1>/XI16/Xs0c<7>/MM10
+ N_XI20<1>/XI16/XS0C<7>/BIT_XI20<1>/XI16/Xs0c<7>/MM10_d
+ N_XI20<1>/XI16/XS0C<7>/BITN_XI20<1>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=5.7815
mXI20<1>/XI16/Xs0c<7>/MM7
+ N_XI20<1>/XI16/XS0C<7>/NET38_XI20<1>/XI16/Xs0c<7>/MM7_d
+ N_XI20<1>/XI16/XS0C<7>/BITN_XI20<1>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=5.8895
mXI20<1>/XI16/Xs0c<7>/MM9 N_XI20<1>/XI16/XS0C<7>/BITN_XI20<1>/XI16/Xs0c<7>/MM9_d
+ N_XI20<1>/XI16/XS0C<7>/BIT_XI20<1>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=5.5925
mXI20<1>/XI16/Xs0c<7>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<1>/XI16/Xs0c<7>/MM11_g
+ N_XI20<1>/XI16/XS0C<7>/BIT_XI20<1>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=5.7815
mXI20<1>/XI16/Xs0c<7>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<1>/XI16/Xs0c<7>/MM8_g
+ N_XI20<1>/XI16/XS0C<7>/NET38_XI20<1>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=5.8895
mXI20<1>/XI16/Xs0c<7>/MM1 N_XI20<1>/XI16/XS0C<7>/BIT_XI20<1>/XI16/Xs0c<7>/MM1_d
+ N_XI20<1>/XI16/XS0C<7>/BITN_XI20<1>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=5.7275
mXI20<1>/XI16/Xs0c<7>/MM0 N_XI20<1>/XI16/XS0C<7>/BITN_XI20<1>/XI16/Xs0c<7>/MM0_d
+ N_XI20<1>/XI16/XS0C<7>/BIT_XI20<1>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=5.6735
mXI20<1>/XI16/Xs0c<6>/MM12
+ N_XI20<1>/XI16/XS0C<6>/BITN_XI20<1>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<1>/XI16/Xs0c<6>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=5.5925
mXI20<1>/XI16/Xs0c<6>/MM10
+ N_XI20<1>/XI16/XS0C<6>/BIT_XI20<1>/XI16/Xs0c<6>/MM10_d
+ N_XI20<1>/XI16/XS0C<6>/BITN_XI20<1>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=5.7815
mXI20<1>/XI16/Xs0c<6>/MM7
+ N_XI20<1>/XI16/XS0C<6>/NET38_XI20<1>/XI16/Xs0c<6>/MM7_d
+ N_XI20<1>/XI16/XS0C<6>/BITN_XI20<1>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=5.8895
mXI20<1>/XI16/Xs0c<6>/MM9 N_XI20<1>/XI16/XS0C<6>/BITN_XI20<1>/XI16/Xs0c<6>/MM9_d
+ N_XI20<1>/XI16/XS0C<6>/BIT_XI20<1>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=5.5925
mXI20<1>/XI16/Xs0c<6>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<1>/XI16/Xs0c<6>/MM11_g
+ N_XI20<1>/XI16/XS0C<6>/BIT_XI20<1>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=5.7815
mXI20<1>/XI16/Xs0c<6>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<1>/XI16/Xs0c<6>/MM8_g
+ N_XI20<1>/XI16/XS0C<6>/NET38_XI20<1>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=5.8895
mXI20<1>/XI16/Xs0c<6>/MM1 N_XI20<1>/XI16/XS0C<6>/BIT_XI20<1>/XI16/Xs0c<6>/MM1_d
+ N_XI20<1>/XI16/XS0C<6>/BITN_XI20<1>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=5.7275
mXI20<1>/XI16/Xs0c<6>/MM0 N_XI20<1>/XI16/XS0C<6>/BITN_XI20<1>/XI16/Xs0c<6>/MM0_d
+ N_XI20<1>/XI16/XS0C<6>/BIT_XI20<1>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=5.6735
mXI20<1>/XI16/Xs0c<5>/MM12
+ N_XI20<1>/XI16/XS0C<5>/BITN_XI20<1>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<1>/XI16/Xs0c<5>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=5.5925
mXI20<1>/XI16/Xs0c<5>/MM10
+ N_XI20<1>/XI16/XS0C<5>/BIT_XI20<1>/XI16/Xs0c<5>/MM10_d
+ N_XI20<1>/XI16/XS0C<5>/BITN_XI20<1>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=5.7815
mXI20<1>/XI16/Xs0c<5>/MM7
+ N_XI20<1>/XI16/XS0C<5>/NET38_XI20<1>/XI16/Xs0c<5>/MM7_d
+ N_XI20<1>/XI16/XS0C<5>/BITN_XI20<1>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=5.8895
mXI20<1>/XI16/Xs0c<5>/MM9 N_XI20<1>/XI16/XS0C<5>/BITN_XI20<1>/XI16/Xs0c<5>/MM9_d
+ N_XI20<1>/XI16/XS0C<5>/BIT_XI20<1>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=5.5925
mXI20<1>/XI16/Xs0c<5>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<1>/XI16/Xs0c<5>/MM11_g
+ N_XI20<1>/XI16/XS0C<5>/BIT_XI20<1>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=5.7815
mXI20<1>/XI16/Xs0c<5>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<1>/XI16/Xs0c<5>/MM8_g
+ N_XI20<1>/XI16/XS0C<5>/NET38_XI20<1>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=5.8895
mXI20<1>/XI16/Xs0c<5>/MM1 N_XI20<1>/XI16/XS0C<5>/BIT_XI20<1>/XI16/Xs0c<5>/MM1_d
+ N_XI20<1>/XI16/XS0C<5>/BITN_XI20<1>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=5.7275
mXI20<1>/XI16/Xs0c<5>/MM0 N_XI20<1>/XI16/XS0C<5>/BITN_XI20<1>/XI16/Xs0c<5>/MM0_d
+ N_XI20<1>/XI16/XS0C<5>/BIT_XI20<1>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=5.6735
mXI20<1>/XI16/Xs0c<4>/MM12
+ N_XI20<1>/XI16/XS0C<4>/BITN_XI20<1>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<1>/XI16/Xs0c<4>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=5.5925
mXI20<1>/XI16/Xs0c<4>/MM10
+ N_XI20<1>/XI16/XS0C<4>/BIT_XI20<1>/XI16/Xs0c<4>/MM10_d
+ N_XI20<1>/XI16/XS0C<4>/BITN_XI20<1>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=5.7815
mXI20<1>/XI16/Xs0c<4>/MM7
+ N_XI20<1>/XI16/XS0C<4>/NET38_XI20<1>/XI16/Xs0c<4>/MM7_d
+ N_XI20<1>/XI16/XS0C<4>/BITN_XI20<1>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=5.8895
mXI20<1>/XI16/Xs0c<4>/MM9 N_XI20<1>/XI16/XS0C<4>/BITN_XI20<1>/XI16/Xs0c<4>/MM9_d
+ N_XI20<1>/XI16/XS0C<4>/BIT_XI20<1>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=5.5925
mXI20<1>/XI16/Xs0c<4>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<1>/XI16/Xs0c<4>/MM11_g
+ N_XI20<1>/XI16/XS0C<4>/BIT_XI20<1>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=5.7815
mXI20<1>/XI16/Xs0c<4>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<1>/XI16/Xs0c<4>/MM8_g
+ N_XI20<1>/XI16/XS0C<4>/NET38_XI20<1>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=5.8895
mXI20<1>/XI16/Xs0c<4>/MM1 N_XI20<1>/XI16/XS0C<4>/BIT_XI20<1>/XI16/Xs0c<4>/MM1_d
+ N_XI20<1>/XI16/XS0C<4>/BITN_XI20<1>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=5.7275
mXI20<1>/XI16/Xs0c<4>/MM0 N_XI20<1>/XI16/XS0C<4>/BITN_XI20<1>/XI16/Xs0c<4>/MM0_d
+ N_XI20<1>/XI16/XS0C<4>/BIT_XI20<1>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=5.6735
mXI20<1>/XI16/Xs0c<3>/MM12
+ N_XI20<1>/XI16/XS0C<3>/BITN_XI20<1>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<1>/XI16/Xs0c<3>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=5.5925
mXI20<1>/XI16/Xs0c<3>/MM10
+ N_XI20<1>/XI16/XS0C<3>/BIT_XI20<1>/XI16/Xs0c<3>/MM10_d
+ N_XI20<1>/XI16/XS0C<3>/BITN_XI20<1>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=5.7815
mXI20<1>/XI16/Xs0c<3>/MM7
+ N_XI20<1>/XI16/XS0C<3>/NET38_XI20<1>/XI16/Xs0c<3>/MM7_d
+ N_XI20<1>/XI16/XS0C<3>/BITN_XI20<1>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=5.8895
mXI20<1>/XI16/Xs0c<3>/MM9 N_XI20<1>/XI16/XS0C<3>/BITN_XI20<1>/XI16/Xs0c<3>/MM9_d
+ N_XI20<1>/XI16/XS0C<3>/BIT_XI20<1>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=5.5925
mXI20<1>/XI16/Xs0c<3>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<1>/XI16/Xs0c<3>/MM11_g
+ N_XI20<1>/XI16/XS0C<3>/BIT_XI20<1>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=5.7815
mXI20<1>/XI16/Xs0c<3>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<1>/XI16/Xs0c<3>/MM8_g
+ N_XI20<1>/XI16/XS0C<3>/NET38_XI20<1>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=5.8895
mXI20<1>/XI16/Xs0c<3>/MM1 N_XI20<1>/XI16/XS0C<3>/BIT_XI20<1>/XI16/Xs0c<3>/MM1_d
+ N_XI20<1>/XI16/XS0C<3>/BITN_XI20<1>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=5.7275
mXI20<1>/XI16/Xs0c<3>/MM0 N_XI20<1>/XI16/XS0C<3>/BITN_XI20<1>/XI16/Xs0c<3>/MM0_d
+ N_XI20<1>/XI16/XS0C<3>/BIT_XI20<1>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=5.6735
mXI20<1>/XI16/Xs0c<2>/MM12
+ N_XI20<1>/XI16/XS0C<2>/BITN_XI20<1>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<1>/XI16/Xs0c<2>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=5.5925
mXI20<1>/XI16/Xs0c<2>/MM10
+ N_XI20<1>/XI16/XS0C<2>/BIT_XI20<1>/XI16/Xs0c<2>/MM10_d
+ N_XI20<1>/XI16/XS0C<2>/BITN_XI20<1>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=5.7815
mXI20<1>/XI16/Xs0c<2>/MM7
+ N_XI20<1>/XI16/XS0C<2>/NET38_XI20<1>/XI16/Xs0c<2>/MM7_d
+ N_XI20<1>/XI16/XS0C<2>/BITN_XI20<1>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=5.8895
mXI20<1>/XI16/Xs0c<2>/MM9 N_XI20<1>/XI16/XS0C<2>/BITN_XI20<1>/XI16/Xs0c<2>/MM9_d
+ N_XI20<1>/XI16/XS0C<2>/BIT_XI20<1>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=5.5925
mXI20<1>/XI16/Xs0c<2>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<1>/XI16/Xs0c<2>/MM11_g
+ N_XI20<1>/XI16/XS0C<2>/BIT_XI20<1>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=5.7815
mXI20<1>/XI16/Xs0c<2>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<1>/XI16/Xs0c<2>/MM8_g
+ N_XI20<1>/XI16/XS0C<2>/NET38_XI20<1>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=5.8895
mXI20<1>/XI16/Xs0c<2>/MM1 N_XI20<1>/XI16/XS0C<2>/BIT_XI20<1>/XI16/Xs0c<2>/MM1_d
+ N_XI20<1>/XI16/XS0C<2>/BITN_XI20<1>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=5.7275
mXI20<1>/XI16/Xs0c<2>/MM0 N_XI20<1>/XI16/XS0C<2>/BITN_XI20<1>/XI16/Xs0c<2>/MM0_d
+ N_XI20<1>/XI16/XS0C<2>/BIT_XI20<1>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=5.6735
mXI20<1>/XI16/Xs0c<1>/MM12
+ N_XI20<1>/XI16/XS0C<1>/BITN_XI20<1>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<1>/XI16/Xs0c<1>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=5.5925
mXI20<1>/XI16/Xs0c<1>/MM10
+ N_XI20<1>/XI16/XS0C<1>/BIT_XI20<1>/XI16/Xs0c<1>/MM10_d
+ N_XI20<1>/XI16/XS0C<1>/BITN_XI20<1>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=5.7815
mXI20<1>/XI16/Xs0c<1>/MM7
+ N_XI20<1>/XI16/XS0C<1>/NET38_XI20<1>/XI16/Xs0c<1>/MM7_d
+ N_XI20<1>/XI16/XS0C<1>/BITN_XI20<1>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=5.8895
mXI20<1>/XI16/Xs0c<1>/MM9 N_XI20<1>/XI16/XS0C<1>/BITN_XI20<1>/XI16/Xs0c<1>/MM9_d
+ N_XI20<1>/XI16/XS0C<1>/BIT_XI20<1>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=5.5925
mXI20<1>/XI16/Xs0c<1>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<1>/XI16/Xs0c<1>/MM11_g
+ N_XI20<1>/XI16/XS0C<1>/BIT_XI20<1>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=5.7815
mXI20<1>/XI16/Xs0c<1>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<1>/XI16/Xs0c<1>/MM8_g
+ N_XI20<1>/XI16/XS0C<1>/NET38_XI20<1>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=5.8895
mXI20<1>/XI16/Xs0c<1>/MM1 N_XI20<1>/XI16/XS0C<1>/BIT_XI20<1>/XI16/Xs0c<1>/MM1_d
+ N_XI20<1>/XI16/XS0C<1>/BITN_XI20<1>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=5.7275
mXI20<1>/XI16/Xs0c<1>/MM0 N_XI20<1>/XI16/XS0C<1>/BITN_XI20<1>/XI16/Xs0c<1>/MM0_d
+ N_XI20<1>/XI16/XS0C<1>/BIT_XI20<1>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=5.6735
mXI20<1>/XI16/Xs0c<0>/MM12
+ N_XI20<1>/XI16/XS0C<0>/BITN_XI20<1>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<1>/XI16/Xs0c<0>/MM12_g
+ N_XI20<1>/NET10_XI20<1>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=5.5925
mXI20<1>/XI16/Xs0c<0>/MM10
+ N_XI20<1>/XI16/XS0C<0>/BIT_XI20<1>/XI16/Xs0c<0>/MM10_d
+ N_XI20<1>/XI16/XS0C<0>/BITN_XI20<1>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=5.7815
mXI20<1>/XI16/Xs0c<0>/MM7
+ N_XI20<1>/XI16/XS0C<0>/NET38_XI20<1>/XI16/Xs0c<0>/MM7_d
+ N_XI20<1>/XI16/XS0C<0>/BITN_XI20<1>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=5.8895
mXI20<1>/XI16/Xs0c<0>/MM9 N_XI20<1>/XI16/XS0C<0>/BITN_XI20<1>/XI16/Xs0c<0>/MM9_d
+ N_XI20<1>/XI16/XS0C<0>/BIT_XI20<1>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=5.5925
mXI20<1>/XI16/Xs0c<0>/MM11 N_XI20<1>/NET9_XI20<1>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<1>/XI16/Xs0c<0>/MM11_g
+ N_XI20<1>/XI16/XS0C<0>/BIT_XI20<1>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=5.7815
mXI20<1>/XI16/Xs0c<0>/MM8 N_XI20<1>/NET8_XI20<1>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<1>/XI16/Xs0c<0>/MM8_g
+ N_XI20<1>/XI16/XS0C<0>/NET38_XI20<1>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=5.8895
mXI20<1>/XI16/Xs0c<0>/MM1 N_XI20<1>/XI16/XS0C<0>/BIT_XI20<1>/XI16/Xs0c<0>/MM1_d
+ N_XI20<1>/XI16/XS0C<0>/BITN_XI20<1>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=5.7275
mXI20<1>/XI16/Xs0c<0>/MM0 N_XI20<1>/XI16/XS0C<0>/BITN_XI20<1>/XI16/Xs0c<0>/MM0_d
+ N_XI20<1>/XI16/XS0C<0>/BIT_XI20<1>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=5.6735
mXI20<1>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<1>/NET20_XI20<1>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=5.5925
mXI20<6>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=5.7815
mXI20<6>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=5.7275
mXI20<1>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<1>/NET20_XI20<1>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=5.5925
mXI20<6>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=5.7815
mXI20<6>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=5.7275
mXI20<1>/XI15/Xs0c<7>/MM12
+ N_XI20<1>/XI15/XS0C<7>/BITN_XI20<1>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<1>/XI15/Xs0c<7>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=5.5925
mXI20<1>/XI15/Xs0c<7>/MM10
+ N_XI20<1>/XI15/XS0C<7>/BIT_XI20<1>/XI15/Xs0c<7>/MM10_d
+ N_XI20<1>/XI15/XS0C<7>/BITN_XI20<1>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=5.7815
mXI20<1>/XI15/Xs0c<7>/MM7
+ N_XI20<1>/XI15/XS0C<7>/NET38_XI20<1>/XI15/Xs0c<7>/MM7_d
+ N_XI20<1>/XI15/XS0C<7>/BITN_XI20<1>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=5.8895
mXI20<1>/XI15/Xs0c<7>/MM9 N_XI20<1>/XI15/XS0C<7>/BITN_XI20<1>/XI15/Xs0c<7>/MM9_d
+ N_XI20<1>/XI15/XS0C<7>/BIT_XI20<1>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=5.5925
mXI20<1>/XI15/Xs0c<7>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<1>/XI15/Xs0c<7>/MM11_g
+ N_XI20<1>/XI15/XS0C<7>/BIT_XI20<1>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=5.7815
mXI20<1>/XI15/Xs0c<7>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<1>/XI15/Xs0c<7>/MM8_g
+ N_XI20<1>/XI15/XS0C<7>/NET38_XI20<1>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=5.8895
mXI20<1>/XI15/Xs0c<7>/MM1 N_XI20<1>/XI15/XS0C<7>/BIT_XI20<1>/XI15/Xs0c<7>/MM1_d
+ N_XI20<1>/XI15/XS0C<7>/BITN_XI20<1>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=5.7275
mXI20<1>/XI15/Xs0c<7>/MM0 N_XI20<1>/XI15/XS0C<7>/BITN_XI20<1>/XI15/Xs0c<7>/MM0_d
+ N_XI20<1>/XI15/XS0C<7>/BIT_XI20<1>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=5.6735
mXI20<1>/XI15/Xs0c<6>/MM12
+ N_XI20<1>/XI15/XS0C<6>/BITN_XI20<1>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<1>/XI15/Xs0c<6>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=5.5925
mXI20<1>/XI15/Xs0c<6>/MM10
+ N_XI20<1>/XI15/XS0C<6>/BIT_XI20<1>/XI15/Xs0c<6>/MM10_d
+ N_XI20<1>/XI15/XS0C<6>/BITN_XI20<1>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=5.7815
mXI20<1>/XI15/Xs0c<6>/MM7
+ N_XI20<1>/XI15/XS0C<6>/NET38_XI20<1>/XI15/Xs0c<6>/MM7_d
+ N_XI20<1>/XI15/XS0C<6>/BITN_XI20<1>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=5.8895
mXI20<1>/XI15/Xs0c<6>/MM9 N_XI20<1>/XI15/XS0C<6>/BITN_XI20<1>/XI15/Xs0c<6>/MM9_d
+ N_XI20<1>/XI15/XS0C<6>/BIT_XI20<1>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=5.5925
mXI20<1>/XI15/Xs0c<6>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<1>/XI15/Xs0c<6>/MM11_g
+ N_XI20<1>/XI15/XS0C<6>/BIT_XI20<1>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=5.7815
mXI20<1>/XI15/Xs0c<6>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<1>/XI15/Xs0c<6>/MM8_g
+ N_XI20<1>/XI15/XS0C<6>/NET38_XI20<1>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=5.8895
mXI20<1>/XI15/Xs0c<6>/MM1 N_XI20<1>/XI15/XS0C<6>/BIT_XI20<1>/XI15/Xs0c<6>/MM1_d
+ N_XI20<1>/XI15/XS0C<6>/BITN_XI20<1>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=5.7275
mXI20<1>/XI15/Xs0c<6>/MM0 N_XI20<1>/XI15/XS0C<6>/BITN_XI20<1>/XI15/Xs0c<6>/MM0_d
+ N_XI20<1>/XI15/XS0C<6>/BIT_XI20<1>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=5.6735
mXI20<1>/XI15/Xs0c<5>/MM12
+ N_XI20<1>/XI15/XS0C<5>/BITN_XI20<1>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<1>/XI15/Xs0c<5>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=5.5925
mXI20<1>/XI15/Xs0c<5>/MM10
+ N_XI20<1>/XI15/XS0C<5>/BIT_XI20<1>/XI15/Xs0c<5>/MM10_d
+ N_XI20<1>/XI15/XS0C<5>/BITN_XI20<1>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=5.7815
mXI20<1>/XI15/Xs0c<5>/MM7
+ N_XI20<1>/XI15/XS0C<5>/NET38_XI20<1>/XI15/Xs0c<5>/MM7_d
+ N_XI20<1>/XI15/XS0C<5>/BITN_XI20<1>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=5.8895
mXI20<1>/XI15/Xs0c<5>/MM9 N_XI20<1>/XI15/XS0C<5>/BITN_XI20<1>/XI15/Xs0c<5>/MM9_d
+ N_XI20<1>/XI15/XS0C<5>/BIT_XI20<1>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=5.5925
mXI20<1>/XI15/Xs0c<5>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<1>/XI15/Xs0c<5>/MM11_g
+ N_XI20<1>/XI15/XS0C<5>/BIT_XI20<1>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=5.7815
mXI20<1>/XI15/Xs0c<5>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<1>/XI15/Xs0c<5>/MM8_g
+ N_XI20<1>/XI15/XS0C<5>/NET38_XI20<1>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=5.8895
mXI20<1>/XI15/Xs0c<5>/MM1 N_XI20<1>/XI15/XS0C<5>/BIT_XI20<1>/XI15/Xs0c<5>/MM1_d
+ N_XI20<1>/XI15/XS0C<5>/BITN_XI20<1>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=5.7275
mXI20<1>/XI15/Xs0c<5>/MM0 N_XI20<1>/XI15/XS0C<5>/BITN_XI20<1>/XI15/Xs0c<5>/MM0_d
+ N_XI20<1>/XI15/XS0C<5>/BIT_XI20<1>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=5.6735
mXI20<1>/XI15/Xs0c<4>/MM12
+ N_XI20<1>/XI15/XS0C<4>/BITN_XI20<1>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<1>/XI15/Xs0c<4>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=5.5925
mXI20<1>/XI15/Xs0c<4>/MM10
+ N_XI20<1>/XI15/XS0C<4>/BIT_XI20<1>/XI15/Xs0c<4>/MM10_d
+ N_XI20<1>/XI15/XS0C<4>/BITN_XI20<1>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=5.7815
mXI20<1>/XI15/Xs0c<4>/MM7
+ N_XI20<1>/XI15/XS0C<4>/NET38_XI20<1>/XI15/Xs0c<4>/MM7_d
+ N_XI20<1>/XI15/XS0C<4>/BITN_XI20<1>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=5.8895
mXI20<1>/XI15/Xs0c<4>/MM9 N_XI20<1>/XI15/XS0C<4>/BITN_XI20<1>/XI15/Xs0c<4>/MM9_d
+ N_XI20<1>/XI15/XS0C<4>/BIT_XI20<1>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=5.5925
mXI20<1>/XI15/Xs0c<4>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<1>/XI15/Xs0c<4>/MM11_g
+ N_XI20<1>/XI15/XS0C<4>/BIT_XI20<1>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=5.7815
mXI20<1>/XI15/Xs0c<4>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<1>/XI15/Xs0c<4>/MM8_g
+ N_XI20<1>/XI15/XS0C<4>/NET38_XI20<1>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=5.8895
mXI20<1>/XI15/Xs0c<4>/MM1 N_XI20<1>/XI15/XS0C<4>/BIT_XI20<1>/XI15/Xs0c<4>/MM1_d
+ N_XI20<1>/XI15/XS0C<4>/BITN_XI20<1>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=5.7275
mXI20<1>/XI15/Xs0c<4>/MM0 N_XI20<1>/XI15/XS0C<4>/BITN_XI20<1>/XI15/Xs0c<4>/MM0_d
+ N_XI20<1>/XI15/XS0C<4>/BIT_XI20<1>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=5.6735
mXI20<1>/XI15/Xs0c<3>/MM12
+ N_XI20<1>/XI15/XS0C<3>/BITN_XI20<1>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<1>/XI15/Xs0c<3>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=5.5925
mXI20<1>/XI15/Xs0c<3>/MM10
+ N_XI20<1>/XI15/XS0C<3>/BIT_XI20<1>/XI15/Xs0c<3>/MM10_d
+ N_XI20<1>/XI15/XS0C<3>/BITN_XI20<1>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=5.7815
mXI20<1>/XI15/Xs0c<3>/MM7
+ N_XI20<1>/XI15/XS0C<3>/NET38_XI20<1>/XI15/Xs0c<3>/MM7_d
+ N_XI20<1>/XI15/XS0C<3>/BITN_XI20<1>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=5.8895
mXI20<1>/XI15/Xs0c<3>/MM9 N_XI20<1>/XI15/XS0C<3>/BITN_XI20<1>/XI15/Xs0c<3>/MM9_d
+ N_XI20<1>/XI15/XS0C<3>/BIT_XI20<1>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=5.5925
mXI20<1>/XI15/Xs0c<3>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<1>/XI15/Xs0c<3>/MM11_g
+ N_XI20<1>/XI15/XS0C<3>/BIT_XI20<1>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=5.7815
mXI20<1>/XI15/Xs0c<3>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<1>/XI15/Xs0c<3>/MM8_g
+ N_XI20<1>/XI15/XS0C<3>/NET38_XI20<1>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=5.8895
mXI20<1>/XI15/Xs0c<3>/MM1 N_XI20<1>/XI15/XS0C<3>/BIT_XI20<1>/XI15/Xs0c<3>/MM1_d
+ N_XI20<1>/XI15/XS0C<3>/BITN_XI20<1>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=5.7275
mXI20<1>/XI15/Xs0c<3>/MM0 N_XI20<1>/XI15/XS0C<3>/BITN_XI20<1>/XI15/Xs0c<3>/MM0_d
+ N_XI20<1>/XI15/XS0C<3>/BIT_XI20<1>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=5.6735
mXI20<1>/XI15/Xs0c<2>/MM12
+ N_XI20<1>/XI15/XS0C<2>/BITN_XI20<1>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<1>/XI15/Xs0c<2>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=5.5925
mXI20<1>/XI15/Xs0c<2>/MM10
+ N_XI20<1>/XI15/XS0C<2>/BIT_XI20<1>/XI15/Xs0c<2>/MM10_d
+ N_XI20<1>/XI15/XS0C<2>/BITN_XI20<1>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=5.7815
mXI20<1>/XI15/Xs0c<2>/MM7
+ N_XI20<1>/XI15/XS0C<2>/NET38_XI20<1>/XI15/Xs0c<2>/MM7_d
+ N_XI20<1>/XI15/XS0C<2>/BITN_XI20<1>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=5.8895
mXI20<1>/XI15/Xs0c<2>/MM9 N_XI20<1>/XI15/XS0C<2>/BITN_XI20<1>/XI15/Xs0c<2>/MM9_d
+ N_XI20<1>/XI15/XS0C<2>/BIT_XI20<1>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=5.5925
mXI20<1>/XI15/Xs0c<2>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<1>/XI15/Xs0c<2>/MM11_g
+ N_XI20<1>/XI15/XS0C<2>/BIT_XI20<1>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=5.7815
mXI20<1>/XI15/Xs0c<2>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<1>/XI15/Xs0c<2>/MM8_g
+ N_XI20<1>/XI15/XS0C<2>/NET38_XI20<1>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=5.8895
mXI20<1>/XI15/Xs0c<2>/MM1 N_XI20<1>/XI15/XS0C<2>/BIT_XI20<1>/XI15/Xs0c<2>/MM1_d
+ N_XI20<1>/XI15/XS0C<2>/BITN_XI20<1>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=5.7275
mXI20<1>/XI15/Xs0c<2>/MM0 N_XI20<1>/XI15/XS0C<2>/BITN_XI20<1>/XI15/Xs0c<2>/MM0_d
+ N_XI20<1>/XI15/XS0C<2>/BIT_XI20<1>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=5.6735
mXI20<1>/XI15/Xs0c<1>/MM12
+ N_XI20<1>/XI15/XS0C<1>/BITN_XI20<1>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<1>/XI15/Xs0c<1>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=5.5925
mXI20<1>/XI15/Xs0c<1>/MM10
+ N_XI20<1>/XI15/XS0C<1>/BIT_XI20<1>/XI15/Xs0c<1>/MM10_d
+ N_XI20<1>/XI15/XS0C<1>/BITN_XI20<1>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=5.7815
mXI20<1>/XI15/Xs0c<1>/MM7
+ N_XI20<1>/XI15/XS0C<1>/NET38_XI20<1>/XI15/Xs0c<1>/MM7_d
+ N_XI20<1>/XI15/XS0C<1>/BITN_XI20<1>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=5.8895
mXI20<1>/XI15/Xs0c<1>/MM9 N_XI20<1>/XI15/XS0C<1>/BITN_XI20<1>/XI15/Xs0c<1>/MM9_d
+ N_XI20<1>/XI15/XS0C<1>/BIT_XI20<1>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=5.5925
mXI20<1>/XI15/Xs0c<1>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<1>/XI15/Xs0c<1>/MM11_g
+ N_XI20<1>/XI15/XS0C<1>/BIT_XI20<1>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=5.7815
mXI20<1>/XI15/Xs0c<1>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<1>/XI15/Xs0c<1>/MM8_g
+ N_XI20<1>/XI15/XS0C<1>/NET38_XI20<1>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=5.8895
mXI20<1>/XI15/Xs0c<1>/MM1 N_XI20<1>/XI15/XS0C<1>/BIT_XI20<1>/XI15/Xs0c<1>/MM1_d
+ N_XI20<1>/XI15/XS0C<1>/BITN_XI20<1>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=5.7275
mXI20<1>/XI15/Xs0c<1>/MM0 N_XI20<1>/XI15/XS0C<1>/BITN_XI20<1>/XI15/Xs0c<1>/MM0_d
+ N_XI20<1>/XI15/XS0C<1>/BIT_XI20<1>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=5.6735
mXI20<1>/XI15/Xs0c<0>/MM12
+ N_XI20<1>/XI15/XS0C<0>/BITN_XI20<1>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<1>/XI15/Xs0c<0>/MM12_g
+ N_XI20<1>/NET20_XI20<1>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=5.5925
mXI20<1>/XI15/Xs0c<0>/MM10
+ N_XI20<1>/XI15/XS0C<0>/BIT_XI20<1>/XI15/Xs0c<0>/MM10_d
+ N_XI20<1>/XI15/XS0C<0>/BITN_XI20<1>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=5.7815
mXI20<1>/XI15/Xs0c<0>/MM7
+ N_XI20<1>/XI15/XS0C<0>/NET38_XI20<1>/XI15/Xs0c<0>/MM7_d
+ N_XI20<1>/XI15/XS0C<0>/BITN_XI20<1>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=5.8895
mXI20<1>/XI15/Xs0c<0>/MM9 N_XI20<1>/XI15/XS0C<0>/BITN_XI20<1>/XI15/Xs0c<0>/MM9_d
+ N_XI20<1>/XI15/XS0C<0>/BIT_XI20<1>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=5.5925
mXI20<1>/XI15/Xs0c<0>/MM11 N_XI20<1>/NET12_XI20<1>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<1>/XI15/Xs0c<0>/MM11_g
+ N_XI20<1>/XI15/XS0C<0>/BIT_XI20<1>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=5.7815
mXI20<1>/XI15/Xs0c<0>/MM8 N_XI20<1>/NET11_XI20<1>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<1>/XI15/Xs0c<0>/MM8_g
+ N_XI20<1>/XI15/XS0C<0>/NET38_XI20<1>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=5.8895
mXI20<1>/XI15/Xs0c<0>/MM1 N_XI20<1>/XI15/XS0C<0>/BIT_XI20<1>/XI15/Xs0c<0>/MM1_d
+ N_XI20<1>/XI15/XS0C<0>/BITN_XI20<1>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=5.7275
mXI20<1>/XI15/Xs0c<0>/MM0 N_XI20<1>/XI15/XS0C<0>/BITN_XI20<1>/XI15/Xs0c<0>/MM0_d
+ N_XI20<1>/XI15/XS0C<0>/BIT_XI20<1>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=5.6735
mXI20<1>/XI14/XI22/MM15 VSS! N_XI20<1>/NET8_XI20<1>/XI14/XI22/MM15_g
+ N_XI20<1>/XI14/XI22/RBLN_XI20<1>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=5.8895
mXI20<1>/XI14/XI22/MM2 N_XI20<1>/XI14/XI22/NET066_XI20<1>/XI14/XI22/MM2_d
+ N_XI20<1>/XI14/XI22/RBLN_XI20<1>/XI14/XI22/MM2_g
+ N_XI20<1>/NET8_XI20<1>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=5.6735
mXI20<1>/XI14/XI22/MM4 VDD! N_XI20<1>/XI14/XI22/RBLN_XI20<1>/XI14/XI22/MM4_g
+ N_XI20<1>/XI14/XI22/NET066_XI20<1>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=5.6735
mXI20<1>/XI14/XI22/MM17 VDD! N_XI20<1>/NET8_XI20<1>/XI14/XI22/MM17_g
+ N_XI20<1>/XI14/XI22/RBLN_XI20<1>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=5.6735
mXI20<1>/XI14/XI22/MM18 VDD! N_XI20<1>/XI14/PRECHN_XI20<1>/XI14/XI22/MM18_g
+ N_XI20<1>/NET8_XI20<1>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=5.7005
mXI20<1>/XI14/XI21/MM15 VSS! N_XI20<1>/NET11_XI20<1>/XI14/XI21/MM15_g
+ N_XI20<1>/XI14/XI21/RBLN_XI20<1>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=5.8895
mXI20<1>/XI14/XI21/MM2 N_XI20<1>/XI14/XI21/NET066_XI20<1>/XI14/XI21/MM2_d
+ N_XI20<1>/XI14/XI21/RBLN_XI20<1>/XI14/XI21/MM2_g
+ N_XI20<1>/NET11_XI20<1>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=5.6735
mXI20<1>/XI14/XI21/MM4 VDD! N_XI20<1>/XI14/XI21/RBLN_XI20<1>/XI14/XI21/MM4_g
+ N_XI20<1>/XI14/XI21/NET066_XI20<1>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=5.6735
mXI20<1>/XI14/XI21/MM17 VDD! N_XI20<1>/NET11_XI20<1>/XI14/XI21/MM17_g
+ N_XI20<1>/XI14/XI21/RBLN_XI20<1>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=5.6735
mXI20<1>/XI14/XI21/MM18 VDD! N_XI20<1>/XI14/PRECHN_XI20<1>/XI14/XI21/MM18_g
+ N_XI20<1>/NET11_XI20<1>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=5.7005
mXI20<2>/XI14/XI20/MM3 VSS! N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI20/MM3_g
+ N_XI20<2>/NET9_XI20<2>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=6.0245
mXI20<2>/XI14/XI20/MM5 VSS! N_XI20<2>/XI14/DNN_XI20<2>/XI14/XI20/MM5_g
+ N_XI20<2>/NET9_XI20<2>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=6.0245
mXI20<2>/XI14/XI20/MM12 VSS! N_XI20<2>/XI14/D_XI20<2>/XI14/XI20/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=6.0245
mXI20<2>/XI14/XI20/MM11 VSS! N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI20/MM11_g
+ N_XI20<2>/NET10_XI20<2>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=6.0245
mXI20<2>/XI14/XI18/MM0 N_DATA_OUT<2>_XI20<2>/XI14/XI18/MM0_d
+ N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=5.9975
mXI20<2>/XI14/XI18/MM6 N_XI20<2>/XI14/XI18/LS_XI20<2>/XI14/XI18/MM6_d
+ N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=6.0245
mXI20<2>/XI14/XI18/MM8 N_XI20<2>/XI14/XI18/PD3_XI20<2>/XI14/XI18/MM8_d
+ N_XI20<2>/XI14/XI18/LS_XI20<2>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=6.0245
mXI20<2>/XI14/XI18/MM9 N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM9_d
+ N_XI20<2>/XI14/XI18/CLKB_XI20<2>/XI14/XI18/MM9_g
+ N_XI20<2>/XI14/XI18/PD3_XI20<2>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=6.0245
mXI20<2>/XI14/XI18/MM4 N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM4_d
+ N_XI20<2>/XI14/XI18/CLKN_XI20<2>/XI14/XI18/MM4_g
+ N_XI20<2>/XI14/XI18/PD1_XI20<2>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=6.0245
mXI20<2>/XI14/XI18/MM5 N_XI20<2>/XI14/XI18/PD1_XI20<2>/XI14/XI18/MM5_d
+ N_XI20<2>/NET8_XI20<2>/XI14/XI18/MM5_g
+ N_XI20<2>/XI14/XI18/PD0_XI20<2>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=6.0245
mXI20<2>/XI14/XI18/MM12 N_XI20<2>/XI14/XI18/PD0_XI20<2>/XI14/XI18/MM12_d
+ N_XI20<2>/NET11_XI20<2>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=6.0245
mXI20<2>/XI14/XI18/MM23 N_XI20<2>/XI14/XI18/CLKB_XI20<2>/XI14/XI18/MM23_d
+ N_XI20<2>/XI14/XI18/CLKN_XI20<2>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=6.0245
mXI20<2>/XI14/XI18/MM20 N_XI20<2>/XI14/XI18/CLKN_XI20<2>/XI14/XI18/MM20_d
+ N_CLK_XI20<2>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=6.0245
mXI20<2>/XI14/XI20/MM16 N_XI20<2>/XI14/PRECHN_XI20<2>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<2>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=6.0245
mXI20<2>/XI14/XI20/MM0 N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI20/MM0_d
+ N_WE_XI20<2>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=6.0245
mXI20<2>/XI14/XI20/MM6 N_XI20<2>/XI14/DNN_XI20<2>/XI14/XI20/MM6_d
+ N_XI20<2>/XI14/D_XI20<2>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=6.0245
mXI20<2>/XI14/XI20/MM14 N_XI20<2>/XI14/D_XI20<2>/XI14/XI20/MM14_d
+ N_DATA_IN<2>_XI20<2>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=6.0245
mXI20<2>/XI14/XI19/MM11 VSS! N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI19/MM11_g
+ N_XI20<2>/NET20_XI20<2>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=6.0245
mXI20<2>/XI14/XI19/MM12 VSS! N_XI20<2>/XI14/D_XI20<2>/XI14/XI19/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=6.0245
mXI20<2>/XI14/XI19/MM5 VSS! N_XI20<2>/XI14/DNN_XI20<2>/XI14/XI19/MM5_g
+ N_XI20<2>/NET12_XI20<2>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=6.0245
mXI20<2>/XI14/XI19/MM3 VSS! N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI19/MM3_g
+ N_XI20<2>/NET12_XI20<2>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=6.0245
mXI20<2>/XI14/XI20/MM2 N_XI20<2>/XI14/XI20/NET066_XI20<2>/XI14/XI20/MM2_d
+ N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI20/MM2_g
+ N_XI20<2>/NET9_XI20<2>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=6.1865
mXI20<2>/XI14/XI20/MM4 VDD! N_XI20<2>/XI14/DNN_XI20<2>/XI14/XI20/MM4_g
+ N_XI20<2>/XI14/XI20/NET066_XI20<2>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=6.1865
mXI20<2>/XI14/XI20/MM8 VDD! N_XI20<2>/XI14/D_XI20<2>/XI14/XI20/MM8_g
+ N_XI20<2>/XI14/XI20/NET065_XI20<2>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=6.1865
mXI20<2>/XI14/XI20/MM9 N_XI20<2>/XI14/XI20/NET065_XI20<2>/XI14/XI20/MM9_d
+ N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI20/MM9_g
+ N_XI20<2>/NET10_XI20<2>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=6.1865
mXI20<2>/XI14/XI18/MM2 N_DATA_OUT<2>_XI20<2>/XI14/XI18/MM2_d
+ N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=6.1865
mXI20<2>/XI14/XI18/MM7 N_XI20<2>/XI14/XI18/LS_XI20<2>/XI14/XI18/MM7_d
+ N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=6.2135
mXI20<2>/XI14/XI18/MM11 N_XI20<2>/XI14/XI18/PD2_XI20<2>/XI14/XI18/MM11_d
+ N_XI20<2>/XI14/XI18/LS_XI20<2>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=6.2135
mXI20<2>/XI14/XI18/MM10 N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM10_d
+ N_XI20<2>/XI14/XI18/CLKN_XI20<2>/XI14/XI18/MM10_g
+ N_XI20<2>/XI14/XI18/PD2_XI20<2>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=6.2135
mXI20<2>/XI14/XI18/MM1 N_XI20<2>/XI14/XI18/LH_XI20<2>/XI14/XI18/MM1_d
+ N_XI20<2>/XI14/XI18/CLKB_XI20<2>/XI14/XI18/MM1_g
+ N_XI20<2>/XI14/XI18/PU1_XI20<2>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=6.1865
mXI20<2>/XI14/XI18/MM3 N_XI20<2>/XI14/XI18/PU1_XI20<2>/XI14/XI18/MM3_d
+ N_XI20<2>/NET8_XI20<2>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=6.1865
mXI20<2>/XI14/XI18/MM13 N_XI20<2>/XI14/XI18/PU1_XI20<2>/XI14/XI18/MM13_d
+ N_XI20<2>/NET11_XI20<2>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=6.1865
mXI20<2>/XI14/XI18/MM22 N_XI20<2>/XI14/XI18/CLKB_XI20<2>/XI14/XI18/MM22_d
+ N_XI20<2>/XI14/XI18/CLKN_XI20<2>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=6.1865
mXI20<2>/XI14/XI18/MM21 N_XI20<2>/XI14/XI18/CLKN_XI20<2>/XI14/XI18/MM21_d
+ N_CLK_XI20<2>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=6.1865
mXI20<2>/XI14/XI20/MM17 N_XI20<2>/XI14/PRECHN_XI20<2>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<2>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=6.2405
mXI20<2>/XI14/XI20/MM1 N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI20/MM1_d
+ N_WE_XI20<2>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=6.2405
mXI20<2>/XI14/XI20/MM7 N_XI20<2>/XI14/DNN_XI20<2>/XI14/XI20/MM7_d
+ N_XI20<2>/XI14/D_XI20<2>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=6.2405
mXI20<2>/XI14/XI20/MM15 N_XI20<2>/XI14/D_XI20<2>/XI14/XI20/MM15_d
+ N_DATA_IN<2>_XI20<2>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=6.2405
mXI20<2>/XI14/XI19/MM9 N_XI20<2>/XI14/XI19/NET065_XI20<2>/XI14/XI19/MM9_d
+ N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI19/MM9_g
+ N_XI20<2>/NET20_XI20<2>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=6.1865
mXI20<2>/XI14/XI19/MM8 VDD! N_XI20<2>/XI14/D_XI20<2>/XI14/XI19/MM8_g
+ N_XI20<2>/XI14/XI19/NET065_XI20<2>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=6.1865
mXI20<2>/XI14/XI19/MM4 VDD! N_XI20<2>/XI14/DNN_XI20<2>/XI14/XI19/MM4_g
+ N_XI20<2>/XI14/XI19/NET066_XI20<2>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=6.1865
mXI20<2>/XI14/XI19/MM2 N_XI20<2>/XI14/XI19/NET066_XI20<2>/XI14/XI19/MM2_d
+ N_XI20<2>/XI14/WEN_XI20<2>/XI14/XI19/MM2_g
+ N_XI20<2>/NET12_XI20<2>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=6.1865
mXI20<2>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<2>/NET10_XI20<2>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=6.3215
mXI20<5>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=6.1325
mXI20<5>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=6.1865
mXI20<2>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<2>/NET10_XI20<2>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=6.3215
mXI20<5>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=6.1325
mXI20<5>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=6.1865
mXI20<2>/XI16/Xs0c<7>/MM12
+ N_XI20<2>/XI16/XS0C<7>/BITN_XI20<2>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<2>/XI16/Xs0c<7>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=6.3215
mXI20<2>/XI16/Xs0c<7>/MM10
+ N_XI20<2>/XI16/XS0C<7>/BIT_XI20<2>/XI16/Xs0c<7>/MM10_d
+ N_XI20<2>/XI16/XS0C<7>/BITN_XI20<2>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=6.1325
mXI20<2>/XI16/Xs0c<7>/MM7
+ N_XI20<2>/XI16/XS0C<7>/NET38_XI20<2>/XI16/Xs0c<7>/MM7_d
+ N_XI20<2>/XI16/XS0C<7>/BITN_XI20<2>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=6.0245
mXI20<2>/XI16/Xs0c<7>/MM9 N_XI20<2>/XI16/XS0C<7>/BITN_XI20<2>/XI16/Xs0c<7>/MM9_d
+ N_XI20<2>/XI16/XS0C<7>/BIT_XI20<2>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=6.3215
mXI20<2>/XI16/Xs0c<7>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<2>/XI16/Xs0c<7>/MM11_g
+ N_XI20<2>/XI16/XS0C<7>/BIT_XI20<2>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=6.1325
mXI20<2>/XI16/Xs0c<7>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<2>/XI16/Xs0c<7>/MM8_g
+ N_XI20<2>/XI16/XS0C<7>/NET38_XI20<2>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=6.0245
mXI20<2>/XI16/Xs0c<7>/MM1 N_XI20<2>/XI16/XS0C<7>/BIT_XI20<2>/XI16/Xs0c<7>/MM1_d
+ N_XI20<2>/XI16/XS0C<7>/BITN_XI20<2>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=6.1865
mXI20<2>/XI16/Xs0c<7>/MM0 N_XI20<2>/XI16/XS0C<7>/BITN_XI20<2>/XI16/Xs0c<7>/MM0_d
+ N_XI20<2>/XI16/XS0C<7>/BIT_XI20<2>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=6.2405
mXI20<2>/XI16/Xs0c<6>/MM12
+ N_XI20<2>/XI16/XS0C<6>/BITN_XI20<2>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<2>/XI16/Xs0c<6>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=6.3215
mXI20<2>/XI16/Xs0c<6>/MM10
+ N_XI20<2>/XI16/XS0C<6>/BIT_XI20<2>/XI16/Xs0c<6>/MM10_d
+ N_XI20<2>/XI16/XS0C<6>/BITN_XI20<2>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=6.1325
mXI20<2>/XI16/Xs0c<6>/MM7
+ N_XI20<2>/XI16/XS0C<6>/NET38_XI20<2>/XI16/Xs0c<6>/MM7_d
+ N_XI20<2>/XI16/XS0C<6>/BITN_XI20<2>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=6.0245
mXI20<2>/XI16/Xs0c<6>/MM9 N_XI20<2>/XI16/XS0C<6>/BITN_XI20<2>/XI16/Xs0c<6>/MM9_d
+ N_XI20<2>/XI16/XS0C<6>/BIT_XI20<2>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=6.3215
mXI20<2>/XI16/Xs0c<6>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<2>/XI16/Xs0c<6>/MM11_g
+ N_XI20<2>/XI16/XS0C<6>/BIT_XI20<2>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=6.1325
mXI20<2>/XI16/Xs0c<6>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<2>/XI16/Xs0c<6>/MM8_g
+ N_XI20<2>/XI16/XS0C<6>/NET38_XI20<2>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=6.0245
mXI20<2>/XI16/Xs0c<6>/MM1 N_XI20<2>/XI16/XS0C<6>/BIT_XI20<2>/XI16/Xs0c<6>/MM1_d
+ N_XI20<2>/XI16/XS0C<6>/BITN_XI20<2>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=6.1865
mXI20<2>/XI16/Xs0c<6>/MM0 N_XI20<2>/XI16/XS0C<6>/BITN_XI20<2>/XI16/Xs0c<6>/MM0_d
+ N_XI20<2>/XI16/XS0C<6>/BIT_XI20<2>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=6.2405
mXI20<2>/XI16/Xs0c<5>/MM12
+ N_XI20<2>/XI16/XS0C<5>/BITN_XI20<2>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<2>/XI16/Xs0c<5>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=6.3215
mXI20<2>/XI16/Xs0c<5>/MM10
+ N_XI20<2>/XI16/XS0C<5>/BIT_XI20<2>/XI16/Xs0c<5>/MM10_d
+ N_XI20<2>/XI16/XS0C<5>/BITN_XI20<2>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=6.1325
mXI20<2>/XI16/Xs0c<5>/MM7
+ N_XI20<2>/XI16/XS0C<5>/NET38_XI20<2>/XI16/Xs0c<5>/MM7_d
+ N_XI20<2>/XI16/XS0C<5>/BITN_XI20<2>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=6.0245
mXI20<2>/XI16/Xs0c<5>/MM9 N_XI20<2>/XI16/XS0C<5>/BITN_XI20<2>/XI16/Xs0c<5>/MM9_d
+ N_XI20<2>/XI16/XS0C<5>/BIT_XI20<2>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=6.3215
mXI20<2>/XI16/Xs0c<5>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<2>/XI16/Xs0c<5>/MM11_g
+ N_XI20<2>/XI16/XS0C<5>/BIT_XI20<2>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=6.1325
mXI20<2>/XI16/Xs0c<5>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<2>/XI16/Xs0c<5>/MM8_g
+ N_XI20<2>/XI16/XS0C<5>/NET38_XI20<2>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=6.0245
mXI20<2>/XI16/Xs0c<5>/MM1 N_XI20<2>/XI16/XS0C<5>/BIT_XI20<2>/XI16/Xs0c<5>/MM1_d
+ N_XI20<2>/XI16/XS0C<5>/BITN_XI20<2>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=6.1865
mXI20<2>/XI16/Xs0c<5>/MM0 N_XI20<2>/XI16/XS0C<5>/BITN_XI20<2>/XI16/Xs0c<5>/MM0_d
+ N_XI20<2>/XI16/XS0C<5>/BIT_XI20<2>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=6.2405
mXI20<2>/XI16/Xs0c<4>/MM12
+ N_XI20<2>/XI16/XS0C<4>/BITN_XI20<2>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<2>/XI16/Xs0c<4>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=6.3215
mXI20<2>/XI16/Xs0c<4>/MM10
+ N_XI20<2>/XI16/XS0C<4>/BIT_XI20<2>/XI16/Xs0c<4>/MM10_d
+ N_XI20<2>/XI16/XS0C<4>/BITN_XI20<2>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=6.1325
mXI20<2>/XI16/Xs0c<4>/MM7
+ N_XI20<2>/XI16/XS0C<4>/NET38_XI20<2>/XI16/Xs0c<4>/MM7_d
+ N_XI20<2>/XI16/XS0C<4>/BITN_XI20<2>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=6.0245
mXI20<2>/XI16/Xs0c<4>/MM9 N_XI20<2>/XI16/XS0C<4>/BITN_XI20<2>/XI16/Xs0c<4>/MM9_d
+ N_XI20<2>/XI16/XS0C<4>/BIT_XI20<2>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=6.3215
mXI20<2>/XI16/Xs0c<4>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<2>/XI16/Xs0c<4>/MM11_g
+ N_XI20<2>/XI16/XS0C<4>/BIT_XI20<2>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=6.1325
mXI20<2>/XI16/Xs0c<4>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<2>/XI16/Xs0c<4>/MM8_g
+ N_XI20<2>/XI16/XS0C<4>/NET38_XI20<2>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=6.0245
mXI20<2>/XI16/Xs0c<4>/MM1 N_XI20<2>/XI16/XS0C<4>/BIT_XI20<2>/XI16/Xs0c<4>/MM1_d
+ N_XI20<2>/XI16/XS0C<4>/BITN_XI20<2>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=6.1865
mXI20<2>/XI16/Xs0c<4>/MM0 N_XI20<2>/XI16/XS0C<4>/BITN_XI20<2>/XI16/Xs0c<4>/MM0_d
+ N_XI20<2>/XI16/XS0C<4>/BIT_XI20<2>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=6.2405
mXI20<2>/XI16/Xs0c<3>/MM12
+ N_XI20<2>/XI16/XS0C<3>/BITN_XI20<2>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<2>/XI16/Xs0c<3>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=6.3215
mXI20<2>/XI16/Xs0c<3>/MM10
+ N_XI20<2>/XI16/XS0C<3>/BIT_XI20<2>/XI16/Xs0c<3>/MM10_d
+ N_XI20<2>/XI16/XS0C<3>/BITN_XI20<2>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=6.1325
mXI20<2>/XI16/Xs0c<3>/MM7
+ N_XI20<2>/XI16/XS0C<3>/NET38_XI20<2>/XI16/Xs0c<3>/MM7_d
+ N_XI20<2>/XI16/XS0C<3>/BITN_XI20<2>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=6.0245
mXI20<2>/XI16/Xs0c<3>/MM9 N_XI20<2>/XI16/XS0C<3>/BITN_XI20<2>/XI16/Xs0c<3>/MM9_d
+ N_XI20<2>/XI16/XS0C<3>/BIT_XI20<2>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=6.3215
mXI20<2>/XI16/Xs0c<3>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<2>/XI16/Xs0c<3>/MM11_g
+ N_XI20<2>/XI16/XS0C<3>/BIT_XI20<2>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=6.1325
mXI20<2>/XI16/Xs0c<3>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<2>/XI16/Xs0c<3>/MM8_g
+ N_XI20<2>/XI16/XS0C<3>/NET38_XI20<2>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=6.0245
mXI20<2>/XI16/Xs0c<3>/MM1 N_XI20<2>/XI16/XS0C<3>/BIT_XI20<2>/XI16/Xs0c<3>/MM1_d
+ N_XI20<2>/XI16/XS0C<3>/BITN_XI20<2>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=6.1865
mXI20<2>/XI16/Xs0c<3>/MM0 N_XI20<2>/XI16/XS0C<3>/BITN_XI20<2>/XI16/Xs0c<3>/MM0_d
+ N_XI20<2>/XI16/XS0C<3>/BIT_XI20<2>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=6.2405
mXI20<2>/XI16/Xs0c<2>/MM12
+ N_XI20<2>/XI16/XS0C<2>/BITN_XI20<2>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<2>/XI16/Xs0c<2>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=6.3215
mXI20<2>/XI16/Xs0c<2>/MM10
+ N_XI20<2>/XI16/XS0C<2>/BIT_XI20<2>/XI16/Xs0c<2>/MM10_d
+ N_XI20<2>/XI16/XS0C<2>/BITN_XI20<2>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=6.1325
mXI20<2>/XI16/Xs0c<2>/MM7
+ N_XI20<2>/XI16/XS0C<2>/NET38_XI20<2>/XI16/Xs0c<2>/MM7_d
+ N_XI20<2>/XI16/XS0C<2>/BITN_XI20<2>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=6.0245
mXI20<2>/XI16/Xs0c<2>/MM9 N_XI20<2>/XI16/XS0C<2>/BITN_XI20<2>/XI16/Xs0c<2>/MM9_d
+ N_XI20<2>/XI16/XS0C<2>/BIT_XI20<2>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=6.3215
mXI20<2>/XI16/Xs0c<2>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<2>/XI16/Xs0c<2>/MM11_g
+ N_XI20<2>/XI16/XS0C<2>/BIT_XI20<2>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=6.1325
mXI20<2>/XI16/Xs0c<2>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<2>/XI16/Xs0c<2>/MM8_g
+ N_XI20<2>/XI16/XS0C<2>/NET38_XI20<2>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=6.0245
mXI20<2>/XI16/Xs0c<2>/MM1 N_XI20<2>/XI16/XS0C<2>/BIT_XI20<2>/XI16/Xs0c<2>/MM1_d
+ N_XI20<2>/XI16/XS0C<2>/BITN_XI20<2>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=6.1865
mXI20<2>/XI16/Xs0c<2>/MM0 N_XI20<2>/XI16/XS0C<2>/BITN_XI20<2>/XI16/Xs0c<2>/MM0_d
+ N_XI20<2>/XI16/XS0C<2>/BIT_XI20<2>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=6.2405
mXI20<2>/XI16/Xs0c<1>/MM12
+ N_XI20<2>/XI16/XS0C<1>/BITN_XI20<2>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<2>/XI16/Xs0c<1>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=6.3215
mXI20<2>/XI16/Xs0c<1>/MM10
+ N_XI20<2>/XI16/XS0C<1>/BIT_XI20<2>/XI16/Xs0c<1>/MM10_d
+ N_XI20<2>/XI16/XS0C<1>/BITN_XI20<2>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=6.1325
mXI20<2>/XI16/Xs0c<1>/MM7
+ N_XI20<2>/XI16/XS0C<1>/NET38_XI20<2>/XI16/Xs0c<1>/MM7_d
+ N_XI20<2>/XI16/XS0C<1>/BITN_XI20<2>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=6.0245
mXI20<2>/XI16/Xs0c<1>/MM9 N_XI20<2>/XI16/XS0C<1>/BITN_XI20<2>/XI16/Xs0c<1>/MM9_d
+ N_XI20<2>/XI16/XS0C<1>/BIT_XI20<2>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=6.3215
mXI20<2>/XI16/Xs0c<1>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<2>/XI16/Xs0c<1>/MM11_g
+ N_XI20<2>/XI16/XS0C<1>/BIT_XI20<2>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=6.1325
mXI20<2>/XI16/Xs0c<1>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<2>/XI16/Xs0c<1>/MM8_g
+ N_XI20<2>/XI16/XS0C<1>/NET38_XI20<2>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=6.0245
mXI20<2>/XI16/Xs0c<1>/MM1 N_XI20<2>/XI16/XS0C<1>/BIT_XI20<2>/XI16/Xs0c<1>/MM1_d
+ N_XI20<2>/XI16/XS0C<1>/BITN_XI20<2>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=6.1865
mXI20<2>/XI16/Xs0c<1>/MM0 N_XI20<2>/XI16/XS0C<1>/BITN_XI20<2>/XI16/Xs0c<1>/MM0_d
+ N_XI20<2>/XI16/XS0C<1>/BIT_XI20<2>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=6.2405
mXI20<2>/XI16/Xs0c<0>/MM12
+ N_XI20<2>/XI16/XS0C<0>/BITN_XI20<2>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<2>/XI16/Xs0c<0>/MM12_g
+ N_XI20<2>/NET10_XI20<2>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=6.3215
mXI20<2>/XI16/Xs0c<0>/MM10
+ N_XI20<2>/XI16/XS0C<0>/BIT_XI20<2>/XI16/Xs0c<0>/MM10_d
+ N_XI20<2>/XI16/XS0C<0>/BITN_XI20<2>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=6.1325
mXI20<2>/XI16/Xs0c<0>/MM7
+ N_XI20<2>/XI16/XS0C<0>/NET38_XI20<2>/XI16/Xs0c<0>/MM7_d
+ N_XI20<2>/XI16/XS0C<0>/BITN_XI20<2>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=6.0245
mXI20<2>/XI16/Xs0c<0>/MM9 N_XI20<2>/XI16/XS0C<0>/BITN_XI20<2>/XI16/Xs0c<0>/MM9_d
+ N_XI20<2>/XI16/XS0C<0>/BIT_XI20<2>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=6.3215
mXI20<2>/XI16/Xs0c<0>/MM11 N_XI20<2>/NET9_XI20<2>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<2>/XI16/Xs0c<0>/MM11_g
+ N_XI20<2>/XI16/XS0C<0>/BIT_XI20<2>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=6.1325
mXI20<2>/XI16/Xs0c<0>/MM8 N_XI20<2>/NET8_XI20<2>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<2>/XI16/Xs0c<0>/MM8_g
+ N_XI20<2>/XI16/XS0C<0>/NET38_XI20<2>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=6.0245
mXI20<2>/XI16/Xs0c<0>/MM1 N_XI20<2>/XI16/XS0C<0>/BIT_XI20<2>/XI16/Xs0c<0>/MM1_d
+ N_XI20<2>/XI16/XS0C<0>/BITN_XI20<2>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=6.1865
mXI20<2>/XI16/Xs0c<0>/MM0 N_XI20<2>/XI16/XS0C<0>/BITN_XI20<2>/XI16/Xs0c<0>/MM0_d
+ N_XI20<2>/XI16/XS0C<0>/BIT_XI20<2>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=6.2405
mXI20<2>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<2>/NET20_XI20<2>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=6.3215
mXI20<5>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=6.1325
mXI20<5>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=6.1865
mXI20<2>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<2>/NET20_XI20<2>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=6.3215
mXI20<5>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=6.1325
mXI20<5>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=6.1865
mXI20<2>/XI15/Xs0c<7>/MM12
+ N_XI20<2>/XI15/XS0C<7>/BITN_XI20<2>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<2>/XI15/Xs0c<7>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=6.3215
mXI20<2>/XI15/Xs0c<7>/MM10
+ N_XI20<2>/XI15/XS0C<7>/BIT_XI20<2>/XI15/Xs0c<7>/MM10_d
+ N_XI20<2>/XI15/XS0C<7>/BITN_XI20<2>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=6.1325
mXI20<2>/XI15/Xs0c<7>/MM7
+ N_XI20<2>/XI15/XS0C<7>/NET38_XI20<2>/XI15/Xs0c<7>/MM7_d
+ N_XI20<2>/XI15/XS0C<7>/BITN_XI20<2>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=6.0245
mXI20<2>/XI15/Xs0c<7>/MM9 N_XI20<2>/XI15/XS0C<7>/BITN_XI20<2>/XI15/Xs0c<7>/MM9_d
+ N_XI20<2>/XI15/XS0C<7>/BIT_XI20<2>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=6.3215
mXI20<2>/XI15/Xs0c<7>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<2>/XI15/Xs0c<7>/MM11_g
+ N_XI20<2>/XI15/XS0C<7>/BIT_XI20<2>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=6.1325
mXI20<2>/XI15/Xs0c<7>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<2>/XI15/Xs0c<7>/MM8_g
+ N_XI20<2>/XI15/XS0C<7>/NET38_XI20<2>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=6.0245
mXI20<2>/XI15/Xs0c<7>/MM1 N_XI20<2>/XI15/XS0C<7>/BIT_XI20<2>/XI15/Xs0c<7>/MM1_d
+ N_XI20<2>/XI15/XS0C<7>/BITN_XI20<2>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=6.1865
mXI20<2>/XI15/Xs0c<7>/MM0 N_XI20<2>/XI15/XS0C<7>/BITN_XI20<2>/XI15/Xs0c<7>/MM0_d
+ N_XI20<2>/XI15/XS0C<7>/BIT_XI20<2>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=6.2405
mXI20<2>/XI15/Xs0c<6>/MM12
+ N_XI20<2>/XI15/XS0C<6>/BITN_XI20<2>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<2>/XI15/Xs0c<6>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=6.3215
mXI20<2>/XI15/Xs0c<6>/MM10
+ N_XI20<2>/XI15/XS0C<6>/BIT_XI20<2>/XI15/Xs0c<6>/MM10_d
+ N_XI20<2>/XI15/XS0C<6>/BITN_XI20<2>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=6.1325
mXI20<2>/XI15/Xs0c<6>/MM7
+ N_XI20<2>/XI15/XS0C<6>/NET38_XI20<2>/XI15/Xs0c<6>/MM7_d
+ N_XI20<2>/XI15/XS0C<6>/BITN_XI20<2>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=6.0245
mXI20<2>/XI15/Xs0c<6>/MM9 N_XI20<2>/XI15/XS0C<6>/BITN_XI20<2>/XI15/Xs0c<6>/MM9_d
+ N_XI20<2>/XI15/XS0C<6>/BIT_XI20<2>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=6.3215
mXI20<2>/XI15/Xs0c<6>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<2>/XI15/Xs0c<6>/MM11_g
+ N_XI20<2>/XI15/XS0C<6>/BIT_XI20<2>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=6.1325
mXI20<2>/XI15/Xs0c<6>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<2>/XI15/Xs0c<6>/MM8_g
+ N_XI20<2>/XI15/XS0C<6>/NET38_XI20<2>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=6.0245
mXI20<2>/XI15/Xs0c<6>/MM1 N_XI20<2>/XI15/XS0C<6>/BIT_XI20<2>/XI15/Xs0c<6>/MM1_d
+ N_XI20<2>/XI15/XS0C<6>/BITN_XI20<2>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=6.1865
mXI20<2>/XI15/Xs0c<6>/MM0 N_XI20<2>/XI15/XS0C<6>/BITN_XI20<2>/XI15/Xs0c<6>/MM0_d
+ N_XI20<2>/XI15/XS0C<6>/BIT_XI20<2>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=6.2405
mXI20<2>/XI15/Xs0c<5>/MM12
+ N_XI20<2>/XI15/XS0C<5>/BITN_XI20<2>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<2>/XI15/Xs0c<5>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=6.3215
mXI20<2>/XI15/Xs0c<5>/MM10
+ N_XI20<2>/XI15/XS0C<5>/BIT_XI20<2>/XI15/Xs0c<5>/MM10_d
+ N_XI20<2>/XI15/XS0C<5>/BITN_XI20<2>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=6.1325
mXI20<2>/XI15/Xs0c<5>/MM7
+ N_XI20<2>/XI15/XS0C<5>/NET38_XI20<2>/XI15/Xs0c<5>/MM7_d
+ N_XI20<2>/XI15/XS0C<5>/BITN_XI20<2>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=6.0245
mXI20<2>/XI15/Xs0c<5>/MM9 N_XI20<2>/XI15/XS0C<5>/BITN_XI20<2>/XI15/Xs0c<5>/MM9_d
+ N_XI20<2>/XI15/XS0C<5>/BIT_XI20<2>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=6.3215
mXI20<2>/XI15/Xs0c<5>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<2>/XI15/Xs0c<5>/MM11_g
+ N_XI20<2>/XI15/XS0C<5>/BIT_XI20<2>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=6.1325
mXI20<2>/XI15/Xs0c<5>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<2>/XI15/Xs0c<5>/MM8_g
+ N_XI20<2>/XI15/XS0C<5>/NET38_XI20<2>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=6.0245
mXI20<2>/XI15/Xs0c<5>/MM1 N_XI20<2>/XI15/XS0C<5>/BIT_XI20<2>/XI15/Xs0c<5>/MM1_d
+ N_XI20<2>/XI15/XS0C<5>/BITN_XI20<2>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=6.1865
mXI20<2>/XI15/Xs0c<5>/MM0 N_XI20<2>/XI15/XS0C<5>/BITN_XI20<2>/XI15/Xs0c<5>/MM0_d
+ N_XI20<2>/XI15/XS0C<5>/BIT_XI20<2>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=6.2405
mXI20<2>/XI15/Xs0c<4>/MM12
+ N_XI20<2>/XI15/XS0C<4>/BITN_XI20<2>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<2>/XI15/Xs0c<4>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=6.3215
mXI20<2>/XI15/Xs0c<4>/MM10
+ N_XI20<2>/XI15/XS0C<4>/BIT_XI20<2>/XI15/Xs0c<4>/MM10_d
+ N_XI20<2>/XI15/XS0C<4>/BITN_XI20<2>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=6.1325
mXI20<2>/XI15/Xs0c<4>/MM7
+ N_XI20<2>/XI15/XS0C<4>/NET38_XI20<2>/XI15/Xs0c<4>/MM7_d
+ N_XI20<2>/XI15/XS0C<4>/BITN_XI20<2>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=6.0245
mXI20<2>/XI15/Xs0c<4>/MM9 N_XI20<2>/XI15/XS0C<4>/BITN_XI20<2>/XI15/Xs0c<4>/MM9_d
+ N_XI20<2>/XI15/XS0C<4>/BIT_XI20<2>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=6.3215
mXI20<2>/XI15/Xs0c<4>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<2>/XI15/Xs0c<4>/MM11_g
+ N_XI20<2>/XI15/XS0C<4>/BIT_XI20<2>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=6.1325
mXI20<2>/XI15/Xs0c<4>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<2>/XI15/Xs0c<4>/MM8_g
+ N_XI20<2>/XI15/XS0C<4>/NET38_XI20<2>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=6.0245
mXI20<2>/XI15/Xs0c<4>/MM1 N_XI20<2>/XI15/XS0C<4>/BIT_XI20<2>/XI15/Xs0c<4>/MM1_d
+ N_XI20<2>/XI15/XS0C<4>/BITN_XI20<2>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=6.1865
mXI20<2>/XI15/Xs0c<4>/MM0 N_XI20<2>/XI15/XS0C<4>/BITN_XI20<2>/XI15/Xs0c<4>/MM0_d
+ N_XI20<2>/XI15/XS0C<4>/BIT_XI20<2>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=6.2405
mXI20<2>/XI15/Xs0c<3>/MM12
+ N_XI20<2>/XI15/XS0C<3>/BITN_XI20<2>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<2>/XI15/Xs0c<3>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=6.3215
mXI20<2>/XI15/Xs0c<3>/MM10
+ N_XI20<2>/XI15/XS0C<3>/BIT_XI20<2>/XI15/Xs0c<3>/MM10_d
+ N_XI20<2>/XI15/XS0C<3>/BITN_XI20<2>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=6.1325
mXI20<2>/XI15/Xs0c<3>/MM7
+ N_XI20<2>/XI15/XS0C<3>/NET38_XI20<2>/XI15/Xs0c<3>/MM7_d
+ N_XI20<2>/XI15/XS0C<3>/BITN_XI20<2>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=6.0245
mXI20<2>/XI15/Xs0c<3>/MM9 N_XI20<2>/XI15/XS0C<3>/BITN_XI20<2>/XI15/Xs0c<3>/MM9_d
+ N_XI20<2>/XI15/XS0C<3>/BIT_XI20<2>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=6.3215
mXI20<2>/XI15/Xs0c<3>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<2>/XI15/Xs0c<3>/MM11_g
+ N_XI20<2>/XI15/XS0C<3>/BIT_XI20<2>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=6.1325
mXI20<2>/XI15/Xs0c<3>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<2>/XI15/Xs0c<3>/MM8_g
+ N_XI20<2>/XI15/XS0C<3>/NET38_XI20<2>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=6.0245
mXI20<2>/XI15/Xs0c<3>/MM1 N_XI20<2>/XI15/XS0C<3>/BIT_XI20<2>/XI15/Xs0c<3>/MM1_d
+ N_XI20<2>/XI15/XS0C<3>/BITN_XI20<2>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=6.1865
mXI20<2>/XI15/Xs0c<3>/MM0 N_XI20<2>/XI15/XS0C<3>/BITN_XI20<2>/XI15/Xs0c<3>/MM0_d
+ N_XI20<2>/XI15/XS0C<3>/BIT_XI20<2>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=6.2405
mXI20<2>/XI15/Xs0c<2>/MM12
+ N_XI20<2>/XI15/XS0C<2>/BITN_XI20<2>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<2>/XI15/Xs0c<2>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=6.3215
mXI20<2>/XI15/Xs0c<2>/MM10
+ N_XI20<2>/XI15/XS0C<2>/BIT_XI20<2>/XI15/Xs0c<2>/MM10_d
+ N_XI20<2>/XI15/XS0C<2>/BITN_XI20<2>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=6.1325
mXI20<2>/XI15/Xs0c<2>/MM7
+ N_XI20<2>/XI15/XS0C<2>/NET38_XI20<2>/XI15/Xs0c<2>/MM7_d
+ N_XI20<2>/XI15/XS0C<2>/BITN_XI20<2>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=6.0245
mXI20<2>/XI15/Xs0c<2>/MM9 N_XI20<2>/XI15/XS0C<2>/BITN_XI20<2>/XI15/Xs0c<2>/MM9_d
+ N_XI20<2>/XI15/XS0C<2>/BIT_XI20<2>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=6.3215
mXI20<2>/XI15/Xs0c<2>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<2>/XI15/Xs0c<2>/MM11_g
+ N_XI20<2>/XI15/XS0C<2>/BIT_XI20<2>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=6.1325
mXI20<2>/XI15/Xs0c<2>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<2>/XI15/Xs0c<2>/MM8_g
+ N_XI20<2>/XI15/XS0C<2>/NET38_XI20<2>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=6.0245
mXI20<2>/XI15/Xs0c<2>/MM1 N_XI20<2>/XI15/XS0C<2>/BIT_XI20<2>/XI15/Xs0c<2>/MM1_d
+ N_XI20<2>/XI15/XS0C<2>/BITN_XI20<2>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=6.1865
mXI20<2>/XI15/Xs0c<2>/MM0 N_XI20<2>/XI15/XS0C<2>/BITN_XI20<2>/XI15/Xs0c<2>/MM0_d
+ N_XI20<2>/XI15/XS0C<2>/BIT_XI20<2>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=6.2405
mXI20<2>/XI15/Xs0c<1>/MM12
+ N_XI20<2>/XI15/XS0C<1>/BITN_XI20<2>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<2>/XI15/Xs0c<1>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=6.3215
mXI20<2>/XI15/Xs0c<1>/MM10
+ N_XI20<2>/XI15/XS0C<1>/BIT_XI20<2>/XI15/Xs0c<1>/MM10_d
+ N_XI20<2>/XI15/XS0C<1>/BITN_XI20<2>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=6.1325
mXI20<2>/XI15/Xs0c<1>/MM7
+ N_XI20<2>/XI15/XS0C<1>/NET38_XI20<2>/XI15/Xs0c<1>/MM7_d
+ N_XI20<2>/XI15/XS0C<1>/BITN_XI20<2>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=6.0245
mXI20<2>/XI15/Xs0c<1>/MM9 N_XI20<2>/XI15/XS0C<1>/BITN_XI20<2>/XI15/Xs0c<1>/MM9_d
+ N_XI20<2>/XI15/XS0C<1>/BIT_XI20<2>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=6.3215
mXI20<2>/XI15/Xs0c<1>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<2>/XI15/Xs0c<1>/MM11_g
+ N_XI20<2>/XI15/XS0C<1>/BIT_XI20<2>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=6.1325
mXI20<2>/XI15/Xs0c<1>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<2>/XI15/Xs0c<1>/MM8_g
+ N_XI20<2>/XI15/XS0C<1>/NET38_XI20<2>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=6.0245
mXI20<2>/XI15/Xs0c<1>/MM1 N_XI20<2>/XI15/XS0C<1>/BIT_XI20<2>/XI15/Xs0c<1>/MM1_d
+ N_XI20<2>/XI15/XS0C<1>/BITN_XI20<2>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=6.1865
mXI20<2>/XI15/Xs0c<1>/MM0 N_XI20<2>/XI15/XS0C<1>/BITN_XI20<2>/XI15/Xs0c<1>/MM0_d
+ N_XI20<2>/XI15/XS0C<1>/BIT_XI20<2>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=6.2405
mXI20<2>/XI15/Xs0c<0>/MM12
+ N_XI20<2>/XI15/XS0C<0>/BITN_XI20<2>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<2>/XI15/Xs0c<0>/MM12_g
+ N_XI20<2>/NET20_XI20<2>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=6.3215
mXI20<2>/XI15/Xs0c<0>/MM10
+ N_XI20<2>/XI15/XS0C<0>/BIT_XI20<2>/XI15/Xs0c<0>/MM10_d
+ N_XI20<2>/XI15/XS0C<0>/BITN_XI20<2>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=6.1325
mXI20<2>/XI15/Xs0c<0>/MM7
+ N_XI20<2>/XI15/XS0C<0>/NET38_XI20<2>/XI15/Xs0c<0>/MM7_d
+ N_XI20<2>/XI15/XS0C<0>/BITN_XI20<2>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=6.0245
mXI20<2>/XI15/Xs0c<0>/MM9 N_XI20<2>/XI15/XS0C<0>/BITN_XI20<2>/XI15/Xs0c<0>/MM9_d
+ N_XI20<2>/XI15/XS0C<0>/BIT_XI20<2>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=6.3215
mXI20<2>/XI15/Xs0c<0>/MM11 N_XI20<2>/NET12_XI20<2>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<2>/XI15/Xs0c<0>/MM11_g
+ N_XI20<2>/XI15/XS0C<0>/BIT_XI20<2>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=6.1325
mXI20<2>/XI15/Xs0c<0>/MM8 N_XI20<2>/NET11_XI20<2>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<2>/XI15/Xs0c<0>/MM8_g
+ N_XI20<2>/XI15/XS0C<0>/NET38_XI20<2>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=6.0245
mXI20<2>/XI15/Xs0c<0>/MM1 N_XI20<2>/XI15/XS0C<0>/BIT_XI20<2>/XI15/Xs0c<0>/MM1_d
+ N_XI20<2>/XI15/XS0C<0>/BITN_XI20<2>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=6.1865
mXI20<2>/XI15/Xs0c<0>/MM0 N_XI20<2>/XI15/XS0C<0>/BITN_XI20<2>/XI15/Xs0c<0>/MM0_d
+ N_XI20<2>/XI15/XS0C<0>/BIT_XI20<2>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=6.2405
mXI20<2>/XI14/XI22/MM15 VSS! N_XI20<2>/NET8_XI20<2>/XI14/XI22/MM15_g
+ N_XI20<2>/XI14/XI22/RBLN_XI20<2>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=6.0245
mXI20<2>/XI14/XI22/MM2 N_XI20<2>/XI14/XI22/NET066_XI20<2>/XI14/XI22/MM2_d
+ N_XI20<2>/XI14/XI22/RBLN_XI20<2>/XI14/XI22/MM2_g
+ N_XI20<2>/NET8_XI20<2>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=6.2405
mXI20<2>/XI14/XI22/MM4 VDD! N_XI20<2>/XI14/XI22/RBLN_XI20<2>/XI14/XI22/MM4_g
+ N_XI20<2>/XI14/XI22/NET066_XI20<2>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=6.2405
mXI20<2>/XI14/XI22/MM17 VDD! N_XI20<2>/NET8_XI20<2>/XI14/XI22/MM17_g
+ N_XI20<2>/XI14/XI22/RBLN_XI20<2>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=6.2405
mXI20<2>/XI14/XI22/MM18 VDD! N_XI20<2>/XI14/PRECHN_XI20<2>/XI14/XI22/MM18_g
+ N_XI20<2>/NET8_XI20<2>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=6.2135
mXI20<2>/XI14/XI21/MM15 VSS! N_XI20<2>/NET11_XI20<2>/XI14/XI21/MM15_g
+ N_XI20<2>/XI14/XI21/RBLN_XI20<2>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=6.0245
mXI20<2>/XI14/XI21/MM2 N_XI20<2>/XI14/XI21/NET066_XI20<2>/XI14/XI21/MM2_d
+ N_XI20<2>/XI14/XI21/RBLN_XI20<2>/XI14/XI21/MM2_g
+ N_XI20<2>/NET11_XI20<2>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=6.2405
mXI20<2>/XI14/XI21/MM4 VDD! N_XI20<2>/XI14/XI21/RBLN_XI20<2>/XI14/XI21/MM4_g
+ N_XI20<2>/XI14/XI21/NET066_XI20<2>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=6.2405
mXI20<2>/XI14/XI21/MM17 VDD! N_XI20<2>/NET11_XI20<2>/XI14/XI21/MM17_g
+ N_XI20<2>/XI14/XI21/RBLN_XI20<2>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=6.2405
mXI20<2>/XI14/XI21/MM18 VDD! N_XI20<2>/XI14/PRECHN_XI20<2>/XI14/XI21/MM18_g
+ N_XI20<2>/NET11_XI20<2>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=6.2135
mXI20<3>/XI14/XI20/MM3 VSS! N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI20/MM3_g
+ N_XI20<3>/NET9_XI20<3>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=6.6455
mXI20<3>/XI14/XI20/MM5 VSS! N_XI20<3>/XI14/DNN_XI20<3>/XI14/XI20/MM5_g
+ N_XI20<3>/NET9_XI20<3>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=6.6455
mXI20<3>/XI14/XI20/MM12 VSS! N_XI20<3>/XI14/D_XI20<3>/XI14/XI20/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=6.6455
mXI20<3>/XI14/XI20/MM11 VSS! N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI20/MM11_g
+ N_XI20<3>/NET10_XI20<3>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=6.6455
mXI20<3>/XI14/XI18/MM0 N_DATA_OUT<3>_XI20<3>/XI14/XI18/MM0_d
+ N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=6.6725
mXI20<3>/XI14/XI18/MM6 N_XI20<3>/XI14/XI18/LS_XI20<3>/XI14/XI18/MM6_d
+ N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=6.6455
mXI20<3>/XI14/XI18/MM8 N_XI20<3>/XI14/XI18/PD3_XI20<3>/XI14/XI18/MM8_d
+ N_XI20<3>/XI14/XI18/LS_XI20<3>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=6.6455
mXI20<3>/XI14/XI18/MM9 N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM9_d
+ N_XI20<3>/XI14/XI18/CLKB_XI20<3>/XI14/XI18/MM9_g
+ N_XI20<3>/XI14/XI18/PD3_XI20<3>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=6.6455
mXI20<3>/XI14/XI18/MM4 N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM4_d
+ N_XI20<3>/XI14/XI18/CLKN_XI20<3>/XI14/XI18/MM4_g
+ N_XI20<3>/XI14/XI18/PD1_XI20<3>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=6.6455
mXI20<3>/XI14/XI18/MM5 N_XI20<3>/XI14/XI18/PD1_XI20<3>/XI14/XI18/MM5_d
+ N_XI20<3>/NET8_XI20<3>/XI14/XI18/MM5_g
+ N_XI20<3>/XI14/XI18/PD0_XI20<3>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=6.6455
mXI20<3>/XI14/XI18/MM12 N_XI20<3>/XI14/XI18/PD0_XI20<3>/XI14/XI18/MM12_d
+ N_XI20<3>/NET11_XI20<3>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=6.6455
mXI20<3>/XI14/XI18/MM23 N_XI20<3>/XI14/XI18/CLKB_XI20<3>/XI14/XI18/MM23_d
+ N_XI20<3>/XI14/XI18/CLKN_XI20<3>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=6.6455
mXI20<3>/XI14/XI18/MM20 N_XI20<3>/XI14/XI18/CLKN_XI20<3>/XI14/XI18/MM20_d
+ N_CLK_XI20<3>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=6.6455
mXI20<3>/XI14/XI20/MM16 N_XI20<3>/XI14/PRECHN_XI20<3>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<3>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=6.6455
mXI20<3>/XI14/XI20/MM0 N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI20/MM0_d
+ N_WE_XI20<3>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=6.6455
mXI20<3>/XI14/XI20/MM6 N_XI20<3>/XI14/DNN_XI20<3>/XI14/XI20/MM6_d
+ N_XI20<3>/XI14/D_XI20<3>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=6.6455
mXI20<3>/XI14/XI20/MM14 N_XI20<3>/XI14/D_XI20<3>/XI14/XI20/MM14_d
+ N_DATA_IN<3>_XI20<3>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=6.6455
mXI20<3>/XI14/XI19/MM11 VSS! N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI19/MM11_g
+ N_XI20<3>/NET20_XI20<3>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=6.6455
mXI20<3>/XI14/XI19/MM12 VSS! N_XI20<3>/XI14/D_XI20<3>/XI14/XI19/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=6.6455
mXI20<3>/XI14/XI19/MM5 VSS! N_XI20<3>/XI14/DNN_XI20<3>/XI14/XI19/MM5_g
+ N_XI20<3>/NET12_XI20<3>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=6.6455
mXI20<3>/XI14/XI19/MM3 VSS! N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI19/MM3_g
+ N_XI20<3>/NET12_XI20<3>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=6.6455
mXI20<3>/XI14/XI20/MM2 N_XI20<3>/XI14/XI20/NET066_XI20<3>/XI14/XI20/MM2_d
+ N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI20/MM2_g
+ N_XI20<3>/NET9_XI20<3>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=6.4835
mXI20<3>/XI14/XI20/MM4 VDD! N_XI20<3>/XI14/DNN_XI20<3>/XI14/XI20/MM4_g
+ N_XI20<3>/XI14/XI20/NET066_XI20<3>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=6.4835
mXI20<3>/XI14/XI20/MM8 VDD! N_XI20<3>/XI14/D_XI20<3>/XI14/XI20/MM8_g
+ N_XI20<3>/XI14/XI20/NET065_XI20<3>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=6.4835
mXI20<3>/XI14/XI20/MM9 N_XI20<3>/XI14/XI20/NET065_XI20<3>/XI14/XI20/MM9_d
+ N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI20/MM9_g
+ N_XI20<3>/NET10_XI20<3>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=6.4835
mXI20<3>/XI14/XI18/MM2 N_DATA_OUT<3>_XI20<3>/XI14/XI18/MM2_d
+ N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=6.4835
mXI20<3>/XI14/XI18/MM7 N_XI20<3>/XI14/XI18/LS_XI20<3>/XI14/XI18/MM7_d
+ N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=6.4565
mXI20<3>/XI14/XI18/MM11 N_XI20<3>/XI14/XI18/PD2_XI20<3>/XI14/XI18/MM11_d
+ N_XI20<3>/XI14/XI18/LS_XI20<3>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=6.4565
mXI20<3>/XI14/XI18/MM10 N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM10_d
+ N_XI20<3>/XI14/XI18/CLKN_XI20<3>/XI14/XI18/MM10_g
+ N_XI20<3>/XI14/XI18/PD2_XI20<3>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=6.4565
mXI20<3>/XI14/XI18/MM1 N_XI20<3>/XI14/XI18/LH_XI20<3>/XI14/XI18/MM1_d
+ N_XI20<3>/XI14/XI18/CLKB_XI20<3>/XI14/XI18/MM1_g
+ N_XI20<3>/XI14/XI18/PU1_XI20<3>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=6.4835
mXI20<3>/XI14/XI18/MM3 N_XI20<3>/XI14/XI18/PU1_XI20<3>/XI14/XI18/MM3_d
+ N_XI20<3>/NET8_XI20<3>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=6.4835
mXI20<3>/XI14/XI18/MM13 N_XI20<3>/XI14/XI18/PU1_XI20<3>/XI14/XI18/MM13_d
+ N_XI20<3>/NET11_XI20<3>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=6.4835
mXI20<3>/XI14/XI18/MM22 N_XI20<3>/XI14/XI18/CLKB_XI20<3>/XI14/XI18/MM22_d
+ N_XI20<3>/XI14/XI18/CLKN_XI20<3>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=6.4835
mXI20<3>/XI14/XI18/MM21 N_XI20<3>/XI14/XI18/CLKN_XI20<3>/XI14/XI18/MM21_d
+ N_CLK_XI20<3>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=6.4835
mXI20<3>/XI14/XI20/MM17 N_XI20<3>/XI14/PRECHN_XI20<3>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<3>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=6.4295
mXI20<3>/XI14/XI20/MM1 N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI20/MM1_d
+ N_WE_XI20<3>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=6.4295
mXI20<3>/XI14/XI20/MM7 N_XI20<3>/XI14/DNN_XI20<3>/XI14/XI20/MM7_d
+ N_XI20<3>/XI14/D_XI20<3>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=6.4295
mXI20<3>/XI14/XI20/MM15 N_XI20<3>/XI14/D_XI20<3>/XI14/XI20/MM15_d
+ N_DATA_IN<3>_XI20<3>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=6.4295
mXI20<3>/XI14/XI19/MM9 N_XI20<3>/XI14/XI19/NET065_XI20<3>/XI14/XI19/MM9_d
+ N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI19/MM9_g
+ N_XI20<3>/NET20_XI20<3>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=6.4835
mXI20<3>/XI14/XI19/MM8 VDD! N_XI20<3>/XI14/D_XI20<3>/XI14/XI19/MM8_g
+ N_XI20<3>/XI14/XI19/NET065_XI20<3>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=6.4835
mXI20<3>/XI14/XI19/MM4 VDD! N_XI20<3>/XI14/DNN_XI20<3>/XI14/XI19/MM4_g
+ N_XI20<3>/XI14/XI19/NET066_XI20<3>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=6.4835
mXI20<3>/XI14/XI19/MM2 N_XI20<3>/XI14/XI19/NET066_XI20<3>/XI14/XI19/MM2_d
+ N_XI20<3>/XI14/WEN_XI20<3>/XI14/XI19/MM2_g
+ N_XI20<3>/NET12_XI20<3>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=6.4835
mXI20<3>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<3>/NET10_XI20<3>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=6.3485
mXI20<4>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=6.5375
mXI20<4>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=6.4835
mXI20<3>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<3>/NET10_XI20<3>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=6.3485
mXI20<4>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=6.5375
mXI20<4>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=6.4835
mXI20<3>/XI16/Xs0c<7>/MM12
+ N_XI20<3>/XI16/XS0C<7>/BITN_XI20<3>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<3>/XI16/Xs0c<7>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=6.3485
mXI20<3>/XI16/Xs0c<7>/MM10
+ N_XI20<3>/XI16/XS0C<7>/BIT_XI20<3>/XI16/Xs0c<7>/MM10_d
+ N_XI20<3>/XI16/XS0C<7>/BITN_XI20<3>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=6.5375
mXI20<3>/XI16/Xs0c<7>/MM7
+ N_XI20<3>/XI16/XS0C<7>/NET38_XI20<3>/XI16/Xs0c<7>/MM7_d
+ N_XI20<3>/XI16/XS0C<7>/BITN_XI20<3>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=6.6455
mXI20<3>/XI16/Xs0c<7>/MM9 N_XI20<3>/XI16/XS0C<7>/BITN_XI20<3>/XI16/Xs0c<7>/MM9_d
+ N_XI20<3>/XI16/XS0C<7>/BIT_XI20<3>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=6.3485
mXI20<3>/XI16/Xs0c<7>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<3>/XI16/Xs0c<7>/MM11_g
+ N_XI20<3>/XI16/XS0C<7>/BIT_XI20<3>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=6.5375
mXI20<3>/XI16/Xs0c<7>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<3>/XI16/Xs0c<7>/MM8_g
+ N_XI20<3>/XI16/XS0C<7>/NET38_XI20<3>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=6.6455
mXI20<3>/XI16/Xs0c<7>/MM1 N_XI20<3>/XI16/XS0C<7>/BIT_XI20<3>/XI16/Xs0c<7>/MM1_d
+ N_XI20<3>/XI16/XS0C<7>/BITN_XI20<3>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=6.4835
mXI20<3>/XI16/Xs0c<7>/MM0 N_XI20<3>/XI16/XS0C<7>/BITN_XI20<3>/XI16/Xs0c<7>/MM0_d
+ N_XI20<3>/XI16/XS0C<7>/BIT_XI20<3>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=6.4295
mXI20<3>/XI16/Xs0c<6>/MM12
+ N_XI20<3>/XI16/XS0C<6>/BITN_XI20<3>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<3>/XI16/Xs0c<6>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=6.3485
mXI20<3>/XI16/Xs0c<6>/MM10
+ N_XI20<3>/XI16/XS0C<6>/BIT_XI20<3>/XI16/Xs0c<6>/MM10_d
+ N_XI20<3>/XI16/XS0C<6>/BITN_XI20<3>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=6.5375
mXI20<3>/XI16/Xs0c<6>/MM7
+ N_XI20<3>/XI16/XS0C<6>/NET38_XI20<3>/XI16/Xs0c<6>/MM7_d
+ N_XI20<3>/XI16/XS0C<6>/BITN_XI20<3>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=6.6455
mXI20<3>/XI16/Xs0c<6>/MM9 N_XI20<3>/XI16/XS0C<6>/BITN_XI20<3>/XI16/Xs0c<6>/MM9_d
+ N_XI20<3>/XI16/XS0C<6>/BIT_XI20<3>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=6.3485
mXI20<3>/XI16/Xs0c<6>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<3>/XI16/Xs0c<6>/MM11_g
+ N_XI20<3>/XI16/XS0C<6>/BIT_XI20<3>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=6.5375
mXI20<3>/XI16/Xs0c<6>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<3>/XI16/Xs0c<6>/MM8_g
+ N_XI20<3>/XI16/XS0C<6>/NET38_XI20<3>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=6.6455
mXI20<3>/XI16/Xs0c<6>/MM1 N_XI20<3>/XI16/XS0C<6>/BIT_XI20<3>/XI16/Xs0c<6>/MM1_d
+ N_XI20<3>/XI16/XS0C<6>/BITN_XI20<3>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=6.4835
mXI20<3>/XI16/Xs0c<6>/MM0 N_XI20<3>/XI16/XS0C<6>/BITN_XI20<3>/XI16/Xs0c<6>/MM0_d
+ N_XI20<3>/XI16/XS0C<6>/BIT_XI20<3>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=6.4295
mXI20<3>/XI16/Xs0c<5>/MM12
+ N_XI20<3>/XI16/XS0C<5>/BITN_XI20<3>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<3>/XI16/Xs0c<5>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=6.3485
mXI20<3>/XI16/Xs0c<5>/MM10
+ N_XI20<3>/XI16/XS0C<5>/BIT_XI20<3>/XI16/Xs0c<5>/MM10_d
+ N_XI20<3>/XI16/XS0C<5>/BITN_XI20<3>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=6.5375
mXI20<3>/XI16/Xs0c<5>/MM7
+ N_XI20<3>/XI16/XS0C<5>/NET38_XI20<3>/XI16/Xs0c<5>/MM7_d
+ N_XI20<3>/XI16/XS0C<5>/BITN_XI20<3>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=6.6455
mXI20<3>/XI16/Xs0c<5>/MM9 N_XI20<3>/XI16/XS0C<5>/BITN_XI20<3>/XI16/Xs0c<5>/MM9_d
+ N_XI20<3>/XI16/XS0C<5>/BIT_XI20<3>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=6.3485
mXI20<3>/XI16/Xs0c<5>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<3>/XI16/Xs0c<5>/MM11_g
+ N_XI20<3>/XI16/XS0C<5>/BIT_XI20<3>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=6.5375
mXI20<3>/XI16/Xs0c<5>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<3>/XI16/Xs0c<5>/MM8_g
+ N_XI20<3>/XI16/XS0C<5>/NET38_XI20<3>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=6.6455
mXI20<3>/XI16/Xs0c<5>/MM1 N_XI20<3>/XI16/XS0C<5>/BIT_XI20<3>/XI16/Xs0c<5>/MM1_d
+ N_XI20<3>/XI16/XS0C<5>/BITN_XI20<3>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=6.4835
mXI20<3>/XI16/Xs0c<5>/MM0 N_XI20<3>/XI16/XS0C<5>/BITN_XI20<3>/XI16/Xs0c<5>/MM0_d
+ N_XI20<3>/XI16/XS0C<5>/BIT_XI20<3>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=6.4295
mXI20<3>/XI16/Xs0c<4>/MM12
+ N_XI20<3>/XI16/XS0C<4>/BITN_XI20<3>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<3>/XI16/Xs0c<4>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=6.3485
mXI20<3>/XI16/Xs0c<4>/MM10
+ N_XI20<3>/XI16/XS0C<4>/BIT_XI20<3>/XI16/Xs0c<4>/MM10_d
+ N_XI20<3>/XI16/XS0C<4>/BITN_XI20<3>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=6.5375
mXI20<3>/XI16/Xs0c<4>/MM7
+ N_XI20<3>/XI16/XS0C<4>/NET38_XI20<3>/XI16/Xs0c<4>/MM7_d
+ N_XI20<3>/XI16/XS0C<4>/BITN_XI20<3>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=6.6455
mXI20<3>/XI16/Xs0c<4>/MM9 N_XI20<3>/XI16/XS0C<4>/BITN_XI20<3>/XI16/Xs0c<4>/MM9_d
+ N_XI20<3>/XI16/XS0C<4>/BIT_XI20<3>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=6.3485
mXI20<3>/XI16/Xs0c<4>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<3>/XI16/Xs0c<4>/MM11_g
+ N_XI20<3>/XI16/XS0C<4>/BIT_XI20<3>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=6.5375
mXI20<3>/XI16/Xs0c<4>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<3>/XI16/Xs0c<4>/MM8_g
+ N_XI20<3>/XI16/XS0C<4>/NET38_XI20<3>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=6.6455
mXI20<3>/XI16/Xs0c<4>/MM1 N_XI20<3>/XI16/XS0C<4>/BIT_XI20<3>/XI16/Xs0c<4>/MM1_d
+ N_XI20<3>/XI16/XS0C<4>/BITN_XI20<3>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=6.4835
mXI20<3>/XI16/Xs0c<4>/MM0 N_XI20<3>/XI16/XS0C<4>/BITN_XI20<3>/XI16/Xs0c<4>/MM0_d
+ N_XI20<3>/XI16/XS0C<4>/BIT_XI20<3>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=6.4295
mXI20<3>/XI16/Xs0c<3>/MM12
+ N_XI20<3>/XI16/XS0C<3>/BITN_XI20<3>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<3>/XI16/Xs0c<3>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=6.3485
mXI20<3>/XI16/Xs0c<3>/MM10
+ N_XI20<3>/XI16/XS0C<3>/BIT_XI20<3>/XI16/Xs0c<3>/MM10_d
+ N_XI20<3>/XI16/XS0C<3>/BITN_XI20<3>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=6.5375
mXI20<3>/XI16/Xs0c<3>/MM7
+ N_XI20<3>/XI16/XS0C<3>/NET38_XI20<3>/XI16/Xs0c<3>/MM7_d
+ N_XI20<3>/XI16/XS0C<3>/BITN_XI20<3>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=6.6455
mXI20<3>/XI16/Xs0c<3>/MM9 N_XI20<3>/XI16/XS0C<3>/BITN_XI20<3>/XI16/Xs0c<3>/MM9_d
+ N_XI20<3>/XI16/XS0C<3>/BIT_XI20<3>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=6.3485
mXI20<3>/XI16/Xs0c<3>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<3>/XI16/Xs0c<3>/MM11_g
+ N_XI20<3>/XI16/XS0C<3>/BIT_XI20<3>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=6.5375
mXI20<3>/XI16/Xs0c<3>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<3>/XI16/Xs0c<3>/MM8_g
+ N_XI20<3>/XI16/XS0C<3>/NET38_XI20<3>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=6.6455
mXI20<3>/XI16/Xs0c<3>/MM1 N_XI20<3>/XI16/XS0C<3>/BIT_XI20<3>/XI16/Xs0c<3>/MM1_d
+ N_XI20<3>/XI16/XS0C<3>/BITN_XI20<3>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=6.4835
mXI20<3>/XI16/Xs0c<3>/MM0 N_XI20<3>/XI16/XS0C<3>/BITN_XI20<3>/XI16/Xs0c<3>/MM0_d
+ N_XI20<3>/XI16/XS0C<3>/BIT_XI20<3>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=6.4295
mXI20<3>/XI16/Xs0c<2>/MM12
+ N_XI20<3>/XI16/XS0C<2>/BITN_XI20<3>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<3>/XI16/Xs0c<2>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=6.3485
mXI20<3>/XI16/Xs0c<2>/MM10
+ N_XI20<3>/XI16/XS0C<2>/BIT_XI20<3>/XI16/Xs0c<2>/MM10_d
+ N_XI20<3>/XI16/XS0C<2>/BITN_XI20<3>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=6.5375
mXI20<3>/XI16/Xs0c<2>/MM7
+ N_XI20<3>/XI16/XS0C<2>/NET38_XI20<3>/XI16/Xs0c<2>/MM7_d
+ N_XI20<3>/XI16/XS0C<2>/BITN_XI20<3>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=6.6455
mXI20<3>/XI16/Xs0c<2>/MM9 N_XI20<3>/XI16/XS0C<2>/BITN_XI20<3>/XI16/Xs0c<2>/MM9_d
+ N_XI20<3>/XI16/XS0C<2>/BIT_XI20<3>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=6.3485
mXI20<3>/XI16/Xs0c<2>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<3>/XI16/Xs0c<2>/MM11_g
+ N_XI20<3>/XI16/XS0C<2>/BIT_XI20<3>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=6.5375
mXI20<3>/XI16/Xs0c<2>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<3>/XI16/Xs0c<2>/MM8_g
+ N_XI20<3>/XI16/XS0C<2>/NET38_XI20<3>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=6.6455
mXI20<3>/XI16/Xs0c<2>/MM1 N_XI20<3>/XI16/XS0C<2>/BIT_XI20<3>/XI16/Xs0c<2>/MM1_d
+ N_XI20<3>/XI16/XS0C<2>/BITN_XI20<3>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=6.4835
mXI20<3>/XI16/Xs0c<2>/MM0 N_XI20<3>/XI16/XS0C<2>/BITN_XI20<3>/XI16/Xs0c<2>/MM0_d
+ N_XI20<3>/XI16/XS0C<2>/BIT_XI20<3>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=6.4295
mXI20<3>/XI16/Xs0c<1>/MM12
+ N_XI20<3>/XI16/XS0C<1>/BITN_XI20<3>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<3>/XI16/Xs0c<1>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=6.3485
mXI20<3>/XI16/Xs0c<1>/MM10
+ N_XI20<3>/XI16/XS0C<1>/BIT_XI20<3>/XI16/Xs0c<1>/MM10_d
+ N_XI20<3>/XI16/XS0C<1>/BITN_XI20<3>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=6.5375
mXI20<3>/XI16/Xs0c<1>/MM7
+ N_XI20<3>/XI16/XS0C<1>/NET38_XI20<3>/XI16/Xs0c<1>/MM7_d
+ N_XI20<3>/XI16/XS0C<1>/BITN_XI20<3>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=6.6455
mXI20<3>/XI16/Xs0c<1>/MM9 N_XI20<3>/XI16/XS0C<1>/BITN_XI20<3>/XI16/Xs0c<1>/MM9_d
+ N_XI20<3>/XI16/XS0C<1>/BIT_XI20<3>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=6.3485
mXI20<3>/XI16/Xs0c<1>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<3>/XI16/Xs0c<1>/MM11_g
+ N_XI20<3>/XI16/XS0C<1>/BIT_XI20<3>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=6.5375
mXI20<3>/XI16/Xs0c<1>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<3>/XI16/Xs0c<1>/MM8_g
+ N_XI20<3>/XI16/XS0C<1>/NET38_XI20<3>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=6.6455
mXI20<3>/XI16/Xs0c<1>/MM1 N_XI20<3>/XI16/XS0C<1>/BIT_XI20<3>/XI16/Xs0c<1>/MM1_d
+ N_XI20<3>/XI16/XS0C<1>/BITN_XI20<3>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=6.4835
mXI20<3>/XI16/Xs0c<1>/MM0 N_XI20<3>/XI16/XS0C<1>/BITN_XI20<3>/XI16/Xs0c<1>/MM0_d
+ N_XI20<3>/XI16/XS0C<1>/BIT_XI20<3>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=6.4295
mXI20<3>/XI16/Xs0c<0>/MM12
+ N_XI20<3>/XI16/XS0C<0>/BITN_XI20<3>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<3>/XI16/Xs0c<0>/MM12_g
+ N_XI20<3>/NET10_XI20<3>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=6.3485
mXI20<3>/XI16/Xs0c<0>/MM10
+ N_XI20<3>/XI16/XS0C<0>/BIT_XI20<3>/XI16/Xs0c<0>/MM10_d
+ N_XI20<3>/XI16/XS0C<0>/BITN_XI20<3>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=6.5375
mXI20<3>/XI16/Xs0c<0>/MM7
+ N_XI20<3>/XI16/XS0C<0>/NET38_XI20<3>/XI16/Xs0c<0>/MM7_d
+ N_XI20<3>/XI16/XS0C<0>/BITN_XI20<3>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=6.6455
mXI20<3>/XI16/Xs0c<0>/MM9 N_XI20<3>/XI16/XS0C<0>/BITN_XI20<3>/XI16/Xs0c<0>/MM9_d
+ N_XI20<3>/XI16/XS0C<0>/BIT_XI20<3>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=6.3485
mXI20<3>/XI16/Xs0c<0>/MM11 N_XI20<3>/NET9_XI20<3>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<3>/XI16/Xs0c<0>/MM11_g
+ N_XI20<3>/XI16/XS0C<0>/BIT_XI20<3>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=6.5375
mXI20<3>/XI16/Xs0c<0>/MM8 N_XI20<3>/NET8_XI20<3>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<3>/XI16/Xs0c<0>/MM8_g
+ N_XI20<3>/XI16/XS0C<0>/NET38_XI20<3>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=6.6455
mXI20<3>/XI16/Xs0c<0>/MM1 N_XI20<3>/XI16/XS0C<0>/BIT_XI20<3>/XI16/Xs0c<0>/MM1_d
+ N_XI20<3>/XI16/XS0C<0>/BITN_XI20<3>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=6.4835
mXI20<3>/XI16/Xs0c<0>/MM0 N_XI20<3>/XI16/XS0C<0>/BITN_XI20<3>/XI16/Xs0c<0>/MM0_d
+ N_XI20<3>/XI16/XS0C<0>/BIT_XI20<3>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=6.4295
mXI20<3>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<3>/NET20_XI20<3>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=6.3485
mXI20<4>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=6.5375
mXI20<4>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=6.4835
mXI20<3>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<3>/NET20_XI20<3>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=6.3485
mXI20<4>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=6.5375
mXI20<4>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=6.4835
mXI20<3>/XI15/Xs0c<7>/MM12
+ N_XI20<3>/XI15/XS0C<7>/BITN_XI20<3>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<3>/XI15/Xs0c<7>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=6.3485
mXI20<3>/XI15/Xs0c<7>/MM10
+ N_XI20<3>/XI15/XS0C<7>/BIT_XI20<3>/XI15/Xs0c<7>/MM10_d
+ N_XI20<3>/XI15/XS0C<7>/BITN_XI20<3>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=6.5375
mXI20<3>/XI15/Xs0c<7>/MM7
+ N_XI20<3>/XI15/XS0C<7>/NET38_XI20<3>/XI15/Xs0c<7>/MM7_d
+ N_XI20<3>/XI15/XS0C<7>/BITN_XI20<3>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=6.6455
mXI20<3>/XI15/Xs0c<7>/MM9 N_XI20<3>/XI15/XS0C<7>/BITN_XI20<3>/XI15/Xs0c<7>/MM9_d
+ N_XI20<3>/XI15/XS0C<7>/BIT_XI20<3>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=6.3485
mXI20<3>/XI15/Xs0c<7>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<3>/XI15/Xs0c<7>/MM11_g
+ N_XI20<3>/XI15/XS0C<7>/BIT_XI20<3>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=6.5375
mXI20<3>/XI15/Xs0c<7>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<3>/XI15/Xs0c<7>/MM8_g
+ N_XI20<3>/XI15/XS0C<7>/NET38_XI20<3>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=6.6455
mXI20<3>/XI15/Xs0c<7>/MM1 N_XI20<3>/XI15/XS0C<7>/BIT_XI20<3>/XI15/Xs0c<7>/MM1_d
+ N_XI20<3>/XI15/XS0C<7>/BITN_XI20<3>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=6.4835
mXI20<3>/XI15/Xs0c<7>/MM0 N_XI20<3>/XI15/XS0C<7>/BITN_XI20<3>/XI15/Xs0c<7>/MM0_d
+ N_XI20<3>/XI15/XS0C<7>/BIT_XI20<3>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=6.4295
mXI20<3>/XI15/Xs0c<6>/MM12
+ N_XI20<3>/XI15/XS0C<6>/BITN_XI20<3>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<3>/XI15/Xs0c<6>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=6.3485
mXI20<3>/XI15/Xs0c<6>/MM10
+ N_XI20<3>/XI15/XS0C<6>/BIT_XI20<3>/XI15/Xs0c<6>/MM10_d
+ N_XI20<3>/XI15/XS0C<6>/BITN_XI20<3>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=6.5375
mXI20<3>/XI15/Xs0c<6>/MM7
+ N_XI20<3>/XI15/XS0C<6>/NET38_XI20<3>/XI15/Xs0c<6>/MM7_d
+ N_XI20<3>/XI15/XS0C<6>/BITN_XI20<3>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=6.6455
mXI20<3>/XI15/Xs0c<6>/MM9 N_XI20<3>/XI15/XS0C<6>/BITN_XI20<3>/XI15/Xs0c<6>/MM9_d
+ N_XI20<3>/XI15/XS0C<6>/BIT_XI20<3>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=6.3485
mXI20<3>/XI15/Xs0c<6>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<3>/XI15/Xs0c<6>/MM11_g
+ N_XI20<3>/XI15/XS0C<6>/BIT_XI20<3>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=6.5375
mXI20<3>/XI15/Xs0c<6>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<3>/XI15/Xs0c<6>/MM8_g
+ N_XI20<3>/XI15/XS0C<6>/NET38_XI20<3>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=6.6455
mXI20<3>/XI15/Xs0c<6>/MM1 N_XI20<3>/XI15/XS0C<6>/BIT_XI20<3>/XI15/Xs0c<6>/MM1_d
+ N_XI20<3>/XI15/XS0C<6>/BITN_XI20<3>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=6.4835
mXI20<3>/XI15/Xs0c<6>/MM0 N_XI20<3>/XI15/XS0C<6>/BITN_XI20<3>/XI15/Xs0c<6>/MM0_d
+ N_XI20<3>/XI15/XS0C<6>/BIT_XI20<3>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=6.4295
mXI20<3>/XI15/Xs0c<5>/MM12
+ N_XI20<3>/XI15/XS0C<5>/BITN_XI20<3>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<3>/XI15/Xs0c<5>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=6.3485
mXI20<3>/XI15/Xs0c<5>/MM10
+ N_XI20<3>/XI15/XS0C<5>/BIT_XI20<3>/XI15/Xs0c<5>/MM10_d
+ N_XI20<3>/XI15/XS0C<5>/BITN_XI20<3>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=6.5375
mXI20<3>/XI15/Xs0c<5>/MM7
+ N_XI20<3>/XI15/XS0C<5>/NET38_XI20<3>/XI15/Xs0c<5>/MM7_d
+ N_XI20<3>/XI15/XS0C<5>/BITN_XI20<3>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=6.6455
mXI20<3>/XI15/Xs0c<5>/MM9 N_XI20<3>/XI15/XS0C<5>/BITN_XI20<3>/XI15/Xs0c<5>/MM9_d
+ N_XI20<3>/XI15/XS0C<5>/BIT_XI20<3>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=6.3485
mXI20<3>/XI15/Xs0c<5>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<3>/XI15/Xs0c<5>/MM11_g
+ N_XI20<3>/XI15/XS0C<5>/BIT_XI20<3>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=6.5375
mXI20<3>/XI15/Xs0c<5>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<3>/XI15/Xs0c<5>/MM8_g
+ N_XI20<3>/XI15/XS0C<5>/NET38_XI20<3>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=6.6455
mXI20<3>/XI15/Xs0c<5>/MM1 N_XI20<3>/XI15/XS0C<5>/BIT_XI20<3>/XI15/Xs0c<5>/MM1_d
+ N_XI20<3>/XI15/XS0C<5>/BITN_XI20<3>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=6.4835
mXI20<3>/XI15/Xs0c<5>/MM0 N_XI20<3>/XI15/XS0C<5>/BITN_XI20<3>/XI15/Xs0c<5>/MM0_d
+ N_XI20<3>/XI15/XS0C<5>/BIT_XI20<3>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=6.4295
mXI20<3>/XI15/Xs0c<4>/MM12
+ N_XI20<3>/XI15/XS0C<4>/BITN_XI20<3>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<3>/XI15/Xs0c<4>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=6.3485
mXI20<3>/XI15/Xs0c<4>/MM10
+ N_XI20<3>/XI15/XS0C<4>/BIT_XI20<3>/XI15/Xs0c<4>/MM10_d
+ N_XI20<3>/XI15/XS0C<4>/BITN_XI20<3>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=6.5375
mXI20<3>/XI15/Xs0c<4>/MM7
+ N_XI20<3>/XI15/XS0C<4>/NET38_XI20<3>/XI15/Xs0c<4>/MM7_d
+ N_XI20<3>/XI15/XS0C<4>/BITN_XI20<3>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=6.6455
mXI20<3>/XI15/Xs0c<4>/MM9 N_XI20<3>/XI15/XS0C<4>/BITN_XI20<3>/XI15/Xs0c<4>/MM9_d
+ N_XI20<3>/XI15/XS0C<4>/BIT_XI20<3>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=6.3485
mXI20<3>/XI15/Xs0c<4>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<3>/XI15/Xs0c<4>/MM11_g
+ N_XI20<3>/XI15/XS0C<4>/BIT_XI20<3>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=6.5375
mXI20<3>/XI15/Xs0c<4>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<3>/XI15/Xs0c<4>/MM8_g
+ N_XI20<3>/XI15/XS0C<4>/NET38_XI20<3>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=6.6455
mXI20<3>/XI15/Xs0c<4>/MM1 N_XI20<3>/XI15/XS0C<4>/BIT_XI20<3>/XI15/Xs0c<4>/MM1_d
+ N_XI20<3>/XI15/XS0C<4>/BITN_XI20<3>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=6.4835
mXI20<3>/XI15/Xs0c<4>/MM0 N_XI20<3>/XI15/XS0C<4>/BITN_XI20<3>/XI15/Xs0c<4>/MM0_d
+ N_XI20<3>/XI15/XS0C<4>/BIT_XI20<3>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=6.4295
mXI20<3>/XI15/Xs0c<3>/MM12
+ N_XI20<3>/XI15/XS0C<3>/BITN_XI20<3>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<3>/XI15/Xs0c<3>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=6.3485
mXI20<3>/XI15/Xs0c<3>/MM10
+ N_XI20<3>/XI15/XS0C<3>/BIT_XI20<3>/XI15/Xs0c<3>/MM10_d
+ N_XI20<3>/XI15/XS0C<3>/BITN_XI20<3>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=6.5375
mXI20<3>/XI15/Xs0c<3>/MM7
+ N_XI20<3>/XI15/XS0C<3>/NET38_XI20<3>/XI15/Xs0c<3>/MM7_d
+ N_XI20<3>/XI15/XS0C<3>/BITN_XI20<3>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=6.6455
mXI20<3>/XI15/Xs0c<3>/MM9 N_XI20<3>/XI15/XS0C<3>/BITN_XI20<3>/XI15/Xs0c<3>/MM9_d
+ N_XI20<3>/XI15/XS0C<3>/BIT_XI20<3>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=6.3485
mXI20<3>/XI15/Xs0c<3>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<3>/XI15/Xs0c<3>/MM11_g
+ N_XI20<3>/XI15/XS0C<3>/BIT_XI20<3>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=6.5375
mXI20<3>/XI15/Xs0c<3>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<3>/XI15/Xs0c<3>/MM8_g
+ N_XI20<3>/XI15/XS0C<3>/NET38_XI20<3>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=6.6455
mXI20<3>/XI15/Xs0c<3>/MM1 N_XI20<3>/XI15/XS0C<3>/BIT_XI20<3>/XI15/Xs0c<3>/MM1_d
+ N_XI20<3>/XI15/XS0C<3>/BITN_XI20<3>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=6.4835
mXI20<3>/XI15/Xs0c<3>/MM0 N_XI20<3>/XI15/XS0C<3>/BITN_XI20<3>/XI15/Xs0c<3>/MM0_d
+ N_XI20<3>/XI15/XS0C<3>/BIT_XI20<3>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=6.4295
mXI20<3>/XI15/Xs0c<2>/MM12
+ N_XI20<3>/XI15/XS0C<2>/BITN_XI20<3>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<3>/XI15/Xs0c<2>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=6.3485
mXI20<3>/XI15/Xs0c<2>/MM10
+ N_XI20<3>/XI15/XS0C<2>/BIT_XI20<3>/XI15/Xs0c<2>/MM10_d
+ N_XI20<3>/XI15/XS0C<2>/BITN_XI20<3>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=6.5375
mXI20<3>/XI15/Xs0c<2>/MM7
+ N_XI20<3>/XI15/XS0C<2>/NET38_XI20<3>/XI15/Xs0c<2>/MM7_d
+ N_XI20<3>/XI15/XS0C<2>/BITN_XI20<3>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=6.6455
mXI20<3>/XI15/Xs0c<2>/MM9 N_XI20<3>/XI15/XS0C<2>/BITN_XI20<3>/XI15/Xs0c<2>/MM9_d
+ N_XI20<3>/XI15/XS0C<2>/BIT_XI20<3>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=6.3485
mXI20<3>/XI15/Xs0c<2>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<3>/XI15/Xs0c<2>/MM11_g
+ N_XI20<3>/XI15/XS0C<2>/BIT_XI20<3>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=6.5375
mXI20<3>/XI15/Xs0c<2>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<3>/XI15/Xs0c<2>/MM8_g
+ N_XI20<3>/XI15/XS0C<2>/NET38_XI20<3>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=6.6455
mXI20<3>/XI15/Xs0c<2>/MM1 N_XI20<3>/XI15/XS0C<2>/BIT_XI20<3>/XI15/Xs0c<2>/MM1_d
+ N_XI20<3>/XI15/XS0C<2>/BITN_XI20<3>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=6.4835
mXI20<3>/XI15/Xs0c<2>/MM0 N_XI20<3>/XI15/XS0C<2>/BITN_XI20<3>/XI15/Xs0c<2>/MM0_d
+ N_XI20<3>/XI15/XS0C<2>/BIT_XI20<3>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=6.4295
mXI20<3>/XI15/Xs0c<1>/MM12
+ N_XI20<3>/XI15/XS0C<1>/BITN_XI20<3>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<3>/XI15/Xs0c<1>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=6.3485
mXI20<3>/XI15/Xs0c<1>/MM10
+ N_XI20<3>/XI15/XS0C<1>/BIT_XI20<3>/XI15/Xs0c<1>/MM10_d
+ N_XI20<3>/XI15/XS0C<1>/BITN_XI20<3>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=6.5375
mXI20<3>/XI15/Xs0c<1>/MM7
+ N_XI20<3>/XI15/XS0C<1>/NET38_XI20<3>/XI15/Xs0c<1>/MM7_d
+ N_XI20<3>/XI15/XS0C<1>/BITN_XI20<3>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=6.6455
mXI20<3>/XI15/Xs0c<1>/MM9 N_XI20<3>/XI15/XS0C<1>/BITN_XI20<3>/XI15/Xs0c<1>/MM9_d
+ N_XI20<3>/XI15/XS0C<1>/BIT_XI20<3>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=6.3485
mXI20<3>/XI15/Xs0c<1>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<3>/XI15/Xs0c<1>/MM11_g
+ N_XI20<3>/XI15/XS0C<1>/BIT_XI20<3>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=6.5375
mXI20<3>/XI15/Xs0c<1>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<3>/XI15/Xs0c<1>/MM8_g
+ N_XI20<3>/XI15/XS0C<1>/NET38_XI20<3>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=6.6455
mXI20<3>/XI15/Xs0c<1>/MM1 N_XI20<3>/XI15/XS0C<1>/BIT_XI20<3>/XI15/Xs0c<1>/MM1_d
+ N_XI20<3>/XI15/XS0C<1>/BITN_XI20<3>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=6.4835
mXI20<3>/XI15/Xs0c<1>/MM0 N_XI20<3>/XI15/XS0C<1>/BITN_XI20<3>/XI15/Xs0c<1>/MM0_d
+ N_XI20<3>/XI15/XS0C<1>/BIT_XI20<3>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=6.4295
mXI20<3>/XI15/Xs0c<0>/MM12
+ N_XI20<3>/XI15/XS0C<0>/BITN_XI20<3>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<3>/XI15/Xs0c<0>/MM12_g
+ N_XI20<3>/NET20_XI20<3>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=6.3485
mXI20<3>/XI15/Xs0c<0>/MM10
+ N_XI20<3>/XI15/XS0C<0>/BIT_XI20<3>/XI15/Xs0c<0>/MM10_d
+ N_XI20<3>/XI15/XS0C<0>/BITN_XI20<3>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=6.5375
mXI20<3>/XI15/Xs0c<0>/MM7
+ N_XI20<3>/XI15/XS0C<0>/NET38_XI20<3>/XI15/Xs0c<0>/MM7_d
+ N_XI20<3>/XI15/XS0C<0>/BITN_XI20<3>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=6.6455
mXI20<3>/XI15/Xs0c<0>/MM9 N_XI20<3>/XI15/XS0C<0>/BITN_XI20<3>/XI15/Xs0c<0>/MM9_d
+ N_XI20<3>/XI15/XS0C<0>/BIT_XI20<3>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=6.3485
mXI20<3>/XI15/Xs0c<0>/MM11 N_XI20<3>/NET12_XI20<3>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<3>/XI15/Xs0c<0>/MM11_g
+ N_XI20<3>/XI15/XS0C<0>/BIT_XI20<3>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=6.5375
mXI20<3>/XI15/Xs0c<0>/MM8 N_XI20<3>/NET11_XI20<3>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<3>/XI15/Xs0c<0>/MM8_g
+ N_XI20<3>/XI15/XS0C<0>/NET38_XI20<3>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=6.6455
mXI20<3>/XI15/Xs0c<0>/MM1 N_XI20<3>/XI15/XS0C<0>/BIT_XI20<3>/XI15/Xs0c<0>/MM1_d
+ N_XI20<3>/XI15/XS0C<0>/BITN_XI20<3>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=6.4835
mXI20<3>/XI15/Xs0c<0>/MM0 N_XI20<3>/XI15/XS0C<0>/BITN_XI20<3>/XI15/Xs0c<0>/MM0_d
+ N_XI20<3>/XI15/XS0C<0>/BIT_XI20<3>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=6.4295
mXI20<3>/XI14/XI22/MM15 VSS! N_XI20<3>/NET8_XI20<3>/XI14/XI22/MM15_g
+ N_XI20<3>/XI14/XI22/RBLN_XI20<3>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=6.6455
mXI20<3>/XI14/XI22/MM2 N_XI20<3>/XI14/XI22/NET066_XI20<3>/XI14/XI22/MM2_d
+ N_XI20<3>/XI14/XI22/RBLN_XI20<3>/XI14/XI22/MM2_g
+ N_XI20<3>/NET8_XI20<3>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=6.4295
mXI20<3>/XI14/XI22/MM4 VDD! N_XI20<3>/XI14/XI22/RBLN_XI20<3>/XI14/XI22/MM4_g
+ N_XI20<3>/XI14/XI22/NET066_XI20<3>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=6.4295
mXI20<3>/XI14/XI22/MM17 VDD! N_XI20<3>/NET8_XI20<3>/XI14/XI22/MM17_g
+ N_XI20<3>/XI14/XI22/RBLN_XI20<3>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=6.4295
mXI20<3>/XI14/XI22/MM18 VDD! N_XI20<3>/XI14/PRECHN_XI20<3>/XI14/XI22/MM18_g
+ N_XI20<3>/NET8_XI20<3>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=6.4565
mXI20<3>/XI14/XI21/MM15 VSS! N_XI20<3>/NET11_XI20<3>/XI14/XI21/MM15_g
+ N_XI20<3>/XI14/XI21/RBLN_XI20<3>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=6.6455
mXI20<3>/XI14/XI21/MM2 N_XI20<3>/XI14/XI21/NET066_XI20<3>/XI14/XI21/MM2_d
+ N_XI20<3>/XI14/XI21/RBLN_XI20<3>/XI14/XI21/MM2_g
+ N_XI20<3>/NET11_XI20<3>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=6.4295
mXI20<3>/XI14/XI21/MM4 VDD! N_XI20<3>/XI14/XI21/RBLN_XI20<3>/XI14/XI21/MM4_g
+ N_XI20<3>/XI14/XI21/NET066_XI20<3>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=6.4295
mXI20<3>/XI14/XI21/MM17 VDD! N_XI20<3>/NET11_XI20<3>/XI14/XI21/MM17_g
+ N_XI20<3>/XI14/XI21/RBLN_XI20<3>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=6.4295
mXI20<3>/XI14/XI21/MM18 VDD! N_XI20<3>/XI14/PRECHN_XI20<3>/XI14/XI21/MM18_g
+ N_XI20<3>/NET11_XI20<3>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=6.4565
mXI20<4>/XI14/XI20/MM3 VSS! N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI20/MM3_g
+ N_XI20<4>/NET9_XI20<4>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=6.7805
mXI20<4>/XI14/XI20/MM5 VSS! N_XI20<4>/XI14/DNN_XI20<4>/XI14/XI20/MM5_g
+ N_XI20<4>/NET9_XI20<4>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=6.7805
mXI20<4>/XI14/XI20/MM12 VSS! N_XI20<4>/XI14/D_XI20<4>/XI14/XI20/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=6.7805
mXI20<4>/XI14/XI20/MM11 VSS! N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI20/MM11_g
+ N_XI20<4>/NET10_XI20<4>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=6.7805
mXI20<4>/XI14/XI18/MM0 N_DATA_OUT<4>_XI20<4>/XI14/XI18/MM0_d
+ N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=6.7535
mXI20<4>/XI14/XI18/MM6 N_XI20<4>/XI14/XI18/LS_XI20<4>/XI14/XI18/MM6_d
+ N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=6.7805
mXI20<4>/XI14/XI18/MM8 N_XI20<4>/XI14/XI18/PD3_XI20<4>/XI14/XI18/MM8_d
+ N_XI20<4>/XI14/XI18/LS_XI20<4>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=6.7805
mXI20<4>/XI14/XI18/MM9 N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM9_d
+ N_XI20<4>/XI14/XI18/CLKB_XI20<4>/XI14/XI18/MM9_g
+ N_XI20<4>/XI14/XI18/PD3_XI20<4>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=6.7805
mXI20<4>/XI14/XI18/MM4 N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM4_d
+ N_XI20<4>/XI14/XI18/CLKN_XI20<4>/XI14/XI18/MM4_g
+ N_XI20<4>/XI14/XI18/PD1_XI20<4>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=6.7805
mXI20<4>/XI14/XI18/MM5 N_XI20<4>/XI14/XI18/PD1_XI20<4>/XI14/XI18/MM5_d
+ N_XI20<4>/NET8_XI20<4>/XI14/XI18/MM5_g
+ N_XI20<4>/XI14/XI18/PD0_XI20<4>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=6.7805
mXI20<4>/XI14/XI18/MM12 N_XI20<4>/XI14/XI18/PD0_XI20<4>/XI14/XI18/MM12_d
+ N_XI20<4>/NET11_XI20<4>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=6.7805
mXI20<4>/XI14/XI18/MM23 N_XI20<4>/XI14/XI18/CLKB_XI20<4>/XI14/XI18/MM23_d
+ N_XI20<4>/XI14/XI18/CLKN_XI20<4>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=6.7805
mXI20<4>/XI14/XI18/MM20 N_XI20<4>/XI14/XI18/CLKN_XI20<4>/XI14/XI18/MM20_d
+ N_CLK_XI20<4>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=6.7805
mXI20<4>/XI14/XI20/MM16 N_XI20<4>/XI14/PRECHN_XI20<4>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<4>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=6.7805
mXI20<4>/XI14/XI20/MM0 N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI20/MM0_d
+ N_WE_XI20<4>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=6.7805
mXI20<4>/XI14/XI20/MM6 N_XI20<4>/XI14/DNN_XI20<4>/XI14/XI20/MM6_d
+ N_XI20<4>/XI14/D_XI20<4>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=6.7805
mXI20<4>/XI14/XI20/MM14 N_XI20<4>/XI14/D_XI20<4>/XI14/XI20/MM14_d
+ N_DATA_IN<4>_XI20<4>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=6.7805
mXI20<4>/XI14/XI19/MM11 VSS! N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI19/MM11_g
+ N_XI20<4>/NET20_XI20<4>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=6.7805
mXI20<4>/XI14/XI19/MM12 VSS! N_XI20<4>/XI14/D_XI20<4>/XI14/XI19/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=6.7805
mXI20<4>/XI14/XI19/MM5 VSS! N_XI20<4>/XI14/DNN_XI20<4>/XI14/XI19/MM5_g
+ N_XI20<4>/NET12_XI20<4>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=6.7805
mXI20<4>/XI14/XI19/MM3 VSS! N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI19/MM3_g
+ N_XI20<4>/NET12_XI20<4>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=6.7805
mXI20<4>/XI14/XI20/MM2 N_XI20<4>/XI14/XI20/NET066_XI20<4>/XI14/XI20/MM2_d
+ N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI20/MM2_g
+ N_XI20<4>/NET9_XI20<4>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=6.9425
mXI20<4>/XI14/XI20/MM4 VDD! N_XI20<4>/XI14/DNN_XI20<4>/XI14/XI20/MM4_g
+ N_XI20<4>/XI14/XI20/NET066_XI20<4>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=6.9425
mXI20<4>/XI14/XI20/MM8 VDD! N_XI20<4>/XI14/D_XI20<4>/XI14/XI20/MM8_g
+ N_XI20<4>/XI14/XI20/NET065_XI20<4>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=6.9425
mXI20<4>/XI14/XI20/MM9 N_XI20<4>/XI14/XI20/NET065_XI20<4>/XI14/XI20/MM9_d
+ N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI20/MM9_g
+ N_XI20<4>/NET10_XI20<4>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=6.9425
mXI20<4>/XI14/XI18/MM2 N_DATA_OUT<4>_XI20<4>/XI14/XI18/MM2_d
+ N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=6.9425
mXI20<4>/XI14/XI18/MM7 N_XI20<4>/XI14/XI18/LS_XI20<4>/XI14/XI18/MM7_d
+ N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=6.9695
mXI20<4>/XI14/XI18/MM11 N_XI20<4>/XI14/XI18/PD2_XI20<4>/XI14/XI18/MM11_d
+ N_XI20<4>/XI14/XI18/LS_XI20<4>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=6.9695
mXI20<4>/XI14/XI18/MM10 N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM10_d
+ N_XI20<4>/XI14/XI18/CLKN_XI20<4>/XI14/XI18/MM10_g
+ N_XI20<4>/XI14/XI18/PD2_XI20<4>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=6.9695
mXI20<4>/XI14/XI18/MM1 N_XI20<4>/XI14/XI18/LH_XI20<4>/XI14/XI18/MM1_d
+ N_XI20<4>/XI14/XI18/CLKB_XI20<4>/XI14/XI18/MM1_g
+ N_XI20<4>/XI14/XI18/PU1_XI20<4>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=6.9425
mXI20<4>/XI14/XI18/MM3 N_XI20<4>/XI14/XI18/PU1_XI20<4>/XI14/XI18/MM3_d
+ N_XI20<4>/NET8_XI20<4>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=6.9425
mXI20<4>/XI14/XI18/MM13 N_XI20<4>/XI14/XI18/PU1_XI20<4>/XI14/XI18/MM13_d
+ N_XI20<4>/NET11_XI20<4>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=6.9425
mXI20<4>/XI14/XI18/MM22 N_XI20<4>/XI14/XI18/CLKB_XI20<4>/XI14/XI18/MM22_d
+ N_XI20<4>/XI14/XI18/CLKN_XI20<4>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=6.9425
mXI20<4>/XI14/XI18/MM21 N_XI20<4>/XI14/XI18/CLKN_XI20<4>/XI14/XI18/MM21_d
+ N_CLK_XI20<4>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=6.9425
mXI20<4>/XI14/XI20/MM17 N_XI20<4>/XI14/PRECHN_XI20<4>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<4>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=6.9965
mXI20<4>/XI14/XI20/MM1 N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI20/MM1_d
+ N_WE_XI20<4>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=6.9965
mXI20<4>/XI14/XI20/MM7 N_XI20<4>/XI14/DNN_XI20<4>/XI14/XI20/MM7_d
+ N_XI20<4>/XI14/D_XI20<4>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=6.9965
mXI20<4>/XI14/XI20/MM15 N_XI20<4>/XI14/D_XI20<4>/XI14/XI20/MM15_d
+ N_DATA_IN<4>_XI20<4>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=6.9965
mXI20<4>/XI14/XI19/MM9 N_XI20<4>/XI14/XI19/NET065_XI20<4>/XI14/XI19/MM9_d
+ N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI19/MM9_g
+ N_XI20<4>/NET20_XI20<4>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=6.9425
mXI20<4>/XI14/XI19/MM8 VDD! N_XI20<4>/XI14/D_XI20<4>/XI14/XI19/MM8_g
+ N_XI20<4>/XI14/XI19/NET065_XI20<4>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=6.9425
mXI20<4>/XI14/XI19/MM4 VDD! N_XI20<4>/XI14/DNN_XI20<4>/XI14/XI19/MM4_g
+ N_XI20<4>/XI14/XI19/NET066_XI20<4>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=6.9425
mXI20<4>/XI14/XI19/MM2 N_XI20<4>/XI14/XI19/NET066_XI20<4>/XI14/XI19/MM2_d
+ N_XI20<4>/XI14/WEN_XI20<4>/XI14/XI19/MM2_g
+ N_XI20<4>/NET12_XI20<4>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=6.9425
mXI20<4>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<4>/NET10_XI20<4>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=7.0775
mXI20<3>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=6.8885
mXI20<3>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=6.9425
mXI20<4>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<4>/NET10_XI20<4>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=7.0775
mXI20<3>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=6.8885
mXI20<3>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=6.9425
mXI20<4>/XI16/Xs0c<7>/MM12
+ N_XI20<4>/XI16/XS0C<7>/BITN_XI20<4>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<4>/XI16/Xs0c<7>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=7.0775
mXI20<4>/XI16/Xs0c<7>/MM10
+ N_XI20<4>/XI16/XS0C<7>/BIT_XI20<4>/XI16/Xs0c<7>/MM10_d
+ N_XI20<4>/XI16/XS0C<7>/BITN_XI20<4>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=6.8885
mXI20<4>/XI16/Xs0c<7>/MM7
+ N_XI20<4>/XI16/XS0C<7>/NET38_XI20<4>/XI16/Xs0c<7>/MM7_d
+ N_XI20<4>/XI16/XS0C<7>/BITN_XI20<4>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=6.7805
mXI20<4>/XI16/Xs0c<7>/MM9 N_XI20<4>/XI16/XS0C<7>/BITN_XI20<4>/XI16/Xs0c<7>/MM9_d
+ N_XI20<4>/XI16/XS0C<7>/BIT_XI20<4>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=7.0775
mXI20<4>/XI16/Xs0c<7>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<4>/XI16/Xs0c<7>/MM11_g
+ N_XI20<4>/XI16/XS0C<7>/BIT_XI20<4>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=6.8885
mXI20<4>/XI16/Xs0c<7>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<4>/XI16/Xs0c<7>/MM8_g
+ N_XI20<4>/XI16/XS0C<7>/NET38_XI20<4>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=6.7805
mXI20<4>/XI16/Xs0c<7>/MM1 N_XI20<4>/XI16/XS0C<7>/BIT_XI20<4>/XI16/Xs0c<7>/MM1_d
+ N_XI20<4>/XI16/XS0C<7>/BITN_XI20<4>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=6.9425
mXI20<4>/XI16/Xs0c<7>/MM0 N_XI20<4>/XI16/XS0C<7>/BITN_XI20<4>/XI16/Xs0c<7>/MM0_d
+ N_XI20<4>/XI16/XS0C<7>/BIT_XI20<4>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=6.9965
mXI20<4>/XI16/Xs0c<6>/MM12
+ N_XI20<4>/XI16/XS0C<6>/BITN_XI20<4>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<4>/XI16/Xs0c<6>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=7.0775
mXI20<4>/XI16/Xs0c<6>/MM10
+ N_XI20<4>/XI16/XS0C<6>/BIT_XI20<4>/XI16/Xs0c<6>/MM10_d
+ N_XI20<4>/XI16/XS0C<6>/BITN_XI20<4>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=6.8885
mXI20<4>/XI16/Xs0c<6>/MM7
+ N_XI20<4>/XI16/XS0C<6>/NET38_XI20<4>/XI16/Xs0c<6>/MM7_d
+ N_XI20<4>/XI16/XS0C<6>/BITN_XI20<4>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=6.7805
mXI20<4>/XI16/Xs0c<6>/MM9 N_XI20<4>/XI16/XS0C<6>/BITN_XI20<4>/XI16/Xs0c<6>/MM9_d
+ N_XI20<4>/XI16/XS0C<6>/BIT_XI20<4>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=7.0775
mXI20<4>/XI16/Xs0c<6>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<4>/XI16/Xs0c<6>/MM11_g
+ N_XI20<4>/XI16/XS0C<6>/BIT_XI20<4>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=6.8885
mXI20<4>/XI16/Xs0c<6>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<4>/XI16/Xs0c<6>/MM8_g
+ N_XI20<4>/XI16/XS0C<6>/NET38_XI20<4>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=6.7805
mXI20<4>/XI16/Xs0c<6>/MM1 N_XI20<4>/XI16/XS0C<6>/BIT_XI20<4>/XI16/Xs0c<6>/MM1_d
+ N_XI20<4>/XI16/XS0C<6>/BITN_XI20<4>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=6.9425
mXI20<4>/XI16/Xs0c<6>/MM0 N_XI20<4>/XI16/XS0C<6>/BITN_XI20<4>/XI16/Xs0c<6>/MM0_d
+ N_XI20<4>/XI16/XS0C<6>/BIT_XI20<4>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=6.9965
mXI20<4>/XI16/Xs0c<5>/MM12
+ N_XI20<4>/XI16/XS0C<5>/BITN_XI20<4>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<4>/XI16/Xs0c<5>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=7.0775
mXI20<4>/XI16/Xs0c<5>/MM10
+ N_XI20<4>/XI16/XS0C<5>/BIT_XI20<4>/XI16/Xs0c<5>/MM10_d
+ N_XI20<4>/XI16/XS0C<5>/BITN_XI20<4>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=6.8885
mXI20<4>/XI16/Xs0c<5>/MM7
+ N_XI20<4>/XI16/XS0C<5>/NET38_XI20<4>/XI16/Xs0c<5>/MM7_d
+ N_XI20<4>/XI16/XS0C<5>/BITN_XI20<4>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=6.7805
mXI20<4>/XI16/Xs0c<5>/MM9 N_XI20<4>/XI16/XS0C<5>/BITN_XI20<4>/XI16/Xs0c<5>/MM9_d
+ N_XI20<4>/XI16/XS0C<5>/BIT_XI20<4>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=7.0775
mXI20<4>/XI16/Xs0c<5>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<4>/XI16/Xs0c<5>/MM11_g
+ N_XI20<4>/XI16/XS0C<5>/BIT_XI20<4>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=6.8885
mXI20<4>/XI16/Xs0c<5>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<4>/XI16/Xs0c<5>/MM8_g
+ N_XI20<4>/XI16/XS0C<5>/NET38_XI20<4>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=6.7805
mXI20<4>/XI16/Xs0c<5>/MM1 N_XI20<4>/XI16/XS0C<5>/BIT_XI20<4>/XI16/Xs0c<5>/MM1_d
+ N_XI20<4>/XI16/XS0C<5>/BITN_XI20<4>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=6.9425
mXI20<4>/XI16/Xs0c<5>/MM0 N_XI20<4>/XI16/XS0C<5>/BITN_XI20<4>/XI16/Xs0c<5>/MM0_d
+ N_XI20<4>/XI16/XS0C<5>/BIT_XI20<4>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=6.9965
mXI20<4>/XI16/Xs0c<4>/MM12
+ N_XI20<4>/XI16/XS0C<4>/BITN_XI20<4>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<4>/XI16/Xs0c<4>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=7.0775
mXI20<4>/XI16/Xs0c<4>/MM10
+ N_XI20<4>/XI16/XS0C<4>/BIT_XI20<4>/XI16/Xs0c<4>/MM10_d
+ N_XI20<4>/XI16/XS0C<4>/BITN_XI20<4>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=6.8885
mXI20<4>/XI16/Xs0c<4>/MM7
+ N_XI20<4>/XI16/XS0C<4>/NET38_XI20<4>/XI16/Xs0c<4>/MM7_d
+ N_XI20<4>/XI16/XS0C<4>/BITN_XI20<4>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=6.7805
mXI20<4>/XI16/Xs0c<4>/MM9 N_XI20<4>/XI16/XS0C<4>/BITN_XI20<4>/XI16/Xs0c<4>/MM9_d
+ N_XI20<4>/XI16/XS0C<4>/BIT_XI20<4>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=7.0775
mXI20<4>/XI16/Xs0c<4>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<4>/XI16/Xs0c<4>/MM11_g
+ N_XI20<4>/XI16/XS0C<4>/BIT_XI20<4>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=6.8885
mXI20<4>/XI16/Xs0c<4>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<4>/XI16/Xs0c<4>/MM8_g
+ N_XI20<4>/XI16/XS0C<4>/NET38_XI20<4>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=6.7805
mXI20<4>/XI16/Xs0c<4>/MM1 N_XI20<4>/XI16/XS0C<4>/BIT_XI20<4>/XI16/Xs0c<4>/MM1_d
+ N_XI20<4>/XI16/XS0C<4>/BITN_XI20<4>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=6.9425
mXI20<4>/XI16/Xs0c<4>/MM0 N_XI20<4>/XI16/XS0C<4>/BITN_XI20<4>/XI16/Xs0c<4>/MM0_d
+ N_XI20<4>/XI16/XS0C<4>/BIT_XI20<4>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=6.9965
mXI20<4>/XI16/Xs0c<3>/MM12
+ N_XI20<4>/XI16/XS0C<3>/BITN_XI20<4>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<4>/XI16/Xs0c<3>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=7.0775
mXI20<4>/XI16/Xs0c<3>/MM10
+ N_XI20<4>/XI16/XS0C<3>/BIT_XI20<4>/XI16/Xs0c<3>/MM10_d
+ N_XI20<4>/XI16/XS0C<3>/BITN_XI20<4>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=6.8885
mXI20<4>/XI16/Xs0c<3>/MM7
+ N_XI20<4>/XI16/XS0C<3>/NET38_XI20<4>/XI16/Xs0c<3>/MM7_d
+ N_XI20<4>/XI16/XS0C<3>/BITN_XI20<4>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=6.7805
mXI20<4>/XI16/Xs0c<3>/MM9 N_XI20<4>/XI16/XS0C<3>/BITN_XI20<4>/XI16/Xs0c<3>/MM9_d
+ N_XI20<4>/XI16/XS0C<3>/BIT_XI20<4>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=7.0775
mXI20<4>/XI16/Xs0c<3>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<4>/XI16/Xs0c<3>/MM11_g
+ N_XI20<4>/XI16/XS0C<3>/BIT_XI20<4>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=6.8885
mXI20<4>/XI16/Xs0c<3>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<4>/XI16/Xs0c<3>/MM8_g
+ N_XI20<4>/XI16/XS0C<3>/NET38_XI20<4>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=6.7805
mXI20<4>/XI16/Xs0c<3>/MM1 N_XI20<4>/XI16/XS0C<3>/BIT_XI20<4>/XI16/Xs0c<3>/MM1_d
+ N_XI20<4>/XI16/XS0C<3>/BITN_XI20<4>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=6.9425
mXI20<4>/XI16/Xs0c<3>/MM0 N_XI20<4>/XI16/XS0C<3>/BITN_XI20<4>/XI16/Xs0c<3>/MM0_d
+ N_XI20<4>/XI16/XS0C<3>/BIT_XI20<4>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=6.9965
mXI20<4>/XI16/Xs0c<2>/MM12
+ N_XI20<4>/XI16/XS0C<2>/BITN_XI20<4>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<4>/XI16/Xs0c<2>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=7.0775
mXI20<4>/XI16/Xs0c<2>/MM10
+ N_XI20<4>/XI16/XS0C<2>/BIT_XI20<4>/XI16/Xs0c<2>/MM10_d
+ N_XI20<4>/XI16/XS0C<2>/BITN_XI20<4>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=6.8885
mXI20<4>/XI16/Xs0c<2>/MM7
+ N_XI20<4>/XI16/XS0C<2>/NET38_XI20<4>/XI16/Xs0c<2>/MM7_d
+ N_XI20<4>/XI16/XS0C<2>/BITN_XI20<4>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=6.7805
mXI20<4>/XI16/Xs0c<2>/MM9 N_XI20<4>/XI16/XS0C<2>/BITN_XI20<4>/XI16/Xs0c<2>/MM9_d
+ N_XI20<4>/XI16/XS0C<2>/BIT_XI20<4>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=7.0775
mXI20<4>/XI16/Xs0c<2>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<4>/XI16/Xs0c<2>/MM11_g
+ N_XI20<4>/XI16/XS0C<2>/BIT_XI20<4>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=6.8885
mXI20<4>/XI16/Xs0c<2>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<4>/XI16/Xs0c<2>/MM8_g
+ N_XI20<4>/XI16/XS0C<2>/NET38_XI20<4>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=6.7805
mXI20<4>/XI16/Xs0c<2>/MM1 N_XI20<4>/XI16/XS0C<2>/BIT_XI20<4>/XI16/Xs0c<2>/MM1_d
+ N_XI20<4>/XI16/XS0C<2>/BITN_XI20<4>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=6.9425
mXI20<4>/XI16/Xs0c<2>/MM0 N_XI20<4>/XI16/XS0C<2>/BITN_XI20<4>/XI16/Xs0c<2>/MM0_d
+ N_XI20<4>/XI16/XS0C<2>/BIT_XI20<4>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=6.9965
mXI20<4>/XI16/Xs0c<1>/MM12
+ N_XI20<4>/XI16/XS0C<1>/BITN_XI20<4>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<4>/XI16/Xs0c<1>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=7.0775
mXI20<4>/XI16/Xs0c<1>/MM10
+ N_XI20<4>/XI16/XS0C<1>/BIT_XI20<4>/XI16/Xs0c<1>/MM10_d
+ N_XI20<4>/XI16/XS0C<1>/BITN_XI20<4>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=6.8885
mXI20<4>/XI16/Xs0c<1>/MM7
+ N_XI20<4>/XI16/XS0C<1>/NET38_XI20<4>/XI16/Xs0c<1>/MM7_d
+ N_XI20<4>/XI16/XS0C<1>/BITN_XI20<4>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=6.7805
mXI20<4>/XI16/Xs0c<1>/MM9 N_XI20<4>/XI16/XS0C<1>/BITN_XI20<4>/XI16/Xs0c<1>/MM9_d
+ N_XI20<4>/XI16/XS0C<1>/BIT_XI20<4>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=7.0775
mXI20<4>/XI16/Xs0c<1>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<4>/XI16/Xs0c<1>/MM11_g
+ N_XI20<4>/XI16/XS0C<1>/BIT_XI20<4>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=6.8885
mXI20<4>/XI16/Xs0c<1>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<4>/XI16/Xs0c<1>/MM8_g
+ N_XI20<4>/XI16/XS0C<1>/NET38_XI20<4>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=6.7805
mXI20<4>/XI16/Xs0c<1>/MM1 N_XI20<4>/XI16/XS0C<1>/BIT_XI20<4>/XI16/Xs0c<1>/MM1_d
+ N_XI20<4>/XI16/XS0C<1>/BITN_XI20<4>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=6.9425
mXI20<4>/XI16/Xs0c<1>/MM0 N_XI20<4>/XI16/XS0C<1>/BITN_XI20<4>/XI16/Xs0c<1>/MM0_d
+ N_XI20<4>/XI16/XS0C<1>/BIT_XI20<4>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=6.9965
mXI20<4>/XI16/Xs0c<0>/MM12
+ N_XI20<4>/XI16/XS0C<0>/BITN_XI20<4>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<4>/XI16/Xs0c<0>/MM12_g
+ N_XI20<4>/NET10_XI20<4>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=7.0775
mXI20<4>/XI16/Xs0c<0>/MM10
+ N_XI20<4>/XI16/XS0C<0>/BIT_XI20<4>/XI16/Xs0c<0>/MM10_d
+ N_XI20<4>/XI16/XS0C<0>/BITN_XI20<4>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=6.8885
mXI20<4>/XI16/Xs0c<0>/MM7
+ N_XI20<4>/XI16/XS0C<0>/NET38_XI20<4>/XI16/Xs0c<0>/MM7_d
+ N_XI20<4>/XI16/XS0C<0>/BITN_XI20<4>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=6.7805
mXI20<4>/XI16/Xs0c<0>/MM9 N_XI20<4>/XI16/XS0C<0>/BITN_XI20<4>/XI16/Xs0c<0>/MM9_d
+ N_XI20<4>/XI16/XS0C<0>/BIT_XI20<4>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=7.0775
mXI20<4>/XI16/Xs0c<0>/MM11 N_XI20<4>/NET9_XI20<4>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<4>/XI16/Xs0c<0>/MM11_g
+ N_XI20<4>/XI16/XS0C<0>/BIT_XI20<4>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=6.8885
mXI20<4>/XI16/Xs0c<0>/MM8 N_XI20<4>/NET8_XI20<4>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<4>/XI16/Xs0c<0>/MM8_g
+ N_XI20<4>/XI16/XS0C<0>/NET38_XI20<4>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=6.7805
mXI20<4>/XI16/Xs0c<0>/MM1 N_XI20<4>/XI16/XS0C<0>/BIT_XI20<4>/XI16/Xs0c<0>/MM1_d
+ N_XI20<4>/XI16/XS0C<0>/BITN_XI20<4>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=6.9425
mXI20<4>/XI16/Xs0c<0>/MM0 N_XI20<4>/XI16/XS0C<0>/BITN_XI20<4>/XI16/Xs0c<0>/MM0_d
+ N_XI20<4>/XI16/XS0C<0>/BIT_XI20<4>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=6.9965
mXI20<4>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<4>/NET20_XI20<4>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=7.0775
mXI20<3>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=6.8885
mXI20<3>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=6.9425
mXI20<4>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<4>/NET20_XI20<4>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=7.0775
mXI20<3>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=6.8885
mXI20<3>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=6.9425
mXI20<4>/XI15/Xs0c<7>/MM12
+ N_XI20<4>/XI15/XS0C<7>/BITN_XI20<4>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<4>/XI15/Xs0c<7>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=7.0775
mXI20<4>/XI15/Xs0c<7>/MM10
+ N_XI20<4>/XI15/XS0C<7>/BIT_XI20<4>/XI15/Xs0c<7>/MM10_d
+ N_XI20<4>/XI15/XS0C<7>/BITN_XI20<4>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=6.8885
mXI20<4>/XI15/Xs0c<7>/MM7
+ N_XI20<4>/XI15/XS0C<7>/NET38_XI20<4>/XI15/Xs0c<7>/MM7_d
+ N_XI20<4>/XI15/XS0C<7>/BITN_XI20<4>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=6.7805
mXI20<4>/XI15/Xs0c<7>/MM9 N_XI20<4>/XI15/XS0C<7>/BITN_XI20<4>/XI15/Xs0c<7>/MM9_d
+ N_XI20<4>/XI15/XS0C<7>/BIT_XI20<4>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=7.0775
mXI20<4>/XI15/Xs0c<7>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<4>/XI15/Xs0c<7>/MM11_g
+ N_XI20<4>/XI15/XS0C<7>/BIT_XI20<4>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=6.8885
mXI20<4>/XI15/Xs0c<7>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<4>/XI15/Xs0c<7>/MM8_g
+ N_XI20<4>/XI15/XS0C<7>/NET38_XI20<4>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=6.7805
mXI20<4>/XI15/Xs0c<7>/MM1 N_XI20<4>/XI15/XS0C<7>/BIT_XI20<4>/XI15/Xs0c<7>/MM1_d
+ N_XI20<4>/XI15/XS0C<7>/BITN_XI20<4>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=6.9425
mXI20<4>/XI15/Xs0c<7>/MM0 N_XI20<4>/XI15/XS0C<7>/BITN_XI20<4>/XI15/Xs0c<7>/MM0_d
+ N_XI20<4>/XI15/XS0C<7>/BIT_XI20<4>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=6.9965
mXI20<4>/XI15/Xs0c<6>/MM12
+ N_XI20<4>/XI15/XS0C<6>/BITN_XI20<4>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<4>/XI15/Xs0c<6>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=7.0775
mXI20<4>/XI15/Xs0c<6>/MM10
+ N_XI20<4>/XI15/XS0C<6>/BIT_XI20<4>/XI15/Xs0c<6>/MM10_d
+ N_XI20<4>/XI15/XS0C<6>/BITN_XI20<4>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=6.8885
mXI20<4>/XI15/Xs0c<6>/MM7
+ N_XI20<4>/XI15/XS0C<6>/NET38_XI20<4>/XI15/Xs0c<6>/MM7_d
+ N_XI20<4>/XI15/XS0C<6>/BITN_XI20<4>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=6.7805
mXI20<4>/XI15/Xs0c<6>/MM9 N_XI20<4>/XI15/XS0C<6>/BITN_XI20<4>/XI15/Xs0c<6>/MM9_d
+ N_XI20<4>/XI15/XS0C<6>/BIT_XI20<4>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=7.0775
mXI20<4>/XI15/Xs0c<6>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<4>/XI15/Xs0c<6>/MM11_g
+ N_XI20<4>/XI15/XS0C<6>/BIT_XI20<4>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=6.8885
mXI20<4>/XI15/Xs0c<6>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<4>/XI15/Xs0c<6>/MM8_g
+ N_XI20<4>/XI15/XS0C<6>/NET38_XI20<4>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=6.7805
mXI20<4>/XI15/Xs0c<6>/MM1 N_XI20<4>/XI15/XS0C<6>/BIT_XI20<4>/XI15/Xs0c<6>/MM1_d
+ N_XI20<4>/XI15/XS0C<6>/BITN_XI20<4>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=6.9425
mXI20<4>/XI15/Xs0c<6>/MM0 N_XI20<4>/XI15/XS0C<6>/BITN_XI20<4>/XI15/Xs0c<6>/MM0_d
+ N_XI20<4>/XI15/XS0C<6>/BIT_XI20<4>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=6.9965
mXI20<4>/XI15/Xs0c<5>/MM12
+ N_XI20<4>/XI15/XS0C<5>/BITN_XI20<4>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<4>/XI15/Xs0c<5>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=7.0775
mXI20<4>/XI15/Xs0c<5>/MM10
+ N_XI20<4>/XI15/XS0C<5>/BIT_XI20<4>/XI15/Xs0c<5>/MM10_d
+ N_XI20<4>/XI15/XS0C<5>/BITN_XI20<4>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=6.8885
mXI20<4>/XI15/Xs0c<5>/MM7
+ N_XI20<4>/XI15/XS0C<5>/NET38_XI20<4>/XI15/Xs0c<5>/MM7_d
+ N_XI20<4>/XI15/XS0C<5>/BITN_XI20<4>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=6.7805
mXI20<4>/XI15/Xs0c<5>/MM9 N_XI20<4>/XI15/XS0C<5>/BITN_XI20<4>/XI15/Xs0c<5>/MM9_d
+ N_XI20<4>/XI15/XS0C<5>/BIT_XI20<4>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=7.0775
mXI20<4>/XI15/Xs0c<5>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<4>/XI15/Xs0c<5>/MM11_g
+ N_XI20<4>/XI15/XS0C<5>/BIT_XI20<4>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=6.8885
mXI20<4>/XI15/Xs0c<5>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<4>/XI15/Xs0c<5>/MM8_g
+ N_XI20<4>/XI15/XS0C<5>/NET38_XI20<4>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=6.7805
mXI20<4>/XI15/Xs0c<5>/MM1 N_XI20<4>/XI15/XS0C<5>/BIT_XI20<4>/XI15/Xs0c<5>/MM1_d
+ N_XI20<4>/XI15/XS0C<5>/BITN_XI20<4>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=6.9425
mXI20<4>/XI15/Xs0c<5>/MM0 N_XI20<4>/XI15/XS0C<5>/BITN_XI20<4>/XI15/Xs0c<5>/MM0_d
+ N_XI20<4>/XI15/XS0C<5>/BIT_XI20<4>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=6.9965
mXI20<4>/XI15/Xs0c<4>/MM12
+ N_XI20<4>/XI15/XS0C<4>/BITN_XI20<4>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<4>/XI15/Xs0c<4>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=7.0775
mXI20<4>/XI15/Xs0c<4>/MM10
+ N_XI20<4>/XI15/XS0C<4>/BIT_XI20<4>/XI15/Xs0c<4>/MM10_d
+ N_XI20<4>/XI15/XS0C<4>/BITN_XI20<4>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=6.8885
mXI20<4>/XI15/Xs0c<4>/MM7
+ N_XI20<4>/XI15/XS0C<4>/NET38_XI20<4>/XI15/Xs0c<4>/MM7_d
+ N_XI20<4>/XI15/XS0C<4>/BITN_XI20<4>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=6.7805
mXI20<4>/XI15/Xs0c<4>/MM9 N_XI20<4>/XI15/XS0C<4>/BITN_XI20<4>/XI15/Xs0c<4>/MM9_d
+ N_XI20<4>/XI15/XS0C<4>/BIT_XI20<4>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=7.0775
mXI20<4>/XI15/Xs0c<4>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<4>/XI15/Xs0c<4>/MM11_g
+ N_XI20<4>/XI15/XS0C<4>/BIT_XI20<4>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=6.8885
mXI20<4>/XI15/Xs0c<4>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<4>/XI15/Xs0c<4>/MM8_g
+ N_XI20<4>/XI15/XS0C<4>/NET38_XI20<4>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=6.7805
mXI20<4>/XI15/Xs0c<4>/MM1 N_XI20<4>/XI15/XS0C<4>/BIT_XI20<4>/XI15/Xs0c<4>/MM1_d
+ N_XI20<4>/XI15/XS0C<4>/BITN_XI20<4>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=6.9425
mXI20<4>/XI15/Xs0c<4>/MM0 N_XI20<4>/XI15/XS0C<4>/BITN_XI20<4>/XI15/Xs0c<4>/MM0_d
+ N_XI20<4>/XI15/XS0C<4>/BIT_XI20<4>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=6.9965
mXI20<4>/XI15/Xs0c<3>/MM12
+ N_XI20<4>/XI15/XS0C<3>/BITN_XI20<4>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<4>/XI15/Xs0c<3>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=7.0775
mXI20<4>/XI15/Xs0c<3>/MM10
+ N_XI20<4>/XI15/XS0C<3>/BIT_XI20<4>/XI15/Xs0c<3>/MM10_d
+ N_XI20<4>/XI15/XS0C<3>/BITN_XI20<4>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=6.8885
mXI20<4>/XI15/Xs0c<3>/MM7
+ N_XI20<4>/XI15/XS0C<3>/NET38_XI20<4>/XI15/Xs0c<3>/MM7_d
+ N_XI20<4>/XI15/XS0C<3>/BITN_XI20<4>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=6.7805
mXI20<4>/XI15/Xs0c<3>/MM9 N_XI20<4>/XI15/XS0C<3>/BITN_XI20<4>/XI15/Xs0c<3>/MM9_d
+ N_XI20<4>/XI15/XS0C<3>/BIT_XI20<4>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=7.0775
mXI20<4>/XI15/Xs0c<3>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<4>/XI15/Xs0c<3>/MM11_g
+ N_XI20<4>/XI15/XS0C<3>/BIT_XI20<4>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=6.8885
mXI20<4>/XI15/Xs0c<3>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<4>/XI15/Xs0c<3>/MM8_g
+ N_XI20<4>/XI15/XS0C<3>/NET38_XI20<4>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=6.7805
mXI20<4>/XI15/Xs0c<3>/MM1 N_XI20<4>/XI15/XS0C<3>/BIT_XI20<4>/XI15/Xs0c<3>/MM1_d
+ N_XI20<4>/XI15/XS0C<3>/BITN_XI20<4>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=6.9425
mXI20<4>/XI15/Xs0c<3>/MM0 N_XI20<4>/XI15/XS0C<3>/BITN_XI20<4>/XI15/Xs0c<3>/MM0_d
+ N_XI20<4>/XI15/XS0C<3>/BIT_XI20<4>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=6.9965
mXI20<4>/XI15/Xs0c<2>/MM12
+ N_XI20<4>/XI15/XS0C<2>/BITN_XI20<4>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<4>/XI15/Xs0c<2>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=7.0775
mXI20<4>/XI15/Xs0c<2>/MM10
+ N_XI20<4>/XI15/XS0C<2>/BIT_XI20<4>/XI15/Xs0c<2>/MM10_d
+ N_XI20<4>/XI15/XS0C<2>/BITN_XI20<4>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=6.8885
mXI20<4>/XI15/Xs0c<2>/MM7
+ N_XI20<4>/XI15/XS0C<2>/NET38_XI20<4>/XI15/Xs0c<2>/MM7_d
+ N_XI20<4>/XI15/XS0C<2>/BITN_XI20<4>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=6.7805
mXI20<4>/XI15/Xs0c<2>/MM9 N_XI20<4>/XI15/XS0C<2>/BITN_XI20<4>/XI15/Xs0c<2>/MM9_d
+ N_XI20<4>/XI15/XS0C<2>/BIT_XI20<4>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=7.0775
mXI20<4>/XI15/Xs0c<2>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<4>/XI15/Xs0c<2>/MM11_g
+ N_XI20<4>/XI15/XS0C<2>/BIT_XI20<4>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=6.8885
mXI20<4>/XI15/Xs0c<2>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<4>/XI15/Xs0c<2>/MM8_g
+ N_XI20<4>/XI15/XS0C<2>/NET38_XI20<4>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=6.7805
mXI20<4>/XI15/Xs0c<2>/MM1 N_XI20<4>/XI15/XS0C<2>/BIT_XI20<4>/XI15/Xs0c<2>/MM1_d
+ N_XI20<4>/XI15/XS0C<2>/BITN_XI20<4>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=6.9425
mXI20<4>/XI15/Xs0c<2>/MM0 N_XI20<4>/XI15/XS0C<2>/BITN_XI20<4>/XI15/Xs0c<2>/MM0_d
+ N_XI20<4>/XI15/XS0C<2>/BIT_XI20<4>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=6.9965
mXI20<4>/XI15/Xs0c<1>/MM12
+ N_XI20<4>/XI15/XS0C<1>/BITN_XI20<4>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<4>/XI15/Xs0c<1>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=7.0775
mXI20<4>/XI15/Xs0c<1>/MM10
+ N_XI20<4>/XI15/XS0C<1>/BIT_XI20<4>/XI15/Xs0c<1>/MM10_d
+ N_XI20<4>/XI15/XS0C<1>/BITN_XI20<4>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=6.8885
mXI20<4>/XI15/Xs0c<1>/MM7
+ N_XI20<4>/XI15/XS0C<1>/NET38_XI20<4>/XI15/Xs0c<1>/MM7_d
+ N_XI20<4>/XI15/XS0C<1>/BITN_XI20<4>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=6.7805
mXI20<4>/XI15/Xs0c<1>/MM9 N_XI20<4>/XI15/XS0C<1>/BITN_XI20<4>/XI15/Xs0c<1>/MM9_d
+ N_XI20<4>/XI15/XS0C<1>/BIT_XI20<4>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=7.0775
mXI20<4>/XI15/Xs0c<1>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<4>/XI15/Xs0c<1>/MM11_g
+ N_XI20<4>/XI15/XS0C<1>/BIT_XI20<4>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=6.8885
mXI20<4>/XI15/Xs0c<1>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<4>/XI15/Xs0c<1>/MM8_g
+ N_XI20<4>/XI15/XS0C<1>/NET38_XI20<4>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=6.7805
mXI20<4>/XI15/Xs0c<1>/MM1 N_XI20<4>/XI15/XS0C<1>/BIT_XI20<4>/XI15/Xs0c<1>/MM1_d
+ N_XI20<4>/XI15/XS0C<1>/BITN_XI20<4>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=6.9425
mXI20<4>/XI15/Xs0c<1>/MM0 N_XI20<4>/XI15/XS0C<1>/BITN_XI20<4>/XI15/Xs0c<1>/MM0_d
+ N_XI20<4>/XI15/XS0C<1>/BIT_XI20<4>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=6.9965
mXI20<4>/XI15/Xs0c<0>/MM12
+ N_XI20<4>/XI15/XS0C<0>/BITN_XI20<4>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<4>/XI15/Xs0c<0>/MM12_g
+ N_XI20<4>/NET20_XI20<4>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=7.0775
mXI20<4>/XI15/Xs0c<0>/MM10
+ N_XI20<4>/XI15/XS0C<0>/BIT_XI20<4>/XI15/Xs0c<0>/MM10_d
+ N_XI20<4>/XI15/XS0C<0>/BITN_XI20<4>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=6.8885
mXI20<4>/XI15/Xs0c<0>/MM7
+ N_XI20<4>/XI15/XS0C<0>/NET38_XI20<4>/XI15/Xs0c<0>/MM7_d
+ N_XI20<4>/XI15/XS0C<0>/BITN_XI20<4>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=6.7805
mXI20<4>/XI15/Xs0c<0>/MM9 N_XI20<4>/XI15/XS0C<0>/BITN_XI20<4>/XI15/Xs0c<0>/MM9_d
+ N_XI20<4>/XI15/XS0C<0>/BIT_XI20<4>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=7.0775
mXI20<4>/XI15/Xs0c<0>/MM11 N_XI20<4>/NET12_XI20<4>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<4>/XI15/Xs0c<0>/MM11_g
+ N_XI20<4>/XI15/XS0C<0>/BIT_XI20<4>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=6.8885
mXI20<4>/XI15/Xs0c<0>/MM8 N_XI20<4>/NET11_XI20<4>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<4>/XI15/Xs0c<0>/MM8_g
+ N_XI20<4>/XI15/XS0C<0>/NET38_XI20<4>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=6.7805
mXI20<4>/XI15/Xs0c<0>/MM1 N_XI20<4>/XI15/XS0C<0>/BIT_XI20<4>/XI15/Xs0c<0>/MM1_d
+ N_XI20<4>/XI15/XS0C<0>/BITN_XI20<4>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=6.9425
mXI20<4>/XI15/Xs0c<0>/MM0 N_XI20<4>/XI15/XS0C<0>/BITN_XI20<4>/XI15/Xs0c<0>/MM0_d
+ N_XI20<4>/XI15/XS0C<0>/BIT_XI20<4>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=6.9965
mXI20<4>/XI14/XI22/MM15 VSS! N_XI20<4>/NET8_XI20<4>/XI14/XI22/MM15_g
+ N_XI20<4>/XI14/XI22/RBLN_XI20<4>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=6.7805
mXI20<4>/XI14/XI22/MM2 N_XI20<4>/XI14/XI22/NET066_XI20<4>/XI14/XI22/MM2_d
+ N_XI20<4>/XI14/XI22/RBLN_XI20<4>/XI14/XI22/MM2_g
+ N_XI20<4>/NET8_XI20<4>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=6.9965
mXI20<4>/XI14/XI22/MM4 VDD! N_XI20<4>/XI14/XI22/RBLN_XI20<4>/XI14/XI22/MM4_g
+ N_XI20<4>/XI14/XI22/NET066_XI20<4>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=6.9965
mXI20<4>/XI14/XI22/MM17 VDD! N_XI20<4>/NET8_XI20<4>/XI14/XI22/MM17_g
+ N_XI20<4>/XI14/XI22/RBLN_XI20<4>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=6.9965
mXI20<4>/XI14/XI22/MM18 VDD! N_XI20<4>/XI14/PRECHN_XI20<4>/XI14/XI22/MM18_g
+ N_XI20<4>/NET8_XI20<4>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=6.9695
mXI20<4>/XI14/XI21/MM15 VSS! N_XI20<4>/NET11_XI20<4>/XI14/XI21/MM15_g
+ N_XI20<4>/XI14/XI21/RBLN_XI20<4>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=6.7805
mXI20<4>/XI14/XI21/MM2 N_XI20<4>/XI14/XI21/NET066_XI20<4>/XI14/XI21/MM2_d
+ N_XI20<4>/XI14/XI21/RBLN_XI20<4>/XI14/XI21/MM2_g
+ N_XI20<4>/NET11_XI20<4>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=6.9965
mXI20<4>/XI14/XI21/MM4 VDD! N_XI20<4>/XI14/XI21/RBLN_XI20<4>/XI14/XI21/MM4_g
+ N_XI20<4>/XI14/XI21/NET066_XI20<4>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=6.9965
mXI20<4>/XI14/XI21/MM17 VDD! N_XI20<4>/NET11_XI20<4>/XI14/XI21/MM17_g
+ N_XI20<4>/XI14/XI21/RBLN_XI20<4>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=6.9965
mXI20<4>/XI14/XI21/MM18 VDD! N_XI20<4>/XI14/PRECHN_XI20<4>/XI14/XI21/MM18_g
+ N_XI20<4>/NET11_XI20<4>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=6.9695
mXI20<5>/XI14/XI20/MM3 VSS! N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI20/MM3_g
+ N_XI20<5>/NET9_XI20<5>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=7.4015
mXI20<5>/XI14/XI20/MM5 VSS! N_XI20<5>/XI14/DNN_XI20<5>/XI14/XI20/MM5_g
+ N_XI20<5>/NET9_XI20<5>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=7.4015
mXI20<5>/XI14/XI20/MM12 VSS! N_XI20<5>/XI14/D_XI20<5>/XI14/XI20/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=7.4015
mXI20<5>/XI14/XI20/MM11 VSS! N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI20/MM11_g
+ N_XI20<5>/NET10_XI20<5>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=7.4015
mXI20<5>/XI14/XI18/MM0 N_DATA_OUT<5>_XI20<5>/XI14/XI18/MM0_d
+ N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=7.4285
mXI20<5>/XI14/XI18/MM6 N_XI20<5>/XI14/XI18/LS_XI20<5>/XI14/XI18/MM6_d
+ N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=7.4015
mXI20<5>/XI14/XI18/MM8 N_XI20<5>/XI14/XI18/PD3_XI20<5>/XI14/XI18/MM8_d
+ N_XI20<5>/XI14/XI18/LS_XI20<5>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=7.4015
mXI20<5>/XI14/XI18/MM9 N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM9_d
+ N_XI20<5>/XI14/XI18/CLKB_XI20<5>/XI14/XI18/MM9_g
+ N_XI20<5>/XI14/XI18/PD3_XI20<5>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=7.4015
mXI20<5>/XI14/XI18/MM4 N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM4_d
+ N_XI20<5>/XI14/XI18/CLKN_XI20<5>/XI14/XI18/MM4_g
+ N_XI20<5>/XI14/XI18/PD1_XI20<5>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=7.4015
mXI20<5>/XI14/XI18/MM5 N_XI20<5>/XI14/XI18/PD1_XI20<5>/XI14/XI18/MM5_d
+ N_XI20<5>/NET8_XI20<5>/XI14/XI18/MM5_g
+ N_XI20<5>/XI14/XI18/PD0_XI20<5>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=7.4015
mXI20<5>/XI14/XI18/MM12 N_XI20<5>/XI14/XI18/PD0_XI20<5>/XI14/XI18/MM12_d
+ N_XI20<5>/NET11_XI20<5>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=7.4015
mXI20<5>/XI14/XI18/MM23 N_XI20<5>/XI14/XI18/CLKB_XI20<5>/XI14/XI18/MM23_d
+ N_XI20<5>/XI14/XI18/CLKN_XI20<5>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=7.4015
mXI20<5>/XI14/XI18/MM20 N_XI20<5>/XI14/XI18/CLKN_XI20<5>/XI14/XI18/MM20_d
+ N_CLK_XI20<5>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=7.4015
mXI20<5>/XI14/XI20/MM16 N_XI20<5>/XI14/PRECHN_XI20<5>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<5>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=7.4015
mXI20<5>/XI14/XI20/MM0 N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI20/MM0_d
+ N_WE_XI20<5>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=7.4015
mXI20<5>/XI14/XI20/MM6 N_XI20<5>/XI14/DNN_XI20<5>/XI14/XI20/MM6_d
+ N_XI20<5>/XI14/D_XI20<5>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=7.4015
mXI20<5>/XI14/XI20/MM14 N_XI20<5>/XI14/D_XI20<5>/XI14/XI20/MM14_d
+ N_DATA_IN<5>_XI20<5>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=7.4015
mXI20<5>/XI14/XI19/MM11 VSS! N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI19/MM11_g
+ N_XI20<5>/NET20_XI20<5>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=7.4015
mXI20<5>/XI14/XI19/MM12 VSS! N_XI20<5>/XI14/D_XI20<5>/XI14/XI19/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=7.4015
mXI20<5>/XI14/XI19/MM5 VSS! N_XI20<5>/XI14/DNN_XI20<5>/XI14/XI19/MM5_g
+ N_XI20<5>/NET12_XI20<5>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=7.4015
mXI20<5>/XI14/XI19/MM3 VSS! N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI19/MM3_g
+ N_XI20<5>/NET12_XI20<5>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=7.4015
mXI20<5>/XI14/XI20/MM2 N_XI20<5>/XI14/XI20/NET066_XI20<5>/XI14/XI20/MM2_d
+ N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI20/MM2_g
+ N_XI20<5>/NET9_XI20<5>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=7.2395
mXI20<5>/XI14/XI20/MM4 VDD! N_XI20<5>/XI14/DNN_XI20<5>/XI14/XI20/MM4_g
+ N_XI20<5>/XI14/XI20/NET066_XI20<5>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=7.2395
mXI20<5>/XI14/XI20/MM8 VDD! N_XI20<5>/XI14/D_XI20<5>/XI14/XI20/MM8_g
+ N_XI20<5>/XI14/XI20/NET065_XI20<5>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=7.2395
mXI20<5>/XI14/XI20/MM9 N_XI20<5>/XI14/XI20/NET065_XI20<5>/XI14/XI20/MM9_d
+ N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI20/MM9_g
+ N_XI20<5>/NET10_XI20<5>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=7.2395
mXI20<5>/XI14/XI18/MM2 N_DATA_OUT<5>_XI20<5>/XI14/XI18/MM2_d
+ N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=7.2395
mXI20<5>/XI14/XI18/MM7 N_XI20<5>/XI14/XI18/LS_XI20<5>/XI14/XI18/MM7_d
+ N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=7.2125
mXI20<5>/XI14/XI18/MM11 N_XI20<5>/XI14/XI18/PD2_XI20<5>/XI14/XI18/MM11_d
+ N_XI20<5>/XI14/XI18/LS_XI20<5>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=7.2125
mXI20<5>/XI14/XI18/MM10 N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM10_d
+ N_XI20<5>/XI14/XI18/CLKN_XI20<5>/XI14/XI18/MM10_g
+ N_XI20<5>/XI14/XI18/PD2_XI20<5>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=7.2125
mXI20<5>/XI14/XI18/MM1 N_XI20<5>/XI14/XI18/LH_XI20<5>/XI14/XI18/MM1_d
+ N_XI20<5>/XI14/XI18/CLKB_XI20<5>/XI14/XI18/MM1_g
+ N_XI20<5>/XI14/XI18/PU1_XI20<5>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=7.2395
mXI20<5>/XI14/XI18/MM3 N_XI20<5>/XI14/XI18/PU1_XI20<5>/XI14/XI18/MM3_d
+ N_XI20<5>/NET8_XI20<5>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=7.2395
mXI20<5>/XI14/XI18/MM13 N_XI20<5>/XI14/XI18/PU1_XI20<5>/XI14/XI18/MM13_d
+ N_XI20<5>/NET11_XI20<5>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=7.2395
mXI20<5>/XI14/XI18/MM22 N_XI20<5>/XI14/XI18/CLKB_XI20<5>/XI14/XI18/MM22_d
+ N_XI20<5>/XI14/XI18/CLKN_XI20<5>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=7.2395
mXI20<5>/XI14/XI18/MM21 N_XI20<5>/XI14/XI18/CLKN_XI20<5>/XI14/XI18/MM21_d
+ N_CLK_XI20<5>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=7.2395
mXI20<5>/XI14/XI20/MM17 N_XI20<5>/XI14/PRECHN_XI20<5>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<5>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=7.1855
mXI20<5>/XI14/XI20/MM1 N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI20/MM1_d
+ N_WE_XI20<5>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=7.1855
mXI20<5>/XI14/XI20/MM7 N_XI20<5>/XI14/DNN_XI20<5>/XI14/XI20/MM7_d
+ N_XI20<5>/XI14/D_XI20<5>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=7.1855
mXI20<5>/XI14/XI20/MM15 N_XI20<5>/XI14/D_XI20<5>/XI14/XI20/MM15_d
+ N_DATA_IN<5>_XI20<5>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=7.1855
mXI20<5>/XI14/XI19/MM9 N_XI20<5>/XI14/XI19/NET065_XI20<5>/XI14/XI19/MM9_d
+ N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI19/MM9_g
+ N_XI20<5>/NET20_XI20<5>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=7.2395
mXI20<5>/XI14/XI19/MM8 VDD! N_XI20<5>/XI14/D_XI20<5>/XI14/XI19/MM8_g
+ N_XI20<5>/XI14/XI19/NET065_XI20<5>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=7.2395
mXI20<5>/XI14/XI19/MM4 VDD! N_XI20<5>/XI14/DNN_XI20<5>/XI14/XI19/MM4_g
+ N_XI20<5>/XI14/XI19/NET066_XI20<5>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=7.2395
mXI20<5>/XI14/XI19/MM2 N_XI20<5>/XI14/XI19/NET066_XI20<5>/XI14/XI19/MM2_d
+ N_XI20<5>/XI14/WEN_XI20<5>/XI14/XI19/MM2_g
+ N_XI20<5>/NET12_XI20<5>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=7.2395
mXI20<5>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<5>/NET10_XI20<5>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=7.1045
mXI20<2>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=7.2935
mXI20<2>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=7.2395
mXI20<5>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<5>/NET10_XI20<5>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=7.1045
mXI20<2>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=7.2935
mXI20<2>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=7.2395
mXI20<5>/XI16/Xs0c<7>/MM12
+ N_XI20<5>/XI16/XS0C<7>/BITN_XI20<5>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<5>/XI16/Xs0c<7>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=7.1045
mXI20<5>/XI16/Xs0c<7>/MM10
+ N_XI20<5>/XI16/XS0C<7>/BIT_XI20<5>/XI16/Xs0c<7>/MM10_d
+ N_XI20<5>/XI16/XS0C<7>/BITN_XI20<5>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=7.2935
mXI20<5>/XI16/Xs0c<7>/MM7
+ N_XI20<5>/XI16/XS0C<7>/NET38_XI20<5>/XI16/Xs0c<7>/MM7_d
+ N_XI20<5>/XI16/XS0C<7>/BITN_XI20<5>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=7.4015
mXI20<5>/XI16/Xs0c<7>/MM9 N_XI20<5>/XI16/XS0C<7>/BITN_XI20<5>/XI16/Xs0c<7>/MM9_d
+ N_XI20<5>/XI16/XS0C<7>/BIT_XI20<5>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=7.1045
mXI20<5>/XI16/Xs0c<7>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<5>/XI16/Xs0c<7>/MM11_g
+ N_XI20<5>/XI16/XS0C<7>/BIT_XI20<5>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=7.2935
mXI20<5>/XI16/Xs0c<7>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<5>/XI16/Xs0c<7>/MM8_g
+ N_XI20<5>/XI16/XS0C<7>/NET38_XI20<5>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=7.4015
mXI20<5>/XI16/Xs0c<7>/MM1 N_XI20<5>/XI16/XS0C<7>/BIT_XI20<5>/XI16/Xs0c<7>/MM1_d
+ N_XI20<5>/XI16/XS0C<7>/BITN_XI20<5>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=7.2395
mXI20<5>/XI16/Xs0c<7>/MM0 N_XI20<5>/XI16/XS0C<7>/BITN_XI20<5>/XI16/Xs0c<7>/MM0_d
+ N_XI20<5>/XI16/XS0C<7>/BIT_XI20<5>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=7.1855
mXI20<5>/XI16/Xs0c<6>/MM12
+ N_XI20<5>/XI16/XS0C<6>/BITN_XI20<5>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<5>/XI16/Xs0c<6>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=7.1045
mXI20<5>/XI16/Xs0c<6>/MM10
+ N_XI20<5>/XI16/XS0C<6>/BIT_XI20<5>/XI16/Xs0c<6>/MM10_d
+ N_XI20<5>/XI16/XS0C<6>/BITN_XI20<5>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=7.2935
mXI20<5>/XI16/Xs0c<6>/MM7
+ N_XI20<5>/XI16/XS0C<6>/NET38_XI20<5>/XI16/Xs0c<6>/MM7_d
+ N_XI20<5>/XI16/XS0C<6>/BITN_XI20<5>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=7.4015
mXI20<5>/XI16/Xs0c<6>/MM9 N_XI20<5>/XI16/XS0C<6>/BITN_XI20<5>/XI16/Xs0c<6>/MM9_d
+ N_XI20<5>/XI16/XS0C<6>/BIT_XI20<5>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=7.1045
mXI20<5>/XI16/Xs0c<6>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<5>/XI16/Xs0c<6>/MM11_g
+ N_XI20<5>/XI16/XS0C<6>/BIT_XI20<5>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=7.2935
mXI20<5>/XI16/Xs0c<6>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<5>/XI16/Xs0c<6>/MM8_g
+ N_XI20<5>/XI16/XS0C<6>/NET38_XI20<5>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=7.4015
mXI20<5>/XI16/Xs0c<6>/MM1 N_XI20<5>/XI16/XS0C<6>/BIT_XI20<5>/XI16/Xs0c<6>/MM1_d
+ N_XI20<5>/XI16/XS0C<6>/BITN_XI20<5>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=7.2395
mXI20<5>/XI16/Xs0c<6>/MM0 N_XI20<5>/XI16/XS0C<6>/BITN_XI20<5>/XI16/Xs0c<6>/MM0_d
+ N_XI20<5>/XI16/XS0C<6>/BIT_XI20<5>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=7.1855
mXI20<5>/XI16/Xs0c<5>/MM12
+ N_XI20<5>/XI16/XS0C<5>/BITN_XI20<5>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<5>/XI16/Xs0c<5>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=7.1045
mXI20<5>/XI16/Xs0c<5>/MM10
+ N_XI20<5>/XI16/XS0C<5>/BIT_XI20<5>/XI16/Xs0c<5>/MM10_d
+ N_XI20<5>/XI16/XS0C<5>/BITN_XI20<5>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=7.2935
mXI20<5>/XI16/Xs0c<5>/MM7
+ N_XI20<5>/XI16/XS0C<5>/NET38_XI20<5>/XI16/Xs0c<5>/MM7_d
+ N_XI20<5>/XI16/XS0C<5>/BITN_XI20<5>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=7.4015
mXI20<5>/XI16/Xs0c<5>/MM9 N_XI20<5>/XI16/XS0C<5>/BITN_XI20<5>/XI16/Xs0c<5>/MM9_d
+ N_XI20<5>/XI16/XS0C<5>/BIT_XI20<5>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=7.1045
mXI20<5>/XI16/Xs0c<5>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<5>/XI16/Xs0c<5>/MM11_g
+ N_XI20<5>/XI16/XS0C<5>/BIT_XI20<5>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=7.2935
mXI20<5>/XI16/Xs0c<5>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<5>/XI16/Xs0c<5>/MM8_g
+ N_XI20<5>/XI16/XS0C<5>/NET38_XI20<5>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=7.4015
mXI20<5>/XI16/Xs0c<5>/MM1 N_XI20<5>/XI16/XS0C<5>/BIT_XI20<5>/XI16/Xs0c<5>/MM1_d
+ N_XI20<5>/XI16/XS0C<5>/BITN_XI20<5>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=7.2395
mXI20<5>/XI16/Xs0c<5>/MM0 N_XI20<5>/XI16/XS0C<5>/BITN_XI20<5>/XI16/Xs0c<5>/MM0_d
+ N_XI20<5>/XI16/XS0C<5>/BIT_XI20<5>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=7.1855
mXI20<5>/XI16/Xs0c<4>/MM12
+ N_XI20<5>/XI16/XS0C<4>/BITN_XI20<5>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<5>/XI16/Xs0c<4>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=7.1045
mXI20<5>/XI16/Xs0c<4>/MM10
+ N_XI20<5>/XI16/XS0C<4>/BIT_XI20<5>/XI16/Xs0c<4>/MM10_d
+ N_XI20<5>/XI16/XS0C<4>/BITN_XI20<5>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=7.2935
mXI20<5>/XI16/Xs0c<4>/MM7
+ N_XI20<5>/XI16/XS0C<4>/NET38_XI20<5>/XI16/Xs0c<4>/MM7_d
+ N_XI20<5>/XI16/XS0C<4>/BITN_XI20<5>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=7.4015
mXI20<5>/XI16/Xs0c<4>/MM9 N_XI20<5>/XI16/XS0C<4>/BITN_XI20<5>/XI16/Xs0c<4>/MM9_d
+ N_XI20<5>/XI16/XS0C<4>/BIT_XI20<5>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=7.1045
mXI20<5>/XI16/Xs0c<4>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<5>/XI16/Xs0c<4>/MM11_g
+ N_XI20<5>/XI16/XS0C<4>/BIT_XI20<5>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=7.2935
mXI20<5>/XI16/Xs0c<4>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<5>/XI16/Xs0c<4>/MM8_g
+ N_XI20<5>/XI16/XS0C<4>/NET38_XI20<5>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=7.4015
mXI20<5>/XI16/Xs0c<4>/MM1 N_XI20<5>/XI16/XS0C<4>/BIT_XI20<5>/XI16/Xs0c<4>/MM1_d
+ N_XI20<5>/XI16/XS0C<4>/BITN_XI20<5>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=7.2395
mXI20<5>/XI16/Xs0c<4>/MM0 N_XI20<5>/XI16/XS0C<4>/BITN_XI20<5>/XI16/Xs0c<4>/MM0_d
+ N_XI20<5>/XI16/XS0C<4>/BIT_XI20<5>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=7.1855
mXI20<5>/XI16/Xs0c<3>/MM12
+ N_XI20<5>/XI16/XS0C<3>/BITN_XI20<5>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<5>/XI16/Xs0c<3>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=7.1045
mXI20<5>/XI16/Xs0c<3>/MM10
+ N_XI20<5>/XI16/XS0C<3>/BIT_XI20<5>/XI16/Xs0c<3>/MM10_d
+ N_XI20<5>/XI16/XS0C<3>/BITN_XI20<5>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=7.2935
mXI20<5>/XI16/Xs0c<3>/MM7
+ N_XI20<5>/XI16/XS0C<3>/NET38_XI20<5>/XI16/Xs0c<3>/MM7_d
+ N_XI20<5>/XI16/XS0C<3>/BITN_XI20<5>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=7.4015
mXI20<5>/XI16/Xs0c<3>/MM9 N_XI20<5>/XI16/XS0C<3>/BITN_XI20<5>/XI16/Xs0c<3>/MM9_d
+ N_XI20<5>/XI16/XS0C<3>/BIT_XI20<5>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=7.1045
mXI20<5>/XI16/Xs0c<3>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<5>/XI16/Xs0c<3>/MM11_g
+ N_XI20<5>/XI16/XS0C<3>/BIT_XI20<5>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=7.2935
mXI20<5>/XI16/Xs0c<3>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<5>/XI16/Xs0c<3>/MM8_g
+ N_XI20<5>/XI16/XS0C<3>/NET38_XI20<5>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=7.4015
mXI20<5>/XI16/Xs0c<3>/MM1 N_XI20<5>/XI16/XS0C<3>/BIT_XI20<5>/XI16/Xs0c<3>/MM1_d
+ N_XI20<5>/XI16/XS0C<3>/BITN_XI20<5>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=7.2395
mXI20<5>/XI16/Xs0c<3>/MM0 N_XI20<5>/XI16/XS0C<3>/BITN_XI20<5>/XI16/Xs0c<3>/MM0_d
+ N_XI20<5>/XI16/XS0C<3>/BIT_XI20<5>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=7.1855
mXI20<5>/XI16/Xs0c<2>/MM12
+ N_XI20<5>/XI16/XS0C<2>/BITN_XI20<5>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<5>/XI16/Xs0c<2>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=7.1045
mXI20<5>/XI16/Xs0c<2>/MM10
+ N_XI20<5>/XI16/XS0C<2>/BIT_XI20<5>/XI16/Xs0c<2>/MM10_d
+ N_XI20<5>/XI16/XS0C<2>/BITN_XI20<5>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=7.2935
mXI20<5>/XI16/Xs0c<2>/MM7
+ N_XI20<5>/XI16/XS0C<2>/NET38_XI20<5>/XI16/Xs0c<2>/MM7_d
+ N_XI20<5>/XI16/XS0C<2>/BITN_XI20<5>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=7.4015
mXI20<5>/XI16/Xs0c<2>/MM9 N_XI20<5>/XI16/XS0C<2>/BITN_XI20<5>/XI16/Xs0c<2>/MM9_d
+ N_XI20<5>/XI16/XS0C<2>/BIT_XI20<5>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=7.1045
mXI20<5>/XI16/Xs0c<2>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<5>/XI16/Xs0c<2>/MM11_g
+ N_XI20<5>/XI16/XS0C<2>/BIT_XI20<5>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=7.2935
mXI20<5>/XI16/Xs0c<2>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<5>/XI16/Xs0c<2>/MM8_g
+ N_XI20<5>/XI16/XS0C<2>/NET38_XI20<5>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=7.4015
mXI20<5>/XI16/Xs0c<2>/MM1 N_XI20<5>/XI16/XS0C<2>/BIT_XI20<5>/XI16/Xs0c<2>/MM1_d
+ N_XI20<5>/XI16/XS0C<2>/BITN_XI20<5>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=7.2395
mXI20<5>/XI16/Xs0c<2>/MM0 N_XI20<5>/XI16/XS0C<2>/BITN_XI20<5>/XI16/Xs0c<2>/MM0_d
+ N_XI20<5>/XI16/XS0C<2>/BIT_XI20<5>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=7.1855
mXI20<5>/XI16/Xs0c<1>/MM12
+ N_XI20<5>/XI16/XS0C<1>/BITN_XI20<5>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<5>/XI16/Xs0c<1>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=7.1045
mXI20<5>/XI16/Xs0c<1>/MM10
+ N_XI20<5>/XI16/XS0C<1>/BIT_XI20<5>/XI16/Xs0c<1>/MM10_d
+ N_XI20<5>/XI16/XS0C<1>/BITN_XI20<5>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=7.2935
mXI20<5>/XI16/Xs0c<1>/MM7
+ N_XI20<5>/XI16/XS0C<1>/NET38_XI20<5>/XI16/Xs0c<1>/MM7_d
+ N_XI20<5>/XI16/XS0C<1>/BITN_XI20<5>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=7.4015
mXI20<5>/XI16/Xs0c<1>/MM9 N_XI20<5>/XI16/XS0C<1>/BITN_XI20<5>/XI16/Xs0c<1>/MM9_d
+ N_XI20<5>/XI16/XS0C<1>/BIT_XI20<5>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=7.1045
mXI20<5>/XI16/Xs0c<1>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<5>/XI16/Xs0c<1>/MM11_g
+ N_XI20<5>/XI16/XS0C<1>/BIT_XI20<5>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=7.2935
mXI20<5>/XI16/Xs0c<1>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<5>/XI16/Xs0c<1>/MM8_g
+ N_XI20<5>/XI16/XS0C<1>/NET38_XI20<5>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=7.4015
mXI20<5>/XI16/Xs0c<1>/MM1 N_XI20<5>/XI16/XS0C<1>/BIT_XI20<5>/XI16/Xs0c<1>/MM1_d
+ N_XI20<5>/XI16/XS0C<1>/BITN_XI20<5>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=7.2395
mXI20<5>/XI16/Xs0c<1>/MM0 N_XI20<5>/XI16/XS0C<1>/BITN_XI20<5>/XI16/Xs0c<1>/MM0_d
+ N_XI20<5>/XI16/XS0C<1>/BIT_XI20<5>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=7.1855
mXI20<5>/XI16/Xs0c<0>/MM12
+ N_XI20<5>/XI16/XS0C<0>/BITN_XI20<5>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<5>/XI16/Xs0c<0>/MM12_g
+ N_XI20<5>/NET10_XI20<5>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=7.1045
mXI20<5>/XI16/Xs0c<0>/MM10
+ N_XI20<5>/XI16/XS0C<0>/BIT_XI20<5>/XI16/Xs0c<0>/MM10_d
+ N_XI20<5>/XI16/XS0C<0>/BITN_XI20<5>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=7.2935
mXI20<5>/XI16/Xs0c<0>/MM7
+ N_XI20<5>/XI16/XS0C<0>/NET38_XI20<5>/XI16/Xs0c<0>/MM7_d
+ N_XI20<5>/XI16/XS0C<0>/BITN_XI20<5>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=7.4015
mXI20<5>/XI16/Xs0c<0>/MM9 N_XI20<5>/XI16/XS0C<0>/BITN_XI20<5>/XI16/Xs0c<0>/MM9_d
+ N_XI20<5>/XI16/XS0C<0>/BIT_XI20<5>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=7.1045
mXI20<5>/XI16/Xs0c<0>/MM11 N_XI20<5>/NET9_XI20<5>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<5>/XI16/Xs0c<0>/MM11_g
+ N_XI20<5>/XI16/XS0C<0>/BIT_XI20<5>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=7.2935
mXI20<5>/XI16/Xs0c<0>/MM8 N_XI20<5>/NET8_XI20<5>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<5>/XI16/Xs0c<0>/MM8_g
+ N_XI20<5>/XI16/XS0C<0>/NET38_XI20<5>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=7.4015
mXI20<5>/XI16/Xs0c<0>/MM1 N_XI20<5>/XI16/XS0C<0>/BIT_XI20<5>/XI16/Xs0c<0>/MM1_d
+ N_XI20<5>/XI16/XS0C<0>/BITN_XI20<5>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=7.2395
mXI20<5>/XI16/Xs0c<0>/MM0 N_XI20<5>/XI16/XS0C<0>/BITN_XI20<5>/XI16/Xs0c<0>/MM0_d
+ N_XI20<5>/XI16/XS0C<0>/BIT_XI20<5>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=7.1855
mXI20<5>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<5>/NET20_XI20<5>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=7.1045
mXI20<2>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=7.2935
mXI20<2>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=7.2395
mXI20<5>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<5>/NET20_XI20<5>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=7.1045
mXI20<2>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=7.2935
mXI20<2>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=7.2395
mXI20<5>/XI15/Xs0c<7>/MM12
+ N_XI20<5>/XI15/XS0C<7>/BITN_XI20<5>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<5>/XI15/Xs0c<7>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=7.1045
mXI20<5>/XI15/Xs0c<7>/MM10
+ N_XI20<5>/XI15/XS0C<7>/BIT_XI20<5>/XI15/Xs0c<7>/MM10_d
+ N_XI20<5>/XI15/XS0C<7>/BITN_XI20<5>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=7.2935
mXI20<5>/XI15/Xs0c<7>/MM7
+ N_XI20<5>/XI15/XS0C<7>/NET38_XI20<5>/XI15/Xs0c<7>/MM7_d
+ N_XI20<5>/XI15/XS0C<7>/BITN_XI20<5>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=7.4015
mXI20<5>/XI15/Xs0c<7>/MM9 N_XI20<5>/XI15/XS0C<7>/BITN_XI20<5>/XI15/Xs0c<7>/MM9_d
+ N_XI20<5>/XI15/XS0C<7>/BIT_XI20<5>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=7.1045
mXI20<5>/XI15/Xs0c<7>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<5>/XI15/Xs0c<7>/MM11_g
+ N_XI20<5>/XI15/XS0C<7>/BIT_XI20<5>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=7.2935
mXI20<5>/XI15/Xs0c<7>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<5>/XI15/Xs0c<7>/MM8_g
+ N_XI20<5>/XI15/XS0C<7>/NET38_XI20<5>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=7.4015
mXI20<5>/XI15/Xs0c<7>/MM1 N_XI20<5>/XI15/XS0C<7>/BIT_XI20<5>/XI15/Xs0c<7>/MM1_d
+ N_XI20<5>/XI15/XS0C<7>/BITN_XI20<5>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=7.2395
mXI20<5>/XI15/Xs0c<7>/MM0 N_XI20<5>/XI15/XS0C<7>/BITN_XI20<5>/XI15/Xs0c<7>/MM0_d
+ N_XI20<5>/XI15/XS0C<7>/BIT_XI20<5>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=7.1855
mXI20<5>/XI15/Xs0c<6>/MM12
+ N_XI20<5>/XI15/XS0C<6>/BITN_XI20<5>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<5>/XI15/Xs0c<6>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=7.1045
mXI20<5>/XI15/Xs0c<6>/MM10
+ N_XI20<5>/XI15/XS0C<6>/BIT_XI20<5>/XI15/Xs0c<6>/MM10_d
+ N_XI20<5>/XI15/XS0C<6>/BITN_XI20<5>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=7.2935
mXI20<5>/XI15/Xs0c<6>/MM7
+ N_XI20<5>/XI15/XS0C<6>/NET38_XI20<5>/XI15/Xs0c<6>/MM7_d
+ N_XI20<5>/XI15/XS0C<6>/BITN_XI20<5>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=7.4015
mXI20<5>/XI15/Xs0c<6>/MM9 N_XI20<5>/XI15/XS0C<6>/BITN_XI20<5>/XI15/Xs0c<6>/MM9_d
+ N_XI20<5>/XI15/XS0C<6>/BIT_XI20<5>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=7.1045
mXI20<5>/XI15/Xs0c<6>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<5>/XI15/Xs0c<6>/MM11_g
+ N_XI20<5>/XI15/XS0C<6>/BIT_XI20<5>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=7.2935
mXI20<5>/XI15/Xs0c<6>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<5>/XI15/Xs0c<6>/MM8_g
+ N_XI20<5>/XI15/XS0C<6>/NET38_XI20<5>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=7.4015
mXI20<5>/XI15/Xs0c<6>/MM1 N_XI20<5>/XI15/XS0C<6>/BIT_XI20<5>/XI15/Xs0c<6>/MM1_d
+ N_XI20<5>/XI15/XS0C<6>/BITN_XI20<5>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=7.2395
mXI20<5>/XI15/Xs0c<6>/MM0 N_XI20<5>/XI15/XS0C<6>/BITN_XI20<5>/XI15/Xs0c<6>/MM0_d
+ N_XI20<5>/XI15/XS0C<6>/BIT_XI20<5>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=7.1855
mXI20<5>/XI15/Xs0c<5>/MM12
+ N_XI20<5>/XI15/XS0C<5>/BITN_XI20<5>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<5>/XI15/Xs0c<5>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=7.1045
mXI20<5>/XI15/Xs0c<5>/MM10
+ N_XI20<5>/XI15/XS0C<5>/BIT_XI20<5>/XI15/Xs0c<5>/MM10_d
+ N_XI20<5>/XI15/XS0C<5>/BITN_XI20<5>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=7.2935
mXI20<5>/XI15/Xs0c<5>/MM7
+ N_XI20<5>/XI15/XS0C<5>/NET38_XI20<5>/XI15/Xs0c<5>/MM7_d
+ N_XI20<5>/XI15/XS0C<5>/BITN_XI20<5>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=7.4015
mXI20<5>/XI15/Xs0c<5>/MM9 N_XI20<5>/XI15/XS0C<5>/BITN_XI20<5>/XI15/Xs0c<5>/MM9_d
+ N_XI20<5>/XI15/XS0C<5>/BIT_XI20<5>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=7.1045
mXI20<5>/XI15/Xs0c<5>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<5>/XI15/Xs0c<5>/MM11_g
+ N_XI20<5>/XI15/XS0C<5>/BIT_XI20<5>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=7.2935
mXI20<5>/XI15/Xs0c<5>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<5>/XI15/Xs0c<5>/MM8_g
+ N_XI20<5>/XI15/XS0C<5>/NET38_XI20<5>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=7.4015
mXI20<5>/XI15/Xs0c<5>/MM1 N_XI20<5>/XI15/XS0C<5>/BIT_XI20<5>/XI15/Xs0c<5>/MM1_d
+ N_XI20<5>/XI15/XS0C<5>/BITN_XI20<5>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=7.2395
mXI20<5>/XI15/Xs0c<5>/MM0 N_XI20<5>/XI15/XS0C<5>/BITN_XI20<5>/XI15/Xs0c<5>/MM0_d
+ N_XI20<5>/XI15/XS0C<5>/BIT_XI20<5>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=7.1855
mXI20<5>/XI15/Xs0c<4>/MM12
+ N_XI20<5>/XI15/XS0C<4>/BITN_XI20<5>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<5>/XI15/Xs0c<4>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=7.1045
mXI20<5>/XI15/Xs0c<4>/MM10
+ N_XI20<5>/XI15/XS0C<4>/BIT_XI20<5>/XI15/Xs0c<4>/MM10_d
+ N_XI20<5>/XI15/XS0C<4>/BITN_XI20<5>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=7.2935
mXI20<5>/XI15/Xs0c<4>/MM7
+ N_XI20<5>/XI15/XS0C<4>/NET38_XI20<5>/XI15/Xs0c<4>/MM7_d
+ N_XI20<5>/XI15/XS0C<4>/BITN_XI20<5>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=7.4015
mXI20<5>/XI15/Xs0c<4>/MM9 N_XI20<5>/XI15/XS0C<4>/BITN_XI20<5>/XI15/Xs0c<4>/MM9_d
+ N_XI20<5>/XI15/XS0C<4>/BIT_XI20<5>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=7.1045
mXI20<5>/XI15/Xs0c<4>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<5>/XI15/Xs0c<4>/MM11_g
+ N_XI20<5>/XI15/XS0C<4>/BIT_XI20<5>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=7.2935
mXI20<5>/XI15/Xs0c<4>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<5>/XI15/Xs0c<4>/MM8_g
+ N_XI20<5>/XI15/XS0C<4>/NET38_XI20<5>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=7.4015
mXI20<5>/XI15/Xs0c<4>/MM1 N_XI20<5>/XI15/XS0C<4>/BIT_XI20<5>/XI15/Xs0c<4>/MM1_d
+ N_XI20<5>/XI15/XS0C<4>/BITN_XI20<5>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=7.2395
mXI20<5>/XI15/Xs0c<4>/MM0 N_XI20<5>/XI15/XS0C<4>/BITN_XI20<5>/XI15/Xs0c<4>/MM0_d
+ N_XI20<5>/XI15/XS0C<4>/BIT_XI20<5>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=7.1855
mXI20<5>/XI15/Xs0c<3>/MM12
+ N_XI20<5>/XI15/XS0C<3>/BITN_XI20<5>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<5>/XI15/Xs0c<3>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=7.1045
mXI20<5>/XI15/Xs0c<3>/MM10
+ N_XI20<5>/XI15/XS0C<3>/BIT_XI20<5>/XI15/Xs0c<3>/MM10_d
+ N_XI20<5>/XI15/XS0C<3>/BITN_XI20<5>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=7.2935
mXI20<5>/XI15/Xs0c<3>/MM7
+ N_XI20<5>/XI15/XS0C<3>/NET38_XI20<5>/XI15/Xs0c<3>/MM7_d
+ N_XI20<5>/XI15/XS0C<3>/BITN_XI20<5>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=7.4015
mXI20<5>/XI15/Xs0c<3>/MM9 N_XI20<5>/XI15/XS0C<3>/BITN_XI20<5>/XI15/Xs0c<3>/MM9_d
+ N_XI20<5>/XI15/XS0C<3>/BIT_XI20<5>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=7.1045
mXI20<5>/XI15/Xs0c<3>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<5>/XI15/Xs0c<3>/MM11_g
+ N_XI20<5>/XI15/XS0C<3>/BIT_XI20<5>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=7.2935
mXI20<5>/XI15/Xs0c<3>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<5>/XI15/Xs0c<3>/MM8_g
+ N_XI20<5>/XI15/XS0C<3>/NET38_XI20<5>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=7.4015
mXI20<5>/XI15/Xs0c<3>/MM1 N_XI20<5>/XI15/XS0C<3>/BIT_XI20<5>/XI15/Xs0c<3>/MM1_d
+ N_XI20<5>/XI15/XS0C<3>/BITN_XI20<5>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=7.2395
mXI20<5>/XI15/Xs0c<3>/MM0 N_XI20<5>/XI15/XS0C<3>/BITN_XI20<5>/XI15/Xs0c<3>/MM0_d
+ N_XI20<5>/XI15/XS0C<3>/BIT_XI20<5>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=7.1855
mXI20<5>/XI15/Xs0c<2>/MM12
+ N_XI20<5>/XI15/XS0C<2>/BITN_XI20<5>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<5>/XI15/Xs0c<2>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=7.1045
mXI20<5>/XI15/Xs0c<2>/MM10
+ N_XI20<5>/XI15/XS0C<2>/BIT_XI20<5>/XI15/Xs0c<2>/MM10_d
+ N_XI20<5>/XI15/XS0C<2>/BITN_XI20<5>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=7.2935
mXI20<5>/XI15/Xs0c<2>/MM7
+ N_XI20<5>/XI15/XS0C<2>/NET38_XI20<5>/XI15/Xs0c<2>/MM7_d
+ N_XI20<5>/XI15/XS0C<2>/BITN_XI20<5>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=7.4015
mXI20<5>/XI15/Xs0c<2>/MM9 N_XI20<5>/XI15/XS0C<2>/BITN_XI20<5>/XI15/Xs0c<2>/MM9_d
+ N_XI20<5>/XI15/XS0C<2>/BIT_XI20<5>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=7.1045
mXI20<5>/XI15/Xs0c<2>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<5>/XI15/Xs0c<2>/MM11_g
+ N_XI20<5>/XI15/XS0C<2>/BIT_XI20<5>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=7.2935
mXI20<5>/XI15/Xs0c<2>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<5>/XI15/Xs0c<2>/MM8_g
+ N_XI20<5>/XI15/XS0C<2>/NET38_XI20<5>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=7.4015
mXI20<5>/XI15/Xs0c<2>/MM1 N_XI20<5>/XI15/XS0C<2>/BIT_XI20<5>/XI15/Xs0c<2>/MM1_d
+ N_XI20<5>/XI15/XS0C<2>/BITN_XI20<5>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=7.2395
mXI20<5>/XI15/Xs0c<2>/MM0 N_XI20<5>/XI15/XS0C<2>/BITN_XI20<5>/XI15/Xs0c<2>/MM0_d
+ N_XI20<5>/XI15/XS0C<2>/BIT_XI20<5>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=7.1855
mXI20<5>/XI15/Xs0c<1>/MM12
+ N_XI20<5>/XI15/XS0C<1>/BITN_XI20<5>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<5>/XI15/Xs0c<1>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=7.1045
mXI20<5>/XI15/Xs0c<1>/MM10
+ N_XI20<5>/XI15/XS0C<1>/BIT_XI20<5>/XI15/Xs0c<1>/MM10_d
+ N_XI20<5>/XI15/XS0C<1>/BITN_XI20<5>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=7.2935
mXI20<5>/XI15/Xs0c<1>/MM7
+ N_XI20<5>/XI15/XS0C<1>/NET38_XI20<5>/XI15/Xs0c<1>/MM7_d
+ N_XI20<5>/XI15/XS0C<1>/BITN_XI20<5>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=7.4015
mXI20<5>/XI15/Xs0c<1>/MM9 N_XI20<5>/XI15/XS0C<1>/BITN_XI20<5>/XI15/Xs0c<1>/MM9_d
+ N_XI20<5>/XI15/XS0C<1>/BIT_XI20<5>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=7.1045
mXI20<5>/XI15/Xs0c<1>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<5>/XI15/Xs0c<1>/MM11_g
+ N_XI20<5>/XI15/XS0C<1>/BIT_XI20<5>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=7.2935
mXI20<5>/XI15/Xs0c<1>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<5>/XI15/Xs0c<1>/MM8_g
+ N_XI20<5>/XI15/XS0C<1>/NET38_XI20<5>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=7.4015
mXI20<5>/XI15/Xs0c<1>/MM1 N_XI20<5>/XI15/XS0C<1>/BIT_XI20<5>/XI15/Xs0c<1>/MM1_d
+ N_XI20<5>/XI15/XS0C<1>/BITN_XI20<5>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=7.2395
mXI20<5>/XI15/Xs0c<1>/MM0 N_XI20<5>/XI15/XS0C<1>/BITN_XI20<5>/XI15/Xs0c<1>/MM0_d
+ N_XI20<5>/XI15/XS0C<1>/BIT_XI20<5>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=7.1855
mXI20<5>/XI15/Xs0c<0>/MM12
+ N_XI20<5>/XI15/XS0C<0>/BITN_XI20<5>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<5>/XI15/Xs0c<0>/MM12_g
+ N_XI20<5>/NET20_XI20<5>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=7.1045
mXI20<5>/XI15/Xs0c<0>/MM10
+ N_XI20<5>/XI15/XS0C<0>/BIT_XI20<5>/XI15/Xs0c<0>/MM10_d
+ N_XI20<5>/XI15/XS0C<0>/BITN_XI20<5>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=7.2935
mXI20<5>/XI15/Xs0c<0>/MM7
+ N_XI20<5>/XI15/XS0C<0>/NET38_XI20<5>/XI15/Xs0c<0>/MM7_d
+ N_XI20<5>/XI15/XS0C<0>/BITN_XI20<5>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=7.4015
mXI20<5>/XI15/Xs0c<0>/MM9 N_XI20<5>/XI15/XS0C<0>/BITN_XI20<5>/XI15/Xs0c<0>/MM9_d
+ N_XI20<5>/XI15/XS0C<0>/BIT_XI20<5>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=7.1045
mXI20<5>/XI15/Xs0c<0>/MM11 N_XI20<5>/NET12_XI20<5>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<5>/XI15/Xs0c<0>/MM11_g
+ N_XI20<5>/XI15/XS0C<0>/BIT_XI20<5>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=7.2935
mXI20<5>/XI15/Xs0c<0>/MM8 N_XI20<5>/NET11_XI20<5>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<5>/XI15/Xs0c<0>/MM8_g
+ N_XI20<5>/XI15/XS0C<0>/NET38_XI20<5>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=7.4015
mXI20<5>/XI15/Xs0c<0>/MM1 N_XI20<5>/XI15/XS0C<0>/BIT_XI20<5>/XI15/Xs0c<0>/MM1_d
+ N_XI20<5>/XI15/XS0C<0>/BITN_XI20<5>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=7.2395
mXI20<5>/XI15/Xs0c<0>/MM0 N_XI20<5>/XI15/XS0C<0>/BITN_XI20<5>/XI15/Xs0c<0>/MM0_d
+ N_XI20<5>/XI15/XS0C<0>/BIT_XI20<5>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=7.1855
mXI20<5>/XI14/XI22/MM15 VSS! N_XI20<5>/NET8_XI20<5>/XI14/XI22/MM15_g
+ N_XI20<5>/XI14/XI22/RBLN_XI20<5>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=7.4015
mXI20<5>/XI14/XI22/MM2 N_XI20<5>/XI14/XI22/NET066_XI20<5>/XI14/XI22/MM2_d
+ N_XI20<5>/XI14/XI22/RBLN_XI20<5>/XI14/XI22/MM2_g
+ N_XI20<5>/NET8_XI20<5>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=7.1855
mXI20<5>/XI14/XI22/MM4 VDD! N_XI20<5>/XI14/XI22/RBLN_XI20<5>/XI14/XI22/MM4_g
+ N_XI20<5>/XI14/XI22/NET066_XI20<5>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=7.1855
mXI20<5>/XI14/XI22/MM17 VDD! N_XI20<5>/NET8_XI20<5>/XI14/XI22/MM17_g
+ N_XI20<5>/XI14/XI22/RBLN_XI20<5>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=7.1855
mXI20<5>/XI14/XI22/MM18 VDD! N_XI20<5>/XI14/PRECHN_XI20<5>/XI14/XI22/MM18_g
+ N_XI20<5>/NET8_XI20<5>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=7.2125
mXI20<5>/XI14/XI21/MM15 VSS! N_XI20<5>/NET11_XI20<5>/XI14/XI21/MM15_g
+ N_XI20<5>/XI14/XI21/RBLN_XI20<5>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=7.4015
mXI20<5>/XI14/XI21/MM2 N_XI20<5>/XI14/XI21/NET066_XI20<5>/XI14/XI21/MM2_d
+ N_XI20<5>/XI14/XI21/RBLN_XI20<5>/XI14/XI21/MM2_g
+ N_XI20<5>/NET11_XI20<5>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=7.1855
mXI20<5>/XI14/XI21/MM4 VDD! N_XI20<5>/XI14/XI21/RBLN_XI20<5>/XI14/XI21/MM4_g
+ N_XI20<5>/XI14/XI21/NET066_XI20<5>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=7.1855
mXI20<5>/XI14/XI21/MM17 VDD! N_XI20<5>/NET11_XI20<5>/XI14/XI21/MM17_g
+ N_XI20<5>/XI14/XI21/RBLN_XI20<5>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=7.1855
mXI20<5>/XI14/XI21/MM18 VDD! N_XI20<5>/XI14/PRECHN_XI20<5>/XI14/XI21/MM18_g
+ N_XI20<5>/NET11_XI20<5>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=7.2125
mXI20<6>/XI14/XI20/MM3 VSS! N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI20/MM3_g
+ N_XI20<6>/NET9_XI20<6>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=7.5365
mXI20<6>/XI14/XI20/MM5 VSS! N_XI20<6>/XI14/DNN_XI20<6>/XI14/XI20/MM5_g
+ N_XI20<6>/NET9_XI20<6>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=7.5365
mXI20<6>/XI14/XI20/MM12 VSS! N_XI20<6>/XI14/D_XI20<6>/XI14/XI20/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=7.5365
mXI20<6>/XI14/XI20/MM11 VSS! N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI20/MM11_g
+ N_XI20<6>/NET10_XI20<6>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=7.5365
mXI20<6>/XI14/XI18/MM0 N_DATA_OUT<6>_XI20<6>/XI14/XI18/MM0_d
+ N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=7.5095
mXI20<6>/XI14/XI18/MM6 N_XI20<6>/XI14/XI18/LS_XI20<6>/XI14/XI18/MM6_d
+ N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=7.5365
mXI20<6>/XI14/XI18/MM8 N_XI20<6>/XI14/XI18/PD3_XI20<6>/XI14/XI18/MM8_d
+ N_XI20<6>/XI14/XI18/LS_XI20<6>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=7.5365
mXI20<6>/XI14/XI18/MM9 N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM9_d
+ N_XI20<6>/XI14/XI18/CLKB_XI20<6>/XI14/XI18/MM9_g
+ N_XI20<6>/XI14/XI18/PD3_XI20<6>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=7.5365
mXI20<6>/XI14/XI18/MM4 N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM4_d
+ N_XI20<6>/XI14/XI18/CLKN_XI20<6>/XI14/XI18/MM4_g
+ N_XI20<6>/XI14/XI18/PD1_XI20<6>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=7.5365
mXI20<6>/XI14/XI18/MM5 N_XI20<6>/XI14/XI18/PD1_XI20<6>/XI14/XI18/MM5_d
+ N_XI20<6>/NET8_XI20<6>/XI14/XI18/MM5_g
+ N_XI20<6>/XI14/XI18/PD0_XI20<6>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=7.5365
mXI20<6>/XI14/XI18/MM12 N_XI20<6>/XI14/XI18/PD0_XI20<6>/XI14/XI18/MM12_d
+ N_XI20<6>/NET11_XI20<6>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=7.5365
mXI20<6>/XI14/XI18/MM23 N_XI20<6>/XI14/XI18/CLKB_XI20<6>/XI14/XI18/MM23_d
+ N_XI20<6>/XI14/XI18/CLKN_XI20<6>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=7.5365
mXI20<6>/XI14/XI18/MM20 N_XI20<6>/XI14/XI18/CLKN_XI20<6>/XI14/XI18/MM20_d
+ N_CLK_XI20<6>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=7.5365
mXI20<6>/XI14/XI20/MM16 N_XI20<6>/XI14/PRECHN_XI20<6>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<6>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=7.5365
mXI20<6>/XI14/XI20/MM0 N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI20/MM0_d
+ N_WE_XI20<6>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=7.5365
mXI20<6>/XI14/XI20/MM6 N_XI20<6>/XI14/DNN_XI20<6>/XI14/XI20/MM6_d
+ N_XI20<6>/XI14/D_XI20<6>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=7.5365
mXI20<6>/XI14/XI20/MM14 N_XI20<6>/XI14/D_XI20<6>/XI14/XI20/MM14_d
+ N_DATA_IN<6>_XI20<6>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=7.5365
mXI20<6>/XI14/XI19/MM11 VSS! N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI19/MM11_g
+ N_XI20<6>/NET20_XI20<6>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=7.5365
mXI20<6>/XI14/XI19/MM12 VSS! N_XI20<6>/XI14/D_XI20<6>/XI14/XI19/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=7.5365
mXI20<6>/XI14/XI19/MM5 VSS! N_XI20<6>/XI14/DNN_XI20<6>/XI14/XI19/MM5_g
+ N_XI20<6>/NET12_XI20<6>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=7.5365
mXI20<6>/XI14/XI19/MM3 VSS! N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI19/MM3_g
+ N_XI20<6>/NET12_XI20<6>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=7.5365
mXI20<6>/XI14/XI20/MM2 N_XI20<6>/XI14/XI20/NET066_XI20<6>/XI14/XI20/MM2_d
+ N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI20/MM2_g
+ N_XI20<6>/NET9_XI20<6>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=7.6985
mXI20<6>/XI14/XI20/MM4 VDD! N_XI20<6>/XI14/DNN_XI20<6>/XI14/XI20/MM4_g
+ N_XI20<6>/XI14/XI20/NET066_XI20<6>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=7.6985
mXI20<6>/XI14/XI20/MM8 VDD! N_XI20<6>/XI14/D_XI20<6>/XI14/XI20/MM8_g
+ N_XI20<6>/XI14/XI20/NET065_XI20<6>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=7.6985
mXI20<6>/XI14/XI20/MM9 N_XI20<6>/XI14/XI20/NET065_XI20<6>/XI14/XI20/MM9_d
+ N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI20/MM9_g
+ N_XI20<6>/NET10_XI20<6>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=7.6985
mXI20<6>/XI14/XI18/MM2 N_DATA_OUT<6>_XI20<6>/XI14/XI18/MM2_d
+ N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=7.6985
mXI20<6>/XI14/XI18/MM7 N_XI20<6>/XI14/XI18/LS_XI20<6>/XI14/XI18/MM7_d
+ N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=7.7255
mXI20<6>/XI14/XI18/MM11 N_XI20<6>/XI14/XI18/PD2_XI20<6>/XI14/XI18/MM11_d
+ N_XI20<6>/XI14/XI18/LS_XI20<6>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=7.7255
mXI20<6>/XI14/XI18/MM10 N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM10_d
+ N_XI20<6>/XI14/XI18/CLKN_XI20<6>/XI14/XI18/MM10_g
+ N_XI20<6>/XI14/XI18/PD2_XI20<6>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=7.7255
mXI20<6>/XI14/XI18/MM1 N_XI20<6>/XI14/XI18/LH_XI20<6>/XI14/XI18/MM1_d
+ N_XI20<6>/XI14/XI18/CLKB_XI20<6>/XI14/XI18/MM1_g
+ N_XI20<6>/XI14/XI18/PU1_XI20<6>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=7.6985
mXI20<6>/XI14/XI18/MM3 N_XI20<6>/XI14/XI18/PU1_XI20<6>/XI14/XI18/MM3_d
+ N_XI20<6>/NET8_XI20<6>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=7.6985
mXI20<6>/XI14/XI18/MM13 N_XI20<6>/XI14/XI18/PU1_XI20<6>/XI14/XI18/MM13_d
+ N_XI20<6>/NET11_XI20<6>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=7.6985
mXI20<6>/XI14/XI18/MM22 N_XI20<6>/XI14/XI18/CLKB_XI20<6>/XI14/XI18/MM22_d
+ N_XI20<6>/XI14/XI18/CLKN_XI20<6>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=7.6985
mXI20<6>/XI14/XI18/MM21 N_XI20<6>/XI14/XI18/CLKN_XI20<6>/XI14/XI18/MM21_d
+ N_CLK_XI20<6>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=7.6985
mXI20<6>/XI14/XI20/MM17 N_XI20<6>/XI14/PRECHN_XI20<6>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<6>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=7.7525
mXI20<6>/XI14/XI20/MM1 N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI20/MM1_d
+ N_WE_XI20<6>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=7.7525
mXI20<6>/XI14/XI20/MM7 N_XI20<6>/XI14/DNN_XI20<6>/XI14/XI20/MM7_d
+ N_XI20<6>/XI14/D_XI20<6>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=7.7525
mXI20<6>/XI14/XI20/MM15 N_XI20<6>/XI14/D_XI20<6>/XI14/XI20/MM15_d
+ N_DATA_IN<6>_XI20<6>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=7.7525
mXI20<6>/XI14/XI19/MM9 N_XI20<6>/XI14/XI19/NET065_XI20<6>/XI14/XI19/MM9_d
+ N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI19/MM9_g
+ N_XI20<6>/NET20_XI20<6>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=7.6985
mXI20<6>/XI14/XI19/MM8 VDD! N_XI20<6>/XI14/D_XI20<6>/XI14/XI19/MM8_g
+ N_XI20<6>/XI14/XI19/NET065_XI20<6>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=7.6985
mXI20<6>/XI14/XI19/MM4 VDD! N_XI20<6>/XI14/DNN_XI20<6>/XI14/XI19/MM4_g
+ N_XI20<6>/XI14/XI19/NET066_XI20<6>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=7.6985
mXI20<6>/XI14/XI19/MM2 N_XI20<6>/XI14/XI19/NET066_XI20<6>/XI14/XI19/MM2_d
+ N_XI20<6>/XI14/WEN_XI20<6>/XI14/XI19/MM2_g
+ N_XI20<6>/NET12_XI20<6>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=7.6985
mXI20<6>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<6>/NET10_XI20<6>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=7.8335
mXI20<1>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=7.6445
mXI20<1>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=7.6985
mXI20<6>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<6>/NET10_XI20<6>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=7.8335
mXI20<1>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=7.6445
mXI20<1>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=7.6985
mXI20<6>/XI16/Xs0c<7>/MM12
+ N_XI20<6>/XI16/XS0C<7>/BITN_XI20<6>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<6>/XI16/Xs0c<7>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=7.8335
mXI20<6>/XI16/Xs0c<7>/MM10
+ N_XI20<6>/XI16/XS0C<7>/BIT_XI20<6>/XI16/Xs0c<7>/MM10_d
+ N_XI20<6>/XI16/XS0C<7>/BITN_XI20<6>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=7.6445
mXI20<6>/XI16/Xs0c<7>/MM7
+ N_XI20<6>/XI16/XS0C<7>/NET38_XI20<6>/XI16/Xs0c<7>/MM7_d
+ N_XI20<6>/XI16/XS0C<7>/BITN_XI20<6>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=7.5365
mXI20<6>/XI16/Xs0c<7>/MM9 N_XI20<6>/XI16/XS0C<7>/BITN_XI20<6>/XI16/Xs0c<7>/MM9_d
+ N_XI20<6>/XI16/XS0C<7>/BIT_XI20<6>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=7.8335
mXI20<6>/XI16/Xs0c<7>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<6>/XI16/Xs0c<7>/MM11_g
+ N_XI20<6>/XI16/XS0C<7>/BIT_XI20<6>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=7.6445
mXI20<6>/XI16/Xs0c<7>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<6>/XI16/Xs0c<7>/MM8_g
+ N_XI20<6>/XI16/XS0C<7>/NET38_XI20<6>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=7.5365
mXI20<6>/XI16/Xs0c<7>/MM1 N_XI20<6>/XI16/XS0C<7>/BIT_XI20<6>/XI16/Xs0c<7>/MM1_d
+ N_XI20<6>/XI16/XS0C<7>/BITN_XI20<6>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=7.6985
mXI20<6>/XI16/Xs0c<7>/MM0 N_XI20<6>/XI16/XS0C<7>/BITN_XI20<6>/XI16/Xs0c<7>/MM0_d
+ N_XI20<6>/XI16/XS0C<7>/BIT_XI20<6>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=7.7525
mXI20<6>/XI16/Xs0c<6>/MM12
+ N_XI20<6>/XI16/XS0C<6>/BITN_XI20<6>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<6>/XI16/Xs0c<6>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=7.8335
mXI20<6>/XI16/Xs0c<6>/MM10
+ N_XI20<6>/XI16/XS0C<6>/BIT_XI20<6>/XI16/Xs0c<6>/MM10_d
+ N_XI20<6>/XI16/XS0C<6>/BITN_XI20<6>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=7.6445
mXI20<6>/XI16/Xs0c<6>/MM7
+ N_XI20<6>/XI16/XS0C<6>/NET38_XI20<6>/XI16/Xs0c<6>/MM7_d
+ N_XI20<6>/XI16/XS0C<6>/BITN_XI20<6>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=7.5365
mXI20<6>/XI16/Xs0c<6>/MM9 N_XI20<6>/XI16/XS0C<6>/BITN_XI20<6>/XI16/Xs0c<6>/MM9_d
+ N_XI20<6>/XI16/XS0C<6>/BIT_XI20<6>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=7.8335
mXI20<6>/XI16/Xs0c<6>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<6>/XI16/Xs0c<6>/MM11_g
+ N_XI20<6>/XI16/XS0C<6>/BIT_XI20<6>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=7.6445
mXI20<6>/XI16/Xs0c<6>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<6>/XI16/Xs0c<6>/MM8_g
+ N_XI20<6>/XI16/XS0C<6>/NET38_XI20<6>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=7.5365
mXI20<6>/XI16/Xs0c<6>/MM1 N_XI20<6>/XI16/XS0C<6>/BIT_XI20<6>/XI16/Xs0c<6>/MM1_d
+ N_XI20<6>/XI16/XS0C<6>/BITN_XI20<6>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=7.6985
mXI20<6>/XI16/Xs0c<6>/MM0 N_XI20<6>/XI16/XS0C<6>/BITN_XI20<6>/XI16/Xs0c<6>/MM0_d
+ N_XI20<6>/XI16/XS0C<6>/BIT_XI20<6>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=7.7525
mXI20<6>/XI16/Xs0c<5>/MM12
+ N_XI20<6>/XI16/XS0C<5>/BITN_XI20<6>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<6>/XI16/Xs0c<5>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=7.8335
mXI20<6>/XI16/Xs0c<5>/MM10
+ N_XI20<6>/XI16/XS0C<5>/BIT_XI20<6>/XI16/Xs0c<5>/MM10_d
+ N_XI20<6>/XI16/XS0C<5>/BITN_XI20<6>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=7.6445
mXI20<6>/XI16/Xs0c<5>/MM7
+ N_XI20<6>/XI16/XS0C<5>/NET38_XI20<6>/XI16/Xs0c<5>/MM7_d
+ N_XI20<6>/XI16/XS0C<5>/BITN_XI20<6>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=7.5365
mXI20<6>/XI16/Xs0c<5>/MM9 N_XI20<6>/XI16/XS0C<5>/BITN_XI20<6>/XI16/Xs0c<5>/MM9_d
+ N_XI20<6>/XI16/XS0C<5>/BIT_XI20<6>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=7.8335
mXI20<6>/XI16/Xs0c<5>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<6>/XI16/Xs0c<5>/MM11_g
+ N_XI20<6>/XI16/XS0C<5>/BIT_XI20<6>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=7.6445
mXI20<6>/XI16/Xs0c<5>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<6>/XI16/Xs0c<5>/MM8_g
+ N_XI20<6>/XI16/XS0C<5>/NET38_XI20<6>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=7.5365
mXI20<6>/XI16/Xs0c<5>/MM1 N_XI20<6>/XI16/XS0C<5>/BIT_XI20<6>/XI16/Xs0c<5>/MM1_d
+ N_XI20<6>/XI16/XS0C<5>/BITN_XI20<6>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=7.6985
mXI20<6>/XI16/Xs0c<5>/MM0 N_XI20<6>/XI16/XS0C<5>/BITN_XI20<6>/XI16/Xs0c<5>/MM0_d
+ N_XI20<6>/XI16/XS0C<5>/BIT_XI20<6>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=7.7525
mXI20<6>/XI16/Xs0c<4>/MM12
+ N_XI20<6>/XI16/XS0C<4>/BITN_XI20<6>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<6>/XI16/Xs0c<4>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=7.8335
mXI20<6>/XI16/Xs0c<4>/MM10
+ N_XI20<6>/XI16/XS0C<4>/BIT_XI20<6>/XI16/Xs0c<4>/MM10_d
+ N_XI20<6>/XI16/XS0C<4>/BITN_XI20<6>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=7.6445
mXI20<6>/XI16/Xs0c<4>/MM7
+ N_XI20<6>/XI16/XS0C<4>/NET38_XI20<6>/XI16/Xs0c<4>/MM7_d
+ N_XI20<6>/XI16/XS0C<4>/BITN_XI20<6>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=7.5365
mXI20<6>/XI16/Xs0c<4>/MM9 N_XI20<6>/XI16/XS0C<4>/BITN_XI20<6>/XI16/Xs0c<4>/MM9_d
+ N_XI20<6>/XI16/XS0C<4>/BIT_XI20<6>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=7.8335
mXI20<6>/XI16/Xs0c<4>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<6>/XI16/Xs0c<4>/MM11_g
+ N_XI20<6>/XI16/XS0C<4>/BIT_XI20<6>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=7.6445
mXI20<6>/XI16/Xs0c<4>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<6>/XI16/Xs0c<4>/MM8_g
+ N_XI20<6>/XI16/XS0C<4>/NET38_XI20<6>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=7.5365
mXI20<6>/XI16/Xs0c<4>/MM1 N_XI20<6>/XI16/XS0C<4>/BIT_XI20<6>/XI16/Xs0c<4>/MM1_d
+ N_XI20<6>/XI16/XS0C<4>/BITN_XI20<6>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=7.6985
mXI20<6>/XI16/Xs0c<4>/MM0 N_XI20<6>/XI16/XS0C<4>/BITN_XI20<6>/XI16/Xs0c<4>/MM0_d
+ N_XI20<6>/XI16/XS0C<4>/BIT_XI20<6>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=7.7525
mXI20<6>/XI16/Xs0c<3>/MM12
+ N_XI20<6>/XI16/XS0C<3>/BITN_XI20<6>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<6>/XI16/Xs0c<3>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=7.8335
mXI20<6>/XI16/Xs0c<3>/MM10
+ N_XI20<6>/XI16/XS0C<3>/BIT_XI20<6>/XI16/Xs0c<3>/MM10_d
+ N_XI20<6>/XI16/XS0C<3>/BITN_XI20<6>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=7.6445
mXI20<6>/XI16/Xs0c<3>/MM7
+ N_XI20<6>/XI16/XS0C<3>/NET38_XI20<6>/XI16/Xs0c<3>/MM7_d
+ N_XI20<6>/XI16/XS0C<3>/BITN_XI20<6>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=7.5365
mXI20<6>/XI16/Xs0c<3>/MM9 N_XI20<6>/XI16/XS0C<3>/BITN_XI20<6>/XI16/Xs0c<3>/MM9_d
+ N_XI20<6>/XI16/XS0C<3>/BIT_XI20<6>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=7.8335
mXI20<6>/XI16/Xs0c<3>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<6>/XI16/Xs0c<3>/MM11_g
+ N_XI20<6>/XI16/XS0C<3>/BIT_XI20<6>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=7.6445
mXI20<6>/XI16/Xs0c<3>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<6>/XI16/Xs0c<3>/MM8_g
+ N_XI20<6>/XI16/XS0C<3>/NET38_XI20<6>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=7.5365
mXI20<6>/XI16/Xs0c<3>/MM1 N_XI20<6>/XI16/XS0C<3>/BIT_XI20<6>/XI16/Xs0c<3>/MM1_d
+ N_XI20<6>/XI16/XS0C<3>/BITN_XI20<6>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=7.6985
mXI20<6>/XI16/Xs0c<3>/MM0 N_XI20<6>/XI16/XS0C<3>/BITN_XI20<6>/XI16/Xs0c<3>/MM0_d
+ N_XI20<6>/XI16/XS0C<3>/BIT_XI20<6>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=7.7525
mXI20<6>/XI16/Xs0c<2>/MM12
+ N_XI20<6>/XI16/XS0C<2>/BITN_XI20<6>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<6>/XI16/Xs0c<2>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=7.8335
mXI20<6>/XI16/Xs0c<2>/MM10
+ N_XI20<6>/XI16/XS0C<2>/BIT_XI20<6>/XI16/Xs0c<2>/MM10_d
+ N_XI20<6>/XI16/XS0C<2>/BITN_XI20<6>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=7.6445
mXI20<6>/XI16/Xs0c<2>/MM7
+ N_XI20<6>/XI16/XS0C<2>/NET38_XI20<6>/XI16/Xs0c<2>/MM7_d
+ N_XI20<6>/XI16/XS0C<2>/BITN_XI20<6>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=7.5365
mXI20<6>/XI16/Xs0c<2>/MM9 N_XI20<6>/XI16/XS0C<2>/BITN_XI20<6>/XI16/Xs0c<2>/MM9_d
+ N_XI20<6>/XI16/XS0C<2>/BIT_XI20<6>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=7.8335
mXI20<6>/XI16/Xs0c<2>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<6>/XI16/Xs0c<2>/MM11_g
+ N_XI20<6>/XI16/XS0C<2>/BIT_XI20<6>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=7.6445
mXI20<6>/XI16/Xs0c<2>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<6>/XI16/Xs0c<2>/MM8_g
+ N_XI20<6>/XI16/XS0C<2>/NET38_XI20<6>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=7.5365
mXI20<6>/XI16/Xs0c<2>/MM1 N_XI20<6>/XI16/XS0C<2>/BIT_XI20<6>/XI16/Xs0c<2>/MM1_d
+ N_XI20<6>/XI16/XS0C<2>/BITN_XI20<6>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=7.6985
mXI20<6>/XI16/Xs0c<2>/MM0 N_XI20<6>/XI16/XS0C<2>/BITN_XI20<6>/XI16/Xs0c<2>/MM0_d
+ N_XI20<6>/XI16/XS0C<2>/BIT_XI20<6>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=7.7525
mXI20<6>/XI16/Xs0c<1>/MM12
+ N_XI20<6>/XI16/XS0C<1>/BITN_XI20<6>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<6>/XI16/Xs0c<1>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=7.8335
mXI20<6>/XI16/Xs0c<1>/MM10
+ N_XI20<6>/XI16/XS0C<1>/BIT_XI20<6>/XI16/Xs0c<1>/MM10_d
+ N_XI20<6>/XI16/XS0C<1>/BITN_XI20<6>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=7.6445
mXI20<6>/XI16/Xs0c<1>/MM7
+ N_XI20<6>/XI16/XS0C<1>/NET38_XI20<6>/XI16/Xs0c<1>/MM7_d
+ N_XI20<6>/XI16/XS0C<1>/BITN_XI20<6>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=7.5365
mXI20<6>/XI16/Xs0c<1>/MM9 N_XI20<6>/XI16/XS0C<1>/BITN_XI20<6>/XI16/Xs0c<1>/MM9_d
+ N_XI20<6>/XI16/XS0C<1>/BIT_XI20<6>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=7.8335
mXI20<6>/XI16/Xs0c<1>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<6>/XI16/Xs0c<1>/MM11_g
+ N_XI20<6>/XI16/XS0C<1>/BIT_XI20<6>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=7.6445
mXI20<6>/XI16/Xs0c<1>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<6>/XI16/Xs0c<1>/MM8_g
+ N_XI20<6>/XI16/XS0C<1>/NET38_XI20<6>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=7.5365
mXI20<6>/XI16/Xs0c<1>/MM1 N_XI20<6>/XI16/XS0C<1>/BIT_XI20<6>/XI16/Xs0c<1>/MM1_d
+ N_XI20<6>/XI16/XS0C<1>/BITN_XI20<6>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=7.6985
mXI20<6>/XI16/Xs0c<1>/MM0 N_XI20<6>/XI16/XS0C<1>/BITN_XI20<6>/XI16/Xs0c<1>/MM0_d
+ N_XI20<6>/XI16/XS0C<1>/BIT_XI20<6>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=7.7525
mXI20<6>/XI16/Xs0c<0>/MM12
+ N_XI20<6>/XI16/XS0C<0>/BITN_XI20<6>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<6>/XI16/Xs0c<0>/MM12_g
+ N_XI20<6>/NET10_XI20<6>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=7.8335
mXI20<6>/XI16/Xs0c<0>/MM10
+ N_XI20<6>/XI16/XS0C<0>/BIT_XI20<6>/XI16/Xs0c<0>/MM10_d
+ N_XI20<6>/XI16/XS0C<0>/BITN_XI20<6>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=7.6445
mXI20<6>/XI16/Xs0c<0>/MM7
+ N_XI20<6>/XI16/XS0C<0>/NET38_XI20<6>/XI16/Xs0c<0>/MM7_d
+ N_XI20<6>/XI16/XS0C<0>/BITN_XI20<6>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=7.5365
mXI20<6>/XI16/Xs0c<0>/MM9 N_XI20<6>/XI16/XS0C<0>/BITN_XI20<6>/XI16/Xs0c<0>/MM9_d
+ N_XI20<6>/XI16/XS0C<0>/BIT_XI20<6>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=7.8335
mXI20<6>/XI16/Xs0c<0>/MM11 N_XI20<6>/NET9_XI20<6>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<6>/XI16/Xs0c<0>/MM11_g
+ N_XI20<6>/XI16/XS0C<0>/BIT_XI20<6>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=7.6445
mXI20<6>/XI16/Xs0c<0>/MM8 N_XI20<6>/NET8_XI20<6>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<6>/XI16/Xs0c<0>/MM8_g
+ N_XI20<6>/XI16/XS0C<0>/NET38_XI20<6>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=7.5365
mXI20<6>/XI16/Xs0c<0>/MM1 N_XI20<6>/XI16/XS0C<0>/BIT_XI20<6>/XI16/Xs0c<0>/MM1_d
+ N_XI20<6>/XI16/XS0C<0>/BITN_XI20<6>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=7.6985
mXI20<6>/XI16/Xs0c<0>/MM0 N_XI20<6>/XI16/XS0C<0>/BITN_XI20<6>/XI16/Xs0c<0>/MM0_d
+ N_XI20<6>/XI16/XS0C<0>/BIT_XI20<6>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=7.7525
mXI20<6>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<6>/NET20_XI20<6>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=7.8335
mXI20<1>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=7.6445
mXI20<1>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=7.6985
mXI20<6>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<6>/NET20_XI20<6>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=7.8335
mXI20<1>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=7.6445
mXI20<1>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=7.6985
mXI20<6>/XI15/Xs0c<7>/MM12
+ N_XI20<6>/XI15/XS0C<7>/BITN_XI20<6>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<6>/XI15/Xs0c<7>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=7.8335
mXI20<6>/XI15/Xs0c<7>/MM10
+ N_XI20<6>/XI15/XS0C<7>/BIT_XI20<6>/XI15/Xs0c<7>/MM10_d
+ N_XI20<6>/XI15/XS0C<7>/BITN_XI20<6>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=7.6445
mXI20<6>/XI15/Xs0c<7>/MM7
+ N_XI20<6>/XI15/XS0C<7>/NET38_XI20<6>/XI15/Xs0c<7>/MM7_d
+ N_XI20<6>/XI15/XS0C<7>/BITN_XI20<6>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=7.5365
mXI20<6>/XI15/Xs0c<7>/MM9 N_XI20<6>/XI15/XS0C<7>/BITN_XI20<6>/XI15/Xs0c<7>/MM9_d
+ N_XI20<6>/XI15/XS0C<7>/BIT_XI20<6>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=7.8335
mXI20<6>/XI15/Xs0c<7>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<6>/XI15/Xs0c<7>/MM11_g
+ N_XI20<6>/XI15/XS0C<7>/BIT_XI20<6>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=7.6445
mXI20<6>/XI15/Xs0c<7>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<6>/XI15/Xs0c<7>/MM8_g
+ N_XI20<6>/XI15/XS0C<7>/NET38_XI20<6>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=7.5365
mXI20<6>/XI15/Xs0c<7>/MM1 N_XI20<6>/XI15/XS0C<7>/BIT_XI20<6>/XI15/Xs0c<7>/MM1_d
+ N_XI20<6>/XI15/XS0C<7>/BITN_XI20<6>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=7.6985
mXI20<6>/XI15/Xs0c<7>/MM0 N_XI20<6>/XI15/XS0C<7>/BITN_XI20<6>/XI15/Xs0c<7>/MM0_d
+ N_XI20<6>/XI15/XS0C<7>/BIT_XI20<6>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=7.7525
mXI20<6>/XI15/Xs0c<6>/MM12
+ N_XI20<6>/XI15/XS0C<6>/BITN_XI20<6>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<6>/XI15/Xs0c<6>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=7.8335
mXI20<6>/XI15/Xs0c<6>/MM10
+ N_XI20<6>/XI15/XS0C<6>/BIT_XI20<6>/XI15/Xs0c<6>/MM10_d
+ N_XI20<6>/XI15/XS0C<6>/BITN_XI20<6>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=7.6445
mXI20<6>/XI15/Xs0c<6>/MM7
+ N_XI20<6>/XI15/XS0C<6>/NET38_XI20<6>/XI15/Xs0c<6>/MM7_d
+ N_XI20<6>/XI15/XS0C<6>/BITN_XI20<6>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=7.5365
mXI20<6>/XI15/Xs0c<6>/MM9 N_XI20<6>/XI15/XS0C<6>/BITN_XI20<6>/XI15/Xs0c<6>/MM9_d
+ N_XI20<6>/XI15/XS0C<6>/BIT_XI20<6>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=7.8335
mXI20<6>/XI15/Xs0c<6>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<6>/XI15/Xs0c<6>/MM11_g
+ N_XI20<6>/XI15/XS0C<6>/BIT_XI20<6>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=7.6445
mXI20<6>/XI15/Xs0c<6>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<6>/XI15/Xs0c<6>/MM8_g
+ N_XI20<6>/XI15/XS0C<6>/NET38_XI20<6>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=7.5365
mXI20<6>/XI15/Xs0c<6>/MM1 N_XI20<6>/XI15/XS0C<6>/BIT_XI20<6>/XI15/Xs0c<6>/MM1_d
+ N_XI20<6>/XI15/XS0C<6>/BITN_XI20<6>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=7.6985
mXI20<6>/XI15/Xs0c<6>/MM0 N_XI20<6>/XI15/XS0C<6>/BITN_XI20<6>/XI15/Xs0c<6>/MM0_d
+ N_XI20<6>/XI15/XS0C<6>/BIT_XI20<6>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=7.7525
mXI20<6>/XI15/Xs0c<5>/MM12
+ N_XI20<6>/XI15/XS0C<5>/BITN_XI20<6>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<6>/XI15/Xs0c<5>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=7.8335
mXI20<6>/XI15/Xs0c<5>/MM10
+ N_XI20<6>/XI15/XS0C<5>/BIT_XI20<6>/XI15/Xs0c<5>/MM10_d
+ N_XI20<6>/XI15/XS0C<5>/BITN_XI20<6>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=7.6445
mXI20<6>/XI15/Xs0c<5>/MM7
+ N_XI20<6>/XI15/XS0C<5>/NET38_XI20<6>/XI15/Xs0c<5>/MM7_d
+ N_XI20<6>/XI15/XS0C<5>/BITN_XI20<6>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=7.5365
mXI20<6>/XI15/Xs0c<5>/MM9 N_XI20<6>/XI15/XS0C<5>/BITN_XI20<6>/XI15/Xs0c<5>/MM9_d
+ N_XI20<6>/XI15/XS0C<5>/BIT_XI20<6>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=7.8335
mXI20<6>/XI15/Xs0c<5>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<6>/XI15/Xs0c<5>/MM11_g
+ N_XI20<6>/XI15/XS0C<5>/BIT_XI20<6>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=7.6445
mXI20<6>/XI15/Xs0c<5>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<6>/XI15/Xs0c<5>/MM8_g
+ N_XI20<6>/XI15/XS0C<5>/NET38_XI20<6>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=7.5365
mXI20<6>/XI15/Xs0c<5>/MM1 N_XI20<6>/XI15/XS0C<5>/BIT_XI20<6>/XI15/Xs0c<5>/MM1_d
+ N_XI20<6>/XI15/XS0C<5>/BITN_XI20<6>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=7.6985
mXI20<6>/XI15/Xs0c<5>/MM0 N_XI20<6>/XI15/XS0C<5>/BITN_XI20<6>/XI15/Xs0c<5>/MM0_d
+ N_XI20<6>/XI15/XS0C<5>/BIT_XI20<6>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=7.7525
mXI20<6>/XI15/Xs0c<4>/MM12
+ N_XI20<6>/XI15/XS0C<4>/BITN_XI20<6>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<6>/XI15/Xs0c<4>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=7.8335
mXI20<6>/XI15/Xs0c<4>/MM10
+ N_XI20<6>/XI15/XS0C<4>/BIT_XI20<6>/XI15/Xs0c<4>/MM10_d
+ N_XI20<6>/XI15/XS0C<4>/BITN_XI20<6>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=7.6445
mXI20<6>/XI15/Xs0c<4>/MM7
+ N_XI20<6>/XI15/XS0C<4>/NET38_XI20<6>/XI15/Xs0c<4>/MM7_d
+ N_XI20<6>/XI15/XS0C<4>/BITN_XI20<6>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=7.5365
mXI20<6>/XI15/Xs0c<4>/MM9 N_XI20<6>/XI15/XS0C<4>/BITN_XI20<6>/XI15/Xs0c<4>/MM9_d
+ N_XI20<6>/XI15/XS0C<4>/BIT_XI20<6>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=7.8335
mXI20<6>/XI15/Xs0c<4>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<6>/XI15/Xs0c<4>/MM11_g
+ N_XI20<6>/XI15/XS0C<4>/BIT_XI20<6>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=7.6445
mXI20<6>/XI15/Xs0c<4>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<6>/XI15/Xs0c<4>/MM8_g
+ N_XI20<6>/XI15/XS0C<4>/NET38_XI20<6>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=7.5365
mXI20<6>/XI15/Xs0c<4>/MM1 N_XI20<6>/XI15/XS0C<4>/BIT_XI20<6>/XI15/Xs0c<4>/MM1_d
+ N_XI20<6>/XI15/XS0C<4>/BITN_XI20<6>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=7.6985
mXI20<6>/XI15/Xs0c<4>/MM0 N_XI20<6>/XI15/XS0C<4>/BITN_XI20<6>/XI15/Xs0c<4>/MM0_d
+ N_XI20<6>/XI15/XS0C<4>/BIT_XI20<6>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=7.7525
mXI20<6>/XI15/Xs0c<3>/MM12
+ N_XI20<6>/XI15/XS0C<3>/BITN_XI20<6>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<6>/XI15/Xs0c<3>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=7.8335
mXI20<6>/XI15/Xs0c<3>/MM10
+ N_XI20<6>/XI15/XS0C<3>/BIT_XI20<6>/XI15/Xs0c<3>/MM10_d
+ N_XI20<6>/XI15/XS0C<3>/BITN_XI20<6>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=7.6445
mXI20<6>/XI15/Xs0c<3>/MM7
+ N_XI20<6>/XI15/XS0C<3>/NET38_XI20<6>/XI15/Xs0c<3>/MM7_d
+ N_XI20<6>/XI15/XS0C<3>/BITN_XI20<6>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=7.5365
mXI20<6>/XI15/Xs0c<3>/MM9 N_XI20<6>/XI15/XS0C<3>/BITN_XI20<6>/XI15/Xs0c<3>/MM9_d
+ N_XI20<6>/XI15/XS0C<3>/BIT_XI20<6>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=7.8335
mXI20<6>/XI15/Xs0c<3>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<6>/XI15/Xs0c<3>/MM11_g
+ N_XI20<6>/XI15/XS0C<3>/BIT_XI20<6>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=7.6445
mXI20<6>/XI15/Xs0c<3>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<6>/XI15/Xs0c<3>/MM8_g
+ N_XI20<6>/XI15/XS0C<3>/NET38_XI20<6>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=7.5365
mXI20<6>/XI15/Xs0c<3>/MM1 N_XI20<6>/XI15/XS0C<3>/BIT_XI20<6>/XI15/Xs0c<3>/MM1_d
+ N_XI20<6>/XI15/XS0C<3>/BITN_XI20<6>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=7.6985
mXI20<6>/XI15/Xs0c<3>/MM0 N_XI20<6>/XI15/XS0C<3>/BITN_XI20<6>/XI15/Xs0c<3>/MM0_d
+ N_XI20<6>/XI15/XS0C<3>/BIT_XI20<6>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=7.7525
mXI20<6>/XI15/Xs0c<2>/MM12
+ N_XI20<6>/XI15/XS0C<2>/BITN_XI20<6>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<6>/XI15/Xs0c<2>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=7.8335
mXI20<6>/XI15/Xs0c<2>/MM10
+ N_XI20<6>/XI15/XS0C<2>/BIT_XI20<6>/XI15/Xs0c<2>/MM10_d
+ N_XI20<6>/XI15/XS0C<2>/BITN_XI20<6>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=7.6445
mXI20<6>/XI15/Xs0c<2>/MM7
+ N_XI20<6>/XI15/XS0C<2>/NET38_XI20<6>/XI15/Xs0c<2>/MM7_d
+ N_XI20<6>/XI15/XS0C<2>/BITN_XI20<6>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=7.5365
mXI20<6>/XI15/Xs0c<2>/MM9 N_XI20<6>/XI15/XS0C<2>/BITN_XI20<6>/XI15/Xs0c<2>/MM9_d
+ N_XI20<6>/XI15/XS0C<2>/BIT_XI20<6>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=7.8335
mXI20<6>/XI15/Xs0c<2>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<6>/XI15/Xs0c<2>/MM11_g
+ N_XI20<6>/XI15/XS0C<2>/BIT_XI20<6>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=7.6445
mXI20<6>/XI15/Xs0c<2>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<6>/XI15/Xs0c<2>/MM8_g
+ N_XI20<6>/XI15/XS0C<2>/NET38_XI20<6>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=7.5365
mXI20<6>/XI15/Xs0c<2>/MM1 N_XI20<6>/XI15/XS0C<2>/BIT_XI20<6>/XI15/Xs0c<2>/MM1_d
+ N_XI20<6>/XI15/XS0C<2>/BITN_XI20<6>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=7.6985
mXI20<6>/XI15/Xs0c<2>/MM0 N_XI20<6>/XI15/XS0C<2>/BITN_XI20<6>/XI15/Xs0c<2>/MM0_d
+ N_XI20<6>/XI15/XS0C<2>/BIT_XI20<6>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=7.7525
mXI20<6>/XI15/Xs0c<1>/MM12
+ N_XI20<6>/XI15/XS0C<1>/BITN_XI20<6>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<6>/XI15/Xs0c<1>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=7.8335
mXI20<6>/XI15/Xs0c<1>/MM10
+ N_XI20<6>/XI15/XS0C<1>/BIT_XI20<6>/XI15/Xs0c<1>/MM10_d
+ N_XI20<6>/XI15/XS0C<1>/BITN_XI20<6>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=7.6445
mXI20<6>/XI15/Xs0c<1>/MM7
+ N_XI20<6>/XI15/XS0C<1>/NET38_XI20<6>/XI15/Xs0c<1>/MM7_d
+ N_XI20<6>/XI15/XS0C<1>/BITN_XI20<6>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=7.5365
mXI20<6>/XI15/Xs0c<1>/MM9 N_XI20<6>/XI15/XS0C<1>/BITN_XI20<6>/XI15/Xs0c<1>/MM9_d
+ N_XI20<6>/XI15/XS0C<1>/BIT_XI20<6>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=7.8335
mXI20<6>/XI15/Xs0c<1>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<6>/XI15/Xs0c<1>/MM11_g
+ N_XI20<6>/XI15/XS0C<1>/BIT_XI20<6>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=7.6445
mXI20<6>/XI15/Xs0c<1>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<6>/XI15/Xs0c<1>/MM8_g
+ N_XI20<6>/XI15/XS0C<1>/NET38_XI20<6>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=7.5365
mXI20<6>/XI15/Xs0c<1>/MM1 N_XI20<6>/XI15/XS0C<1>/BIT_XI20<6>/XI15/Xs0c<1>/MM1_d
+ N_XI20<6>/XI15/XS0C<1>/BITN_XI20<6>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=7.6985
mXI20<6>/XI15/Xs0c<1>/MM0 N_XI20<6>/XI15/XS0C<1>/BITN_XI20<6>/XI15/Xs0c<1>/MM0_d
+ N_XI20<6>/XI15/XS0C<1>/BIT_XI20<6>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=7.7525
mXI20<6>/XI15/Xs0c<0>/MM12
+ N_XI20<6>/XI15/XS0C<0>/BITN_XI20<6>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<6>/XI15/Xs0c<0>/MM12_g
+ N_XI20<6>/NET20_XI20<6>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=7.8335
mXI20<6>/XI15/Xs0c<0>/MM10
+ N_XI20<6>/XI15/XS0C<0>/BIT_XI20<6>/XI15/Xs0c<0>/MM10_d
+ N_XI20<6>/XI15/XS0C<0>/BITN_XI20<6>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=7.6445
mXI20<6>/XI15/Xs0c<0>/MM7
+ N_XI20<6>/XI15/XS0C<0>/NET38_XI20<6>/XI15/Xs0c<0>/MM7_d
+ N_XI20<6>/XI15/XS0C<0>/BITN_XI20<6>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=7.5365
mXI20<6>/XI15/Xs0c<0>/MM9 N_XI20<6>/XI15/XS0C<0>/BITN_XI20<6>/XI15/Xs0c<0>/MM9_d
+ N_XI20<6>/XI15/XS0C<0>/BIT_XI20<6>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=7.8335
mXI20<6>/XI15/Xs0c<0>/MM11 N_XI20<6>/NET12_XI20<6>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<6>/XI15/Xs0c<0>/MM11_g
+ N_XI20<6>/XI15/XS0C<0>/BIT_XI20<6>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=7.6445
mXI20<6>/XI15/Xs0c<0>/MM8 N_XI20<6>/NET11_XI20<6>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<6>/XI15/Xs0c<0>/MM8_g
+ N_XI20<6>/XI15/XS0C<0>/NET38_XI20<6>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=7.5365
mXI20<6>/XI15/Xs0c<0>/MM1 N_XI20<6>/XI15/XS0C<0>/BIT_XI20<6>/XI15/Xs0c<0>/MM1_d
+ N_XI20<6>/XI15/XS0C<0>/BITN_XI20<6>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=7.6985
mXI20<6>/XI15/Xs0c<0>/MM0 N_XI20<6>/XI15/XS0C<0>/BITN_XI20<6>/XI15/Xs0c<0>/MM0_d
+ N_XI20<6>/XI15/XS0C<0>/BIT_XI20<6>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=7.7525
mXI20<6>/XI14/XI22/MM15 VSS! N_XI20<6>/NET8_XI20<6>/XI14/XI22/MM15_g
+ N_XI20<6>/XI14/XI22/RBLN_XI20<6>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=7.5365
mXI20<6>/XI14/XI22/MM2 N_XI20<6>/XI14/XI22/NET066_XI20<6>/XI14/XI22/MM2_d
+ N_XI20<6>/XI14/XI22/RBLN_XI20<6>/XI14/XI22/MM2_g
+ N_XI20<6>/NET8_XI20<6>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=7.7525
mXI20<6>/XI14/XI22/MM4 VDD! N_XI20<6>/XI14/XI22/RBLN_XI20<6>/XI14/XI22/MM4_g
+ N_XI20<6>/XI14/XI22/NET066_XI20<6>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=7.7525
mXI20<6>/XI14/XI22/MM17 VDD! N_XI20<6>/NET8_XI20<6>/XI14/XI22/MM17_g
+ N_XI20<6>/XI14/XI22/RBLN_XI20<6>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=7.7525
mXI20<6>/XI14/XI22/MM18 VDD! N_XI20<6>/XI14/PRECHN_XI20<6>/XI14/XI22/MM18_g
+ N_XI20<6>/NET8_XI20<6>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=7.7255
mXI20<6>/XI14/XI21/MM15 VSS! N_XI20<6>/NET11_XI20<6>/XI14/XI21/MM15_g
+ N_XI20<6>/XI14/XI21/RBLN_XI20<6>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=7.5365
mXI20<6>/XI14/XI21/MM2 N_XI20<6>/XI14/XI21/NET066_XI20<6>/XI14/XI21/MM2_d
+ N_XI20<6>/XI14/XI21/RBLN_XI20<6>/XI14/XI21/MM2_g
+ N_XI20<6>/NET11_XI20<6>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=7.7525
mXI20<6>/XI14/XI21/MM4 VDD! N_XI20<6>/XI14/XI21/RBLN_XI20<6>/XI14/XI21/MM4_g
+ N_XI20<6>/XI14/XI21/NET066_XI20<6>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=7.7525
mXI20<6>/XI14/XI21/MM17 VDD! N_XI20<6>/NET11_XI20<6>/XI14/XI21/MM17_g
+ N_XI20<6>/XI14/XI21/RBLN_XI20<6>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=7.7525
mXI20<6>/XI14/XI21/MM18 VDD! N_XI20<6>/XI14/PRECHN_XI20<6>/XI14/XI21/MM18_g
+ N_XI20<6>/NET11_XI20<6>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=7.7255
mXI20<7>/XI14/XI20/MM3 VSS! N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI20/MM3_g
+ N_XI20<7>/NET9_XI20<7>/XI14/XI20/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.267 $Y=8.1575
mXI20<7>/XI14/XI20/MM5 VSS! N_XI20<7>/XI14/DNN_XI20<7>/XI14/XI20/MM5_g
+ N_XI20<7>/NET9_XI20<7>/XI14/XI20/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.321 $Y=8.1575
mXI20<7>/XI14/XI20/MM12 VSS! N_XI20<7>/XI14/D_XI20<7>/XI14/XI20/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI14/XI20/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.375 $Y=8.1575
mXI20<7>/XI14/XI20/MM11 VSS! N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI20/MM11_g
+ N_XI20<7>/NET10_XI20<7>/XI14/XI20/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=12.429 $Y=8.1575
mXI20<7>/XI14/XI18/MM0 N_DATA_OUT<7>_XI20<7>/XI14/XI18/MM0_d
+ N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM0_g VSS! VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=8.1845
mXI20<7>/XI14/XI18/MM6 N_XI20<7>/XI14/XI18/LS_XI20<7>/XI14/XI18/MM6_d
+ N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM6_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=8.1575
mXI20<7>/XI14/XI18/MM8 N_XI20<7>/XI14/XI18/PD3_XI20<7>/XI14/XI18/MM8_d
+ N_XI20<7>/XI14/XI18/LS_XI20<7>/XI14/XI18/MM8_g VSS! VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=8.1575
mXI20<7>/XI14/XI18/MM9 N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM9_d
+ N_XI20<7>/XI14/XI18/CLKB_XI20<7>/XI14/XI18/MM9_g
+ N_XI20<7>/XI14/XI18/PD3_XI20<7>/XI14/XI18/MM9_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.293 $Y=8.1575
mXI20<7>/XI14/XI18/MM4 N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM4_d
+ N_XI20<7>/XI14/XI18/CLKN_XI20<7>/XI14/XI18/MM4_g
+ N_XI20<7>/XI14/XI18/PD1_XI20<7>/XI14/XI18/MM4_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.347 $Y=8.1575
mXI20<7>/XI14/XI18/MM5 N_XI20<7>/XI14/XI18/PD1_XI20<7>/XI14/XI18/MM5_d
+ N_XI20<7>/NET8_XI20<7>/XI14/XI18/MM5_g
+ N_XI20<7>/XI14/XI18/PD0_XI20<7>/XI14/XI18/MM5_s VSS! NMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.455 $Y=8.1575
mXI20<7>/XI14/XI18/MM12 N_XI20<7>/XI14/XI18/PD0_XI20<7>/XI14/XI18/MM12_d
+ N_XI20<7>/NET11_XI20<7>/XI14/XI18/MM12_g VSS! VSS! NMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=8.1575
mXI20<7>/XI14/XI18/MM23 N_XI20<7>/XI14/XI18/CLKB_XI20<7>/XI14/XI18/MM23_d
+ N_XI20<7>/XI14/XI18/CLKN_XI20<7>/XI14/XI18/MM23_g VSS! VSS! NMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=8.1575
mXI20<7>/XI14/XI18/MM20 N_XI20<7>/XI14/XI18/CLKN_XI20<7>/XI14/XI18/MM20_d
+ N_CLK_XI20<7>/XI14/XI18/MM20_g VSS! VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=8.1575
mXI20<7>/XI14/XI20/MM16 N_XI20<7>/XI14/PRECHN_XI20<7>/XI14/XI20/MM16_d
+ N_PRECHARGE_XI20<7>/XI14/XI20/MM16_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=8.1575
mXI20<7>/XI14/XI20/MM0 N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI20/MM0_d
+ N_WE_XI20<7>/XI14/XI20/MM0_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=8.1575
mXI20<7>/XI14/XI20/MM6 N_XI20<7>/XI14/DNN_XI20<7>/XI14/XI20/MM6_d
+ N_XI20<7>/XI14/D_XI20<7>/XI14/XI20/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=8.1575
mXI20<7>/XI14/XI20/MM14 N_XI20<7>/XI14/D_XI20<7>/XI14/XI20/MM14_d
+ N_DATA_IN<7>_XI20<7>/XI14/XI20/MM14_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=8.1575
mXI20<7>/XI14/XI19/MM11 VSS! N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI19/MM11_g
+ N_XI20<7>/NET20_XI20<7>/XI14/XI19/MM11_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.751 $Y=8.1575
mXI20<7>/XI14/XI19/MM12 VSS! N_XI20<7>/XI14/D_XI20<7>/XI14/XI19/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI14/XI19/MM12_s VSS! NMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=14.805 $Y=8.1575
mXI20<7>/XI14/XI19/MM5 VSS! N_XI20<7>/XI14/DNN_XI20<7>/XI14/XI19/MM5_g
+ N_XI20<7>/NET12_XI20<7>/XI14/XI19/MM5_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.859 $Y=8.1575
mXI20<7>/XI14/XI19/MM3 VSS! N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI19/MM3_g
+ N_XI20<7>/NET12_XI20<7>/XI14/XI19/MM3_s VSS! NMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=14.913 $Y=8.1575
mXI20<7>/XI14/XI20/MM2 N_XI20<7>/XI14/XI20/NET066_XI20<7>/XI14/XI20/MM2_d
+ N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI20/MM2_g
+ N_XI20<7>/NET9_XI20<7>/XI14/XI20/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07 NFIN=4
+ $X=12.267 $Y=7.9955
mXI20<7>/XI14/XI20/MM4 VDD! N_XI20<7>/XI14/DNN_XI20<7>/XI14/XI20/MM4_g
+ N_XI20<7>/XI14/XI20/NET066_XI20<7>/XI14/XI20/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.321 $Y=7.9955
mXI20<7>/XI14/XI20/MM8 VDD! N_XI20<7>/XI14/D_XI20<7>/XI14/XI20/MM8_g
+ N_XI20<7>/XI14/XI20/NET065_XI20<7>/XI14/XI20/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=12.375 $Y=7.9955
mXI20<7>/XI14/XI20/MM9 N_XI20<7>/XI14/XI20/NET065_XI20<7>/XI14/XI20/MM9_d
+ N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI20/MM9_g
+ N_XI20<7>/NET10_XI20<7>/XI14/XI20/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=12.429 $Y=7.9955
mXI20<7>/XI14/XI18/MM2 N_DATA_OUT<7>_XI20<7>/XI14/XI18/MM2_d
+ N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM2_g VDD! VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.023 $Y=7.9955
mXI20<7>/XI14/XI18/MM7 N_XI20<7>/XI14/XI18/LS_XI20<7>/XI14/XI18/MM7_d
+ N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM7_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.185 $Y=7.9685
mXI20<7>/XI14/XI18/MM11 N_XI20<7>/XI14/XI18/PD2_XI20<7>/XI14/XI18/MM11_d
+ N_XI20<7>/XI14/XI18/LS_XI20<7>/XI14/XI18/MM11_g VDD! VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.239 $Y=7.9685
mXI20<7>/XI14/XI18/MM10 N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM10_d
+ N_XI20<7>/XI14/XI18/CLKN_XI20<7>/XI14/XI18/MM10_g
+ N_XI20<7>/XI14/XI18/PD2_XI20<7>/XI14/XI18/MM10_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=13.347 $Y=7.9685
mXI20<7>/XI14/XI18/MM1 N_XI20<7>/XI14/XI18/LH_XI20<7>/XI14/XI18/MM1_d
+ N_XI20<7>/XI14/XI18/CLKB_XI20<7>/XI14/XI18/MM1_g
+ N_XI20<7>/XI14/XI18/PU1_XI20<7>/XI14/XI18/MM1_s VDD! PMOS_RVT L=2e-08
+ W=8.1e-08 NFIN=3 $X=13.401 $Y=7.9955
mXI20<7>/XI14/XI18/MM3 N_XI20<7>/XI14/XI18/PU1_XI20<7>/XI14/XI18/MM3_d
+ N_XI20<7>/NET8_XI20<7>/XI14/XI18/MM3_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.455 $Y=7.9955
mXI20<7>/XI14/XI18/MM13 N_XI20<7>/XI14/XI18/PU1_XI20<7>/XI14/XI18/MM13_d
+ N_XI20<7>/NET11_XI20<7>/XI14/XI18/MM13_g VDD! VDD! PMOS_RVT L=2e-08 W=8.1e-08
+ NFIN=3 $X=13.509 $Y=7.9955
mXI20<7>/XI14/XI18/MM22 N_XI20<7>/XI14/XI18/CLKB_XI20<7>/XI14/XI18/MM22_d
+ N_XI20<7>/XI14/XI18/CLKN_XI20<7>/XI14/XI18/MM22_g VDD! VDD! PMOS_RVT L=2e-08
+ W=5.4e-08 NFIN=2 $X=13.671 $Y=7.9955
mXI20<7>/XI14/XI18/MM21 N_XI20<7>/XI14/XI18/CLKN_XI20<7>/XI14/XI18/MM21_d
+ N_CLK_XI20<7>/XI14/XI18/MM21_g VDD! VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=13.725 $Y=7.9955
mXI20<7>/XI14/XI20/MM17 N_XI20<7>/XI14/PRECHN_XI20<7>/XI14/XI20/MM17_d
+ N_PRECHARGE_XI20<7>/XI14/XI20/MM17_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.319 $Y=7.9415
mXI20<7>/XI14/XI20/MM1 N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI20/MM1_d
+ N_WE_XI20<7>/XI14/XI20/MM1_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=7.9415
mXI20<7>/XI14/XI20/MM7 N_XI20<7>/XI14/DNN_XI20<7>/XI14/XI20/MM7_d
+ N_XI20<7>/XI14/D_XI20<7>/XI14/XI20/MM7_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.535 $Y=7.9415
mXI20<7>/XI14/XI20/MM15 N_XI20<7>/XI14/D_XI20<7>/XI14/XI20/MM15_d
+ N_DATA_IN<7>_XI20<7>/XI14/XI20/MM15_g VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08
+ NFIN=1 $X=14.589 $Y=7.9415
mXI20<7>/XI14/XI19/MM9 N_XI20<7>/XI14/XI19/NET065_XI20<7>/XI14/XI19/MM9_d
+ N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI19/MM9_g
+ N_XI20<7>/NET20_XI20<7>/XI14/XI19/MM9_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.751 $Y=7.9955
mXI20<7>/XI14/XI19/MM8 VDD! N_XI20<7>/XI14/D_XI20<7>/XI14/XI19/MM8_g
+ N_XI20<7>/XI14/XI19/NET065_XI20<7>/XI14/XI19/MM8_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.805 $Y=7.9955
mXI20<7>/XI14/XI19/MM4 VDD! N_XI20<7>/XI14/DNN_XI20<7>/XI14/XI19/MM4_g
+ N_XI20<7>/XI14/XI19/NET066_XI20<7>/XI14/XI19/MM4_s VDD! PMOS_RVT L=2e-08
+ W=1.08e-07 NFIN=4 $X=14.859 $Y=7.9955
mXI20<7>/XI14/XI19/MM2 N_XI20<7>/XI14/XI19/NET066_XI20<7>/XI14/XI19/MM2_d
+ N_XI20<7>/XI14/WEN_XI20<7>/XI14/XI19/MM2_g
+ N_XI20<7>/NET12_XI20<7>/XI14/XI19/MM2_s VDD! PMOS_RVT L=2e-08 W=1.08e-07
+ NFIN=4 $X=14.913 $Y=7.9955
mXI20<7>/XI16/Xd<1>/MM1 VSS! VSS! N_XI20<7>/NET10_XI20<7>/XI16/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.099 $Y=7.8605
mXI20<0>/XI15/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.099 $Y=8.0495
mXI20<0>/XI15/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.099 $Y=7.9955
mXI20<7>/XI16/Xd<0>/MM1 VSS! VSS! N_XI20<7>/NET10_XI20<7>/XI16/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=11.997 $Y=7.8605
mXI20<0>/XI15/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=11.997 $Y=8.0495
mXI20<0>/XI15/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.997 $Y=7.9955
mXI20<7>/XI16/Xs0c<7>/MM12
+ N_XI20<7>/XI16/XS0C<7>/BITN_XI20<7>/XI16/Xs0c<7>/MM12_d
+ N_WWL<7>_XI20<7>/XI16/Xs0c<7>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.133 $Y=7.8605
mXI20<7>/XI16/Xs0c<7>/MM10
+ N_XI20<7>/XI16/XS0C<7>/BIT_XI20<7>/XI16/Xs0c<7>/MM10_d
+ N_XI20<7>/XI16/XS0C<7>/BITN_XI20<7>/XI16/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=8.0495
mXI20<7>/XI16/Xs0c<7>/MM7
+ N_XI20<7>/XI16/XS0C<7>/NET38_XI20<7>/XI16/Xs0c<7>/MM7_d
+ N_XI20<7>/XI16/XS0C<7>/BITN_XI20<7>/XI16/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.133 $Y=8.1575
mXI20<7>/XI16/Xs0c<7>/MM9 N_XI20<7>/XI16/XS0C<7>/BITN_XI20<7>/XI16/Xs0c<7>/MM9_d
+ N_XI20<7>/XI16/XS0C<7>/BIT_XI20<7>/XI16/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.187 $Y=7.8605
mXI20<7>/XI16/Xs0c<7>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<7>/MM11_d
+ N_WWL<7>_XI20<7>/XI16/Xs0c<7>/MM11_g
+ N_XI20<7>/XI16/XS0C<7>/BIT_XI20<7>/XI16/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=8.0495
mXI20<7>/XI16/Xs0c<7>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<7>/MM8_d
+ N_RWL<7>_XI20<7>/XI16/Xs0c<7>/MM8_g
+ N_XI20<7>/XI16/XS0C<7>/NET38_XI20<7>/XI16/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.187 $Y=8.1575
mXI20<7>/XI16/Xs0c<7>/MM1 N_XI20<7>/XI16/XS0C<7>/BIT_XI20<7>/XI16/Xs0c<7>/MM1_d
+ N_XI20<7>/XI16/XS0C<7>/BITN_XI20<7>/XI16/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.133 $Y=7.9955
mXI20<7>/XI16/Xs0c<7>/MM0 N_XI20<7>/XI16/XS0C<7>/BITN_XI20<7>/XI16/Xs0c<7>/MM0_d
+ N_XI20<7>/XI16/XS0C<7>/BIT_XI20<7>/XI16/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.187 $Y=7.9415
mXI20<7>/XI16/Xs0c<6>/MM12
+ N_XI20<7>/XI16/XS0C<6>/BITN_XI20<7>/XI16/Xs0c<6>/MM12_d
+ N_WWL<6>_XI20<7>/XI16/Xs0c<6>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.315 $Y=7.8605
mXI20<7>/XI16/Xs0c<6>/MM10
+ N_XI20<7>/XI16/XS0C<6>/BIT_XI20<7>/XI16/Xs0c<6>/MM10_d
+ N_XI20<7>/XI16/XS0C<6>/BITN_XI20<7>/XI16/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=8.0495
mXI20<7>/XI16/Xs0c<6>/MM7
+ N_XI20<7>/XI16/XS0C<6>/NET38_XI20<7>/XI16/Xs0c<6>/MM7_d
+ N_XI20<7>/XI16/XS0C<6>/BITN_XI20<7>/XI16/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.315 $Y=8.1575
mXI20<7>/XI16/Xs0c<6>/MM9 N_XI20<7>/XI16/XS0C<6>/BITN_XI20<7>/XI16/Xs0c<6>/MM9_d
+ N_XI20<7>/XI16/XS0C<6>/BIT_XI20<7>/XI16/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.261 $Y=7.8605
mXI20<7>/XI16/Xs0c<6>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<6>/MM11_d
+ N_WWL<6>_XI20<7>/XI16/Xs0c<6>/MM11_g
+ N_XI20<7>/XI16/XS0C<6>/BIT_XI20<7>/XI16/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=8.0495
mXI20<7>/XI16/Xs0c<6>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<6>/MM8_d
+ N_RWL<6>_XI20<7>/XI16/Xs0c<6>/MM8_g
+ N_XI20<7>/XI16/XS0C<6>/NET38_XI20<7>/XI16/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.261 $Y=8.1575
mXI20<7>/XI16/Xs0c<6>/MM1 N_XI20<7>/XI16/XS0C<6>/BIT_XI20<7>/XI16/Xs0c<6>/MM1_d
+ N_XI20<7>/XI16/XS0C<6>/BITN_XI20<7>/XI16/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.315 $Y=7.9955
mXI20<7>/XI16/Xs0c<6>/MM0 N_XI20<7>/XI16/XS0C<6>/BITN_XI20<7>/XI16/Xs0c<6>/MM0_d
+ N_XI20<7>/XI16/XS0C<6>/BIT_XI20<7>/XI16/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.261 $Y=7.9415
mXI20<7>/XI16/Xs0c<5>/MM12
+ N_XI20<7>/XI16/XS0C<5>/BITN_XI20<7>/XI16/Xs0c<5>/MM12_d
+ N_WWL<5>_XI20<7>/XI16/Xs0c<5>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.349 $Y=7.8605
mXI20<7>/XI16/Xs0c<5>/MM10
+ N_XI20<7>/XI16/XS0C<5>/BIT_XI20<7>/XI16/Xs0c<5>/MM10_d
+ N_XI20<7>/XI16/XS0C<5>/BITN_XI20<7>/XI16/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=8.0495
mXI20<7>/XI16/Xs0c<5>/MM7
+ N_XI20<7>/XI16/XS0C<5>/NET38_XI20<7>/XI16/Xs0c<5>/MM7_d
+ N_XI20<7>/XI16/XS0C<5>/BITN_XI20<7>/XI16/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.349 $Y=8.1575
mXI20<7>/XI16/Xs0c<5>/MM9 N_XI20<7>/XI16/XS0C<5>/BITN_XI20<7>/XI16/Xs0c<5>/MM9_d
+ N_XI20<7>/XI16/XS0C<5>/BIT_XI20<7>/XI16/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.403 $Y=7.8605
mXI20<7>/XI16/Xs0c<5>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<5>/MM11_d
+ N_WWL<5>_XI20<7>/XI16/Xs0c<5>/MM11_g
+ N_XI20<7>/XI16/XS0C<5>/BIT_XI20<7>/XI16/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=8.0495
mXI20<7>/XI16/Xs0c<5>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<5>/MM8_d
+ N_RWL<5>_XI20<7>/XI16/Xs0c<5>/MM8_g
+ N_XI20<7>/XI16/XS0C<5>/NET38_XI20<7>/XI16/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.403 $Y=8.1575
mXI20<7>/XI16/Xs0c<5>/MM1 N_XI20<7>/XI16/XS0C<5>/BIT_XI20<7>/XI16/Xs0c<5>/MM1_d
+ N_XI20<7>/XI16/XS0C<5>/BITN_XI20<7>/XI16/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.349 $Y=7.9955
mXI20<7>/XI16/Xs0c<5>/MM0 N_XI20<7>/XI16/XS0C<5>/BITN_XI20<7>/XI16/Xs0c<5>/MM0_d
+ N_XI20<7>/XI16/XS0C<5>/BIT_XI20<7>/XI16/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.403 $Y=7.9415
mXI20<7>/XI16/Xs0c<4>/MM12
+ N_XI20<7>/XI16/XS0C<4>/BITN_XI20<7>/XI16/Xs0c<4>/MM12_d
+ N_WWL<4>_XI20<7>/XI16/Xs0c<4>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.531 $Y=7.8605
mXI20<7>/XI16/Xs0c<4>/MM10
+ N_XI20<7>/XI16/XS0C<4>/BIT_XI20<7>/XI16/Xs0c<4>/MM10_d
+ N_XI20<7>/XI16/XS0C<4>/BITN_XI20<7>/XI16/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=8.0495
mXI20<7>/XI16/Xs0c<4>/MM7
+ N_XI20<7>/XI16/XS0C<4>/NET38_XI20<7>/XI16/Xs0c<4>/MM7_d
+ N_XI20<7>/XI16/XS0C<4>/BITN_XI20<7>/XI16/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.531 $Y=8.1575
mXI20<7>/XI16/Xs0c<4>/MM9 N_XI20<7>/XI16/XS0C<4>/BITN_XI20<7>/XI16/Xs0c<4>/MM9_d
+ N_XI20<7>/XI16/XS0C<4>/BIT_XI20<7>/XI16/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.477 $Y=7.8605
mXI20<7>/XI16/Xs0c<4>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<4>/MM11_d
+ N_WWL<4>_XI20<7>/XI16/Xs0c<4>/MM11_g
+ N_XI20<7>/XI16/XS0C<4>/BIT_XI20<7>/XI16/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=8.0495
mXI20<7>/XI16/Xs0c<4>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<4>/MM8_d
+ N_RWL<4>_XI20<7>/XI16/Xs0c<4>/MM8_g
+ N_XI20<7>/XI16/XS0C<4>/NET38_XI20<7>/XI16/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.477 $Y=8.1575
mXI20<7>/XI16/Xs0c<4>/MM1 N_XI20<7>/XI16/XS0C<4>/BIT_XI20<7>/XI16/Xs0c<4>/MM1_d
+ N_XI20<7>/XI16/XS0C<4>/BITN_XI20<7>/XI16/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.531 $Y=7.9955
mXI20<7>/XI16/Xs0c<4>/MM0 N_XI20<7>/XI16/XS0C<4>/BITN_XI20<7>/XI16/Xs0c<4>/MM0_d
+ N_XI20<7>/XI16/XS0C<4>/BIT_XI20<7>/XI16/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.477 $Y=7.9415
mXI20<7>/XI16/Xs0c<3>/MM12
+ N_XI20<7>/XI16/XS0C<3>/BITN_XI20<7>/XI16/Xs0c<3>/MM12_d
+ N_WWL<3>_XI20<7>/XI16/Xs0c<3>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.565 $Y=7.8605
mXI20<7>/XI16/Xs0c<3>/MM10
+ N_XI20<7>/XI16/XS0C<3>/BIT_XI20<7>/XI16/Xs0c<3>/MM10_d
+ N_XI20<7>/XI16/XS0C<3>/BITN_XI20<7>/XI16/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=8.0495
mXI20<7>/XI16/Xs0c<3>/MM7
+ N_XI20<7>/XI16/XS0C<3>/NET38_XI20<7>/XI16/Xs0c<3>/MM7_d
+ N_XI20<7>/XI16/XS0C<3>/BITN_XI20<7>/XI16/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.565 $Y=8.1575
mXI20<7>/XI16/Xs0c<3>/MM9 N_XI20<7>/XI16/XS0C<3>/BITN_XI20<7>/XI16/Xs0c<3>/MM9_d
+ N_XI20<7>/XI16/XS0C<3>/BIT_XI20<7>/XI16/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.619 $Y=7.8605
mXI20<7>/XI16/Xs0c<3>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<3>/MM11_d
+ N_WWL<3>_XI20<7>/XI16/Xs0c<3>/MM11_g
+ N_XI20<7>/XI16/XS0C<3>/BIT_XI20<7>/XI16/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=8.0495
mXI20<7>/XI16/Xs0c<3>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<3>/MM8_d
+ N_RWL<3>_XI20<7>/XI16/Xs0c<3>/MM8_g
+ N_XI20<7>/XI16/XS0C<3>/NET38_XI20<7>/XI16/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.619 $Y=8.1575
mXI20<7>/XI16/Xs0c<3>/MM1 N_XI20<7>/XI16/XS0C<3>/BIT_XI20<7>/XI16/Xs0c<3>/MM1_d
+ N_XI20<7>/XI16/XS0C<3>/BITN_XI20<7>/XI16/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.565 $Y=7.9955
mXI20<7>/XI16/Xs0c<3>/MM0 N_XI20<7>/XI16/XS0C<3>/BITN_XI20<7>/XI16/Xs0c<3>/MM0_d
+ N_XI20<7>/XI16/XS0C<3>/BIT_XI20<7>/XI16/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.619 $Y=7.9415
mXI20<7>/XI16/Xs0c<2>/MM12
+ N_XI20<7>/XI16/XS0C<2>/BITN_XI20<7>/XI16/Xs0c<2>/MM12_d
+ N_WWL<2>_XI20<7>/XI16/Xs0c<2>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.747 $Y=7.8605
mXI20<7>/XI16/Xs0c<2>/MM10
+ N_XI20<7>/XI16/XS0C<2>/BIT_XI20<7>/XI16/Xs0c<2>/MM10_d
+ N_XI20<7>/XI16/XS0C<2>/BITN_XI20<7>/XI16/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=8.0495
mXI20<7>/XI16/Xs0c<2>/MM7
+ N_XI20<7>/XI16/XS0C<2>/NET38_XI20<7>/XI16/Xs0c<2>/MM7_d
+ N_XI20<7>/XI16/XS0C<2>/BITN_XI20<7>/XI16/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.747 $Y=8.1575
mXI20<7>/XI16/Xs0c<2>/MM9 N_XI20<7>/XI16/XS0C<2>/BITN_XI20<7>/XI16/Xs0c<2>/MM9_d
+ N_XI20<7>/XI16/XS0C<2>/BIT_XI20<7>/XI16/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.693 $Y=7.8605
mXI20<7>/XI16/Xs0c<2>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<2>/MM11_d
+ N_WWL<2>_XI20<7>/XI16/Xs0c<2>/MM11_g
+ N_XI20<7>/XI16/XS0C<2>/BIT_XI20<7>/XI16/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=8.0495
mXI20<7>/XI16/Xs0c<2>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<2>/MM8_d
+ N_RWL<2>_XI20<7>/XI16/Xs0c<2>/MM8_g
+ N_XI20<7>/XI16/XS0C<2>/NET38_XI20<7>/XI16/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.693 $Y=8.1575
mXI20<7>/XI16/Xs0c<2>/MM1 N_XI20<7>/XI16/XS0C<2>/BIT_XI20<7>/XI16/Xs0c<2>/MM1_d
+ N_XI20<7>/XI16/XS0C<2>/BITN_XI20<7>/XI16/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.747 $Y=7.9955
mXI20<7>/XI16/Xs0c<2>/MM0 N_XI20<7>/XI16/XS0C<2>/BITN_XI20<7>/XI16/Xs0c<2>/MM0_d
+ N_XI20<7>/XI16/XS0C<2>/BIT_XI20<7>/XI16/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.693 $Y=7.9415
mXI20<7>/XI16/Xs0c<1>/MM12
+ N_XI20<7>/XI16/XS0C<1>/BITN_XI20<7>/XI16/Xs0c<1>/MM12_d
+ N_WWL<1>_XI20<7>/XI16/Xs0c<1>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.781 $Y=7.8605
mXI20<7>/XI16/Xs0c<1>/MM10
+ N_XI20<7>/XI16/XS0C<1>/BIT_XI20<7>/XI16/Xs0c<1>/MM10_d
+ N_XI20<7>/XI16/XS0C<1>/BITN_XI20<7>/XI16/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=8.0495
mXI20<7>/XI16/Xs0c<1>/MM7
+ N_XI20<7>/XI16/XS0C<1>/NET38_XI20<7>/XI16/Xs0c<1>/MM7_d
+ N_XI20<7>/XI16/XS0C<1>/BITN_XI20<7>/XI16/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.781 $Y=8.1575
mXI20<7>/XI16/Xs0c<1>/MM9 N_XI20<7>/XI16/XS0C<1>/BITN_XI20<7>/XI16/Xs0c<1>/MM9_d
+ N_XI20<7>/XI16/XS0C<1>/BIT_XI20<7>/XI16/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.835 $Y=7.8605
mXI20<7>/XI16/Xs0c<1>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<1>/MM11_d
+ N_WWL<1>_XI20<7>/XI16/Xs0c<1>/MM11_g
+ N_XI20<7>/XI16/XS0C<1>/BIT_XI20<7>/XI16/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=8.0495
mXI20<7>/XI16/Xs0c<1>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<1>/MM8_d
+ N_RWL<1>_XI20<7>/XI16/Xs0c<1>/MM8_g
+ N_XI20<7>/XI16/XS0C<1>/NET38_XI20<7>/XI16/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.835 $Y=8.1575
mXI20<7>/XI16/Xs0c<1>/MM1 N_XI20<7>/XI16/XS0C<1>/BIT_XI20<7>/XI16/Xs0c<1>/MM1_d
+ N_XI20<7>/XI16/XS0C<1>/BITN_XI20<7>/XI16/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.781 $Y=7.9955
mXI20<7>/XI16/Xs0c<1>/MM0 N_XI20<7>/XI16/XS0C<1>/BITN_XI20<7>/XI16/Xs0c<1>/MM0_d
+ N_XI20<7>/XI16/XS0C<1>/BIT_XI20<7>/XI16/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.835 $Y=7.9415
mXI20<7>/XI16/Xs0c<0>/MM12
+ N_XI20<7>/XI16/XS0C<0>/BITN_XI20<7>/XI16/Xs0c<0>/MM12_d
+ N_WWL<0>_XI20<7>/XI16/Xs0c<0>/MM12_g
+ N_XI20<7>/NET10_XI20<7>/XI16/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=11.963 $Y=7.8605
mXI20<7>/XI16/Xs0c<0>/MM10
+ N_XI20<7>/XI16/XS0C<0>/BIT_XI20<7>/XI16/Xs0c<0>/MM10_d
+ N_XI20<7>/XI16/XS0C<0>/BITN_XI20<7>/XI16/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=8.0495
mXI20<7>/XI16/Xs0c<0>/MM7
+ N_XI20<7>/XI16/XS0C<0>/NET38_XI20<7>/XI16/Xs0c<0>/MM7_d
+ N_XI20<7>/XI16/XS0C<0>/BITN_XI20<7>/XI16/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.963 $Y=8.1575
mXI20<7>/XI16/Xs0c<0>/MM9 N_XI20<7>/XI16/XS0C<0>/BITN_XI20<7>/XI16/Xs0c<0>/MM9_d
+ N_XI20<7>/XI16/XS0C<0>/BIT_XI20<7>/XI16/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=11.909 $Y=7.8605
mXI20<7>/XI16/Xs0c<0>/MM11 N_XI20<7>/NET9_XI20<7>/XI16/Xs0c<0>/MM11_d
+ N_WWL<0>_XI20<7>/XI16/Xs0c<0>/MM11_g
+ N_XI20<7>/XI16/XS0C<0>/BIT_XI20<7>/XI16/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=8.0495
mXI20<7>/XI16/Xs0c<0>/MM8 N_XI20<7>/NET8_XI20<7>/XI16/Xs0c<0>/MM8_d
+ N_RWL<0>_XI20<7>/XI16/Xs0c<0>/MM8_g
+ N_XI20<7>/XI16/XS0C<0>/NET38_XI20<7>/XI16/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=11.909 $Y=8.1575
mXI20<7>/XI16/Xs0c<0>/MM1 N_XI20<7>/XI16/XS0C<0>/BIT_XI20<7>/XI16/Xs0c<0>/MM1_d
+ N_XI20<7>/XI16/XS0C<0>/BITN_XI20<7>/XI16/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=7.9955
mXI20<7>/XI16/Xs0c<0>/MM0 N_XI20<7>/XI16/XS0C<0>/BITN_XI20<7>/XI16/Xs0c<0>/MM0_d
+ N_XI20<7>/XI16/XS0C<0>/BIT_XI20<7>/XI16/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=7.9415
mXI20<7>/XI15/Xd<1>/MM1 VSS! VSS! N_XI20<7>/NET20_XI20<7>/XI15/Xd<1>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=16.101 $Y=7.8605
mXI20<0>/XI16/Xd<1>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=16.101 $Y=8.0495
mXI20<0>/XI16/Xd<1>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=16.101 $Y=7.9955
mXI20<7>/XI15/Xd<0>/MM1 VSS! VSS! N_XI20<7>/NET20_XI20<7>/XI15/Xd<0>/MM1_s VSS!
+ NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2 $X=15.203 $Y=7.8605
mXI20<0>/XI16/Xd<0>/MM9 VSS! VSS! VSS! VSS! NMOS_SRAM L=2e-08 W=5.4e-08 NFIN=2
+ $X=15.203 $Y=8.0495
mXI20<0>/XI16/Xd<0>/MM0 VSS! VSS! VDD! VDD! PMOS_SRAM L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.203 $Y=7.9955
mXI20<7>/XI15/Xs0c<7>/MM12
+ N_XI20<7>/XI15/XS0C<7>/BITN_XI20<7>/XI15/Xs0c<7>/MM12_d
+ N_WWL<15>_XI20<7>/XI15/Xs0c<7>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<7>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=16.067 $Y=7.8605
mXI20<7>/XI15/Xs0c<7>/MM10
+ N_XI20<7>/XI15/XS0C<7>/BIT_XI20<7>/XI15/Xs0c<7>/MM10_d
+ N_XI20<7>/XI15/XS0C<7>/BITN_XI20<7>/XI15/Xs0c<7>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=8.0495
mXI20<7>/XI15/Xs0c<7>/MM7
+ N_XI20<7>/XI15/XS0C<7>/NET38_XI20<7>/XI15/Xs0c<7>/MM7_d
+ N_XI20<7>/XI15/XS0C<7>/BITN_XI20<7>/XI15/Xs0c<7>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.067 $Y=8.1575
mXI20<7>/XI15/Xs0c<7>/MM9 N_XI20<7>/XI15/XS0C<7>/BITN_XI20<7>/XI15/Xs0c<7>/MM9_d
+ N_XI20<7>/XI15/XS0C<7>/BIT_XI20<7>/XI15/Xs0c<7>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=16.013 $Y=7.8605
mXI20<7>/XI15/Xs0c<7>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<7>/MM11_d
+ N_WWL<15>_XI20<7>/XI15/Xs0c<7>/MM11_g
+ N_XI20<7>/XI15/XS0C<7>/BIT_XI20<7>/XI15/Xs0c<7>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=8.0495
mXI20<7>/XI15/Xs0c<7>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<7>/MM8_d
+ N_RWL<15>_XI20<7>/XI15/Xs0c<7>/MM8_g
+ N_XI20<7>/XI15/XS0C<7>/NET38_XI20<7>/XI15/Xs0c<7>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=16.013 $Y=8.1575
mXI20<7>/XI15/Xs0c<7>/MM1 N_XI20<7>/XI15/XS0C<7>/BIT_XI20<7>/XI15/Xs0c<7>/MM1_d
+ N_XI20<7>/XI15/XS0C<7>/BITN_XI20<7>/XI15/Xs0c<7>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.067 $Y=7.9955
mXI20<7>/XI15/Xs0c<7>/MM0 N_XI20<7>/XI15/XS0C<7>/BITN_XI20<7>/XI15/Xs0c<7>/MM0_d
+ N_XI20<7>/XI15/XS0C<7>/BIT_XI20<7>/XI15/Xs0c<7>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=16.013 $Y=7.9415
mXI20<7>/XI15/Xs0c<6>/MM12
+ N_XI20<7>/XI15/XS0C<6>/BITN_XI20<7>/XI15/Xs0c<6>/MM12_d
+ N_WWL<14>_XI20<7>/XI15/Xs0c<6>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<6>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.885 $Y=7.8605
mXI20<7>/XI15/Xs0c<6>/MM10
+ N_XI20<7>/XI15/XS0C<6>/BIT_XI20<7>/XI15/Xs0c<6>/MM10_d
+ N_XI20<7>/XI15/XS0C<6>/BITN_XI20<7>/XI15/Xs0c<6>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=8.0495
mXI20<7>/XI15/Xs0c<6>/MM7
+ N_XI20<7>/XI15/XS0C<6>/NET38_XI20<7>/XI15/Xs0c<6>/MM7_d
+ N_XI20<7>/XI15/XS0C<6>/BITN_XI20<7>/XI15/Xs0c<6>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.885 $Y=8.1575
mXI20<7>/XI15/Xs0c<6>/MM9 N_XI20<7>/XI15/XS0C<6>/BITN_XI20<7>/XI15/Xs0c<6>/MM9_d
+ N_XI20<7>/XI15/XS0C<6>/BIT_XI20<7>/XI15/Xs0c<6>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.939 $Y=7.8605
mXI20<7>/XI15/Xs0c<6>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<6>/MM11_d
+ N_WWL<14>_XI20<7>/XI15/Xs0c<6>/MM11_g
+ N_XI20<7>/XI15/XS0C<6>/BIT_XI20<7>/XI15/Xs0c<6>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=8.0495
mXI20<7>/XI15/Xs0c<6>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<6>/MM8_d
+ N_RWL<14>_XI20<7>/XI15/Xs0c<6>/MM8_g
+ N_XI20<7>/XI15/XS0C<6>/NET38_XI20<7>/XI15/Xs0c<6>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.939 $Y=8.1575
mXI20<7>/XI15/Xs0c<6>/MM1 N_XI20<7>/XI15/XS0C<6>/BIT_XI20<7>/XI15/Xs0c<6>/MM1_d
+ N_XI20<7>/XI15/XS0C<6>/BITN_XI20<7>/XI15/Xs0c<6>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.885 $Y=7.9955
mXI20<7>/XI15/Xs0c<6>/MM0 N_XI20<7>/XI15/XS0C<6>/BITN_XI20<7>/XI15/Xs0c<6>/MM0_d
+ N_XI20<7>/XI15/XS0C<6>/BIT_XI20<7>/XI15/Xs0c<6>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.939 $Y=7.9415
mXI20<7>/XI15/Xs0c<5>/MM12
+ N_XI20<7>/XI15/XS0C<5>/BITN_XI20<7>/XI15/Xs0c<5>/MM12_d
+ N_WWL<13>_XI20<7>/XI15/Xs0c<5>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<5>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.851 $Y=7.8605
mXI20<7>/XI15/Xs0c<5>/MM10
+ N_XI20<7>/XI15/XS0C<5>/BIT_XI20<7>/XI15/Xs0c<5>/MM10_d
+ N_XI20<7>/XI15/XS0C<5>/BITN_XI20<7>/XI15/Xs0c<5>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=8.0495
mXI20<7>/XI15/Xs0c<5>/MM7
+ N_XI20<7>/XI15/XS0C<5>/NET38_XI20<7>/XI15/Xs0c<5>/MM7_d
+ N_XI20<7>/XI15/XS0C<5>/BITN_XI20<7>/XI15/Xs0c<5>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.851 $Y=8.1575
mXI20<7>/XI15/Xs0c<5>/MM9 N_XI20<7>/XI15/XS0C<5>/BITN_XI20<7>/XI15/Xs0c<5>/MM9_d
+ N_XI20<7>/XI15/XS0C<5>/BIT_XI20<7>/XI15/Xs0c<5>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.797 $Y=7.8605
mXI20<7>/XI15/Xs0c<5>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<5>/MM11_d
+ N_WWL<13>_XI20<7>/XI15/Xs0c<5>/MM11_g
+ N_XI20<7>/XI15/XS0C<5>/BIT_XI20<7>/XI15/Xs0c<5>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=8.0495
mXI20<7>/XI15/Xs0c<5>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<5>/MM8_d
+ N_RWL<13>_XI20<7>/XI15/Xs0c<5>/MM8_g
+ N_XI20<7>/XI15/XS0C<5>/NET38_XI20<7>/XI15/Xs0c<5>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.797 $Y=8.1575
mXI20<7>/XI15/Xs0c<5>/MM1 N_XI20<7>/XI15/XS0C<5>/BIT_XI20<7>/XI15/Xs0c<5>/MM1_d
+ N_XI20<7>/XI15/XS0C<5>/BITN_XI20<7>/XI15/Xs0c<5>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.851 $Y=7.9955
mXI20<7>/XI15/Xs0c<5>/MM0 N_XI20<7>/XI15/XS0C<5>/BITN_XI20<7>/XI15/Xs0c<5>/MM0_d
+ N_XI20<7>/XI15/XS0C<5>/BIT_XI20<7>/XI15/Xs0c<5>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.797 $Y=7.9415
mXI20<7>/XI15/Xs0c<4>/MM12
+ N_XI20<7>/XI15/XS0C<4>/BITN_XI20<7>/XI15/Xs0c<4>/MM12_d
+ N_WWL<12>_XI20<7>/XI15/Xs0c<4>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<4>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.669 $Y=7.8605
mXI20<7>/XI15/Xs0c<4>/MM10
+ N_XI20<7>/XI15/XS0C<4>/BIT_XI20<7>/XI15/Xs0c<4>/MM10_d
+ N_XI20<7>/XI15/XS0C<4>/BITN_XI20<7>/XI15/Xs0c<4>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=8.0495
mXI20<7>/XI15/Xs0c<4>/MM7
+ N_XI20<7>/XI15/XS0C<4>/NET38_XI20<7>/XI15/Xs0c<4>/MM7_d
+ N_XI20<7>/XI15/XS0C<4>/BITN_XI20<7>/XI15/Xs0c<4>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.669 $Y=8.1575
mXI20<7>/XI15/Xs0c<4>/MM9 N_XI20<7>/XI15/XS0C<4>/BITN_XI20<7>/XI15/Xs0c<4>/MM9_d
+ N_XI20<7>/XI15/XS0C<4>/BIT_XI20<7>/XI15/Xs0c<4>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.723 $Y=7.8605
mXI20<7>/XI15/Xs0c<4>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<4>/MM11_d
+ N_WWL<12>_XI20<7>/XI15/Xs0c<4>/MM11_g
+ N_XI20<7>/XI15/XS0C<4>/BIT_XI20<7>/XI15/Xs0c<4>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=8.0495
mXI20<7>/XI15/Xs0c<4>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<4>/MM8_d
+ N_RWL<12>_XI20<7>/XI15/Xs0c<4>/MM8_g
+ N_XI20<7>/XI15/XS0C<4>/NET38_XI20<7>/XI15/Xs0c<4>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.723 $Y=8.1575
mXI20<7>/XI15/Xs0c<4>/MM1 N_XI20<7>/XI15/XS0C<4>/BIT_XI20<7>/XI15/Xs0c<4>/MM1_d
+ N_XI20<7>/XI15/XS0C<4>/BITN_XI20<7>/XI15/Xs0c<4>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=7.9955
mXI20<7>/XI15/Xs0c<4>/MM0 N_XI20<7>/XI15/XS0C<4>/BITN_XI20<7>/XI15/Xs0c<4>/MM0_d
+ N_XI20<7>/XI15/XS0C<4>/BIT_XI20<7>/XI15/Xs0c<4>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=7.9415
mXI20<7>/XI15/Xs0c<3>/MM12
+ N_XI20<7>/XI15/XS0C<3>/BITN_XI20<7>/XI15/Xs0c<3>/MM12_d
+ N_WWL<11>_XI20<7>/XI15/Xs0c<3>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<3>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.635 $Y=7.8605
mXI20<7>/XI15/Xs0c<3>/MM10
+ N_XI20<7>/XI15/XS0C<3>/BIT_XI20<7>/XI15/Xs0c<3>/MM10_d
+ N_XI20<7>/XI15/XS0C<3>/BITN_XI20<7>/XI15/Xs0c<3>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=8.0495
mXI20<7>/XI15/Xs0c<3>/MM7
+ N_XI20<7>/XI15/XS0C<3>/NET38_XI20<7>/XI15/Xs0c<3>/MM7_d
+ N_XI20<7>/XI15/XS0C<3>/BITN_XI20<7>/XI15/Xs0c<3>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.635 $Y=8.1575
mXI20<7>/XI15/Xs0c<3>/MM9 N_XI20<7>/XI15/XS0C<3>/BITN_XI20<7>/XI15/Xs0c<3>/MM9_d
+ N_XI20<7>/XI15/XS0C<3>/BIT_XI20<7>/XI15/Xs0c<3>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.581 $Y=7.8605
mXI20<7>/XI15/Xs0c<3>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<3>/MM11_d
+ N_WWL<11>_XI20<7>/XI15/Xs0c<3>/MM11_g
+ N_XI20<7>/XI15/XS0C<3>/BIT_XI20<7>/XI15/Xs0c<3>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=8.0495
mXI20<7>/XI15/Xs0c<3>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<3>/MM8_d
+ N_RWL<11>_XI20<7>/XI15/Xs0c<3>/MM8_g
+ N_XI20<7>/XI15/XS0C<3>/NET38_XI20<7>/XI15/Xs0c<3>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.581 $Y=8.1575
mXI20<7>/XI15/Xs0c<3>/MM1 N_XI20<7>/XI15/XS0C<3>/BIT_XI20<7>/XI15/Xs0c<3>/MM1_d
+ N_XI20<7>/XI15/XS0C<3>/BITN_XI20<7>/XI15/Xs0c<3>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.635 $Y=7.9955
mXI20<7>/XI15/Xs0c<3>/MM0 N_XI20<7>/XI15/XS0C<3>/BITN_XI20<7>/XI15/Xs0c<3>/MM0_d
+ N_XI20<7>/XI15/XS0C<3>/BIT_XI20<7>/XI15/Xs0c<3>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.581 $Y=7.9415
mXI20<7>/XI15/Xs0c<2>/MM12
+ N_XI20<7>/XI15/XS0C<2>/BITN_XI20<7>/XI15/Xs0c<2>/MM12_d
+ N_WWL<10>_XI20<7>/XI15/Xs0c<2>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<2>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.453 $Y=7.8605
mXI20<7>/XI15/Xs0c<2>/MM10
+ N_XI20<7>/XI15/XS0C<2>/BIT_XI20<7>/XI15/Xs0c<2>/MM10_d
+ N_XI20<7>/XI15/XS0C<2>/BITN_XI20<7>/XI15/Xs0c<2>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=8.0495
mXI20<7>/XI15/Xs0c<2>/MM7
+ N_XI20<7>/XI15/XS0C<2>/NET38_XI20<7>/XI15/Xs0c<2>/MM7_d
+ N_XI20<7>/XI15/XS0C<2>/BITN_XI20<7>/XI15/Xs0c<2>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.453 $Y=8.1575
mXI20<7>/XI15/Xs0c<2>/MM9 N_XI20<7>/XI15/XS0C<2>/BITN_XI20<7>/XI15/Xs0c<2>/MM9_d
+ N_XI20<7>/XI15/XS0C<2>/BIT_XI20<7>/XI15/Xs0c<2>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.507 $Y=7.8605
mXI20<7>/XI15/Xs0c<2>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<2>/MM11_d
+ N_WWL<10>_XI20<7>/XI15/Xs0c<2>/MM11_g
+ N_XI20<7>/XI15/XS0C<2>/BIT_XI20<7>/XI15/Xs0c<2>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=8.0495
mXI20<7>/XI15/Xs0c<2>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<2>/MM8_d
+ N_RWL<10>_XI20<7>/XI15/Xs0c<2>/MM8_g
+ N_XI20<7>/XI15/XS0C<2>/NET38_XI20<7>/XI15/Xs0c<2>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.507 $Y=8.1575
mXI20<7>/XI15/Xs0c<2>/MM1 N_XI20<7>/XI15/XS0C<2>/BIT_XI20<7>/XI15/Xs0c<2>/MM1_d
+ N_XI20<7>/XI15/XS0C<2>/BITN_XI20<7>/XI15/Xs0c<2>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.453 $Y=7.9955
mXI20<7>/XI15/Xs0c<2>/MM0 N_XI20<7>/XI15/XS0C<2>/BITN_XI20<7>/XI15/Xs0c<2>/MM0_d
+ N_XI20<7>/XI15/XS0C<2>/BIT_XI20<7>/XI15/Xs0c<2>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=7.9415
mXI20<7>/XI15/Xs0c<1>/MM12
+ N_XI20<7>/XI15/XS0C<1>/BITN_XI20<7>/XI15/Xs0c<1>/MM12_d
+ N_WWL<9>_XI20<7>/XI15/Xs0c<1>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<1>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.419 $Y=7.8605
mXI20<7>/XI15/Xs0c<1>/MM10
+ N_XI20<7>/XI15/XS0C<1>/BIT_XI20<7>/XI15/Xs0c<1>/MM10_d
+ N_XI20<7>/XI15/XS0C<1>/BITN_XI20<7>/XI15/Xs0c<1>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=8.0495
mXI20<7>/XI15/Xs0c<1>/MM7
+ N_XI20<7>/XI15/XS0C<1>/NET38_XI20<7>/XI15/Xs0c<1>/MM7_d
+ N_XI20<7>/XI15/XS0C<1>/BITN_XI20<7>/XI15/Xs0c<1>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.419 $Y=8.1575
mXI20<7>/XI15/Xs0c<1>/MM9 N_XI20<7>/XI15/XS0C<1>/BITN_XI20<7>/XI15/Xs0c<1>/MM9_d
+ N_XI20<7>/XI15/XS0C<1>/BIT_XI20<7>/XI15/Xs0c<1>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.365 $Y=7.8605
mXI20<7>/XI15/Xs0c<1>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<1>/MM11_d
+ N_WWL<9>_XI20<7>/XI15/Xs0c<1>/MM11_g
+ N_XI20<7>/XI15/XS0C<1>/BIT_XI20<7>/XI15/Xs0c<1>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=8.0495
mXI20<7>/XI15/Xs0c<1>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<1>/MM8_d
+ N_RWL<9>_XI20<7>/XI15/Xs0c<1>/MM8_g
+ N_XI20<7>/XI15/XS0C<1>/NET38_XI20<7>/XI15/Xs0c<1>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.365 $Y=8.1575
mXI20<7>/XI15/Xs0c<1>/MM1 N_XI20<7>/XI15/XS0C<1>/BIT_XI20<7>/XI15/Xs0c<1>/MM1_d
+ N_XI20<7>/XI15/XS0C<1>/BITN_XI20<7>/XI15/Xs0c<1>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.419 $Y=7.9955
mXI20<7>/XI15/Xs0c<1>/MM0 N_XI20<7>/XI15/XS0C<1>/BITN_XI20<7>/XI15/Xs0c<1>/MM0_d
+ N_XI20<7>/XI15/XS0C<1>/BIT_XI20<7>/XI15/Xs0c<1>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.365 $Y=7.9415
mXI20<7>/XI15/Xs0c<0>/MM12
+ N_XI20<7>/XI15/XS0C<0>/BITN_XI20<7>/XI15/Xs0c<0>/MM12_d
+ N_WWL<8>_XI20<7>/XI15/Xs0c<0>/MM12_g
+ N_XI20<7>/NET20_XI20<7>/XI15/Xs0c<0>/MM12_s VSS! NMOS_SRAM L=2e-08 W=5.4e-08
+ NFIN=2 $X=15.237 $Y=7.8605
mXI20<7>/XI15/Xs0c<0>/MM10
+ N_XI20<7>/XI15/XS0C<0>/BIT_XI20<7>/XI15/Xs0c<0>/MM10_d
+ N_XI20<7>/XI15/XS0C<0>/BITN_XI20<7>/XI15/Xs0c<0>/MM10_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=8.0495
mXI20<7>/XI15/Xs0c<0>/MM7
+ N_XI20<7>/XI15/XS0C<0>/NET38_XI20<7>/XI15/Xs0c<0>/MM7_d
+ N_XI20<7>/XI15/XS0C<0>/BITN_XI20<7>/XI15/Xs0c<0>/MM7_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.237 $Y=8.1575
mXI20<7>/XI15/Xs0c<0>/MM9 N_XI20<7>/XI15/XS0C<0>/BITN_XI20<7>/XI15/Xs0c<0>/MM9_d
+ N_XI20<7>/XI15/XS0C<0>/BIT_XI20<7>/XI15/Xs0c<0>/MM9_g VSS! VSS! NMOS_SRAM
+ L=2e-08 W=5.4e-08 NFIN=2 $X=15.291 $Y=7.8605
mXI20<7>/XI15/Xs0c<0>/MM11 N_XI20<7>/NET12_XI20<7>/XI15/Xs0c<0>/MM11_d
+ N_WWL<8>_XI20<7>/XI15/Xs0c<0>/MM11_g
+ N_XI20<7>/XI15/XS0C<0>/BIT_XI20<7>/XI15/Xs0c<0>/MM11_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=8.0495
mXI20<7>/XI15/Xs0c<0>/MM8 N_XI20<7>/NET11_XI20<7>/XI15/Xs0c<0>/MM8_d
+ N_RWL<8>_XI20<7>/XI15/Xs0c<0>/MM8_g
+ N_XI20<7>/XI15/XS0C<0>/NET38_XI20<7>/XI15/Xs0c<0>/MM8_s VSS! NMOS_SRAM L=2e-08
+ W=5.4e-08 NFIN=2 $X=15.291 $Y=8.1575
mXI20<7>/XI15/Xs0c<0>/MM1 N_XI20<7>/XI15/XS0C<0>/BIT_XI20<7>/XI15/Xs0c<0>/MM1_d
+ N_XI20<7>/XI15/XS0C<0>/BITN_XI20<7>/XI15/Xs0c<0>/MM1_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.237 $Y=7.9955
mXI20<7>/XI15/Xs0c<0>/MM0 N_XI20<7>/XI15/XS0C<0>/BITN_XI20<7>/XI15/Xs0c<0>/MM0_d
+ N_XI20<7>/XI15/XS0C<0>/BIT_XI20<7>/XI15/Xs0c<0>/MM0_g VDD! VDD! PMOS_SRAM
+ L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=7.9415
mXI20<7>/XI14/XI22/MM15 VSS! N_XI20<7>/NET8_XI20<7>/XI14/XI22/MM15_g
+ N_XI20<7>/XI14/XI22/RBLN_XI20<7>/XI14/XI22/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=8.1575
mXI20<7>/XI14/XI22/MM2 N_XI20<7>/XI14/XI22/NET066_XI20<7>/XI14/XI22/MM2_d
+ N_XI20<7>/XI14/XI22/RBLN_XI20<7>/XI14/XI22/MM2_g
+ N_XI20<7>/NET8_XI20<7>/XI14/XI22/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.591 $Y=7.9415
mXI20<7>/XI14/XI22/MM4 VDD! N_XI20<7>/XI14/XI22/RBLN_XI20<7>/XI14/XI22/MM4_g
+ N_XI20<7>/XI14/XI22/NET066_XI20<7>/XI14/XI22/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.645 $Y=7.9415
mXI20<7>/XI14/XI22/MM17 VDD! N_XI20<7>/NET8_XI20<7>/XI14/XI22/MM17_g
+ N_XI20<7>/XI14/XI22/RBLN_XI20<7>/XI14/XI22/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=12.699 $Y=7.9415
mXI20<7>/XI14/XI22/MM18 VDD! N_XI20<7>/XI14/PRECHN_XI20<7>/XI14/XI22/MM18_g
+ N_XI20<7>/NET8_XI20<7>/XI14/XI22/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08 NFIN=2
+ $X=12.861 $Y=7.9685
mXI20<7>/XI14/XI21/MM15 VSS! N_XI20<7>/NET11_XI20<7>/XI14/XI21/MM15_g
+ N_XI20<7>/XI14/XI21/RBLN_XI20<7>/XI14/XI21/MM15_s VSS! NMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=8.1575
mXI20<7>/XI14/XI21/MM2 N_XI20<7>/XI14/XI21/NET066_XI20<7>/XI14/XI21/MM2_d
+ N_XI20<7>/XI14/XI21/RBLN_XI20<7>/XI14/XI21/MM2_g
+ N_XI20<7>/NET11_XI20<7>/XI14/XI21/MM2_s VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=7.9415
mXI20<7>/XI14/XI21/MM4 VDD! N_XI20<7>/XI14/XI21/RBLN_XI20<7>/XI14/XI21/MM4_g
+ N_XI20<7>/XI14/XI21/NET066_XI20<7>/XI14/XI21/MM4_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.123 $Y=7.9415
mXI20<7>/XI14/XI21/MM17 VDD! N_XI20<7>/NET11_XI20<7>/XI14/XI21/MM17_g
+ N_XI20<7>/XI14/XI21/RBLN_XI20<7>/XI14/XI21/MM17_s VDD! PMOS_RVT L=2e-08
+ W=2.7e-08 NFIN=1 $X=14.069 $Y=7.9415
mXI20<7>/XI14/XI21/MM18 VDD! N_XI20<7>/XI14/PRECHN_XI20<7>/XI14/XI21/MM18_g
+ N_XI20<7>/NET11_XI20<7>/XI14/XI21/MM18_s VDD! PMOS_RVT L=2e-08 W=5.4e-08
+ NFIN=2 $X=13.907 $Y=7.9685
mXI21/XI147/MM0 N_XI21/NET0163_XI21/XI147/MM0_d N_ADDR_RD<3>_XI21/XI147/MM0_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=3.9725
mXI21/XI147/MM1 N_XI21/NET0163_XI21/XI147/MM1_d N_ADDR_RD<3>_XI21/XI147/MM1_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=3.5675
mXI21/XI103/MM0 N_RWL<7>_XI21/XI103/MM0_d N_XI21/NET059_XI21/XI103/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=10.971 $Y=2.9735
mXI21/XI103/MM1 N_RWL<7>_XI21/XI103/MM1_d N_XI21/NET059_XI21/XI103/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=10.971 $Y=3.2705
mXI21/XI91/MM0 N_RWL<6>_XI21/XI91/MM0_d N_XI21/NET073_XI21/XI91/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.153 $Y=2.9735
mXI21/XI91/MM1 N_RWL<6>_XI21/XI91/MM1_d N_XI21/NET073_XI21/XI91/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.153 $Y=3.2705
mXI21/XI47/MM0 N_RWL<5>_XI21/XI47/MM0_d N_XI21/NET0125_XI21/XI47/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.241 $Y=2.9735
mXI21/XI47/MM1 N_RWL<5>_XI21/XI47/MM1_d N_XI21/NET0125_XI21/XI47/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.241 $Y=3.2705
mXI21/XI40/MM0 N_RWL<4>_XI21/XI40/MM0_d N_XI21/NET0134_XI21/XI40/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.423 $Y=2.9735
mXI21/XI40/MM1 N_RWL<4>_XI21/XI40/MM1_d N_XI21/NET0134_XI21/XI40/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.423 $Y=3.2705
mXI21/XI35/MM0 N_RWL<3>_XI21/XI35/MM0_d N_XI21/NET0139_XI21/XI35/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.511 $Y=2.9735
mXI21/XI35/MM1 N_RWL<3>_XI21/XI35/MM1_d N_XI21/NET0139_XI21/XI35/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.511 $Y=3.2705
mXI21/XI28/MM0 N_RWL<2>_XI21/XI28/MM0_d N_XI21/NET0148_XI21/XI28/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.693 $Y=2.9735
mXI21/XI28/MM1 N_RWL<2>_XI21/XI28/MM1_d N_XI21/NET0148_XI21/XI28/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.693 $Y=3.2705
mXI21/XI21/MM0 N_RWL<1>_XI21/XI21/MM0_d N_XI21/NET0151_XI21/XI21/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.781 $Y=2.9735
mXI21/XI21/MM1 N_RWL<1>_XI21/XI21/MM1_d N_XI21/NET0151_XI21/XI21/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.781 $Y=3.2705
mXI21/XI7/MM0 N_RWL<0>_XI21/XI7/MM0_d N_XI21/NET13_XI21/XI7/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.963 $Y=2.9735
mXI21/XI7/MM1 N_RWL<0>_XI21/XI7/MM1_d N_XI21/NET13_XI21/XI7/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.963 $Y=3.2705
mXI21/XI122/MM0 N_RWL<8>_XI21/XI122/MM0_d N_XI21/NET0138_XI21/XI122/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.237 $Y=2.9735
mXI21/XI122/MM1 N_RWL<8>_XI21/XI122/MM1_d N_XI21/NET0138_XI21/XI122/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.237 $Y=3.2705
mXI21/XI123/MM0 N_RWL<9>_XI21/XI123/MM0_d N_XI21/NET0141_XI21/XI123/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.419 $Y=2.9735
mXI21/XI123/MM1 N_RWL<9>_XI21/XI123/MM1_d N_XI21/NET0141_XI21/XI123/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.419 $Y=3.2705
mXI21/XI124/MM0 N_RWL<10>_XI21/XI124/MM0_d N_XI21/NET0132_XI21/XI124/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.507 $Y=2.9735
mXI21/XI124/MM1 N_RWL<10>_XI21/XI124/MM1_d N_XI21/NET0132_XI21/XI124/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.507 $Y=3.2705
mXI21/XI125/MM0 N_RWL<11>_XI21/XI125/MM0_d N_XI21/NET0127_XI21/XI125/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.689 $Y=2.9735
mXI21/XI125/MM1 N_RWL<11>_XI21/XI125/MM1_d N_XI21/NET0127_XI21/XI125/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.689 $Y=3.2705
mXI21/XI126/MM0 N_RWL<12>_XI21/XI126/MM0_d N_XI21/NET0140_XI21/XI126/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.777 $Y=2.9735
mXI21/XI126/MM1 N_RWL<12>_XI21/XI126/MM1_d N_XI21/NET0140_XI21/XI126/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.777 $Y=3.2705
mXI21/XI127/MM0 N_RWL<13>_XI21/XI127/MM0_d N_XI21/NET035_XI21/XI127/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.959 $Y=2.9735
mXI21/XI127/MM1 N_RWL<13>_XI21/XI127/MM1_d N_XI21/NET035_XI21/XI127/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.959 $Y=3.2705
mXI21/XI128/MM0 N_RWL<14>_XI21/XI128/MM0_d N_XI21/NET036_XI21/XI128/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.047 $Y=2.9735
mXI21/XI128/MM1 N_RWL<14>_XI21/XI128/MM1_d N_XI21/NET036_XI21/XI128/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.047 $Y=3.2705
mXI21/XI129/MM0 N_RWL<15>_XI21/XI129/MM0_d N_XI21/NET037_XI21/XI129/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.229 $Y=2.9735
mXI21/XI129/MM1 N_RWL<15>_XI21/XI129/MM1_d N_XI21/NET037_XI21/XI129/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.229 $Y=3.2705
mXI21/XI33/MM0 N_XI21/W0_XI21/XI33/MM0_d N_XI21/NET0137_XI21/XI33/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=12.989 $Y=3.9995
mXI21/XI33/MM1 N_XI21/W0_XI21/XI33/MM1_d N_XI21/NET0137_XI21/XI33/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=12.989 $Y=3.5945
mXI21/XI131/MM0 N_XI21/W1_XI21/XI131/MM0_d N_XI21/NET0135_XI21/XI131/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.077 $Y=3.9995
mXI21/XI131/MM1 N_XI21/W1_XI21/XI131/MM1_d N_XI21/NET0135_XI21/XI131/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.077 $Y=3.5945
mXI21/XI134/MM0 N_XI21/W2_XI21/XI134/MM0_d N_XI21/NET0130_XI21/XI134/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.259 $Y=3.9995
mXI21/XI134/MM1 N_XI21/W2_XI21/XI134/MM1_d N_XI21/NET0130_XI21/XI134/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.259 $Y=3.5945
mXI21/XI135/MM0 N_XI21/W3_XI21/XI135/MM0_d N_XI21/NET0129_XI21/XI135/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.347 $Y=3.9995
mXI21/XI135/MM1 N_XI21/W3_XI21/XI135/MM1_d N_XI21/NET0129_XI21/XI135/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.347 $Y=3.5945
mXI21/XI140/MM0 N_XI21/W4_XI21/XI140/MM0_d N_XI21/NET0119_XI21/XI140/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.637 $Y=3.9995
mXI21/XI140/MM1 N_XI21/W4_XI21/XI140/MM1_d N_XI21/NET0119_XI21/XI140/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.637 $Y=3.5945
mXI21/XI139/MM0 N_XI21/W5_XI21/XI139/MM0_d N_XI21/NET0133_XI21/XI139/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.725 $Y=3.9995
mXI21/XI139/MM1 N_XI21/W5_XI21/XI139/MM1_d N_XI21/NET0133_XI21/XI139/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.725 $Y=3.5945
mXI21/XI138/MM0 N_XI21/W6_XI21/XI138/MM0_d N_XI21/NET0142_XI21/XI138/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.907 $Y=3.9995
mXI21/XI138/MM1 N_XI21/W6_XI21/XI138/MM1_d N_XI21/NET0142_XI21/XI138/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.907 $Y=3.5945
mXI21/XI137/MM0 N_XI21/W7_XI21/XI137/MM0_d N_XI21/NET0123_XI21/XI137/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.995 $Y=3.9995
mXI21/XI137/MM1 N_XI21/W7_XI21/XI137/MM1_d N_XI21/NET0123_XI21/XI137/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.995 $Y=3.5945
mXI21/XI99/MM0 N_XI21/DOWN_XI21/XI99/MM0_d N_XI21/NET063_XI21/XI99/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.149 $Y=3.9995
mXI21/XI99/MM1 N_XI21/DOWN_XI21/XI99/MM1_d N_XI21/NET063_XI21/XI99/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.149 $Y=3.5945
mXI21/XI107/MM0 N_XI21/UP_XI21/XI107/MM0_d N_XI21/NET055_XI21/XI107/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.885 $Y=3.9995
mXI21/XI107/MM1 N_XI21/UP_XI21/XI107/MM1_d N_XI21/NET055_XI21/XI107/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.885 $Y=3.5945
mXI21/XI101/MM7 N_XI21/XI101/NET17_XI21/XI101/MM7_d N_RE_XI21/XI101/MM7_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=3.9725
mXI21/XI101/MM6 N_XI21/NET063_XI21/XI101/MM6_d N_XI21/NET0163_XI21/XI101/MM6_g
+ N_XI21/XI101/NET17_XI21/XI101/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.345 $Y=3.9725
mXI21/XI101/MM5 N_XI21/NET063_XI21/XI101/MM5_d N_RE_XI21/XI101/MM5_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=3.5675
mXI21/XI101/MM4 N_XI21/NET063_XI21/XI101/MM4_d N_XI21/NET0163_XI21/XI101/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.345 $Y=3.5675
mXI21/XI109/MM7 N_XI21/XI109/NET17_XI21/XI109/MM7_d
+ N_ADDR_RD<3>_XI21/XI109/MM7_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.669 $Y=3.9725
mXI21/XI109/MM6 N_XI21/NET055_XI21/XI109/MM6_d N_RE_XI21/XI109/MM6_g
+ N_XI21/XI109/NET17_XI21/XI109/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.723 $Y=3.9725
mXI21/XI109/MM5 N_XI21/NET055_XI21/XI109/MM5_d N_ADDR_RD<3>_XI21/XI109/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=3.5675
mXI21/XI109/MM4 N_XI21/NET055_XI21/XI109/MM4_d N_RE_XI21/XI109/MM4_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=3.5675
mXI21/XI20/MM6 N_XI21/XI20/NET17_XI21/XI20/MM6_d N_XI21/DOWN_XI21/XI20/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.267 $Y=2.9735
mXI21/XI20/MM7 N_XI21/NET0151_XI21/XI20/MM7_d N_XI21/W1_XI21/XI20/MM7_g
+ N_XI21/XI20/NET17_XI21/XI20/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.321 $Y=2.9735
mXI21/XI20/MM4 N_XI21/NET0151_XI21/XI20/MM4_d N_XI21/DOWN_XI21/XI20/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.267 $Y=3.3245
mXI21/XI20/MM5 N_XI21/NET0151_XI21/XI20/MM5_d N_XI21/W1_XI21/XI20/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.321 $Y=3.3245
mXI21/XI5/MM6 N_XI21/XI5/NET17_XI21/XI5/MM6_d N_XI21/DOWN_XI21/XI5/MM6_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.179 $Y=2.9735
mXI21/XI5/MM7 N_XI21/NET13_XI21/XI5/MM7_d N_XI21/W0_XI21/XI5/MM7_g
+ N_XI21/XI5/NET17_XI21/XI5/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.125 $Y=2.9735
mXI21/XI5/MM4 N_XI21/NET13_XI21/XI5/MM4_d N_XI21/DOWN_XI21/XI5/MM4_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.179 $Y=3.3245
mXI21/XI5/MM5 N_XI21/NET13_XI21/XI5/MM5_d N_XI21/W0_XI21/XI5/MM5_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.125 $Y=3.3245
mXI21/XI34/MM6 N_XI21/XI34/NET17_XI21/XI34/MM6_d N_XI21/DOWN_XI21/XI34/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.645 $Y=2.9735
mXI21/XI34/MM7 N_XI21/NET0139_XI21/XI34/MM7_d N_XI21/W3_XI21/XI34/MM7_g
+ N_XI21/XI34/NET17_XI21/XI34/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.699 $Y=2.9735
mXI21/XI34/MM4 N_XI21/NET0139_XI21/XI34/MM4_d N_XI21/DOWN_XI21/XI34/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.645 $Y=3.3245
mXI21/XI34/MM5 N_XI21/NET0139_XI21/XI34/MM5_d N_XI21/W3_XI21/XI34/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.699 $Y=3.3245
mXI21/XI29/MM6 N_XI21/XI29/NET17_XI21/XI29/MM6_d N_XI21/DOWN_XI21/XI29/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.557 $Y=2.9735
mXI21/XI29/MM7 N_XI21/NET0148_XI21/XI29/MM7_d N_XI21/W2_XI21/XI29/MM7_g
+ N_XI21/XI29/NET17_XI21/XI29/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.503 $Y=2.9735
mXI21/XI29/MM4 N_XI21/NET0148_XI21/XI29/MM4_d N_XI21/DOWN_XI21/XI29/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.557 $Y=3.3245
mXI21/XI29/MM5 N_XI21/NET0148_XI21/XI29/MM5_d N_XI21/W2_XI21/XI29/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.503 $Y=3.3245
mXI21/XI46/MM6 N_XI21/XI46/NET17_XI21/XI46/MM6_d N_XI21/DOWN_XI21/XI46/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.023 $Y=2.9735
mXI21/XI46/MM7 N_XI21/NET0125_XI21/XI46/MM7_d N_XI21/W5_XI21/XI46/MM7_g
+ N_XI21/XI46/NET17_XI21/XI46/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.077 $Y=2.9735
mXI21/XI46/MM4 N_XI21/NET0125_XI21/XI46/MM4_d N_XI21/DOWN_XI21/XI46/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.023 $Y=3.3245
mXI21/XI46/MM5 N_XI21/NET0125_XI21/XI46/MM5_d N_XI21/W5_XI21/XI46/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.077 $Y=3.3245
mXI21/XI41/MM6 N_XI21/XI41/NET17_XI21/XI41/MM6_d N_XI21/DOWN_XI21/XI41/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.935 $Y=2.9735
mXI21/XI41/MM7 N_XI21/NET0134_XI21/XI41/MM7_d N_XI21/W4_XI21/XI41/MM7_g
+ N_XI21/XI41/NET17_XI21/XI41/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.881 $Y=2.9735
mXI21/XI41/MM4 N_XI21/NET0134_XI21/XI41/MM4_d N_XI21/DOWN_XI21/XI41/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.935 $Y=3.3245
mXI21/XI41/MM5 N_XI21/NET0134_XI21/XI41/MM5_d N_XI21/W4_XI21/XI41/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.881 $Y=3.3245
mXI21/XI105/MM6 N_XI21/XI105/NET17_XI21/XI105/MM6_d N_XI21/DOWN_XI21/XI105/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.401 $Y=2.9735
mXI21/XI105/MM7 N_XI21/NET059_XI21/XI105/MM7_d N_XI21/W7_XI21/XI105/MM7_g
+ N_XI21/XI105/NET17_XI21/XI105/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.455 $Y=2.9735
mXI21/XI105/MM4 N_XI21/NET059_XI21/XI105/MM4_d N_XI21/DOWN_XI21/XI105/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.401 $Y=3.3245
mXI21/XI105/MM5 N_XI21/NET059_XI21/XI105/MM5_d N_XI21/W7_XI21/XI105/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.455 $Y=3.3245
mXI21/XI93/MM6 N_XI21/XI93/NET17_XI21/XI93/MM6_d N_XI21/DOWN_XI21/XI93/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.313 $Y=2.9735
mXI21/XI93/MM7 N_XI21/NET073_XI21/XI93/MM7_d N_XI21/W6_XI21/XI93/MM7_g
+ N_XI21/XI93/NET17_XI21/XI93/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.259 $Y=2.9735
mXI21/XI93/MM4 N_XI21/NET073_XI21/XI93/MM4_d N_XI21/DOWN_XI21/XI93/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.313 $Y=3.3245
mXI21/XI93/MM5 N_XI21/NET073_XI21/XI93/MM5_d N_XI21/W6_XI21/XI93/MM5_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.259 $Y=3.3245
mXI21/XI120/MM6 N_XI21/XI120/NET17_XI21/XI120/MM6_d N_XI21/UP_XI21/XI120/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.887 $Y=2.9735
mXI21/XI120/MM7 N_XI21/NET036_XI21/XI120/MM7_d N_XI21/W6_XI21/XI120/MM7_g
+ N_XI21/XI120/NET17_XI21/XI120/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.941 $Y=2.9735
mXI21/XI120/MM4 N_XI21/NET036_XI21/XI120/MM4_d N_XI21/UP_XI21/XI120/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.887 $Y=3.3245
mXI21/XI120/MM5 N_XI21/NET036_XI21/XI120/MM5_d N_XI21/W6_XI21/XI120/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.941 $Y=3.3245
mXI21/XI121/MM6 N_XI21/XI121/NET17_XI21/XI121/MM6_d N_XI21/UP_XI21/XI121/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.799 $Y=2.9735
mXI21/XI121/MM7 N_XI21/NET037_XI21/XI121/MM7_d N_XI21/W7_XI21/XI121/MM7_g
+ N_XI21/XI121/NET17_XI21/XI121/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.745 $Y=2.9735
mXI21/XI121/MM4 N_XI21/NET037_XI21/XI121/MM4_d N_XI21/UP_XI21/XI121/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.799 $Y=3.3245
mXI21/XI121/MM5 N_XI21/NET037_XI21/XI121/MM5_d N_XI21/W7_XI21/XI121/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.745 $Y=3.3245
mXI21/XI118/MM6 N_XI21/XI118/NET17_XI21/XI118/MM6_d N_XI21/UP_XI21/XI118/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.265 $Y=2.9735
mXI21/XI118/MM7 N_XI21/NET0140_XI21/XI118/MM7_d N_XI21/W4_XI21/XI118/MM7_g
+ N_XI21/XI118/NET17_XI21/XI118/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.319 $Y=2.9735
mXI21/XI118/MM4 N_XI21/NET0140_XI21/XI118/MM4_d N_XI21/UP_XI21/XI118/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.265 $Y=3.3245
mXI21/XI118/MM5 N_XI21/NET0140_XI21/XI118/MM5_d N_XI21/W4_XI21/XI118/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.319 $Y=3.3245
mXI21/XI119/MM6 N_XI21/XI119/NET17_XI21/XI119/MM6_d N_XI21/UP_XI21/XI119/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.177 $Y=2.9735
mXI21/XI119/MM7 N_XI21/NET035_XI21/XI119/MM7_d N_XI21/W5_XI21/XI119/MM7_g
+ N_XI21/XI119/NET17_XI21/XI119/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.123 $Y=2.9735
mXI21/XI119/MM4 N_XI21/NET035_XI21/XI119/MM4_d N_XI21/UP_XI21/XI119/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.177 $Y=3.3245
mXI21/XI119/MM5 N_XI21/NET035_XI21/XI119/MM5_d N_XI21/W5_XI21/XI119/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.123 $Y=3.3245
mXI21/XI116/MM6 N_XI21/XI116/NET17_XI21/XI116/MM6_d N_XI21/UP_XI21/XI116/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.643 $Y=2.9735
mXI21/XI116/MM7 N_XI21/NET0132_XI21/XI116/MM7_d N_XI21/W2_XI21/XI116/MM7_g
+ N_XI21/XI116/NET17_XI21/XI116/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.697 $Y=2.9735
mXI21/XI116/MM4 N_XI21/NET0132_XI21/XI116/MM4_d N_XI21/UP_XI21/XI116/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.643 $Y=3.3245
mXI21/XI116/MM5 N_XI21/NET0132_XI21/XI116/MM5_d N_XI21/W2_XI21/XI116/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.697 $Y=3.3245
mXI21/XI117/MM6 N_XI21/XI117/NET17_XI21/XI117/MM6_d N_XI21/UP_XI21/XI117/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.555 $Y=2.9735
mXI21/XI117/MM7 N_XI21/NET0127_XI21/XI117/MM7_d N_XI21/W3_XI21/XI117/MM7_g
+ N_XI21/XI117/NET17_XI21/XI117/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.501 $Y=2.9735
mXI21/XI117/MM4 N_XI21/NET0127_XI21/XI117/MM4_d N_XI21/UP_XI21/XI117/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.555 $Y=3.3245
mXI21/XI117/MM5 N_XI21/NET0127_XI21/XI117/MM5_d N_XI21/W3_XI21/XI117/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.501 $Y=3.3245
mXI21/XI114/MM6 N_XI21/XI114/NET17_XI21/XI114/MM6_d N_XI21/UP_XI21/XI114/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=15.021 $Y=2.9735
mXI21/XI114/MM7 N_XI21/NET0138_XI21/XI114/MM7_d N_XI21/W0_XI21/XI114/MM7_g
+ N_XI21/XI114/NET17_XI21/XI114/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=15.075 $Y=2.9735
mXI21/XI114/MM4 N_XI21/NET0138_XI21/XI114/MM4_d N_XI21/UP_XI21/XI114/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=15.021 $Y=3.3245
mXI21/XI114/MM5 N_XI21/NET0138_XI21/XI114/MM5_d N_XI21/W0_XI21/XI114/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=15.075 $Y=3.3245
mXI21/XI115/MM6 N_XI21/XI115/NET17_XI21/XI115/MM6_d N_XI21/UP_XI21/XI115/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.933 $Y=2.9735
mXI21/XI115/MM7 N_XI21/NET0141_XI21/XI115/MM7_d N_XI21/W1_XI21/XI115/MM7_g
+ N_XI21/XI115/NET17_XI21/XI115/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.879 $Y=2.9735
mXI21/XI115/MM4 N_XI21/NET0141_XI21/XI115/MM4_d N_XI21/UP_XI21/XI115/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.933 $Y=3.3245
mXI21/XI115/MM5 N_XI21/NET0141_XI21/XI115/MM5_d N_XI21/W1_XI21/XI115/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.879 $Y=3.3245
mXI21/XI130/MM9 N_XI21/XI130/NET17_XI21/XI130/MM9_d N_XI21/:A2_XI21/XI130/MM9_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.017 $Y=3.9995
mXI21/XI130/MM7 N_XI21/XI130/NET018_XI21/XI130/MM7_d N_XI21/:A1_XI21/XI130/MM7_g
+ N_XI21/XI130/NET17_XI21/XI130/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.963 $Y=3.9995
mXI21/XI130/MM6 N_XI21/NET0137_XI21/XI130/MM6_d N_XI21/:A0_XI21/XI130/MM6_g
+ N_XI21/XI130/NET018_XI21/XI130/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.909 $Y=3.9995
mXI21/XI130/MM8 N_XI21/NET0137_XI21/XI130/MM8_d N_XI21/:A2_XI21/XI130/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.017 $Y=3.5405
mXI21/XI130/MM5 N_XI21/NET0137_XI21/XI130/MM5_d N_XI21/:A1_XI21/XI130/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=3.5405
mXI21/XI130/MM4 N_XI21/NET0137_XI21/XI130/MM4_d N_XI21/:A0_XI21/XI130/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=3.5405
mXI21/XI132/MM6 N_XI21/XI132/NET17_XI21/XI132/MM6_d
+ N_ADDR_RD<0>_XI21/XI132/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.159 $Y=3.9995
mXI21/XI132/MM7 N_XI21/XI132/NET018_XI21/XI132/MM7_d N_XI21/:A1_XI21/XI132/MM7_g
+ N_XI21/XI132/NET17_XI21/XI132/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.213 $Y=3.9995
mXI21/XI132/MM9 N_XI21/NET0135_XI21/XI132/MM9_d N_XI21/:A2_XI21/XI132/MM9_g
+ N_XI21/XI132/NET018_XI21/XI132/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.267 $Y=3.9995
mXI21/XI132/MM4 N_XI21/NET0135_XI21/XI132/MM4_d N_ADDR_RD<0>_XI21/XI132/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.159 $Y=3.5405
mXI21/XI132/MM5 N_XI21/NET0135_XI21/XI132/MM5_d N_XI21/:A1_XI21/XI132/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.213 $Y=3.5405
mXI21/XI132/MM8 N_XI21/NET0135_XI21/XI132/MM8_d N_XI21/:A2_XI21/XI132/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.267 $Y=3.5405
mXI21/XI133/MM9 N_XI21/XI133/NET17_XI21/XI133/MM9_d N_XI21/:A2_XI21/XI133/MM9_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.557 $Y=3.9995
mXI21/XI133/MM7 N_XI21/XI133/NET018_XI21/XI133/MM7_d
+ N_ADDR_RD<1>_XI21/XI133/MM7_g N_XI21/XI133/NET17_XI21/XI133/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.503 $Y=3.9995
mXI21/XI133/MM6 N_XI21/NET0130_XI21/XI133/MM6_d N_XI21/:A0_XI21/XI133/MM6_g
+ N_XI21/XI133/NET018_XI21/XI133/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.449 $Y=3.9995
mXI21/XI133/MM8 N_XI21/NET0130_XI21/XI133/MM8_d N_XI21/:A2_XI21/XI133/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.557 $Y=3.5405
mXI21/XI133/MM5 N_XI21/NET0130_XI21/XI133/MM5_d N_ADDR_RD<1>_XI21/XI133/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.503 $Y=3.5405
mXI21/XI133/MM4 N_XI21/NET0130_XI21/XI133/MM4_d N_XI21/:A0_XI21/XI133/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.449 $Y=3.5405
mXI21/XI136/MM6 N_XI21/XI136/NET17_XI21/XI136/MM6_d
+ N_ADDR_RD<0>_XI21/XI136/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.699 $Y=3.9995
mXI21/XI136/MM7 N_XI21/XI136/NET018_XI21/XI136/MM7_d
+ N_ADDR_RD<1>_XI21/XI136/MM7_g N_XI21/XI136/NET17_XI21/XI136/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.753 $Y=3.9995
mXI21/XI136/MM9 N_XI21/NET0129_XI21/XI136/MM9_d N_XI21/:A2_XI21/XI136/MM9_g
+ N_XI21/XI136/NET018_XI21/XI136/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.807 $Y=3.9995
mXI21/XI136/MM4 N_XI21/NET0129_XI21/XI136/MM4_d N_ADDR_RD<0>_XI21/XI136/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.699 $Y=3.5405
mXI21/XI136/MM5 N_XI21/NET0129_XI21/XI136/MM5_d N_ADDR_RD<1>_XI21/XI136/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.753 $Y=3.5405
mXI21/XI136/MM8 N_XI21/NET0129_XI21/XI136/MM8_d N_XI21/:A2_XI21/XI136/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.807 $Y=3.5405
mXI21/XI144/MM9 N_XI21/XI144/NET17_XI21/XI144/MM9_d
+ N_ADDR_RD<2>_XI21/XI144/MM9_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.285 $Y=3.9995
mXI21/XI144/MM7 N_XI21/XI144/NET018_XI21/XI144/MM7_d N_XI21/:A1_XI21/XI144/MM7_g
+ N_XI21/XI144/NET17_XI21/XI144/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.231 $Y=3.9995
mXI21/XI144/MM6 N_XI21/NET0119_XI21/XI144/MM6_d N_XI21/:A0_XI21/XI144/MM6_g
+ N_XI21/XI144/NET018_XI21/XI144/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=3.9995
mXI21/XI144/MM8 N_XI21/NET0119_XI21/XI144/MM8_d N_ADDR_RD<2>_XI21/XI144/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.285 $Y=3.5405
mXI21/XI144/MM5 N_XI21/NET0119_XI21/XI144/MM5_d N_XI21/:A1_XI21/XI144/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.231 $Y=3.5405
mXI21/XI144/MM4 N_XI21/NET0119_XI21/XI144/MM4_d N_XI21/:A0_XI21/XI144/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.177 $Y=3.5405
mXI21/XI143/MM6 N_XI21/XI143/NET17_XI21/XI143/MM6_d
+ N_ADDR_RD<0>_XI21/XI143/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=3.9995
mXI21/XI143/MM7 N_XI21/XI143/NET018_XI21/XI143/MM7_d N_XI21/:A1_XI21/XI143/MM7_g
+ N_XI21/XI143/NET17_XI21/XI143/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.427 $Y=3.9995
mXI21/XI143/MM9 N_XI21/NET0133_XI21/XI143/MM9_d N_ADDR_RD<2>_XI21/XI143/MM9_g
+ N_XI21/XI143/NET018_XI21/XI143/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.481 $Y=3.9995
mXI21/XI143/MM4 N_XI21/NET0133_XI21/XI143/MM4_d N_ADDR_RD<0>_XI21/XI143/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.373 $Y=3.5405
mXI21/XI143/MM5 N_XI21/NET0133_XI21/XI143/MM5_d N_XI21/:A1_XI21/XI143/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.427 $Y=3.5405
mXI21/XI143/MM8 N_XI21/NET0133_XI21/XI143/MM8_d N_ADDR_RD<2>_XI21/XI143/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.481 $Y=3.5405
mXI21/XI142/MM9 N_XI21/XI142/NET17_XI21/XI142/MM9_d
+ N_ADDR_RD<2>_XI21/XI142/MM9_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.771 $Y=3.9995
mXI21/XI142/MM7 N_XI21/XI142/NET018_XI21/XI142/MM7_d
+ N_ADDR_RD<1>_XI21/XI142/MM7_g N_XI21/XI142/NET17_XI21/XI142/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.717 $Y=3.9995
mXI21/XI142/MM6 N_XI21/NET0142_XI21/XI142/MM6_d N_XI21/:A0_XI21/XI142/MM6_g
+ N_XI21/XI142/NET018_XI21/XI142/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.663 $Y=3.9995
mXI21/XI142/MM8 N_XI21/NET0142_XI21/XI142/MM8_d N_ADDR_RD<2>_XI21/XI142/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.771 $Y=3.5405
mXI21/XI142/MM5 N_XI21/NET0142_XI21/XI142/MM5_d N_ADDR_RD<1>_XI21/XI142/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.717 $Y=3.5405
mXI21/XI142/MM4 N_XI21/NET0142_XI21/XI142/MM4_d N_XI21/:A0_XI21/XI142/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.663 $Y=3.5405
mXI21/XI141/MM6 N_XI21/XI141/NET17_XI21/XI141/MM6_d
+ N_ADDR_RD<0>_XI21/XI141/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.859 $Y=3.9995
mXI21/XI141/MM7 N_XI21/XI141/NET018_XI21/XI141/MM7_d
+ N_ADDR_RD<1>_XI21/XI141/MM7_g N_XI21/XI141/NET17_XI21/XI141/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.913 $Y=3.9995
mXI21/XI141/MM9 N_XI21/NET0123_XI21/XI141/MM9_d N_ADDR_RD<2>_XI21/XI141/MM9_g
+ N_XI21/XI141/NET018_XI21/XI141/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.967 $Y=3.9995
mXI21/XI141/MM4 N_XI21/NET0123_XI21/XI141/MM4_d N_ADDR_RD<0>_XI21/XI141/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.859 $Y=3.5405
mXI21/XI141/MM5 N_XI21/NET0123_XI21/XI141/MM5_d N_ADDR_RD<1>_XI21/XI141/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.913 $Y=3.5405
mXI21/XI141/MM8 N_XI21/NET0123_XI21/XI141/MM8_d N_ADDR_RD<2>_XI21/XI141/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.967 $Y=3.5405
mXI21/XI19/MM0 N_XI21/:A0_XI21/XI19/MM0_d N_ADDR_RD<0>_XI21/XI19/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.423 $Y=3.9995
mXI21/XI19/MM1 N_XI21/:A0_XI21/XI19/MM1_d N_ADDR_RD<0>_XI21/XI19/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.423 $Y=3.7295
mXI21/XI18/MM0 N_XI21/:A1_XI21/XI18/MM0_d N_ADDR_RD<1>_XI21/XI18/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.565 $Y=3.9995
mXI21/XI18/MM1 N_XI21/:A1_XI21/XI18/MM1_d N_ADDR_RD<1>_XI21/XI18/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.565 $Y=3.7295
mXI21/XI17/MM0 N_XI21/:A2_XI21/XI17/MM0_d N_ADDR_RD<2>_XI21/XI17/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.727 $Y=3.9995
mXI21/XI17/MM1 N_XI21/:A2_XI21/XI17/MM1_d N_ADDR_RD<2>_XI21/XI17/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.727 $Y=3.7295
mXI22/XI147/MM0 N_XI22/NET0163_XI22/XI147/MM0_d N_ADDR_WR<3>_XI22/XI147/MM0_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=4.0805
mXI22/XI147/MM1 N_XI22/NET0163_XI22/XI147/MM1_d N_ADDR_WR<3>_XI22/XI147/MM1_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.507 $Y=4.4855
mXI22/XI103/MM0 N_WWL<7>_XI22/XI103/MM0_d N_XI22/NET059_XI22/XI103/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=10.971 $Y=5.0795
mXI22/XI103/MM1 N_WWL<7>_XI22/XI103/MM1_d N_XI22/NET059_XI22/XI103/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=10.971 $Y=4.7825
mXI22/XI91/MM0 N_WWL<6>_XI22/XI91/MM0_d N_XI22/NET073_XI22/XI91/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.153 $Y=5.0795
mXI22/XI91/MM1 N_WWL<6>_XI22/XI91/MM1_d N_XI22/NET073_XI22/XI91/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.153 $Y=4.7825
mXI22/XI47/MM0 N_WWL<5>_XI22/XI47/MM0_d N_XI22/NET0125_XI22/XI47/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.241 $Y=5.0795
mXI22/XI47/MM1 N_WWL<5>_XI22/XI47/MM1_d N_XI22/NET0125_XI22/XI47/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.241 $Y=4.7825
mXI22/XI40/MM0 N_WWL<4>_XI22/XI40/MM0_d N_XI22/NET0134_XI22/XI40/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.423 $Y=5.0795
mXI22/XI40/MM1 N_WWL<4>_XI22/XI40/MM1_d N_XI22/NET0134_XI22/XI40/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.423 $Y=4.7825
mXI22/XI35/MM0 N_WWL<3>_XI22/XI35/MM0_d N_XI22/NET0139_XI22/XI35/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.511 $Y=5.0795
mXI22/XI35/MM1 N_WWL<3>_XI22/XI35/MM1_d N_XI22/NET0139_XI22/XI35/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.511 $Y=4.7825
mXI22/XI28/MM0 N_WWL<2>_XI22/XI28/MM0_d N_XI22/NET0148_XI22/XI28/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.693 $Y=5.0795
mXI22/XI28/MM1 N_WWL<2>_XI22/XI28/MM1_d N_XI22/NET0148_XI22/XI28/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.693 $Y=4.7825
mXI22/XI21/MM0 N_WWL<1>_XI22/XI21/MM0_d N_XI22/NET0151_XI22/XI21/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.781 $Y=5.0795
mXI22/XI21/MM1 N_WWL<1>_XI22/XI21/MM1_d N_XI22/NET0151_XI22/XI21/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.781 $Y=4.7825
mXI22/XI7/MM0 N_WWL<0>_XI22/XI7/MM0_d N_XI22/NET13_XI22/XI7/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.963 $Y=5.0795
mXI22/XI7/MM1 N_WWL<0>_XI22/XI7/MM1_d N_XI22/NET13_XI22/XI7/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=11.963 $Y=4.7825
mXI22/XI122/MM0 N_WWL<8>_XI22/XI122/MM0_d N_XI22/NET0138_XI22/XI122/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.237 $Y=5.0795
mXI22/XI122/MM1 N_WWL<8>_XI22/XI122/MM1_d N_XI22/NET0138_XI22/XI122/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.237 $Y=4.7825
mXI22/XI123/MM0 N_WWL<9>_XI22/XI123/MM0_d N_XI22/NET0141_XI22/XI123/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.419 $Y=5.0795
mXI22/XI123/MM1 N_WWL<9>_XI22/XI123/MM1_d N_XI22/NET0141_XI22/XI123/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.419 $Y=4.7825
mXI22/XI124/MM0 N_WWL<10>_XI22/XI124/MM0_d N_XI22/NET0132_XI22/XI124/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.507 $Y=5.0795
mXI22/XI124/MM1 N_WWL<10>_XI22/XI124/MM1_d N_XI22/NET0132_XI22/XI124/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.507 $Y=4.7825
mXI22/XI125/MM0 N_WWL<11>_XI22/XI125/MM0_d N_XI22/NET0127_XI22/XI125/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.689 $Y=5.0795
mXI22/XI125/MM1 N_WWL<11>_XI22/XI125/MM1_d N_XI22/NET0127_XI22/XI125/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.689 $Y=4.7825
mXI22/XI126/MM0 N_WWL<12>_XI22/XI126/MM0_d N_XI22/NET0140_XI22/XI126/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.777 $Y=5.0795
mXI22/XI126/MM1 N_WWL<12>_XI22/XI126/MM1_d N_XI22/NET0140_XI22/XI126/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.777 $Y=4.7825
mXI22/XI127/MM0 N_WWL<13>_XI22/XI127/MM0_d N_XI22/NET035_XI22/XI127/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.959 $Y=5.0795
mXI22/XI127/MM1 N_WWL<13>_XI22/XI127/MM1_d N_XI22/NET035_XI22/XI127/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=15.959 $Y=4.7825
mXI22/XI128/MM0 N_WWL<14>_XI22/XI128/MM0_d N_XI22/NET036_XI22/XI128/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.047 $Y=5.0795
mXI22/XI128/MM1 N_WWL<14>_XI22/XI128/MM1_d N_XI22/NET036_XI22/XI128/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.047 $Y=4.7825
mXI22/XI129/MM0 N_WWL<15>_XI22/XI129/MM0_d N_XI22/NET037_XI22/XI129/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.229 $Y=5.0795
mXI22/XI129/MM1 N_WWL<15>_XI22/XI129/MM1_d N_XI22/NET037_XI22/XI129/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.89e-07 NFIN=7 $X=16.229 $Y=4.7825
mXI22/XI33/MM0 N_XI22/W0_XI22/XI33/MM0_d N_XI22/NET0137_XI22/XI33/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=12.989 $Y=4.0535
mXI22/XI33/MM1 N_XI22/W0_XI22/XI33/MM1_d N_XI22/NET0137_XI22/XI33/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=12.989 $Y=4.4585
mXI22/XI131/MM0 N_XI22/W1_XI22/XI131/MM0_d N_XI22/NET0135_XI22/XI131/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.077 $Y=4.0535
mXI22/XI131/MM1 N_XI22/W1_XI22/XI131/MM1_d N_XI22/NET0135_XI22/XI131/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.077 $Y=4.4585
mXI22/XI134/MM0 N_XI22/W2_XI22/XI134/MM0_d N_XI22/NET0130_XI22/XI134/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.259 $Y=4.0535
mXI22/XI134/MM1 N_XI22/W2_XI22/XI134/MM1_d N_XI22/NET0130_XI22/XI134/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.259 $Y=4.4585
mXI22/XI135/MM0 N_XI22/W3_XI22/XI135/MM0_d N_XI22/NET0129_XI22/XI135/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.347 $Y=4.0535
mXI22/XI135/MM1 N_XI22/W3_XI22/XI135/MM1_d N_XI22/NET0129_XI22/XI135/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.347 $Y=4.4585
mXI22/XI140/MM0 N_XI22/W4_XI22/XI140/MM0_d N_XI22/NET0119_XI22/XI140/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.637 $Y=4.0535
mXI22/XI140/MM1 N_XI22/W4_XI22/XI140/MM1_d N_XI22/NET0119_XI22/XI140/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.637 $Y=4.4585
mXI22/XI139/MM0 N_XI22/W5_XI22/XI139/MM0_d N_XI22/NET0133_XI22/XI139/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.725 $Y=4.0535
mXI22/XI139/MM1 N_XI22/W5_XI22/XI139/MM1_d N_XI22/NET0133_XI22/XI139/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.725 $Y=4.4585
mXI22/XI138/MM0 N_XI22/W6_XI22/XI138/MM0_d N_XI22/NET0142_XI22/XI138/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.907 $Y=4.0535
mXI22/XI138/MM1 N_XI22/W6_XI22/XI138/MM1_d N_XI22/NET0142_XI22/XI138/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.907 $Y=4.4585
mXI22/XI137/MM0 N_XI22/W7_XI22/XI137/MM0_d N_XI22/NET0123_XI22/XI137/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.995 $Y=4.0535
mXI22/XI137/MM1 N_XI22/W7_XI22/XI137/MM1_d N_XI22/NET0123_XI22/XI137/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=13.995 $Y=4.4585
mXI22/XI99/MM0 N_XI22/DOWN_XI22/XI99/MM0_d N_XI22/NET063_XI22/XI99/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.149 $Y=4.0535
mXI22/XI99/MM1 N_XI22/DOWN_XI22/XI99/MM1_d N_XI22/NET063_XI22/XI99/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.149 $Y=4.4585
mXI22/XI107/MM0 N_XI22/UP_XI22/XI107/MM0_d N_XI22/NET055_XI22/XI107/MM0_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.885 $Y=4.0535
mXI22/XI107/MM1 N_XI22/UP_XI22/XI107/MM1_d N_XI22/NET055_XI22/XI107/MM1_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=8.1e-08 NFIN=3 $X=15.885 $Y=4.4585
mXI22/XI101/MM7 N_XI22/XI101/NET17_XI22/XI101/MM7_d N_WE_XI22/XI101/MM7_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=4.0805
mXI22/XI101/MM6 N_XI22/NET063_XI22/XI101/MM6_d N_XI22/NET0163_XI22/XI101/MM6_g
+ N_XI22/XI101/NET17_XI22/XI101/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.345 $Y=4.0805
mXI22/XI101/MM5 N_XI22/NET063_XI22/XI101/MM5_d N_WE_XI22/XI101/MM5_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.291 $Y=4.4855
mXI22/XI101/MM4 N_XI22/NET063_XI22/XI101/MM4_d N_XI22/NET0163_XI22/XI101/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.345 $Y=4.4855
mXI22/XI109/MM7 N_XI22/XI109/NET17_XI22/XI109/MM7_d
+ N_ADDR_WR<3>_XI22/XI109/MM7_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.669 $Y=4.0805
mXI22/XI109/MM6 N_XI22/NET055_XI22/XI109/MM6_d N_WE_XI22/XI109/MM6_g
+ N_XI22/XI109/NET17_XI22/XI109/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=15.723 $Y=4.0805
mXI22/XI109/MM5 N_XI22/NET055_XI22/XI109/MM5_d N_ADDR_WR<3>_XI22/XI109/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.669 $Y=4.4855
mXI22/XI109/MM4 N_XI22/NET055_XI22/XI109/MM4_d N_WE_XI22/XI109/MM4_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=15.723 $Y=4.4855
mXI22/XI20/MM6 N_XI22/XI20/NET17_XI22/XI20/MM6_d N_XI22/DOWN_XI22/XI20/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.267 $Y=5.0795
mXI22/XI20/MM7 N_XI22/NET0151_XI22/XI20/MM7_d N_XI22/W1_XI22/XI20/MM7_g
+ N_XI22/XI20/NET17_XI22/XI20/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.321 $Y=5.0795
mXI22/XI20/MM4 N_XI22/NET0151_XI22/XI20/MM4_d N_XI22/DOWN_XI22/XI20/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.267 $Y=4.7285
mXI22/XI20/MM5 N_XI22/NET0151_XI22/XI20/MM5_d N_XI22/W1_XI22/XI20/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.321 $Y=4.7285
mXI22/XI5/MM6 N_XI22/XI5/NET17_XI22/XI5/MM6_d N_XI22/DOWN_XI22/XI5/MM6_g VSS!
+ VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.179 $Y=5.0795
mXI22/XI5/MM7 N_XI22/NET13_XI22/XI5/MM7_d N_XI22/W0_XI22/XI5/MM7_g
+ N_XI22/XI5/NET17_XI22/XI5/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.125 $Y=5.0795
mXI22/XI5/MM4 N_XI22/NET13_XI22/XI5/MM4_d N_XI22/DOWN_XI22/XI5/MM4_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.179 $Y=4.7285
mXI22/XI5/MM5 N_XI22/NET13_XI22/XI5/MM5_d N_XI22/W0_XI22/XI5/MM5_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.125 $Y=4.7285
mXI22/XI34/MM6 N_XI22/XI34/NET17_XI22/XI34/MM6_d N_XI22/DOWN_XI22/XI34/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.645 $Y=5.0795
mXI22/XI34/MM7 N_XI22/NET0139_XI22/XI34/MM7_d N_XI22/W3_XI22/XI34/MM7_g
+ N_XI22/XI34/NET17_XI22/XI34/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.699 $Y=5.0795
mXI22/XI34/MM4 N_XI22/NET0139_XI22/XI34/MM4_d N_XI22/DOWN_XI22/XI34/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.645 $Y=4.7285
mXI22/XI34/MM5 N_XI22/NET0139_XI22/XI34/MM5_d N_XI22/W3_XI22/XI34/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.699 $Y=4.7285
mXI22/XI29/MM6 N_XI22/XI29/NET17_XI22/XI29/MM6_d N_XI22/DOWN_XI22/XI29/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.557 $Y=5.0795
mXI22/XI29/MM7 N_XI22/NET0148_XI22/XI29/MM7_d N_XI22/W2_XI22/XI29/MM7_g
+ N_XI22/XI29/NET17_XI22/XI29/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.503 $Y=5.0795
mXI22/XI29/MM4 N_XI22/NET0148_XI22/XI29/MM4_d N_XI22/DOWN_XI22/XI29/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.557 $Y=4.7285
mXI22/XI29/MM5 N_XI22/NET0148_XI22/XI29/MM5_d N_XI22/W2_XI22/XI29/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.503 $Y=4.7285
mXI22/XI46/MM6 N_XI22/XI46/NET17_XI22/XI46/MM6_d N_XI22/DOWN_XI22/XI46/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.023 $Y=5.0795
mXI22/XI46/MM7 N_XI22/NET0125_XI22/XI46/MM7_d N_XI22/W5_XI22/XI46/MM7_g
+ N_XI22/XI46/NET17_XI22/XI46/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.077 $Y=5.0795
mXI22/XI46/MM4 N_XI22/NET0125_XI22/XI46/MM4_d N_XI22/DOWN_XI22/XI46/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.023 $Y=4.7285
mXI22/XI46/MM5 N_XI22/NET0125_XI22/XI46/MM5_d N_XI22/W5_XI22/XI46/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.077 $Y=4.7285
mXI22/XI41/MM6 N_XI22/XI41/NET17_XI22/XI41/MM6_d N_XI22/DOWN_XI22/XI41/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.935 $Y=5.0795
mXI22/XI41/MM7 N_XI22/NET0134_XI22/XI41/MM7_d N_XI22/W4_XI22/XI41/MM7_g
+ N_XI22/XI41/NET17_XI22/XI41/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=12.881 $Y=5.0795
mXI22/XI41/MM4 N_XI22/NET0134_XI22/XI41/MM4_d N_XI22/DOWN_XI22/XI41/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.935 $Y=4.7285
mXI22/XI41/MM5 N_XI22/NET0134_XI22/XI41/MM5_d N_XI22/W4_XI22/XI41/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=12.881 $Y=4.7285
mXI22/XI105/MM6 N_XI22/XI105/NET17_XI22/XI105/MM6_d N_XI22/DOWN_XI22/XI105/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.401 $Y=5.0795
mXI22/XI105/MM7 N_XI22/NET059_XI22/XI105/MM7_d N_XI22/W7_XI22/XI105/MM7_g
+ N_XI22/XI105/NET17_XI22/XI105/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.455 $Y=5.0795
mXI22/XI105/MM4 N_XI22/NET059_XI22/XI105/MM4_d N_XI22/DOWN_XI22/XI105/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.401 $Y=4.7285
mXI22/XI105/MM5 N_XI22/NET059_XI22/XI105/MM5_d N_XI22/W7_XI22/XI105/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.455 $Y=4.7285
mXI22/XI93/MM6 N_XI22/XI93/NET17_XI22/XI93/MM6_d N_XI22/DOWN_XI22/XI93/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.313 $Y=5.0795
mXI22/XI93/MM7 N_XI22/NET073_XI22/XI93/MM7_d N_XI22/W6_XI22/XI93/MM7_g
+ N_XI22/XI93/NET17_XI22/XI93/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.259 $Y=5.0795
mXI22/XI93/MM4 N_XI22/NET073_XI22/XI93/MM4_d N_XI22/DOWN_XI22/XI93/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.313 $Y=4.7285
mXI22/XI93/MM5 N_XI22/NET073_XI22/XI93/MM5_d N_XI22/W6_XI22/XI93/MM5_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.259 $Y=4.7285
mXI22/XI120/MM6 N_XI22/XI120/NET17_XI22/XI120/MM6_d N_XI22/UP_XI22/XI120/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.887 $Y=5.0795
mXI22/XI120/MM7 N_XI22/NET036_XI22/XI120/MM7_d N_XI22/W6_XI22/XI120/MM7_g
+ N_XI22/XI120/NET17_XI22/XI120/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.941 $Y=5.0795
mXI22/XI120/MM4 N_XI22/NET036_XI22/XI120/MM4_d N_XI22/UP_XI22/XI120/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.887 $Y=4.7285
mXI22/XI120/MM5 N_XI22/NET036_XI22/XI120/MM5_d N_XI22/W6_XI22/XI120/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.941 $Y=4.7285
mXI22/XI121/MM6 N_XI22/XI121/NET17_XI22/XI121/MM6_d N_XI22/UP_XI22/XI121/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.799 $Y=5.0795
mXI22/XI121/MM7 N_XI22/NET037_XI22/XI121/MM7_d N_XI22/W7_XI22/XI121/MM7_g
+ N_XI22/XI121/NET17_XI22/XI121/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=13.745 $Y=5.0795
mXI22/XI121/MM4 N_XI22/NET037_XI22/XI121/MM4_d N_XI22/UP_XI22/XI121/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.799 $Y=4.7285
mXI22/XI121/MM5 N_XI22/NET037_XI22/XI121/MM5_d N_XI22/W7_XI22/XI121/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=13.745 $Y=4.7285
mXI22/XI118/MM6 N_XI22/XI118/NET17_XI22/XI118/MM6_d N_XI22/UP_XI22/XI118/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.265 $Y=5.0795
mXI22/XI118/MM7 N_XI22/NET0140_XI22/XI118/MM7_d N_XI22/W4_XI22/XI118/MM7_g
+ N_XI22/XI118/NET17_XI22/XI118/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.319 $Y=5.0795
mXI22/XI118/MM4 N_XI22/NET0140_XI22/XI118/MM4_d N_XI22/UP_XI22/XI118/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.265 $Y=4.7285
mXI22/XI118/MM5 N_XI22/NET0140_XI22/XI118/MM5_d N_XI22/W4_XI22/XI118/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.319 $Y=4.7285
mXI22/XI119/MM6 N_XI22/XI119/NET17_XI22/XI119/MM6_d N_XI22/UP_XI22/XI119/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.177 $Y=5.0795
mXI22/XI119/MM7 N_XI22/NET035_XI22/XI119/MM7_d N_XI22/W5_XI22/XI119/MM7_g
+ N_XI22/XI119/NET17_XI22/XI119/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.123 $Y=5.0795
mXI22/XI119/MM4 N_XI22/NET035_XI22/XI119/MM4_d N_XI22/UP_XI22/XI119/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.177 $Y=4.7285
mXI22/XI119/MM5 N_XI22/NET035_XI22/XI119/MM5_d N_XI22/W5_XI22/XI119/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.123 $Y=4.7285
mXI22/XI116/MM6 N_XI22/XI116/NET17_XI22/XI116/MM6_d N_XI22/UP_XI22/XI116/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.643 $Y=5.0795
mXI22/XI116/MM7 N_XI22/NET0132_XI22/XI116/MM7_d N_XI22/W2_XI22/XI116/MM7_g
+ N_XI22/XI116/NET17_XI22/XI116/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.697 $Y=5.0795
mXI22/XI116/MM4 N_XI22/NET0132_XI22/XI116/MM4_d N_XI22/UP_XI22/XI116/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.643 $Y=4.7285
mXI22/XI116/MM5 N_XI22/NET0132_XI22/XI116/MM5_d N_XI22/W2_XI22/XI116/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.697 $Y=4.7285
mXI22/XI117/MM6 N_XI22/XI117/NET17_XI22/XI117/MM6_d N_XI22/UP_XI22/XI117/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.555 $Y=5.0795
mXI22/XI117/MM7 N_XI22/NET0127_XI22/XI117/MM7_d N_XI22/W3_XI22/XI117/MM7_g
+ N_XI22/XI117/NET17_XI22/XI117/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.501 $Y=5.0795
mXI22/XI117/MM4 N_XI22/NET0127_XI22/XI117/MM4_d N_XI22/UP_XI22/XI117/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.555 $Y=4.7285
mXI22/XI117/MM5 N_XI22/NET0127_XI22/XI117/MM5_d N_XI22/W3_XI22/XI117/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.501 $Y=4.7285
mXI22/XI114/MM6 N_XI22/XI114/NET17_XI22/XI114/MM6_d N_XI22/UP_XI22/XI114/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=15.021 $Y=5.0795
mXI22/XI114/MM7 N_XI22/NET0138_XI22/XI114/MM7_d N_XI22/W0_XI22/XI114/MM7_g
+ N_XI22/XI114/NET17_XI22/XI114/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=15.075 $Y=5.0795
mXI22/XI114/MM4 N_XI22/NET0138_XI22/XI114/MM4_d N_XI22/UP_XI22/XI114/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=15.021 $Y=4.7285
mXI22/XI114/MM5 N_XI22/NET0138_XI22/XI114/MM5_d N_XI22/W0_XI22/XI114/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=15.075 $Y=4.7285
mXI22/XI115/MM6 N_XI22/XI115/NET17_XI22/XI115/MM6_d N_XI22/UP_XI22/XI115/MM6_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.933 $Y=5.0795
mXI22/XI115/MM7 N_XI22/NET0141_XI22/XI115/MM7_d N_XI22/W1_XI22/XI115/MM7_g
+ N_XI22/XI115/NET17_XI22/XI115/MM7_s VSS! NMOS_RVT L=2e-08 W=1.35e-07 NFIN=5
+ $X=14.879 $Y=5.0795
mXI22/XI115/MM4 N_XI22/NET0141_XI22/XI115/MM4_d N_XI22/UP_XI22/XI115/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.933 $Y=4.7285
mXI22/XI115/MM5 N_XI22/NET0141_XI22/XI115/MM5_d N_XI22/W1_XI22/XI115/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=1.35e-07 NFIN=5 $X=14.879 $Y=4.7285
mXI22/XI130/MM9 N_XI22/XI130/NET17_XI22/XI130/MM9_d N_XI22/:A2_XI22/XI130/MM9_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.017 $Y=4.0535
mXI22/XI130/MM7 N_XI22/XI130/NET018_XI22/XI130/MM7_d N_XI22/:A1_XI22/XI130/MM7_g
+ N_XI22/XI130/NET17_XI22/XI130/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.963 $Y=4.0535
mXI22/XI130/MM6 N_XI22/NET0137_XI22/XI130/MM6_d N_XI22/:A0_XI22/XI130/MM6_g
+ N_XI22/XI130/NET018_XI22/XI130/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=11.909 $Y=4.0535
mXI22/XI130/MM8 N_XI22/NET0137_XI22/XI130/MM8_d N_XI22/:A2_XI22/XI130/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.017 $Y=4.5125
mXI22/XI130/MM5 N_XI22/NET0137_XI22/XI130/MM5_d N_XI22/:A1_XI22/XI130/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=11.963 $Y=4.5125
mXI22/XI130/MM4 N_XI22/NET0137_XI22/XI130/MM4_d N_XI22/:A0_XI22/XI130/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=11.909 $Y=4.5125
mXI22/XI132/MM6 N_XI22/XI132/NET17_XI22/XI132/MM6_d
+ N_ADDR_WR<0>_XI22/XI132/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.159 $Y=4.0535
mXI22/XI132/MM7 N_XI22/XI132/NET018_XI22/XI132/MM7_d N_XI22/:A1_XI22/XI132/MM7_g
+ N_XI22/XI132/NET17_XI22/XI132/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.213 $Y=4.0535
mXI22/XI132/MM9 N_XI22/NET0135_XI22/XI132/MM9_d N_XI22/:A2_XI22/XI132/MM9_g
+ N_XI22/XI132/NET018_XI22/XI132/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.267 $Y=4.0535
mXI22/XI132/MM4 N_XI22/NET0135_XI22/XI132/MM4_d N_ADDR_WR<0>_XI22/XI132/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.159 $Y=4.5125
mXI22/XI132/MM5 N_XI22/NET0135_XI22/XI132/MM5_d N_XI22/:A1_XI22/XI132/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.213 $Y=4.5125
mXI22/XI132/MM8 N_XI22/NET0135_XI22/XI132/MM8_d N_XI22/:A2_XI22/XI132/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.267 $Y=4.5125
mXI22/XI133/MM9 N_XI22/XI133/NET17_XI22/XI133/MM9_d N_XI22/:A2_XI22/XI133/MM9_g
+ VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.557 $Y=4.0535
mXI22/XI133/MM7 N_XI22/XI133/NET018_XI22/XI133/MM7_d
+ N_ADDR_WR<1>_XI22/XI133/MM7_g N_XI22/XI133/NET17_XI22/XI133/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.503 $Y=4.0535
mXI22/XI133/MM6 N_XI22/NET0130_XI22/XI133/MM6_d N_XI22/:A0_XI22/XI133/MM6_g
+ N_XI22/XI133/NET018_XI22/XI133/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.449 $Y=4.0535
mXI22/XI133/MM8 N_XI22/NET0130_XI22/XI133/MM8_d N_XI22/:A2_XI22/XI133/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.557 $Y=4.5125
mXI22/XI133/MM5 N_XI22/NET0130_XI22/XI133/MM5_d N_ADDR_WR<1>_XI22/XI133/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.503 $Y=4.5125
mXI22/XI133/MM4 N_XI22/NET0130_XI22/XI133/MM4_d N_XI22/:A0_XI22/XI133/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.449 $Y=4.5125
mXI22/XI136/MM6 N_XI22/XI136/NET17_XI22/XI136/MM6_d
+ N_ADDR_WR<0>_XI22/XI136/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.699 $Y=4.0535
mXI22/XI136/MM7 N_XI22/XI136/NET018_XI22/XI136/MM7_d
+ N_ADDR_WR<1>_XI22/XI136/MM7_g N_XI22/XI136/NET17_XI22/XI136/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.753 $Y=4.0535
mXI22/XI136/MM9 N_XI22/NET0129_XI22/XI136/MM9_d N_XI22/:A2_XI22/XI136/MM9_g
+ N_XI22/XI136/NET018_XI22/XI136/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=12.807 $Y=4.0535
mXI22/XI136/MM4 N_XI22/NET0129_XI22/XI136/MM4_d N_ADDR_WR<0>_XI22/XI136/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.699 $Y=4.5125
mXI22/XI136/MM5 N_XI22/NET0129_XI22/XI136/MM5_d N_ADDR_WR<1>_XI22/XI136/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.753 $Y=4.5125
mXI22/XI136/MM8 N_XI22/NET0129_XI22/XI136/MM8_d N_XI22/:A2_XI22/XI136/MM8_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=12.807 $Y=4.5125
mXI22/XI144/MM9 N_XI22/XI144/NET17_XI22/XI144/MM9_d
+ N_ADDR_WR<2>_XI22/XI144/MM9_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.285 $Y=4.0535
mXI22/XI144/MM7 N_XI22/XI144/NET018_XI22/XI144/MM7_d N_XI22/:A1_XI22/XI144/MM7_g
+ N_XI22/XI144/NET17_XI22/XI144/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.231 $Y=4.0535
mXI22/XI144/MM6 N_XI22/NET0119_XI22/XI144/MM6_d N_XI22/:A0_XI22/XI144/MM6_g
+ N_XI22/XI144/NET018_XI22/XI144/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.177 $Y=4.0535
mXI22/XI144/MM8 N_XI22/NET0119_XI22/XI144/MM8_d N_ADDR_WR<2>_XI22/XI144/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.285 $Y=4.5125
mXI22/XI144/MM5 N_XI22/NET0119_XI22/XI144/MM5_d N_XI22/:A1_XI22/XI144/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.231 $Y=4.5125
mXI22/XI144/MM4 N_XI22/NET0119_XI22/XI144/MM4_d N_XI22/:A0_XI22/XI144/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.177 $Y=4.5125
mXI22/XI143/MM6 N_XI22/XI143/NET17_XI22/XI143/MM6_d
+ N_ADDR_WR<0>_XI22/XI143/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.373 $Y=4.0535
mXI22/XI143/MM7 N_XI22/XI143/NET018_XI22/XI143/MM7_d N_XI22/:A1_XI22/XI143/MM7_g
+ N_XI22/XI143/NET17_XI22/XI143/MM7_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.427 $Y=4.0535
mXI22/XI143/MM9 N_XI22/NET0133_XI22/XI143/MM9_d N_ADDR_WR<2>_XI22/XI143/MM9_g
+ N_XI22/XI143/NET018_XI22/XI143/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.481 $Y=4.0535
mXI22/XI143/MM4 N_XI22/NET0133_XI22/XI143/MM4_d N_ADDR_WR<0>_XI22/XI143/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.373 $Y=4.5125
mXI22/XI143/MM5 N_XI22/NET0133_XI22/XI143/MM5_d N_XI22/:A1_XI22/XI143/MM5_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.427 $Y=4.5125
mXI22/XI143/MM8 N_XI22/NET0133_XI22/XI143/MM8_d N_ADDR_WR<2>_XI22/XI143/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.481 $Y=4.5125
mXI22/XI142/MM9 N_XI22/XI142/NET17_XI22/XI142/MM9_d
+ N_ADDR_WR<2>_XI22/XI142/MM9_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.771 $Y=4.0535
mXI22/XI142/MM7 N_XI22/XI142/NET018_XI22/XI142/MM7_d
+ N_ADDR_WR<1>_XI22/XI142/MM7_g N_XI22/XI142/NET17_XI22/XI142/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.717 $Y=4.0535
mXI22/XI142/MM6 N_XI22/NET0142_XI22/XI142/MM6_d N_XI22/:A0_XI22/XI142/MM6_g
+ N_XI22/XI142/NET018_XI22/XI142/MM6_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.663 $Y=4.0535
mXI22/XI142/MM8 N_XI22/NET0142_XI22/XI142/MM8_d N_ADDR_WR<2>_XI22/XI142/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.771 $Y=4.5125
mXI22/XI142/MM5 N_XI22/NET0142_XI22/XI142/MM5_d N_ADDR_WR<1>_XI22/XI142/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.717 $Y=4.5125
mXI22/XI142/MM4 N_XI22/NET0142_XI22/XI142/MM4_d N_XI22/:A0_XI22/XI142/MM4_g VDD!
+ VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.663 $Y=4.5125
mXI22/XI141/MM6 N_XI22/XI141/NET17_XI22/XI141/MM6_d
+ N_ADDR_WR<0>_XI22/XI141/MM6_g VSS! VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.859 $Y=4.0535
mXI22/XI141/MM7 N_XI22/XI141/NET018_XI22/XI141/MM7_d
+ N_ADDR_WR<1>_XI22/XI141/MM7_g N_XI22/XI141/NET17_XI22/XI141/MM7_s VSS!
+ NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.913 $Y=4.0535
mXI22/XI141/MM9 N_XI22/NET0123_XI22/XI141/MM9_d N_ADDR_WR<2>_XI22/XI141/MM9_g
+ N_XI22/XI141/NET018_XI22/XI141/MM9_s VSS! NMOS_RVT L=2e-08 W=2.7e-08 NFIN=1
+ $X=14.967 $Y=4.0535
mXI22/XI141/MM4 N_XI22/NET0123_XI22/XI141/MM4_d N_ADDR_WR<0>_XI22/XI141/MM4_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.859 $Y=4.5125
mXI22/XI141/MM5 N_XI22/NET0123_XI22/XI141/MM5_d N_ADDR_WR<1>_XI22/XI141/MM5_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.913 $Y=4.5125
mXI22/XI141/MM8 N_XI22/NET0123_XI22/XI141/MM8_d N_ADDR_WR<2>_XI22/XI141/MM8_g
+ VDD! VDD! PMOS_RVT L=2e-08 W=2.7e-08 NFIN=1 $X=14.967 $Y=4.5125
mXI22/XI19/MM0 N_XI22/:A0_XI22/XI19/MM0_d N_ADDR_WR<0>_XI22/XI19/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.423 $Y=4.0535
mXI22/XI19/MM1 N_XI22/:A0_XI22/XI19/MM1_d N_ADDR_WR<0>_XI22/XI19/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.423 $Y=4.3235
mXI22/XI18/MM0 N_XI22/:A1_XI22/XI18/MM0_d N_ADDR_WR<1>_XI22/XI18/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.565 $Y=4.0535
mXI22/XI18/MM1 N_XI22/:A1_XI22/XI18/MM1_d N_ADDR_WR<1>_XI22/XI18/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.565 $Y=4.3235
mXI22/XI17/MM0 N_XI22/:A2_XI22/XI17/MM0_d N_ADDR_WR<2>_XI22/XI17/MM0_g VSS! VSS!
+ NMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.727 $Y=4.0535
mXI22/XI17/MM1 N_XI22/:A2_XI22/XI17/MM1_d N_ADDR_WR<2>_XI22/XI17/MM1_g VDD! VDD!
+ PMOS_RVT L=2e-08 W=2.16e-07 NFIN=8 $X=11.727 $Y=4.3235
*
.include "Register_File_new.pex.netlist.REGISTER_FILE_NEW.pxi"
*
.ends
*
*
