CORE
main.v
--module main --bound 3 --k-induction
^EXIT=0$
^SIGNAL=0$
^\[Verilog::main.property.p1] .* SUCCESS$
--
^warning: ignoring
