Basically processor เจฆเจพ เจเจนเฉ เจเฉฐเจฎ เจ เจเจฟ เจเจน Memory เจคเฉเจ data เจเฉเฉฑเจเจฆเจพ เจนเฉ เจคเฉ เจเจธ data เจคเฉ operation เจเจฐเจฆเจพ เจเฉ เจฎเฉเจ เจเจธ เจจเฉเฉฐ ( processor เจจเฉเฉฐ )เจฆเจธเจฟเจ เจนเฉเฅค

เจเจธ เจเฉฐเจฎ เจจเฉเฉฐ เจเจฐเจจ เจฒเจ เจเจชเจฃเฉ เจเฉเจฒ เจเจฟเจนเฉเฉ เจเจฟเจนเฉเฉ Mechanism เจนเฉเจฃเฉ เจเจพเจนเฉเจฆเฉ เจนเฉเฅค

1๏ธโฃ เจคเจพเจ Processor เจนเฉ เจเจฟเจธเจฆเฉ เจเฉฐเจฆเจฐ เจเจชเจพ เจเจน
Process เจคเจพเจ เจฐเฉฑเจเจฟเจ เจนเฉ เจนเฉ เจเจฟเจธ เจเฉฑเจชเจฐ เจเจชเจพ เจเจน operation เจเจฐเจฃเจพเฅค
2๏ธโฃ เจฎเฉเจจเฉเฉฐ เจเฉเจ เจเจธ เจคเจฐเฉเจนเจพเจ เจฆเฉ mechanism เจฆเฉ เจฒเฉเฉ เจนเฉ เจเจฟเจธ เจคเฉเจ เจฎเฉเจ memory เจจเฉเฉฐ เจเจน เจฆเฉฑเจธ เจธเจเจพ เจตเฉ เจฎเฉเจ เจเจน data read เจเจฐเจจเจพเฅค
เจเจธ เจเฉฑเจฒ เจคเฉ เจเฉเจฐ เจเจฐเจจ เจฆเฉ เจฒเฉเฉ เจ เจตเฉ เจฎเฉเจ data read เจเจฐเจฃเจพ เจชเจฐ เจเจฟเจนเฉเจพ data read เจเจฐเจฃเจพ Memory เจตเจฟเฉฑเจ เจคเจพ เจฌเจนเฉเจค data เจนเฉเฉฐเจฆเจพ เจฎเฉเจจเฉเฉฐ เจเจธ เจเจพเจธ data เจเฉฑเจชเจฐ point เจเจฐเจจเจพ เจชเจเจเจพ เจเจฟเจธเจจเฉเฉฐ เจฎเฉเจ read เจเจฐเจจเจพ เจเจพเจนเฉเฉฐเจฆเจพเฅค เจเจน เจธเจฟเจฐเจซ เจเฉฑเจ เจนเฉ เจนเฉเจ เจเจพ 2 เจจเจนเฉ เจนเฉ เจธเจเจฆเฉ เจเจฟเจธ เจเฉฑเจชเจฐ เจฎเฉเจจเฉเฉฐ เจนเฉเจฃ interest เจนเฉ เฅค เจเจฆเฉเจ เจเจน data processor เจเฉเจฒ เจเจเจเจพ เจเจฆเฉเจ เจเจธ data เจเฉฑเจชเจฐ operation เจนเฉเจเจเจพเฅค
3๏ธโฃ Memory เจคเฉเจ processor เจคเฉฑเจ เจเฉเจ เจเฉฑเจ เจฐเจพเจธเจคเจพ เจนเฉเจฃเจพ เจเจพเจนเฉเจฆเจพ เจเจฟเจธ เจคเฉเจ data memory เจคเฉเจ processor เจคเฉฑเจ เจ เจธเจเฉ เจคเฉ data processor เจคเฉเจ memory เจคเฉฑเจ เจ เจธเจเฉเฅค
 For example เจเจฟเจตเฉเจ เจเจชเจพ เจเฉเจ letter เจฒเจฟเจเจฆเฉ เจ เจเจธ letter เจคเฉ เจเจชเจพ address เจฒเจฟเจเจฆเฉ เจ เจตเฉ เจเจชเจพ เจเจธ letter เจจเฉเฉฐ เจเจฟเฉฑเจฅเฉ deliver เจเจฐเจจเจพ เจเจพเจนเฉเฉฐเจฆเฉ เจ เจเจธเฉ เจคเจฐเจพเจ processor เจตเจฟเฉฑเจ เจเจน เจธเจพเจฐเจพ mechanisn เจตเฉ  memory เจจเฉเฉฐ เจเจน เจฆเฉฑเจธเจฃ เจฆเจพ เจตเฉ (memory เจตเจฟเฉฑเจ เจเจน ) เจเจฟเจนเฉเจพ data element เจเจชเจพ read เจเจฐเจจเจพ เจเจพเจนเฉเฉฐเจฆเฉ เจ เจเจธ เจจเฉเฉฐ เจเจชเจพ group เจเจฐ เจฆเจฟเฉฐเจฆเฉ เจ เจคเฉ เจเจธ เจจเฉเฉฐ เจเฉฑเจ Bus เจฆเจพ เจจเจพเจฎ เจฆเฉ เจฆเจฟเฉฐเจฆเฉ เจ เจเจฟเจธเจฆเฉ เจตเจฟเฉฑเจ grouping เจนเฉเจ เจนเฉ signals๐ฆ เจฆเฉ เฅค เจธเจพเจฐเฉ signal ๐ฆเจฆเจพ function เจเฉฑเจ เจนเฉ เจนเฉ เจตเฉ เจเจนเจจเจพเจ เจธเจพเจฐเฉ signals เจจเฉ memory nu identify เจเจฐเจพเจเจฃเจพ เจตเฉ processor เจเจฟเจนเฉเจพ data element เจคเฉ interested เจนเฉ เฅค เจเจธ bus เจฆเจพ เจจเจพเจฎ เจนเฉ Address Bus เฅค  เจคเฉ เจฆเฉเจเฉ bus เจนเฉ Data Bus เจเจธ เจฆเฉ เจตเจฟเฉฑเจ เจตเฉ signals เจฆเฉ grouping เจนเฉเจ เจนเฉ เจเจฟเจจเฉเจนเจพเจ เจฆเจพ function เจเฉฑเจ เจนเฉ เจนเฉ เจคเฉ เจเจน function เจนเฉ data เจจเฉเฉฐ processor เจคเฉเจ memory เจคเฉฑเจ เจฒเฉเจเฉ เจเจเจฃเจพ เจคเฉ data memory เจคเฉเจ processor เจคเฉฑเจ เจฒเจฟเจเจเจฃเจพ เฅค
เจคเฉ 3rd group เจนเฉเฉฐเจฆเจพ เจตเฉ เจเจชเจพ data read เจเจฐเจจเจพ write เจเจฐเจจเจพ เจคเฉ เจเจ เจเจธ เจคเจฐเจพเจ เจฆเฉ เจนเฉเจฐ operation เจเจนเจจเจพเจ lines เจจเฉเฉฐ group เจเจฐ เจฆเจฟเฉฐเจฆเฉ เจเจ เจเจฟเจจเฉเจนเจพเจ เจฆเจพ function เจคเจพเจ different เจนเฉเฉฐเจฆเจพ เจเฉเจ line เจฆเฉฑเจธ เจฐเจนเฉ เจนเฉเฉฐเจฆเฉ เจ เจตเฉ เจเจฆเฉเจ read เจเจฐเจจเจพ เจเจฆเฉ write เจเจฐเจจเจพ but as a whole เจเจน control group เจนเฉเฉฐเจฆเจพ เจตเฉ เจเจน  lines เจ เจเจฟเจนเฉเฉเจเจ control information เจจเฉเฉฐ processor เจคเฉเจ memory เจคเฉฑเจ เจฒเฉเจเฉ เจเจพเจเจฆเฉเจเจเฅค 

 Processor เจเฉเจ เจตเฉ เจเฉฐเจฎ เจเจฟเจนเฉเจพ เจเจชเจพ เจเจธเจจเฉเฉฐ เจฆเจฟเฉฑเจคเจพ เจเจธ เจจเฉเฉฐ complete เจเจฐเจจ เจฒเจ เจเจนเจจเจพเจ 3 buses เจฆเจพ use เจเจฐเจฆเจพเฅค
เจเจนเจจเจพเจ เจฆเฉ help เจจเจพเจฒ processor เจฆเฉฑเจธเจฆเจพ เจตเฉ เจเจฟเจธ perfeller เจฆเจพ memory เจฆเจพ เจเจฟเจนเฉเจพ เจนเจฟเฉฑเจธเจพ active เจนเฉเจฃเจพ เจเจพเจนเฉเจฆเจพ เจเจฟเจธเจคเฉ data processor เจคเฉฑเจ เจเจ เจคเฉ เจซเจฟเจฐ data processor เจคเฉเจ memory เจคเฉฑเจ เจเจ เจคเฉ เจเจพเจ เจคเจพเจ  processor data read เจเจฐเจจเจพ เจเจพเจนเฉเฉฐเจฆเจพ เจเจพเจ write เจเจฐเจจเจพ เจเจพเจนเฉเฉฐเจฆเจพ เจเจน 3 buses เจนเฉเฉฐเจฆเฉเจ generally เจเฉเจ เจตเฉ เจเฉเจเจผ เจเจเจเฉ เจเจน เจเจน 3 buses เจตเจฟเฉฑเจเฉ เจเจฟเจธเฉ เจเจ bus di category เจตเจฟเฉฑเจ เจนเฉเจเจเฉ 
----------------------------------------------------------
โ๏ธเจเจจเจพ simple เจนเฉเฉฐเจฆเจพ computer เจฆเจพ architecture เจชเจฐ เจเจฟเจนเฉเจพ เจเฉฑเจชเจฐ architecture เจฆเจธเจฟเจ เจเจน memory เจเฉฑเจชเจฐ เจนเฉ applicable เจนเฉเฉฐเจฆเจพ [ input output ] เจฒเจ เจตเฉ เจเฉเฉฑเจ เจเจธ เจคเจฐเฉเจนเจพเจ เจนเฉ เจเจน architecture applicable เจนเฉเฅค
----------------------------------------------------------
address bus == Address เจนเจฎเฉเจธเจผเจพ processor เจคเฉเจ memory เจคเฉฑเจ เจเจพเจเจฆเจพเฅค

Data bus ==  data เจเจฆเฉ processor เจคเฉเจ memory เจเจพเจ เจเจฆเฉ memory เจคเฉเจ processor เจเฉเจฒ เจเจพเจเจฆเจพ data bus is bidirctional.
 Control bus เจฆเฉ เจตเจฟเฉฑเจ เจฆเฉเจตเฉเจ เจคเจฐเฉเจนเจพเจ เจฆเฉ lines เจนเฉเฉฐเจฆเฉเจ เฅค เจเจ lines processor เจคเฉเจ memory ja peripheral devices (keyboard/mouse) เจคเฉฑเจ เจเจพเจเจฆเฉเจเจ เจคเฉ เจเจ peripheral เจคเฉ processor เจคเฉฑเจ เจเจเจเจฆเฉเจ เฅค
เจเจ เจเจธ เจคเจฐเฉเจนเจพเจ เจฆเฉ events เจนเฉเฉฐเจฆเฉ เจ เจเจฟเจนเฉเฉ processor to เจฌเจพเจนเจฐ เจนเฉเฉฐเจฆเฉ เจนเฉ เจเจฟเจจเฉเจนเจพเจ เจฌเจพเจฐเฉ processor เจจเฉเฉฐ เจฆเฉฑเจธเจฃเจพ เจนเฉเฉฐเจฆเจพ ( เจเฉฑเจฅเฉ data bus เจฆเจพ use เจคเจพเจ เจเจชเจพ เจเจฐ เจจเจนเฉ เจธเจเจฆเฉ เจเจฟเจเจเจเจฟ data bus เจคเจพเจ เจเจชเจพ เจธเจฟเจฐเจซ เจเจฆเฉเจ เจนเฉ use เจเจฐ เจธเจเจฆเฉ เจเจฆเฉเจ Processor เจเจชเจพ เจจเฉเฉฐ เจฆเฉฑเจธเฉเฅค เจฎเจคเจฒเจฌ data bus processor เจเจชเจพ เจจเฉเฉฐ grant เจเจฐเฉเจเจพ เฅค databus processor เจฆเฉ เจนเฉเฅค) เจเจธ เจฒเจ เจเฉเฉฑเจ signal เจเจพเจธ เจเจธเฉ เจเฉฐเจฎ เจฒเจ เจนเฉเฉฐเจฆเฉ เจนเฉ เจเจฆเฉเจ เจเฉเจ processor เจคเฉเจ เจฌเจพเจนเจฐ เจเฉเจ events เจนเฉเจเฉ เจเจฟเจธ เจฌเจพเจฐเฉ processor เจจเฉเฉฐ เจฆเฉฑเจธเจฃเจพ เจเจผเจฐเฉเจฐเฉ เจนเฉเจตเฉ เจเจธ เจฒเจ เจนเฉเฉฐเจฆเฉ เจเฅค
control bus processor เจคเฉ เจเจน information convey เจเจฐเจฆเฉ เจ เจเจฟ processor เจเจธ time memory read เจเจฐเจจ เจตเจฟเฉฑเจ เจเจพ write เจเจฐเจจ เจตเจฟเฉฑเจ interseted
 เจนเฉ เจเจฟเจเจเจเจฟ memory เจจเฉเฉฐ เจเจตเจฆเจพ behaviour change เจเจฐเจจเจพ เจนเฉ read เจเจพ write เจตเจฟเฉฑเจ ,เจเฉ processor read เจเจฐเจจเจพ เจเจพเจนเฉเฉฐเจฆเจพ เจคเจพเจ cell เจคเฉ data flow เจนเฉเจเจเจพ processor เจตเฉฑเจฒ เจเฉฑเจธ เจตเจฟเฉฑเจ memory & processor เจฆเฉเจตเจพเจ เจฆเจพ act เจนเฉ ( เจเจเจฐ เจเจธ เจคเจฐเฉเจนเจพเจ เจจเจพ เจนเฉเจตเฉ เจคเจพเจ เจเฉฐเจฎ เจเจฆเฉ เจจเจพ เจนเฉ เจธเจเฉ ) เจชเจฐ เจเจฆเฉ-เจเจฆเฉ เจเจธ เจคเจฐเฉเจนเจพเจ เจนเฉ เจจเจนเฉ เจธเจเจฆเจพ( order fullfill เจจเจนเฉ เจนเฉเฉฐเจฆเจพ เจคเฉ order เจเจฟเจ fullfill เจจเจนเฉ เจนเฉเจเจ เจเจธ เจฌเจพเจฐเฉ processor เจฆเฉฑเจธเจฟเจ เจเจพเจตเฉ ) { เจเจน เจเฉ order fullfill nhi เจนเฉเจเจ เจจเจพ เจคเจพ เจเจน address bus เจคเฉ เจจเจพเจนเฉ data bus เจฆเฉ function เจตเจฟเฉฑเจ เจเจเจเจฆเจพ เจเจฟเจเจเจฟ Data เจฆเจพ เจคเจพเจ flow เจนเฉเจเจ เจนเฉ เจจเจนเฉ } เจเจน control bus เจฆเฉ เจตเจฟเฉฑเจ เจเจเจเจฆเจพ เจเจฆเฉ เจเฉเจ peripheral devices processor เจจเฉเฉฐ เจเจนเจฟเฉฐเจฆเฉ เจ เจตเฉ เจธเจพเจกเฉ เจจเจพเจฒ เจเจน problem เจนเฉเจเฉ เจเจฟเจธเจฆเฉ เจตเจเฉเจนเจพ เจจเจพเจฒ เจเจน เจเฉฐเจฎ เจจเจนเฉเจ เจนเฉ เจธเจเจฆเจพ เฅค

     โซ Operation
เจเฉเจ เจตเฉ operation เจฒเจ เจเฉฑเจ operand[ data element ] เจเจพเจนเฉเจฆเจพ เจนเฉเฉฐเจฆเจพ เจเจฟเจธ เจเฉฑเจคเฉ เจเจชเจพ operation เจเจฐเจจเจพ เจนเฉเฉฐเจฆเจพ เฅค
เจเจฟเจตเฉเจ เจเจชเจพ เจจเฉเฉฐ เจชเจคเจพ เจตเฉ address bus เจคเฉ precisely เจเฉฑเจ address เจนเฉเฉฐเจฆเจพ[ เจฎเจคเจฒเจฌ address bus เจเฉฑเจ memory location เจจเฉเฉฐ point เจเจฐ เจฐเจนเฉ เจนเฉเฉฐเจฆเฉ เจนเฉ เจเฉฑเจ time เจคเฉ ] เจเจฆเฉ เจตเฉ 2 address เจจเจนเฉ เจนเฉ เจธเจเจฆเฉ , เจเจฆเฉเจ เจเจฆเฉ เจเจชเจฃเฉ เจเฉเจฒ 2 operand เจนเฉเจฃ ,เจเฉฑเจ เจคเจพเจ memory เจตเจฟเฉฑเจ เจนเฉ (address bus เจจเจพเจฒ precisely เจฎเฉ เจเฉฑเจ address เจคเจพ select เจเจฐ เจฒเจฟเจ) เจเฉ เจเจธเฉ time เจฎเฉ 2nd operand select เจจเจนเฉ เจเจฐ เจธเจเจฆเจพ เจเจฟเจตเฉเจ เจนเฉ เจฎเฉ 2nd operand select เจเจฐเฉเจเจพ 1st operand Invisible เจนเฉเจเฉ.. เจฎเฉเจจเฉเฉฐ operation เจคเจพ เจเจฐเจจเจพ เจชเจฐ เจเจฟเจตเฉเจ เจเจฐเจพ( เจเจธ เจฒเจ ingeneral computer processor เจฆเฉ เจตเจฟเฉฑเจ registers เจนเฉเฉฐเจฆเฉ เจ ) เจเจธ เจฒเจ เจเฉฑเจ operand read เจเจฐเจเฉ memory เจตเจฟเฉฑเจเฉ register เจตเจฟเฉฑเจ เจฐเฉฑเจ เจฆเจฟเฉฐเจฆเฉ เจ เจคเฉ 2nd operand เจจเฉเฉฐ Memory เจตเจฟเฉฑเจเฉ เจซเฉเจฆเฉ เจ เจคเฉ operation เจนเฉ เจเจเจฆเจพ เจเจฟเจเจเจฟ เจเฉฑเจ เจคเจพ processor เจฆเฉ [ Register ]เจเฉฐเจฆเจฐ เจคเฉ เจฆเฉเจเจพ [ Address Bus เจจเฉ point/address เจเฉเจคเจพ] เจฌเจพเจนเจฐ  accessable เจ [ at one time เจเจชเจฃเฉ-เจเจชเจฃเฉ เจเจเฉเจนเจพ เจเจชเจพ เจจเฉเฉฐ accessable เจนเฉ ] operation เจคเฉ เจฌเจพเจเจฆ เจฎเฉ เจเจธเจฆเฉ result เจจเฉเฉฐ เจเจฟเจธเฉ 3rd เจเจเฉเจนเจพ เจคเฉ write เจเจฐ เจธเจเจฆเจพ เจเจฟเจเจเจฟ result เจจเฉเฉฐ memory เจตเจฟเฉฑเจ write เจเจฐเจจ เจฒเจ เจฎเฉเจฐเฉ operand เจฆเจพ visible เจนเฉเจฃเจพ เจเจฐเฉเจฐเฉ เจจเจนเฉ Because เจฎเฉเจฐเจพ operation complete เจนเฉเจเจฟเจเฅค

 
Lec2โ๏ธโ๏ธโ๏ธโ๏ธโ๏ธโ๏ธโ๏ธโ๏ธโ๏ธ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ1๏ธโฃ
 
     โซ   recap of lec1     โซ
Registers  operands เจจเฉเฉฐ hold เจเจฐเจฆเฉ เจ
เจเจฆเฉ เจเจชเจพ เจเฉเจ operation เจเจฐเจฆเฉ เจ เจคเจพ 1 memory เจตเจฟเฉฑเจ เจคเฉ 2 register เจตเจฟเฉฑเจ เจฐเฉฑเจเจเฉ operation เจเจฐ เจธเจเจฆเฉ เจนเจพ เจเจน เจเฉฐเจฎ/process เจเฉเจ เจเจฟเจเจฆเจพ เจเจฐเฉเจฐเฉ เจจเจนเฉ เจ เจเจฆเฉ เจเจชเจฃเฉ เจเฉเจฒ เจเจธ register เจฆเฉ value เจ เจเจพเจเจฆเฉ เจ เจคเจพเจ เจเจชเจพ เจเจธ register เจคเฉ [single handedly] เจตเฉ operation เจเจฐ เจธเจเจฆเฉ เจ

     ๐ต  Accumulator Register  ๐ต
 traditionaly เจธเจพเจฐเฉ mathematical & logical operations เจเจธ register เจตเจฟเฉฑเจ เจนเฉเฉฐเจฆเฉ เจนเฉเฅค เจเจฟเจธเฉ เจตเฉ processor เจตเจฟเฉฑเจ เจเฉ เจนเฉเฉฐเจฆเจพ เจตเฉ เจเจน 8,16,32,64 bit processor เจนเฉ เจเจน เจเจธเจฆเฉ accumulator เจฆเฉ size เจนเฉเฉฐเจฆเฉ เจนเฉเฅค

     ๐ต  pointer/index/base  ๐ต
เจเจน data เจจเฉเฉฐ hold เจจเจนเฉ เจเจฐเจฆเฉ เจฌเจฒเจเฉ เจเจชเจพ เจเจนเจจเจพเจ เจตเจฟเฉฑเจ data/operand เจฆเจพ address hold เจเจฐเจฆเฉ เจนเจพเฅค

     โซ General purpose registers โซ
 เจนเฉเจฃ เจเจฟเจนเฉเฉ architecture เจฌเจฃเจฆเฉ เจนเฉ เจเจนเจจเจพ Register เจฆเฉ เจตเจฟเฉฑเจ hard-lining เจตเฉ เจเจน register เจธเจฟเจฐเจซ เจเจน เจเจฐ เจธเจเจฆเฉ เจเจน เจจเจนเฉ เจเจน เจนเจเจพ เจฆเจฟเฉฑเจคเฉ ,เจเจ operations เจธเจพเจฐเฉ เจนเฉ registers เจเจฐเจฆเฉ เจนเฉ เจเจฟเจตเฉ simple operations , เจชเจฐ เจซเจฟเจฐเจตเฉ เจเจฟเจตเฉเจ Index register next instruction address hold เจเจฐเจฆเฉ เจ เจเจน เจธเจฟเจฐเจซ Index registers เจนเฉ เจเจฐเจฆเฉ เจนเฉเฅค เจเจ เจเจพเจธ registers เจนเฉ เจเฉ เจเฉ เจเจ instructions เจตเจฟเฉฑเจ imolecit perameter เจนเฉเฉฐเจฆเฉ [ เจเจฟเจนเฉเฉ perameter known/fixed เจนเฉเฉฐเจฆเฉ เจนเฉ เจเจฟเจจเฉเจนเจพ เจจเฉเฉฐ เจเจชเจพ (เจฆเจธเจฆเฉ/ code เจจเฉ ) เจเจฐเจฆเฉ] (เจเจ เจตเจพเจฐ instructions เจตเจฟเฉฑเจ accumlator implecit perameter เจนเฉเฉฐเจฆเจพ เจเจธเจจเฉเฉฐ เจฆเฉฑเจธเจฃ เจฆเฉ เจฒเฉเฉ เจจเจนเฉเจ เจเจธเจจเฉเฉฐ เจชเจคเจพ เจนเฉเฉฐเจฆเจพ เจตเฉ เจฆเฉเจเจพ perameter accumlator เจตเจฟเฉฑเจ เจนเฉ เจนเฉเจเจเจพเฅค

     ๐ต Flag/program status word register ๐ต

----------------------------------------------------------
  โ๏ธ Function:          collection of different Boolean information each bit has an independent meaning.
----------------------------------------------------------

เจเจน เจเจ architecture เจตเจฟเฉฑเจ เจเจธเจฆเจพ size 8,16,32 bit [เจเฉเจเจพ+เจตเฉฑเจกเจพ] เจนเฉเฉฐเจฆเจพ เจนเฉเฅค

     ๐ต Program counter/instruction pointer                                         ๐ต

----------------------------------------------------------
  โ๏ธ  Function:      Address of next instruction to be executed.
 address เจนเฉเฉฐเจฆเจพ memory เจตเจฟเฉฑเจ เจคเฉ เจเจธ register เจฆเฉ เจตเจฟเฉฑเจ memory cell เจฆเจพ address เจนเฉเฉฐเจฆเจพ เจเจฟเฉฑเจฅเฉ เจเจน instruction เจนเฉเฉฐเจฆเฉ เจนเฉเฅค เจเจน instruction memory เจตเจฟเฉฑเจ เจนเฉเฉฐเจฆเฉ เจนเฉ (เจเฉฑเจ number เจฆเฉ form เจตเจฟเฉฑเจ) เจเจฟเจตเฉ 152 number เจเจชเจฃเฉ เจฒเจ เจคเจพ 152[โซ เจเจธ number เจจเฉเฉฐ opcode เจเจนเจฟเฉฐเจฆเฉ เจนเฉ โซ] เจชเจฐ processor เจฒเจ เจเจน add เจฆเฉ instruction เจนเฉ เจเจธ instruction เจคเฉ เจเฉฑเจ เจคเจพ processor เจจเฉเฉฐ เจเจน เจชเจคเจพ เจฒเฉฑเจ เจเจพเจเจฆเจพ เจตเฉ processor เจจเฉ add เจเจฐเจจเจพ เจคเฉ เจเจธเจฆเฉ operand เจเจฟเฉฑเจฅเฉ เจนเฉ เจคเฉ add เจเจฟเจธเจจเฉเฉฐ เจเจฟเจธ เจจเจพเจฒ เจเจฐเจจเจพเฅค instruction pointer opcode to opcode move เจเจฐเจฆเจพ เจนเฉ เจเจฟเจธ เจฆเฉ เจตเจเฉเจนเจพ เจจเจพเจฒ program เจฆเจพ flow เจฌเจฃเจฟเจ เจฐเจนเจฟเฉฐเจฆเจพ เจคเฉ basically program execute เจนเฉเฉฐเจฆเจพ เจฐเจนเจฟเฉฐเจฆเจพเฅค
Example---------
      เจเฉฑเจ instruction เจจเฉเฉฐ instruction pointer เจจเฉ เจเฉเฉฑเจเจฟเจ เจคเฉ processor เจจเฉ เจเจธ instruction เจจเฉเฉฐ understand เจเฉเจคเจพ เจคเฉ เจเจธเจฆเฉ operand เจเฉฑเจเฉ maybe instruction เจฆเฉ เจคเฉเจฐเฉฐเจค เจฌเจพเจเจฆ เจชเจ เจนเฉเจฃ , เจคเฉ เจเจน operand เจชเฉเฉเจนเฉ เจคเฉ operation เจเฉเจคเจพ เจคเฉ เจเจธเจคเฉ เจฌเจพเจเจฆ instruction pointer เจตเจฟเฉฑเจ เจเจเจฒเฉ instruction เจชเจ เจนเฉ เจเจน instruction เจเฉฑเจเฉ
เจเจธเจจเฉเฉฐ understand เจเฉเจคเจพ เจคเฉ เจเจธเจคเฉ เจฌเจพเจเจฆ เจเจธ instruction เจฆเฉ operand เจเฉฑเจเฉ เจคเฉ operation เจเฉเจคเจพ เจคเฉ เจเจน เจเฉฐเจฎ เจฒเจเจพเจคเจพเจฐ เจนเฉเฉฐเจฆเจพ เจฐเจนเจฟเฉฐเจฆเจพเฅค ----------------------------------------------------------

___________________________________
processor เจฆเฉ เจตเจฟเฉฑเจ เจฌเจนเฉเจค instruction เจนเฉเฉฐเจฆเฉเจ เจคเฉ เจเจน เจธเจพเจฐเฉเจเจ instructions เจฆเฉ เจเจชเจพ group เจฆเจฟเฉฐเจฆเฉ เจนเจพเฅค
1๏ธโฃ data movement class
2๏ธโฃ arithmetic/logic instructions
3๏ธโฃ program control instructions
เจเจน group program เจฆเฉ execution เจจเฉเฉฐ control เจเจฐเจฆเจพ เจฎเจคเจฒเจฌ เจเจฟเจนเฉเจพ instruction pointer register เจนเฉเฉฐเจฆเจพ เจเจน เจเฉฑเจ instruction เจคเฉ เจซเจฟเจฐ เจฆเฉเจเฉ instruction เจซเจฟเจฐ เจคเฉเจเฉ เจชเจฐ เจเจฆเฉ เจเจฆเฉ เจเจชเจพ เจเจน เจจเจนเฉเจ เจเจพเจนเฉเฉฐเจฆเฉ เจตเฉ เจเจชเจฃเจพ program เจเจธเฉ เจเฉเจฐเจน เจนเฉ เจเจฒเจฆเจพ เจฐเจนเฉ je เจเจน condition เจเจเฉ เจคเจพ เจเจน เจเฉฐเจฎ เจเจฐเจเฉ เจเจ
เฅค เจเจน เจเจน instruction group เจนเฉ เจเจฟเจธ เจจเจพเจฒ instruction pointer เจเจฟเจธ เจเจเฉเจนเจพ เจคเฉ point เจเจฐ เจฐเจฟเจนเจพ เจนเฉ เจเจธ instruction pointer เจฆเฉ content เจจเฉเฉฐ control เจเจฐเจฆเฉเฅค
4๏ธโฃ special instructions
เจเจน instruction processor เจจเจพเจฒ เจชเฉฐเจเฉ เจฒเฉเจฃ เจเจฒเฉเจ instruction เจนเฉ เจเจฆเฉเจ เจเจชเจพ processor เจฆเฉ state/behaviour เจตเจฟเฉฑเจ change เจฒเจฟเจเจเจฃ เจเจฒเฉเจ instruction เจนเฉ



     ๐ต๐ต
  ๐ด Internal architecture of IAPX 88 [ 16 but ] General Purpose        ๐ด

โซ General registers 
    16bit AX
________________
|     AH    |    AL    |
โโโโโโโโโโ
    8bit        8bit
เจเจธเฉ เจคเจฐเฉเจนเจพเจ BX,CX,DX เจนเฉเฉฐเจฆเฉเฅค เจเจพเจ เจเจชเจพ เจธเจพเจฐเฉ registers nu 8-8bit เจฆเจพ เจเฉเฉเจพ [ in the form of AH & AL ] เจเจพ 16bit เจฆเฉ single.

๐ด เจเจนเจจเจพ register เจฆเฉ name sequence เจฆเฉ เจตเจฟเฉฑเจ เจนเฉ [ AX,BX,CX,DX ]เจคเฉ เจจเจพเจฒ เจฆเฉ เจจเจพเจฒ เจเจนเจจเจพ เจฆเฉ เจฎเจคเจฒเจฌ เจตเฉ เจนเฉ  ๐ด

AX A-->accumlator register
BX B-->base register(เจเจธ register เจฆเจพ memory access เจเจฐเจจ เจฆเจพ เจเฉฐเจฎ เจนเฉ)
CX C-->counter register(เจเจธ register เจตเจฟเฉฑเจ เจเจ Instruction เจเจธ เจคเจฐเฉเจนเจพเจ เจฆเฉเจ เจเฉ เจเฉ automatic count เจจเจพเจฒ เจเจฒเจฆเฉเจ เจเจฟเจจเฉเจนเจพ เจฆเจพ count เจเจธ register เจตเจฟเฉฑเจ เจฐเฉฑเจเจฟเจ เจเจพเจเจฆเจพ)
DX D--> destination register( เจเจน [ IO ] เจฆเจพ destination )

โซ Pointer/index/base
เจเจน เจธเจพเจฐเฉ [ 16bit ] เจฆเฉ เจนเฉ เจเจน เจเฉฑเจงเฉ-เจเฉฑเจงเฉ เจจเจนเฉ use เจนเฉ เจธเจเจฆเฉ เจเจน เจชเฉเจฐเฉ 16bit เจฆเฉ use เจนเฉเจฃเจเฉ เจจเจนเฉ เจคเจพเจ เจจเจนเฉ use เจนเฉเจฃเจเฉเฅค

SI SI--> Source index
DI DI--> Destination index
เจเจน เจเจฟเจเจฆเจพเจคเจฐ operations เจฆเฉ เจตเจฟเฉฑเจ memory access เจเจฐเจจ เจตเจฟเฉฑเจ use เจนเฉเฉฐเจฆเฉ เจนเฉเฅค เจเจพเจธ เจเจฐเจ string Instruction เจฆเฉ เจตเจฟเฉฑเจ เจเจฟเฉฑเจฅเฉ เจเจชเจพ memory read เจเจฐ เจฐเจนเฉ เจนเฉเฉฐเจฆเฉ เจนเจพเจ เจเฉฑเจฅเฉ SI เจคเฉ เจเจฟเฉฑเจฅเฉ write เจเจฐเจฆเฉ เจนเจพ เจเจฅเฉ DI .
IP IP --> instruction pointer เจเจฟเจเจฆเจพเจคเจฐ เจเจน register เจเจชเจฃเฉ control เจตเจฟเฉฑเจ เจจเจนเฉ เจนเฉเฉฐเจฆเจพเฅค เจเจธ register เจจเจพเจฒ เจเฉเจ methematics/memory access เจจเจนเฉ เจนเฉ เจธเจเจฆเฉ เจเจธ register เจจเฉเฉฐ processor เจเจชเจฃเฉ control เจจเจพเจฒ เจเจธ register เจจเฉเฉฐ เจเจชเจฃเฉ เจเจพเจฌเฉ เจตเจฟเฉฑเจ เจฐเฉฑเจเจฆเจพ เจนเฉ processor เจจเฉเฉฐ เจชเจคเจพ เจนเฉ เจเจธเจจเฉเฉฐ เจเจฟเฉฑเจฅเฉ-เจเจฟเฉฑเจฅเฉ เจเจฟเจตเฉเจ เจฒเฉ เจเฉ เจเจพเจฃเจพเฅค
SP SP--> stack pointer เจเจน เจตเฉ เจเฉฑเจ เจคเจฐเฉเจนเจพเจ เจฆเจพ memory pointer เจนเฉ เจฎเจเจฐ เจเจน เจตเฉ เจเจชเจพ เจเฉเจฆ เจจเจนเฉ use เจเจฐ เจธเจเจฆเฉ เจเฉเจ instructions เจนเฉ เจเฉ เจเฉ เจเจธเจจเฉเฉฐ use เจเจฐเจฆเฉเจ
BP BP--> base pointer เจเจน เจตเฉ pointer register เจนเฉ memory access เจเจฐเจจ เจฒเจ use เจนเฉเฉฐเจฆเจพ เจชเจฐ เจเฉฑเจ เจเจพเจธ region เจฆเฉ memory access use เจนเฉเฉฐเจฆเจพ

โซ Flag register 
________________________
| D | I | T | S | Z | A | P | C |
โโโโโโโโโโโโโโ
C - carry
P - parity 
A - auxiliary carry
Z - zero bit
S - sign bit
T - trap flag
I - interrupt flag
D- Direction flag



