# VHDL

Final PECL of "Modelado y Sintesis de Sistemas Electronicos Digitales" for course 2016/17

## Part 1 "Diseño del controlador del puerto paralelo (EPP)"
Delivery on March 13.

## Part 2 "Diseño del controlador del códec"
Delivery on April 3.

## Part 3 "Modelado del decodificador del puerto EPP"
Delivery on April 24.

## Part 4 "Implementación del diseño completo"
Delivery on May 8.
