-- VERILATE & BUILD --------
verilator -cc --exe --build -j top.v sim_main.cpp
make[1]: Nothing to be done for `default'.
- V e r i l a t i o n   R e p o r t: Verilator 5.024 2024-04-05 rev UNKNOWN.REV
- Verilator: Built from 0.000 MB sources in 0 modules, into 0.000 MB in 0 C++ files needing 0.000 MB
- Verilator: Walltime 0.019 s (elab=0.000, cvt=0.000, bld=0.018); cpu 0.000 s on 0 threads
-- RUN ---------------------
obj_dir/Vtop
cycle 0 start -------
pc = 0
instr = 1200
ADDI.L r2, r0, 51966
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1200 cafe 0120 1c00 f00d 0bc0 70ff 0000 0000 0000
cycle 1 start -------
pc = 2
instr = 0120
ADD  r1, r2, r0
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = cafe	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1200 cafe 0120 1c00 f00d 0bc0 70ff 0000 0000 0000
cycle 2 start -------
pc = 3
instr = 1c00
ADDI.L r12, r0, 61453
rf[0] = 0000	rf[8] = 0000
rf[1] = cafe	rf[9] = 0000
rf[2] = cafe	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1200 cafe 0120 1c00 f00d 0bc0 70ff 0000 0000 0000
cycle 3 start -------
pc = 5
instr = 0bc0
ADD  r11, r12, r0
rf[0] = 0000	rf[8] = 0000
rf[1] = cafe	rf[9] = 0000
rf[2] = cafe	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = f00d
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1200 cafe 0120 1c00 f00d 0bc0 70ff 0000 0000 0000
cycle 4 start -------
pc = 6
instr = 70ff
HALT
rf[0] = 0000	rf[8] = 0000
rf[1] = cafe	rf[9] = 0000
rf[2] = cafe	rf[10] = 0000
rf[3] = 0000	rf[11] = f00d
rf[4] = 0000	rf[12] = f00d
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 1200 cafe 0120 1c00 f00d 0bc0 70ff 0000 0000 0000
HALT encountered ... exiting
- risc16.v:86: Verilog $finish
-- DONE --------------------
