Какие блоки нужны:
- чтение ADC
- фильтр на 50 Гц
- схема поиска минимумов-максимумов - sw(dma)/hw?
- FFT
- Complex Abs

/////////////////////

real example, но усомниться стоит
  https://embeddedmicro.com/tutorials/mojo/serial-peripheral-interface-spi

читаем тактовой частотой, а потом выдает сигналы реже
  тогда такт на spi будет прямой

нужно поймать данные? а если они нулевые?
это слейву нужно посстанавливать клок

//localparam 

Нужен инверсный сигнал такта, но буфферизовывать 
  основной такт не стоит. Сделаю регист на выходе.

сигнал от микросхемы будет асинхронный, так что нужнен 
  синхронизатор для предоптвр. метастабильности

Art of Hardware....

Не нужно изгяляться над клоком
выход счетчика и регистр на выходе, чтобы не дребезжал
нужно защелкнуть выход

Multiply always blocks
  http://electronics.stackexchange.com/questions/29601/why-cant-regs-be-assigned-to-multiple-always-blocks-in-synthesizable-verilog
  http://electronics.stackexchange.com/questions/29553/how-are-verilog-always-statements-implemented-in-hardware

//"One important restriction that pops up is that every reg variable 
//can only be assigned to in at most one always 
//statement. In other words, regs have affinity to always blocks."
//
Т.е. писать можно только в одном, но читать в любом?

Edge detection
  https://www.doulos.com/knowhow/fpga/synchronisation/
