Timing Analyzer report for add_isa
Tue Nov 28 16:55:19 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Recovery: 'clock'
 15. Slow 1200mV 85C Model Removal: 'clock'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clock'
 24. Slow 1200mV 0C Model Hold: 'clock'
 25. Slow 1200mV 0C Model Recovery: 'clock'
 26. Slow 1200mV 0C Model Removal: 'clock'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clock'
 34. Fast 1200mV 0C Model Hold: 'clock'
 35. Fast 1200mV 0C Model Recovery: 'clock'
 36. Fast 1200mV 0C Model Removal: 'clock'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; add_isa                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   3.0%      ;
;     Processor 4            ;   2.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.17 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.743 ; -85.615            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -3.558 ; -28.324               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.912 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -83.955                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                           ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.743 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.743      ;
; -2.743 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.743      ;
; -2.741 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.741      ;
; -2.740 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.740      ;
; -2.722 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.722      ;
; -2.722 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.722      ;
; -2.720 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.720      ;
; -2.719 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.719      ;
; -2.703 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.672      ;
; -2.703 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.672      ;
; -2.701 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.670      ;
; -2.700 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.669      ;
; -2.625 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.625      ;
; -2.625 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.625      ;
; -2.623 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.623      ;
; -2.622 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.622      ;
; -2.615 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.615      ;
; -2.615 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.615      ;
; -2.613 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.613      ;
; -2.612 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.612      ;
; -2.608 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.608      ;
; -2.608 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.608      ;
; -2.606 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.606      ;
; -2.605 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.605      ;
; -2.595 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.595      ;
; -2.595 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.595      ;
; -2.593 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.593      ;
; -2.592 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.592      ;
; -2.491 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.491      ;
; -2.491 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.491      ;
; -2.489 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.489      ;
; -2.488 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.488      ;
; -2.486 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.455      ;
; -2.485 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.454      ;
; -2.484 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.453      ;
; -2.483 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.452      ;
; -2.400 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.369      ;
; -2.399 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.368      ;
; -2.398 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.367      ;
; -2.397 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.366      ;
; -2.321 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.028     ; 3.311      ;
; -2.321 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.028     ; 3.311      ;
; -2.319 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.028     ; 3.309      ;
; -2.318 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.028     ; 3.308      ;
; -2.282 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.251      ;
; -2.281 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.250      ;
; -2.280 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.249      ;
; -2.279 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.248      ;
; -2.257 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.257      ;
; -2.256 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.256      ;
; -2.255 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.255      ;
; -2.254 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 3.254      ;
; -2.163 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; -0.112     ; 3.069      ;
; -2.163 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; -0.112     ; 3.069      ;
; -2.163 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; -0.112     ; 3.069      ;
; -2.148 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.148      ;
; -2.146 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.146      ;
; -2.142 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.142      ;
; -2.129 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 3.098      ;
; -2.127 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.049     ; 3.096      ;
; -2.127 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.127      ;
; -2.125 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.125      ;
; -2.121 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.121      ;
; -2.116 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.049     ; 3.085      ;
; -2.068 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.037      ;
; -2.067 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.036      ;
; -2.066 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.035      ;
; -2.065 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 3.034      ;
; -2.035 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.035      ;
; -2.033 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.033      ;
; -2.031 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.031      ;
; -2.030 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.030      ;
; -2.029 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.029      ;
; -2.028 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.028      ;
; -2.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.024      ;
; -2.022 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.022      ;
; -2.021 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.021      ;
; -2.019 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.019      ;
; -2.013 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.013      ;
; -2.011 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.011      ;
; -2.007 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.007      ;
; -2.000 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.018     ; 3.000      ;
; -1.993 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.962      ;
; -1.992 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.961      ;
; -1.991 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.960      ;
; -1.990 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.959      ;
; -1.974 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.049     ; 2.943      ;
; -1.964 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.933      ;
; -1.963 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.932      ;
; -1.962 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.931      ;
; -1.961 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.049     ; 2.930      ;
; -1.941 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 2.912      ;
; -1.941 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 2.912      ;
; -1.941 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 2.912      ;
; -1.927 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 2.896      ;
; -1.927 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; -0.112     ; 2.833      ;
; -1.927 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; -0.112     ; 2.833      ;
; -1.927 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; -0.112     ; 2.833      ;
; -1.925 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.049     ; 2.894      ;
; -1.914 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.049     ; 2.883      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                           ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.674      ;
; 0.483 ; regM:IF_ID_Ins_reg|Q[28]       ; reg1:ID_EX_RegWrite_reg|Q      ; clock        ; clock       ; 0.000        ; 0.049      ; 0.718      ;
; 0.548 ; reg1:ID_EX_RegWrite_reg|Q      ; reg1:EX_MEM_RegWrite_reg|Q     ; clock        ; clock       ; 0.000        ; 0.127      ; 0.861      ;
; 0.646 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_WriteAddr_reg|Q[1] ; clock        ; clock       ; 0.000        ; 0.047      ; 0.879      ;
; 0.740 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.015      ; 0.941      ;
; 0.742 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.015      ; 0.943      ;
; 0.742 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.015      ; 0.943      ;
; 0.748 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.049      ; 0.983      ;
; 0.751 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.015      ; 0.952      ;
; 0.752 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.015      ; 0.953      ;
; 0.771 ; regM:IF_ID_Ins_reg|Q[0]        ; reg1:ID_EX_RegWrite_reg|Q      ; clock        ; clock       ; 0.000        ; 0.049      ; 1.006      ;
; 0.786 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_WriteAddr_reg|Q[2] ; clock        ; clock       ; 0.000        ; 0.121      ; 1.093      ;
; 0.790 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.153      ;
; 0.791 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.154      ;
; 0.792 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.155      ;
; 0.803 ; regM:IF_ID_Ins_reg|Q[0]        ; reg1:ID_EX_AddSub_reg|Q        ; clock        ; clock       ; 0.000        ; 0.127      ; 1.116      ;
; 0.827 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.177      ; 1.190      ;
; 0.838 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.039      ;
; 0.854 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.055      ;
; 0.858 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.059      ;
; 0.859 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.060      ;
; 0.869 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.070      ;
; 0.869 ; regM:EX_MEM_ALUOut_reg|Q[0]    ; regM:MEM_WB_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.018      ; 1.073      ;
; 0.869 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:MEM_WB_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.018      ; 1.073      ;
; 0.873 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.074      ;
; 0.939 ; regM:IF_ID_Ins_reg|Q[28]       ; reg1:ID_EX_AddSub_reg|Q        ; clock        ; clock       ; 0.000        ; 0.127      ; 1.252      ;
; 0.963 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.164      ;
; 0.964 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.177      ; 1.327      ;
; 0.970 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 0.000        ; 0.086      ; 1.242      ;
; 0.976 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.177      ; 1.339      ;
; 0.977 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.177      ; 1.340      ;
; 0.979 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 0.000        ; 0.086      ; 1.251      ;
; 0.987 ; regM:IF_ID_Ins_reg|Q[11]       ; regM:ID_EX_WriteAddr_reg|Q[0]  ; clock        ; clock       ; 0.000        ; 0.220      ; 1.393      ;
; 0.988 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.177      ; 1.351      ;
; 1.016 ; regM:IF_ID_Ins_reg|Q[28]       ; regM:ID_EX_imm_reg|Q[2]        ; clock        ; clock       ; 0.000        ; 0.220      ; 1.422      ;
; 1.022 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.127      ; 1.335      ;
; 1.022 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.127      ; 1.335      ;
; 1.023 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.127      ; 1.336      ;
; 1.033 ; regM:IF_ID_Ins_reg|Q[12]       ; regM:ID_EX_ReadPort1_reg|Q[1]  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.292      ;
; 1.035 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regM:MEM_WB_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.018      ; 1.239      ;
; 1.045 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:MEM_WB_WriteAddr_reg|Q[2] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.303      ;
; 1.070 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_ReadPort1_reg|Q[0]  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.329      ;
; 1.109 ; register_file:rf|regN:r13|Q[0] ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.178      ; 1.473      ;
; 1.145 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.346      ;
; 1.145 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.346      ;
; 1.148 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.349      ;
; 1.151 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.127      ; 1.464      ;
; 1.161 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.362      ;
; 1.163 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.364      ;
; 1.195 ; regM:ID_EX_WriteAddr_reg|Q[0]  ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.387      ;
; 1.202 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.403      ;
; 1.202 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.565      ;
; 1.203 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.566      ;
; 1.204 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.567      ;
; 1.204 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.567      ;
; 1.212 ; regM:EX_MEM_ALUOut_reg|Q[3]    ; regM:MEM_WB_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.165      ; 1.563      ;
; 1.264 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.078      ; 1.528      ;
; 1.275 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:MEM_WB_RegWrite_reg|Q     ; clock        ; clock       ; 0.000        ; 0.018      ; 1.479      ;
; 1.282 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 0.000        ; 0.141      ; 1.609      ;
; 1.298 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.661      ;
; 1.299 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.662      ;
; 1.300 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.663      ;
; 1.300 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.663      ;
; 1.308 ; regM:IF_ID_Ins_reg|Q[28]       ; regM:ID_EX_ALUOP_reg|Q[0]      ; clock        ; clock       ; 0.000        ; 0.220      ; 1.714      ;
; 1.323 ; register_file:rf|regN:r13|Q[2] ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.178      ; 1.687      ;
; 1.323 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.030      ; 1.539      ;
; 1.345 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.708      ;
; 1.346 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.709      ;
; 1.347 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.710      ;
; 1.347 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.710      ;
; 1.359 ; reg1:ID_EX_RegDst_reg|Q        ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.551      ;
; 1.372 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.124      ; 1.682      ;
; 1.373 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.006      ; 1.565      ;
; 1.376 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.049      ; 1.611      ;
; 1.381 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.049      ; 1.616      ;
; 1.390 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 0.000        ; 0.030      ; 1.606      ;
; 1.400 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.601      ;
; 1.410 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.611      ;
; 1.420 ; register_file:rf|regN:r14|Q[0] ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.208      ; 1.814      ;
; 1.440 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.015      ; 1.641      ;
; 1.441 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.642      ;
; 1.449 ; regM:ID_EX_imm_reg|Q[2]        ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.006      ; 1.641      ;
; 1.452 ; register_file:rf|regN:r13|Q[1] ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.178      ; 1.816      ;
; 1.462 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.006      ; 1.654      ;
; 1.464 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.006      ; 1.656      ;
; 1.466 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.078      ; 1.730      ;
; 1.468 ; regM:IF_ID_Ins_reg|Q[5]        ; regM:ID_EX_ALUOP_reg|Q[0]      ; clock        ; clock       ; 0.000        ; 0.220      ; 1.874      ;
; 1.469 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.124      ; 1.779      ;
; 1.472 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 0.000        ; 0.141      ; 1.799      ;
; 1.475 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 0.000        ; 0.141      ; 1.802      ;
; 1.477 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.678      ;
; 1.481 ; register_file:rf|regN:r0|Q[2]  ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.177      ; 1.844      ;
; 1.486 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.006      ; 1.678      ;
; 1.495 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.124      ; 1.805      ;
; 1.498 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.049      ; 1.733      ;
; 1.498 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.049      ; 1.733      ;
; 1.514 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.877      ;
; 1.515 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.177      ; 1.878      ;
; 1.515 ; regM:IF_ID_Ins_reg|Q[12]       ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.127      ; 1.828      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                   ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.558 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.177     ; 4.399      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.538 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.127     ; 4.429      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.531 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.476      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.510 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.455      ;
; -3.475 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.446      ;
; -3.454 ; reg1:MEM_WB_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.425      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.421 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.366      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.418 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.363      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.413 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.358      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.396 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.341      ;
; -3.365 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.336      ;
; -3.362 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.333      ;
; -3.357 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.328      ;
; -3.356 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.177     ; 4.197      ;
; -3.340 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.311      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.336 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.127     ; 4.227      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.279 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.224      ;
; -3.223 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.047     ; 4.194      ;
; -3.160 ; regM:ID_EX_src1_reg|Q[1]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.177     ; 4.001      ;
; -3.148 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.121     ; 4.045      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.083     ; 4.075      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.140 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.127     ; 4.031      ;
; -3.085 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.177     ; 3.926      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.084 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 4.029      ;
; -3.065 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.127     ; 3.956      ;
; -3.065 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.127     ; 3.956      ;
; -3.065 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.127     ; 3.956      ;
; -3.065 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.127     ; 3.956      ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                   ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.912 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.218      ;
; 1.957 ; reg1:ID_EX_Branch_reg|Q        ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 2.190      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.089 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.395      ;
; 2.133 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 2.366      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.220 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.526      ;
; 2.264 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 2.497      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.278 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 2.584      ;
; 2.323 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 2.556      ;
; 2.811 ; reg1:ID_EX_AddSub_reg|Q        ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 3.015      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.812 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.118      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.843 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.015      ; 3.044      ;
; 2.856 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 3.089      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.938 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.244      ;
; 2.982 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 3.215      ;
; 3.054 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.072      ; 3.312      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.074 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.081      ; 3.341      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.157 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.463      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.180 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.486      ;
; 3.201 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 3.434      ;
; 3.219 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 3.423      ;
; 3.224 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.047      ; 3.457      ;
; 3.225 ; regM:ID_EX_src1_reg|Q[2]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 3.429      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.251 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.015      ; 3.452      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.256 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.015      ; 3.457      ;
; 3.344 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 3.548      ;
; 3.368 ; regM:ID_EX_src1_reg|Q[0]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 3.572      ;
; 3.372 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.120      ; 3.678      ;
; 3.372 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.120      ; 3.678      ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 295.6 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.383 ; -73.297           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -3.127 ; -24.960              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.710 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -83.955                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                            ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.383 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.381      ;
; -2.383 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.381      ;
; -2.382 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.380      ;
; -2.381 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.379      ;
; -2.380 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.378      ;
; -2.380 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.378      ;
; -2.379 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.377      ;
; -2.378 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.376      ;
; -2.358 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.332      ;
; -2.358 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.332      ;
; -2.357 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.331      ;
; -2.356 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.330      ;
; -2.300 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.298      ;
; -2.300 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.298      ;
; -2.299 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.297      ;
; -2.298 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.296      ;
; -2.288 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.286      ;
; -2.288 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.286      ;
; -2.287 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.285      ;
; -2.286 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.284      ;
; -2.283 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.281      ;
; -2.283 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.281      ;
; -2.282 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.280      ;
; -2.281 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.279      ;
; -2.263 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.261      ;
; -2.263 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.261      ;
; -2.262 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.260      ;
; -2.261 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.259      ;
; -2.158 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.156      ;
; -2.158 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.156      ;
; -2.157 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.155      ;
; -2.156 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.130      ;
; -2.156 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.130      ;
; -2.156 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 3.154      ;
; -2.155 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.129      ;
; -2.154 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.128      ;
; -2.111 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.085      ;
; -2.111 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.085      ;
; -2.110 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.084      ;
; -2.109 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 3.083      ;
; -2.022 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.020     ; 3.021      ;
; -2.022 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.020     ; 3.021      ;
; -2.021 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.020     ; 3.020      ;
; -2.020 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.020     ; 3.019      ;
; -1.958 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.932      ;
; -1.958 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.932      ;
; -1.957 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.931      ;
; -1.956 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.930      ;
; -1.942 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 2.940      ;
; -1.942 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 2.940      ;
; -1.941 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 2.939      ;
; -1.940 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.021     ; 2.938      ;
; -1.896 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; -0.108     ; 2.807      ;
; -1.896 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; -0.108     ; 2.807      ;
; -1.896 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; -0.108     ; 2.807      ;
; -1.849 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.847      ;
; -1.848 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.846      ;
; -1.847 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.845      ;
; -1.846 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.844      ;
; -1.845 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.843      ;
; -1.843 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.841      ;
; -1.824 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.045     ; 2.798      ;
; -1.823 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.045     ; 2.797      ;
; -1.818 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.045     ; 2.792      ;
; -1.777 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.751      ;
; -1.777 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.751      ;
; -1.776 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.750      ;
; -1.775 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.749      ;
; -1.766 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.764      ;
; -1.765 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.763      ;
; -1.764 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.762      ;
; -1.754 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.752      ;
; -1.753 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.751      ;
; -1.752 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.750      ;
; -1.749 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.747      ;
; -1.748 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.746      ;
; -1.743 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.741      ;
; -1.734 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.732      ;
; -1.731 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.729      ;
; -1.729 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.727      ;
; -1.728 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.726      ;
; -1.727 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 2.699      ;
; -1.727 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 2.699      ;
; -1.727 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 2.699      ;
; -1.726 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.724      ;
; -1.725 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.699      ;
; -1.725 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.699      ;
; -1.724 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.698      ;
; -1.723 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.697      ;
; -1.705 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; -0.108     ; 2.616      ;
; -1.705 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; -0.108     ; 2.616      ;
; -1.705 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; -0.108     ; 2.616      ;
; -1.703 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.045     ; 2.677      ;
; -1.665 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.639      ;
; -1.665 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.639      ;
; -1.664 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.638      ;
; -1.663 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.045     ; 2.637      ;
; -1.651 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.649      ;
; -1.639 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.021     ; 2.637      ;
; -1.636 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 1.000        ; -0.012     ; 2.643      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.608      ;
; 0.439 ; regM:IF_ID_Ins_reg|Q[28]       ; reg1:ID_EX_RegWrite_reg|Q      ; clock        ; clock       ; 0.000        ; 0.042      ; 0.652      ;
; 0.506 ; reg1:ID_EX_RegWrite_reg|Q      ; reg1:EX_MEM_RegWrite_reg|Q     ; clock        ; clock       ; 0.000        ; 0.117      ; 0.794      ;
; 0.591 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_WriteAddr_reg|Q[1] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.804      ;
; 0.680 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.896      ;
; 0.684 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.867      ;
; 0.686 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.869      ;
; 0.686 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.012      ; 0.869      ;
; 0.702 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.885      ;
; 0.703 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.012      ; 0.886      ;
; 0.707 ; regM:IF_ID_Ins_reg|Q[0]        ; reg1:ID_EX_RegWrite_reg|Q      ; clock        ; clock       ; 0.000        ; 0.042      ; 0.920      ;
; 0.715 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_WriteAddr_reg|Q[2] ; clock        ; clock       ; 0.000        ; 0.100      ; 0.986      ;
; 0.730 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.158      ; 1.059      ;
; 0.736 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.065      ;
; 0.737 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.066      ;
; 0.738 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.067      ;
; 0.748 ; regM:IF_ID_Ins_reg|Q[0]        ; reg1:ID_EX_AddSub_reg|Q        ; clock        ; clock       ; 0.000        ; 0.117      ; 1.036      ;
; 0.781 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.964      ;
; 0.781 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.964      ;
; 0.785 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.968      ;
; 0.786 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.012      ; 0.969      ;
; 0.801 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.984      ;
; 0.804 ; regM:EX_MEM_ALUOut_reg|Q[0]    ; regM:MEM_WB_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.021      ; 0.996      ;
; 0.804 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:MEM_WB_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.021      ; 0.996      ;
; 0.805 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.012      ; 0.988      ;
; 0.855 ; regM:IF_ID_Ins_reg|Q[28]       ; reg1:ID_EX_AddSub_reg|Q        ; clock        ; clock       ; 0.000        ; 0.117      ; 1.143      ;
; 0.857 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.158      ; 1.186      ;
; 0.870 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.158      ; 1.199      ;
; 0.872 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.158      ; 1.201      ;
; 0.875 ; regM:IF_ID_Ins_reg|Q[11]       ; regM:ID_EX_WriteAddr_reg|Q[0]  ; clock        ; clock       ; 0.000        ; 0.205      ; 1.251      ;
; 0.883 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.066      ;
; 0.900 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.136      ;
; 0.900 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.158      ; 1.229      ;
; 0.901 ; regM:IF_ID_Ins_reg|Q[28]       ; regM:ID_EX_imm_reg|Q[2]        ; clock        ; clock       ; 0.000        ; 0.205      ; 1.277      ;
; 0.915 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.151      ;
; 0.941 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:MEM_WB_WriteAddr_reg|Q[2] ; clock        ; clock       ; 0.000        ; 0.077      ; 1.189      ;
; 0.943 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.117      ; 1.231      ;
; 0.943 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.117      ; 1.231      ;
; 0.943 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.117      ; 1.231      ;
; 0.949 ; regM:IF_ID_Ins_reg|Q[12]       ; regM:ID_EX_ReadPort1_reg|Q[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.192      ;
; 0.950 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regM:MEM_WB_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.021      ; 1.142      ;
; 0.978 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_ReadPort1_reg|Q[0]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.221      ;
; 0.983 ; register_file:rf|regN:r13|Q[0] ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.162      ; 1.316      ;
; 1.036 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.117      ; 1.324      ;
; 1.057 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.012      ; 1.240      ;
; 1.057 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.240      ;
; 1.061 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.244      ;
; 1.061 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.244      ;
; 1.066 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.249      ;
; 1.072 ; regM:ID_EX_WriteAddr_reg|Q[0]  ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.005      ; 1.248      ;
; 1.074 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.403      ;
; 1.075 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.404      ;
; 1.076 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.405      ;
; 1.076 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.405      ;
; 1.110 ; regM:EX_MEM_ALUOut_reg|Q[3]    ; regM:MEM_WB_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.154      ; 1.435      ;
; 1.110 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.012      ; 1.293      ;
; 1.138 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.373      ;
; 1.146 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:MEM_WB_RegWrite_reg|Q     ; clock        ; clock       ; 0.000        ; 0.021      ; 1.338      ;
; 1.166 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.495      ;
; 1.167 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.496      ;
; 1.168 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.497      ;
; 1.168 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.497      ;
; 1.169 ; regM:IF_ID_Ins_reg|Q[28]       ; regM:ID_EX_ALUOP_reg|Q[0]      ; clock        ; clock       ; 0.000        ; 0.205      ; 1.545      ;
; 1.174 ; register_file:rf|regN:r13|Q[2] ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.162      ; 1.507      ;
; 1.180 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.024      ; 1.375      ;
; 1.181 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 0.000        ; 0.125      ; 1.477      ;
; 1.231 ; reg1:ID_EX_RegDst_reg|Q        ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.005      ; 1.407      ;
; 1.238 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.567      ;
; 1.239 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.568      ;
; 1.241 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.570      ;
; 1.241 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.570      ;
; 1.248 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 1.464      ;
; 1.249 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.111      ; 1.531      ;
; 1.253 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 1.469      ;
; 1.256 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.005      ; 1.432      ;
; 1.260 ; register_file:rf|regN:r14|Q[0] ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.191      ; 1.622      ;
; 1.267 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.450      ;
; 1.279 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.462      ;
; 1.279 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 0.000        ; 0.024      ; 1.474      ;
; 1.299 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.012      ; 1.482      ;
; 1.301 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.012      ; 1.484      ;
; 1.303 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 0.000        ; 0.125      ; 1.599      ;
; 1.309 ; register_file:rf|regN:r0|Q[2]  ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.166      ; 1.646      ;
; 1.311 ; register_file:rf|regN:r13|Q[1] ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.162      ; 1.644      ;
; 1.319 ; regM:ID_EX_imm_reg|Q[2]        ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.005      ; 1.495      ;
; 1.319 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.005      ; 1.495      ;
; 1.320 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.005      ; 1.496      ;
; 1.326 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.561      ;
; 1.327 ; regM:IF_ID_Ins_reg|Q[5]        ; regM:ID_EX_ALUOP_reg|Q[0]      ; clock        ; clock       ; 0.000        ; 0.205      ; 1.703      ;
; 1.328 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.012      ; 1.511      ;
; 1.328 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 0.000        ; 0.125      ; 1.624      ;
; 1.328 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.111      ; 1.610      ;
; 1.339 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.005      ; 1.515      ;
; 1.340 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.111      ; 1.622      ;
; 1.350 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.679      ;
; 1.351 ; register_file:rf|regN:r1|Q[1]  ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.120      ; 1.642      ;
; 1.351 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.158      ; 1.680      ;
; 1.352 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 1.568      ;
; 1.352 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 1.568      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                    ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.127 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.158     ; 3.988      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.119 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 4.066      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.117 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.117     ; 4.019      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.110 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 4.057      ;
; -3.058 ; reg1:MEM_WB_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 4.035      ;
; -3.049 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 4.026      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.036 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.983      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.027 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.974      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -3.024 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.971      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.993 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.940      ;
; -2.975 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 3.952      ;
; -2.966 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 3.943      ;
; -2.963 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 3.940      ;
; -2.951 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.158     ; 3.812      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.941 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.117     ; 3.843      ;
; -2.932 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 3.909      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.891 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.838      ;
; -2.830 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.042     ; 3.807      ;
; -2.768 ; regM:ID_EX_src1_reg|Q[1]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.158     ; 3.629      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.765 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.071     ; 3.713      ;
; -2.763 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.100     ; 3.682      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.758 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.117     ; 3.660      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.718 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.072     ; 3.665      ;
; -2.700 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.158     ; 3.561      ;
; -2.690 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.592      ;
; -2.690 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.117     ; 3.592      ;
; -2.690 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.592      ;
; -2.690 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.117     ; 3.592      ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                    ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.710 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 1.985      ;
; 1.748 ; reg1:ID_EX_Branch_reg|Q        ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 1.961      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.898 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.173      ;
; 1.930 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 2.143      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.005 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.280      ;
; 2.037 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 2.250      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.050 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.325      ;
; 2.088 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 2.301      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.830      ;
; 2.572 ; reg1:ID_EX_AddSub_reg|Q        ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.021      ; 2.764      ;
; 2.587 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 2.800      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.605 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.012      ; 2.788      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.668 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.943      ;
; 2.700 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 2.913      ;
; 2.778 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.077      ; 3.026      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.805 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.080      ; 3.056      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.886 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 3.161      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.895 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.104      ; 3.170      ;
; 2.918 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 3.131      ;
; 2.927 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.042      ; 3.140      ;
; 2.934 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.021      ; 3.126      ;
; 2.935 ; regM:ID_EX_src1_reg|Q[2]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.021      ; 3.127      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.973 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.012      ; 3.156      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 2.974 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.012      ; 3.157      ;
; 3.046 ; regM:EX_MEM_ALUOut_reg|Q[0]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.021      ; 3.238      ;
; 3.049 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.021      ; 3.241      ;
; 3.049 ; regM:ID_EX_src1_reg|Q[0]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.021      ; 3.241      ;
; 3.085 ; regM:EX_MEM_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.012      ; 3.268      ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.832 ; -16.135           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -1.216 ; -9.696               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.902 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -73.660                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                            ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.832 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.821      ;
; -0.832 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.821      ;
; -0.830 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.819      ;
; -0.830 ; reg1:MEM_WB_RegWrite_reg|Q     ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.819      ;
; -0.829 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.818      ;
; -0.829 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.818      ;
; -0.827 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.816      ;
; -0.827 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.816      ;
; -0.802 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.786      ;
; -0.802 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.786      ;
; -0.800 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.784      ;
; -0.800 ; reg1:EX_MEM_RegWrite_reg|Q     ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.784      ;
; -0.764 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.753      ;
; -0.764 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.753      ;
; -0.763 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.752      ;
; -0.763 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.752      ;
; -0.762 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.751      ;
; -0.762 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.751      ;
; -0.761 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.750      ;
; -0.761 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.750      ;
; -0.760 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.749      ;
; -0.760 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.749      ;
; -0.758 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.747      ;
; -0.758 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.747      ;
; -0.750 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.739      ;
; -0.750 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.739      ;
; -0.748 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.737      ;
; -0.748 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.737      ;
; -0.707 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.696      ;
; -0.707 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.696      ;
; -0.705 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.694      ;
; -0.705 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.694      ;
; -0.699 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.683      ;
; -0.699 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.683      ;
; -0.697 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.681      ;
; -0.697 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.681      ;
; -0.670 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.654      ;
; -0.670 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.654      ;
; -0.668 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.652      ;
; -0.668 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.652      ;
; -0.626 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.610      ;
; -0.626 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.610      ;
; -0.624 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.608      ;
; -0.624 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.608      ;
; -0.604 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.588      ;
; -0.604 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.588      ;
; -0.602 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.586      ;
; -0.602 ; regM:ID_EX_src1_reg|Q[2]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.586      ;
; -0.587 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.576      ;
; -0.587 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.576      ;
; -0.585 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.574      ;
; -0.585 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.018     ; 1.574      ;
; -0.572 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; -0.055     ; 1.524      ;
; -0.572 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; -0.055     ; 1.524      ;
; -0.572 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; -0.055     ; 1.524      ;
; -0.558 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.547      ;
; -0.557 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.546      ;
; -0.555 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.544      ;
; -0.554 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.543      ;
; -0.548 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.537      ;
; -0.545 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.534      ;
; -0.528 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.023     ; 1.512      ;
; -0.527 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.023     ; 1.511      ;
; -0.516 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.023     ; 1.500      ;
; -0.490 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.479      ;
; -0.489 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.478      ;
; -0.489 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.478      ;
; -0.488 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.477      ;
; -0.487 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.476      ;
; -0.486 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.475      ;
; -0.485 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.474      ;
; -0.484 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.473      ;
; -0.480 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.469      ;
; -0.479 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.468      ;
; -0.476 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.460      ;
; -0.476 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.460      ;
; -0.476 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.465      ;
; -0.476 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.465      ;
; -0.475 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.464      ;
; -0.474 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.458      ;
; -0.474 ; regM:ID_EX_src1_reg|Q[1]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.458      ;
; -0.473 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[0] ; clock        ; clock       ; 1.000        ; -0.031     ; 1.449      ;
; -0.473 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[2] ; clock        ; clock       ; 1.000        ; -0.031     ; 1.449      ;
; -0.473 ; reg1:MEM_WB_RegWrite_reg|Q     ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 1.000        ; -0.031     ; 1.449      ;
; -0.465 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.454      ;
; -0.461 ; regM:IF_ID_Ins_reg|Q[12]       ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 1.000        ; -0.014     ; 1.454      ;
; -0.455 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 1.000        ; -0.014     ; 1.448      ;
; -0.453 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 1.000        ; -0.014     ; 1.446      ;
; -0.450 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 1.000        ; -0.023     ; 1.434      ;
; -0.448 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.432      ;
; -0.448 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.432      ;
; -0.446 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.430      ;
; -0.446 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.430      ;
; -0.434 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[1]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.418      ;
; -0.434 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[3]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.418      ;
; -0.433 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.422      ;
; -0.432 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[0]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.416      ;
; -0.432 ; regM:ID_EX_src1_reg|Q[0]       ; regN:pc|Q[2]                   ; clock        ; clock       ; 1.000        ; -0.023     ; 1.416      ;
; -0.432 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 1.000        ; -0.018     ; 1.421      ;
; -0.425 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 1.000        ; -0.023     ; 1.409      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.314      ;
; 0.228 ; regM:IF_ID_Ins_reg|Q[28]       ; reg1:ID_EX_RegWrite_reg|Q      ; clock        ; clock       ; 0.000        ; 0.023      ; 0.335      ;
; 0.244 ; reg1:ID_EX_RegWrite_reg|Q      ; reg1:EX_MEM_RegWrite_reg|Q     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.383      ;
; 0.287 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:EX_MEM_WriteAddr_reg|Q[1] ; clock        ; clock       ; 0.000        ; 0.024      ; 0.395      ;
; 0.333 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.431      ;
; 0.334 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.432      ;
; 0.335 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.433      ;
; 0.335 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.433      ;
; 0.335 ; regN:pc|Q[0]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.433      ;
; 0.344 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:EX_MEM_WriteAddr_reg|Q[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.491      ;
; 0.348 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.455      ;
; 0.357 ; regM:IF_ID_Ins_reg|Q[0]        ; reg1:ID_EX_RegWrite_reg|Q      ; clock        ; clock       ; 0.000        ; 0.023      ; 0.464      ;
; 0.358 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.523      ;
; 0.359 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.524      ;
; 0.360 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.525      ;
; 0.369 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.467      ;
; 0.370 ; regM:EX_MEM_ALUOut_reg|Q[0]    ; regM:MEM_WB_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.018      ; 0.472      ;
; 0.370 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; regM:MEM_WB_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.018      ; 0.472      ;
; 0.373 ; regM:IF_ID_Ins_reg|Q[0]        ; reg1:ID_EX_AddSub_reg|Q        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.512      ;
; 0.378 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.543      ;
; 0.386 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.484      ;
; 0.391 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.489      ;
; 0.392 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.490      ;
; 0.394 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.492      ;
; 0.396 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.494      ;
; 0.423 ; regM:IF_ID_Ins_reg|Q[28]       ; reg1:ID_EX_AddSub_reg|Q        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.562      ;
; 0.425 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 0.000        ; 0.047      ; 0.556      ;
; 0.429 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 0.000        ; 0.047      ; 0.560      ;
; 0.436 ; regN:pc|Q[2]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.534      ;
; 0.436 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.601      ;
; 0.438 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.603      ;
; 0.439 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.604      ;
; 0.446 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regM:MEM_WB_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.018      ; 0.548      ;
; 0.447 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.612      ;
; 0.452 ; regM:IF_ID_Ins_reg|Q[12]       ; regM:ID_EX_ReadPort1_reg|Q[1]  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.574      ;
; 0.456 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:MEM_WB_WriteAddr_reg|Q[2] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.467 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_ReadPort1_reg|Q[0]  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.589      ;
; 0.471 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.610      ;
; 0.471 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.610      ;
; 0.472 ; regM:IF_ID_Ins_reg|Q[0]        ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.611      ;
; 0.480 ; regM:IF_ID_Ins_reg|Q[11]       ; regM:ID_EX_WriteAddr_reg|Q[0]  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.642      ;
; 0.495 ; regM:IF_ID_Ins_reg|Q[28]       ; regM:ID_EX_imm_reg|Q[2]        ; clock        ; clock       ; 0.000        ; 0.078      ; 0.657      ;
; 0.519 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.617      ;
; 0.519 ; register_file:rf|regN:r13|Q[0] ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.082      ; 0.685      ;
; 0.520 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.618      ;
; 0.522 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.620      ;
; 0.525 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[16]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.623      ;
; 0.525 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.623      ;
; 0.525 ; regM:IF_ID_Ins_reg|Q[16]       ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.664      ;
; 0.533 ; regM:ID_EX_WriteAddr_reg|Q[0]  ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.025      ; 0.642      ;
; 0.547 ; regN:pc|Q[3]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.645      ;
; 0.558 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:MEM_WB_RegWrite_reg|Q     ; clock        ; clock       ; 0.000        ; 0.018      ; 0.660      ;
; 0.561 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.682      ;
; 0.562 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.727      ;
; 0.562 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.727      ;
; 0.565 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.730      ;
; 0.565 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.730      ;
; 0.582 ; regM:EX_MEM_ALUOut_reg|Q[3]    ; regM:MEM_WB_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.058      ; 0.724      ;
; 0.585 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.728      ;
; 0.591 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.013      ; 0.688      ;
; 0.593 ; register_file:rf|regN:r13|Q[2] ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.082      ; 0.759      ;
; 0.607 ; reg1:ID_EX_RegDst_reg|Q        ; regM:EX_MEM_WriteAddr_reg|Q[0] ; clock        ; clock       ; 0.000        ; 0.025      ; 0.716      ;
; 0.610 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.750      ;
; 0.612 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.777      ;
; 0.612 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.777      ;
; 0.613 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.778      ;
; 0.614 ; reg1:ID_EX_Branch_reg|Q        ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.779      ;
; 0.615 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[1]    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.724      ;
; 0.615 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.780      ;
; 0.615 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.780      ;
; 0.618 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.783      ;
; 0.618 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.783      ;
; 0.619 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.726      ;
; 0.619 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.726      ;
; 0.628 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 0.000        ; 0.013      ; 0.725      ;
; 0.631 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[12]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.729      ;
; 0.636 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[11]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.734      ;
; 0.645 ; regM:ID_EX_imm_reg|Q[2]        ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.754      ;
; 0.651 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[28]       ; clock        ; clock       ; 0.000        ; 0.014      ; 0.749      ;
; 0.652 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.792      ;
; 0.653 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[0]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.751      ;
; 0.653 ; register_file:rf|regN:r13|Q[1] ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.082      ; 0.819      ;
; 0.656 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.777      ;
; 0.659 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[2]    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.768      ;
; 0.659 ; register_file:rf|regN:r14|Q[0] ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.839      ;
; 0.660 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[3]    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.769      ;
; 0.667 ; regN:pc|Q[1]                   ; regM:IF_ID_Ins_reg|Q[5]        ; clock        ; clock       ; 0.000        ; 0.014      ; 0.765      ;
; 0.667 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.810      ;
; 0.667 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; register_file:rf|regN:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.807      ;
; 0.670 ; regM:ID_EX_ALUOP_reg|Q[0]      ; regM:EX_MEM_ALUOut_reg|Q[0]    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.779      ;
; 0.672 ; register_file:rf|regN:r2|Q[1]  ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.818      ;
; 0.674 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.781      ;
; 0.675 ; register_file:rf|regN:r0|Q[2]  ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.083      ; 0.842      ;
; 0.676 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.819      ;
; 0.680 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.787      ;
; 0.687 ; register_file:rf|regN:r2|Q[0]  ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.833      ;
; 0.688 ; register_file:rf|regN:r1|Q[1]  ; regM:ID_EX_src1_reg|Q[1]       ; clock        ; clock       ; 0.000        ; 0.065      ; 0.837      ;
; 0.689 ; regM:IF_ID_Ins_reg|Q[12]       ; regM:ID_EX_src1_reg|Q[2]       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.828      ;
; 0.690 ; register_file:rf|regN:r1|Q[0]  ; regM:ID_EX_src1_reg|Q[0]       ; clock        ; clock       ; 0.000        ; 0.065      ; 0.839      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                    ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.216 ; reg1:MEM_WB_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.185      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.213 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.182      ;
; -1.184 ; reg1:MEM_WB_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.167      ;
; -1.181 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.164      ;
; -1.175 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.081     ; 2.101      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.167 ; reg1:EX_MEM_RegWrite_reg|Q     ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.055     ; 2.119      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.148 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.117      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.147 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.116      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.144 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.113      ;
; -1.116 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.099      ;
; -1.115 ; regM:MEM_WB_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.098      ;
; -1.112 ; regM:MEM_WB_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.095      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.099 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.068      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.091 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.038     ; 2.060      ;
; -1.072 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.081     ; 1.998      ;
; -1.071 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.054      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.055     ; 2.011      ;
; -1.059 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.024     ; 2.042      ;
; -0.981 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.925      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.979 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.043     ; 1.943      ;
; -0.976 ; regM:ID_EX_src1_reg|Q[1]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.081     ; 1.902      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.963 ; regM:ID_EX_src1_reg|Q[1]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.915      ;
; -0.962 ; regM:ID_EX_src1_reg|Q[0]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.081     ; 1.888      ;
; -0.954 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.081     ; 1.880      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.949 ; regM:ID_EX_src1_reg|Q[0]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.901      ;
; -0.948 ; regM:EX_MEM_ALUOut_reg|Q[1]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 1.000        ; -0.081     ; 1.874      ;
; -0.941 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.893      ;
; -0.941 ; regM:EX_MEM_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.893      ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                    ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.902 ; reg1:ID_EX_Branch_reg|Q        ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.046      ;
; 0.925 ; reg1:ID_EX_Branch_reg|Q        ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.033      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 0.999 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.143      ;
; 1.018 ; regM:MEM_WB_ALUOut_reg|Q[2]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.126      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.059 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 1.078 ; regM:MEM_WB_ALUOut_reg|Q[0]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.186      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.090 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.113 ; regM:MEM_WB_ALUOut_reg|Q[1]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.221      ;
; 1.320 ; reg1:ID_EX_AddSub_reg|Q        ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 1.422      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.337 ; reg1:ID_EX_AddSub_reg|Q        ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.014      ; 1.435      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.340 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.484      ;
; 1.363 ; regM:ID_EX_ReadPort1_reg|Q[2]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.471      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.397 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.541      ;
; 1.420 ; regM:EX_MEM_WriteAddr_reg|Q[1] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.528      ;
; 1.444 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.035      ; 1.563      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.455 ; regM:EX_MEM_WriteAddr_reg|Q[2] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.037      ; 1.576      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.478 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.622      ;
; 1.497 ; regM:ID_EX_ReadPort1_reg|Q[0]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.605      ;
; 1.499 ; regM:ID_EX_src1_reg|Q[2]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 1.601      ;
; 1.509 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 1.611      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.513 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.657      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.520 ; regM:ID_EX_src1_reg|Q[2]       ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.014      ; 1.618      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[11]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[16]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[12]  ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; reg1:ID_EX_RegWrite_reg|Q ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.530 ; regM:EX_MEM_WriteAddr_reg|Q[0] ; regM:IF_ID_Ins_reg|Q[0]   ; clock        ; clock       ; 0.000        ; 0.014      ; 1.628      ;
; 1.536 ; regM:ID_EX_ReadPort1_reg|Q[1]  ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.024      ; 1.644      ;
; 1.558 ; regM:ID_EX_src1_reg|Q[0]       ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 1.660      ;
; 1.565 ; regM:EX_MEM_ALUOut_reg|Q[0]    ; reg1:ID_EX_Branch_reg|Q   ; clock        ; clock       ; 0.000        ; 0.018      ; 1.667      ;
; 1.569 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[28]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.713      ;
; 1.569 ; regM:MEM_WB_WriteAddr_reg|Q[1] ; regM:IF_ID_Ins_reg|Q[5]   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.713      ;
+-------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.743  ; 0.201 ; -3.558   ; 0.902   ; -3.000              ;
;  clock           ; -2.743  ; 0.201 ; -3.558   ; 0.902   ; -3.000              ;
; Design-wide TNS  ; -85.615 ; 0.0   ; -28.324  ; 0.0     ; -83.955             ;
;  clock           ; -85.615 ; 0.000 ; -28.324  ; 0.000   ; -83.955             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; current_pc[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 638      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 638      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 608      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 608      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 63    ; 63   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; current_pc[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; current_pc[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Nov 28 16:55:17 2023
Info: Command: quartus_sta add_isa -c add_isa
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'add_isa.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.743
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.743             -85.615 clock 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 clock 
Info (332146): Worst-case recovery slack is -3.558
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.558             -28.324 clock 
Info (332146): Worst-case removal slack is 1.912
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.912               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.955 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.383             -73.297 clock 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 clock 
Info (332146): Worst-case recovery slack is -3.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.127             -24.960 clock 
Info (332146): Worst-case removal slack is 1.710
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.710               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.955 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.832
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.832             -16.135 clock 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 clock 
Info (332146): Worst-case recovery slack is -1.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.216              -9.696 clock 
Info (332146): Worst-case removal slack is 0.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.902               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.660 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Tue Nov 28 16:55:19 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


