/****************************************************************************************************
 * AArch64 address translation operations
 ****************************************************************************************************/
#ifndef ADDRESS_TRANSLATION__H__
#define ADDRESS_TRANSLATION__H__

/****************************************************************************************************
 * PAR_EL1:             RW, 64bit, Physical Address Register, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E1R:            Stage 1 current state EL1 read
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E1W:            Stage 1 current state EL1 write
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E0R:            Stage 1 current state unprivileged read
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E0W:            Stage 1 current state unprivileged write
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E2R:            Stage 1 Hyp mode read
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E2W:            Stage 1 Hyp mode write
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S12E1R:           Stages 1 and 2 Non-secure EL1 read
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S12E1W:           Stages 1 and 2 Non-secure EL1 write
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S12E0R:           Stages 1 and 2 Non-secure unprivileged read
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S12E0W:           Stages 1 and 2 Non-secure unprivileged write
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E3R:            Stage 1 current state EL3 read
 ****************************************************************************************************/

/****************************************************************************************************
 * AT S1E3W:            Stage 1 current state EL3 write
 ****************************************************************************************************/

#endif  /* !ADDRESS_TRANSLATION__H__ */
