0.6
2019.1
May 24 2019
15:06:07
C:/TDD/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK.v,1662476026,verilog,,,,WCLK,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK_clk_wiz.v,1662476026,verilog,,C:/TDD/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Ejercicio3/key_detector.sv,1662325453,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_DFF.sv,,key_detector,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Ejercicio3/tb_teclado.sv,1662477056,systemVerilog,,,,tb_teclado,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Ejercicio3/top_tb_teclado.sv,1662478502,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Ejercicio3/tb_teclado.sv,,top_tb_teclado,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.sim/sim_1/behav/xsim/glbl.v,1662436377,verilog,,,,glbl,,,,,,,,
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_DFF.sv,1662467777,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_clock_catodo.sv,,module_DFF,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_clock_catodo.sv,1662052815,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Ejercicio3/module_key_encoding.sv,,module_clock_catodo,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Ejercicio3/module_key_encoding.sv,1662450598,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Ejercicio3/top_tb_teclado.sv,,module_key_encoding,,,../../../../../../Compartido/xci/WCLK,,,,,
