TimeQuest Timing Analyzer report for top
Sat Nov 30 18:59:48 2013
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 12. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 36. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 38. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 40. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Slow 1200mV 0C Model Metastability Report
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 59. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 61. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 63. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Output Enable Times
 72. Minimum Output Enable Times
 73. Output Disable Times
 74. Minimum Output Disable Times
 75. Fast 1200mV 0C Model Metastability Report
 76. Multicorner Timing Analysis Summary
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; top                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  24.2%      ;
;     3-4 processors         ;  12.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 30.000 ; 33.33 MHz ; 0.000 ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[0] } ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 38.04 MHz  ; 38.04 MHz       ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 91.79 MHz  ; 91.79 MHz       ; CLOCK_50                                       ;      ;
; 157.36 MHz ; 157.36 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 2.033 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 2.695 ; 0.000         ;
; CLOCK_50                                       ; 7.182 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.376 ; 0.000         ;
; CLOCK_50                                       ; 0.402 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.402 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.676  ; 0.000         ;
; CLOCK_50                                       ; 9.481  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.626 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                            ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.033 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.640      ;
; 2.033 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.640      ;
; 2.040 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.633      ;
; 2.040 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.633      ;
; 2.046 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.276     ; 7.666      ;
; 2.046 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.276     ; 7.666      ;
; 2.151 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.547      ;
; 2.151 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.547      ;
; 2.152 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.546      ;
; 2.152 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.546      ;
; 2.170 ; gpu:gp|cmd.y1[5]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.528      ;
; 2.170 ; gpu:gp|cmd.y1[5]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.528      ;
; 2.174 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.295     ; 7.519      ;
; 2.174 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.295     ; 7.519      ;
; 2.220 ; gpu:gp|wb_count[5] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.453      ;
; 2.220 ; gpu:gp|wb_count[5] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.453      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.238 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.436      ;
; 2.238 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.275     ; 7.475      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.245 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.314     ; 7.429      ;
; 2.275 ; gpu:gp|cmd.y1[2]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 7.434      ;
; 2.275 ; gpu:gp|cmd.y1[2]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 7.434      ;
; 2.284 ; gpu:gp|cmd.y2[4]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.257     ; 7.447      ;
; 2.284 ; gpu:gp|cmd.y2[4]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.257     ; 7.447      ;
; 2.288 ; gpu:gp|wb_count[6] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.385      ;
; 2.288 ; gpu:gp|wb_count[6] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.385      ;
; 2.293 ; gpu:gp|cmd.y1[10]  ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.405      ;
; 2.293 ; gpu:gp|cmd.y1[10]  ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.290     ; 7.405      ;
; 2.305 ; gpu:gp|c2v_y[0]    ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 7.403      ;
; 2.305 ; gpu:gp|c2v_y[0]    ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 7.403      ;
; 2.319 ; gpu:gp|cmd.y2[0]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.278     ; 7.391      ;
; 2.319 ; gpu:gp|cmd.y2[0]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.278     ; 7.391      ;
; 2.328 ; gpu:gp|cmd.y2[6]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.295     ; 7.365      ;
; 2.328 ; gpu:gp|cmd.y2[6]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.295     ; 7.365      ;
; 2.338 ; gpu:gp|wb_count[2] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.335      ;
; 2.338 ; gpu:gp|wb_count[2] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.315     ; 7.335      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.343 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.356      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
; 2.344 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.289     ; 7.355      ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                 ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.695 ; vram_control:vc|GPU_en ; gpu:gp|clut[40][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.268     ; 7.025      ;
; 2.695 ; vram_control:vc|GPU_en ; gpu:gp|clut[40][8]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.268     ; 7.025      ;
; 2.710 ; vram_control:vc|GPU_en ; gpu:gp|clut[12][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.334     ; 6.944      ;
; 2.740 ; vram_control:vc|GPU_en ; gpu:gp|clut[12][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.299     ; 6.949      ;
; 2.740 ; vram_control:vc|GPU_en ; gpu:gp|clut[12][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.299     ; 6.949      ;
; 2.773 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.928      ;
; 2.773 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.928      ;
; 2.773 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.928      ;
; 2.773 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.928      ;
; 2.881 ; vram_control:vc|GPU_en ; gpu:gp|clut[236][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.284     ; 6.823      ;
; 2.881 ; vram_control:vc|GPU_en ; gpu:gp|clut[236][0]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.284     ; 6.823      ;
; 2.881 ; vram_control:vc|GPU_en ; gpu:gp|clut[236][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.284     ; 6.823      ;
; 2.881 ; vram_control:vc|GPU_en ; gpu:gp|clut[236][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.284     ; 6.823      ;
; 2.881 ; vram_control:vc|GPU_en ; gpu:gp|clut[236][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.284     ; 6.823      ;
; 2.889 ; vram_control:vc|GPU_en ; gpu:gp|clut[202][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.312     ; 6.787      ;
; 2.889 ; vram_control:vc|GPU_en ; gpu:gp|clut[202][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.312     ; 6.787      ;
; 2.889 ; vram_control:vc|GPU_en ; gpu:gp|clut[202][13]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.312     ; 6.787      ;
; 2.889 ; vram_control:vc|GPU_en ; gpu:gp|clut[202][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.312     ; 6.787      ;
; 2.889 ; vram_control:vc|GPU_en ; gpu:gp|clut[202][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.312     ; 6.787      ;
; 2.977 ; vram_control:vc|GPU_en ; gpu:gp|clut[136][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.325     ; 6.686      ;
; 2.979 ; vram_control:vc|GPU_en ; gpu:gp|clut[32][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.729      ;
; 2.979 ; vram_control:vc|GPU_en ; gpu:gp|clut[32][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.729      ;
; 2.979 ; vram_control:vc|GPU_en ; gpu:gp|clut[32][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.729      ;
; 3.005 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][14]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 6.655      ;
; 3.005 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][8]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 6.655      ;
; 3.005 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][6]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 6.655      ;
; 3.005 ; vram_control:vc|GPU_en ; gpu:gp|clut[164][2]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.328     ; 6.655      ;
; 3.026 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.282     ; 6.680      ;
; 3.028 ; vram_control:vc|GPU_en ; gpu:gp|clut[33][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.684      ;
; 3.028 ; vram_control:vc|GPU_en ; gpu:gp|clut[33][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.684      ;
; 3.028 ; vram_control:vc|GPU_en ; gpu:gp|clut[33][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.684      ;
; 3.028 ; vram_control:vc|GPU_en ; gpu:gp|clut[33][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.684      ;
; 3.029 ; vram_control:vc|GPU_en ; gpu:gp|clut[33][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.683      ;
; 3.029 ; vram_control:vc|GPU_en ; gpu:gp|clut[33][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.276     ; 6.683      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][11]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][8]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][10]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][12]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.030 ; vram_control:vc|GPU_en ; gpu:gp|clut[159][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.326     ; 6.632      ;
; 3.041 ; vram_control:vc|GPU_en ; gpu:gp|clut[115][14]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.660      ;
; 3.041 ; vram_control:vc|GPU_en ; gpu:gp|clut[115][9]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.660      ;
; 3.041 ; vram_control:vc|GPU_en ; gpu:gp|clut[42][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.275     ; 6.672      ;
; 3.041 ; vram_control:vc|GPU_en ; gpu:gp|clut[115][5]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.660      ;
; 3.041 ; vram_control:vc|GPU_en ; gpu:gp|clut[42][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.275     ; 6.672      ;
; 3.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.279     ; 6.666      ;
; 3.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.279     ; 6.666      ;
; 3.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.279     ; 6.666      ;
; 3.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.279     ; 6.666      ;
; 3.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][1]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.279     ; 6.666      ;
; 3.043 ; vram_control:vc|GPU_en ; gpu:gp|clut[36][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.279     ; 6.666      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.044 ; vram_control:vc|GPU_en ; gpu:gp|fifo_16x32:cmd_fifo|queue[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.288     ; 6.656      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[32][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.273     ; 6.665      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.651      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.651      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.651      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[32][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.273     ; 6.665      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.651      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.287     ; 6.651      ;
; 3.050 ; vram_control:vc|GPU_en ; gpu:gp|clut[32][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.273     ; 6.665      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.052 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.656      ;
; 3.058 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.286     ; 6.644      ;
; 3.062 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][15]                    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.308     ; 6.618      ;
; 3.062 ; vram_control:vc|GPU_en ; gpu:gp|clut[206][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.308     ; 6.618      ;
; 3.062 ; vram_control:vc|GPU_en ; gpu:gp|clut[237][3]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.299     ; 6.627      ;
; 3.062 ; vram_control:vc|GPU_en ; gpu:gp|clut[237][1]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.299     ; 6.627      ;
; 3.068 ; vram_control:vc|GPU_en ; gpu:gp|clut[61][3]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.285     ; 6.635      ;
; 3.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][11]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.277     ; 6.642      ;
; 3.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][7]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.277     ; 6.642      ;
; 3.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.277     ; 6.642      ;
; 3.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][10]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.277     ; 6.642      ;
; 3.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][12]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.277     ; 6.642      ;
; 3.069 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.277     ; 6.642      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][9]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][0]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][4]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][13]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][6]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][5]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.073 ; vram_control:vc|GPU_en ; gpu:gp|clut[53][2]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.635      ;
; 3.086 ; vram_control:vc|GPU_en ; gpu:gp|clut[8][14]                      ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.295     ; 6.607      ;
; 3.086 ; vram_control:vc|GPU_en ; gpu:gp|clut[8][5]                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.295     ; 6.607      ;
; 3.086 ; vram_control:vc|GPU_en ; gpu:gp|clut[8][2]                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.295     ; 6.607      ;
; 3.086 ; vram_control:vc|GPU_en ; gpu:gp|clut[8][6]                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.295     ; 6.607      ;
; 3.086 ; vram_control:vc|GPU_en ; gpu:gp|clut[8][1]                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.295     ; 6.607      ;
; 3.088 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][15]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.620      ;
; 3.088 ; vram_control:vc|GPU_en ; gpu:gp|clut[26][14]                     ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.280     ; 6.620      ;
+-------+------------------------+-----------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                               ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                      ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 7.182  ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.489      ;
; 7.230  ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.441      ;
; 7.231  ; gpu:gp|dis_y_tl[8]                                    ; display_out:dc|y_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.440      ;
; 7.237  ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.747      ; 3.428      ;
; 7.248  ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.423      ;
; 7.251  ; gpu:gp|dis_x_tl[3]                                    ; display_out:dc|x_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.420      ;
; 7.254  ; gpu:gp|dis_y_tl[4]                                    ; display_out:dc|y_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.417      ;
; 7.270  ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.747      ; 3.395      ;
; 7.281  ; gpu:gp|dis_y_tl[0]                                    ; display_out:dc|y_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.752      ; 3.389      ;
; 7.294  ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.377      ;
; 7.301  ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.747      ; 3.364      ;
; 7.307  ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.747      ; 3.358      ;
; 7.310  ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.361      ;
; 7.314  ; gpu:gp|dis_y_tl[2]                                    ; display_out:dc|y_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.752      ; 3.356      ;
; 7.325  ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.747      ; 3.340      ;
; 7.328  ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.343      ;
; 7.357  ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.747      ; 3.308      ;
; 7.376  ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.295      ;
; 7.377  ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.753      ; 3.294      ;
; 7.387  ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.912      ;
; 7.412  ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.890      ;
; 7.445  ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.857      ;
; 7.460  ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.842      ;
; 7.470  ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.832      ;
; 7.473  ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.826      ;
; 7.487  ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.812      ;
; 7.520  ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.782      ;
; 7.529  ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.770      ;
; 7.548  ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.751      ;
; 7.565  ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.737      ;
; 7.587  ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.715      ;
; 7.615  ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.687      ;
; 7.615  ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.687      ;
; 7.618  ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.681      ;
; 7.621  ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.606      ; 2.681      ;
; 7.657  ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.603      ; 2.642      ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.105  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.419     ;
; 9.320  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.204     ;
; 9.320  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.204     ;
; 9.320  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.204     ;
; 9.320  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.204     ;
; 9.320  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.204     ;
; 9.436  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.088     ;
; 9.436  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.088     ;
; 9.436  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.088     ;
; 9.436  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.088     ;
; 9.436  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 10.088     ;
; 9.598  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.926      ;
; 9.598  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.926      ;
; 9.598  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.926      ;
; 9.598  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.926      ;
; 9.598  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.926      ;
; 9.646  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.878      ;
; 9.646  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.878      ;
; 9.646  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.878      ;
; 9.646  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.878      ;
; 9.646  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.878      ;
; 9.656  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.868      ;
; 9.656  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.868      ;
; 9.656  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.868      ;
; 9.656  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.868      ;
; 9.656  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.868      ;
; 9.905  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.616      ;
; 9.905  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.616      ;
; 9.905  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.616      ;
; 9.905  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.616      ;
; 9.905  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.616      ;
; 9.908  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.616      ;
; 9.908  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.616      ;
; 9.908  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.616      ;
; 9.908  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.616      ;
; 9.908  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.616      ;
; 9.912  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.612      ;
; 9.912  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.612      ;
; 9.912  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.612      ;
; 9.912  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.612      ;
; 9.912  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.612      ;
; 10.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.500      ;
; 10.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.500      ;
; 10.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.500      ;
; 10.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.500      ;
; 10.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.500      ;
; 10.056 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.468      ;
; 10.056 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.468      ;
; 10.056 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.468      ;
; 10.056 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.468      ;
; 10.056 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.252     ; 9.468      ;
; 10.120 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.401      ;
; 10.120 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.401      ;
; 10.120 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.401      ;
; 10.120 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.255     ; 9.401      ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                              ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.376 ; inst_addr[7]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.034      ;
; 0.384 ; inst_addr[2]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.042      ;
; 0.386 ; inst_addr[4]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.044      ;
; 0.387 ; vram_control:vc|GPU_data_out[5]          ; gpu:gp|clut[109][5]                                                                                         ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.317      ; 0.920      ;
; 0.399 ; inst_addr[0]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.057      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][30]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][30]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][7]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][23]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][23]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][8]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][8]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][0]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][1]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][1]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][2]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][2]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][2]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][3]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][3]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][3]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][3]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][4]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][4]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][4]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][4]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][5]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][5]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][5]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][5]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][6]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][6]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][6]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][6]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][9]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][10]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][10]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][16]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][16]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][12]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][12]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][12]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][12]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][17]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][17]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][17]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][17]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][18]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][18]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][13]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][13]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][19]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][19]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][19]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][19]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][14]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][14]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][14]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][14]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][14]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][14]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][14]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][14]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][20]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][20]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][15]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][15]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][21]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][21]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][22]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][22]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][22]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][22]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][30]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][11]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][11]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][8]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][1]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][2]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][4]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][5]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][6]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][6]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][9]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][9]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][16]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][16]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][12]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][12]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][17]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[3][17]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][13]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][13]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.422 ; display_out:dc|y_tl_hold[8]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.688      ;
; 0.422 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.689      ;
; 0.593 ; display_out:dc|x_tl_hold[9]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.858      ;
; 0.639 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.649 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.306      ;
; 0.665 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.669 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.936      ;
; 0.672 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.939      ;
; 0.673 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.940      ;
; 0.676 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.943      ;
; 0.801 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.066      ;
; 0.802 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.067      ;
; 0.804 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.069      ;
; 0.804 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.069      ;
; 0.804 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.069      ;
; 0.804 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.069      ;
; 0.804 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.461      ;
; 0.836 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.103      ;
; 0.838 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.105      ;
; 0.843 ; display_out:dc|y_tl_hold[3]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.108      ;
; 0.844 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.109      ;
; 0.845 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.110      ;
; 0.847 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.112      ;
; 0.847 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.112      ;
; 0.848 ; display_out:dc|x_tl_hold[0]                           ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.113      ;
; 0.849 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.114      ;
; 0.850 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.115      ;
; 0.853 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.118      ;
; 0.879 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.437      ; 1.538      ;
; 0.884 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.542      ;
; 0.966 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.232      ;
; 0.969 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.971 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.983 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.996 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.263      ;
; 1.000 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.267      ;
; 1.001 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.268      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.272      ;
; 1.026 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.293      ;
; 1.031 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.298      ;
; 1.034 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.437      ; 1.693      ;
; 1.039 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.436      ; 1.697      ;
; 1.092 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.358      ;
; 1.095 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.097 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.104 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.107 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.107 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.026      ;
; 1.109 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.110 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.119 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.384      ;
; 1.121 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.121 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.122 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.387      ;
; 1.122 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.389      ;
; 1.126 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.393      ;
; 1.127 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.394      ;
; 1.127 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.394      ;
; 1.129 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.394      ;
; 1.131 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.396      ;
; 1.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.398      ;
; 1.136 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.401      ;
; 1.149 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.416      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                 ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.402 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|count_24[1]                           ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; vram_control:vc|count_24[0]                           ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.674      ;
; 0.430 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.697      ;
; 0.639 ; vram_control:vc|count_24[0]                           ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.906      ;
; 0.653 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.920      ;
; 0.668 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.935      ;
; 0.682 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.949      ;
; 1.273 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 1.802      ;
; 1.274 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 1.803      ;
; 1.799 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.065      ;
; 1.799 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.065      ;
; 1.799 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.065      ;
; 1.799 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.065      ;
; 1.799 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.065      ;
; 1.828 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.095      ;
; 1.828 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.095      ;
; 1.828 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.095      ;
; 1.828 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.095      ;
; 1.835 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[16] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.101      ;
; 1.835 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.101      ;
; 1.835 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.101      ;
; 1.835 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[25] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.101      ;
; 1.835 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.101      ;
; 1.838 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.089      ;
; 1.854 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[17] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.121      ;
; 1.854 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.121      ;
; 1.854 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[22] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.121      ;
; 1.854 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.121      ;
; 1.976 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.227      ;
; 2.105 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.371      ;
; 2.112 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.377      ;
; 2.112 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.377      ;
; 2.112 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.377      ;
; 2.129 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.394      ;
; 2.129 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.394      ;
; 2.129 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[30] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.394      ;
; 2.153 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.419      ;
; 2.157 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.408      ;
; 2.193 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|count_24[0]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.776     ; 1.703      ;
; 2.194 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.458      ;
; 2.194 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.458      ;
; 2.194 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.458      ;
; 2.322 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.586      ;
; 2.322 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.586      ;
; 2.322 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.586      ;
; 2.349 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.877      ;
; 2.349 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.877      ;
; 2.349 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.877      ;
; 2.349 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.877      ;
; 2.349 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.877      ;
; 2.378 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.907      ;
; 2.378 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.907      ;
; 2.378 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.907      ;
; 2.378 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.907      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.426 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 2.680      ;
; 2.435 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[16] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.963      ;
; 2.435 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.963      ;
; 2.435 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[24] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.963      ;
; 2.435 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.963      ;
; 2.435 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 2.963      ;
; 2.453 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[17] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.982      ;
; 2.453 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.982      ;
; 2.453 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.982      ;
; 2.453 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 2.982      ;
; 2.563 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|count_24[1]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.776     ; 2.073      ;
; 2.610 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 2.863      ;
; 2.610 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 2.863      ;
; 2.655 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 3.183      ;
; 2.662 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.311      ; 3.189      ;
; 2.662 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.311      ; 3.189      ;
; 2.662 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.311      ; 3.189      ;
; 2.729 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.311      ; 3.256      ;
; 2.729 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.311      ; 3.256      ;
; 2.729 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[30] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.311      ; 3.256      ;
; 2.731 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.312      ; 3.259      ;
; 2.789 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.310      ; 3.315      ;
; 2.789 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.310      ; 3.315      ;
; 2.789 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.310      ; 3.315      ;
; 2.838 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|count_24[0]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.773     ; 2.351      ;
; 2.872 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.310      ; 3.398      ;
; 2.872 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.310      ; 3.398      ;
; 2.872 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.310      ; 3.398      ;
; 3.128 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 2.628      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                                                                                               ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                   ;
; 9.481 ; 9.832        ; 0.351          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.616 ; 9.851        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.616 ; 9.851        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.616 ; 9.851        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.617 ; 9.852        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.618 ; 9.853        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.618 ; 9.853        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.619 ; 9.854        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[0]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[1]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[2]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[3]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[4]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[5]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[6]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[7]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[8]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[9]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[0]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[1]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[2]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[3]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[4]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[5]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[6]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[7]                                                                                                ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[8]                                                                                                ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][18] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][19] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][20] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][21] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][22] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][23] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][24] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][25] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][26] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][27] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][28] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][29] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][30] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][31] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][0]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][10] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][11] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][12] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][13] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][14] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][15] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][16] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][17] ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][1]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][2]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][3]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][4]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][5]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][6]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][7]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][8]  ;
; 14.626 ; 14.977       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][9]  ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][18] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][19] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][20] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][21] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][22] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][23] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][24] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][25] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][26] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][27] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][28] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][29] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][30] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][31] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][18] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][19] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][20] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][21] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][22] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][23] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][24] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][25] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][26] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][27] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][28] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][29] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][30] ;
; 14.631 ; 14.982       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][31] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][0]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][10] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][11] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][12] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][13] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][14] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][15] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][16] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][17] ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][1]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][2]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][3]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][4]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][5]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][6]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][7]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][8]  ;
; 14.633 ; 14.984       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][9]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][0]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][10] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][11] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][12] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][13] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][14] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][15] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][16] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][17] ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][1]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][2]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][3]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][4]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][5]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][6]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][7]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][8]  ;
; 14.634 ; 14.985       ; 0.351          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][9]  ;
; 14.644 ; 14.995       ; 0.351          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][0]  ;
; 14.644 ; 14.995       ; 0.351          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][10] ;
; 14.644 ; 14.995       ; 0.351          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][11] ;
; 14.644 ; 14.995       ; 0.351          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][12] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.057 ; 4.443 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.616 ; 3.041 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.162 ; 3.534 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.395 ; 3.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.399 ; 3.779 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.717 ; 4.108 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.495 ; 3.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.057 ; 4.443 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.806 ; 3.117 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.585 ; 3.969 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.710 ; 4.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.788 ; 4.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.507 ; 3.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.355 ; 3.789 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.381 ; 3.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.479 ; 3.917 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.205 ; 3.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -1.495 ; -1.861 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.656 ; -2.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.678 ; -2.087 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.876 ; -2.291 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.955 ; -2.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.695 ; -2.142 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.661 ; -2.087 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.755 ; -2.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.495 ; -1.861 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -2.126 ; -2.520 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.283 ; -2.652 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -2.048 ; -2.462 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.788 ; -2.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -2.015 ; -2.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -2.192 ; -2.593 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.791 ; -2.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -2.007 ; -2.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 21.007 ; 21.086 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 15.638 ; 15.628 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 17.345 ; 17.221 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 16.213 ; 16.213 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 17.036 ; 16.936 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 17.967 ; 17.826 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 16.258 ; 16.287 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 18.325 ; 18.183 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 17.176 ; 17.146 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 16.946 ; 16.813 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 21.007 ; 21.086 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 16.965 ; 16.830 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 16.949 ; 16.996 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 17.820 ; 17.913 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 16.990 ; 16.852 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 17.025 ; 16.990 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.889 ; 17.010 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.836 ; 14.806 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 16.785 ; 16.742 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 16.648 ; 16.603 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 18.044 ; 18.123 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 17.540 ; 17.331 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 16.122 ; 16.102 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 16.051 ; 16.022 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 16.280 ; 16.248 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 16.827 ; 16.744 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 16.798 ; 16.683 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 16.526 ; 16.461 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 16.251 ; 16.208 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 16.872 ; 16.827 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 18.044 ; 18.123 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 16.345 ; 16.294 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 16.684 ; 16.614 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 15.474 ; 15.501 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 16.467 ; 16.342 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 16.996 ; 16.861 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 16.283 ; 16.211 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 12.697 ; 12.600 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 15.803 ; 15.984 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 21.439 ; 21.329 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 19.408 ; 19.640 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 18.524 ; 18.440 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 19.315 ; 19.284 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 19.864 ; 19.765 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 21.321 ; 21.128 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 21.103 ; 20.984 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 21.439 ; 21.329 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 18.927 ; 18.955 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 13.962 ; 13.741 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 9.167  ; 9.144  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 23.188 ; 23.037 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 18.866 ; 18.839 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 19.485 ; 19.435 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 17.373 ; 17.415 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 19.982 ; 20.036 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 22.342 ; 22.570 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 23.188 ; 23.037 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 21.112 ; 21.048 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 18.928 ; 19.029 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 14.312 ; 14.397 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 21.360 ; 21.495 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 19.507 ; 19.390 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 18.337 ; 18.369 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 19.114 ; 19.137 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 20.447 ; 20.424 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 20.586 ; 20.762 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 21.200 ; 21.103 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 19.419 ; 19.482 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 21.360 ; 21.495 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 13.465 ; 13.367 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 9.167  ; 9.144  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 26.558 ; 26.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 22.167 ; 21.757 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 24.033 ; 23.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 25.186 ; 25.191 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 25.405 ; 25.201 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 26.273 ; 26.046 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 24.101 ; 24.031 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 26.558 ; 26.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 23.706 ; 23.667 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 23.413 ; 22.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 26.363 ; 26.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 24.648 ; 24.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 23.917 ; 23.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 25.515 ; 25.181 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 25.214 ; 24.676 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 24.790 ; 24.410 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 24.390 ; 24.119 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 23.121 ; 22.663 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 24.181 ; 23.693 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 23.236 ; 22.814 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 24.688 ; 24.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 24.184 ; 23.611 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 22.766 ; 22.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 22.695 ; 22.302 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 22.924 ; 22.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 23.471 ; 23.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 23.442 ; 22.963 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 23.170 ; 22.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 22.895 ; 22.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 23.516 ; 23.107 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 24.688 ; 24.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 22.989 ; 22.574 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 23.328 ; 22.894 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 22.118 ; 21.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 23.111 ; 22.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 23.640 ; 23.141 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 22.927 ; 22.491 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 15.152 ; 15.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 22.083 ; 22.628 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 16.666 ; 16.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 15.514 ; 15.817 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 14.631 ; 14.618 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 15.701 ; 15.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 15.049 ; 14.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 16.506 ; 16.361 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 16.288 ; 16.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 16.666 ; 16.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 14.136 ; 14.188 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 18.653 ; 18.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 14.973 ; 15.017 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 15.324 ; 15.364 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 13.892 ; 13.997 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 15.167 ; 15.243 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 17.719 ; 17.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 18.653 ; 18.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 16.433 ; 16.369 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 14.168 ; 14.269 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 16.869 ; 17.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 15.458 ; 15.388 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 13.953 ; 13.985 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 15.497 ; 15.499 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 15.874 ; 15.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 15.920 ; 16.096 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 16.403 ; 16.306 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 14.752 ; 14.816 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 16.869 ; 17.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 18.061 ; 18.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.865 ; 13.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 16.484 ; 16.323 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 16.532 ; 16.466 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 16.688 ; 16.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 17.357 ; 17.229 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 15.412 ; 15.342 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 17.815 ; 17.740 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.057 ; 14.952 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.983 ; 15.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 18.061 ; 18.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 16.393 ; 16.117 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 15.662 ; 15.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 17.260 ; 17.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 16.959 ; 16.744 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 16.535 ; 16.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.135 ; 16.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.866 ; 14.731 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.926 ; 15.761 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 15.728 ; 15.610 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 16.391 ; 16.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 15.882 ; 15.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.464 ; 14.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.393 ; 14.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 14.622 ; 14.509 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.169 ; 15.005 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.140 ; 14.944 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.868 ; 14.722 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.593 ; 14.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 15.287 ; 15.139 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 16.391 ; 16.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 15.134 ; 15.025 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.232 ; 15.212 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.816 ; 13.762 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.809 ; 14.603 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 15.338 ; 15.122 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.625 ; 14.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.707 ; 13.626 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.064 ; 14.326 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 14.362 ; 14.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 13.901 ; 14.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 13.271 ; 13.278 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 13.382 ; 13.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.954 ; 12.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 14.218 ; 14.060 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 13.980 ; 13.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 14.362 ; 14.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 13.154 ; 13.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 16.771 ; 16.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 13.374 ; 13.457 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 14.032 ; 14.020 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 11.834 ; 12.001 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 12.973 ; 13.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 16.553 ; 16.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 16.771 ; 16.621 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 14.953 ; 14.889 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.446 ; 12.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 14.657 ; 14.827 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 13.977 ; 13.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.972 ; 13.003 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 13.310 ; 13.378 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 14.183 ; 14.244 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 13.796 ; 13.947 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 14.401 ; 14.304 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 12.756 ; 12.820 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 14.657 ; 14.827 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.248  ; 9.202  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 10.964 ; 10.963 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.196 ; 12.055 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.649 ; 10.572 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 11.773 ; 11.707 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.347 ; 12.238 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 10.656 ; 10.672 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.805 ; 12.650 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.216 ; 11.168 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.496 ; 11.358 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.318 ; 15.440 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 11.775 ; 11.642 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 12.044 ; 12.126 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.265 ; 11.374 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.150 ; 12.041 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.767 ; 11.766 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.372 ; 10.508 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 9.248  ; 9.202  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.831 ; 10.738 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.963  ; 9.932  ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.189 ; 13.118 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 15.219 ; 14.949 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.797 ; 13.694 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.730 ; 13.619 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.966 ; 13.835 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.474 ; 14.311 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.504 ; 14.325 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.201 ; 14.040 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.938 ; 13.796 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.519 ; 14.368 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 15.657 ; 15.634 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 14.025 ; 13.886 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.337 ; 14.162 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.189 ; 13.118 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.189 ; 13.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.695 ; 14.496 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.968 ; 13.807 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 11.089 ; 10.910 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 13.481 ; 13.724 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 13.041 ; 13.006 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 14.033 ; 14.193 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 13.483 ; 13.333 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 14.114 ; 14.014 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 13.619 ; 13.531 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 14.818 ; 14.652 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 14.013 ; 13.886 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 15.208 ; 15.101 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 13.041 ; 13.006 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.467 ; 12.245 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 8.859  ; 8.834  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 13.067 ; 13.115 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 14.660 ; 14.650 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 14.581 ; 14.470 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 13.067 ; 13.115 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 14.075 ; 14.095 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 16.383 ; 16.584 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 17.023 ; 16.817 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 15.166 ; 15.111 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 13.268 ; 13.301 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 12.725 ; 12.882 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 13.367 ; 13.266 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 14.956 ; 14.883 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 13.367 ; 13.266 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 14.327 ; 14.179 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 13.693 ; 13.653 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 15.277 ; 15.457 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 15.273 ; 15.133 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 13.707 ; 13.764 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 15.128 ; 15.167 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 11.670 ; 11.679 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 8.859  ; 8.834  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.108  ; 8.015  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.615  ; 9.549  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.440 ; 10.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.118  ; 9.061  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.449 ; 10.261 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.660 ; 10.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.205  ; 9.174  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 10.674 ; 10.538 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.720  ; 9.679  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.473 ; 10.326 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.651 ; 13.800 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 10.259 ; 10.045 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 9.649  ; 9.652  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.460 ; 11.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 10.857 ; 10.679 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.971  ; 9.908  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.433 ; 10.499 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.108  ; 8.015  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 9.723  ; 9.616  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.815  ; 9.709  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.189  ; 8.170  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 9.588  ; 9.438  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.801  ; 8.807  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.307  ; 8.234  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.917  ; 8.863  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.077  ; 8.952  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.058  ; 9.033  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.546  ; 8.512  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.299  ; 8.314  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.326  ; 9.241  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.656 ; 10.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 9.080  ; 9.068  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 9.143  ; 9.034  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 8.189  ; 8.170  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 9.542  ; 9.444  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.270  ; 9.172  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 9.472  ; 9.380  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 11.234 ; 11.046 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.482 ; 11.777 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 11.596 ; 11.626 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 13.334 ; 13.578 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.483 ; 12.422 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 13.827 ; 13.776 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.588 ; 12.489 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 12.918 ; 12.796 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 12.475 ; 12.393 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 13.269 ; 13.175 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 11.596 ; 11.626 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 11.414 ; 11.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 13.083 ; 13.123 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 13.206 ; 13.163 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.121 ; 12.210 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 12.327 ; 12.348 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 14.188 ; 14.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 14.780 ; 14.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.938 ; 12.969 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 11.414 ; 11.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 11.128 ; 11.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 13.691 ; 13.647 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.139 ; 12.147 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 13.479 ; 13.418 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 11.424 ; 11.437 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.474 ; 12.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 12.877 ; 12.777 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 11.128 ; 11.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 13.544 ; 13.662 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.470  ; 9.342  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.470  ; 9.342  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 11.360 ; 11.224 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.140 ; 10.064 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 11.435 ; 11.278 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 11.746 ; 11.493 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 10.209 ; 10.127 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.016 ; 11.813 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.676 ; 10.593 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.697 ; 11.566 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.309 ; 15.443 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.558 ; 12.369 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 12.209 ; 12.139 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.389 ; 13.428 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.600 ; 12.422 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.632 ; 12.552 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.498 ; 12.564 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.493 ; 10.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 12.151 ; 11.967 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.232 ; 12.060 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.012 ; 9.915  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.806 ; 11.675 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 10.585 ; 10.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 10.423 ; 10.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 10.652 ; 10.512 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 11.449 ; 11.339 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 11.436 ; 11.288 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 10.716 ; 10.596 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.540 ; 10.467 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.765 ; 11.611 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.136 ; 13.096 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.273 ; 11.127 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 11.581 ; 11.402 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 10.012 ; 9.915  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 11.210 ; 11.107 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.292 ; 11.131 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.900 ; 10.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 9.229  ; 9.151  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.480 ; 11.689 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.577 ; 10.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.427 ; 12.616 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 11.579 ; 11.465 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 12.389 ; 12.338 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 11.152 ; 11.057 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 12.004 ; 11.823 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 11.793 ; 11.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.584 ; 12.479 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.577 ; 10.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 10.685 ; 10.784 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 11.946 ; 11.919 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.644 ; 12.617 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 10.685 ; 10.784 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 10.928 ; 11.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 14.264 ; 14.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 14.139 ; 14.022 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 13.238 ; 13.261 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 10.966 ; 11.069 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 10.838 ; 10.931 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 12.853 ; 12.816 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 11.785 ; 11.867 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 12.156 ; 12.185 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 12.027 ; 12.058 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.288 ; 12.509 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 12.228 ; 12.176 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 10.838 ; 10.931 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 13.037 ; 13.198 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 15.725 ; 15.628 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 15.758 ; 15.661 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 16.568 ; 16.471 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 16.321 ; 16.224 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 16.321 ; 16.224 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 16.514 ; 16.417 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 16.303 ; 16.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 16.303 ; 16.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.725 ; 15.628 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 18.508 ; 18.431 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 18.822 ; 18.745 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 18.141 ; 18.064 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 18.140 ; 18.063 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 17.462 ; 17.385 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 16.810 ; 16.713 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 16.514 ; 16.417 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 16.810 ; 16.713 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 22.369 ; 22.272 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 22.402 ; 22.305 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 23.212 ; 23.115 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 22.965 ; 22.868 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 22.965 ; 22.868 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 23.158 ; 23.061 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 22.947 ; 22.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 22.947 ; 22.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 22.369 ; 22.272 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 25.152 ; 25.075 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 25.466 ; 25.389 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 24.785 ; 24.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 24.784 ; 24.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 24.106 ; 24.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 23.454 ; 23.357 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 23.158 ; 23.061 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 23.454 ; 23.357 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 14.067 ; 13.970 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.100 ; 14.003 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 14.910 ; 14.813 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.663 ; 14.566 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.663 ; 14.566 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.856 ; 14.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.645 ; 14.548 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.645 ; 14.548 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.067 ; 13.970 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.850 ; 16.773 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 17.164 ; 17.087 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 16.483 ; 16.406 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.482 ; 16.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.804 ; 15.727 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 15.152 ; 15.055 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.856 ; 14.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 15.152 ; 15.055 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.449 ; 13.352 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.481 ; 13.384 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 14.258 ; 14.161 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.022 ; 13.925 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.022 ; 13.925 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.206 ; 14.109 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.004 ; 13.907 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.004 ; 13.907 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.449 ; 13.352 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.153 ; 16.076 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.454 ; 16.377 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.800 ; 15.723 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.799 ; 15.722 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.149 ; 15.072 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.491 ; 14.394 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.206 ; 14.109 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 14.491 ; 14.394 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.502 ; 11.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.534 ; 11.437 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.311 ; 12.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.075 ; 11.978 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.075 ; 11.978 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.259 ; 12.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.057 ; 11.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.057 ; 11.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.502 ; 11.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.206 ; 14.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.507 ; 14.430 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.853 ; 13.776 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.852 ; 13.775 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.202 ; 13.125 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.544 ; 12.447 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.259 ; 12.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 12.544 ; 12.447 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.414 ; 11.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.446 ; 11.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.223 ; 12.126 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.987 ; 11.890 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.987 ; 11.890 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.171 ; 12.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.969 ; 11.872 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.969 ; 11.872 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.414 ; 11.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.118 ; 14.041 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.419 ; 14.342 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.765 ; 13.688 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.764 ; 13.687 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.114 ; 13.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.456 ; 12.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.171 ; 12.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 12.456 ; 12.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 15.503    ; 15.600    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 15.592    ; 15.689    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 16.351    ; 16.448    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 16.094    ; 16.191    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 16.094    ; 16.191    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 16.279    ; 16.376    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 16.078    ; 16.175    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 16.078    ; 16.175    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.503    ; 15.600    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 18.286    ; 18.363    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 18.595    ; 18.672    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 17.921    ; 17.998    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 17.920    ; 17.997    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 17.247    ; 17.324    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 16.553    ; 16.650    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 16.279    ; 16.376    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 16.553    ; 16.650    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 21.783    ; 21.880    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 21.872    ; 21.969    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 22.631    ; 22.728    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 22.374    ; 22.471    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 22.374    ; 22.471    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 22.559    ; 22.656    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 22.358    ; 22.455    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 22.358    ; 22.455    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 21.783    ; 21.880    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 24.566    ; 24.643    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 24.875    ; 24.952    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 24.201    ; 24.278    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 24.200    ; 24.277    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 23.527    ; 23.604    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 22.833    ; 22.930    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 22.559    ; 22.656    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 22.833    ; 22.930    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 13.764    ; 13.861    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.853    ; 13.950    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 14.612    ; 14.709    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.355    ; 14.452    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.355    ; 14.452    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.540    ; 14.637    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.339    ; 14.436    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.339    ; 14.436    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.764    ; 13.861    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.547    ; 16.624    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.856    ; 16.933    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 16.182    ; 16.259    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.181    ; 16.258    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.508    ; 15.585    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.814    ; 14.911    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.540    ; 14.637    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 14.814    ; 14.911    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.164    ; 13.261    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.250    ; 13.347    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.979    ; 14.076    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.732    ; 13.829    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.732    ; 13.829    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.909    ; 14.006    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.716    ; 13.813    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.716    ; 13.813    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.164    ; 13.261    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 15.869    ; 15.946    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.166    ; 16.243    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.518    ; 15.595    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.517    ; 15.594    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.872    ; 14.949    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.172    ; 14.269    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.909    ; 14.006    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 14.172    ; 14.269    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.165    ; 11.262    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.251    ; 11.348    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.980    ; 12.077    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.733    ; 11.830    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.733    ; 11.830    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.910    ; 12.007    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.717    ; 11.814    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.717    ; 11.814    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.165    ; 11.262    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.870    ; 13.947    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.167    ; 14.244    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.519    ; 13.596    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.518    ; 13.595    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.873    ; 12.950    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.173    ; 12.270    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.910    ; 12.007    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 12.173    ; 12.270    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.163    ; 11.260    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.249    ; 11.346    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.978    ; 12.075    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.731    ; 11.828    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.731    ; 11.828    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.908    ; 12.005    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.715    ; 11.812    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.715    ; 11.812    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.163    ; 11.260    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.868    ; 13.945    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.165    ; 14.242    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.517    ; 13.594    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.516    ; 13.593    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.871    ; 12.948    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.171    ; 12.268    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.908    ; 12.005    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 12.171    ; 12.268    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 41.51 MHz  ; 41.51 MHz       ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 101.17 MHz ; 101.17 MHz      ; CLOCK_50                                       ;      ;
; 172.12 MHz ; 172.12 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 2.745 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 3.258 ; 0.000         ;
; CLOCK_50                                       ; 7.310 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.352 ; 0.000         ;
; CLOCK_50                                       ; 0.353 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.353 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.650  ; 0.000         ;
; CLOCK_50                                       ; 9.511  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.632 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                             ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.745 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.964      ;
; 2.745 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.964      ;
; 2.747 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.239     ; 7.003      ;
; 2.747 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.239     ; 7.003      ;
; 2.750 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.959      ;
; 2.750 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.959      ;
; 2.826 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.909      ;
; 2.826 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.909      ;
; 2.837 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.898      ;
; 2.837 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.898      ;
; 2.852 ; gpu:gp|cmd.y1[5]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.883      ;
; 2.852 ; gpu:gp|cmd.y1[5]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.883      ;
; 2.874 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.258     ; 6.857      ;
; 2.874 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.258     ; 6.857      ;
; 2.902 ; gpu:gp|wb_count[5] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.807      ;
; 2.902 ; gpu:gp|wb_count[5] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.807      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.913 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.238     ; 6.838      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.945 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.765      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.950 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.279     ; 6.760      ;
; 2.951 ; gpu:gp|c2v_y[0]    ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.244     ; 6.794      ;
; 2.951 ; gpu:gp|c2v_y[0]    ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.244     ; 6.794      ;
; 2.954 ; gpu:gp|cmd.y1[2]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.242     ; 6.793      ;
; 2.954 ; gpu:gp|cmd.y1[2]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.242     ; 6.793      ;
; 2.956 ; gpu:gp|cmd.y1[10]  ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.779      ;
; 2.956 ; gpu:gp|cmd.y1[10]  ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.254     ; 6.779      ;
; 2.985 ; gpu:gp|cmd.y2[4]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.221     ; 6.783      ;
; 2.985 ; gpu:gp|cmd.y2[4]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.221     ; 6.783      ;
; 2.988 ; gpu:gp|wb_count[6] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.721      ;
; 2.988 ; gpu:gp|wb_count[6] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.721      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 2.992 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.744      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.003 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.253     ; 6.733      ;
; 3.015 ; gpu:gp|wb_count[2] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.694      ;
; 3.015 ; gpu:gp|wb_count[2] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.280     ; 6.694      ;
; 3.015 ; gpu:gp|cmd.y2[6]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.258     ; 6.716      ;
; 3.015 ; gpu:gp|cmd.y2[6]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.258     ; 6.716      ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+-------+---------------------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 3.258 ; vram_control:vc|GPU_en          ; gpu:gp|clut[40][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.232     ; 6.499      ;
; 3.258 ; vram_control:vc|GPU_en          ; gpu:gp|clut[40][8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.232     ; 6.499      ;
; 3.261 ; vram_control:vc|GPU_en          ; gpu:gp|clut[12][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.299     ; 6.429      ;
; 3.272 ; vram_control:vc|GPU_en          ; gpu:gp|clut[12][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.266     ; 6.451      ;
; 3.272 ; vram_control:vc|GPU_en          ; gpu:gp|clut[12][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.266     ; 6.451      ;
; 3.329 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.408      ;
; 3.329 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.408      ;
; 3.329 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.408      ;
; 3.329 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.408      ;
; 3.406 ; vram_control:vc|GPU_en          ; gpu:gp|clut[236][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.249     ; 6.334      ;
; 3.406 ; vram_control:vc|GPU_en          ; gpu:gp|clut[236][0]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.249     ; 6.334      ;
; 3.406 ; vram_control:vc|GPU_en          ; gpu:gp|clut[236][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.249     ; 6.334      ;
; 3.406 ; vram_control:vc|GPU_en          ; gpu:gp|clut[236][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.249     ; 6.334      ;
; 3.406 ; vram_control:vc|GPU_en          ; gpu:gp|clut[236][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.249     ; 6.334      ;
; 3.412 ; vram_control:vc|GPU_en          ; gpu:gp|clut[202][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.278     ; 6.299      ;
; 3.412 ; vram_control:vc|GPU_en          ; gpu:gp|clut[202][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.278     ; 6.299      ;
; 3.412 ; vram_control:vc|GPU_en          ; gpu:gp|clut[202][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.278     ; 6.299      ;
; 3.412 ; vram_control:vc|GPU_en          ; gpu:gp|clut[202][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.278     ; 6.299      ;
; 3.412 ; vram_control:vc|GPU_en          ; gpu:gp|clut[202][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.278     ; 6.299      ;
; 3.509 ; vram_control:vc|GPU_en          ; gpu:gp|clut[136][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.291     ; 6.189      ;
; 3.530 ; vram_control:vc|GPU_en          ; gpu:gp|clut[164][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.166      ;
; 3.530 ; vram_control:vc|GPU_en          ; gpu:gp|clut[164][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.166      ;
; 3.530 ; vram_control:vc|GPU_en          ; gpu:gp|clut[164][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.166      ;
; 3.530 ; vram_control:vc|GPU_en          ; gpu:gp|clut[164][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.166      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.546 ; vram_control:vc|GPU_en          ; gpu:gp|clut[159][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.150      ;
; 3.559 ; vram_control:vc|GPU_data_out[2] ; gpu:gp|clut[44][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.240     ; 6.190      ;
; 3.559 ; vram_control:vc|GPU_data_out[2] ; gpu:gp|clut[47][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.240     ; 6.190      ;
; 3.563 ; vram_control:vc|GPU_en          ; gpu:gp|clut[33][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.241     ; 6.185      ;
; 3.563 ; vram_control:vc|GPU_en          ; gpu:gp|clut[33][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.241     ; 6.185      ;
; 3.563 ; vram_control:vc|GPU_en          ; gpu:gp|clut[33][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.241     ; 6.185      ;
; 3.563 ; vram_control:vc|GPU_en          ; gpu:gp|clut[33][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.241     ; 6.185      ;
; 3.567 ; vram_control:vc|GPU_en          ; gpu:gp|clut[237][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.265     ; 6.157      ;
; 3.567 ; vram_control:vc|GPU_en          ; gpu:gp|clut[237][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.265     ; 6.157      ;
; 3.569 ; vram_control:vc|GPU_en          ; gpu:gp|clut[33][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.178      ;
; 3.569 ; vram_control:vc|GPU_en          ; gpu:gp|clut[33][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.178      ;
; 3.570 ; vram_control:vc|GPU_en          ; gpu:gp|clut[115][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.254     ; 6.165      ;
; 3.570 ; vram_control:vc|GPU_en          ; gpu:gp|clut[115][9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.254     ; 6.165      ;
; 3.570 ; vram_control:vc|GPU_en          ; gpu:gp|clut[115][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.254     ; 6.165      ;
; 3.576 ; vram_control:vc|GPU_en          ; gpu:gp|clut[42][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.241     ; 6.172      ;
; 3.576 ; vram_control:vc|GPU_en          ; gpu:gp|clut[42][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.241     ; 6.172      ;
; 3.578 ; vram_control:vc|GPU_en          ; gpu:gp|clut[206][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.274     ; 6.137      ;
; 3.578 ; vram_control:vc|GPU_en          ; gpu:gp|clut[206][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.274     ; 6.137      ;
; 3.579 ; vram_control:vc|GPU_en          ; gpu:gp|clut[32][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.246     ; 6.164      ;
; 3.579 ; vram_control:vc|GPU_en          ; gpu:gp|clut[32][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.246     ; 6.164      ;
; 3.579 ; vram_control:vc|GPU_en          ; gpu:gp|clut[32][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.246     ; 6.164      ;
; 3.587 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.150      ;
; 3.587 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.150      ;
; 3.587 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.150      ;
; 3.587 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.150      ;
; 3.587 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.150      ;
; 3.590 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.252     ; 6.147      ;
; 3.591 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.248     ; 6.150      ;
; 3.596 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.245     ; 6.148      ;
; 3.596 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.245     ; 6.148      ;
; 3.596 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.245     ; 6.148      ;
; 3.596 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.245     ; 6.148      ;
; 3.596 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.245     ; 6.148      ;
; 3.596 ; vram_control:vc|GPU_en          ; gpu:gp|clut[36][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.245     ; 6.148      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.147      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.147      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.147      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.147      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.147      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.242     ; 6.147      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.600 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.145      ;
; 3.604 ; vram_control:vc|GPU_en          ; gpu:gp|clut[61][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.251     ; 6.134      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.605 ; vram_control:vc|GPU_en          ; gpu:gp|clut[157][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.293     ; 6.091      ;
; 3.607 ; vram_control:vc|GPU_en          ; gpu:gp|clut[160][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.296     ; 6.086      ;
; 3.607 ; vram_control:vc|GPU_en          ; gpu:gp|clut[160][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.296     ; 6.086      ;
; 3.607 ; vram_control:vc|GPU_en          ; gpu:gp|clut[160][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.296     ; 6.086      ;
; 3.607 ; vram_control:vc|GPU_en          ; gpu:gp|clut[160][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.296     ; 6.086      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.608 ; vram_control:vc|GPU_en          ; gpu:gp|clut[53][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.244     ; 6.137      ;
; 3.609 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.247     ; 6.133      ;
; 3.609 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.247     ; 6.133      ;
; 3.609 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.247     ; 6.133      ;
; 3.609 ; vram_control:vc|GPU_en          ; gpu:gp|clut[26][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.247     ; 6.133      ;
+-------+---------------------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                      ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 7.310  ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.232      ;
; 7.363  ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.179      ;
; 7.367  ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.618      ; 3.170      ;
; 7.370  ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.617      ; 3.166      ;
; 7.370  ; gpu:gp|dis_y_tl[8]                                    ; display_out:dc|y_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.624      ; 3.173      ;
; 7.374  ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.168      ;
; 7.387  ; gpu:gp|dis_y_tl[4]                                    ; display_out:dc|y_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.155      ;
; 7.391  ; gpu:gp|dis_x_tl[3]                                    ; display_out:dc|x_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.624      ; 3.152      ;
; 7.398  ; gpu:gp|dis_y_tl[0]                                    ; display_out:dc|y_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.144      ;
; 7.402  ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.617      ; 3.134      ;
; 7.402  ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.624      ; 3.141      ;
; 7.420  ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.617      ; 3.116      ;
; 7.424  ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.617      ; 3.112      ;
; 7.429  ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.624      ; 3.114      ;
; 7.434  ; gpu:gp|dis_y_tl[2]                                    ; display_out:dc|y_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.108      ;
; 7.458  ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.624      ; 3.085      ;
; 7.459  ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.618      ; 3.078      ;
; 7.468  ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.074      ;
; 7.496  ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.693      ;
; 7.509  ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.674      ;
; 7.513  ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.623      ; 3.029      ;
; 7.527  ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.662      ;
; 7.546  ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.637      ;
; 7.568  ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.615      ;
; 7.569  ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.620      ;
; 7.590  ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.599      ;
; 7.601  ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.582      ;
; 7.621  ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.562      ;
; 7.635  ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.554      ;
; 7.646  ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.543      ;
; 7.667  ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.522      ;
; 7.678  ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.505      ;
; 7.691  ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.498      ;
; 7.693  ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.496      ;
; 7.701  ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.478      ; 2.488      ;
; 7.715  ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.472      ; 2.468      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.437      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.437      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.437      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.437      ;
; 10.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.437      ;
; 10.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.422      ;
; 10.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.422      ;
; 10.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.422      ;
; 10.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.422      ;
; 10.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.422      ;
; 10.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.239      ;
; 10.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.239      ;
; 10.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.239      ;
; 10.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.239      ;
; 10.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.239      ;
; 10.423 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.130      ;
; 10.423 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.130      ;
; 10.423 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.130      ;
; 10.423 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.130      ;
; 10.423 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 9.130      ;
; 10.567 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.986      ;
; 10.567 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.986      ;
; 10.567 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.986      ;
; 10.567 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.986      ;
; 10.567 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.986      ;
; 10.577 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.976      ;
; 10.577 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.976      ;
; 10.577 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.976      ;
; 10.577 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.976      ;
; 10.577 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.976      ;
; 10.582 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.971      ;
; 10.582 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.971      ;
; 10.582 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.971      ;
; 10.582 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.971      ;
; 10.582 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.971      ;
; 10.796 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.757      ;
; 10.796 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.757      ;
; 10.796 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.757      ;
; 10.796 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.757      ;
; 10.796 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.757      ;
; 10.826 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.724      ;
; 10.826 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.724      ;
; 10.826 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.724      ;
; 10.826 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.724      ;
; 10.826 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.724      ;
; 10.862 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.691      ;
; 10.862 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.691      ;
; 10.862 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.691      ;
; 10.862 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.691      ;
; 10.862 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.691      ;
; 10.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.653      ;
; 10.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.653      ;
; 10.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.653      ;
; 10.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.653      ;
; 10.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.238     ; 8.653      ;
; 10.925 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.625      ;
; 10.925 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.625      ;
; 10.925 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.625      ;
; 10.925 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.625      ;
; 10.925 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.625      ;
; 10.954 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.596      ;
; 10.954 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.596      ;
; 10.954 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.596      ;
; 10.954 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.241     ; 8.596      ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.352 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][28]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][28]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][27]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][27]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][25]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][25]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][25]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][30] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][30]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][30]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][30]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][24] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][24]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][24]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][24]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][26]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][26]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][31]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][31]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][29]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][29]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][23]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][23]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][23]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][8]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][0]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][1]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][2]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][3]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][3]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][5]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.382 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.625      ;
; 0.383 ; display_out:dc|y_tl_hold[8]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.625      ;
; 0.550 ; display_out:dc|x_tl_hold[9]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.792      ;
; 0.585 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.607 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.851      ;
; 0.609 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.853      ;
; 0.610 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.389      ; 1.200      ;
; 0.611 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.855      ;
; 0.612 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.856      ;
; 0.614 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.858      ;
; 0.618 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.862      ;
; 0.744 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.986      ;
; 0.745 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.987      ;
; 0.747 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.989      ;
; 0.748 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.990      ;
; 0.749 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.991      ;
; 0.749 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.991      ;
; 0.753 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.389      ; 1.343      ;
; 0.775 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.019      ;
; 0.775 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.019      ;
; 0.779 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.021      ;
; 0.781 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.023      ;
; 0.782 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.024      ;
; 0.782 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.024      ;
; 0.783 ; display_out:dc|y_tl_hold[3]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.025      ;
; 0.785 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.027      ;
; 0.787 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.029      ;
; 0.788 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.030      ;
; 0.790 ; display_out:dc|x_tl_hold[0]                           ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.032      ;
; 0.816 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.391      ; 1.408      ;
; 0.818 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 1.411      ;
; 0.873 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.115      ;
; 0.876 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.884 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.126      ;
; 0.887 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.896 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.140      ;
; 0.898 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.899 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.143      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.144      ;
; 0.901 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.145      ;
; 0.910 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.154      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.155      ;
; 0.935 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.179      ;
; 0.940 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.184      ;
; 0.959 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.391      ; 1.551      ;
; 0.961 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.392      ; 1.554      ;
; 0.983 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.225      ;
; 0.986 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.994 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.236      ;
; 0.995 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.997 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.997 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 1.000 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.006 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.250      ;
; 1.008 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.252      ;
; 1.009 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.253      ;
; 1.010 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.254      ;
; 1.011 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.255      ;
; 1.014 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[3]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[7]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[8]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[4]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[5]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[6]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[7]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[8]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.014 ; display_out:dc|dis_w_hold[9]                          ; display_out:dc|mult_x[9]                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 0.937      ;
; 1.017 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.261      ;
; 1.020 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.262      ;
; 1.020 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.264      ;
; 1.021 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.265      ;
; 1.031 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.273      ;
; 1.032 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.274      ;
; 1.032 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.276      ;
; 1.033 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.275      ;
; 1.036 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.278      ;
; 1.036 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.278      ;
; 1.043 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.285      ;
; 1.045 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.287      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.353 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vram_control:vc|count_24[1]                           ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.608      ;
; 0.365 ; vram_control:vc|count_24[0]                           ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.608      ;
; 0.389 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.633      ;
; 0.585 ; vram_control:vc|count_24[0]                           ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.828      ;
; 0.596 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.840      ;
; 0.610 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.854      ;
; 0.623 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.867      ;
; 1.150 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.277      ; 1.628      ;
; 1.151 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.277      ; 1.629      ;
; 1.640 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.882      ;
; 1.640 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.882      ;
; 1.640 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.882      ;
; 1.640 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.882      ;
; 1.640 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.882      ;
; 1.649 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.876      ;
; 1.665 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.909      ;
; 1.665 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.909      ;
; 1.665 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.909      ;
; 1.665 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.909      ;
; 1.695 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[16] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.937      ;
; 1.695 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.937      ;
; 1.695 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.937      ;
; 1.695 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[25] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.937      ;
; 1.695 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.937      ;
; 1.712 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[17] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.956      ;
; 1.712 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.956      ;
; 1.712 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[22] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.956      ;
; 1.712 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.956      ;
; 1.775 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 2.002      ;
; 1.916 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|count_24[0]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.644     ; 1.543      ;
; 1.916 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.158      ;
; 1.921 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.162      ;
; 1.921 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.162      ;
; 1.921 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.162      ;
; 1.942 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 2.169      ;
; 1.967 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.208      ;
; 1.967 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.208      ;
; 1.967 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[30] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.208      ;
; 1.990 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.232      ;
; 2.028 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.268      ;
; 2.028 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.268      ;
; 2.028 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.268      ;
; 2.106 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.346      ;
; 2.106 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.346      ;
; 2.106 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.346      ;
; 2.181 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.658      ;
; 2.181 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.658      ;
; 2.181 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.658      ;
; 2.181 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.658      ;
; 2.181 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.658      ;
; 2.196 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[16] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.673      ;
; 2.196 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.673      ;
; 2.196 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[24] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.673      ;
; 2.196 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.673      ;
; 2.196 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.673      ;
; 2.206 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.685      ;
; 2.206 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.685      ;
; 2.206 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.685      ;
; 2.206 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.685      ;
; 2.214 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[17] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.693      ;
; 2.214 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.693      ;
; 2.214 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.693      ;
; 2.214 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.278      ; 2.693      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.228 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.458      ;
; 2.285 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|count_24[1]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.644     ; 1.912      ;
; 2.419 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 2.648      ;
; 2.419 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 2.648      ;
; 2.457 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.934      ;
; 2.460 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.275      ; 2.936      ;
; 2.460 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.275      ; 2.936      ;
; 2.460 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[30] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.275      ; 2.936      ;
; 2.462 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.275      ; 2.938      ;
; 2.462 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.275      ; 2.938      ;
; 2.462 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.275      ; 2.938      ;
; 2.466 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.276      ; 2.943      ;
; 2.515 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.274      ; 2.990      ;
; 2.515 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.274      ; 2.990      ;
; 2.515 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.274      ; 2.990      ;
; 2.521 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|count_24[0]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.640     ; 2.152      ;
; 2.647 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.274      ; 3.122      ;
; 2.647 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.274      ; 3.122      ;
; 2.647 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.274      ; 3.122      ;
; 2.756 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.373      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.650 ; 4.868        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[17]|clk          ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[20]|clk          ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[22]|clk          ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[23]|clk          ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[4]|clk           ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.908 ; 4.908        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[11]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[15]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[16]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[18]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[19]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[21]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[24]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[25]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[26]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[27]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[28]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[29]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[2]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[30]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[31]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[3]|clk           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                                                                                               ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.511 ; 9.841        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                                                                                               ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                   ;
; 9.512 ; 9.842        ; 0.330          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
; 9.626 ; 9.859        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.626 ; 9.859        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.626 ; 9.859        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.627 ; 9.860        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.627 ; 9.860        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.627 ; 9.860        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.631 ; 9.864        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                    ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[0]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[1]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[2]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[3]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[4]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[5]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[6]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[7]                                                                                                ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[8]                                                                                                ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][0]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][10] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][11] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][12] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][13] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][14] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][15] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][16] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][17] ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][1]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][2]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][3]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][4]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][5]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][6]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][7]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][8]  ;
; 14.632 ; 14.962       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][9]  ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][18] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][19] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][20] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][21] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][22] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][23] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][24] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][25] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][26] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][27] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][28] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][29] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][30] ;
; 14.633 ; 14.963       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][31] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][18] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][19] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][20] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][21] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][22] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][23] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][24] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][25] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][26] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][27] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][28] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][29] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][30] ;
; 14.634 ; 14.964       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][31] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][0]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][10] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][11] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][12] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][13] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][14] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][15] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][16] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][17] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][18] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][19] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][1]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][20] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][21] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][22] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][23] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][24] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][25] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][26] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][27] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][28] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][29] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][2]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][30] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][31] ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][3]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][4]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][5]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][6]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][7]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][8]  ;
; 14.635 ; 14.965       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][9]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][0]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][10] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][11] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][12] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][13] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][14] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][15] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][16] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][17] ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][1]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][2]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][3]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][4]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][5]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][6]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][7]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][8]  ;
; 14.636 ; 14.966       ; 0.330          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][9]  ;
; 14.650 ; 14.868       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|cs_part1[0]       ;
; 14.650 ; 14.868       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|cs_part1[10]      ;
; 14.650 ; 14.868       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|cs_part1[11]      ;
; 14.650 ; 14.868       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|interp:in_b|cs_part1[12]      ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.599 ; 3.784 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.241 ; 2.531 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.780 ; 2.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.991 ; 3.216 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.979 ; 3.183 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.291 ; 3.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.077 ; 3.322 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.599 ; 3.784 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.427 ; 2.579 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.171 ; 3.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.269 ; 3.487 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.364 ; 3.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.080 ; 3.287 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.938 ; 3.200 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.977 ; 3.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.074 ; 3.318 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.823 ; 3.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -1.239 ; -1.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.394 ; -1.673 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.407 ; -1.685 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.605 ; -1.866 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.684 ; -1.886 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.430 ; -1.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.399 ; -1.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.489 ; -1.736 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.239 ; -1.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.834 ; -2.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.981 ; -2.191 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.765 ; -2.018 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.518 ; -1.783 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.728 ; -1.953 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.895 ; -2.134 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.522 ; -1.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.726 ; -1.995 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 19.232 ; 18.981 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.331 ; 14.071 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 15.951 ; 15.518 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 14.862 ; 14.623 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 15.668 ; 15.248 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 16.521 ; 16.114 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.850 ; 14.750 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 16.837 ; 16.420 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.740 ; 15.512 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.522 ; 15.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 19.232 ; 18.981 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 15.648 ; 15.147 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 15.565 ; 15.310 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 16.285 ; 16.080 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 15.646 ; 15.191 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 15.650 ; 15.303 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.372 ; 15.280 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.551 ; 13.367 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.395 ; 15.098 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 15.245 ; 14.976 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 16.582 ; 16.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 16.132 ; 15.623 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.776 ; 14.530 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.711 ; 14.445 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 14.916 ; 14.657 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.449 ; 15.102 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.432 ; 15.041 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 15.150 ; 14.847 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.888 ; 14.616 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 15.506 ; 15.170 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 16.582 ; 16.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 15.031 ; 14.678 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.344 ; 14.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.183 ; 13.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 15.126 ; 14.736 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 15.624 ; 15.199 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.952 ; 14.613 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 11.657 ; 11.306 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 14.253 ; 14.663 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 19.639 ; 19.280 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 17.777 ; 17.714 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 16.957 ; 16.644 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 17.739 ; 17.473 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 18.144 ; 17.849 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 19.503 ; 19.128 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 19.258 ; 19.002 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 19.639 ; 19.280 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 17.318 ; 17.154 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.524 ; 12.607 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 8.282  ; 8.410  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 21.288 ; 20.833 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 17.287 ; 16.990 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 17.876 ; 17.582 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 15.902 ; 15.778 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 18.233 ; 18.107 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 20.527 ; 20.380 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 21.288 ; 20.833 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 19.361 ; 19.057 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 17.320 ; 17.229 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 13.096 ; 12.933 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 19.649 ; 19.410 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 17.852 ; 17.523 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 16.808 ; 16.608 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 17.545 ; 17.266 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 18.709 ; 18.427 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 18.875 ; 18.773 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 19.384 ; 19.082 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 17.760 ; 17.611 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 19.649 ; 19.410 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 12.255 ; 12.088 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 8.282  ; 8.410  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 24.542 ; 24.015 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 20.325 ; 19.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 22.156 ; 21.705 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 23.179 ; 22.937 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 23.429 ; 22.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 24.272 ; 23.693 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 22.188 ; 21.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 24.542 ; 24.015 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 21.855 ; 21.588 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 21.547 ; 20.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 24.183 ; 23.635 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 22.750 ; 21.770 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 22.002 ; 21.340 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 23.387 ; 22.732 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 23.248 ; 22.344 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 22.815 ; 22.092 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 22.304 ; 21.790 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 21.208 ; 20.542 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 22.226 ; 21.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 21.322 ; 20.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 22.709 ; 22.085 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 22.259 ; 21.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 20.903 ; 20.277 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 20.838 ; 20.192 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 21.043 ; 20.404 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 21.576 ; 20.849 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 21.559 ; 20.788 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 21.277 ; 20.594 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 21.015 ; 20.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 21.633 ; 20.917 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 22.709 ; 22.085 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 21.158 ; 20.425 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 21.471 ; 20.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 20.310 ; 19.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 21.253 ; 20.483 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 21.751 ; 20.946 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 21.079 ; 20.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.885 ; 13.606 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 20.000 ; 20.790 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 15.362 ; 15.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 14.334 ; 14.243 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 13.514 ; 13.174 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 14.519 ; 14.163 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 13.904 ; 13.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 15.263 ; 14.849 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 15.018 ; 14.736 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 15.362 ; 15.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 13.000 ; 12.821 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 17.267 ; 16.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 13.845 ; 13.520 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 14.164 ; 13.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.816 ; 12.611 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 13.992 ; 13.830 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 16.381 ; 16.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 17.267 ; 16.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 15.171 ; 14.867 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.983 ; 12.872 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 15.626 ; 15.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 14.272 ; 13.896 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.885 ; 12.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 14.309 ; 13.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 14.688 ; 14.375 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 14.669 ; 14.578 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 15.111 ; 14.820 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 13.575 ; 13.427 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 15.626 ; 15.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 16.546 ; 16.419 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.688 ; 12.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 15.224 ; 14.809 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 15.211 ; 14.939 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 15.428 ; 15.010 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 16.092 ; 15.574 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.206 ; 13.956 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 16.469 ; 16.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.883 ; 13.564 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.769 ; 14.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 16.546 ; 16.419 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 15.148 ; 14.629 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.400 ; 14.199 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 15.785 ; 15.591 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 15.646 ; 15.203 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 15.213 ; 14.951 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.702 ; 14.649 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.606 ; 13.401 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.624 ; 14.328 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 14.476 ; 14.121 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 15.130 ; 14.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 14.622 ; 14.154 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.266 ; 13.061 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.201 ; 12.976 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.406 ; 13.188 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.939 ; 13.633 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.922 ; 13.572 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.640 ; 13.378 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.378 ; 13.147 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.114 ; 13.701 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 15.130 ; 14.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.976 ; 13.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.040 ; 13.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.673 ; 12.508 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.616 ; 13.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.114 ; 13.730 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.442 ; 13.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.641 ; 12.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 12.784 ; 13.153 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 13.253 ; 12.958 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.823 ; 12.830 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.245 ; 11.975 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 12.355 ; 12.098 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 11.900 ; 11.602 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 13.132 ; 12.718 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 12.866 ; 12.591 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 13.253 ; 12.958 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 12.090 ; 11.915 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 15.534 ; 15.165 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 12.346 ; 12.126 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.975 ; 12.654 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 10.884 ; 10.833 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 11.902 ; 11.818 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 15.308 ; 15.165 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 15.534 ; 15.079 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 13.785 ; 13.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 11.438 ; 11.327 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 13.557 ; 13.352 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 12.882 ; 12.596 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 11.972 ; 11.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 12.258 ; 12.092 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 13.101 ; 12.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.736 ; 12.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 13.229 ; 12.927 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 11.748 ; 11.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 13.557 ; 13.352 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.389  ; 8.257  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.985  ; 9.824  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 11.178 ; 10.806 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.718  ; 9.477  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.792 ; 10.472 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 11.363 ; 10.964 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.701  ; 9.570  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.782 ; 11.323 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.270 ; 10.007 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.539 ; 10.170 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.003 ; 13.802 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 10.859 ; 10.429 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.041 ; 10.873 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 10.218 ; 10.143 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.176 ; 10.804 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 10.792 ; 10.542 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 9.340  ; 9.374  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.389  ; 8.257  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 9.894  ; 9.631  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.055  ; 8.916  ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 11.986 ; 11.885 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.896 ; 13.533 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.533 ; 12.415 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.472 ; 12.334 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.689 ; 12.537 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.180 ; 12.964 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.221 ; 12.973 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.913 ; 12.720 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.660 ; 12.497 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.245 ; 13.014 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 14.290 ; 14.153 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.801 ; 12.567 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.089 ; 12.827 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 11.986 ; 11.885 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.930 ; 12.680 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.404 ; 13.124 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.724 ; 12.504 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 10.050 ; 9.859  ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 12.216 ; 12.483 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 11.902 ; 11.648 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 12.852 ; 12.713 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 12.344 ; 11.945 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 12.938 ; 12.562 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 12.453 ; 12.131 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 13.556 ; 13.157 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 12.789 ; 12.473 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 13.893 ; 13.546 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 11.902 ; 11.648 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 11.171 ; 11.197 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.987  ; 8.108  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 11.932 ; 11.746 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 13.448 ; 13.117 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 13.369 ; 12.985 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 11.932 ; 11.746 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 12.778 ; 12.632 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 15.053 ; 14.858 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 15.618 ; 15.092 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 13.911 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 12.112 ; 11.961 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 11.638 ; 11.538 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 12.234 ; 11.891 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 13.685 ; 13.364 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 12.234 ; 11.891 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 13.124 ; 12.718 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 12.537 ; 12.226 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 13.991 ; 13.870 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 13.987 ; 13.600 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 12.543 ; 12.323 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 13.907 ; 13.576 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 10.655 ; 10.493 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.987  ; 8.108  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.418  ; 7.250  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.814  ; 8.647  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.649  ; 9.332  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.393  ; 8.189  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.647  ; 9.287  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.905  ; 9.455  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.444  ; 8.309  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.891  ; 9.504  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.965  ; 8.757  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 9.664  ; 9.373  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 12.554 ; 12.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.536  ; 9.050  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.897  ; 8.708  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 10.492 ; 10.277 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 10.058 ; 9.631  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.203  ; 8.930  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 9.495  ; 9.412  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.418  ; 7.250  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.945  ; 8.683  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.014  ; 8.772  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.523  ; 7.388  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.826  ; 8.525  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.056  ; 7.978  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.618  ; 7.440  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.180  ; 8.017  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.350  ; 8.090  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 8.340  ; 8.162  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.848  ; 7.700  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.608  ; 7.520  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 8.597  ; 8.354  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.823  ; 9.652  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.375  ; 8.183  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.440  ; 8.166  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.523  ; 7.388  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.787  ; 8.528  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 8.524  ; 8.283  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.748  ; 8.469  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 10.332 ; 9.988  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 10.389 ; 10.840 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 10.689 ; 10.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.330 ; 12.235 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 11.538 ; 11.204 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 12.798 ; 12.421 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 11.633 ; 11.265 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 11.936 ; 11.574 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 11.495 ; 11.212 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.271 ; 11.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.689 ; 10.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 10.529 ; 10.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 12.107 ; 11.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.224 ; 11.878 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 11.194 ; 11.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 11.371 ; 11.140 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 13.134 ; 13.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 13.709 ; 13.203 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 11.954 ; 11.728 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 10.529 ; 10.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 10.262 ; 10.150 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 12.643 ; 12.327 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 11.218 ; 10.965 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 12.458 ; 12.109 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 10.544 ; 10.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 11.522 ; 11.462 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.899 ; 11.550 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 10.262 ; 10.150 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.549 ; 12.297 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.652  ; 8.483  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.652  ; 8.483  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.464 ; 10.155 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.301  ; 9.133  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.569 ; 10.195 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.877 ; 10.397 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.347  ; 9.180  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.098 ; 10.667 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.821  ; 9.594  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.734 ; 10.425 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.005 ; 13.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 11.601 ; 11.225 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.254 ; 10.974 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.224 ; 12.132 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.619 ; 11.294 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.620 ; 11.400 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.347 ; 11.364 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 9.567  ; 9.472  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 11.176 ; 10.827 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.193 ; 10.916 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 9.194  ; 8.980  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 10.855 ; 10.565 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 9.686  ; 9.576  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 9.543  ; 9.402  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 9.754  ; 9.531  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 10.524 ; 10.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 10.519 ; 10.211 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.835  ; 9.611  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 9.658  ; 9.484  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.849 ; 10.525 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.112 ; 11.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.407 ; 10.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 10.691 ; 10.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.194  ; 8.980  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 10.293 ; 10.061 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 10.396 ; 10.079 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.036 ; 9.740  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 8.518  ; 8.266  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 10.450 ; 10.720 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 9.708  ; 9.551  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 11.455 ; 11.368 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 10.667 ; 10.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 11.429 ; 11.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 10.267 ; 9.985  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 11.064 ; 10.693 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 10.829 ; 10.586 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 11.603 ; 11.262 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 9.708  ; 9.551  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 9.834  ; 9.730  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 11.021 ; 10.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 11.688 ; 11.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.834  ; 9.730  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 10.048 ; 9.946  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 13.188 ; 13.127 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 13.090 ; 12.669 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.230 ; 11.977 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 10.107 ; 9.989  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 9.986  ; 9.859  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 11.835 ; 11.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 10.865 ; 10.702 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 11.201 ; 11.005 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 11.102 ; 10.858 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 11.343 ; 11.276 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.272 ; 11.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.986  ; 9.859  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.071 ; 11.880 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 14.413 ; 14.344 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.453 ; 14.384 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 15.212 ; 15.143 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.975 ; 14.906 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.975 ; 14.906 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 15.166 ; 15.097 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.962 ; 14.893 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.962 ; 14.893 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.413 ; 14.344 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 17.054 ; 16.966 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 17.346 ; 17.258 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 16.710 ; 16.622 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.709 ; 16.621 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 16.076 ; 15.988 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 15.446 ; 15.377 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 15.166 ; 15.097 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 15.446 ; 15.377 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 20.540 ; 20.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 20.580 ; 20.511 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 21.339 ; 21.270 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 21.102 ; 21.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 21.102 ; 21.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 21.293 ; 21.224 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 21.089 ; 21.020 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 21.089 ; 21.020 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 20.540 ; 20.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 23.181 ; 23.093 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 23.473 ; 23.385 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 22.837 ; 22.749 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 22.836 ; 22.748 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 22.203 ; 22.115 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 21.573 ; 21.504 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 21.293 ; 21.224 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 21.573 ; 21.504 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.903 ; 12.834 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.943 ; 12.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.702 ; 13.633 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.465 ; 13.396 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.465 ; 13.396 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.656 ; 13.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.452 ; 13.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.452 ; 13.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.903 ; 12.834 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 15.544 ; 15.456 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.836 ; 15.748 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.200 ; 15.112 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.199 ; 15.111 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.566 ; 14.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.936 ; 13.867 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.656 ; 13.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 13.936 ; 13.867 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 12.228 ; 12.159 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.266 ; 12.197 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.995 ; 12.926 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.767 ; 12.698 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.767 ; 12.698 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.950 ; 12.881 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.755 ; 12.686 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.755 ; 12.686 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.228 ; 12.159 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.801 ; 14.713 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.082 ; 14.994 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.471 ; 14.383 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.470 ; 14.382 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.863 ; 13.775 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.219 ; 13.150 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.950 ; 12.881 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 13.219 ; 13.150 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.585 ; 10.516 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.623 ; 10.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.352 ; 11.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.124 ; 11.055 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.124 ; 11.055 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.307 ; 11.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.112 ; 11.043 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.112 ; 11.043 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.585 ; 10.516 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.158 ; 13.070 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.439 ; 13.351 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.828 ; 12.740 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.827 ; 12.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.220 ; 12.132 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.576 ; 11.507 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.307 ; 11.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.576 ; 11.507 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.465 ; 10.396 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.503 ; 10.434 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.232 ; 11.163 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.004 ; 10.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.004 ; 10.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.187 ; 11.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.992 ; 10.923 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.992 ; 10.923 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.465 ; 10.396 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.038 ; 12.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.319 ; 13.231 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.708 ; 12.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.707 ; 12.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.100 ; 12.012 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.456 ; 11.387 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.187 ; 11.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.456 ; 11.387 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.969    ; 14.038    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.039    ; 14.108    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 14.725    ; 14.794    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.498    ; 14.567    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.498    ; 14.567    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.661    ; 14.730    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.482    ; 14.551    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.482    ; 14.551    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.969    ; 14.038    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 16.454    ; 16.542    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 16.732    ; 16.820    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 16.123    ; 16.211    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 16.122    ; 16.210    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.511    ; 15.599    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.905    ; 14.974    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.661    ; 14.730    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 14.905    ; 14.974    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 19.716    ; 19.785    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 19.786    ; 19.855    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 20.472    ; 20.541    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 20.245    ; 20.314    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 20.245    ; 20.314    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 20.408    ; 20.477    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 20.229    ; 20.298    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 20.229    ; 20.298    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 19.716    ; 19.785    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 22.201    ; 22.289    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 22.479    ; 22.567    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 21.870    ; 21.958    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 21.869    ; 21.957    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 21.258    ; 21.346    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 20.652    ; 20.721    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 20.408    ; 20.477    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 20.652    ; 20.721    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.500    ; 12.569    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.570    ; 12.639    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.256    ; 13.325    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.029    ; 13.098    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.029    ; 13.098    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.192    ; 13.261    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.013    ; 13.082    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.013    ; 13.082    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.500    ; 12.569    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.985    ; 15.073    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.263    ; 15.351    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.654    ; 14.742    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.653    ; 14.741    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.042    ; 14.130    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.436    ; 13.505    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.192    ; 13.261    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 13.436    ; 13.505    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 11.926    ; 11.995    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.993    ; 12.062    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.652    ; 12.721    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.434    ; 12.503    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.434    ; 12.503    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.590    ; 12.659    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.418    ; 12.487    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.418    ; 12.487    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.926    ; 11.995    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.349    ; 14.437    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.615    ; 14.703    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.031    ; 14.119    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.030    ; 14.118    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.443    ; 13.531    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.825    ; 12.894    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.590    ; 12.659    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 12.825    ; 12.894    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.099    ; 10.168    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.166    ; 10.235    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.825    ; 10.894    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.607    ; 10.676    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.607    ; 10.676    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.763    ; 10.832    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.591    ; 10.660    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.591    ; 10.660    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.099    ; 10.168    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.522    ; 12.610    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.788    ; 12.876    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.204    ; 12.292    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.203    ; 12.291    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.616    ; 11.704    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.998    ; 11.067    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.763    ; 10.832    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.998    ; 11.067    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.160    ; 10.229    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.227    ; 10.296    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.886    ; 10.955    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.668    ; 10.737    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.668    ; 10.737    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.824    ; 10.893    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.652    ; 10.721    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.652    ; 10.721    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.160    ; 10.229    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.583    ; 12.671    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.849    ; 12.937    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.265    ; 12.353    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.264    ; 12.352    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.677    ; 11.765    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.059    ; 11.128    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.824    ; 10.893    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.059    ; 11.128    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 6.079 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 6.209 ; 0.000         ;
; CLOCK_50                                       ; 8.443 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.128 ; 0.000         ;
; CLOCK_50                                       ; 0.181 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.181 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.775  ; 0.000         ;
; CLOCK_50                                       ; 9.363  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.710 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                             ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 6.079 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.727      ;
; 6.079 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.727      ;
; 6.084 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.722      ;
; 6.084 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.722      ;
; 6.104 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.129     ; 3.744      ;
; 6.104 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.129     ; 3.744      ;
; 6.150 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.151     ; 3.676      ;
; 6.150 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.151     ; 3.676      ;
; 6.150 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.145     ; 3.682      ;
; 6.150 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.145     ; 3.682      ;
; 6.154 ; gpu:gp|cmd.y1[5]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.145     ; 3.678      ;
; 6.154 ; gpu:gp|cmd.y1[5]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.145     ; 3.678      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.168 ; gpu:gp|wb_count[3] ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.639      ;
; 6.169 ; gpu:gp|wb_count[6] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.637      ;
; 6.169 ; gpu:gp|wb_count[6] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.637      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.173 ; gpu:gp|wb_count[4] ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.170     ; 3.634      ;
; 6.177 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.145     ; 3.655      ;
; 6.177 ; gpu:gp|cmd.y1[8]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.145     ; 3.655      ;
; 6.181 ; gpu:gp|wb_count[5] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.625      ;
; 6.181 ; gpu:gp|wb_count[5] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.625      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.193 ; gpu:gp|cmd.y1[3]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.128     ; 3.656      ;
; 6.197 ; gpu:gp|c2v_y[1]    ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.136     ; 3.644      ;
; 6.197 ; gpu:gp|c2v_y[1]    ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.136     ; 3.644      ;
; 6.216 ; gpu:gp|c2v_y[5]    ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.136     ; 3.625      ;
; 6.216 ; gpu:gp|c2v_y[5]    ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.136     ; 3.625      ;
; 6.232 ; gpu:gp|cmd.y2[6]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.151     ; 3.594      ;
; 6.232 ; gpu:gp|cmd.y2[6]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.151     ; 3.594      ;
; 6.233 ; gpu:gp|wb_count[2] ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.573      ;
; 6.233 ; gpu:gp|wb_count[2] ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.171     ; 3.573      ;
; 6.238 ; gpu:gp|cmd.y2[4]   ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.116     ; 3.623      ;
; 6.238 ; gpu:gp|cmd.y2[4]   ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.116     ; 3.623      ;
; 6.238 ; gpu:gp|c2v_y[0]    ; vram_control:vc|GPU_data_out[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.136     ; 3.603      ;
; 6.238 ; gpu:gp|c2v_y[0]    ; vram_control:vc|GPU_data_out[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.136     ; 3.603      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.239 ; gpu:gp|cmd.y1[7]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.144     ; 3.594      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
; 6.241 ; gpu:gp|cmd.y2[1]   ; vram_control:vc|GPU_data_out[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.150     ; 3.586      ;
+-------+--------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+-------+----------------------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 6.209 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[44][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.139     ; 3.629      ;
; 6.209 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[47][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.139     ; 3.629      ;
; 6.242 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[45][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.140     ; 3.595      ;
; 6.249 ; vram_control:vc|GPU_en           ; gpu:gp|clut[40][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.137     ; 3.591      ;
; 6.249 ; vram_control:vc|GPU_en           ; gpu:gp|clut[40][8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.137     ; 3.591      ;
; 6.249 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[35][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.140     ; 3.588      ;
; 6.262 ; vram_control:vc|GPU_en           ; gpu:gp|clut[12][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.199     ; 3.516      ;
; 6.271 ; vram_control:vc|GPU_en           ; gpu:gp|clut[12][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.169     ; 3.537      ;
; 6.271 ; vram_control:vc|GPU_en           ; gpu:gp|clut[12][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.169     ; 3.537      ;
; 6.277 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.547      ;
; 6.277 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.547      ;
; 6.277 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.547      ;
; 6.277 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.547      ;
; 6.325 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[33][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.140     ; 3.512      ;
; 6.343 ; vram_control:vc|GPU_en           ; gpu:gp|clut[202][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.179     ; 3.455      ;
; 6.343 ; vram_control:vc|GPU_en           ; gpu:gp|clut[202][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.179     ; 3.455      ;
; 6.343 ; vram_control:vc|GPU_en           ; gpu:gp|clut[202][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.179     ; 3.455      ;
; 6.343 ; vram_control:vc|GPU_en           ; gpu:gp|clut[202][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.179     ; 3.455      ;
; 6.343 ; vram_control:vc|GPU_en           ; gpu:gp|clut[202][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.179     ; 3.455      ;
; 6.359 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[42][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.476      ;
; 6.362 ; vram_control:vc|GPU_en           ; gpu:gp|clut[236][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.152     ; 3.463      ;
; 6.362 ; vram_control:vc|GPU_en           ; gpu:gp|clut[236][0]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.152     ; 3.463      ;
; 6.362 ; vram_control:vc|GPU_en           ; gpu:gp|clut[236][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.152     ; 3.463      ;
; 6.362 ; vram_control:vc|GPU_en           ; gpu:gp|clut[236][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.152     ; 3.463      ;
; 6.362 ; vram_control:vc|GPU_en           ; gpu:gp|clut[236][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.152     ; 3.463      ;
; 6.366 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[40][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.469      ;
; 6.371 ; vram_control:vc|GPU_en           ; gpu:gp|clut[32][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.148     ; 3.458      ;
; 6.371 ; vram_control:vc|GPU_en           ; gpu:gp|clut[32][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.148     ; 3.458      ;
; 6.371 ; vram_control:vc|GPU_en           ; gpu:gp|clut[32][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.148     ; 3.458      ;
; 6.372 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[232][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.167     ; 3.438      ;
; 6.372 ; vram_control:vc|GPU_data_out[2]  ; gpu:gp|clut[235][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.167     ; 3.438      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.384 ; vram_control:vc|GPU_en           ; gpu:gp|clut[159][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.195     ; 3.398      ;
; 6.386 ; vram_control:vc|GPU_en           ; gpu:gp|clut[115][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.154     ; 3.437      ;
; 6.386 ; vram_control:vc|GPU_en           ; gpu:gp|clut[115][9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.154     ; 3.437      ;
; 6.386 ; vram_control:vc|GPU_en           ; gpu:gp|clut[115][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.154     ; 3.437      ;
; 6.395 ; vram_control:vc|GPU_en           ; gpu:gp|clut[33][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.144     ; 3.438      ;
; 6.395 ; vram_control:vc|GPU_en           ; gpu:gp|clut[33][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.144     ; 3.438      ;
; 6.395 ; vram_control:vc|GPU_en           ; gpu:gp|clut[33][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.144     ; 3.438      ;
; 6.395 ; vram_control:vc|GPU_en           ; gpu:gp|clut[33][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.144     ; 3.438      ;
; 6.400 ; vram_control:vc|GPU_en           ; gpu:gp|clut[42][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.435      ;
; 6.400 ; vram_control:vc|GPU_en           ; gpu:gp|clut[42][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.435      ;
; 6.401 ; vram_control:vc|GPU_data_out[11] ; gpu:gp|clut[44][11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.148     ; 3.428      ;
; 6.402 ; vram_control:vc|GPU_en           ; gpu:gp|clut[164][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.193     ; 3.382      ;
; 6.402 ; vram_control:vc|GPU_en           ; gpu:gp|clut[164][8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.193     ; 3.382      ;
; 6.402 ; vram_control:vc|GPU_en           ; gpu:gp|clut[164][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.193     ; 3.382      ;
; 6.402 ; vram_control:vc|GPU_en           ; gpu:gp|clut[164][2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.193     ; 3.382      ;
; 6.406 ; vram_control:vc|GPU_en           ; gpu:gp|clut[33][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.143     ; 3.428      ;
; 6.406 ; vram_control:vc|GPU_en           ; gpu:gp|clut[33][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.143     ; 3.428      ;
; 6.411 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.424      ;
; 6.411 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.424      ;
; 6.411 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.424      ;
; 6.411 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.424      ;
; 6.411 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.424      ;
; 6.411 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.142     ; 3.424      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.415 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.416      ;
; 6.419 ; vram_control:vc|GPU_en           ; gpu:gp|clut[32][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.141     ; 3.417      ;
; 6.419 ; vram_control:vc|GPU_en           ; gpu:gp|clut[32][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.141     ; 3.417      ;
; 6.419 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.405      ;
; 6.419 ; vram_control:vc|GPU_en           ; gpu:gp|clut[32][4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.141     ; 3.417      ;
; 6.420 ; vram_control:vc|GPU_en           ; gpu:gp|clut[61][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.152     ; 3.405      ;
; 6.421 ; vram_control:vc|GPU_en           ; gpu:gp|clut[36][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.151     ; 3.405      ;
; 6.422 ; vram_control:vc|GPU_en           ; gpu:gp|clut[136][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.192     ; 3.363      ;
; 6.425 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.399      ;
; 6.425 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.399      ;
; 6.425 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.399      ;
; 6.425 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.399      ;
; 6.425 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.153     ; 3.399      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_en           ; gpu:gp|clut[26][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.145     ; 3.403      ;
; 6.429 ; vram_control:vc|GPU_data_out[1]  ; gpu:gp|clut[46][1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.138     ; 3.410      ;
; 6.432 ; vram_control:vc|GPU_en           ; gpu:gp|clut[237][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.167     ; 3.378      ;
; 6.432 ; vram_control:vc|GPU_en           ; gpu:gp|clut[237][1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.167     ; 3.378      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.434 ; vram_control:vc|GPU_en           ; gpu:gp|clut[53][2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.146     ; 3.397      ;
; 6.435 ; vram_control:vc|GPU_en           ; gpu:gp|clut[8][14]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.160     ; 3.382      ;
; 6.435 ; vram_control:vc|GPU_en           ; gpu:gp|clut[8][5]    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.160     ; 3.382      ;
; 6.435 ; vram_control:vc|GPU_en           ; gpu:gp|clut[8][2]    ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.160     ; 3.382      ;
+-------+----------------------------------+----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                      ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 8.443  ; gpu:gp|dis_y_tl[7]                                    ; display_out:dc|y_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.883      ;
; 8.447  ; gpu:gp|dis_y_tl[8]                                    ; display_out:dc|y_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.418      ; 1.878      ;
; 8.450  ; gpu:gp|dis_x_tl[6]                                    ; display_out:dc|x_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.416      ; 1.873      ;
; 8.468  ; gpu:gp|dis_y_tl[6]                                    ; display_out:dc|y_tl_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.858      ;
; 8.478  ; gpu:gp|dis_x_tl[3]                                    ; display_out:dc|x_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.848      ;
; 8.481  ; gpu:gp|dis_y_tl[5]                                    ; display_out:dc|y_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.845      ;
; 8.483  ; gpu:gp|dis_y_tl[4]                                    ; display_out:dc|y_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.843      ;
; 8.504  ; gpu:gp|dis_y_tl[0]                                    ; display_out:dc|y_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.418      ; 1.821      ;
; 8.511  ; gpu:gp|dis_y_tl[2]                                    ; display_out:dc|y_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.418      ; 1.814      ;
; 8.516  ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.416      ; 1.807      ;
; 8.517  ; gpu:gp|dis_x_tl[5]                                    ; display_out:dc|x_tl_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.809      ;
; 8.517  ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.416      ; 1.806      ;
; 8.517  ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.809      ;
; 8.520  ; gpu:gp|dis_x_tl[2]                                    ; display_out:dc|x_tl_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.416      ; 1.803      ;
; 8.530  ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.796      ;
; 8.531  ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.416      ; 1.792      ;
; 8.551  ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.416      ; 1.772      ;
; 8.568  ; gpu:gp|dis_w[4]                                       ; display_out:dc|dis_w_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.579      ;
; 8.572  ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.754      ;
; 8.581  ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.419      ; 1.745      ;
; 8.619  ; gpu:gp|dis_w[7]                                       ; display_out:dc|dis_w_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.528      ;
; 8.631  ; gpu:gp|dis_w[3]                                       ; display_out:dc|dis_w_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.516      ;
; 8.639  ; gpu:gp|dis_h[0]                                       ; display_out:dc|dis_h_hold[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.513      ;
; 8.646  ; gpu:gp|dis_h[2]                                       ; display_out:dc|dis_h_hold[2] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.506      ;
; 8.647  ; gpu:gp|dis_h[3]                                       ; display_out:dc|dis_h_hold[3] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.505      ;
; 8.657  ; gpu:gp|dis_h[6]                                       ; display_out:dc|dis_h_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.495      ;
; 8.658  ; gpu:gp|dis_w[8]                                       ; display_out:dc|dis_w_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.489      ;
; 8.663  ; gpu:gp|dis_w[5]                                       ; display_out:dc|dis_w_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.484      ;
; 8.682  ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.470      ;
; 8.711  ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.441      ;
; 8.723  ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.429      ;
; 8.724  ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.428      ;
; 8.730  ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.422      ;
; 8.735  ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.412      ;
; 8.738  ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.355      ; 1.409      ;
; 8.752  ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7] ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 10.000       ; 0.360      ; 1.400      ;
; 14.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.072      ;
; 14.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.072      ;
; 14.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.072      ;
; 14.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.072      ;
; 14.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.072      ;
; 14.723 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.032      ;
; 14.723 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.032      ;
; 14.723 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.032      ;
; 14.723 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.032      ;
; 14.723 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 5.032      ;
; 14.803 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.952      ;
; 14.803 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.952      ;
; 14.803 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.952      ;
; 14.803 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.952      ;
; 14.803 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.952      ;
; 14.852 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.903      ;
; 14.852 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.903      ;
; 14.852 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.903      ;
; 14.852 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.903      ;
; 14.852 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.903      ;
; 14.902 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.853      ;
; 14.902 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.853      ;
; 14.902 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.853      ;
; 14.902 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.853      ;
; 14.902 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.853      ;
; 14.964 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.791      ;
; 14.964 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.791      ;
; 14.964 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.791      ;
; 14.964 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.791      ;
; 14.964 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.791      ;
; 14.966 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.789      ;
; 14.966 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.789      ;
; 14.966 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.789      ;
; 14.966 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.789      ;
; 14.966 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.789      ;
; 15.065 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.690      ;
; 15.065 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.690      ;
; 15.065 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.690      ;
; 15.065 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.690      ;
; 15.065 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.690      ;
; 15.066 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.689      ;
; 15.066 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.689      ;
; 15.066 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.689      ;
; 15.066 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.689      ;
; 15.066 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.689      ;
; 15.079 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.676      ;
; 15.079 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.676      ;
; 15.079 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.676      ;
; 15.079 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.676      ;
; 15.079 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.117     ; 4.676      ;
; 15.110 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.642      ;
; 15.110 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.642      ;
; 15.110 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.642      ;
; 15.110 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.642      ;
; 15.110 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.642      ;
; 15.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.620      ;
; 15.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.620      ;
; 15.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.620      ;
; 15.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.620      ;
; 15.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|mult_y[5]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.620      ;
; 15.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[6]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.569      ;
; 15.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[7]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.569      ;
; 15.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[8]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.569      ;
; 15.183 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|mult_y[9]     ; CLOCK_50                                       ; CLOCK_50    ; 20.000       ; -0.120     ; 4.569      ;
+--------+-------------------------------------------------------+------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                               ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.128 ; vram_control:vc|GPU_data_out[5]          ; gpu:gp|clut[109][5]                                                                                         ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.170      ; 0.412      ;
; 0.161 ; inst_addr[7]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.488      ;
; 0.164 ; inst_addr[2]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.491      ;
; 0.166 ; inst_addr[0]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.493      ;
; 0.166 ; inst_addr[4]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.493      ;
; 0.169 ; inst_addr[1]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a10~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.501      ;
; 0.173 ; inst_addr[1]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a8~porta_address_reg0  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.512      ;
; 0.174 ; inst_addr[0]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a10~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.506      ;
; 0.176 ; inst_addr[0]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a1~porta_address_reg0  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.518      ;
; 0.176 ; inst_addr[3]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.503      ;
; 0.177 ; inst_addr[11]                            ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a10~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.509      ;
; 0.177 ; inst_addr[2]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.515      ;
; 0.177 ; inst_addr[11]                            ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.504      ;
; 0.179 ; inst_addr[1]                             ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a1~porta_address_reg0  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.521      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][30]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][23]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][8]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][8]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][1]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][1]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][2]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][2]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][4]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][4]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][5]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][5]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][10]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][10]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][16]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][16]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][17]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][17]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][18]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][18]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][13]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][13]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][19]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][19]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][20]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][20]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][28]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][28]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][28]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][28]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][27]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][27]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][27]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[12][27] ; gpu:gp|fifo_16x32:cmd_fifo|queue[12][27]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][27]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][27]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][25]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][25]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][25] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][25]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][25]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][25]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][30]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][30] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][30]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][30]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][30]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][30]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][24]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][24]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][24]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][24] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][24]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][24]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][24]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][26]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][26]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][26] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][26]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][26]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][26]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][31] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][31]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[6][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][31]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][31]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][29]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][29]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[13][29]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[12][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[12][29]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][29] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][29]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][29]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][29]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][11]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][11]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][11]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][7]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][7]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[8][7]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[7][7]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[5][7]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][7]   ; gpu:gp|fifo_16x32:cmd_fifo|queue[4][7]                                                                      ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[15][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[14][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][23] ; gpu:gp|fifo_16x32:cmd_fifo|queue[11][23]                                                                    ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][23]  ; gpu:gp|fifo_16x32:cmd_fifo|queue[9][23]                                                                     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.190 ; display_out:dc|y_tl_hold[8]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.316      ;
; 0.261 ; display_out:dc|x_tl_hold[9]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.386      ;
; 0.290 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.299 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.224      ; 0.627      ;
; 0.303 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.435      ;
; 0.309 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.435      ;
; 0.357 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.482      ;
; 0.359 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.484      ;
; 0.359 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.484      ;
; 0.360 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.485      ;
; 0.360 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.485      ;
; 0.360 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[7]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.485      ;
; 0.373 ; display_out:dc|y_tl_hold[3]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.498      ;
; 0.373 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.224      ; 0.701      ;
; 0.374 ; display_out:dc|x_tl_hold[0]                           ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.499      ;
; 0.374 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.499      ;
; 0.374 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.499      ;
; 0.375 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.500      ;
; 0.375 ; display_out:dc|x_tl_hold[6]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.500      ;
; 0.375 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.500      ;
; 0.375 ; display_out:dc|y_tl_hold[4]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.500      ;
; 0.376 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.502      ;
; 0.376 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.502      ;
; 0.378 ; display_out:dc|y_tl_hold[6]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.503      ;
; 0.427 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.758      ;
; 0.429 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.228      ; 0.761      ;
; 0.448 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.453 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.457 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.461 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.463 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.466 ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.593      ;
; 0.470 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.477 ; gpu:gp|dis_y_tl[3]                                    ; display_out:dc|y_tl_hold[3]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.815      ; 1.446      ;
; 0.478 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.604      ;
; 0.494 ; gpu:gp|dis_h[7]                                       ; display_out:dc|dis_h_hold[7]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.776      ; 1.217      ;
; 0.495 ; gpu:gp|dis_w[6]                                       ; display_out:dc|dis_w_hold[6]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.771      ; 1.213      ;
; 0.495 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.621      ;
; 0.499 ; gpu:gp|dis_w[9]                                       ; display_out:dc|dis_w_hold[9]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.771      ; 1.217      ;
; 0.501 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.627      ;
; 0.501 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.832      ;
; 0.503 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.228      ; 0.835      ;
; 0.506 ; gpu:gp|dis_x_tl[7]                                    ; display_out:dc|x_tl_hold[7]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.812      ; 1.472      ;
; 0.506 ; display_out:dc|x_tl_hold[3]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; gpu:gp|dis_h[8]                                       ; display_out:dc|dis_h_hold[8]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.776      ; 1.230      ;
; 0.508 ; display_out:dc|y_tl_hold[5]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; display_out:dc|y_tl_hold[7]                           ; display_out:dc|int_y[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; display_out:dc|x_tl_hold[7]                           ; display_out:dc|int_x[8]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.514 ; gpu:gp|dis_y_tl[1]                                    ; display_out:dc|y_tl_hold[1]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.815      ; 1.483      ;
; 0.514 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.516 ; gpu:gp|dis_x_tl[4]                                    ; display_out:dc|x_tl_hold[4]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.814      ; 1.484      ;
; 0.516 ; gpu:gp|dis_h[1]                                       ; display_out:dc|dis_h_hold[1]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.776      ; 1.239      ;
; 0.516 ; gpu:gp|dis_h[5]                                       ; display_out:dc|dis_h_hold[5]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.776      ; 1.239      ;
; 0.516 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; display_out:dc|x_tl_hold[8]                           ; display_out:dc|int_x[9]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; display_out:dc|y_tl_hold[2]                           ; display_out:dc|int_y[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[3]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; display_out:dc|y_tl_hold[0]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; gpu:gp|dis_h[9]                                       ; display_out:dc|dis_h_hold[9]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.776      ; 1.244      ;
; 0.521 ; display_out:dc|x_tl_hold[2]                           ; display_out:dc|int_x[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; display_out:dc|y_tl_hold[3]                           ; display_out:dc|int_y[4]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; gpu:gp|dis_x_tl[8]                                    ; display_out:dc|x_tl_hold[8]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.811      ; 1.488      ;
; 0.523 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; display_out:dc|x_tl_hold[5]                           ; display_out:dc|int_x[6]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.648      ;
; 0.524 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; display_out:dc|x_tl_hold[1]                           ; display_out:dc|int_x[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.224      ; 0.852      ;
; 0.524 ; display_out:dc|y_tl_hold[1]                           ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; gpu:gp|dis_h[4]                                       ; display_out:dc|dis_h_hold[4]                                                                                               ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.776      ; 1.249      ;
; 0.527 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; gpu:gp|dis_x_tl[0]                                    ; display_out:dc|x_tl_hold[0]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.814      ; 1.496      ;
; 0.529 ; gpu:gp|dis_x_tl[1]                                    ; display_out:dc|x_tl_hold[1]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.811      ; 1.494      ;
; 0.529 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.530 ; gpu:gp|dis_x_tl[9]                                    ; display_out:dc|x_tl_hold[9]                                                                                                ; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50    ; 0.000        ; 0.811      ; 1.495      ;
; 0.532 ; display_out:dc|x_tl_hold[4]                           ; display_out:dc|int_x[5]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.657      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.181 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vram_control:vc|count_24[1]                           ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; vram_control:vc|count_24[0]                           ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.314      ;
; 0.199 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.325      ;
; 0.289 ; vram_control:vc|count_24[0]                           ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.415      ;
; 0.298 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.424      ;
; 0.307 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.433      ;
; 0.313 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.439      ;
; 0.556 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|count_24[1]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.174      ; 0.844      ;
; 0.557 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|count_24[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.174      ; 0.845      ;
; 0.845 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[16] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.970      ;
; 0.845 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.970      ;
; 0.845 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[24] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.970      ;
; 0.845 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[25] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.970      ;
; 0.845 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.970      ;
; 0.850 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[17] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.977      ;
; 0.850 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.977      ;
; 0.850 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[22] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.977      ;
; 0.850 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.977      ;
; 0.853 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.978      ;
; 0.853 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.978      ;
; 0.853 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.978      ;
; 0.853 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.978      ;
; 0.853 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.978      ;
; 0.868 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.995      ;
; 0.868 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.995      ;
; 0.868 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.995      ;
; 0.868 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.995      ;
; 0.911 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.023      ;
; 0.966 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.078      ;
; 0.989 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.113      ;
; 0.989 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.113      ;
; 0.989 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[30] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.113      ;
; 0.995 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 1.120      ;
; 1.014 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 1.136      ;
; 1.014 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[26] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 1.136      ;
; 1.014 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[27] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 1.136      ;
; 1.025 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 1.150      ;
; 1.029 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.153      ;
; 1.029 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.153      ;
; 1.029 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.153      ;
; 1.043 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|count_24[0]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.433     ; 0.794      ;
; 1.060 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.172      ;
; 1.081 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[8]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.368      ;
; 1.081 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[0]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.368      ;
; 1.081 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[9]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.368      ;
; 1.081 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.368      ;
; 1.081 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.368      ;
; 1.096 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[1]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.385      ;
; 1.096 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.385      ;
; 1.096 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.385      ;
; 1.096 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.385      ;
; 1.099 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[16] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.386      ;
; 1.099 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.386      ;
; 1.099 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[24] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.386      ;
; 1.099 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[25] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.386      ;
; 1.099 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[31] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.386      ;
; 1.104 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[17] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.393      ;
; 1.104 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.393      ;
; 1.104 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.393      ;
; 1.104 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.393      ;
; 1.144 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[10] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 1.266      ;
; 1.144 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 1.266      ;
; 1.144 ; vram_control:vc|count_24[1]                           ; vram_control:vc|VGA_data_hold[11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 1.266      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.148 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.260      ;
; 1.211 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|count_24[1]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.433     ; 0.962      ;
; 1.243 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.529      ;
; 1.243 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[29] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.529      ;
; 1.243 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[30] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.529      ;
; 1.247 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.357      ;
; 1.247 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.357      ;
; 1.249 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[28] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.536      ;
; 1.253 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.173      ; 1.540      ;
; 1.257 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.543      ;
; 1.257 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.543      ;
; 1.257 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.543      ;
; 1.268 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[18] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.170      ; 1.552      ;
; 1.268 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[26] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.170      ; 1.552      ;
; 1.268 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[27] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.170      ; 1.552      ;
; 1.330 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|count_24[0]       ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.429     ; 1.085      ;
; 1.372 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[10] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.170      ; 1.656      ;
; 1.372 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[2]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.170      ; 1.656      ;
; 1.372 ; gpu:gp|GPU_status.depth                               ; vram_control:vc|VGA_data_hold[11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.170      ; 1.656      ;
; 1.482 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.443     ; 1.223      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[23] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[28] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[29] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[30] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[15] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[16] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[18] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[19] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[24] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[25] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[26] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[27] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[31] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[0]       ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|count_24[1]       ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[17] ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[20] ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[21] ;
; 4.821 ; 5.037        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[22] ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.365 ; 9.595        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.365 ; 9.595        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[0]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[1]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[2]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[3]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[4]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[6]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[7]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[8]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[9]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[3]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[4]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[5]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[6]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[7]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[8]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_w_hold[9]                                                                                               ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                   ;
; 9.402 ; 9.581        ; 0.179          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[0]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[1]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[2]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[3]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[4]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[5]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[6]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[7]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[8]                                                                                                ;
; 9.423 ; 9.607        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|x_tl_hold[9]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[0]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[1]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[2]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[3]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[4]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[5]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[6]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[7]                                                                                                ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|y_tl_hold[8]                                                                                                ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 14.710 ; 14.940       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 14.710 ; 14.940       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[12]                          ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[13]                          ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[18]                          ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[19]                          ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a28~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a30~porta_address_reg0 ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 14.711 ; 14.941       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a6~porta_address_reg0  ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[0]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[14]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[15]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[1]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[20]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[21]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[22]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[23]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[28]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[29]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[2]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[30]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[31]                          ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[3]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[4]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[5]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[6]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[7]                           ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a10~porta_address_reg0 ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 14.712 ; 14.942       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a25~porta_address_reg0 ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[10]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[11]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[16]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[17]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[25]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[26]                          ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a24~porta_address_reg0 ;
; 14.713 ; 14.943       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[24]                          ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[27]                          ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[8]                           ;
; 14.714 ; 14.944       ; 0.230          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst_rom:ir|altsyncram:altsyncram_component|altsyncram_a2b1:auto_generated|q_a[9]                           ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][0]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][10]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][11]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][12]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][13]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][14]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][15]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][16]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][17]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][1]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][2]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][3]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][4]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][5]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][6]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][7]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][8]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_g[0][9]                                                                         ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][18]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][19]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][20]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][21]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][22]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][23]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][24]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][25]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][26]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][27]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][28]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][29]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][30]                                                                        ;
; 14.750 ; 14.929       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_r[0][31]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][0]                                                                         ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][10]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][11]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][12]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][13]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][14]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][15]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][16]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][17]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][18]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][19]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][1]                                                                         ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][20]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][21]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][22]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][23]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][24]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][25]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][26]                                                                        ;
; 14.751 ; 14.930       ; 0.179          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gpu:gp|shader_sub_stage.int_b[0][27]                                                                        ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.024 ; 2.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.343 ; 2.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.598 ; 2.301 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.726 ; 2.438 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.698 ; 2.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.856 ; 2.593 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.778 ; 2.510 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.024 ; 2.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.397 ; 2.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.818 ; 2.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.878 ; 2.604 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.895 ; 2.614 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.773 ; 2.467 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.700 ; 2.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.710 ; 2.421 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.788 ; 2.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.641 ; 2.361 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -0.748 ; -1.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.854 ; -1.504 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.850 ; -1.500 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.960 ; -1.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.997 ; -1.675 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.880 ; -1.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.859 ; -1.513 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.903 ; -1.575 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.748 ; -1.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.088 ; -1.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.150 ; -1.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.039 ; -1.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.921 ; -1.570 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.009 ; -1.667 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.102 ; -1.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.946 ; -1.633 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.018 ; -1.705 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 10.800 ; 11.326 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.944  ; 8.212  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.719  ; 9.081  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.221  ; 8.546  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.572  ; 8.917  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.065  ; 9.384  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.191  ; 8.443  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.240  ; 9.579  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.621  ; 8.929  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.601  ; 8.816  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.800 ; 11.326 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.537  ; 8.898  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.575  ; 8.978  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.249  ; 9.657  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.556  ; 8.936  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.603  ; 8.980  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.811  ; 9.160  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.538  ; 7.760  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.459  ; 8.833  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 8.413  ; 8.771  ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 9.165  ; 9.669  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.823  ; 9.201  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.171  ; 8.508  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.127  ; 8.444  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.251  ; 8.602  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.489  ; 8.862  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 8.480  ; 8.825  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.356  ; 8.701  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.224  ; 8.554  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 8.541  ; 8.930  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.165  ; 9.669  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.262  ; 8.607  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.428  ; 8.802  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.852  ; 8.168  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.315  ; 8.660  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 8.567  ; 8.913  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.236  ; 8.554  ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 6.379  ; 6.723  ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 8.378  ; 8.086  ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 10.851 ; 11.247 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 9.964  ; 10.494 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 9.438  ; 9.823  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 9.867  ; 10.311 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 10.062 ; 10.393 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 10.799 ; 11.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 10.678 ; 11.072 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 10.851 ; 11.247 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 9.623  ; 9.974  ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 7.501  ; 6.997  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 5.439  ; 4.728  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 11.744 ; 12.270 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 9.634  ; 10.025 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 9.965  ; 10.391 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 8.940  ; 9.252  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 10.116 ; 10.517 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 11.376 ; 12.012 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 11.744 ; 12.270 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 10.732 ; 11.226 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 9.668  ; 10.009 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 7.301  ; 7.727  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 10.822 ; 11.362 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 9.958  ; 10.425 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 9.393  ; 9.793  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 9.737  ; 10.231 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 10.317 ; 10.746 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 10.458 ; 10.956 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 10.757 ; 11.171 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 9.868  ; 10.220 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 10.822 ; 11.362 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.957  ; 7.143  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 5.439  ; 4.728  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 13.408 ; 13.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 11.069 ; 11.322 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 11.947 ; 12.261 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.619 ; 12.959 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 12.625 ; 13.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.043 ; 13.483 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.029 ; 12.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.196 ; 13.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.858 ; 12.109 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.657 ; 11.966 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.408 ; 13.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.277 ; 12.580 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.988 ; 12.305 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.949 ; 13.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.551 ; 12.922 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.365 ; 12.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.442 ; 12.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.524 ; 11.732 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 12.020 ; 12.328 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.590 ; 11.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 12.371 ; 12.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.029 ; 12.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 11.377 ; 11.689 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 11.333 ; 11.625 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.457 ; 11.783 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 11.695 ; 12.043 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 11.686 ; 12.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.562 ; 11.882 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.430 ; 11.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.747 ; 12.111 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.371 ; 12.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.468 ; 11.788 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 11.634 ; 11.983 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 11.058 ; 11.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 11.521 ; 11.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.773 ; 12.094 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.442 ; 11.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 7.546  ; 7.779  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.559 ; 11.292 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 8.535  ; 8.924  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 7.838  ; 8.553  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 7.314  ; 7.883  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 7.873  ; 8.521  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 7.715  ; 8.046  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 8.488  ; 8.880  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 8.365  ; 8.759  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 8.535  ; 8.924  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 7.224  ; 7.575  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 9.500  ; 10.026 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 7.509  ; 8.085  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 7.719  ; 8.319  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 7.014  ; 7.529  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 7.770  ; 8.171  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 9.078  ; 9.714  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.500  ; 10.026 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 8.402  ; 8.896  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 7.307  ; 7.648  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 8.610  ; 9.150  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 7.754  ; 8.390  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 7.035  ; 7.567  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 7.772  ; 8.397  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.083  ; 8.512  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.170  ; 8.668  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 8.410  ; 8.824  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 7.578  ; 7.930  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.610  ; 9.150  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.393  ; 9.809  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.054  ; 7.171  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.214  ; 8.518  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.312  ; 8.652  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.340  ; 8.723  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.629  ; 9.069  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.764  ; 8.044  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.795  ; 9.229  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.532  ; 7.821  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.960  ; 8.286  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 9.393  ; 9.809  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.240  ; 8.451  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.951  ; 8.271  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 8.912  ; 9.190  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.514  ; 8.793  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.328  ; 8.580  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.405  ; 8.609  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.487  ; 7.603  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.983  ; 8.199  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.878  ; 8.247  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.356  ; 8.753  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.014  ; 8.285  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.362  ; 7.592  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.318  ; 7.528  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.442  ; 7.686  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.680  ; 7.946  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.671  ; 7.909  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.547  ; 7.785  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.415  ; 7.638  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.732  ; 8.072  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.356  ; 8.753  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 7.633  ; 7.958  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.696  ; 8.067  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.043  ; 7.252  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.506  ; 7.744  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.758  ; 7.997  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.427  ; 7.638  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.890  ; 7.189  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.462  ; 7.277  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 7.256  ; 7.757  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 7.081  ; 7.686  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.673  ; 7.151  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.783  ; 7.266  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 6.575  ; 6.906  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 7.247  ; 7.639  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 7.117  ; 7.511  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 7.256  ; 7.757  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 6.698  ; 7.049  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 8.498  ; 9.069  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.760  ; 7.230  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 7.099  ; 7.589  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.048  ; 6.430  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 6.590  ; 6.991  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 8.433  ; 9.069  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 8.498  ; 9.024  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 7.589  ; 8.083  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 6.390  ; 6.731  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 7.428  ; 7.968  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 7.063  ; 7.599  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 6.562  ; 7.014  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.743  ; 7.235  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 7.182  ; 7.611  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 7.011  ; 7.542  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 7.309  ; 7.723  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 6.511  ; 6.863  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 7.428  ; 7.968  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.781 ; 4.925 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.549 ; 5.814 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.132 ; 6.423 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.433 ; 5.660 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.929 ; 6.226 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.206 ; 6.545 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.428 ; 5.665 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.426 ; 6.773 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.690 ; 5.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.810 ; 6.055 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.992 ; 8.489 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.999 ; 6.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.192 ; 6.593 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.028 ; 6.298 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.178 ; 6.545 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.028 ; 6.372 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.603 ; 5.817 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.781 ; 4.925 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.523 ; 5.797 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.127 ; 5.347 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.887 ; 6.916 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.839 ; 7.941 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.184 ; 7.238 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.141 ; 7.178 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.268 ; 7.329 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.489 ; 7.579 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.509 ; 7.578 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.368 ; 7.424 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.241 ; 7.283 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.543 ; 7.635 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.149 ; 8.358 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 7.283 ; 7.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.435 ; 7.511 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.887 ; 6.916 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.351 ; 7.420 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.593 ; 7.662 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.254 ; 7.282 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 5.706 ; 5.776 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 7.148 ; 7.131 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 6.634 ; 7.017 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 7.226 ; 7.736 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 6.866 ; 7.257 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 7.206 ; 7.652 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 6.931 ; 7.319 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 7.528 ; 7.908 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 7.148 ; 7.560 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 7.715 ; 8.097 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 6.634 ; 7.017 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 6.734 ; 6.299 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 5.270 ; 4.573 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 6.711 ; 7.083 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 7.433 ; 7.851 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 7.452 ; 7.844 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 6.711 ; 7.083 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 7.133 ; 7.492 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 8.349 ; 9.012 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 8.595 ; 9.143 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 7.708 ; 8.243 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 6.788 ; 7.098 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 6.504 ; 6.962 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 6.835 ; 7.231 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 7.617 ; 8.143 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 6.835 ; 7.231 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 7.295 ; 7.749 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 6.942 ; 7.374 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 7.746 ; 8.224 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 7.779 ; 8.265 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 6.953 ; 7.335 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 7.687 ; 8.224 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.040 ; 6.376 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 5.270 ; 4.573 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.123 ; 4.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.851 ; 5.020 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.212 ; 5.507 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.617 ; 4.840 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.209 ; 5.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.313 ; 5.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.656 ; 4.836 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.332 ; 5.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.898 ; 5.120 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.265 ; 5.438 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.087 ; 7.607 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.152 ; 5.413 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.910 ; 5.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.001 ; 6.347 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.434 ; 5.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.045 ; 5.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.528 ; 5.807 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.123 ; 4.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.888 ; 5.150 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 4.948 ; 5.207 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.196 ; 4.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.858 ; 5.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.486 ; 4.673 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.244 ; 4.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.551 ; 4.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.602 ; 4.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.604 ; 4.816 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.361 ; 4.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.240 ; 4.416 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.764 ; 5.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.454 ; 5.801 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.624 ; 4.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.655 ; 4.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 4.196 ; 4.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.827 ; 5.066 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.699 ; 4.884 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.793 ; 5.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 5.604 ; 5.791 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.086 ; 5.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 5.881 ; 6.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.804 ; 7.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.296 ; 6.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.979 ; 7.541 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 6.361 ; 6.814 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 6.563 ; 7.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 6.342 ; 6.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 6.724 ; 7.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.881 ; 6.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 5.862 ; 6.269 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.618 ; 7.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.708 ; 7.203 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.165 ; 6.616 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 6.236 ; 6.718 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 7.244 ; 7.915 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 7.467 ; 8.064 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 6.572 ; 7.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.862 ; 6.269 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 5.674 ; 6.090 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.923 ; 7.495 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 6.170 ; 6.628 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.807 ; 7.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.773 ; 6.182 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 6.360 ; 6.915 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 6.531 ; 7.023 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.674 ; 6.090 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 6.873 ; 7.448 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.848 ; 4.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.848 ; 4.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.703 ; 5.907 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.160 ; 5.299 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.696 ; 5.922 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.929 ; 6.123 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.182 ; 5.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.018 ; 6.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.406 ; 5.597 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.852 ; 6.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.023 ; 8.390 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.415 ; 6.560 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.176 ; 6.485 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.121 ; 7.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.450 ; 6.614 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.441 ; 6.657 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.699 ; 6.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.449 ; 5.446 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.079 ; 6.344 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 6.139 ; 6.366 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.105 ; 5.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.965 ; 6.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.395 ; 5.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.307 ; 5.447 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.430 ; 5.570 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.780 ; 5.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.803 ; 5.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.460 ; 5.606 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.378 ; 5.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.022 ; 6.246 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.692 ; 7.038 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.762 ; 5.949 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.912 ; 6.120 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.105 ; 5.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.676 ; 5.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.723 ; 5.886 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.579 ; 5.718 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.672 ; 4.902 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.104 ; 6.023 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 5.368 ; 5.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.347 ; 6.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.843 ; 6.204 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.272 ; 6.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.658 ; 5.986 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 6.107 ; 6.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.998 ; 6.373 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 6.378 ; 6.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.368 ; 5.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 5.459 ; 5.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.049 ; 6.429 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.403 ; 6.858 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.459 ; 5.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 5.549 ; 5.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 7.250 ; 7.903 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 7.144 ; 7.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 6.687 ; 7.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.597 ; 5.967 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 5.502 ; 5.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.500 ; 6.992 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.966 ; 6.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.155 ; 6.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 6.026 ; 6.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 6.243 ; 6.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 6.203 ; 6.639 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.502 ; 5.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 6.580 ; 7.131 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.967  ; 7.953  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.989  ; 7.975  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.396  ; 8.382  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.264  ; 8.250  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.264  ; 8.250  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.356  ; 8.342  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.256  ; 8.242  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.256  ; 8.242  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.967  ; 7.953  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.387  ; 9.386  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.545  ; 9.544  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.200  ; 9.199  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.199  ; 9.198  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.844  ; 8.843  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.487  ; 8.473  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.356  ; 8.342  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.487  ; 8.473  ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.173 ; 11.159 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.195 ; 11.181 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.602 ; 11.588 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.470 ; 11.456 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.470 ; 11.456 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.562 ; 11.548 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.462 ; 11.448 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.462 ; 11.448 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.173 ; 11.159 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.593 ; 12.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.751 ; 12.750 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.406 ; 12.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.405 ; 12.404 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.050 ; 12.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.693 ; 11.679 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.562 ; 11.548 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.693 ; 11.679 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.158  ; 7.144  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.180  ; 7.166  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.587  ; 7.573  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.455  ; 7.441  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.455  ; 7.441  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.547  ; 7.533  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.447  ; 7.433  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.447  ; 7.433  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.158  ; 7.144  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.578  ; 8.577  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.736  ; 8.735  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.391  ; 8.390  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.390  ; 8.389  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.035  ; 8.034  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.678  ; 7.664  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.547  ; 7.533  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.678  ; 7.664  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.015 ; 7.001 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.036 ; 7.022 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.428 ; 7.414 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.300 ; 7.286 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.300 ; 7.286 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.389 ; 7.375 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.293 ; 7.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.293 ; 7.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.015 ; 7.001 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.388 ; 8.387 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.540 ; 8.539 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.208 ; 8.207 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.207 ; 8.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.867 ; 7.866 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.514 ; 7.500 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.389 ; 7.375 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.514 ; 7.500 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.758 ; 5.744 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.779 ; 5.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.171 ; 6.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.043 ; 6.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.043 ; 6.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.132 ; 6.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.036 ; 6.022 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.036 ; 6.022 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.758 ; 5.744 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.131 ; 7.130 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.283 ; 7.282 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.951 ; 6.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.950 ; 6.949 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.610 ; 6.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.257 ; 6.243 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.132 ; 6.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.257 ; 6.243 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.907 ; 5.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.928 ; 5.914 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.320 ; 6.306 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.192 ; 6.178 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.192 ; 6.178 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.281 ; 6.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.185 ; 6.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.185 ; 6.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.907 ; 5.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.280 ; 7.279 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.432 ; 7.431 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.100 ; 7.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.099 ; 7.098 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.759 ; 6.758 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.406 ; 6.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.281 ; 6.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.406 ; 6.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.213     ; 8.227     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.246     ; 8.260     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.700     ; 8.714     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.556     ; 8.570     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.556     ; 8.570     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.657     ; 8.671     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.545     ; 8.559     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.545     ; 8.559     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.213     ; 8.227     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.831     ; 9.832     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.006    ; 10.007    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.620     ; 9.621     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.619     ; 9.620     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.222     ; 9.223     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.809     ; 8.823     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.657     ; 8.671     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.809     ; 8.823     ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.394    ; 11.408    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.427    ; 11.441    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.881    ; 11.895    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.737    ; 11.751    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.737    ; 11.751    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.838    ; 11.852    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.726    ; 11.740    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.726    ; 11.740    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.394    ; 11.408    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.012    ; 13.013    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.187    ; 13.188    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.801    ; 12.802    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.800    ; 12.801    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.403    ; 12.404    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.990    ; 12.004    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.838    ; 11.852    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.990    ; 12.004    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.297     ; 7.311     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.330     ; 7.344     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.784     ; 7.798     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.640     ; 7.654     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.640     ; 7.654     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.741     ; 7.755     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.629     ; 7.643     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.629     ; 7.643     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.297     ; 7.311     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.915     ; 8.916     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.090     ; 9.091     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.704     ; 8.705     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.703     ; 8.704     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.306     ; 8.307     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.893     ; 7.907     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.741     ; 7.755     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.893     ; 7.907     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.988     ; 7.002     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.020     ; 7.034     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.456     ; 7.470     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.317     ; 7.331     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.317     ; 7.331     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.415     ; 7.429     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.307     ; 7.321     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.307     ; 7.321     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.988     ; 7.002     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.551     ; 8.552     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.719     ; 8.720     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.349     ; 8.350     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.348     ; 8.349     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.966     ; 7.967     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.560     ; 7.574     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.415     ; 7.429     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.560     ; 7.574     ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.926     ; 5.940     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.958     ; 5.972     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.394     ; 6.408     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.255     ; 6.269     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.255     ; 6.269     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.353     ; 6.367     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.245     ; 6.259     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.245     ; 6.259     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.926     ; 5.940     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.489     ; 7.490     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.657     ; 7.658     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.287     ; 7.288     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.286     ; 7.287     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.904     ; 6.905     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.498     ; 6.512     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.353     ; 6.367     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.498     ; 6.512     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.944     ; 5.958     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.976     ; 5.990     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.412     ; 6.426     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.273     ; 6.287     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.273     ; 6.287     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.371     ; 6.385     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.263     ; 6.277     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.263     ; 6.277     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.944     ; 5.958     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.507     ; 7.508     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.675     ; 7.676     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.305     ; 7.306     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.304     ; 7.305     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.922     ; 6.923     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.516     ; 6.530     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.371     ; 6.385     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.516     ; 6.530     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 2.033 ; 0.128 ; N/A      ; N/A     ; 4.650               ;
;  CLOCK_50                                       ; 7.182 ; 0.181 ; N/A      ; N/A     ; 9.363               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 2.695 ; 0.128 ; N/A      ; N/A     ; 14.626              ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 2.033 ; 0.181 ; N/A      ; N/A     ; 4.650               ;
; Design-wide TNS                                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                       ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.057 ; 4.443 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.616 ; 3.041 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.162 ; 3.534 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.395 ; 3.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.399 ; 3.779 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.717 ; 4.108 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.495 ; 3.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.057 ; 4.443 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.806 ; 3.117 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.585 ; 3.969 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.710 ; 4.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.788 ; 4.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.507 ; 3.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.355 ; 3.789 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.381 ; 3.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.479 ; 3.917 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.205 ; 3.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; -0.748 ; -1.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.854 ; -1.504 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.850 ; -1.500 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.960 ; -1.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.997 ; -1.675 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.880 ; -1.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.859 ; -1.513 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.903 ; -1.575 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.748 ; -1.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.088 ; -1.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.150 ; -1.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.039 ; -1.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.921 ; -1.570 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.009 ; -1.667 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.102 ; -1.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.946 ; -1.633 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.018 ; -1.705 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 21.007 ; 21.086 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 15.638 ; 15.628 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 17.345 ; 17.221 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 16.213 ; 16.213 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 17.036 ; 16.936 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 17.967 ; 17.826 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 16.258 ; 16.287 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 18.325 ; 18.183 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 17.176 ; 17.146 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 16.946 ; 16.813 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 21.007 ; 21.086 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 16.965 ; 16.830 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 16.949 ; 16.996 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 17.820 ; 17.913 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 16.990 ; 16.852 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 17.025 ; 16.990 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.889 ; 17.010 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.836 ; 14.806 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 16.785 ; 16.742 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 16.648 ; 16.603 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 18.044 ; 18.123 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 17.540 ; 17.331 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 16.122 ; 16.102 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 16.051 ; 16.022 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 16.280 ; 16.248 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 16.827 ; 16.744 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 16.798 ; 16.683 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 16.526 ; 16.461 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 16.251 ; 16.208 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 16.872 ; 16.827 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 18.044 ; 18.123 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 16.345 ; 16.294 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 16.684 ; 16.614 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 15.474 ; 15.501 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 16.467 ; 16.342 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 16.996 ; 16.861 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 16.283 ; 16.211 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 12.697 ; 12.600 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 15.803 ; 15.984 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 21.439 ; 21.329 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 19.408 ; 19.640 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 18.524 ; 18.440 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 19.315 ; 19.284 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 19.864 ; 19.765 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 21.321 ; 21.128 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 21.103 ; 20.984 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 21.439 ; 21.329 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 18.927 ; 18.955 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 13.962 ; 13.741 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 9.167  ; 9.144  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 23.188 ; 23.037 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 18.866 ; 18.839 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 19.485 ; 19.435 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 17.373 ; 17.415 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 19.982 ; 20.036 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 22.342 ; 22.570 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 23.188 ; 23.037 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 21.112 ; 21.048 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 18.928 ; 19.029 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 14.312 ; 14.397 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 21.360 ; 21.495 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 19.507 ; 19.390 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 18.337 ; 18.369 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 19.114 ; 19.137 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 20.447 ; 20.424 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 20.586 ; 20.762 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 21.200 ; 21.103 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 19.419 ; 19.482 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 21.360 ; 21.495 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 13.465 ; 13.367 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 9.167  ; 9.144  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 26.558 ; 26.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 22.167 ; 21.757 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 24.033 ; 23.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 25.186 ; 25.191 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 25.405 ; 25.201 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 26.273 ; 26.046 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 24.101 ; 24.031 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 26.558 ; 26.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 23.706 ; 23.667 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 23.413 ; 22.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 26.363 ; 26.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 24.648 ; 24.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 23.917 ; 23.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 25.515 ; 25.181 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 25.214 ; 24.676 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 24.790 ; 24.410 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 24.390 ; 24.119 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 23.121 ; 22.663 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 24.181 ; 23.693 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 23.236 ; 22.814 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 24.688 ; 24.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 24.184 ; 23.611 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 22.766 ; 22.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 22.695 ; 22.302 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 22.924 ; 22.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 23.471 ; 23.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 23.442 ; 22.963 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 23.170 ; 22.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 22.895 ; 22.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 23.516 ; 23.107 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 24.688 ; 24.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 22.989 ; 22.574 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 23.328 ; 22.894 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 22.118 ; 21.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 23.111 ; 22.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 23.640 ; 23.141 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 22.927 ; 22.491 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 15.152 ; 15.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 22.083 ; 22.628 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 16.666 ; 16.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 15.514 ; 15.817 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 14.631 ; 14.618 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 15.701 ; 15.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 15.049 ; 14.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 16.506 ; 16.361 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 16.288 ; 16.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 16.666 ; 16.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 14.136 ; 14.188 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 18.653 ; 18.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 14.973 ; 15.017 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 15.324 ; 15.364 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 13.892 ; 13.997 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 15.167 ; 15.243 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 17.719 ; 17.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 18.653 ; 18.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 16.433 ; 16.369 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 14.168 ; 14.269 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 16.869 ; 17.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 15.458 ; 15.388 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 13.953 ; 13.985 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 15.497 ; 15.499 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 15.874 ; 15.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 15.920 ; 16.096 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 16.403 ; 16.306 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 14.752 ; 14.816 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 16.869 ; 17.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 18.061 ; 18.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.865 ; 13.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 16.484 ; 16.323 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 16.532 ; 16.466 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 16.688 ; 16.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 17.357 ; 17.229 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 15.412 ; 15.342 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 17.815 ; 17.740 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.057 ; 14.952 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.983 ; 15.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 18.061 ; 18.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 16.393 ; 16.117 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 15.662 ; 15.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 17.260 ; 17.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 16.959 ; 16.744 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 16.535 ; 16.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.135 ; 16.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.866 ; 14.731 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.926 ; 15.761 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 15.728 ; 15.610 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 16.391 ; 16.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 15.882 ; 15.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.464 ; 14.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.393 ; 14.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 14.622 ; 14.509 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.169 ; 15.005 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.140 ; 14.944 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.868 ; 14.722 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.593 ; 14.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 15.287 ; 15.139 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 16.391 ; 16.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 15.134 ; 15.025 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.232 ; 15.212 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.816 ; 13.762 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.809 ; 14.603 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 15.338 ; 15.122 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.625 ; 14.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.707 ; 13.626 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.064 ; 14.326 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 14.362 ; 14.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 13.901 ; 14.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 13.271 ; 13.278 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 13.382 ; 13.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.954 ; 12.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 14.218 ; 14.060 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 13.980 ; 13.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 14.362 ; 14.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 13.154 ; 13.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 16.771 ; 16.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 13.374 ; 13.457 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 14.032 ; 14.020 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 11.834 ; 12.001 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 12.973 ; 13.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 16.553 ; 16.780 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 16.771 ; 16.621 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 14.953 ; 14.889 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.446 ; 12.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 14.657 ; 14.827 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 13.977 ; 13.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.972 ; 13.003 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 13.310 ; 13.378 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 14.183 ; 14.244 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 13.796 ; 13.947 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 14.401 ; 14.304 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 12.756 ; 12.820 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 14.657 ; 14.827 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.781 ; 4.925 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.549 ; 5.814 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.132 ; 6.423 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.433 ; 5.660 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.929 ; 6.226 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.206 ; 6.545 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.428 ; 5.665 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.426 ; 6.773 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.690 ; 5.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.810 ; 6.055 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.992 ; 8.489 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.999 ; 6.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.192 ; 6.593 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.028 ; 6.298 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.178 ; 6.545 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.028 ; 6.372 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.603 ; 5.817 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.781 ; 4.925 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.523 ; 5.797 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.127 ; 5.347 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.887 ; 6.916 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.839 ; 7.941 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.184 ; 7.238 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.141 ; 7.178 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.268 ; 7.329 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.489 ; 7.579 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.509 ; 7.578 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.368 ; 7.424 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.241 ; 7.283 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.543 ; 7.635 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.149 ; 8.358 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 7.283 ; 7.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.435 ; 7.511 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.887 ; 6.916 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.351 ; 7.420 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.593 ; 7.662 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.254 ; 7.282 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 5.706 ; 5.776 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 7.148 ; 7.131 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 6.634 ; 7.017 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 7.226 ; 7.736 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 6.866 ; 7.257 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 7.206 ; 7.652 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 6.931 ; 7.319 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 7.528 ; 7.908 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 7.148 ; 7.560 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 7.715 ; 8.097 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 6.634 ; 7.017 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 6.734 ; 6.299 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 5.270 ; 4.573 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 6.711 ; 7.083 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 7.433 ; 7.851 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 7.452 ; 7.844 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 6.711 ; 7.083 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 7.133 ; 7.492 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 8.349 ; 9.012 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 8.595 ; 9.143 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 7.708 ; 8.243 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 6.788 ; 7.098 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 6.504 ; 6.962 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 6.835 ; 7.231 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 7.617 ; 8.143 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 6.835 ; 7.231 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 7.295 ; 7.749 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 6.942 ; 7.374 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 7.746 ; 8.224 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 7.779 ; 8.265 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 6.953 ; 7.335 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 7.687 ; 8.224 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.040 ; 6.376 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 5.270 ; 4.573 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.123 ; 4.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.851 ; 5.020 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.212 ; 5.507 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.617 ; 4.840 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.209 ; 5.403 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.313 ; 5.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.656 ; 4.836 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.332 ; 5.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.898 ; 5.120 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.265 ; 5.438 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.087 ; 7.607 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.152 ; 5.413 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.910 ; 5.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.001 ; 6.347 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.434 ; 5.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.045 ; 5.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.528 ; 5.807 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.123 ; 4.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.888 ; 5.150 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 4.948 ; 5.207 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.196 ; 4.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.858 ; 5.059 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.486 ; 4.673 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.244 ; 4.392 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.551 ; 4.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.602 ; 4.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.604 ; 4.816 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.361 ; 4.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.240 ; 4.416 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.764 ; 5.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.454 ; 5.801 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.624 ; 4.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.655 ; 4.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 4.196 ; 4.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.827 ; 5.066 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.699 ; 4.884 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.793 ; 5.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 5.604 ; 5.791 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.086 ; 5.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 5.881 ; 6.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.804 ; 7.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.296 ; 6.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.979 ; 7.541 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 6.361 ; 6.814 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 6.563 ; 7.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 6.342 ; 6.805 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 6.724 ; 7.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.881 ; 6.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 5.862 ; 6.269 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.618 ; 7.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.708 ; 7.203 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.165 ; 6.616 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 6.236 ; 6.718 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 7.244 ; 7.915 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 7.467 ; 8.064 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 6.572 ; 7.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.862 ; 6.269 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 5.674 ; 6.090 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.923 ; 7.495 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 6.170 ; 6.628 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.807 ; 7.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.773 ; 6.182 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 6.360 ; 6.915 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 6.531 ; 7.023 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.674 ; 6.090 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 6.873 ; 7.448 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.848 ; 4.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.848 ; 4.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.703 ; 5.907 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.160 ; 5.299 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.696 ; 5.922 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.929 ; 6.123 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.182 ; 5.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.018 ; 6.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.406 ; 5.597 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.852 ; 6.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.023 ; 8.390 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.415 ; 6.560 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.176 ; 6.485 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.121 ; 7.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.450 ; 6.614 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.441 ; 6.657 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.699 ; 6.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.449 ; 5.446 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.079 ; 6.344 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 6.139 ; 6.366 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.105 ; 5.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.965 ; 6.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.395 ; 5.561 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.307 ; 5.447 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.430 ; 5.570 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.780 ; 5.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.803 ; 5.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.460 ; 5.606 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.378 ; 5.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.022 ; 6.246 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.692 ; 7.038 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.762 ; 5.949 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.912 ; 6.120 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.105 ; 5.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.676 ; 5.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.723 ; 5.886 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.579 ; 5.718 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.672 ; 4.902 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.104 ; 6.023 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 5.368 ; 5.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.347 ; 6.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.843 ; 6.204 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.272 ; 6.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.658 ; 5.986 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 6.107 ; 6.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.998 ; 6.373 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 6.378 ; 6.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.368 ; 5.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 5.459 ; 5.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.049 ; 6.429 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.403 ; 6.858 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.459 ; 5.799 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 5.549 ; 5.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 7.250 ; 7.903 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 7.144 ; 7.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 6.687 ; 7.238 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.597 ; 5.967 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 5.502 ; 5.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.500 ; 6.992 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.966 ; 6.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.155 ; 6.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 6.026 ; 6.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 6.243 ; 6.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 6.203 ; 6.639 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.502 ; 5.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 6.580 ; 7.131 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 9294         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50                                       ; 36           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10404        ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 470          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 1346         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 142          ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 9294         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; CLOCK_50                                       ; 36           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10404        ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 470          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 1346         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 142          ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 18    ; 18    ;
; Unconstrained Input Port Paths  ; 24730 ; 24730 ;
; Unconstrained Output Ports      ; 65    ; 65    ;
; Unconstrained Output Port Paths ; 7107  ; 7107  ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Nov 30 18:59:12 2013
Info: Command: quartus_sta gpu_test -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[0]} {pl|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[1]} {pl|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.033         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     2.695         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.182         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.376         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402         0.000 CLOCK_50 
    Info (332119):     0.402         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.676
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.676         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.481         0.000 CLOCK_50 
    Info (332119):    14.626         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.745         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.258         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.310         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.352         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.353         0.000 CLOCK_50 
    Info (332119):     0.353         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.650         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.511         0.000 CLOCK_50 
    Info (332119):    14.632         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.079         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     6.209         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     8.443         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.128         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.181         0.000 CLOCK_50 
    Info (332119):     0.181         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.775         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.363         0.000 CLOCK_50 
    Info (332119):    14.710         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 1526 megabytes
    Info: Processing ended: Sat Nov 30 18:59:48 2013
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:45


