---
id: 信号完整性-串扰
title: 信号完整性 - 串扰 🚧
---

一根信号线上有信号通过时，在 PCB 板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。串扰通常表现为毛刺。串扰是传输线之间相互的寄生电感产生耦合引发的，带来的危害是使信号畸变。

串扰分为近端（NEXT）串扰与远端串扰（FEXT）。

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014143734.png)

如图可见，上方信号线传过来了一个跳变的信号，在粉色的区域内，两根导线靠得很近（不符合 3W 原则），所以会产生串扰。下方的导线是受干扰的线。

在跳变信号进入干扰区域（粉色区域）时，开始发生串扰：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014144817.png)

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014145322.png)

可以观察到，**由于干扰源在移动，且同时向两个方向发出**，所以随着时间的推进，与信号同向的干扰波形会叠加，而与信号反向波形高度保持不变。

当跳变信号传出干扰区域后，受干扰线上的凸起波形开始消失，并向各自的方向推进：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014145143.png)

最终，在近端 / 远端接收的干扰如下：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014150220.png)

减少串扰的方法：

- 增加走线间距：3W 原则
- 信号线距离地线距离拉近
- 减小平行走线的耦合长度
- 增大信号的上升时间或下降时间：在时序条件允许的情况下，这可以减少高频信号所带来的影响
- 合理采用端接匹配技术：减弱甚至消耗信号的反射，从而减弱串扰强度。

## 参考与致谢

- 《信号完整性与电源完整性分析》
- 《信号完整性揭秘-于博士 SI 设计手记》
- [What Every PCB Designer Should Know - Crosstalk Explained (with Eric Bogatin)](https://www.youtube.com/watch?v=EF7SxgcDfCo)
- 《硬件信号质量 SI 测试规范》
- [传输线串扰分析](https://blog.csdn.net/weixin_40877615/article/details/95329866)

> 原文地址：<https://wiki-power.com/>  
> 本篇文章受 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议保护，转载请注明出处。

