module Memoria_Procesador(input [6:0] direccion_buscada,input logic clk,
output logic [31:0] direccion_obtenida);

reg [6:0] pc=0;
reg valor_inicial=1; 

always@(negedge clk)
begin
	if(valor_inicial==1 )
		begin
			pc <= 0000000;
			valor_inicial<=0;
		end
	else
		begin
			if (direccion_buscada==0000000)
				pc <= pc + 7'b0000001;
			else
				pc <= direccion_buscada;
		end	
end

Memoria_Instrucciones Instruccion(
	.address(pc),
	.clock(clk),
	.data(data),
	.wren(0),
	.q(direccion_obtenida)); 

endmodule

