TimeQuest Timing Analyzer report for main_module
Tue Jan 09 21:24:56 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'sevensegment:ss1|clk1[15]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'sevensegment:ss1|clk1[15]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; main_module                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  66.7%      ;
;     Processors 5-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; sevensegment:ss1|clk1[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sevensegment:ss1|clk1[15] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 85.95 MHz   ; 85.95 MHz       ; clk                       ;                                                ;
; 1212.12 MHz ; 500.0 MHz       ; sevensegment:ss1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; clk                       ; -10.635 ; -17595.338    ;
; sevensegment:ss1|clk1[15] ; 0.175   ; 0.000         ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.068 ; -0.068        ;
; sevensegment:ss1|clk1[15] ; 0.358  ; 0.000         ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2296.000     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -10.635 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 11.538     ;
; -10.626 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.552     ;
; -10.620 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.546     ;
; -10.595 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.521     ;
; -10.595 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.088     ; 11.502     ;
; -10.578 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.067     ; 11.506     ;
; -10.568 ; mammal:m1|state[0]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 11.512     ;
; -10.542 ; mammal:m1|state[0]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 11.455     ;
; -10.537 ; mammal:m1|state[3]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 11.481     ;
; -10.527 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 11.445     ;
; -10.523 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.440     ;
; -10.518 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 11.436     ;
; -10.511 ; mammal:m1|state[3]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 11.424     ;
; -10.510 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.436     ;
; -10.508 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 11.437     ;
; -10.507 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 11.427     ;
; -10.505 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.431     ;
; -10.502 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 11.419     ;
; -10.501 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.433     ;
; -10.499 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.425     ;
; -10.496 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.422     ;
; -10.490 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.416     ;
; -10.475 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 11.393     ;
; -10.474 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.400     ;
; -10.471 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 11.388     ;
; -10.467 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.391     ;
; -10.467 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 11.386     ;
; -10.465 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.391     ;
; -10.452 ; mammal:m1|state[1]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 11.396     ;
; -10.450 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.062     ; 11.383     ;
; -10.426 ; mammal:m1|state[1]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 11.339     ;
; -10.423 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 11.326     ;
; -10.416 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.088     ; 11.323     ;
; -10.416 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.088     ; 11.323     ;
; -10.412 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 11.315     ;
; -10.411 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.337     ;
; -10.411 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 11.314     ;
; -10.389 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.315     ;
; -10.389 ; mammal:m1|state[2]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.417     ; 10.967     ;
; -10.389 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.315     ;
; -10.389 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.077     ; 11.307     ;
; -10.388 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.305     ;
; -10.387 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.313     ;
; -10.387 ; mammal:m1|regbank[6][3] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.087     ; 11.295     ;
; -10.386 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 11.303     ;
; -10.386 ; mammal:m1|regbank[6][3] ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.087     ; 11.294     ;
; -10.386 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.088     ; 11.293     ;
; -10.383 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.309     ;
; -10.383 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.088     ; 11.290     ;
; -10.381 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.307     ;
; -10.380 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.306     ;
; -10.380 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.312     ;
; -10.379 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.296     ;
; -10.371 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.303     ;
; -10.370 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.296     ;
; -10.370 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.302     ;
; -10.364 ; mammal:m1|regbank[2][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.423     ; 10.936     ;
; -10.363 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.088     ; 11.270     ;
; -10.358 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.284     ;
; -10.358 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 11.617     ;
; -10.356 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.282     ;
; -10.355 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.070     ; 11.280     ;
; -10.353 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.285     ;
; -10.349 ; mammal:m1|state[2]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.413     ; 10.931     ;
; -10.344 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 11.262     ;
; -10.342 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 11.265     ;
; -10.323 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.240     ;
; -10.323 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.240     ;
; -10.322 ; mammal:m1|regbank[2][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.421     ; 10.896     ;
; -10.316 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 11.225     ;
; -10.315 ; mammal:m1|regbank[4][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.414     ; 10.896     ;
; -10.315 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 11.233     ;
; -10.312 ; mammal:m1|state[4]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 11.256     ;
; -10.305 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.076     ; 11.224     ;
; -10.298 ; mammal:m1|regbank[3][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.104     ; 11.189     ;
; -10.297 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 11.240     ;
; -10.297 ; mammal:m1|regbank[1][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.223     ;
; -10.297 ; mammal:m1|regbank[7][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.223     ;
; -10.292 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.209     ;
; -10.292 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.209     ;
; -10.291 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.067     ; 11.219     ;
; -10.291 ; mammal:m1|regbank[6][3] ; mammal:m1|pc[10]         ; clk          ; clk         ; 1.000        ; -0.055     ; 11.231     ;
; -10.290 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 11.193     ;
; -10.290 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.222     ;
; -10.289 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 11.222     ;
; -10.289 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 11.222     ;
; -10.288 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 11.212     ;
; -10.288 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 11.212     ;
; -10.286 ; mammal:m1|state[4]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 11.199     ;
; -10.281 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.213     ;
; -10.279 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 11.211     ;
; -10.278 ; mammal:m1|state[0]      ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.061     ; 11.212     ;
; -10.277 ; mammal:m1|state[0]      ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.061     ; 11.211     ;
; -10.275 ; mammal:m1|ir[3]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.086     ; 11.184     ;
; -10.274 ; mammal:m1|ir[3]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.086     ; 11.183     ;
; -10.273 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.199     ;
; -10.272 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.189     ;
; -10.271 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 11.197     ;
; -10.270 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; 0.302      ; 11.567     ;
; -10.270 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.187     ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                           ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.175 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.758      ;
; 0.219 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.713      ;
; 0.222 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.710      ;
; 0.223 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.709      ;
; 0.226 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.706      ;
; 0.274 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
; 0.274 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.068 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 2.177      ; 2.495      ;
; 0.347  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.358  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.452  ; switchbank_int:sw1|data_reg[13]   ; mammal:m1|regbank[3][13]          ; clk                       ; clk         ; 0.000        ; 0.435      ; 1.044      ;
; 0.460  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.396      ; 1.013      ;
; 0.481  ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; -0.500       ; 2.177      ; 2.544      ;
; 0.523  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.550  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.768      ;
; 0.550  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.768      ;
; 0.551  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.769      ;
; 0.551  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.769      ;
; 0.551  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.769      ;
; 0.552  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.770      ;
; 0.553  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.554  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.555  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.555  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.556  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.774      ;
; 0.556  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.774      ;
; 0.561  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.573  ; switchbank_int:sw1|pressed[1]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.663  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|pressed[1]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.882      ;
; 0.740  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.959      ;
; 0.777  ; mammal:m1|pc[6]                   ; memory~1014                       ; clk                       ; clk         ; 0.000        ; 0.060      ; 0.994      ;
; 0.795  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.013      ;
; 0.813  ; switchbank_int:sw1|data_reg[5]    ; mammal:m1|regbank[3][5]           ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.033      ;
; 0.824  ; mammal:m1|state[1]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.042      ;
; 0.825  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.043      ;
; 0.825  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.043      ;
; 0.825  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.043      ;
; 0.826  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.044      ;
; 0.826  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.044      ;
; 0.827  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.045      ;
; 0.828  ; mammal:m1|state[1]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.046      ;
; 0.828  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.046      ;
; 0.839  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.057      ;
; 0.840  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.058      ;
; 0.841  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.059      ;
; 0.841  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.059      ;
; 0.842  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.842  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.842  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.843  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.843  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.843  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.844  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.844  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.850  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.858  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.260     ; 0.755      ;
; 0.858  ; input_arg[14]                     ; switchbank_int:sw1|data_reg[14]   ; clk                       ; clk         ; 0.000        ; -0.260     ; 0.755      ;
; 0.862  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.755      ;
; 0.862  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.755      ;
; 0.865  ; input_arg[8]                      ; switchbank_int:sw1|data_reg[8]    ; clk                       ; clk         ; 0.000        ; -0.260     ; 0.762      ;
; 0.865  ; input_arg[10]                     ; switchbank_int:sw1|data_reg[10]   ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.758      ;
; 0.866  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.260     ; 0.763      ;
; 0.866  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.260     ; 0.763      ;
; 0.871  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.764      ;
; 0.882  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.775      ;
; 0.893  ; mammal:m1|pc[7]                   ; memory~1015                       ; clk                       ; clk         ; 0.000        ; 0.060      ; 1.110      ;
; 0.919  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.786      ;
; 0.923  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[2][12]          ; clk                       ; clk         ; 0.000        ; 0.464      ; 1.544      ;
; 0.935  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.153      ;
; 0.935  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.153      ;
; 0.936  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.936  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.937  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.155      ;
; 0.937  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.155      ;
; 0.937  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.155      ;
; 0.938  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.156      ;
; 0.938  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.156      ;
; 0.938  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.156      ;
; 0.939  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.157      ;
; 0.940  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.158      ;
; 0.951  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[3][12]          ; clk                       ; clk         ; 0.000        ; 0.435      ; 1.543      ;
; 0.951  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.169      ;
; 0.952  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.170      ;
; 0.953  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.171      ;
; 0.953  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.171      ;
; 0.954  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.172      ;
; 0.954  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.997  ; mammal:m1|pc[9]                   ; memory~1001                       ; clk                       ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.001  ; mammal:m1|pc[9]                   ; memory~1017                       ; clk                       ; clk         ; 0.000        ; 0.060      ; 1.218      ;
; 1.019  ; switchbank_int:sw1|data_reg[9]    ; mammal:m1|ir[9]                   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.239      ;
; 1.030  ; switchbank_int:sw1|data_reg[13]   ; mammal:m1|regbank[2][13]          ; clk                       ; clk         ; 0.000        ; 0.464      ; 1.651      ;
; 1.046  ; switchbank_int:sw1|data_reg[1]    ; mammal:m1|ir[1]                   ; clk                       ; clk         ; 0.000        ; 0.060      ; 1.263      ;
; 1.047  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.265      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.358 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.580      ;
; 0.389 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.609      ;
; 0.391 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.611      ;
; 0.392 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.612      ;
; 0.394 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.614      ;
; 0.417 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.636      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 2.116  ; 2.609  ; Rise       ; clk             ;
; right_button ; clk        ; -0.322 ; -0.171 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -1.735 ; -2.213 ; Rise       ; clk             ;
; right_button ; clk        ; 0.600  ; 0.448  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 9.497 ; 9.530 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 9.496 ; 9.471 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 9.307 ; 9.301 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 9.288 ; 9.530 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 9.238 ; 9.251 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 9.239 ; 9.255 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 9.298 ; 9.310 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 9.497 ; 9.514 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 9.334 ; 9.345 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 9.328 ; 9.295 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 9.073 ; 9.182 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 9.334 ; 9.325 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 9.069 ; 9.117 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 9.062 ; 9.137 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 9.142 ; 9.061 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 9.324 ; 9.345 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 6.449 ; 6.430 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 6.449 ; 6.423 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 6.393 ; 6.418 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 6.376 ; 6.397 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 6.408 ; 6.430 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 6.746 ; 6.792 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 7.023 ; 6.969 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 6.840 ; 6.838 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 7.031 ; 7.056 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 6.751 ; 6.792 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 6.746 ; 6.830 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 6.801 ; 6.844 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 6.991 ; 7.037 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 7.456 ; 7.502 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 7.733 ; 7.679 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 7.546 ; 7.548 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 7.737 ; 7.766 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 7.461 ; 7.502 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 7.456 ; 7.536 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 7.511 ; 7.554 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 7.701 ; 7.747 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 6.142 ; 6.164 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 6.213 ; 6.187 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 6.158 ; 6.183 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 6.142 ; 6.164 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 6.172 ; 6.195 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 95.03 MHz   ; 95.03 MHz       ; clk                       ;                                                ;
; 1353.18 MHz ; 500.0 MHz       ; sevensegment:ss1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -9.523 ; -15646.183    ;
; sevensegment:ss1|clk1[15] ; 0.261  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.024 ; -0.024        ;
; sevensegment:ss1|clk1[15] ; 0.313  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2296.000     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -9.523 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 10.435     ;
; -9.500 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.435     ;
; -9.487 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.422     ;
; -9.468 ; mammal:m1|state[0]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.389     ;
; -9.467 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.402     ;
; -9.460 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.395     ;
; -9.443 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.383     ;
; -9.441 ; mammal:m1|state[3]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.362     ;
; -9.438 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 10.350     ;
; -9.424 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.350     ;
; -9.421 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.347     ;
; -9.417 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.343     ;
; -9.408 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 10.325     ;
; -9.396 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.322     ;
; -9.395 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.330     ;
; -9.387 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.322     ;
; -9.379 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.069     ; 10.305     ;
; -9.378 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.055     ; 10.318     ;
; -9.374 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.309     ;
; -9.368 ; mammal:m1|state[0]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 10.317     ;
; -9.368 ; mammal:m1|state[1]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.289     ;
; -9.361 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.296     ;
; -9.358 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.284     ;
; -9.352 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.069     ; 10.278     ;
; -9.349 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.284     ;
; -9.349 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.275     ;
; -9.349 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 10.266     ;
; -9.346 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 10.258     ;
; -9.341 ; mammal:m1|state[3]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 10.290     ;
; -9.336 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.271     ;
; -9.334 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.269     ;
; -9.329 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 10.241     ;
; -9.317 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.257     ;
; -9.310 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.245     ;
; -9.309 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.244     ;
; -9.304 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.239     ;
; -9.303 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.238     ;
; -9.302 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.233     ;
; -9.298 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.224     ;
; -9.292 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.232     ;
; -9.291 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.226     ;
; -9.290 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.225     ;
; -9.285 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.069     ; 10.211     ;
; -9.284 ; mammal:m1|state[2]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.370     ; 9.909      ;
; -9.279 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.069     ; 10.205     ;
; -9.274 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.214     ;
; -9.273 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.199     ;
; -9.272 ; mammal:m1|regbank[6][3] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 10.189     ;
; -9.271 ; mammal:m1|regbank[6][3] ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.078     ; 10.188     ;
; -9.270 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.205     ;
; -9.269 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 10.181     ;
; -9.269 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 10.186     ;
; -9.268 ; mammal:m1|state[1]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 10.217     ;
; -9.267 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 10.184     ;
; -9.267 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 10.184     ;
; -9.265 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.205     ;
; -9.264 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.199     ;
; -9.263 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.198     ;
; -9.261 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.196     ;
; -9.260 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.195     ;
; -9.260 ; mammal:m1|regbank[2][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.374     ; 9.881      ;
; -9.254 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.078     ; 10.171     ;
; -9.251 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.172     ;
; -9.248 ; mammal:m1|regbank[4][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.365     ; 9.878      ;
; -9.247 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.187     ;
; -9.246 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.186     ;
; -9.241 ; mammal:m1|state[4]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.162     ;
; -9.240 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.234      ; 10.469     ;
; -9.236 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.171     ;
; -9.229 ; mammal:m1|regbank[4][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.379     ; 9.845      ;
; -9.228 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.154     ;
; -9.227 ; mammal:m1|regbank[2][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.374     ; 9.848      ;
; -9.227 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.153     ;
; -9.225 ; mammal:m1|regbank[3][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.093     ; 10.127     ;
; -9.223 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.149     ;
; -9.221 ; mammal:m1|regbank[7][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.156     ;
; -9.221 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 10.152     ;
; -9.220 ; mammal:m1|regbank[1][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.155     ;
; -9.220 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.160     ;
; -9.216 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 10.119     ;
; -9.212 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.138     ;
; -9.212 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.138     ;
; -9.211 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.151     ;
; -9.211 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.151     ;
; -9.211 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.151     ;
; -9.204 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.069     ; 10.130     ;
; -9.199 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.134     ;
; -9.198 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.243      ; 10.436     ;
; -9.195 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.135     ;
; -9.191 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.126     ;
; -9.190 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.125     ;
; -9.186 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.126     ;
; -9.185 ; mammal:m1|state[0]      ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.243      ; 10.423     ;
; -9.185 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.111     ;
; -9.185 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.111     ;
; -9.185 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.060     ; 10.120     ;
; -9.184 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; 0.270      ; 10.449     ;
; -9.182 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][11] ; clk          ; clk         ; 1.000        ; -0.078     ; 10.099     ;
; -9.182 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 10.108     ;
; -9.182 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 10.099     ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.261 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.054     ; 0.680      ;
; 0.298 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.641      ;
; 0.302 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.637      ;
; 0.309 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.630      ;
; 0.313 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.626      ;
; 0.358 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.054     ; 0.583      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.024 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 1.969      ; 2.299      ;
; 0.307  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.312  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.401  ; switchbank_int:sw1|data_reg[13]   ; mammal:m1|regbank[3][13]          ; clk                       ; clk         ; 0.000        ; 0.387      ; 0.932      ;
; 0.416  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.351      ; 0.911      ;
; 0.450  ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; -0.500       ; 1.969      ; 2.273      ;
; 0.472  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.493  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.494  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.494  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.497  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.499  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.506  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.518  ; switchbank_int:sw1|pressed[1]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.606  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|pressed[1]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.805      ;
; 0.664  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.863      ;
; 0.712  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.911      ;
; 0.713  ; mammal:m1|pc[6]                   ; memory~1014                       ; clk                       ; clk         ; 0.000        ; 0.051      ; 0.908      ;
; 0.716  ; switchbank_int:sw1|data_reg[5]    ; mammal:m1|regbank[3][5]           ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.916      ;
; 0.736  ; mammal:m1|state[1]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.935      ;
; 0.737  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.936      ;
; 0.737  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.936      ;
; 0.738  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.937      ;
; 0.738  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.937      ;
; 0.740  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.939      ;
; 0.742  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.941      ;
; 0.742  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.941      ;
; 0.744  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746  ; mammal:m1|state[1]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.746  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.748  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.751  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.755  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.761  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.768  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.230     ; 0.682      ;
; 0.768  ; input_arg[14]                     ; switchbank_int:sw1|data_reg[14]   ; clk                       ; clk         ; 0.000        ; -0.230     ; 0.682      ;
; 0.774  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.230     ; 0.688      ;
; 0.775  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.682      ;
; 0.775  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.682      ;
; 0.778  ; input_arg[8]                      ; switchbank_int:sw1|data_reg[8]    ; clk                       ; clk         ; 0.000        ; -0.233     ; 0.689      ;
; 0.778  ; input_arg[10]                     ; switchbank_int:sw1|data_reg[10]   ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.685      ;
; 0.779  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.233     ; 0.690      ;
; 0.782  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.689      ;
; 0.794  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.701      ;
; 0.825  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.259     ; 0.710      ;
; 0.825  ; mammal:m1|pc[7]                   ; memory~1015                       ; clk                       ; clk         ; 0.000        ; 0.051      ; 1.020      ;
; 0.826  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.025      ;
; 0.827  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.026      ;
; 0.827  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.026      ;
; 0.829  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.831  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.831  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.833  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.834  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.834  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.836  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.035      ;
; 0.838  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.838  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.839  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[2][12]          ; clk                       ; clk         ; 0.000        ; 0.415      ; 1.398      ;
; 0.840  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.841  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.842  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.844  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.847  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.851  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.867  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[3][12]          ; clk                       ; clk         ; 0.000        ; 0.387      ; 1.398      ;
; 0.902  ; switchbank_int:sw1|data_reg[9]    ; mammal:m1|ir[9]                   ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.102      ;
; 0.906  ; mammal:m1|pc[9]                   ; memory~1001                       ; clk                       ; clk         ; 0.000        ; 0.051      ; 1.101      ;
; 0.916  ; mammal:m1|pc[9]                   ; memory~1017                       ; clk                       ; clk         ; 0.000        ; 0.051      ; 1.111      ;
; 0.922  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.121      ;
; 0.923  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.122      ;
; 0.925  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.124      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.313 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.054      ; 0.519      ;
; 0.347 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.547      ;
; 0.349 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.549      ;
; 0.354 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.554      ;
; 0.357 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.557      ;
; 0.366 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.054      ; 0.564      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 1.834  ; 2.208  ; Rise       ; clk             ;
; right_button ; clk        ; -0.283 ; -0.120 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -1.497 ; -1.860 ; Rise       ; clk             ;
; right_button ; clk        ; 0.532  ; 0.371  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 8.494 ; 8.507 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 8.465 ; 8.456 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 8.288 ; 8.283 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 8.378 ; 8.507 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 8.210 ; 8.245 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 8.217 ; 8.250 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 8.305 ; 8.296 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 8.494 ; 8.488 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 8.346 ; 8.351 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 8.322 ; 8.306 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 8.132 ; 8.176 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 8.303 ; 8.351 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 8.061 ; 8.127 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 8.063 ; 8.145 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 8.167 ; 8.127 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 8.346 ; 8.342 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.774 ; 5.760 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.774 ; 5.736 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.709 ; 5.745 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.695 ; 5.731 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.723 ; 5.760 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 6.027 ; 6.092 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 6.309 ; 6.268 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 6.103 ; 6.142 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 6.265 ; 6.360 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 6.027 ; 6.092 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 6.052 ; 6.101 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 6.118 ; 6.144 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 6.303 ; 6.331 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 6.662 ; 6.727 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 6.944 ; 6.903 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 6.738 ; 6.779 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 6.900 ; 6.997 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 6.662 ; 6.727 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 6.689 ; 6.736 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 6.753 ; 6.779 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 6.938 ; 6.966 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.472 ; 5.507 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.549 ; 5.512 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.486 ; 5.521 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.472 ; 5.507 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.499 ; 5.535 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -5.878 ; -9363.615     ;
; sevensegment:ss1|clk1[15] ; 0.537  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.065 ; -0.065        ;
; sevensegment:ss1|clk1[15] ; 0.188  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2426.027     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.878 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.824      ;
; -5.877 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.817      ;
; -5.833 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.779      ;
; -5.832 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.778      ;
; -5.828 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.768      ;
; -5.827 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.767      ;
; -5.826 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.772      ;
; -5.822 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.766      ;
; -5.822 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.752      ;
; -5.820 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.766      ;
; -5.818 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.765      ;
; -5.803 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.753      ;
; -5.801 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.748      ;
; -5.800 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.738      ;
; -5.789 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.727      ;
; -5.781 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.721      ;
; -5.780 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.714      ;
; -5.777 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.723      ;
; -5.775 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.715      ;
; -5.773 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.720      ;
; -5.772 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.719      ;
; -5.766 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.713      ;
; -5.761 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.705      ;
; -5.760 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.707      ;
; -5.758 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.708      ;
; -5.757 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.707      ;
; -5.757 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.695      ;
; -5.756 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.703      ;
; -5.755 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.702      ;
; -5.754 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.701      ;
; -5.753 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.700      ;
; -5.752 ; mammal:m1|state[0]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.707      ;
; -5.751 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.701      ;
; -5.750 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.138      ; 6.875      ;
; -5.749 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.696      ;
; -5.745 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.695      ;
; -5.743 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.690      ;
; -5.741 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.681      ;
; -5.740 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.678      ;
; -5.738 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.685      ;
; -5.735 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.685      ;
; -5.735 ; mammal:m1|state[3]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.690      ;
; -5.727 ; mammal:m1|state[0]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.050     ; 6.664      ;
; -5.727 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 6.661      ;
; -5.727 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 6.661      ;
; -5.726 ; mammal:m1|regbank[1][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.673      ;
; -5.725 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.675      ;
; -5.723 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.673      ;
; -5.722 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.652      ;
; -5.720 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.650      ;
; -5.719 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.669      ;
; -5.716 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.660      ;
; -5.715 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.144      ; 6.846      ;
; -5.715 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.665      ;
; -5.710 ; mammal:m1|regbank[7][2] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.656      ;
; -5.710 ; mammal:m1|state[3]      ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.050     ; 6.647      ;
; -5.709 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.639      ;
; -5.708 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.655      ;
; -5.707 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.654      ;
; -5.705 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.652      ;
; -5.704 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.651      ;
; -5.701 ; mammal:m1|regbank[2][0] ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.233     ; 6.455      ;
; -5.701 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.648      ;
; -5.698 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.644      ;
; -5.695 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.642      ;
; -5.693 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.640      ;
; -5.692 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.639      ;
; -5.690 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.835      ;
; -5.689 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 6.828      ;
; -5.687 ; mammal:m1|state[1]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.642      ;
; -5.686 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.633      ;
; -5.685 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.626      ;
; -5.682 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.632      ;
; -5.682 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.632      ;
; -5.681 ; mammal:m1|regbank[6][3] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.054     ; 6.614      ;
; -5.680 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.627      ;
; -5.680 ; mammal:m1|regbank[6][3] ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.054     ; 6.613      ;
; -5.680 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.614      ;
; -5.680 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.630      ;
; -5.679 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][6]  ; clk          ; clk         ; 1.000        ; 0.138      ; 6.804      ;
; -5.677 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.049     ; 6.615      ;
; -5.677 ; mammal:m1|regbank[1][2] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.624      ;
; -5.676 ; mammal:m1|regbank[1][2] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.623      ;
; -5.674 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.621      ;
; -5.674 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.624      ;
; -5.672 ; mammal:m1|regbank[3][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.627      ;
; -5.672 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.610      ;
; -5.671 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.615      ;
; -5.670 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.620      ;
; -5.670 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.614      ;
; -5.670 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 6.602      ;
; -5.669 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.603      ;
; -5.669 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[6][0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.619      ;
; -5.669 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.607      ;
; -5.668 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.609      ;
; -5.667 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.601      ;
; -5.666 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][11] ; clk          ; clk         ; 1.000        ; -0.049     ; 6.604      ;
; -5.664 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][9]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.604      ;
; -5.664 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.608      ;
; -5.663 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.613      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.537 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.415      ;
; 0.564 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.036     ; 0.387      ;
; 0.567 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.036     ; 0.384      ;
; 0.568 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.036     ; 0.383      ;
; 0.570 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.036     ; 0.381      ;
; 0.593 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.359      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.065 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 1.229      ; 1.383      ;
; 0.186  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.232  ; switchbank_int:sw1|data_reg[13]   ; mammal:m1|regbank[3][13]          ; clk                       ; clk         ; 0.000        ; 0.236      ; 0.552      ;
; 0.248  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.217      ; 0.549      ;
; 0.271  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.292  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.298  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.306  ; switchbank_int:sw1|pressed[1]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.339  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|pressed[1]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.460      ;
; 0.389  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.510      ;
; 0.414  ; mammal:m1|pc[6]                   ; memory~1014                       ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.533      ;
; 0.420  ; switchbank_int:sw1|data_reg[5]    ; mammal:m1|regbank[3][5]           ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.541      ;
; 0.428  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.436  ; mammal:m1|state[1]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.436  ; mammal:m1|state[1]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.441  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.451  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; input_arg[14]                     ; switchbank_int:sw1|data_reg[14]   ; clk                       ; clk         ; 0.000        ; -0.138     ; 0.398      ;
; 0.452  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.138     ; 0.399      ;
; 0.453  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.141     ; 0.398      ;
; 0.455  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.141     ; 0.398      ;
; 0.455  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; input_arg[8]                      ; switchbank_int:sw1|data_reg[8]    ; clk                       ; clk         ; 0.000        ; -0.138     ; 0.403      ;
; 0.458  ; input_arg[10]                     ; switchbank_int:sw1|data_reg[10]   ; clk                       ; clk         ; 0.000        ; -0.141     ; 0.401      ;
; 0.458  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.138     ; 0.404      ;
; 0.461  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.138     ; 0.407      ;
; 0.462  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.141     ; 0.405      ;
; 0.467  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.141     ; 0.410      ;
; 0.470  ; mammal:m1|pc[7]                   ; memory~1015                       ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.477  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[2][12]          ; clk                       ; clk         ; 0.000        ; 0.251      ; 0.812      ;
; 0.492  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[3][12]          ; clk                       ; clk         ; 0.000        ; 0.236      ; 0.812      ;
; 0.492  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.152     ; 0.424      ;
; 0.504  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.507  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.517  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.531  ; switchbank_int:sw1|data_reg[13]   ; mammal:m1|regbank[2][13]          ; clk                       ; clk         ; 0.000        ; 0.251      ; 0.866      ;
; 0.533  ; mammal:m1|pc[9]                   ; memory~1017                       ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.537  ; mammal:m1|pc[9]                   ; memory~1001                       ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.539  ; switchbank_int:sw1|data_reg[9]    ; mammal:m1|ir[9]                   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.660      ;
; 0.550  ; switchbank_int:sw1|data_reg[1]    ; mammal:m1|ir[1]                   ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.669      ;
; 0.558  ; switchbank_int:sw1|data_reg[11]   ; mammal:m1|ir[11]                  ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.677      ;
; 0.569  ; input_arg[11]                     ; switchbank_poll:sw2|data_reg[11]  ; clk                       ; clk         ; 0.000        ; -0.163     ; 0.490      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.188 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.314      ;
; 0.204 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.036      ; 0.324      ;
; 0.207 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.036      ; 0.327      ;
; 0.210 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.036      ; 0.330      ;
; 0.212 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.036      ; 0.332      ;
; 0.223 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.342      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; left_button  ; clk        ; 1.197  ; 1.833 ; Rise       ; clk             ;
; right_button ; clk        ; -0.200 ; 0.113 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -0.977 ; -1.604 ; Rise       ; clk             ;
; right_button ; clk        ; 0.359  ; 0.043  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 5.692 ; 5.674 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 5.599 ; 5.674 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 5.559 ; 5.489 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 5.376 ; 5.599 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 5.494 ; 5.436 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 5.494 ; 5.435 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 5.568 ; 5.497 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 5.692 ; 5.609 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 5.542 ; 5.522 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 5.460 ; 5.522 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 5.374 ; 5.380 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 5.523 ; 5.438 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 5.348 ; 5.322 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 5.347 ; 5.327 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 5.431 ; 5.255 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 5.542 ; 5.471 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.821 ; 3.823 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.775 ; 3.823 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.802 ; 3.756 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.802 ; 3.755 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.821 ; 3.769 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 3.942 ; 3.900 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 4.054 ; 4.113 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.064 ; 3.950 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 4.173 ; 4.054 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 3.943 ; 3.900 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 3.942 ; 3.963 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 4.010 ; 3.957 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 4.130 ; 4.064 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.389 ; 4.347 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.501 ; 4.560 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.519 ; 4.397 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.627 ; 4.501 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.390 ; 4.347 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.389 ; 4.420 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.457 ; 4.404 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.577 ; 4.511 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.637 ; 3.617 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.637 ; 3.683 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.663 ; 3.619 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.662 ; 3.617 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.681 ; 3.631 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -10.635    ; -0.068 ; N/A      ; N/A     ; -3.000              ;
;  clk                       ; -10.635    ; -0.068 ; N/A      ; N/A     ; -3.000              ;
;  sevensegment:ss1|clk1[15] ; 0.175      ; 0.188  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS            ; -17595.338 ; -0.068 ; 0.0      ; 0.0     ; -2432.027           ;
;  clk                       ; -17595.338 ; -0.068 ; N/A      ; N/A     ; -2426.027           ;
;  sevensegment:ss1|clk1[15] ; 0.000      ; 0.000  ; N/A      ; N/A     ; -6.000              ;
+----------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; left_button  ; clk        ; 2.116  ; 2.609 ; Rise       ; clk             ;
; right_button ; clk        ; -0.200 ; 0.113 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -0.977 ; -1.604 ; Rise       ; clk             ;
; right_button ; clk        ; 0.600  ; 0.448  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 9.497 ; 9.530 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 9.496 ; 9.471 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 9.307 ; 9.301 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 9.288 ; 9.530 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 9.238 ; 9.251 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 9.239 ; 9.255 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 9.298 ; 9.310 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 9.497 ; 9.514 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 9.334 ; 9.345 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 9.328 ; 9.295 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 9.073 ; 9.182 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 9.334 ; 9.325 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 9.069 ; 9.117 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 9.062 ; 9.137 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 9.142 ; 9.061 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 9.324 ; 9.345 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 6.449 ; 6.430 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 6.449 ; 6.423 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 6.393 ; 6.418 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 6.376 ; 6.397 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 6.408 ; 6.430 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 3.942 ; 3.900 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 4.054 ; 4.113 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.064 ; 3.950 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 4.173 ; 4.054 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 3.943 ; 3.900 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 3.942 ; 3.963 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 4.010 ; 3.957 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 4.130 ; 4.064 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.389 ; 4.347 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.501 ; 4.560 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.519 ; 4.397 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.627 ; 4.501 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.390 ; 4.347 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.389 ; 4.420 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.457 ; 4.404 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.577 ; 4.511 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.637 ; 3.617 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.637 ; 3.683 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.663 ; 3.619 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.662 ; 3.617 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.681 ; 3.631 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; grounds[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; right_button            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; left_button             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 2639792  ; 0        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 2639792  ; 0        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 130   ; 130  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jan 09 21:24:52 2024
Info: Command: quartus_sta Deneme -c main_module
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sevensegment:ss1|clk1[15] sevensegment:ss1|clk1[15]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.635
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.635          -17595.338 clk 
    Info (332119):     0.175               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.068              -0.068 clk 
    Info (332119):     0.358               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2296.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.523          -15646.183 clk 
    Info (332119):     0.261               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.024              -0.024 clk 
    Info (332119):     0.313               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2296.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.878
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.878           -9363.615 clk 
    Info (332119):     0.537               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.065              -0.065 clk 
    Info (332119):     0.188               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2426.027 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4795 megabytes
    Info: Processing ended: Tue Jan 09 21:24:56 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


