<!DOCTYPE html>
<html lang="uk">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Основні комбінаційні вузли</title>
    <link rel="stylesheet" href="styles.css">
    <link rel="preconnect" href="https://fonts.googleapis.com">
    <link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
    <link rel="shortcut icon" href="img/фавікон.webp" type="image/x-icon">
    <link href="https://fonts.googleapis.com/css2?family=Handjet:wght@100..900&family=Merriweather:ital,opsz,wght@0,18..144,300..900;1,18..144,300..900&family=Montserrat:ital@0;1&family=Press+Start+2P&family=Sofia+Sans+Extra+Condensed:ital,wght@0,1..1000;1,1..1000&display=swap" rel="stylesheet">
</head>
<body>
    <header class="header2">
        <a href="index.html" class="headrev">Головна</a>
        <div class="dropdown">
            <button>
                <img src="img/menu-button.png" alt="menu" class="menu_btn">
            </button>
            <div class="content">
                <a href="page1.html">Поняття елементів</a>
                <a href="page2.html">Характеристика логічних елементів</a>
                <a href="page3.html">Основні комбінаційні вузли</a>
                <a href="page4.html">Словник загальних термінів</a>
                <a href="page5.html">Тестування</a>
            </div>
        </div>
    </header>
    <div class="navigation">
        <div class="dropdown2">
            <a>
                <button class="btn2">
                    <div class="cube"><p class="cube_text">Навігація</p></div>
                </button>
            </a>
            <div class="content2">
                <a href="#n1">Шифратори</a>
                <a href="#n2">Дешифратори</a>
                <a href="#n3">Перетворювачі кодів</a>
                <a href="#n4">Мультиплексори</a>
                <a href="#n5">Демультипексори</a>
                <a href="#n6">Суматори</a>
                <a href="#n7">Схеми порівняння і контролю</a>
                <a href="#n8">Схеми порівнянні слів з константою</a>
                <a href="#n9">Використання компараторів</a>
                <div class="dropdown3">
                    <button class="btn3"><a class="cube_text2">Завантажити</a></button>
                    <div class="content3">
                        <a href="#download1">Шифратори; Комбінаційні схеми</a>
                        <a href="#download2">Мультиплексори</a>
                        <a href="#download3">Демультиплексори</a>
                        <a href="#download4">Суматори</a>
                        <a href="#download5">Лаба Суматори</a>
                        <a href="#download6">Компаратори; лаба Синтез перетворення кодів</a>
                    </div>
                </div>
            </div>
        </div>
    </div>
    <div class="text">
        <h2>Основні комбінаційні вузли ЕОМ</h2>
        <hr>
        <p id="n1" class="align_itemn"><u><b>Шифратори</b></u></p>
        <hr>
        <p>Шифратор (кодер) здійснює перетворення десяткових чисел в двійкову систему числення.</p>
        <p>Шифратори широко використовуються в різних пристроях введення інформації у цифрові системи. Такі пристрої постачаються клавіатурою, кожна клавіша якої пов’язана з визначеним  входом шифратора. При натисканні обраної клавіші подається сигнал на відповідний вхід шифратора, та на його виході з’являється двійкове число, яке відповідає символу на клавіші [3].</p>
        <p>Символічне позначення шифратора приведено на рисунку 8 . Даний шифратор перетворює десяткові числа 0, 1, 2, 3, 4, 5, 6, 7 в представлення двійкової системи числення. Символ CD створюється з букв, що входять в англійське слово coder. Зліва показані 8 входів, які позначені десятковими цифрами, праворуч – виходи шифратора; цифрами 1, 2, 4 позначені коефіцієнти двійкових розрядів, які відповідають окремим виходам.</p>
        <p>Для синтезу шифратора використовують алгоритм синтезу комбінаційних схем:</p>
        <i><b><p>- формуються логічні умови роботи у вигляді таблиці істинності функції, яка відображає конкретні задачі пристрою;</p>
        <p>- за таблицею істинності складається ДДНФ логічної функції;</p>
        <p>- здійснюється мінімізація логічної функції ;</p>
        <p>- за спрощеною логічною формулою будується функціональна схема пристрою, причому мінімальному числу та однорідності логічних елементів надається перевага.</p>
        <p>Таким чином за алгоритмом, по-перше, складаємо таблицю істинності, яка реалізує роботу шифратора .</p></b></i>
        <p class="align_itemn">Таблиця 1 - Таблиця істинності роботи шифратора</p>
        <img src="img/Зображення2.PNG" alt="рис.1.1" class="align_img">
        <p>По-друге – за таблицею істинності складемо логічні функції:</p>
        <img src="img/Зображення1.PNG" alt="рис.2.1" class="align_img">
        <p>Мінімізація даних функцій не потрібна. Тому за даними функціями можна побудувати функціональну схему шифратора. Дана схема зображена на рисунку8.</p>
        <img class="img_adapt text_img" src="img/image8.png" alt="рис.8">
        <p class="text_img">Рисунок 8 – Лінійний шифратор</p>
        <p class="align_itemn"><b>Відкрити презентацію "Шифратори"</b></p>
        <p class="pres_text" id="download1"><a href="presentations/шифратор.pptx" class="pres">Завантажити</a></p>
        <p class="align_itemn"><b>Відкрити презентацію "Комбінаційні схеми"</b></p>
        <p class="pres_text"><a href="presentations/комбінацйні схеми.pptx" class="pres">Завантажити</a></p>
        <hr>
        <p id="n2" class="align_itemn"><u><b>Дешифратори</b></u></p>
        <hr>
        <p>Дешифратором називається функціональний вузол комп’ютера, призначений для перетворення кожної комбінації вхідного двійкового коду в керуючий сигнал лише на одному із своїх виходів. У загальному випадку дешифратор має n однофазних входів (іноді 2n парафазних) і m = 2<span class="span2">n</span> виходів, де n - розрядність (довжина) коду, який дешифрується. Дешифратор з максимально можливим числом виходів m = 2<span class="span2">n</span> називається повним [3]. </p>
        <p>Дешифратори класифікуються за такими ознаками:</p>
        <i><b>
        <p>- способом структурної організації - одноступеневі (лінійні) і багатоступеневі, в тому числі пірамідальні та прямокутні (матричні);</p>
        <p>- форматом вхідного коду - двійкові, двійково-дестякові;</p>
        <p>- розрядністю коду, який дешифрується - 2, 3.</p>
        <p>- формою подачі вхідного коду - з однофазними і пара фазними входами;</p>
        <p>- кількістю виходів - повні і неповні дешифратори;</p>
        <p>- видом вхідних стробіруючих сигналів - в прямому, або інверсному значеннях;</p>
        <p>- типом використовуваних логічних елементів - І, НЕ, АБО, НЕ І, НЕ АБО і т.д.</p>
        </b></i>
        <p>До основних характеристик дешифраторів відносять: число ступенів (каскадів) дешифрації, кількість використаних логічних елементів або мікросхем, загальне число входів логічних елементів, час дешифрації і споживану потужність.</p>
        <p>Умовне позначення дешифратора зображено на рисунку 9, а)- на функціональних схемах; б), в) - на принципіальних схемах[4].</p>
        <img src="img/image9.PNG" alt="рис.9" class="align_img img_adapt">
        <p>Логічна функція дешифратора позначається буквами DC (decoder). Мітки лівого додаткового поля в умовному позначенні відображають десяткові ваги вхідних змінних, а мітки правого додаткового поля відповідають десятковим еквівалентам вхідних комбінацій двійкових змінних. У схему дешифраторів вбудовуються один або два стробіруючих (дозволяючих) входи, наприклад, W (рис.2б). За допомогою сигналу на вході W визначається момент спрацювання дешифратора; крім того, вхід W використовується для нарощування розрядності вхідного коду. На практиці повний дешифратор на n входів і m виходів для стислості називають дешифратором „з n в /m”, або „n —- m”. Наприклад, дешифратор „з 3 у 8” - активізується одна з восьми вихідних ліній.</p>
        <p>В комп’ютерах дешифратори використовують для виконання таких операцій:</p>
        <i><b>
        <p>- дешифрації коду операції, записаного в регістр команд процесора, що забезпечує вибір погрібної мікропрограми;</p>
        <p>- перетворення коду адреси операнда в команді в керуючі сигнали вибору заданої комірки нам’яті в процесі записування або читання інформації;</p>
        <p>- забезпечення візуалізації на зовнішніх пристроях;</p>
        <p>- реалізації логічних операцій та побудови мультиплексорів і демультиплексорів.</p>
        </b></i>
        <p>Синтез дешифратора здійснюється за аналогією синтез шифратора. </p>
        <p>Таблиця істинності дешифратора « з 2 в 4»:</p>
        <img src="img/Зображення3.PNG" alt="рис.3.1" class="align_img">
        <p>За таблицею істинності отримуємо вихідні функції та будуємо схему дешифратора (рисунок 10)</p>
        <img src="img/Зображення4.PNG" alt="рис.4.1" class="align_img">
        <br>
        <img src="img/image10.png" class="align_img img_adapt" alt="рис.10">
        <p class="text_img">Рисунок 10 – Лінійний дешифратор</p>
        <p>Умовне позначення дешифратора на мікросхемі К555ИД1 з десятьма виходами для дешифрування одного розряду двійково-десяткового коду 8421 і частина його принципової схеми наведені на рисунку 11[4]. Будь-якому вхідному двійковому коду відповідає низький рівень тільки на одному виході, а на всіх інших зберігається високий рівень. </p>
        <img src="img/image11.png" alt="рис.11" class="align_img img_adapt">
        <p class="text_img">Рисунок 11 - Дешифратор на мікросхемі К555ИД1: а) умовне графічне позначення; б) принципова схема</p>
        <p>Дешифратори входять в усі серії мікросхем ТТЛ і КМОН. Наприклад, дешифратор К555ИД4 (два дешифратори в корпусі, рисунок 5,б) перетворює двійковий код в код «1 з 4», К555ИД1 і К176ИД1 в код «1 з 10», К555ИДЗ (рисунок5, а) - в код «1 з 16» [4]. </p>
        <p>Дешифратор на мікросхемі К555ИД1 призначений для роботи з декадними газорозрядними індикаторами. Вихідні сигнали цієї мікросхеми відрізняються від ТТЛ рівня і тому для під’єднання до неї інших мікросхем потрібно застосовувати додаткові прилади узгодження. </p>
        <p>Мікросхема К555ИД4 складається з двох дешифраторів на 4 з об'єднаними адресними входами (виводи 3 і 13) і роздільними входами стробування.</p>
        <p>Стробуванням називається виділення сигналу в певний момент часу. У даному випадку - це поява вихідного сигналу в моменти, коли на входах стробування є сигнал дозволу. Якщо на обох входах А1 і А2 будуть низькі рівні, то на виході верхнього за схемою дешифратора, номер якого відповідає еквіваленту вхідного коду, буде також низький рівень. Для нижнього (за схемою) дешифратора необхідно виконання умов: А3=1 і А4=0. </p>
        <p>Дешифратор на мікросхемі К555ИДЗ має чотири входи для прийому чисел в коді 8421 і 16 виходів [7].</p>
        <img src="img/image12.png" alt="рис.12" class="align_img img_adapt">
        <p class="text_img">Рисунок 12 – Мікросхеми дешифраторів: а) К555ИДЗ; б) К555ИД4</p>
        <hr>
        <p id="n3" class="align_itemn"><u><b>Перетворювачі кодів</b></u></p>
        <hr>
        <p>Перетворювачем коду називається цифровий функціональний вузол, який призначений для перетворення двійкового коду з однієї форми в іншу.</p>
        <p>Для представлення інформації використовують різноманітні двійкові та двійково-десяткові коди: прямий, зворотній, доповняльний та їх модифікації, циклічні коди та інші. Існує багато кодів, які забезпечують:</p>
        <i><b>
        <p>- простоту виконання арифметико-логічних операцій;</p>
        <p>- зручність переводу чисел з десяткової системи в двійковий код;</p>
        <p>- надійність виконання заданих алгоритмів функціонування та ефективний контроль результатів обчислень;</p>
        <p>- зменшення апаратних витрат при побудові цифрових схем.</p>
        </b></i>
        <p>Перетворювач кодів є комбінаційною схемою. Дослідження роботи перетворювача кодів зводиться до аналізу роботи комбінаційної схеми. </p>
        <p>Задача аналізу комбінаційної схеми полягає у визначенні функції заданої схеми і показників її якості. В окремому випадку задача аналізу полягає у визначенні реакції схеми на задані набори вхідних сигналів (змінних) [4].</p>
        <p>Функціонування комбінаційної схеми можна виразити у вигляді таблиці істинності, що має 2n рядків  і (n + m) стовпців (n стовпців для входів і m стовпців для виходів схеми). Для перетворювачів з двійкового коду 8421 в код з вагою розрядів 2421та з коду Грея в двійковий код 8421 функціонування представлено в таблиці2[2].</p>
        <p>Таблиця 2.</p>
        <img src="img/Зображення5.PNG" alt="рис.5.1" class="align_img img_adapt">
        <hr>
        <p id="n4" class="align_itemn"><u><b>Мультиплексори</b></u></p>
        <hr>
        <p>Синтез мультиплексорів</p>
        <p>Пристрій, який здійснює вибірку одного з декількох входів та підключає його до свого виходу, називається мультиплексором[2]. Мультиплексор має декілька інформаційних входів (D0, D1,,…), адресні входи (А0, А1, …), вхід для подачі стробіруючого сигналу С та один вихід Q. на рисунку 13 показано символічне зображення мультиплексору з чотирма інформаційними входами.</p>
        <img src="img/image13.png" class="align_img">
        <p class="text_img">Рисунок 13 - Символічне зображення мультиплексора</p>
        <p>Кожному інформаційному входу мультиплексори присвоюється номер, якій зветься адресою. При подачі стробіруючого сигналу на вхід С мультиплексор обирає один з входів, адреса якого задається двійковим кодом на адресних входах, та підключає його до виходу.</p>
        <p>Таким чином, якщо подавати на адресні входи адресу різних інформаційних входів, можна передавати цифрові сигнали з цих входів на вихід Q. </p>
        <p>Кількість інформаційних входів n<span>інф.</span>, а кількість адресних входів nадр. Пов’язані співвідношенням: n<span>інф.</span>= 2<span class="span2">nадр.</span>.</p>
        <p>Функціонування мультиплексора визначена таблицею істинності.</p>
        <p>Таблиця 3</p>
        <img src="img/Зображення6.png" alt="рис.6.1" class="align_img img_adapt">
        <p>При відсутності стробіруючого сигналу (С=0) зв'язок між інформаційними входами та виходами відсутній (Q=0). При подачі стробіруючого сигналу (С=1) на вихід передається логічний рівень того з інформаційних входів D<span>i</span>, номер якого у двійковій формі заданий на адресних входах. Таким чином, при адресі А<span>1</span>А<span>0</span> = 11<span>2</span> = 3<span>10</span> на вихід Q буде передаватись сигнал інформаційного входу з адресою 3<span>10</span>, тобто D<span>3</span>.</p>
        <p>За таблицею істинності можна записати такий логічний вираз для виходу Q, якій реалізує роботу мультиплексора:</p>
        <img src="img/Зображення7.png" alt="рис.7.1" class="img_red img_adapt align_img">
        <p>Схема, що зображена на рисунку 14, побудована за даним виразом та повністю реалізує роботу мультиплексора[2].</p>
        <img src="img/image14.png" alt="рис.14" class="align_img">
        <p class="text_img">Рисунок 14 – Схема мультиплексора на логічних елементах</p>
        <p>На рисунку 15 зображена схема мультиплексора з використанням дешифратора. Дешифратор використовується для розподілу адресних входів.</p>
        <img src="img/image15.png" alt="рис.15" class="align_img img_adapt">
        <p class="text_img">Рисунок 15 – Схема мультиплексора на логічних елементах та дешифраторі</p>
        <p class="align_itemn"><b>Відкрити лабораторну "Мультиплексори"</b></p>
        <p class="pres_text" id="download2"><a href="presentations/лаба мультиплексори.pptx" class="pres">Завантажити</a></p>
        <hr>
        <p class="align_itemn"><u><b>Використання мультиплексорів</b></u></p>
        <hr>
        <p>Всі цифрові комбінаційні вузли є багатофункціональними, тобто вони можуть виконувати функції, спеціально для них не передбачені. У ряді випадків ці вузли забезпечують деякі схемні переваги перед спеціалізованими, призначеними для реалізації цих функцій. Мультиплексор є найбільш характерним багатофункціональним вузлом.</p>
        <p><i>1. Використання мультиплексора за прямим призначенням</i></p>
        <i><b>
        <p>- мультиплексування багаторозрядної адреси мікросхем пам'яті; В деяких випадках, коли потрібно передавати на виходи багато розрядні вхідні данні в паралельної формі, використовують паралельне включення мультиплексорів за числом розрядів даних, що передаються. Максимальна кількість інформаційних входів мультиплексорів, виконаних у вигляді інтегральних схем, дорівнює 16. Якщо потрібно побудувати мультиплексорний пристрій з більшою кількістю входів, можна об’єднати мультиплексори у схему так званого мультиплексорного дерева (рисунок 16) [2, 4]. </p>
        </b></i>
        <img src="img/image16.png" alt="рис.16" class="align_img img_adapt">
        <p class="text_img">Рисунок 16 – Схема мультиплексорного дерева</p>
        <i><b>
        <p>- мультиплексорне управління багаторозрядними багатоелементними індикаторами;</p>
        <p>- послідовне опитування багатьох змінних, датчиків та інших однобітових джерел інформації;</p>
        <p>- тимчасове ущільнення аналогових сигналів в телефонії;</p>
        <p>- мультиплексування вихідних даних тестопригодностіВІС;</p>
        <p>- побудова багатоканальних комутаторів, осцилографів.</p>
        </b></i>
        <p><i>2. Мультиплексор - перетворювач паралельного коду в послідовний. Схема такого перетворювача наведена на рисунку 16. Тут чотирьохрозрядний паралельний код з виходів регістру подається на інформаційні входи MS 4®1, адресні входи якого підключені до виходів 2-розрядної лічильника. Якщо лічильник змінює свої статки від тактовихімпульсів в послідовності 0, 1, 2, 3, то на виході мультиплексора з'являються розряди слова, починаючи з молодшого; якщо як 3, 2, 1, 0, то починаючи з старшого. Варіанти схем, які використовують цю структуру, надзвичайно різноманітні.</i></p>
        <p><i>3. Реалізація довільних функцій алгебри логіки на мультиплексорах.</i></p>
        <p>Нехай потрібно реалізувати ФАЛ, що залежить від двох змінних і представлену таблицею істинності (табл. 4). Запишемо узагальнену форму ДДНФ для цієї функції і одночасно рівняння для MS 4®1 [4].:</p>
        <p>Таблиця 4 – Таблиця істинності заданої ФАЛ</p>
        <img src="img/Зображення8.PNG" alt="рис.8.1" class="align_img img_adapt" >
        <p>Якщо логічні змінні x1 і x0 подати на відповідні адресні входи а1 і а0 MS 4®1, то на його інформаційні входи D0, D1, D2 і D3 потрібно подати відповідно 1, 0, 0 і 1.</p>
        <img src="img/image17.png" alt="рис.17" class="align_img">
        <p class="text_img">Рисунок 17 – Схема реалізації довільних функцій алгебри логіки на мультиплексорі</p>
        <p>У загальному випадку можна сформулювати наступне правило: якщо кількість логічних змінних п, від яких залежить реалізована ФАЛ, збігається з розрядністю адресної частині мультиплексора, то ці змінні подаються на адресні входи мультиплексора (старша змінна - на старший адресний вхід), а на інформаційні входи мультиплексора - 0 і  1 константи відповідно до таблиці істинності реалізованої ФАЛ.</p>
        <p><i>4. Комбінаційний пристрій зсуву</i></p>
        <p>Зсув цифрових даних необхідний при нормалізації чисел, при виконанні арифметичних операцій над ними і т. п. Якщо за один робочий такт потрібно здійснити зсув всього лише на одні розряд вліво або вправо, то таку операцію, поєднавши її з функцією зберігання інформації, зручно виконувати за допомогою регістрів зсуву на тригерах. У разі, коли за один такт виконується зрушення на довільну кількість розрядів в будь якому напрямку, зручніше скористатися комбінаційним логічним пристроєм на основі мультиплексорів. </p>
        <p>Кількість необхідних мультиплексорів дорівнює розрядності вихідного двійкового числа.</p>
        <p>Вихідними даними для побудови пристрою зсуву є таблиця істинності, що встановлює зв'язок коду адреси мультиплексора з розрядом числа, яке необхідно зсунути. Розрядність адреси мультиплексора р визначає максимально можливий зсув числа за один такт ΔS<span>max</span>=2<span class="span2">P</span>-1.</p>
        <p>Нехай потрібно побудувати комбінаційний пристрій, реалізує зсув згідно таблиці 5. для двухразрядної адреси максимальний зсув ΔS<span>max</span>=3, т. е. вхідне слово повинно містити m=ΔS<span>max</span>=2<span class="span2">P</span>+ΔS<span>max</span>=7 розрядів. Зазвичай для простоти управління на всі мультиплексори подаються однакові  коди адреси (хоча це обмеження не обов'язково). В комбінаціонному пристрої зсуву (КПЗ) (рисунок1) зсув числа здійснюється вліво і при цьому старші розряди губляться. </p>
        <p>Таблиця 5 Таблиця істинності комбінаційного пристрою зсуву</p>
        <img src="img/Зображення9.PNG" alt="рис.9.1" class="align_img img_adapt">
        <br>
        <img src="img/image18.png" alt="рис.18" class="align_img img_adapt">
        <p class="text_img">Рисунок 18 - Комбінаційний пристрій зсуву</p>
        <p>Комбінаційний пристрій зсуву має високу швидкодію, яка визначається часом реагування дешифратора в мультиплексорі. Крім того, КПЗ має можливість перемикання вхідної інформації незалежно від установки коду адреси, т. е. оперативної зміни операндів зсуву[3]. </p>
        <p><i>5. Мультиплексор в складі компаратора двох чисел</i></p>
        <p>За допомогою мультиплексора виробляється сигнал, який повідомляє про те, що  А = В. Якщо в розпорядженні розробника немає спеціалізованого компаратора, то його можна реалізувати, використовуючи спільно дешифратор і мультиплексор. На рисунку 19 приведена схема компаратора [4], який би порівняв два 3-розрядних числа. У ній використовуються дешифратор "1 з 8" з активною одиницею виходу і мультиплексор MS8®1 з прямим виходом. При А = В активна одиниця з виходу дешифратора передається на вихід мультиплексора. При А ≠ В на вихід буде передаватися сигнал 0. </p>
        <img src="img/image19.png" alt="рис.19" class="align_img">
        <p class="text_img">Рисунок 19 – Мультиплексор в складі компаратора двох чисел</p>
        <p>Мультиплексор в складі контролера стану складного об'єкта.</p>
        <p> Постановка завдання: нехай складний цифровий блок розбитий на 8 функціонально закінчених вузлів - джерело вторинного живлення, операційний блок, пам'ять, система синхронізації, пристрій управління і т. д. Кожен з цих вузлів забезпечений вбудованою системою контролю працездатності. Якщо вузол справний, то система контролю виставляє сигнал повідомлення 1, якщо ні - 0. Потрібно швидко визначити непрацездатний вузол і замінити його.</p>
        <p> Схема контролера, що виконує поставлене завдання, наведена на рисунку 20 [4]. де позначено: G - генератор тактових імпульсів, СТ – трьох розрядний лічильник на додавання, DC - дешифратор "1 з 8", в якості дисплея використовується один 7-сегментний індикатор.</p>
        <img src="img/image20.png" alt="рис.20" class="align_img">
        <p class="text_img">Рисунок 20 – Мультиплексор в складі контролера стану складного об'єкта</p>
        <p>Якщо всі функціональні вузли 0 ... 7 в порядку, то незалежно від адреси мультиплексора у = 1, вентиль І відкритий, лічильник циклічно змінює свої стани, дешифратор їх дешифрує і при частоті генератора більше 200 Гц на індикаторі світиться з половинною яскравістю символ 8, вказує на повну працездатність цифрового блоку. Нехай в якийсь момент часу вузол з номером 6 виявив, що він несправний, і на ньому виставляється сигнал повідомлення 0. Як тільки лічильник прийме стан 6, на виході мультиплексора з'явиться сигнал 0, який закриває вентиль І. Лічильник залишиться в тому ж стані, а на 7-сегментному індикаторі висвітиться 6. Після заміни вузла 6 на індикаторі знову з'явиться символ 8.</p>
        <p>Обмежившись розглянутими вище простими схемами застосування мультиплексора, перерахуємо ще варіанти використання мультиплексорів:</p>
        <i><b>
        <p>- мультиплексори типу К561КП2, здатні обробляти не тільки цифрові, а й аналогові сигнали;</p>
        <p>- за допомогою вхідного мультиплексора можна зменшити ємності пам'яті;</p>
        <p>- для підвищення продуктивності мікропроцесора за рахунок раціональної обробки сигналів запиту на переривання;</p>
        <p>- застосування програмованого мультиплексора: управління проходженням інформації, розшифровка команд мікропрограмміруємой машини, реалізація цифрового хронірующего генератора;</p>
        <p>- "статистичні" або "Розумні" мультиплексори, що дають можливість реалізувати в мережах передачі даних багато функцій, властиві більш дорогим мережевим процесорам з мікропрограмного управлінням і концентратором.</p>
        </b></i>
        <p>Інше достоїнство мультиплексорів в тому, що їх розподілена логіка дозволяє їм також працювати в якості модемів і пристроїв комутації. </p>
        <hr>
        <p id="n5" class="align_itemn"><u><b>Демультипексори</b></u></p>
        <hr>
        <p><b>Демультиплексор називається функціональний вузол комп'ютера, призначений для комутації (перемикання) сигналу з одного інформаційного входу D на один з n інформаційних виходів.</b>Номер виходу, на який в кожний такт машинного часу передається значення вхідного сигналу, визначається адресним кодом A<span>0</span>,A<span>1</span>,A<span>2</span>,…,A<span>(m-1)</span>. Адресні входи m і інформаційні виходи n пов'язані співвідношенням n=2<span class="span2">m</span>, або m=log<span>2</span>⁡n [4].</p>
        <p>Демультиплексор виконує функцію, зворотну функції мультиплексора.</p>
        <p>Стосовно до мультиплексорів та демультиплексорів використовують термін "селектори" даних. </p>
        <p>Умовне позначення демультиплексора зображено на рисунку 21.</p>
        <img src="img/image21.png" alt="рис.21" class="align_img">
        <p class="text_img">Рисунок 21 - Символічне зображення демультиплексора</p>
        <p>Функціонування демультиплексора можна зобразити таблицею істинності(таблиця 6).</p>
        <p>Таблиця 6 – Таблиця істинності функціонування демультиплексора</p>
        <img src="img/Зображення10.PNG" alt="рис.10.1" class="align_img img_adapt">
        <img src="img/image22.png" alt="рис.22" class="align_img img_adapt">
        <p class="text_img">Рисунок 22 – Схема демультиплексора на логічних елементах та дешифраторі</p>
        <p class="align_itemn"><b>Відкрити лабораторну "Демультипексори"</b></p>
        <p class="pres_text" id="download3"><a href="presentations/лаба мультипл-демульт.pptx" class="pres">Завантажити</a></p>
        <hr>
        <p id="n6" class="align_itemn"><u><b>Суматори</b></u></p>
        <hr>
        <p>Суматором називається функціональний вузол, призначений для складання двох n-розрядних чисел [5]. Операція віднімання замінюється додавання слів в зворотному або доповняльному коді. Операції множення і ділення зводяться до реалізації багаторазового додавання і зсуву проміжних результатів. Тому суматор є- важливою частиною арифметико-логічного пристрою. Функція суматора позначається буквами SM або ∑. Умовне позначення суматору зображено на рисунку 23.</p>
        <img src="img/image23.png" alt="рис.23" class="align_img">
        <p class="text_img">Рисунок 23 – Умовне позначення однорозрядного суматору</p>
        <p>Класифікацію суматорів можна провести за такими ознаками [4]:</p>
        <p><i>1. за основою системи числення, з якими оперує суматор:</i></p>
        <ol type="a">
            <li>двійкові;</li>
            <li>десяткові;</li>
            <li>двійкові – десяткові та ін.</li>
        </ol>
        <p><i>2. за кількістю входів одно розрядного суматора:</i></p>
        <ol type="a">
            <li>двох входові, часто називають напівсуматори;</li>
            <li>трьох входові (суматор);</li>
        </ol>
        <p><i>3. за способом обробки багаторозрядних чисел:</i></p>
        <ol type="a">
            <li>послідовні суматори;</li>
            <li>паралельні суматори;</li>
            <li>змішані, або паралельно – послідовні.</li>
        </ol>
        <p><i>4. за способом організації процесу додавання:</i></p>
        <ol type="a">
            <li>комбінаційного типу, коли додавання виконується тільки на примітивних логічних елементах, і тому на його виходах існує сигнал “сума” і “перенос” на протязі того часу, поки на входах присутні обидва доданки – на таки суматори коди доданків необхідно подавати одночасно.</li>
            <li>накопичувального типу, коли схема суматору має визначену кількість стійких станів.</li>
        </ol>
        <p>У паралельних n-розрядних суматорах значення всіх розрядів операндів надходять одночасно на відповідні входи однорозрядних підсумовуючих схем. У послідовних суматорах значення розрядів операндів і перенос, який з’явився в попередньому такті, надходять послідовно в напрямку від молодших розрядів до старших на входи одного одноразрядного суматора. У паралельно-послідовних суматорах числа розбиваються на частини, наприклад, байти, розряди байтів надходять на входи восьмирозрядного суматора паралельно (одночасно), а самі байти - послідовно, в напрямку від молодших до старших байтів з урахуванням перенесу.</p>
        <p>У комбінаційних суматорах результат операції додавання запам'ятовується в регістрі результату. У накопичувальних суматорах процес складання об’єднується зі збереженням результату. Це пояснюється використанням Т-тригерів як однорозрядних схем складання.</p>
        <p>Організація переносу практично визначає час виконання операції додавання. Схеми послідовного переносу утворюються просто, проте вони є повільно діючими. Схеми паралельного перенесу організовуються значно складніше, проте дають високу швидкодію.</p>
        <p>Розрядність суматорів знаходиться в широких межах: 4-16 - для мікро- і міні-ЕОМ, а 32-64 і більше - для універсальних машин.</p>
        <p>Суматори з постійним інтервалом часу для складання називаються синхроні. Суматори, в яких інтервал часу для складання визначається моментом фактичного закінчення операції, називаються асинхронними. У асинхронних суматорах є спеціальні схеми, які визначають фактичний момент закінчення складання і повідомляють про це пристрою управління. На практиці переважно використовують синхронні суматори.</p>
        <p>Суматори характеризуються такими параметрами:</p>
        <p>- швидкодією - часом виконання операції додавання t<span>∑</span>, яке відраховується від початку подачі операндів до отримання результату, часто швидкодія характеризується кількістю додавань в секунду F<span>∑</span>=I/t<span>∑</span> , маючи на увазі операції типу регістр-регістр (тобто числа зберігаються  в регістрах арифметико-логічного пристрою);</p>
        <p>- апаратними витратами: вартість однорозрядної схеми додавання визначається загальним числом логічних входів елементів, які використовуються; вартість багаторазрядного суматора визначається загальною кількістю мікросхем, що використовуються;</p>
        <p>- споживаною потужністю суматора.</p>
        <p>Однорозрядним суматором називається логічна схема, яка виконує додавання значень i-х розрядів X<span>і</span> і У<span>і</span> двійкових чисел з урахуванням перенесення P, з молодшого сусіднього розряду і виробляє на виходах функції результат S<span>i</span> перенос Р<span>i</span> в старший сусідній розряд. На основі однорозрядних схем додавання  на три входи і два виходи будуються багаторозрядні суматори будь-якого типу.</p>
        <p>Напівсуматором називається логічна схема, яка виконує складання значень і-х розрядів x<span>i</span>, і y<span>i</span>, двійкових чисел x і y та реалізує на виході значення результату S<span>i</span>, і перенесення в старший сусідній розряд P<span>i</span> .</p>
        <p>Таким чином, напівсуматор виконує лише частину завдання додавання в i-м розряді, оскільки не враховує перенесення з сусідній молодший розряд. Умовне позначення напівсуматора</p>
        <img src="img/image24.png" alt="рис.24" class="align_img">
        <p class="text_img">Рисунок 24 – Умовне позначення напівсуматора</p>
        <p class="align_itemn"><b>Відкрити презентацію "Суматори"</b></p>
        <p class="pres_text" id="download4"><a href="presentations/суматор.pptx" class="pres">Завантажити</a></p>
        <hr>
        <p class="align_itemn"><u><b>
            Багаторозрядні суматори
            <br>
            Послідовні суматори
        </b></u></p>
        <hr>
        <p>Додавання багаторозрядних чисел можна здійснювати послідовно або паралельно. При послідовному додаванні потрібен одно розрядний послідовний суматор, на вхід якого на протязі тактового інтервалу, послідовно розряд за розрядом, починаючі з молодшого, подаються розряди доданків та результат переносу від додавання на попередньому такті. Результат додавання з  виходу суматора порозрядно передається в лінію зв’язку  або до запам’ятовуючого регістру зсуву. Операція додавання закінчується через кількість тактів, яка визначається розрядністю доданків(рисунок 25) [2].</p>
        <img src="img/image25.png" alt="рис.25" class="align_img">
        <p class="text_img">Рисунок 25. – Однорозрядний послідовний суматор</p>
        <p>У послідовному суматорі попарно подача значень розрядів X, і У, починається з молодших розрядів. Утворюються значення суми S<span>i</span>, і перенесення Р<span>i</span> якш записуються відповідно в регістр результату і в тригер запам'ятовування перенесення на один такт Тс.</p>
        <p>Послідовне додавання виконується за стільки тактів, скільки розрядів в числі. Тому час складання t<span>∑</span> визначається співвідношенням: t<span>∑</span>=T<span>c</span>n, де </p>
        <p>Тс - тривалість машинного такту;</p>
        <p>N – кількість розрядів.</p>
        <p>Від’ємні числа рекомендується представляти в додатковому коді.</p>
        <p>Послідовне додавання потребує мінімальних витрат обладнання, яке не залежить від розрядності доданків. Однак тривалість операції додавання пропорційна розрядності доданків. Тому, послідовний суматор може використовуватись у відносно повільно діючих цифрових пристроях [2].</p>
        <hr>
        <p class="align_itemn"><u><b>Паралельні суматори</b></u></p>
        <hr>
        <video autoplay loop class="align_img"><source src="video/Суматори3.mp4">Помилка</video>
        <p>В паралельному m-розрядном суматорі використовується m повних суматорів, тобто витрати на обладнання пропорційно розрядності операндів, але операція додавання виконується за один такт. Довжина такту та складність реалізації паралельного суматору залежить від реалізації переносу. Схема паралельного m-розрядного суматора зображена на рисунку 26 [2].</p>
        <img src="img/image26.png" alt="рис.26" class="align_img img_adapt">
        <p class="text_img">Рисунок 26 – m-розрядний паралельний суматор</p>
        <p>При подачі розрядів доданків, кожний розряд поступає на відповідний одно розрядний суматор. Кожний одно розрядний суматор формує результат суми і переносу, який передається на вхід наступного однорозрядного суматору більш старшого розряду.</p>
        <hr>
        <p class="align_itemn"><u><b>Паралельні суматори з послідовним переносом</b></u></p>
        <hr>
        <video autoplay loop class="align_img"><source src="video/Суматори.mp4">Помилка</video>
        <p>У паралельних суматорах з послідовним переносом час складання визначається співвідношенням:</p>
        <p>t<span>∑</span>=(n-1) t<span>n</span>+t<span>s</span>, де</p>
        <p>t<span>s</span> - час додавання у самому старшому розряді;</p>
        <p>n -  розрядність;</p>
        <p>t<span>n</span> - час формування переносу в кожному розряді.</p>
        <p>Можливий варіант, коли сигнал переносу  послідовно поширюється від першого до і-го розряду.</p>
        <hr>
        <p><u><b>Паралельні суматори паралельним переносом</b></u></p>
        <hr>
        <video autoplay loop class="align_img"><source src="video/Суматори2.mp4">Помилка</video>
        <p>Для підвищення швидкодії суматорів використовують n- розрядні Суматори з паралельними переносами. При цьому акумулятор розбивається на дві частини: схему додавання та схему вироблення прискорених переносів. Схема додавання містить n спрощених однорозрядних суматорів S<span>m</span> на три входи і тільки на один вихід суми S<span>i</span>. </p>
        <p>Схема прискорених переносів виробляє сигнали перенесення Р<span>i</span>, одночасно  у всіх розрядах на основі рівнянь, які враховують значення змінних X, і У, як в даному розряді, так і в попередньому молодшому. </p>
        <hr>
        <p class="align_itemn"><u><b>Синтез суматорів</b></u></p>
        <hr>
        <p>Суматор - це електронна логічна схема, що формує сигнали суми ( S ) і перенесення (Р) при складанні двох двійкових чисел (А , В) і сигналу переносу сусіднього молодшого розряду ( С) за правилами двійковій арифметики. </p>
        <p>Для синтезу комбінаційних суматорів використовують алгоритм синтезу комбінаційних схем. </p>
        <p>Якщо значення змінних визначаються комбінацією значень змінних на входах тільки на даний момент, то такі схеми називають комбінаційними.</p>
        <p>Процес синтезу складається з таких етапів:</p>
        <p>- формуються логічні умови роботи у вигляді таблиці істинності функції, які відображають конкретні задачі пристрою.</p>
        <p>- за таблицею істинності складається ДДНФ функції.</p>
        <p>- здійснюється мінімізація логічної функції одним з відомих методів.</p>
        <p>- обирається елементний базис логічної схеми. Для синтезу функціональних схем вказується вид логічних елементів, яким слід користуватись. Якщо конкретна елементна база не вказана, то обирається та формула, яка забезпечує мінімальну кількість елементів. </p>
        <p>- будується схема функціонального пристрою.</p>
        <p>Для отримання таблиці істинності, необхідно знати двійкову арифметику, а саме додавання двійкових чисел. </p>
        <p>Таблиця 7 -Таблиця істинності роботи комбінаційного одно розрядного суматору</p>
        <img src="img/Зображення11.PNG" alt="рис.11.1" class="align_img">
        <p>За таблицею істинності можна отримати ДДНФ функцію. </p>
        <p>ДДНФ складається за таблицею істинності. Для цього необхідно кожному набору двійкових змінних, на якому ЛФ набуває одиничного значення поставити у відповідність мінтерму . Мінтерми в ДДНФ функції з’єднаються знаком  «+» (функцією кон’юнкції). </p>
        <p>Отримані ДДНФ функції:</p>
        <img src="img/Зображення12.PNG" alt="рис.12.1" class="align_img img_adapt">
        <p>Наступним етапом синтезу є спрощення логічних функцій.</p>
        <p>Спрощення за допомогою діаграми Вейча</p>
        <p>Діаграма для суми  S.</p>
        <img src="img/Зображення13.png" alt="рис.13.1" class="align_img">
        <p>За діаграмою можна побачити, що функція S спрощенню не підлягає.</p>
        <p>Діаграма для переносу в старшій розряд P</p>
        <img src="img/Зображення14.png" alt="рис.14.1" class="align_img">
        <p>За діаграмою можна побачити, що функція P спрощується:</p>
        <p> P=AB+AC+BC</p>
        <p>Принципова схема однорозрядного суматора , реалізована на елементах "І- АБО -НІ " , приведена на рисунку 27 .</p>
        <img src="img/image27.png" alt="рис.27" class="align_img">
        <p class="text_img">Рисунок 27- Принципова схема одно1 розрядного суматору</p>
        <p>Більш проста схема суматора може бути реалізована з урахуванням співвідношення : сигнал суми ( S ) дорівнює одиниці , якщо тільки один вхідний сигнал (А , В, С) дорівнює одиниці і відсутній перенос (Р) або всі три вхідних сигнала дорівнюють одиниці. З урахуванням цього логічна функція для суми буде така:</p>
        <img src="img/Зображення15.PNG" alt="рис.15.1" class="align_img img_adapt">
        <p>Відповідна логічна схема зображена на рисунку 28.</p>
        <img src="img/image28.png" alt="рис.28" class="align_img">
        <p class="text_img">Рисунок 28. - Принципова схема2 одно розрядного суматору</p>
        <p class="align_itemn"><b>Відкрити лабораторну "Суматори"</b></p>
        <p class="pres_text" id="download5"><a href="presentations/суматор.pptx" class="pres">Завантажити</a></p>
        <hr>
        <p id="n7" class="align_itemn"><u><b>Схеми порівняння і контролю</b></u></p>
        <hr>
        <p>Загальна характеристика схем порівняння</p>
        <p>Схемою порівняння (компаратором) називається функціональний вузол комп'ютера, призначений для вироблення ознак відносин між двійковими числами. Ознаки відносин записуються у вигляді:</p>
        <p>F<span>i</span>:=A*K  або  F<span>i A*K</span></p>
        <p>F<span>i</span>:=A*B  або  F<span>i A*B</span></p>
        <p>де А і В - двійкові або двійково-десяткові числа; К - двійкова константа; i - номер відносин (часто пропускається); * - Операція відносини виду  = ; ≠ ; &gt ; &lt ; ≤ ; ≥ і т.д.; F, - функція, що задає результат відносин: лог. 1 - якщо відношення виконується, тобто істинно, і лог. 0 - якщо відношення не виконується, тобто помилково. Функція компаратора позначається буквами COMP (comparator) або знаками = = [4].</p>
        <p>Основними відносинами вважаються: «дорівнює» F<span>i A = B</span>, «більше» F<span>i A &gt B</span> «менше» F<span>i A &lt B</span>. Часто схеми, що реалізують відносини F<span>i A&gtB</span> або F<span>i A &lt B</span>, називають схемами порівняння «на більше» або «на менше». Маючи в своєму розпорядженні основними ознаками відношень, можна на їх основі отримати ряд додаткових ознак, наприклад:</p>
        <img src="img/Зображення16.PNG" alt="рис.16.1" class="align_img">
        <p>Ознаки відносини використовуються як логічні умови (сигнали, які повідомлюють) в мікропрограмах, командах передачі управління, а також в пристроях контролю і діагностики. Після виконання кожної команди в машині автоматично формуються ознаки результатів операції. Ці ознаки, називають прапорцями, поміщаються в спеціальний регістр прапорів. До прапорів зазвичай відносять ознаки нульового результату, переповнення розрядної сітки, знак результату, наявність переносів з старшого розряду суматора, парну або непарну кількість одиниць в результаті і ін.</p>
        <hr>
        <p id="n8" class="align_itemn"><u><b>Схеми порівнянні слів з константою</b></u></p>
        <hr>
        <p>Нехай, потрібно отримати ознаки відносин двійкового слова А=А<span>2</span>А<span>1</span>А<span>0</span>  з наступними заданими константами:</p>
        <p>F<span>1</span>:=A=000; F<span>2</span>:=A=111; F<span>3</span>:=A≤011 .</p>
        <p>За таблицею істинності ознак відношень слова А з константами визначаються функції. </p>
        <img src="img/Зображення17.PNG" alt="рис.17.1" class="align_img img_adapt">
        <p>Таблиця 8-Таблиця істинності ознак відношень слова А з константами </p>
        <img src="img/Зображення18.PNG" alt="рис.18.1" class="align_img img_adapt">
        <p>Продовження таблиці 8</p>
        <img src="img/Зображення19.PNG" alt="рис.19.1" class="align_img img_adapt">
        <p>Схема порівняння слова з константою зображена на рисунку 29</p>
        <img src="img/image29.png" alt="рис.29" class="align_img">
        <p class="text_img">Рисунок 29 - Схема порівняння слова з константою</p>
        <p>Схеми порівняння двійкових слів А і В</p>
        <p>Багаторозрядні двійкові слова рівні, коли одночасно попарно всі їх розряди рівні, тобто А(n) = B(n), якщо А<span>i</span> = В<span>i</span>. i = 1, 2, n.</p>
        <p>Складаємо таблицю(таблиця 9), яка задає умову рівності r<span>i</span>, двох; i-х розрядів А і В, отримаємо:</p>
        <img src="img/Зображення20.PNG" alt="рис.20.1" class="align_img img_adapt">
        <p>де М, - функція додавання за модулем два («виключне АБО») [4].</p>
        <p>Таблиця 9</p>
        <img src="img/Зображення21.PNG" alt="рис.21.1" class="align_img">
        <img src="img/image30.png" alt="рис.30" class="align_img">
        <p class="text_img">Рисунок 30 – Схема та умовне позначення «виключного АБО»</p>
        <p>Ознака рівності двох n- розрядних слів F<span>A=B</span> визначається логічним множенням порозрядних умов r<span>i</span>:</p>
        <img src="img/Зображення22.PNG" alt="рис.22.1" class="align_img img_adapt">
        <p>Схема порівняння двох чотирьох розрядних слів А і В відповідно до виразу показана на рисунку 31. Схема включає чотири логічних елемента «Виключне АБО» і один кон'юнктор.</p>
        <p>При великої розрядності порівнюваних слів можна на першому рівні отримати ознаки для чотирьох розрядних груп і на другому рівні реалізувати загальний прапор логічного множення групових ознак. </p>
        <img src="img/image31.png" alt="рис.31" class="align_img">
        <p class="text_img">Рисунок 31 – Схема порівняння двох чотирьох розрядних слів</p>
        <hr>
        <p id="n9" class="align_itemn"><u><b>Використання компараторів</b></u></p>
        <hr>
        <p>Контроль (виявлення) і корекція (виправлення) результатів операцій є важливою умовою грамотної експлуатації машин. Контроль може бути програмним або апаратним. До апаратних методів належать дублювання операцій і відновлення вхідних сигналів.</p>
        <p>Контроль операцій додавання методом дублювання реалізується двома однаковими суматорами (SM), на входи яких одночасно надходять доданки A<span>i</span> та B<span>i</span>. Обидва результати S<span>1</span> та S<span>2</span> надходять на входи схеми порівняння</p>
        <img src="img/image32.png" alt="рис.32" class="align_img">
        <p class="text_img">Рисунок 32 – Схема контролю операції додавання</p>
        <p>Якщо обидва результату рівні, то на виході схеми порівняння значення ознаки F<span> S1=S2</span>=1 і помилок немає При нульовому значенні ознаки операцію слід повторити або зупинити роботу ЕОМ [4, 5].</p>
        <p>Схема контролю методом відновлення вхідних сигналів показана на рисунку 33. Двох розрядне слово А<span>2</span>А<span>1</span>, декодується і значення унітарного коду з виходів дешифратора надходить на входи шифратора. При правильній роботі дешифратора і шифратора вхідний код А<span>2</span>А<span>1</span> повинен збігатися з вихідним кодом шифратора В<span>2</span> В<span>1</span> При цьому на виході схеми порівняння встановиться одиничне значення ознаки F<span> A=B</span></p>
        <img src="img/image33.png" alt="рис.33" class="align_img img_adapt">
        <p class="text_img">Рисунок 33 – Схема контролю методом відновлення вхідних сигналів</p>
        <p class="align_itemn"><b>Відкрити презентацію "Компаратори"</b></p>
        <p class="pres_text" id="download6"><a href="presentations/компоратори.pptx" class="pres">Завантажити</a></p>
        <hr>
        <p class="align_itemn"><b>Відкрити лабораторну "Синтез перетворення кодів"</b></p>
        <p class="last_btn"><a href="presentations/лаба синтез перетв. кодів..pptx" class="pres">Завантажити</a></p>
    </div>
</body>
</html>