--- simple_memory_from_uhdm.il	2025-07-25 21:02:22.000434733 -0700
+++ simple_memory_from_verilog.il	2025-07-25 21:02:22.036434307 -0700
@@ -1,11 +1,28 @@
 # Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
-autoidx 7
+autoidx 183
+attribute \dynports 1
 attribute \top 1
 attribute \src "dut.sv:1.1-36.10"
 module \simple_memory
   parameter \WIDTH 8
   parameter \DEPTH 16
   parameter \ADDR_WIDTH 4
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 8 $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 4 $0$memwr$\memory$dut.sv:28$18_ADDR[3:0]$36
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 8 $0$memwr$\memory$dut.sv:28$18_DATA[7:0]$37
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 8 $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 4 $2$memwr$\memory$dut.sv:28$18_ADDR[3:0]$58
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 8 $2$memwr$\memory$dut.sv:28$18_DATA[7:0]$59
+  attribute \src "dut.sv:19.5-34.8"
+  wire width 8 $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60
+  attribute \src "dut.sv:32.25-32.31"
+  wire width 8 $memrd$\memory$dut.sv:32$61_DATA
   attribute \src "dut.sv:9.34-9.38"
   wire width 4 input 4 \addr
   attribute \src "dut.sv:6.34-6.37"
@@ -14,21 +31,341 @@
   wire width 8 input 5 \data_in
   attribute \src "dut.sv:11.34-11.42"
   wire width 8 output 6 \data_out
+  attribute \src "dut.sv:18.13-18.14"
+  wire width 32 signed \i
   attribute \src "dut.sv:7.34-7.37"
   wire input 2 \rst
   attribute \src "dut.sv:8.34-8.36"
   wire input 3 \we
-  attribute \always_ff 1
+  attribute \src "dut.sv:15.21-15.27"
+  memory width 8 size 16 \memory
   attribute \src "dut.sv:19.5-34.8"
-  cell $adff $auto$ff.cc:266:slice$6
-    parameter \ARST_POLARITY 0
-    parameter \ARST_VALUE 4'0000
+  cell $sdff $auto$ff.cc:266:slice$181
     parameter \CLK_POLARITY 1
-    parameter \WIDTH 4
-    connect \ARST \rst
+    parameter \SRST_POLARITY 1
+    parameter \SRST_VALUE 8'00000000
+    parameter \WIDTH 8
+    connect \CLK \clk
+    connect \D $memrd$\memory$dut.sv:32$61_DATA
+    connect \Q \data_out
+    connect \SRST \rst
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$164
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 0
+    parameter \PRIORITY_MASK 0'x
+    parameter \WIDTH 8
+    connect \ADDR 0
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$165
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 1
+    parameter \PRIORITY_MASK 1'1
+    parameter \WIDTH 8
+    connect \ADDR 1
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$166
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 2
+    parameter \PRIORITY_MASK 2'11
+    parameter \WIDTH 8
+    connect \ADDR 2
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$167
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 3
+    parameter \PRIORITY_MASK 3'111
+    parameter \WIDTH 8
+    connect \ADDR 3
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$168
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 4
+    parameter \PRIORITY_MASK 4'1111
+    parameter \WIDTH 8
+    connect \ADDR 4
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$169
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 5
+    parameter \PRIORITY_MASK 5'11111
+    parameter \WIDTH 8
+    connect \ADDR 5
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$170
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 6
+    parameter \PRIORITY_MASK 6'111111
+    parameter \WIDTH 8
+    connect \ADDR 6
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$171
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 7
+    parameter \PRIORITY_MASK 7'1111111
+    parameter \WIDTH 8
+    connect \ADDR 7
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$172
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 8
+    parameter \PRIORITY_MASK 8'11111111
+    parameter \WIDTH 8
+    connect \ADDR 8
     connect \CLK \clk
-    connect \D \addr
-    connect \Q \data_out [3:0]
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$173
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 9
+    parameter \PRIORITY_MASK 9'111111111
+    parameter \WIDTH 8
+    connect \ADDR 9
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$174
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 10
+    parameter \PRIORITY_MASK 10'1111111111
+    parameter \WIDTH 8
+    connect \ADDR 10
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$175
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 11
+    parameter \PRIORITY_MASK 11'11111111111
+    parameter \WIDTH 8
+    connect \ADDR 11
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$176
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 12
+    parameter \PRIORITY_MASK 12'111111111111
+    parameter \WIDTH 8
+    connect \ADDR 12
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$177
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 13
+    parameter \PRIORITY_MASK 13'1111111111111
+    parameter \WIDTH 8
+    connect \ADDR 13
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$178
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 14
+    parameter \PRIORITY_MASK 14'11111111111111
+    parameter \WIDTH 8
+    connect \ADDR 14
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:22.17-22.43"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$179
+    parameter \ABITS 32
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 15
+    parameter \PRIORITY_MASK 15'111111111111111
+    parameter \WIDTH 8
+    connect \ADDR 15
+    connect \CLK \clk
+    connect \DATA 8'00000000
+    connect \EN { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  end
+  attribute \src "dut.sv:28.17-28.40"
+  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$180
+    parameter \ABITS 4
+    parameter \CLK_ENABLE 1'1
+    parameter \CLK_POLARITY 1'1
+    parameter \MEMID "\\memory"
+    parameter \PORTID 16
+    parameter \PRIORITY_MASK 16'0000000000000000
+    parameter \WIDTH 8
+    connect \ADDR $0$memwr$\memory$dut.sv:28$18_ADDR[3:0]$36
+    connect \CLK \clk
+    connect \DATA $0$memwr$\memory$dut.sv:28$18_DATA[7:0]$37
+    connect \EN { $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] }
+  end
+  attribute \src "dut.sv:32.25-32.31"
+  cell $memrd $memrd$\memory$dut.sv:32$61
+    parameter \ABITS 4
+    parameter \CLK_ENABLE 0
+    parameter \CLK_POLARITY 0
+    parameter \MEMID "\\memory"
+    parameter \TRANSPARENT 0
+    parameter \WIDTH 8
+    connect \ADDR \addr
+    connect \CLK 1'x
+    connect \DATA $memrd$\memory$dut.sv:32$61_DATA
+    connect \EN 1'x
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:20.13-20.16|dut.sv:20.9-33.12"
+  cell $mux $procmux$132
+    parameter \WIDTH 1
+    connect \A 1'0
+    connect \B 1'1
+    connect \S \rst
+    connect \Y $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7]
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:20.13-20.16|dut.sv:20.9-33.12"
+  cell $mux $procmux$135
+    parameter \WIDTH 1
+    connect \A $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7]
+    connect \B 1'0
+    connect \S \rst
+    connect \Y $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7]
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:20.13-20.16|dut.sv:20.9-33.12"
+  cell $mux $procmux$138
+    parameter \WIDTH 8
+    connect \A $2$memwr$\memory$dut.sv:28$18_DATA[7:0]$59
+    connect \B 8'x
+    connect \S \rst
+    connect \Y $0$memwr$\memory$dut.sv:28$18_DATA[7:0]$37
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:20.13-20.16|dut.sv:20.9-33.12"
+  cell $mux $procmux$141
+    parameter \WIDTH 4
+    connect \A $2$memwr$\memory$dut.sv:28$18_ADDR[3:0]$58
+    connect \B 4'x
+    connect \S \rst
+    connect \Y $0$memwr$\memory$dut.sv:28$18_ADDR[3:0]$36
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:27.17-27.19|dut.sv:27.13-29.16"
+  cell $mux $procmux$63
+    parameter \WIDTH 1
+    connect \A 1'0
+    connect \B 1'1
+    connect \S \we
+    connect \Y $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7]
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:27.17-27.19|dut.sv:27.13-29.16"
+  cell $mux $procmux$69
+    parameter \WIDTH 8
+    connect \A 8'x
+    connect \B \data_in
+    connect \S \we
+    connect \Y $2$memwr$\memory$dut.sv:28$18_DATA[7:0]$59
+  end
+  attribute \full_case 1
+  attribute \src "dut.sv:27.17-27.19|dut.sv:27.13-29.16"
+  cell $mux $procmux$75
+    parameter \WIDTH 4
+    connect \A 4'x
+    connect \B \addr
+    connect \S \we
+    connect \Y $2$memwr$\memory$dut.sv:28$18_ADDR[3:0]$58
   end
-  connect \data_out [7:4] 4'0000
+  connect $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [6:0] { $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] $0$memwr$\memory$dut.sv:22$10_EN[7:0]$28 [7] }
+  connect $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [6:0] { $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] $0$memwr$\memory$dut.sv:28$18_EN[7:0]$38 [7] }
+  connect $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [6:0] { $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] $2$memwr$\memory$dut.sv:28$18_EN[7:0]$60 [7] }
+  connect \i 16
 end
