2 /*n_tbl*/
2 /*nreg*/
/*loop2 for n_tbl*/
177 /*n_entry*/
0    /*tblidx_min*/
0x30 /*sensorMode of this tbl*/
32  /*(SINT8)exp_tblidx0_unit*/
16 /*exp_tblidx_unit*/
1 /*n_burst_sec*/
/*template*/ /*nreg*/
0x75
0
0
0
0
/*template*/
0x78
0x50
0x04
0
0
/*loop1 for n_burst_sec*/ /*long exp*/
177  /*n_burstidx*/
4  /*nbyte_entry*/
0  /*burstidx_min*/
2  /*n_op*/
/*loop0 for n_op*/
0   /*tmpl_reg: reg# in template, 0-based*/
0   /*entry_lsb: right shift table entry contain*/
26  /*reg_lsb: left shift to reg*/
13  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop0 ends*/
/*loop1 for n_op*/
1   /*tmpl_reg: reg# in template, 0-based*/
16   /*entry_lsb: right shift table entry contain*/
26  /*reg_lsb: left shift to reg*/
14  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop1 ends*/
/*contains for n_burstidx * nbyte_entry*/
102
33
219
2
69
34
79
0
93
32
134
1
41
33
124
2
236
33
193
5
168
34
102
0
158
32
42
2
73
33
155
6
238
33
126
2
139
34
71
5
101
32
141
3
245
32
231
5
128
33
193
0
4
34
60
3
131
34
158
1
63
32
49
4
179
32
201
5
35
33
42
1
141
33
31
5
243
33
153
5
85
34
227
3
179
34
53
1
79
32
112
5
165
32
80
4
247
32
154
5
70
33
166
3
145
33
34
6
218
33
157
0
31
34
99
1
97
34
160
2
160
34
42
5
32
32
27
3
90
32
231
3
146
32
151
1
199
32
146
3
250
32
207
3
43
33
244
2
90
33
157
1
135
33
98
0
177
33
131
6
219
33
118
0
2
34
213
2
40
34
186
0
76
34
81
1
110
34
13
5
143
34
172
5
175
34
152
3
16
0
233
5
45
0
51
1
73
0
51
1
100
0
203
2
125
0
124
2
150
0
124
2
173
0
42
5
196
0
51
1
217
0
68
4
238
0
62
1
1
1
198
5
20
1
51
1
38
1
4
5
56
1
48
0
72
1
216
3
88
1
206
2
103
1
247
3
118
1
209
0
132
1
61
0
145
1
104
2
158
1
203
0
170
1
64
2
182
1
62
0
193
1
156
1
203
1
156
1
214
1
161
1
224
1
140
0
233
1
51
1
242
1
132
3
251
1
26
1
3
2
238
2
11
2
105
2
18
2
105
2
26
2
107
1
33
2
33
1
39
2
143
5
46
2
104
1
52
2
35
2
58
2
34
1
63
2
41
5
69
2
232
0
74
2
211
1
79
2
73
1
83
2
196
2
88
2
196
2
92
2
232
4
96
2
211
5
100
2
144
5
104
2
46
4
108
2
184
1
111
2
236
4
115
2
113
0
118
2
182
1
121
2
20
2
124
2
147
1
127
2
62
0
129
2
207
4
132
2
236
1
134
2
0
5
137
2
175
0
139
2
101
2
141
2
119
3
143
2
236
3
145
2
202
3
147
2
25
3
149
2
222
1
151
2
63
3
152
2
148
4
154
2
221
1
155
2
101
5
157
2
204
1
158
2
122
4
160
2
5
2
161
2
248
1
162
2
130
3
163
2
179
4
164
2
142
5
165
2
23
6
166
2
81
6
167
2
65
6
168
2
232
5
168
2
131
6
169
2
163
5
170
2
132
4
171
2
41
3
172
2
148
1
172
2
121
6
173
2
120
4
174
2
67
2
174
2
144
6
175
2
252
3
176
2
59
1
176
2
1
5
177
2
237
1
177
2
99
5
178
2
2
2
178
2
46
5
179
2
135
1
179
2
112
4
180
2
136
0
180
2
51
3
180
2
193
5
181
2
130
1
181
2
218
3
181
2
25
6
182
2
141
1
182
2
156
3
182
2
149
5
183
2
198
0
183
2
149
2
183
2
80
4
183
2
248
5
184
2
221
0
184
2
98
2
184
2
54
5
184
2
155
6
185
2
63
1
185
2
134
2
185
2
191
3
185
2
235
4
185
2
10
6
186
2
108
0
186
2
215
1
186
2
111
2
186
2
97
3
186
2
72
4
186
2
38
5
186
2
250
5
186
2
94
6
187
2
214
0
/*loop1 ends*/
/*vtable partition: n_vtblsec,def_vtype(0:no used,1:vcount,0xff:100us timer)*/
1
1
/*loop3 for n_vtblsec*/
177  /*n_vidx*/
1   /*nbyte_entry*/
0   /*vmin*/
1   /*vtype*/
/*contains n_vidx * nbyte_entry*/
8
8
7
7
7
7
6
6
6
6
5
5
5
5
5
4
4
4
4
4
4
4
3
3
3
3
3
3
3
3
3
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
/*end contains*/
/*end loop3*/
/*error table: n_erridx, emin, err unit in "N"-th ev*/
0
0
64
/*contains, for n_erridx (SINT8)*/
/*end contains*/
/*loop2 ends*/
/*loop2 for n_tbl*/
177 /*n_entry*/
0    /*tblidx_min*/
0x40 /*sensorMode of this tbl*/
48  /*(SINT8)exp_tblidx0_unit*/
16 /*exp_tblidx_unit*/
1 /*n_burst_sec*/
/*template*/ /*nreg*/
0x75
0
0
0
0x80
/*template*/
0x78
0x50
0x04
0
0
/*loop1 for n_burst_sec*/ /*long exp*/
177  /*n_burstidx*/
4  /*nbyte_entry*/
0  /*burstidx_min*/
2  /*n_op*/
/*loop0 for n_op*/
0   /*tmpl_reg: reg# in template, 0-based*/
0   /*entry_lsb: right shift table entry contain*/
26  /*reg_lsb: left shift to reg*/
13  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop0 ends*/
/*loop1 for n_op*/
1   /*tmpl_reg: reg# in template, 0-based*/
16   /*entry_lsb: right shift table entry contain*/
26  /*reg_lsb: left shift to reg*/
14  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop1 ends*/
/*contains for n_burstidx * nbyte_entry*/
27
0
0
0
217
0
0
0
113
1
0
0
228
1
0
0
53
2
0
0
101
2
0
0
117
2
0
0
103
2
0
0
59
2
0
0
244
1
0
0
146
1
0
0
22
1
0
0
130
0
0
0
148
2
0
0
210
1
0
0
250
0
0
0
14
0
0
0
203
1
0
0
185
0
0
0
81
2
0
0
27
1
0
0
145
2
0
0
59
1
0
0
146
2
0
0
30
1
0
0
89
2
0
0
201
0
0
0
234
1
0
0
65
0
0
0
74
1
0
0
72
2
0
0
126
0
0
0
101
1
0
0
68
2
0
0
92
0
0
0
40
1
0
0
236
1
0
0
167
2
0
0
157
0
0
0
73
1
0
0
237
1
0
0
139
2
0
0
100
0
0
0
245
0
0
0
127
1
0
0
3
2
0
0
130
2
0
0
63
0
0
0
179
0
0
0
34
1
0
0
141
1
0
0
243
1
0
0
85
2
0
0
178
2
0
0
79
0
0
0
165
0
0
0
247
0
0
0
69
1
0
0
145
1
0
0
217
1
0
0
30
2
0
0
96
2
0
0
160
2
0
0
31
0
0
0
90
0
0
0
145
0
0
0
198
0
0
0
250
0
0
0
42
1
0
0
89
1
0
0
134
1
0
0
177
1
0
0
218
1
0
0
1
2
0
0
39
2
0
0
75
2
0
0
110
2
0
0
143
2
0
0
174
2
0
0
16
0
0
0
45
0
134
2
73
0
94
1
99
0
180
5
125
0
122
2
149
0
101
5
173
0
97
1
195
0
28
4
217
0
123
0
237
0
38
4
1
1
253
1
20
1
239
0
38
1
59
1
55
1
25
3
72
1
15
0
87
1
183
5
103
1
46
0
117
1
186
3
131
1
38
3
144
1
81
5
157
1
180
3
169
1
41
5
181
1
39
3
192
1
133
4
203
1
180
2
213
1
138
4
223
1
117
3
232
1
71
6
241
1
109
6
250
1
3
4
2
2
215
5
10
2
82
5
18
2
142
2
25
2
84
4
32
2
10
4
39
2
198
1
45
2
81
4
51
2
11
5
57
2
10
4
63
2
96
1
68
2
209
3
73
2
188
4
78
2
49
4
83
2
66
2
87
2
173
5
92
2
31
1
96
2
9
2
100
2
199
1
104
2
101
0
107
2
161
4
111
2
35
1
114
2
90
3
117
2
159
4
120
2
253
4
123
2
124
4
126
2
39
3
129
2
6
1
131
2
213
4
134
2
55
1
136
2
152
3
138
2
77
5
140
2
95
6
143
2
35
0
145
2
1
0
146
2
2
6
148
2
199
4
150
2
8
3
152
2
203
0
153
2
198
4
155
2
156
1
156
2
181
4
158
2
177
0
159
2
250
2
160
2
225
4
161
2
107
6
163
2
234
0
164
2
197
1
165
2
78
2
166
2
136
2
167
2
119
2
168
2
31
2
169
2
129
1
170
2
162
0
170
2
53
6
171
2
218
4
172
2
69
3
173
2
120
1
173
2
40
6
174
2
244
3
175
2
142
1
175
2
172
5
176
2
236
2
177
2
0
0
177
2
158
3
178
2
98
0
178
2
179
3
179
2
45
0
179
2
55
3
/*end contains*/
/*loop1 ends*/
/*vtable partition: n_vtblsec,def_vtype(0:no used,1:vcount,0xff:100us timer)*/
1
1
/*loop3 for n_vtblsec*/
177  /*n_vidx*/
1   /*nbyte_entry*/
0   /*vmin*/
1   /*vtype*/
/*contains n_vidx * nbyte_entry*/
30
29
28
27
26
25
24
23
22
21
20
19
18
18
17
16
15
15
14
14
13
13
12
12
11
11
10
10
9
9
9
8
8
8
7
7
7
7
6
6
6
6
5
5
5
5
5
4
4
4
4
4
4
4
3
3
3
3
3
3
3
3
3
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
/*end contains*/
/*end loop3*/
/*error table: n_erridx, emin, err unit in "N"-th ev*/
0
0
64
/*contains, for n_erridx (SINT8)*/
/*end contains*/
/*loop2 ends*/
