# Atividade 4 - Implementação de RISC-V multiciclo com pipelining e detecção de hazards

## Projeto
Para essa atividade, decidiu-se criar um RISC-V para atender à ativade de criar uma versão em pipeline do processador. Devido à possível complexidade que uma implementação de RISC-V pode haver, serão implementadas apenas um conjunto específico e fechado de instruções, para otimizar o tempo do trabalho.
Serão implementadas as seguintes intruções:

- Lógica e Aritmética:
  - [ ] add
  - [ ] addi
  - [ ] sub
  - [ ] or
  - [ ] and
  - [ ] xor
- Branch:
  - [ ] beq
  - [ ] blt
  - [ ] bge
- Store:
  - [ ] sw
  - [ ] sb
- Load:
  - [ ] lw
  - [ ] sw
 
