<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:40.2040</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7011234</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.05.20</openDate><openNumber>10-2025-0070063</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.04.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>H05B 45/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 낮은 소비 전력과 높은 성능이 양립한 반도체 장치를 제공한다. 제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 제 1 반도체층 위의 제 2 절연층과, 제 2 절연층 위의 제 3 도전층과, 제 1 도전층과 제 2 도전층 사이에 끼워진 제 1 절연층을 포함하고, 제 1 절연층은 제 1 도전층에 도달하는 제 1 개구를 가지고, 제 2 도전층은 제 2 개구를 가지고, 제 1 개구와 제 2 개구는 평면에서 보았을 때 서로 중첩되고, 제 1 반도체층은 제 1 개구에서 제 1 도전층의 상면 및 제 1 절연층의 측면과 접하고, 제 1 반도체층은 제 2 개구에서 제 2 도전층의 측면과 접하고, 제 1 반도체층은 제 2 절연층을 개재(介在)하여 제 3 도전층과 중첩되는 영역을 포함하고, 제 1 개구에서의 제 1 절연층의 측면은 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.21</internationOpenDate><internationOpenNumber>WO2024057168</internationOpenNumber><internationalApplicationDate>2023.09.11</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/058972</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 상기 제 1 반도체층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 3 도전층과, 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워진 제 1 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 가지고,상기 제 2 도전층은 제 2 개구를 가지고,상기 제 1 개구와 상기 제 2 개구는 평면에서 보았을 때 서로 중첩되고,상기 제 1 반도체층은 상기 제 1 개구에서 상기 제 1 도전층의 상면 및 상기 제 1 절연층의 측면과 접하고,상기 제 1 반도체층은 상기 제 2 개구에서 상기 제 2 도전층의 측면과 접하고,상기 제 1 반도체층은 상기 제 2 절연층을 개재(介在)하여 상기 제 3 도전층과 중첩되는 영역을 포함하고,상기 제 1 개구에서의 상기 제 1 절연층의 측면은 상기 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 절연층의 막 두께는 10nm 이상 3μm 미만인, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 반도체층은 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 상기 제 1 반도체층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 3 도전층을 포함하고,상기 제 2 트랜지스터는 제 4 도전층과, 제 5 도전층과, 제 2 반도체층과, 상기 제 2 반도체층 위의 상기 제 2 절연층과, 상기 제 2 절연층 위의 제 6 도전층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워진 영역과 상기 제 4 도전층과 상기 제 5 도전층 사이에 끼워진 영역을 포함하고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구와 상기 제 4 도전층에 도달하는 제 2 개구를 가지고,상기 제 1 개구에서의 상기 제 1 절연층의 측면은 상기 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하고,상기 제 2 개구에서의 상기 제 1 절연층의 측면은 상기 제 4 도전층의 상면과 이루는 각이 55° 이상 90° 이하인 영역을 포함하고,상기 제 2 도전층은 제 3 개구를 가지고,상기 제 1 개구와 상기 제 3 개구는 평면에서 보았을 때 서로 중첩되고,상기 제 5 도전층은 제 4 개구를 가지고,상기 제 2 개구와 상기 제 4 개구는 평면에서 보았을 때 서로 중첩되고,상기 제 1 반도체층은 상기 제 1 개구에서 상기 제 1 도전층의 상면 및 상기 제 1 절연층의 측면과 접하고,상기 제 1 반도체층은 상기 제 3 개구에서 상기 제 2 도전층의 측면과 접하고,상기 제 1 반도체층은 상기 제 2 절연층을 개재하여 상기 제 3 도전층과 중첩되고,상기 제 2 반도체층은 상기 제 2 개구에서 상기 제 4 도전층의 상면 및 상기 제 1 절연층의 측면과 접하고,상기 제 2 반도체층은 상기 제 4 개구에서 상기 제 5 도전층의 측면과 접하고,상기 제 2 반도체층은 상기 제 2 절연층을 개재하여 상기 제 6 도전층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 2 절연층은 상기 제 1 반도체층을 개재하여 상기 제 1 개구에서의 상기 제 1 절연층의 측면을 덮는 제 1 영역과, 상기 제 1 반도체층을 개재하여 상기 제 2 도전층의 상면을 덮는 제 2 영역과, 상기 제 2 반도체층을 개재하여 상기 제 2 개구에서의 상기 제 1 절연층의 측면을 덮는 제 3 영역과, 상기 제 2 반도체층을 개재하여 상기 제 5 도전층의 상면을 덮는 제 4 영역을 포함하고,상기 제 1 영역의 막 두께는 상기 제 2 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,상기 제 3 영역의 막 두께는 상기 제 4 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 2 영역의 막 두께는 10nm 이상 200nm 이하이고,상기 제 4 영역의 막 두께는 10nm 이상 200nm 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 4 항에 있어서,상기 제 2 절연층은 상기 제 1 반도체층을 개재하여 상기 제 1 개구에서의 상기 제 1 절연층의 측면을 덮는 제 1 영역과, 상기 제 1 반도체층을 개재하여 상기 제 1 도전층의 상면을 덮는 제 2 영역과, 상기 제 2 반도체층을 개재하여 상기 제 2 개구에서의 상기 제 1 절연층의 측면을 덮는 제 3 영역과, 상기 제 2 반도체층을 개재하여 상기 제 4 도전층의 상면을 덮는 제 4 영역을 포함하고,상기 제 1 영역의 막 두께는 상기 제 2 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,상기 제 3 영역의 막 두께는 상기 제 4 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 2 영역의 막 두께는 10nm 이상 200nm 이하이고,상기 제 4 영역의 막 두께는 10nm 이상 200nm 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 4 항에 있어서,상기 제 1 반도체층에서 상기 제 1 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 2 도전층의 상면과 접하는 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,상기 제 2 반도체층에서 상기 제 2 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 5 도전층의 상면과 접하는 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 1 반도체층에서 상기 제 2 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하이고,상기 제 2 반도체층에서 상기 제 5 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 4 항에 있어서, 상기 제 1 반도체층에서 상기 제 1 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 1 도전층의 상면과 접하는 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,상기 제 2 반도체층에서 상기 제 2 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 4 도전층의 상면과 접하는 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서, 상기 제 1 반도체층에서 상기 제 1 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하이고,상기 제 2 반도체층에서 상기 제 4 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>IGUCHI, Takahiro</engName><name>이구치 타카히로</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SATO, Rai</engName><name>사토 라이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진초 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.09.16</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-147544</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.04.07</receiptDate><receiptNumber>1-1-2025-0387437-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.18</receiptDate><receiptNumber>1-5-2025-0065488-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257011234.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9372a0444bb10194dc695dff0177b6f0a48b63100505f7d030c3ff8a18d0091b7ba2dfbb1edb3053befe4183fd518e569bafda2aa4c0e8c18a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb64526f5b1ad5d341b9599b63059f67e036045c14173fc2c2d33a3d564f444023f9544c43c9138a96b99cbf03f43bfea7a70c31bfee24861</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>