# Digital-clock-with-serial-communication
基于FPGA的多功能数字时钟
一、任务
采用任意一款FPGA平台设计一个数字时钟（不采用实时时钟芯片等其他硬件）。
二、基本要求
1、正常计时：核心板上六位数码管默认的显示界面为正常计时界面。能显示时、分、秒，小时的计时为24 进制，分和秒的计时为60 进制。
2、年月日：默认主界面为时分秒显示界面，通过按键可显示年月日，显示几秒钟后自动跳转回默认界面。
3、闹钟：通过按键可查看闹钟显示界面。若开启了闹钟，则显示设置的闹钟时间（时和分），若闹钟关闭，则显示连续的 “-”，表示关闭了闹钟。显示几秒钟后自动跳转回默认界面。
4、设置时间和闹钟：
通过按键进入时、分、秒设置界面。可设置当前时分秒的值，设置完成后自动保存；进入到年月日显示界面后，可通过按键设置年月日的值，设置完成后自动保存；进入到闹钟显示界面后，可通过按键设置闹钟时间（时和分），设置完成后自动保存；
5、整点和闹铃提示: 
当“时-分-秒”为“XX-59-50、XX-59-52、XX-59-54、XX-59-56、XX-59-58”时，蜂鸣器发声“嘀”；当“时-分-秒”为“XX-00-00”时，蜂鸣器发声“嗒”。
当时间到达闹钟设置值时，蜂鸣器发声提示，按键可关闭闹钟。
三、发挥部分：
当时间在整分时，将当前时间信息以“年-月-日  时：分”的形式发送至电脑端；可通过电脑端的串口调试助手工具发送命令设置时间和闹铃。
