# LCD 数字逻辑设计

#### 课程介绍：

+ 数字逻辑设计是计科硬件三件套的第一门（后续是计算机组成与计算机体系结构），对于过去没接触过硬件的大多数同学应该十分痛苦。学习verilog、逻辑电路（AND,OR,NOT,NAND,NOR,EN, Decoder,Mux等）、时序电路（latch，flipflop等）及基本的电路设计方法。
+ 成绩构成：30%平时（10%quiz + 20%homework）+ 30%lab （大作业约占10%） + 40%期末。
+ 课程分为理论与实验两部分。理论上学期基本只涉及离散和逻辑，下半学期时序是难点。实验有14次，前三节是没什么用的示波器和连硬件电路；之后是ise/vivado做电路设计，从开关到译码器、七段数码管、多路选择器、简易ALU，到自增器、同步进位器、串并转换。

#### 学习经验：

+ 关于实验：
  + 建议提前预习，这样有问题可以当堂问助教，效率高。
  + 一定不要拖，当天做不完也一定当周做完，否则遇到一个较难的就彻底卡住进度。
  + **准备一个U盘**，建一个storage库，把过去设计的部件都放进去。之后很多都要重复利用。
  + lab8\9的简易ALU较难，**lab13的串并转换噩梦**。建议先彻底弄懂如何用sr-latch和多一位输入来控制自动启停，再进行设计。
  + 如果老师允许用vivado，学vivado。一来计组继续用，二来ise太弱智了...
+ 关于课堂：
  + 一定要听讲+看ppt。教材虽详实但有些内容不考，一章百来页英文也挺费时间的。如果你的老师一般，就来听马德吧，毕竟“学数逻不听马德就像四大名著不读红楼梦”，mdyyds！
  + 马德允许线上听课，但不允许课上摸鱼/做其他事，喜欢点最后一排/玩手机的同学回答问题。
+ 关于quiz：两次，每次各占5%，题量巨大，基本上都是书后题或变体，有个别作业原题。

+ 关于作业：一共七章，按照章节留作业。总量不大，但一次性补完c2还是c3的作业挺痛苦的。建议每次课上万就把章节对应部分的作业写完。
+ 关于大作业：马德班可以不用VGA。组队与否均可。lz solo后建议是组队，这样有人和你交流分享，共同解决问题，而不是遇到困难想不出来直接抓瞎。

