# TD1

## lscpu

### Aper√ßu du CPU

- **Mod√®le de processeur :** AMD Ryzen 5 3600X 6-Core Processor  
- **Architecture :** x86_64 (Prend en charge les applications 32 bits et 64 bits)  
- **Nombre total de processeurs logiques (threads) :** 12  
- **C≈ìurs physiques :** 6  
- **Threads par c≈ìur :** 2  
- **Socket(s) :** 1

### Fr√©quence et Performance

- **Fr√©quence de base :** 2200 MHz  
- **Fr√©quence maximale en mode boost :** ~4408,6 MHz  
- **BogoMIPS :** 7600,34 (Mesure approximative de la performance du CPU)

### Adressage M√©moire & Endianness

- **Taille de l'adresse physique :** 43 bits  
- **Taille de l'adresse virtuelle :** 48 bits  
- **Endianness :** Little Endian

### Architecture du Cache

- **Cache L1 :**  
  - Total : 192 KiB  
  - D√©tails : Compos√© de caches L1d (donn√©es) et L1i (instructions) distincts par c≈ìur (6 instances chacun)
  
- **Cache L2 :**  
  - Total : 3 MiB (environ 512 KiB par c≈ìur, 6 instances)
  
- **Cache L3 :**  
  - Total : 32 MiB  
  - Partag√© entre les c≈ìurs (divis√© en 2 instances)

### Virtualisation & NUMA

- **Support de virtualisation :** AMD-V (virtualisation au niveau mat√©riel)  
- **Configuration NUMA :**  
  - Un seul n≈ìud NUMA (le n≈ìud NUMA 0 englobe tous les c≈ìurs)

### Fonctionnalit√©s Utiles pour la Programmation Parall√®le

- **Multithreading simultan√© (SMT) :** Activ√©, permettant 2 threads par c≈ìur pour une meilleure gestion des t√¢ches parall√®les.
- **Extensions du jeu d'instructions :**  
  - Comprend SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, AVX, AVX2, etc., qui sont essentielles pour optimiser les performances dans les t√¢ches parall√®les intensives en calcul.
- **Mise √† l'√©chelle dynamique de la fr√©quence :**  
  - La technologie Turbo Boost permet au CPU d'augmenter dynamiquement sa fr√©quence en fonction de la charge de travail.

### S√©curit√© & Stabilit√©

- **Mitigations des vuln√©rabilit√©s :**  
  - Des protections contre les vuln√©rabilit√©s courantes li√©es √† l'ex√©cution sp√©culative (par exemple, Spectre v1, Spectre v2) sont en place, garantissant un environnement s√©curis√© pour l'ex√©cution de code parall√®le.

# Reponses 
üëâ **Toutes les r√©ponses d√©taill√©es sont disponibles dans le [PDF Sujet](https://github.com/lmartim4/ENSTA-OS-202/blob/main/tp1/Sujet.pdf)**
