<!doctype html>
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width">
    
    <title>S-modeの実装 (1. CSRの実装) | Verylで作るCPU</title>

    <link rel="stylesheet" type="text/css" href="css/normalize.css" />
    <link rel="stylesheet" type="text/css" href="css/webstyle.css" />
    <link rel="next" title="S-modeの実装 (2. 仮想記憶システム)" href="24-impl-paging.html">
    <link rel="prev" title="U-modeの実装" href="22-umode-csr.html">
    <meta name="generator" content="Re:VIEW Starter">

    <script async defer src="https://buttons.github.io/buttons.js"></script>

  </head>
  <body style="background-color:#eff4ff">
    <div class="page-outer" style="background-color:white">
      <div class="side-content">
                <a class="nav-title" href="index.html">Verylで作るCPU</a>

        <div style="display:flex; gap:10px; align-items: center;">
          <a class="github-button" href="https://github.com/nananapo/veryl-riscv-book" data-color-scheme="no-preference: light_high_contrast; light: light; dark: dark;" data-size="large" data-show-count="true" aria-label="Star nananapo/veryl-riscv-book on GitHub">Star</a>
          <div style="">
            <a href="https://twitter.com/share?ref_src=twsrc%5Etfw" class="twitter-share-button" data-show-count="false">Tweet</a>
          </div>
          <div style="margin-bottom: 14px;" id="share-facebook" class="fb-share-button" data-href="" data-layout="" data-size=""><a target="_blank" href="https://www.facebook.com/sharer/sharer.php?u=https%3A%2F%2Finvalid.invalid%2F&amp;src=sdkpreparse" class="fb-xfbml-parse-ignore">Facebookでシェアする</a></div>
        </div>
        <ul class="toc toc-1">
<li class="toc-part">第I部 RV64IMACの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./10-impl-m.html">1 M拡張の実装</a></li>
    <li class="toc-chapter"><a href="./11-impl-exception.html">2 例外の実装</a></li>
    <li class="toc-chapter"><a href="./12-impl-mmio.html">3 Memory-mapped I/Oの実装</a></li>
    <li class="toc-chapter"><a href="./13-impl-a.html">4 A拡張の実装</a></li>
    <li class="toc-chapter"><a href="./14-impl-c.html">5 C拡張の実装</a></li>
  </ul>
</li>
<li class="toc-part">第II部 特権/割り込みの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./20-mmode-csr.html">6 M-modeの実装 (1. CSRの実装)</a></li>
    <li class="toc-chapter"><a href="./21-impl-interrupt.html">7 M-modeの実装 (2. 割り込みの実装)</a></li>
    <li class="toc-chapter"><a href="./22-umode-csr.html">8 U-modeの実装</a></li>
    <li class="toc-chapter"><a href="./23-smode-csr.html">9 S-modeの実装 (1. CSRの実装)</a>
      <ul class="toc toc-3">
        <li class="toc-section"><a href="./23-smode-csr.html#h9-1">9.1 CSRのアドレスの追加</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-2">9.2 misa.Extensionsの変更</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-3">9.3 mstatusのSXL、MPPビットの実装</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-4">9.4 scounterenレジスタの実装</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-5">9.5 sstatusレジスタの実装</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-6">9.6 トラップの委譲</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-7">9.7 mstatus.TSRの実装</a></li>
        <li class="toc-section"><a href="./23-smode-csr.html#h9-8">9.8 ソフトウェア割り込みの実装 (SSWI)</a></li>
      </ul>
    </li>
    <li class="toc-chapter"><a href="./24-impl-paging.html">10 S-modeの実装 (2. 仮想記憶システム)</a></li>
    <li class="toc-chapter"><a href="./25-impl-plic.html">11 PLICの実装</a></li>
    <li class="toc-chapter"><a href="./26-run-linux.html">12 Linuxを動かす</a></li>
  </ul>
</li>
    <li class="toc-chapter"><a href="./99b-postface.html">あとがき</a></li>
</ul>
      </div>
      <div class="page-inner">
        <header class="page-header">
        </header>
        <main class="page-main">
  <h1 class="boldlines center twolines"><a id="h9"></a><span class="secno">第9章</span> <br/>S-modeの実装 (1. CSRの実装)</h1>
<p>本章ではSupervisortモード(S-mode)を実装します。S-modeは主にOSのようなシステムアプリケーションを動かすために使用される特権レベルです。S-modeがある環境には必ずU-modeが実装されています。</p>
<p>S-modeを導入することで変わる主要な機能はトラップです。M-mode、U-modeだけの環境ではトラップで特権レベルをM-modeに変更していましたが、M-modeではなくS-modeに遷移するように変更できるようになります。これに伴い、トラップ関連のCSR(stvec、sepc、scause、stvalなど)が追加されます。</p>
<p>S-modeで新しく導入される大きな機能として仮想記憶システムがあります。仮想記憶システムはページングを使って仮想的なアドレスを使用できるようにする仕組みです。これについては<a href="./24-impl-paging.html">第10章「S-modeの実装 (2. 仮想記憶システム)」</a>で解説します。</p>
<p>他にはscounterenレジスタ、トラップから戻るためのSRET命令などが追加されます。また、Supervisor software interruptを提供するSSWIデバイスも実装します。それぞれ解説しながら実装していきます。</p>

<h2 class="numbox"><a id="h9-1"></a><span class="secno">9.1</span> CSRのアドレスの追加</h2>
<p>本書で実装するS-modeのCSRをすべて定義します。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 class="numbox"><a id="h9-2"></a><span class="secno">9.2</span> misa.Extensionsの変更</h2>
<p>S-modeを実装しているかどうかはmisa.ExtensionsのSビットで確認できます。</p>
<p>misa.Extensionsの値を変更します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 class="numbox"><a id="h9-3"></a><span class="secno">9.3</span> mstatusのSXL、MPPビットの実装</h2>
<p>S-modeのときのXLENはSXLENと定義されており、UXLENと同じようにmstatus.SXLで確認できます。本書ではSXLENが常に<code class="inline-code">64</code>になるように実装します。</p>
<p>mstatus.SXLを<code class="inline-code">64</code>を示す値である<code class="inline-code">2</code>に設定します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>mstatus.MPPにM-modeとU-modeを示す値しか書き込めないようになっています。これをS-modeの値(<code class="inline-code">2'b10</code>)も書き込めるように変更します()。これにより、MRET命令でS-modeに移動できるようになります。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 class="numbox"><a id="h9-4"></a><span class="secno">9.4</span> scounterenレジスタの実装</h2>
<p>「<a href="22-umode-csr.html#h8-5">8.5 mcounterenレジスタの実装</a>」ではmcounterenレジスタによってハードウェアパフォーマンスモニタにU-modeでアクセスできるようにしました。S-modeを導入するとmcounternレジスタはS-modeがハードウェアパフォーマンスモニタにアクセスできるようにするかを制御するレジスタに変わります。また、mcounterenレジスタの代わりにU-modeでハードウェアパフォーマンスモニタにアクセスできるようにするかを制御する32ビットのscounterenレジスタが追加されます。</p>
<p>scounternレジスタのフィールドのビット配置はmcounternレジスタと等しいです。また、U-modeでハードウェアパフォーマンスにアクセスできる条件は、mcounterenレジスタとscounterenレジスタの両方によって許可されている場合になります。</p>
<p>scounterenレジスタを作成し、読み書きできるようにします()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>ハードウェアパフォーマンスモニタにアクセスするときの許可確認ロジックを変更します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 class="numbox"><a id="h9-5"></a><span class="secno">9.5</span> sstatusレジスタの実装</h2>
<p>TODO 図</p>
<p>sstatusレジスタはmstatusレジスタの一部をS-modeで読み込み、書き込みできるようにしたSXLENビットのレジスタです。本章ではmstatusレジスタに読み込み、書き込みマスクを適用することでsstatusレジスタを実装します。</p>
<p>sstatusレジスタの読み込み、書き込みマスクを定義します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>マスクを適用した読み込み、書き込みを実装します()。書き込みマスクでマスクされたwdataと、書き込みマスクをビット反転した値でマスクされたmstatusレジスタの和(OR)を書き込みデータとします。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 class="numbox"><a id="h9-6"></a><span class="secno">9.6</span> トラップの委譲</h2>

<h3 class="none"><a id="h9-6-1"></a><span class="secno">9.6.1</span> トラップの委譲</h3>
<p>S-modeが実装されているとき、S-modeとU-modeで発生する割り込みと例外のトラップ先の特権レベルをM-modeからS-modeに委譲することができます。現在の特権レベルがM-modeのときに発生したトラップの特権レベルの遷移先をS-modeに変更することはできません。</p>
<p>M-modeからS-modeに委譲されたトラップは、mtvecではなくstvecにプログラムカウンタを移動します。また、mepcではなくsepcにトラップが発生した命令アドレスを格納し、scauseにトラップの原因を示す値、stvalに例外に固有の情報、sstatus.SPPにトラップ前の特権レベル、sstatus.SPIEにsstatus.SIE、sstatus.SIEに<code class="inline-code">0</code>を格納します。これ以降、トラップでx-modeに遷移するときに変更、参照するCSRを例えばxtvec、xepc、xcause、xtval、mstatus.xPPのように頭文字をxにして呼ぶことがあります。</p>

<h4><a id="h9-6-1-1"></a>例外の委譲</h4>
<p>図TODO</p>
<p>medelegレジスタは、どの例外を委譲するかを制御する64ビットのレジスタです(図TODO)。medelegレジスタの下からi番目のビットが立っているとき、S-mode、U-modeで発生したcauseがiの例外をS-modeに委譲します。M-modeで発生した例外はS-modeに委譲されません。</p>
<p>Environment call from M-mode例外のように委譲することができない命令のmedelegレジスタのビットは<code class="inline-code">1</code>に変更できません。</p>

<h4><a id="h9-6-1-2"></a>割り込みの委譲</h4>
<p>図TODO</p>
<p>midelegレジスタは、どの割り込みを委譲するかを制御するMXLENビットのレジスタです(図TODO)。各割り込みはmie、mipレジスタと同じ場所のmidelegレジスタのビットによって委譲されるかどうかが制御されます。</p>
<p>M-mode、S-mode、U-modeが実装されたCPUで、割り込みでM-modeに遷移する条件は次の通りです。</p>
<ol start="1" type="1">
<li>割り込み原因に対応したmipレジスタのビットが<code class="inline-code">1</code>である</li>
<li>割り込み原因に対応したmieレジスタのビットが<code class="inline-code">1</code>である</li>
<li>現在の特権レベルがM-mode未満である。またはmstatus.MIEが<code class="inline-code">1</code>である</li>
<li>割り込み原因に対応したmidelegレジスタのビットが<code class="inline-code">0</code>である</li>
</ol>
<p>割り込みがでS-modeに遷移する条件は次の通りです。</p>
<ol start="1" type="1">
<li>割り込み原因に対応したsipレジスタのビットが<code class="inline-code">1</code>である</li>
<li>割り込み原因に対応したsieレジスタのビットが<code class="inline-code">1</code>である</li>
<li>現在の特権レベルがS-mode未満である。またはS-modeのとき、sstatus.SIEが<code class="inline-code">1</code>である</li>
</ol>
<p>sip、sieレジスタは、それぞれmip、mieレジスタの委譲された割り込みのビットだけ読み込み、書き込みできるようにしたレジスタです。委譲されていない割り込みに対応したビットは読み込み専用の<code class="inline-code">0</code>になります。委譲された割り込みは現在の特権レベルがM-modeのときは発生しません。</p>
<p>S-modeに委譲された割り込みは外部割り込み、ソフトウェア割り込み、タイマ割り込みの順に優先されます。同時に委譲されていない割り込みを発生させられるとき、委譲されていない割り込みを優先します。</p>
<p>本書ではM-modeの外部割り込み(Machine external interrupt)、ソフトウェア割り込み(Machine software interrupt)、タイマ割り込み(Machine timer interrupt)はS-modeに委譲できないように実装します<sup><a id="fnb-mideleg-no" href="#fn-mideleg-no" class="noteref" epub:type="noteref">*1</a></sup>。</p>
<div class="footnote-list">
<div class="footnote" id="fn-mideleg-no" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*1] </span>多くの実装ではこれらの割り込みを委譲できないように実装するようです。そのため、本書で実装するコアでも委譲できないように実装します。</p></div>
</div><!--/.footnote-list-->
<p>TODO 無駄な論理 (mode &lt;= PrivMode::S &amp;&amp; (mode != PrivMode::S || mstatus_sie)) -&gt; (mode &lt;= PrivMode::S || mstatus_sie)</p>

<h3 class="none"><a id="h9-6-2"></a><span class="secno">9.6.2</span> トラップに関連するCSRを作成する</h3>
<p>S-modeに委譲されたトラップで使用するレジスタを作成します。stvec、sscratch、sepc、scause、stvalレジスタを作成します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h3 class="none"><a id="h9-6-3"></a><span class="secno">9.6.3</span> mstatusのSIE、SPIE、SPPビットを実装する</h3>
<p>mstatusレジスタのSIE、SPIE、SPPビットを実装します。mstatus.SIEはS-modeに委譲された割り込みのグローバル割り込みイネーブルビットです。mstatus.SPIEはS-modeに委譲されたトラップが発生するときにmstatus.SIEを退避するビットです。mstatus.SPPはS-modeに委譲されたトラップが発生するときに、トラップ前の特権レベルを書き込むビットです。S-modeに委譲されたトラップはS-modeかU-modeでしか発生しないため、mstatus.SPPはそれを区別するために必要な1ビット幅のフィールドになっています。</p>
<p>mstatusのSIE、SPIE、SPPビットを書き込みできるようにします()。sstatusでも読み込み、書き込みできるようにします。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h3 class="none"><a id="h9-6-4"></a><span class="secno">9.6.4</span> SRET命令の実装</h3>
<p>SRET命令は、S-modeのCSR(sepc、sstatusなど)を利用してトラップ処理から戻るための命令です。SRET命令はS-mode以上の特権レベルのときにしか実行できません。</p>
<p>SRET命令を判定し、SRET命令を実行するときはMRETで参照、変更していたCSRをS-modeのレジスタに置き換えた処理を実行するように実装します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>SRET命令がS-mode未満の特権レベルで実行されたときに例外が発生するようにします()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h3 class="none"><a id="h9-6-5"></a><span class="secno">9.6.5</span> mip、mieレジスタを変更する</h3>
<p>S-modeを導入すると、S-modeのmip、mieレジスタの外部割り込み(Supervisor external interrupt)、ソフトウェア割り込み(Supervisor software interrupt)、タイマ割り込み(Supervisor timer interrupt)用のビットを変更できるようになります。</p>
<p>mipレジスタのSEIP、SSIE、STIEビット、mieレジスタのSEIP、SSIP、STIPビットを変更できるようにします()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h3 class="none"><a id="h9-6-6"></a><span class="secno">9.6.6</span> medeleg、midelegレジスタを作成する</h3>
<p>medeleg、midelegレジスタを作成します。それぞれ委譲できる例外、割り込みに対応するビットだけ書き換えられるようにします()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h3 class="none"><a id="h9-6-7"></a><span class="secno">9.6.7</span> sie、sipレジスタを実装する</h3>
<p>sie、sipレジスタを作成します。どちらもmidelegレジスタで委譲されているときだけ値を参照できるように、sieレジスタはmidelegレジスタで委譲された割り込みに対応するビットだけ書き換えられるようにします()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h3 class="none"><a id="h9-6-8"></a><span class="secno">9.6.8</span> 割り込み条件、トラップの動作を変更する</h3>
<p>作成したCSRを利用して、割り込みが発生する条件、トラップが発生したときのCSRの操作を変更します。</p>
<p>例外が発生するとき、遷移先の特権レベル、利用するレジスタを変更します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>割り込みの発生条件と参照するCSRを、遷移先の特権レベルごとに用意します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>M-mode向けの割り込みを優先して利用します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>これらの変数を利用して、CSRの操作を変更します。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 class="numbox"><a id="h9-7"></a><span class="secno">9.7</span> mstatus.TSRの実装</h2>
<p>mstatusレジスタのTSR(Trap SRET)ビットは、SRET命令をS-modeで実行したときに例外を発生させるかを制御するビットです。<code class="inline-code">1</code>のときにIllegal instruction例外が発生するようになります。</p>
<p>mstatus.TSRを変更できるようにします()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>例外を判定します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>

<h2 id="impl-sswi" class="numbox"><a id="h9-8"></a><span class="secno">9.8</span> ソフトウェア割り込みの実装 (SSWI)</h2>
<p>SSWIデバイスはソフトウェア割り込み(supervisor software insterrupt)を提供するためのデバイスです。SSWIデバイスにはハードウェアスレッド毎に4バイトのSETSSIPレジスタが用意されています(TODO テーブル)SETSSIPレジスタを読み込むと常に<code class="inline-code">0</code>を返しますが、最下位ビットに<code class="inline-code">1</code>を書き込むとそれに対応するハードウェアスレッドのmip.SSIPビットが<code class="inline-code">1</code>になります。</p>
<p>TODOテーブル4095個</p>
<p>今のところmhartidが<code class="inline-code">0</code>のハードウェアスレッドしか存在しないため、SETSSIP0のみ実装します。aclint_ifインターフェースに、mipレジスタのSSIPビットを<code class="inline-code">1</code>にする要求のための<code class="inline-code">setssip</code>を作成します()。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>aclintモジュールでSETSSIP0への書き込みを検知し、最下位ビットを<code class="inline-code">setssip</code>に接続します。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
<p>csrunitモジュールで<code class="inline-code">setssip</code>を確認し、mip.SSIPを立てるようにします()。同時にmipレジスタにZicsrの命令があるとき、mip.SSIPへの<code class="inline-code">1</code>の書き込みを優先します。</p>
<div class="caption-code">
<pre class="emlist">
</pre>
</div>
        </main>
        <nav class="page-navi">
          <a href="22-umode-csr.html" class="page-prev">&#9664;</a>
          <a href="24-impl-paging.html" class="page-next">&#9654;</a>
        </nav>
        <br>
        <br>
        <footer style="background:#dddddd">
      <div style="padding: 20px 20px 20px 20px;">
          <div style="font-size:1.4rem"><b>コンピュータは、CPUを書けば理解できる！</b></div><br>
          コンピュータアーキテクチャはCPUを作れば理解できます。
          「Verylで作るCPU」は、ハードウェア記述言語VerylでRISC-VのCPUを自作する方法を解説するプロジェクトです。<br>
          「Verylで作るCPU 基本編」では、ハードウェア記述言語の基礎から、OSを実行できる程度のCPUの実装方法までを解説します。<br>
          <br>
          キーワード: 自作CPU , RISC-V , Veryl , FPGA<br>
      <div>
        </footer>
      </div>
    </div>
    
    <script>
      let url = window.location.href;
      let encoded_url = encodeURI(url);
      let fb = document.getElementById("share-facebook");
      fb["data-href"] = url;
      console.log(fb);
    </script>
    <div id="fb-root"></div>
    <script async defer crossorigin="anonymous" src="https://connect.facebook.net/ja_JP/sdk.js#xfbml=1&version=v21.0"></script>
    <script async src="https://platform.twitter.com/widgets.js" charset="utf-8"></script>

  </body>
</html>
<!-- layout.html5.erb -->
