---
layout: post
title: "디지털 회로: 메모리 기술 - SRAM과 DRAM의 아키텍처, 성능, 그리고 애플리케이션 트레이드오프"
date: 2025-08-09 12:00:00 +0900
categories: [디지털회로, 테크분석, 실무분석]
---

현대 디지털 시스템에서 메모리는 프로세서의 성능을 좌우하는 핵심 요소이다. 프로세서가 아무리 빠르게 연산을 수행하더라도, 필요한 데이터를 적시에 공급받지 못하면 전체 시스템의 성능은 메모리 접근 속도에 의해 제한된다. 정적 랜덤 액세스 메모리(Static Random Access Memory, SRAM)와 동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM)는 가장 널리 사용되는 두 가지 휘발성(Volatile) 메모리 기술이다. 본 문서는 SRAM과 DRAM의 근본적인 아키텍처 차이, 성능 특성, 그리고 각 기술이 특정 애플리케이션에 어떻게 최적화되는지에 대한 트레이드오프를 심층적으로 분석한다.

#### 1. 메모리 계층 구조와 SRAM/DRAM의 위치

현대 컴퓨팅 시스템은 프로세서의 속도와 메모리 접근 속도 간의 격차(Processor-Memory Gap)를 줄이기 위해 계층적인 메모리 구조(Memory Hierarchy)를 사용한다.

*   **레지스터 (Registers):** 프로세서 내부에 위치하며 가장 빠르고 비싸다.
*   **캐시 메모리 (Cache Memory):** 프로세서와 주 메모리(Main Memory) 사이에 위치하며, 프로세서가 자주 사용하는 데이터를 임시 저장한다. L1, L2, L3 캐시 등으로 나뉜다. 주로 SRAM으로 구현된다.
*   **주 메모리 (Main Memory):** 프로세서가 직접 접근하는 대용량 메모리. 주로 DRAM으로 구현된다.
*   **보조 저장 장치 (Secondary Storage):** 하드 디스크 드라이브(HDD), 솔리드 스테이트 드라이브(SSD) 등 비휘발성(Non-Volatile) 대용량 저장 장치.

SRAM은 주로 캐시 메모리와 같이 고속 접근이 필요한 소용량 메모리에 사용되며, DRAM은 주 메모리와 같이 대용량 저비용 메모리에 사용된다.

#### 2. SRAM (Static Random Access Memory)

SRAM은 데이터를 저장하기 위해 래치(Latch) 또는 플립플롭(Flip-Flop)을 사용하는 메모리이다. 전원이 공급되는 동안에는 데이터를 계속 유지하며, 주기적인 리프레시(Refresh)가 필요 없다.

**2.1. 아키텍처 및 동작 원리**

가장 일반적인 SRAM 셀은 6개의 트랜지스터(6T SRAM)로 구성된다.

*   **4개의 트랜지스터 (M1-M4):** 두 개의 교차 결합된 인버터(Cross-Coupled Inverters)를 형성하여 1비트의 데이터를 저장하는 래치 역할을 한다. 이 래치는 두 개의 안정적인 상태(0 또는 1) 중 하나를 유지한다.
*   **2개의 액세스 트랜지스터 (M5, M6):** 워드 라인(Word Line, WL)에 의해 제어되는 패스 트랜지스터(Pass Transistor)로, 비트 라인(Bit Line, BL)과 비트 라인 바(Bit Line Bar, $\overline{BL}$)를 통해 데이터 셀에 접근할 수 있도록 한다.

**읽기 동작 (Read Operation):**
1.  WL을 활성화하여 액세스 트랜지스터를 켠다.
2.  BL과 $\overline{BL}$을 프리차지(Precharge)한다.
3.  래치에 저장된 데이터에 따라 BL과 $\overline{BL}$ 중 하나의 전압이 미세하게 변화한다.
4.  센스 앰프(Sense Amplifier)가 이 미세한 전압 차이를 감지하여 데이터를 읽어낸다.

**쓰기 동작 (Write Operation):**
1.  WL을 활성화하여 액세스 트랜지스터를 켠다.
2.  BL과 $\overline{BL}$에 쓰고자 하는 데이터(예: 1과 0)를 인가한다.
3.  강제적으로 래치의 상태를 변경하여 데이터를 저장한다.

**2.2. SRAM의 장점**

*   **고속 동작:** 리프레시가 필요 없고, 센스 앰프가 미세한 전압 차이를 빠르게 감지하므로 접근 시간이 매우 빠르다.
*   **낮은 전력 소모 (대기 시):** 전원이 공급되는 동안에는 데이터를 유지하기 위해 매우 적은 전력만 소모한다.
*   **간단한 제어 회로:** 리프레시 회로가 필요 없어 제어 회로가 단순하다.

**2.3. SRAM의 단점**

*   **높은 비용:** 1비트당 6개의 트랜지스터가 필요하므로 셀 면적이 크고, 제조 비용이 높다.
*   **낮은 집적도:** 셀 면적이 크기 때문에 대용량 메모리 구현에 불리하다.

#### 3. DRAM (Dynamic Random Access Memory)

DRAM은 데이터를 저장하기 위해 커패시터에 전하를 저장하는 메모리이다. 커패시터에 저장된 전하는 시간이 지남에 따라 누설(Leakage)되므로, 데이터를 유지하기 위해 주기적인 리프레시가 필요하다.

**3.1. 아키텍처 및 동작 원리**

가장 일반적인 DRAM 셀은 1개의 트랜지스터와 1개의 커패시터(1T1C DRAM)로 구성된다.

*   **1개의 트랜지스터 (M1):** 워드 라인(WL)에 의해 제어되는 액세스 트랜지스터로, 커패시터에 접근할 수 있도록 한다.
*   **1개의 커패시터 (C1):** 데이터를 전하의 형태로 저장한다. 전하가 있으면 1, 없으면 0으로 간주한다.

**읽기 동작 (Read Operation):**
1.  WL을 활성화하여 액세스 트랜지스터를 켠다.
2.  커패시터에 저장된 전하가 비트 라인(BL)으로 방출되어 BL의 전압을 미세하게 변화시킨다.
3.  센스 앰프가 이 미세한 전압 변화를 감지하여 데이터를 읽어낸다.
4.  **파괴적 읽기 (Destructive Readout):** 읽기 과정에서 커패시터의 전하가 소모되므로, 읽은 후에는 데이터를 다시 커패시터에 써넣는(Write-back) 과정이 필요하다.

**쓰기 동작 (Write Operation):**
1.  WL을 활성화하여 액세스 트랜지스터를 켠다.
2.  BL에 쓰고자 하는 데이터(전압)를 인가한다.
3.  BL의 전압이 커패시터에 전하로 저장된다.

**리프레시 동작 (Refresh Operation):**
*   커패시터의 전하 누설로 인해 데이터가 손실되는 것을 방지하기 위해, 주기적으로(수십 밀리초마다) 모든 셀의 데이터를 읽고 다시 써넣는 리프레시 동작이 필요하다. 이 과정 동안에는 메모리에 접근할 수 없다.

**3.2. DRAM의 장점**

*   **낮은 비용:** 1비트당 1개의 트랜지스터와 1개의 커패시터만 필요하므로 셀 면적이 매우 작고, 제조 비용이 낮다.
*   **높은 집적도:** 셀 면적이 작기 때문에 대용량 메모리 구현에 매우 유리하다.

**3.3. DRAM의 단점**

*   **느린 동작:** 리프레시 동작과 파괴적 읽기로 인한 Write-back 과정 때문에 접근 시간이 SRAM보다 느리다.
*   **높은 전력 소모 (동작 시):** 주기적인 리프레시 동작과 파괴적 읽기로 인한 Write-back 과정 때문에 동작 시 전력 소모가 크다.
*   **복잡한 제어 회로:** 리프레시 및 타이밍 제어를 위한 복잡한 제어 회로가 필요하다.

#### 4. SRAM과 DRAM의 성능 및 애플리케이션 트레이드오프 (FAQ 포함)

SRAM과 DRAM은 서로 다른 특성을 가지므로, 각 기술의 장단점을 고려하여 애플리케이션에 적합한 메모리를 선택해야 한다.

**Q1: "SRAM과 DRAM 중 어떤 것이 더 빠른가?"
**A1:** **SRAM이 DRAM보다 훨씬 빠르다.** SRAM은 리프레시가 필요 없고, 센스 앰프가 미세한 전압 차이를 빠르게 감지하며, 파괴적 읽기가 아니므로 Write-back 과정이 필요 없다. 반면 DRAM은 커패시터의 전하 누설로 인한 리프레시 주기와 파괴적 읽기로 인한 Write-back 과정 때문에 접근 시간이 느리다.

**Q2: "SRAM과 DRAM 중 어떤 것이 더 저렴한가?"
**A2:** **DRAM이 SRAM보다 훨씬 저렴하다.** DRAM 셀은 1개의 트랜지스터와 1개의 커패시터로 구성되어 SRAM 셀(6개의 트랜지스터)보다 훨씬 작은 면적을 차지한다. 따라서 동일한 웨이퍼 면적에서 더 많은 DRAM 비트를 생산할 수 있어 비트당 비용이 낮다.

**Q3: "캐시 메모리는 왜 SRAM으로 만드는가?"
**A3:** 캐시 메모리는 프로세서의 속도에 맞춰 데이터를 빠르게 공급해야 하므로, **고속 접근 시간**이 가장 중요하다. SRAM은 DRAM보다 훨씬 빠르기 때문에 캐시 메모리에 적합하다. 비록 SRAM이 비싸고 집적도가 낮지만, 캐시 메모리는 주 메모리보다 용량이 훨씬 작으므로 SRAM으로 구현하는 것이 성능 측면에서 유리하다.

**Q4: "주 메모리는 왜 DRAM으로 만드는가?"
**A4:** 주 메모리는 대용량의 데이터를 저장해야 하므로, **높은 집적도와 낮은 비용**이 가장 중요하다. DRAM은 SRAM보다 훨씬 높은 집적도와 낮은 비트당 비용을 제공하므로, 대용량 주 메모리에 적합하다. 비록 DRAM이 SRAM보다 느리지만, 메모리 컨트롤러와 프리페치(Prefetch) 기술 등을 통해 성능을 보완한다.

**Q5: "SRAM과 DRAM의 전력 소모 특성은 어떻게 다른가?"
**A5:**
*   **SRAM:** 전원이 공급되는 동안에는 데이터를 유지하기 위해 매우 적은 **정적 전력(Static Power)**만 소모한다. 하지만 읽기/쓰기 동작 시에는 DRAM보다 더 많은 **동적 전력(Dynamic Power)**을 소모할 수 있다.
*   **DRAM:** 주기적인 리프레시 동작과 파괴적 읽기로 인한 Write-back 과정 때문에 **동적 전력 소모**가 크다. 특히 리프레시 동작은 메모리가 사용되지 않는 대기 상태에서도 전력을 소모하게 만든다.

**Q6: "DRAM의 리프레시 동작은 시스템 성능에 어떤 영향을 미치는가?"
**A6:** DRAM의 리프레시 동작은 메모리 컨트롤러에 의해 주기적으로 수행된다. 이 시간 동안에는 해당 DRAM 뱅크(Bank)에 대한 접근이 불가능하므로, 시스템의 메모리 접근 지연 시간(Latency)을 증가시키고 전체 시스템 성능을 저하시킬 수 있다. 리프레시 주기가 짧을수록 데이터 유지 신뢰성은 높아지지만, 성능 저하와 전력 소모는 증가한다.

#### 5. 전문가의 통찰: 메모리 기술의 진화와 미래 방향

SRAM과 DRAM은 각자의 장단점을 바탕으로 디지털 시스템의 핵심 구성 요소로 자리매김했지만, 프로세서의 성능 향상 속도를 따라잡기 위한 메모리 기술의 진화는 계속되고 있다.

*   **DRAM의 진화:**
    *   **DDR (Double Data Rate) SDRAM:** 클럭의 상승 에지와 하강 에지 모두에서 데이터를 전송하여 데이터 전송률을 두 배로 높인다. DDR5, LPDDR5(Low Power DDR5) 등 지속적으로 발전하고 있다.
    *   **HBM (High Bandwidth Memory):** 여러 개의 DRAM 다이(Die)를 수직으로 적층하고 TSV(Through-Silicon Via)로 연결하여 프로세서와 매우 넓은 대역폭으로 통신한다. GPU, AI 가속기 등 고대역폭이 필요한 애플리케이션에 사용된다.
    *   **3D DRAM:** 셀 구조를 3차원으로 만들어 집적도를 높이는 연구가 진행 중이다.

*   **SRAM의 진화:**
    *   **저전력 SRAM:** 모바일 기기나 IoT 장치에서 대기 전력 소모를 줄이기 위한 저전력 SRAM 기술이 개발되고 있다.
    *   **고밀도 SRAM:** 셀 면적을 줄여 집적도를 높이기 위한 연구가 진행 중이지만, 6T 구조의 한계로 인해 DRAM만큼의 집적도는 어렵다.

*   **비휘발성 메모리 (Non-Volatile Memory, NVM)의 부상:**
    플래시 메모리(Flash Memory) 외에 MRAM(Magnetoresistive RAM), PRAM(Phase-change RAM), ReRAM(Resistive RAM) 등 차세대 NVM 기술들이 연구되고 있다. 이들은 DRAM과 유사한 속도를 가지면서도 전원이 꺼져도 데이터를 유지하는 특성을 가진다. NVM은 메모리 계층 구조에서 DRAM과 보조 저장 장치 사이의 "스토리지 클래스 메모리(Storage Class Memory, SCM)" 역할을 수행하며, 궁극적으로는 DRAM을 대체할 가능성도 있다.

*   **인메모리 컴퓨팅 (In-Memory Computing):**
    메모리 내에서 직접 연산을 수행하여 프로세서와 메모리 간의 데이터 이동을 최소화하고, 폰 노이만 병목 현상(Von Neumann Bottleneck)을 해결하려는 시도이다. 이는 특히 AI 연산과 같이 대규모 데이터 처리가 필요한 분야에서 주목받고 있다.

#### 6. 결론

SRAM과 DRAM은 각각 고속/고비용/저집적도, 그리고 저속/저비용/고집적도라는 상반된 특성을 가지며, 디지털 시스템의 메모리 계층 구조에서 상호 보완적인 역할을 수행한다. SRAM은 캐시 메모리와 같이 속도가 중요한 소용량 메모리에, DRAM은 주 메모리와 같이 용량과 비용이 중요한 대용량 메모리에 최적화되어 있다. 각 기술의 아키텍처, 성능 특성, 그리고 애플리케이션 트레이드오프에 대한 깊이 있는 이해는 시스템 설계자가 성능, 비용, 전력 소모라는 복합적인 제약 조건 하에서 최적의 메모리 솔루션을 선택하고 구현하는 데 필수적이다. DDR, HBM과 같은 DRAM의 진화와 차세대 비휘발성 메모리, 그리고 인메모리 컴퓨팅과 같은 새로운 패러다임은 미래 컴퓨팅 시스템의 성능을 한 단계 더 끌어올릴 것이다.
