`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/07/28 10:10:54
// Design Name: 
// Module Name: tb_axi_full
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module tb_axi_full();


initial begin 
	rst_n = 0;
	#200;
	rst_n = 1;	
end 

initial sclk = 0;
always #5 sclk = !sclk;




myip_v1_0_hw_1_wrapper myip_v1_0_hw_1_wrapper_inst(
	.clock_rtl(sclk),
	.reset_rtl(!rst_n)
);





endmodule
