<html>
<head>
</head>
<body>
<a href="verilog_model.html">prev</a> : <a href="index.html">index</a>
: <a href="test_plan.html">next</a>
<p><font size=+1>2. 設計検証の環境
</font>
<blockquote>
この例は、単独のDUTを用いる検証なので、Verilogテストベンチ
(<a href="../verilog/squat_test.v">squat_test.v</a>) は、一つのsquat (DUT)の
インスタンスと一つのJedaモジュールのインスタンスで構成されています。
このテストベンチは、Jetaテンプレートジェネレータ jedatempプログラムによって自動生成されました。このプロセスは、 <a href="portset.html">5.Portsetの作成</a>にて、説明します。
<p>Jeda側のテストベンチの構造を、下図に示します。
<br>&nbsp;
<br>&nbsp;
<img SRC="../html/testbench.gif" >
<br>&nbsp;
<p>以下の章では、テストベンチを構成する各種の要素を作成する方法を、順を追って説明します。
<br>&nbsp;</blockquote>

<p><br>&nbsp;<a href="verilog_model.html">prev</a> : <a href="index.html">index</a>
: <a href="test_plan.html">next</a>
</body>
</html>
