---
layout:       post
title:        "数字IC不完全指南"
author:       "Lei Dong, Kai Zhou"
header-style: text
catalog:      true
tags:
    - ASIC
    - Guide
---

# 序-写在前面
该文档由东南大学20届学长整理创建。文档整理了数字ic设计全流程中涉及的相关知识以及秋招面试时重点考察的知识点。
文档整理的目的在于让新手icer在短时间内迅速成为一名知识面广，基本功扎实的数字ic工程师。让实验室同学从研一入学时起，就少走弯路，有目标有计划地学习数字ic知识。
文档的整理建立在个人知识体系之上，只涉及数字ic设计中的基础知识，且难免会受限于经验的不足，眼界的狭隘而出现谬误，欢迎添加微信dl961231联系笔者对文档整理出现的谬误进行指正和讨论。
本文的成文借鉴了大量前辈在网络上无私分享的知识总结，知识是无价的，但是正是这些前辈将他们的学习经验无私的分享出来，才为中国的ic行业注入了动力，增添了活力，拉高了行业的整体知识水平。在这里，我效仿各位前辈花了些许时间，对ic知识进行了一个总结归纳。希望本文档能够对后续进入本专业的同学有所助益，并且我希望凡是从本文档中获得助益的同学能够把无私的精神，分享的地精神传承下去，以包容进取的精神分享知识给周围人。越分享越幸运，知识烂在肚子里不会让你比别人更强，只会让人固步自封停滞不前！
另外，对于实验室本门的学弟学妹，我提出要求，希望学弟学妹每年对该文档进行一次改版、补充和再整理，希望你们能够站在前人的肩膀上拥有更广阔的视野，成就更高的高度。
最后，我与所有进入数字ic领域的硅友们共勉：天道酬勤，大器晚成！

by 董雷  
2022/04/25
  
<br> 

# 修订日志
| Rev. |  Date  |  Author  |  Description |  
| 1.0 | 2022/04/25 | 董雷 | 初版 |  
|     |            |       |      |

<br> 

# verilog语法
> 语法看书，不想写的又臭又长。
  
## VerilogHDL 可综合概述
1.Verilog HDL 的基本功能之一是描述可综合的硬件电路。如何合理使用 Verilog HDL 描述高性能的可综合电路是本次课的主旨之一。相比C语言，最显著的区别在与 HDL语言具备以下硬件设计的基本概念：
互连(connectivity )：wire 型变量描述各个模块之间的端口与网线连接关系。
并发(concurrency): 可以有效地描述并行的硬件系统。
时间(time): 定义了绝对和相对的时间度量，可综合操作符具有物理延迟。
C语言是一种软件语言， 所以并无上述硬件对象。  

2.硬件描述语言描述的电路，最终将通过逻辑综合工具、布局布线工具将其实现为芯片。但是，并不是verilog中所有的关键词都可以被综合为硬件电路。通常，有四个最常用的关键字被用来综合电路，分别是 always、if-else、case、assign，我们称之为可综合四大法宝。除此之外还有很多关键字。那么 verilog 中众多的关键字有什么存在价值呢？这些不可综合的关键字都可以用于书写 testbench。
