## Verilog Course
### Задание 1.

#### 1) Написать и протестировать модуль, определяющий, четное ли число подано на вход

Папка с решением: <b> even</b>

#### 2) Написать модуль «дешифратор 3->8»:
◦ на входе 3-битное число N
◦ на выходе вектор, в котором 1 выставлена в разряде N, остальные разряды нулевые

Папка с решением: <b> decoder</b>

#### 3) Написать модуль «логарифм по основанию 2»:
◦ На входе 8-битное число «степень двойки» (1, или 2, или 4, или 8 ... или 128)
◦ На выходе значение логарифма входного числа, т.е. величина степени.

Папка с решением: <b> log2</b>

#### 4) Написать модуль «приоритетный шифратор 8->3» (определяет номер старшей единицы в 8-битном векторе)

Папка с решением: <b> coder</b>

#### *5) Написать модуль, определяющий делится ли входное число на 3

Папка с решением: <b> division3</b>



### Задание 2.

Для всех заданий входы модулей: input clk, input reset

#### 1) Написать модуль-делитель тактового сигнала на 6 (генератор последовательности прямоугольных импульсов с частотой в 6 раз меньше синхросигнала)

Папка с решением: <b>clkdiv6</b>

#### 2) Написать модуль-генератор однотактных импульсов (1 раз в 5 тактов модуль выдаёт единичный импульс, длительностью 1 такт)

Папка с решением: <b>clk1div5</b>

### Задачи для прошивки на ПЛИС
[Файл](projects/Task_FPGA_2024.pdf) с заданиями
Папки:
#### 1. [Счетчик нажатий на кнопку со сбросом и с выводом на семисегментный индикатор.](projects/counter)