`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02/15/2026 06:27:21 PM
// Design Name: 
// Module Name: xadc_uart_stream
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module xadc_uart_stream(
    input logic clk,
    input logic [7:0] ja,
    input logic TX,
    output logic RX,
    output logic [3:0] led
    );
endmodule
