+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pulse_debug_reset                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse_warm_reset                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse_cold_reset                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debounce_inst                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller_004                                                                                                         ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller_003                                                                                                         ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller_002                                                                                                         ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller_001                                                                                                         ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller|alt_rst_req_sync_uq1                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller|alt_rst_sync_uq1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|rst_controller                                                                                                             ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|irq_mapper_002                                                                                                             ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|irq_mapper_001                                                                                                             ; 2     ; 30             ; 0            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|irq_mapper                                                                                                                 ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline_003|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline_003                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline_002|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline_002                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline_001|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline_001                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline|core                                                                                        ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|mux_pipeline                                                                                             ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline_003|core                                                                                  ; 234   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline_003                                                                                       ; 237   ; 3              ; 0            ; 3              ; 232    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline_002|core                                                                                  ; 234   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline_002                                                                                       ; 237   ; 3              ; 0            ; 3              ; 232    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline_001|core                                                                                  ; 236   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline_001                                                                                       ; 238   ; 2              ; 0            ; 2              ; 234    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline|core                                                                                      ; 236   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|agent_pipeline                                                                                           ; 238   ; 2              ; 0            ; 2              ; 234    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|limiter_pipeline_001|core                                                                                ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|limiter_pipeline_001                                                                                     ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|limiter_pipeline|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|limiter_pipeline                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_rd_rsp_width_adapter                                                         ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_wr_rsp_width_adapter                                                         ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_rd_cmd_width_adapter|uncompressor                                            ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_rd_cmd_width_adapter                                                         ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_wr_cmd_width_adapter|uncompressor                                            ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_wr_cmd_width_adapter                                                         ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|rsp_mux|arb|adder                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|rsp_mux|arb                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|rsp_mux                                                                                                  ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|rsp_demux_001                                                                                            ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|rsp_demux                                                                                                ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|cmd_mux_001                                                                                              ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|cmd_mux                                                                                                  ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|cmd_demux                                                                                                ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|f2sdram_m_master_limiter                                                                                 ; 254   ; 1              ; 1            ; 1              ; 252    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|router_002|the_default_decode                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|router_002                                                                                               ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|router_001|the_default_decode                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|router_001                                                                                               ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|router|the_default_decode                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|router                                                                                                   ; 126   ; 0              ; 3            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_agent|read_rsp_fifo                                                          ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_agent|write_rsp_fifo                                                         ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_agent|read_burst_uncompressor                                                ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_agent|check_and_align_address_to_size                                        ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|arria10_hps_0_f2sdram2_data_agent                                                                        ; 616   ; 18             ; 15           ; 18             ; 736    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|f2sdram_m_master_agent                                                                                   ; 203   ; 49             ; 90           ; 49             ; 158    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5|f2sdram_m_master_translator                                                                              ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_5                                                                                                          ; 219   ; 0              ; 1            ; 0              ; 306    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline_003|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline_003                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline_002|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline_002                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline_001|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline_001                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline|core                                                                                        ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|mux_pipeline                                                                                             ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline_003|core                                                                                  ; 234   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline_003                                                                                       ; 237   ; 3              ; 0            ; 3              ; 232    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline_002|core                                                                                  ; 234   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline_002                                                                                       ; 237   ; 3              ; 0            ; 3              ; 232    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline_001|core                                                                                  ; 236   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline_001                                                                                       ; 238   ; 2              ; 0            ; 2              ; 234    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline|core                                                                                      ; 236   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|agent_pipeline                                                                                           ; 238   ; 2              ; 0            ; 2              ; 234    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|limiter_pipeline_001|core                                                                                ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|limiter_pipeline_001                                                                                     ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|limiter_pipeline|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|limiter_pipeline                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_rd_rsp_width_adapter                                                         ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_wr_rsp_width_adapter                                                         ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_rd_cmd_width_adapter|uncompressor                                            ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_rd_cmd_width_adapter                                                         ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_wr_cmd_width_adapter|uncompressor                                            ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_wr_cmd_width_adapter                                                         ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|rsp_mux|arb|adder                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|rsp_mux|arb                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|rsp_mux                                                                                                  ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|rsp_demux_001                                                                                            ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|rsp_demux                                                                                                ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|cmd_mux_001                                                                                              ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|cmd_mux                                                                                                  ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|cmd_demux                                                                                                ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|f2sdram_m1_master_limiter                                                                                ; 254   ; 1              ; 1            ; 1              ; 252    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|router_002|the_default_decode                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|router_002                                                                                               ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|router_001|the_default_decode                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|router_001                                                                                               ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|router|the_default_decode                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|router                                                                                                   ; 126   ; 0              ; 3            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_agent|read_rsp_fifo                                                          ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_agent|write_rsp_fifo                                                         ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_agent|read_burst_uncompressor                                                ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_agent|check_and_align_address_to_size                                        ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|arria10_hps_0_f2sdram0_data_agent                                                                        ; 616   ; 18             ; 15           ; 18             ; 736    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|f2sdram_m1_master_agent                                                                                  ; 203   ; 49             ; 90           ; 49             ; 158    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4|f2sdram_m1_master_translator                                                                             ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_4                                                                                                          ; 219   ; 0              ; 1            ; 0              ; 306    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline_003|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline_003                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline_002|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline_002                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline_001|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline_001                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline|core                                                                                        ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|mux_pipeline                                                                                             ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline_003|core                                                                                  ; 234   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline_003                                                                                       ; 237   ; 3              ; 0            ; 3              ; 232    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline_002|core                                                                                  ; 234   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline_002                                                                                       ; 237   ; 3              ; 0            ; 3              ; 232    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline_001|core                                                                                  ; 236   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline_001                                                                                       ; 238   ; 2              ; 0            ; 2              ; 234    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline|core                                                                                      ; 236   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|agent_pipeline                                                                                           ; 238   ; 2              ; 0            ; 2              ; 234    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|limiter_pipeline_001|core                                                                                ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|limiter_pipeline_001                                                                                     ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|limiter_pipeline|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|limiter_pipeline                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_rd_rsp_width_adapter                                                         ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_wr_rsp_width_adapter                                                         ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_rd_cmd_width_adapter|uncompressor                                            ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_rd_cmd_width_adapter                                                         ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_wr_cmd_width_adapter|uncompressor                                            ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_wr_cmd_width_adapter                                                         ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|rsp_mux|arb|adder                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|rsp_mux|arb                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|rsp_mux                                                                                                  ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|rsp_demux_001                                                                                            ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|rsp_demux                                                                                                ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|cmd_mux_001                                                                                              ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|cmd_mux                                                                                                  ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|cmd_demux                                                                                                ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|hps_m_master_limiter                                                                                     ; 254   ; 1              ; 1            ; 1              ; 252    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|router_002|the_default_decode                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|router_002                                                                                               ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|router_001|the_default_decode                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|router_001                                                                                               ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|router|the_default_decode                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|router                                                                                                   ; 126   ; 0              ; 3            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_agent|read_rsp_fifo                                                          ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_agent|write_rsp_fifo                                                         ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_agent|read_burst_uncompressor                                                ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_agent|check_and_align_address_to_size                                        ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|arria10_hps_0_f2h_axi_slave_agent                                                                        ; 616   ; 18             ; 15           ; 18             ; 736    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|hps_m_master_agent                                                                                       ; 203   ; 49             ; 90           ; 49             ; 158    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3|hps_m_master_translator                                                                                  ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_3                                                                                                          ; 219   ; 0              ; 1            ; 0              ; 306    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_004|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_004                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_003|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_003                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_002                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter_001                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|avalon_st_adapter                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_009|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_009                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_008|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_008                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_007|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_007                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_006|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_006                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_005|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_005                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_004|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_004                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_003|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_003                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_002|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_002                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_001|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline_001                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline|core                                                                                        ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|mux_pipeline                                                                                             ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_009|core                                                                                  ; 89    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_009                                                                                       ; 92    ; 3              ; 0            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_008|core                                                                                  ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_008                                                                                       ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_007|core                                                                                  ; 89    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_007                                                                                       ; 92    ; 3              ; 0            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_006|core                                                                                  ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_006                                                                                       ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_005|core                                                                                  ; 89    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_005                                                                                       ; 92    ; 3              ; 0            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_004|core                                                                                  ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_004                                                                                       ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_003|core                                                                                  ; 89    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_003                                                                                       ; 92    ; 3              ; 0            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_002|core                                                                                  ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_002                                                                                       ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_001|core                                                                                  ; 89    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline_001                                                                                       ; 92    ; 3              ; 0            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline|core                                                                                      ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|agent_pipeline                                                                                           ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|limiter_pipeline_001|core                                                                                ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|limiter_pipeline_001                                                                                     ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|limiter_pipeline|core                                                                                    ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|limiter_pipeline                                                                                         ; 96    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_mux|arb|adder                                                                                        ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_mux|arb                                                                                              ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_mux                                                                                                  ; 458   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_demux_004                                                                                            ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_demux_003                                                                                            ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_demux_002                                                                                            ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_demux_001                                                                                            ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|rsp_demux                                                                                                ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|cmd_mux_004                                                                                              ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|cmd_mux_003                                                                                              ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|cmd_mux_002                                                                                              ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|cmd_mux_001                                                                                              ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|cmd_mux                                                                                                  ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|cmd_demux                                                                                                ; 98    ; 25             ; 2            ; 25             ; 456    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|pb_lwh2f_m0_limiter                                                                                      ; 186   ; 0              ; 0            ; 0              ; 184    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_005|the_default_decode                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_005                                                                                               ; 89    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_004|the_default_decode                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_004                                                                                               ; 89    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_003|the_default_decode                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_003                                                                                               ; 89    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_002|the_default_decode                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_002                                                                                               ; 89    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_001|the_default_decode                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router_001                                                                                               ; 89    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router|the_default_decode                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|router                                                                                                   ; 89    ; 0              ; 5            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|dipsw_pio_s1_agent_rsp_fifo                                                                              ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|dipsw_pio_s1_agent|uncompressor                                                                          ; 23    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|dipsw_pio_s1_agent                                                                                       ; 256   ; 39             ; 42           ; 39             ; 263    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|button_pio_s1_agent_rsp_fifo                                                                             ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|button_pio_s1_agent|uncompressor                                                                         ; 23    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|button_pio_s1_agent                                                                                      ; 256   ; 39             ; 42           ; 39             ; 263    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|led_pio_s1_agent_rsp_fifo                                                                                ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|led_pio_s1_agent|uncompressor                                                                            ; 23    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|led_pio_s1_agent                                                                                         ; 256   ; 39             ; 42           ; 39             ; 263    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|sysid_qsys_0_control_slave_agent|uncompressor                                                            ; 23    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|sysid_qsys_0_control_slave_agent                                                                         ; 256   ; 39             ; 42           ; 39             ; 263    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|ilc_avalon_slave_agent_rsp_fifo                                                                          ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|ilc_avalon_slave_agent|uncompressor                                                                      ; 23    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|ilc_avalon_slave_agent                                                                                   ; 256   ; 39             ; 42           ; 39             ; 263    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|pb_lwh2f_m0_agent                                                                                        ; 146   ; 35             ; 60           ; 35             ; 121    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|dipsw_pio_s1_translator                                                                                  ; 92    ; 6              ; 10           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|button_pio_s1_translator                                                                                 ; 92    ; 6              ; 10           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|led_pio_s1_translator                                                                                    ; 92    ; 6              ; 10           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|sysid_qsys_0_control_slave_translator                                                                    ; 92    ; 6              ; 8            ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|ilc_avalon_slave_translator                                                                              ; 92    ; 6              ; 3            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2|pb_lwh2f_m0_translator                                                                                   ; 93    ; 10             ; 2            ; 10             ; 86     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_2                                                                                                          ; 211   ; 0              ; 0            ; 0              ; 183    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|avalon_st_adapter                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_005|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_005                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_004|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_004                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_003|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_003                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_002|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_002                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_001|core                                                                                    ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline_001                                                                                         ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline|core                                                                                        ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|mux_pipeline                                                                                             ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|agent_pipeline_001|core                                                                                  ; 125   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|agent_pipeline_001                                                                                       ; 128   ; 3              ; 0            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|agent_pipeline|core                                                                                      ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|agent_pipeline                                                                                           ; 130   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|rsp_mux_002                                                                                              ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|rsp_mux_001                                                                                              ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|rsp_mux                                                                                                  ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|rsp_demux                                                                                                ; 130   ; 9              ; 2            ; 9              ; 376    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|cmd_mux|arb|adder                                                                                        ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|cmd_mux|arb                                                                                              ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|cmd_mux                                                                                                  ; 378   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|cmd_demux_002                                                                                            ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|cmd_demux_001                                                                                            ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|cmd_demux                                                                                                ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract         ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                  ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                         ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment         ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size           ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                 ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_burst_adapter                                                                                ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router_003|the_default_decode                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router_003                                                                                               ; 125   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router_002|the_default_decode                                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router_002                                                                                               ; 125   ; 4              ; 3            ; 4              ; 126    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router_001|the_default_decode                                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router_001                                                                                               ; 125   ; 4              ; 3            ; 4              ; 126    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router|the_default_decode                                                                                ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|router                                                                                                   ; 125   ; 4              ; 3            ; 4              ; 126    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_agent_rdata_fifo                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_agent_rsp_fifo                                                                               ; 165   ; 39             ; 0            ; 39             ; 124    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_agent|uncompressor                                                                           ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_agent                                                                                        ; 326   ; 39             ; 40           ; 39             ; 358    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|fpga_m_master_agent                                                                                      ; 203   ; 48             ; 94           ; 48             ; 157    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|arria10_hps_0_h2f_lw_axi_master_agent|align_address_to_size                                              ; 49    ; 11             ; 1            ; 11             ; 34     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|arria10_hps_0_h2f_lw_axi_master_agent                                                                    ; 413   ; 92             ; 207          ; 92             ; 296    ; 92              ; 92            ; 92              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|pb_lwh2f_s0_translator                                                                                   ; 115   ; 4              ; 23           ; 4              ; 83     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1|fpga_m_master_translator                                                                                 ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_1                                                                                                          ; 249   ; 0              ; 1            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                        ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|avalon_st_adapter                                                                                        ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline_003|core                                                                                    ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline_003                                                                                         ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline_002|core                                                                                    ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline_002                                                                                         ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline_001|core                                                                                    ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline_001                                                                                         ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline|core                                                                                        ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|mux_pipeline                                                                                             ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|agent_pipeline_001|core                                                                                  ; 98    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|agent_pipeline_001                                                                                       ; 101   ; 3              ; 0            ; 3              ; 96     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|agent_pipeline|core                                                                                      ; 100   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|agent_pipeline                                                                                           ; 102   ; 2              ; 0            ; 2              ; 98     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_cmd_width_adapter|check_and_align_address_to_size                                    ; 45    ; 8              ; 2            ; 8              ; 34     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_cmd_width_adapter                                                                    ; 130   ; 3              ; 2            ; 3              ; 98     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_rsp_width_adapter|uncompressor                                                       ; 56    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_rsp_width_adapter                                                                    ; 103   ; 3              ; 0            ; 3              ; 125    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|rsp_mux_001                                                                                              ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|rsp_mux                                                                                                  ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|rsp_demux                                                                                                ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|cmd_mux|arb|adder                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|cmd_mux|arb                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|cmd_mux                                                                                                  ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|cmd_demux_001                                                                                            ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|cmd_demux                                                                                                ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 40    ; 5              ; 3            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 100   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter                                                                        ; 100   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|router_002|the_default_decode                                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|router_002                                                                                               ; 98    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|router_001|the_default_decode                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|router_001                                                                                               ; 125   ; 3              ; 3            ; 3              ; 125    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|router|the_default_decode                                                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|router                                                                                                   ; 125   ; 3              ; 3            ; 3              ; 125    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_agent_rdata_fifo                                                                     ; 55    ; 41             ; 0            ; 41             ; 12     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                       ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                   ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                ; 223   ; 13             ; 15           ; 13             ; 251    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|arria10_hps_0_h2f_axi_master_agent|align_address_to_size                                                 ; 49    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|arria10_hps_0_h2f_axi_master_agent                                                                       ; 433   ; 81             ; 205          ; 81             ; 296    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                           ; 62    ; 7              ; 14           ; 7              ; 39     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|mm_interconnect_0                                                                                                          ; 174   ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|sysid_qsys_0                                                                                                               ; 3     ; 18             ; 2            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|pb_lwh2f                                                                                                                   ; 87    ; 2              ; 0            ; 2              ; 83     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|onchip_memory2_0|the_altsyncram|auto_generated|mux2                                                                        ; 132   ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|onchip_memory2_0|the_altsyncram|auto_generated|decode3                                                                     ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|onchip_memory2_0|the_altsyncram|auto_generated                                                                             ; 29    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|onchip_memory2_0                                                                                                           ; 33    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|led_pio                                                                                                                    ; 42    ; 0              ; 28           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|issp_0                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|rst_controller|alt_rst_req_sync_uq1                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|rst_controller|alt_rst_sync_uq1                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|rst_controller                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|p2b_adapter                                                                                                          ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|b2p_adapter                                                                                                          ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|transacto|p2m                                                                                                        ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|transacto                                                                                                            ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|p2b                                                                                                                  ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|b2p                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|fifo                                                                                                                 ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|timing_adt                                                                                                           ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                             ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                               ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                               ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                             ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master|node                                                                                ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m|jtag_phy_embedded_in_jtag_master                                                                                     ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|hps_m                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|rst_controller|alt_rst_req_sync_uq1                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|rst_controller|alt_rst_sync_uq1                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|rst_controller                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|p2b_adapter                                                                                                         ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|b2p_adapter                                                                                                         ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|transacto|p2m                                                                                                       ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|transacto                                                                                                           ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|p2b                                                                                                                 ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|b2p                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|fifo                                                                                                                ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|timing_adt                                                                                                          ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                            ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                              ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                              ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                               ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                            ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                           ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master|node                                                                               ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m|jtag_phy_embedded_in_jtag_master                                                                                    ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|fpga_m                                                                                                                     ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|rst_controller|alt_rst_req_sync_uq1                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|rst_controller|alt_rst_sync_uq1                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|rst_controller                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|p2b_adapter                                                                                                     ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|b2p_adapter                                                                                                     ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|transacto|p2m                                                                                                   ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|transacto                                                                                                       ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|p2b                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|b2p                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|fifo                                                                                                            ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|timing_adt                                                                                                      ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                        ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                          ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                          ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                           ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                        ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                       ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master|node                                                                           ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1|jtag_phy_embedded_in_jtag_master                                                                                ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m1                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|rst_controller|alt_rst_req_sync_uq1                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|rst_controller|alt_rst_sync_uq1                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|rst_controller                                                                                                   ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|p2b_adapter                                                                                                      ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|b2p_adapter                                                                                                      ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|transacto|p2m                                                                                                    ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|transacto                                                                                                        ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|p2b                                                                                                              ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|b2p                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|fifo                                                                                                             ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|timing_adt                                                                                                       ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                         ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                           ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                           ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                            ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                         ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master|node                                                                            ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m|jtag_phy_embedded_in_jtag_master                                                                                 ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|f2sdram_m                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|hmc.hmc_ast.data_if_inst                                                                     ; 1024  ; 1152           ; 768          ; 1152           ; 1408   ; 1152            ; 1152          ; 1152            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|hmc_mmr_if_inst                                                                              ; 162   ; 8              ; 0            ; 8              ; 170    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|hmc_sideband_if_inst                                                                         ; 207   ; 27             ; 80           ; 27             ; 180    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|hmc_avl_if_inst                                                                              ; 154   ; 4              ; 26           ; 4              ; 136    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_cal_fail_regs                                                                ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_cal_success_regs                                                             ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_seq_busy_regs                                                                ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_wlat_regs                                                                    ; 8     ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_rlat_regs                                                                    ; 8     ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_ctl_long_idle_regs                                                           ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_ctl_refresh_done_regs                                                        ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_cal_req_regs                                                                 ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|seq_if_inst                                                                                  ; 38    ; 12             ; 15           ; 12             ; 39     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|io_tiles_wrap_inst|altera_emif_arch_nf_abphy_mux_inst                                        ; 4932  ; 1466           ; 0            ; 1466           ; 3466   ; 1466            ; 1466          ; 1466            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                             ; 2001  ; 4              ; 315          ; 4              ; 1497   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|io_tiles_wrap_inst                                                                           ; 2002  ; 425            ; 1            ; 425            ; 1498   ; 425             ; 425           ; 425             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|io_aux_inst                                                                                  ; 175   ; 1              ; 0            ; 1              ; 217    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].ub1                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].gen_x8.ub0                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                              ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].ub1                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].gen_x8.ub0                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                              ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].ub1                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].gen_x8.ub0                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                              ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].ub1                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].gen_x8.ub0                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                              ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                          ; 33    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                            ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                            ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                            ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                            ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                              ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].ubuf                                                           ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                              ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].ubuf                                                         ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                            ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].ubuf                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                          ; 33    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].ubuf                                                           ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                              ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].ubuf                                                          ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                             ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].ubuf                                                           ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                              ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].ubuf                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].ubuf                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].ub1                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].ub0                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                               ; 34    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[3].ub1                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[3].ub0                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[2].ub1                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[2].ub0                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[1].ub1                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[1].ub0                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[0].ub1                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[0].ub0                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[22].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[21].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[20].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[19].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[18].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[17].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[16].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[15].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[14].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[13].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[12].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[11].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[10].ub                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[9].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[8].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[7].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[6].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[5].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[4].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[3].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[2].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[1].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[0].ub                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|bufs_inst                                                                                    ; 331   ; 30             ; 138          ; 30             ; 170    ; 30              ; 30            ; 30              ; 48    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|hps.hps_clks_rsts_inst                                                                       ; 38    ; 54             ; 37           ; 54             ; 55     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|oct_inst                                                                                     ; 9     ; 3              ; 8            ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|pll_extra_clks_inst                                                                          ; 10    ; 1              ; 6            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst|pll_inst                                                                                     ; 12    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch|arch_inst                                                                                              ; 4905  ; 4105           ; 4138         ; 4105           ; 4814   ; 4105            ; 4105          ; 4105            ; 48    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0|arch                                                                                                        ; 4905  ; 803            ; 0            ; 803            ; 4125   ; 803             ; 803           ; 803             ; 44    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|emif_a10_hps_0                                                                                                             ; 4102  ; 0              ; 0            ; 0              ; 4125   ; 0               ; 0             ; 0               ; 44    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|dipsw_pio                                                                                                                  ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|button_pio                                                                                                                 ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|hps_io|border                                                                                                ; 11    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 24    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|hps_io                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 24    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_b                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_r                                            ; 141   ; 1              ; 0            ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_w                                            ; 155   ; 1              ; 0            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_aw                                           ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_ar                                           ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst                                                    ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|_w_valid_alen                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|w_strb_alen                                                        ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|b_ready_alen                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_valid_alen                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|r_ready_alen                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|w_last_alen                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_valid_alen                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_size_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_prot_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_size_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_prot_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_lock_alen                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_burst_alen                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_lock_alen                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_burst_alen                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|w_id_alen                                                          ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_ar_user                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_len_alen                                                        ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_id_alen                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|aw_cache_alen                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_ar_user                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_len_alen                                                        ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_id_alen                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|ar_cache_alen                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|araddr_alen                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|awaddr_alen                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|wdata_alen                                                         ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2                                                                    ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_b                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_r                                            ; 141   ; 1              ; 0            ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_w                                            ; 155   ; 1              ; 0            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_aw                                           ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_ar                                           ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst                                                    ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|_w_valid_alen                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|w_strb_alen                                                        ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|b_ready_alen                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_valid_alen                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|r_ready_alen                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|w_last_alen                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_valid_alen                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_size_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_prot_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_size_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_prot_alen                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_lock_alen                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_burst_alen                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_lock_alen                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_burst_alen                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|w_id_alen                                                          ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_ar_user                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_len_alen                                                        ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_id_alen                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_cache_alen                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_ar_user                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_len_alen                                                        ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_id_alen                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_cache_alen                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|araddr_alen                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|awaddr_alen                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|wdata_alen                                                         ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0                                                                    ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|f2sdram                                                                                      ; 562   ; 4              ; 0            ; 4              ; 292    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|r_id_alen                                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|b_id_alen                                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|rdata_alen                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_b                                                              ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_r                                                              ; 45    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_w                                                              ; 47    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_aw                                                             ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_ar                                                             ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins                                                                      ; 217   ; 0              ; 0            ; 0              ; 214    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga                                                                                     ; 61    ; 4              ; 0            ; 4              ; 164    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|r_id_alen                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|b_id_alen                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|rdata_alen                                                             ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_b                                                ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_r                                                ; 45    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_w                                                ; 47    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_aw                                               ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_ar                                               ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst                                                        ; 217   ; 0              ; 0            ; 0              ; 214    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight                                                                        ; 59    ; 24             ; 0            ; 24             ; 164    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|w_id_alen                                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|aw_ar_user                                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|aw_len_alen                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|aw_id_alen                                                                          ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|aw_cache_alen                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|ar_ar_user                                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|ar_len_alen                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|ar_id_alen                                                                          ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|ar_cache_alen                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|araddr_alen                                                                         ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|awaddr_alen                                                                         ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|wdata_alen                                                                          ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_b                                                             ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_r                                                             ; 141   ; 1              ; 0            ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_w                                                             ; 155   ; 1              ; 0            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_aw                                                            ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_ar                                                            ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst                                                                     ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|fpga2hps                                                                                     ; 283   ; 4              ; 0            ; 4              ; 146    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|emif_interface|inst                                                                          ; 580   ; 193            ; 0            ; 193            ; 445    ; 193             ; 193           ; 193             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces|emif_interface                                                                               ; 4096  ; 0              ; 58           ; 0              ; 4096   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0|fpga_interfaces                                                                                              ; 5118  ; 2              ; 1            ; 2              ; 4843   ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|arria10_hps_0                                                                                                              ; 5129  ; 0              ; 0            ; 0              ; 4862   ; 0               ; 0             ; 0               ; 24    ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|ilc|state_machine[1].state_machine_counter                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|ilc|state_machine[0].state_machine_counter                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|ilc|irq_detector_cicuit[1].irq_detector                                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|ilc|irq_detector_cicuit[0].irq_detector                                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|ilc                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst                                                                                                                            ; 59    ; 16             ; 0            ; 16             ; 55     ; 16              ; 16            ; 16              ; 68    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
