# ğŸ§© Digilent Basys3 Verilog ê¸°ë³¸ ë¬¸ë²• ì •ë¦¬

## 1ï¸âƒ£ ìë£Œí˜•

### ğŸ“˜ Netí˜• (ì—°ê²°ì„ )
- **wire** : ë…¼ë¦¬ì  ë™ì‘ ì—†ì´ ë‹¨ìˆœ ì—°ê²°ì— ì‚¬ìš©  
  ```verilog
  wire x;
  ```

### ğŸ“˜ Registerí˜• (ê°’ ì €ì¥)
- **reg** : ê°’ì„ ì„ì‹œë¡œ ì €ì¥í•  ìˆ˜ ìˆëŠ” ë³€ìˆ˜ (ì¡°í•©/ìˆœì°¨íšŒë¡œì—ì„œ ì‚¬ìš©)  
  ```verilog
  reg [3:0] x1, y1, z1;
  ```

### ğŸ“˜ ë…¼ë¦¬ê°’
| ê°’ | ì˜ë¯¸ |
|:--:|:--|
| `0` | ë…¼ë¦¬ì  0 / ê±°ì§“ (GND) |
| `1` | ë…¼ë¦¬ì  1 / ì°¸ (VCC) |
| `X` | ì•Œ ìˆ˜ ì—†ëŠ” ìƒíƒœ |
| `Z` | í•˜ì´ì„í”¼ë˜ìŠ¤ (Open / Floating) |

---

## 2ï¸âƒ£ íŒŒë¼ë¯¸í„°(Parameter)

- ëª¨ë“ˆ ë‚´ ìƒìˆ˜ ì •ì˜ì— ì‚¬ìš© (ë¹„íŠ¸ í­, ì£¼ì†Œ ë²”ìœ„ ë“±)
- `parameter`, `localparam` ì‚¬ìš©

```verilog
parameter AVG = (x + y) / 2;
```

- ëª¨ë“ˆ ë§¤ê°œë³€ìˆ˜í™” ì˜ˆì‹œ
  ```verilog
  module example_module #(parameter WIDTH = 4) (...);
  module example_module #(.WIDTH(4)) (...);
  ```

---

## 3ï¸âƒ£ ë²¡í„°(Vector)ì™€ ë°°ì—´(Array)

### ğŸ“˜ ë²¡í„°
ì—¬ëŸ¬ ë¹„íŠ¸ë¡œ êµ¬ì„±ëœ ë¹„íŠ¸ì—´

```verilog
wire [3:0] bus_a;
assign bus_a = 4'hF;
```

### ğŸ“˜ ë°°ì—´
ë²¡í„°ì˜ ì§‘í•©

```verilog
reg [7:0] array_2d [2:0];       // 2ì°¨ì› ë°°ì—´
array_2d[2][3] = 8'h00;
```

---

## 4ï¸âƒ£ ì—°ì‚°ì

| ì¢…ë¥˜ | ì—°ì‚°ì | ì˜ˆì‹œ |
|------|---------|------|
| **ì‚°ìˆ ** | `+`, `-`, `*`, `/`, `%` | `assign add = a + b;` |
| **ë…¼ë¦¬** | `&&`, `||`, `!` | `if (a && b)` |
| **ë¹„íŠ¸ë‹¨ìœ„** | `~`, `&`, `|`, `^`, `^~`, `~^` | `(1011) ^ (0011) â†’ (1000)` |
| **ê´€ê³„** | `==`, `!=`, `<`, `<=`, `>`, `>=` | `assign eq = (a==b);` |
| **ì‹œí”„íŠ¸** | `<<`, `>>`, `<<<`, `>>>` | `0110_1001 >> 2 â†’ 0001_1010` |
| **ì¡°ê±´** | `? :` | `y = (a==b) ? a : b;` |
| **ê²°í•©** | `{ }` | `{1'b1, 1'b0, 2'b01} â†’ 1001` |
| **ë°˜ë³µê²°í•©** | `{a{b}}` | `{2{01}} â†’ 0101` |

---

## 5ï¸âƒ£ Verilogì˜ ì¶”ìƒí™” ìˆ˜ì¤€ ëª¨ë¸ë§

| ìˆ˜ì¤€ | ì„¤ëª… | ì˜ˆì‹œ |
|------|------|------|
| **ê²Œì´íŠ¸ ìˆ˜ì¤€** | ë…¼ë¦¬ ê²Œì´íŠ¸ ì§ì ‘ í‘œí˜„ | `and #(3,4) U0(out, in1, in2);` |
| **ë°ì´í„°í”Œë¡œìš° ìˆ˜ì¤€** | ì—°ì‚°ì‹ ê¸°ë°˜ ì—°ê²° | `assign out = in1 & in2;` |
| **í–‰ìœ„ ìˆ˜ì¤€** | ê¸°ëŠ¥ ì¤‘ì‹¬ í‘œí˜„ (Cì–¸ì–´ ìœ ì‚¬) | `always @(posedge clk)` |

---

## 6ï¸âƒ£ í• ë‹¹ë¬¸

### ğŸ“˜ ì—°ì† í• ë‹¹ë¬¸ (Continuous Assignment)
- **ì¡°í•©íšŒë¡œìš©**
- `assign` ì‚¬ìš©
- **ì¢Œë³€**: `netí˜•`, **ìš°ë³€**: `net/reg`

```verilog
assign result = a & b;
```

### ğŸ“˜ ì ˆì°¨ì  í• ë‹¹ë¬¸ (Procedural Assignment)
- `always` ë˜ëŠ” `initial` ë¸”ë¡ ì•ˆì—ì„œ ì‚¬ìš©
- **ìˆœì°¨íšŒë¡œ**: `<=` (non-blocking)
- **ì¡°í•©íšŒë¡œ**: `=` (blocking)

| êµ¬ë¶„ | ì—°ì‚°ì | ì‚¬ìš© ëŒ€ìƒ |
|------|--------|------------|
| ë¸”ë¡í‚¹ | `=` | ì¡°í•©íšŒë¡œ |
| ë…¼ë¸”ë¡í‚¹ | `<=` | ìˆœì°¨íšŒë¡œ |

### âœ… ì‚¬ìš© ì§€ì¹¨
- ìˆœì°¨íšŒë¡œ â†’ `<=`  
- ì¡°í•©íšŒë¡œ â†’ `=`  
- í•œ `always`ë¬¸ ë‚´ì—ì„œ `=`ì™€ `<=` í˜¼ìš© ê¸ˆì§€  
- ì—¬ëŸ¬ `always`ë¬¸ì—ì„œ ë™ì¼í•œ `reg` ì‚¬ìš© ê¸ˆì§€

---

## 7ï¸âƒ£ Always / Initial ë¬¸

### ğŸ“˜ always ë¬¸
- **í•©ì„± ê°€ëŠ¥**
- ì¡°í•©íšŒë¡œ, ìˆœì°¨íšŒë¡œ, í…ŒìŠ¤íŠ¸ë²¤ì¹˜ ë“± ë‹¤ì–‘í•œ ìš©ë„
- ì—¬ëŸ¬ ê°œ ë™ì‹œì— ì‹¤í–‰ ê°€ëŠ¥

```verilog
always @(posedge clk or negedge rst)
    if (!rst)
        q <= 0;
    else
        q <= d;
```

### ğŸ“˜ initial ë¬¸
- ì´ˆê¸°ê°’ ì„¤ì •, í…ŒìŠ¤íŠ¸ìš© (í•©ì„± ë¶ˆê°€)
- ì—¬ëŸ¬ ê°œ ì‘ì„± ê°€ëŠ¥, ë³‘ë ¬ ì‹¤í–‰ë¨

```verilog
initial begin
    a = 0; b = 1;
end
```

---

## 8ï¸âƒ£ êµ¬ì¡°ì  ì„¤ê³„ (Structural Design)

- ì „ì²´ ì‹œìŠ¤í…œì„ **ëª¨ë“ˆ ë‹¨ìœ„ë¡œ ë¶„í• **  
- í•˜ìœ„ ëª¨ë“ˆì„ ìƒìœ„ ëª¨ë“ˆì— **ì¸ìŠ¤í„´ìŠ¤í™”**í•˜ì—¬ ì—°ê²°

### ğŸ“˜ ìœ„ì¹˜ ê¸°ë°˜ í¬íŠ¸ ë§¤í•‘
```verilog
adder U0 (a, b, sum);
```

### ğŸ“˜ ì´ë¦„ ê¸°ë°˜ í¬íŠ¸ ë§¤í•‘
```verilog
adder U0 (.a(x), .b(y), .sum(z));
```

---

## 9ï¸âƒ£ ê°€ë…ì„±ê³¼ íš¨ìœ¨ì  ì„¤ê³„ ìŠ¤íƒ€ì¼

### ğŸ“˜ ì½”ë”© ìŠ¤íƒ€ì¼ ê°€ì´ë“œ
- ì¼ê´€ëœ ë“¤ì—¬ì“°ê¸°
- ì˜ë¯¸ ìˆëŠ” ì´ë¦„ ì‚¬ìš©
- í´ë¡(`clk`) ë° ë¦¬ì…‹(`rst_n`) ëª…í™•íˆ í‘œê¸°
- ìƒìˆ˜ëŠ” `parameter`ë¡œ ì •ì˜
- í¬íŠ¸ ì„ ì–¸ ìˆœì„œ ì •ë¦¬ (ì…ë ¥â†’ì¶œë ¥)
- ìš°ì„ ìˆœìœ„ ì—†ëŠ” ì¡°ê±´ë¬¸ ê¶Œì¥ (`case`, `if-else`)

### ğŸ“˜ íš¨ìœ¨ì  ì½”ë”© ë°©ë²•
- `always` ì´ë²¤íŠ¸ ëª©ë¡ì— í•„ìš”í•œ ì‹ í˜¸ë§Œ í¬í•¨
- ì¡°ê±´ë¬¸ ê¸°ë°˜ ì¡°í•©íšŒë¡œ ì„¤ê³„
- ì‹œê°„ ì œì–´ í¬í•¨ ìˆœì°¨íšŒë¡œì—ì„œì˜ `posedge` / `negedge` ì •í™•íˆ ì§€ì •

---

âœ… **Tip:**  
Basys3 ì‹¤ìŠµ ì‹œì—ëŠ” í•­ìƒ `timescale`ê³¼ `default_nettype`ì„ ëª…ì‹œí•˜ëŠ” ìŠµê´€ì„ ë“¤ì´ì„¸ìš”.

```verilog
`timescale 1ns / 1ps
`default_nettype none
```
