
AAquad_firmware.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000007c4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000750  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000b  00800100  00800100  000007c4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000007c4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000007f4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000140  00000000  00000000  00000834  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001279  00000000  00000000  00000974  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000c9c  00000000  00000000  00001bed  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000a1d  00000000  00000000  00002889  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001cc  00000000  00000000  000032a8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000067c  00000000  00000000  00003474  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001d6  00000000  00000000  00003af0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000c0  00000000  00000000  00003cc6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 5a 00 	jmp	0xb4	; 0xb4 <__ctors_end>
   4:	0c 94 2f 02 	jmp	0x45e	; 0x45e <__vector_1>
   8:	0c 94 e1 01 	jmp	0x3c2	; 0x3c2 <__vector_2>
   c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  10:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  14:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  18:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  1c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  20:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  24:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  28:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  2c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  30:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  34:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  38:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  3c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  40:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  44:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  48:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  4c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  50:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  54:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  58:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  5c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  60:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  64:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  68:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  6c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  70:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  74:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  78:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  7c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  80:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  84:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  88:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  8c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  90:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  94:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  98:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  9c:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  a0:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  a4:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  a8:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  ac:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>
  b0:	0c 94 6c 00 	jmp	0xd8	; 0xd8 <__bad_interrupt>

000000b4 <__ctors_end>:
  b4:	11 24       	eor	r1, r1
  b6:	1f be       	out	0x3f, r1	; 63
  b8:	cf ef       	ldi	r28, 0xFF	; 255
  ba:	d8 e0       	ldi	r29, 0x08	; 8
  bc:	de bf       	out	0x3e, r29	; 62
  be:	cd bf       	out	0x3d, r28	; 61

000000c0 <__do_clear_bss>:
  c0:	21 e0       	ldi	r18, 0x01	; 1
  c2:	a0 e0       	ldi	r26, 0x00	; 0
  c4:	b1 e0       	ldi	r27, 0x01	; 1
  c6:	01 c0       	rjmp	.+2      	; 0xca <.do_clear_bss_start>

000000c8 <.do_clear_bss_loop>:
  c8:	1d 92       	st	X+, r1

000000ca <.do_clear_bss_start>:
  ca:	ab 30       	cpi	r26, 0x0B	; 11
  cc:	b2 07       	cpc	r27, r18
  ce:	e1 f7       	brne	.-8      	; 0xc8 <.do_clear_bss_loop>
  d0:	0e 94 56 01 	call	0x2ac	; 0x2ac <main>
  d4:	0c 94 a6 03 	jmp	0x74c	; 0x74c <_exit>

000000d8 <__bad_interrupt>:
  d8:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000dc <acc_init>:
#include "acc_init.h"

int acc_init(){


	if  ( ! start() ){
  dc:	0e 94 a4 00 	call	0x148	; 0x148 <start>
  e0:	00 97       	sbiw	r24, 0x00	; 0
  e2:	b1 f0       	breq	.+44     	; 0x110 <acc_init+0x34>

		return 0;
	} 

	if ( ! send_slave(0x32) ){	// slave + w
  e4:	82 e3       	ldi	r24, 0x32	; 50
  e6:	90 e0       	ldi	r25, 0x00	; 0
  e8:	0e 94 ca 00 	call	0x194	; 0x194 <send_slave>
  ec:	00 97       	sbiw	r24, 0x00	; 0
  ee:	81 f0       	breq	.+32     	; 0x110 <acc_init+0x34>

		return 0;
	} 

	if ( ! send_reg(0x20) ){	// Control register 1
  f0:	80 e2       	ldi	r24, 0x20	; 32
  f2:	90 e0       	ldi	r25, 0x00	; 0
  f4:	0e 94 df 00 	call	0x1be	; 0x1be <send_reg>
  f8:	00 97       	sbiw	r24, 0x00	; 0
  fa:	51 f0       	breq	.+20     	; 0x110 <acc_init+0x34>

		return 0;
	}

	if ( ! send(0x67) ){	// all axis enable data refresh rate is 200Hz
  fc:	87 e6       	ldi	r24, 0x67	; 103
  fe:	90 e0       	ldi	r25, 0x00	; 0
 100:	0e 94 f4 00 	call	0x1e8	; 0x1e8 <send>
 104:	00 97       	sbiw	r24, 0x00	; 0
 106:	21 f0       	breq	.+8      	; 0x110 <acc_init+0x34>

		return 0;
	}


	stop();
 108:	0e 94 09 01 	call	0x212	; 0x212 <stop>
	
	return 1;
 10c:	81 e0       	ldi	r24, 0x01	; 1
 10e:	90 e0       	ldi	r25, 0x00	; 0
 110:	08 95       	ret

00000112 <gyro_init>:
#include "gyro_init.h"

int gyro_init(){


	if  ( ! start() ){
 112:	0e 94 a4 00 	call	0x148	; 0x148 <start>
 116:	00 97       	sbiw	r24, 0x00	; 0
 118:	b1 f0       	breq	.+44     	; 0x146 <gyro_init+0x34>

		return 0;
	} 

	if ( ! send_slave(0xD6) ){	// slave + w
 11a:	86 ed       	ldi	r24, 0xD6	; 214
 11c:	90 e0       	ldi	r25, 0x00	; 0
 11e:	0e 94 ca 00 	call	0x194	; 0x194 <send_slave>
 122:	00 97       	sbiw	r24, 0x00	; 0
 124:	81 f0       	breq	.+32     	; 0x146 <gyro_init+0x34>

		return 0;
	} 

	if ( ! send_reg(0x20) ){	// Control register 1
 126:	80 e2       	ldi	r24, 0x20	; 32
 128:	90 e0       	ldi	r25, 0x00	; 0
 12a:	0e 94 df 00 	call	0x1be	; 0x1be <send_reg>
 12e:	00 97       	sbiw	r24, 0x00	; 0
 130:	51 f0       	breq	.+20     	; 0x146 <gyro_init+0x34>

		return 0;
	}

	if ( ! send(0x15) ){	// all axis enable data refresh rate is 100Hz (a lot of other params also affected)
 132:	85 e1       	ldi	r24, 0x15	; 21
 134:	90 e0       	ldi	r25, 0x00	; 0
 136:	0e 94 f4 00 	call	0x1e8	; 0x1e8 <send>
 13a:	00 97       	sbiw	r24, 0x00	; 0
 13c:	21 f0       	breq	.+8      	; 0x146 <gyro_init+0x34>

		return 0;
	}


	stop();
 13e:	0e 94 09 01 	call	0x212	; 0x212 <stop>
	
	return 1;
 142:	81 e0       	ldi	r24, 0x01	; 1
 144:	90 e0       	ldi	r25, 0x00	; 0
 146:	08 95       	ret

00000148 <start>:



int start(){

	TWCR0 = ( (1 << TWEN) | (1 << TWSTA ) | (1 << TWINT) ); // writes the start condition on the line  and Hardware will clear this bit when ready
 148:	84 ea       	ldi	r24, 0xA4	; 164
 14a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7e00bc>


	while(! (TWCR0 & (1 << TWINT)) ); // Hardware will write this to 0 when ready to go
 14e:	ec eb       	ldi	r30, 0xBC	; 188
 150:	f0 e0       	ldi	r31, 0x00	; 0
 152:	80 81       	ld	r24, Z
 154:	88 23       	and	r24, r24
 156:	ec f7       	brge	.-6      	; 0x152 <start+0xa>

	if ( (TWSR0 & 0xf8) != 0x08){ // comfirms that status is infact start condition has gone through
 158:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7e00b9>
 15c:	98 7f       	andi	r25, 0xF8	; 248
 15e:	21 e0       	ldi	r18, 0x01	; 1
 160:	30 e0       	ldi	r19, 0x00	; 0
 162:	98 30       	cpi	r25, 0x08	; 8
 164:	11 f0       	breq	.+4      	; 0x16a <start+0x22>
 166:	20 e0       	ldi	r18, 0x00	; 0
 168:	30 e0       	ldi	r19, 0x00	; 0
		return 0; 
	}

	return 1;

}
 16a:	c9 01       	movw	r24, r18
 16c:	08 95       	ret

0000016e <repeat_start>:


int repeat_start(){

	TWCR0 = ( (1 << TWEN) | (1 << TWSTA ) | (1 << TWINT) ); // writes the start condition on the line  and Hardware will clear this bit when ready
 16e:	84 ea       	ldi	r24, 0xA4	; 164
 170:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7e00bc>


	while(! (TWCR0 & (1 << TWINT)) ); // Hardware will write this to 0 when ready to go
 174:	ec eb       	ldi	r30, 0xBC	; 188
 176:	f0 e0       	ldi	r31, 0x00	; 0
 178:	80 81       	ld	r24, Z
 17a:	88 23       	and	r24, r24
 17c:	ec f7       	brge	.-6      	; 0x178 <repeat_start+0xa>

	if ( (TWSR0 & 0xf8) != 0x10){ // comfirms reapeated start
 17e:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7e00b9>
 182:	98 7f       	andi	r25, 0xF8	; 248
 184:	21 e0       	ldi	r18, 0x01	; 1
 186:	30 e0       	ldi	r19, 0x00	; 0
 188:	90 31       	cpi	r25, 0x10	; 16
 18a:	11 f0       	breq	.+4      	; 0x190 <repeat_start+0x22>
 18c:	20 e0       	ldi	r18, 0x00	; 0
 18e:	30 e0       	ldi	r19, 0x00	; 0
		return 0; 
	}

	return 1;

}
 190:	c9 01       	movw	r24, r18
 192:	08 95       	ret

00000194 <send_slave>:

int send_slave(int address){

	// send slave address + write bit

	TWDR0 = address;
 194:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7e00bb>

	TWCR0 = ( (1 << TWINT) | (1 << TWEN) );
 198:	84 e8       	ldi	r24, 0x84	; 132
 19a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7e00bc>


	while(! (TWCR0 & (1 << TWINT)) ); // Hardware will write this to 0 when ready to go
 19e:	ec eb       	ldi	r30, 0xBC	; 188
 1a0:	f0 e0       	ldi	r31, 0x00	; 0
 1a2:	80 81       	ld	r24, Z
 1a4:	88 23       	and	r24, r24
 1a6:	ec f7       	brge	.-6      	; 0x1a2 <send_slave+0xe>

	if ( (TWSR0 & 0xf8) != 0x18){ // confirms that slave has received address and sent ACK
 1a8:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7e00b9>
 1ac:	98 7f       	andi	r25, 0xF8	; 248
 1ae:	21 e0       	ldi	r18, 0x01	; 1
 1b0:	30 e0       	ldi	r19, 0x00	; 0
 1b2:	98 31       	cpi	r25, 0x18	; 24
 1b4:	11 f0       	breq	.+4      	; 0x1ba <send_slave+0x26>
 1b6:	20 e0       	ldi	r18, 0x00	; 0
 1b8:	30 e0       	ldi	r19, 0x00	; 0
	}

	return 1;


}
 1ba:	c9 01       	movw	r24, r18
 1bc:	08 95       	ret

000001be <send_reg>:

int send_reg(int reg){

	// send  address of register to be written

	TWDR0 = reg; 
 1be:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7e00bb>

  	TWCR0 = ( (1 << TWINT) | (1 << TWEN) );
 1c2:	84 e8       	ldi	r24, 0x84	; 132
 1c4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7e00bc>

	while(! (TWCR0 & (1 << TWINT)) ); // Hardware will write this to 0 when ready to go
 1c8:	ec eb       	ldi	r30, 0xBC	; 188
 1ca:	f0 e0       	ldi	r31, 0x00	; 0
 1cc:	80 81       	ld	r24, Z
 1ce:	88 23       	and	r24, r24
 1d0:	ec f7       	brge	.-6      	; 0x1cc <send_reg+0xe>


	if ( ((TWSR0 & 0xf8) != 0x28) ){ // confirms that slave has received address of register and sent ACK
 1d2:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7e00b9>
 1d6:	98 7f       	andi	r25, 0xF8	; 248
 1d8:	21 e0       	ldi	r18, 0x01	; 1
 1da:	30 e0       	ldi	r19, 0x00	; 0
 1dc:	98 32       	cpi	r25, 0x28	; 40
 1de:	11 f0       	breq	.+4      	; 0x1e4 <send_reg+0x26>
 1e0:	20 e0       	ldi	r18, 0x00	; 0
 1e2:	30 e0       	ldi	r19, 0x00	; 0
	}

	return 1;


}
 1e4:	c9 01       	movw	r24, r18
 1e6:	08 95       	ret

000001e8 <send>:


int send(int data){

	TWDR0 = data;
 1e8:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7e00bb>

	TWCR0 = ((1 << TWINT) | (1 << TWEN));
 1ec:	84 e8       	ldi	r24, 0x84	; 132
 1ee:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7e00bc>
	
	while(! (TWCR0 & (1 << TWINT)) ); // Hardware will write this to 0 when ready to go
 1f2:	ec eb       	ldi	r30, 0xBC	; 188
 1f4:	f0 e0       	ldi	r31, 0x00	; 0
 1f6:	80 81       	ld	r24, Z
 1f8:	88 23       	and	r24, r24
 1fa:	ec f7       	brge	.-6      	; 0x1f6 <send+0xe>

	if ( ((TWSR0 & 0xf8) != 0x28) ){ // comfirms that slave has accepted data and sent ACK
 1fc:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7e00b9>
 200:	98 7f       	andi	r25, 0xF8	; 248
 202:	21 e0       	ldi	r18, 0x01	; 1
 204:	30 e0       	ldi	r19, 0x00	; 0
 206:	98 32       	cpi	r25, 0x28	; 40
 208:	11 f0       	breq	.+4      	; 0x20e <send+0x26>
 20a:	20 e0       	ldi	r18, 0x00	; 0
 20c:	30 e0       	ldi	r19, 0x00	; 0
	}

	return 1;


}
 20e:	c9 01       	movw	r24, r18
 210:	08 95       	ret

00000212 <stop>:

void stop(){


	TWCR0 |= ( (1 << TWEN) | (1 << TWINT) | (1 << TWSTO) ); 
 212:	ec eb       	ldi	r30, 0xBC	; 188
 214:	f0 e0       	ldi	r31, 0x00	; 0
 216:	80 81       	ld	r24, Z
 218:	84 69       	ori	r24, 0x94	; 148
 21a:	80 83       	st	Z, r24
 21c:	08 95       	ret

0000021e <I2C_init>:

// this function does everything required toset up I2C correctly

void I2C_init(){

	TWBR0 = 150;
 21e:	86 e9       	ldi	r24, 0x96	; 150
 220:	80 93 b8 00 	sts	0x00B8, r24	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7e00b8>
 224:	08 95       	ret

00000226 <init_free_timer>:
void init_free_timer(){


	// by default the timer is set to normal mode

	TCCR1B |= ( (1 <<CS10));	// timer will run with an no prescaler 
 226:	e1 e8       	ldi	r30, 0x81	; 129
 228:	f0 e0       	ldi	r31, 0x00	; 0
 22a:	80 81       	ld	r24, Z
 22c:	81 60       	ori	r24, 0x01	; 1
 22e:	80 83       	st	Z, r24
 230:	08 95       	ret

00000232 <init_extern_ints>:

void init_extern_ints(){

	// int 0

	EIMSK |= (1 << INT0); // enable the int0 interrupt
 232:	e8 9a       	sbi	0x1d, 0	; 29
																	
	EICRA |= (1 << ISC00);	// will fire at any logical change
 234:	e9 e6       	ldi	r30, 0x69	; 105
 236:	f0 e0       	ldi	r31, 0x00	; 0
 238:	80 81       	ld	r24, Z
 23a:	81 60       	ori	r24, 0x01	; 1
 23c:	80 83       	st	Z, r24

	// int 1

	EIMSK |= (1 << INT1); // enable the int0 interrupt
 23e:	e9 9a       	sbi	0x1d, 1	; 29

	EICRA |= (1 << ISC10);	// will fire at any logical change
 240:	80 81       	ld	r24, Z
 242:	84 60       	ori	r24, 0x04	; 4
 244:	80 83       	st	Z, r24
 246:	08 95       	ret

00000248 <pwm_chip_init>:


int pwm_chip_init(){
	
	
	DDRB |= (1 << 2);	// set OE to 0;
 248:	22 9a       	sbi	0x04, 2	; 4
	//This function sets the auto increment, the prescaler and any other necessary feature required for the pwm chip to run 

	//TWBR0 = (1 << 1); // I'll run the cpu at 1 MHz, this divides the value by 2 for 50 KHZ


	if  ( ! start() ){
 24a:	0e 94 a4 00 	call	0x148	; 0x148 <start>
 24e:	00 97       	sbiw	r24, 0x00	; 0
 250:	61 f1       	breq	.+88     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	} 

	if ( ! send_slave(0x9E) ){
 252:	8e e9       	ldi	r24, 0x9E	; 158
 254:	90 e0       	ldi	r25, 0x00	; 0
 256:	0e 94 ca 00 	call	0x194	; 0x194 <send_slave>
 25a:	00 97       	sbiw	r24, 0x00	; 0
 25c:	31 f1       	breq	.+76     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	} 

	if ( ! send_reg(0x0) ){	// mode register 1
 25e:	80 e0       	ldi	r24, 0x00	; 0
 260:	90 e0       	ldi	r25, 0x00	; 0
 262:	0e 94 df 00 	call	0x1be	; 0x1be <send_reg>
 266:	00 97       	sbiw	r24, 0x00	; 0
 268:	01 f1       	breq	.+64     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	}

	if ( ! send(0x21) ){	// clock on, auto-increment enable
 26a:	81 e2       	ldi	r24, 0x21	; 33
 26c:	90 e0       	ldi	r25, 0x00	; 0
 26e:	0e 94 f4 00 	call	0x1e8	; 0x1e8 <send>
 272:	00 97       	sbiw	r24, 0x00	; 0
 274:	d1 f0       	breq	.+52     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	}

	if ( ! repeat_start() ){
 276:	0e 94 b7 00 	call	0x16e	; 0x16e <repeat_start>
 27a:	00 97       	sbiw	r24, 0x00	; 0
 27c:	b1 f0       	breq	.+44     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	}

	if ( ! send_slave(0x9E) ){
 27e:	8e e9       	ldi	r24, 0x9E	; 158
 280:	90 e0       	ldi	r25, 0x00	; 0
 282:	0e 94 ca 00 	call	0x194	; 0x194 <send_slave>
 286:	00 97       	sbiw	r24, 0x00	; 0
 288:	81 f0       	breq	.+32     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	}

	if ( ! send_reg(0xFE) ){	// pre scale register
 28a:	8e ef       	ldi	r24, 0xFE	; 254
 28c:	90 e0       	ldi	r25, 0x00	; 0
 28e:	0e 94 df 00 	call	0x1be	; 0x1be <send_reg>
 292:	00 97       	sbiw	r24, 0x00	; 0
 294:	51 f0       	breq	.+20     	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	}


	if ( ! send(122) ){
 296:	8a e7       	ldi	r24, 0x7A	; 122
 298:	90 e0       	ldi	r25, 0x00	; 0
 29a:	0e 94 f4 00 	call	0x1e8	; 0x1e8 <send>
 29e:	00 97       	sbiw	r24, 0x00	; 0
 2a0:	21 f0       	breq	.+8      	; 0x2aa <pwm_chip_init+0x62>

		return 0;
	}

	stop();
 2a2:	0e 94 09 01 	call	0x212	; 0x212 <stop>

	return 1;
 2a6:	81 e0       	ldi	r24, 0x01	; 1
 2a8:	90 e0       	ldi	r25, 0x00	; 0




}
 2aa:	08 95       	ret

000002ac <main>:
	volatile uint16_t temp0 = 0;	// used in ISR(ext_int_o)
	volatile bool new_aileron_data_available = false;

int main(void){

PORTC |= ( (1 << 5) | (1 << 4) );	// pulup resistors fix this in hardware!!!!!!
 2ac:	88 b1       	in	r24, 0x08	; 8
 2ae:	80 63       	ori	r24, 0x30	; 48
 2b0:	88 b9       	out	0x08, r24	; 8

init_free_timer();
 2b2:	0e 94 13 01 	call	0x226	; 0x226 <init_free_timer>
init_extern_ints();	
 2b6:	0e 94 19 01 	call	0x232	; 0x232 <init_extern_ints>
I2C_init();
 2ba:	0e 94 0f 01 	call	0x21e	; 0x21e <I2C_init>


if (! pwm_chip_init() ){
 2be:	0e 94 24 01 	call	0x248	; 0x248 <pwm_chip_init>
 2c2:	89 2b       	or	r24, r25
 2c4:	41 f4       	brne	.+16     	; 0x2d6 <main+0x2a>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2c6:	83 ec       	ldi	r24, 0xC3	; 195
 2c8:	99 e0       	ldi	r25, 0x09	; 9
 2ca:	01 97       	sbiw	r24, 0x01	; 1
 2cc:	f1 f7       	brne	.-4      	; 0x2ca <main+0x1e>
 2ce:	00 c0       	rjmp	.+0      	; 0x2d0 <main+0x24>
 2d0:	00 00       	nop

	_delay_ms(5);

	if (! pwm_chip_init() ){
 2d2:	0e 94 24 01 	call	0x248	; 0x248 <pwm_chip_init>
}




if (! gyro_init() ){
 2d6:	0e 94 89 00 	call	0x112	; 0x112 <gyro_init>
 2da:	89 2b       	or	r24, r25
 2dc:	41 f4       	brne	.+16     	; 0x2ee <main+0x42>
 2de:	83 ec       	ldi	r24, 0xC3	; 195
 2e0:	99 e0       	ldi	r25, 0x09	; 9
 2e2:	01 97       	sbiw	r24, 0x01	; 1
 2e4:	f1 f7       	brne	.-4      	; 0x2e2 <main+0x36>
 2e6:	00 c0       	rjmp	.+0      	; 0x2e8 <main+0x3c>
 2e8:	00 00       	nop

	_delay_ms(5);

	if (! gyro_init() ){
 2ea:	0e 94 89 00 	call	0x112	; 0x112 <gyro_init>
}




if (! acc_init() ){
 2ee:	0e 94 6e 00 	call	0xdc	; 0xdc <acc_init>
 2f2:	89 2b       	or	r24, r25
 2f4:	41 f4       	brne	.+16     	; 0x306 <main+0x5a>
 2f6:	83 ec       	ldi	r24, 0xC3	; 195
 2f8:	99 e0       	ldi	r25, 0x09	; 9
 2fa:	01 97       	sbiw	r24, 0x01	; 1
 2fc:	f1 f7       	brne	.-4      	; 0x2fa <main+0x4e>
 2fe:	00 c0       	rjmp	.+0      	; 0x300 <main+0x54>
 300:	00 00       	nop

	_delay_ms(5);

	if (! acc_init() ){
 302:	0e 94 6e 00 	call	0xdc	; 0xdc <acc_init>

uint8_t motors[5] = {0};	// carries data transferred to the motors



sei();
 306:	78 94       	sei

while(1){
	
	if (new_aileron_data_available){
 308:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 30c:	88 23       	and	r24, r24
 30e:	e1 f3       	breq	.-8      	; 0x308 <main+0x5c>

		if (requested_aileron_pos > 0x7000 ){
 310:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <requested_aileron_pos>
 314:	90 91 0a 01 	lds	r25, 0x010A	; 0x80010a <requested_aileron_pos+0x1>
 318:	81 30       	cpi	r24, 0x01	; 1
 31a:	90 47       	sbci	r25, 0x70	; 112
 31c:	98 f0       	brcs	.+38     	; 0x344 <main+0x98>
			
			processed_aileron_pos = 0xffff - requested_aileron_pos;
 31e:	60 91 09 01 	lds	r22, 0x0109	; 0x800109 <requested_aileron_pos>
 322:	70 91 0a 01 	lds	r23, 0x010A	; 0x80010a <requested_aileron_pos+0x1>
 326:	60 95       	com	r22
 328:	70 95       	com	r23
 32a:	80 e0       	ldi	r24, 0x00	; 0
 32c:	90 e0       	ldi	r25, 0x00	; 0
 32e:	0e 94 ab 02 	call	0x556	; 0x556 <__floatunsisf>
 332:	60 93 05 01 	sts	0x0105, r22	; 0x800105 <processed_aileron_pos>
 336:	70 93 06 01 	sts	0x0106, r23	; 0x800106 <processed_aileron_pos+0x1>
 33a:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <processed_aileron_pos+0x2>
 33e:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <processed_aileron_pos+0x3>
 342:	10 c0       	rjmp	.+32     	; 0x364 <main+0xb8>
		}
		
		else{
			
			processed_aileron_pos = requested_aileron_pos;
 344:	60 91 09 01 	lds	r22, 0x0109	; 0x800109 <requested_aileron_pos>
 348:	70 91 0a 01 	lds	r23, 0x010A	; 0x80010a <requested_aileron_pos+0x1>
 34c:	80 e0       	ldi	r24, 0x00	; 0
 34e:	90 e0       	ldi	r25, 0x00	; 0
 350:	0e 94 ab 02 	call	0x556	; 0x556 <__floatunsisf>
 354:	60 93 05 01 	sts	0x0105, r22	; 0x800105 <processed_aileron_pos>
 358:	70 93 06 01 	sts	0x0106, r23	; 0x800106 <processed_aileron_pos+0x1>
 35c:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <processed_aileron_pos+0x2>
 360:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <processed_aileron_pos+0x3>
			
		}
		
		
		processed_aileron_pos *= 100;
 364:	60 91 05 01 	lds	r22, 0x0105	; 0x800105 <processed_aileron_pos>
 368:	70 91 06 01 	lds	r23, 0x0106	; 0x800106 <processed_aileron_pos+0x1>
 36c:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <processed_aileron_pos+0x2>
 370:	90 91 08 01 	lds	r25, 0x0108	; 0x800108 <processed_aileron_pos+0x3>
 374:	20 e0       	ldi	r18, 0x00	; 0
 376:	30 e0       	ldi	r19, 0x00	; 0
 378:	48 ec       	ldi	r20, 0xC8	; 200
 37a:	52 e4       	ldi	r21, 0x42	; 66
 37c:	0e 94 39 03 	call	0x672	; 0x672 <__mulsf3>
 380:	60 93 05 01 	sts	0x0105, r22	; 0x800105 <processed_aileron_pos>
 384:	70 93 06 01 	sts	0x0106, r23	; 0x800106 <processed_aileron_pos+0x1>
 388:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <processed_aileron_pos+0x2>
 38c:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <processed_aileron_pos+0x3>
		processed_aileron_pos /= 6553;	// 10% of the total value of the 16bit register
 390:	60 91 05 01 	lds	r22, 0x0105	; 0x800105 <processed_aileron_pos>
 394:	70 91 06 01 	lds	r23, 0x0106	; 0x800106 <processed_aileron_pos+0x1>
 398:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <processed_aileron_pos+0x2>
 39c:	90 91 08 01 	lds	r25, 0x0108	; 0x800108 <processed_aileron_pos+0x3>
 3a0:	20 e0       	ldi	r18, 0x00	; 0
 3a2:	38 ec       	ldi	r19, 0xC8	; 200
 3a4:	4c ec       	ldi	r20, 0xCC	; 204
 3a6:	55 e4       	ldi	r21, 0x45	; 69
 3a8:	0e 94 39 02 	call	0x472	; 0x472 <__divsf3>
 3ac:	60 93 05 01 	sts	0x0105, r22	; 0x800105 <processed_aileron_pos>
 3b0:	70 93 06 01 	sts	0x0106, r23	; 0x800106 <processed_aileron_pos+0x1>
 3b4:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <processed_aileron_pos+0x2>
 3b8:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <processed_aileron_pos+0x3>

		
		new_aileron_data_available = false;
 3bc:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
 3c0:	a3 cf       	rjmp	.-186    	; 0x308 <main+0x5c>

000003c2 <__vector_2>:


return 0;

}
ISR(INT1_vect){
 3c2:	1f 92       	push	r1
 3c4:	0f 92       	push	r0
 3c6:	0f b6       	in	r0, 0x3f	; 63
 3c8:	0f 92       	push	r0
 3ca:	11 24       	eor	r1, r1
 3cc:	2f 93       	push	r18
 3ce:	3f 93       	push	r19
 3d0:	8f 93       	push	r24
 3d2:	9f 93       	push	r25
	
		temp0 = TCNT1;
 3d4:	80 91 84 00 	lds	r24, 0x0084	; 0x800084 <__TEXT_REGION_LENGTH__+0x7e0084>
 3d8:	90 91 85 00 	lds	r25, 0x0085	; 0x800085 <__TEXT_REGION_LENGTH__+0x7e0085>
 3dc:	90 93 02 01 	sts	0x0102, r25	; 0x800102 <temp0+0x1>
 3e0:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <temp0>
		

		if ( temp0 < temp_timer_aileron){	// timer overflow
 3e4:	20 91 01 01 	lds	r18, 0x0101	; 0x800101 <temp0>
 3e8:	30 91 02 01 	lds	r19, 0x0102	; 0x800102 <temp0+0x1>
 3ec:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <temp_timer_aileron>
 3f0:	90 91 04 01 	lds	r25, 0x0104	; 0x800104 <temp_timer_aileron+0x1>
 3f4:	28 17       	cp	r18, r24
 3f6:	39 07       	cpc	r19, r25
 3f8:	80 f4       	brcc	.+32     	; 0x41a <__LOCK_REGION_LENGTH__+0x1a>

			requested_aileron_pos = (0xffff - temp_timer_aileron) + temp0 ;
 3fa:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <temp0>
 3fe:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <temp0+0x1>
 402:	20 91 03 01 	lds	r18, 0x0103	; 0x800103 <temp_timer_aileron>
 406:	30 91 04 01 	lds	r19, 0x0104	; 0x800104 <temp_timer_aileron+0x1>
 40a:	01 97       	sbiw	r24, 0x01	; 1
 40c:	82 1b       	sub	r24, r18
 40e:	93 0b       	sbc	r25, r19
 410:	90 93 0a 01 	sts	0x010A, r25	; 0x80010a <requested_aileron_pos+0x1>
 414:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <requested_aileron_pos>
 418:	0e c0       	rjmp	.+28     	; 0x436 <__LOCK_REGION_LENGTH__+0x36>
		}

		else {	// regular case
	
			requested_aileron_pos = temp0 - temp_timer_aileron;
 41a:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <temp0>
 41e:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <temp0+0x1>
 422:	20 91 03 01 	lds	r18, 0x0103	; 0x800103 <temp_timer_aileron>
 426:	30 91 04 01 	lds	r19, 0x0104	; 0x800104 <temp_timer_aileron+0x1>
 42a:	82 1b       	sub	r24, r18
 42c:	93 0b       	sbc	r25, r19
 42e:	90 93 0a 01 	sts	0x010A, r25	; 0x80010a <requested_aileron_pos+0x1>
 432:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <requested_aileron_pos>
			
		}
	
		
		temp_timer_aileron = temp0;
 436:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <temp0>
 43a:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <temp0+0x1>
 43e:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <temp_timer_aileron+0x1>
 442:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <temp_timer_aileron>
		
		
		new_aileron_data_available = true;
 446:	81 e0       	ldi	r24, 0x01	; 1
 448:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		
		// here, there is a chance that the value stored in requested aileron is actually (0xffff - actual requested aileron) this needs to be fixed in the while loop, it has been avoided here to kep the ISR short.
	
}
 44c:	9f 91       	pop	r25
 44e:	8f 91       	pop	r24
 450:	3f 91       	pop	r19
 452:	2f 91       	pop	r18
 454:	0f 90       	pop	r0
 456:	0f be       	out	0x3f, r0	; 63
 458:	0f 90       	pop	r0
 45a:	1f 90       	pop	r1
 45c:	18 95       	reti

0000045e <__vector_1>:

ISR(INT0_vect){/*
 45e:	1f 92       	push	r1
 460:	0f 92       	push	r0
 462:	0f b6       	in	r0, 0x3f	; 63
 464:	0f 92       	push	r0
 466:	11 24       	eor	r1, r1
		
		// here, there is a chance that the value stored in requested throttle is actually (0xffff - actual requested throttle) this needs to be fixed in the while loop, it has been avoided here to kep the ISR short.
	
	*/

}
 468:	0f 90       	pop	r0
 46a:	0f be       	out	0x3f, r0	; 63
 46c:	0f 90       	pop	r0
 46e:	1f 90       	pop	r1
 470:	18 95       	reti

00000472 <__divsf3>:
 472:	0e 94 4d 02 	call	0x49a	; 0x49a <__divsf3x>
 476:	0c 94 ff 02 	jmp	0x5fe	; 0x5fe <__fp_round>
 47a:	0e 94 f8 02 	call	0x5f0	; 0x5f0 <__fp_pscB>
 47e:	58 f0       	brcs	.+22     	; 0x496 <__divsf3+0x24>
 480:	0e 94 f1 02 	call	0x5e2	; 0x5e2 <__fp_pscA>
 484:	40 f0       	brcs	.+16     	; 0x496 <__divsf3+0x24>
 486:	29 f4       	brne	.+10     	; 0x492 <__divsf3+0x20>
 488:	5f 3f       	cpi	r21, 0xFF	; 255
 48a:	29 f0       	breq	.+10     	; 0x496 <__divsf3+0x24>
 48c:	0c 94 e8 02 	jmp	0x5d0	; 0x5d0 <__fp_inf>
 490:	51 11       	cpse	r21, r1
 492:	0c 94 33 03 	jmp	0x666	; 0x666 <__fp_szero>
 496:	0c 94 ee 02 	jmp	0x5dc	; 0x5dc <__fp_nan>

0000049a <__divsf3x>:
 49a:	0e 94 10 03 	call	0x620	; 0x620 <__fp_split3>
 49e:	68 f3       	brcs	.-38     	; 0x47a <__divsf3+0x8>

000004a0 <__divsf3_pse>:
 4a0:	99 23       	and	r25, r25
 4a2:	b1 f3       	breq	.-20     	; 0x490 <__divsf3+0x1e>
 4a4:	55 23       	and	r21, r21
 4a6:	91 f3       	breq	.-28     	; 0x48c <__divsf3+0x1a>
 4a8:	95 1b       	sub	r25, r21
 4aa:	55 0b       	sbc	r21, r21
 4ac:	bb 27       	eor	r27, r27
 4ae:	aa 27       	eor	r26, r26
 4b0:	62 17       	cp	r22, r18
 4b2:	73 07       	cpc	r23, r19
 4b4:	84 07       	cpc	r24, r20
 4b6:	38 f0       	brcs	.+14     	; 0x4c6 <__divsf3_pse+0x26>
 4b8:	9f 5f       	subi	r25, 0xFF	; 255
 4ba:	5f 4f       	sbci	r21, 0xFF	; 255
 4bc:	22 0f       	add	r18, r18
 4be:	33 1f       	adc	r19, r19
 4c0:	44 1f       	adc	r20, r20
 4c2:	aa 1f       	adc	r26, r26
 4c4:	a9 f3       	breq	.-22     	; 0x4b0 <__divsf3_pse+0x10>
 4c6:	35 d0       	rcall	.+106    	; 0x532 <__divsf3_pse+0x92>
 4c8:	0e 2e       	mov	r0, r30
 4ca:	3a f0       	brmi	.+14     	; 0x4da <__divsf3_pse+0x3a>
 4cc:	e0 e8       	ldi	r30, 0x80	; 128
 4ce:	32 d0       	rcall	.+100    	; 0x534 <__divsf3_pse+0x94>
 4d0:	91 50       	subi	r25, 0x01	; 1
 4d2:	50 40       	sbci	r21, 0x00	; 0
 4d4:	e6 95       	lsr	r30
 4d6:	00 1c       	adc	r0, r0
 4d8:	ca f7       	brpl	.-14     	; 0x4cc <__divsf3_pse+0x2c>
 4da:	2b d0       	rcall	.+86     	; 0x532 <__divsf3_pse+0x92>
 4dc:	fe 2f       	mov	r31, r30
 4de:	29 d0       	rcall	.+82     	; 0x532 <__divsf3_pse+0x92>
 4e0:	66 0f       	add	r22, r22
 4e2:	77 1f       	adc	r23, r23
 4e4:	88 1f       	adc	r24, r24
 4e6:	bb 1f       	adc	r27, r27
 4e8:	26 17       	cp	r18, r22
 4ea:	37 07       	cpc	r19, r23
 4ec:	48 07       	cpc	r20, r24
 4ee:	ab 07       	cpc	r26, r27
 4f0:	b0 e8       	ldi	r27, 0x80	; 128
 4f2:	09 f0       	breq	.+2      	; 0x4f6 <__divsf3_pse+0x56>
 4f4:	bb 0b       	sbc	r27, r27
 4f6:	80 2d       	mov	r24, r0
 4f8:	bf 01       	movw	r22, r30
 4fa:	ff 27       	eor	r31, r31
 4fc:	93 58       	subi	r25, 0x83	; 131
 4fe:	5f 4f       	sbci	r21, 0xFF	; 255
 500:	3a f0       	brmi	.+14     	; 0x510 <__divsf3_pse+0x70>
 502:	9e 3f       	cpi	r25, 0xFE	; 254
 504:	51 05       	cpc	r21, r1
 506:	78 f0       	brcs	.+30     	; 0x526 <__divsf3_pse+0x86>
 508:	0c 94 e8 02 	jmp	0x5d0	; 0x5d0 <__fp_inf>
 50c:	0c 94 33 03 	jmp	0x666	; 0x666 <__fp_szero>
 510:	5f 3f       	cpi	r21, 0xFF	; 255
 512:	e4 f3       	brlt	.-8      	; 0x50c <__divsf3_pse+0x6c>
 514:	98 3e       	cpi	r25, 0xE8	; 232
 516:	d4 f3       	brlt	.-12     	; 0x50c <__divsf3_pse+0x6c>
 518:	86 95       	lsr	r24
 51a:	77 95       	ror	r23
 51c:	67 95       	ror	r22
 51e:	b7 95       	ror	r27
 520:	f7 95       	ror	r31
 522:	9f 5f       	subi	r25, 0xFF	; 255
 524:	c9 f7       	brne	.-14     	; 0x518 <__divsf3_pse+0x78>
 526:	88 0f       	add	r24, r24
 528:	91 1d       	adc	r25, r1
 52a:	96 95       	lsr	r25
 52c:	87 95       	ror	r24
 52e:	97 f9       	bld	r25, 7
 530:	08 95       	ret
 532:	e1 e0       	ldi	r30, 0x01	; 1
 534:	66 0f       	add	r22, r22
 536:	77 1f       	adc	r23, r23
 538:	88 1f       	adc	r24, r24
 53a:	bb 1f       	adc	r27, r27
 53c:	62 17       	cp	r22, r18
 53e:	73 07       	cpc	r23, r19
 540:	84 07       	cpc	r24, r20
 542:	ba 07       	cpc	r27, r26
 544:	20 f0       	brcs	.+8      	; 0x54e <__divsf3_pse+0xae>
 546:	62 1b       	sub	r22, r18
 548:	73 0b       	sbc	r23, r19
 54a:	84 0b       	sbc	r24, r20
 54c:	ba 0b       	sbc	r27, r26
 54e:	ee 1f       	adc	r30, r30
 550:	88 f7       	brcc	.-30     	; 0x534 <__divsf3_pse+0x94>
 552:	e0 95       	com	r30
 554:	08 95       	ret

00000556 <__floatunsisf>:
 556:	e8 94       	clt
 558:	09 c0       	rjmp	.+18     	; 0x56c <__floatsisf+0x12>

0000055a <__floatsisf>:
 55a:	97 fb       	bst	r25, 7
 55c:	3e f4       	brtc	.+14     	; 0x56c <__floatsisf+0x12>
 55e:	90 95       	com	r25
 560:	80 95       	com	r24
 562:	70 95       	com	r23
 564:	61 95       	neg	r22
 566:	7f 4f       	sbci	r23, 0xFF	; 255
 568:	8f 4f       	sbci	r24, 0xFF	; 255
 56a:	9f 4f       	sbci	r25, 0xFF	; 255
 56c:	99 23       	and	r25, r25
 56e:	a9 f0       	breq	.+42     	; 0x59a <__floatsisf+0x40>
 570:	f9 2f       	mov	r31, r25
 572:	96 e9       	ldi	r25, 0x96	; 150
 574:	bb 27       	eor	r27, r27
 576:	93 95       	inc	r25
 578:	f6 95       	lsr	r31
 57a:	87 95       	ror	r24
 57c:	77 95       	ror	r23
 57e:	67 95       	ror	r22
 580:	b7 95       	ror	r27
 582:	f1 11       	cpse	r31, r1
 584:	f8 cf       	rjmp	.-16     	; 0x576 <__floatsisf+0x1c>
 586:	fa f4       	brpl	.+62     	; 0x5c6 <__floatsisf+0x6c>
 588:	bb 0f       	add	r27, r27
 58a:	11 f4       	brne	.+4      	; 0x590 <__floatsisf+0x36>
 58c:	60 ff       	sbrs	r22, 0
 58e:	1b c0       	rjmp	.+54     	; 0x5c6 <__floatsisf+0x6c>
 590:	6f 5f       	subi	r22, 0xFF	; 255
 592:	7f 4f       	sbci	r23, 0xFF	; 255
 594:	8f 4f       	sbci	r24, 0xFF	; 255
 596:	9f 4f       	sbci	r25, 0xFF	; 255
 598:	16 c0       	rjmp	.+44     	; 0x5c6 <__floatsisf+0x6c>
 59a:	88 23       	and	r24, r24
 59c:	11 f0       	breq	.+4      	; 0x5a2 <__floatsisf+0x48>
 59e:	96 e9       	ldi	r25, 0x96	; 150
 5a0:	11 c0       	rjmp	.+34     	; 0x5c4 <__floatsisf+0x6a>
 5a2:	77 23       	and	r23, r23
 5a4:	21 f0       	breq	.+8      	; 0x5ae <__floatsisf+0x54>
 5a6:	9e e8       	ldi	r25, 0x8E	; 142
 5a8:	87 2f       	mov	r24, r23
 5aa:	76 2f       	mov	r23, r22
 5ac:	05 c0       	rjmp	.+10     	; 0x5b8 <__floatsisf+0x5e>
 5ae:	66 23       	and	r22, r22
 5b0:	71 f0       	breq	.+28     	; 0x5ce <__floatsisf+0x74>
 5b2:	96 e8       	ldi	r25, 0x86	; 134
 5b4:	86 2f       	mov	r24, r22
 5b6:	70 e0       	ldi	r23, 0x00	; 0
 5b8:	60 e0       	ldi	r22, 0x00	; 0
 5ba:	2a f0       	brmi	.+10     	; 0x5c6 <__floatsisf+0x6c>
 5bc:	9a 95       	dec	r25
 5be:	66 0f       	add	r22, r22
 5c0:	77 1f       	adc	r23, r23
 5c2:	88 1f       	adc	r24, r24
 5c4:	da f7       	brpl	.-10     	; 0x5bc <__floatsisf+0x62>
 5c6:	88 0f       	add	r24, r24
 5c8:	96 95       	lsr	r25
 5ca:	87 95       	ror	r24
 5cc:	97 f9       	bld	r25, 7
 5ce:	08 95       	ret

000005d0 <__fp_inf>:
 5d0:	97 f9       	bld	r25, 7
 5d2:	9f 67       	ori	r25, 0x7F	; 127
 5d4:	80 e8       	ldi	r24, 0x80	; 128
 5d6:	70 e0       	ldi	r23, 0x00	; 0
 5d8:	60 e0       	ldi	r22, 0x00	; 0
 5da:	08 95       	ret

000005dc <__fp_nan>:
 5dc:	9f ef       	ldi	r25, 0xFF	; 255
 5de:	80 ec       	ldi	r24, 0xC0	; 192
 5e0:	08 95       	ret

000005e2 <__fp_pscA>:
 5e2:	00 24       	eor	r0, r0
 5e4:	0a 94       	dec	r0
 5e6:	16 16       	cp	r1, r22
 5e8:	17 06       	cpc	r1, r23
 5ea:	18 06       	cpc	r1, r24
 5ec:	09 06       	cpc	r0, r25
 5ee:	08 95       	ret

000005f0 <__fp_pscB>:
 5f0:	00 24       	eor	r0, r0
 5f2:	0a 94       	dec	r0
 5f4:	12 16       	cp	r1, r18
 5f6:	13 06       	cpc	r1, r19
 5f8:	14 06       	cpc	r1, r20
 5fa:	05 06       	cpc	r0, r21
 5fc:	08 95       	ret

000005fe <__fp_round>:
 5fe:	09 2e       	mov	r0, r25
 600:	03 94       	inc	r0
 602:	00 0c       	add	r0, r0
 604:	11 f4       	brne	.+4      	; 0x60a <__fp_round+0xc>
 606:	88 23       	and	r24, r24
 608:	52 f0       	brmi	.+20     	; 0x61e <__fp_round+0x20>
 60a:	bb 0f       	add	r27, r27
 60c:	40 f4       	brcc	.+16     	; 0x61e <__fp_round+0x20>
 60e:	bf 2b       	or	r27, r31
 610:	11 f4       	brne	.+4      	; 0x616 <__fp_round+0x18>
 612:	60 ff       	sbrs	r22, 0
 614:	04 c0       	rjmp	.+8      	; 0x61e <__fp_round+0x20>
 616:	6f 5f       	subi	r22, 0xFF	; 255
 618:	7f 4f       	sbci	r23, 0xFF	; 255
 61a:	8f 4f       	sbci	r24, 0xFF	; 255
 61c:	9f 4f       	sbci	r25, 0xFF	; 255
 61e:	08 95       	ret

00000620 <__fp_split3>:
 620:	57 fd       	sbrc	r21, 7
 622:	90 58       	subi	r25, 0x80	; 128
 624:	44 0f       	add	r20, r20
 626:	55 1f       	adc	r21, r21
 628:	59 f0       	breq	.+22     	; 0x640 <__fp_splitA+0x10>
 62a:	5f 3f       	cpi	r21, 0xFF	; 255
 62c:	71 f0       	breq	.+28     	; 0x64a <__fp_splitA+0x1a>
 62e:	47 95       	ror	r20

00000630 <__fp_splitA>:
 630:	88 0f       	add	r24, r24
 632:	97 fb       	bst	r25, 7
 634:	99 1f       	adc	r25, r25
 636:	61 f0       	breq	.+24     	; 0x650 <__fp_splitA+0x20>
 638:	9f 3f       	cpi	r25, 0xFF	; 255
 63a:	79 f0       	breq	.+30     	; 0x65a <__fp_splitA+0x2a>
 63c:	87 95       	ror	r24
 63e:	08 95       	ret
 640:	12 16       	cp	r1, r18
 642:	13 06       	cpc	r1, r19
 644:	14 06       	cpc	r1, r20
 646:	55 1f       	adc	r21, r21
 648:	f2 cf       	rjmp	.-28     	; 0x62e <__fp_split3+0xe>
 64a:	46 95       	lsr	r20
 64c:	f1 df       	rcall	.-30     	; 0x630 <__fp_splitA>
 64e:	08 c0       	rjmp	.+16     	; 0x660 <__fp_splitA+0x30>
 650:	16 16       	cp	r1, r22
 652:	17 06       	cpc	r1, r23
 654:	18 06       	cpc	r1, r24
 656:	99 1f       	adc	r25, r25
 658:	f1 cf       	rjmp	.-30     	; 0x63c <__fp_splitA+0xc>
 65a:	86 95       	lsr	r24
 65c:	71 05       	cpc	r23, r1
 65e:	61 05       	cpc	r22, r1
 660:	08 94       	sec
 662:	08 95       	ret

00000664 <__fp_zero>:
 664:	e8 94       	clt

00000666 <__fp_szero>:
 666:	bb 27       	eor	r27, r27
 668:	66 27       	eor	r22, r22
 66a:	77 27       	eor	r23, r23
 66c:	cb 01       	movw	r24, r22
 66e:	97 f9       	bld	r25, 7
 670:	08 95       	ret

00000672 <__mulsf3>:
 672:	0e 94 4c 03 	call	0x698	; 0x698 <__mulsf3x>
 676:	0c 94 ff 02 	jmp	0x5fe	; 0x5fe <__fp_round>
 67a:	0e 94 f1 02 	call	0x5e2	; 0x5e2 <__fp_pscA>
 67e:	38 f0       	brcs	.+14     	; 0x68e <__mulsf3+0x1c>
 680:	0e 94 f8 02 	call	0x5f0	; 0x5f0 <__fp_pscB>
 684:	20 f0       	brcs	.+8      	; 0x68e <__mulsf3+0x1c>
 686:	95 23       	and	r25, r21
 688:	11 f0       	breq	.+4      	; 0x68e <__mulsf3+0x1c>
 68a:	0c 94 e8 02 	jmp	0x5d0	; 0x5d0 <__fp_inf>
 68e:	0c 94 ee 02 	jmp	0x5dc	; 0x5dc <__fp_nan>
 692:	11 24       	eor	r1, r1
 694:	0c 94 33 03 	jmp	0x666	; 0x666 <__fp_szero>

00000698 <__mulsf3x>:
 698:	0e 94 10 03 	call	0x620	; 0x620 <__fp_split3>
 69c:	70 f3       	brcs	.-36     	; 0x67a <__mulsf3+0x8>

0000069e <__mulsf3_pse>:
 69e:	95 9f       	mul	r25, r21
 6a0:	c1 f3       	breq	.-16     	; 0x692 <__mulsf3+0x20>
 6a2:	95 0f       	add	r25, r21
 6a4:	50 e0       	ldi	r21, 0x00	; 0
 6a6:	55 1f       	adc	r21, r21
 6a8:	62 9f       	mul	r22, r18
 6aa:	f0 01       	movw	r30, r0
 6ac:	72 9f       	mul	r23, r18
 6ae:	bb 27       	eor	r27, r27
 6b0:	f0 0d       	add	r31, r0
 6b2:	b1 1d       	adc	r27, r1
 6b4:	63 9f       	mul	r22, r19
 6b6:	aa 27       	eor	r26, r26
 6b8:	f0 0d       	add	r31, r0
 6ba:	b1 1d       	adc	r27, r1
 6bc:	aa 1f       	adc	r26, r26
 6be:	64 9f       	mul	r22, r20
 6c0:	66 27       	eor	r22, r22
 6c2:	b0 0d       	add	r27, r0
 6c4:	a1 1d       	adc	r26, r1
 6c6:	66 1f       	adc	r22, r22
 6c8:	82 9f       	mul	r24, r18
 6ca:	22 27       	eor	r18, r18
 6cc:	b0 0d       	add	r27, r0
 6ce:	a1 1d       	adc	r26, r1
 6d0:	62 1f       	adc	r22, r18
 6d2:	73 9f       	mul	r23, r19
 6d4:	b0 0d       	add	r27, r0
 6d6:	a1 1d       	adc	r26, r1
 6d8:	62 1f       	adc	r22, r18
 6da:	83 9f       	mul	r24, r19
 6dc:	a0 0d       	add	r26, r0
 6de:	61 1d       	adc	r22, r1
 6e0:	22 1f       	adc	r18, r18
 6e2:	74 9f       	mul	r23, r20
 6e4:	33 27       	eor	r19, r19
 6e6:	a0 0d       	add	r26, r0
 6e8:	61 1d       	adc	r22, r1
 6ea:	23 1f       	adc	r18, r19
 6ec:	84 9f       	mul	r24, r20
 6ee:	60 0d       	add	r22, r0
 6f0:	21 1d       	adc	r18, r1
 6f2:	82 2f       	mov	r24, r18
 6f4:	76 2f       	mov	r23, r22
 6f6:	6a 2f       	mov	r22, r26
 6f8:	11 24       	eor	r1, r1
 6fa:	9f 57       	subi	r25, 0x7F	; 127
 6fc:	50 40       	sbci	r21, 0x00	; 0
 6fe:	9a f0       	brmi	.+38     	; 0x726 <__mulsf3_pse+0x88>
 700:	f1 f0       	breq	.+60     	; 0x73e <__mulsf3_pse+0xa0>
 702:	88 23       	and	r24, r24
 704:	4a f0       	brmi	.+18     	; 0x718 <__mulsf3_pse+0x7a>
 706:	ee 0f       	add	r30, r30
 708:	ff 1f       	adc	r31, r31
 70a:	bb 1f       	adc	r27, r27
 70c:	66 1f       	adc	r22, r22
 70e:	77 1f       	adc	r23, r23
 710:	88 1f       	adc	r24, r24
 712:	91 50       	subi	r25, 0x01	; 1
 714:	50 40       	sbci	r21, 0x00	; 0
 716:	a9 f7       	brne	.-22     	; 0x702 <__mulsf3_pse+0x64>
 718:	9e 3f       	cpi	r25, 0xFE	; 254
 71a:	51 05       	cpc	r21, r1
 71c:	80 f0       	brcs	.+32     	; 0x73e <__mulsf3_pse+0xa0>
 71e:	0c 94 e8 02 	jmp	0x5d0	; 0x5d0 <__fp_inf>
 722:	0c 94 33 03 	jmp	0x666	; 0x666 <__fp_szero>
 726:	5f 3f       	cpi	r21, 0xFF	; 255
 728:	e4 f3       	brlt	.-8      	; 0x722 <__mulsf3_pse+0x84>
 72a:	98 3e       	cpi	r25, 0xE8	; 232
 72c:	d4 f3       	brlt	.-12     	; 0x722 <__mulsf3_pse+0x84>
 72e:	86 95       	lsr	r24
 730:	77 95       	ror	r23
 732:	67 95       	ror	r22
 734:	b7 95       	ror	r27
 736:	f7 95       	ror	r31
 738:	e7 95       	ror	r30
 73a:	9f 5f       	subi	r25, 0xFF	; 255
 73c:	c1 f7       	brne	.-16     	; 0x72e <__mulsf3_pse+0x90>
 73e:	fe 2b       	or	r31, r30
 740:	88 0f       	add	r24, r24
 742:	91 1d       	adc	r25, r1
 744:	96 95       	lsr	r25
 746:	87 95       	ror	r24
 748:	97 f9       	bld	r25, 7
 74a:	08 95       	ret

0000074c <_exit>:
 74c:	f8 94       	cli

0000074e <__stop_program>:
 74e:	ff cf       	rjmp	.-2      	; 0x74e <__stop_program>
