+====================+===================+============================================================+
| Launch Setup Clock | Launch Hold Clock | Pin                                                        |
+====================+===================+============================================================+
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/FSM_sequential_state_reg_reg[1]/D   |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/result_reg[3]/D                    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/n_reg_reg[0]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/n_reg_reg[1]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/FSM_sequential_state_reg_reg[0]/D   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/r_ptr_reg_reg[1]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/w_ptr_reg_reg[1]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/w_ptr_reg_reg[0]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/r_ptr_reg_reg[0]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/n_reg_reg[2]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/n_reg_reg[1]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/full_reg_reg/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/FSM_sequential_state_reg_reg[2]/D  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/r_ptr_reg_reg[0]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[8]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/result_reg[4]/D                    |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/result_reg[2]/D                    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/empty_reg_reg/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/r_ptr_reg_reg[1]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/w_ptr_reg_reg[0]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/empty_reg_reg/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[4]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/FSM_sequential_state_reg_reg[0]/D   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/w_ptr_reg_reg[1]/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[7]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[2]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/n_reg_reg[2]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/FSM_sequential_state_reg_reg[1]/D   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/full_reg_reg/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/n_reg_reg[0]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[6]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[6]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[0]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[3]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[7]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[1]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[5]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/b_reg_reg[1]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[2]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMA/WADR1    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMB/WADR1    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMB_D1/WADR1 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMC/WADR1    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMC_D1/WADR1 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMD/ADR1     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMD_D1/ADR1  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMA_D1/WADR1 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMA/WADR0    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMA_D1/WADR0 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMB/WADR0    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMB_D1/WADR0 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMC/WADR0    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMC_D1/WADR0 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMD/ADR0     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMD_D1/ADR0  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7__0/DP/WADR1   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7/DP/WADR1      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7__0/SP/WADR1   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7/SP/WADR1      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7/SP/WADR0      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7__0/SP/WADR0   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7/DP/WADR0      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7__0/DP/WADR0   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMD/ADR1     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMA/WADR1    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMA_D1/WADR1 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMB/WADR1    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMC/WADR1    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMB_D1/WADR1 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMD_D1/ADR1  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMC_D1/WADR1 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMA/WADR0    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMA_D1/WADR0 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMB/WADR0    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMB_D1/WADR0 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMC_D1/WADR0 |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMD/ADR0     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMD_D1/ADR0  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMC/WADR0    |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7/SP/WADR1      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7__0/DP/WADR1   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7/DP/WADR1      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7__0/SP/WADR1   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7/DP/WADR0      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7/SP/WADR0      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7__0/DP/WADR0   |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7__0/SP/WADR0   |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/rd_uart_reg_reg/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/wr_uart_reg_reg/D                  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/s_reg_reg[2]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/aux_send_reg/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/s_reg_reg[1]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/s_reg_reg[2]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/s_reg_reg[1]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/FSM_sequential_state_reg_reg[0]/D  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[4]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[3]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMC/I        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/s_reg_reg[3]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMA/I        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMB/I        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMC/I        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMA/I        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMA_D1/I     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMB_D1/I     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMB/I        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/tx_reg_reg/D                        |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMB_D1/I     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7__0/DP/I       |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7/DP/I          |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7/SP/I          |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7/DP/I          |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/s_reg_reg[0]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_0_5/RAMC_D1/I     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMA_D1/I     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7/SP/I          |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_tx_unit/s_reg_reg[0]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7__0/DP/I       |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_0_5/RAMC_D1/I     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_tx_unit/array_reg_reg_0_3_6_7__0/SP/I       |
| sys_clk_pin        | sys_clk_pin       | uart_unit/fifo_rx_unit/array_reg_reg_0_3_6_7__0/SP/I       |
| sys_clk_pin        | sys_clk_pin       | uart_alu_interface_unit/FSM_sequential_state_reg_reg[1]/D  |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/b_reg_reg[2]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/b_reg_reg[5]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/b_reg_reg[3]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/baud_rate_gen/r_reg_reg[0]/D                     |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/b_reg_reg[6]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/b_reg_reg[0]/D                      |
| sys_clk_pin        | sys_clk_pin       | uart_unit/uart_rx_unit/b_reg_reg[4]/D                      |
+--------------------+-------------------+------------------------------------------------------------+
