
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sm_dpMem_dc.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sm_fifoRTL.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sm_RxFifoBI.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sm_TxFifoBI.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sm_RxFifo.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sm_TxFifo.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/initSD.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/readWriteSPIWireData.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/readWriteSDBlock.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/sendCmd.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/spiCtrl.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/spiTxRxData.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/spiMaster.v
vlog +define+SIM_COMPILE +incdir+../rtl ../model/wb_master_model.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/spiMasterWishBoneBI.v
vlog +define+SIM_COMPILE +incdir+../rtl ../rtl/ctrlStsRegBI.v
vlog +define+SIM_COMPILE +incdir+../rtl ../model/sdModel.v
vlog +define+SIM_COMPILE +incdir+../rtl ../bench/testHarness.v
vlog +define+SIM_COMPILE +incdir+../rtl ../bench/testCase0.v


