/* arch/arm/mach-exynos/include/mach/regs-clock-exynos3475.h
 *
 * Copyright (c) 2015 Samsung Electronics Co., Ltd.
 *
 * Exynos3475 - Clock register definitions
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
 */

#ifndef __REGS_CLOCK_EXYNOS3475_H__
#define __REGS_CLOCK_EXYNOS3475_H__ __FILE__

#include <plat/cpu.h>
#include <mach/map.h>

#define EXYNOS_CLKREG_BUS0(x)		(EXYNOS3475_VA_CMU_BUS0 + (x))		/* PA : 0x11800000 */
#define EXYNOS_CLKREG_BUS2(x)		(EXYNOS3475_VA_CMU_BUS2 + (x))		/* PA : 0x13000000 */
#define EXYNOS_CLKREG_CPU(x)		(EXYNOS3475_VA_CMU_CPU + (x))		/* PA : 0x10900000 */
#define EXYNOS_CLKREG_DISPAUD(x)	(EXYNOS3475_VA_CMU_DISPAUD + (x))	/* PA : 0x14870000 */
#define EXYNOS_CLKREG_FSYS(x)		(EXYNOS3475_VA_CMU_FSYS + (x))		/* PA : 0x13730000 */
#define EXYNOS_CLKREG_G3D(x)		(EXYNOS3475_VA_CMU_G3D + (x))		/* PA : 0x11460000 */
#define EXYNOS_CLKREG_IMEM(x)		(EXYNOS3475_VA_CMU_IMEM + (x))		/* PA : 0x10C60000 */
#define EXYNOS_CLKREG_ISP(x)		(EXYNOS3475_VA_CMU_ISP + (x))		/* PA : 0x144D0000 */
#define EXYNOS_CLKREG_MFCMSCL(x)	(EXYNOS3475_VA_CMU_MFCMSCL + (x))	/* PA : 0x12CB0000 */
#define EXYNOS_CLKREG_MIF(x)		(EXYNOS3475_VA_CMU_MIF + (x))		/* PA : 0x10430000 */
#define EXYNOS_CLKREG_PERI(x)		(EXYNOS3475_VA_CMU_PERI + (x))		/* PA : 0x139F0000 */
#define EXYNOS_CLKREG_TOP(x)		(EXYNOS3475_VA_CMU_TOP + (x))		/* PA : 0x10010000 */

#define PLL2555X_PMS(MDIV, PDIV, SDIV) \
(      \
       (MDIV << EXYNOS3475_PLL_MDIV_SHIFT) |   \
       (PDIV << EXYNOS3475_PLL_PDIV_SHIFT) |   \
       (SDIV << EXYNOS3475_PLL_SDIV_SHIFT)     \
)

#define EXYNOS3475_PLL_MDIV_SHIFT                      (12)
#define EXYNOS3475_PLL_MDIV_MASK                       (0x3FF << EXYNOS3475_PLL_MDIV_SHIFT)
#define EXYNOS3475_PLL_PDIV_SHIFT                      (4)
#define EXYNOS3475_PLL_PDIV_MASK                       (0x3F << EXYNOS3475_PLL_PDIV_SHIFT)
#define EXYNOS3475_PLL_SDIV_SHIFT                      (0)
#define EXYNOS3475_PLL_SDIV_MASK                       (0x7 << EXYNOS3475_PLL_SDIV_SHIFT)

#define EXYNOS3475_CLK_CON_MUX_ACLK_BUS0_333_USER		EXYNOS_CLKREG_BUS0(0x200)
#define EXYNOS3475_CLK_CON_DIV_PCLK_BUS0_83			EXYNOS_CLKREG_BUS0(0x400)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_BUS0_333_USER		EXYNOS_CLKREG_BUS0(0x600)
#define EXYNOS3475_CLK_ENABLE_ACLK_BUS0_333_USER		EXYNOS_CLKREG_BUS0(0x800)
#define EXYNOS3475_CLK_ENABLE_PCLK_BUS0_83			EXYNOS_CLKREG_BUS0(0x804)
#define EXYNOS3475_CLKOUT_CMU_BUS0				EXYNOS_CLKREG_BUS0(0xD00)
#define EXYNOS3475_CLKOUT_CMU_BUS0_DIV_STAT			EXYNOS_CLKREG_BUS0(0xD04)
#define EXYNOS3475_CMU_BUS0_SPARE0				EXYNOS_CLKREG_BUS0(0xD08)
#define EXYNOS3475_CMU_BUS0_SPARE1				EXYNOS_CLKREG_BUS0(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_BUS0				EXYNOS_CLKREG_BUS0(0xE00)
#define EXYNOS3475_BUS0_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_BUS0(0xF00)
#define EXYNOS3475_CLK_CON_MUX_ACLK_BUS2_333_USER		EXYNOS_CLKREG_BUS2(0x200)
#define EXYNOS3475_CLK_CON_DIV_PCLK_BUS2_83			EXYNOS_CLKREG_BUS2(0x400)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_BUS2_333_USER		EXYNOS_CLKREG_BUS2(0x600)
#define EXYNOS3475_CLK_ENABLE_ACLK_BUS2_333_USER		EXYNOS_CLKREG_BUS2(0x800)
#define EXYNOS3475_CLK_ENABLE_PCLK_BUS2_83			EXYNOS_CLKREG_BUS2(0x804)
#define EXYNOS3475_CLKOUT_CMU_BUS2				EXYNOS_CLKREG_BUS2(0xD00)
#define EXYNOS3475_CLKOUT_CMU_BUS2_DIV_STAT			EXYNOS_CLKREG_BUS2(0xD04)
#define EXYNOS3475_CMU_BUS2_SPARE0				EXYNOS_CLKREG_BUS2(0xD08)
#define EXYNOS3475_CMU_BUS2_SPARE1				EXYNOS_CLKREG_BUS2(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_BUS2				EXYNOS_CLKREG_BUS2(0xE00)
#define EXYNOS3475_BUS2_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_BUS2(0xF00)
#define EXYNOS3475_CPU_PLL_LOCK					EXYNOS_CLKREG_CPU(0x0)
#define EXYNOS3475_CPU_PLL_CON0					EXYNOS_CLKREG_CPU(0x100)
#define EXYNOS3475_CPU_PLL_CON1					EXYNOS_CLKREG_CPU(0x104)
#define EXYNOS3475_CPU_PLL_FREQ_DET				EXYNOS_CLKREG_CPU(0x108)
#define EXYNOS3475_CLK_CON_MUX_CPU_PLL				EXYNOS_CLKREG_CPU(0x200)
#define EXYNOS3475_CLK_CON_MUX_SCLK_BUS_PLL_USER		EXYNOS_CLKREG_CPU(0x204)
#define EXYNOS3475_CLK_CON_MUX_CPU				EXYNOS_CLKREG_CPU(0x208)
#define EXYNOS3475_CLK_CON_DIV_CPU_1				EXYNOS_CLKREG_CPU(0x400)
#define EXYNOS3475_CLK_CON_DIV_CPU_2				EXYNOS_CLKREG_CPU(0x404)
#define EXYNOS3475_CLK_CON_DIV_ATCLK_CPU			EXYNOS_CLKREG_CPU(0x408)
#define EXYNOS3475_CLK_CON_DIV_PCLK_DBG				EXYNOS_CLKREG_CPU(0x40C)
#define EXYNOS3475_CLK_CON_DIV_ACLK_CPU				EXYNOS_CLKREG_CPU(0x410)
#define EXYNOS3475_CLK_CON_DIV_PCLK_CPU				EXYNOS_CLKREG_CPU(0x414)
#define EXYNOS3475_CLK_CON_DIV_SCLK_HPM_CPU			EXYNOS_CLKREG_CPU(0x418)
#define EXYNOS3475_CLK_CON_DIV_CPU_PLL				EXYNOS_CLKREG_CPU(0x41C)
#define EXYNOS3475_CLK_CON_DIV_CPU_RUN_MONITOR			EXYNOS_CLKREG_CPU(0x420)
#define EXYNOS3475_CLK_STAT_MUX_CPU_PLL				EXYNOS_CLKREG_CPU(0x600)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_BUS_PLL_USER		EXYNOS_CLKREG_CPU(0x604)
#define EXYNOS3475_CLK_STAT_MUX_CPU				EXYNOS_CLKREG_CPU(0x608)
#define EXYNOS3475_CLK_ENABLE_ATCLK_CPU				EXYNOS_CLKREG_CPU(0x804)
#define EXYNOS3475_CLK_ENABLE_PCLK_DBG				EXYNOS_CLKREG_CPU(0x808)
#define EXYNOS3475_CLK_ENABLE_ACLK_CPU				EXYNOS_CLKREG_CPU(0x80C)
#define EXYNOS3475_CLK_ENABLE_PCLK_CPU				EXYNOS_CLKREG_CPU(0x810)
#define EXYNOS3475_CLK_ENABLE_SCLK_HPM_CPU			EXYNOS_CLKREG_CPU(0x814)
#define EXYNOS3475_CLKOUT_CMU_CPU				EXYNOS_CLKREG_CPU(0xD00)
#define EXYNOS3475_CLKOUT_CMU_CPU_DIV_STAT			EXYNOS_CLKREG_CPU(0xD04)
#define EXYNOS3475_CMU_CPU_SPARE0				EXYNOS_CLKREG_CPU(0xD08)
#define EXYNOS3475_CMU_CPU_SPARE1				EXYNOS_CLKREG_CPU(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_CPU				EXYNOS_CLKREG_CPU(0xE00)
#define EXYNOS3475_CPU_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_CPU(0xF00)
#define EXYNOS3475_ARMCLK_STOPCTRL				EXYNOS_CLKREG_CPU(0x1000)
#define EXYNOS_PWR_CTRL					EXYNOS_CLKREG_CPU(0x1020)
#define EXYNOS_PWR_CTRL2					EXYNOS_CLKREG_CPU(0x1024)

#define EXYNOS_USE_CPU_CLAMPCOREOUT				(13)
#define EXYNOS_USE_STANDBYWFIL2_CPU				(12)
#define EXYNOS_CPU1_RATIO_SHIFT					(20)
#define EXYNOS_CPU1_RATIO					(0x7 << EXYNOS_CPU1_RATIO_SHIFT)
#define EXYNOS_CPU2_RATIO_SHIFT					(24)
#define EXYNOS_CPU2_RATIO					(0x7 << EXYNOS_CPU2_RATIO_SHIFT)
#define EXYNOS_DIVCPU1_DOWN_ENABLE				(16)
#define EXYNOS_DIVCPU2_DOWN_ENABLE				(17)
#define EXYNOS_DUR_STANDBY1_SHIFT				(8)
#define EXYNOS_DUR_STANDBY1					(0xFF << EXYNOS_DUR_STANDBY1_SHIFT)
#define EXYNOS_DUR_STANDBY2_SHIFT				(16)
#define EXYNOS_DUR_STANDBY2					(0xFF << EXYNOS_DUR_STANDBY2_SHIFT)
#define EXYNOS_UP_CPU1_RATIO_SHIFT				(0)
#define EXYNOS_UP_CPU1_RATIO					(0x3 << EXYNOS_UP_CPU1_RATIO_SHIFT)
#define EXYNOS_UP_CPU2_RATIO_SHIFT				(4)
#define EXYNOS_UP_CPU2_RATIO					(0x3 << EXYNOS_UP_CPU2_RATIO_SHIFT)
#define EXYNOS_DIVCPU1_UP_ENABLE				(24)
#define EXYNOS_DIVCPU2_UP_ENABLE				(25)

#define EXYNOS3475_SMPL_CTRL					EXYNOS_CLKREG_CPU(0x1030)
#define EXYNOS3475_INTR_SPREAD_ENABLE				EXYNOS_CLKREG_CPU(0x1080)
#define EXYNOS3475_INTR_SPREAD_USE_STANDBYWFI			EXYNOS_CLKREG_CPU(0x1084)
#define EXYNOS3475_INTR_SPREAD_BLOCKING_DURATION		EXYNOS_CLKREG_CPU(0x1088)
#define EXYNOS3475_CLK_CON_MUX_ACLK_DISPAUD_133_USER		EXYNOS_CLKREG_DISPAUD(0x200)
#define EXYNOS3475_CLK_CON_MUX_SCLK_DECON_INT_VCLK_USER		EXYNOS_CLKREG_DISPAUD(0x204)
#define EXYNOS3475_CLK_CON_MUX_SCLK_DECON_INT_ECLK_USER		EXYNOS_CLKREG_DISPAUD(0x208)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_MIPI_PHY_M_TXBYTECLKHS_M4S4_USER	EXYNOS_CLKREG_DISPAUD(0x20C)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_MIPI_PHY_M_RXCLKESC0_M4S4_USER	EXYNOS_CLKREG_DISPAUD(0x210)
#define EXYNOS3475_CLK_CON_MUX_SCLK_MI2S_AUD_USER			EXYNOS_CLKREG_DISPAUD(0x214)
#define EXYNOS3475_CLK_CON_MUX_SCLK_DECON_INT_ECLK			EXYNOS_CLKREG_DISPAUD(0x218)
#define EXYNOS3475_CLK_CON_MUX_SCLK_MI2S_AUD			EXYNOS_CLKREG_DISPAUD(0x21C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_DECON_INT_VCLK		EXYNOS_CLKREG_DISPAUD(0x404)
#define EXYNOS3475_CLK_CON_DIV_SCLK_DECON_INT_ECLK		EXYNOS_CLKREG_DISPAUD(0x408)
#define EXYNOS3475_CLK_CON_DIV_SCLK_MI2S_AUD			EXYNOS_CLKREG_DISPAUD(0x40C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_MIXER_AUD			EXYNOS_CLKREG_DISPAUD(0x410)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_DISPAUD_133_USER		EXYNOS_CLKREG_DISPAUD(0x600)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_DECON_INT_VCLK_USER	EXYNOS_CLKREG_DISPAUD(0x604)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_DECON_INT_ECLK_USER	EXYNOS_CLKREG_DISPAUD(0x608)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_MIPI_PHY_M_TXBYTECLKHS_M4S4_USER	EXYNOS_CLKREG_DISPAUD(0x60C)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_MIPI_PHY_M_RXCLKESC0_M4S4_USER	EXYNOS_CLKREG_DISPAUD(0x610)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_MI2S_AUD_USER		EXYNOS_CLKREG_DISPAUD(0x614)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_DECON_INT_ECLK		EXYNOS_CLKREG_DISPAUD(0x618)
#define EXYNOS3475_CLK_ENABLE_ACLK_DISPAUD_133			EXYNOS_CLKREG_DISPAUD(0x800)
#define EXYNOS3475_CLK_ENABLE_ACLK_DISPAUD_133_SECURE_CFW	EXYNOS_CLKREG_DISPAUD(0x804)
#define EXYNOS3475_CLK_ENABLE_SCLK_DECON_INT_VCLK		EXYNOS_CLKREG_DISPAUD(0x808)
#define EXYNOS3475_CLK_ENABLE_SCLK_DECON_INT_ECLK		EXYNOS_CLKREG_DISPAUD(0x80C)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_MIPI_PHY_M_TXBYTECLKHS_M4S4	EXYNOS_CLKREG_DISPAUD(0x810)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_MIPI_PHY_M_RXCLKESC0_M4S4		EXYNOS_CLKREG_DISPAUD(0x814)
#define EXYNOS3475_CLK_ENABLE_SCLK_MI2S_AUD			EXYNOS_CLKREG_DISPAUD(0x81C)
#define EXYNOS3475_CLK_ENABLE_SCLK_MIXER_AUD			EXYNOS_CLKREG_DISPAUD(0x820)
#define EXYNOS3475_CLK_ENABLE_IOCLK_AUD_I2S_SCLK_AP_IN		EXYNOS_CLKREG_DISPAUD(0x824)
#define EXYNOS3475_CLK_ENABLE_IOCLK_AUD_I2S_BCLK_BT_IN		EXYNOS_CLKREG_DISPAUD(0x828)
#define EXYNOS3475_CLK_ENABLE_IOCLK_AUD_I2S_BCLK_CP_IN		EXYNOS_CLKREG_DISPAUD(0x82C)
#define EXYNOS3475_CLK_ENABLE_IOCLK_AUD_I2S_BCLK_FM_IN		EXYNOS_CLKREG_DISPAUD(0x830)
#define EXYNOS3475_CLKOUT_CMU_DISPAUD				EXYNOS_CLKREG_DISPAUD(0xD00)
#define EXYNOS3475_CLKOUT_CMU_DISPAUD_DIV_STAT			EXYNOS_CLKREG_DISPAUD(0xD04)
#define EXYNOS3475_CMU_DISPAUD_SPARE0				EXYNOS_CLKREG_DISPAUD(0xD08)
#define EXYNOS3475_CMU_DISPAUD_SPARE1				EXYNOS_CLKREG_DISPAUD(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_DISPAUD			EXYNOS_CLKREG_DISPAUD(0xE00)
#define EXYNOS3475_DISPAUD_SFR_IGNORE_REQ_SYSCLK		EXYNOS_CLKREG_DISPAUD(0xF00)
#define EXYNOS3475_USB_PLL_LOCK					EXYNOS_CLKREG_FSYS(0x0)
#define EXYNOS3475_USB_PLL_CON0					EXYNOS_CLKREG_FSYS(0x100)
#define EXYNOS3475_USB_PLL_CON1					EXYNOS_CLKREG_FSYS(0x104)
#define EXYNOS3475_USB_PLL_FREQ_DET				EXYNOS_CLKREG_FSYS(0x108)
#define EXYNOS3475_CLK_CON_MUX_USB_PLL				EXYNOS_CLKREG_FSYS(0x200)
#define EXYNOS3475_CLK_CON_MUX_ACLK_FSYS_200_USER		EXYNOS_CLKREG_FSYS(0x204)
#define EXYNOS3475_CLK_CON_MUX_SCLK_FSYS_MMC0_SDCLKIN_USER	EXYNOS_CLKREG_FSYS(0x208)
#define EXYNOS3475_CLK_CON_MUX_SCLK_FSYS_MMC1_SDCLKIN_USER	EXYNOS_CLKREG_FSYS(0x20C)
#define EXYNOS3475_CLK_CON_MUX_SCLK_FSYS_MMC2_SDCLKIN_USER	EXYNOS_CLKREG_FSYS(0x210)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_USBHOST20_USB20_FREECLK_USER	EXYNOS_CLKREG_FSYS(0x214)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_USBHOST20_USB20_PHYCLOCK_USER	EXYNOS_CLKREG_FSYS(0x218)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_USBHOST20_USB20_CLK48MOHCI_USER	EXYNOS_CLKREG_FSYS(0x21C)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_USBOTG_OTG20_PHYCLOCK_USER	EXYNOS_CLKREG_FSYS(0x220)
#define EXYNOS3475_CLK_STAT_MUX_USB_PLL				EXYNOS_CLKREG_FSYS(0x600)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_FSYS_200_USER		EXYNOS_CLKREG_FSYS(0x604)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_FSYS_MMC0_SDCLKIN_USER	EXYNOS_CLKREG_FSYS(0x608)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_FSYS_MMC1_SDCLKIN_USER	EXYNOS_CLKREG_FSYS(0x60C)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_FSYS_MMC2_SDCLKIN_USER	EXYNOS_CLKREG_FSYS(0x610)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_USBHOST20_USB20_FREECLK_USER	EXYNOS_CLKREG_FSYS(0x614)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_USBHOST20_USB20_PHYCLOCK_USER	EXYNOS_CLKREG_FSYS(0x618)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_USBHOST20_USB20_CLK48MOHCI_USER	EXYNOS_CLKREG_FSYS(0x61C)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_USBOTG_OTG20_PHYCLOCK_USER	EXYNOS_CLKREG_FSYS(0x620)
#define EXYNOS3475_CLK_ENABLE_ACLK_FSYS_200			EXYNOS_CLKREG_FSYS(0x800)
#define EXYNOS3475_CLK_ENABLE_SCLK_FSYS_MMC0_SDCLKIN		EXYNOS_CLKREG_FSYS(0x804)
#define EXYNOS3475_CLK_ENABLE_SCLK_FSYS_MMC1_SDCLKIN		EXYNOS_CLKREG_FSYS(0x808)
#define EXYNOS3475_CLK_ENABLE_SCLK_FSYS_MMC2_SDCLKIN		EXYNOS_CLKREG_FSYS(0x80C)
#define EXYNOS3475_CLK_ENABLE_SCLK_USB20_PHY_CLKCORE		EXYNOS_CLKREG_FSYS(0x810)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_USBHOST20_USB20_FREECLK	EXYNOS_CLKREG_FSYS(0x814)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_USBHOST20_USB20_PHYCLOCK	EXYNOS_CLKREG_FSYS(0x818)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_USBHOST20_USB20_CLK48MOHCI	EXYNOS_CLKREG_FSYS(0x81C)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_USBHOTG_OTG20_PHYCLOCK	EXYNOS_CLKREG_FSYS(0x820)
#define EXYNOS3475_CLKOUT_CMU_FSYS				EXYNOS_CLKREG_FSYS(0xD00)
#define EXYNOS3475_CLKOUT_CMU_FSYS_DIV_STAT			EXYNOS_CLKREG_FSYS(0xD04)
#define EXYNOS3475_CMU_FSYS_SPARE0				EXYNOS_CLKREG_FSYS(0xD08)
#define EXYNOS3475_CMU_FSYS_SPARE1				EXYNOS_CLKREG_FSYS(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_FSYS				EXYNOS_CLKREG_FSYS(0xE00)
#define EXYNOS3475_FSYS_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_FSYS(0xF00)
#define EXYNOS3475_G3D_PLL_LOCK					EXYNOS_CLKREG_G3D(0x0)
#define EXYNOS3475_G3D_PLL_CON0					EXYNOS_CLKREG_G3D(0x100)
#define EXYNOS3475_G3D_PLL_CON1					EXYNOS_CLKREG_G3D(0x104)
#define EXYNOS3475_G3D_PLL_FREQ_DET				EXYNOS_CLKREG_G3D(0x108)
#define EXYNOS3475_CLK_CON_MUX_G3D_PLL				EXYNOS_CLKREG_G3D(0x200)
#define EXYNOS3475_CLK_CON_MUX_ACLK_G3D_400_USER		EXYNOS_CLKREG_G3D(0x204)
#define EXYNOS3475_CLK_CON_MUX_ACLK_G3D_667			EXYNOS_CLKREG_G3D(0x208)
#define EXYNOS3475_CLK_CON_DIV_ACLK_G3D_667			EXYNOS_CLKREG_G3D(0x400)
#define EXYNOS3475_CLK_CON_DIV_PCLK_G3D_167			EXYNOS_CLKREG_G3D(0x404)
#define EXYNOS3475_CLK_STAT_MUX_G3D_PLL				EXYNOS_CLKREG_G3D(0x600)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_G3D_400_USER		EXYNOS_CLKREG_G3D(0x604)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_G3D_667			EXYNOS_CLKREG_G3D(0x608)
#define EXYNOS3475_CLK_ENABLE_ACLK_G3D_667			EXYNOS_CLKREG_G3D(0x800)
#define EXYNOS3475_CLK_ENABLE_ACLK_G3D_667_SECURE_CFW		EXYNOS_CLKREG_G3D(0x804)
#define EXYNOS3475_CLK_ENABLE_PCLK_G3D_167			EXYNOS_CLKREG_G3D(0x808)
#define EXYNOS3475_CLK_ENABLE_PCLK_G3D_167_SECURE_CFW		EXYNOS_CLKREG_G3D(0x80C)
#define EXYNOS3475_CLKOUT_CMU_G3D				EXYNOS_CLKREG_G3D(0xD00)
#define EXYNOS3475_CLKOUT_CMU_G3D_DIV_STAT			EXYNOS_CLKREG_G3D(0xD04)
#define EXYNOS3475_CMU_G3D_SPARE0				EXYNOS_CLKREG_G3D(0xD08)
#define EXYNOS3475_CMU_G3D_SPARE1				EXYNOS_CLKREG_G3D(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_G3D				EXYNOS_CLKREG_G3D(0xE00)
#define EXYNOS3475_G3D_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_G3D(0xF00)
#define EXYNOS3475_CLK_STOPCTRL					EXYNOS_CLKREG_G3D(0x1000)
#define EXYNOS3475_CLK_CON_MUX_ACLK_IMEM_200_USER		EXYNOS_CLKREG_IMEM(0x200)
#define EXYNOS3475_CLK_CON_MUX_ACLK_IMEM_266_USER		EXYNOS_CLKREG_IMEM(0x204)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_IMEM_200_USER		EXYNOS_CLKREG_IMEM(0x600)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_IMEM_266_USER		EXYNOS_CLKREG_IMEM(0x604)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_200			EXYNOS_CLKREG_IMEM(0x800)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_200_SECURE_IRAMC_TOP	EXYNOS_CLKREG_IMEM(0x804)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_200_SECURE_SSS		EXYNOS_CLKREG_IMEM(0x808)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_200_SECURE_RTIC		EXYNOS_CLKREG_IMEM(0x80C)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_266			EXYNOS_CLKREG_IMEM(0x810)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_266_SECURE_SSS		EXYNOS_CLKREG_IMEM(0x814)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_266_SECURE_RTIC		EXYNOS_CLKREG_IMEM(0x818)
#define EXYNOS3475_CLKOUT_CMU_IMEM				EXYNOS_CLKREG_IMEM(0xD00)
#define EXYNOS3475_CLKOUT_CMU_IMEM_DIV_STAT			EXYNOS_CLKREG_IMEM(0xD04)
#define EXYNOS3475_CMU_IMEM_SPARE0				EXYNOS_CLKREG_IMEM(0xD08)
#define EXYNOS3475_CMU_IMEM_SPARE1				EXYNOS_CLKREG_IMEM(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_IMEM				EXYNOS_CLKREG_IMEM(0xE00)
#define EXYNOS3475_IMEM_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_IMEM(0xF00)
#define EXYNOS3475_CLK_CON_MUX_ACLK_ISP_300_USER		EXYNOS_CLKREG_ISP(0x200)
#define EXYNOS3475_CLK_CON_MUX_PHYCLK_CSI_LINK_RX_BYTE_CLK_HS_USER	EXYNOS_CLKREG_ISP(0x204)
#define EXYNOS3475_CLK_CON_DIV_PCLK_ISP_150			EXYNOS_CLKREG_ISP(0x400)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_ISP_300_USER		EXYNOS_CLKREG_ISP(0x600)
#define EXYNOS3475_CLK_STAT_MUX_PHYCLK_CSI_LINK_RX_BYTE_CLK_HS_USER	EXYNOS_CLKREG_ISP(0x604)
#define EXYNOS3475_CLK_ENABLE_ACLK_ISP_300			EXYNOS_CLKREG_ISP(0x800)
#define EXYNOS3475_CLK_ENABLE_PCLK_ISP_150			EXYNOS_CLKREG_ISP(0x804)
#define EXYNOS3475_CLK_ENABLE_PHYCLK_CSI_LINK0_RX_BYTE_CLK_HS0	EXYNOS_CLKREG_ISP(0x808)
#define EXYNOS3475_CLKOUT_CMU_ISP				EXYNOS_CLKREG_ISP(0xD00)
#define EXYNOS3475_CLKOUT_CMU_ISP_DIV_STAT			EXYNOS_CLKREG_ISP(0xD04)
#define EXYNOS3475_CMU_ISP_SPARE0				EXYNOS_CLKREG_ISP(0xD08)
#define EXYNOS3475_CMU_ISP_SPARE1				EXYNOS_CLKREG_ISP(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_ISP				EXYNOS_CLKREG_ISP(0xE00)
#define EXYNOS3475_ISP_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_ISP(0xF00)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MFCMSCL_333_USER		EXYNOS_CLKREG_MFCMSCL(0x200)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MFCMSCL_200_USER		EXYNOS_CLKREG_MFCMSCL(0x204)
#define EXYNOS3475_CLK_CON_DIV_PCLK_MFCMSCL_83			EXYNOS_CLKREG_MFCMSCL(0x400)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MFCMSCL_333_USER		EXYNOS_CLKREG_MFCMSCL(0x600)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MFCMSCL_200_USER		EXYNOS_CLKREG_MFCMSCL(0x604)
#define EXYNOS3475_CLK_ENABLE_ACLK_MFCMSCL_333			EXYNOS_CLKREG_MFCMSCL(0x800)
#define EXYNOS3475_CLK_ENABLE_ACLK_MFCMSCL_333_SECURE_CFW	EXYNOS_CLKREG_MFCMSCL(0x804)
#define EXYNOS3475_CLK_ENABLE_PCLK_MFCMSCL_83			EXYNOS_CLKREG_MFCMSCL(0x808)
#define EXYNOS3475_CLK_ENABLE_ACLK_MFCMSCL_200			EXYNOS_CLKREG_MFCMSCL(0x80C)
#define EXYNOS3475_CLKOUT_CMU_MFCMSCL				EXYNOS_CLKREG_MFCMSCL(0xD00)
#define EXYNOS3475_CLKOUT_CMU_MFCMSCL_DIV_STAT			EXYNOS_CLKREG_MFCMSCL(0xD04)
#define EXYNOS3475_CMU_MFCMSCL_SPARE0				EXYNOS_CLKREG_MFCMSCL(0xD08)
#define EXYNOS3475_CMU_MFCMSCL_SPARE1				EXYNOS_CLKREG_MFCMSCL(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_MFCMSCL			EXYNOS_CLKREG_MFCMSCL(0xE00)
#define EXYNOS3475_MFCMSCL_SFR_IGNORE_REQ_SYSCLK		EXYNOS_CLKREG_MFCMSCL(0xF00)
#define EXYNOS3475_MEM0_PLL_LOCK				EXYNOS_CLKREG_MIF(0x0)
#define EXYNOS3475_MEDIA_PLL_LOCK				EXYNOS_CLKREG_MIF(0x10)
#define EXYNOS3475_BUS_PLL_LOCK					EXYNOS_CLKREG_MIF(0x20)
#define EXYNOS3475_AUD_PLL_LOCK					EXYNOS_CLKREG_MIF(0x30)
#define EXYNOS3475_MEM0_PLL_CON0				EXYNOS_CLKREG_MIF(0x100)
#define EXYNOS3475_MEM0_PLL_CON1				EXYNOS_CLKREG_MIF(0x104)
#define EXYNOS3475_MEM0_PLL_FREQ_DET				EXYNOS_CLKREG_MIF(0x108)
#define EXYNOS3475_MEDIA_PLL_CON0				EXYNOS_CLKREG_MIF(0x110)
#define EXYNOS3475_MEDIA_PLL_CON1				EXYNOS_CLKREG_MIF(0x114)
#define EXYNOS3475_MEDIA_PLL_FREQ_DET				EXYNOS_CLKREG_MIF(0x118)
#define EXYNOS3475_BUS_PLL_CON0					EXYNOS_CLKREG_MIF(0x120)
#define EXYNOS3475_BUS_PLL_CON1					EXYNOS_CLKREG_MIF(0x124)
#define EXYNOS3475_BUS_PLL_FREQ_DET				EXYNOS_CLKREG_MIF(0x128)
#define EXYNOS3475_AUD_PLL_CON0					EXYNOS_CLKREG_MIF(0x130)
#define EXYNOS3475_AUD_PLL_CON1					EXYNOS_CLKREG_MIF(0x134)
#define EXYNOS3475_AUD_PLL_CON2					EXYNOS_CLKREG_MIF(0x138)
#define EXYNOS3475_AUD_PLL_FREQ_DET				EXYNOS_CLKREG_MIF(0x13C)
#define EXYNOS3475_CLK_CON_MUX_MEM0_PLL				EXYNOS_CLKREG_MIF(0x200)
#define EXYNOS3475_CLK_CON_MUX_MEDIA_PLL			EXYNOS_CLKREG_MIF(0x204)
#define EXYNOS3475_CLK_CON_MUX_BUS_PLL				EXYNOS_CLKREG_MIF(0x208)
#define EXYNOS3475_CLK_CON_MUX_AUD_PLL				EXYNOS_CLKREG_MIF(0x20C)
#define EXYNOS3475_CLK_CON_MUX_DIV2_MEM0_PLL			EXYNOS_CLKREG_MIF(0x210)
#define EXYNOS3475_CLK_CON_MUX_DIV2_MEDIA_PLL			EXYNOS_CLKREG_MIF(0x214)
#define EXYNOS3475_CLK_CON_MUX_CLKM_PHY_A			EXYNOS_CLKREG_MIF(0x218)
#define EXYNOS3475_CLK_CON_MUX_CLKM_PHY_B			EXYNOS_CLKREG_MIF(0x21C)
#define EXYNOS3475_CLK_CON_MUX_CLK2X_PHY_A			EXYNOS_CLKREG_MIF(0x220)
#define EXYNOS3475_CLK_CON_MUX_CLK2X_PHY_B			EXYNOS_CLKREG_MIF(0x224)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MIF_333			EXYNOS_CLKREG_MIF(0x228)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MIF_83			EXYNOS_CLKREG_MIF(0x22C)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MIF_FIX_50			EXYNOS_CLKREG_MIF(0x230)
#define EXYNOS3475_CLK_CON_MUX_ACLK_DISPAUD_133			EXYNOS_CLKREG_MIF(0x234)
#define EXYNOS3475_CLK_CON_MUX_ACLK_ISP_300			EXYNOS_CLKREG_MIF(0x238)
#define EXYNOS3475_CLK_CON_MUX_SCLK_DISP_DECON_INT_ECLK		EXYNOS_CLKREG_MIF(0x23C)
#define EXYNOS3475_CLK_CON_MUX_SCLK_DISP_DECON_INT_VCLK		EXYNOS_CLKREG_MIF(0x240)
#define EXYNOS3475_CLK_CON_DIV_CLKM_PHY				EXYNOS_CLKREG_MIF(0x400)
#define EXYNOS3475_CLK_CON_DIV_CLK2X_PHY			EXYNOS_CLKREG_MIF(0x404)
#define EXYNOS3475_CLK_CON_DIV_ACLK_MIF_333			EXYNOS_CLKREG_MIF(0x408)
#define EXYNOS3475_CLK_CON_DIV_ACLK_MIF_166			EXYNOS_CLKREG_MIF(0x40C)
#define EXYNOS3475_CLK_CON_DIV_ACLK_MIF_83			EXYNOS_CLKREG_MIF(0x410)
#define EXYNOS3475_CLK_CON_DIV_ACLK_MIF_FIX_50			EXYNOS_CLKREG_MIF(0x414)
#define EXYNOS3475_CLK_CON_DIV_ACLK_DISPAUD_133			EXYNOS_CLKREG_MIF(0x418)
#define EXYNOS3475_CLK_CON_DIV_ACLK_ISP_300			EXYNOS_CLKREG_MIF(0x41C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_DISP_DECON_INT_ECLK		EXYNOS_CLKREG_MIF(0x420)
#define EXYNOS3475_CLK_CON_DIV_SCLK_DISP_DECON_INT_VCLK		EXYNOS_CLKREG_MIF(0x424)
#define EXYNOS3475_CLK_CON_DIV_MIF_NODDR			EXYNOS_CLKREG_MIF(0x428)
#define EXYNOS3475_CLK_STAT_MUX_MEM0_PLL			EXYNOS_CLKREG_MIF(0x600)
#define EXYNOS3475_CLK_STAT_MUX_MEDIA_PLL			EXYNOS_CLKREG_MIF(0x604)
#define EXYNOS3475_CLK_STAT_MUX_BUS_PLL				EXYNOS_CLKREG_MIF(0x608)
#define EXYNOS3475_CLK_STAT_MUX_AUD_PLL				EXYNOS_CLKREG_MIF(0x60C)
#define EXYNOS3475_CLK_STAT_MUX_DIV2_MEM0_PLL			EXYNOS_CLKREG_MIF(0x610)
#define EXYNOS3475_CLK_STAT_MUX_DIV2_MEDIA_PLL			EXYNOS_CLKREG_MIF(0x614)
#define EXYNOS3475_CLK_STAT_MUX_CLKM_PHY_A			EXYNOS_CLKREG_MIF(0x618)
#define EXYNOS3475_CLK_STAT_MUX_CLKM_PHY_B			EXYNOS_CLKREG_MIF(0x61C)
#define EXYNOS3475_CLK_STAT_MUX_CLK2X_PHY_A			EXYNOS_CLKREG_MIF(0x620)
#define EXYNOS3475_CLK_STAT_MUX_CLK2X_PHY_B			EXYNOS_CLKREG_MIF(0x624)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MIF_333			EXYNOS_CLKREG_MIF(0x628)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MIF_83			EXYNOS_CLKREG_MIF(0x62C)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MIF_FIX_50			EXYNOS_CLKREG_MIF(0x630)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_DISPAUD_133		EXYNOS_CLKREG_MIF(0x634)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_ISP_300			EXYNOS_CLKREG_MIF(0x638)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_DISP_DECON_INT_ECLK	EXYNOS_CLKREG_MIF(0x63C)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_DISP_DECON_INT_VCLK	EXYNOS_CLKREG_MIF(0x640)
#define EXYNOS3475_CLK_ENABLE_SCLK_DDR_PHY0_CLKM		EXYNOS_CLKREG_MIF(0x800)
#define EXYNOS3475_CLK_ENABLE_SCLK_DDR_PHY0_CLK2X		EXYNOS_CLKREG_MIF(0x804)
#define EXYNOS3475_CLK_ENABLE_ACLK_DREX				EXYNOS_CLKREG_MIF(0x808)
#define EXYNOS3475_CLK_ENABLE_ACLK_DREX_RCLK			EXYNOS_CLKREG_MIF(0x80C)
#define EXYNOS3475_CLK_ENABLE_ACLK_MIF_333			EXYNOS_CLKREG_MIF(0x810)
#define EXYNOS3475_CLK_ENABLE_ACLK_MIF_166			EXYNOS_CLKREG_MIF(0x814)
#define EXYNOS3475_CLK_ENABLE_ACLK_MIF_83			EXYNOS_CLKREG_MIF(0x818)
#define EXYNOS3475_CLK_ENABLE_ACLK_MIF_83_SECURE_DREX_0_TZ	EXYNOS_CLKREG_MIF(0x81C)
#define EXYNOS3475_CLK_ENABLE_ACLK_MIF_83_SECURE_MAILBOX_APBIF	EXYNOS_CLKREG_MIF(0x820)
#define EXYNOS3475_CLK_ENABLE_ACLK_MIF_FIX_50			EXYNOS_CLKREG_MIF(0x824)
#define EXYNOS3475_CLK_ENABLE_SCLK_AUD_300			EXYNOS_CLKREG_MIF(0x828)
#define EXYNOS3475_CLK_ENABLE_ACLK_DISPAUD_133_MIF		EXYNOS_CLKREG_MIF(0x82C)
#define EXYNOS3475_CLK_ENABLE_ACLK_ISP_300_MIF			EXYNOS_CLKREG_MIF(0x830)
#define EXYNOS3475_CLK_ENABLE_SCLK_DISP_DECON_INT_ECLK		EXYNOS_CLKREG_MIF(0x834)
#define EXYNOS3475_CLK_ENABLE_SCLK_DISP_DECON_INT_VCLK		EXYNOS_CLKREG_MIF(0x838)
#define EXYNOS3475_CLK_ENABLE_ACLK_CPU_800			EXYNOS_CLKREG_MIF(0x83C)
#define EXYNOS3475_CLK_ENABLE_SCLK_BUS_PLL_TOP			EXYNOS_CLKREG_MIF(0x840)
#define EXYNOS3475_CLK_ENABLE_SCLK_MEDIA_PLL_TOP		EXYNOS_CLKREG_MIF(0x844)
#define EXYNOS3475_CLK_ENABLE_SCLK_AP2CP_MIF_PLL_OUT_333	EXYNOS_CLKREG_MIF(0x848)
#define EXYNOS3475_CLK_ENABLE_SCLK_AP2CP_MIF_PLL_OUT_400	EXYNOS_CLKREG_MIF(0x84C)
#define EXYNOS3475_CLKOUT_CMU_MIF				EXYNOS_CLKREG_MIF(0xD00)
#define EXYNOS3475_CLKOUT_CMU_MIF_DIV_STAT			EXYNOS_CLKREG_MIF(0xD04)
#define EXYNOS3475_CMU_MIF_SPARE0				EXYNOS_CLKREG_MIF(0xD08)
#define EXYNOS3475_CMU_MIF_SPARE1				EXYNOS_CLKREG_MIF(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_MIF				EXYNOS_CLKREG_MIF(0xE00)
#define EXYNOS3475_MIF_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_MIF(0xF00)
#define EXYNOS3475_MIF_ROOTCLKEN				EXYNOS_CLKREG_MIF(0xF04)
#define EXYNOS3475_MIF_ROOTCLKEN_ON_GATE			EXYNOS_CLKREG_MIF(0xF10)
#define EXYNOS3475_DREX_FREQ_CTRL0				EXYNOS_CLKREG_MIF(0x1000)
#define EXYNOS3475_DREX_FREQ_CTRL1				EXYNOS_CLKREG_MIF(0x1004)
#define EXYNOS3475_PAUSE					EXYNOS_CLKREG_MIF(0x1008)
#define EXYNOS3475_DDRPHY_LOCK_CTRL				EXYNOS_CLKREG_MIF(0x100C)
#define EXYNOS3475_ACG_ENABLE					EXYNOS_CLKREG_MIF(0x1010)
#define EXYNOS3475_CP_CTRL_HSI2C_ENABLE				EXYNOS_CLKREG_MIF(0x1014)
#define EXYNOS3475_FAKE_PAUSE					EXYNOS_CLKREG_MIF(0x1018)
#define EXYNOS3475_CLK_CON_MUX_ACLK_PERI_66_USER		EXYNOS_CLKREG_PERI(0x200)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_SPI0_SPI_EXT_CLK_USER	EXYNOS_CLKREG_PERI(0x204)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_SPI1_SPI_EXT_CLK_USER	EXYNOS_CLKREG_PERI(0x208)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_SPI2_SPI_EXT_CLK_USER	EXYNOS_CLKREG_PERI(0x20C)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_UART0_EXT_UCLK_USER	EXYNOS_CLKREG_PERI(0x210)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_UART1_EXT_UCLK_USER	EXYNOS_CLKREG_PERI(0x214)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_UART2_EXT_UCLK_USER	EXYNOS_CLKREG_PERI(0x218)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_PERI_66_USER		EXYNOS_CLKREG_PERI(0x600)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_SPI0_SPI_EXT_CLK_USER	EXYNOS_CLKREG_PERI(0x604)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_SPI1_SPI_EXT_CLK_USER	EXYNOS_CLKREG_PERI(0x608)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_SPI2_SPI_EXT_CLK_USER	EXYNOS_CLKREG_PERI(0x60C)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_UART0_EXT_UCLK_USER	EXYNOS_CLKREG_PERI(0x610)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_UART1_EXT_UCLK_USER	EXYNOS_CLKREG_PERI(0x614)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_UART2_EXT_UCLK_USER	EXYNOS_CLKREG_PERI(0x618)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_1			EXYNOS_CLKREG_PERI(0x800)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_TZPC		EXYNOS_CLKREG_PERI(0x804)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_RTC_TOP	EXYNOS_CLKREG_PERI(0x808)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_CHIPID	EXYNOS_CLKREG_PERI(0x80C)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_SECKEY	EXYNOS_CLKREG_PERI(0x810)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_ANTIRBK_CNT	EXYNOS_CLKREG_PERI(0x814)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_MONOTONIC_CNT	EXYNOS_CLKREG_PERI(0x818)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_SECURE_RTC		EXYNOS_CLKREG_PERI(0x81C)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66_2			EXYNOS_CLKREG_PERI(0x820)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_SPI0_SPI_EXT_CLK	EXYNOS_CLKREG_PERI(0x82C)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_SPI1_SPI_EXT_CLK	EXYNOS_CLKREG_PERI(0x830)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_SPI2_SPI_EXT_CLK	EXYNOS_CLKREG_PERI(0x834)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_UART0_EXT_UCLK		EXYNOS_CLKREG_PERI(0x838)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_UART1_EXT_UCLK		EXYNOS_CLKREG_PERI(0x83C)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_UART2_EXT_UCLK		EXYNOS_CLKREG_PERI(0x844)
#define EXYNOS3475_CLK_ENABLE_IOCLK_PERI_OSCCLK			EXYNOS_CLKREG_PERI(0x858)
#define EXYNOS3475_CLK_ENABLE_IOCLK_PERI_OSCCLK_EFUSE		EXYNOS_CLKREG_PERI(0x85C)
#define EXYNOS3475_CLK_ENABLE_IOCLK_PERI_OSCCLK_CHIPID_SECURE	EXYNOS_CLKREG_PERI(0x860)
#define EXYNOS3475_CLK_ENABLE_IOCLK_PERI_OSCCLK_SECKEY_SECURE	EXYNOS_CLKREG_PERI(0x864)
#define EXYNOS3475_CLK_ENABLE_IOCLK_PERI_OSCCLK_ANTIRBK_CNT_SECURE	EXYNOS_CLKREG_PERI(0x868)
#define EXYNOS3475_CLKOUT_CMU_PERI				EXYNOS_CLKREG_PERI(0xD00)
#define EXYNOS3475_CLKOUT_CMU_PERI_DIV_STAT			EXYNOS_CLKREG_PERI(0xD04)
#define EXYNOS3475_CMU_PERI_SPARE0				EXYNOS_CLKREG_PERI(0xD08)
#define EXYNOS3475_CMU_PERI_SPARE1				EXYNOS_CLKREG_PERI(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_PERI				EXYNOS_CLKREG_PERI(0xE00)
#define EXYNOS3475_PERI_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_PERI(0xF00)
#define EXYNOS3475_CLK_CON_MUX_BUS_PLL_USER			EXYNOS_CLKREG_TOP(0x200)
#define EXYNOS3475_CLK_CON_MUX_MEDIA_PLL_USER			EXYNOS_CLKREG_TOP(0x204)
#define EXYNOS3475_CLK_CON_MUX_ACLK_BUS0_333			EXYNOS_CLKREG_TOP(0x208)
#define EXYNOS3475_CLK_CON_MUX_ACLK_BUS2_333			EXYNOS_CLKREG_TOP(0x20C)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MFCMSCL_200			EXYNOS_CLKREG_TOP(0x210)
#define EXYNOS3475_CLK_CON_MUX_ACLK_MFCMSCL_333			EXYNOS_CLKREG_TOP(0x214)
#define EXYNOS3475_CLK_CON_MUX_SCLK_FSYS_MMC0_SDCLKIN		EXYNOS_CLKREG_TOP(0x218)
#define EXYNOS3475_CLK_CON_MUX_SCLK_FSYS_MMC1_SDCLKIN		EXYNOS_CLKREG_TOP(0x21C)
#define EXYNOS3475_CLK_CON_MUX_SCLK_FSYS_MMC2_SDCLKIN		EXYNOS_CLKREG_TOP(0x220)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_SPI0_SPI_EXT_CLK	EXYNOS_CLKREG_TOP(0x224)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_SPI1_SPI_EXT_CLK	EXYNOS_CLKREG_TOP(0x228)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_SPI2_SPI_EXT_CLK	EXYNOS_CLKREG_TOP(0x22C)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_UART0_EXT_UCLK		EXYNOS_CLKREG_TOP(0x230)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_UART1_EXT_UCLK		EXYNOS_CLKREG_TOP(0x234)
#define EXYNOS3475_CLK_CON_MUX_SCLK_PERI_UART2_EXT_UCLK		EXYNOS_CLKREG_TOP(0x238)
#define EXYNOS3475_CLK_CON_MUX_SCLK_ISP_SENSOR0			EXYNOS_CLKREG_TOP(0x23C)
#define EXYNOS3475_CLK_CON_MUX_SCLK_ISP_SENSOR1			EXYNOS_CLKREG_TOP(0x240)
#define EXYNOS3475_CLK_CON_DIV_ACLK_FSYS_200			EXYNOS_CLKREG_TOP(0x400)
#define EXYNOS3475_CLK_CON_DIV_ACLK_IMEM_266			EXYNOS_CLKREG_TOP(0x404)
#define EXYNOS3475_CLK_CON_DIV_ACLK_IMEM_200			EXYNOS_CLKREG_TOP(0x408)
#define EXYNOS3475_CLK_CON_DIV_ACLK_BUS0_333			EXYNOS_CLKREG_TOP(0x40C)
#define EXYNOS3475_CLK_CON_DIV_ACLK_BUS2_333			EXYNOS_CLKREG_TOP(0x410)
#define EXYNOS3475_CLK_CON_DIV_ACLK_PERI_66			EXYNOS_CLKREG_TOP(0x414)
#define EXYNOS3475_CLK_CON_DIV_ACLK_G3D_400			EXYNOS_CLKREG_TOP(0x418)
#define EXYNOS3475_CLK_CON_DIV_ACLK_MFCMSCL_200			EXYNOS_CLKREG_TOP(0x41C)
#define EXYNOS3475_CLK_CON_DIV_ACLK_MFCMSCL_333			EXYNOS_CLKREG_TOP(0x420)
#define EXYNOS3475_CLK_CON_DIV_SCLK_FSYS_MMC0_SDCLKIN_A		EXYNOS_CLKREG_TOP(0x424)
#define EXYNOS3475_CLK_CON_DIV_SCLK_FSYS_MMC0_SDCLKIN_B		EXYNOS_CLKREG_TOP(0x428)
#define EXYNOS3475_CLK_CON_DIV_SCLK_FSYS_MMC1_SDCLKIN_A		EXYNOS_CLKREG_TOP(0x42C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_FSYS_MMC1_SDCLKIN_B		EXYNOS_CLKREG_TOP(0x430)
#define EXYNOS3475_CLK_CON_DIV_SCLK_FSYS_MMC2_SDCLKIN_A		EXYNOS_CLKREG_TOP(0x434)
#define EXYNOS3475_CLK_CON_DIV_SCLK_FSYS_MMC2_SDCLKIN_B		EXYNOS_CLKREG_TOP(0x438)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_SPI0_A			EXYNOS_CLKREG_TOP(0x43C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_SPI0_B			EXYNOS_CLKREG_TOP(0x440)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_SPI1_A			EXYNOS_CLKREG_TOP(0x444)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_SPI1_B			EXYNOS_CLKREG_TOP(0x448)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_SPI2_A			EXYNOS_CLKREG_TOP(0x44C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_SPI2_B			EXYNOS_CLKREG_TOP(0x450)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_UART0			EXYNOS_CLKREG_TOP(0x454)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_UART1			EXYNOS_CLKREG_TOP(0x458)
#define EXYNOS3475_CLK_CON_DIV_SCLK_PERI_UART2			EXYNOS_CLKREG_TOP(0x45C)
#define EXYNOS3475_CLK_CON_DIV_SCLK_ISP_SENSOR0_A		EXYNOS_CLKREG_TOP(0x460)
#define EXYNOS3475_CLK_CON_DIV_SCLK_ISP_SENSOR0_B		EXYNOS_CLKREG_TOP(0x464)
#define EXYNOS3475_CLK_CON_DIV_SCLK_ISP_SENSOR1_A		EXYNOS_CLKREG_TOP(0x468)
#define EXYNOS3475_CLK_CON_DIV_SCLK_ISP_SENSOR1_B		EXYNOS_CLKREG_TOP(0x46C)
#define EXYNOS3475_CLK_STAT_MUX_BUS_PLL_USER			EXYNOS_CLKREG_TOP(0x600)
#define EXYNOS3475_CLK_STAT_MUX_MEDIA_PLL_USER			EXYNOS_CLKREG_TOP(0x604)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_BUS0_333			EXYNOS_CLKREG_TOP(0x608)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_BUS2_333			EXYNOS_CLKREG_TOP(0x60C)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MFCMSCL_200		EXYNOS_CLKREG_TOP(0x610)
#define EXYNOS3475_CLK_STAT_MUX_ACLK_MFCMSCL_333		EXYNOS_CLKREG_TOP(0x614)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_FSYS_MMC0_SDCLKIN		EXYNOS_CLKREG_TOP(0x618)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_FSYS_MMC1_SDCLKIN		EXYNOS_CLKREG_TOP(0x61C)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_FSYS_MMC2_SDCLKIN		EXYNOS_CLKREG_TOP(0x620)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_SPI0_SPI_EXT_CLK	EXYNOS_CLKREG_TOP(0x624)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_SPI1_SPI_EXT_CLK	EXYNOS_CLKREG_TOP(0x628)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_SPI2_SPI_EXT_CLK	EXYNOS_CLKREG_TOP(0x62C)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_UART0_EXT_UCLK	EXYNOS_CLKREG_TOP(0x630)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_UART1_EXT_UCLK	EXYNOS_CLKREG_TOP(0x634)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_PERI_UART2_EXT_UCLK	EXYNOS_CLKREG_TOP(0x638)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_ISP_SENSOR0		EXYNOS_CLKREG_TOP(0x63C)
#define EXYNOS3475_CLK_STAT_MUX_SCLK_ISP_SENSOR1		EXYNOS_CLKREG_TOP(0x640)
#define EXYNOS3475_CLK_ENABLE_ACLK_FSYS_200_TOP			EXYNOS_CLKREG_TOP(0x800)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_266_TOP			EXYNOS_CLKREG_TOP(0x804)
#define EXYNOS3475_CLK_ENABLE_ACLK_IMEM_200_TOP			EXYNOS_CLKREG_TOP(0x808)
#define EXYNOS3475_CLK_ENABLE_ACLK_BUS0_333			EXYNOS_CLKREG_TOP(0x80C)
#define EXYNOS3475_CLK_ENABLE_ACLK_BUS2_333			EXYNOS_CLKREG_TOP(0x810)
#define EXYNOS3475_CLK_ENABLE_ACLK_PERI_66			EXYNOS_CLKREG_TOP(0x814)
#define EXYNOS3475_CLK_ENABLE_ACLK_G3D_400			EXYNOS_CLKREG_TOP(0x818)
#define EXYNOS3475_CLK_ENABLE_ACLK_MFCMSCL_200_TOP		EXYNOS_CLKREG_TOP(0x81C)
#define EXYNOS3475_CLK_ENABLE_ACLK_MFCMSCL_333_TOP		EXYNOS_CLKREG_TOP(0x820)
#define EXYNOS3475_CLK_ENABLE_SCLK_FSYS_MMC0_SDCLKIN_TOP	EXYNOS_CLKREG_TOP(0x824)
#define EXYNOS3475_CLK_ENABLE_SCLK_FSYS_MMC1_SDCLKIN_TOP	EXYNOS_CLKREG_TOP(0x828)
#define EXYNOS3475_CLK_ENABLE_SCLK_FSYS_MMC2_SDCLKIN_TOP	EXYNOS_CLKREG_TOP(0x82C)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_SPI0_SPI_EXT_CLK_TOP	EXYNOS_CLKREG_TOP(0x830)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_SPI1_SPI_EXT_CLK_TOP	EXYNOS_CLKREG_TOP(0x834)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_SPI2_SPI_EXT_CLK_TOP	EXYNOS_CLKREG_TOP(0x838)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_UART0_EXT_UCLK_TOP	EXYNOS_CLKREG_TOP(0x83C)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_UART1_EXT_UCLK_TOP	EXYNOS_CLKREG_TOP(0x840)
#define EXYNOS3475_CLK_ENABLE_SCLK_PERI_UART2_EXT_UCLK_TOP	EXYNOS_CLKREG_TOP(0x844)
#define EXYNOS3475_CLK_ENABLE_SCLK_ISP_SENSOR0			EXYNOS_CLKREG_TOP(0x848)
#define EXYNOS3475_CLK_ENABLE_SCLK_ISP_SENSOR1			EXYNOS_CLKREG_TOP(0x84C)
#define EXYNOS3475_CLKOUT_CMU_TOP				EXYNOS_CLKREG_TOP(0xD00)
#define EXYNOS3475_CLKOUT_CMU_TOP_DIV_STAT			EXYNOS_CLKREG_TOP(0xD04)
#define EXYNOS3475_CMU_TOP_SPARE0				EXYNOS_CLKREG_TOP(0xD08)
#define EXYNOS3475_CMU_TOP_SPARE1				EXYNOS_CLKREG_TOP(0xD0C)
#define EXYNOS3475_CLK_ENABLE_PDN_TOP				EXYNOS_CLKREG_TOP(0xE00)
#define EXYNOS3475_TOP_SFR_IGNORE_REQ_SYSCLK			EXYNOS_CLKREG_TOP(0xF00)
#define EXYNOS3475_TOP_ROOTCLKEN				EXYNOS_CLKREG_TOP(0xF04)
#define EXYNOS3475_TOP_ROOTCLKEN_ON_GATE			EXYNOS_CLKREG_TOP(0xF10)

#endif /* __REGS_CLOCK_EXYNOS3475_H__ */
