#-----------------------------------------------------------
# Vivado v2015.2 (64-bit)
# SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
# IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
# Start of session at: Sat Oct 17 16:57:43 2015
# Process ID: 5296
# Log file: C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/vivado.log
# Journal file: C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2\vivado.jou
#-----------------------------------------------------------
start_gui
open_project {C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.xpr}
INFO: [Project 1-313] Project file moved from 'C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2' since last save.
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2015.2/data/ip'.
open_project: Time (s): cpu = 00:00:50 ; elapsed = 00:00:43 . Memory (MB): peak = 673.016 ; gain = 109.715esynth_design -rtl -name rtl_1
Command: synth_design -rtl -name rtl_1
Starting synth_design
Using part: xc7a35tcpg236-1
Top: Basys3
---------------------------------------------------------------------------------
Starting RTL Elaboration : Time (s): cpu = 00:02:19 ; elapsed = 00:03:50 . Memory (MB): peak = 689.383 ; gain = 511.523
---------------------------------------------------------------------------------
WARNING: [Synth 8-1565] actual for formal port word2 is neither a static name nor a globally static expression [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:55]
INFO: [Synth 8-638] synthesizing module 'Basys3' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:30]
INFO: [Synth 8-3491] module 'Clock_Divider' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:5' bound to instance 'inst_Clock_Divider' of component 'Clock_Divider' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:196]
INFO: [Synth 8-638] synthesizing module 'Clock_Divider' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:12]
INFO: [Synth 8-256] done synthesizing module 'Clock_Divider' (1#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:12]
INFO: [Synth 8-3491] module 'Led_Driver' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:5' bound to instance 'inst_Led_Driver' of component 'Led_Driver' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:203]
INFO: [Synth 8-638] synthesizing module 'Led_Driver' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:17]
INFO: [Synth 8-256] done synthesizing module 'Led_Driver' (2#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:17]
INFO: [Synth 8-3491] module 'ALU' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:4' bound to instance 'inst_ALU' of component 'ALU' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:213]
INFO: [Synth 8-638] synthesizing module 'ALU' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:17]
INFO: [Synth 8-226] default block is never used [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:88]
INFO: [Synth 8-3491] module 'ADD16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:34' bound to instance 'inst_ADD' of component 'ADD16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:117]
INFO: [Synth 8-638] synthesizing module 'ADD16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:45]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit0' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:76]
INFO: [Synth 8-638] synthesizing module 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:44]
INFO: [Synth 8-3491] module 'HA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/HA.vhd:34' bound to instance 'inst_HA' of component 'HA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:62]
INFO: [Synth 8-638] synthesizing module 'HA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/HA.vhd:41]
INFO: [Synth 8-256] done synthesizing module 'HA' (3#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/HA.vhd:41]
INFO: [Synth 8-3491] module 'HA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/HA.vhd:34' bound to instance 'inst_HA2' of component 'HA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:69]
INFO: [Synth 8-256] done synthesizing module 'FA' (4#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:44]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit1' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:84]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit2' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:92]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit3' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:100]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit4' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:109]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit5' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:118]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit6' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:126]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit7' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:134]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit8' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:142]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit9' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:150]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit10' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:158]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit11' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:166]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit12' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:174]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit13' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:182]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit14' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:190]
INFO: [Synth 8-3491] module 'FA' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd:34' bound to instance 'FAbit15' of component 'FA' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:198]
INFO: [Synth 8-256] done synthesizing module 'ADD16b' (5#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:45]
INFO: [Synth 8-3491] module 'SUS16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:34' bound to instance 'inst_SUS' of component 'SUS16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:125]
INFO: [Synth 8-638] synthesizing module 'SUS16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:40]
INFO: [Synth 8-3491] module 'ADD16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:34' bound to instance 'ADD' of component 'ADD16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:53]
INFO: [Synth 8-256] done synthesizing module 'SUS16b' (6#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:40]
INFO: [Synth 8-3491] module 'AND16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/AND16b.vhd:34' bound to instance 'inst_AND' of component 'AND16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:132]
INFO: [Synth 8-638] synthesizing module 'AND16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/AND16b.vhd:40]
INFO: [Synth 8-256] done synthesizing module 'AND16b' (7#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/AND16b.vhd:40]
INFO: [Synth 8-3491] module 'OR16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/OR16b.vhd:34' bound to instance 'inst_OR' of component 'OR16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:138]
INFO: [Synth 8-638] synthesizing module 'OR16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/OR16b.vhd:40]
INFO: [Synth 8-256] done synthesizing module 'OR16b' (8#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/OR16b.vhd:40]
INFO: [Synth 8-3491] module 'XOR16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:34' bound to instance 'inst_XOR' of component 'XOR16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:144]
INFO: [Synth 8-638] synthesizing module 'XOR16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:40]
INFO: [Synth 8-256] done synthesizing module 'XOR16b' (9#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:40]
INFO: [Synth 8-3491] module 'NOT16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:34' bound to instance 'inst_NOT' of component 'NOT16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:150]
INFO: [Synth 8-638] synthesizing module 'NOT16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:39]
INFO: [Synth 8-256] done synthesizing module 'NOT16b' (10#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:39]
INFO: [Synth 8-3491] module 'ShiftL16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:34' bound to instance 'inst_sh16bL' of component 'ShiftL16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:155]
INFO: [Synth 8-638] synthesizing module 'ShiftL16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:40]
INFO: [Synth 8-256] done synthesizing module 'ShiftL16b' (11#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:40]
INFO: [Synth 8-3491] module 'ShiftR16b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:34' bound to instance 'inst_sh16bR' of component 'ShiftR16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:161]
INFO: [Synth 8-638] synthesizing module 'ShiftR16b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:39]
INFO: [Synth 8-256] done synthesizing module 'ShiftR16b' (12#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:39]
INFO: [Synth 8-256] done synthesizing module 'ALU' (13#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ALU.vhd:17]
INFO: [Synth 8-3491] module 'ROM' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ROM.vhd:16' bound to instance 'inst_ROM' of component 'ROM' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:224]
INFO: [Synth 8-638] synthesizing module 'ROM' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ROM.vhd:23]
INFO: [Synth 8-256] done synthesizing module 'ROM' (14#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ROM.vhd:23]
INFO: [Synth 8-3491] module 'CU' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:34' bound to instance 'inst_CU' of component 'CU' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:229]
INFO: [Synth 8-638] synthesizing module 'CU' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:49]
INFO: [Synth 8-256] done synthesizing module 'CU' (15#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:49]
INFO: [Synth 8-3491] module 'PC' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/PC.vhd:5' bound to instance 'inst_PC' of component 'PC' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:243]
INFO: [Synth 8-638] synthesizing module 'PC' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/PC.vhd:12]
INFO: [Synth 8-256] done synthesizing module 'PC' (16#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/PC.vhd:12]
INFO: [Synth 8-3491] module 'RAM' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/RAM.vhd:6' bound to instance 'inst_RAM' of component 'RAM' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:250]
INFO: [Synth 8-638] synthesizing module 'RAM' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/RAM.vhd:16]
INFO: [Synth 8-256] done synthesizing module 'RAM' (17#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/RAM.vhd:16]
INFO: [Synth 8-3491] module 'Reg' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Reg.vhd:5' bound to instance 'inst_regA' of component 'Reg' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:258]
INFO: [Synth 8-638] synthesizing module 'Reg' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Reg.vhd:14]
INFO: [Synth 8-256] done synthesizing module 'Reg' (18#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Reg.vhd:14]
INFO: [Synth 8-3491] module 'Reg' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Reg.vhd:5' bound to instance 'inst_regB' of component 'Reg' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:266]
INFO: [Synth 8-3491] module 'reg_3b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:5' bound to instance 'inst_statusReg' of component 'Reg_3b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:274]
INFO: [Synth 8-638] synthesizing module 'reg_3b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:14]
INFO: [Synth 8-256] done synthesizing module 'reg_3b' (19#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:14]
INFO: [Synth 8-3491] module 'MUX_2b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/MUX.vhd:34' bound to instance 'inst_MUXa' of component 'MUX_2b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:284]
INFO: [Synth 8-638] synthesizing module 'MUX_2b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/MUX.vhd:43]
INFO: [Synth 8-256] done synthesizing module 'MUX_2b' (20#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/MUX.vhd:43]
INFO: [Synth 8-3491] module 'MUX_2b' declared at 'C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/MUX.vhd:34' bound to instance 'inst_MUXb' of component 'MUX_2b' [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:293]
INFO: [Synth 8-256] done synthesizing module 'Basys3' (21#1) [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/Basys3.vhd:30]
WARNING: [Synth 8-3331] design Basys3 has unconnected port led[12]
WARNING: [Synth 8-3331] design Basys3 has unconnected port led[11]
WARNING: [Synth 8-3331] design Basys3 has unconnected port led[10]
WARNING: [Synth 8-3331] design Basys3 has unconnected port led[9]
WARNING: [Synth 8-3331] design Basys3 has unconnected port led[8]
WARNING: [Synth 8-3331] design Basys3 has unconnected port btn[4]
WARNING: [Synth 8-3331] design Basys3 has unconnected port btn[3]
WARNING: [Synth 8-3331] design Basys3 has unconnected port btn[2]
WARNING: [Synth 8-3331] design Basys3 has unconnected port btn[1]
WARNING: [Synth 8-3331] design Basys3 has unconnected port btn[0]
---------------------------------------------------------------------------------
Finished RTL Elaboration : Time (s): cpu = 00:02:22 ; elapsed = 00:03:54 . Memory (MB): peak = 716.461 ; gain = 538.602
---------------------------------------------------------------------------------

Report Check Netlist: 
+------+------------------+-------+---------+-------+------------------+
|      |Item              |Errors |Warnings |Status |Description       |
+------+------------------+-------+---------+-------+------------------+
|1     |multi_driven_nets |      0|        0|Passed |Multi driven nets |
+------+------------------+-------+---------+-------+------------------+
---------------------------------------------------------------------------------
Finished RTL Optimization Phase 1 : Time (s): cpu = 00:02:22 ; elapsed = 00:03:54 . Memory (MB): peak = 716.461 ; gain = 538.602
---------------------------------------------------------------------------------
INFO: [Device 21-403] Loading part xc7a35tcpg236-1
INFO: [Project 1-570] Preparing netlist for logic optimization

Processing XDC Constraints
Initializing timing engine
Parsing XDC File [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/constrs_1/new/Basys3.xdc]
Finished Parsing XDC File [C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/constrs_1/new/Basys3.xdc]
Completed Processing XDC Constraints

INFO: [Opt 31-140] Inserted 5 IBUFs to IO ports without IO buffers.
INFO: [Opt 31-141] Inserted 23 OBUFs to IO ports without IO buffers.
INFO: [Project 1-111] Unisim Transformation Summary:
No Unisim elements were transformed.

RTL Elaboration Complete:  : Time (s): cpu = 00:03:14 ; elapsed = 00:04:27 . Memory (MB): peak = 1014.176 ; gain = 836.316
87 Infos, 11 Warnings, 0 Critical Warnings and 0 Errors encountered.
synth_design completed successfully
synth_design: Time (s): cpu = 00:01:06 ; elapsed = 00:00:46 . Memory (MB): peak = 1014.176 ; gain = 341.160
close [ open {C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SP.vhd} w ]
add_files {{C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SP.vhd}}
update_compile_order -fileset sources_1
remove_files {{C:/Users/Jorge/Desktop/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SP.vhd}}
