
module BEL(input A, output B);
    assign B = A;
endmodule
