Fitter report for calc7
Fri Mar 03 15:24:13 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |calc7|keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 03 15:24:13 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; calc7                                      ;
; Top-level Entity Name              ; calc7                                      ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE10F17C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 806 / 10,320 ( 8 % )                       ;
;     Total combinational functions  ; 770 / 10,320 ( 7 % )                       ;
;     Dedicated logic registers      ; 312 / 10,320 ( 3 % )                       ;
; Total registers                    ; 312                                        ;
; Total pins                         ; 21 / 180 ( 12 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 1,280 / 423,936 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 2 / 46 ( 4 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  42.9%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; seg[0]     ; Missing drive strength and slew rate ;
; seg[1]     ; Missing drive strength and slew rate ;
; seg[2]     ; Missing drive strength and slew rate ;
; seg[3]     ; Missing drive strength and slew rate ;
; seg[4]     ; Missing drive strength and slew rate ;
; seg[5]     ; Missing drive strength and slew rate ;
; seg[6]     ; Missing drive strength and slew rate ;
; seg[7]     ; Missing drive strength and slew rate ;
; sel[0]     ; Missing drive strength and slew rate ;
; sel[1]     ; Missing drive strength and slew rate ;
; sel[2]     ; Missing drive strength and slew rate ;
; keyscan[0] ; Missing drive strength and slew rate ;
; keyscan[1] ; Missing drive strength and slew rate ;
; keyscan[2] ; Missing drive strength and slew rate ;
; keyscan[3] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1144 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1144 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1134    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ZXOPEN2017/DE2/calc7/output_files/calc7.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 806 / 10,320 ( 8 % )      ;
;     -- Combinational with no register       ; 494                       ;
;     -- Register only                        ; 36                        ;
;     -- Combinational with a register        ; 276                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 311                       ;
;     -- 3 input functions                    ; 285                       ;
;     -- <=2 input functions                  ; 174                       ;
;     -- Register only                        ; 36                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 500                       ;
;     -- arithmetic mode                      ; 270                       ;
;                                             ;                           ;
; Total registers*                            ; 312 / 11,172 ( 3 % )      ;
;     -- Dedicated logic registers            ; 312 / 10,320 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 62 / 645 ( 10 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 21 / 180 ( 12 % )         ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 1 / 46 ( 2 % )            ;
; Total block memory bits                     ; 1,280 / 423,936 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 423,936 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 2 / 46 ( 4 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 2 / 10 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%              ;
; Maximum fan-out                             ; 306                       ;
; Highest non-global fan-out                  ; 306                       ;
; Total fan-out                               ; 3699                      ;
; Average fan-out                             ; 3.15                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 806 / 10320 ( 8 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 494                 ; 0                              ;
;     -- Register only                        ; 36                  ; 0                              ;
;     -- Combinational with a register        ; 276                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 311                 ; 0                              ;
;     -- 3 input functions                    ; 285                 ; 0                              ;
;     -- <=2 input functions                  ; 174                 ; 0                              ;
;     -- Register only                        ; 36                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 500                 ; 0                              ;
;     -- arithmetic mode                      ; 270                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 312                 ; 0                              ;
;     -- Dedicated logic registers            ; 312 / 10320 ( 3 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 62 / 645 ( 10 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 21                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 46 ( 4 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 1280                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3733                ; 5                              ;
;     -- Registered Connections               ; 1444                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 15                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk      ; E1    ; 1        ; 0            ; 11           ; 7            ; 169                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; keyin[0] ; R14   ; 4        ; 30           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; keyin[1] ; R16   ; 5        ; 34           ; 5            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; keyin[2] ; P16   ; 5        ; 34           ; 5            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; keyin[3] ; N16   ; 5        ; 34           ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n    ; L3    ; 2        ; 0            ; 7            ; 0            ; 306                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; keyscan[0] ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; keyscan[1] ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; keyscan[2] ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; keyscan[3] ; L15   ; 5        ; 34           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[0]     ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[1]     ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[2]     ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[3]     ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[4]     ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[5]     ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[6]     ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[7]     ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0]     ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1]     ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2]     ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % ) ; 2.5V          ; --           ;
; 3        ; 7 / 26 ( 27 % ) ; 2.5V          ; --           ;
; 4        ; 5 / 27 ( 19 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 25 ( 24 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; keyscan[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; keyscan[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; keyin[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; keyscan[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; keyin[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; keyin[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; keyin[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; seg[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; seg[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; seg[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; seg[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; seg[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; seg[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; seg[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; seg[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; keyscan[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                               ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                       ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; |calc7                                   ; 806 (0)     ; 312 (0)                   ; 0 (0)         ; 1280        ; 1    ; 2            ; 0       ; 1         ; 21   ; 0            ; 494 (0)      ; 36 (0)            ; 276 (0)          ; |calc7                                                                    ;              ;
;    |alu3:u6|                             ; 238 (238)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 151 (151)    ; 8 (8)             ; 79 (79)          ; |calc7|alu3:u6                                                            ;              ;
;       |lpm_mult:Mult0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|alu3:u6|lpm_mult:Mult0                                             ;              ;
;          |mult_edt:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated                     ;              ;
;    |bcd2bin2:u4|                         ; 172 (126)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (119)    ; 0 (0)             ; 9 (7)            ; |calc7|bcd2bin2:u4                                                        ;              ;
;       |lpm_mult:Mult0|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult0                                         ;              ;
;          |multcore:mult_core|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core                      ;              ;
;       |lpm_mult:Mult1|                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult1                                         ;              ;
;          |multcore:mult_core|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core                      ;              ;
;       |lpm_mult:Mult2|                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult2                                         ;              ;
;          |multcore:mult_core|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core                      ;              ;
;       |lpm_mult:Mult3|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult3                                         ;              ;
;          |multcore:mult_core|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core                      ;              ;
;       |lpm_mult:Mult4|                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult4                                         ;              ;
;          |multcore:mult_core|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core                      ;              ;
;       |lpm_mult:Mult5|                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult5                                         ;              ;
;          |multcore:mult_core|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |calc7|bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core                      ;              ;
;    |bin2bcd2:u5|                         ; 143 (143)   ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 19 (19)           ; 66 (66)          ; |calc7|bin2bcd2:u5                                                        ;              ;
;    |display5:u1|                         ; 72 (72)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 31 (31)          ; |calc7|display5:u1                                                        ;              ;
;    |invis1:u7|                           ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 20 (20)          ; |calc7|invis1:u7                                                          ;              ;
;    |invis1:u8|                           ; 25 (25)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 21 (21)          ; |calc7|invis1:u8                                                          ;              ;
;    |key2bcd3:u3|                         ; 129 (129)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 6 (6)             ; 59 (59)          ; |calc7|key2bcd3:u3                                                        ;              ;
;    |keyscan0:u2|                         ; 50 (50)     ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 40 (40)          ; |calc7|keyscan0:u2                                                        ;              ;
;       |altsyncram:WideOr8_rtl_0|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|keyscan0:u2|altsyncram:WideOr8_rtl_0                               ;              ;
;          |altsyncram_81v:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |calc7|keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated ;              ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; seg[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; keyscan[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; keyscan[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; keyscan[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; keyscan[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst_n      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; keyin[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; keyin[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; keyin[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; keyin[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; rst_n                                                                                  ;                   ;         ;
;      - key2bcd3:u3|datacoming_flag                                                     ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg[4]                                                       ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[16]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[19]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[18]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[17]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[15]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[14]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[13]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[12]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[11]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[10]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[9]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[8]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[7]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[6]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[5]                                                             ; 0                 ; 6       ;
;      - display5:u1|cnt[12]                                                             ; 0                 ; 6       ;
;      - display5:u1|cnt[11]                                                             ; 0                 ; 6       ;
;      - display5:u1|cnt[10]                                                             ; 0                 ; 6       ;
;      - display5:u1|cnt[9]                                                              ; 0                 ; 6       ;
;      - display5:u1|cnt[8]                                                              ; 0                 ; 6       ;
;      - alu3:u6|q[0]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[1]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[2]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[3]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[4]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[5]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[6]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[7]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[8]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[9]                                                                    ; 0                 ; 6       ;
;      - alu3:u6|q[10]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|q[11]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|q[12]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|q[13]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|q[14]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|q[15]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|q[16]                                                                   ; 0                 ; 6       ;
;      - alu3:u6|areg[16]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[7]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[15]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[6]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[14]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[5]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[13]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[4]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[12]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[3]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[11]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[2]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[10]                                                                ; 0                 ; 6       ;
;      - display5:u1|cnt[1]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[9]                                                                 ; 0                 ; 6       ;
;      - display5:u1|cnt[0]                                                              ; 0                 ; 6       ;
;      - alu3:u6|areg[8]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[7]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[6]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[5]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[4]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[3]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[2]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[1]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|areg[0]                                                                 ; 0                 ; 6       ;
;      - display5:u1|sel[2]                                                              ; 0                 ; 6       ;
;      - invis1:u7|dataout[4]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[0]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[20]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[19]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[18]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[17]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[16]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[15]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[14]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[13]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[12]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[11]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[10]                                                           ; 0                 ; 6       ;
;      - invis1:u8|dataout[9]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[8]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[7]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[6]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[5]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[4]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[3]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[2]                                                            ; 0                 ; 6       ;
;      - invis1:u8|dataout[1]                                                            ; 0                 ; 6       ;
;      - display5:u1|sel[0]                                                              ; 0                 ; 6       ;
;      - invis1:u7|dataout[0]                                                            ; 0                 ; 6       ;
;      - display5:u1|sel[1]                                                              ; 0                 ; 6       ;
;      - invis1:u7|dataout[12]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[16]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[20]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[8]                                                            ; 0                 ; 6       ;
;      - display5:u1|Mux3~5                                                              ; 0                 ; 6       ;
;      - invis1:u7|dataout[17]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[5]                                                            ; 0                 ; 6       ;
;      - invis1:u7|dataout[1]                                                            ; 0                 ; 6       ;
;      - invis1:u7|dataout[13]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[9]                                                            ; 0                 ; 6       ;
;      - display5:u1|segdata[1]~9                                                        ; 0                 ; 6       ;
;      - invis1:u7|dataout[18]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[6]                                                            ; 0                 ; 6       ;
;      - invis1:u7|dataout[2]                                                            ; 0                 ; 6       ;
;      - invis1:u7|dataout[14]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[10]                                                           ; 0                 ; 6       ;
;      - display5:u1|segdata[2]~16                                                       ; 0                 ; 6       ;
;      - invis1:u7|dataout[19]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[7]                                                            ; 0                 ; 6       ;
;      - invis1:u7|dataout[3]                                                            ; 0                 ; 6       ;
;      - invis1:u7|dataout[15]                                                           ; 0                 ; 6       ;
;      - invis1:u7|dataout[11]                                                           ; 0                 ; 6       ;
;      - display5:u1|segdata[3]~23                                                       ; 0                 ; 6       ;
;      - display5:u1|WideOr6~1                                                           ; 0                 ; 6       ;
;      - display5:u1|WideOr5~1                                                           ; 0                 ; 6       ;
;      - display5:u1|WideOr4~1                                                           ; 0                 ; 6       ;
;      - display5:u1|WideOr3~1                                                           ; 0                 ; 6       ;
;      - display5:u1|WideOr2~1                                                           ; 0                 ; 6       ;
;      - display5:u1|WideOr1~1                                                           ; 0                 ; 6       ;
;      - display5:u1|WideOr0~1                                                           ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[4]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[0]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[20]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[19]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[17]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[16]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[18]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[15]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[14]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[13]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[12]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[11]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[9]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[10]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[8]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[7]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[5]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[6]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[4]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[3]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[2]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDb[1]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[0]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[20]                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[1]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[2]                                                             ; 0                 ; 6       ;
;      - key2bcd3:u3|BCDa[3]                                                             ; 0                 ; 6       ;
;      - keyscan0:u2|scancode~1                                                          ; 0                 ; 6       ;
;      - keyscan0:u2|scancode~2                                                          ; 0                 ; 6       ;
;      - keyscan0:u2|scancode~3                                                          ; 0                 ; 6       ;
;      - keyscan0:u2|scancode~4                                                          ; 0                 ; 6       ;
;      - display5:u1|clk_slow~0                                                          ; 0                 ; 6       ;
;      - key2bcd3:u3|state.0011                                                          ; 0                 ; 6       ;
;      - key2bcd3:u3|state.0010                                                          ; 0                 ; 6       ;
;      - key2bcd3:u3|state.0000                                                          ; 0                 ; 6       ;
;      - key2bcd3:u3|state.0001                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[4]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[19]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[18]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[16]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[17]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[12]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[15]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[14]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[13]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[8]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[11]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[9]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[10]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[7]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[5]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[6]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[0]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[20]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[1]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[2]                                                              ; 0                 ; 6       ;
;      - bin2bcd2:u5|bcd[3]                                                              ; 0                 ; 6       ;
;      - keyscan0:u2|scancode[0]~5                                                       ; 0                 ; 6       ;
;      - keyscan0:u2|real_number[1]~0                                                    ; 0                 ; 6       ;
;      - bin2bcd2:u5|w2[0]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|state.11                                                            ; 0                 ; 6       ;
;      - bin2bcd2:u5|w5[3]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w5[2]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w5[0]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w5[1]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w4[0]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w4[3]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w4[2]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w4[1]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w3[0]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w3[3]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w3[1]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w3[2]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w2[3]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w2[1]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w2[2]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w1[0]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[17]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|w1[1]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w1[2]                                                               ; 0                 ; 6       ;
;      - bin2bcd2:u5|w1[3]                                                               ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg~0                                                        ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg[3]~1                                                     ; 0                 ; 6       ;
;      - keyscan0:u2|state~22                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg1[4]~1                                                    ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg~2                                                        ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg~3                                                        ; 0                 ; 6       ;
;      - keyscan0:u2|number_reg~4                                                        ; 0                 ; 6       ;
;      - bin2bcd2:u5|state.01                                                            ; 0                 ; 6       ;
;      - bin2bcd2:u5|state.10                                                            ; 0                 ; 6       ;
;      - bin2bcd2:u5|q[1]                                                                ; 0                 ; 6       ;
;      - bin2bcd2:u5|q[0]                                                                ; 0                 ; 6       ;
;      - bin2bcd2:u5|q[3]                                                                ; 0                 ; 6       ;
;      - bin2bcd2:u5|q[2]                                                                ; 0                 ; 6       ;
;      - bin2bcd2:u5|q[4]                                                                ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[16]                                                        ; 0                 ; 6       ;
;      - alu3:u6|bin_data[17]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[16]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[15]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[14]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[13]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[12]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[11]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[10]                                                            ; 0                 ; 6       ;
;      - alu3:u6|bin_data[9]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[8]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[7]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[6]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[5]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[4]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[3]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[2]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[1]                                                             ; 0                 ; 6       ;
;      - alu3:u6|bin_data[0]                                                             ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[0]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[1]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[2]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[3]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[4]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[5]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[6]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[7]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[9]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[8]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[11]                                                        ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[10]                                                        ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[13]                                                        ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[12]                                                        ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[15]                                                        ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata1[14]                                                        ; 0                 ; 6       ;
;      - key2bcd3:u3|datacoming_state~0                                                  ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[16]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|state.00                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~23                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~29                                                            ; 0                 ; 6       ;
;      - key2bcd3:u3|opcode[0]                                                           ; 0                 ; 6       ;
;      - key2bcd3:u3|opcode[2]                                                           ; 0                 ; 6       ;
;      - alu3:u6|state                                                                   ; 0                 ; 6       ;
;      - alu3:u6|breg[16]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[15]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[14]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[13]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[12]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[11]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[10]                                                                ; 0                 ; 6       ;
;      - alu3:u6|breg[9]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[8]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[7]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[6]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[5]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[4]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[3]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[2]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[1]                                                                 ; 0                 ; 6       ;
;      - alu3:u6|breg[0]                                                                 ; 0                 ; 6       ;
;      - key2bcd3:u3|opcode[3]                                                           ; 0                 ; 6       ;
;      - key2bcd3:u3|opcode[1]                                                           ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[15]                                                         ; 0                 ; 6       ;
;      - keyscan0:u2|state~30                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~31                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~32                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~33                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~34                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~35                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~36                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~37                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~38                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~39                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~40                                                            ; 0                 ; 6       ;
;      - keyscan0:u2|state~41                                                            ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[14]                                                         ; 0                 ; 6       ;
;      - key2bcd3:u3|opcode_reg[3]~0                                                     ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[13]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[12]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[11]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[10]                                                         ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[9]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[8]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[7]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[6]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[5]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[4]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[3]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[2]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[1]                                                          ; 0                 ; 6       ;
;      - bin2bcd2:u5|regdata[0]                                                          ; 0                 ; 6       ;
; clk                                                                                    ;                   ;         ;
; keyin[0]                                                                               ;                   ;         ;
;      - keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - keyscan0:u2|four_state~9                                                        ; 0                 ; 6       ;
; keyin[1]                                                                               ;                   ;         ;
;      - keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - keyscan0:u2|four_state~9                                                        ; 0                 ; 6       ;
; keyin[2]                                                                               ;                   ;         ;
;      - keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - keyscan0:u2|four_state~9                                                        ; 1                 ; 6       ;
; keyin[3]                                                                               ;                   ;         ;
;      - keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - keyscan0:u2|four_state~9                                                        ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; alu3:u6|areg[16]~51          ; LCCOMB_X22_Y21_N28 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; alu3:u6|bin_data[8]~6        ; LCCOMB_X21_Y21_N30 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; alu3:u6|breg[16]~0           ; LCCOMB_X21_Y21_N22 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; alu3:u6|state                ; FF_X22_Y21_N27     ; 39      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bin2bcd2:u5|q~0              ; LCCOMB_X18_Y18_N22 ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bin2bcd2:u5|state.00         ; FF_X17_Y18_N1      ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bin2bcd2:u5|state.11         ; FF_X17_Y18_N9      ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                          ; PIN_E1             ; 169     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; display5:u1|clk_slow         ; FF_X33_Y12_N17     ; 144     ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; key2bcd3:u3|BCDa[16]~2       ; LCCOMB_X25_Y19_N30 ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|BCDb[16]~12      ; LCCOMB_X28_Y19_N2  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|BCDb[17]~9       ; LCCOMB_X28_Y19_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|BCDb[19]~4       ; LCCOMB_X26_Y20_N0  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|datacoming_flag  ; FF_X22_Y18_N29     ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|opcode[3]~3      ; LCCOMB_X25_Y18_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|opcode_reg[3]~0  ; LCCOMB_X26_Y18_N0  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key2bcd3:u3|state.0010       ; FF_X29_Y19_N11     ; 28      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; keyscan0:u2|number_reg1[4]~1 ; LCCOMB_X29_Y3_N2   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keyscan0:u2|number_reg[3]~1  ; LCCOMB_X28_Y3_N2   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keyscan0:u2|real_number[1]~0 ; LCCOMB_X28_Y3_N8   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst_n                        ; PIN_L3             ; 306     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                  ;
+----------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                 ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                  ; PIN_E1         ; 169     ; 17                                   ; Global Clock         ; GCLK2            ; --                        ;
; display5:u1|clk_slow ; FF_X33_Y12_N17 ; 144     ; 8                                    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; rst_n~input                                                                     ; 306     ;
; key2bcd3:u3|state.0001                                                          ; 46      ;
; bin2bcd2:u5|state.01                                                            ; 43      ;
; alu3:u6|state                                                                   ; 39      ;
; alu3:u6|areg[16]~51                                                             ; 34      ;
; bin2bcd2:u5|state.11                                                            ; 34      ;
; keyscan0:u2|real_number[3]                                                      ; 34      ;
; key2bcd3:u3|state.0010                                                          ; 28      ;
; key2bcd3:u3|BCDa[20]                                                            ; 28      ;
; bin2bcd2:u5|state.10                                                            ; 27      ;
; key2bcd3:u3|BCDb[20]                                                            ; 27      ;
; alu3:u6|Decoder1~0                                                              ; 26      ;
; alu3:u6|bin_data[8]~4                                                           ; 26      ;
; keyscan0:u2|real_number[2]                                                      ; 26      ;
; keyscan0:u2|real_number[4]                                                      ; 25      ;
; keyscan0:u2|real_number[1]                                                      ; 24      ;
; key2bcd3:u3|opcode[2]                                                           ; 23      ;
; key2bcd3:u3|opcode[0]                                                           ; 23      ;
; bin2bcd2:u5|q~0                                                                 ; 22      ;
; alu3:u6|bin_data[17]                                                            ; 22      ;
; key2bcd3:u3|datacoming_flag                                                     ; 21      ;
; bin2bcd2:u5|state.00                                                            ; 20      ;
; key2bcd3:u3|BCDa[16]~2                                                          ; 19      ;
; display5:u1|sel[0]                                                              ; 18      ;
; alu3:u6|breg[16]~0                                                              ; 17      ;
; alu3:u6|bin_data[8]~6                                                           ; 17      ;
; keyscan0:u2|Equal0~2                                                            ; 16      ;
; keyscan0:u2|real_number[0]                                                      ; 16      ;
; display5:u1|Equal0~6                                                            ; 16      ;
; key2bcd3:u3|BCDb[16]                                                            ; 14      ;
; key2bcd3:u3|BCDb[17]                                                            ; 14      ;
; key2bcd3:u3|BCDa[17]                                                            ; 14      ;
; key2bcd3:u3|BCDa[16]                                                            ; 14      ;
; keyscan0:u2|AnyKeyPressed                                                       ; 13      ;
; key2bcd3:u3|WideOr10~0                                                          ; 12      ;
; key2bcd3:u3|BCDb[12]                                                            ; 12      ;
; key2bcd3:u3|BCDb[18]                                                            ; 12      ;
; key2bcd3:u3|BCDa[12]                                                            ; 12      ;
; key2bcd3:u3|BCDa[18]                                                            ; 12      ;
; key2bcd3:u3|BCDb[13]                                                            ; 11      ;
; key2bcd3:u3|BCDb[14]                                                            ; 11      ;
; key2bcd3:u3|BCDb[19]                                                            ; 11      ;
; key2bcd3:u3|BCDa[4]                                                             ; 11      ;
; key2bcd3:u3|BCDa[13]                                                            ; 11      ;
; key2bcd3:u3|BCDa[14]                                                            ; 11      ;
; key2bcd3:u3|BCDa[19]                                                            ; 11      ;
; key2bcd3:u3|state.0011                                                          ; 10      ;
; key2bcd3:u3|BCDb[4]                                                             ; 10      ;
; key2bcd3:u3|BCDb[8]                                                             ; 10      ;
; key2bcd3:u3|BCDb[15]                                                            ; 10      ;
; display5:u1|sel[1]                                                              ; 10      ;
; key2bcd3:u3|BCDa[8]                                                             ; 10      ;
; key2bcd3:u3|BCDa[15]                                                            ; 10      ;
; key2bcd3:u3|BCDb[6]                                                             ; 9       ;
; key2bcd3:u3|BCDb[5]                                                             ; 9       ;
; key2bcd3:u3|BCDb[9]                                                             ; 9       ;
; key2bcd3:u3|BCDb[11]                                                            ; 9       ;
; display5:u1|sel[2]                                                              ; 9       ;
; key2bcd3:u3|BCDa[6]                                                             ; 9       ;
; key2bcd3:u3|BCDa[5]                                                             ; 9       ;
; key2bcd3:u3|BCDa[9]                                                             ; 9       ;
; key2bcd3:u3|BCDa[11]                                                            ; 9       ;
; key2bcd3:u3|state.0000                                                          ; 8       ;
; key2bcd3:u3|BCDb[7]                                                             ; 8       ;
; key2bcd3:u3|BCDb[10]                                                            ; 8       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][9]~0                    ; 8       ;
; key2bcd3:u3|BCDb[0]                                                             ; 8       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][9]~0                    ; 8       ;
; key2bcd3:u3|BCDa[7]                                                             ; 8       ;
; key2bcd3:u3|BCDa[10]                                                            ; 8       ;
; bin2bcd2:u5|w1[1]                                                               ; 7       ;
; bin2bcd2:u5|w1[0]                                                               ; 7       ;
; bin2bcd2:u5|w2[1]                                                               ; 7       ;
; bin2bcd2:u5|w3[1]                                                               ; 7       ;
; bin2bcd2:u5|w3[0]                                                               ; 7       ;
; bin2bcd2:u5|w4[1]                                                               ; 7       ;
; bin2bcd2:u5|w4[0]                                                               ; 7       ;
; bin2bcd2:u5|w5[1]                                                               ; 7       ;
; bin2bcd2:u5|w5[0]                                                               ; 7       ;
; bin2bcd2:u5|w2[0]                                                               ; 7       ;
; key2bcd3:u3|Selector21~0                                                        ; 7       ;
; key2bcd3:u3|Equal1~1                                                            ; 7       ;
; invis1:u8|always0~0                                                             ; 7       ;
; invis1:u7|always0~0                                                             ; 7       ;
; display5:u1|segdata[3]~23                                                       ; 7       ;
; display5:u1|segdata[2]~16                                                       ; 7       ;
; display5:u1|segdata[1]~9                                                        ; 7       ;
; display5:u1|Mux3~5                                                              ; 7       ;
; keyscan0:u2|number_reg1[4]~1                                                    ; 6       ;
; bin2bcd2:u5|w1[2]                                                               ; 6       ;
; bin2bcd2:u5|w2[2]                                                               ; 6       ;
; bin2bcd2:u5|w3[2]                                                               ; 6       ;
; bin2bcd2:u5|w4[2]                                                               ; 6       ;
; bin2bcd2:u5|w5[2]                                                               ; 6       ;
; keyscan0:u2|four_state~9                                                        ; 6       ;
; key2bcd3:u3|BCDb[17]~9                                                          ; 6       ;
; key2bcd3:u3|BCDb[16]~5                                                          ; 6       ;
; key2bcd3:u3|BCDb[19]~0                                                          ; 6       ;
; key2bcd3:u3|Selector83~2                                                        ; 6       ;
; display5:u1|segdata[1]~0                                                        ; 6       ;
; keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ram_block1a4 ; 6       ;
; bin2bcd2:u5|w1[3]                                                               ; 5       ;
; bin2bcd2:u5|w2[3]                                                               ; 5       ;
; bin2bcd2:u5|w3[3]                                                               ; 5       ;
; bin2bcd2:u5|w4[3]                                                               ; 5       ;
; keyscan0:u2|real_number[1]~0                                                    ; 5       ;
; key2bcd3:u3|BCDb[1]                                                             ; 5       ;
; key2bcd3:u3|BCDb[2]                                                             ; 5       ;
; key2bcd3:u3|BCDb[3]                                                             ; 5       ;
; invis1:u8|WideNor0~2                                                            ; 5       ;
; key2bcd3:u3|opcode[3]~3                                                         ; 4       ;
; key2bcd3:u3|opcode_reg[3]~0                                                     ; 4       ;
; key2bcd3:u3|opcode[1]                                                           ; 4       ;
; key2bcd3:u3|opcode[3]                                                           ; 4       ;
; bin2bcd2:u5|w1[0]~2                                                             ; 4       ;
; bin2bcd2:u5|w3[2]~2                                                             ; 4       ;
; bin2bcd2:u5|w4[3]~2                                                             ; 4       ;
; bin2bcd2:u5|w5[0]~2                                                             ; 4       ;
; bin2bcd2:u5|q[1]                                                                ; 4       ;
; bin2bcd2:u5|w2[1]~2                                                             ; 4       ;
; keyscan0:u2|number_reg[3]~1                                                     ; 4       ;
; bin2bcd2:u5|w5[3]                                                               ; 4       ;
; key2bcd3:u3|WideOr2~0                                                           ; 4       ;
; key2bcd3:u3|Selector83~3                                                        ; 4       ;
; key2bcd3:u3|Selector46~10                                                       ; 4       ;
; key2bcd3:u3|Selector22~2                                                        ; 4       ;
; keyscan0:u2|scan_state.0001                                                     ; 4       ;
; key2bcd3:u3|BCDa[0]                                                             ; 4       ;
; invis1:u8|WideNor0~0                                                            ; 4       ;
; invis1:u7|WideNor0~0                                                            ; 4       ;
; alu3:u6|LessThan0~32                                                            ; 4       ;
; keyscan0:u2|number_reg[4]                                                       ; 4       ;
; bin2bcd2:u5|q[4]                                                                ; 3       ;
; bin2bcd2:u5|q[2]                                                                ; 3       ;
; bin2bcd2:u5|q[3]                                                                ; 3       ;
; bin2bcd2:u5|q[0]                                                                ; 3       ;
; keyscan0:u2|number_reg[3]                                                       ; 3       ;
; keyscan0:u2|number_reg[2]                                                       ; 3       ;
; keyscan0:u2|number_reg[0]                                                       ; 3       ;
; keyscan0:u2|number_reg[1]                                                       ; 3       ;
; key2bcd3:u3|Selector85~0                                                        ; 3       ;
; key2bcd3:u3|BCDb[16]~12                                                         ; 3       ;
; key2bcd3:u3|BCDb[16]~10                                                         ; 3       ;
; key2bcd3:u3|BCDb[14]~6                                                          ; 3       ;
; key2bcd3:u3|BCDb[19]~4                                                          ; 3       ;
; key2bcd3:u3|Selector49~0                                                        ; 3       ;
; key2bcd3:u3|BCDa[3]                                                             ; 3       ;
; key2bcd3:u3|BCDa[2]                                                             ; 3       ;
; key2bcd3:u3|BCDa[1]                                                             ; 3       ;
; invis1:u7|WideNor0~1                                                            ; 3       ;
; keyscan0:u2|scancode[3]                                                         ; 3       ;
; keyscan0:u2|scancode[2]                                                         ; 3       ;
; keyscan0:u2|scancode[1]                                                         ; 3       ;
; keyscan0:u2|scancode[0]                                                         ; 3       ;
; display5:u1|segdata[1]~6                                                        ; 3       ;
; display5:u1|segdata[1]~5                                                        ; 3       ;
; alu3:u6|q[0]                                                                    ; 3       ;
; alu3:u6|q[1]                                                                    ; 3       ;
; alu3:u6|q[2]                                                                    ; 3       ;
; alu3:u6|q[3]                                                                    ; 3       ;
; alu3:u6|q[4]                                                                    ; 3       ;
; alu3:u6|q[5]                                                                    ; 3       ;
; alu3:u6|q[6]                                                                    ; 3       ;
; alu3:u6|q[7]                                                                    ; 3       ;
; alu3:u6|q[8]                                                                    ; 3       ;
; alu3:u6|q[9]                                                                    ; 3       ;
; alu3:u6|q[10]                                                                   ; 3       ;
; alu3:u6|q[11]                                                                   ; 3       ;
; alu3:u6|q[12]                                                                   ; 3       ;
; alu3:u6|q[13]                                                                   ; 3       ;
; alu3:u6|q[14]                                                                   ; 3       ;
; alu3:u6|q[15]                                                                   ; 3       ;
; alu3:u6|q[16]                                                                   ; 3       ;
; alu3:u6|Add1~33                                                                 ; 3       ;
; alu3:u6|Add1~31                                                                 ; 3       ;
; alu3:u6|Add1~29                                                                 ; 3       ;
; alu3:u6|Add1~27                                                                 ; 3       ;
; alu3:u6|Add1~25                                                                 ; 3       ;
; alu3:u6|Add1~23                                                                 ; 3       ;
; alu3:u6|Add1~21                                                                 ; 3       ;
; alu3:u6|Add1~19                                                                 ; 3       ;
; alu3:u6|Add1~17                                                                 ; 3       ;
; alu3:u6|Add1~15                                                                 ; 3       ;
; alu3:u6|Add1~13                                                                 ; 3       ;
; alu3:u6|Add1~11                                                                 ; 3       ;
; alu3:u6|Add1~9                                                                  ; 3       ;
; alu3:u6|Add1~7                                                                  ; 3       ;
; alu3:u6|Add1~5                                                                  ; 3       ;
; alu3:u6|Add1~3                                                                  ; 3       ;
; alu3:u6|Add1~1                                                                  ; 3       ;
; alu3:u6|Add0~33                                                                 ; 3       ;
; alu3:u6|Add0~31                                                                 ; 3       ;
; alu3:u6|Add0~29                                                                 ; 3       ;
; alu3:u6|Add0~27                                                                 ; 3       ;
; alu3:u6|Add0~25                                                                 ; 3       ;
; alu3:u6|Add0~23                                                                 ; 3       ;
; alu3:u6|Add0~21                                                                 ; 3       ;
; alu3:u6|Add0~19                                                                 ; 3       ;
; alu3:u6|Add0~17                                                                 ; 3       ;
; alu3:u6|Add0~15                                                                 ; 3       ;
; alu3:u6|Add0~13                                                                 ; 3       ;
; alu3:u6|Add0~11                                                                 ; 3       ;
; alu3:u6|Add0~9                                                                  ; 3       ;
; alu3:u6|Add0~7                                                                  ; 3       ;
; alu3:u6|Add0~5                                                                  ; 3       ;
; alu3:u6|Add0~3                                                                  ; 3       ;
; alu3:u6|Add0~1                                                                  ; 3       ;
; alu3:u6|Add2~33                                                                 ; 3       ;
; alu3:u6|Add2~31                                                                 ; 3       ;
; alu3:u6|Add2~29                                                                 ; 3       ;
; alu3:u6|Add2~27                                                                 ; 3       ;
; alu3:u6|Add2~25                                                                 ; 3       ;
; alu3:u6|Add2~23                                                                 ; 3       ;
; alu3:u6|Add2~21                                                                 ; 3       ;
; alu3:u6|Add2~19                                                                 ; 3       ;
; alu3:u6|Add2~17                                                                 ; 3       ;
; alu3:u6|Add2~15                                                                 ; 3       ;
; alu3:u6|Add2~13                                                                 ; 3       ;
; alu3:u6|Add2~11                                                                 ; 3       ;
; alu3:u6|Add2~9                                                                  ; 3       ;
; alu3:u6|Add2~7                                                                  ; 3       ;
; alu3:u6|Add2~5                                                                  ; 3       ;
; alu3:u6|Add2~3                                                                  ; 3       ;
; alu3:u6|Add2~1                                                                  ; 3       ;
; keyin[3]~input                                                                  ; 2       ;
; keyin[2]~input                                                                  ; 2       ;
; keyin[1]~input                                                                  ; 2       ;
; keyin[0]~input                                                                  ; 2       ;
; key2bcd3:u3|Selector22~3                                                        ; 2       ;
; bin2bcd2:u5|regdata[0]                                                          ; 2       ;
; alu3:u6|Decoder1~1                                                              ; 2       ;
; alu3:u6|breg[0]                                                                 ; 2       ;
; alu3:u6|breg[1]                                                                 ; 2       ;
; alu3:u6|breg[2]                                                                 ; 2       ;
; alu3:u6|breg[3]                                                                 ; 2       ;
; alu3:u6|breg[4]                                                                 ; 2       ;
; alu3:u6|breg[5]                                                                 ; 2       ;
; alu3:u6|breg[6]                                                                 ; 2       ;
; alu3:u6|breg[7]                                                                 ; 2       ;
; alu3:u6|breg[8]                                                                 ; 2       ;
; alu3:u6|breg[9]                                                                 ; 2       ;
; alu3:u6|breg[10]                                                                ; 2       ;
; alu3:u6|breg[11]                                                                ; 2       ;
; alu3:u6|breg[12]                                                                ; 2       ;
; alu3:u6|breg[13]                                                                ; 2       ;
; alu3:u6|breg[14]                                                                ; 2       ;
; alu3:u6|breg[15]                                                                ; 2       ;
; alu3:u6|breg[16]                                                                ; 2       ;
; keyscan0:u2|state.1100                                                          ; 2       ;
; keyscan0:u2|state.1011                                                          ; 2       ;
; keyscan0:u2|state.1010                                                          ; 2       ;
; keyscan0:u2|state.1001                                                          ; 2       ;
; keyscan0:u2|state.1000                                                          ; 2       ;
; keyscan0:u2|state.0111                                                          ; 2       ;
; keyscan0:u2|state.0110                                                          ; 2       ;
; keyscan0:u2|state.0101                                                          ; 2       ;
; keyscan0:u2|state.0100                                                          ; 2       ;
; keyscan0:u2|state.0011                                                          ; 2       ;
; keyscan0:u2|state.0010                                                          ; 2       ;
; keyscan0:u2|state.0001                                                          ; 2       ;
; keyscan0:u2|state.1101                                                          ; 2       ;
; bin2bcd2:u5|Selector17~0                                                        ; 2       ;
; bin2bcd2:u5|Equal1~5                                                            ; 2       ;
; bin2bcd2:u5|Equal1~0                                                            ; 2       ;
; bin2bcd2:u5|Equal0~0                                                            ; 2       ;
; keyscan0:u2|state.1110                                                          ; 2       ;
; bin2bcd2:u5|regdata[17]                                                         ; 2       ;
; key2bcd3:u3|Equal0~0                                                            ; 2       ;
; keyscan0:u2|state.1111                                                          ; 2       ;
; keyscan0:u2|four_state.1000                                                     ; 2       ;
; key2bcd3:u3|Decoder1~0                                                          ; 2       ;
; key2bcd3:u3|Selector88~0                                                        ; 2       ;
; key2bcd3:u3|Selector89~0                                                        ; 2       ;
; key2bcd3:u3|Selector84~0                                                        ; 2       ;
; key2bcd3:u3|Selector86~0                                                        ; 2       ;
; key2bcd3:u3|Selector17~0                                                        ; 2       ;
; key2bcd3:u3|BCDb[17]~8                                                          ; 2       ;
; key2bcd3:u3|BCDb[19]~1                                                          ; 2       ;
; key2bcd3:u3|Selector70~3                                                        ; 2       ;
; key2bcd3:u3|opcode[3]~2                                                         ; 2       ;
; key2bcd3:u3|Selector38~1                                                        ; 2       ;
; key2bcd3:u3|Selector38~0                                                        ; 2       ;
; key2bcd3:u3|Equal1~0                                                            ; 2       ;
; invis1:u7|WideNor0~2                                                            ; 2       ;
; invis1:u8|dataout[1]                                                            ; 2       ;
; invis1:u8|dataout[2]                                                            ; 2       ;
; invis1:u8|dataout[3]                                                            ; 2       ;
; invis1:u8|dataout[4]                                                            ; 2       ;
; invis1:u8|dataout[5]                                                            ; 2       ;
; invis1:u8|dataout[6]                                                            ; 2       ;
; invis1:u8|dataout[7]                                                            ; 2       ;
; invis1:u8|dataout[8]                                                            ; 2       ;
; invis1:u8|dataout[9]                                                            ; 2       ;
; invis1:u8|dataout[10]                                                           ; 2       ;
; invis1:u8|dataout[11]                                                           ; 2       ;
; invis1:u8|dataout[12]                                                           ; 2       ;
; invis1:u8|dataout[13]                                                           ; 2       ;
; invis1:u8|dataout[14]                                                           ; 2       ;
; invis1:u8|dataout[15]                                                           ; 2       ;
; invis1:u8|dataout[16]                                                           ; 2       ;
; invis1:u8|dataout[17]                                                           ; 2       ;
; invis1:u8|dataout[18]                                                           ; 2       ;
; invis1:u8|dataout[19]                                                           ; 2       ;
; invis1:u8|dataout[20]                                                           ; 2       ;
; invis1:u8|dataout[0]                                                            ; 2       ;
; alu3:u6|areg[0]                                                                 ; 2       ;
; alu3:u6|areg[1]                                                                 ; 2       ;
; alu3:u6|areg[2]                                                                 ; 2       ;
; alu3:u6|areg[3]                                                                 ; 2       ;
; alu3:u6|areg[4]                                                                 ; 2       ;
; alu3:u6|areg[5]                                                                 ; 2       ;
; alu3:u6|areg[6]                                                                 ; 2       ;
; alu3:u6|areg[7]                                                                 ; 2       ;
; alu3:u6|areg[8]                                                                 ; 2       ;
; alu3:u6|areg[9]                                                                 ; 2       ;
; alu3:u6|areg[10]                                                                ; 2       ;
; alu3:u6|areg[11]                                                                ; 2       ;
; alu3:u6|areg[12]                                                                ; 2       ;
; alu3:u6|areg[13]                                                                ; 2       ;
; alu3:u6|areg[14]                                                                ; 2       ;
; alu3:u6|areg[15]                                                                ; 2       ;
; alu3:u6|areg[16]                                                                ; 2       ;
; bcd2bin2:u4|Add9~30                                                             ; 2       ;
; bcd2bin2:u4|Add9~28                                                             ; 2       ;
; bcd2bin2:u4|Add9~26                                                             ; 2       ;
; bcd2bin2:u4|Add9~24                                                             ; 2       ;
; bcd2bin2:u4|Add9~22                                                             ; 2       ;
; bcd2bin2:u4|Add9~20                                                             ; 2       ;
; bcd2bin2:u4|Add9~18                                                             ; 2       ;
; bcd2bin2:u4|Add9~16                                                             ; 2       ;
; bcd2bin2:u4|Add9~14                                                             ; 2       ;
; bcd2bin2:u4|Add9~12                                                             ; 2       ;
; bcd2bin2:u4|Add9~10                                                             ; 2       ;
; bcd2bin2:u4|Add9~8                                                              ; 2       ;
; bcd2bin2:u4|Add9~6                                                              ; 2       ;
; bcd2bin2:u4|Add9~4                                                              ; 2       ;
; bcd2bin2:u4|Add9~2                                                              ; 2       ;
; bcd2bin2:u4|Add9~0                                                              ; 2       ;
; bcd2bin2:u4|Add4~30                                                             ; 2       ;
; bcd2bin2:u4|Add4~28                                                             ; 2       ;
; bcd2bin2:u4|Add4~26                                                             ; 2       ;
; bcd2bin2:u4|Add4~24                                                             ; 2       ;
; bcd2bin2:u4|Add4~22                                                             ; 2       ;
; bcd2bin2:u4|Add4~20                                                             ; 2       ;
; bcd2bin2:u4|Add4~18                                                             ; 2       ;
; bcd2bin2:u4|Add4~16                                                             ; 2       ;
; bcd2bin2:u4|Add4~14                                                             ; 2       ;
; bcd2bin2:u4|Add4~12                                                             ; 2       ;
; bcd2bin2:u4|Add4~10                                                             ; 2       ;
; bcd2bin2:u4|Add4~8                                                              ; 2       ;
; bcd2bin2:u4|Add4~6                                                              ; 2       ;
; bcd2bin2:u4|Add4~4                                                              ; 2       ;
; bcd2bin2:u4|Add4~2                                                              ; 2       ;
; bcd2bin2:u4|Add4~0                                                              ; 2       ;
; display5:u1|cnt[12]                                                             ; 2       ;
; key2bcd3:u3|Selector46~13                                                       ; 1       ;
; key2bcd3:u3|Selector83~7                                                        ; 1       ;
; key2bcd3:u3|Selector70~8                                                        ; 1       ;
; invis1:u7|dataout~17                                                            ; 1       ;
; invis1:u7|dataout~16                                                            ; 1       ;
; invis1:u7|dataout~15                                                            ; 1       ;
; invis1:u8|dataout~17                                                            ; 1       ;
; invis1:u8|dataout~16                                                            ; 1       ;
; invis1:u8|dataout~15                                                            ; 1       ;
; bin2bcd2:u5|Selector16~0                                                        ; 1       ;
; bin2bcd2:u5|Selector15~0                                                        ; 1       ;
; bin2bcd2:u5|Selector14~0                                                        ; 1       ;
; bin2bcd2:u5|regdata[1]                                                          ; 1       ;
; bin2bcd2:u5|Selector13~0                                                        ; 1       ;
; bin2bcd2:u5|regdata[2]                                                          ; 1       ;
; bin2bcd2:u5|Selector12~0                                                        ; 1       ;
; bin2bcd2:u5|regdata[3]                                                          ; 1       ;
; bin2bcd2:u5|Selector11~0                                                        ; 1       ;
; bin2bcd2:u5|regdata[4]                                                          ; 1       ;
; bin2bcd2:u5|Selector10~0                                                        ; 1       ;
; bin2bcd2:u5|regdata[5]                                                          ; 1       ;
; bin2bcd2:u5|Selector9~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[6]                                                          ; 1       ;
; bin2bcd2:u5|Selector8~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[7]                                                          ; 1       ;
; bin2bcd2:u5|Selector7~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[8]                                                          ; 1       ;
; bin2bcd2:u5|Selector6~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[9]                                                          ; 1       ;
; bin2bcd2:u5|Selector5~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[10]                                                         ; 1       ;
; bin2bcd2:u5|Selector4~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[11]                                                         ; 1       ;
; bin2bcd2:u5|Selector3~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[12]                                                         ; 1       ;
; keyscan0:u2|four_state~14                                                       ; 1       ;
; bin2bcd2:u5|Selector2~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[13]                                                         ; 1       ;
; keyscan0:u2|four_state~13                                                       ; 1       ;
; keyscan0:u2|four_state.0000                                                     ; 1       ;
; bin2bcd2:u5|Selector1~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[14]                                                         ; 1       ;
; key2bcd3:u3|opcode_reg[1]                                                       ; 1       ;
; key2bcd3:u3|opcode_reg[3]                                                       ; 1       ;
; alu3:u6|state~0                                                                 ; 1       ;
; key2bcd3:u3|opcode_reg[2]                                                       ; 1       ;
; key2bcd3:u3|opcode_reg[0]                                                       ; 1       ;
; keyscan0:u2|state~41                                                            ; 1       ;
; keyscan0:u2|state~40                                                            ; 1       ;
; keyscan0:u2|state~39                                                            ; 1       ;
; keyscan0:u2|state~38                                                            ; 1       ;
; keyscan0:u2|state~37                                                            ; 1       ;
; keyscan0:u2|state~36                                                            ; 1       ;
; keyscan0:u2|state~35                                                            ; 1       ;
; keyscan0:u2|state~34                                                            ; 1       ;
; keyscan0:u2|state~33                                                            ; 1       ;
; keyscan0:u2|state~32                                                            ; 1       ;
; keyscan0:u2|state~31                                                            ; 1       ;
; keyscan0:u2|state~30                                                            ; 1       ;
; keyscan0:u2|four_state~12                                                       ; 1       ;
; keyscan0:u2|four_state.0001                                                     ; 1       ;
; bin2bcd2:u5|state~14                                                            ; 1       ;
; bin2bcd2:u5|Selector0~0                                                         ; 1       ;
; bin2bcd2:u5|regdata[15]                                                         ; 1       ;
; alu3:u6|Mux17~2                                                                 ; 1       ;
; alu3:u6|Mux17~1                                                                 ; 1       ;
; alu3:u6|Mux17~0                                                                 ; 1       ;
; alu3:u6|Mux16~2                                                                 ; 1       ;
; alu3:u6|Mux16~1                                                                 ; 1       ;
; alu3:u6|Mux16~0                                                                 ; 1       ;
; alu3:u6|Mux15~2                                                                 ; 1       ;
; alu3:u6|Mux15~1                                                                 ; 1       ;
; alu3:u6|Mux15~0                                                                 ; 1       ;
; alu3:u6|Mux14~2                                                                 ; 1       ;
; alu3:u6|Mux14~1                                                                 ; 1       ;
; alu3:u6|Mux14~0                                                                 ; 1       ;
; alu3:u6|Mux13~2                                                                 ; 1       ;
; alu3:u6|Mux13~1                                                                 ; 1       ;
; alu3:u6|Mux13~0                                                                 ; 1       ;
; alu3:u6|Mux12~2                                                                 ; 1       ;
; alu3:u6|Mux12~1                                                                 ; 1       ;
; alu3:u6|Mux12~0                                                                 ; 1       ;
; alu3:u6|Mux11~2                                                                 ; 1       ;
; alu3:u6|Mux11~1                                                                 ; 1       ;
; alu3:u6|Mux11~0                                                                 ; 1       ;
; alu3:u6|Mux10~2                                                                 ; 1       ;
; alu3:u6|Mux10~1                                                                 ; 1       ;
; alu3:u6|Mux10~0                                                                 ; 1       ;
; alu3:u6|Mux9~2                                                                  ; 1       ;
; alu3:u6|Mux9~1                                                                  ; 1       ;
; alu3:u6|Mux9~0                                                                  ; 1       ;
; alu3:u6|Mux8~2                                                                  ; 1       ;
; alu3:u6|Mux8~1                                                                  ; 1       ;
; alu3:u6|Mux8~0                                                                  ; 1       ;
; alu3:u6|Mux7~2                                                                  ; 1       ;
; alu3:u6|Mux7~1                                                                  ; 1       ;
; alu3:u6|Mux7~0                                                                  ; 1       ;
; alu3:u6|Mux6~2                                                                  ; 1       ;
; alu3:u6|Mux6~1                                                                  ; 1       ;
; alu3:u6|Mux6~0                                                                  ; 1       ;
; alu3:u6|Mux5~2                                                                  ; 1       ;
; alu3:u6|Mux5~1                                                                  ; 1       ;
; alu3:u6|Mux5~0                                                                  ; 1       ;
; alu3:u6|Mux4~2                                                                  ; 1       ;
; alu3:u6|Mux4~1                                                                  ; 1       ;
; alu3:u6|Mux4~0                                                                  ; 1       ;
; alu3:u6|Mux3~2                                                                  ; 1       ;
; alu3:u6|Mux3~1                                                                  ; 1       ;
; alu3:u6|Mux3~0                                                                  ; 1       ;
; alu3:u6|Mux2~2                                                                  ; 1       ;
; alu3:u6|Mux2~1                                                                  ; 1       ;
; alu3:u6|Mux2~0                                                                  ; 1       ;
; alu3:u6|bin_data[8]~5                                                           ; 1       ;
; alu3:u6|Mux1~2                                                                  ; 1       ;
; alu3:u6|Mux1~1                                                                  ; 1       ;
; alu3:u6|Mux1~0                                                                  ; 1       ;
; alu3:u6|bin_data[17]~3                                                          ; 1       ;
; alu3:u6|bin_data[17]~2                                                          ; 1       ;
; alu3:u6|Mux0~1                                                                  ; 1       ;
; alu3:u6|bin_data~1                                                              ; 1       ;
; alu3:u6|bin_data~0                                                              ; 1       ;
; alu3:u6|Mux0~0                                                                  ; 1       ;
; alu3:u6|Add1~0                                                                  ; 1       ;
; bcd2bin2:u4|Add7~4                                                              ; 1       ;
; bcd2bin2:u4|Add7~3                                                              ; 1       ;
; bcd2bin2:u4|Add7~2                                                              ; 1       ;
; bcd2bin2:u4|Add7~1                                                              ; 1       ;
; bcd2bin2:u4|Add7~0                                                              ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core|romout[0][5]~5                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core|romout[0][6]~4                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core|romout[0][7]~3                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core|romout[0][8]~2                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core|romout[0][9]~1                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult5|multcore:mult_core|romout[0][10]~0                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][5]~4                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][6]                      ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][7]                      ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][8]~3                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][9]~4                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][10]~3                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][10]~2                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][11]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][11]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][12]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][12]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][13]~2                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult4|multcore:mult_core|romout[0][13]~1                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][14]~1                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][15]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult3|multcore:mult_core|romout[0][16]~0                   ; 1       ;
; alu3:u6|Add0~0                                                                  ; 1       ;
; bcd2bin2:u4|Add2~4                                                              ; 1       ;
; bcd2bin2:u4|Add2~3                                                              ; 1       ;
; bcd2bin2:u4|Add2~2                                                              ; 1       ;
; bcd2bin2:u4|Add2~1                                                              ; 1       ;
; bcd2bin2:u4|Add2~0                                                              ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core|romout[0][5]~5                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core|romout[0][6]~4                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core|romout[0][7]~3                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core|romout[0][8]~2                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core|romout[0][9]~1                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult2|multcore:mult_core|romout[0][10]~0                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][5]~4                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][6]                      ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][7]                      ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][8]~3                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                    ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][10]~2                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~4                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][11]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][11]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][12]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult1|multcore:mult_core|romout[0][13]~1                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~2                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~1                   ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][15]                     ; 1       ;
; bcd2bin2:u4|lpm_mult:Mult0|multcore:mult_core|romout[0][16]~0                   ; 1       ;
; bin2bcd2:u5|Selector38~0                                                        ; 1       ;
; bin2bcd2:u5|Selector40~0                                                        ; 1       ;
; bin2bcd2:u5|Selector39~0                                                        ; 1       ;
; bin2bcd2:u5|Selector42~0                                                        ; 1       ;
; bin2bcd2:u5|Selector41~0                                                        ; 1       ;
; bin2bcd2:u5|state~13                                                            ; 1       ;
; bin2bcd2:u5|state~12                                                            ; 1       ;
; keyscan0:u2|state~29                                                            ; 1       ;
; keyscan0:u2|state~28                                                            ; 1       ;
; keyscan0:u2|state~27                                                            ; 1       ;
; keyscan0:u2|state~26                                                            ; 1       ;
; keyscan0:u2|state~25                                                            ; 1       ;
; keyscan0:u2|state~24                                                            ; 1       ;
; keyscan0:u2|state~23                                                            ; 1       ;
; keyscan0:u2|four_state~11                                                       ; 1       ;
; keyscan0:u2|four_state.0010                                                     ; 1       ;
; bin2bcd2:u5|w1[3]~10                                                            ; 1       ;
; bin2bcd2:u5|w1[3]~9                                                             ; 1       ;
; bin2bcd2:u5|Add1~0                                                              ; 1       ;
; bin2bcd2:u5|w1[2]~8                                                             ; 1       ;
; bin2bcd2:u5|w1[2]~7                                                             ; 1       ;
; bin2bcd2:u5|w1[2]~6                                                             ; 1       ;
; bin2bcd2:u5|w1[1]~5                                                             ; 1       ;
; bin2bcd2:u5|w1[1]~4                                                             ; 1       ;
; bin2bcd2:u5|w1[0]~3                                                             ; 1       ;
; bin2bcd2:u5|w1[0]~1                                                             ; 1       ;
; bin2bcd2:u5|w1[0]~0                                                             ; 1       ;
; bin2bcd2:u5|regdata[16]                                                         ; 1       ;
; bin2bcd2:u5|w2[2]~10                                                            ; 1       ;
; bin2bcd2:u5|w2[2]~9                                                             ; 1       ;
; bin2bcd2:u5|w2[2]~8                                                             ; 1       ;
; bin2bcd2:u5|w2[1]~7                                                             ; 1       ;
; bin2bcd2:u5|w2[1]~6                                                             ; 1       ;
; bin2bcd2:u5|w2[3]~5                                                             ; 1       ;
; bin2bcd2:u5|w2[3]~4                                                             ; 1       ;
; bin2bcd2:u5|Add2~0                                                              ; 1       ;
; bin2bcd2:u5|w3[2]~10                                                            ; 1       ;
; bin2bcd2:u5|w3[2]~9                                                             ; 1       ;
; bin2bcd2:u5|w3[2]~8                                                             ; 1       ;
; bin2bcd2:u5|w3[1]~7                                                             ; 1       ;
; bin2bcd2:u5|w3[1]~6                                                             ; 1       ;
; bin2bcd2:u5|w3[3]~5                                                             ; 1       ;
; bin2bcd2:u5|w3[3]~4                                                             ; 1       ;
; bin2bcd2:u5|Add3~0                                                              ; 1       ;
; bin2bcd2:u5|w3[0]~3                                                             ; 1       ;
; bin2bcd2:u5|w3[2]~1                                                             ; 1       ;
; bin2bcd2:u5|w3[0]~0                                                             ; 1       ;
; bin2bcd2:u5|w4[1]~10                                                            ; 1       ;
; bin2bcd2:u5|w4[1]~9                                                             ; 1       ;
; bin2bcd2:u5|w4[2]~8                                                             ; 1       ;
; bin2bcd2:u5|w4[2]~7                                                             ; 1       ;
; bin2bcd2:u5|w4[2]~6                                                             ; 1       ;
; bin2bcd2:u5|w4[3]~5                                                             ; 1       ;
; bin2bcd2:u5|w4[3]~4                                                             ; 1       ;
; bin2bcd2:u5|Add4~0                                                              ; 1       ;
; bin2bcd2:u5|w4[0]~3                                                             ; 1       ;
; bin2bcd2:u5|w4[3]~1                                                             ; 1       ;
; bin2bcd2:u5|w4[0]~0                                                             ; 1       ;
; bin2bcd2:u5|w5[1]~10                                                            ; 1       ;
; bin2bcd2:u5|w5[1]~9                                                             ; 1       ;
; bin2bcd2:u5|w5[0]~8                                                             ; 1       ;
; bin2bcd2:u5|w5[0]~7                                                             ; 1       ;
; bin2bcd2:u5|w5[2]~6                                                             ; 1       ;
; bin2bcd2:u5|w5[2]~5                                                             ; 1       ;
; bin2bcd2:u5|w5[2]~4                                                             ; 1       ;
; bin2bcd2:u5|w5[3]~3                                                             ; 1       ;
; bin2bcd2:u5|w5[0]~1                                                             ; 1       ;
; bin2bcd2:u5|w5[3]~0                                                             ; 1       ;
; bin2bcd2:u5|Add5~0                                                              ; 1       ;
; key2bcd3:u3|datacoming_state~0                                                  ; 1       ;
; bin2bcd2:u5|Selector17~2                                                        ; 1       ;
; bin2bcd2:u5|Selector17~1                                                        ; 1       ;
; bin2bcd2:u5|Equal1~9                                                            ; 1       ;
; bin2bcd2:u5|regdata1[14]                                                        ; 1       ;
; bin2bcd2:u5|regdata1[15]                                                        ; 1       ;
; bin2bcd2:u5|Equal1~8                                                            ; 1       ;
; bin2bcd2:u5|regdata1[12]                                                        ; 1       ;
; bin2bcd2:u5|regdata1[13]                                                        ; 1       ;
; bin2bcd2:u5|Equal1~7                                                            ; 1       ;
; bin2bcd2:u5|regdata1[10]                                                        ; 1       ;
; bin2bcd2:u5|regdata1[11]                                                        ; 1       ;
; bin2bcd2:u5|Equal1~6                                                            ; 1       ;
; bin2bcd2:u5|regdata1[8]                                                         ; 1       ;
; bin2bcd2:u5|regdata1[9]                                                         ; 1       ;
; bin2bcd2:u5|Equal1~4                                                            ; 1       ;
; bin2bcd2:u5|regdata1[7]                                                         ; 1       ;
; bin2bcd2:u5|regdata1[6]                                                         ; 1       ;
; bin2bcd2:u5|Equal1~3                                                            ; 1       ;
; bin2bcd2:u5|regdata1[5]                                                         ; 1       ;
; bin2bcd2:u5|regdata1[4]                                                         ; 1       ;
; bin2bcd2:u5|Equal1~2                                                            ; 1       ;
; bin2bcd2:u5|regdata1[3]                                                         ; 1       ;
; bin2bcd2:u5|regdata1[2]                                                         ; 1       ;
; bin2bcd2:u5|Equal1~1                                                            ; 1       ;
; bin2bcd2:u5|regdata1[1]                                                         ; 1       ;
; bin2bcd2:u5|regdata1[0]                                                         ; 1       ;
; alu3:u6|Add2~0                                                                  ; 1       ;
; alu3:u6|bin_data[0]                                                             ; 1       ;
; alu3:u6|bin_data[1]                                                             ; 1       ;
; alu3:u6|bin_data[2]                                                             ; 1       ;
; alu3:u6|bin_data[3]                                                             ; 1       ;
; alu3:u6|bin_data[4]                                                             ; 1       ;
; alu3:u6|bin_data[5]                                                             ; 1       ;
; alu3:u6|bin_data[6]                                                             ; 1       ;
; alu3:u6|bin_data[7]                                                             ; 1       ;
; alu3:u6|bin_data[8]                                                             ; 1       ;
; alu3:u6|bin_data[9]                                                             ; 1       ;
; alu3:u6|bin_data[10]                                                            ; 1       ;
; alu3:u6|bin_data[11]                                                            ; 1       ;
; alu3:u6|bin_data[12]                                                            ; 1       ;
; alu3:u6|bin_data[13]                                                            ; 1       ;
; alu3:u6|bin_data[14]                                                            ; 1       ;
; alu3:u6|bin_data[15]                                                            ; 1       ;
; alu3:u6|bin_data[16]                                                            ; 1       ;
; bin2bcd2:u5|regdata1[16]                                                        ; 1       ;
; bin2bcd2:u5|w2[0]~3                                                             ; 1       ;
; bin2bcd2:u5|w2[1]~1                                                             ; 1       ;
; bin2bcd2:u5|w2[0]~0                                                             ; 1       ;
; keyscan0:u2|number_reg~5                                                        ; 1       ;
; keyscan0:u2|number_reg~4                                                        ; 1       ;
; keyscan0:u2|number_reg~3                                                        ; 1       ;
; keyscan0:u2|number_reg~2                                                        ; 1       ;
; keyscan0:u2|state.0000                                                          ; 1       ;
; keyscan0:u2|state~22                                                            ; 1       ;
; keyscan0:u2|number_reg~0                                                        ; 1       ;
; keyscan0:u2|four_state~10                                                       ; 1       ;
; keyscan0:u2|four_state.0100                                                     ; 1       ;
; key2bcd3:u3|datacoming_flag~0                                                   ; 1       ;
; key2bcd3:u3|datacoming_state                                                    ; 1       ;
; key2bcd3:u3|Selector46~12                                                       ; 1       ;
; key2bcd3:u3|Selector46~11                                                       ; 1       ;
; key2bcd3:u3|Selector45~0                                                        ; 1       ;
; key2bcd3:u3|Selector47~3                                                        ; 1       ;
; key2bcd3:u3|Selector47~2                                                        ; 1       ;
; key2bcd3:u3|Selector47~1                                                        ; 1       ;
; key2bcd3:u3|Selector47~0                                                        ; 1       ;
; keyscan0:u2|number_reg1[4]                                                      ; 1       ;
; keyscan0:u2|Equal0~1                                                            ; 1       ;
; keyscan0:u2|number_reg1[2]                                                      ; 1       ;
; keyscan0:u2|number_reg1[3]                                                      ; 1       ;
; keyscan0:u2|Equal0~0                                                            ; 1       ;
; keyscan0:u2|number_reg1[1]                                                      ; 1       ;
; keyscan0:u2|number_reg1[0]                                                      ; 1       ;
; key2bcd3:u3|Selector48~1                                                        ; 1       ;
; key2bcd3:u3|Selector48~0                                                        ; 1       ;
; keyscan0:u2|AnyKeyPressed~0                                                     ; 1       ;
; keyscan0:u2|scancode[0]~5                                                       ; 1       ;
; key2bcd3:u3|Selector66~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[3]                                                              ; 1       ;
; key2bcd3:u3|Selector67~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[2]                                                              ; 1       ;
; key2bcd3:u3|Selector68~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[1]                                                              ; 1       ;
; key2bcd3:u3|Selector49~7                                                        ; 1       ;
; key2bcd3:u3|Selector49~6                                                        ; 1       ;
; key2bcd3:u3|Selector49~5                                                        ; 1       ;
; key2bcd3:u3|Selector49~4                                                        ; 1       ;
; key2bcd3:u3|Selector49~3                                                        ; 1       ;
; key2bcd3:u3|Selector49~2                                                        ; 1       ;
; bin2bcd2:u5|bcd[20]                                                             ; 1       ;
; key2bcd3:u3|Selector69~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[0]                                                              ; 1       ;
; key2bcd3:u3|Selector89~2                                                        ; 1       ;
; key2bcd3:u3|Selector88~1                                                        ; 1       ;
; key2bcd3:u3|Selector89~1                                                        ; 1       ;
; key2bcd3:u3|Selector87~3                                                        ; 1       ;
; key2bcd3:u3|Selector87~2                                                        ; 1       ;
; key2bcd3:u3|Selector87~1                                                        ; 1       ;
; key2bcd3:u3|Selector87~0                                                        ; 1       ;
; key2bcd3:u3|Selector86~2                                                        ; 1       ;
; key2bcd3:u3|Selector86~1                                                        ; 1       ;
; key2bcd3:u3|Selector84~1                                                        ; 1       ;
; key2bcd3:u3|Selector85~1                                                        ; 1       ;
; key2bcd3:u3|Selector83~6                                                        ; 1       ;
; key2bcd3:u3|Selector83~5                                                        ; 1       ;
; key2bcd3:u3|Selector82~0                                                        ; 1       ;
; key2bcd3:u3|Selector80~0                                                        ; 1       ;
; key2bcd3:u3|Selector81~0                                                        ; 1       ;
; key2bcd3:u3|Selector79~0                                                        ; 1       ;
; key2bcd3:u3|Selector78~0                                                        ; 1       ;
; key2bcd3:u3|Selector77~0                                                        ; 1       ;
; key2bcd3:u3|Selector76~0                                                        ; 1       ;
; key2bcd3:u3|Selector75~0                                                        ; 1       ;
; key2bcd3:u3|Selector72~0                                                        ; 1       ;
; key2bcd3:u3|BCDb[16]~11                                                         ; 1       ;
; key2bcd3:u3|Selector74~0                                                        ; 1       ;
; key2bcd3:u3|BCDb[18]~7                                                          ; 1       ;
; key2bcd3:u3|Equal1~2                                                            ; 1       ;
; key2bcd3:u3|Selector73~0                                                        ; 1       ;
; key2bcd3:u3|BCDb[19]~3                                                          ; 1       ;
; key2bcd3:u3|Selector83~4                                                        ; 1       ;
; key2bcd3:u3|BCDb[19]~2                                                          ; 1       ;
; key2bcd3:u3|Selector71~0                                                        ; 1       ;
; key2bcd3:u3|Selector49~1                                                        ; 1       ;
; key2bcd3:u3|Selector70~7                                                        ; 1       ;
; key2bcd3:u3|Selector70~6                                                        ; 1       ;
; key2bcd3:u3|Selector70~5                                                        ; 1       ;
; key2bcd3:u3|Selector70~4                                                        ; 1       ;
; key2bcd3:u3|Selector70~2                                                        ; 1       ;
; key2bcd3:u3|Selector90~3                                                        ; 1       ;
; key2bcd3:u3|Selector90~2                                                        ; 1       ;
; key2bcd3:u3|Selector90~1                                                        ; 1       ;
; key2bcd3:u3|Selector90~0                                                        ; 1       ;
; key2bcd3:u3|Selector63~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[6]                                                              ; 1       ;
; key2bcd3:u3|Selector64~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[5]                                                              ; 1       ;
; key2bcd3:u3|Selector62~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[7]                                                              ; 1       ;
; key2bcd3:u3|Selector59~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[10]                                                             ; 1       ;
; key2bcd3:u3|Selector60~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[9]                                                              ; 1       ;
; key2bcd3:u3|Selector58~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[11]                                                             ; 1       ;
; key2bcd3:u3|Selector61~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[8]                                                              ; 1       ;
; key2bcd3:u3|Selector56~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[13]                                                             ; 1       ;
; key2bcd3:u3|Selector55~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[14]                                                             ; 1       ;
; key2bcd3:u3|Selector54~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[15]                                                             ; 1       ;
; key2bcd3:u3|Selector57~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[12]                                                             ; 1       ;
; key2bcd3:u3|Selector52~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[17]                                                             ; 1       ;
; key2bcd3:u3|Selector53~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[16]                                                             ; 1       ;
; key2bcd3:u3|Selector51~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[18]                                                             ; 1       ;
; key2bcd3:u3|BCDa[16]~1                                                          ; 1       ;
; key2bcd3:u3|BCDa[16]~0                                                          ; 1       ;
; key2bcd3:u3|Selector50~0                                                        ; 1       ;
; bin2bcd2:u5|bcd[19]                                                             ; 1       ;
; key2bcd3:u3|Selector65~4                                                        ; 1       ;
; key2bcd3:u3|Selector65~3                                                        ; 1       ;
; key2bcd3:u3|Selector65~2                                                        ; 1       ;
; bin2bcd2:u5|bcd[4]                                                              ; 1       ;
; key2bcd3:u3|Selector65~1                                                        ; 1       ;
; key2bcd3:u3|Selector65~0                                                        ; 1       ;
; display5:u1|clk_slow~0                                                          ; 1       ;
; keyscan0:u2|scancode~4                                                          ; 1       ;
; keyscan0:u2|scancode~3                                                          ; 1       ;
; keyscan0:u2|scancode~2                                                          ; 1       ;
; keyscan0:u2|scancode~1                                                          ; 1       ;
; invis1:u7|dataout~14                                                            ; 1       ;
; invis1:u7|dataout~13                                                            ; 1       ;
; invis1:u7|WideNor0~3                                                            ; 1       ;
; invis1:u7|dataout~12                                                            ; 1       ;
; invis1:u7|dataout~11                                                            ; 1       ;
; invis1:u7|dataout~10                                                            ; 1       ;
; invis1:u7|dataout~9                                                             ; 1       ;
; invis1:u7|dataout~8                                                             ; 1       ;
; invis1:u7|dataout~7                                                             ; 1       ;
; display5:u1|sel~2                                                               ; 1       ;
; display5:u1|sel~1                                                               ; 1       ;
; invis1:u8|dataout~14                                                            ; 1       ;
; invis1:u8|dataout~13                                                            ; 1       ;
; invis1:u8|dataout~12                                                            ; 1       ;
; invis1:u8|WideNor0~1                                                            ; 1       ;
; invis1:u8|dataout~11                                                            ; 1       ;
; invis1:u8|dataout~10                                                            ; 1       ;
; invis1:u8|dataout~9                                                             ; 1       ;
; invis1:u8|dataout~8                                                             ; 1       ;
; invis1:u8|dataout~7                                                             ; 1       ;
; invis1:u8|dataout~6                                                             ; 1       ;
; invis1:u7|dataout~6                                                             ; 1       ;
; display5:u1|sel~0                                                               ; 1       ;
; display5:u1|WideOr0~1                                                           ; 1       ;
; display5:u1|WideOr0~0                                                           ; 1       ;
; display5:u1|WideOr1~1                                                           ; 1       ;
; display5:u1|WideOr1~0                                                           ; 1       ;
; display5:u1|WideOr2~1                                                           ; 1       ;
; display5:u1|WideOr2~0                                                           ; 1       ;
; display5:u1|WideOr3~1                                                           ; 1       ;
; display5:u1|WideOr3~0                                                           ; 1       ;
; display5:u1|WideOr4~1                                                           ; 1       ;
; display5:u1|WideOr4~0                                                           ; 1       ;
; display5:u1|WideOr5~1                                                           ; 1       ;
; display5:u1|WideOr5~0                                                           ; 1       ;
; display5:u1|WideOr6~1                                                           ; 1       ;
; display5:u1|WideOr6~0                                                           ; 1       ;
; display5:u1|segdata[3]~22                                                       ; 1       ;
; display5:u1|segdata[3]~21                                                       ; 1       ;
; display5:u1|segdata[3]~20                                                       ; 1       ;
; invis1:u7|dataout[11]                                                           ; 1       ;
; display5:u1|segdata[3]~19                                                       ; 1       ;
; invis1:u7|dataout[15]                                                           ; 1       ;
; display5:u1|segdata[3]~18                                                       ; 1       ;
; invis1:u7|dataout[3]                                                            ; 1       ;
; display5:u1|segdata[3]~17                                                       ; 1       ;
; invis1:u7|dataout[7]                                                            ; 1       ;
; invis1:u7|dataout[19]                                                           ; 1       ;
; display5:u1|segdata[2]~15                                                       ; 1       ;
; display5:u1|segdata[2]~14                                                       ; 1       ;
; display5:u1|segdata[2]~13                                                       ; 1       ;
; invis1:u7|dataout[10]                                                           ; 1       ;
; display5:u1|segdata[2]~12                                                       ; 1       ;
; invis1:u7|dataout[14]                                                           ; 1       ;
; display5:u1|segdata[2]~11                                                       ; 1       ;
; invis1:u7|dataout[2]                                                            ; 1       ;
; display5:u1|segdata[2]~10                                                       ; 1       ;
; invis1:u7|dataout[6]                                                            ; 1       ;
; invis1:u7|dataout[18]                                                           ; 1       ;
; display5:u1|segdata[1]~8                                                        ; 1       ;
; display5:u1|segdata[1]~7                                                        ; 1       ;
; display5:u1|segdata[1]~4                                                        ; 1       ;
; invis1:u7|dataout[9]                                                            ; 1       ;
; display5:u1|segdata[1]~3                                                        ; 1       ;
; invis1:u7|dataout[13]                                                           ; 1       ;
; display5:u1|segdata[1]~2                                                        ; 1       ;
; invis1:u7|dataout[1]                                                            ; 1       ;
; display5:u1|segdata[1]~1                                                        ; 1       ;
; invis1:u7|dataout[5]                                                            ; 1       ;
; invis1:u7|dataout[17]                                                           ; 1       ;
; display5:u1|Mux3~4                                                              ; 1       ;
; display5:u1|data[8]~3                                                           ; 1       ;
; invis1:u7|dataout[8]                                                            ; 1       ;
; display5:u1|Mux3~3                                                              ; 1       ;
; display5:u1|data[20]~2                                                          ; 1       ;
; invis1:u7|dataout[20]                                                           ; 1       ;
; display5:u1|data[16]~1                                                          ; 1       ;
; invis1:u7|dataout[16]                                                           ; 1       ;
; display5:u1|data[12]~0                                                          ; 1       ;
; invis1:u7|dataout[12]                                                           ; 1       ;
; display5:u1|Mux3~2                                                              ; 1       ;
; display5:u1|Mux3~1                                                              ; 1       ;
; invis1:u7|dataout[0]                                                            ; 1       ;
; display5:u1|Mux3~0                                                              ; 1       ;
; display5:u1|Equal0~5                                                            ; 1       ;
; display5:u1|Equal0~4                                                            ; 1       ;
; display5:u1|Equal0~3                                                            ; 1       ;
; display5:u1|Equal0~2                                                            ; 1       ;
; display5:u1|Equal0~1                                                            ; 1       ;
; display5:u1|Equal0~0                                                            ; 1       ;
; invis1:u7|dataout[4]                                                            ; 1       ;
; alu3:u6|q[16]~49                                                                ; 1       ;
; alu3:u6|q[15]~48                                                                ; 1       ;
; alu3:u6|q[15]~47                                                                ; 1       ;
; alu3:u6|q[14]~46                                                                ; 1       ;
; alu3:u6|q[14]~45                                                                ; 1       ;
; alu3:u6|q[13]~44                                                                ; 1       ;
; alu3:u6|q[13]~43                                                                ; 1       ;
; alu3:u6|q[12]~42                                                                ; 1       ;
; alu3:u6|q[12]~41                                                                ; 1       ;
; alu3:u6|q[11]~40                                                                ; 1       ;
; alu3:u6|q[11]~39                                                                ; 1       ;
; alu3:u6|q[10]~38                                                                ; 1       ;
; alu3:u6|q[10]~37                                                                ; 1       ;
; alu3:u6|q[9]~36                                                                 ; 1       ;
; alu3:u6|q[9]~35                                                                 ; 1       ;
; alu3:u6|q[8]~34                                                                 ; 1       ;
; alu3:u6|q[8]~33                                                                 ; 1       ;
; alu3:u6|q[7]~32                                                                 ; 1       ;
; alu3:u6|q[7]~31                                                                 ; 1       ;
; alu3:u6|q[6]~30                                                                 ; 1       ;
; alu3:u6|q[6]~29                                                                 ; 1       ;
; alu3:u6|q[5]~28                                                                 ; 1       ;
; alu3:u6|q[5]~27                                                                 ; 1       ;
; alu3:u6|q[4]~26                                                                 ; 1       ;
; alu3:u6|q[4]~25                                                                 ; 1       ;
; alu3:u6|q[3]~24                                                                 ; 1       ;
; alu3:u6|q[3]~23                                                                 ; 1       ;
; alu3:u6|q[2]~22                                                                 ; 1       ;
; alu3:u6|q[2]~21                                                                 ; 1       ;
; alu3:u6|q[1]~20                                                                 ; 1       ;
; alu3:u6|q[1]~19                                                                 ; 1       ;
; alu3:u6|q[0]~18                                                                 ; 1       ;
; alu3:u6|q[0]~17                                                                 ; 1       ;
; alu3:u6|areg[16]~49                                                             ; 1       ;
; alu3:u6|areg[15]~48                                                             ; 1       ;
; alu3:u6|areg[15]~47                                                             ; 1       ;
; alu3:u6|areg[14]~46                                                             ; 1       ;
; alu3:u6|areg[14]~45                                                             ; 1       ;
; alu3:u6|areg[13]~44                                                             ; 1       ;
; alu3:u6|areg[13]~43                                                             ; 1       ;
; alu3:u6|areg[12]~42                                                             ; 1       ;
; alu3:u6|areg[12]~41                                                             ; 1       ;
; alu3:u6|areg[11]~40                                                             ; 1       ;
; alu3:u6|areg[11]~39                                                             ; 1       ;
; alu3:u6|areg[10]~38                                                             ; 1       ;
; alu3:u6|areg[10]~37                                                             ; 1       ;
; alu3:u6|areg[9]~36                                                              ; 1       ;
; alu3:u6|areg[9]~35                                                              ; 1       ;
; alu3:u6|areg[8]~34                                                              ; 1       ;
; alu3:u6|areg[8]~33                                                              ; 1       ;
; alu3:u6|areg[7]~32                                                              ; 1       ;
; alu3:u6|areg[7]~31                                                              ; 1       ;
; alu3:u6|areg[6]~30                                                              ; 1       ;
; alu3:u6|areg[6]~29                                                              ; 1       ;
; alu3:u6|areg[5]~28                                                              ; 1       ;
; alu3:u6|areg[5]~27                                                              ; 1       ;
; alu3:u6|areg[4]~26                                                              ; 1       ;
; alu3:u6|areg[4]~25                                                              ; 1       ;
; alu3:u6|areg[3]~24                                                              ; 1       ;
; alu3:u6|areg[3]~23                                                              ; 1       ;
; alu3:u6|areg[2]~22                                                              ; 1       ;
; alu3:u6|areg[2]~21                                                              ; 1       ;
; alu3:u6|areg[1]~20                                                              ; 1       ;
; alu3:u6|areg[1]~19                                                              ; 1       ;
; alu3:u6|areg[0]~18                                                              ; 1       ;
; alu3:u6|areg[0]~17                                                              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT35              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT34              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT33              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT32              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT31              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT30              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT29              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT28              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT27              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT26              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT25              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT24              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT23              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT22              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT21              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT20              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT19              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT18              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT17              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT16              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT15              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT14              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT13              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT12              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT11              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT10              ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT9               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT8               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT7               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT6               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT5               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT4               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT3               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT2               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1~DATAOUT1               ; 1       ;
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1                        ; 1       ;
; alu3:u6|Add7~32                                                                 ; 1       ;
; alu3:u6|Add7~31                                                                 ; 1       ;
; alu3:u6|Add7~30                                                                 ; 1       ;
; alu3:u6|Add7~29                                                                 ; 1       ;
; alu3:u6|Add7~28                                                                 ; 1       ;
; alu3:u6|Add7~27                                                                 ; 1       ;
; alu3:u6|Add7~26                                                                 ; 1       ;
; alu3:u6|Add7~25                                                                 ; 1       ;
; alu3:u6|Add7~24                                                                 ; 1       ;
; alu3:u6|Add7~23                                                                 ; 1       ;
; alu3:u6|Add7~22                                                                 ; 1       ;
; alu3:u6|Add7~21                                                                 ; 1       ;
; alu3:u6|Add7~20                                                                 ; 1       ;
; alu3:u6|Add7~19                                                                 ; 1       ;
; alu3:u6|Add7~18                                                                 ; 1       ;
; alu3:u6|Add7~17                                                                 ; 1       ;
; alu3:u6|Add7~16                                                                 ; 1       ;
; alu3:u6|Add7~15                                                                 ; 1       ;
; alu3:u6|Add7~14                                                                 ; 1       ;
; alu3:u6|Add7~13                                                                 ; 1       ;
; alu3:u6|Add7~12                                                                 ; 1       ;
; alu3:u6|Add7~11                                                                 ; 1       ;
; alu3:u6|Add7~10                                                                 ; 1       ;
; alu3:u6|Add7~9                                                                  ; 1       ;
; alu3:u6|Add7~8                                                                  ; 1       ;
; alu3:u6|Add7~7                                                                  ; 1       ;
; alu3:u6|Add7~6                                                                  ; 1       ;
; alu3:u6|Add7~5                                                                  ; 1       ;
+---------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+---------------+----------------------+-----------------+-----------------+
; Name                                                                          ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+---------------+----------------------+-----------------+-----------------+
; keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1280 ; 256                         ; 5                           ; --                          ; --                          ; 1280                ; 1    ; calc7.calc70.rtl.mif ; M9K_X27_Y3_N0 ; Don't care           ; Old data        ; Old data        ;
+-------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+---------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |calc7|keyscan0:u2|altsyncram:WideOr8_rtl_0|altsyncram_81v:auto_generated|ALTSYNCRAM                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;8;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;16;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;24;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;32;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;40;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;48;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;56;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;64;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;72;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;80;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;88;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;96;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;104;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;112;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01100) (14) (12) (0C)   ;
;120;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01000) (10) (8) (08)   ;(10001) (21) (17) (11)   ;(00100) (4) (4) (04)   ;(00000) (0) (0) (00)   ;(10001) (21) (17) (11)   ;
;128;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;136;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;144;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;152;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;160;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;168;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;176;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01101) (15) (13) (0D)   ;
;184;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01001) (11) (9) (09)   ;(10001) (21) (17) (11)   ;(00101) (5) (5) (05)   ;(00001) (1) (1) (01)   ;(10001) (21) (17) (11)   ;
;192;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;200;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;208;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01110) (16) (14) (0E)   ;
;216;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01010) (12) (10) (0A)   ;(10001) (21) (17) (11)   ;(00110) (6) (6) (06)   ;(00010) (2) (2) (02)   ;(10001) (21) (17) (11)   ;
;224;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01111) (17) (15) (0F)   ;
;232;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(01011) (13) (11) (0B)   ;(10001) (21) (17) (11)   ;(00111) (7) (7) (07)   ;(00011) (3) (3) (03)   ;(10001) (21) (17) (11)   ;
;240;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;
;248;(10001) (21) (17) (11)    ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;(10001) (21) (17) (11)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu3:u6|lpm_mult:Mult0|mult_edt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,198 / 32,401 ( 4 % ) ;
; C16 interconnects           ; 9 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 543 / 21,816 ( 2 % )   ;
; Direct links                ; 257 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 413 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 11 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 657 / 28,186 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.00) ; Number of LABs  (Total = 62) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 3                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 8                            ;
; 14                                          ; 5                            ;
; 15                                          ; 2                            ;
; 16                                          ; 30                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.31) ; Number of LABs  (Total = 62) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 45                           ;
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 9                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 10                           ;
; 2 Clocks                           ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.74) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 9                            ;
; 17                                           ; 2                            ;
; 18                                           ; 7                            ;
; 19                                           ; 1                            ;
; 20                                           ; 5                            ;
; 21                                           ; 4                            ;
; 22                                           ; 5                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.13) ; Number of LABs  (Total = 62) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 6                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 8                            ;
; 9                                               ; 10                           ;
; 10                                              ; 1                            ;
; 11                                              ; 5                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 4                            ;
; 15                                              ; 4                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.81) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 6                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 15           ; 0            ; 0            ; 6            ; 0            ; 15           ; 6            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 6            ; 21           ; 21           ; 15           ; 21           ; 6            ; 15           ; 21           ; 21           ; 21           ; 6            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; seg[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyscan[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyscan[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyscan[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyscan[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyin[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyin[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyin[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyin[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                   ;
+----------------------+----------------------+-------------------+
; Source Clock(s)      ; Destination Clock(s) ; Delay Added in ns ;
+----------------------+----------------------+-------------------+
; display5:u1|clk_slow ; clk                  ; 2.0               ;
+----------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                       ;
+------------------------+------------------------+-------------------+
; Source Register        ; Destination Register   ; Delay Added in ns ;
+------------------------+------------------------+-------------------+
; key2bcd3:u3|opcode[0]  ; alu3:u6|bin_data[13]   ; 0.512             ;
; key2bcd3:u3|opcode[2]  ; alu3:u6|bin_data[6]    ; 0.234             ;
; bin2bcd2:u5|regdata[0] ; bin2bcd2:u5|regdata[1] ; 0.074             ;
+------------------------+------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "calc7"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'calc7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node display5:u1|clk_slow 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/ZXOPEN2017/DE2/calc7/output_files/calc7.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1011 megabytes
    Info: Processing ended: Fri Mar 03 15:24:14 2017
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/ZXOPEN2017/DE2/calc7/output_files/calc7.fit.smsg.


