
Controller.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000c9e  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000018  00802000  00000c9e  00000d32  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          0000000f  00802018  00802018  00000d4a  2**0
                  ALLOC
  3 .stab         00002550  00000000  00000000  00000d4c  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      000008c2  00000000  00000000  0000329c  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .comment      0000002f  00000000  00000000  00003b5e  2**0
                  CONTENTS, READONLY
  6 .debug_aranges 00000170  00000000  00000000  00003b8d  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_info   00001f8f  00000000  00000000  00003cfd  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_abbrev 00000888  00000000  00000000  00005c8c  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_line   00000e0a  00000000  00000000  00006514  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_frame  00000490  00000000  00000000  00007320  2**2
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_str    000008d8  00000000  00000000  000077b0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_loc    000012a1  00000000  00000000  00008088  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_ranges 00000120  00000000  00000000  00009329  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	fd c0       	rjmp	.+506    	; 0x1fc <__ctors_end>
   2:	00 00       	nop
   4:	1f c1       	rjmp	.+574    	; 0x244 <__bad_interrupt>
   6:	00 00       	nop
   8:	1d c1       	rjmp	.+570    	; 0x244 <__bad_interrupt>
   a:	00 00       	nop
   c:	1b c1       	rjmp	.+566    	; 0x244 <__bad_interrupt>
   e:	00 00       	nop
  10:	19 c1       	rjmp	.+562    	; 0x244 <__bad_interrupt>
  12:	00 00       	nop
  14:	17 c1       	rjmp	.+558    	; 0x244 <__bad_interrupt>
  16:	00 00       	nop
  18:	15 c1       	rjmp	.+554    	; 0x244 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	13 c1       	rjmp	.+550    	; 0x244 <__bad_interrupt>
  1e:	00 00       	nop
  20:	11 c1       	rjmp	.+546    	; 0x244 <__bad_interrupt>
  22:	00 00       	nop
  24:	0f c1       	rjmp	.+542    	; 0x244 <__bad_interrupt>
  26:	00 00       	nop
  28:	0d c1       	rjmp	.+538    	; 0x244 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	0b c1       	rjmp	.+534    	; 0x244 <__bad_interrupt>
  2e:	00 00       	nop
  30:	09 c1       	rjmp	.+530    	; 0x244 <__bad_interrupt>
  32:	00 00       	nop
  34:	07 c1       	rjmp	.+526    	; 0x244 <__bad_interrupt>
  36:	00 00       	nop
  38:	05 c1       	rjmp	.+522    	; 0x244 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	03 c1       	rjmp	.+518    	; 0x244 <__bad_interrupt>
  3e:	00 00       	nop
  40:	01 c1       	rjmp	.+514    	; 0x244 <__bad_interrupt>
  42:	00 00       	nop
  44:	ff c0       	rjmp	.+510    	; 0x244 <__bad_interrupt>
  46:	00 00       	nop
  48:	fd c0       	rjmp	.+506    	; 0x244 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	fb c0       	rjmp	.+502    	; 0x244 <__bad_interrupt>
  4e:	00 00       	nop
  50:	f9 c0       	rjmp	.+498    	; 0x244 <__bad_interrupt>
  52:	00 00       	nop
  54:	f7 c0       	rjmp	.+494    	; 0x244 <__bad_interrupt>
  56:	00 00       	nop
  58:	f5 c0       	rjmp	.+490    	; 0x244 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	f3 c0       	rjmp	.+486    	; 0x244 <__bad_interrupt>
  5e:	00 00       	nop
  60:	f1 c0       	rjmp	.+482    	; 0x244 <__bad_interrupt>
  62:	00 00       	nop
  64:	ef c0       	rjmp	.+478    	; 0x244 <__bad_interrupt>
  66:	00 00       	nop
  68:	ed c0       	rjmp	.+474    	; 0x244 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	eb c0       	rjmp	.+470    	; 0x244 <__bad_interrupt>
  6e:	00 00       	nop
  70:	e9 c0       	rjmp	.+466    	; 0x244 <__bad_interrupt>
  72:	00 00       	nop
  74:	e7 c0       	rjmp	.+462    	; 0x244 <__bad_interrupt>
  76:	00 00       	nop
  78:	e5 c0       	rjmp	.+458    	; 0x244 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	e3 c0       	rjmp	.+454    	; 0x244 <__bad_interrupt>
  7e:	00 00       	nop
  80:	e1 c0       	rjmp	.+450    	; 0x244 <__bad_interrupt>
  82:	00 00       	nop
  84:	df c0       	rjmp	.+446    	; 0x244 <__bad_interrupt>
  86:	00 00       	nop
  88:	dd c0       	rjmp	.+442    	; 0x244 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	db c0       	rjmp	.+438    	; 0x244 <__bad_interrupt>
  8e:	00 00       	nop
  90:	d9 c0       	rjmp	.+434    	; 0x244 <__bad_interrupt>
  92:	00 00       	nop
  94:	d7 c0       	rjmp	.+430    	; 0x244 <__bad_interrupt>
  96:	00 00       	nop
  98:	d5 c0       	rjmp	.+426    	; 0x244 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	d3 c0       	rjmp	.+422    	; 0x244 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	d1 c0       	rjmp	.+418    	; 0x244 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	cf c0       	rjmp	.+414    	; 0x244 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	cd c0       	rjmp	.+410    	; 0x244 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	cb c0       	rjmp	.+406    	; 0x244 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	c9 c0       	rjmp	.+402    	; 0x244 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	c7 c0       	rjmp	.+398    	; 0x244 <__bad_interrupt>
  b6:	00 00       	nop
  b8:	c5 c0       	rjmp	.+394    	; 0x244 <__bad_interrupt>
  ba:	00 00       	nop
  bc:	c3 c0       	rjmp	.+390    	; 0x244 <__bad_interrupt>
  be:	00 00       	nop
  c0:	c1 c0       	rjmp	.+386    	; 0x244 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	bf c0       	rjmp	.+382    	; 0x244 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	bd c0       	rjmp	.+378    	; 0x244 <__bad_interrupt>
  ca:	00 00       	nop
  cc:	bb c0       	rjmp	.+374    	; 0x244 <__bad_interrupt>
  ce:	00 00       	nop
  d0:	b9 c0       	rjmp	.+370    	; 0x244 <__bad_interrupt>
  d2:	00 00       	nop
  d4:	b7 c0       	rjmp	.+366    	; 0x244 <__bad_interrupt>
  d6:	00 00       	nop
  d8:	b5 c0       	rjmp	.+362    	; 0x244 <__bad_interrupt>
  da:	00 00       	nop
  dc:	b3 c0       	rjmp	.+358    	; 0x244 <__bad_interrupt>
  de:	00 00       	nop
  e0:	b1 c0       	rjmp	.+354    	; 0x244 <__bad_interrupt>
  e2:	00 00       	nop
  e4:	af c0       	rjmp	.+350    	; 0x244 <__bad_interrupt>
  e6:	00 00       	nop
  e8:	ad c0       	rjmp	.+346    	; 0x244 <__bad_interrupt>
  ea:	00 00       	nop
  ec:	ab c0       	rjmp	.+342    	; 0x244 <__bad_interrupt>
  ee:	00 00       	nop
  f0:	a9 c0       	rjmp	.+338    	; 0x244 <__bad_interrupt>
  f2:	00 00       	nop
  f4:	a7 c0       	rjmp	.+334    	; 0x244 <__bad_interrupt>
  f6:	00 00       	nop
  f8:	a5 c0       	rjmp	.+330    	; 0x244 <__bad_interrupt>
  fa:	00 00       	nop
  fc:	a3 c0       	rjmp	.+326    	; 0x244 <__bad_interrupt>
  fe:	00 00       	nop
 100:	a1 c0       	rjmp	.+322    	; 0x244 <__bad_interrupt>
 102:	00 00       	nop
 104:	9f c0       	rjmp	.+318    	; 0x244 <__bad_interrupt>
 106:	00 00       	nop
 108:	9d c0       	rjmp	.+314    	; 0x244 <__bad_interrupt>
 10a:	00 00       	nop
 10c:	9b c0       	rjmp	.+310    	; 0x244 <__bad_interrupt>
 10e:	00 00       	nop
 110:	99 c0       	rjmp	.+306    	; 0x244 <__bad_interrupt>
 112:	00 00       	nop
 114:	97 c0       	rjmp	.+302    	; 0x244 <__bad_interrupt>
 116:	00 00       	nop
 118:	95 c0       	rjmp	.+298    	; 0x244 <__bad_interrupt>
 11a:	00 00       	nop
 11c:	93 c0       	rjmp	.+294    	; 0x244 <__bad_interrupt>
 11e:	00 00       	nop
 120:	91 c0       	rjmp	.+290    	; 0x244 <__bad_interrupt>
 122:	00 00       	nop
 124:	8f c0       	rjmp	.+286    	; 0x244 <__bad_interrupt>
 126:	00 00       	nop
 128:	8d c0       	rjmp	.+282    	; 0x244 <__bad_interrupt>
 12a:	00 00       	nop
 12c:	8b c0       	rjmp	.+278    	; 0x244 <__bad_interrupt>
 12e:	00 00       	nop
 130:	89 c0       	rjmp	.+274    	; 0x244 <__bad_interrupt>
 132:	00 00       	nop
 134:	87 c0       	rjmp	.+270    	; 0x244 <__bad_interrupt>
 136:	00 00       	nop
 138:	85 c0       	rjmp	.+266    	; 0x244 <__bad_interrupt>
 13a:	00 00       	nop
 13c:	83 c0       	rjmp	.+262    	; 0x244 <__bad_interrupt>
 13e:	00 00       	nop
 140:	81 c0       	rjmp	.+258    	; 0x244 <__bad_interrupt>
 142:	00 00       	nop
 144:	7f c0       	rjmp	.+254    	; 0x244 <__bad_interrupt>
 146:	00 00       	nop
 148:	7d c0       	rjmp	.+250    	; 0x244 <__bad_interrupt>
 14a:	00 00       	nop
 14c:	7b c0       	rjmp	.+246    	; 0x244 <__bad_interrupt>
 14e:	00 00       	nop
 150:	79 c0       	rjmp	.+242    	; 0x244 <__bad_interrupt>
 152:	00 00       	nop
 154:	77 c0       	rjmp	.+238    	; 0x244 <__bad_interrupt>
 156:	00 00       	nop
 158:	75 c0       	rjmp	.+234    	; 0x244 <__bad_interrupt>
 15a:	00 00       	nop
 15c:	73 c0       	rjmp	.+230    	; 0x244 <__bad_interrupt>
 15e:	00 00       	nop
 160:	72 c0       	rjmp	.+228    	; 0x246 <__vector_88>
 162:	00 00       	nop
 164:	a4 c0       	rjmp	.+328    	; 0x2ae <__vector_89>
 166:	00 00       	nop
 168:	6d c0       	rjmp	.+218    	; 0x244 <__bad_interrupt>
 16a:	00 00       	nop
 16c:	6b c0       	rjmp	.+214    	; 0x244 <__bad_interrupt>
 16e:	00 00       	nop
 170:	69 c0       	rjmp	.+210    	; 0x244 <__bad_interrupt>
 172:	00 00       	nop
 174:	67 c0       	rjmp	.+206    	; 0x244 <__bad_interrupt>
 176:	00 00       	nop
 178:	65 c0       	rjmp	.+202    	; 0x244 <__bad_interrupt>
 17a:	00 00       	nop
 17c:	63 c0       	rjmp	.+198    	; 0x244 <__bad_interrupt>
 17e:	00 00       	nop
 180:	61 c0       	rjmp	.+194    	; 0x244 <__bad_interrupt>
 182:	00 00       	nop
 184:	5f c0       	rjmp	.+190    	; 0x244 <__bad_interrupt>
 186:	00 00       	nop
 188:	5d c0       	rjmp	.+186    	; 0x244 <__bad_interrupt>
 18a:	00 00       	nop
 18c:	5b c0       	rjmp	.+182    	; 0x244 <__bad_interrupt>
 18e:	00 00       	nop
 190:	59 c0       	rjmp	.+178    	; 0x244 <__bad_interrupt>
 192:	00 00       	nop
 194:	57 c0       	rjmp	.+174    	; 0x244 <__bad_interrupt>
 196:	00 00       	nop
 198:	55 c0       	rjmp	.+170    	; 0x244 <__bad_interrupt>
 19a:	00 00       	nop
 19c:	53 c0       	rjmp	.+166    	; 0x244 <__bad_interrupt>
 19e:	00 00       	nop
 1a0:	51 c0       	rjmp	.+162    	; 0x244 <__bad_interrupt>
 1a2:	00 00       	nop
 1a4:	4f c0       	rjmp	.+158    	; 0x244 <__bad_interrupt>
 1a6:	00 00       	nop
 1a8:	4d c0       	rjmp	.+154    	; 0x244 <__bad_interrupt>
 1aa:	00 00       	nop
 1ac:	4b c0       	rjmp	.+150    	; 0x244 <__bad_interrupt>
 1ae:	00 00       	nop
 1b0:	49 c0       	rjmp	.+146    	; 0x244 <__bad_interrupt>
 1b2:	00 00       	nop
 1b4:	47 c0       	rjmp	.+142    	; 0x244 <__bad_interrupt>
 1b6:	00 00       	nop
 1b8:	45 c0       	rjmp	.+138    	; 0x244 <__bad_interrupt>
 1ba:	00 00       	nop
 1bc:	43 c0       	rjmp	.+134    	; 0x244 <__bad_interrupt>
 1be:	00 00       	nop
 1c0:	41 c0       	rjmp	.+130    	; 0x244 <__bad_interrupt>
 1c2:	00 00       	nop
 1c4:	3f c0       	rjmp	.+126    	; 0x244 <__bad_interrupt>
 1c6:	00 00       	nop
 1c8:	3d c0       	rjmp	.+122    	; 0x244 <__bad_interrupt>
 1ca:	00 00       	nop
 1cc:	3b c0       	rjmp	.+118    	; 0x244 <__bad_interrupt>
 1ce:	00 00       	nop
 1d0:	39 c0       	rjmp	.+114    	; 0x244 <__bad_interrupt>
 1d2:	00 00       	nop
 1d4:	37 c0       	rjmp	.+110    	; 0x244 <__bad_interrupt>
 1d6:	00 00       	nop
 1d8:	35 c0       	rjmp	.+106    	; 0x244 <__bad_interrupt>
 1da:	00 00       	nop
 1dc:	33 c0       	rjmp	.+102    	; 0x244 <__bad_interrupt>
 1de:	00 00       	nop
 1e0:	31 c0       	rjmp	.+98     	; 0x244 <__bad_interrupt>
 1e2:	00 00       	nop
 1e4:	2f c0       	rjmp	.+94     	; 0x244 <__bad_interrupt>
 1e6:	00 00       	nop
 1e8:	2d c0       	rjmp	.+90     	; 0x244 <__bad_interrupt>
 1ea:	00 00       	nop
 1ec:	2b c0       	rjmp	.+86     	; 0x244 <__bad_interrupt>
 1ee:	00 00       	nop
 1f0:	29 c0       	rjmp	.+82     	; 0x244 <__bad_interrupt>
 1f2:	00 00       	nop
 1f4:	27 c0       	rjmp	.+78     	; 0x244 <__bad_interrupt>
 1f6:	00 00       	nop
 1f8:	25 c0       	rjmp	.+74     	; 0x244 <__bad_interrupt>
	...

000001fc <__ctors_end>:
 1fc:	11 24       	eor	r1, r1
 1fe:	1f be       	out	0x3f, r1	; 63
 200:	cf ef       	ldi	r28, 0xFF	; 255
 202:	df e3       	ldi	r29, 0x3F	; 63
 204:	de bf       	out	0x3e, r29	; 62
 206:	cd bf       	out	0x3d, r28	; 61
 208:	00 e0       	ldi	r16, 0x00	; 0
 20a:	0c bf       	out	0x3c, r16	; 60
 20c:	18 be       	out	0x38, r1	; 56
 20e:	19 be       	out	0x39, r1	; 57
 210:	1a be       	out	0x3a, r1	; 58
 212:	1b be       	out	0x3b, r1	; 59

00000214 <__do_copy_data>:
 214:	10 e2       	ldi	r17, 0x20	; 32
 216:	a0 e0       	ldi	r26, 0x00	; 0
 218:	b0 e2       	ldi	r27, 0x20	; 32
 21a:	ee e9       	ldi	r30, 0x9E	; 158
 21c:	fc e0       	ldi	r31, 0x0C	; 12
 21e:	00 e0       	ldi	r16, 0x00	; 0
 220:	0b bf       	out	0x3b, r16	; 59
 222:	02 c0       	rjmp	.+4      	; 0x228 <__do_copy_data+0x14>
 224:	07 90       	elpm	r0, Z+
 226:	0d 92       	st	X+, r0
 228:	a8 31       	cpi	r26, 0x18	; 24
 22a:	b1 07       	cpc	r27, r17
 22c:	d9 f7       	brne	.-10     	; 0x224 <__do_copy_data+0x10>
 22e:	1b be       	out	0x3b, r1	; 59

00000230 <__do_clear_bss>:
 230:	20 e2       	ldi	r18, 0x20	; 32
 232:	a8 e1       	ldi	r26, 0x18	; 24
 234:	b0 e2       	ldi	r27, 0x20	; 32
 236:	01 c0       	rjmp	.+2      	; 0x23a <.do_clear_bss_start>

00000238 <.do_clear_bss_loop>:
 238:	1d 92       	st	X+, r1

0000023a <.do_clear_bss_start>:
 23a:	a7 32       	cpi	r26, 0x27	; 39
 23c:	b2 07       	cpc	r27, r18
 23e:	e1 f7       	brne	.-8      	; 0x238 <.do_clear_bss_loop>
 240:	6a d0       	rcall	.+212    	; 0x316 <main>
 242:	2b c5       	rjmp	.+2646   	; 0xc9a <_exit>

00000244 <__bad_interrupt>:
 244:	dd ce       	rjmp	.-582    	; 0x0 <__vectors>

00000246 <__vector_88>:
/*!
 *  \brief Interrupt Service Routine for receiving with UARTD0.
 *         This ISR is only defined if the macro ENABLE_UART_D0 is defined.
 */
ISR(USARTD0_RXC_vect)
{
 246:	1f 92       	push	r1
 248:	0f 92       	push	r0
 24a:	0f b6       	in	r0, 0x3f	; 63
 24c:	0f 92       	push	r0
 24e:	11 24       	eor	r1, r1
 250:	08 b6       	in	r0, 0x38	; 56
 252:	0f 92       	push	r0
 254:	18 be       	out	0x38, r1	; 56
 256:	09 b6       	in	r0, 0x39	; 57
 258:	0f 92       	push	r0
 25a:	19 be       	out	0x39, r1	; 57
 25c:	0b b6       	in	r0, 0x3b	; 59
 25e:	0f 92       	push	r0
 260:	1b be       	out	0x3b, r1	; 59
 262:	2f 93       	push	r18
 264:	3f 93       	push	r19
 266:	4f 93       	push	r20
 268:	5f 93       	push	r21
 26a:	6f 93       	push	r22
 26c:	7f 93       	push	r23
 26e:	8f 93       	push	r24
 270:	9f 93       	push	r25
 272:	af 93       	push	r26
 274:	bf 93       	push	r27
 276:	ef 93       	push	r30
 278:	ff 93       	push	r31
  USART_RXComplete(&uartD0);
 27a:	88 e1       	ldi	r24, 0x18	; 24
 27c:	90 e2       	ldi	r25, 0x20	; 32
 27e:	ab d2       	rcall	.+1366   	; 0x7d6 <USART_RXComplete>
}
 280:	ff 91       	pop	r31
 282:	ef 91       	pop	r30
 284:	bf 91       	pop	r27
 286:	af 91       	pop	r26
 288:	9f 91       	pop	r25
 28a:	8f 91       	pop	r24
 28c:	7f 91       	pop	r23
 28e:	6f 91       	pop	r22
 290:	5f 91       	pop	r21
 292:	4f 91       	pop	r20
 294:	3f 91       	pop	r19
 296:	2f 91       	pop	r18
 298:	0f 90       	pop	r0
 29a:	0b be       	out	0x3b, r0	; 59
 29c:	0f 90       	pop	r0
 29e:	09 be       	out	0x39, r0	; 57
 2a0:	0f 90       	pop	r0
 2a2:	08 be       	out	0x38, r0	; 56
 2a4:	0f 90       	pop	r0
 2a6:	0f be       	out	0x3f, r0	; 63
 2a8:	0f 90       	pop	r0
 2aa:	1f 90       	pop	r1
 2ac:	18 95       	reti

000002ae <__vector_89>:
/*!
 *  \brief Interrupt Service Routine for transmitting with UARTD0.
 *         This ISR is only defined if the macro ENABLE_UART_D0 is defined.
 */
ISR(USARTD0_DRE_vect)
{
 2ae:	1f 92       	push	r1
 2b0:	0f 92       	push	r0
 2b2:	0f b6       	in	r0, 0x3f	; 63
 2b4:	0f 92       	push	r0
 2b6:	11 24       	eor	r1, r1
 2b8:	08 b6       	in	r0, 0x38	; 56
 2ba:	0f 92       	push	r0
 2bc:	18 be       	out	0x38, r1	; 56
 2be:	09 b6       	in	r0, 0x39	; 57
 2c0:	0f 92       	push	r0
 2c2:	19 be       	out	0x39, r1	; 57
 2c4:	0b b6       	in	r0, 0x3b	; 59
 2c6:	0f 92       	push	r0
 2c8:	1b be       	out	0x3b, r1	; 59
 2ca:	2f 93       	push	r18
 2cc:	3f 93       	push	r19
 2ce:	4f 93       	push	r20
 2d0:	5f 93       	push	r21
 2d2:	6f 93       	push	r22
 2d4:	7f 93       	push	r23
 2d6:	8f 93       	push	r24
 2d8:	9f 93       	push	r25
 2da:	af 93       	push	r26
 2dc:	bf 93       	push	r27
 2de:	ef 93       	push	r30
 2e0:	ff 93       	push	r31
  USART_DataRegEmpty(&uartD0);
 2e2:	88 e1       	ldi	r24, 0x18	; 24
 2e4:	90 e2       	ldi	r25, 0x20	; 32
 2e6:	8c d2       	rcall	.+1304   	; 0x800 <USART_DataRegEmpty>
}
 2e8:	ff 91       	pop	r31
 2ea:	ef 91       	pop	r30
 2ec:	bf 91       	pop	r27
 2ee:	af 91       	pop	r26
 2f0:	9f 91       	pop	r25
 2f2:	8f 91       	pop	r24
 2f4:	7f 91       	pop	r23
 2f6:	6f 91       	pop	r22
 2f8:	5f 91       	pop	r21
 2fa:	4f 91       	pop	r20
 2fc:	3f 91       	pop	r19
 2fe:	2f 91       	pop	r18
 300:	0f 90       	pop	r0
 302:	0b be       	out	0x3b, r0	; 59
 304:	0f 90       	pop	r0
 306:	09 be       	out	0x39, r0	; 57
 308:	0f 90       	pop	r0
 30a:	08 be       	out	0x38, r0	; 56
 30c:	0f 90       	pop	r0
 30e:	0f be       	out	0x3f, r0	; 63
 310:	0f 90       	pop	r0
 312:	1f 90       	pop	r1
 314:	18 95       	reti

00000316 <main>:



int main(void)
{
	PORTE.DIRSET = PIN0_bm;
 316:	c1 e0       	ldi	r28, 0x01	; 1
 318:	e0 e8       	ldi	r30, 0x80	; 128
 31a:	f6 e0       	ldi	r31, 0x06	; 6
 31c:	c1 83       	std	Z+1, r28	; 0x01
	
	init_uart(&uartD0, &USARTD0, F_CPU, D0_BAUD, D0_CLK2X);
 31e:	c1 2c       	mov	r12, r1
 320:	e1 2c       	mov	r14, r1
 322:	12 ec       	ldi	r17, 0xC2	; 194
 324:	f1 2e       	mov	r15, r17
 326:	01 e0       	ldi	r16, 0x01	; 1
 328:	10 e0       	ldi	r17, 0x00	; 0
 32a:	20 e8       	ldi	r18, 0x80	; 128
 32c:	34 e8       	ldi	r19, 0x84	; 132
 32e:	4e e1       	ldi	r20, 0x1E	; 30
 330:	50 e0       	ldi	r21, 0x00	; 0
 332:	60 ea       	ldi	r22, 0xA0	; 160
 334:	79 e0       	ldi	r23, 0x09	; 9
 336:	88 e1       	ldi	r24, 0x18	; 24
 338:	90 e2       	ldi	r25, 0x20	; 32
 33a:	c2 d1       	rcall	.+900    	; 0x6c0 <init_uart>
	PMIC.CTRL = PMIC_LOLVLEN_bm;
 33c:	e0 ea       	ldi	r30, 0xA0	; 160
 33e:	f0 e0       	ldi	r31, 0x00	; 0
 340:	c2 83       	std	Z+2, r28	; 0x02
	sei();
 342:	78 94       	sei
	
	spi_init();
 344:	88 d0       	rcall	.+272    	; 0x456 <spi_init>
	
	PORTC.DIRSET = chipSelectPin;
 346:	e0 e4       	ldi	r30, 0x40	; 64
 348:	f6 e0       	ldi	r31, 0x06	; 6
 34a:	80 e1       	ldi	r24, 0x10	; 16
 34c:	81 83       	std	Z+1, r24	; 0x01
	PORTC.OUTCLR = chipSelectPin;
 34e:	86 83       	std	Z+6, r24	; 0x06
	PORTC.DIRSET = NRST;
 350:	c1 83       	std	Z+1, r28	; 0x01
	PORTC.OUTSET = NRST;
 352:	c5 83       	std	Z+5, r28	; 0x05
	
	MFRC522_Init();
 354:	68 d0       	rcall	.+208    	; 0x426 <MFRC522_Init>
		
	uart_puts(&uartD0, "init succeeded\n");
 356:	60 e0       	ldi	r22, 0x00	; 0
 358:	70 e2       	ldi	r23, 0x20	; 32
 35a:	88 e1       	ldi	r24, 0x18	; 24
 35c:	90 e2       	ldi	r25, 0x20	; 32
 35e:	9e d0       	rcall	.+316    	; 0x49c <uart_puts>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 360:	2f e7       	ldi	r18, 0x7F	; 127
 362:	8a e1       	ldi	r24, 0x1A	; 26
 364:	96 e0       	ldi	r25, 0x06	; 6
 366:	21 50       	subi	r18, 0x01	; 1
 368:	80 40       	sbci	r24, 0x00	; 0
 36a:	90 40       	sbci	r25, 0x00	; 0
 36c:	e1 f7       	brne	.-8      	; 0x366 <main+0x50>
 36e:	00 c0       	rjmp	.+0      	; 0x370 <main+0x5a>
 370:	00 00       	nop
	_delay_ms(1000);
	
    while(1)
    {
        PORTE.OUTTGL = PIN0_bm;
 372:	c0 e8       	ldi	r28, 0x80	; 128
 374:	d6 e0       	ldi	r29, 0x06	; 6
 376:	11 e0       	ldi	r17, 0x01	; 1
 378:	1f 83       	std	Y+7, r17	; 0x07
		uart_puts(&uartD0, "hallo\n");
 37a:	60 e1       	ldi	r22, 0x10	; 16
 37c:	70 e2       	ldi	r23, 0x20	; 32
 37e:	88 e1       	ldi	r24, 0x18	; 24
 380:	90 e2       	ldi	r25, 0x20	; 32
 382:	8c d0       	rcall	.+280    	; 0x49c <uart_puts>
 384:	2f e7       	ldi	r18, 0x7F	; 127
 386:	8a e1       	ldi	r24, 0x1A	; 26
 388:	96 e0       	ldi	r25, 0x06	; 6
 38a:	21 50       	subi	r18, 0x01	; 1
 38c:	80 40       	sbci	r24, 0x00	; 0
 38e:	90 40       	sbci	r25, 0x00	; 0
 390:	e1 f7       	brne	.-8      	; 0x38a <main+0x74>
 392:	00 c0       	rjmp	.+0      	; 0x394 <main+0x7e>
 394:	00 00       	nop
 396:	f0 cf       	rjmp	.-32     	; 0x378 <main+0x62>

00000398 <Write_MFRC522>:
	}
}

void AntennaOff(void)
{
	ClearBitMask(TxControlReg, 0x03);
 398:	0f 93       	push	r16
 39a:	1f 93       	push	r17
 39c:	cf 93       	push	r28
 39e:	df 93       	push	r29
 3a0:	06 2f       	mov	r16, r22
 3a2:	c0 e4       	ldi	r28, 0x40	; 64
 3a4:	d6 e0       	ldi	r29, 0x06	; 6
 3a6:	10 e1       	ldi	r17, 0x10	; 16
 3a8:	1e 83       	std	Y+6, r17	; 0x06
 3aa:	28 2f       	mov	r18, r24
 3ac:	30 e0       	ldi	r19, 0x00	; 0
 3ae:	c9 01       	movw	r24, r18
 3b0:	88 0f       	add	r24, r24
 3b2:	99 1f       	adc	r25, r25
 3b4:	8e 77       	andi	r24, 0x7E	; 126
 3b6:	99 27       	eor	r25, r25
 3b8:	58 d0       	rcall	.+176    	; 0x46a <spi_transfer>
 3ba:	80 2f       	mov	r24, r16
 3bc:	90 e0       	ldi	r25, 0x00	; 0
 3be:	55 d0       	rcall	.+170    	; 0x46a <spi_transfer>
 3c0:	1d 83       	std	Y+5, r17	; 0x05
 3c2:	df 91       	pop	r29
 3c4:	cf 91       	pop	r28
 3c6:	1f 91       	pop	r17
 3c8:	0f 91       	pop	r16
 3ca:	08 95       	ret

000003cc <Read_MFRC552>:
 3cc:	1f 93       	push	r17
 3ce:	cf 93       	push	r28
 3d0:	df 93       	push	r29
 3d2:	c0 e4       	ldi	r28, 0x40	; 64
 3d4:	d6 e0       	ldi	r29, 0x06	; 6
 3d6:	10 e1       	ldi	r17, 0x10	; 16
 3d8:	1e 83       	std	Y+6, r17	; 0x06
 3da:	90 e0       	ldi	r25, 0x00	; 0
 3dc:	88 0f       	add	r24, r24
 3de:	99 1f       	adc	r25, r25
 3e0:	8e 77       	andi	r24, 0x7E	; 126
 3e2:	99 27       	eor	r25, r25
 3e4:	80 68       	ori	r24, 0x80	; 128
 3e6:	41 d0       	rcall	.+130    	; 0x46a <spi_transfer>
 3e8:	80 e0       	ldi	r24, 0x00	; 0
 3ea:	90 e0       	ldi	r25, 0x00	; 0
 3ec:	3e d0       	rcall	.+124    	; 0x46a <spi_transfer>
 3ee:	1d 83       	std	Y+5, r17	; 0x05
 3f0:	df 91       	pop	r29
 3f2:	cf 91       	pop	r28
 3f4:	1f 91       	pop	r17
 3f6:	08 95       	ret

000003f8 <SetBitMask>:
 3f8:	cf 93       	push	r28
 3fa:	df 93       	push	r29
 3fc:	c8 2f       	mov	r28, r24
 3fe:	d6 2f       	mov	r29, r22
 400:	e5 df       	rcall	.-54     	; 0x3cc <Read_MFRC552>
 402:	68 2f       	mov	r22, r24
 404:	6d 2b       	or	r22, r29
 406:	8c 2f       	mov	r24, r28
 408:	c7 df       	rcall	.-114    	; 0x398 <Write_MFRC522>
 40a:	df 91       	pop	r29
 40c:	cf 91       	pop	r28
 40e:	08 95       	ret

00000410 <AntennaOn>:
 410:	84 e1       	ldi	r24, 0x14	; 20
 412:	dc df       	rcall	.-72     	; 0x3cc <Read_MFRC552>
 414:	83 70       	andi	r24, 0x03	; 3
 416:	19 f4       	brne	.+6      	; 0x41e <AntennaOn+0xe>
 418:	63 e0       	ldi	r22, 0x03	; 3
 41a:	84 e1       	ldi	r24, 0x14	; 20
 41c:	ed cf       	rjmp	.-38     	; 0x3f8 <SetBitMask>
 41e:	08 95       	ret

00000420 <MFRC522_Reset>:
}

void MFRC522_Reset(void)
{
	Write_MFRC522(CommandReg, PCD_RESETPHASE);
 420:	6f e0       	ldi	r22, 0x0F	; 15
 422:	81 e0       	ldi	r24, 0x01	; 1
 424:	b9 cf       	rjmp	.-142    	; 0x398 <Write_MFRC522>

00000426 <MFRC522_Init>:
}


void MFRC522_Init(void)
{
	PORTC.OUTSET = NRST;
 426:	81 e0       	ldi	r24, 0x01	; 1
 428:	e0 e4       	ldi	r30, 0x40	; 64
 42a:	f6 e0       	ldi	r31, 0x06	; 6
 42c:	85 83       	std	Z+5, r24	; 0x05
	MFRC522_Reset();
 42e:	f8 df       	rcall	.-16     	; 0x420 <MFRC522_Reset>
	
	Write_MFRC522(TModeReg, 0x8D);
 430:	6d e8       	ldi	r22, 0x8D	; 141
 432:	8a e2       	ldi	r24, 0x2A	; 42
 434:	b1 df       	rcall	.-158    	; 0x398 <Write_MFRC522>
	Write_MFRC522(TPrescalerReg, 0x3E);	//TModeReg[3..0] + TPrescalerReg
 436:	6e e3       	ldi	r22, 0x3E	; 62
 438:	8b e2       	ldi	r24, 0x2B	; 43
 43a:	ae df       	rcall	.-164    	; 0x398 <Write_MFRC522>
	Write_MFRC522(TReloadRegL, 30);
 43c:	6e e1       	ldi	r22, 0x1E	; 30
 43e:	8d e2       	ldi	r24, 0x2D	; 45
 440:	ab df       	rcall	.-170    	; 0x398 <Write_MFRC522>
	Write_MFRC522(TReloadRegH, 0);
 442:	60 e0       	ldi	r22, 0x00	; 0
 444:	8c e2       	ldi	r24, 0x2C	; 44
 446:	a8 df       	rcall	.-176    	; 0x398 <Write_MFRC522>
	
	Write_MFRC522(TxAutoReg, 0x40);		//100%ASK
 448:	60 e4       	ldi	r22, 0x40	; 64
 44a:	85 e1       	ldi	r24, 0x15	; 21
 44c:	a5 df       	rcall	.-182    	; 0x398 <Write_MFRC522>
	Write_MFRC522(ModeReg, 0x3D);		//CRC 0x6363	???
 44e:	6d e3       	ldi	r22, 0x3D	; 61
 450:	81 e1       	ldi	r24, 0x11	; 17
 452:	a2 df       	rcall	.-188    	; 0x398 <Write_MFRC522>

	//ClearBitMask(Status2Reg, 0x08);		//MFCrypto1On=0
	//Write_MFRC522(RxSelReg, 0x86);		//RxWait = RxSelReg[5..0]
	//Write_MFRC522(RFCfgReg, 0x7F);   		//RxGain = 48dB

	AntennaOn();
 454:	dd cf       	rjmp	.-70     	; 0x410 <AntennaOn>

00000456 <spi_init>:
#include <avr/io.h>
#include "spi.h"

void spi_init(void) {
	PORTC.DIRSET  =  SPI_SCK_bm|SPI_MOSI_bm;
 456:	e0 e4       	ldi	r30, 0x40	; 64
 458:	f6 e0       	ldi	r31, 0x06	; 6
 45a:	80 ea       	ldi	r24, 0xA0	; 160
 45c:	81 83       	std	Z+1, r24	; 0x01
	PORTC.DIRCLR  =  SPI_MISO_bm;
 45e:	80 e4       	ldi	r24, 0x40	; 64
 460:	82 83       	std	Z+2, r24	; 0x02
	SPIC.CTRL =  SPI_ENABLE_bm | SPI_MASTER_bm | SPI_CLK2X_bm | (SPI_DORD_bm) | SPI_MODE_0_gc | SPI_PRESCALER_DIV4_gc;
 462:	80 ef       	ldi	r24, 0xF0	; 240
 464:	80 93 c0 08 	sts	0x08C0, r24
 468:	08 95       	ret

0000046a <spi_transfer>:
}

uint8_t spi_transfer(uint8_t data)
{
	SPIC.DATA = data;
 46a:	e0 ec       	ldi	r30, 0xC0	; 192
 46c:	f8 e0       	ldi	r31, 0x08	; 8
 46e:	83 83       	std	Z+3, r24	; 0x03
	while(!(SPIC.STATUS & (SPI_IF_bm)));
 470:	82 81       	ldd	r24, Z+2	; 0x02
 472:	88 23       	and	r24, r24
 474:	ec f7       	brge	.-6      	; 0x470 <spi_transfer+0x6>
	return SPIC.DATA; 
 476:	e0 ec       	ldi	r30, 0xC0	; 192
 478:	f8 e0       	ldi	r31, 0x08	; 8
 47a:	83 81       	ldd	r24, Z+3	; 0x03
}
 47c:	08 95       	ret

0000047e <uart_putc>:
 *  \param  data      byte to be written
 *
 *  \return void
 */
void uart_putc(USART_data_t *uart, uint8_t data)
{
 47e:	1f 93       	push	r17
 480:	cf 93       	push	r28
 482:	df 93       	push	r29
 484:	ec 01       	movw	r28, r24
 486:	16 2f       	mov	r17, r22
  if ( USART_TXBuffer_FreeSpace(uart) ) {
 488:	81 d1       	rcall	.+770    	; 0x78c <USART_TXBuffer_FreeSpace>
 48a:	88 23       	and	r24, r24
 48c:	19 f0       	breq	.+6      	; 0x494 <uart_putc+0x16>
    USART_TXBuffer_PutByte(uart, data);
 48e:	61 2f       	mov	r22, r17
 490:	ce 01       	movw	r24, r28
 492:	86 d1       	rcall	.+780    	; 0x7a0 <USART_TXBuffer_PutByte>
  }
}
 494:	df 91       	pop	r29
 496:	cf 91       	pop	r28
 498:	1f 91       	pop	r17
 49a:	08 95       	ret

0000049c <uart_puts>:
 *  \param  s         pointer to string to be written
 *
 *  \return void
 */
void uart_puts(USART_data_t *uart, char *s)
{
 49c:	0f 93       	push	r16
 49e:	1f 93       	push	r17
 4a0:	cf 93       	push	r28
 4a2:	df 93       	push	r29
 4a4:	8c 01       	movw	r16, r24
  char c;

  while ( (c = *s++) ) {
 4a6:	c6 2f       	mov	r28, r22
 4a8:	d7 2f       	mov	r29, r23
 4aa:	69 91       	ld	r22, Y+
 4ac:	66 23       	and	r22, r22
 4ae:	29 f0       	breq	.+10     	; 0x4ba <uart_puts+0x1e>
    uart_putc(uart, c);
 4b0:	c8 01       	movw	r24, r16
 4b2:	e5 df       	rcall	.-54     	; 0x47e <uart_putc>
 */
void uart_puts(USART_data_t *uart, char *s)
{
  char c;

  while ( (c = *s++) ) {
 4b4:	69 91       	ld	r22, Y+
 4b6:	61 11       	cpse	r22, r1
 4b8:	fb cf       	rjmp	.-10     	; 0x4b0 <uart_puts+0x14>
    uart_putc(uart, c);
  }
}
 4ba:	df 91       	pop	r29
 4bc:	cf 91       	pop	r28
 4be:	1f 91       	pop	r17
 4c0:	0f 91       	pop	r16
 4c2:	08 95       	ret

000004c4 <set_usart_txrx_direction>:
 *  \return void
 */
void set_usart_txrx_direction(USART_t *usart)
{
  #ifdef USARTC0
   if ( (uint16_t) usart == (uint16_t) &USARTC0 ) {
 4c4:	80 3a       	cpi	r24, 0xA0	; 160
 4c6:	28 e0       	ldi	r18, 0x08	; 8
 4c8:	92 07       	cpc	r25, r18
 4ca:	39 f4       	brne	.+14     	; 0x4da <set_usart_txrx_direction+0x16>
     PORTC.DIRSET      = PIN3_bm;
 4cc:	e0 e4       	ldi	r30, 0x40	; 64
 4ce:	f6 e0       	ldi	r31, 0x06	; 6
 4d0:	88 e0       	ldi	r24, 0x08	; 8
 4d2:	81 83       	std	Z+1, r24	; 0x01
     PORTC.DIRCLR      = PIN2_bm;
 4d4:	84 e0       	ldi	r24, 0x04	; 4
 4d6:	82 83       	std	Z+2, r24	; 0x02
     return;
 4d8:	08 95       	ret
   }
  #endif
  #ifdef USARTC1
   if ( (uint16_t) usart == (uint16_t) &USARTC1 ) {
 4da:	80 3b       	cpi	r24, 0xB0	; 176
 4dc:	28 e0       	ldi	r18, 0x08	; 8
 4de:	92 07       	cpc	r25, r18
 4e0:	39 f4       	brne	.+14     	; 0x4f0 <set_usart_txrx_direction+0x2c>
     PORTC.DIRSET      = PIN7_bm;
 4e2:	e0 e4       	ldi	r30, 0x40	; 64
 4e4:	f6 e0       	ldi	r31, 0x06	; 6
 4e6:	80 e8       	ldi	r24, 0x80	; 128
 4e8:	81 83       	std	Z+1, r24	; 0x01
     PORTC.DIRCLR      = PIN6_bm;
 4ea:	80 e4       	ldi	r24, 0x40	; 64
 4ec:	82 83       	std	Z+2, r24	; 0x02
     return;
 4ee:	08 95       	ret
   }
  #endif
  #ifdef USARTD0
   if ( (uint16_t) usart == (uint16_t) &USARTD0) {
 4f0:	80 3a       	cpi	r24, 0xA0	; 160
 4f2:	29 e0       	ldi	r18, 0x09	; 9
 4f4:	92 07       	cpc	r25, r18
 4f6:	39 f4       	brne	.+14     	; 0x506 <set_usart_txrx_direction+0x42>
     PORTD.DIRSET      = PIN3_bm;
 4f8:	e0 e6       	ldi	r30, 0x60	; 96
 4fa:	f6 e0       	ldi	r31, 0x06	; 6
 4fc:	88 e0       	ldi	r24, 0x08	; 8
 4fe:	81 83       	std	Z+1, r24	; 0x01
     PORTD.DIRCLR      = PIN2_bm;
 500:	84 e0       	ldi	r24, 0x04	; 4
 502:	82 83       	std	Z+2, r24	; 0x02
     return;
 504:	08 95       	ret
   }
  #endif
  #ifdef USARTD1
   if ( (uint16_t) usart == (uint16_t) &USARTD1 ) {
 506:	80 3b       	cpi	r24, 0xB0	; 176
 508:	29 e0       	ldi	r18, 0x09	; 9
 50a:	92 07       	cpc	r25, r18
 50c:	39 f4       	brne	.+14     	; 0x51c <set_usart_txrx_direction+0x58>
     PORTD.DIRSET      = PIN7_bm;
 50e:	e0 e6       	ldi	r30, 0x60	; 96
 510:	f6 e0       	ldi	r31, 0x06	; 6
 512:	80 e8       	ldi	r24, 0x80	; 128
 514:	81 83       	std	Z+1, r24	; 0x01
     PORTD.DIRCLR      = PIN6_bm;
 516:	80 e4       	ldi	r24, 0x40	; 64
 518:	82 83       	std	Z+2, r24	; 0x02
     return;
 51a:	08 95       	ret
   }
  #endif
  #ifdef USARTE0
   if ( (uint16_t) usart == (uint16_t) &USARTE0) {
 51c:	80 3a       	cpi	r24, 0xA0	; 160
 51e:	9a 40       	sbci	r25, 0x0A	; 10
 520:	31 f4       	brne	.+12     	; 0x52e <set_usart_txrx_direction+0x6a>
     PORTE.DIRSET      = PIN3_bm;
 522:	e0 e8       	ldi	r30, 0x80	; 128
 524:	f6 e0       	ldi	r31, 0x06	; 6
 526:	88 e0       	ldi	r24, 0x08	; 8
 528:	81 83       	std	Z+1, r24	; 0x01
     PORTE.DIRCLR      = PIN2_bm;
 52a:	84 e0       	ldi	r24, 0x04	; 4
 52c:	82 83       	std	Z+2, r24	; 0x02
 52e:	08 95       	ret

00000530 <calc_bsel>:
 *  N is a factor which is 16 with no clock doubling and 8 with clock doubling
 *
 *  \return the calculated BSEL
 */
uint16_t calc_bsel(uint32_t f_cpu, uint32_t baud, int8_t scale, uint8_t clk2x)
{
 530:	4f 92       	push	r4
 532:	5f 92       	push	r5
 534:	6f 92       	push	r6
 536:	7f 92       	push	r7
 538:	8f 92       	push	r8
 53a:	9f 92       	push	r9
 53c:	af 92       	push	r10
 53e:	bf 92       	push	r11
 540:	cf 92       	push	r12
 542:	df 92       	push	r13
 544:	ef 92       	push	r14
 546:	ff 92       	push	r15
 548:	0f 93       	push	r16
 54a:	1f 93       	push	r17
 54c:	49 01       	movw	r8, r18
 54e:	5a 01       	movw	r10, r20
  uint8_t factor = 16;

  factor = factor >> (clk2x & 0x01);
 550:	4e 2d       	mov	r20, r14
 552:	41 70       	andi	r20, 0x01	; 1
 554:	20 e1       	ldi	r18, 0x10	; 16
 556:	30 e0       	ldi	r19, 0x00	; 0
 558:	79 01       	movw	r14, r18
 55a:	02 c0       	rjmp	.+4      	; 0x560 <calc_bsel+0x30>
 55c:	f5 94       	asr	r15
 55e:	e7 94       	ror	r14
 560:	4a 95       	dec	r20
 562:	e2 f7       	brpl	.-8      	; 0x55c <calc_bsel+0x2c>
  if ( scale < 0 ) {
 564:	00 23       	and	r16, r16
 566:	0c f0       	brlt	.+2      	; 0x56a <calc_bsel+0x3a>
 568:	3a c0       	rjmp	.+116    	; 0x5de <calc_bsel+0xae>
    return round(  (((double)(f_cpu)/(factor*(double)(baud))) - 1) * (1<<-(scale))  );
 56a:	5d d2       	rcall	.+1210   	; 0xa26 <__floatunsisf>
 56c:	2b 01       	movw	r4, r22
 56e:	3c 01       	movw	r6, r24
 570:	b7 01       	movw	r22, r14
 572:	77 27       	eor	r23, r23
 574:	88 27       	eor	r24, r24
 576:	77 fd       	sbrc	r23, 7
 578:	80 95       	com	r24
 57a:	98 2f       	mov	r25, r24
 57c:	56 d2       	rcall	.+1196   	; 0xa2a <__floatsisf>
 57e:	6b 01       	movw	r12, r22
 580:	7c 01       	movw	r14, r24
 582:	c5 01       	movw	r24, r10
 584:	b4 01       	movw	r22, r8
 586:	4f d2       	rcall	.+1182   	; 0xa26 <__floatunsisf>
 588:	9b 01       	movw	r18, r22
 58a:	ac 01       	movw	r20, r24
 58c:	c7 01       	movw	r24, r14
 58e:	b6 01       	movw	r22, r12
 590:	d8 d2       	rcall	.+1456   	; 0xb42 <__mulsf3>
 592:	9b 01       	movw	r18, r22
 594:	ac 01       	movw	r20, r24
 596:	c3 01       	movw	r24, r6
 598:	b2 01       	movw	r22, r4
 59a:	b1 d1       	rcall	.+866    	; 0x8fe <__divsf3>
 59c:	20 e0       	ldi	r18, 0x00	; 0
 59e:	30 e0       	ldi	r19, 0x00	; 0
 5a0:	40 e8       	ldi	r20, 0x80	; 128
 5a2:	5f e3       	ldi	r21, 0x3F	; 63
 5a4:	47 d1       	rcall	.+654    	; 0x834 <__subsf3>
 5a6:	6b 01       	movw	r12, r22
 5a8:	7c 01       	movw	r14, r24
 5aa:	11 27       	eor	r17, r17
 5ac:	01 95       	neg	r16
 5ae:	0c f4       	brge	.+2      	; 0x5b2 <calc_bsel+0x82>
 5b0:	10 95       	com	r17
 5b2:	61 e0       	ldi	r22, 0x01	; 1
 5b4:	70 e0       	ldi	r23, 0x00	; 0
 5b6:	02 c0       	rjmp	.+4      	; 0x5bc <calc_bsel+0x8c>
 5b8:	66 0f       	add	r22, r22
 5ba:	77 1f       	adc	r23, r23
 5bc:	0a 95       	dec	r16
 5be:	e2 f7       	brpl	.-8      	; 0x5b8 <calc_bsel+0x88>
 5c0:	88 27       	eor	r24, r24
 5c2:	77 fd       	sbrc	r23, 7
 5c4:	80 95       	com	r24
 5c6:	98 2f       	mov	r25, r24
 5c8:	30 d2       	rcall	.+1120   	; 0xa2a <__floatsisf>
 5ca:	9b 01       	movw	r18, r22
 5cc:	ac 01       	movw	r20, r24
 5ce:	c7 01       	movw	r24, r14
 5d0:	b6 01       	movw	r22, r12
 5d2:	b7 d2       	rcall	.+1390   	; 0xb42 <__mulsf3>
 5d4:	19 d3       	rcall	.+1586   	; 0xc08 <round>
 5d6:	fb d1       	rcall	.+1014   	; 0x9ce <__fixunssfsi>
 5d8:	86 2f       	mov	r24, r22
 5da:	97 2f       	mov	r25, r23
 5dc:	35 c0       	rjmp	.+106    	; 0x648 <calc_bsel+0x118>
  } else {
    return round(  ((double)(f_cpu)/(factor*(double)(baud))/(1<<(scale))) - 1);
 5de:	23 d2       	rcall	.+1094   	; 0xa26 <__floatunsisf>
 5e0:	2b 01       	movw	r4, r22
 5e2:	3c 01       	movw	r6, r24
 5e4:	b7 01       	movw	r22, r14
 5e6:	77 27       	eor	r23, r23
 5e8:	88 27       	eor	r24, r24
 5ea:	77 fd       	sbrc	r23, 7
 5ec:	80 95       	com	r24
 5ee:	98 2f       	mov	r25, r24
 5f0:	1c d2       	rcall	.+1080   	; 0xa2a <__floatsisf>
 5f2:	6b 01       	movw	r12, r22
 5f4:	7c 01       	movw	r14, r24
 5f6:	c5 01       	movw	r24, r10
 5f8:	b4 01       	movw	r22, r8
 5fa:	15 d2       	rcall	.+1066   	; 0xa26 <__floatunsisf>
 5fc:	9b 01       	movw	r18, r22
 5fe:	ac 01       	movw	r20, r24
 600:	c7 01       	movw	r24, r14
 602:	b6 01       	movw	r22, r12
 604:	9e d2       	rcall	.+1340   	; 0xb42 <__mulsf3>
 606:	9b 01       	movw	r18, r22
 608:	ac 01       	movw	r20, r24
 60a:	c3 01       	movw	r24, r6
 60c:	b2 01       	movw	r22, r4
 60e:	77 d1       	rcall	.+750    	; 0x8fe <__divsf3>
 610:	4b 01       	movw	r8, r22
 612:	5c 01       	movw	r10, r24
 614:	61 e0       	ldi	r22, 0x01	; 1
 616:	70 e0       	ldi	r23, 0x00	; 0
 618:	02 c0       	rjmp	.+4      	; 0x61e <calc_bsel+0xee>
 61a:	66 0f       	add	r22, r22
 61c:	77 1f       	adc	r23, r23
 61e:	0a 95       	dec	r16
 620:	e2 f7       	brpl	.-8      	; 0x61a <calc_bsel+0xea>
 622:	88 27       	eor	r24, r24
 624:	77 fd       	sbrc	r23, 7
 626:	80 95       	com	r24
 628:	98 2f       	mov	r25, r24
 62a:	ff d1       	rcall	.+1022   	; 0xa2a <__floatsisf>
 62c:	9b 01       	movw	r18, r22
 62e:	ac 01       	movw	r20, r24
 630:	c5 01       	movw	r24, r10
 632:	b4 01       	movw	r22, r8
 634:	64 d1       	rcall	.+712    	; 0x8fe <__divsf3>
 636:	20 e0       	ldi	r18, 0x00	; 0
 638:	30 e0       	ldi	r19, 0x00	; 0
 63a:	40 e8       	ldi	r20, 0x80	; 128
 63c:	5f e3       	ldi	r21, 0x3F	; 63
 63e:	fa d0       	rcall	.+500    	; 0x834 <__subsf3>
 640:	e3 d2       	rcall	.+1478   	; 0xc08 <round>
 642:	c5 d1       	rcall	.+906    	; 0x9ce <__fixunssfsi>
 644:	86 2f       	mov	r24, r22
 646:	97 2f       	mov	r25, r23
  }
}
 648:	1f 91       	pop	r17
 64a:	0f 91       	pop	r16
 64c:	ff 90       	pop	r15
 64e:	ef 90       	pop	r14
 650:	df 90       	pop	r13
 652:	cf 90       	pop	r12
 654:	bf 90       	pop	r11
 656:	af 90       	pop	r10
 658:	9f 90       	pop	r9
 65a:	8f 90       	pop	r8
 65c:	7f 90       	pop	r7
 65e:	6f 90       	pop	r6
 660:	5f 90       	pop	r5
 662:	4f 90       	pop	r4
 664:	08 95       	ret

00000666 <calc_bscale>:
 *  and a boolean for clock doubling.
 *
 *  \return the scale factor BSCALE
 */
int8_t calc_bscale(uint32_t f_cpu, uint32_t baud, uint8_t clk2x)
{
 666:	4f 92       	push	r4
 668:	5f 92       	push	r5
 66a:	6f 92       	push	r6
 66c:	7f 92       	push	r7
 66e:	8f 92       	push	r8
 670:	9f 92       	push	r9
 672:	af 92       	push	r10
 674:	bf 92       	push	r11
 676:	ef 92       	push	r14
 678:	0f 93       	push	r16
 67a:	cf 93       	push	r28
 67c:	df 93       	push	r29
 67e:	2b 01       	movw	r4, r22
 680:	3c 01       	movw	r6, r24
 682:	49 01       	movw	r8, r18
 684:	5a 01       	movw	r10, r20
 686:	d0 2f       	mov	r29, r16
  int8_t   bscale;
  uint16_t bsel;

  for (bscale = -7; bscale<8; bscale++) {
 688:	c9 ef       	ldi	r28, 0xF9	; 249
    if ( (bsel = calc_bsel(f_cpu, baud, bscale, clk2x)) < 4096 ) return bscale;
 68a:	ed 2e       	mov	r14, r29
 68c:	0c 2f       	mov	r16, r28
 68e:	a5 01       	movw	r20, r10
 690:	94 01       	movw	r18, r8
 692:	c3 01       	movw	r24, r6
 694:	b2 01       	movw	r22, r4
 696:	4c df       	rcall	.-360    	; 0x530 <calc_bsel>
 698:	81 15       	cp	r24, r1
 69a:	90 41       	sbci	r25, 0x10	; 16
 69c:	18 f0       	brcs	.+6      	; 0x6a4 <calc_bscale+0x3e>
int8_t calc_bscale(uint32_t f_cpu, uint32_t baud, uint8_t clk2x)
{
  int8_t   bscale;
  uint16_t bsel;

  for (bscale = -7; bscale<8; bscale++) {
 69e:	cf 5f       	subi	r28, 0xFF	; 255
 6a0:	c8 30       	cpi	r28, 0x08	; 8
 6a2:	99 f7       	brne	.-26     	; 0x68a <calc_bscale+0x24>
    if ( (bsel = calc_bsel(f_cpu, baud, bscale, clk2x)) < 4096 ) return bscale;
  }

  return bscale;
}
 6a4:	8c 2f       	mov	r24, r28
 6a6:	df 91       	pop	r29
 6a8:	cf 91       	pop	r28
 6aa:	0f 91       	pop	r16
 6ac:	ef 90       	pop	r14
 6ae:	bf 90       	pop	r11
 6b0:	af 90       	pop	r10
 6b2:	9f 90       	pop	r9
 6b4:	8f 90       	pop	r8
 6b6:	7f 90       	pop	r7
 6b8:	6f 90       	pop	r6
 6ba:	5f 90       	pop	r5
 6bc:	4f 90       	pop	r4
 6be:	08 95       	ret

000006c0 <init_uart>:
 *  are both set to a low level.
 *
 *  \return void
 */
void init_uart(USART_data_t *uart, USART_t *usart, uint32_t f_cpu, uint32_t baud, uint8_t clk2x)
{
 6c0:	2f 92       	push	r2
 6c2:	3f 92       	push	r3
 6c4:	4f 92       	push	r4
 6c6:	5f 92       	push	r5
 6c8:	6f 92       	push	r6
 6ca:	7f 92       	push	r7
 6cc:	8f 92       	push	r8
 6ce:	9f 92       	push	r9
 6d0:	af 92       	push	r10
 6d2:	bf 92       	push	r11
 6d4:	cf 92       	push	r12
 6d6:	ef 92       	push	r14
 6d8:	ff 92       	push	r15
 6da:	0f 93       	push	r16
 6dc:	1f 93       	push	r17
 6de:	cf 93       	push	r28
 6e0:	df 93       	push	r29
 6e2:	ec 01       	movw	r28, r24
 6e4:	3b 01       	movw	r6, r22
 6e6:	49 01       	movw	r8, r18
 6e8:	5a 01       	movw	r10, r20
 6ea:	17 01       	movw	r2, r14
 6ec:	28 01       	movw	r4, r16
 6ee:	ec 2c       	mov	r14, r12
  uint16_t bsel;
  int8_t bscale;

  bscale = calc_bscale(f_cpu, baud, clk2x);
 6f0:	0c 2d       	mov	r16, r12
 6f2:	a2 01       	movw	r20, r4
 6f4:	91 01       	movw	r18, r2
 6f6:	c5 01       	movw	r24, r10
 6f8:	b4 01       	movw	r22, r8
 6fa:	b5 df       	rcall	.-150    	; 0x666 <calc_bscale>
 6fc:	18 2f       	mov	r17, r24
  bsel   = calc_bsel(f_cpu, baud, bscale, clk2x);
 6fe:	08 2f       	mov	r16, r24
 700:	a2 01       	movw	r20, r4
 702:	91 01       	movw	r18, r2
 704:	c5 01       	movw	r24, r10
 706:	b4 01       	movw	r22, r8
 708:	13 df       	rcall	.-474    	; 0x530 <calc_bsel>
 70a:	b8 2e       	mov	r11, r24
 70c:	e9 2e       	mov	r14, r25

  USART_InterruptDriver_Initialize(uart, usart, USART_DREINTLVL_LO_gc);
 70e:	41 e0       	ldi	r20, 0x01	; 1
 710:	b3 01       	movw	r22, r6
 712:	ce 01       	movw	r24, r28
 714:	32 d0       	rcall	.+100    	; 0x77a <USART_InterruptDriver_Initialize>
  USART_Format_Set(uart->usart, USART_CHSIZE_8BIT_gc, USART_PMODE_DISABLED_gc, !USART_SBMODE_bm);
 716:	e8 81       	ld	r30, Y
 718:	f9 81       	ldd	r31, Y+1	; 0x01
 71a:	83 e0       	ldi	r24, 0x03	; 3
 71c:	85 83       	std	Z+5, r24	; 0x05
  USART_Rx_Enable(uart->usart);
 71e:	e8 81       	ld	r30, Y
 720:	f9 81       	ldd	r31, Y+1	; 0x01
 722:	84 81       	ldd	r24, Z+4	; 0x04
 724:	80 61       	ori	r24, 0x10	; 16
 726:	84 83       	std	Z+4, r24	; 0x04
  USART_Tx_Enable(uart->usart);
 728:	e8 81       	ld	r30, Y
 72a:	f9 81       	ldd	r31, Y+1	; 0x01
 72c:	84 81       	ldd	r24, Z+4	; 0x04
 72e:	88 60       	ori	r24, 0x08	; 8
 730:	84 83       	std	Z+4, r24	; 0x04
  USART_RxdInterruptLevel_Set(uart->usart, USART_RXCINTLVL_LO_gc);
 732:	e8 81       	ld	r30, Y
 734:	f9 81       	ldd	r31, Y+1	; 0x01
 736:	83 81       	ldd	r24, Z+3	; 0x03
 738:	8f 7c       	andi	r24, 0xCF	; 207
 73a:	80 61       	ori	r24, 0x10	; 16
 73c:	83 83       	std	Z+3, r24	; 0x03
  USART_Baudrate_Set(uart->usart, bsel, bscale);
 73e:	e8 81       	ld	r30, Y
 740:	f9 81       	ldd	r31, Y+1	; 0x01
 742:	b6 82       	std	Z+6, r11	; 0x06
 744:	e8 81       	ld	r30, Y
 746:	f9 81       	ldd	r31, Y+1	; 0x01
 748:	12 95       	swap	r17
 74a:	10 7f       	andi	r17, 0xF0	; 240
 74c:	e1 2a       	or	r14, r17
 74e:	e7 82       	std	Z+7, r14	; 0x07

  set_usart_txrx_direction(uart->usart);
 750:	88 81       	ld	r24, Y
 752:	99 81       	ldd	r25, Y+1	; 0x01
 754:	b7 de       	rcall	.-658    	; 0x4c4 <set_usart_txrx_direction>
}
 756:	df 91       	pop	r29
 758:	cf 91       	pop	r28
 75a:	1f 91       	pop	r17
 75c:	0f 91       	pop	r16
 75e:	ff 90       	pop	r15
 760:	ef 90       	pop	r14
 762:	cf 90       	pop	r12
 764:	bf 90       	pop	r11
 766:	af 90       	pop	r10
 768:	9f 90       	pop	r9
 76a:	8f 90       	pop	r8
 76c:	7f 90       	pop	r7
 76e:	6f 90       	pop	r6
 770:	5f 90       	pop	r5
 772:	4f 90       	pop	r4
 774:	3f 90       	pop	r3
 776:	2f 90       	pop	r2
 778:	08 95       	ret

0000077a <USART_InterruptDriver_Initialize>:

	/* Advance buffer tail. */
	bufPtr->RX_Tail = (bufPtr->RX_Tail + 1) & USART_RX_BUFFER_MASK;

	return ans;
}
 77a:	fc 01       	movw	r30, r24
 77c:	60 83       	st	Z, r22
 77e:	71 83       	std	Z+1, r23	; 0x01
 780:	42 83       	std	Z+2, r20	; 0x02
 782:	14 86       	std	Z+12, r1	; 0x0c
 784:	13 86       	std	Z+11, r1	; 0x0b
 786:	16 86       	std	Z+14, r1	; 0x0e
 788:	15 86       	std	Z+13, r1	; 0x0d
 78a:	08 95       	ret

0000078c <USART_TXBuffer_FreeSpace>:
 78c:	fc 01       	movw	r30, r24
 78e:	25 85       	ldd	r18, Z+13	; 0x0d
 790:	96 85       	ldd	r25, Z+14	; 0x0e
 792:	2f 5f       	subi	r18, 0xFF	; 255
 794:	23 70       	andi	r18, 0x03	; 3
 796:	81 e0       	ldi	r24, 0x01	; 1
 798:	29 13       	cpse	r18, r25
 79a:	01 c0       	rjmp	.+2      	; 0x79e <USART_TXBuffer_FreeSpace+0x12>
 79c:	80 e0       	ldi	r24, 0x00	; 0
 79e:	08 95       	ret

000007a0 <USART_TXBuffer_PutByte>:
 7a0:	1f 93       	push	r17
 7a2:	cf 93       	push	r28
 7a4:	df 93       	push	r29
 7a6:	ec 01       	movw	r28, r24
 7a8:	16 2f       	mov	r17, r22
 7aa:	f0 df       	rcall	.-32     	; 0x78c <USART_TXBuffer_FreeSpace>
 7ac:	88 23       	and	r24, r24
 7ae:	79 f0       	breq	.+30     	; 0x7ce <USART_TXBuffer_PutByte+0x2e>
 7b0:	9d 85       	ldd	r25, Y+13	; 0x0d
 7b2:	fe 01       	movw	r30, r28
 7b4:	e9 0f       	add	r30, r25
 7b6:	f1 1d       	adc	r31, r1
 7b8:	17 83       	std	Z+7, r17	; 0x07
 7ba:	9f 5f       	subi	r25, 0xFF	; 255
 7bc:	93 70       	andi	r25, 0x03	; 3
 7be:	9d 87       	std	Y+13, r25	; 0x0d
 7c0:	e8 81       	ld	r30, Y
 7c2:	f9 81       	ldd	r31, Y+1	; 0x01
 7c4:	93 81       	ldd	r25, Z+3	; 0x03
 7c6:	9c 7f       	andi	r25, 0xFC	; 252
 7c8:	2a 81       	ldd	r18, Y+2	; 0x02
 7ca:	92 2b       	or	r25, r18
 7cc:	93 83       	std	Z+3, r25	; 0x03
 7ce:	df 91       	pop	r29
 7d0:	cf 91       	pop	r28
 7d2:	1f 91       	pop	r17
 7d4:	08 95       	ret

000007d6 <USART_RXComplete>:
 *  Stores received data in RX software buffer.
 *
 *  \param usart_data      The USART_data_t struct instance.
 */
bool USART_RXComplete(USART_data_t * usart_data)
{
 7d6:	fc 01       	movw	r30, r24
	USART_Buffer_t * bufPtr;
	bool ans;

	bufPtr = &usart_data->buffer;
	/* Advance buffer head. */
	uint8_t tempRX_Head = (bufPtr->RX_Head + 1) & USART_RX_BUFFER_MASK;
 7d8:	83 85       	ldd	r24, Z+11	; 0x0b
 7da:	8f 5f       	subi	r24, 0xFF	; 255
 7dc:	83 70       	andi	r24, 0x03	; 3

	/* Check for overflow. */
	uint8_t tempRX_Tail = bufPtr->RX_Tail;
 7de:	94 85       	ldd	r25, Z+12	; 0x0c
	uint8_t data = usart_data->usart->DATA;
 7e0:	a0 81       	ld	r26, Z
 7e2:	b1 81       	ldd	r27, Z+1	; 0x01
 7e4:	2c 91       	ld	r18, X

	if (tempRX_Head == tempRX_Tail) {
 7e6:	89 17       	cp	r24, r25
 7e8:	49 f0       	breq	.+18     	; 0x7fc <USART_RXComplete+0x26>
	  	ans = false;
	}else{
		ans = true;
		usart_data->buffer.RX[usart_data->buffer.RX_Head] = data;
 7ea:	93 85       	ldd	r25, Z+11	; 0x0b
 7ec:	df 01       	movw	r26, r30
 7ee:	a9 0f       	add	r26, r25
 7f0:	b1 1d       	adc	r27, r1
 7f2:	13 96       	adiw	r26, 0x03	; 3
 7f4:	2c 93       	st	X, r18
		usart_data->buffer.RX_Head = tempRX_Head;
 7f6:	83 87       	std	Z+11, r24	; 0x0b
	uint8_t data = usart_data->usart->DATA;

	if (tempRX_Head == tempRX_Tail) {
	  	ans = false;
	}else{
		ans = true;
 7f8:	81 e0       	ldi	r24, 0x01	; 1
 7fa:	08 95       	ret
	/* Check for overflow. */
	uint8_t tempRX_Tail = bufPtr->RX_Tail;
	uint8_t data = usart_data->usart->DATA;

	if (tempRX_Head == tempRX_Tail) {
	  	ans = false;
 7fc:	80 e0       	ldi	r24, 0x00	; 0
		ans = true;
		usart_data->buffer.RX[usart_data->buffer.RX_Head] = data;
		usart_data->buffer.RX_Head = tempRX_Head;
	}
	return ans;
}
 7fe:	08 95       	ret

00000800 <USART_DataRegEmpty>:
 *  is empty. Argument is pointer to USART (USART_data_t).
 *
 *  \param usart_data      The USART_data_t struct instance.
 */
void USART_DataRegEmpty(USART_data_t * usart_data)
{
 800:	fc 01       	movw	r30, r24
	USART_Buffer_t * bufPtr;
	bufPtr = &usart_data->buffer;

	/* Check if all data is transmitted. */
	uint8_t tempTX_Tail = usart_data->buffer.TX_Tail;
 802:	86 85       	ldd	r24, Z+14	; 0x0e
	if (bufPtr->TX_Head == tempTX_Tail){
 804:	95 85       	ldd	r25, Z+13	; 0x0d
 806:	98 13       	cpse	r25, r24
 808:	07 c0       	rjmp	.+14     	; 0x818 <USART_DataRegEmpty+0x18>
	    /* Disable DRE interrupts. */
		uint8_t tempCTRLA = usart_data->usart->CTRLA;
 80a:	01 90       	ld	r0, Z+
 80c:	f0 81       	ld	r31, Z
 80e:	e0 2d       	mov	r30, r0
 810:	83 81       	ldd	r24, Z+3	; 0x03
		tempCTRLA = (tempCTRLA & ~USART_DREINTLVL_gm) | USART_DREINTLVL_OFF_gc;
 812:	8c 7f       	andi	r24, 0xFC	; 252
		usart_data->usart->CTRLA = tempCTRLA;
 814:	83 83       	std	Z+3, r24	; 0x03
 816:	08 95       	ret

	}else{
		/* Start transmitting. */
		uint8_t data = bufPtr->TX[usart_data->buffer.TX_Tail];
 818:	86 85       	ldd	r24, Z+14	; 0x0e
 81a:	df 01       	movw	r26, r30
 81c:	a8 0f       	add	r26, r24
 81e:	b1 1d       	adc	r27, r1
 820:	17 96       	adiw	r26, 0x07	; 7
 822:	8c 91       	ld	r24, X
		usart_data->usart->DATA = data;
 824:	a0 81       	ld	r26, Z
 826:	b1 81       	ldd	r27, Z+1	; 0x01
 828:	8c 93       	st	X, r24

		/* Advance buffer tail. */
		bufPtr->TX_Tail = (bufPtr->TX_Tail + 1) & USART_TX_BUFFER_MASK;
 82a:	86 85       	ldd	r24, Z+14	; 0x0e
 82c:	8f 5f       	subi	r24, 0xFF	; 255
 82e:	83 70       	andi	r24, 0x03	; 3
 830:	86 87       	std	Z+14, r24	; 0x0e
 832:	08 95       	ret

00000834 <__subsf3>:
 834:	50 58       	subi	r21, 0x80	; 128

00000836 <__addsf3>:
 836:	bb 27       	eor	r27, r27
 838:	aa 27       	eor	r26, r26
 83a:	0e d0       	rcall	.+28     	; 0x858 <__addsf3x>
 83c:	48 c1       	rjmp	.+656    	; 0xace <__fp_round>
 83e:	39 d1       	rcall	.+626    	; 0xab2 <__fp_pscA>
 840:	30 f0       	brcs	.+12     	; 0x84e <__addsf3+0x18>
 842:	3e d1       	rcall	.+636    	; 0xac0 <__fp_pscB>
 844:	20 f0       	brcs	.+8      	; 0x84e <__addsf3+0x18>
 846:	31 f4       	brne	.+12     	; 0x854 <__addsf3+0x1e>
 848:	9f 3f       	cpi	r25, 0xFF	; 255
 84a:	11 f4       	brne	.+4      	; 0x850 <__addsf3+0x1a>
 84c:	1e f4       	brtc	.+6      	; 0x854 <__addsf3+0x1e>
 84e:	2e c1       	rjmp	.+604    	; 0xaac <__fp_nan>
 850:	0e f4       	brtc	.+2      	; 0x854 <__addsf3+0x1e>
 852:	e0 95       	com	r30
 854:	e7 fb       	bst	r30, 7
 856:	24 c1       	rjmp	.+584    	; 0xaa0 <__fp_inf>

00000858 <__addsf3x>:
 858:	e9 2f       	mov	r30, r25
 85a:	4a d1       	rcall	.+660    	; 0xaf0 <__fp_split3>
 85c:	80 f3       	brcs	.-32     	; 0x83e <__addsf3+0x8>
 85e:	ba 17       	cp	r27, r26
 860:	62 07       	cpc	r22, r18
 862:	73 07       	cpc	r23, r19
 864:	84 07       	cpc	r24, r20
 866:	95 07       	cpc	r25, r21
 868:	18 f0       	brcs	.+6      	; 0x870 <__addsf3x+0x18>
 86a:	71 f4       	brne	.+28     	; 0x888 <__addsf3x+0x30>
 86c:	9e f5       	brtc	.+102    	; 0x8d4 <__addsf3x+0x7c>
 86e:	62 c1       	rjmp	.+708    	; 0xb34 <__fp_zero>
 870:	0e f4       	brtc	.+2      	; 0x874 <__addsf3x+0x1c>
 872:	e0 95       	com	r30
 874:	0b 2e       	mov	r0, r27
 876:	ba 2f       	mov	r27, r26
 878:	a0 2d       	mov	r26, r0
 87a:	0b 01       	movw	r0, r22
 87c:	b9 01       	movw	r22, r18
 87e:	90 01       	movw	r18, r0
 880:	0c 01       	movw	r0, r24
 882:	ca 01       	movw	r24, r20
 884:	a0 01       	movw	r20, r0
 886:	11 24       	eor	r1, r1
 888:	ff 27       	eor	r31, r31
 88a:	59 1b       	sub	r21, r25
 88c:	99 f0       	breq	.+38     	; 0x8b4 <__addsf3x+0x5c>
 88e:	59 3f       	cpi	r21, 0xF9	; 249
 890:	50 f4       	brcc	.+20     	; 0x8a6 <__addsf3x+0x4e>
 892:	50 3e       	cpi	r21, 0xE0	; 224
 894:	68 f1       	brcs	.+90     	; 0x8f0 <__addsf3x+0x98>
 896:	1a 16       	cp	r1, r26
 898:	f0 40       	sbci	r31, 0x00	; 0
 89a:	a2 2f       	mov	r26, r18
 89c:	23 2f       	mov	r18, r19
 89e:	34 2f       	mov	r19, r20
 8a0:	44 27       	eor	r20, r20
 8a2:	58 5f       	subi	r21, 0xF8	; 248
 8a4:	f3 cf       	rjmp	.-26     	; 0x88c <__addsf3x+0x34>
 8a6:	46 95       	lsr	r20
 8a8:	37 95       	ror	r19
 8aa:	27 95       	ror	r18
 8ac:	a7 95       	ror	r26
 8ae:	f0 40       	sbci	r31, 0x00	; 0
 8b0:	53 95       	inc	r21
 8b2:	c9 f7       	brne	.-14     	; 0x8a6 <__addsf3x+0x4e>
 8b4:	7e f4       	brtc	.+30     	; 0x8d4 <__addsf3x+0x7c>
 8b6:	1f 16       	cp	r1, r31
 8b8:	ba 0b       	sbc	r27, r26
 8ba:	62 0b       	sbc	r22, r18
 8bc:	73 0b       	sbc	r23, r19
 8be:	84 0b       	sbc	r24, r20
 8c0:	ba f0       	brmi	.+46     	; 0x8f0 <__addsf3x+0x98>
 8c2:	91 50       	subi	r25, 0x01	; 1
 8c4:	a1 f0       	breq	.+40     	; 0x8ee <__addsf3x+0x96>
 8c6:	ff 0f       	add	r31, r31
 8c8:	bb 1f       	adc	r27, r27
 8ca:	66 1f       	adc	r22, r22
 8cc:	77 1f       	adc	r23, r23
 8ce:	88 1f       	adc	r24, r24
 8d0:	c2 f7       	brpl	.-16     	; 0x8c2 <__addsf3x+0x6a>
 8d2:	0e c0       	rjmp	.+28     	; 0x8f0 <__addsf3x+0x98>
 8d4:	ba 0f       	add	r27, r26
 8d6:	62 1f       	adc	r22, r18
 8d8:	73 1f       	adc	r23, r19
 8da:	84 1f       	adc	r24, r20
 8dc:	48 f4       	brcc	.+18     	; 0x8f0 <__addsf3x+0x98>
 8de:	87 95       	ror	r24
 8e0:	77 95       	ror	r23
 8e2:	67 95       	ror	r22
 8e4:	b7 95       	ror	r27
 8e6:	f7 95       	ror	r31
 8e8:	9e 3f       	cpi	r25, 0xFE	; 254
 8ea:	08 f0       	brcs	.+2      	; 0x8ee <__addsf3x+0x96>
 8ec:	b3 cf       	rjmp	.-154    	; 0x854 <__addsf3+0x1e>
 8ee:	93 95       	inc	r25
 8f0:	88 0f       	add	r24, r24
 8f2:	08 f0       	brcs	.+2      	; 0x8f6 <__addsf3x+0x9e>
 8f4:	99 27       	eor	r25, r25
 8f6:	ee 0f       	add	r30, r30
 8f8:	97 95       	ror	r25
 8fa:	87 95       	ror	r24
 8fc:	08 95       	ret

000008fe <__divsf3>:
 8fe:	0c d0       	rcall	.+24     	; 0x918 <__divsf3x>
 900:	e6 c0       	rjmp	.+460    	; 0xace <__fp_round>
 902:	de d0       	rcall	.+444    	; 0xac0 <__fp_pscB>
 904:	40 f0       	brcs	.+16     	; 0x916 <__divsf3+0x18>
 906:	d5 d0       	rcall	.+426    	; 0xab2 <__fp_pscA>
 908:	30 f0       	brcs	.+12     	; 0x916 <__divsf3+0x18>
 90a:	21 f4       	brne	.+8      	; 0x914 <__divsf3+0x16>
 90c:	5f 3f       	cpi	r21, 0xFF	; 255
 90e:	19 f0       	breq	.+6      	; 0x916 <__divsf3+0x18>
 910:	c7 c0       	rjmp	.+398    	; 0xaa0 <__fp_inf>
 912:	51 11       	cpse	r21, r1
 914:	10 c1       	rjmp	.+544    	; 0xb36 <__fp_szero>
 916:	ca c0       	rjmp	.+404    	; 0xaac <__fp_nan>

00000918 <__divsf3x>:
 918:	eb d0       	rcall	.+470    	; 0xaf0 <__fp_split3>
 91a:	98 f3       	brcs	.-26     	; 0x902 <__divsf3+0x4>

0000091c <__divsf3_pse>:
 91c:	99 23       	and	r25, r25
 91e:	c9 f3       	breq	.-14     	; 0x912 <__divsf3+0x14>
 920:	55 23       	and	r21, r21
 922:	b1 f3       	breq	.-20     	; 0x910 <__divsf3+0x12>
 924:	95 1b       	sub	r25, r21
 926:	55 0b       	sbc	r21, r21
 928:	bb 27       	eor	r27, r27
 92a:	aa 27       	eor	r26, r26
 92c:	62 17       	cp	r22, r18
 92e:	73 07       	cpc	r23, r19
 930:	84 07       	cpc	r24, r20
 932:	38 f0       	brcs	.+14     	; 0x942 <__divsf3_pse+0x26>
 934:	9f 5f       	subi	r25, 0xFF	; 255
 936:	5f 4f       	sbci	r21, 0xFF	; 255
 938:	22 0f       	add	r18, r18
 93a:	33 1f       	adc	r19, r19
 93c:	44 1f       	adc	r20, r20
 93e:	aa 1f       	adc	r26, r26
 940:	a9 f3       	breq	.-22     	; 0x92c <__divsf3_pse+0x10>
 942:	33 d0       	rcall	.+102    	; 0x9aa <__divsf3_pse+0x8e>
 944:	0e 2e       	mov	r0, r30
 946:	3a f0       	brmi	.+14     	; 0x956 <__divsf3_pse+0x3a>
 948:	e0 e8       	ldi	r30, 0x80	; 128
 94a:	30 d0       	rcall	.+96     	; 0x9ac <__divsf3_pse+0x90>
 94c:	91 50       	subi	r25, 0x01	; 1
 94e:	50 40       	sbci	r21, 0x00	; 0
 950:	e6 95       	lsr	r30
 952:	00 1c       	adc	r0, r0
 954:	ca f7       	brpl	.-14     	; 0x948 <__divsf3_pse+0x2c>
 956:	29 d0       	rcall	.+82     	; 0x9aa <__divsf3_pse+0x8e>
 958:	fe 2f       	mov	r31, r30
 95a:	27 d0       	rcall	.+78     	; 0x9aa <__divsf3_pse+0x8e>
 95c:	66 0f       	add	r22, r22
 95e:	77 1f       	adc	r23, r23
 960:	88 1f       	adc	r24, r24
 962:	bb 1f       	adc	r27, r27
 964:	26 17       	cp	r18, r22
 966:	37 07       	cpc	r19, r23
 968:	48 07       	cpc	r20, r24
 96a:	ab 07       	cpc	r26, r27
 96c:	b0 e8       	ldi	r27, 0x80	; 128
 96e:	09 f0       	breq	.+2      	; 0x972 <__divsf3_pse+0x56>
 970:	bb 0b       	sbc	r27, r27
 972:	80 2d       	mov	r24, r0
 974:	bf 01       	movw	r22, r30
 976:	ff 27       	eor	r31, r31
 978:	93 58       	subi	r25, 0x83	; 131
 97a:	5f 4f       	sbci	r21, 0xFF	; 255
 97c:	2a f0       	brmi	.+10     	; 0x988 <__divsf3_pse+0x6c>
 97e:	9e 3f       	cpi	r25, 0xFE	; 254
 980:	51 05       	cpc	r21, r1
 982:	68 f0       	brcs	.+26     	; 0x99e <__divsf3_pse+0x82>
 984:	8d c0       	rjmp	.+282    	; 0xaa0 <__fp_inf>
 986:	d7 c0       	rjmp	.+430    	; 0xb36 <__fp_szero>
 988:	5f 3f       	cpi	r21, 0xFF	; 255
 98a:	ec f3       	brlt	.-6      	; 0x986 <__divsf3_pse+0x6a>
 98c:	98 3e       	cpi	r25, 0xE8	; 232
 98e:	dc f3       	brlt	.-10     	; 0x986 <__divsf3_pse+0x6a>
 990:	86 95       	lsr	r24
 992:	77 95       	ror	r23
 994:	67 95       	ror	r22
 996:	b7 95       	ror	r27
 998:	f7 95       	ror	r31
 99a:	9f 5f       	subi	r25, 0xFF	; 255
 99c:	c9 f7       	brne	.-14     	; 0x990 <__divsf3_pse+0x74>
 99e:	88 0f       	add	r24, r24
 9a0:	91 1d       	adc	r25, r1
 9a2:	96 95       	lsr	r25
 9a4:	87 95       	ror	r24
 9a6:	97 f9       	bld	r25, 7
 9a8:	08 95       	ret
 9aa:	e1 e0       	ldi	r30, 0x01	; 1
 9ac:	66 0f       	add	r22, r22
 9ae:	77 1f       	adc	r23, r23
 9b0:	88 1f       	adc	r24, r24
 9b2:	bb 1f       	adc	r27, r27
 9b4:	62 17       	cp	r22, r18
 9b6:	73 07       	cpc	r23, r19
 9b8:	84 07       	cpc	r24, r20
 9ba:	ba 07       	cpc	r27, r26
 9bc:	20 f0       	brcs	.+8      	; 0x9c6 <__divsf3_pse+0xaa>
 9be:	62 1b       	sub	r22, r18
 9c0:	73 0b       	sbc	r23, r19
 9c2:	84 0b       	sbc	r24, r20
 9c4:	ba 0b       	sbc	r27, r26
 9c6:	ee 1f       	adc	r30, r30
 9c8:	88 f7       	brcc	.-30     	; 0x9ac <__divsf3_pse+0x90>
 9ca:	e0 95       	com	r30
 9cc:	08 95       	ret

000009ce <__fixunssfsi>:
 9ce:	98 d0       	rcall	.+304    	; 0xb00 <__fp_splitA>
 9d0:	88 f0       	brcs	.+34     	; 0x9f4 <__fixunssfsi+0x26>
 9d2:	9f 57       	subi	r25, 0x7F	; 127
 9d4:	90 f0       	brcs	.+36     	; 0x9fa <__fixunssfsi+0x2c>
 9d6:	b9 2f       	mov	r27, r25
 9d8:	99 27       	eor	r25, r25
 9da:	b7 51       	subi	r27, 0x17	; 23
 9dc:	a0 f0       	brcs	.+40     	; 0xa06 <__fixunssfsi+0x38>
 9de:	d1 f0       	breq	.+52     	; 0xa14 <__fixunssfsi+0x46>
 9e0:	66 0f       	add	r22, r22
 9e2:	77 1f       	adc	r23, r23
 9e4:	88 1f       	adc	r24, r24
 9e6:	99 1f       	adc	r25, r25
 9e8:	1a f0       	brmi	.+6      	; 0x9f0 <__fixunssfsi+0x22>
 9ea:	ba 95       	dec	r27
 9ec:	c9 f7       	brne	.-14     	; 0x9e0 <__fixunssfsi+0x12>
 9ee:	12 c0       	rjmp	.+36     	; 0xa14 <__fixunssfsi+0x46>
 9f0:	b1 30       	cpi	r27, 0x01	; 1
 9f2:	81 f0       	breq	.+32     	; 0xa14 <__fixunssfsi+0x46>
 9f4:	9f d0       	rcall	.+318    	; 0xb34 <__fp_zero>
 9f6:	b1 e0       	ldi	r27, 0x01	; 1
 9f8:	08 95       	ret
 9fa:	9c c0       	rjmp	.+312    	; 0xb34 <__fp_zero>
 9fc:	67 2f       	mov	r22, r23
 9fe:	78 2f       	mov	r23, r24
 a00:	88 27       	eor	r24, r24
 a02:	b8 5f       	subi	r27, 0xF8	; 248
 a04:	39 f0       	breq	.+14     	; 0xa14 <__fixunssfsi+0x46>
 a06:	b9 3f       	cpi	r27, 0xF9	; 249
 a08:	cc f3       	brlt	.-14     	; 0x9fc <__fixunssfsi+0x2e>
 a0a:	86 95       	lsr	r24
 a0c:	77 95       	ror	r23
 a0e:	67 95       	ror	r22
 a10:	b3 95       	inc	r27
 a12:	d9 f7       	brne	.-10     	; 0xa0a <__fixunssfsi+0x3c>
 a14:	3e f4       	brtc	.+14     	; 0xa24 <__fixunssfsi+0x56>
 a16:	90 95       	com	r25
 a18:	80 95       	com	r24
 a1a:	70 95       	com	r23
 a1c:	61 95       	neg	r22
 a1e:	7f 4f       	sbci	r23, 0xFF	; 255
 a20:	8f 4f       	sbci	r24, 0xFF	; 255
 a22:	9f 4f       	sbci	r25, 0xFF	; 255
 a24:	08 95       	ret

00000a26 <__floatunsisf>:
 a26:	e8 94       	clt
 a28:	09 c0       	rjmp	.+18     	; 0xa3c <__floatsisf+0x12>

00000a2a <__floatsisf>:
 a2a:	97 fb       	bst	r25, 7
 a2c:	3e f4       	brtc	.+14     	; 0xa3c <__floatsisf+0x12>
 a2e:	90 95       	com	r25
 a30:	80 95       	com	r24
 a32:	70 95       	com	r23
 a34:	61 95       	neg	r22
 a36:	7f 4f       	sbci	r23, 0xFF	; 255
 a38:	8f 4f       	sbci	r24, 0xFF	; 255
 a3a:	9f 4f       	sbci	r25, 0xFF	; 255
 a3c:	99 23       	and	r25, r25
 a3e:	a9 f0       	breq	.+42     	; 0xa6a <__floatsisf+0x40>
 a40:	f9 2f       	mov	r31, r25
 a42:	96 e9       	ldi	r25, 0x96	; 150
 a44:	bb 27       	eor	r27, r27
 a46:	93 95       	inc	r25
 a48:	f6 95       	lsr	r31
 a4a:	87 95       	ror	r24
 a4c:	77 95       	ror	r23
 a4e:	67 95       	ror	r22
 a50:	b7 95       	ror	r27
 a52:	f1 11       	cpse	r31, r1
 a54:	f8 cf       	rjmp	.-16     	; 0xa46 <__floatsisf+0x1c>
 a56:	fa f4       	brpl	.+62     	; 0xa96 <__floatsisf+0x6c>
 a58:	bb 0f       	add	r27, r27
 a5a:	11 f4       	brne	.+4      	; 0xa60 <__floatsisf+0x36>
 a5c:	60 ff       	sbrs	r22, 0
 a5e:	1b c0       	rjmp	.+54     	; 0xa96 <__floatsisf+0x6c>
 a60:	6f 5f       	subi	r22, 0xFF	; 255
 a62:	7f 4f       	sbci	r23, 0xFF	; 255
 a64:	8f 4f       	sbci	r24, 0xFF	; 255
 a66:	9f 4f       	sbci	r25, 0xFF	; 255
 a68:	16 c0       	rjmp	.+44     	; 0xa96 <__floatsisf+0x6c>
 a6a:	88 23       	and	r24, r24
 a6c:	11 f0       	breq	.+4      	; 0xa72 <__floatsisf+0x48>
 a6e:	96 e9       	ldi	r25, 0x96	; 150
 a70:	11 c0       	rjmp	.+34     	; 0xa94 <__floatsisf+0x6a>
 a72:	77 23       	and	r23, r23
 a74:	21 f0       	breq	.+8      	; 0xa7e <__floatsisf+0x54>
 a76:	9e e8       	ldi	r25, 0x8E	; 142
 a78:	87 2f       	mov	r24, r23
 a7a:	76 2f       	mov	r23, r22
 a7c:	05 c0       	rjmp	.+10     	; 0xa88 <__floatsisf+0x5e>
 a7e:	66 23       	and	r22, r22
 a80:	71 f0       	breq	.+28     	; 0xa9e <__floatsisf+0x74>
 a82:	96 e8       	ldi	r25, 0x86	; 134
 a84:	86 2f       	mov	r24, r22
 a86:	70 e0       	ldi	r23, 0x00	; 0
 a88:	60 e0       	ldi	r22, 0x00	; 0
 a8a:	2a f0       	brmi	.+10     	; 0xa96 <__floatsisf+0x6c>
 a8c:	9a 95       	dec	r25
 a8e:	66 0f       	add	r22, r22
 a90:	77 1f       	adc	r23, r23
 a92:	88 1f       	adc	r24, r24
 a94:	da f7       	brpl	.-10     	; 0xa8c <__floatsisf+0x62>
 a96:	88 0f       	add	r24, r24
 a98:	96 95       	lsr	r25
 a9a:	87 95       	ror	r24
 a9c:	97 f9       	bld	r25, 7
 a9e:	08 95       	ret

00000aa0 <__fp_inf>:
 aa0:	97 f9       	bld	r25, 7
 aa2:	9f 67       	ori	r25, 0x7F	; 127
 aa4:	80 e8       	ldi	r24, 0x80	; 128
 aa6:	70 e0       	ldi	r23, 0x00	; 0
 aa8:	60 e0       	ldi	r22, 0x00	; 0
 aaa:	08 95       	ret

00000aac <__fp_nan>:
 aac:	9f ef       	ldi	r25, 0xFF	; 255
 aae:	80 ec       	ldi	r24, 0xC0	; 192
 ab0:	08 95       	ret

00000ab2 <__fp_pscA>:
 ab2:	00 24       	eor	r0, r0
 ab4:	0a 94       	dec	r0
 ab6:	16 16       	cp	r1, r22
 ab8:	17 06       	cpc	r1, r23
 aba:	18 06       	cpc	r1, r24
 abc:	09 06       	cpc	r0, r25
 abe:	08 95       	ret

00000ac0 <__fp_pscB>:
 ac0:	00 24       	eor	r0, r0
 ac2:	0a 94       	dec	r0
 ac4:	12 16       	cp	r1, r18
 ac6:	13 06       	cpc	r1, r19
 ac8:	14 06       	cpc	r1, r20
 aca:	05 06       	cpc	r0, r21
 acc:	08 95       	ret

00000ace <__fp_round>:
 ace:	09 2e       	mov	r0, r25
 ad0:	03 94       	inc	r0
 ad2:	00 0c       	add	r0, r0
 ad4:	11 f4       	brne	.+4      	; 0xada <__fp_round+0xc>
 ad6:	88 23       	and	r24, r24
 ad8:	52 f0       	brmi	.+20     	; 0xaee <__fp_round+0x20>
 ada:	bb 0f       	add	r27, r27
 adc:	40 f4       	brcc	.+16     	; 0xaee <__fp_round+0x20>
 ade:	bf 2b       	or	r27, r31
 ae0:	11 f4       	brne	.+4      	; 0xae6 <__fp_round+0x18>
 ae2:	60 ff       	sbrs	r22, 0
 ae4:	04 c0       	rjmp	.+8      	; 0xaee <__fp_round+0x20>
 ae6:	6f 5f       	subi	r22, 0xFF	; 255
 ae8:	7f 4f       	sbci	r23, 0xFF	; 255
 aea:	8f 4f       	sbci	r24, 0xFF	; 255
 aec:	9f 4f       	sbci	r25, 0xFF	; 255
 aee:	08 95       	ret

00000af0 <__fp_split3>:
 af0:	57 fd       	sbrc	r21, 7
 af2:	90 58       	subi	r25, 0x80	; 128
 af4:	44 0f       	add	r20, r20
 af6:	55 1f       	adc	r21, r21
 af8:	59 f0       	breq	.+22     	; 0xb10 <__fp_splitA+0x10>
 afa:	5f 3f       	cpi	r21, 0xFF	; 255
 afc:	71 f0       	breq	.+28     	; 0xb1a <__fp_splitA+0x1a>
 afe:	47 95       	ror	r20

00000b00 <__fp_splitA>:
 b00:	88 0f       	add	r24, r24
 b02:	97 fb       	bst	r25, 7
 b04:	99 1f       	adc	r25, r25
 b06:	61 f0       	breq	.+24     	; 0xb20 <__fp_splitA+0x20>
 b08:	9f 3f       	cpi	r25, 0xFF	; 255
 b0a:	79 f0       	breq	.+30     	; 0xb2a <__fp_splitA+0x2a>
 b0c:	87 95       	ror	r24
 b0e:	08 95       	ret
 b10:	12 16       	cp	r1, r18
 b12:	13 06       	cpc	r1, r19
 b14:	14 06       	cpc	r1, r20
 b16:	55 1f       	adc	r21, r21
 b18:	f2 cf       	rjmp	.-28     	; 0xafe <__fp_split3+0xe>
 b1a:	46 95       	lsr	r20
 b1c:	f1 df       	rcall	.-30     	; 0xb00 <__fp_splitA>
 b1e:	08 c0       	rjmp	.+16     	; 0xb30 <__fp_splitA+0x30>
 b20:	16 16       	cp	r1, r22
 b22:	17 06       	cpc	r1, r23
 b24:	18 06       	cpc	r1, r24
 b26:	99 1f       	adc	r25, r25
 b28:	f1 cf       	rjmp	.-30     	; 0xb0c <__fp_splitA+0xc>
 b2a:	86 95       	lsr	r24
 b2c:	71 05       	cpc	r23, r1
 b2e:	61 05       	cpc	r22, r1
 b30:	08 94       	sec
 b32:	08 95       	ret

00000b34 <__fp_zero>:
 b34:	e8 94       	clt

00000b36 <__fp_szero>:
 b36:	bb 27       	eor	r27, r27
 b38:	66 27       	eor	r22, r22
 b3a:	77 27       	eor	r23, r23
 b3c:	cb 01       	movw	r24, r22
 b3e:	97 f9       	bld	r25, 7
 b40:	08 95       	ret

00000b42 <__mulsf3>:
 b42:	0b d0       	rcall	.+22     	; 0xb5a <__mulsf3x>
 b44:	c4 cf       	rjmp	.-120    	; 0xace <__fp_round>
 b46:	b5 df       	rcall	.-150    	; 0xab2 <__fp_pscA>
 b48:	28 f0       	brcs	.+10     	; 0xb54 <__mulsf3+0x12>
 b4a:	ba df       	rcall	.-140    	; 0xac0 <__fp_pscB>
 b4c:	18 f0       	brcs	.+6      	; 0xb54 <__mulsf3+0x12>
 b4e:	95 23       	and	r25, r21
 b50:	09 f0       	breq	.+2      	; 0xb54 <__mulsf3+0x12>
 b52:	a6 cf       	rjmp	.-180    	; 0xaa0 <__fp_inf>
 b54:	ab cf       	rjmp	.-170    	; 0xaac <__fp_nan>
 b56:	11 24       	eor	r1, r1
 b58:	ee cf       	rjmp	.-36     	; 0xb36 <__fp_szero>

00000b5a <__mulsf3x>:
 b5a:	ca df       	rcall	.-108    	; 0xaf0 <__fp_split3>
 b5c:	a0 f3       	brcs	.-24     	; 0xb46 <__mulsf3+0x4>

00000b5e <__mulsf3_pse>:
 b5e:	95 9f       	mul	r25, r21
 b60:	d1 f3       	breq	.-12     	; 0xb56 <__mulsf3+0x14>
 b62:	95 0f       	add	r25, r21
 b64:	50 e0       	ldi	r21, 0x00	; 0
 b66:	55 1f       	adc	r21, r21
 b68:	62 9f       	mul	r22, r18
 b6a:	f0 01       	movw	r30, r0
 b6c:	72 9f       	mul	r23, r18
 b6e:	bb 27       	eor	r27, r27
 b70:	f0 0d       	add	r31, r0
 b72:	b1 1d       	adc	r27, r1
 b74:	63 9f       	mul	r22, r19
 b76:	aa 27       	eor	r26, r26
 b78:	f0 0d       	add	r31, r0
 b7a:	b1 1d       	adc	r27, r1
 b7c:	aa 1f       	adc	r26, r26
 b7e:	64 9f       	mul	r22, r20
 b80:	66 27       	eor	r22, r22
 b82:	b0 0d       	add	r27, r0
 b84:	a1 1d       	adc	r26, r1
 b86:	66 1f       	adc	r22, r22
 b88:	82 9f       	mul	r24, r18
 b8a:	22 27       	eor	r18, r18
 b8c:	b0 0d       	add	r27, r0
 b8e:	a1 1d       	adc	r26, r1
 b90:	62 1f       	adc	r22, r18
 b92:	73 9f       	mul	r23, r19
 b94:	b0 0d       	add	r27, r0
 b96:	a1 1d       	adc	r26, r1
 b98:	62 1f       	adc	r22, r18
 b9a:	83 9f       	mul	r24, r19
 b9c:	a0 0d       	add	r26, r0
 b9e:	61 1d       	adc	r22, r1
 ba0:	22 1f       	adc	r18, r18
 ba2:	74 9f       	mul	r23, r20
 ba4:	33 27       	eor	r19, r19
 ba6:	a0 0d       	add	r26, r0
 ba8:	61 1d       	adc	r22, r1
 baa:	23 1f       	adc	r18, r19
 bac:	84 9f       	mul	r24, r20
 bae:	60 0d       	add	r22, r0
 bb0:	21 1d       	adc	r18, r1
 bb2:	82 2f       	mov	r24, r18
 bb4:	76 2f       	mov	r23, r22
 bb6:	6a 2f       	mov	r22, r26
 bb8:	11 24       	eor	r1, r1
 bba:	9f 57       	subi	r25, 0x7F	; 127
 bbc:	50 40       	sbci	r21, 0x00	; 0
 bbe:	8a f0       	brmi	.+34     	; 0xbe2 <__mulsf3_pse+0x84>
 bc0:	e1 f0       	breq	.+56     	; 0xbfa <__mulsf3_pse+0x9c>
 bc2:	88 23       	and	r24, r24
 bc4:	4a f0       	brmi	.+18     	; 0xbd8 <__mulsf3_pse+0x7a>
 bc6:	ee 0f       	add	r30, r30
 bc8:	ff 1f       	adc	r31, r31
 bca:	bb 1f       	adc	r27, r27
 bcc:	66 1f       	adc	r22, r22
 bce:	77 1f       	adc	r23, r23
 bd0:	88 1f       	adc	r24, r24
 bd2:	91 50       	subi	r25, 0x01	; 1
 bd4:	50 40       	sbci	r21, 0x00	; 0
 bd6:	a9 f7       	brne	.-22     	; 0xbc2 <__mulsf3_pse+0x64>
 bd8:	9e 3f       	cpi	r25, 0xFE	; 254
 bda:	51 05       	cpc	r21, r1
 bdc:	70 f0       	brcs	.+28     	; 0xbfa <__mulsf3_pse+0x9c>
 bde:	60 cf       	rjmp	.-320    	; 0xaa0 <__fp_inf>
 be0:	aa cf       	rjmp	.-172    	; 0xb36 <__fp_szero>
 be2:	5f 3f       	cpi	r21, 0xFF	; 255
 be4:	ec f3       	brlt	.-6      	; 0xbe0 <__mulsf3_pse+0x82>
 be6:	98 3e       	cpi	r25, 0xE8	; 232
 be8:	dc f3       	brlt	.-10     	; 0xbe0 <__mulsf3_pse+0x82>
 bea:	86 95       	lsr	r24
 bec:	77 95       	ror	r23
 bee:	67 95       	ror	r22
 bf0:	b7 95       	ror	r27
 bf2:	f7 95       	ror	r31
 bf4:	e7 95       	ror	r30
 bf6:	9f 5f       	subi	r25, 0xFF	; 255
 bf8:	c1 f7       	brne	.-16     	; 0xbea <__mulsf3_pse+0x8c>
 bfa:	fe 2b       	or	r31, r30
 bfc:	88 0f       	add	r24, r24
 bfe:	91 1d       	adc	r25, r1
 c00:	96 95       	lsr	r25
 c02:	87 95       	ror	r24
 c04:	97 f9       	bld	r25, 7
 c06:	08 95       	ret

00000c08 <round>:
 c08:	7b df       	rcall	.-266    	; 0xb00 <__fp_splitA>
 c0a:	e0 f0       	brcs	.+56     	; 0xc44 <round+0x3c>
 c0c:	9e 37       	cpi	r25, 0x7E	; 126
 c0e:	d8 f0       	brcs	.+54     	; 0xc46 <round+0x3e>
 c10:	96 39       	cpi	r25, 0x96	; 150
 c12:	b8 f4       	brcc	.+46     	; 0xc42 <round+0x3a>
 c14:	9e 38       	cpi	r25, 0x8E	; 142
 c16:	48 f4       	brcc	.+18     	; 0xc2a <round+0x22>
 c18:	67 2f       	mov	r22, r23
 c1a:	78 2f       	mov	r23, r24
 c1c:	88 27       	eor	r24, r24
 c1e:	98 5f       	subi	r25, 0xF8	; 248
 c20:	f9 cf       	rjmp	.-14     	; 0xc14 <round+0xc>
 c22:	86 95       	lsr	r24
 c24:	77 95       	ror	r23
 c26:	67 95       	ror	r22
 c28:	93 95       	inc	r25
 c2a:	95 39       	cpi	r25, 0x95	; 149
 c2c:	d0 f3       	brcs	.-12     	; 0xc22 <round+0x1a>
 c2e:	b6 2f       	mov	r27, r22
 c30:	b1 70       	andi	r27, 0x01	; 1
 c32:	6b 0f       	add	r22, r27
 c34:	71 1d       	adc	r23, r1
 c36:	81 1d       	adc	r24, r1
 c38:	20 f4       	brcc	.+8      	; 0xc42 <round+0x3a>
 c3a:	87 95       	ror	r24
 c3c:	77 95       	ror	r23
 c3e:	67 95       	ror	r22
 c40:	93 95       	inc	r25
 c42:	02 c0       	rjmp	.+4      	; 0xc48 <__fp_mintl>
 c44:	1c c0       	rjmp	.+56     	; 0xc7e <__fp_mpack>
 c46:	77 cf       	rjmp	.-274    	; 0xb36 <__fp_szero>

00000c48 <__fp_mintl>:
 c48:	88 23       	and	r24, r24
 c4a:	71 f4       	brne	.+28     	; 0xc68 <__fp_mintl+0x20>
 c4c:	77 23       	and	r23, r23
 c4e:	21 f0       	breq	.+8      	; 0xc58 <__fp_mintl+0x10>
 c50:	98 50       	subi	r25, 0x08	; 8
 c52:	87 2b       	or	r24, r23
 c54:	76 2f       	mov	r23, r22
 c56:	07 c0       	rjmp	.+14     	; 0xc66 <__fp_mintl+0x1e>
 c58:	66 23       	and	r22, r22
 c5a:	11 f4       	brne	.+4      	; 0xc60 <__fp_mintl+0x18>
 c5c:	99 27       	eor	r25, r25
 c5e:	0d c0       	rjmp	.+26     	; 0xc7a <__fp_mintl+0x32>
 c60:	90 51       	subi	r25, 0x10	; 16
 c62:	86 2b       	or	r24, r22
 c64:	70 e0       	ldi	r23, 0x00	; 0
 c66:	60 e0       	ldi	r22, 0x00	; 0
 c68:	2a f0       	brmi	.+10     	; 0xc74 <__fp_mintl+0x2c>
 c6a:	9a 95       	dec	r25
 c6c:	66 0f       	add	r22, r22
 c6e:	77 1f       	adc	r23, r23
 c70:	88 1f       	adc	r24, r24
 c72:	da f7       	brpl	.-10     	; 0xc6a <__fp_mintl+0x22>
 c74:	88 0f       	add	r24, r24
 c76:	96 95       	lsr	r25
 c78:	87 95       	ror	r24
 c7a:	97 f9       	bld	r25, 7
 c7c:	08 95       	ret

00000c7e <__fp_mpack>:
 c7e:	9f 3f       	cpi	r25, 0xFF	; 255
 c80:	31 f0       	breq	.+12     	; 0xc8e <__fp_mpack_finite+0xc>

00000c82 <__fp_mpack_finite>:
 c82:	91 50       	subi	r25, 0x01	; 1
 c84:	20 f4       	brcc	.+8      	; 0xc8e <__fp_mpack_finite+0xc>
 c86:	87 95       	ror	r24
 c88:	77 95       	ror	r23
 c8a:	67 95       	ror	r22
 c8c:	b7 95       	ror	r27
 c8e:	88 0f       	add	r24, r24
 c90:	91 1d       	adc	r25, r1
 c92:	96 95       	lsr	r25
 c94:	87 95       	ror	r24
 c96:	97 f9       	bld	r25, 7
 c98:	08 95       	ret

00000c9a <_exit>:
 c9a:	f8 94       	cli

00000c9c <__stop_program>:
 c9c:	ff cf       	rjmp	.-2      	; 0xc9c <__stop_program>
