XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

ESTUDO DO COMPORTAMENTO DE UM TCSC FRENTE A DOIS ALGORITMOS DE
SINCRONISMO PLL E SOGI-FLL
BRUNO LAURINDO, ULISSES MIRANDA, MAURICIO AREDES
LEMT  LABORATÓRIO DE ELETRÔNICA DE POTÊNCIA E MÉDIA TENSÃO, PROGRAMA DE ENGENHARIA ELÉTRICA,
COPPEUFRJ
CENTRO DE TECNOLOGIA, BLOCO I, SALA I-156, CIDADE UNIVERSITÁRIA, RIO DE JANEIRO, RJ, BRASIL
CEP 21.949-900 CAIXA POSTAL 68504
E-MAILS BRUNOML@LEMT.UFRJ.BR, ULISSESMIRANDA@UFRJ.BR, AREDES@LEMT.UFRJ.BR
Abstract  This paper presents a comparative study between two synchronization algorithms for tracking the fundamental
frequency and phase for positive sequence of the network, the PLL (Phase Locked-Loop) and SOGI-FLL (Second Order Generalized Integrator - Frequency-Locked Loop), applied to a TCSC (Thyristor Controlled Series Capacitor). It is carried out short introduction to transmission lines, stability power systems and series compensation. The control models and the compensator basement are presented and detailed. The analysis of the two synchronization algorithms is performed through digital simulation on the PSCADEMTDC program, the
achieved results show the feasibility of the synchronization method presented.

Keywords  TCSC, SOGI-FLL, PLL, Power Electronics.

Resumo  Este artigo apresenta um estudo comparativo entre dois algoritmos de sincronismo para rastreamento de fase e
freqência da componente fundamental de seqência positiva da corrente da rede, o PLL (Phase Locked-Loop) e o SOGI-FLL (Second
Order Generalized Integrator  Frequency Locked-Loop), aplicados a um TCSC (Thyristor Controlled Series Capacitor). É abordada uma
pequena introdução s linhas_de_transmissão, estabilidade_de_sistemas_de_potência, destacando-se a compensação série. Os modelos de
controles e o princípio de operação do compensador citados são apresentados e detalhados. A análise do funcionamento de ambos é feita por
meio de simulação digital no programa PSCADEMTDC. Os resultados alcançados comparam a viabilidade de implementação do algoritmo
de sincronismo apresentado.

Palavras-chave  .

1

Introdução

O TCSC é um equipamento composto por um
capacitor fixo e um reator controlado a tiristores. A
reatância efetiva do TCSC é modificada por meio do
controle do disparo dos tiristores de maneira a variar
a reatância total da linha e, conseqentemente, controlar a capacidade de transmissão_de_energia (Costa
Jr., et al., 2003). Um esquema básico para o TCSC é
mostrado na Figura 1.
O TCSC permite que o nível de compensação
série de uma linha_de_transmissão seja controlado de
forma rápida e contínua.
Para tanto, uma estratégia de controle de disparo
dos tiristores é fundamental para o bom desempenho
deste equipamento.
Neste artigo são avaliados dois algoritmos de
sincronismo utilizados no circuito de disparo o PLL
e o SOGI-FLL que serão detalhados nas seções seguintes, nas quais serão abordados alguns aspectos
construtivos e suas respectivas funções_de_transferência, podendo assim avaliar o ajuste_de_parâmetros.

Figura 1. Esquema Básico do TCSC

2 O TCSC
A concepção do TCSC é baseada no conceito de
FACTS (Flexible AC Transmission Systems) os quais
têm como principais características o aumento da
capacidade de transmissão de potência e o controle
direto no fluxo_de_potência em rotas específicas da
transmissão (Hingorami, et al., 2000).

3162

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

Um circuito de disparo típico inclui duas funções fundamentais o circuito de sincronismo e o
circuito para geração do sinal de disparo, que estão
detalhados nas subseções a seguir.

No TCSC, o equivalente entre o capacitor série e
a reatância indutiva pode ser controlado continuamente por meio do disparo adequado dos tiristores.
No Brasil o TCSC é considerado como elemento
fundamental para a conexão dos sistemas_elétricos
NorteSul, sendo suas primordiais funções o amortecimento de oscilações de baixa freqência entre os
dois sistemas e a melhoria na capacidade de transmissão da mesma (Lima, et al., 2007).
A compensação é realizada a partir do controle
da reatância do circuito LC paralelo, sendo a reatância equivalente introduzida em série, XTCSC(), formado por uma capacitância fixa, XC, e uma indutância controlada, XL(). O controle é realizado a partir
de um ângulo  de disparo, tendo como referência a
corrente de linha i.
Dessa forma, o equivalente gerado no sistema é
definido, de forma simplificada, por
  
onde
   

 . 
  


,

(1)

.

(2)

  

3.1 Phase Locked Loop - PLL
Em equipamentos baseados em eletrônica_de_potência, como por exemplo, os TCSCs da interligação
NorteSul, o sincronismo utilizado são circuitos PLL
(Lima, et al., 2007). Na Figura 3 observa-se um diagrama simplificado de sua estrutura, onde é visto um
detector de fases, um filtro e um oscilador controlado.
 Detector de fases gera um sinal de saída
proporcional a diferença de fases do sinal de entrada.
Dependendo do tipo do detector utilizado podem
aparecer componentes ac de altas freqências junto
com o sinal dc
 Filtro tem características passa baixa e filtra
as componentes ac de alta freqência que saem do
detector de fases
 Oscilador controlado gera um sinal ac cuja
freqência varia com a grandeza de entrada, que
pode ser tensão ou corrente.

Sendo   , e  o ângulo de atraso medido
em relação ao cruzamento pelo zero da corrente de
linha.
O equipamento funciona em faixas, de acordo
com a reatância equivalente que pode ser inserida no
sistema. Observando duas regiões distintas indutiva
0      ou capacitiva,      2.
Na Figura 2 são observados os modos de operação do TCSC, onde se percebe que ângulos de disparo próximos de zero implicam em reatâncias indutivas com valores bem próximos, analogamente com
ângulos de disparo próximos de 2, implicam em
reatâncias capacitivas que variam muito pouco. Cabe
destacar os ângulos limites de disparo, ! " e
 " , que definem a área em que a operação do
TCSC deve ser inibida, em função do risco de ressonância, onde XL ( )  XC (Hingorami, et al., 2000).

reference
input u1(t)

phase
detector
(PD)

phase error
ud(t)

loop filter
(LF)

output u2(t)

Controlled
Oscillator

input uf(t)

Figura 3. Diagrama de Blocos da Estrutura Básica do PLL

Então, a partir deste diagrama são definidas as
grandezas de entrada assim como a de saída do oscilador por (Costa Jr, et al., 2003)
( )  *( . + ,-.  0 1. 
(3)
 )  * . + ,-2  0 12 
(4)
Da mesma forma se dá com a saída do detector
fase, ou seja, o erro de fase 3 ), que é definido
como
3 )  *( * . 4+5 1( 1 
(5)
onde, *( *  kd e 1(

1  16 ).

Portanto com as amplitudes *( * , ambas normalizadas para unidade, chega-se a uma simplificação
da equação (5), 3 ) 7 16 ). E a partir de então,
um comportamento linearizado do PLL pode ser
descrito pelo diagrama_de_blocos da Figura 4.
Nesse diagrama_de_blocos da Figura 4, nota-se
que a freqência de centro aparece somada a saída do
filtro (tipo PI), que produz o mesmo efeito de condições iniciais diferentes zero na saída do integrador.

Figura 2. Curva de Reatância versus Ângulo de Disparo

3 Controles do TCSC
Nesta seção, é apresentado o controle utilizado
no comando de abertura das chaves do compensador,
com foco no algoritmo de sincronismo.

3163

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

S( )

R

S( )

+

> T
+
>A U
4

-

S )

S )

1
4
CO

Loop filter

Figura 4. Diagrama de Blocos do PLL

12 
1. 



89 0 8
2 089 08

,

(6)

sendo reescrito da seguinte forma
H(s)



2
-< 0 -<
2
2
 0-< 0-<

,

(7)

onde,   > , @  >A 2 > .
3.2 Second Order Generalized Integrator-Frequency
Locked Loop - SOGI-FLL
Este algoritmo propõe um novo método de sincronismo com freqência adaptativa que estima não
somente componentes de seqência positiva e negativa de sinais de potência na freqência fundamental
como também componentes de seqência de freqências maiores. Para este trabalho será explorado
apenas o rastreamento da freqência fundamental do
sinal de entrada, não importando as freqências mais
elevadas.
O conceito do generalized integrator (GI) para
sinais senoidais é a base dos controladores proporcional-ressonantes tendo como funcionalidade básica, introduzir um ganho infinito na freqência de
ressonância selecionada de modo a eliminar o erro no
estado permanente daquela freqência.
Assim uma estrutura para o GI foi apresentada
formalmente por (Rodriguez, et al., 2006), sendo
nomeada de Second Order Generalized Integrator,
conforme mostrado na Figura 5.

DE

(S) 

-
2 0-2

Q(s)



CF
C
GC F
C

(s) 
(s)

J

)I 7 K



D- F 
2
2 0D- F 0- F
2
D-H

2 0D- F 0-H2

(9)
(10)

(11)

Como é visto na equação (11), o tempo de assentamento depende exclusivamente do parâmetro . O
 estimado e utilizado foi no valor de 50. E com
um ganho k  2.
A partir daí, facilmente pode ser implementada
uma estrutura trifásica do SOGI-FLL, onde com
informações da grandeza de entrada em abc, por
exemplo, a corrente, chega  saída do algoritmo uma
0( H
corrente NOPQ
em fase e freqência com a componente
fundamental de seqência positiva da corrente de
entrada, conforme a Figura 7.

Sua função_de_transferência é dada por
C



Figura 6. SOGI-FLL com Normalização no ganho do FLL

Figura 5. Filtro Adaptativo baseado no SOGI-QSG

SOGI (S) 

D(s)

Neste caso, com as duas equações anteriores, é
mostrado que a saída qI está sempre atrasada de 90
da saída I, independentemente da freqência do
sinal de entrada I e da freqência de ressonância do
SOGI. Ressaltando também que a largura de banda
do filtro representada em (9) independe da freqência
de centro , sendo exclusivamente ajustado pelo
ganho k (Rodriguez, et al., 2008).
Para qualquer aplicação do SOGI-FLL assim
como a utilizada neste estudo, é de grande relevância
o entendimento do FLL.
O FLL realimentado e linearizado é mostrado na
Figura 6. Neste sistema o ganho do FLL é ajustado
por uma realimentação estimada nas condições de
operação da malha, que garanta um tempo de assentamento constante na estimativa da freqência da
rede independentemente das características do sinal
de entrada. (Rodriguez, et al., 2008)

E com essa forma linearizada do loop, a função
de transferência entre 1( ) e 1 ) é dada por
H(s) 

As funções_de_transferência das duas saídas em
quadratura do filtro_adaptativo são vistas em (9) e
(10) a seguir

Seguindo este modelo, que foi o implementado
neste trabalho, rampas foram geradas, a partir da
freqência rastreada , assim como no PLL, para
serem entregues ao controle de disparo dos tiristores.

(8)

3164

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

Figura 7. Dual SOGI-FLL Otimizado

Conforme a Figura 8, o ângulo de disparo dos tiristores é obtido por meio da comparação entre a
potência_ativa do sistema com uma potência de referência. Nesta comparação o erro entre as potências
será nulo em regime_permanente devido  ação do
controlador PI, cuja saída é o ângulo de disparo ().
De posse de  e do sinal de sincronismo ), é realizado o controle das chaves.
Considerando neste momento o circuito de disparo e a ilustração das referências da Figura 9, quando ambas as referências passam a ter mesmo sinal, a
chave diretamente polarizada é disparada. Supondo,
por exemplo, a corrente i positiva e a tensão VC negativa, o tiristor 2 está polarizado diretamente sendo
disparado com atraso de  após a corrente i cruzar o
zero. Acontecendo de forma análoga com o tiristor 1
no semi-ciclo negativo da corrente i, disparando-o
quando polarizado diretamente.

3.2 Circuito para geração do sinal de disparo
Nesta seção, está mostrado de forma sucinta o
circuito de potência, onde acontece o controle dos
comandos abertura das chaves do compensador.
O controle utilizado no sistema é independente
por fase, monofásico, e está ilustrado na Figura 8,
onde se vê v e i, tensão e corrente, como grandezas
de entrada, Pmed é potência monofásica medida e Pref
é a potência máxima que o sistema deverá suprir.

Figura 8. Circuito de Potência - Controle dos Tiristores

Com o objetivo de filtrar a oscilação na dupla
freqência (2 ) do cálculo da potência instantânea,
advinda do produto direto tensão-corrente (PV.I), o
cálculo da potência foi efetuado simulando um sistema trifásico (va.ia + vb.ib + vc.ic). Para isso, caracterizando o controle monofásico, a tensão e corrente de
cada fase foram atrasadas de -120 e 120 (Santos Jr.,
et al., 2003).
Dessa forma, tem-se a própria fase como uma
das referências e as outras duas ficam a cargo do
atraso citado. Como exemplo, na fase a, vê-se a potência calculada na equação (12) a seguir

Figura 9. Formas de Onda da Corrente de Linha, Tensão no Capacitor e Controle Gerado pelo Circuito

Pmed  va.ia + va -120.ia -120 + va120.ia120 (12)
3165

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

Em seguida, em t4s a referência é reduzida para 0,7
p.u., da mesma forma o TCSC fez com que a potência transmitida seguisse a referência, levando aproximadamente 1,4s. Ressaltando também o instante da
falta, que aconteceu aos 6,5s, e que tão logo fosse
eliminada, o equipamento trouxe novamente a potência para o nível da referência, 0,7 pu.

4 Detalhes e Resultados da Implementação
Este trabalho foi simulado no software
PSCADEMTDC utilizando modelos dependentes da
freqência, com objetivo de avaliar o funcionamento
do TCSC em sistema de potência sendo, ora sincronizado por um PLL e ora sincronizado pelo SOGIFLL.

Pelas Figuras 12 e 13, observa-se que a variação
dos ângulos de disparo em função do nível de compensação também são semelhantes. Nelas podem ser
vistos que como os capacitores são inseridos em cada
fase de maneira uniforme, exceto no instante do curto
em diante, pois a potência_ativa em cada fase é alterada e, portanto sendo necessária a correção de potência_ativa individual por fase. Atuação do PLL(1 .

4.1 Descrição do Sistema
O cenário da simulação é composto por dois sistemas equivalentes, A e B, interligados entre si por
duas linhas_de_transmissão trifásicas, paralelas, idênticas, idealmente transpostas, de 2722 Km com potência característica de 1890MW (Santos Jr., et al.,
2003), sendo esta a potência base. Uma das linhas
está controlada pelo TCSC, a LT1, e a outra linha
não, a LT2. O TCSC foi modelado para compensação
série da linha e controle da capacidade de transmissão de potência de até 40.

Através, das Figuras 14 e 15 é observada uma
característica indispensável ao bom funcionamento
do TCSC, ou seja, o exato sincronismo de forma
rápida, que para os dois algoritmos se deu de forma
satisfatória, porém o SOGI-FLL apresentou-se sensivelmente mais rápido sincronizando em aproximadamente 300ms.

O TCSC está modelado com os seguintes parâmetros C 180F L52,2mH (Xc(min) 14,75  e
Xc(max)59 , em 60Hz). Os parâmetros do sistema
seguem de acordo com a Tabela 1.
A simulação teve uma duração de 12s, com time
step de 10s e o plot step de 50s. Os eventos da
simulação foram em t  1,0s o TCSC é ligado e a
potência de referência é elevada para 1 p.u, em t  4s
a potência de referência é reduzida para 0,7 pu e por
fim aos 6,5 é aplicada uma falta monofásica na fase
c, com duração de 200ms.
Tabela 1. Parâmetros dos Sistemas Equivalentes.
VRMS *
f
Z

Carga

**

*

valores iniciais

Sistema A

Sistema B

750 0 KV
60 Hz
18 87 
R  2000 
R2  724,9 
L  2,55 H

825 -191,5 
60 Hz
28 87 
R  250 
R2  173,6 
L  0,3054 

**

Figura 10. Potências Ativas Trifásicas transmitidas por LT1 e LT2
 Pelo PLL

carga em estrela  RR2L

4.2 Resultados
Pelas Figuras 10 e 11 é possível analisar o controle da capacidade de transmissão na LT1 com o
PLL e com SOGI-FLL, respectivamente. Onde se
encontram comportamentos similares, uma vez que o
disparo dos tiristores ocorreu de forma correta, dado
o perfeito funcionamento da sincronização.
Nestes gráficos pode ser observado que, em
t1s, quando a referência foi elevada para 1890 MW
(1pu) o equipamento levou aproximadamente 2,3s.

Figura 11.Potências Ativas Trifásicas transmitidas por LT1 e LT2
- Pelo SOGI-FLL

3166

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

5 Conclusão
Neste estudo foi avaliado o desempenho de um
compensador_série, o TCSC, operando com um novo
algoritmo de sincronismo, o SOGI-FLL o qual apresentou uma boa performance em uma possível utilização. Uma vez que possibilitou o controle da capacidade de transmissão de potência do sistema simulado de forma idêntica ao PLL. Considerando também a relevância do estudo de um algoritmo recente,
aprofundando seus conceitos e testando a viabilidade
de utilização em equipamento de compensação série
de linhas_de_transmissão. Tendo o SOGI-FLL um
comportamento tão robusto quanto algoritmos de
sincronismos tradicionais como o PLL. Confirmando
a viabilidade do funcionamento de um TCSC com o
SOGI-FLL.

Figura 12. Ângulos de Disparo para níveis de compensação de 1pu
e 0,7pu - Pelo PLL

Agradecimentos
Os autores deste trabalho agradecem ao CNPq
pelo apoio financeiro neste projeto. E também s
discussões técnicas no grupo LEMT que muito contribuíram, em especial ao Engenheiro Isidoro Raposo
Filho, M. Sc. e ao Professor Luis Guilherme Rolim,
Dr.-Ing.
Referências Bibliográficas

Figura 13. Ângulos de Disparo para níveis de compensação de 1pu
e 0,7pu - Pelo SOGI-FLL

Costa Jr., D. R. da, Rolim, L. G. B., e Aredes, M.,
2003. Analysis and Software Implementation of
a Robust Synchronizing Circuit - PLL Circuit.
IEEE International Symposium on Industrial
Electronics - ISIE, pp. 616-622
Hingorami, N.G, Gyugyi, L. 2000. Understanding
FACTS, New York, IEEE Press
Lima, S.L.S., et al. 2007. Avaliação da Operação
Conjunta dos TCSCs da Interligação NorteSul
do Sistema Elétrico Brasileiro, Dissertação de
Mestrado (COPPEUFRJ), Rio de Janeiro  RJ
Rodríguez, P., at el. 2006. Advanced Grid
Synchronization System for Power Converters
under Unbalanced and Distorced Operating
Conditions, in Proc. IEEE Int. Conf. on Ind.
Electron. (IECON06), pp.5173-5178.
Rodríguez, P., at el. 2008. Grid Synchronization of
Power Converters Using Multiple Second Order
Generalized Integrators, in Proc. IEEE Int. Conf.
on Ind. Electron. (IECON08), Florida, 10-13.
pp.755-760
SANTOS Jr. Gilson Ferreira dos, 2003 Análise de
uma Linha de Transmissão de Meio
Comprimento de Onda Controlada por um
Dispositivo FACTS  Tese MSc. COPPEUFRJ

Figura 14. Seno da Rampa da fase a do PLL sincronizada com ia

Figura 15. Seno da Rampa da fase a do SOGI-FLL sincronizada
com ia

3167