# Directivas — Introducción a VHDL

<!--
::METADATA::
type: reference
topic_id: vhdl-01-introduccion-vhdl
file_id: _directives
status: stable
audience: ai_context
-->

## Clasificación del Contenido

| Carpeta/Archivo | Archivo Principal | Descripción |
|-----------------|-------------------|-------------|
| `theory/` | `VHDL-01-Teoria-IntroVHDL.md` | Teoría introductoria VHDL |
| `methods/` | `VHDL-01-Metodos-Flujo.md` | Flujo de diseño HDL |
| `problems/` | `VHDL-01-Problemas.md` | Enunciados de problemas |
| `solutions/` | `VHDL-01-Respuestas.md` | Soluciones desarrolladas |
| `applications/` | `APP-VHDL-01-decoder-7seg.md` | Decodificador 7 segmentos |
| `VHDL-01-Intro.md` | — | Entrada principal del tema |
| `VHDL-01-Resumen-Formulas.md` | — | Resumen de sintaxis |
| `manifest.json` | — | Metadatos y configuración |

## Directivas para IA

- **Audiencia:** Estudiante universitario de diseño digital con VHDL
- **Formato de salida:** Markdown con código VHDL comentado en español
- **Notación:** Seguir `[00-META/notation-cheatsheet.md](../../00-META/notation-cheatsheet.md)`
- **Tareas permitidas:** explain_concept, generate_code, review_code, verify_syntax, diagnostic_check
- **Hardware asumido:** FPGA genérica (Xilinx/Intel)
- **Nivel de dificultad:** Básico (1/3)

## Contexto del Tema

- **Prerrequisitos:** dd-07-memorias (Diseño Digital completo)
- **Tags:** VHDL, HDL, FPGA, síntesis, simulación, flujo de diseño
- **Propósito:** Introducir el lenguaje VHDL, su historia y el flujo de diseño digital
