Figura 1. Componentele unui testbench conform UVM
Figura 2. Progresul unui testbench bazat pe coverage
Figura 3. Fazele UVM 
Figura 4. Structura unui frame UART
Figura 5. Explicație SYNC
Figura 6. Detalii ecran 
Figura 7. Conector VGA 
Figura 8. Diagrama simplificată a parcurgerii sistemului
Figura 9. Componenta Top Module
Figura 10. Design Top Module
Figura 11. Modulul Clock Divider
Figura 12. Golden model pentru reconfigurare
Figura 13. Modulul Debouncers
Figura 14. Modulul UART
Figura 15. Golden model pentru o comunicare validă prin UART
Figura 16. Golden model pentru o comunicare invalidă prin UART
Figura 17. Modulul Color Manager
Figura 18. Modulul VGA
Figura 19. Modulul Led Manager
Figura 20. Golden model pentru debouncer
Figura 21. Diagrama de stări finite a modulului UART
Figura 22. Diagrama de stări finite a managerului de configurații
Figura 23. Poziția cadranelor
Figura 24. Diagrama de stări finite a managerului de cadrane
Figura 25. Design verificare LM
Figura 26. Design verificare CD
Figura 27. Design verificare UART
Figura 28. Design verificare VGA
Figura 29. Design verificare DB
Figura 30. Design verificare CM
Figura 31. Topologia testului
Figura 32. Header covergroup
Figura 33. Rezumat coverpoint
Figura 34. Detalii coverpoint
Figura 35. Waveform DB
Figura 36. Waveform frame UART valid
Figura 37. Waveform supraeșantionare UART
Figura 38. Waveform reconfigurare UART
Figura 39. Waveform eroare UART
Figura 40. Waveform VGA HSYNC
Figura 41. Waveform VGA VSYNC
Figura 42. Waveform date VGA
Figura 43. Waveform sincronizare VGA
Figura 44. Waveform CD
Figura 45. Waveform reconfigurare CD
Figura 46. Waveform LM
Figura 47. Waveform CM
Figura 48. Design verificare CS


Figura 35. Informații aserții în transcript












