0.7
2020.2
Apr 18 2022
16:05:34
C:/Users/matia/TP-ARQUITECTURA/ALU/ALU.srcs/sources_1/new/alu.v,1667250504,verilog,,C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/baud_rate_generator.v,,alu,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.sim/sim_1/behav/xsim/glbl.v,1666982467,verilog,,,,glbl,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sim_1/new/tb_blackbox.v,1667430714,verilog,,,,tb_blackbox,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sim_1/new/tb_rx_module.v,1666982467,verilog,,,,tb_rx_module,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/baud_rate_generator.v,1667256002,verilog,,C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/blackbox.v,,baud_rate_generator,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/blackbox.v,1667253040,verilog,,C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/interface.v,,blackbox,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/interface.v,1667253660,verilog,,C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/rx_module.v,,interface,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/rx_module.v,1667256805,verilog,,C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/tx_module.v,,rx_module,,,,,,,,
C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sources_1/new/tx_module.v,1666982467,verilog,,C:/Users/matia/TP-ARQUITECTURA/UART/UART.srcs/sim_1/new/tb_blackbox.v,,tx_module,,,,,,,,
