{"patent_id": "10-2021-7023674", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0105985", "출원번호": "10-2021-7023674", "발명의 명칭": "초전도 뉴로모픽 코어", "출원인": "노스롭 그루먼 시스템즈 코포레이션", "발명자": "치르하트, 파울 켄턴"}}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "초전도 뉴로모픽 코어로:단자속 양자(SFQ) 펄스들을 수신하도록 구성된 입력선들과;상기 뉴로모픽 코어로 모사되는 단일한 뉴런에 대한 입력들을 제공하는 다른 신경 시냅스들에 대응하는 열들과상기 뉴로모픽 코어로 순차적으로 모사되는 다른 뉴런들에 대응하는 열들로 시냅스 가중치 값들을 저장하도록구성된 초전도 디지털 메모리 어레이와;누산 시간 주기 동안 상기 메모리 어레이로부터 검색된 상기 시냅스 가중치 값들을 합산하도록 구성된 초전도디지털 누산기와;상기 합산된 누산기 출력을 아날로그 신호로 변환하도록 구성된 초전도 디지털 아날로그 변환기와; 및임계값을 초과하는 상기 아날로그 신호에 기반하여 상기 뉴로모픽 코어의 출력으로 SFQ 펄스들을 제공하도록 구성된 초전도 아날로그 세포체 회로를구비하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 메모리 어레이의 각 다른 행이 인공 신경망의 해당 층에서 모사되는 뉴런에 대한 시냅스 가중치 값들을 저장하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 메모리 어레이의 첫 번째 행이 인공 신경망의 하나의 층에서 첫 번째 모사되는 뉴런에 대한 시냅스 가중치값들을 저장하고, 상기 메모리 어레이의 두 번째 행이 상기 인공 신경망의 동일한 층에서 두 번째 모사되는 뉴런에 대한 시냅스 가중치 값들을 저장하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 뉴로모픽 코어에 입력들로 제공되는 SFQ 펄스들을:상기 뉴로모픽 코어가 모사되는 인공 신경망의 다음 층의 뉴런에 대한 입력들을 처리하는 다음 시스템의 시작,또는상기 메모리 어레이가 상기 메모리 어레이에 대한 열 선택 입력으로 SFQ 펄스들의 순차적 수신이 가능할 때중의 어느 하나까지 저장하도록 구성된 유입 스파이크 버퍼를 더 구비하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 세포체 회로가 단지 2개의 조셉슨 접합들과 단지 3개의 인덕터들을 포함하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,공개특허 10-2021-0105985-3-상기 세포체 회로가 상기 뉴로모픽 코어로 순차적으로 모사되는 다른 뉴런의 해당 세포체를 각각 모사하는 세포체 회로들의 어레이를 포함하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 어레이의 각 세포체 회로가 단지 2개의 조셉슨 접합들과 단지 3개의 인덕터들을 포함하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,신경망의 적어도 4개의 해당 층들의 적어도 4개의 뉴런들을 순차적으로 모사하도록 구성된 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,적어도 4개의 행들의 메모리 어레이를 구비하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 세포체 회로가 상기 뉴로모픽 코어로 순차적으로 모사되는 다른 뉴런의 해당 세포체를 각각 모사하는 4개의 세포체 회로들의 어레이를 포함하는 뉴로모픽 코어."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항의 뉴로모픽 코어의 적어도 4개의 개체들의 네트워크로,상기 각 코어 개체의 출력이 상기 다른 코어 개체들의 각각에 직접 연결되는 코어 개체의 네트워크."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항의 뉴로모픽 코어의 개체들의 네트워크로,상기 각 코어의 입력들과 출력들이 초전도 디지털 분배 네트워크에 연결되는 코어 개체의 네트워크."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,적어도 일천 개의 뉴런들을 포함하는 네트워크의 시뮬레이션을 제공하도록 구성된 코어 개체의 네트워크."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "모사된 뉴런으로 생성된 활동 전위를 표현하는 입력 단자속 양자(SFQ) 펄스를 입력 신호로 수신하는 단계와;상기 입력 신호에 기반하여 초전도 디지털 메모리 어레이에서 시냅스 가중치 값에 액세스하는 단계와; 시간 주기 동안 액세스된 상기 시냅스 가중치 값들을 누산하는 단계와;상기 누산된 가중치 값들을 아날로그 신호로 변환하는 단계와;상기 아날로그 신호의 임계값에 대한 비교에 기반하여 출력 SFQ 펄스로서의 출력 신호를 방출하는 단계를포함하는 방법."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,다른 모사된 뉴런으로 생성된 활동 전위를 표현하는 제2 SFQ 펄스를 제2 입력 신호로 수신하는 단계와; 및시스템 사이클 클록이 다음 시스템 사이클을 표시하거나 메모리 어레이로부터의 신호가 사용 불가능을 표시하는공개특허 10-2021-0105985-4-것의 어느 하나에 기반하여 상기 제2 입력 신호를 버퍼에 저장하는 단계를더 포함하는 방법."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,다른 모사된 뉴런들로 생성된 활동 전위들을 표현하는 제2 SFQ 펄스들을 복수의 추가적인 입력 신호들로 수신하는 단계와; 및상기 추가적인 입력 신호들을 상기 메모리 어레이의 다른 해당 열 선택선들에 대한 주기적 및 순차적 해제를 위해 버퍼에 저장하는 단계를더 포함하는 방법."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 버퍼가 선입선출(FIFO) 버퍼로 조직되고, 해당 시간 주기 동안 2개의 2진 상태들의 하나로 수신된 입력 신호를 표현하고 다른 해당 시간 주기 동안 상기 2개의 2진 상태 중 다른 것으로 입력 신호들의 부재를 표현함으로써 스파이크 도달 시간들 간의 타이밍 관계를 보존하도록 구성되는 방법."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서,상기 누산된 가중치 값들의 아날로그 신호로의 변환이:연속적으로, 또는지정된 입력 마감 시간 이후에 시작하고 상기 누산 시간 주기의 종단 이전에 시작하는 것중의 어느 하나로 수행되는 방법."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "프로그래밍 가능한 하드웨어 기반 인공 신경망으로:적어도 하나의 뉴로모픽 코어를 구비하는 초전도 집적회로로, 상기 적어도 하나의 뉴로모픽 코어가 상기 신경망의 복수의 뉴런들을 순차적으로 모사하도록 구성되는 상기 집적회로를 구비하고, 상기 적어도 하나의 뉴로모픽코어가:시스템 사이클 동안 상기 적어도 하나의 뉴로모픽 코어로 모사되는 특정한 뉴런의 특정한 시냅스 입력과 연계된프로그래밍 가능한 가중치를 표현하는 디지털 메모리 내의 워드를 선택하도록 구성된 열 선택선들과 행 선택선들을 갖는 상기 초전도 디지털 메모리 어레이와; 및상기 디지털 메모리 어레이로부터의 처리된 출력들에 기반하여 상기 뉴로모픽 코어의 출력으로 단자속 양자(SFQ) 펄스를 제공하도록 구성된 초전도 아날로그 세포체 회로를 포함하는 인공 신경망."}
{"patent_id": "10-2021-7023674", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서,상기 적어도 하나의 뉴로모픽 코어가:입력 신호들을 저장하여 이들을 상기 열 선택선들에 공급하는 버퍼와;상기 메모리 어레이로부터 검색된 가중치들을 합산하는 파이프라인화된 디지털 누산기와; 및상기 누산기에 의해 합산된 가중치들에 기반하여 세포체 회로에 아ㅇ날로그 신호를 제공하는 디지털 아날로그변환기를 더 포함하는 인공 신경망.공개특허 10-2021-0105985-5-"}
{"patent_id": "10-2021-7023674", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "초전도 뉴로모픽 파이프라인화 프로세서 코어는 세포체, 축색돌기, 수상돌기, 및 시냅스 연결들의 기능을 제공함 으로써 하드웨어에 신경망을 구축하는 데 사용될 수 있다. 초전도 뉴로모픽 파이프라인화 프로세서 코어의 각 개 체는 하나 이상의 생물학적 뉴런의 프로그래밍 가능하고 축소 확대 가능한 모델을 기존 설계들보다 더 효율적이 고 생물학적으로 실제적인 초전도 하드웨어에 구현한다. 이 코어는 아주 다양한 대단위 신경망들을 하드웨어에 구축하는 데 사용될 수 있다. 뉴런 코어의 생물학적으로 실제적인 작동은 네트워크에 소프트웨어 기반 신경망에 서는 구축하기 어렵고 실온 반도체 전자회로를 사용해서는 실현 불가능한 추가적인 능력들을 네트워크에 제공한 다. 코어를 구성하는 초전도 전자회로는 비교 가능한 현재기술의 반도체 기반 설계에 비해 와트 당 초 당 저 많 은 작동들을 수행할 수 있게 한다."}
{"patent_id": "10-2021-7023674", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원들 본원은 2019년 1월 25일자로 출원된 미국특허출원 제16/258174호에 대한 우선권을 주장하는 바, 이는 이 명세서 에 그 전체로 포함되어 있다."}
{"patent_id": "10-2021-7023674", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 2, "content": "기술분야 본 발명은 일반적으로 양자 및 고전적(classical) 디지털 초전도 회로에 관한 것으로, 구체적으로는 초전도 뉴 로모픽 코어(superconducting neuromorphic core)에 관한 것이다."}
{"patent_id": "10-2021-7023674", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "디지털 로직 분야에 있어서, 잘 알려지고 고도로 발전된 상보형 금속산화물 반도체(complimentary metal-oxide semiconductor; CMOS) 기술이 광범위하게 사용되고 있다. CMOS가 기술로서 성숙 상태에 근접하기 시작함에 따라, 속도, 전력 손실 연산 밀도(power dissipation computational density), 상호연결 대역폭(interconnect bandwidth) 등의 면에서 더 높은 성능을 도출할 수 있는 대안들에 대한 관심이 존재한다. CMOS 기술에 대한 대 안은 약 4 나노와트(nW)의 신호 출력(signal power)과, 초당 20 기가비트(Gb/s) 이상의 전형적인 데이터 전송속 도(data rate)와, 및 약 4 켈빈(kelvin)의 작동 온도를 갖는, 초전도(superconducting) 조셉슨 접합(Josephson junctions; JJs)을 이용하는 초전도체 기반 단자속 양자(single flux quantum) 회로를 포함한다. 뉴로모픽 연산(neuromorphic computing)은 사람 또는 다른 동물의 생물학적 신경계에 존재하는 신경-생물학적 아키텍처(architecture)를 모방(mimic)하기 위한, 인식(perception), 모터 제어, 또는 다감각 통합 (multisensory integration)을 위한 신경망 시스템의 구현을 위한 전자 아날로그 회로, 전자 디지털 회로, 혼합 모드 아날로그/디지털 VLSI 회로, 및/또는 소프트웨어 시스템을 포함하는 초고밀도 집적(very-large-scale integration; VLSI) 시스템의 사용을 지칭한다. 특히 뉴로모픽 연산은 새로운 연산 플랫폼을 개발(engineer)하 기 위해 개별 뉴런(neuron), 회로, 및/또는 신경 아키텍처의 형태학(morphology)과 기능의 이해를 적용하여 노 력하고 있다. 이러한 이해는 뉴런들과 신경 구조가 어떻게 영향을 미치는지, 정보가 어떻게 표현되는지, 이들이 어떻게 손상에 대한 튼튼함(robustness)에 영향을 주는지, 이들이 학습과 발달(development)을 어떻게 통합하는 지, 이들이 국부적 변화에 어떻게 적응하는지(가소성; plasticity), 그리고 어떻게 진화적 변화(evolutionary change)를 촉진시키는지에 대한 이해(insight)를 포함한다. 예를 들어, 산화물 기반 멤리스터(memristor), 스핀 트로닉(spintronic) 메모리, 한계 스위치(threshold switch), 및 트랜지스터를 사용한 하드웨어 레벨에서 뉴로 모픽 연산을 구현하고자 하는 노력이 이뤄져왔다. 1백만 뉴런까지의 네트워크를 모사(simulate)할 수 있는 대단 위(large-scale) 뉴로모픽 프로세서가 설계되었다. 그러나 이러한 설계는 그 규모를 달성하기 위해 많은 칩 (chip)들 또는 단순화된 뉴런 표현들을 요구한다. 컴퓨터 시스템의 중앙 처리 유닛(central processing units; CPUs)은 특별한 과업을 위한 가속기(accelerato r)로 지칭하는 특수 목적의 보조 프로세서(coprocessor)로 보완될 수 있다. 생물학적으로 영감을 받은 연산 모 델을 사용하는 신경망(neural network)을 포함하는 이러한 전문적 하드웨어 유닛의 개발이 진행중이다. 이러한 신경망 가속기는 소프트웨어 기계 학습(machine learning) 알고리즘들이 요구하는 디지털 수학(digital math)을 신속하게 수행하도록 설계된다, 이 시스템들은 생물학적 뉴런을 모델링하고자 노력하는 대신 소프트웨어 정의 신경망(software-defined neural networks)을 더 신속히 처리하기 위한 데이터 이동과 연산 성능을 최적화하려 시도한다. 소프트웨어 정의 신경망에 현재 사용되는 뉴런 모델은 매우 단순화되어, 어떤 능력은 신경망에서 아 예 상실한다. 이는 연산 가속기의 도움이 있더라도 대형의 소프트웨어 정의 신경망에서 모든 뉴런들에 대해 소 프트웨어 내에서 복잡한 뉴런 모델을 연산하는 것이 실용적이 아니기 때문이다. 예를 들어, 많은 현존하는 신경 망들이 복잡한 거동들과 생물학적 뉴런의 모든 명확한 상태(distinct state)들을 모두 복제하지 않는 \"누출형 적분 및 발현(leaky integrate and fire)\" 뉴런 모델 등의 단순화된 뉴런 모델을 사용한다. 누출형 적분 및 발 현 모델은 세포(cell) 내에서 일부 평형에 도달하지 못했을 때 세포막(membrane)을 통한 이온의 확산을 반영하 는 \"누출(leak)\" 항을 막전위(membrane potential)에 더하여 시간 종속(time-dependent) 메모리를 구현함으로 써 뉴런의 \"적분 및 발현(integrate-and-fire)\" 모델을 개선한 것이다. 그러나 이 모델과 다른 단순화된 모델들 은 신경망 내의 정확한 신경 기능을 충분히 가능하게 하지 못한다.직렬 컴퓨터들 상의 신경망 연산은 많은 응용들에 대한 유용한 결과를 산출하기에는 너무 늦고 병렬 아키텍처들 의 결함 방지(fault-tolerance) 이점을 결여한다. 그러나 대단위 신경망 연산에 필요한 고도 병렬 구조 (massively parallel architecture)를 실온 반도체 전자회로들로 구현하려면, 많은 수의 상호연결들이 포함되기 때문에 전력 손실의 문제가 부과된다. 초전도 조셉슨 회로는 훨씬 더 낮은 전력 손실로 더 높은 속도의 연산을 제공하지만, 현재까지의 초정도 신경망 영역의 연구는 세포체(soma) 회로 등 뉴런 컴포넌트 또는 프로그래밍 가 능(programmable) 또는 축소 확대 가능(scalable)하지 않은 개념 입증(proof-of-concept) 네트워크 중의 어느 것의 개발에 집중되어 왔다. 뉴런 발현(neuronal firing)의 발생빈도 코딩 모델(rate-coding model)에서는, 정보가 유입(incoming) 스파이 크(spike)들의 발생빈도(rate of presentation), 즉 어떤 기간 내에 뉴런에 주어진 유입 스파이크들의 수에 의 해 반송(carry)되지만, 반드시 스파이크 도달 간의 타이밍(timing) 관계에 의한 것은 아니다. 반면 뉴런 발현의 시간적 코딩 모델(temporal-coding model)에서는, 정보는 정확한 스파이크 타이밍 또는 고주파(high- frequency) 발현율(firing-rate)의 요동(fluctuation)들에 의해 반송된다. 이에 따라, 예를 들어 시간적 코딩 은 비트스트림 000111000111로 표현되는 유입 스파이크 시퀀스가 동일한 양의 시간 동안 전송된 비트스트림 001100110011로 표현되는 다른 유입 스파이크 시퀀스와, 양 시퀀스의 평균 발현율이 시간 주기 당 6 스파이크들 로 동일하더라도 달라질 수 있게 해준다."}
{"patent_id": "10-2021-7023674", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "한 실시예(example)는 초전도 뉴로모픽 코어(superconducting neuromorphic core)를 포함한다. 코어는 단자속 양자(single flux quantum; SFQ) 펄스를 수신하는 입력선(input line)들과, 및 시냅스 가중치(weight value)들 을 코어로 모사되는(simulated) 단일한 뉴런에 입력들을 제공하는 다른 신경 시냅스(synapse)들에 대응하는 열 (column)과 코어로 순차적으로 모사되는 다른 뉴런들에 대응하는 행(row)들에 저장하는 초전도 디지털 메모리 어레이를 포함한다. 코어는 또한 누산(accumulation) 시간 주기(time period) 동안 메모리 어레이로부터 검색된 (retrieved) 시냅스 가중치들을 합산(sum)하는 초전도 디지털 누산기(superconducting digital accumulator)와, 및 합산된 가중치 누산기 출력을 아날로그 신호로 변환시키도록 구성된 초전도 디지털 아날로 그 변환기(digital-to-analog converter)를 더 포함한다. 코어는 또한 임계값을 초과하는 아날로그 신호에 기반 하여 코어의 출력을 SFQ 펄스로 제공하도록 구성된 초전도 아날로그 세포체 회로(superconducting analog soma circuitry)를 더 포함한다. 다른 실시예는 입력 신호가 모사된 뉴런으로 생성된 활동 전위(action potential)를 표시하는 입력 SFQ 펄스로 수신되는 방법을 포함한다. 시냅스 가중치는 이 입력 신호에 기반하여 초전도 디지털 메모리 어레이로부터 액세 스(access)된다. 하나의 시간 주기 동안 액세스된 시냅스 가중치들은 누산되고, 누산된 가중치들은 아날로그 신 호로 변환된다. 이어서 출력 신호가 이 아날로그 신호의 임계값에 대한 비교에 기반하는 출력 SFQ 펄스로 방출 된다. 또 다른 실시예는 프로그래밍 가능한(programmable) 하드웨어 기반(hardware-based) 인공 신경망(artificial neural network)을 포함한다. 이 신경망은 적어도 하나의 뉴로모픽 코어를 갖는 초전도 집적회로를 포함하는데, 적어도 하나의 뉴로모픽 코어는 신경망 내에서 복수의 뉴런들을 순차적으로 모사하도록 구성된다. 적어도 하나 의 뉴로모픽 코어는 초전도 디지털 메모리 어레이와 디지털 아날로그 세포체 회로를 갖는다. 메모리 어레이는 시스템 사이클 동안 적어도 하나의 뉴로모픽 코어에 의해 모사된 특정한 뉴런의 특정한 시냅스 입력(synaptic input)에 연계된 프로그래밍 가능한 가중치를 표시하는 디지털 메모리 어레이 내의 워드(word)를 선택하도록 구 성된 열 선택선(column select line)들과 행 선택선(row select line)들을 갖는다. 세포체 회로는 디지털 메모 리 어레이로부터의 처리된 출력들에 기반하여 뉴로모픽 코어의 출력으로 SFQ 펄스들을 제공하도록 구성된다."}
{"patent_id": "10-2021-7023674", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "초전도 뉴로모픽 파이프라인화 프로세서 코어(superconducting neuromorphic pipelined processor core)가 세 포체(soma), 축색돌기(axon), 수상돌기(dendrite) 및 시냅스 연결(synaptic connection)들의 기능을 제공함으 로써 신경망을 하드웨어 상에 구축하는 데 사용될 수 있다. 이 명세서에 기재된 초전도 뉴로모픽 파이프라인화 프로세서 코어의 단일한 개체(instance)는 하나 이상의 생물학적 뉴런들의 프로그래밍 가능(programmable)하고 축소 확대 가능한(scalable) 모델을 기존의 설계보다 더 효율적이고 생물학적으로 실제적인(biologically suggestive) 초전도 하드웨어에 구현할 수 있다. 본 발명(described) 뉴로모픽 코어는 다양한 대단위 신경망들 을 하드웨어에 구축하는 데 사용될 수 있다. 예를 들어, 가능하기로 수백만 개의 뉴런들을 표시하는 한 코어 또 는 코어들의 네트워크는 마이크로파 주파수의 클록 속도에서 초전도 작동을 위한 저온 공간 내에서 극저온으로 냉각될 수 있는 단일한 초전도 집적회로(\"칩(chip)\") 또는 칩들의 집합 상에 제조될 수 있다. 뉴로모픽 코어의 생물학적으로 실제적인 작동은 소프트웨어 기반 신경망으로는 구현하기 어렵고 실온(room-temperature) 반도체 전자회로를 사용해서는 실현 불가능한 네트워크에 추가적 능력들을 제공한다. 본 발명 뉴로모픽 코어를 구성하 는 초전도 전자회로는 비교 가능한 현재기술의 반도체 기반 설계보다 초 당 와트 당 더 많은 연산을 수행하게 할 수 있다. 축소 확대 가능성(scalability)은 신경망 회로 설계에 주된 문제를 부과한다. 특히 단순한 신경망을 생성하도록 초전도 루프들을 조합하는 접근 방법은 복잡한 인공지능과 심화 학습(deep learning) 연산 응용들을 위한 대단 위, 즉 수천, 수십만, 또는 수백만 뉴런들로 된 대단위 신경망으로 확대할 수 없다. 이는 다른 이유들 중에서도 현재 제조 기술이 다수의 뉴런들에 각각 수백 개의 다른 뉴런들로부터 입력이 제공되는 구성을 지원하는 뉴런 컴포넌트 간의 상호연결들의 많은 수를 수용하기에 충분한 배선층(wiring layer)을 제공하지 못하기 때문이다. 이러한 상호연결 배선(routing)이 현재 제조 방법들의 제약들 내에서 설계될 수 있다고 하더라도, 이 상호연결 배선이 불가피하게 칩 상의 너무 많은 공간을 소요하여 대단위 신경망을 지원할 만큼 충분한 뉴런들이 칩에 들 어갈 수가 없을 것이다.인공 신경망의 모든 논리 뉴런들이 동시에 연산적으로 표현될 필요는 없다는 것과 이에 따라 하드웨어 공유 (sharing)가 가능하고 유용한 접근방법이라는 관찰에 부분적으로 기반하여, 본 발명 시스템 및 방법은 프로그래 밍 가능성(programmability)을 포함한 다른 이점들을 제공하면서 이 축소 확대 가능성 문제를 해결한다. 본 발 명 시스템 및 방법은 또한 초전도 디지털 메모리 어레이가 아날로그 초전도 로직으로 구현된 세포체에 대한 입 력을 위한 시냅스로 작용할 수 있다는 것과 이 명세서에 기재된 어떤 배열들이 신경망 내의 수많은 다른 논리적 뉴런들의 기능을 제공하는 단일 세포체, 또는 복수의 세포체들의 어레이를 허용한다는 인식을 이용하여 효율성 이점들을 제공한다. 대형의 작동 가능한(workable) 초전도 메모리의 부재는 초전도 신경망 생성의 설계 결정에 영향을 미쳐왔다, 본 발명 시스템 및 방법은 초전도 메모리 기술의 최근의 진보를 이용하도록 설계되어 초전도 디지털 메모리들의 어 레이를 뉴로모픽 코어 설계에 채택하였다. 특히, 본 발명 시스템 및 방법은 초전도 디지털 메모리의 어레이가 아날로그 초전도 회로로 구현된 개념적(conceptual) 세포체에 입력들을 제공하는 개념적 시냅스로 작용함으로써 초전도 디지털 메모리 어레이를 인공 세포체(artificial soma)인 세포체(cell body)에 연결할 수 있다. 메모리 어레이와 그 세포체에 대한 연결을 적절히 조직함으로써 메모리 어레이는 복수의 뉴런들에 대한 시냅스들을 표 현할 수 있다. 예를 들어 메모리 어레이의 열들은 2개의 다른 뉴런들 간의 시냅스 연결을 표현, 즉 입력 뉴런들 의 세트(set)의 각 출력이 각 입력 뉴런이 개념적으로 연결되고 이에 대해 뉴로모픽 코어가 출력 응답을 연산하 는 뉴런의 거동에 얼마나 영향을 미치는지 표시하는 가중치를 표시할 수 있다. 메모리 어레이의 행들은 이에 대해 뉴로모픽 코어가 출력 응답을 연산하는 다른 뉴런들을 표시할 수 있다, 이에 따라 메모리 어레이의 폭은 각 뉴런이 가질 수 있는 입력 시냅스들의 최대 수를 결정하고 메모리 어레이의 깊이는 단일한 뉴로모픽 코어가 이에 대해 출력 응답을 연산할 수 있는 뉴런들의 최대 수를 결정한다. 도 1은 다음 5개의 요소들을 포함하는 초전도 뉴로모픽 코어를 도시하는데: 유입 스파이크 버퍼(incoming spike buffer; 102)와, 시냅스 메모리 뱅크(synapse memory bank; 104)와, 파이프라인화 디지털 누산기 (pipelined digital accumulator; 106)와, 디지털 아날로그 변환기(digital-to-analog converter; DAC)와, 및 아날로그 세포체 회로(analog soma circuitry; 110)이다. 누산기와 DAC은 함께, 하 나의 뉴런에 대한 시냅스 연결들의 전체 유입 가중치들을 누산한 다음 결과적인 디지털 값을 세포체 회로 에 인가될 비례적 초전도 전류로 변환함으로써 초전도 메모리 어레이를 생물학적으로 실제적인 (biologically suggestive) 초전도 세포체 회로에 접속(interface)시킨다. 이 명세서에 논의되는 바와 같 이, 단일한 개체(instance)의 코어 그 자체가 신경망을 표현(represent)하거나 및/또는 복수의 개체의 코 어들이 직접 또는 중간 디지털 신호 분배 네트워크를 사용하여 함께 연결됨으로써 신경망을 생성할 수 있 다. 코어의 각 개체는 이하에 도시 및 설명되는 바와 같이 신경망 내의 단일한 논리적 뉴런 또는 복수의 논리적 뉴런들의 신경 반응(즉 활성화(activation))에 대응하거나 이를 연산할 수 있다. 도 1의 뉴로모픽 코어 은 종래 시스템들로는 구현할 수 없던 축소 확대 가능성(scalability)의 이점을 제공하면서 그 디지털/아 날로그 혼성 설계에 따른 추가적 효익들과 생물학적 뉴런들의 작동에 대한 그 설계의 더 큰 충실도(fidelity)를 제공한다. 도 2는 (좌측의) 정수(N) 개의 입력들과 4 종류의 요소들, 및 (우측의) 단일한 출력으로 구성되는 스파이크 없 는(non-spiking) 인공 뉴런의 예시적 모델의 개념도를 도시한다. 뉴런은 신경망 내의 다수 중 하나일 수 있다. 뉴런을 구성하는 4 종류의 요소들은 N개의 시냅스 가중치 저장 장치(202, 204, 206)들과, N개의 시냅스(208, 210, 212)들과, 수상돌기 트리(dendritic tree; 214)와, 및 세포체(soma; 216)를 포함한다. 도시 된 예는 단지 3개의 시냅스들을 대응 가중치 저장 장치들과 도시하고 있지만, 뉴런은 생략부호(ellipsis)로 표 시된 바와 같이 이들의 각각을 임의의 수 N개만큼 가질 수 있다. 각 가중치 저장 장치(202, 204, 206)는 예를 들어 레지스터일 수 있는데, 이는 많은 이런 레지스터를 포함하는 더 큰 메모리 애의 레지스터가 될 수 있다. 각 시냅스(208, 210, 212)는 예를 들어 유입(incoming) 활동 전위(action potential)들을 시냅스 가중치들에 따라 변조하는 승산기(multiplier)가 될 수 있다. 뉴런의 수상돌기 트리는 예를 들어 가중된 유입 활 동 전위들을 합산하여 세포체에 대한 하나의 입력을 생성하는 누산기(accumulator)가 될 수 있다. 세포체 는 예를 들어 수상돌기 트리의 단일한 출력을 임계값(threshold)과 비교함으로써 활동 전위를 뉴런 의 출력으로 방출할지 여부를 결정하도록 구성된 비교기(comparator)가 될 수 있다. 모델에서, 유입 활동 전위들과 가중치들은 모두, 예를 들어 다음에 서로 곱해져 각 시냅스의 세포체에 대한 기여도 (contribution)가 결정될 십진수 값(decimal value)들이다. 도 3은 가중된(weighted) 시냅스들로 서로 연결된 뉴런들의 적어도 3개의 층들로 조직된 예시적 인공 신경망 을 도시하는데, 각 뉴런은 원으로 도시되고 각 기준 시냅스는 도 3의 2개의 해당 뉴런들 간의 직선으로 도시되어 있다. 층들은 입력 뉴런들의 적어도 하나의 층과, 출력 뉴런들의 적어도 하나의 층과, 입력 및 출력 층(302, 304)들 사이의 \"은닉(hidden)\" 뉴런들의 하나 이상의 층(306, 308, 310, 312)들을 포함하 는데, 이 은닉 층의 기능은 신경망에 대한 입력들을 적절한 출력들로 변환하는 것이다. 은닉 뉴런들의 복 수의 층들도 가능한데, 그러면 컴퓨터 비전(computer vision), 대화 인식(speech recognition), 자연 언어 처 리(natural language processing), 음성 인식(audio recognition), 사회연결망 필터링(social network filtering), 기계 번역(machine translation), 생물정보학(bioinformatics), 약품 설계(drug design), 의료 화 상 처리(medical image analysis), 소재 검사(material inspection), 게임과 시뮬레이션(simulations), 및 기 타 등의 응용들에서의 \"심화 학습(deep learning)\" 솔루션(solution)들을 가능하게 할 수 있다. 어떤 예들에서 는 겨우 하나의 은닉 층으로도 충분하고; 도 3에는 4개의 은닉 층(306, 308, 310, 312)들이 도시되어 있지만 어떤 예들은 4개보다 많은 은닉 층들을 포함할 수 있다. 신경망은 지도 (훈련)(supervised training) 또는 자율 훈련(unsupervised training)을 사용하여 훈련될 수 있다. 지도 훈련은 확률적 구배 강하(stochastic gradient descent) 등의 기법들을 사용한 오류의 역전달 (back propagation)에 의해 이뤄질 수 있다. 신경망은 순방향(feed-forward) (신경망) 또는 순환 (recurrent)(신경망)일 수 있다. 도 3은 수많은 종류의 신경망 구성들 중에서 단지 하나의 예를 보이고 있는데, 이들은 다양한 분류법들에 의해 문헌상 분류되어 왔다. 이와 같이, 동일한 컴포넌트를 다른 방식들로 연결함으 로써 다른 네트워크 기능들이 달성될 수 있다. 신경망 분류법의 예들은 Fjodor van Veen의 2016 아시모프재단 (Asimov Institute) 차트(chart), 또는 Nauman Ahad 등(et al.)의 논문, 무선 통신망에서의 신경망: 기법, 응 용 및 지침들(Neural networks in wireless networks: Techniques, applications and guidelines), 68 통신망 및 컴퓨터 응용 학회지(J. Netw. Comput. Appl.) 으로 주어져 있다. 신경망의 각 층은 시간적으로 분리된 것으로 생각될 수 있는데; 층의 뉴런들의 출력들은 층의 뉴런들의 출력들 다음에 연산될 수 있고, 층의 뉴런들의 출력들은 층의 뉴런들의 출력들 다음에 연산 될 수 있고, 이하 마찬가지다. 이에 따라, 네트워크가 이 명세서에 기재된 대로 하나 이상의 뉴로모픽 코어들을 사용하여 구현되면, 하나의 뉴로모픽 코어의 하드웨어는 도 3의 뉴런들의 그룹 등 다른 층들의 복수 의 뉴런들을 표현하는 데 사용될 수 있다. 도 1의 국부 메모리는 모든 입력들이 코어의 국부 메모리 로 유입되므로 라우팅 배치(routing layout)를 위한 자연적 네트워킹 중심점(natural networking point) 을 제공하여 수천 개의 뉴런들을 갖는 대규모 시스템의 라우팅을 촉진한다. 도 9는 4개의 코어들의 연결을 예로 도시하지만, 더 많은 수의 코어들이 도면의 예를 확장하고 상호연결들을 위한 초전도 디지털 분배 네트워크를 도 10에 도시된 바와 같이 대체함으로써 연결될 수 있다. 도 4는 디지털 모델 내에서 모든 입력 신호들(즉 \"스파이크들(spikes))이 논리적 하이(high) 값(즉 논리 \"1\") 또는 논리적 로우(low) 값(즉 논리 \"0\") 중의 하나이거나, 또는 상호 양자 로직(reciprocal quantum logic; RQL) 시스템의 논리 전달자(logic carrier)로 표현될 때 입력 신호들이 단자속 양자(single flux quantum; SFQ) 펄스 또는 SFQ 펄스의 부재 중의 하나라는 인식에 따라 곱셈 시냅스들이 삭제된 점을 제외하고는 도 2의 예시적 뉴런의 그것과 유사한 예시적 뉴런의 다른 개념도를 도시한다. 가중치들을 1 또는 0으로 곱하 는 불필요한 단계 대신, 뉴런 모델은 본질적으로 입력 신호선(signal line)들을 시냅스 가중치 저장 장치 (402, 404, 406)로 직접 공급되는 이네이블 선(enable line)들로 전환하여 거기에 저장된 가중치 값들의 출력을 이네이블시키거나 이네이블시키지 않는다. 수상돌기 트리와 세포체는 도 2의 뉴런의 대응 컴포 넌트(214, 216)들에 대해 전술한 바와 같이 거동 및 구성된다. 도 4에 도시된 뉴런 모델의 재배열은 도 1의 코 어에서의 신호들의 취급을 더 잘 도시하는데, 여기서 시냅스 가중치들은 SFQ 펄스 형태의 스파이크들을 제 공하는 입력선(input line)들에 의해 초전도 메모리 어레이로부터 효율적으로 선택될 수 있다. 이와 같이 가중치들은 십진수 값으로 표현되지만 유입 활동 전위들은 2진수로 표현되므로 모델에 비해 모델은 여전히 생물학적 뉴런들을 밀접하게 복제하면서 디지털 곱셈에 대한 필요를 제거한다. 도 1의 코어 등 이 명세서에 기재된 종류의 뉴로모픽 코어는 그 거동을 조직화하는 데 복수의 클록(cloc k)들을 사용하여 작동될 수 있다. 이 명세서에서 논리 클록(logic clock)으로도 지칭되는 디지털 클록은 뉴로모 픽 코어의 디지털 컴포넌트들에 의해 그 작동을 조정(coordinate)하는 데 사용될 수 있다. 이러한 디지털 클록 은 뉴로모픽 코어에서 사용되는 가장 빠른 클록일 수 있어서 다른 클록들의 기준(basis)을 형성할 수 있다. 일 부 예들에 포함될 수 있는 다른 클록은 활동 전위 클록인데, 이는 리듬 클록(rhythm clock)으로도 지칭될 수 있 다. 활동 전위 클록은 얼마나 빈번히 뉴로모픽 코어가 스파이크를 산출한 것인지(즉 얼마나 빈번히 뉴런이 발현 할 것인지)를 결정하여 필요시 뉴런들의 그룹들의 발현을 조직화하고 동기화하는 것을 두울 수 있다. 활동 전위 클록의 주기는 스파이크 버퍼(spike buffer)의 크기와, 세포체 회로의 불응기(refractory period)와, 뉴로모픽코어의 파이프라인의 지연(latency)과, 네트워크의 제어 회로와, 뉴런의 원하는 스파이크 빈도(frequency)와, 및 다른 인자들에 의해 결정될 수 있다. 활동 전위 클록의 주기는 예를 들어 디지털 클록의 정수배(integer multiple)가 될 수 있다. 복수의 활동 전위 클록들이 뉴로모픽 코어에 사용되어 다른 속도로 발현되는(즉 다른 빈도들로 활동 전위들을 산출하는) 뉴런들을 갖는 네트워크를 구현할 수 있다. 일부 예들에 포함될 수 있는 다 른 클록은 층 클록(layer clock)으로도 지칭될 수 있는 시스템 클록이다. 시스템 클록은 신경망의 어느 층이 뉴 로모픽 코어로 현재 처리(즉 연산)되고 있는지를 결정할 수 있다. 시스템 클록은 예를 들어 활동 전위 클록의 정수배가 될 수 있다. 엄격한 층들로 조직되지 않은 하나 이상의 뉴로모픽 코어들로 구현된 네트워크는 반드시 시스템 클록을 사용할 필요는 없다. 다른 클록들의 많은 조합들이 가능하다. 다시 도 1로 돌아와, 다른 뉴런들(즉 그 응답이 코어로 연산되는 뉴런에 대해 시냅스이전의(presynaptic) 뉴런들)로부터의 유입 스파이크들은 입력선들을 따라 유입 스파이크 버퍼로 수신될 수 있다. 도시된 예에는 5개의 입력선들이 도시되어 있지만 다른 예들은 더 많거나 더 적은 입력선들을 가질 수 있다. (열 이네 이블 신호로도 지칭되는) 입력선의 수는 코어에 연결된 시냅스이전의 뉴런들의 수에 대응할 수 있다. 유입 스파이크 버퍼는 예를 들어 RQL 계열(family) 등의 초전도 디지털 로직으로 구현될 수 있으며 다른 뉴런들 로부터의 유입 스파이크들을 코어의 상태에 따라 나중의 사용을 위해 래치(latch)하거나, 또는 즉각적 사 용을 위해 시냅스 메모리 뱅크로 통과하게 하거나, 또는 양자 모두를 하도록 구성될 수 있다. 버퍼는 예를 들어 D 래치들의 어레이로 구현될 수 있다. 일부 예들에서, 유입 스파이크 버퍼는 선입선출(first-in, first-out (FIFO) 버퍼로 조직될 수 있는데, 여 기서 각 사이클은 버퍼 내에 엔트리(entry)를 갖는다. 사이클 동안 스파이크가 수신되면 예를 들어 어느 시냅스 가 시냅스 메모리 뱅크에서 이네이블될지를 표시하는 \"1\" 엔트리가 유입 스파이크 버퍼에 추가된다. 스파이크가 수신되지 않은 사이클 동안에는 예를 들어 \"0\" 엔트리가 버퍼에 추가될 수 있다. 달리 말하면, 버퍼 는 해당 시간주기 동안 수신한 입력 신호들을 2개의 2진 상태들 중의 하나로 표현하고, 다른 해당 시간주기 동 안 수신된 입력 신호가 없음을 2개의 2진 신호들 중의 다른 것으로 표현하도록 구성된다. 유입 스파이크가 없을 때라도 모든(every) 디지털 사이클에 새로운 엔트리를 추가함으로써 스파이크 도달시간 간의 타이밍 관계가 버 퍼 내에 보존된다. 동일한 디지털 사이클 내에 복수의 스파이크들이 수신되면, 이들은 다음 디지털 사이클 들에 걸쳐 한 번에 하나씩 버퍼에 추가된다. 일부 예들에서, 디지털 클록이 활동 전위 클록보다 현저히 더 빨라, 유입 스파이크 버퍼 내의 인접 스파이크들의 타이밍이 거의 동시에 세포체 회로에 나타나게 된 다. 평행성(parallelism)을 증가시키기 위해 추가적인 제어 및 기능 유닛(unit)들을 뉴로모픽 코어에 추가 하면 뉴로모픽 코어가 하나 이상의 입력 스파이크를 한 번에 처리할 수 있게 하여, 복수의 스파이크들이 활동 전위 사이클의 종료 부근에서 도달한 경우에서와 같은 스파이크들의 소실(dropping)을 방지할 수 있게 된 다. 이러한 경우, 본 발명의 예들에서는 도 14a-14b와 15a-15e를 참조하여 더 상세히 설명할 바와 같이 활동 전 위 또는 시스템 사이클의 종료 전의 사용 가능한 시간에 처리할 수 있는 것보다 많은 스파이크들이 수신된 경우 에만 스파이크들이 소실된다. 일부 예들에서, 유입 스파이크 버퍼가 하나의 층에서 생성된 스파이크(들)를 저장하여 다음 층의 뉴런들에 인가될 수 있게 할 수 있다. 버퍼는 원하는 수의 디지털 사이클들을 수용하기 위 해 다양한 크기로 구현될 수 있다. 버퍼는 또한 복잡한 스파이크 도달시간들의 취급이 필요하지 않거나 바 람직하지 못하다면 어떤 코어 구현에서는 생략될 수도 잇다. 유입 스파이크들이 래치되건, 통과되건, 양자 모두이건, 입력선들 중의 특정한 선에 도달한 스파이크는 열 이네이블 선들 중의 해당 선으로 전송될 수 있다. 시냅스 메모리 뱅크는 뉴로모픽 코어로 구현된 뉴런에 연결된 각 시냅스에 대한 가중치들을 저장하도 록 구성된 초전도 디지털 랜덤 액세스 메모리가 될 수 있다. 예를 들어, 메모리 어레이의 단일한 행을 구성하는 메모리 워드(word)들은 각각 특정한 시냅스에 대한 가중치에 대응할 수 있다. 어느 워드가 독출될지를 선택하는 열 선택선들은 유입 스파이크(즉 유입 스파이크 저장 버퍼로 제공되거나 저장 버퍼가 생략된 경우는 시냅스이전 뉴런으로부터 직접 제공되는 스파이크)와 동일한 신호일 수 있고, 이에 따라 대응 시냅스이전 뉴런 의 위치는 어느 워드가 이네이블될지를 결정할 수 있다. 펄스가 열 입력 상에 수신되면(도 1에 \"다른 뉴런들로 부터의 스파이크들(spikes from other neurons)\"로 표지됨), 해당 가중치 값이 메모리에서 열 출력선(column output line; 116)들 중의 해당 출력선 상에 독출된다. 뉴로모픽 코어가 층 구조의(layered) 신경망의 일부를 모사(simulate)하는 예들에서는, 메모리의 행들의 각각이 코어의 특정한 개체(instance)로 표현되는 논리적 뉴런이 일부인 더 큰 신경망의 특정한 층에 대응 할 수 있다. 이에 따라 행 이네이블은 상태 기계(state machine) 제어 회로(도시 안 됨)로 제공될 수 있고, 그 응답이 코어의 개체로 연산될 수 있는 현재 논리적 뉴런에 대응할 수 있다. 이에 따라 모사된 신경망(예를들어 도 3 참조)의 층들의 수는 메모리의 행들의 수를 결정할 수 있고, 마찬가지로 상태 기계 제어 회로 (도시 안 됨)로부터 메모리로 오는 행 이네이블 제어선(control line)들의 수도 결정할 수 있다. 이러한 방법으로, 단일한 물리적 뉴런 코어가 네트워크 전체에 걸친 많은 논리적 뉴런들의 활성화를 시분할 다중 화(time-multiplexed) 방식으로 연산하는 데 사용될 수 있다. 메모리의 어느 행이 활성화될지는 상태 기계 제어 회로로 제어될 수 있는데, 일부 예들에서는 단순히 한 번에 메모리의 한 행씩 전진하여 후속 뉴런들로 효 율적으로 진행할 수 있고, 이에 따라 일부 예들의 신경망의 후속 층들이 각 행의 전진으로 진행될 수 있다. 이 에 따라, 하나의 코어가 도 3의 점선으로 둘러싸인 뉴런들 등 신경망의 경로(path) 내의 복수의 뉴런 들의 표현으로 구성될 수 있다. 그러므로 경로 내의 어느 특정한 뉴런이 어떤 특정한 시간에 코어로 모사될지는 시간 단계로, 이에 따라 상태 기계 제어 회로로 결정될 수 있다. 메모리의 구현 크기의 선택은 시냅 스 가중치들의 원하는 수와 정밀도(precision)에 좌우될 수 있다. 일부 다른 예들에서는, 메모리 어레이의 하나 의 행이 인공 신경망의 하나의 층의 제1 모사된 뉴런에 대한 시냅스 가중치 값을 저장하는 데 사용될 수 있고, 메모리 어레이의 다른 행이 인공 신경망의 동일한 층의 제2 모사된 뉴런의 시냅스 가중치 값을 저장하는 데 사 용될 수 있다. 메모리는 수동형 메모리 어레이 또는 비파괴성 독출(non-destructive readout; NDRO) 어레이를 포함하여 몇 가지 다른 종류의 초전도 메모리 중의 하나로 구현될 수 있다. 각 다른 종류의 메모리는 다른 성능 특성들을 가질 수 있으므로, 메모리 기술의 선택은 하나 이상의 도 1에 도시된 종류의 뉴로모픽 코어들을 포함하는 초전 도 신경망 시스템의 타이밍을 변경시킬 수 있지만, 시스템의 전체적 기능은 메모리 기술의 선택으로 변경되지 않을 것이다. 메모리는 파이프라이닝(pipelining)을 통하거나, 메모리 지연과 동일한 디지털 사이클 타임을 선 택하거나, 또는 어떤 다른 방법으로 시냅스 활성화들 간의 타이밍을 보존하도록 구성될 수 있다. 메모리는 예를 들어 RQL 호환성 메모리들로 구현될 수 있다. 초전도 메모리 셀들의 적적할 어레이는 예를 들어 Miller 등 의 \"초전도 위상 제어 히스테리시스 자성 조셉슨 접한 JMRAM 메모리 셀(Superconducting Phase-Controlled Hysteretic Magnetic Josephson Junction JMRAM Memory Cell)\"이라는 명칭의 미국특허 제9,520,181 B1호와; Burnett 등의 \"초전도 게이트 메모리 회로(Superconducting Gate Memory Circuit)\"라는 명칭의 미국특허 제 9,812,192 B1호와; 및 Herr 등의 \"초전도 비파괴 독출 회로(Superconducting Non-Destructive Readout Circuits)\"라는 명칭의 미국특허출원 제16/051,058호에 기재되어 있다. 그 개시사항들은 각각 참고로 (이 명세 서에) 포함되어 있다. 초전도 메모리 뱅크의 용이한 프로그래밍 가능성(programmability)은 단순히 신경망에 사용되는 각 코어 의 초전도 메모리에 가중치들을 기입할 수 있게 하여, 시뮬레이션의 시작시 시냅스 가중치들의 초기 프로그래밍을 촉진한다. 결과적으로 많은 종류의 네트워크들이 간단히 각 메모리의 행들에 가중치 값들을 입력(entering)함으로써 코어 또는 이러한 코어들의 어레이에 매핑될(mapped) 수 있다. 이에 따라 코어 에 초전도 디지털 메모리를 사용하면 바이어스선(bias line)들을 통해 시냅스 가중치들을 제공하는 신경망 접근법에 비해 배치의 단순성과 설정 속도의 이점을 제공하고, 예를 들어 초전도 루프들 간을 선택적인 크기의 유도 결합들을 사용하여 그 시냅스 가중치들을 유효하게 유선 연결(hard-wire)함으로써 제조 시간에 선 택된 단일한 신경망 이외의 어떤 신경망의 시뮬레이션에는 사용할 수 없는 접근법에 대해 유연성(flexibility) 의 이점을 제공한다. 프로그래밍 가능성 특징은 또한 코어로 모사되는 뉴런들이 시냅스 가중치 가소성 (plasticity)을 가져 헵 학습(Hebbian learning)을 나타내도록 할 수 있다. 이에 따라 코어의 하나 이상 의 개체들을 사용하는 신경망이 프로그래밍 가능하지 않은 시스템보다 더 융통성이 있으면서도(adaptable) 코어 가 작동하는 초전도 속도를 감안할 때 여전히 소프트웨어 기반 시스템들보다 훨씬 더 빠르게 남아 있는다. 일부 예들에서, 메모리는 단일한 메모리 어레이보다는 복수의 메모리 어레이들로 구현된다. 일부 예들에서, 메모리가 큰 어레이와 작은 메모리로 분할된다. 이러한 예들에서는, 큰 어레이로부터의 행들이 작은 메모리로 사전 로딩되어(preloaded) 스파이크들을 처리할 때 더 낮은 지연의 메모리 액세스를 제공한다. 디지털 누산기와 디지털 아날로그 변환기는 함께 도 2의 개념적 뉴런의 수상돌기 트리에 대응할 수 있다. 디지털 누산기는 활동 전위 사이클 동안 수신된 각 스파이크에 대한 가중치들을 가산하여 (예를 들어 래치가 촉발되면) 단속적으로 또는 지속적으로 활동 전위 사이클 동안 얼마나 많은 입력이 수신되었 는지 판단함으로써 누산기 출력으로 수치 값을 표시하는 디지털 신호를 산출하도록 구성될 수 있다. 누산기 는 파이프라인화 되어(pipelined) 가중치 값들이 메모리로부터 사용 가능하게 되면 디지털 가산을 수 행한다. 스파이크 당 한 워드 이네이블만이 하이(예를 들어 \"1\")이고 다른 모든 워드들은 로우(예를 들어 \"0\") 이므로, 예를 들어 OR 트리(도시 안 됨)가 정확한 출력 메모리 워드를 누산기의 입력에 인도하는 데 사용될 수 있다. 일부 예들에서, 누산기는 (예를 들어 래치를 가져) 누산기의 결과가 사이클의 종료시, 예를들어 활동 전위 사이클의 마감 시점(cutoff point) 이후에 디지털 아날로그 변환기로만 제공되도록 구성될 수 있다. 이에 따라 누산기 결과가 저장되어 규정된 시간에 세포체에만 인가된다. 다른 예들에서, 누산기 는 누산기의 결과가 항상 디지털 아날로그 변환기에 공급되어 스파이크 타이밍에 대응하는 전류 의 변화가 시냅스들에서 보이도록 구성될 수 있다. 후자로 구성된 거동은 시간적 코딩(temporal coding) 시뮬레 이션을 지원하는 반면, 전자로 구성된 거동은 발생빈도 코딩(rate coding)만을 모사(simulate)할 수 있다. 도시 되지 않은 일부 예들에서, 유입 전류 펄스들을 시간에 걸쳐 누산하도록 구성된 아날로그 회로가 디지털 누산기 에 대한 대안으로 제공될 수 있다. 디지털 아날로그 변환기는 누산기의 출력을 세포체에 제공될 수 있는 신호로 변환하도록 구성될 수 있다. 이 신호는 누산기의 디지털 출력의 수치 값에 비례하는 전류가 될 수 있다. 이에 따라 누산기로부터 의 디지털 신호로서의 큰 값은 디지털 아날로그 변환기로부터의 큰 진폭의 전류로 결과될 수 있다. 누산기 에 의한 값 출력이 디지털 사이클마다 변경될 수 있으면, 디지털 아날로그 변환기의 출력 전류 역시 디지털 사이클마다 변경될 수 있다. 이와 같이 디지털 아날로그 변환기는 디지털 로직 시냅스와 코어의 아 날로그 세포체 부분들 간에 인터페이스를 제공한다. 초전도 DAC의 예들은 Paul I. Bunyk 등의 초전도 양자 어닐 링 프로세서의 설계에 있어서의 아키텍처 고려사항들(Architectural Considerations in the Design of a Superconducting Quantum Annealing Processor), 24 IEEE Trans. Appl. Supercond., No. 4 와; 2013년 12월 10일자로 발부된 \"양자 프로세서 소자의 국부적 프로그래밍을 위한 시스템, 방법, 및 장치(Systems, Methods and Apparatus for Local Programming of Quantum Processor Elements)\"라는 명칭의 미국특허 제 8,604,944 B2호와; 2007년 5월 14일자로 출원된 \"초전도 인덕터 래더 회로를 사용한 축소 확대 가능한 초전도 자속 디지털 아날로그 변환(Scalable Superconducting Flux Digital-to-Analog Conversion Using a Superconducting Inductor Ladder Circuit)\"이라는 명칭의 미국특허가출원 제60/917,884호와; 2007년 5월 14일 자로 출원된 \"초전도 자속 디지털 아날로그 변환기를 위한 시스템, 방법, 및 장치(Systems, Methods, and Apparatus for a Scalable Superconducting Flux Digital-to-Analog Converter)\"라는 명칭의 미국특허가출원 제60/917,891호와; 및 2007년 9월 26일자로 출원된 \"차동 초전도 자속 디지털 아날로그 변환기를 위한 시스템, 방법, 및 장치(Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter)\"라는 명칭의 미국특허가출원 제60/975.487호에 기재되어 있다. 뉴로모픽 코어의 아날로그 세포체 회로는 디지털 아날로그 변환기로부터의 유입 전류를 사용하 여 뉴로모픽 코어의 출력으로서 스파이크를 방출(즉 \"발현(fire)\")할지 여부를 결정하는 초전도 회로 로 제공될 수 있다. 세포체 출력은 예를 들어 SFQ 펄스 또는 복수의 SFQ 펄스들이 될 수 있다. 세포체 회로 의 아날로그적 성질은 스파이크 형성 사건(spiking event)들 간의 불응기(refractory period), 여기 (excitation) 당 스파이크들의 다른 수들, 및 다른 스파이크 타이밍 등의 복잡한 거동을 효율적으로 구현할 수 있게 한다. 이 거동들은 생물학적 뉴런들에서 관찰되어 왔는데, 적절히 사용되면 더 큰 신경망에 추가적인 기능 을 제공할 수 있다. 이 명세서에 기재된 아날로그 세포체 회로와 대조적으로, 이 거동들을 디지털 세포체 설계 에서 구현하려면 훨씬 많은 회로 컴포넌트들을 요구하여 현저히 덜 효율적인 시스템으로 결과될 것이다. 세포체 회로는 단일한 세포체를 포함하거나, 도 5 및 6을 참조하여 이하에 논할 바와 같이 세포체 회로들의 어레 이를 포함하여 단일한 코어가, 예를 들어 도 3의 신경망 등의 신경망의 다른 층들의 복수의(a plurality of) 뉴런들 등 복수의(multiple) 뉴런들을 표현할 수 있게 한다. 유입 스파이크들 간의 타이밍 관계와 언제 해당 전류가 세포체에 인가되었는지를 보존하면 시간적 코딩과, 크기만이 아니라 입력의 타이밍이 세포체의 상태에 영향을 미치는 더 복잡한 뉴런 거동들이 가능하게 된다. 네트워크의 소프트웨어 모델의 층들을 명확히 분리하면 뉴로모픽 코어 컨트롤러(즉 전술한 상태 기계 제 어 회로)가 어느 시냅스 가중치들을 사용할지 알 수 있도록 할 수 있다. 층들이 사용되는 예들에서, 추가적인 버퍼(도시 안 됨)가 현재 층으로부터의 스파이크들을, 시스템 사이클이 진행될 때 다음 층이 연산될 때까지 인 가되지 않게 저장하도록 구성될 수 있다. 이후 스파이크가 버퍼 외부에서 재생될(replayed) 수 있다. 코어의 복수 개체의 네트워크에서, 코어들은 도 9에 도시된 바와 같이 직접, 또는 도 10에 도시된 바와 같 이 코어들 간에 스파이크들을 분배 및 전달하도록 구성된 디지털 신호 분배 네트워크를 통해 함께 연결될 수 있 다. 디지털 네트워크 이네이블(enable)들은 코어들을 사용하여 가능하기로 수십만 또는 수백만 개의 뉴런들을 단일한 칩 상에 포함하는 하드웨어 내에 대단위 신경망을 구축한다. 이러한 네트워크는 코어의 부분이 아 니다. 상태 기계 제어 회로(도시 안 됨)는 어느 스파이크들을 버퍼링하고(buffer) 어느 메모리 어드레스들로부 터 독출하여 신경망 모델 내의 적절한 층에 대한 가중치들을 얻을지를 결정하는 데 사용될 수 있다. 단일한 상 태 기계 제어 회로 역시 도 9 및 10의 네트워크들과 같은 코어들의 네트워크 내의 복수의 코어들의 작동을 조정하는 데 사용될 수 있다. 이에 따라 이 상태 기계 제어 회로는 뉴로모픽 코어와 분리된다. 일부 예들에서, 단일한 상태 기계 제어 회로는 하나 이상의 클록들을 사용하여 단일한 뉴로모픽 코어의 컴포넌트들이 요구 하는 제어 신호들을 생성한다. 다른 예들에서 단일한 상태 기계 제어 회로가 복수의 뉴로모픽 코어들을 동시에 제어하는 데 사용될 수 있다. 도 5는 복수의 독립적으로 어드레스 가능한 신경 세포체(cell body)들을 표현하기 위해 복수의 세포체(soma) 회 로들을 포함하는 세포체 어레이를 갖는 뉴로모픽 코어를 도시한다. 어레이 내의 각 세포체 회로 는 예를 들어 다른 출력 임계값 함수(threshold function)를 갖고 분리된 상태를 유지할 수 있다. 각 세포체의 임계값 함수는 선형 또는 비선형일 수 있다. 예시적 코어는 그 어레이 내에 4개의 세포체 회로들을 갖는 것으로 도시되어 있지만, 다른 예들에서는 더 많거나 더 적은 세포체를 가질 수 있다. 이 다른 세포체 회 로들은 도 5에 점 음영(stipple-shading)으로 \"칼라 코딩되어(color-coded)\" 있다. 해당 칼라 코딩은 메모리 어레이의 행들을 마킹하고(mark) 있다. 이에 따라 (예를 들어 전술한 상태 기계 제어 회로에 의해 제공된) 행 이네이블이 메모리 행들을 한 행씩 차례로 활성화시켜 뉴런들을 하나씩 모사하면, 어레이 내의 각 세포 체 회로가 순차적으로 어드레스되어 디지털 아날로그 변환기의 출력이 어레이 내의 해당 세포체에 제공될 수 있다. 결과적으로, 하나의 코어가 (메모리 어레이 내에) 다른 시냅스 가중치들을 가질 뿐 아니라 (세포체 어레이 내의 별도의 세포체 회로들에서 제공되는) 다른 세포체 활성화 임계값들을 가지는 복수의 뉴런들을 표현할 수 있다. 다른 예들에서, 세포체 어레이 내의 다른 세포체 회로들은 다른 세포체 응답 특 성들을 갖는 변화되는 종류들의, 또는 신경망의 특정한 응용에 바람직한 응답에 가장 적합한 세포체 회로의 코 어 내에서의 선택을 허용함으로써 변화되는 생물학적 근사성(biological verisimilitude) 정도들을 갖는 생물학 적 뉴런들의 단일한 코어에서의 시뮬레이션을 허용하도록 다른 회로 구조를 가질 수 있다. 코어의 나머지 요소들(502, 506, 512, 514, 516, 518)은 도 1의 유사한 참조번호의 대응 부분들과 유사할 수 있어 이들과 동등 하게 기능한다. 도 6은 도 5의 세포체 어레이에 대응할 수 있는 예시적 세포체 어레이를 보인다. 각 세포체 회로 (602, 604, 606, 608)는 생물학적으로 실제적인(biologically-realistic) 작동을 갖는 콤팩트한 세포체(뉴런 몸체) 회로 설계를 표현한다. 도시된 예에서, 각 세포체 회로(602, 604, 606, 608)는 예를 들어 뉴런 작동을 디 지털로 모방(emulate)하고자 시도하는 설계 등의 다른 설계들에서 요구될 수 있는 수십, 수백, 또는 수천 개의 컴포넌트들 대신 단지 2개의 조셉슨 접합(Josephson junction)들과 단지 3개의 인덕터(inductor)들을 포함한다. 다른 더 복잡하지만 잠재적으로 더 생물학적으로 실제적인 세포체 설계들 역시 코어의 세포체 어레이(51 0)에 사용될 수 있고, 전술한 바와 같이 더 많거나 더 적은 개별적으로 어드레스 가능한 회로들이 어레이 에 사용될 수 있다. 각 세포체 회로(602, 604, 606, 608)는 예를 들어 누산된 입력 가중치들이 출력 스파이크의 생성되는지 여부를 결정할 수 있는 명확한(distinct) 임계값 함수를 갖도록 그 컴포넌트들의 다른 바이어싱 (biasing)을 가질 수 있다. 또한 전술한 바와 같이, 예를 들어 다른 생물학적 실제성(suggestiveness)들 및 그 사이에서 선택할 수 있는 능력에서 결과되는 다른 유용한 특징 또는 거동들을 코어에 제공하도록 어레이 내의 각 어드레스 가능한 세포체 회로는 다른 구조를 가질 수 있다. 도 7은 코어가 스파이크 버퍼를 생략하거나 스파이크 버퍼가 유입 스파이크를 메모리의 열 선택선(column selection line)들 중의 해당 선 상에 직접 메모리로 통과시키고, 누산된 가중치가 누산이 완료된 후에만 세포 체에 인가될 경우의 도 1 또는 5의 뉴로모픽 코어(100 또는 500)의 작용(functioning; 700)을 도시한다. 유입 스파이크를 수신하면, 예를 들어 스파이크의 수신과 코어 작동의 특정한 시간 사이클에 기반하여 그 스파 이크에 대해 저장된 시냅스 가중치가 액세스된다, 액세스된 가중치는 동일한 사이클 동안 수신된 모든 스 파이크들의 액세스된 가중치들의 누계(running total)와 함께 누산된다. 이 프로세스 702, 708, 710들이 사이클이 완료되지 않는 한 반복된다. 사이클이 완료되면, 사이클의 전체 누산된 유입 웨이트가 뉴로모픽 코어의 세포체에 인가되는데, 여기서 누산된 가중치가 임계값과 비교되어 모사된 뉴런이 발현(fire)되어야 하는지 여부가 결정된다. 그렇지 않다면 새로운 사이클이 시작된다. 그렇다면 스파이크(예를 들어 SFQ펄스)가 방출된다. 예를 들어, 사이클 동안 소정의 스파이크 입력 마감시간(cutoff time) 후에 프로세스와 그 결정의 목적으로 \"완료(complete)\"된 것으로 간주될 수 있는데, 그 이후에는 수신된 입력 스파이크들이 더 이상 그 사이클 내에서 뉴로모픽 코어로 모사되는 뉴런의 발현에 영향을 미치지 않을 것이다. 이러한 마감시간 은 예를 들어 전술한 바와 같은 상태 기계 제어 회로로 제공되는 뉴로모픽 코어에 대한 제어 입력에 의해 설정 될 수 있다. 도 8은 코어가 버퍼(102 또는 502) 등의 스파이크 버퍼를 포함하고, 누산된 가중치가 누산이 완료된 후에만 세 포체에 공급될 경우의 도 1 또는 5의 코어(100 또는 500)들에 유사한 뉴로모픽 코어의 작용을 도시한다.동작 802, 808, 810, 812, 814, 816, 및 818들은 유입 스파이크의 수신 이후 코어가 예를 들어 메모리 검 색(retrieval) 기능의 수행(이에 연계된 약간의 시간 지연을 가질 수 있다)에 의해 또는 한 번에 한 스파이크만 을 요구하는 활성화 시뮬레이션 연산의 다른 부분의 수행에 의해 스파이크를 현재 처리하고 있지 않은 경우에만 시냅스 가중치가 액세스되는 점을 제외하고는 유사한 참조번호의 도 7의 대응부분들과 동일하다. 예를 들 어 코어의 가중치 저장 메모리 어레이 또는 코어의 다른 부분으로부터의 신호에 의해 결정될 수 있는 바와 같이 코어가 스파이크의 처리에 바쁘면(busy), 처리될 준비가 될 때까지 유입 스파이크가 코어의 유입 스파이크 버퍼 내에 홀드(hold)된다. 버퍼에 저장된 스파이크들은 메모리가 독출 사용이 가능해지면 버퍼로부터 메 모리로의 순차적 해방(release)에 의해 한 번에 하나씩 처리될 수 있다. 예를 들어, 사이클은 프로세스와 그 결정의 목적으로 사이클 동안 소정의 마감시간 이후에 \"완료(complete)\"된 것으로 간주되어, 그 이후에 는 더 이상 수신된 입력 스파이크들이 사이클 내에서 뉴로모픽 코어에 의해 모사되는 뉴런의 발현에 영향을 미 치지 않을 것이다. 이러한 마감시간은 예를 들어 전술한 바와 같은 상태 기계 제어 회로로 제공되는 뉴로모픽 코어에 대한 제어 입력에 의해 설정될 수 있다. 도 9는 코어가 스파이크 버퍼를 생략하거나 스파이크 버퍼가 유입 스파이크를 메모리의 열 선택선들 중의 해당 선 상에 직접 메모리로 통과시키는 경우의 도 1 또는 도 5의 코어(100 또는 500)와 유사한 뉴로모픽 코어의 작 용을 도시한다. 유입 스파이크를 수신하면, 예를 들어 스파이크의 수신과 코어 작동의 특정한 시간 사이클에 기반하여 그 스파이크에 대해 저장된 가중치가 액세스된다. 액세스된 가중치는 동일한 사이클 동 안 수신된 모든 스파이크들의 액세스된 가중치들의 누계와 함께 누산된다. 사이클 동안 계속적으로, 사이 클의 전체 누산된 유입 가중치가 뉴로모픽 코어의 세포체로 인가되고, 여기서 누산된 가중치가 예를 들어 임계값과 비교되어 모사된 뉴런이 발현되어야 할지 여부가 결정된다. 그렇다면 스파이크(예를 들어 SFQ 펄 스)가 방출된다. 그렇지 않거나 스파이크의 방출 후, 프로세스는 아이들 상태(idle state)로 복귀하 여 다음 유입 스파이크를 대기한다. 도 10은 코어가 버퍼(102 또는 502) 등의 스파이크 버퍼를 포함하는 경우의 도 1 또는 5의 코어(100 또는 500) 들에 유사한 뉴로모픽 코어의 작용을 도시한다. 작용 1002, 1008, 1010, 1014, 1016, 1018, 및 1020들은 유입 스파이크의 수신 이후 코어가 예를 들어 메모리 검색 기능의 수행(이에 연계된 약간의 시간 지연을 가질 수 있다)에 의해 또는 한 번에 한 스파이크만을 요구하는 활성화 시뮬레이션 연산의 다른 부분의 수행에 의해 스파이크를 현재 처리하고 있지 않은 경우에만 시냅스 가중치가 액세스되는 점을 제외하고는 유사한 참조번호의 도 7 및 9의 대응부분들과 동일하다. 예를 들어 코어의 가중치 저장 메모리 어레이 또는 코어의 다 른 부분으로부터의 신호에 의해 결정될 수 있는 바와 같이 코어가 스파이크의 처리에 바쁘면, 처리될 준 비가 될 때까지 유입 스파이크가 코어의 유입 스파이크 버퍼 내에 홀드된다. 버퍼에 저장된 스파이크들은 메모리가 독출 사용이 가능해지면 버퍼로부터 메모리로의 순차적 해방에 의해 한 번에 하나씩 처리될 수 있다. 도 11은 2개의 병렬 프로세스(1100, 1101)들로 코어가 버퍼(102 또는 502) 등의 스파이크 버퍼를 포함하는 경우 의 도 1 또는 5의 코어(100 또는 500)들에 유사한 뉴로모픽 코어의 작용을 도시한다. 프로세스에서, 스파 이크가 버퍼 내에 대기하고(waiting) 있으면 예를 들어 스파이크의 수신과 코어 작동의 특정한 시간 사이 클에 기반하여 그 스파이크에 대해 저장된 가중치가 액세스된다. 액세스된 가중치는 동일한 사이클 동안 수신된 모든 스파이크들의 액세스된 가중치들의 누계와 함께 누산된다. 사이클 동안 계속적으로, 사이클 의 전체 누산된 유입 가중치가 뉴로모픽 코어의 세포체로 인가되고, 여기서 누산된 가중치가 예를 들어 임계값과 비교되어 모사된 뉴런이 발현되어야 할지 여부가 결정된다. 그렇다면 스파이크(예를 들어 SFQ 펄스)가 방출된다. 그렇지 않거나 스파이크의 방출 후, 프로세스는 복귀하여 다른 스파이크가 버퍼 내에서 대기하고 있는지 여부를 점검한다. 언제이건 이 점검이 버퍼 내에 대기하고 있는 스파이크 가 없음을 파악하면, 프로세스는 스파이크가 버퍼 내에 존재할 때까지 아이들(idle) 상태로 이행한다. 프 로세스에서, 유입 스파이크를 수신하면 이 스파이크가 스파이크 버퍼 내에 기록되고, 프로세스 는 다른 스파이크가 수신될 때까지 아이들 상태로 복귀한다. 이에 따라, 동작 1102, 1106, 1108, 1110, 1114, 1116, 및 1118들은 도 7-10의 유사한 참조부호의 대응부분들과 동일하지만, 다른 병렬 프로세스들 로의 동작들의 배열이 프로세스 700, 800, 900, 및 100들과 다르다. 도 9, 10, 및 11의 프로세스 900, 1000, 및 1100들에서, 누산된 가중치는 세포체에 계속적으로 인가된다. 이는 누산된 가중치가 시스템 사이클 동안 모든 유입 가중치의 수신 후(예를 들어 시스템 사이클의 마감시간 이전에 도달한 스파이크들로부터)에만 세포체에 인가되는 도 7 및 8의 방법 700 및 800과 대조된다. 이에 따라 세포체 회로를 적절히 선택하면, 프로세스 900, 1000, 및 1100들은 유입 펄스들 또는 유입 스파이크 행렬(train)들 간 의 타이밍 관계를 세포체 표현 내에 보존함으로써 시각적 코딩의 모사가 가능한 반면, 프로세스 700 및 800들은이 프로세스들이 단일 시간 세포체 표현이 펄스들 간의 타이밍 관계를 유효하게 파괴(destroy)하도록 처리한다 는 사실을 고려할 때 발생빈도 코딩의 모사만이 가능할 수 있다. 일부 응용들에서는, 시간 코딩을 모사할 능력 이 그 잠재적으로 향상된 생물학적 실제성 때문에 발생빈도 코딩만을 모사할 능력보다 선호될 수 있다. 도 12는 직접 함께 연결된 뉴로모픽 코어(1202, 1204, 1206, 1208)들의 예시적 네트워크를 보인다. 도시 된 바와 같이, 각 코어는 3개의 다른 코어들의 출력을 입력으로 수신, 즉 다른 코어의 세포체 출력에 해당하는 각 열 입력을 하나의 코어의 메모리 어레이로 수신한다. 이에 따라, 세포체들의 각각은 다른 시냅스 가중치 어 레이들의 열로 매핑된다(map). 메모리 행과 열이 연산된 뉴런과 시냅스이전 뉴런 간의 특정한 시냅스 연결을 결 정한다는 것을 상기하면, 코어(1202, 1204, 1206, 1208)들이 각각 신경망 내의 다음 층을 연산하려 진행될 때, 각 코어는 이전 시간 단계에서 다른 코어들에 의해 표현된 뉴런들로부터의 활성화 결과를 입력으로 포함한다는 것을 이해할 수 있을 것이다. 다른 예들은 (도시된 바와 같은) 4개보다 더 많거나 더 적은 코어들을 가지거나 그 자체의 출력을 입력으로 수신하기 위해 그 자체에 연결된 코어들을 포함할 수 있다. 코어의 세포체 출력을 동일한 코어의 입력에 연결하면 순환 신경망(recurrent neural network) 연결을 생성할 수 있다. 추가적인 시간 다중화는 동일한 층의 복수의 뉴런들에 코어를 재사용하는 데 사용될 수 있다. 이러한 접근법은 층 당 하나의 시간 단계가 아니라 층 당 복수의 시간 단계들을 사용한다. 도 13은 각각 예를 들어 도 1의 코어 또는 도 5의 코어에 대응할 수 있는 뉴로모픽 코어들의 예시적 네트워크를 보인다. 도 12와 같이 서로 직접 연결되는 대신, 각 코어를 오가는(to and from) 연결들은 초전도 디지털 분배 네트워크에 의해 처리(handle)된다. 25개의 코어들이 예시적 네트워 크에 도시되어 있지만 다른 예시적 네트워크들은 더 많거나 더 적은 코어들을 가질 수 있다. 도 13의 배 열은 수많은 코어들이 하드웨어 내에서 초전도 속도로 수천, 수십만, 또는 수백만 개의 뉴런들의 신경망을 단일 한 칩 상 또는 복수의 연결된 칩들 상에서 모사하도록 연결될 수 있게 해준다. 뉴로모픽 코어의 작동 타이밍의 2가지 다른 예들이 여기 제공된다. 도 14a 및 14b에 타이밍 도(timing diagra m)들에 도시된 첫 번째 예에서는, 입력 펄스들 간의 타이밍이 보존되지 않으므로 파이프라인 지연(pipeline latency)이 규명되지 못한다. 도 15a 내지 15e의 타이밍 도들에 도시된 두 번째 예에서는 도 15a 내지 도 15e를 참조하여 이하에 설명하는 바와 같이 파이프라인 지연이 규명된다. 도 14a 및 14b에 묘사된 타이밍 체계는 예를 들어 도 7 또는 8의 프로세스(700 또는 800)에 따른 뉴로모픽 코어의 사용에 대응될 수 있다. 도 15a 내지 15e 에 묘사된 타이밍 체계는 대조적으로 도 9, 10, 및 11에 보인 프로세스(900, 100, 또는 1100)에 따른 뉴로모픽 코어의 사용에 대응될 수 있다. 도 14a 및 14b는 코어가 신경망의 각 연속적인 층들에 각각 4개의 뉴런들을 모사하는 경우, 코어 100 또는 코어 500 등의 뉴로모픽 코어의 예시적 작용의 타이밍을 보인다. 이 도면들에 도시된 타이밍 체계는 예를 들어 뉴로 모픽 코어가 각각 도 7 또는 8에 보인 프로세스(700 또는 800)에 따라 작동되는 경우에 사용될 수 있는데, 여기 서 누산된 가중치는 누산이 완료된 후에만 세포체에 인가된다. 수평 눈금(scale)(즉 시간 눈금)을 따라, 타이밍 도는 각각 10개의 활동 전위 사이클(0 내지 9로 번호 부여)들로 구성된 8개의 시스템 사이클(0 내지 7로 번호 부여)들로 분할된다. 타이밍 도에서 \"PR\"로 표지된 활동 전위 사이클 셀(cell)은 활동 전위가 활동 전위 사이클 동안 수신되고 이어서 메모리 액세스가 이 활동 전위 사이클 동안 수행되었음을 가리킨다. 타이밍 도에서 \"WA\" 로 표지된 활동 전위 사이클 셀은 해당 활동 전위 사이클 동안 가중치 누산이 수행되었음을 가리킨다. 타이밍 도에서 \"DAC\"로 표지된 활동 전위 사이클 셀은 디지털 아날로그 변환(즉 가중치 변조)가 해당 활동 전위 사이클 동안 수행되었음을 가리킨다. 타이밍 도에서 \"PG\"로 표지된 활동 전위 사이클 셀은 해당 활동 전위 사이클 동안 활동 전위 생성이 수행(즉 코어의 세포체에서 출력 스파이크를 방출)되었음을 가리킨다. 각 활동 전위 사이클의 시간의 길이는 예를 들어 코어의 메모리의 액세스 시간, 즉 유입 활동 전위 스파이크를 파이프라인화된 누산을 위해 준비하도록 처리하는 데 걸리는 시간의 양에 의해 결정된다. 각 뉴런의 최대 허용 가능한 지연을 보장하기 위해, 도표에 \"최악의 경우의 지연(worst case delay)\"으로 표지되고 도시된 예에서 어 느 특정한 시스템 사이클의 10번째 활동 전위 사이클에 해당하는 스파이크 입력 마감(cutoff)이 설정되어 스파 이크 입력 마감 이후에 코어에 수신된 어떤 스파이크는 무시된다(즉 뉴로모픽 코어로 수행되는 뉴런 모사로 처 리되지 않는다). 도시된 예에서, 스파이크 입력 마감은 각 시스템 사이클의 10개의 활동 전위 사이클들 중의 4 번째 것 다음에 나타난다. 도 14a 및 14b에 도시된 예에서, 뉴로모픽 코어의 제1 뉴런(예를 들어 제1 신경망 층의 뉴런)이 모사되는 뉴로 모픽 코어의 시스템 사이클 0에서, 시스템 사이클의 제1 활동 전위가 활동 전위 사이클 0동안 제1 활동 전위 입 력선 상에 수신된다. 활동 전위가 수신되는 시냅스에 대한 해당(즉 특정한 메모리 열 선택선에 해당하는) 가중치가 선택되어 동일한 활동 전위 사이클 동안 활동 전위가 수신된 메모리 열 선택선과 층 1의 뉴런이 현재 모사 되고 이 뉴런에 연계된 시냅스 가중치를 저장하는 메모리의 행을 선택하도록 유효하게 지정하는 메모리 행 선택 선에 따라 코어의 국부 메모리로부터 검색된다. 이에 따라, (예를 들어 디지털 누산기(106 또는 506)에 의한) 가중치 누산이 다음 활동 전위 사이클, 즉 시스템 사이클 0의 활동 전위 사이클 1에서 시작되어 마감 이전에 수신된 모든 활동 전위들이 뉴로모픽 코어에 의한 해 당 가중치 검색 메모리 액세스가 순차적으로 처리될 때까지 계속된다. 시스템 사이클 0의 2번째 활동 전위가 마 감 직전의 활동 전위 사이클 3 동안 제2 활동 전위 입력선 상에 수신된다. 해단 가중치가 활동 전위 사이클 3에 서 메모리로부터 검색되고 이 가중치가 활동 전위 사이클 4 동안 누산된다(즉 시스템 사이클 0의 첫 번째 수신 된 활동 전위로부터의 먼저 누산된 가중치와 합산된다). 모든 마감 이전에(pre-cutoff) 수신된 활동 전위 시냅 스 가중치들이 누산되면, 활동 전위 사이클 5에서 해당 디지털 값이 (예를 들어 DAC(108 또는 508에 의해) 아날 로그 전류로 변환되고, 시스템 사이클 0의 활동 전위 사이클 6에서 가중치가 해당 층 1의 세포체의 임계값을 초 과하는지 여부에 따라 출력 활동 전위가 생성되거나 생성되지 않음으로써 뉴런에 대한 층 1에서의 뉴로모픽 코 어의 시뮬레이션을 완료한다. 그러면 뉴로모픽 코어는 다음 시스템 사이클, 즉 시스템 사이클 1에서 후속 층 2의 뉴런의 시뮬레이션으로 이행 하는데, 부분적으로 코어의 메모리의 행 선택선 내의 값을 메모리의 다음 행, 또는 코어에 의해 모사되는 층 2 에 해당하는 어떤 행으로 전진시킴에 의한다(다음 모사되는 뉴런에 대한 가중치가 후속 메모리 행에 저장되어야 한다는 엄격한 요건은 없다). 도시된 예에서, 첫 번째 활동 전위가 시스템 사이클의 첫 번째 활동 전위 사이클, 즉 활동 전위 사이클 0에서 제1 활동 전위 입력선 상에 도달한다. 해당 시냅스 가중치가 메모리에서 검색되고, 다시 누산이 다음 활동 전위 사이클, 즉 활동 전위 사이클 1에서 시작된다. 시스템 사이클 1의 두 번째 활동 전 위가 역시 코어에 설계된 마감 이전인 활동 전위 사이클 2 동안 제3 활동 전위 입력선 상에 수신된다. 해당 가 중치가 활동 전위 사이클 2에서 메모리로부터 검색되고, 이 가중치가 활동 전위 사이클 3 동안 누산된다. 활동 전위 사이클 3 동안 활동 전위들이 수신되지 않으면(즉 마감 전에), 누산된 시냅스 가중치들의 디지털 아날로그 변환이 시스템 사이클 0의 경우와 같이 활동 전위 사이클 5가 아니라 활동 전위 사이클 4에서 즉시 일어날 수 있다. 시스템 사이클 1의 활동 전위 사이클 5에서 출력 활동 전위가 생성되거나 생성되지 않고, 코어는 몇 개의 후속(more) 사건 없는(uneventful) 활동 전위 사이클들 이후에 층 3의 뉴런의 시뮬레이션으로 적시에(timely) 이행한다. 이제 시스템 사이클 2에서, 첫 번째 활동 전위가 시스템 사이클의 제1 활동 전위 사이클, 즉 활동 전위 사이클 0에서 제1 활동 전위 입력선 상에 수신되고, 동일한 시스템 사이클에서 더 이상의 활동 전위들이 수신되지 않는 다. 활동 전위 사이클 1에서 누산이 완료되지 않았더라도 코어는 활동 전위 사이클 4까지 대기하여, 그 다음 활 동 전위 사이클 3의 종단에서 더 이상의 활동 전위들이 도달하지 않는다고 판단할 수 있고, 활동 전위 사이클 4 에서 디지털 아날로그 변환을 시작하여, 활동 전위 사이클 5에서 스파이크 생성(여부)에 대한 세포체 임계값 비 교(thresholding)를 수행한다. 시스템 사이클 3이 도시된 예에서 코어로 모사되는 네 번째 뉴런으로 이행하여, 시스템 사이클의 네 번째 활동 전위 사이클, 즉 활동 전위 사이클 3의 스파이크 입력 마감 직전에 첫 번째 활동 전위가 제1 활동 전위 입력선 상에 도달함을 보인다. 다음 활동 전위 사이클, 즉 활동 전위 사이클 4에서 누산이 시작되고, 후속 활동 전위 사이클 5 및 6에서 각각 디지털 아날로그 변환과 출력 스파이크 전파(도시 안 됨)가 이뤄진다. 이 명세서에 기재된 뉴로모픽 코어들이 임의의 큰 수의 뉴런들을 순차적으로 모사할 수 있지만, 도 14a 및 14b 는 4개의 뉴런의 코어를 포함하므로 시스템 사이클 4에서 코어는 그 층 1의 뉴런의 모사로 복귀한다. 시스템 사 이클 4의 활동 전위 사이클 0에서 2개의 입력 스파이크들이 제1 및 제2 시냅스들 상에 도달하고, 각각에 대한 가중치들이 코어의 메모리로부터 순차적으로 검색되므로, 스파이크들은 메모리가 사용 가능할 때까지 버퍼링될 (buffered) 수 있다. 이에 따라, 제3 스파이크가 다음 활동 전위 사이클, 즉 시스템 사이클 4의 활동 전위 사이 클에서 제3 시냅스 상에 도달하면, 메모리가 활동 전위 사이클 1 동안의 두 번째 시냅스 활동 전위에 해단하는 가중치의 검색에 바쁘므로, 그 가중치는 활동 전위 사이클 1에서 검색되지 않고 대신 활동 전위 사이클 2에서 검색된다. 이에 따라, 활동 전위 사이클 3의 종단이 돼서야 모든 가중치들이 확실히 누산되어, 후속 활동 전위 사이클 4 및 5에서 각각 디지털 아날로그 변환과 세포체 처리가 이뤄진다. 몇 개의 후속 사건 없는 활동 전위 사이클들 다음에 시스템 사이클 4가 완료되고 층 2의 뉴런들이 다시 코어에 의해 모사된다. 시스템 사이클 5의 예에서, 2개의 활동 전위들이 활동 전위 사이클 0 및 1의 각각 동안 해당 시냅스들 상에 도 달한다. 각 입력 스파이크는 버퍼링되어 메모리가 관련 가중치를 검색함으로써 이를 처리할 수 있을 때까지 대기한다. 이에 따라, 시스템 5에서 누산이 확실히 완료될 때까지 활동 전위 사이클 1, 2, 3, 및 4가 소요된다. DAC 및 세포체 처리가 각각 활동 전위 사이클 5 및 6에서 후속되어 이뤄진다. 층 3의 뉴런을 처리하는 시스템 사이클 5의 예에서, 2개의 활동 전위들이 활동 전위 사이클 2 및 3의 각각 동안 해당 시냅스들 상에 도달한다. 이들은 모두 여전히 적시에(timely) 도달했으므로 역시, 각 입력 스파이크는 버 퍼링되어 메모리가 관련 가중치를 메모리로부터 검색함으로써 이를 처리할 수 있을 때까지 대기한다. 이에 따라, 시스템 6에서 누산이 확실히 완료될 때까지 활동 전위 사이클 3, 4, 5, 및 6이 소요된다. DAC 및 세포체 처리가 각각 활동 전위 사이클 7 및 8에서 후속되어 이뤄진다. 층 4의 뉴런이 다시 모사되는 시스템 사이클 7은 4개의 입력 스파이크들이 모두 스파이크 입력 마감, 여기서는 활동 전위 사이클 3 직전에 도달했을 때 무엇이 일어나는지를 보인다. 활동 전위 사이클 3에서 모두 동시에 (contemporaneously) 도달했을 수 있다는 사실에도 불구하고 하나의 메모리가 각 적시의 입력 스파이크에 대한 활동 전위 사이클을 검색(lookup)한다면 각 스파이크가 버퍼링되어 누산은 활동 전위 사이클 4까지는 시작되지 않고 활동 전위 사이클 7까지는 종료되지 않는다. 이에 따라, DAC 처리는 시스템 사이클의 끝에서 두 번째 (penultimate) 사이클, 즉 활동 전위 사이클 8까지 시작되지 않고, 세포체 처리는 시스템 사이클의 10번째 및 마지막 활동 전위 사이클, 즉 활동 전위 사이클 9에서 이뤄진다. 스파이크 입력 마감이 도시된 예들에서 더 뒤 (any later)에 위치하도록 설계되었다면, 시스템 사이클 당 10개의 활동 전위 사이클들은 다음 시스템 사이클이 도래하기 전에 모든 유입 스파이크들을 적시에 처리하기에 충분하지 못했을 수 있다. 도 14a 및 14b의 앞 예들은 시스템 사이클 당 복수의 활동 전위 사이클들을 포함하고 스파이크 입력 마감이 코 어로 모사되는 뉴런들의 시냅스들의 최대 수에 맞춰진다. 전술한 바와 같이, 사이클 타이밍은 상태 기계 (제어) 회로로 조정될 수 있다. 상태 기계 제어 회로는 더 많은 수의 시냅스들(즉 더 많은 수의 스파이크 입력선들과 이에 따른 메모리 열들)을 갖는 코어들이, 코어들에 시스템 사이클 당 더 많은 수의 활동 전위 사이클들을 제공 하여 모든 적시에 도달한 입력 스파이크들이 시스템 사이클의 종단 전에 처리될 수 있게 보장하면서, 여전히 적 절한 스파이크 입력 마감을 통해 도달한 이전 시스템 사이클의 스파이크(예를 들어 적어도 3 내지 4 활동 전위 사이클 동안 지속되는 것이지만, 그 정확한 수는 시스템 크기와 타이밍 요건에 기반하여 달라질 수 있다)에 대 해 충분히 넓은 접안 시간(time berth)을 제공하도록 구성될 수 있다. 도 14a 및 14b의 예들은 시스템 사이클 당 복수의 활동 전위 사이클들을 포함하고 스파이크 입력 마감이 코어로 모사되는 뉴런들의 시냅스들의 최대 수에 맞춰진다. 전술한 바와 같이, 사이클 타이밍은 상태 기계 (제어) 회로 로 조정될 수 있다. 상태 기계 제어 회로는 더 많은 수의 시냅스들(즉 더 많은 수의 스파이크 입력선들과 이에 따른 메모리 열들)을 갖는 코어들이, 코어들에 시스템 사이클 당 더 많은 수의 활동 전위 사이클들을 제공하여 모든 적시에 도달한 입력 스파이크들이 시스템 사이클의 종단 전에 처리될 수 있게 보장하면서, 여전히 적절한 스파이크 입력 마감을 통해 도달한 이전 시스템 사이클의 스파이크(예를 들어 적어도 3 내지 4 활동 전위 사이 클 동안 지속되는 것이지만, 그 정확한 수는 시스템 크기와 타이밍 요건에 기반하여 달라질 수 있다)에 대해 충 분히 넓은 접안 시간을 제공하도록 구성될 수 있다. 도 14a 및 14b의 타이밍 도에서, 시스템 사이클 내의 뉴런에 대한 입력은 뉴런이 동일한 시스템 사이클 내에서 발현되도록(또는 발현되지 않도록) 유발한다. 한 층의 결과적인 출력은 후속 시스템 사이클의 다음 층에 영향을 미친다. 이에 따라, 도 3에 도시된 예시적 네트워크와 같이 층들을 따라 조직화된 신경망에서는, 현재 시 스템 사이클의 결과적 출력을 처리하려면 다음 시스템 사이클까지의 대기가 필요한 것이 관측될 수 있다. 이 타 이밍 체계는 출력 스파이크들이 스파이크 입력 마감 이후에(즉 도 14a 및 14b의 예에서 활동 전위 사이클 4 이 후에) 방출되고 다음 층의 뉴런의 입력에 적절히 버퍼링될 수 있는 한 발생빈도 코딩(rate-coding) 신경 처리를 적절히 표현하도록 기능한다. 그러나 도 14a 및 14b에 도시된 타이밍 체계에서는 누산된 가중치들이 세포체에 모두 한꺼번에 제공되므로, 이 타이밍 체계는 유입 스파이크들 간의 타이밍 관계를 보존하지 못하여 시간적으로 코딩된 네트워크 시스템의 시뮬레이션이 불가능하다. 이에 따라 도 15a 내지 15e는 코어 또는 코어 등의 뉴로모픽 코어의 다른 예시적 작용을 기술하는 타이밍 도를 보인다. 도 14a 및 14b의 이전 예와 같이, 코 어는 신경망의 각 연속적인 층에 각각 4 개의 뉴런들을 모사하도록 구성되지만, 이전 예와 달리 하나의 시스템 사이클 내에서 유입된 스파이크들이 뉴로모픽 코어로 모사되는 뉴런에 즉시 후속 시스템 사이클에 인가된다. 도 15a 및 15b에 도시된 타이밍 체계는 도 14a 및 14b에 대해 전술한 바에 대해 개선된 작동을 다음과 같이 보 인다. 가중치가 메모리로부터 액세스되고 디지털 누산기로 누산되며, 그리고 세포체에 인가되는 데 복수의 디지 털 사이클들이 소요되므로, 첫 번째 스파이크가 생성될 수 있기 전에 각 활동 전위 클록 사이클의 시작시 몇 개 의 이러한 디지털 사이클들이 경과될 수 있다. 이에 따라, 예를 들어 극도로 가중된 유입 스파이크가 활동 전위사이클의 첫 번째 디지털 사이클에서 발생한다 하더라도 결과적이 출력 스파이크는 복수의 디지털 사이클들이 경과하기 전까지는 생성되지 않는다. 이 지연을 감추기 위해, 스파이크 버퍼는 파이프라인의 지연만큼의 시간으 로 시프트백될(shifted back) 수 있다. 예를 들어, 유입 활동 전위가 뉴로모픽 코어의 파이프라인을 통해(즉 도 1의 꼭대기에서 바닥으로 또는 도 5의 그것으로) 이동하는 데 3개의 디지털 사이클들이 소요된다면, 제3 디지털 사이클에서 생성되는 대응 스파이크는 사이클 제로에서 발생된 것으로 버퍼 내에 기록된다. 또한, 적어도 3 개의 디지털 사이클들이 활동 전위 클록 기간에 가산되어 마지막 스파이크가 파이프라인을 통해 전파될 시간을 허용한다. 이에 따라, 도 15a 내지 15e의 타이밍 도는 각각 2개의 활동 전위 사이클들(0 내지 1로 번호 부여)로 구성된 5 개의 시스템 사이클들(0 내지 4로 번호 부여)로 분할된다. 도시된 예의 각 활동 전위 사이클은 0 내지 5와 X 및 Y로 표지된 8개의 오직 클록 사이클들로 더 분할된다. 이러한 예에서, 뉴로모픽 코어의 FIFO 입력 버퍼는 16개 의 엔트리(entry)들을 가질 수 있지만, X 및 Y 사이클들 동안은 엔트리들이 산출되지 않을 것이다. 타이밍 도에 서 \"PR\"로 표지된 로직 클록 사이클 셀들은 활동 전위가 그 로직 클록 사이클 동안 수신되고 대응 메모리 액세 스가 타이밍 도에서 \"PA\"로 표지된 로직 클록 사이클 셀들로 표시된 바와 같은 다음 시스템 전위 사이클에서 후 속되어 수행되는 것을 표시한다. 타이밍 도에서 \"WA\"로 표지된 로직 클록 사이클 셀들은 가중치 누산이 해당 로 직 클록 사이클 동안 수행되는 것을 표시한다. 도 15a-15e의 타이밍 예에서는 변환이 연속적으로 수행되므로 디 지털 아날로그 변환(즉 가중치 변조)에는 로직 클록 사이클들이 할당(devote to)되지 않는다. 타이밍 도에서 \"PG\"로 표지된 로직 클록 사이클 셀들은 해당 로직 클록 사이클 동안 활동 전위 생성이 수행(즉 코어의 세포체 로부터 출력 스파이크가 방출)되는 것을 표시한다. 모사되는 뉴로모픽 코어의 뉴런들이 없는 도 15a에 도시된 뉴로모픽 코어의 시스템 사이클 0에서는 여러 가지 활동 전위들이 제1, 제2, 제3, 및 제4 입력선들에 수신되지만 메모리 액세스는 수행되지 않는다. 시스템 사이클 의 첫 번째 활동 전위가 활동 전위 사이클 0의 로직 클록 사이클 0 동안 제1 활동 전위 입력선 상에 수신된다. 활동 전위 사이클 0의 후속 로직 클록 사이클 4 밑 X에서, 각 제1 및 제3 활동 전위들이 해당 제2 및 제3 활동 전위 입력선들 상에 수신된다. 두 번째 활동 전위 사이클, 즉 활동 전위 사이클 1에서, 3개의 활동 전위들이 뉴 로모픽 코어에 의해 해당 로직 클록 사이클 2, 3, 및 Y에서 수신된다. 이 활동 전위들은 도 1 또는 5의 버퍼 (102 또는 502) 등의 FIFO 버퍼 내에 저장될 수 있다. 뉴로모픽 코어는 다음 시스템 사이클, 즉 도 15b에 보인 시스템 사이클 1까지 활동 전위들이 각 활동 전위가 수 신된 메모리 열 선택선과 현재 모사되는 층 1의 뉴런을 유효하게 지정하며 이 뉴런에 연계된 시냅스 가중치를 메모리레 저장하는 행을 선택하는 행 선택선에 따라 코어의 로컬 메모리로부터 가중치들을 선택 및 검색함으로 써 수신된 시냅스들에 대한(즉 특정한 메모리 열 선택선에 해당하는) 대응 가중치들의 액세스를 시작하지 않는 다. 활동 전위들은 가능한 한 빨리 처리되기 시작(즉 활동 전위 사이클의 첫 번째 로직 클록 사이클에서 첫 번 째 것부터 시작)하지만 여전히 활동 전위들 간의 적절한 타이밍이 보존되어 유입 활동 전위들은 서로에 대해 이 들이 수신된 것과 동일한 양의 시간을 갖고 처리된다. 이에 따라, 시스템 사이클 1의 첫 번째 활동 전위 사이클 에서, 3개의 가중치 액세스(PA1, PA2, PA3)들이 각각 그 사이에 하나의 로직 클록 사이클을 두고 수행되는 반면, 시스템 사이클 1의 두 번째 활동 전위 사이클에서는 첫 번째 2개의 가중치 액세스(PA1, PA2)들은 그 사이 에 로직 클록 사이클이 없지만 세 번째 가중치 액세스(PA3)가 수행되기 전에 3개의 로직 클록 사이클이 경과한 다. 이 타이밍 보존은 뉴런의 세포체의 기능에 유용하기로 잠재적 수신 타이밍 의존(potential-receipt-timing- dependent)의 기능을 가능하게 한다. 전술한 바와 같이, 이 타이밍은 활동 전위가 수신되지 않는 로직 클록 사 이클들에 대한 FIFO 버퍼에 \"0\" 값을 저장함으로써 보존될 수 있다. 이에 따라 도 15b에 보인 시스템 사이클 1에서는, 층 1의 뉴런이 모사되어 시스템 사이클 0에서 수신된 해당 유 입 펄스들에 대한 가중치들을 검색하도록 메모리 액세스가 수행된다. 메모리 액세스들은 시스템 0에서 입력 펄 스들이 수신된 것보다 시스템 사이클 1에서 더 이르게 되도록 시간이 시프트될 수 있다. 이에 따라, 예를 들어 도시된 바와 같이 시스템 사이클 0의 활동 전위 사이클 0의 로직 클록 사이클 2에서 수신된 펄스가 2개의 로직 클록 사이클(two-logic-clock-cycle) 선행하여 시스템 1의 활동 전위 사이클 0의 로직 클록 사이클 0에서 해당 메모리 액세스가 수행된다. 이 선행(advance)이 파이프라인 지연을 해결한다. 유입 스파이크들은 X 및 Y 사이클 들 동안도 수신될 수 있지만 이 시점에서는 버퍼가 비어(empty) 있을 수 있으므로 이 로직 클록 사이클들 동안 은 메모리 액세스를 위한 어떤 스파이크도 출력하지 않을 것이다. X 및 Y 사이클들은 \"파이프라인 조정 사이클 들(pipeline adjustment cycles)\"로 지칭될 수 있고 특정한 구현에 대해 선택되는 이러한 사이클들의 수는 뉴로 모픽 파이프라인의 깊이, 즉 메모리 액세스로부터 세포체에서 펄스를 생성하기까지 걸리는 로직 클록 사이클의 수에 대응할 수 있다. l에 따라 메모리 액세스와, 가중치들의 누산과, 및 누산된 가중치들을 출력 펄스로서 생성하도록 세포체에의 인가에 20개의 로직 클록 사이클들이 걸리는 예에서는, 20개의 파이프라인 깊이에 대응하 여 20개의 파이프라인 조정 사이클들이 존재할 것이다. 여전히 도 15b를 참조하여, 각 활동 전위 사이클에서 (예를 들어 디지털 누산기(106 EH는 506)에 의한) 대응 가 중치 누산(WA1, WA2, WA3)이 각 가중치 액세스의 그것들에 후속하는 로직 클록 사이클들에서 시작된다. 시스템 사이클 1의 활동 전위 사이클 0의 로직 클록 X에서의 세포체에 의한 활동 전위의 방출에서 보이듯, 첫 번째 3개 의 수신된 활동 전위들은 층 1의 뉴런의 발현을 유발하기에 충분하다. 대조적으로 시스템 사이클 1의 활동 전위 사이클 0에서 활동 전위 방출의 부재에서 볼 수 있듯, 다음 3개의 수신된 활동 전위들이 층 1의 두 번째 발현을 유발하기에는 충분하지 못하다. 누산된 가중치 1, 2, 3들이 양 활동 전위 사이클 0 및 1에서 동일할지라도 펄스 수신 간의 상대적 타이밍이 활동 전위 사이클 0 및 1 간에 다르고 도 15a-15e의 타이밍 체계가 단순히 발생빈도 코딩된 시뮬레이션이 아니라 시간 코딩된 시뮬레이션을 수용하기 때문이다. 뉴로모픽 코어의 층 1의 뉴런에 대 한 시뮬레이션이 완료된다. 활성 전위 사이클의 종단에서 세포체에 축적된 전하가 소산되고 프로세스가 진행된 다. 동일한 시스템 사이클(즉 시스템 사이클 1)에서, 세 활동 전위들이 거의 동시에(즉 모두 활동 전위 사이클 0의 로직 클록 사이클 X 내에) 뉴로모픽 코어의 다른 시냅스 입력선들 상에 수신되어, 다른 모사된 뉴런, 즉 모사된 신경망의 제2층의 뉴런에 대한 입력들로 버퍼링된다. 이 입력 스파이크들 중의 하나는 동일한 뉴로모픽 코어의 스파이크 생성 출력의 피드백(feedback)이 될 수 있지만 이전 층(즉 층 1)의 모사된 뉴런의 출력의 대표 (representative), 즉 이 입력은 시스템 사이클 1의 활동 전위 사이클 0의 층 1의 로직 클록 사이클 X에서 생성 된 똑같은 출력일 수도 있다. 도 15b에 도시된 바와 같이, 시스템 사이클 1의 활동 전위 사이클의 층 2에서는 입력들이 수신되지 않는다. 도 15c에 도시된 바와 같이, 뉴로모픽 코어는 이어서, 부분적으로 코어의 메모리의 행 선택선 내의 값을 메모리 의 다음 행의 점 또는 코어로 모사되는 층 2의 뉴런에 대응하는 어느 행(연속하여 모사되는 뉴런에 대한 가중치 들이 연속하는 메모리 행들에 저장되어야 한다는 엄격한 요건은 없다)으로 선행시킴으로써 다음 시스템 사이클, 즉 시스템 사이클 2의 층 2의 뉴런의 시뮬레이션으로 이행한다. FIFO 버퍼가 해당 메모리 액세스에 대한 스파이 크들의 각각을 순차적으로 출력한다. 도시된 실시예에서, 3개의 거의 동시에 수신된 입력 펄스들 중의 첫 번째 것이 시스템 사이클 2의 활동 전위 사이클 0의 로직 클록 사이클 4에서 액세스되고 이 가중치가 다음 로직 클록 사이클, 즉 로직 클록 사이클 5에서 누산된다. 마찬가지로, 3개의 거의 동시에 수신된 입력 펄스들 중의 두 번 째 것에 대한 가중치가 시스템 사이클 2의 활동 전위 사이클 0의 로직 클록 사이클 5에서 액세스되고, 이 가중 치가 다름 로직 클록 사이클, 즉 로직 클록 사이클 X에서 누산된다. 그러나 도시된 타이밍 체계에서 파이프라인 조정 사이클들 동안에는 FIFO 버퍼에 의해 스파이크들이 출력되지 않으므로 시스템 사이클 2의 활동 전위 사이 클 0의 로직 클록 사이클 X에서 거의 동시에 수신된 3개의 입력 펄스들 중의 세 번째 것에 대해서는 가중치가 액세스되지 않는다. 이 세 번째 펄스는 유효하게 \"망실(lost)\"된다. 그럼에도 불구하고, 우연히 첫 번째 2개의 버퍼 출력 스파이크들이 층 2의 모사되는 뉴런에 의한 활동 전위의 생성을 유발하기에 충분했다면, 도시된 바와 같이 시스템 사이클 2의 활동 전위 사이클 0의 로직 클록 사이클 Y에서 출력 스파이크가 생성된다. 이 출력 스파이크는 뉴로모픽 코어로 피드백되어 도 15c의 시스템 사이클 2, 활동 전위 사이클 0, 로직 클록 사 이클 Y에 도시된 층 3의 뉴런이 수신한 펄스로 결과될 수 있다. 이와는 달리, 층 3의 뉴런에 대한 위 입력 펄스 가 완전히 다른 뉴런으로부터 올 수도 있다. 어느 경우에건, 이 단일하게 수신된 펄스가 활동 전위 사이클의 마 지막 로직 클록 사이클에 도래한다는 점에 유의해야 한다. 도 15d에 보인 바와 같이, 그 효과는 시스템 사이클 2, 활동 전위 사이클 1, 로직 클록 사이클 Y에서 층 3의 뉴런에 3개의 거의 동시에 수신된 펄스들의 효과와 대 조될 수 있다. 도 15d에서, 시스템 사이클 3이 세 번째 모사되는 뉴런, 즉 도시된 예에서 층 3의 뉴런의 시뮬레이션으로 이행 한다. 시스템 사이클 2의 활동 전위 사이클 0에서 이 뉴런에 수신되는 유일한 입력 스파이크는 그 대응 가중치 메모리 액세스를 시스템 사이클 3, 활동 전위 사이클 0에서 2개의 로직 클록 사이클만큼 선행하여, 즉 그 로직 클록 사이클 5에서 모색한다(see). 이는 도시된 체계에서 후진하는 로직 클록 사이클들의 수가 파이프라인 조정 사이클들의 수이기 때문이다. 이 스파이크로부터의 가중치는 로직 클록 사이클 X에서 누산되고 활동 전위 사이 클 0의 로직 클록 Y에서 스파이크를 유발하기에 충분한 경우가 발생된다. 대조적으로, 활동 전위 사이클 1에서 거의 동시에 수신된 3개의 스파이크들 중의 하나만이 파이프라인을 통해 처리된다. 여기서도 시스템 사이클 3, 활동 전위 사이클 1, 로직 클록 사이클 Y에 도시된 바와 같이 세포체에 의한 스파이크의 생성으로 결과되는 경 우가 발생된다.층 4에 대해 도시된 예는 5개의 펄스들이 수신되면, 심지어 이들 중의 2개가 활동 전위 사이클의 마지막 2개의 로직 클록 사이클들에 도달하면 무슨 일이 생기는지를 보인다. 이 펄스들은 도 15d에 도시된 바와 같이 시스템 사이클 3의 활동 전위 사이클 q에서 층 4의 뉴런의 다른 시냅스 입력들에 도달하고, 도 15e에 도시된 바와 같이 시스템 사이클 4의 활동 전위 사이클 1에서 해당하는 대로 처리된다. 도 15e에 도시된 바와 같이, 층 4의 뉴런 은 첫 번째 3개의 펄스들 - 시스템 사이클 1, 활동 전위 사이클 4, 로직 클록 사이클 - 로부터의 누산된 가중치 들의 결과로 발현(fire)될 수 있지만 다음 3개의 펄스들로부터의 누산된 가중치들에 의해 동일한 활동 전위 사 이클에서 다시 발현될 수는 없다. 이는 활동 전위 사이클의 로직 클록 사이클 길이가, 모사된 뉴런이 시스템 사 이클 4의 활동 전위 사이클 1에서 이미 발현된 다음 다시 발현될 수 없도록, 모델링하려 의도한 뉴런의 원하는 불응기(refractory period)에 의해 결정될 수 있음을 시사한다. 도 15a-15e의 예는 시스템 사이클 당 2개의 활동 전위 사이클들, 즉 각 시스템 사이클에서 모사된 뉴런이 발현 될 두 번의 기회들이 있지만, 다른 예들에서는 시스템 사이클 당 하나의 활동 전위 사이클이거나, 또는 시스템 사이클 당 3개, 4개, 5개, 100개 등 임의의 많은 수의 활동 전위 사이클들이 될 수도 있다. 마찬가지로 다른 예 들은 활동 전위 사이클 당 8개보다 더 적거나 더 많은 로직 클록 사이클을 가질 수 있다. 또한 다른 뉴로모픽 코어에 다른 활동 전위 클록들을 제공함으로써 일부 뉴런들이 하나의 활동 전위 사이클을 갖고 다른 뉴런들이 다른 활동 전위 사이클을 갖도록 더 큰 시스템도 구성될 수 있다. 이 특징은 생물학적 두뇌 내의 뉴런들의 다른 개체군(population)들이 다른 불응기들을 가질 수 있으므로 생물학적 실제성을 향상시킬 수 있다. 뉴로모픽 코어는 하나의 모사된 뉴런으로부터 예를 들어 외부 선을 요구하지 않고 신경망의 다음 층의 다음 순 차적으로 처리될 뉴런에 신호를 제공하도록 그 세포체로부터 코너의 설계의 내부인 그 자체의 메모리로의 선 (line)을 제공하도록 구성될 수 있다. 이 명세서에 기재된 시스템 및 방법들은 하나 또는 복수의 생물학적 뉴런들의 프로그래밍 가능하고 축소 확대 가능한 모델을 신속하고 컴포넌트 및 배치 효율적이며 생물학적으로 실제적인 초전도 하드웨어 내에 구현할 수 있다. 이 코어는 아주 다양한 대단위 신경망들을 하드웨어 내에 구축하는 데 사용될 수 있다. 뉴런 코어의 생물 학적으로 실제적인 작동은 소프트웨어 기반 신경망에서는 구현하기 어려운 추가적인 능력들을 네트워크에 제공 한다. 코어를 구성하는 초전도 전자회로는 비교 가능한 현재기술의 반도체 기반 설계들에서 가능한 것보다 더 많은 와트 당 초당 시냅스 작동(synaptic operations per second per watt; SOPS/W)의 수행을 가능하게 한다. 이 명세서에서 사용된 \"시냅스 작동(synaptic operation)\" 이라는 용어는 입력 스파이크들 및 수상돌기 가중치 들과 함께 발현된 뉴런으로부터 시냅스를 통해 목표 뉴런으로의 생성 스파이크의 전파를 기반으로 한 발현 뉴런 에서의 스파이크의 생성을 지칭한다. 이에 따라 SOPS 수치들은 연산 시간과 신호 이동 시간 양자 모두를 포함한 다. 본 발명 뉴로모픽 코어의 생물학적 실제성에 대해서는, 누출형 적분 및 발현 모델에 의해 기술되는 것보다 생물 학적 뉴런이 더 복잡한 거동을 나타내고 더 명확한 상태들을 갖는다. 뉴런 거동의 더 복잡한 시뮬레이션들이 신 경망의 새로운 기능을 가능하게 하는 데 필요하다. 복잡한 뉴런 모듈의 소프트웨어 시뮬레이션은 매우 큰 뉴런 들의 네트워크로 확대되기에는 실현 불가능할 정도로 시간 소모적이고 어렵다. 복잡한 뉴런 거동의 반도체 기반 하드웨어 구현은 역시 확대(scaling)를 제한하는 현저한 하드웨어 비용(overhead)들을 수반한다. 본 발명 뉴로 모픽 코어는 이전에 가능했던 것보다 더 복잡한 뉴런 모델을 사용하는 대규모 신경망을 구축할 효율적인 방법을 제공한다. 이에 따라, 본 발명 시스템 및 방법들은 현재기술의 반도체 가속기 또는 뉴로모픽 프로세서보다 더 작은 전력을 사용하면서 기계 학습 작업 부하(workload)들에 대해 현저히 향상된 성능을 제공한다. 초전도 디지털 로직과, 초전도 메모리와, 및 생물학적으로 영감을 받은 초전도 아날로그 회로들을 조합함으로써 축소 확대 가능하고 프 로그래밍 가능한 반도체 뉴로모픽 코어를 생성하여, 본 발명 시스템 및 방법들은 초전도의 효익들을 이용하고 초전도가 아닌 뉴로모픽 코어와 다른 구조 및 작동을 갖는다. 예를 들어 본 발명 시스템 및 방법들은 뉴런에 대 한 연산들의 수행에 표준적인 실온 반도체 전자회로 CPU를 사용하는 뉴로모픽 프로세서 설계보다 훨씬 더 낮은 에너지 소비와, 이에 따른 더 낮은 운영 경비를 제공한다. 다른 예로, 본 발명 시스템 및 방법들의 시냅스 공유 (shared-synapse) 아키텍처는 유용하기로 수상돌기 공유(shared-dendrite) 아키텍처를 구현하고 시냅스들에 아 날로그 회로들을 사용하는 시스템들보다 더 다재다능한 뉴런 기능을 제공한다. 뿐만 아니라, 본 발명 시스템 및 방법들은 기존의 뉴로모픽 장치들이 제공하는 것보다 더 풍부한 기능을 가능하 게 한다. 예를 들어, 본 발명 시스템 및 방법들은 아날로그 및 디지털 컴포넌트 양자를 사용하여 뉴런 코어들을 생성하므로 작동상 더 느리거나 및/또는 컴포넌트 수(component count) 및/또는 에너지 소비의 면에서 덜 효율적일 수 있는 순수한 디지털 설계와 다르다. 또한, 본 발명 시스템 및 방법들은 스파이크 형성(spiking) 거동을 결정하는 데 더 집중된 세포체 회로를 사용하고, 유입 가중치를 세포체에서 합산하는 데 누산기를 이용하므로 뉴런의 스파이크 형성 거동을 결정하는 하나 이상의 수상돌기 박막 회로(dendritic membrane circuit)로 뉴런의 세포체를 구현하므로 세포체에 누산기가 없는 설계들과 다르다. 본 발명 시스템 및 방법들의 집중화된 세포체와 가중치 누산 설계는 유용하기로 스파이크들 간의 타이밍 관계를 좀 더 단순한 방식으로 보존한다. 기존 또는 제안된 신경망 가속기 설계에 비해, 본 발명 시스템 및 방법들은 세포체, 축색돌기, 수상돌기, 및 시 냅스 연결들의 기능들을 개별적으로 수행하는 하드웨어 회로들을 명시적으로 구현하여 생물학적 뉴런들을 충실 히 복제함으로써, 표준적인 디지털 산술 회로들을 사용하여 수들의 행열에 대해 곱셈 누산 연산들만을 단순히 수행하는 설계들에 대해 잠재적으로 향상된 성능을 제공한다. 이러한 설계들은 컨볼루션형(convolutional) 신경 망과 심층 신경망(deep neural network) 알고리즘들의 중요 부분을 차지하는 곱셈-누산 연산들을 가속하도록 조 직되지만, 본 발명 시스템 및 방법들에서 발견되는 생물학적 뉴런들의 기능을 복제하는 하드웨어 신경망의 다재 다능성은 제공하지 못한다. 뿐만 아니라, 본 발명 시스템 및 방법들은 혼합 신호가 아니고 프로그래밍 가능하지 않거나 세포체 등 뉴런의 일부만을 표현하는 제안된 또는 기존의 초정도 신경망들에 비해 축소 확대 가능성, 프로그래밍 가능성, 및 생물 학적 충실성 이점들을 갖는다. 본 발명 시스템 및 방법들은 각 뉴런에 대해 필요한 많은 수의 제어선들에 의존 하고, 시간 다중화가 결여된 설계들보다 더 축소 확대 가능하다. 축소 확대 가능성은 많은 수의 뉴런들을 갖는 신경망을 구축하는 데 사용되는 컴포넌트의 특히 중요한 특성이다. 예를 들어 수백만 개의 화상들로부터의 객체 인식을 수행하도록 토론토대학(University of Toronto)의 Alex Krizhevsky, Ilya Sutskever, and Geoffrey E. Hinton들이 구축한 ImageNet 대규모 시각 인식 과제 분류기 AlexNet(ImageNet Large Scale Visual Recognition Challenge classifier AlexNet)은 8개의 층에 650,000개의 뉴런들을 갖는 인공 신경망으로 구축되었다. 이 명 세서에서 제안된 혼합 신호 접근법은 모든 기능들에 대해 SQUID들과 초전도 루프들을 사용할 수 있는 설계들에 비해 다른 효율들을 제공한다. 본 발명 시스템 및 방법들은 외부 바이어스 전류들을 통해 네트워크의 작동만을 조정할 수 있는 설계들보다 더 프로그래밍 가능하다. 이상에 기재된 것은 본 발명의 예들이다. 본 발명을 설명할 목적으로 모든 고려 가능한 컴포넌트들과 방법들의 조합들을 기재하는 것은 물론 불가능하지만, 당업계에 통상의 기술을 가진 자라면 본 발명의 추가적인 조합들과 대체들이 가능함을 인식할 것이다. 이에 따라 본 발명은 첨부된 청구항들을 포함하여 본 발명의 범위 내에 들어 오는 이러한 모든 변경, 수정, 및 변형들을 포괄하고자 의도한 것이다. 또한 상세한 설명 또는 청구항들에 \"하 나의(a)\", \"하나의(an)\", \"첫 번째(a first)\", 또는 \"다른(another)\" 요소 또는 그 등가물이 기재되면, 둘 이 상의 이러한 요소들을 요구하거나 배제하는 것이 아니라 하나 이상의 이러한 요소들을 포함하는 것으로 해석되 어야 한다. 이 명세서에 사용된 \"포함하다(includes)\"라는 용어는 포함하지만 이에 한정되지 않는다는 것을 의 미하며, \"포함하는(including)\"이라는 용어는 포함하지만 이에 한정되지 않음을 의미한다. \"기반한다(based on)\"라는 용어는 적어도 부분적으로 기반함을 의미한다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14a 도면14b 도면15a 도면15b 도면15c 도면15d 도면15e"}
{"patent_id": "10-2021-7023674", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 예시적 뉴로모픽 코어의 블록도. 도 2는 예시적 뉴런의 개념도. 도 3은 예시적 신경망의 개념도. 도 4는 예시적 뉴런의 개념도. 도 5는 예시적 뉴로모픽 코어의 블록도. 도 6은 뉴로모픽 코어에 사용되는 예시적 세포체 어레이의 회로도. 도 7은 스파이크 버퍼가 없거나 스파이크 버퍼 내에 스파이크들을 보유하지 않도록 구성되고, 누산이 완료되면 세포체에만 누산된 가중치를 적용하도록 구성된 뉴로모픽 코어의 작동을 보이는 흐름도. 도 8은 스파이크 버퍼를 가지고 누산이 완료되면 세포체에만 누산된 가중치를 적용하도록 구성된 뉴로모픽 코어 의 작동을 보이는 흐름도. 도 9는 스파이크 버퍼가 없거나 스파이크 버퍼 내에 스파이크들을 보유하지 않도록 구성되고, 세포체에 누산된 가중치를 계속하여 적용하도록 구성된 뉴로모픽 코어의 작동을 보이는 흐름도. 도 10은 스파이크 버퍼를 가지고, 세포체에 누산된 가중치를 계속하여 적용하도록 구성된 뉴로모픽 코어의 작동 을 보이는 흐름도. 도 11은 스파이크 버퍼를 가지고, 세포체에 누산된 가중치를 계속하여 적용하도록 구성되는데, 버퍼 제어가 파 이프라인 제어와 다른 루프 상에 작동하는 뉴로모픽 코어의 작동을 보이는 흐름도. 도 12는 도 3에 도시된 실시예의 은닉 층들에서와 같이, 각 층에 4개의 뉴런들의 신경망을 함께 생성하는 4개의 뉴로모픽 코어들의 직접 네트워크를 보이는 블록도. 도 13은 디지털 분산 네트워크를 통해 대단위 신경망을 함께 생성하기 위한 다수의 뉴로모픽 코어들의 네트워킹 을 보이는 블록도. 도 14a 및 14b는 뉴로모픽 코어의 파이프라인 작동의 예를 보이는 타이밍도. 도 15a, 15b, 15c, 15d, 및 15e는 뉴로모픽 코어의 파이프라인 작동의 다른 예를 보이는 타이밍도."}
