# Resumo do trabalho

Vou criar um projeto completo de cache para o seu processador MIPS!

## **ğŸ“‹ PROJETO DE CACHE MEMORY**

### **1. ESPECIFICAÃ‡Ã•ES E CÃLCULOS**

#### **ConfiguraÃ§Ã£o da Cache:**

```
â€¢ NÃºmero de linhas: 8
â€¢ Tamanho do bloco: 4 palavras = 128 bits = 16 bytes
â€¢ PolÃ­tica de mapeamento: Direto
â€¢ PolÃ­tica de escrita: Write-back
â€¢ EndereÃ§o da RAM principal: 20 bits
â€¢ Largura de palavra: 32 bits
```

#### **DivisÃ£o do EndereÃ§o (20 bits):**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Tag (15 bits)â”‚Index(3) â”‚ Offset(2) â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
 19......7      6..4      3....2
```

- **Offset**: 2 bits â†’ seleciona 1 das 4 palavras no bloco
- **Index**: 3 bits â†’ seleciona 1 das 8 linhas (2Â³ = 8)
- **Tag**: 15 bits â†’ identifica o bloco armazenado

**Nota**: Considerando endereÃ§amento de palavras (Ãºltimos 2 bits do endereÃ§o de byte sÃ£o 00)

---

### **2. ESTRUTURA DE UMA LINHA DE CACHE**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Valid â”‚ Dirty â”‚   Tag (15)   â”‚    Data Block (128 bits)    â”‚
â”‚ (1b)  â”‚ (1b)  â”‚              â”‚  [Word3|Word2|Word1|Word0]  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
 1bit    1bit     15 bits          4 Ã— 32 bits = 128 bits

Total por linha: 1 + 1 + 15 + 128 = 145 bits
Total da cache: 145 Ã— 8 = 1160 bits
```

---

### **3. COMPONENTES DO SISTEMA DE CACHE**

#### **A) Blocos Principais:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                   CPU REQUEST                        â”‚
â”‚              (EndereÃ§o 20b, Data 32b)               â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                   â”‚
                   â–¼
       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
       â”‚   ADDRESS DECODER         â”‚
       â”‚  â€¢ Extrai Tag, Index, Offsetâ”‚
       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚                            â”‚
    â–¼                            â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”           â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ CACHE MEMORY â”‚           â”‚  TAG COMPARATORâ”‚
â”‚  8 Ã— 145 bitsâ”‚â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â–ºâ”‚  & HIT LOGIC   â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜           â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
     â”‚                            â”‚
     â”‚        HIT/MISS            â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚                         â”‚
     â–¼ HIT                     â–¼ MISS
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ DIRECT ACCESSâ”‚         â”‚ CACHE CONTROLLERâ”‚
â”‚              â”‚         â”‚  (State Machine) â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                â”‚
                       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”
                       â”‚ MAIN MEMORY     â”‚
                       â”‚ INTERFACE       â”‚
                       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### **4. MÃQUINA DE ESTADOS DO CONTROLADOR**

```
                  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                  â”‚   IDLE   â”‚â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                  â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜            â”‚
                        â”‚                 â”‚
                 CPU Request              â”‚
                        â”‚                 â”‚
                  â”Œâ”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”            â”‚
                  â”‚  COMPARE â”‚            â”‚
                  â”‚ Tag/Validâ”‚            â”‚
                  â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜            â”‚
                        â”‚                 â”‚
            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”      â”‚
            â”‚                      â”‚      â”‚
        HIT â”‚                      â”‚ MISS â”‚
            â”‚                      â”‚      â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”        â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”´â”
    â”‚  READ/WRITE â”‚        â”‚ CHECK DIRTY  â”‚
    â”‚    CACHE    â”‚        â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
    â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜               â”‚
            â”‚            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
            â”‚        Dirty=1             Dirty=0
            â”‚            â”‚                    â”‚
            â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”
            â”‚    â”‚  WRITE_BACK     â”‚   â”‚  ALLOCATE   â”‚
            â”‚    â”‚ (4 palavrasâ†’RAM)â”‚   â”‚             â”‚
            â”‚    â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
            â”‚            â”‚                    â”‚
            â”‚            â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â”‚                     â”‚
            â”‚             â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
            â”‚             â”‚   FETCH_BLOCK    â”‚
            â”‚             â”‚ (4 palavrasâ†RAM) â”‚
            â”‚             â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â”‚                     â”‚
            â”‚             â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
            â”‚             â”‚   UPDATE_CACHE   â”‚
            â”‚             â”‚  (Valid=1, Tag)  â”‚
            â”‚             â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â”‚                     â”‚
            â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Estados:**

- **IDLE**: Aguardando requisiÃ§Ã£o
- **COMPARE**: Verifica hit/miss
- **READ/WRITE CACHE**: Acesso direto (hit)
- **CHECK_DIRTY**: Verifica se bloco estÃ¡ modificado
- **WRITE_BACK**: Salva bloco modificado na RAM
- **ALLOCATE**: Prepara para novo bloco
- **FETCH_BLOCK**: Busca 4 palavras da RAM
- **UPDATE_CACHE**: Atualiza linha com novo bloco

---

### **5. SINAIS DE CONTROLE**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Sinal           â”‚ Bits   â”‚ FunÃ§Ã£o                       â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ cpu_addr        â”‚ 20     â”‚ EndereÃ§o da CPU              â”‚
â”‚ cpu_data_in     â”‚ 32     â”‚ Dados de escrita             â”‚
â”‚ cpu_data_out    â”‚ 32     â”‚ Dados de leitura             â”‚
â”‚ cpu_read        â”‚ 1      â”‚ RequisiÃ§Ã£o de leitura        â”‚
â”‚ cpu_write       â”‚ 1      â”‚ RequisiÃ§Ã£o de escrita        â”‚
â”‚ cpu_ready       â”‚ 1      â”‚ OperaÃ§Ã£o concluÃ­da (output)  â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ cache_hit       â”‚ 1      â”‚ Tag match & Valid            â”‚
â”‚ cache_miss      â”‚ 1      â”‚ ~cache_hit                   â”‚
â”‚ cache_dirty     â”‚ 1      â”‚ Bloco modificado             â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ mem_addr        â”‚ 20     â”‚ EndereÃ§o para RAM            â”‚
â”‚ mem_data_in     â”‚ 128    â”‚ Bloco vindo da RAM           â”‚
â”‚ mem_data_out    â”‚ 128    â”‚ Bloco para RAM               â”‚
â”‚ mem_read        â”‚ 1      â”‚ Ler bloco da RAM             â”‚
â”‚ mem_write       â”‚ 1      â”‚ Escrever bloco na RAM        â”‚
â”‚ mem_ready       â”‚ 1      â”‚ RAM pronta                   â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ update_cache    â”‚ 1      â”‚ Habilita escrita na cache    â”‚
â”‚ set_dirty       â”‚ 1      â”‚ Marca linha como suja        â”‚
â”‚ clear_dirty     â”‚ 1      â”‚ Limpa bit dirty              â”‚
â”‚ set_valid       â”‚ 1      â”‚ Marca linha como vÃ¡lida      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### **6. IMPLEMENTAÃ‡ÃƒO EM LOGISIM - MÃ“DULOS**

#### **MÃ³dulo 1: CacheLineStorage**

```
Entradas:
- index (3 bits)
- write_enable (1 bit)
- data_in (128 bits)
- tag_in (15 bits)
- valid_in, dirty_in (1 bit cada)

SaÃ­das:
- data_out (128 bits)
- tag_out (15 bits)
- valid_out, dirty_out (1 bit cada)

Componentes:
- 8 Ã— Registradores de 145 bits
- Multiplexador 8:1 (para leitura)
- Demultiplexador 1:8 (para escrita)
```

#### **MÃ³dulo 2: TagComparator**

```
Entradas:
- addr_tag (15 bits)
- cache_tag (15 bits)
- valid (1 bit)

SaÃ­das:
- hit (1 bit) = (addr_tag == cache_tag) AND valid

Componentes:
- Comparador de 15 bits
- AND gate
```

#### **MÃ³dulo 3: AddressDecoder**

```
Entrada:
- address (20 bits)

SaÃ­das:
- tag (15 bits) = address[19:5]
- index (3 bits) = address[4:2]
- offset (2 bits) = address[1:0]

Componentes:
- Splitters
```

#### **MÃ³dulo 4: CacheController (FSM)**

```
Entradas:
- clock, reset
- cpu_read, cpu_write
- cache_hit, cache_dirty
- mem_ready

SaÃ­das:
- cpu_ready
- mem_read, mem_write
- update_cache
- set_dirty, clear_dirty, set_valid
- state (3 bits para debug)

Componentes:
- Registrador de estado (3 bits)
- LÃ³gica combinacional para transiÃ§Ãµes
- ROM de microinstruÃ§Ãµes (opcional)
```

#### **MÃ³dulo 5: BlockMultiplexer**

```
Entradas:
- block_data (128 bits)
- offset (2 bits)

SaÃ­da:
- word_out (32 bits)

Componentes:
- Multiplexador 4:1 de 32 bits
```

#### **MÃ³dulo 6: MemoryInterface**

```
Entradas:
- mem_read, mem_write
- addr (20 bits)
- block_out (128 bits)

SaÃ­das:
- block_in (128 bits)
- mem_ready

Componentes:
- 4 Ã— registradores temporÃ¡rios
- Contador para transferÃªncia sequencial
- Interface com RAM principal
```

---
### **8. LÃ“GICA DE OPERAÃ‡ÃƒO DETALHADA**

#### **a) READ HIT:**

```
1. Decode address â†’ Tag, Index, Offset
2. Access cache[Index] â†’ Read Tag, Valid, Dirty, Data
3. Compare Tags AND Check Valid â†’ HIT
4. Select word using Offset â†’ Mux 4:1
5. Return data to CPU â†’ cpu_data_out
6. Assert cpu_ready
Cycles: 1 ciclo
```

#### **b) READ MISS:**

```
1. Decode address â†’ Tag, Index, Offset
2. Access cache[Index] â†’ Miss detected
3. Check Dirty bit:
 
 IF Dirty = 1:
   a) Prepare old_tag + index â†’ calculate RAM address
   b) Write entire block (4 words) to RAM
   c) Wait mem_ready (4 cycles for 4 words)
 
4. Calculate block address = {Tag, Index, 00}
5. Read 4 words from RAM starting at block address
6. Wait mem_ready (4 cycles)
7. Update cache line:
 - Data â† new block
 - Tag â† new tag
 - Valid â† 1
 - Dirty â† 0
8. Select word using Offset
9. Return data to CPU
10. Assert cpu_ready

Cycles: 
- Clean miss: 4-5 ciclos
- Dirty miss: 8-10 ciclos
```

#### **c) WRITE HIT:**

```
1. Decode address â†’ Tag, Index, Offset
2. Access cache[Index] â†’ HIT
3. Update specific word in block:
 - Use offset to select which word
 - Replace word with cpu_data_in
4. Set Dirty â† 1 (marca bloco modificado)
5. Keep Valid â† 1
6. Assert cpu_ready

Cycles: 1 ciclo
```

#### **d) WRITE MISS:**

```
PolÃ­tica: Write-Allocate (busca bloco antes de escrever)

1. Decode address â†’ Tag, Index, Offset
2. Miss detected
3. Check Dirty bit (mesmo que READ MISS)
4. Fetch new block from RAM
5. Update cache with new block
6. Perform WRITE HIT procedure
7. Set Dirty â† 1
8. Assert cpu_ready

Cycles: 5-10 ciclos (similar ao READ MISS + 1)
```

---

### **9. TRANSFERÃŠNCIA DE BLOCO (4 PALAVRAS)**

```
Block Transfer (RAM â†” Cache):

EndereÃ§o base do bloco: {Tag, Index, 00}

Write-back (Cache â†’ RAM):
â”Œâ”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Cycleâ”‚   Address    â”‚   Data      â”‚
â”œâ”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  1  â”‚ base + 0     â”‚   Word[0]   â”‚
â”‚  2  â”‚ base + 1     â”‚   Word[1]   â”‚
â”‚  3  â”‚ base + 2     â”‚   Word[2]   â”‚
â”‚  4  â”‚ base + 3     â”‚   Word[3]   â”‚
â””â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Fetch (RAM â†’ Cache):
â”Œâ”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Cycleâ”‚   Address    â”‚   Data      â”‚
â”œâ”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  1  â”‚ base + 0     â”‚ â†’ Word[0]   â”‚
â”‚  2  â”‚ base + 1     â”‚ â†’ Word[1]   â”‚
â”‚  3  â”‚ base + 2     â”‚ â†’ Word[2]   â”‚
â”‚  4  â”‚ base + 3     â”‚ â†’ Word[3]   â”‚
â””â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

OtimizaÃ§Ã£o: Usar burst mode se RAM suportar
```


---

# DocumentaÃ§Ã£o: Processador MIPS Simplificado (Ciclo Ãšnico)

## 1. VisÃ£o Geral

Este projeto, desenvolvido na ferramenta Logisim-evolution, implementa a arquitetura de umÂ **processador de 32 bits com um conjunto de instruÃ§Ãµes reduzido (RISC)**, baseado na clÃ¡ssica arquitetura MIPS.

O seu principal objetivo Ã© educacional: demonstrar de forma visual e funcional os componentes fundamentais de um processador e como eles interagem para executar um programa.

**CaracterÃ­sticas Principais:**

- **Arquitetura:**Â MIPS-like (RISC).
- **ImplementaÃ§Ã£o:**Â Ciclo Ãšnico (Single-Cycle). Isso significa que cada instruÃ§Ã£o leva exatamente um ciclo de clock para ser concluÃ­da, desde a busca atÃ© a escrita do resultado.
- **Largura de Dados:**Â 32 bits.

---

## 2. Arquitetura e Componentes Principais

O processador Ã© dividido em duas partes lÃ³gicas principais: oÂ **Caminho de Dados (Datapath)**, que processa os dados, e aÂ **Unidade de Controle (Control Unit)**, que comanda o caminho de dados.

### 2.1. Caminho de Dados (Datapath)

O caminho de dados Ã© composto pelo hardware que armazena e manipula as informaÃ§Ãµes. Os principais componentes sÃ£o:

|Componente|Sub-circuito no Logisim|FunÃ§Ã£o|
|---|---|---|
|**Program Counter (PC)**|`Register`Â noÂ `main`|Armazena o endereÃ§o da prÃ³xima instruÃ§Ã£o a ser buscada na memÃ³ria.|
|**MemÃ³ria de InstruÃ§Ãµes**|`ROM`Â noÂ `main`|Armazena o programa (as instruÃ§Ãµes em cÃ³digo de mÃ¡quina). Ã‰ uma memÃ³ria somente de leitura.|
|**Arquivo de Registradores**|`RegisterFile`|Um conjunto de 32 registradores de 32 bits para armazenamento rÃ¡pido e temporÃ¡rio de dados. Funciona como a "memÃ³ria de trabalho" do processador.|
|**Unidade LÃ³gica e AritmÃ©tica (ULA)**|`ULA`Â (ALU)|Realiza operaÃ§Ãµes como soma, subtraÃ§Ã£o, NOR e comparaÃ§Ãµes. Ã‰ o "cÃ©rebro matemÃ¡tico" do processador.|
|**MemÃ³ria de Dados**|`RAM`Â noÂ `main`|Armazena os dados que o programa manipula. Permite leitura e escrita.|
|**Multiplexadores (MUX)**|`Multiplexer`|Componentes que selecionam uma de vÃ¡rias entradas de dados para ser a sua Ãºnica saÃ­da, com base em um sinal de controle. SÃ£o essenciais para direcionar o fluxo de dados.|

### 2.2. Unidade de Controle (Control Unit)

A unidade de controle Ã© o "maestro" da orquestra. Ela decodifica as instruÃ§Ãµes e gera os sinais de controle que ditam o que cada componente do caminho de dados deve fazer.

|Componente|Sub-circuito no Logisim|FunÃ§Ã£o|
|---|---|---|
|**Unidade de Controle Principal**|`UC`|Recebe oÂ `OpCode`Â (6 bits mais significativos) da instruÃ§Ã£o e gera os principais sinais de controle (`RegWrite`,Â `MemWrite`,Â `Branch`,Â `ALUSrc`, etc.).|
|**Controle da ULA**|`UC_ula`|Recebe oÂ `OpCode`Â e o campoÂ `funct`Â (6 bits menos significativos) para instruÃ§Ãµes do Tipo-R e gera o cÃ³digo de 3 bits que seleciona a operaÃ§Ã£o especÃ­fica da ULA (soma, subtraÃ§Ã£o, etc.).|

---

## 3. Fluxo de ExecuÃ§Ã£o de uma InstruÃ§Ã£o

Como este Ã© um processador de ciclo Ãºnico, as cinco etapas clÃ¡ssicas da execuÃ§Ã£o de uma instruÃ§Ã£o ocorrem simultaneamente em um Ãºnico pulso de clock.

1. **Busca da InstruÃ§Ã£o (Instruction Fetch - IF):**

- O endereÃ§o noÂ **PC**Â Ã© enviado para aÂ **MemÃ³ria de InstruÃ§Ãµes (`ROM`)**.
- A instruÃ§Ã£o de 32 bits correspondente Ã quele endereÃ§o Ã© lida.

2. **DecodificaÃ§Ã£o da InstruÃ§Ã£o (Instruction Decode - ID):**

- A instruÃ§Ã£o Ã© dividida em seus campos (opcode, registradores, imediato).
- AÂ **Unidade de Controle (`UC`Â eÂ `UC_ula`)**Â decodifica oÂ `opcode`Â e oÂ `funct`Â para gerar todos os sinais de controle.
- Os endereÃ§os dos registradores de leitura sÃ£o enviados aoÂ **Arquivo de Registradores (`RegisterFile`)**, que disponibiliza seus valores.

3. **ExecuÃ§Ã£o (Execute - EX):**

- AÂ **ULA**Â recebe os operandos (seja doÂ `RegisterFile`Â ou do campo imediato da instruÃ§Ã£o).
- Com base no sinal daÂ `UC_ula`, a ULA realiza a operaÃ§Ã£o matemÃ¡tica/lÃ³gica e calcula o resultado.

4. **Acesso Ã  MemÃ³ria (Memory Access - MEM):**

- Para instruÃ§ÃµesÂ `lw`Â (load word) ouÂ `sw`Â (store word), o resultado da ULA (que Ã© um endereÃ§o) Ã© usado para acessar aÂ **MemÃ³ria de Dados (`RAM`)**.
- Se forÂ `lw`, um dado Ã© lido da memÃ³ria.
- Se forÂ `sw`, um dado doÂ `RegisterFile`Â Ã© escrito na memÃ³ria.

5. **Escrita de Volta (Write-Back - WB):**

- O resultado final (seja da ULA ou da memÃ³ria de dados) Ã© escrito de volta noÂ **Arquivo de Registradores**, no registrador de destino especificado pela instruÃ§Ã£o.

---

## 4. RelaÃ§Ã£o com MemÃ³ria Cache

O processador que analisamosÂ **nÃ£o possui uma memÃ³ria cache**. Ele acessa diretamente aÂ `ROM`Â (instruÃ§Ãµes) e aÂ `RAM`Â (dados). Em um sistema real, isso seria extremamente ineficiente.

### 4.1. O Problema: O Gargalo da MemÃ³ria

- **Conceito:**Â Processadores sÃ£o muito mais rÃ¡pidos do que a memÃ³ria principal (RAM). Se o processador tiver que esperar pela RAM toda vez que precisar de um dado ou instruÃ§Ã£o, ele passarÃ¡ a maior parte do tempo ocioso. Isso Ã© conhecido comoÂ **gargalo de von Neumann**.

### 4.2. A SoluÃ§Ã£o: MemÃ³ria Cache

- **Conceito:**Â A cache Ã© uma memÃ³ria pequena, extremamente rÃ¡pida e cara, que fica entre o processador e a memÃ³ria principal. Ela armazena cÃ³pias dos dados e instruÃ§Ãµes mais recentemente ou frequentemente usados.
- **Analogia:**Â Pense na sua mesa de trabalho (a cache) e na biblioteca da universidade (a RAM). Em vez de ir Ã  biblioteca toda vez que precisar de um livro, vocÃª mantÃ©m os livros mais importantes na sua mesa. Ã‰ muito mais rÃ¡pido pegÃ¡-los de lÃ¡.
