<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1746208207" LaunchIncrCheckpoint="$PPRDIR/../ZynqComputer/ZynqComputer.srcs/utils_1/imports/synth_1/Zynq_CPU_wrapper.dcp">
  <File Type="PA-TCL" Name="Zynq_CPU_wrapper.tcl"/>
  <File Type="REPORTS-TCL" Name="Zynq_CPU_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="Zynq_CPU_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="Zynq_CPU_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Zynq_CPU_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Zynq_CPU_wrapper.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/fsm.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/new/fsm.v"/>
        <Attr Name="ImportTime" Val="1746139592"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dd_puf_128.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ddpuf_spi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/new/ddpuf_spi.v"/>
        <Attr Name="ImportTime" Val="1746152453"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Zynq_CPU/Zynq_CPU.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ZynqComputer/ZynqComputer.srcs/sources_1/bd/Zynq_CPU/Zynq_CPU.bd"/>
        <Attr Name="ImportTime" Val="1744302758"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Zynq_CPU_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PGENDIR/sources_1/bd/Zynq_CPU/hdl/Zynq_CPU_wrapper.v"/>
        <Attr Name="ImportTime" Val="1746154303"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Zynq_CPU_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/temp.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/temp.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../ZynqComputer/ZynqComputer.srcs/utils_1/imports/synth_1/Zynq_CPU_wrapper.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="UsedInSteps" Val="synth_1_copy_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/apply_dd_puf_constraints.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="synth_1;SYNTH_DESIGN;TCL.POST"/>
        <Attr Name="UsedInSteps" Val="synth_1_copy_1;SYNTH_DESIGN;TCL.POST"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021"/>
    <Step Id="synth_design" PostStepTclHook="$PPRDIR/apply_dd_puf_constraints.tcl"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_CPU_system_ila_0_2"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_CPU_fsm_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_CPU_ddpuf_spi_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_CPU_dd_puf_128_0_0"/>
</GenRun>
