module top_module(
	input x,
	input y,
	output z);
	
	and gate1(z, x, y);
	
endmodule
