

================================================================
== Vitis HLS Report for 'cordiccart2pol'
================================================================
* Date:           Tue Oct 19 18:58:47 2021

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:33 MDT 2021)
* Project:        cordiccart2pol
* Solution:       cordic_optimized1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.238 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       79|       79|  0.790 us|  0.790 us|   80|   80|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_49_1  |       65|       65|         6|          4|          1|    16|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    3|       -|      -|    -|
|Expression       |        -|    -|       0|   3498|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    -|     182|    296|    -|
|Memory           |        0|    -|      27|     10|    -|
|Multiplexer      |        -|    -|       -|    170|    -|
|Register         |        -|    -|    1053|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    3|    1262|   3974|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    1|       1|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |            Instance            |            Module           | BRAM_18K| DSP|  FF | LUT | URAM|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |control_s_axi_U                 |control_s_axi                |        0|   0|  182|  296|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U3  |fcmp_32ns_32ns_1_2_no_dsp_1  |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U1     |fpext_32ns_64_2_no_dsp_1     |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U2     |fpext_32ns_64_2_no_dsp_1     |        0|   0|    0|    0|    0|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |Total                           |                             |        0|   0|  182|  296|    0|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +----------------------------+-------------------------+-----------+
    |          Instance          |          Module         | Expression|
    +----------------------------+-------------------------+-----------+
    |mul_mul_14ns_16s_29_4_1_U4  |mul_mul_14ns_16s_29_4_1  |    i0 * i1|
    |mul_mul_14ns_16s_29_4_1_U5  |mul_mul_14ns_16s_29_4_1  |    i0 * i1|
    |mul_mul_16s_13ns_30_4_1_U6  |mul_mul_16s_13ns_30_4_1  |    i0 * i1|
    +----------------------------+-------------------------+-----------+

    * Memory: 
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+
    |    Memory   |   Module  | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+
    |Kvalues_V_U  |Kvalues_V  |        0|  14|   5|    0|    20|   14|     1|          280|
    |angles_V_U   |angles_V   |        0|  13|   5|    0|    20|   13|     1|          260|
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+
    |Total        |           |        0|  27|  10|    0|    40|   27|     2|          540|
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+-----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+-----+------------+------------+
    |add_ln1002_fu_1389_p2       |         +|   0|  0|   23|          16|           6|
    |add_ln1011_1_fu_1489_p2     |         +|   0|  0|   39|          32|           6|
    |add_ln1011_fu_1422_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1017_1_fu_1620_p2     |         +|   0|  0|    8|           8|           8|
    |add_ln1017_fu_1568_p2       |         +|   0|  0|    8|           8|           8|
    |add_ln590_1_fu_581_p2       |         +|   0|  0|   12|          12|           5|
    |add_ln590_fu_397_p2         |         +|   0|  0|   12|          12|           5|
    |add_ln870_fu_915_p2         |         +|   0|  0|   13|           5|           1|
    |lsb_index_1_fu_1322_p2      |         +|   0|  0|   39|          32|           6|
    |lsb_index_fu_1138_p2        |         +|   0|  0|   39|          32|           6|
    |m_3_fu_1462_p2              |         +|   0|  0|   71|          64|          64|
    |m_6_fu_1529_p2              |         +|   0|  0|   71|          64|          64|
    |ret_V_3_fu_983_p2           |         +|   0|  0|   36|          29|          29|
    |ret_V_fu_968_p2             |         +|   0|  0|   36|          29|          29|
    |theta_fixed_V_1_fu_1046_p2  |         +|   0|  0|   23|          16|          16|
    |F2_1_fu_569_p2              |         -|   0|  0|   12|          11|          12|
    |F2_fu_385_p2                |         -|   0|  0|   12|          11|          12|
    |man_V_1_fu_372_p2           |         -|   0|  0|   61|           1|          54|
    |man_V_4_fu_556_p2           |         -|   0|  0|   61|           1|          54|
    |ret_V_1_fu_973_p2           |         -|   0|  0|   36|          29|          29|
    |ret_V_2_fu_978_p2           |         -|   0|  0|   36|          29|          29|
    |sub_ln1000_1_fu_1343_p2     |         -|   0|  0|   13|           4|           5|
    |sub_ln1000_fu_1247_p2       |         -|   0|  0|   14|           4|           6|
    |sub_ln1012_1_fu_1504_p2     |         -|   0|  0|   39|           5|          32|
    |sub_ln1012_fu_1437_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1017_1_fu_1615_p2     |         -|   0|  0|    8|           2|           8|
    |sub_ln1017_fu_1563_p2       |         -|   0|  0|    8|           3|           8|
    |sub_ln590_1_fu_587_p2       |         -|   0|  0|   12|           4|          12|
    |sub_ln590_fu_403_p2         |         -|   0|  0|   12|           4|          12|
    |sub_ln712_1_fu_872_p2       |         -|   0|  0|   23|           1|          16|
    |sub_ln712_fu_878_p2         |         -|   0|  0|   23|           1|          16|
    |sub_ln997_1_fu_1224_p2      |         -|   0|  0|   39|           5|          32|
    |sub_ln997_fu_1132_p2        |         -|   0|  0|   39|           6|          32|
    |theta_fixed_V_2_fu_1052_p2  |         -|   0|  0|   23|          16|          16|
    |tmp_V_2_fu_1184_p2          |         -|   0|  0|   23|           1|          16|
    |tmp_V_fu_1097_p2            |         -|   0|  0|   36|           1|          29|
    |and_ln1002_1_fu_1309_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln1002_fu_1273_p2       |       and|   0|  0|   32|          32|          32|
    |and_ln33_fu_758_p2          |       and|   0|  0|    2|           1|           1|
    |and_ln590_1_fu_682_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln590_fu_498_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln591_1_fu_657_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln591_fu_473_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln594_1_fu_780_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_2_fu_694_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_3_fu_807_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_fu_510_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln612_1_fu_720_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln612_fu_536_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln999_fu_1383_p2        |       and|   0|  0|    2|           1|           1|
    |p_Result_5_fu_1358_p2       |       and|   0|  0|   16|          16|          16|
    |tobool34_i_i815_fu_1413_p2  |       and|   0|  0|    2|           1|           1|
    |ashr_ln595_1_fu_798_p2      |      ashr|   0|  0|  161|          54|          54|
    |ashr_ln595_fu_771_p2        |      ashr|   0|  0|  161|          54|          54|
    |icmp_ln1000_fu_1363_p2      |      icmp|   0|  0|   13|          16|           1|
    |icmp_ln1002_fu_1278_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_1_fu_1407_p2    |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_fu_1297_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1057_fu_909_p2       |      icmp|   0|  0|   10|           5|           6|
    |icmp_ln33_1_fu_746_p2       |      icmp|   0|  0|   15|          23|           1|
    |icmp_ln33_fu_740_p2         |      icmp|   0|  0|   11|           8|           2|
    |icmp_ln580_1_fu_352_p2      |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln580_fu_316_p2        |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln590_1_fu_575_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln590_fu_391_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_1_fu_601_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_fu_417_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln594_1_fu_611_p2      |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln594_fu_427_p2        |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln612_1_fu_627_p2      |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln612_fu_443_p2        |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln988_1_fu_1170_p2     |      icmp|   0|  0|   13|          16|           1|
    |icmp_ln988_fu_1085_p2       |      icmp|   0|  0|   17|          30|           1|
    |icmp_ln999_1_fu_1337_p2     |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_fu_1242_p2       |      icmp|   0|  0|   17|          31|           1|
    |lshr_ln1000_1_fu_1352_p2    |      lshr|   0|  0|   35|           2|          16|
    |lshr_ln1000_fu_1256_p2      |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln1011_1_fu_1498_p2    |      lshr|   0|  0|  182|          64|          64|
    |lshr_ln1011_fu_1431_p2      |      lshr|   0|  0|  182|          64|          64|
    |a_1_fu_1401_p2              |        or|   0|  0|    2|           1|           1|
    |or_ln1002_1_fu_1267_p2      |        or|   0|  0|   32|          32|          32|
    |or_ln33_fu_752_p2           |        or|   0|  0|    2|           1|           1|
    |or_ln590_1_fu_708_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln590_fu_524_p2          |        or|   0|  0|    2|           1|           1|
    |or_ln591_1_fu_671_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln591_fu_487_p2          |        or|   0|  0|    2|           1|           1|
    |m_2_fu_1452_p3              |    select|   0|  0|   64|           1|          64|
    |m_5_fu_1519_p3              |    select|   0|  0|   64|           1|          64|
    |man_V_2_fu_378_p3           |    select|   0|  0|   54|           1|          54|
    |man_V_5_fu_562_p3           |    select|   0|  0|   54|           1|          54|
    |r                           |    select|   0|  0|   32|           1|           1|
    |select_ln1011_fu_1314_p3    |    select|   0|  0|    2|           1|           1|
    |select_ln33_fu_818_p3       |    select|   0|  0|   15|           1|          14|
    |select_ln591_1_fu_663_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln591_fu_479_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln594_1_fu_784_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_2_fu_700_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_3_fu_811_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_fu_516_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln597_1_fu_644_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln597_fu_460_p3      |    select|   0|  0|    2|           1|           2|
    |select_ln612_1_fu_859_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln612_fu_838_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln996_1_fu_1608_p3   |    select|   0|  0|    7|           1|           7|
    |select_ln996_fu_1556_p3     |    select|   0|  0|    7|           1|           7|
    |select_ln999_fu_1302_p3     |    select|   0|  0|    2|           1|           1|
    |sh_amt_1_fu_593_p3          |    select|   0|  0|   12|           1|          12|
    |sh_amt_fu_409_p3            |    select|   0|  0|   12|           1|          12|
    |theta                       |    select|   0|  0|   32|           1|           1|
    |theta_fixed_V_3_fu_1058_p3  |    select|   0|  0|   16|           1|          16|
    |tmp_V_4_fu_1103_p3          |    select|   0|  0|   29|           1|          29|
    |tmp_V_5_fu_1190_p3          |    select|   0|  0|   16|           1|          16|
    |x_new_fu_1035_p3            |    select|   0|  0|   16|           1|          16|
    |x_val_V_1_fu_884_p3         |    select|   0|  0|   16|           1|          16|
    |x_val_V_fu_844_p3           |    select|   0|  0|   16|           1|           1|
    |y_new_fu_1008_p3            |    select|   0|  0|   16|           1|          16|
    |y_val_V_1_fu_891_p3         |    select|   0|  0|   16|           1|          16|
    |y_val_V_fu_865_p3           |    select|   0|  0|   16|           1|           1|
    |shl_ln1002_fu_1262_p2       |       shl|   0|  0|  100|           1|          32|
    |shl_ln1012_1_fu_1513_p2     |       shl|   0|  0|  182|          64|          64|
    |shl_ln1012_fu_1446_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln613_1_fu_854_p2       |       shl|   0|  0|   35|          16|          16|
    |shl_ln613_fu_833_p2         |       shl|   0|  0|   35|          16|          16|
    |ap_enable_pp0               |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_1_fu_1377_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_fu_1291_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_1_fu_652_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_fu_468_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_1_fu_714_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_fu_530_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_1_fu_676_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_fu_492_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_1_fu_688_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_fu_504_p2         |       xor|   0|  0|    2|           1|           2|
    +----------------------------+----------+----+---+-----+------------+------------+
    |Total                       |          |   0|  0| 3498|        1549|        1919|
    +----------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  93|         19|    1|         19|
    |ap_enable_reg_pp0_iter1        |   9|          2|    1|          2|
    |ap_sig_allocacmp_lhs_load      |   9|          2|   16|         32|
    |ap_sig_allocacmp_r_V_1_load_1  |   9|          2|   16|         32|
    |grp_load_fu_275_p1             |  14|          3|   16|         48|
    |i_V_fu_206                     |   9|          2|    5|         10|
    |lhs_fu_198                     |   9|          2|   16|         32|
    |r_V_1_fu_194                   |   9|          2|   16|         32|
    |theta_fixed_V_fu_202           |   9|          2|   16|         32|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 170|         36|  103|        239|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |and_ln33_reg_1837         |   1|   0|    1|          0|
    |and_ln590_1_reg_1822      |   1|   0|    1|          0|
    |and_ln590_reg_1787        |   1|   0|    1|          0|
    |and_ln612_1_reg_1832      |   1|   0|    1|          0|
    |and_ln612_reg_1797        |   1|   0|    1|          0|
    |ap_CS_fsm                 |  18|   0|   18|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |exp_tmp_1_reg_1750        |  11|   0|   11|          0|
    |exp_tmp_reg_1728          |  11|   0|   11|          0|
    |i_V_cast_reg_1878         |   5|   0|   64|         59|
    |i_V_fu_206                |   5|   0|    5|          0|
    |icmp_ln1011_1_reg_2045    |   1|   0|    1|          0|
    |icmp_ln1011_reg_2035      |   1|   0|    1|          0|
    |icmp_ln1057_reg_1874      |   1|   0|    1|          0|
    |icmp_ln580_1_reg_1760     |   1|   0|    1|          0|
    |icmp_ln580_reg_1738       |   1|   0|    1|          0|
    |icmp_ln594_1_reg_1817     |   1|   0|    1|          0|
    |icmp_ln594_reg_1782       |   1|   0|    1|          0|
    |icmp_ln988_1_reg_1996     |   1|   0|    1|          0|
    |icmp_ln988_reg_1941       |   1|   0|    1|          0|
    |lhs_fu_198                |  16|   0|   16|          0|
    |lhs_load_reg_1893         |  16|   0|   16|          0|
    |lsb_index_reg_1968        |  32|   0|   32|          0|
    |m_9_reg_2055              |  63|   0|   63|          0|
    |m_reg_2065                |  63|   0|   63|          0|
    |man_V_2_reg_1767          |  54|   0|   54|          0|
    |man_V_5_reg_1802          |  54|   0|   54|          0|
    |p_Result_11_reg_1745      |   1|   0|    1|          0|
    |p_Result_13_reg_1946      |   1|   0|    1|          0|
    |p_Result_15_reg_1985      |   1|   0|    1|          0|
    |p_Result_17_reg_2001      |   1|   0|    1|          0|
    |p_Result_7_reg_2070       |   1|   0|    1|          0|
    |p_Result_9_reg_1723       |   1|   0|    1|          0|
    |p_Result_s_reg_2060       |   1|   0|    1|          0|
    |r_V_1_fu_194              |  16|   0|   16|          0|
    |r_V_1_load_1_reg_1888     |  16|   0|   16|          0|
    |select_ln1011_reg_2040    |   1|   0|    1|          0|
    |select_ln594_1_reg_1849   |  16|   0|   16|          0|
    |select_ln594_2_reg_1827   |  16|   0|   16|          0|
    |select_ln594_3_reg_1859   |  16|   0|   16|          0|
    |select_ln594_reg_1792     |  16|   0|   16|          0|
    |sext_ln590_1_reg_1854     |  32|   0|   32|          0|
    |sext_ln590_reg_1844       |  32|   0|   32|          0|
    |sext_ln990_reg_1956       |  32|   0|   32|          0|
    |sh_amt_1_reg_1807         |  12|   0|   12|          0|
    |sh_amt_reg_1772           |  12|   0|   12|          0|
    |sub_ln997_1_reg_2013      |  32|   0|   32|          0|
    |sub_ln997_reg_1962        |  32|   0|   32|          0|
    |theta_fixed_V_fu_202      |  16|   0|   16|          0|
    |tmp_15_reg_1975           |  31|   0|   31|          0|
    |tmp_22_reg_1898           |   1|   0|    1|          0|
    |tmp_V_4_reg_1951          |  29|   0|   29|          0|
    |tmp_V_5_reg_2006          |  16|   0|   16|          0|
    |tobool34_i_i815_reg_2050  |   1|   0|    1|          0|
    |trunc_ln1000_1_reg_2025   |   5|   0|    5|          0|
    |trunc_ln1000_reg_1980     |   6|   0|    6|          0|
    |trunc_ln574_1_reg_1755    |  52|   0|   52|          0|
    |trunc_ln574_reg_1733      |  52|   0|   52|          0|
    |trunc_ln592_1_reg_1812    |  16|   0|   16|          0|
    |trunc_ln592_reg_1777      |  16|   0|   16|          0|
    |trunc_ln996_1_reg_2030    |   8|   0|    8|          0|
    |trunc_ln996_reg_1991      |   8|   0|    8|          0|
    |trunc_ln997_reg_2020      |  16|   0|   16|          0|
    |x_new_reg_1931            |  16|   0|   16|          0|
    |x_read_reg_1717           |  32|   0|   32|          0|
    |x_val_V_1_reg_1864        |  16|   0|   16|          0|
    |y_new_reg_1926            |  16|   0|   16|          0|
    |y_read_reg_1710           |  32|   0|   32|          0|
    |y_val_V_1_reg_1869        |  16|   0|   16|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1053|   0| 1112|         59|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+--------------+----------------+--------------+
|       RTL Ports       | Dir | Bits|   Protocol   |  Source Object |    C Type    |
+-----------------------+-----+-----+--------------+----------------+--------------+
|s_axi_control_AWVALID  |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_AWREADY  |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_AWADDR   |   in|    6|         s_axi|         control|       pointer|
|s_axi_control_WVALID   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_WREADY   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_WDATA    |   in|   32|         s_axi|         control|       pointer|
|s_axi_control_WSTRB    |   in|    4|         s_axi|         control|       pointer|
|s_axi_control_ARVALID  |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_ARREADY  |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_ARADDR   |   in|    6|         s_axi|         control|       pointer|
|s_axi_control_RVALID   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_RREADY   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_RDATA    |  out|   32|         s_axi|         control|       pointer|
|s_axi_control_RRESP    |  out|    2|         s_axi|         control|       pointer|
|s_axi_control_BVALID   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_BREADY   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_BRESP    |  out|    2|         s_axi|         control|       pointer|
|ap_clk                 |   in|    1|  ap_ctrl_none|  cordiccart2pol|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_none|  cordiccart2pol|  return value|
+-----------------------+-----+-----+--------------+----------------+--------------+

