# Bá»™ Xá»­ LÃ½ RV32IM Pipelined (RV32IM Pipelined Processor)

Kho chá»©a (repository) nÃ y bao gá»“m mÃ£ nguá»“n Verilog hiá»‡n thá»±c hÃ³a má»™t bá»™ vi xá»­ lÃ½ RISC-V 32-bit (RV32IM). Thiáº¿t káº¿ ná»•i báº­t vá»›i kiáº¿n trÃºc Ä‘Æ°á»ng á»‘ng (pipeline) 5 táº§ng cá»• Ä‘iá»ƒn, Ä‘Æ°á»£c má»Ÿ rá»™ng vá»›i bá»™ chia pháº§n cá»©ng Ä‘a chu ká»³ phá»©c táº¡p vÃ  bá»™ cá»™ng nhanh Carry Lookahead Adder. Bá»™ xá»­ lÃ½ xá»­ lÃ½ cÃ¡c xung Ä‘á»™t dá»¯ liá»‡u (data hazards) thÃ´ng qua ká»¹ thuáº­t chuyá»ƒn tiáº¿p (forwarding) vÃ  xung Ä‘á»™t Ä‘iá»u khiá»ƒn (control hazards) thÃ´ng qua ká»¹ thuáº­t lÃ m rá»—ng Ä‘Æ°á»ng á»‘ng (flushing), há»— trá»£ Ä‘áº§y Ä‘á»§ pháº§n má»Ÿ rá»™ng **M-Extension** (NhÃ¢n vÃ  Chia).

## ðŸ“‚ Cáº¥u TrÃºc Dá»± Ãn

| TÃªn File | MÃ´ táº£ |
| :--- | :--- |
| **`DatapathPipelined.v`** | File chÃ­nh chá»©a **logic pipeline 5 táº§ng** (Fetch, Decode, Execute, Memory, Writeback), cÃ¡c khá»‘i xá»­ lÃ½ Xung Ä‘á»™t/Forwarding, vÃ  Bá»™ thanh ghi (Register File). [cite_start]File nÃ y cÅ©ng bao gá»“m **Bá»™ nhá»› dá»¯ liá»‡u (Data Memory)** vÃ  module **`Processor`** (lá»›p vá» ngoÃ i cÃ¹ng) dÃ¹ng cho mÃ´ phá»ng [cite: 227-241]. |
| **`DividerUnsignedPipelined.v`** | Má»™t **bá»™ chia pháº§n cá»©ng pipeline 8 táº§ng**. [cite_start]NÃ³ thá»±c hiá»‡n phÃ©p chia 32-bit sá»­ dá»¥ng thuáº­t toÃ¡n dá»‹ch-trá»« (4 láº§n láº·p má»—i táº§ng) [cite: 242-260]. |
| **`cla.v`** | Bá»™ cá»™ng 32-bit **Carry Lookahead Adder (CLA)**. [cite_start]ÄÆ°á»£c sá»­ dá»¥ng bá»Ÿi ALU Ä‘á»ƒ thá»±c hiá»‡n phÃ©p cá»™ng vÃ  trá»« tá»‘c Ä‘á»™ cao [cite: 1-25]. |
| **`mem_initial_contents.hex`** | MÃ£ mÃ¡y dÆ°á»›i dáº¡ng tháº­p lá»¥c phÃ¢n (hexadecimal) Ä‘Æ°á»£c dÃ¹ng Ä‘á»ƒ khá»Ÿi táº¡o Bá»™ nhá»› lá»‡nh (Instruction Memory) cho quÃ¡ trÃ¬nh mÃ´ phá»ng/kiá»ƒm thá»­. |

## ðŸš€ CÃ¡c TÃ­nh NÄƒng Ná»•i Báº­t

### 1. Kiáº¿n TrÃºc Pipeline 5 Táº§ng

Bá»™ xá»­ lÃ½ thá»±c hiá»‡n cÃ¡c giai Ä‘oáº¡n chuáº©n cá»§a RISC-V:

* **IF (Instruction Fetch):** Náº¡p lá»‡nh tá»« bá»™ nhá»›.
* **ID (Instruction Decode):** Giáº£i mÃ£ opcode, Ä‘á»c Bá»™ thanh ghi vÃ  táº¡o tÃ­n hiá»‡u Ä‘iá»u khiá»ƒn.
* **EX (Execute):** Thá»±c hiá»‡n cÃ¡c phÃ©p toÃ¡n ALU vÃ  tÃ­nh toÃ¡n Ä‘á»‹a chá»‰ ráº½ nhÃ¡nh.
* **MEM (Memory):** Truy cáº­p Bá»™ nhá»› dá»¯ liá»‡u cho cÃ¡c lá»‡nh Load/Store.
* **WB (Writeback):** Ghi káº¿t quáº£ ngÆ°á»£c láº¡i vÃ o Bá»™ thanh ghi.

### 2. Má»Ÿ Rá»™ng RV32M (NhÃ¢n & Chia)

* **PhÃ©p NhÃ¢n (`MUL`, `MULH`, v.v.):** ÄÆ°á»£c xá»­ lÃ½ ngay trong táº§ng Execute.
* **PhÃ©p Chia (`DIV`, `REM`, v.v.):**
    * Sá»­ dá»¥ng má»™t **Bá»™ chia Pipeline 8 táº§ng** chuyÃªn dá»¥ng Ä‘Æ°á»£c Ä‘á»‹nh nghÄ©a trong `DividerUnsignedPipelined.v`.
    * Há»— trá»£ chia CÃ³ dáº¥u vÃ  KhÃ´ng dáº¥u.
    * [cite_start]TÃ­ch há»£p má»™t **Shadow Pipeline (ÄÆ°á»ng á»‘ng bÃ³ng)** trong Datapath Ä‘á»ƒ theo dÃµi cÃ¡c lá»‡nh chia khi chÃºng di chuyá»ƒn, ngÄƒn cháº·n xung Ä‘á»™t cáº¥u trÃºc táº¡i táº§ng Writeback [cite: 177-190].

### 3. Xá»­ LÃ½ Xung Äá»™t NÃ¢ng Cao (Advanced Hazard Handling)

* [cite_start]**Data Hazards (Xung Ä‘á»™t dá»¯ liá»‡u):** ÄÆ°á»£c giáº£i quyáº¿t báº±ng **Bá»™ Forwarding** giÃºp chuyá»ƒn tiáº¿p dá»¯ liá»‡u tá»« cÃ¡c táº§ng MEM, WB, hoáº·c tá»« **Bá»™ Chia (Divider Unit)** trá»±c tiáº¿p Ä‘áº¿n táº§ng EX (Ä‘áº§u vÃ o ALU) [cite: 142-156].
* **Load-Use Hazards:** Tá»± Ä‘á»™ng phÃ¡t hiá»‡n sá»± phá»¥ thuá»™c vÃ o lá»‡nh Load vÃ  chÃ¨n má»™t chu ká»³ chá» (stall/bubble).
* [cite_start]**Structural Hazards (Xung Ä‘á»™t cáº¥u trÃºc - Divider):** Logic Ä‘Æ°á»£c cÃ i Ä‘áº·t Ä‘á»ƒ dá»«ng pipeline náº¿u káº¿t quáº£ phÃ©p chia xung Ä‘á»™t vá»›i viá»‡c ghi láº¡i (writeback) cá»§a má»™t lá»‡nh thÃ´ng thÆ°á»ng, hoáº·c náº¿u cÃ¡c toÃ¡n háº¡ng chia chÆ°a sáºµn sÃ ng [cite: 76-81].
* **Control Hazards (Xung Ä‘á»™t Ä‘iá»u khiá»ƒn):** Tá»± Ä‘á»™ng xÃ³a (Flush) cÃ¡c thanh ghi pipeline á»Ÿ táº§ng Fetch/Decode khi thá»±c hiá»‡n Ráº½ nhÃ¡nh (Branch) hoáº·c Nháº£y (Jump).

### 4. Sá»‘ Há»c Hiá»‡u NÄƒng Cao

* **CLA (Carry Lookahead Adder):** Thay tháº¿ bá»™ cá»™ng ripple-carry tiÃªu chuáº©n trong ALU Ä‘á»ƒ giáº£m Ä‘á»™ trá»… Ä‘Æ°á»ng dáº«n tá»›i háº¡n (critical path delay) trong cÃ¡c phÃ©p toÃ¡n sá»‘ há»c.

## ðŸ›  Há»— Trá»£ Táº­p Lá»‡nh (RV32IM)

Bá»™ xá»­ lÃ½ há»— trá»£ cÃ¡c nhÃ³m opcode sau:

* **Sá»‘ há»c/Logic:** `ADD`, `SUB`, `AND`, `OR`, `XOR`, `SLL`, `SRL`, `SRA`, `SLT`, `SLTU`.
* **Tá»©c thá»i (Immediate):** `ADDI`, `ANDI`, `ORI`, `XORI`, `SLLI`, `SRLI`, `SRAI`, `SLTI`, `SLTIU`.
* **Äiá»u khiá»ƒn luá»“ng:** `BEQ`, `BNE`, `BLT`, `BGE`, `BLTU`, `BGEU`, `JAL`, `JALR`.
* **Bá»™ nhá»›:** `LW`, `LB`, `LH`, `LBU`, `LHU`, `SW`, `SB`, `SH`.
* **Tá»©c thá»i cao (Upper Immediate):** `LUI`, `AUIPC`.
* **M-Extension:** `MUL`, `MULH`, `MULHSU`, `MULHU`, `DIV`, `DIVU`, `REM`, `REMU`.
* **Há»‡ thá»‘ng:** `ECALL` (Ä‘Æ°á»£c Ã¡nh xáº¡ tá»›i `OpcodeEnviron` Ä‘á»ƒ dá»«ng mÃ´ phá»ng).

## ðŸ“ SÆ¡ Äá»“ Kiáº¿n TrÃºc (MÃ´ táº£ dáº¡ng vÄƒn báº£n)

```mermaid
graph TD
    Fetch[Náº¡p Lá»‡nh] --> Decode[Giáº£i MÃ£]
    Decode --> Execute[Thá»±c Thi]
    Execute --> Memory[Bá»™ Nhá»›]
    Memory --> Writeback[Ghi Láº¡i]
    
    subgraph "M-Extension"
    Execute -- "Báº¯t Ä‘áº§u Chia" --> Divider[Bá»™ Chia Pipeline 8 Táº§ng]
    Divider -- "Káº¿t quáº£ (Äá»™ trá»… 8)" --> Writeback
    end
    
    ForwardingUnit -- "Bypass tá»« MEM/WB/Div" --> Execute
    HazardUnit -- "Stall/Flush" --> Fetch & Decode
