請各位同學務必在Demo時間前完成程式
切勿在課堂上才動工，一定會做不完

L9
請同學設計input 16bit a,b， 1bit e(enable)
output 16bit s 的 adder
原本給同學包含sub,rm,clk,clrn的部分
同學可自行刪減(可以盡量留著clk和clrn)
但是仍須包含round功能

testbench

助教這邊會給作業的三個testbench 這幾天會補上


synthesizable部分

請各位同學使用vivado上的合成現場跑檔
同學在家也可以先試試看是否有語法不合的地方

L10
若需要乘法器算法的同學
這兩天一樣會上傳附錄
請各位同學再自行上ecourse看