Fitter report for main
Tue May  3 17:43:55 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. DLL Summary
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Non-Global High Fan-Out Signals
 17. Fitter RAM Summary
 18. Fitter Device Options
 19. Operating Settings and Conditions
 20. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Failed - Tue May  3 17:43:55 2022           ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; main                                        ;
; Top-level Entity Name           ; main                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,013 / 56,480 ( 2 % )                      ;
; Total registers                 ; 1280                                        ;
; Total pins                      ; 97 / 268 ( 36 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 36,864 / 7,024,640 ( < 1 % )                ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,013 / 56,480     ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 1,013              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,013 / 56,480     ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 391                ;       ;
;         [b] ALMs used for LUT logic                         ; 413                ;       ;
;         [c] ALMs used for registers                         ; 209                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 0 / 56,480         ; 0 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; No fit             ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 127 / 5,648        ; 2 %   ;
;     -- Logic LABs                                           ; 127                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,607              ;       ;
;     -- 7 input functions                                    ; 35                 ;       ;
;     -- 6 input functions                                    ; 218                ;       ;
;     -- 5 input functions                                    ; 230                ;       ;
;     -- 4 input functions                                    ; 414                ;       ;
;     -- <=3 input functions                                  ; 710                ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 1,200              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,200 / 112,960    ; 1 %   ;
;         -- Secondary logic registers                        ; 0 / 112,960        ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,200              ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 97 / 268           ; 36 %  ;
;     -- Clock pins                                           ; 0 / 11             ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
; I/O registers                                               ; 80                 ;       ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 5 / 686            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 36,864 / 7,024,640 ; < 1 % ;
; Total block memory implementation bits                      ; 51,200 / 7,024,640 ; < 1 % ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 0                  ;       ;
;     -- Global clocks                                        ; 0 / 16             ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 1 / 3              ; 33 %  ;
; Hard Memory Controllers                                     ; 1 / 2              ; 50 %  ;
; Maximum fan-out                                             ; 1270               ;       ;
; Highest non-global fan-out                                  ; 1270               ;       ;
; Total fan-out                                               ; 12469              ;       ;
; Average fan-out                                             ; 3.73               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                          ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50     ; Unassigned ; --       ; 1270                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; HPS_DDR3_RZQ ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; Fitter               ; no        ;
; KEY[0]       ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[2]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[3]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[4]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[5]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[6]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[7]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[8]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[9]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block                                                                                                                                                                        ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HPS_DDR3_ADDR[0]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10] ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11] ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12] ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13] ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14] ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]    ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]    ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]    ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N    ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE      ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N     ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P     ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N     ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]    ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; None         ; Default          ; Off         ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT      ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N    ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N  ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N     ; Unassigned ; --       ; yes             ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]           ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block                                                                                                                                                                        ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HPS_DDR3_DQS_N[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_N[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_N[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_P[0] ; Unassigned ; --       ; 17                    ; 0                  ; no     ; no             ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_P[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_P[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[0]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[10]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[11]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[12]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[13]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[14]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[15]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[16]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[17]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[18]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[19]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[1]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[20]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[21]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[22]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[23]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[24]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[25]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[26]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[27]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[28]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[29]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[2]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[30]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[31]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[3]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[4]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[5]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[6]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[7]    ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[8]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[9]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 3B       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; 4A       ; 0 / 48 ( 0 % ) ; --            ; --           ; 0V            ;
; 5A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 5B       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 7A       ; 0 / 80 ( 0 % ) ; --            ; --           ; 0V            ;
; 8A       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; Unknown  ; 97             ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;         ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                                                                 ; Location ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------------------+-------------------------+------------------------+
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; --       ; Low Jitter           ; 1280                    ; normal                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------------------+-------------------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                       ; Library Name   ;
+----------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+----------------+
; |main                                                                                                    ; 982.0 (0.3)          ; 1012.5 (0.3)                     ; 30.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1607 (1)            ; 1200 (0)                  ; 80 (80)       ; 36864             ; 0          ; 97   ; 0            ; |main                                                                                                                                                                                                                                                                                                                                                                            ; main                                              ; work           ;
;    |cnn_hps_system:The_System|                                                                           ; 963.5 (0.0)          ; 993.3 (0.0)                      ; 29.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1582 (0)            ; 1167 (0)                  ; 0 (0)         ; 36864             ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System                                                                                                                                                                                                                                                                                                                                                  ; cnn_hps_system                                    ; cnn_hps_system ;
;       |altera_reset_controller:rst_controller|                                                           ; 6.9 (4.5)            ; 7.3 (4.7)                        ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                           ; altera_reset_controller                           ; cnn_hps_system ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                         ; cnn_hps_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                         ; cnn_hps_system ;
;       |altera_reset_controller:rst_controller_001|                                                       ; 1.1 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                           ; cnn_hps_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                         ; cnn_hps_system ;
;       |cnn_hps_system_dma_0:dma_0|                                                                       ; 161.5 (133.3)        ; 166.0 (137.0)                    ; 4.5 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 254 (195)           ; 187 (162)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0                                                                                                                                                                                                                                                                                                                       ; cnn_hps_system_dma_0                              ; cnn_hps_system ;
;          |cnn_hps_system_dma_0_fifo_module:the_cnn_hps_system_dma_0_fifo_module|                         ; 25.8 (25.8)          ; 26.5 (26.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|cnn_hps_system_dma_0_fifo_module:the_cnn_hps_system_dma_0_fifo_module                                                                                                                                                                                                                                                 ; cnn_hps_system_dma_0_fifo_module                  ; cnn_hps_system ;
;          |cnn_hps_system_dma_0_mem_read:the_cnn_hps_system_dma_0_mem_read|                               ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|cnn_hps_system_dma_0_mem_read:the_cnn_hps_system_dma_0_mem_read                                                                                                                                                                                                                                                       ; cnn_hps_system_dma_0_mem_read                     ; cnn_hps_system ;
;          |cnn_hps_system_dma_0_mem_write:the_cnn_hps_system_dma_0_mem_write|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|cnn_hps_system_dma_0_mem_write:the_cnn_hps_system_dma_0_mem_write                                                                                                                                                                                                                                                     ; cnn_hps_system_dma_0_mem_write                    ; cnn_hps_system ;
;       |cnn_hps_system_dma_1:dma_1|                                                                       ; 230.4 (158.6)        ; 235.8 (163.2)                    ; 5.4 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 369 (246)           ; 222 (162)                 ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1                                                                                                                                                                                                                                                                                                                       ; cnn_hps_system_dma_1                              ; cnn_hps_system ;
;          |cnn_hps_system_dma_1_byteenables:the_cnn_hps_system_dma_1_byteenables|                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_byteenables:the_cnn_hps_system_dma_1_byteenables                                                                                                                                                                                                                                                 ; cnn_hps_system_dma_1_byteenables                  ; cnn_hps_system ;
;          |cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|                         ; 44.6 (44.6)          ; 45.2 (45.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 56 (56)                   ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module                                                                                                                                                                                                                                                 ; cnn_hps_system_dma_1_fifo_module                  ; cnn_hps_system ;
;             |cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram                                                                                                                                                      ; cnn_hps_system_dma_1_fifo_module_fifo_ram_module  ; cnn_hps_system ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                      ; lpm_ram_dp                                        ; work           ;
;                   |altdpram:sram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                        ; altdpram                                          ; work           ;
;                      |altsyncram:ram_block|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                                   ; altsyncram                                        ; work           ;
;                         |altsyncram_hm02:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_hm02:auto_generated                                                    ; altsyncram_hm02                                   ; work           ;
;          |cnn_hps_system_dma_1_mem_read:the_cnn_hps_system_dma_1_mem_read|                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_mem_read:the_cnn_hps_system_dma_1_mem_read                                                                                                                                                                                                                                                       ; cnn_hps_system_dma_1_mem_read                     ; cnn_hps_system ;
;          |cnn_hps_system_dma_1_mem_write:the_cnn_hps_system_dma_1_mem_write|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_mem_write:the_cnn_hps_system_dma_1_mem_write                                                                                                                                                                                                                                                     ; cnn_hps_system_dma_1_mem_write                    ; cnn_hps_system ;
;          |cnn_hps_system_dma_1_read_data_mux:the_cnn_hps_system_dma_1_read_data_mux|                     ; 21.8 (21.8)          ; 22.0 (22.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_read_data_mux:the_cnn_hps_system_dma_1_read_data_mux                                                                                                                                                                                                                                             ; cnn_hps_system_dma_1_read_data_mux                ; cnn_hps_system ;
;       |cnn_hps_system_hps_0:hps_0|                                                                       ; 4.6 (0.0)            ; 5.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0                                                                                                                                                                                                                                                                                                                       ; cnn_hps_system_hps_0                              ; cnn_hps_system ;
;          |cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                                  ; cnn_hps_system_hps_0_fpga_interfaces              ; cnn_hps_system ;
;          |cnn_hps_system_hps_0_hps_io:hps_io|                                                            ; 4.6 (0.0)            ; 5.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                                    ; cnn_hps_system_hps_0_hps_io                       ; cnn_hps_system ;
;             |cnn_hps_system_hps_0_hps_io_border:border|                                                  ; 4.6 (0.5)            ; 5.0 (0.5)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; cnn_hps_system_hps_0_hps_io_border                ; cnn_hps_system ;
;                |hps_sdram:hps_sdram_inst|                                                                ; 4.2 (0.0)            ; 4.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                         ; cnn_hps_system ;
;                   |altera_mem_if_dll_cyclonev:dll|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                        ; cnn_hps_system ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev ; cnn_hps_system ;
;                   |altera_mem_if_oct_cyclonev:oct|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                        ; cnn_hps_system ;
;                   |hps_sdram_p0:p0|                                                                      ; 4.2 (0.0)            ; 4.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                      ; cnn_hps_system ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                              ; 4.2 (0.0)            ; 4.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                      ; cnn_hps_system ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                                         ; 4.2 (0.0)            ; 4.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                     ; cnn_hps_system ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads               ; cnn_hps_system ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                       ; work           ;
;                                  |ddio_out_uqe:auto_generated|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                      ; work           ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                 ; cnn_hps_system ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                         ; cnn_hps_system ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                         ; cnn_hps_system ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                         ; cnn_hps_system ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                         ; cnn_hps_system ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                              ; 4.2 (0.0)            ; 4.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; cnn_hps_system ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|              ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; cnn_hps_system ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                              ; cnn_hps_system ;
;                   |hps_sdram_pll:pll|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                     ; cnn_hps_system ;
;       |cnn_hps_system_image_sent_ocm:image_sent_ocm|                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_image_sent_ocm:image_sent_ocm                                                                                                                                                                                                                                                                                                     ; cnn_hps_system_image_sent_ocm                     ; cnn_hps_system ;
;       |cnn_hps_system_mm_interconnect_0:mm_interconnect_0|                                               ; 501.1 (0.0)          ; 518.1 (0.0)                      ; 16.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 842 (0)             ; 648 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                               ; cnn_hps_system_mm_interconnect_0                  ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rdata_fifo|                               ; 34.4 (34.4)          ; 35.8 (35.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rdata_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rsp_fifo|                                 ; 19.0 (19.0)          ; 20.0 (20.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rsp_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rdata_fifo|                               ; 35.1 (35.1)          ; 36.4 (36.4)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rdata_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rsp_fifo|                                 ; 21.3 (21.3)          ; 22.3 (22.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rsp_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:image_sent_ocm_s1_agent_rdata_fifo|                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:image_sent_ocm_s1_agent_rdata_fifo                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:image_sent_ocm_s1_agent_rsp_fifo|                                        ; 21.6 (21.6)          ; 22.5 (22.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:image_sent_ocm_s1_agent_rsp_fifo                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|                                     ; 40.8 (24.2)          ; 43.1 (25.5)                      ; 2.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (53)             ; 13 (6)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                                                     ; altera_merlin_axi_master_ni                       ; cnn_hps_system ;
;             |altera_merlin_address_alignment:align_address_to_size|                                      ; 16.6 (16.6)          ; 17.6 (17.6)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                               ; altera_merlin_address_alignment                   ; cnn_hps_system ;
;          |altera_merlin_burst_adapter:dma_0_control_port_slave_burst_adapter|                            ; 50.4 (0.0)           ; 51.4 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_0_control_port_slave_burst_adapter                                                                                                                                                                                                                            ; altera_merlin_burst_adapter                       ; cnn_hps_system ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|            ; 50.4 (50.1)          ; 51.4 (51.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (66)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_0_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                            ; altera_merlin_burst_adapter_13_1                  ; cnn_hps_system ;
;                |altera_merlin_address_alignment:align_address_to_size|                                   ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_0_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                      ; altera_merlin_address_alignment                   ; cnn_hps_system ;
;          |altera_merlin_burst_adapter:dma_1_control_port_slave_burst_adapter|                            ; 48.8 (0.0)           ; 49.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_1_control_port_slave_burst_adapter                                                                                                                                                                                                                            ; altera_merlin_burst_adapter                       ; cnn_hps_system ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|            ; 48.8 (48.6)          ; 49.8 (49.6)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (65)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_1_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                            ; altera_merlin_burst_adapter_13_1                  ; cnn_hps_system ;
;                |altera_merlin_address_alignment:align_address_to_size|                                   ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_1_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                      ; altera_merlin_address_alignment                   ; cnn_hps_system ;
;          |altera_merlin_burst_adapter:image_sent_ocm_s1_burst_adapter|                                   ; 37.2 (0.0)           ; 38.1 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 58 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:image_sent_ocm_s1_burst_adapter                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; cnn_hps_system ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|            ; 37.2 (36.9)          ; 38.1 (37.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (57)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:image_sent_ocm_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; cnn_hps_system ;
;                |altera_merlin_address_alignment:align_address_to_size|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:image_sent_ocm_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                             ; altera_merlin_address_alignment                   ; cnn_hps_system ;
;          |altera_merlin_slave_agent:dma_0_control_port_slave_agent|                                      ; 10.5 (2.5)           ; 11.0 (2.7)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (6)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dma_0_control_port_slave_agent                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                         ; cnn_hps_system ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                              ; 8.1 (8.1)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dma_0_control_port_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                  ; cnn_hps_system ;
;          |altera_merlin_slave_agent:dma_1_control_port_slave_agent|                                      ; 10.2 (2.3)           ; 10.7 (2.5)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (6)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dma_1_control_port_slave_agent                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                         ; cnn_hps_system ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                              ; 7.9 (7.9)            ; 8.2 (8.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dma_1_control_port_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                  ; cnn_hps_system ;
;          |altera_merlin_slave_agent:image_sent_ocm_s1_agent|                                             ; 11.0 (3.2)           ; 11.5 (3.5)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (8)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:image_sent_ocm_s1_agent                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; cnn_hps_system ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                              ; 7.7 (7.7)            ; 8.0 (8.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:image_sent_ocm_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; cnn_hps_system ;
;          |altera_merlin_slave_translator:dma_0_control_port_slave_translator|                            ; 12.7 (12.7)          ; 14.0 (14.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dma_0_control_port_slave_translator                                                                                                                                                                                                                            ; altera_merlin_slave_translator                    ; cnn_hps_system ;
;          |altera_merlin_slave_translator:dma_1_control_port_slave_translator|                            ; 12.1 (12.1)          ; 13.5 (13.5)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dma_1_control_port_slave_translator                                                                                                                                                                                                                            ; altera_merlin_slave_translator                    ; cnn_hps_system ;
;          |altera_merlin_slave_translator:image_sent_ocm_s1_translator|                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:image_sent_ocm_s1_translator                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; cnn_hps_system ;
;          |altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|                              ; 6.4 (6.4)            ; 6.5 (6.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                     ; cnn_hps_system ;
;          |altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|                              ; 6.6 (6.6)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                     ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_cmd_demux:cmd_demux|                                          ; 4.8 (4.8)            ; 4.9 (4.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                          ; cnn_hps_system_mm_interconnect_0_cmd_demux        ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_cmd_demux:cmd_demux_001|                                      ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                      ; cnn_hps_system_mm_interconnect_0_cmd_demux        ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux|                                              ; 20.5 (18.8)          ; 20.6 (18.8)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (61)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                              ; cnn_hps_system_mm_interconnect_0_cmd_mux          ; cnn_hps_system ;
;             |altera_merlin_arbitrator:arb|                                                               ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ; altera_merlin_arbitrator                          ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_001|                                          ; 20.8 (17.9)          ; 20.8 (17.9)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (61)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                          ; cnn_hps_system_mm_interconnect_0_cmd_mux          ; cnn_hps_system ;
;             |altera_merlin_arbitrator:arb|                                                               ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                             ; altera_merlin_arbitrator                          ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_002|                                          ; 12.5 (10.0)          ; 12.6 (10.1)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (30)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                          ; cnn_hps_system_mm_interconnect_0_cmd_mux          ; cnn_hps_system ;
;             |altera_merlin_arbitrator:arb|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                             ; altera_merlin_arbitrator                          ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_router:router|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                                ; cnn_hps_system_mm_interconnect_0_router           ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_router:router_001|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                            ; cnn_hps_system_mm_interconnect_0_router           ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_rsp_demux:rsp_demux|                                          ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                          ; cnn_hps_system_mm_interconnect_0_rsp_demux        ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_rsp_demux:rsp_demux_001|                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                      ; cnn_hps_system_mm_interconnect_0_rsp_demux        ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_rsp_demux:rsp_demux_002|                                      ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                      ; cnn_hps_system_mm_interconnect_0_rsp_demux        ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_rsp_mux:rsp_mux|                                              ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                              ; cnn_hps_system_mm_interconnect_0_rsp_mux          ; cnn_hps_system ;
;          |cnn_hps_system_mm_interconnect_0_rsp_mux:rsp_mux_001|                                          ; 39.3 (39.3)          ; 40.7 (40.7)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                          ; cnn_hps_system_mm_interconnect_0_rsp_mux          ; cnn_hps_system ;
;       |cnn_hps_system_mm_interconnect_1:mm_interconnect_1|                                               ; 7.6 (0.0)            ; 7.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                               ; cnn_hps_system_mm_interconnect_1                  ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:hps_0_f2h_sdram0_data_agent_rsp_fifo|                                    ; 7.3 (7.3)            ; 7.4 (7.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hps_0_f2h_sdram0_data_agent_rsp_fifo                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_merlin_slave_agent:hps_0_f2h_sdram0_data_agent|                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:hps_0_f2h_sdram0_data_agent                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                         ; cnn_hps_system ;
;       |cnn_hps_system_mm_interconnect_2:mm_interconnect_2|                                               ; 43.8 (0.0)           ; 45.5 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                               ; cnn_hps_system_mm_interconnect_2                  ; cnn_hps_system ;
;          |altera_avalon_sc_fifo:onchip_memory2_1_s2_agent_rsp_fifo|                                      ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_memory2_1_s2_agent_rsp_fifo                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; cnn_hps_system ;
;          |altera_merlin_slave_agent:onchip_memory2_1_s2_agent|                                           ; 4.5 (1.5)            ; 4.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:onchip_memory2_1_s2_agent                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                         ; cnn_hps_system ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:onchip_memory2_1_s2_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                  ; cnn_hps_system ;
;          |altera_merlin_slave_translator:onchip_memory2_1_s2_translator|                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:onchip_memory2_1_s2_translator                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                    ; cnn_hps_system ;
;          |altera_merlin_width_adapter:onchip_memory2_1_s2_cmd_width_adapter|                             ; 16.1 (16.1)          ; 17.0 (17.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_cmd_width_adapter                                                                                                                                                                                                                             ; altera_merlin_width_adapter                       ; cnn_hps_system ;
;          |altera_merlin_width_adapter:onchip_memory2_1_s2_rsp_width_adapter|                             ; 16.9 (16.9)          ; 17.3 (17.3)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_rsp_width_adapter                                                                                                                                                                                                                             ; altera_merlin_width_adapter                       ; cnn_hps_system ;
;       |cnn_hps_system_mm_interconnect_4:mm_interconnect_4|                                               ; 5.5 (0.0)            ; 5.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_4:mm_interconnect_4                                                                                                                                                                                                                                                                                               ; cnn_hps_system_mm_interconnect_4                  ; cnn_hps_system ;
;          |altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|                             ; 5.5 (5.5)            ; 5.7 (5.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_4:mm_interconnect_4|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter                                                                                                                                                                                                                             ; altera_merlin_width_adapter                       ; cnn_hps_system ;
;       |cnn_hps_system_onchip_memory2_1:onchip_memory2_1|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_onchip_memory2_1:onchip_memory2_1                                                                                                                                                                                                                                                                                                 ; cnn_hps_system_onchip_memory2_1                   ; cnn_hps_system ;
;          |altsyncram:the_altsyncram|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work           ;
;             |altsyncram_b352:auto_generated|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |main|cnn_hps_system:The_System|cnn_hps_system_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_b352:auto_generated                                                                                                                                                                                                                                        ; altsyncram_b352                                   ; work           ;
;    |writeAuxDataOCM:comb_7|                                                                              ; 18.2 (18.2)          ; 18.8 (18.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |main|writeAuxDataOCM:comb_7                                                                                                                                                                                                                                                                                                                                                     ; writeAuxDataOCM                                   ; work           ;
+----------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-------------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; KEY[1]            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[2]            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[3]            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LEDR[0]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[1]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[2]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[3]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[4]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[5]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[6]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[7]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[8]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[9]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; SW[0]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[1]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[2]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[3]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[4]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[5]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[6]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[7]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[8]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[9]             ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[13] ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14] ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE      ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N     ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DM[1]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[2]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[3]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_ODT      ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N  ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N     ; Output   ; -- ; --   ; --   ; -- ; 0  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[1]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[2]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[3]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[4]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[5]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[6]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[7]    ; Bidir    ; 0  ; 0    ; --   ; -- ; 0  ; 0     ; 0      ; --                     ; --                       ;
; HPS_DDR3_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[16]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[17]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[18]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[19]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[20]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[21]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[22]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[23]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[24]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[25]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[26]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[27]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[28]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[29]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[30]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[31]   ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0] ; Bidir    ; -- ; 0    ; --   ; 0  ; 0  ; 0     ; 0      ; 0                      ; 0                        ;
; HPS_DDR3_DQS_N[1] ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[2] ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[3] ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[0] ; Bidir    ; -- ; 0    ; --   ; 0  ; 0  ; 0     ; 0      ; 0                      ; 0                        ;
; HPS_DDR3_DQS_P[1] ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[2] ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[3] ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; KEY[0]            ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CLOCK_50          ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ      ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[1]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; HPS_DDR3_DQ[0]      ;                   ;         ;
; HPS_DDR3_DQ[1]      ;                   ;         ;
; HPS_DDR3_DQ[2]      ;                   ;         ;
; HPS_DDR3_DQ[3]      ;                   ;         ;
; HPS_DDR3_DQ[4]      ;                   ;         ;
; HPS_DDR3_DQ[5]      ;                   ;         ;
; HPS_DDR3_DQ[6]      ;                   ;         ;
; HPS_DDR3_DQ[7]      ;                   ;         ;
; HPS_DDR3_DQ[8]      ;                   ;         ;
; HPS_DDR3_DQ[9]      ;                   ;         ;
; HPS_DDR3_DQ[10]     ;                   ;         ;
; HPS_DDR3_DQ[11]     ;                   ;         ;
; HPS_DDR3_DQ[12]     ;                   ;         ;
; HPS_DDR3_DQ[13]     ;                   ;         ;
; HPS_DDR3_DQ[14]     ;                   ;         ;
; HPS_DDR3_DQ[15]     ;                   ;         ;
; HPS_DDR3_DQ[16]     ;                   ;         ;
; HPS_DDR3_DQ[17]     ;                   ;         ;
; HPS_DDR3_DQ[18]     ;                   ;         ;
; HPS_DDR3_DQ[19]     ;                   ;         ;
; HPS_DDR3_DQ[20]     ;                   ;         ;
; HPS_DDR3_DQ[21]     ;                   ;         ;
; HPS_DDR3_DQ[22]     ;                   ;         ;
; HPS_DDR3_DQ[23]     ;                   ;         ;
; HPS_DDR3_DQ[24]     ;                   ;         ;
; HPS_DDR3_DQ[25]     ;                   ;         ;
; HPS_DDR3_DQ[26]     ;                   ;         ;
; HPS_DDR3_DQ[27]     ;                   ;         ;
; HPS_DDR3_DQ[28]     ;                   ;         ;
; HPS_DDR3_DQ[29]     ;                   ;         ;
; HPS_DDR3_DQ[30]     ;                   ;         ;
; HPS_DDR3_DQ[31]     ;                   ;         ;
; HPS_DDR3_DQS_N[0]   ;                   ;         ;
; HPS_DDR3_DQS_N[1]   ;                   ;         ;
; HPS_DDR3_DQS_N[2]   ;                   ;         ;
; HPS_DDR3_DQS_N[3]   ;                   ;         ;
; HPS_DDR3_DQS_P[0]   ;                   ;         ;
; HPS_DDR3_DQS_P[1]   ;                   ;         ;
; HPS_DDR3_DQS_P[2]   ;                   ;         ;
; HPS_DDR3_DQS_P[3]   ;                   ;         ;
; KEY[0]              ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; HPS_DDR3_RZQ        ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 1235    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                             ; Unassigned ; 40      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 697     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|always8~0                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|cnn_hps_system_dma_0_fifo_module:the_cnn_hps_system_dma_0_fifo_module|estimated_wraddress[0]~0                                                                                                                                                                                                                                                 ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|cnn_hps_system_dma_0_fifo_module:the_cnn_hps_system_dma_0_fifo_module|wraddress[1]~0                                                                                                                                                                                                                                                           ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|length[19]~0                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|p1_control~0                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|p1_length~0                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|p1_readaddress~1                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|p1_writeaddress~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|readaddress[24]~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|reset_n                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 184     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|writeaddress[9]~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_0:dma_0|writelength[28]~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|always8~0                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 48      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|estimated_wraddress[5]~0                                                                                                                                                                                                                                                 ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|wraddress[6]~0                                                                                                                                                                                                                                                           ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|write_collision                                                                                                                                                                                                                                                          ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_read_data_mux:the_cnn_hps_system_dma_1_read_data_mux|length_write                                                                                                                                                                                                                                                         ; Unassigned ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_read_data_mux:the_cnn_hps_system_dma_1_read_data_mux|readdata_mux_select[0]~0                                                                                                                                                                                                                                             ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|length[17]~0                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|p1_control~0                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|p1_readaddress~1                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|p1_writeaddress~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|readaddress[11]~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|reset_n                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 219     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|writeaddress[31]~0                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|writelength[17]~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                                         ; Unassigned ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                              ; Unassigned ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                                ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; Unassigned ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; Unassigned ; 42      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; Unassigned ; 85      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_0_control_port_slave_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                   ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_1_control_port_slave_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                   ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:image_sent_ocm_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:image_sent_ocm_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                          ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_0_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; Unassigned ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_0_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                   ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_1_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; Unassigned ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dma_1_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                   ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:image_sent_ocm_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                         ; Unassigned ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:image_sent_ocm_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                          ; Unassigned ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|internal_valid~0                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|pending_response_count[1]~0                                                                                                                                                                                                                           ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|internal_valid~0                                                                                                                                                                                                                                      ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|nonposted_cmd_accepted~1                                                                                                                                                                                                                              ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|pending_response_count[1]~0                                                                                                                                                                                                                           ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                    ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                    ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                    ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_0:mm_interconnect_0|cnn_hps_system_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                        ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hps_0_f2h_sdram0_data_agent_rsp_fifo|mem_used[13]~2                                                                                                                                                                                                                                              ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hps_0_f2h_sdram0_data_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                     ; Unassigned ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_memory2_1_s2_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_memory2_1_s2_agent_rsp_fifo|mem[0][27]                                                                                                                                                                                                                                                    ; Unassigned ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:onchip_memory2_1_s2_agent|comb~1                                                                                                                                                                                                                                                             ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:onchip_memory2_1_s2_agent|rp_valid                                                                                                                                                                                                                                                           ; Unassigned ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_cmd_width_adapter|byteen_reg[0]~1                                                                                                                                                                                                                                      ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_cmd_width_adapter|count~0                                                                                                                                                                                                                                              ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_cmd_width_adapter|use_reg                                                                                                                                                                                                                                              ; Unassigned ; 26      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_rsp_width_adapter|always10~1                                                                                                                                                                                                                                           ; Unassigned ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:onchip_memory2_1_s2_rsp_width_adapter|out_valid~0                                                                                                                                                                                                                                          ; Unassigned ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_4:mm_interconnect_4|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|byteen_reg[0]~2                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cnn_hps_system:The_System|cnn_hps_system_mm_interconnect_4:mm_interconnect_4|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|count~1                                                                                                                                                                                                                                              ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; writeAuxDataOCM:comb_7|state.S1                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 31      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; writeAuxDataOCM:comb_7|state.S3                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; CLOCK_50~input                                                              ; 1270    ;
; cnn_hps_system:The_System|altera_reset_controller:rst_controller|r_sync_rst ; 697     ;
+-----------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                 ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; cnn_hps_system:The_System|cnn_hps_system_dma_1:dma_1|cnn_hps_system_dma_1_fifo_module:the_cnn_hps_system_dma_1_fifo_module|cnn_hps_system_dma_1_fifo_module_fifo_ram_module:cnn_hps_system_dma_1_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_hm02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None                                ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; cnn_hps_system:The_System|cnn_hps_system_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_b352:auto_generated|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; cnn_hps_system_onchip_memory2_1.hex ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "main"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Error (171113): The design contains 1 blocks of type "HPS SDRAM PLL" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_hps_io:hps_io|cnn_hps_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll
Error (171113): The design contains 1 blocks of type "HPS DBG APB interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|debug_apb
Error (171113): The design contains 1 blocks of type "HPS boot from FPGA interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|boot_from_fpga
Error (171113): The design contains 1 blocks of type "HPS clock resets interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|clocks_resets
Error (171113): The design contains 1 blocks of type "FPGA-to-HPS interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|fpga2hps
Error (171113): The design contains 1 blocks of type "HPS FPGA-to-SDRAM interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|f2sdram
Error (171113): The design contains 1 blocks of type "HPS-to-FPGA interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga
Error (171113): The design contains 1 blocks of type "HPS-to-FPGA lightweight interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight
Error (171113): The design contains 1 blocks of type "HPS interrupts interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|interrupts
Error (171113): The design contains 1 blocks of type "HPS TPIU trace interface" but the selected device 5CGXFC7C7F23C8 does not support such blocks
    Info (171159): Node name: cnn_hps_system:The_System|cnn_hps_system_hps_0:hps_0|cnn_hps_system_hps_0_fpga_interfaces:fpga_interfaces|tpiu
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Error: Quartus Prime Fitter was unsuccessful. 11 errors, 2 warnings
    Error: Peak virtual memory: 757 megabytes
    Error: Processing ended: Tue May  3 17:43:56 2022
    Error: Elapsed time: 00:00:24
    Error: Total CPU time (on all processors): 00:00:03


