TimeQuest Timing Analyzer report for RacingGame
Wed Jul 05 17:09:16 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'GPIO_0[2]'
 13. Slow Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 14. Slow Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 15. Slow Model Hold: 'CLOCK_50'
 16. Slow Model Hold: 'GPIO_0[2]'
 17. Slow Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 18. Slow Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 19. Slow Model Recovery: 'GPIO_0[2]'
 20. Slow Model Removal: 'GPIO_0[2]'
 21. Slow Model Minimum Pulse Width: 'GPIO_0[2]'
 22. Slow Model Minimum Pulse Width: 'CLOCK_50'
 23. Slow Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 24. Slow Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'CLOCK_50'
 37. Fast Model Setup: 'GPIO_0[2]'
 38. Fast Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 39. Fast Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 40. Fast Model Hold: 'CLOCK_50'
 41. Fast Model Hold: 'GPIO_0[2]'
 42. Fast Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 43. Fast Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 44. Fast Model Recovery: 'GPIO_0[2]'
 45. Fast Model Removal: 'GPIO_0[2]'
 46. Fast Model Minimum Pulse Width: 'CLOCK_50'
 47. Fast Model Minimum Pulse Width: 'GPIO_0[2]'
 48. Fast Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'
 49. Fast Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Progagation Delay
 62. Minimum Progagation Delay
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RacingGame                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; CLOCK_50                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                     ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControleMatriz:inst|fdiv100khz:inst36|clkout } ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControleMatriz:inst|Reg8:inst51|Q[1] }         ;
; GPIO_0[2]                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_0[2] }                                    ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                             ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                                                  ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
; 88.7 MHz   ; 88.7 MHz        ; GPIO_0[2]                                    ;                                                       ;
; 191.94 MHz ; 191.94 MHz      ; CLOCK_50                                     ;                                                       ;
; 597.73 MHz ; 500.0 MHz       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; limit due to high minimum pulse width violation (tch) ;
; 967.12 MHz ; 500.0 MHz       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -6.965 ; -1402.154     ;
; GPIO_0[2]                                    ; -5.137 ; -1059.303     ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.673 ; -1.041        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.034 ; -0.034        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -2.554 ; -2.554        ;
; GPIO_0[2]                                    ; -2.253 ; -351.777      ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 0.391  ; 0.000         ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.532  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -5.122 ; -288.058      ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Removal Summary         ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -8.017 ; -526.378      ;
+-----------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; GPIO_0[2]                                    ; -2.081 ; -1735.530     ;
; CLOCK_50                                     ; -1.380 ; -298.380      ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.500 ; -8.000        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.500 ; -3.000        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.965 ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.893      ;
; -6.914 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.971      ;
; -6.862 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.917      ;
; -6.842 ; VelsDivider:inst26|fdiv_4:inst11|cont[7]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.770      ;
; -6.839 ; VelsDivider:inst26|fdiv_4:inst11|cont[4]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.767      ;
; -6.834 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.891      ;
; -6.818 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.476     ; 2.878      ;
; -6.807 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.862      ;
; -6.797 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 3.252      ;
; -6.789 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.846      ;
; -6.785 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.842      ;
; -6.781 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.476     ; 2.841      ;
; -6.754 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.809      ;
; -6.747 ; VelsDivider:inst26|fdiv_4:inst11|cont[11]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.675      ;
; -6.741 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.477     ; 2.800      ;
; -6.717 ; VelsDivider:inst26|fdiv_4:inst11|cont[14]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.645      ;
; -6.713 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.768      ;
; -6.708 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.765      ;
; -6.707 ; VelsDivider:inst26|fdiv_4:inst11|cont[10]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.635      ;
; -6.705 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 3.160      ;
; -6.699 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.754      ;
; -6.688 ; VelsDivider:inst26|fdiv_4:inst11|cont[21]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.614      ;
; -6.680 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.737      ;
; -6.678 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.971      ;
; -6.672 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.729      ;
; -6.671 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.476     ; 2.731      ;
; -6.648 ; VelsDivider:inst26|fdiv_4:inst11|cont[28]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.574      ;
; -6.647 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.431     ; 3.252      ;
; -6.626 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.745     ; 2.917      ;
; -6.622 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.476     ; 2.682      ;
; -6.621 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 3.076      ;
; -6.617 ; VelsDivider:inst26|fdiv_4:inst11|cont[8]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.545      ;
; -6.604 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.477     ; 2.663      ;
; -6.598 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.891      ;
; -6.585 ; VelsDivider:inst26|fdiv_4:inst11|cont[2]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.513      ;
; -6.584 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 3.039      ;
; -6.582 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.740     ; 2.878      ;
; -6.578 ; VelsDivider:inst26|fdiv_4:inst11|cont[25]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.504      ;
; -6.574 ; VelsDivider:inst26|fdiv_4:inst11|cont[5]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.502      ;
; -6.573 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.628      ;
; -6.573 ; VelsDivider:inst26|fdiv_4:inst11|cont[9]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.501      ;
; -6.571 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.745     ; 2.862      ;
; -6.555 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.431     ; 3.160      ;
; -6.553 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.846      ;
; -6.549 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.842      ;
; -6.546 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.603      ;
; -6.545 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.740     ; 2.841      ;
; -6.540 ; VelsDivider:inst26|fdiv_4:inst11|cont[17]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.466      ;
; -6.539 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.596      ;
; -6.538 ; VelsDivider:inst26|fdiv_4:inst11|cont[12]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.466      ;
; -6.535 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.936     ; 3.135      ;
; -6.534 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.476     ; 2.594      ;
; -6.532 ; VelsDivider:inst26|fdiv_4:inst11|cont[15]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.460      ;
; -6.526 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 2.981      ;
; -6.525 ; VelsDivider:inst26|fdiv_000:inst|cont[0]   ; VelsDivider:inst26|fdiv_000:inst|cont[29] ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -2.644     ; 4.917      ;
; -6.524 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.450      ;
; -6.518 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.745     ; 2.809      ;
; -6.517 ; VelsDivider:inst26|fdiv_4:inst11|cont[29]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.443      ;
; -6.514 ; VelsDivider:inst26|fdiv_4:inst11|cont[19]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.440      ;
; -6.506 ; VelsDivider:inst26|fdiv_4:inst11|cont[20]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.432      ;
; -6.505 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.741     ; 2.800      ;
; -6.499 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.477     ; 2.558      ;
; -6.491 ; VelsDivider:inst26|fdiv_4:inst11|cont[26]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.417      ;
; -6.480 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.535      ;
; -6.477 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.745     ; 2.768      ;
; -6.474 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.936     ; 3.074      ;
; -6.472 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.765      ;
; -6.471 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.431     ; 3.076      ;
; -6.470 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.298     ; 3.208      ;
; -6.466 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.302     ; 3.200      ;
; -6.465 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.102     ; 2.899      ;
; -6.463 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.745     ; 2.754      ;
; -6.462 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.481     ; 2.517      ;
; -6.454 ; VelsDivider:inst26|fdiv_4:inst11|cont[13]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.382      ;
; -6.450 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.936     ; 3.050      ;
; -6.448 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.298     ; 3.186      ;
; -6.444 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.737      ;
; -6.443 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.479     ; 2.500      ;
; -6.443 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.936     ; 3.043      ;
; -6.442 ; VelsDivider:inst26|fdiv_4:inst11|cont[3]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.370      ;
; -6.436 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.743     ; 2.729      ;
; -6.435 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.740     ; 2.731      ;
; -6.434 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.431     ; 3.039      ;
; -6.431 ; VelsDivider:inst26|fdiv_4:inst11|cont[0]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.608     ; 2.359      ;
; -6.415 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 2.870      ;
; -6.413 ; VelsDivider:inst26|fdiv_4:inst11|cont[27]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.339      ;
; -6.410 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.298     ; 3.148      ;
; -6.400 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.083     ; 2.853      ;
; -6.390 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 2.845      ;
; -6.386 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.740     ; 2.682      ;
; -6.386 ; VelsDivider:inst26|fdiv_4:inst11|cont[18]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.312      ;
; -6.382 ; VelsDivider:inst26|fdiv_000:inst|cont[0]   ; VelsDivider:inst26|fdiv_000:inst|cont[27] ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -2.644     ; 4.774      ;
; -6.379 ; VelsDivider:inst26|fdiv_4:inst11|cont[23]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.305      ;
; -6.376 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.431     ; 2.981      ;
; -6.374 ; VelsDivider:inst26|fdiv_05:inst8|cont[25]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.476     ; 2.434      ;
; -6.368 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 1.000        ; -4.741     ; 2.663      ;
; -6.368 ; VelsDivider:inst26|fdiv_4:inst11|cont[22]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.610     ; 2.294      ;
; -6.363 ; VelsDivider:inst26|fdiv_4:inst11|cont[0]   ; VelsDivider:inst26|fdiv_4:inst11|cont[31] ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.884     ; 4.015      ;
; -6.354 ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; VelsDivider:inst26|fdiv_8:inst12|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -3.936     ; 2.954      ;
; -6.352 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -4.081     ; 2.807      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'GPIO_0[2]'                                                                                                                                         ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.137 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.971      ;
; -5.116 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.971      ;
; -5.085 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.917      ;
; -5.064 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.917      ;
; -5.057 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.891      ;
; -5.041 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.699     ; 2.878      ;
; -5.037 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 3.252      ;
; -5.036 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.891      ;
; -5.030 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.862      ;
; -5.020 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.678     ; 2.878      ;
; -5.012 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.846      ;
; -5.009 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.862      ;
; -5.008 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.842      ;
; -5.007 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.291     ; 3.252      ;
; -5.004 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.699     ; 2.841      ;
; -4.991 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.846      ;
; -4.987 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.842      ;
; -4.983 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.678     ; 2.841      ;
; -4.977 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.809      ;
; -4.964 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.700     ; 2.800      ;
; -4.956 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.809      ;
; -4.945 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 3.160      ;
; -4.943 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.679     ; 2.800      ;
; -4.936 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.768      ;
; -4.931 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.765      ;
; -4.922 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.754      ;
; -4.915 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.768      ;
; -4.915 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.291     ; 3.160      ;
; -4.910 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.765      ;
; -4.903 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.737      ;
; -4.901 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.754      ;
; -4.895 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.729      ;
; -4.894 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.699     ; 2.731      ;
; -4.890 ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.533     ; 2.893      ;
; -4.882 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.737      ;
; -4.880 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.971      ;
; -4.874 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.729      ;
; -4.873 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.678     ; 2.731      ;
; -4.861 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 3.076      ;
; -4.857 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.641     ; 3.252      ;
; -4.845 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.699     ; 2.682      ;
; -4.831 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.291     ; 3.076      ;
; -4.828 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.947     ; 2.917      ;
; -4.827 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.700     ; 2.663      ;
; -4.824 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.678     ; 2.682      ;
; -4.824 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 3.039      ;
; -4.806 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.679     ; 2.663      ;
; -4.800 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.891      ;
; -4.796 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.628      ;
; -4.794 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.291     ; 3.039      ;
; -4.784 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.942     ; 2.878      ;
; -4.775 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.628      ;
; -4.773 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.947     ; 2.862      ;
; -4.769 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.603      ;
; -4.767 ; VelsDivider:inst26|fdiv_4:inst11|cont[7]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.533     ; 2.770      ;
; -4.766 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 2.981      ;
; -4.765 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.641     ; 3.160      ;
; -4.764 ; VelsDivider:inst26|fdiv_4:inst11|cont[4]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.533     ; 2.767      ;
; -4.762 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.596      ;
; -4.757 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.699     ; 2.594      ;
; -4.755 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.846      ;
; -4.751 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.842      ;
; -4.748 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.603      ;
; -4.747 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.942     ; 2.841      ;
; -4.741 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.596      ;
; -4.736 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.678     ; 2.594      ;
; -4.736 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.291     ; 2.981      ;
; -4.722 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.700     ; 2.558      ;
; -4.720 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.947     ; 2.809      ;
; -4.707 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.943     ; 2.800      ;
; -4.705 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.342     ; 2.899      ;
; -4.703 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.535      ;
; -4.701 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.679     ; 2.558      ;
; -4.685 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.704     ; 2.517      ;
; -4.682 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.535      ;
; -4.681 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.641     ; 3.076      ;
; -4.679 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.947     ; 2.768      ;
; -4.675 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.312     ; 2.899      ;
; -4.674 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.765      ;
; -4.672 ; VelsDivider:inst26|fdiv_4:inst11|cont[11]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.533     ; 2.675      ;
; -4.670 ; VelsDivider:inst26|fdiv_000:inst|cont[0]   ; VelsDivider:inst26|fdiv_000:inst|cont[29] ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -0.789     ; 4.917      ;
; -4.666 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.702     ; 2.500      ;
; -4.665 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.947     ; 2.754      ;
; -4.664 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.683     ; 2.517      ;
; -4.655 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 2.870      ;
; -4.646 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.737      ;
; -4.645 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.681     ; 2.500      ;
; -4.644 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.641     ; 3.039      ;
; -4.642 ; VelsDivider:inst26|fdiv_4:inst11|cont[14]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.533     ; 2.645      ;
; -4.640 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.323     ; 2.853      ;
; -4.638 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.945     ; 2.729      ;
; -4.637 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.942     ; 2.731      ;
; -4.632 ; VelsDivider:inst26|fdiv_4:inst11|cont[10]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.533     ; 2.635      ;
; -4.630 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.321     ; 2.845      ;
; -4.625 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.291     ; 2.870      ;
; -4.620 ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.763     ; 2.893      ;
; -4.615 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.443     ; 3.208      ;
; -4.613 ; VelsDivider:inst26|fdiv_4:inst11|cont[21]  ; VelsDivider:inst26|fdiv_4:inst11|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.535     ; 2.614      ;
; -4.611 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|clkout   ; GPIO_0[2]    ; GPIO_0[2]   ; 1.000        ; -2.447     ; 3.200      ;
; -4.610 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.293     ; 2.853      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                        ;
+--------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.673 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.709      ;
; -0.619 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.655      ;
; -0.573 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.609      ;
; -0.437 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.473      ;
; -0.412 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.448      ;
; -0.310 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.346      ;
; -0.183 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.219      ;
; -0.174 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.210      ;
; -0.102 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.138      ;
; -0.083 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.119      ;
; -0.022 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 1.058      ;
; 0.087  ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.949      ;
; 0.089  ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.947      ;
; 0.231  ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.805      ;
; 0.238  ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.798      ;
+--------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                              ;
+--------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.034 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 1.070      ;
; 0.238  ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.798      ;
; 0.245  ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.791      ;
; 0.379  ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -2.554 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; 0.000        ; 2.695      ; 0.657      ;
; -2.054 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; -0.500       ; 2.695      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_000:inst|clkout        ; VelsDivider:inst26|fdiv_000:inst|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526  ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.531  ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.795  ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.800  ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.800  ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.800  ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_05:inst8|cont[16]      ; VelsDivider:inst26|fdiv_05:inst8|cont[16]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[29]      ; VelsDivider:inst26|fdiv_8:inst12|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[30]      ; VelsDivider:inst26|fdiv_8:inst12|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[4]       ; VelsDivider:inst26|fdiv_8:inst12|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_8:inst12|cont[7]       ; VelsDivider:inst26|fdiv_8:inst12|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_4:inst11|cont[29]      ; VelsDivider:inst26|fdiv_4:inst11|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; VelsDivider:inst26|fdiv_4:inst11|cont[30]      ; VelsDivider:inst26|fdiv_4:inst11|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'GPIO_0[2]'                                                                                                                                           ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.253 ; VelsDivider:inst26|fdiv_000:inst|clkout    ; VelsDivider:inst26|fdiv_000:inst|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 0.657      ;
; -2.118 ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 0.792      ;
; -2.077 ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 0.657      ;
; -2.069 ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 0.657      ;
; -1.995 ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 0.657      ;
; -1.974 ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 0.657      ;
; -1.937 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 0.797      ;
; -1.929 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 0.797      ;
; -1.855 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 0.797      ;
; -1.849 ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.061      ;
; -1.847 ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.238      ; 0.657      ;
; -1.844 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.066      ;
; -1.843 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.067      ;
; -1.843 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.067      ;
; -1.838 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.072      ;
; -1.838 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.072      ;
; -1.838 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.072      ;
; -1.838 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.072      ;
; -1.838 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.072      ;
; -1.838 ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.072      ;
; -1.834 ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 0.797      ;
; -1.816 ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.094      ;
; -1.816 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.094      ;
; -1.806 ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.104      ;
; -1.806 ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.104      ;
; -1.806 ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.104      ;
; -1.806 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.104      ;
; -1.805 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.105      ;
; -1.805 ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.644      ; 1.105      ;
; -1.743 ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.134      ; 0.657      ;
; -1.707 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.238      ; 0.797      ;
; -1.673 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.061      ;
; -1.667 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.067      ;
; -1.666 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.068      ;
; -1.663 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.071      ;
; -1.663 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.071      ;
; -1.662 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.072      ;
; -1.662 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.072      ;
; -1.662 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.072      ;
; -1.662 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.072      ;
; -1.655 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.071      ;
; -1.655 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.071      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.654 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.072      ;
; -1.633 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.101      ;
; -1.633 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.101      ;
; -1.632 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.094      ;
; -1.630 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.104      ;
; -1.630 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.104      ;
; -1.630 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.104      ;
; -1.630 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.104      ;
; -1.629 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.105      ;
; -1.629 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.468      ; 1.105      ;
; -1.625 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.101      ;
; -1.625 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.101      ;
; -1.622 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.104      ;
; -1.621 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.105      ;
; -1.621 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.460      ; 1.105      ;
; -1.615 ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.006      ; 0.657      ;
; -1.603 ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.134      ; 0.797      ;
; -1.591 ; VelsDivider:inst26|fdiv_4:inst11|cont[23]  ; VelsDivider:inst26|fdiv_4:inst11|cont[23]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.061      ;
; -1.591 ; VelsDivider:inst26|fdiv_4:inst11|cont[1]   ; VelsDivider:inst26|fdiv_4:inst11|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.061      ;
; -1.585 ; VelsDivider:inst26|fdiv_4:inst11|cont[2]   ; VelsDivider:inst26|fdiv_4:inst11|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.067      ;
; -1.585 ; VelsDivider:inst26|fdiv_4:inst11|cont[25]  ; VelsDivider:inst26|fdiv_4:inst11|cont[25]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.067      ;
; -1.584 ; VelsDivider:inst26|fdiv_4:inst11|cont[7]   ; VelsDivider:inst26|fdiv_4:inst11|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.068      ;
; -1.584 ; VelsDivider:inst26|fdiv_4:inst11|cont[13]  ; VelsDivider:inst26|fdiv_4:inst11|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.068      ;
; -1.584 ; VelsDivider:inst26|fdiv_4:inst11|cont[15]  ; VelsDivider:inst26|fdiv_4:inst11|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.068      ;
; -1.584 ; VelsDivider:inst26|fdiv_4:inst11|cont[27]  ; VelsDivider:inst26|fdiv_4:inst11|cont[27]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.068      ;
; -1.580 ; VelsDivider:inst26|fdiv_4:inst11|cont[29]  ; VelsDivider:inst26|fdiv_4:inst11|cont[29]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.072      ;
; -1.580 ; VelsDivider:inst26|fdiv_4:inst11|cont[30]  ; VelsDivider:inst26|fdiv_4:inst11|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.072      ;
; -1.579 ; VelsDivider:inst26|fdiv_32:inst14|clkout   ; VelsDivider:inst26|fdiv_32:inst14|clkout   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.470      ; 0.657      ;
; -1.570 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.061      ;
; -1.570 ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.061      ;
; -1.565 ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.066      ;
; -1.564 ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.067      ;
; -1.560 ; VelsDivider:inst26|fdiv_1:inst9|cont[17]   ; VelsDivider:inst26|fdiv_1:inst9|cont[17]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.071      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[25]   ; VelsDivider:inst26|fdiv_1:inst9|cont[25]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[27]   ; VelsDivider:inst26|fdiv_1:inst9|cont[27]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[29]   ; VelsDivider:inst26|fdiv_1:inst9|cont[29]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_1:inst9|cont[30]   ; VelsDivider:inst26|fdiv_1:inst9|cont[30]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.072      ;
; -1.559 ; VelsDivider:inst26|fdiv_4:inst11|cont[8]   ; VelsDivider:inst26|fdiv_4:inst11|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.093      ;
; -1.558 ; VelsDivider:inst26|fdiv_4:inst11|cont[21]  ; VelsDivider:inst26|fdiv_4:inst11|cont[21]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.094      ;
; -1.548 ; VelsDivider:inst26|fdiv_4:inst11|cont[3]   ; VelsDivider:inst26|fdiv_4:inst11|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.104      ;
; -1.548 ; VelsDivider:inst26|fdiv_4:inst11|cont[24]  ; VelsDivider:inst26|fdiv_4:inst11|cont[24]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.104      ;
; -1.548 ; VelsDivider:inst26|fdiv_4:inst11|cont[26]  ; VelsDivider:inst26|fdiv_4:inst11|cont[26]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.104      ;
; -1.548 ; VelsDivider:inst26|fdiv_4:inst11|cont[28]  ; VelsDivider:inst26|fdiv_4:inst11|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.104      ;
; -1.547 ; VelsDivider:inst26|fdiv_4:inst11|cont[5]   ; VelsDivider:inst26|fdiv_4:inst11|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.105      ;
; -1.547 ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; -0.500       ; 2.886      ; 1.105      ;
; -1.530 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.101      ;
; -1.530 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 2.365      ; 1.101      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                              ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.791      ;
; 0.532 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.804 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 1.070      ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                        ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.532 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.798      ;
; 0.539 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.805      ;
; 0.681 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.947      ;
; 0.683 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.949      ;
; 0.792 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.058      ;
; 0.853 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.119      ;
; 0.872 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.138      ;
; 0.944 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.210      ;
; 0.953 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.219      ;
; 1.080 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.346      ;
; 1.207 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.473      ;
; 1.343 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.609      ;
; 1.389 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.655      ;
; 1.443 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 1.709      ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_0[2]'                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.122 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.135      ;
; -5.122 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.135      ;
; -5.122 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.135      ;
; -5.122 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.135      ;
; -5.122 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.135      ;
; -5.081 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.094      ;
; -5.081 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.094      ;
; -5.081 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.094      ;
; -5.081 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.094      ;
; -5.081 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 3.094      ;
; -4.911 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.323      ;
; -4.911 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.323      ;
; -4.911 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.323      ;
; -4.911 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.323      ;
; -4.911 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.323      ;
; -4.894 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.907      ;
; -4.894 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.907      ;
; -4.894 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.907      ;
; -4.894 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.907      ;
; -4.894 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.907      ;
; -4.847 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.860      ;
; -4.847 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.860      ;
; -4.847 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.860      ;
; -4.847 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.860      ;
; -4.847 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.860      ;
; -4.818 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.831      ;
; -4.818 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.831      ;
; -4.818 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.831      ;
; -4.818 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.831      ;
; -4.818 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.831      ;
; -4.814 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.827      ;
; -4.814 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.827      ;
; -4.814 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.827      ;
; -4.814 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.827      ;
; -4.814 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.827      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.109      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.109      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.109      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.109      ;
; -4.697 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 3.109      ;
; -4.644 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.657      ;
; -4.644 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.657      ;
; -4.644 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.657      ;
; -4.644 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.657      ;
; -4.644 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.657      ;
; -4.557 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.570      ;
; -4.557 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.570      ;
; -4.557 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.570      ;
; -4.557 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.570      ;
; -4.557 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.523     ; 2.570      ;
; -4.289 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 2.701      ;
; -4.289 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 2.701      ;
; -4.289 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 2.701      ;
; -4.289 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 2.701      ;
; -4.289 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -2.124     ; 2.701      ;
; -4.253 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst47|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.626      ;
; -4.253 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst49|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.626      ;
; -4.253 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.626      ;
; -4.253 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst46|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.626      ;
; -4.253 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst47|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.626      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[2]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[1]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[1]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.251 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst46|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.647      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[2]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst46|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[6]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[5]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.250 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.162     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|cont[0]           ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|cont[1]           ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|cont[2]           ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|cont[4]           ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|cont[5]           ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|cont[3]           ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[3]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.228 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[4]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.624      ;
; -4.224 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[6]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.620      ;
; -4.224 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[5]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.620      ;
; -4.212 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst47|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.585      ;
; -4.212 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst49|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.585      ;
; -4.212 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.585      ;
; -4.212 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst46|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.585      ;
; -4.212 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst47|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.163     ; 3.585      ;
; -4.210 ; mov_carrinho:inst4|inst15            ; PistaVerilog:inst1|Q[2]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.606      ;
; -4.210 ; mov_carrinho:inst4|inst15            ; PistaVerilog:inst1|Q[1]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.606      ;
; -4.210 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst|Q[1]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.606      ;
; -4.210 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst42|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.606      ;
; -4.210 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst43|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.140     ; 3.606      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_0[2]'                                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -8.017 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.936     ; 3.435      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[0]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[1]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[2]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[3]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[4]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[5]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[6]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.801 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[7]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.935     ; 3.650      ;
; -7.753 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[6]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.719      ;
; -7.753 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.719      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[0]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[1]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[4]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[5]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[3]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[3]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.749 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[4]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[2]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[6]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[5]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.727 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.934     ; 3.723      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[2]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[1]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[1]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.726 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.956     ; 3.746      ;
; -7.724 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.933     ; 3.725      ;
; -7.724 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.933     ; 3.725      ;
; -7.724 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.933     ; 3.725      ;
; -7.724 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.933     ; 3.725      ;
; -7.724 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 10.933     ; 3.725      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.517 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.936     ; 3.435      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[0]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[1]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[2]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[3]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[4]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[5]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[6]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.301 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[7]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.935     ; 3.650      ;
; -7.253 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[6]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.719      ;
; -7.253 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.719      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[0]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[1]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[4]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[5]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[3]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
; -7.249 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[3]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 10.956     ; 3.723      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_0[2]'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -2.081 ; -1.081       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[6] ;
; -2.081 ; -1.081       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[6] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[23]      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; -0.326 ; -0.326 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; -0.326 ; -0.326 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -0.404 ; -0.404 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; -0.869 ; -0.869 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; -0.869 ; -0.869 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; -0.947 ; -0.947 ; Fall       ; GPIO_0[2]       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 1.567 ; 1.567 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 1.390 ; 1.390 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 1.567 ; 1.567 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 3.021 ; 3.021 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 2.844 ; 2.844 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 3.021 ; 3.021 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.398  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.398  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.539  ; 8.539  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.491  ; 8.491  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.229  ; 8.229  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.223  ; 8.223  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.275  ; 8.275  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.539  ; 8.539  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.533  ; 8.533  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.530  ; 8.530  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.266  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.266  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.398  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.398  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.266  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.266  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.744 ; 10.744 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.856  ; 8.856  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 9.937  ; 9.937  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.195 ; 10.195 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.064 ; 10.064 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.006 ; 10.006 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.744 ; 10.744 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 9.995  ; 9.995  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.801  ; 8.801  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.028  ; 7.028  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.283  ; 7.283  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.358  ; 7.358  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.326  ; 7.326  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.269  ; 7.269  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.502  ; 7.502  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.266  ; 7.266  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.611  ; 7.611  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 16.616 ; 16.616 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 16.616 ; 16.616 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 15.636 ; 15.636 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 15.440 ; 15.440 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 15.251 ; 15.251 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 16.415 ; 16.415 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 16.451 ; 16.451 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 17.745 ; 17.745 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 17.745 ; 17.745 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 17.707 ; 17.707 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 17.732 ; 17.732 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 17.735 ; 17.735 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 17.732 ; 17.732 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 17.488 ; 17.488 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 17.482 ; 17.482 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 15.656 ; 15.656 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 15.633 ; 15.633 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 15.656 ; 15.656 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 15.247 ; 15.247 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 15.208 ; 15.208 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 15.275 ; 15.275 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 15.488 ; 15.488 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 15.448 ; 15.448 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 14.935 ; 14.935 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 14.935 ; 14.935 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 18.070 ; 18.070 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 18.070 ; 18.070 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 17.090 ; 17.090 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 16.894 ; 16.894 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 16.705 ; 16.705 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 17.869 ; 17.869 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 17.905 ; 17.905 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 19.199 ; 19.199 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 19.199 ; 19.199 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 19.161 ; 19.161 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 19.186 ; 19.186 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 19.189 ; 19.189 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 19.186 ; 19.186 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 18.942 ; 18.942 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 18.936 ; 18.936 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 17.110 ; 17.110 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 17.087 ; 17.087 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 17.110 ; 17.110 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 16.701 ; 16.701 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 16.662 ; 16.662 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 16.729 ; 16.729 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 16.942 ; 16.942 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 16.902 ; 16.902 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 16.389 ; 16.389 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 16.389 ; 16.389 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.398  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.398  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 7.948  ; 7.948  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.204  ; 8.204  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 7.951  ; 7.951  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 7.948  ; 7.948  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 7.988  ; 7.988  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.258  ; 8.258  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.254  ; 8.254  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.249  ; 8.249  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.266  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.266  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.398  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.398  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.266  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.266  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.028  ; 7.028  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.205  ; 8.205  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.908  ; 8.908  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.453  ; 8.453  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.697  ; 8.697  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.944  ; 8.944  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.711  ; 8.711  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.533  ; 8.533  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.150  ; 8.150  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.028  ; 7.028  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.283  ; 7.283  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.358  ; 7.358  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.326  ; 7.326  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.269  ; 7.269  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.502  ; 7.502  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.266  ; 7.266  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.611  ; 7.611  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 11.891 ; 11.891 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 13.203 ; 13.203 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 12.949 ; 12.949 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 11.891 ; 11.891 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 12.404 ; 12.404 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 13.030 ; 13.030 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 13.642 ; 13.642 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 15.306 ; 15.306 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 15.574 ; 15.574 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 15.568 ; 15.568 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 15.584 ; 15.584 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 15.577 ; 15.577 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 15.542 ; 15.542 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 15.306 ; 15.306 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 15.339 ; 15.339 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 14.233 ; 14.233 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 14.672 ; 14.672 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 14.670 ; 14.670 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 14.276 ; 14.276 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 14.233 ; 14.233 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 14.288 ; 14.288 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 14.522 ; 14.522 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 14.480 ; 14.480 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 13.139 ; 13.139 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 12.434 ; 12.434 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 13.746 ; 13.746 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 13.492 ; 13.492 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 12.434 ; 12.434 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 12.947 ; 12.947 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 13.573 ; 13.573 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 14.185 ; 14.185 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 15.849 ; 15.849 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 16.117 ; 16.117 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 16.111 ; 16.111 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 16.127 ; 16.127 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 16.120 ; 16.120 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 16.085 ; 16.085 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 15.849 ; 15.849 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 15.882 ; 15.882 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 14.776 ; 14.776 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 15.215 ; 15.215 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 15.213 ; 15.213 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 14.819 ; 14.819 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 14.776 ; 14.776 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 14.831 ; 14.831 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 15.065 ; 15.065 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 15.023 ; 15.023 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 13.682 ; 13.682 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; GPIO_0[0]  ; LEDG[0]     ; 10.161 ;       ;       ; 10.161 ;
; GPIO_0[1]  ; LEDG[1]     ;        ; 9.950 ; 9.950 ;        ;
; GPIO_0[3]  ; LEDR[6]     ; 10.356 ;       ;       ; 10.356 ;
; GPIO_0[4]  ; LEDR[5]     ; 10.385 ;       ;       ; 10.385 ;
; GPIO_0[5]  ; LEDR[4]     ; 10.184 ;       ;       ; 10.184 ;
; GPIO_0[6]  ; LEDR[3]     ; 11.199 ;       ;       ; 11.199 ;
; GPIO_0[7]  ; LEDR[2]     ; 9.882  ;       ;       ; 9.882  ;
; GPIO_0[8]  ; LEDR[1]     ; 10.198 ;       ;       ; 10.198 ;
+------------+-------------+--------+-------+-------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; GPIO_0[0]  ; LEDG[0]     ; 10.161 ;       ;       ; 10.161 ;
; GPIO_0[1]  ; LEDG[1]     ;        ; 9.950 ; 9.950 ;        ;
; GPIO_0[3]  ; LEDR[6]     ; 10.356 ;       ;       ; 10.356 ;
; GPIO_0[4]  ; LEDR[5]     ; 10.385 ;       ;       ; 10.385 ;
; GPIO_0[5]  ; LEDR[4]     ; 10.184 ;       ;       ; 10.184 ;
; GPIO_0[6]  ; LEDR[3]     ; 11.199 ;       ;       ; 11.199 ;
; GPIO_0[7]  ; LEDR[2]     ; 9.882  ;       ;       ; 9.882  ;
; GPIO_0[8]  ; LEDR[1]     ; 10.198 ;       ;       ; 10.198 ;
+------------+-------------+--------+-------+-------+--------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -3.209 ; -551.667      ;
; GPIO_0[2]                                    ; -2.386 ; -380.458      ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.246  ; 0.000         ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 0.520  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.595 ; -1.595        ;
; GPIO_0[2]                                    ; -0.984 ; -148.491      ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 0.215  ; 0.000         ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.246  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -2.081 ; -96.639       ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_0[2] ; -4.173 ; -274.165      ;
+-----------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.380 ; -298.380      ;
; GPIO_0[2]                                    ; -1.222 ; -976.568      ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.500 ; -8.000        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.500 ; -3.000        ;
+----------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                         ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.209 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.505      ;
; -3.195 ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.326      ;
; -3.178 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.359      ;
; -3.166 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.347      ;
; -3.154 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.347     ; 1.339      ;
; -3.151 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.331      ;
; -3.146 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.326      ;
; -3.145 ; VelsDivider:inst26|fdiv_4:inst11|cont[7]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.276      ;
; -3.138 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.434      ;
; -3.138 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.347     ; 1.323      ;
; -3.131 ; VelsDivider:inst26|fdiv_4:inst11|cont[4]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.261      ;
; -3.128 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.309      ;
; -3.126 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.307      ;
; -3.122 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.302      ;
; -3.121 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.417      ;
; -3.116 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.412      ;
; -3.113 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.294      ;
; -3.109 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.289      ;
; -3.105 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.349     ; 1.288      ;
; -3.104 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.285      ;
; -3.094 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.347     ; 1.279      ;
; -3.088 ; VelsDivider:inst26|fdiv_4:inst11|cont[11]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.218      ;
; -3.084 ; VelsDivider:inst26|fdiv_4:inst11|cont[14]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.214      ;
; -3.083 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.264      ;
; -3.081 ; VelsDivider:inst26|fdiv_4:inst11|cont[21]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.210      ;
; -3.077 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.257      ;
; -3.070 ; VelsDivider:inst26|fdiv_4:inst11|cont[10]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.200      ;
; -3.068 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.349     ; 1.251      ;
; -3.051 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.347      ;
; -3.042 ; VelsDivider:inst26|fdiv_4:inst11|cont[28]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.171      ;
; -3.041 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.347     ; 1.226      ;
; -3.038 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.255     ; 1.315      ;
; -3.031 ; VelsDivider:inst26|fdiv_4:inst11|cont[2]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.162      ;
; -3.031 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.212      ;
; -3.029 ; VelsDivider:inst26|fdiv_4:inst11|cont[9]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.159      ;
; -3.028 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.238     ; 1.322      ;
; -3.026 ; VelsDivider:inst26|fdiv_4:inst11|cont[8]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.157      ;
; -3.025 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.205      ;
; -3.019 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.148      ;
; -3.015 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.347     ; 1.200      ;
; -3.014 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.255     ; 1.291      ;
; -3.013 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.309      ;
; -3.012 ; VelsDivider:inst26|fdiv_4:inst11|cont[29]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.141      ;
; -3.011 ; VelsDivider:inst26|fdiv_4:inst11|cont[5]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.142      ;
; -3.009 ; VelsDivider:inst26|fdiv_4:inst11|cont[17]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.404     ; 1.137      ;
; -3.009 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.255     ; 1.286      ;
; -3.006 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.426      ;
; -3.006 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.187      ;
; -3.006 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.426      ;
; -3.002 ; VelsDivider:inst26|fdiv_4:inst11|cont[25]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.131      ;
; -2.999 ; VelsDivider:inst26|fdiv_4:inst11|cont[19]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.404     ; 1.127      ;
; -2.996 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.292      ;
; -2.996 ; VelsDivider:inst26|fdiv_4:inst11|cont[12]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.126      ;
; -2.993 ; VelsDivider:inst26|fdiv_4:inst11|cont[15]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.124      ;
; -2.989 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.285      ;
; -2.987 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.349     ; 1.170      ;
; -2.986 ; VelsDivider:inst26|fdiv_4:inst11|cont[26]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.115      ;
; -2.985 ; VelsDivider:inst26|fdiv_4:inst11|cont[20]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.404     ; 1.113      ;
; -2.983 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.403      ;
; -2.982 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.162      ;
; -2.976 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.255     ; 1.253      ;
; -2.966 ; VelsDivider:inst26|fdiv_8:inst12|cont[30]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.386      ;
; -2.960 ; VelsDivider:inst26|fdiv_4:inst11|cont[13]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.091      ;
; -2.958 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.254      ;
; -2.957 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.351     ; 1.138      ;
; -2.954 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.255     ; 1.231      ;
; -2.954 ; VelsDivider:inst26|fdiv_4:inst11|cont[0]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.402     ; 1.084      ;
; -2.953 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.352     ; 1.133      ;
; -2.953 ; VelsDivider:inst26|fdiv_4:inst11|cont[27]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.082      ;
; -2.948 ; VelsDivider:inst26|fdiv_8:inst12|cont[20]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.368      ;
; -2.946 ; VelsDivider:inst26|fdiv_4:inst11|cont[18]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.404     ; 1.074      ;
; -2.940 ; VelsDivider:inst26|fdiv_4:inst11|cont[22]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.404     ; 1.068      ;
; -2.936 ; VelsDivider:inst26|fdiv_05:inst8|cont[25]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.347     ; 1.121      ;
; -2.934 ; VelsDivider:inst26|fdiv_4:inst11|cont[23]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.063      ;
; -2.931 ; VelsDivider:inst26|fdiv_4:inst11|cont[3]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.062      ;
; -2.929 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.225      ;
; -2.917 ; VelsDivider:inst26|fdiv_025:inst7|cont[14] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.240     ; 1.209      ;
; -2.917 ; VelsDivider:inst26|fdiv_025:inst7|cont[22] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.238     ; 1.211      ;
; -2.910 ; VelsDivider:inst26|fdiv_8:inst12|cont[22]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.330      ;
; -2.909 ; VelsDivider:inst26|fdiv_2:inst10|cont[3]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -1.953     ; 1.488      ;
; -2.904 ; VelsDivider:inst26|fdiv_025:inst7|cont[23] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.238     ; 1.198      ;
; -2.902 ; VelsDivider:inst26|fdiv_32:inst14|cont[27] ; VelsDivider:inst26|fdiv_32:inst14|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -1.902     ; 1.532      ;
; -2.902 ; VelsDivider:inst26|fdiv_025:inst7|cont[13] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.240     ; 1.194      ;
; -2.895 ; VelsDivider:inst26|fdiv_8:inst12|cont[28]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.315      ;
; -2.894 ; VelsDivider:inst26|fdiv_4:inst11|cont[30]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.403     ; 1.023      ;
; -2.893 ; VelsDivider:inst26|fdiv_05:inst8|cont[17]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.349     ; 1.076      ;
; -2.890 ; VelsDivider:inst26|fdiv_4:inst11|cont[16]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.404     ; 1.018      ;
; -2.886 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.255     ; 1.163      ;
; -2.886 ; VelsDivider:inst26|fdiv_4:inst11|cont[1]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.401     ; 1.017      ;
; -2.886 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.236     ; 1.182      ;
; -2.871 ; VelsDivider:inst26|fdiv_025:inst7|cont[18] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.238     ; 1.165      ;
; -2.868 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.288      ;
; -2.865 ; VelsDivider:inst26|fdiv_8:inst12|cont[23]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.285      ;
; -2.864 ; VelsDivider:inst26|fdiv_025:inst7|cont[16] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.238     ; 1.158      ;
; -2.861 ; VelsDivider:inst26|fdiv_05:inst8|cont[19]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.349     ; 1.044      ;
; -2.861 ; VelsDivider:inst26|fdiv_025:inst7|cont[20] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.238     ; 1.155      ;
; -2.860 ; VelsDivider:inst26|fdiv_025:inst7|cont[15] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.240     ; 1.152      ;
; -2.853 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -1.885     ; 1.500      ;
; -2.852 ; VelsDivider:inst26|fdiv_8:inst12|cont[26]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -2.112     ; 1.272      ;
; -2.843 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|clkout   ; GPIO_0[2]    ; CLOCK_50    ; 0.500        ; -1.885     ; 1.490      ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'GPIO_0[2]'                                                                                                                                        ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.386 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.505      ;
; -2.346 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.359      ;
; -2.345 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.505      ;
; -2.334 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.347      ;
; -2.322 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.515     ; 1.339      ;
; -2.319 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.331      ;
; -2.315 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.434      ;
; -2.314 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.326      ;
; -2.306 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.515     ; 1.323      ;
; -2.298 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.417      ;
; -2.297 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.359      ;
; -2.296 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.309      ;
; -2.294 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.307      ;
; -2.293 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.412      ;
; -2.290 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.302      ;
; -2.285 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.347      ;
; -2.281 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.294      ;
; -2.277 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.289      ;
; -2.274 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.434      ;
; -2.273 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.517     ; 1.288      ;
; -2.273 ; VelsDivider:inst26|fdiv_05:inst8|cont[13]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.466     ; 1.339      ;
; -2.272 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.285      ;
; -2.270 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.331      ;
; -2.265 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.326      ;
; -2.262 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.515     ; 1.279      ;
; -2.257 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.417      ;
; -2.257 ; VelsDivider:inst26|fdiv_05:inst8|cont[12]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.466     ; 1.323      ;
; -2.252 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.412      ;
; -2.251 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.264      ;
; -2.247 ; VelsDivider:inst26|fdiv_4:inst11|cont[6]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.453     ; 1.326      ;
; -2.247 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.309      ;
; -2.245 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.257      ;
; -2.245 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.307      ;
; -2.241 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.302      ;
; -2.236 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.517     ; 1.251      ;
; -2.232 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.294      ;
; -2.228 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.347      ;
; -2.228 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.289      ;
; -2.224 ; VelsDivider:inst26|fdiv_05:inst8|cont[20]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.468     ; 1.288      ;
; -2.223 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.285      ;
; -2.215 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.315      ;
; -2.213 ; VelsDivider:inst26|fdiv_05:inst8|cont[15]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.466     ; 1.279      ;
; -2.209 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.515     ; 1.226      ;
; -2.205 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.415     ; 1.322      ;
; -2.202 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.264      ;
; -2.199 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.212      ;
; -2.197 ; VelsDivider:inst26|fdiv_4:inst11|cont[7]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.453     ; 1.276      ;
; -2.196 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.257      ;
; -2.193 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.205      ;
; -2.191 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.291      ;
; -2.190 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.309      ;
; -2.187 ; VelsDivider:inst26|fdiv_05:inst8|cont[0]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.468     ; 1.251      ;
; -2.187 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.347      ;
; -2.186 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.286      ;
; -2.183 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.515     ; 1.200      ;
; -2.183 ; VelsDivider:inst26|fdiv_4:inst11|cont[4]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.454     ; 1.261      ;
; -2.174 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.187      ;
; -2.174 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.391     ; 1.315      ;
; -2.173 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.292      ;
; -2.166 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.285      ;
; -2.164 ; VelsDivider:inst26|fdiv_025:inst7|cont[0]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.374     ; 1.322      ;
; -2.160 ; VelsDivider:inst26|fdiv_05:inst8|cont[7]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.466     ; 1.226      ;
; -2.155 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.517     ; 1.170      ;
; -2.153 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.253      ;
; -2.150 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.162      ;
; -2.150 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.391     ; 1.291      ;
; -2.150 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.212      ;
; -2.149 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.309      ;
; -2.145 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.391     ; 1.286      ;
; -2.144 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.205      ;
; -2.140 ; VelsDivider:inst26|fdiv_4:inst11|cont[11]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.454     ; 1.218      ;
; -2.136 ; VelsDivider:inst26|fdiv_4:inst11|cont[14]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.454     ; 1.214      ;
; -2.135 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.254      ;
; -2.134 ; VelsDivider:inst26|fdiv_05:inst8|cont[14]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.466     ; 1.200      ;
; -2.133 ; VelsDivider:inst26|fdiv_4:inst11|cont[21]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.455     ; 1.210      ;
; -2.132 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.292      ;
; -2.131 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.432     ; 1.231      ;
; -2.125 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.519     ; 1.138      ;
; -2.125 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.285      ;
; -2.125 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.470     ; 1.187      ;
; -2.122 ; VelsDivider:inst26|fdiv_4:inst11|cont[10]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.454     ; 1.200      ;
; -2.121 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.520     ; 1.133      ;
; -2.113 ; VelsDivider:inst26|fdiv_8:inst12|cont[27]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.219     ; 1.426      ;
; -2.113 ; VelsDivider:inst26|fdiv_8:inst12|cont[24]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.219     ; 1.426      ;
; -2.112 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.391     ; 1.253      ;
; -2.106 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.413     ; 1.225      ;
; -2.106 ; VelsDivider:inst26|fdiv_05:inst8|cont[21]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.468     ; 1.170      ;
; -2.104 ; VelsDivider:inst26|fdiv_05:inst8|cont[25]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.515     ; 1.121      ;
; -2.101 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.471     ; 1.162      ;
; -2.094 ; VelsDivider:inst26|fdiv_025:inst7|cont[14] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.209      ;
; -2.094 ; VelsDivider:inst26|fdiv_4:inst11|cont[28]  ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.455     ; 1.171      ;
; -2.094 ; VelsDivider:inst26|fdiv_025:inst7|cont[22] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.415     ; 1.211      ;
; -2.094 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.372     ; 1.254      ;
; -2.090 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.391     ; 1.231      ;
; -2.090 ; VelsDivider:inst26|fdiv_8:inst12|cont[25]  ; VelsDivider:inst26|fdiv_8:inst12|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.219     ; 1.403      ;
; -2.089 ; VelsDivider:inst26|fdiv_2:inst10|cont[3]   ; VelsDivider:inst26|fdiv_2:inst10|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.133     ; 1.488      ;
; -2.083 ; VelsDivider:inst26|fdiv_4:inst11|cont[2]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.453     ; 1.162      ;
; -2.081 ; VelsDivider:inst26|fdiv_4:inst11|cont[9]   ; VelsDivider:inst26|fdiv_4:inst11|clkout  ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.454     ; 1.159      ;
; -2.081 ; VelsDivider:inst26|fdiv_025:inst7|cont[23] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.415     ; 1.198      ;
; -2.079 ; VelsDivider:inst26|fdiv_025:inst7|cont[13] ; VelsDivider:inst26|fdiv_025:inst7|clkout ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.417     ; 1.194      ;
+--------+--------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                       ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.246 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.786      ;
; 0.280 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.752      ;
; 0.301 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.731      ;
; 0.351 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.681      ;
; 0.358 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.674      ;
; 0.411 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.621      ;
; 0.445 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.587      ;
; 0.458 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.574      ;
; 0.459 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.573      ;
; 0.467 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.565      ;
; 0.497 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.535      ;
; 0.545 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.487      ;
; 0.560 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.472      ;
; 0.631 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.401      ;
; 0.634 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 1.000        ; 0.000      ; 0.398      ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                             ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.520 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.512      ;
; 0.635 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.397      ;
; 0.639 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.595 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; 0.000        ; 1.669      ; 0.367      ;
; -1.095 ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50    ; -0.500       ; 1.669      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; VelsDivider:inst26|fdiv_1:inst9|clkout         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; VelsDivider:inst26|fdiv_05:inst8|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; VelsDivider:inst26|fdiv_025:inst7|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_000:inst|clkout        ; VelsDivider:inst26|fdiv_000:inst|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; VelsDivider:inst26|fdiv_32:inst14|clkout       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; VelsDivider:inst26|fdiv_8:inst12|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; VelsDivider:inst26|fdiv_4:inst11|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; VelsDivider:inst26|fdiv_2:inst10|clkout        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; VelsDivider:inst26|fdiv_000:inst|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; VelsDivider:inst26|fdiv_1:inst9|cont[31]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; VelsDivider:inst26|fdiv_05:inst8|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; VelsDivider:inst26|fdiv_025:inst7|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; VelsDivider:inst26|fdiv_32:inst14|cont[31]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; VelsDivider:inst26|fdiv_8:inst12|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; VelsDivider:inst26|fdiv_4:inst11|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; VelsDivider:inst26|fdiv_2:inst10|cont[31]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.355  ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; VelsDivider:inst26|fdiv_8:inst12|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; VelsDivider:inst26|fdiv_4:inst11|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; VelsDivider:inst26|fdiv_2:inst10|cont[16]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; VelsDivider:inst26|fdiv_1:inst9|cont[23]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; VelsDivider:inst26|fdiv_05:inst8|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; VelsDivider:inst26|fdiv_4:inst11|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; VelsDivider:inst26|fdiv_1:inst9|cont[1]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; VelsDivider:inst26|fdiv_1:inst9|cont[9]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; VelsDivider:inst26|fdiv_1:inst9|cont[15]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; VelsDivider:inst26|fdiv_000:inst|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; VelsDivider:inst26|fdiv_8:inst12|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; VelsDivider:inst26|fdiv_2:inst10|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; VelsDivider:inst26|fdiv_2:inst10|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; VelsDivider:inst26|fdiv_2:inst10|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; VelsDivider:inst26|fdiv_05:inst8|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; VelsDivider:inst26|fdiv_05:inst8|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; VelsDivider:inst26|fdiv_000:inst|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; VelsDivider:inst26|fdiv_32:inst14|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; VelsDivider:inst26|fdiv_32:inst14|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; VelsDivider:inst26|fdiv_32:inst14|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; VelsDivider:inst26|fdiv_32:inst14|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; VelsDivider:inst26|fdiv_8:inst12|cont[20]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; VelsDivider:inst26|fdiv_8:inst12|cont[23]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; VelsDivider:inst26|fdiv_8:inst12|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; VelsDivider:inst26|fdiv_8:inst12|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; VelsDivider:inst26|fdiv_4:inst11|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; VelsDivider:inst26|fdiv_4:inst11|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; VelsDivider:inst26|fdiv_4:inst11|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; VelsDivider:inst26|fdiv_4:inst11|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; VelsDivider:inst26|fdiv_4:inst11|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; VelsDivider:inst26|fdiv_4:inst11|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; VelsDivider:inst26|fdiv_2:inst10|cont[25]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; VelsDivider:inst26|fdiv_2:inst10|cont[27]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; VelsDivider:inst26|fdiv_1:inst9|cont[17]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; VelsDivider:inst26|fdiv_05:inst8|cont[1]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; VelsDivider:inst26|fdiv_025:inst7|cont[1]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; VelsDivider:inst26|fdiv_025:inst7|cont[17]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; VelsDivider:inst26|fdiv_1:inst9|cont[2]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; VelsDivider:inst26|fdiv_1:inst9|cont[25]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; VelsDivider:inst26|fdiv_1:inst9|cont[27]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; VelsDivider:inst26|fdiv_05:inst8|cont[9]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; VelsDivider:inst26|fdiv_05:inst8|cont[11]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_05:inst8|cont[16]      ; VelsDivider:inst26|fdiv_05:inst8|cont[16]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; VelsDivider:inst26|fdiv_025:inst7|cont[2]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; VelsDivider:inst26|fdiv_025:inst7|cont[9]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; VelsDivider:inst26|fdiv_025:inst7|cont[11]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; VelsDivider:inst26|fdiv_025:inst7|cont[25]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; VelsDivider:inst26|fdiv_025:inst7|cont[27]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; VelsDivider:inst26|fdiv_000:inst|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; VelsDivider:inst26|fdiv_32:inst14|cont[18]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; VelsDivider:inst26|fdiv_8:inst12|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; VelsDivider:inst26|fdiv_2:inst10|cont[2]       ; VelsDivider:inst26|fdiv_2:inst10|cont[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; VelsDivider:inst26|fdiv_1:inst9|cont[4]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; VelsDivider:inst26|fdiv_1:inst9|cont[7]        ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; VelsDivider:inst26|fdiv_1:inst9|cont[29]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; VelsDivider:inst26|fdiv_1:inst9|cont[30]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; VelsDivider:inst26|fdiv_05:inst8|cont[29]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; VelsDivider:inst26|fdiv_05:inst8|cont[30]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; VelsDivider:inst26|fdiv_025:inst7|cont[4]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; VelsDivider:inst26|fdiv_025:inst7|cont[7]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; VelsDivider:inst26|fdiv_025:inst7|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; VelsDivider:inst26|fdiv_025:inst7|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; VelsDivider:inst26|fdiv_000:inst|cont[4]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; VelsDivider:inst26|fdiv_000:inst|cont[7]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; VelsDivider:inst26|fdiv_32:inst14|cont[20]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; VelsDivider:inst26|fdiv_32:inst14|cont[23]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; VelsDivider:inst26|fdiv_32:inst14|cont[29]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; VelsDivider:inst26|fdiv_32:inst14|cont[30]     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
+--------+------------------------------------------------+------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'GPIO_0[2]'                                                                                                                                           ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.984 ; VelsDivider:inst26|fdiv_000:inst|clkout    ; VelsDivider:inst26|fdiv_000:inst|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.367      ;
; -0.958 ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.393      ;
; -0.886 ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; VelsDivider:inst26|fdiv_05:inst8|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.367      ;
; -0.877 ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; VelsDivider:inst26|fdiv_025:inst7|clkout   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.367      ;
; -0.858 ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; VelsDivider:inst26|fdiv_05:inst8|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.395      ;
; -0.849 ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; VelsDivider:inst26|fdiv_025:inst7|cont[31] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.395      ;
; -0.843 ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.508      ;
; -0.842 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.509      ;
; -0.842 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.509      ;
; -0.841 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.510      ;
; -0.839 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.512      ;
; -0.838 ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; VelsDivider:inst26|fdiv_1:inst9|clkout     ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.367      ;
; -0.838 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.513      ;
; -0.838 ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.513      ;
; -0.838 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.513      ;
; -0.838 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.513      ;
; -0.838 ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.513      ;
; -0.832 ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.519      ;
; -0.832 ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; VelsDivider:inst26|fdiv_000:inst|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.519      ;
; -0.828 ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.523      ;
; -0.828 ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.523      ;
; -0.828 ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.523      ;
; -0.827 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.524      ;
; -0.827 ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.524      ;
; -0.827 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.524      ;
; -0.810 ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; VelsDivider:inst26|fdiv_1:inst9|cont[31]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.395      ;
; -0.799 ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; VelsDivider:inst26|fdiv_4:inst11|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.014      ; 0.367      ;
; -0.784 ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; VelsDivider:inst26|fdiv_2:inst10|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 0.999      ; 0.367      ;
; -0.771 ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; VelsDivider:inst26|fdiv_4:inst11|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.014      ; 0.395      ;
; -0.756 ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; VelsDivider:inst26|fdiv_2:inst10|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 0.999      ; 0.395      ;
; -0.745 ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; VelsDivider:inst26|fdiv_05:inst8|cont[27]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.508      ;
; -0.743 ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; VelsDivider:inst26|fdiv_05:inst8|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.510      ;
; -0.743 ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; VelsDivider:inst26|fdiv_05:inst8|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.510      ;
; -0.742 ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; VelsDivider:inst26|fdiv_05:inst8|cont[1]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.511      ;
; -0.741 ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; VelsDivider:inst26|fdiv_05:inst8|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.512      ;
; -0.741 ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; VelsDivider:inst26|fdiv_05:inst8|cont[11]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.512      ;
; -0.741 ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; VelsDivider:inst26|fdiv_05:inst8|cont[16]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.512      ;
; -0.740 ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; VelsDivider:inst26|fdiv_05:inst8|cont[29]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.513      ;
; -0.740 ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; VelsDivider:inst26|fdiv_05:inst8|cont[30]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.513      ;
; -0.733 ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; VelsDivider:inst26|fdiv_025:inst7|cont[1]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.511      ;
; -0.733 ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; VelsDivider:inst26|fdiv_025:inst7|cont[17] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.511      ;
; -0.732 ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; VelsDivider:inst26|fdiv_025:inst7|cont[2]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.512      ;
; -0.732 ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; VelsDivider:inst26|fdiv_025:inst7|cont[9]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.512      ;
; -0.732 ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; VelsDivider:inst26|fdiv_025:inst7|cont[11] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.512      ;
; -0.732 ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; VelsDivider:inst26|fdiv_025:inst7|cont[25] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.512      ;
; -0.732 ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; VelsDivider:inst26|fdiv_025:inst7|cont[27] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.512      ;
; -0.732 ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; VelsDivider:inst26|fdiv_05:inst8|cont[8]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.521      ;
; -0.732 ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; VelsDivider:inst26|fdiv_05:inst8|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.521      ;
; -0.731 ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; VelsDivider:inst26|fdiv_025:inst7|cont[4]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.513      ;
; -0.731 ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; VelsDivider:inst26|fdiv_025:inst7|cont[7]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.513      ;
; -0.731 ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; VelsDivider:inst26|fdiv_025:inst7|cont[29] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.513      ;
; -0.731 ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; VelsDivider:inst26|fdiv_025:inst7|cont[30] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.513      ;
; -0.730 ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; VelsDivider:inst26|fdiv_05:inst8|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.523      ;
; -0.730 ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; VelsDivider:inst26|fdiv_05:inst8|cont[24]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.523      ;
; -0.730 ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; VelsDivider:inst26|fdiv_05:inst8|cont[26]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.523      ;
; -0.729 ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; VelsDivider:inst26|fdiv_05:inst8|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.524      ;
; -0.729 ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; VelsDivider:inst26|fdiv_05:inst8|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.524      ;
; -0.729 ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; VelsDivider:inst26|fdiv_05:inst8|cont[28]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.101      ; 0.524      ;
; -0.725 ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; VelsDivider:inst26|fdiv_025:inst7|cont[28] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.519      ;
; -0.723 ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; VelsDivider:inst26|fdiv_025:inst7|cont[10] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.521      ;
; -0.723 ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; VelsDivider:inst26|fdiv_025:inst7|cont[12] ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.521      ;
; -0.721 ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; VelsDivider:inst26|fdiv_025:inst7|cont[3]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.523      ;
; -0.720 ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; VelsDivider:inst26|fdiv_025:inst7|cont[5]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.524      ;
; -0.720 ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; VelsDivider:inst26|fdiv_025:inst7|cont[6]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.092      ; 0.524      ;
; -0.719 ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; VelsDivider:inst26|fdiv_8:inst12|clkout    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 0.934      ; 0.367      ;
; -0.704 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.647      ;
; -0.704 ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; VelsDivider:inst26|fdiv_000:inst|cont[10]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.647      ;
; -0.703 ; VelsDivider:inst26|fdiv_000:inst|cont[30]  ; VelsDivider:inst26|fdiv_000:inst|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.648      ;
; -0.701 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.650      ;
; -0.700 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.651      ;
; -0.700 ; VelsDivider:inst26|fdiv_000:inst|cont[14]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.651      ;
; -0.700 ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.651      ;
; -0.697 ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; VelsDivider:inst26|fdiv_1:inst9|cont[23]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.508      ;
; -0.696 ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; VelsDivider:inst26|fdiv_1:inst9|cont[1]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.509      ;
; -0.696 ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; VelsDivider:inst26|fdiv_1:inst9|cont[9]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.509      ;
; -0.696 ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; VelsDivider:inst26|fdiv_1:inst9|cont[15]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.509      ;
; -0.694 ; VelsDivider:inst26|fdiv_1:inst9|cont[17]   ; VelsDivider:inst26|fdiv_1:inst9|cont[17]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.511      ;
; -0.693 ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; VelsDivider:inst26|fdiv_1:inst9|cont[2]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.512      ;
; -0.693 ; VelsDivider:inst26|fdiv_1:inst9|cont[25]   ; VelsDivider:inst26|fdiv_1:inst9|cont[25]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.512      ;
; -0.693 ; VelsDivider:inst26|fdiv_1:inst9|cont[27]   ; VelsDivider:inst26|fdiv_1:inst9|cont[27]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.512      ;
; -0.692 ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; VelsDivider:inst26|fdiv_1:inst9|cont[4]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.513      ;
; -0.692 ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; VelsDivider:inst26|fdiv_1:inst9|cont[7]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.513      ;
; -0.692 ; VelsDivider:inst26|fdiv_1:inst9|cont[29]   ; VelsDivider:inst26|fdiv_1:inst9|cont[29]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.513      ;
; -0.692 ; VelsDivider:inst26|fdiv_1:inst9|cont[30]   ; VelsDivider:inst26|fdiv_1:inst9|cont[30]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.513      ;
; -0.691 ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; VelsDivider:inst26|fdiv_8:inst12|cont[31]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 0.934      ; 0.395      ;
; -0.688 ; VelsDivider:inst26|fdiv_000:inst|cont[8]   ; VelsDivider:inst26|fdiv_000:inst|cont[9]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.663      ;
; -0.688 ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.663      ;
; -0.687 ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; VelsDivider:inst26|fdiv_000:inst|cont[7]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.664      ;
; -0.687 ; VelsDivider:inst26|fdiv_000:inst|cont[12]  ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.664      ;
; -0.687 ; VelsDivider:inst26|fdiv_000:inst|cont[5]   ; VelsDivider:inst26|fdiv_000:inst|cont[6]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.664      ;
; -0.684 ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; VelsDivider:inst26|fdiv_1:inst9|cont[3]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.521      ;
; -0.684 ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; VelsDivider:inst26|fdiv_1:inst9|cont[5]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.521      ;
; -0.684 ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; VelsDivider:inst26|fdiv_1:inst9|cont[8]    ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.521      ;
; -0.684 ; VelsDivider:inst26|fdiv_1:inst9|cont[10]   ; VelsDivider:inst26|fdiv_1:inst9|cont[10]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.521      ;
; -0.684 ; VelsDivider:inst26|fdiv_1:inst9|cont[26]   ; VelsDivider:inst26|fdiv_1:inst9|cont[26]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.521      ;
; -0.684 ; VelsDivider:inst26|fdiv_1:inst9|cont[28]   ; VelsDivider:inst26|fdiv_1:inst9|cont[28]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.053      ; 0.521      ;
; -0.670 ; VelsDivider:inst26|fdiv_000:inst|cont[20]  ; VelsDivider:inst26|fdiv_000:inst|cont[22]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.681      ;
; -0.669 ; VelsDivider:inst26|fdiv_000:inst|cont[1]   ; VelsDivider:inst26|fdiv_000:inst|cont[3]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.682      ;
; -0.666 ; VelsDivider:inst26|fdiv_000:inst|cont[2]   ; VelsDivider:inst26|fdiv_000:inst|cont[4]   ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.685      ;
; -0.665 ; VelsDivider:inst26|fdiv_000:inst|cont[13]  ; VelsDivider:inst26|fdiv_000:inst|cont[15]  ; CLOCK_50     ; GPIO_0[2]   ; 0.000        ; 1.199      ; 0.686      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                                                                              ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LivesCounter:inst11|inst2 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; LivesCounter:inst11|inst1 ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.245 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst1 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.360 ; LivesCounter:inst11|inst  ; LivesCounter:inst11|inst2 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; 0.000        ; 0.000      ; 0.512      ;
+-------+---------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                                                                                        ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.246 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.401      ;
; 0.320 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.472      ;
; 0.335 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.487      ;
; 0.383 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.535      ;
; 0.389 ; ControleMatriz:inst|inst34 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.541      ;
; 0.413 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.565      ;
; 0.421 ; ControleMatriz:inst|inst28 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.573      ;
; 0.422 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.574      ;
; 0.435 ; ControleMatriz:inst|inst31 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.587      ;
; 0.469 ; ControleMatriz:inst|inst32 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.621      ;
; 0.529 ; ControleMatriz:inst|inst30 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.681      ;
; 0.579 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.731      ;
; 0.600 ; ControleMatriz:inst|inst33 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.752      ;
; 0.634 ; ControleMatriz:inst|inst29 ; ControleMatriz:inst|inst27 ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 0.000        ; 0.000      ; 0.786      ;
+-------+----------------------------+----------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_0[2]'                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.081 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.513      ;
; -2.081 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.513      ;
; -2.081 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.513      ;
; -2.081 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.513      ;
; -2.081 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.513      ;
; -2.064 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.496      ;
; -2.064 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.496      ;
; -2.064 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.496      ;
; -2.064 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.496      ;
; -2.064 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.496      ;
; -2.004 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.436      ;
; -2.004 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.436      ;
; -2.004 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.436      ;
; -2.004 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.436      ;
; -2.004 ; mov_carrinho:inst4|inst12            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.436      ;
; -1.988 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.588      ;
; -1.988 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.588      ;
; -1.988 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.588      ;
; -1.988 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.588      ;
; -1.988 ; ControleMatriz:inst|Reg8:inst51|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.588      ;
; -1.958 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.390      ;
; -1.958 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.390      ;
; -1.958 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.390      ;
; -1.958 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.390      ;
; -1.958 ; mov_carrinho:inst4|inst13            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.390      ;
; -1.955 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.387      ;
; -1.955 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.387      ;
; -1.955 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.387      ;
; -1.955 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.387      ;
; -1.955 ; mov_carrinho:inst4|inst9             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.387      ;
; -1.950 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.382      ;
; -1.950 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.382      ;
; -1.950 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.382      ;
; -1.950 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.382      ;
; -1.950 ; mov_carrinho:inst4|inst8             ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.382      ;
; -1.918 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.518      ;
; -1.918 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.518      ;
; -1.918 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.518      ;
; -1.918 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.518      ;
; -1.918 ; ControleMatriz:inst|Reg8:inst51|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.518      ;
; -1.884 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.316      ;
; -1.884 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.316      ;
; -1.884 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.316      ;
; -1.884 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.316      ;
; -1.884 ; mov_carrinho:inst4|inst11            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.316      ;
; -1.843 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.275      ;
; -1.843 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.275      ;
; -1.843 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.275      ;
; -1.843 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.275      ;
; -1.843 ; mov_carrinho:inst4|inst10            ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -1.100     ; 1.275      ;
; -1.751 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.351      ;
; -1.751 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.351      ;
; -1.751 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.351      ;
; -1.751 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.351      ;
; -1.751 ; ControleMatriz:inst|Reg8:inst51|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.351      ;
; -1.672 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.272      ;
; -1.672 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.272      ;
; -1.672 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.272      ;
; -1.672 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.272      ;
; -1.672 ; ControleMatriz:inst|Reg8:inst51|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.272      ;
; -1.633 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.233      ;
; -1.633 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[3] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.233      ;
; -1.633 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[4] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.233      ;
; -1.633 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.233      ;
; -1.633 ; ControleMatriz:inst|Reg8:inst51|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.932     ; 1.233      ;
; -1.411 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst47|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.733      ;
; -1.411 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst49|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.733      ;
; -1.411 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.733      ;
; -1.411 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst46|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.733      ;
; -1.411 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst47|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.733      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[2]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst46|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[6]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[5]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.410 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[5] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.732      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[2]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; PistaVerilog:inst1|Q[1]              ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst|Q[1]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst42|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst43|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst45|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.403 ; mov_carrinho:inst4|inst14            ; ControleMatriz:inst|Reg8:inst46|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.190     ; 1.745      ;
; -1.394 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst47|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.716      ;
; -1.394 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst49|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.716      ;
; -1.394 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.716      ;
; -1.394 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst46|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.716      ;
; -1.394 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst47|Q[6] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.716      ;
; -1.393 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst|Q[2]   ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.715      ;
; -1.393 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst42|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.715      ;
; -1.393 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst43|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.715      ;
; -1.393 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst45|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.715      ;
; -1.393 ; mov_carrinho:inst4|inst15            ; ControleMatriz:inst|Reg8:inst46|Q[2] ; GPIO_0[2]    ; GPIO_0[2]   ; 0.500        ; -0.210     ; 1.715      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_0[2]'                                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.173 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.645      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[0]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[1]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[2]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[3]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[4]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[5]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[6]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.082 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[7]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.525      ; 1.736      ;
; -4.064 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[6]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.773      ;
; -4.064 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.773      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[0]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[1]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[4]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[5]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[3]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[3]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.061 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[4]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.544      ; 1.776      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[2]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[1]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[1]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.050 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.543      ; 1.786      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[2]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[6]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[5]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.043 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.773      ;
; -4.042 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.774      ;
; -4.042 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.774      ;
; -4.042 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.774      ;
; -4.042 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.774      ;
; -4.042 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; 0.000        ; 5.523      ; 1.774      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[3]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[3] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst|Q[4]   ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst42|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst43|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst45|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.673 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[4] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.645      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[2] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[6] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst46|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst47|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; ControleMatriz:inst|Reg8:inst49|Q[5] ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[0]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[1]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[2]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[3]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[4]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[5]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[6]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.582 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Contador:inst433|count[7]            ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.525      ; 1.736      ;
; -3.564 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[6]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.773      ;
; -3.564 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[5]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.773      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[0]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[1]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[2]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[4]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[5]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|cont[3]           ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
; -3.561 ; ControleMatriz:inst|Reg8:inst51|Q[1] ; PistaVerilog:inst1|Q[3]              ; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2]   ; -0.500       ; 5.544      ; 1.776      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|clkout        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; VelsDivider:inst26|fdiv_000:inst|cont[23]      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_0[2]'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_0[2] ; Rise       ; GPIO_0[2]                            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[0]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[1]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[2]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[3]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[4]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[5]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[6]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; Contador:inst433|count[7]            ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst42|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst43|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst45|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst46|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst47|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst49|Q[6] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[2] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[3] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[4] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; Low Pulse Width  ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[5] ;
; -1.215 ; -0.215       ; 1.000          ; High Pulse Width ; GPIO_0[2] ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[6] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControleMatriz:inst|fdiv100khz:inst36|clkout'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst27          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst28          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst29          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst30          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst31          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst32          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst33          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; ControleMatriz:inst|inst34          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst27|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst28|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst29|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst30|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst31|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst32|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst33|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst34|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; Rise       ; inst|inst36|clkout~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControleMatriz:inst|Reg8:inst51|Q[1]'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; LivesCounter:inst11|inst2            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst1|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst2|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst11|inst|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst51|Q[1]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~0|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControleMatriz:inst|Reg8:inst51|Q[1] ; Rise       ; inst|inst52|WideOr0~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 0.401 ; 0.401 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.401 ; 0.401 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.308 ; 0.308 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 0.184 ; 0.184 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.184 ; 0.184 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.091 ; 0.091 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 0.171 ; 0.171 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.054 ; 0.054 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.171 ; 0.171 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 0.834 ; 0.834 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.717 ; 0.717 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.834 ; 0.834 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.609 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.609 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.446 ; 4.446 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.417 ; 4.417 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.290 ; 4.290 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.313 ; 4.313 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.337 ; 4.337 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.446 ; 4.446 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.442 ; 4.442 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.437 ; 4.437 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.135 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.135 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.609 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.609 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.135 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.135 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.495 ; 5.495 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.661 ; 4.661 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.192 ; 5.192 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.224 ; 5.224 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.170 ; 5.170 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.168 ; 5.168 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.495 ; 5.495 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 5.123 ; 5.123 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.607 ; 4.607 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.871 ; 3.871 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.992 ; 3.992 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.035 ; 4.035 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.022 ; 4.022 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.979 ; 3.979 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.090 ; 4.090 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.980 ; 3.980 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.151 ; 4.151 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 8.306 ; 8.306 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 8.306 ; 8.306 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 7.844 ; 7.844 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 7.767 ; 7.767 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 7.703 ; 7.703 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 8.213 ; 8.213 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 8.211 ; 8.211 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 9.117 ; 9.117 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 9.117 ; 9.117 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 9.085 ; 9.085 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 9.105 ; 9.105 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 9.113 ; 9.113 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 9.111 ; 9.111 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.994 ; 8.994 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.990 ; 8.990 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 8.002 ; 8.002 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 8.002 ; 8.002 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 8.002 ; 8.002 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.768 ; 7.768 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.746 ; 7.746 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.790 ; 7.790 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.873 ; 7.873 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.865 ; 7.865 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 7.373 ; 7.373 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 7.373 ; 7.373 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 8.969 ; 8.969 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 8.969 ; 8.969 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 8.507 ; 8.507 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 8.430 ; 8.430 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 8.366 ; 8.366 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 8.876 ; 8.876 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 8.874 ; 8.874 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 9.780 ; 9.780 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 9.780 ; 9.780 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 9.748 ; 9.748 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 9.768 ; 9.768 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 9.776 ; 9.776 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 9.774 ; 9.774 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 9.657 ; 9.657 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 9.653 ; 9.653 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 8.665 ; 8.665 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 8.665 ; 8.665 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 8.665 ; 8.665 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 8.431 ; 8.431 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 8.409 ; 8.409 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 8.453 ; 8.453 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 8.536 ; 8.536 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 8.528 ; 8.528 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 8.036 ; 8.036 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 8.036 ; 8.036 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.609 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.609 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.160 ; 4.160 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.288 ; 4.288 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.160 ; 4.160 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.181 ; 4.181 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.205 ; 4.205 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.316 ; 4.316 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.310 ; 4.310 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.307 ; 4.307 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.135 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.135 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.609 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.609 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.135 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.135 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.871 ; 3.871 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.410 ; 4.410 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.697 ; 4.697 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.470 ; 4.470 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.600 ; 4.600 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.712 ; 4.712 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.613 ; 4.613 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.521 ; 4.521 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.356 ; 4.356 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.871 ; 3.871 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.992 ; 3.992 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.035 ; 4.035 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.022 ; 4.022 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.979 ; 3.979 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.090 ; 4.090 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.980 ; 3.980 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.151 ; 4.151 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 5.991 ; 5.991 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.544 ; 6.544 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.408 ; 6.408 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 5.991 ; 5.991 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.196 ; 6.196 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.472 ; 6.472 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 6.690 ; 6.690 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 7.977 ; 7.977 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.111 ; 8.111 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.083 ; 8.083 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.096 ; 8.096 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.093 ; 8.093 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.090 ; 8.090 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 7.977 ; 7.977 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 7.981 ; 7.981 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.334 ; 7.334 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.584 ; 7.584 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.583 ; 7.583 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.359 ; 7.359 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.334 ; 7.334 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.371 ; 7.371 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.470 ; 7.470 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.465 ; 7.465 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.656 ; 6.656 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 6.208 ; 6.208 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.761 ; 6.761 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.625 ; 6.625 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 6.208 ; 6.208 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.413 ; 6.413 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.689 ; 6.689 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 6.907 ; 6.907 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.194 ; 8.194 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.328 ; 8.328 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.300 ; 8.300 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.313 ; 8.313 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.310 ; 8.310 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.307 ; 8.307 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.194 ; 8.194 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.198 ; 8.198 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.551 ; 7.551 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.801 ; 7.801 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.800 ; 7.800 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.576 ; 7.576 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.551 ; 7.551 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.588 ; 7.588 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.687 ; 7.687 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.682 ; 7.682 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.873 ; 6.873 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GPIO_0[0]  ; LEDG[0]     ; 5.840 ;       ;       ; 5.840 ;
; GPIO_0[1]  ; LEDG[1]     ;       ; 5.694 ; 5.694 ;       ;
; GPIO_0[3]  ; LEDR[6]     ; 5.918 ;       ;       ; 5.918 ;
; GPIO_0[4]  ; LEDR[5]     ; 5.975 ;       ;       ; 5.975 ;
; GPIO_0[5]  ; LEDR[4]     ; 5.812 ;       ;       ; 5.812 ;
; GPIO_0[6]  ; LEDR[3]     ; 6.336 ;       ;       ; 6.336 ;
; GPIO_0[7]  ; LEDR[2]     ; 5.654 ;       ;       ; 5.654 ;
; GPIO_0[8]  ; LEDR[1]     ; 5.816 ;       ;       ; 5.816 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GPIO_0[0]  ; LEDG[0]     ; 5.840 ;       ;       ; 5.840 ;
; GPIO_0[1]  ; LEDG[1]     ;       ; 5.694 ; 5.694 ;       ;
; GPIO_0[3]  ; LEDR[6]     ; 5.918 ;       ;       ; 5.918 ;
; GPIO_0[4]  ; LEDR[5]     ; 5.975 ;       ;       ; 5.975 ;
; GPIO_0[5]  ; LEDR[4]     ; 5.812 ;       ;       ; 5.812 ;
; GPIO_0[6]  ; LEDR[3]     ; 6.336 ;       ;       ; 6.336 ;
; GPIO_0[7]  ; LEDR[2]     ; 5.654 ;       ;       ; 5.654 ;
; GPIO_0[8]  ; LEDR[1]     ; 5.816 ;       ;       ; 5.816 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-----------------------------------------------+-----------+----------+----------+----------+---------------------+
; Clock                                         ; Setup     ; Hold     ; Recovery ; Removal  ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+----------+----------+----------+---------------------+
; Worst-case Slack                              ; -6.965    ; -2.554   ; -5.122   ; -8.017   ; -2.081              ;
;  CLOCK_50                                     ; -6.965    ; -2.554   ; N/A      ; N/A      ; -1.380              ;
;  ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.034    ; 0.215    ; N/A      ; N/A      ; -0.500              ;
;  ControleMatriz:inst|fdiv100khz:inst36|clkout ; -0.673    ; 0.246    ; N/A      ; N/A      ; -0.500              ;
;  GPIO_0[2]                                    ; -5.137    ; -2.253   ; -5.122   ; -8.017   ; -2.081              ;
; Design-wide TNS                               ; -2462.532 ; -354.331 ; -288.058 ; -526.378 ; -2044.91            ;
;  CLOCK_50                                     ; -1402.154 ; -2.554   ; N/A      ; N/A      ; -298.380            ;
;  ControleMatriz:inst|Reg8:inst51|Q[1]         ; -0.034    ; 0.000    ; N/A      ; N/A      ; -3.000              ;
;  ControleMatriz:inst|fdiv100khz:inst36|clkout ; -1.041    ; 0.000    ; N/A      ; N/A      ; -8.000              ;
;  GPIO_0[2]                                    ; -1059.303 ; -351.777 ; -288.058 ; -526.378 ; -1735.530           ;
+-----------------------------------------------+-----------+----------+----------+----------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 0.401 ; 0.401 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.401 ; 0.401 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.308 ; 0.308 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 0.184 ; 0.184 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 0.184 ; 0.184 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 0.091 ; 0.091 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; GPIO_0[2]  ; 1.567 ; 1.567 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 1.390 ; 1.390 ; Rise       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 1.567 ; 1.567 ; Rise       ; GPIO_0[2]       ;
; GPIO_0[*]  ; GPIO_0[2]  ; 3.021 ; 3.021 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[0] ; GPIO_0[2]  ; 2.844 ; 2.844 ; Fall       ; GPIO_0[2]       ;
;  GPIO_0[1] ; GPIO_0[2]  ; 3.021 ; 3.021 ; Fall       ; GPIO_0[2]       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.398  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 5.398  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.539  ; 8.539  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.491  ; 8.491  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.229  ; 8.229  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.223  ; 8.223  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.275  ; 8.275  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.539  ; 8.539  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.533  ; 8.533  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 8.530  ; 8.530  ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.266  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6.266  ;        ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.398  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 5.398  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.266  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;        ; 6.266  ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.744 ; 10.744 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.856  ; 8.856  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 9.937  ; 9.937  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.195 ; 10.195 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.064 ; 10.064 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.006 ; 10.006 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 10.744 ; 10.744 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 9.995  ; 9.995  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 8.801  ; 8.801  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.028  ; 7.028  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.283  ; 7.283  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.358  ; 7.358  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.326  ; 7.326  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.269  ; 7.269  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.502  ; 7.502  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.266  ; 7.266  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 7.611  ; 7.611  ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 16.616 ; 16.616 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 16.616 ; 16.616 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 15.636 ; 15.636 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 15.440 ; 15.440 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 15.251 ; 15.251 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 16.415 ; 16.415 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 16.451 ; 16.451 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 17.745 ; 17.745 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 17.745 ; 17.745 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 17.707 ; 17.707 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 17.732 ; 17.732 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 17.735 ; 17.735 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 17.732 ; 17.732 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 17.488 ; 17.488 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 17.482 ; 17.482 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 15.656 ; 15.656 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 15.633 ; 15.633 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 15.656 ; 15.656 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 15.247 ; 15.247 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 15.208 ; 15.208 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 15.275 ; 15.275 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 15.488 ; 15.488 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 15.448 ; 15.448 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 14.935 ; 14.935 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 14.935 ; 14.935 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 18.070 ; 18.070 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 18.070 ; 18.070 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 17.090 ; 17.090 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 16.894 ; 16.894 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 16.705 ; 16.705 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 17.869 ; 17.869 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 17.905 ; 17.905 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 19.199 ; 19.199 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 19.199 ; 19.199 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 19.161 ; 19.161 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 19.186 ; 19.186 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 19.189 ; 19.189 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 19.186 ; 19.186 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 18.942 ; 18.942 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 18.936 ; 18.936 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 17.110 ; 17.110 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 17.087 ; 17.087 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 17.110 ; 17.110 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 16.701 ; 16.701 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 16.662 ; 16.662 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 16.729 ; 16.729 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 16.942 ; 16.942 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 16.902 ; 16.902 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 16.389 ; 16.389 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 16.389 ; 16.389 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 10.330 ; 10.330 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port   ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.609 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 2.609 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; HEX2[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.160 ; 4.160 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.288 ; 4.288 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[1]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.160 ; 4.160 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[2]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.181 ; 4.181 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[3]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.205 ; 4.205 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[4]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.316 ; 4.316 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[5]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.310 ; 4.310 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  HEX2[6]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 4.307 ; 4.307 ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.135 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 3.135 ;       ; Rise       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.609 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  GPIO_1[6]  ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 2.609 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; LEDR[*]     ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.135 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
;  LEDR[0]    ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;       ; 3.135 ; Fall       ; ControleMatriz:inst|Reg8:inst51|Q[1]         ;
; GPIO_1[*]   ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.871 ; 3.871 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[0]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.410 ; 4.410 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[1]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.697 ; 4.697 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[2]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.470 ; 4.470 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[3]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.600 ; 4.600 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[4]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.712 ; 4.712 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[5]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.613 ; 4.613 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[6]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.521 ; 4.521 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[7]  ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.356 ; 4.356 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[10] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.871 ; 3.871 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[11] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.992 ; 3.992 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[12] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.035 ; 4.035 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[13] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.022 ; 4.022 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[14] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.979 ; 3.979 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[15] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.090 ; 4.090 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[16] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 3.980 ; 3.980 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
;  GPIO_1[17] ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 4.151 ; 4.151 ; Rise       ; ControleMatriz:inst|fdiv100khz:inst36|clkout ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 5.991 ; 5.991 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.544 ; 6.544 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.408 ; 6.408 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 5.991 ; 5.991 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.196 ; 6.196 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.472 ; 6.472 ; Rise       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 6.690 ; 6.690 ; Rise       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 7.977 ; 7.977 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.111 ; 8.111 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.083 ; 8.083 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.096 ; 8.096 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.093 ; 8.093 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.090 ; 8.090 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 7.977 ; 7.977 ; Rise       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 7.981 ; 7.981 ; Rise       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.334 ; 7.334 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.584 ; 7.584 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.583 ; 7.583 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.359 ; 7.359 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.334 ; 7.334 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.371 ; 7.371 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.470 ; 7.470 ; Rise       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.465 ; 7.465 ; Rise       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.656 ; 6.656 ; Rise       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Rise       ; GPIO_0[2]                                    ;
; GPIO_1[*]   ; GPIO_0[2]                                    ; 6.208 ; 6.208 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[1]  ; GPIO_0[2]                                    ; 6.761 ; 6.761 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[2]  ; GPIO_0[2]                                    ; 6.625 ; 6.625 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[3]  ; GPIO_0[2]                                    ; 6.208 ; 6.208 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[4]  ; GPIO_0[2]                                    ; 6.413 ; 6.413 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[5]  ; GPIO_0[2]                                    ; 6.689 ; 6.689 ; Fall       ; GPIO_0[2]                                    ;
;  GPIO_1[6]  ; GPIO_0[2]                                    ; 6.907 ; 6.907 ; Fall       ; GPIO_0[2]                                    ;
; HEX0[*]     ; GPIO_0[2]                                    ; 8.194 ; 8.194 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[0]    ; GPIO_0[2]                                    ; 8.328 ; 8.328 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[1]    ; GPIO_0[2]                                    ; 8.300 ; 8.300 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[2]    ; GPIO_0[2]                                    ; 8.313 ; 8.313 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[3]    ; GPIO_0[2]                                    ; 8.310 ; 8.310 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[4]    ; GPIO_0[2]                                    ; 8.307 ; 8.307 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[5]    ; GPIO_0[2]                                    ; 8.194 ; 8.194 ; Fall       ; GPIO_0[2]                                    ;
;  HEX0[6]    ; GPIO_0[2]                                    ; 8.198 ; 8.198 ; Fall       ; GPIO_0[2]                                    ;
; HEX1[*]     ; GPIO_0[2]                                    ; 7.551 ; 7.551 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[0]    ; GPIO_0[2]                                    ; 7.801 ; 7.801 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[1]    ; GPIO_0[2]                                    ; 7.800 ; 7.800 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[2]    ; GPIO_0[2]                                    ; 7.576 ; 7.576 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[3]    ; GPIO_0[2]                                    ; 7.551 ; 7.551 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[4]    ; GPIO_0[2]                                    ; 7.588 ; 7.588 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[5]    ; GPIO_0[2]                                    ; 7.687 ; 7.687 ; Fall       ; GPIO_0[2]                                    ;
;  HEX1[6]    ; GPIO_0[2]                                    ; 7.682 ; 7.682 ; Fall       ; GPIO_0[2]                                    ;
; LEDR[*]     ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[0]    ; GPIO_0[2]                                    ; 6.873 ; 6.873 ; Fall       ; GPIO_0[2]                                    ;
;  LEDR[7]    ; GPIO_0[2]                                    ; 5.896 ; 5.896 ; Fall       ; GPIO_0[2]                                    ;
+-------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; GPIO_0[0]  ; LEDG[0]     ; 10.161 ;       ;       ; 10.161 ;
; GPIO_0[1]  ; LEDG[1]     ;        ; 9.950 ; 9.950 ;        ;
; GPIO_0[3]  ; LEDR[6]     ; 10.356 ;       ;       ; 10.356 ;
; GPIO_0[4]  ; LEDR[5]     ; 10.385 ;       ;       ; 10.385 ;
; GPIO_0[5]  ; LEDR[4]     ; 10.184 ;       ;       ; 10.184 ;
; GPIO_0[6]  ; LEDR[3]     ; 11.199 ;       ;       ; 11.199 ;
; GPIO_0[7]  ; LEDR[2]     ; 9.882  ;       ;       ; 9.882  ;
; GPIO_0[8]  ; LEDR[1]     ; 10.198 ;       ;       ; 10.198 ;
+------------+-------------+--------+-------+-------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GPIO_0[0]  ; LEDG[0]     ; 5.840 ;       ;       ; 5.840 ;
; GPIO_0[1]  ; LEDG[1]     ;       ; 5.694 ; 5.694 ;       ;
; GPIO_0[3]  ; LEDR[6]     ; 5.918 ;       ;       ; 5.918 ;
; GPIO_0[4]  ; LEDR[5]     ; 5.975 ;       ;       ; 5.975 ;
; GPIO_0[5]  ; LEDR[4]     ; 5.812 ;       ;       ; 5.812 ;
; GPIO_0[6]  ; LEDR[3]     ; 6.336 ;       ;       ; 6.336 ;
; GPIO_0[7]  ; LEDR[2]     ; 5.654 ;       ;       ; 5.654 ;
; GPIO_0[8]  ; LEDR[1]     ; 5.816 ;       ;       ; 5.816 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                     ; CLOCK_50                                     ; 8600     ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; GPIO_0[2]                                    ; CLOCK_50                                     ; 6839     ; 6839     ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 16       ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; GPIO_0[2]                                    ; 12701    ; 0        ; 12701    ; 0        ;
; GPIO_0[2]                                    ; GPIO_0[2]                                    ; 13291    ; 12314    ; 12314    ; 13291    ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                     ; CLOCK_50                                     ; 8600     ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; GPIO_0[2]                                    ; CLOCK_50                                     ; 6839     ; 6839     ; 0        ; 0        ;
; ControleMatriz:inst|fdiv100khz:inst36|clkout ; ControleMatriz:inst|fdiv100khz:inst36|clkout ; 16       ; 0        ; 0        ; 0        ;
; ControleMatriz:inst|Reg8:inst51|Q[1]         ; ControleMatriz:inst|Reg8:inst51|Q[1]         ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; GPIO_0[2]                                    ; 12701    ; 0        ; 12701    ; 0        ;
; GPIO_0[2]                                    ; GPIO_0[2]                                    ; 13291    ; 12314    ; 12314    ; 13291    ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                           ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; From Clock                           ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2] ; 136      ; 136      ; 136      ; 136      ;
; GPIO_0[2]                            ; GPIO_0[2] ; 1768     ; 1768     ; 1768     ; 1768     ;
+--------------------------------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                            ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; From Clock                           ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+-----------+----------+----------+----------+----------+
; ControleMatriz:inst|Reg8:inst51|Q[1] ; GPIO_0[2] ; 136      ; 136      ; 136      ; 136      ;
; GPIO_0[2]                            ; GPIO_0[2] ; 1768     ; 1768     ; 1768     ; 1768     ;
+--------------------------------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 226   ; 226  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 05 17:09:13 2017
Info: Command: quartus_sta RacingGame -c RacingGame
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RacingGame.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GPIO_0[2] GPIO_0[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ControleMatriz:inst|Reg8:inst51|Q[1] ControleMatriz:inst|Reg8:inst51|Q[1]
    Info (332105): create_clock -period 1.000 -name ControleMatriz:inst|fdiv100khz:inst36|clkout ControleMatriz:inst|fdiv100khz:inst36|clkout
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst26|inst3|Mux0  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~0  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~1  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~2  from: datab  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~3  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~4  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~5  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.965     -1402.154 CLOCK_50 
    Info (332119):    -5.137     -1059.303 GPIO_0[2] 
    Info (332119):    -0.673        -1.041 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):    -0.034        -0.034 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332146): Worst-case hold slack is -2.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.554        -2.554 CLOCK_50 
    Info (332119):    -2.253      -351.777 GPIO_0[2] 
    Info (332119):     0.391         0.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
    Info (332119):     0.532         0.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
Info (332146): Worst-case recovery slack is -5.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.122      -288.058 GPIO_0[2] 
Info (332146): Worst-case removal slack is -8.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.017      -526.378 GPIO_0[2] 
Info (332146): Worst-case minimum pulse width slack is -2.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.081     -1735.530 GPIO_0[2] 
    Info (332119):    -1.380      -298.380 CLOCK_50 
    Info (332119):    -0.500        -8.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):    -0.500        -3.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst26|inst3|Mux0  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~0  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~1  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~2  from: datab  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~3  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~4  from: datad  to: combout
    Info (332098): Cell: inst26|inst3|Mux0~5  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add3~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~0  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~1  from: datad  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datac  to: combout
    Info (332098): Cell: inst2|Add5~3  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.209      -551.667 CLOCK_50 
    Info (332119):    -2.386      -380.458 GPIO_0[2] 
    Info (332119):     0.246         0.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):     0.520         0.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332146): Worst-case hold slack is -1.595
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.595        -1.595 CLOCK_50 
    Info (332119):    -0.984      -148.491 GPIO_0[2] 
    Info (332119):     0.215         0.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
    Info (332119):     0.246         0.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
Info (332146): Worst-case recovery slack is -2.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.081       -96.639 GPIO_0[2] 
Info (332146): Worst-case removal slack is -4.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.173      -274.165 GPIO_0[2] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -298.380 CLOCK_50 
    Info (332119):    -1.222      -976.568 GPIO_0[2] 
    Info (332119):    -0.500        -8.000 ControleMatriz:inst|fdiv100khz:inst36|clkout 
    Info (332119):    -0.500        -3.000 ControleMatriz:inst|Reg8:inst51|Q[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 440 megabytes
    Info: Processing ended: Wed Jul 05 17:09:16 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


