INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Estudio/OneDrive - Universidad de Antioquia/Estudio/Materias/S5/Digitales I/Laboratorio/P2/Punto1/Punto1_S5bits/Punto1_S5bits.sim/sim_1/synth/timing/xsim/tutorial_tb_time_synth.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module rca_estructural
INFO: [VRFC 10-311] analyzing module glbl
