{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.248293",
   "Default View_TopLeft":"-1635,4",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:10.0 TLS
#  -string -flagsOSRD
preplace port GPIO_0 -pg 1 -lvl 4 -x 1560 -y 1660 -defaultsOSRD
preplace port IIC0 -pg 1 -lvl 4 -x 1560 -y 840 -defaultsOSRD
preplace port IIC1 -pg 1 -lvl 4 -x 1560 -y 1010 -defaultsOSRD
preplace port IIC2 -pg 1 -lvl 4 -x 1560 -y 1170 -defaultsOSRD
preplace port IIC3 -pg 1 -lvl 4 -x 1560 -y 1330 -defaultsOSRD
preplace port UART0 -pg 1 -lvl 4 -x 1560 -y 70 -defaultsOSRD
preplace port UART1 -pg 1 -lvl 4 -x 1560 -y 210 -defaultsOSRD
preplace port UART2 -pg 1 -lvl 4 -x 1560 -y 370 -defaultsOSRD
preplace port UART3 -pg 1 -lvl 4 -x 1560 -y 540 -defaultsOSRD
preplace port UART4 -pg 1 -lvl 4 -x 1560 -y 710 -defaultsOSRD
preplace port m_axi_ai -pg 1 -lvl 4 -x 1560 -y 1600 -defaultsOSRD
preplace port m_axi_pl -pg 1 -lvl 4 -x 1560 -y 950 -defaultsOSRD
preplace port m_pl_ddr_axi -pg 1 -lvl 4 -x 1560 -y 1620 -defaultsOSRD
preplace port s_axi_ai_ch0 -pg 1 -lvl 0 -x -10 -y 1560 -defaultsOSRD
preplace port s_axi_ai_ch1 -pg 1 -lvl 0 -x -10 -y 1580 -defaultsOSRD
preplace port s_axi_ai_inest -pg 1 -lvl 0 -x -10 -y 1600 -defaultsOSRD
preplace port s_axi_ps_ddr_ch0 -pg 1 -lvl 0 -x -10 -y 2000 -defaultsOSRD
preplace port s_axi_ps_ddr_ch1 -pg 1 -lvl 0 -x -10 -y 1540 -defaultsOSRD
preplace port port-id_clk_ai_250m -pg 1 -lvl 4 -x 1560 -y 2010 -defaultsOSRD
preplace port port-id_clk_ai_500m -pg 1 -lvl 4 -x 1560 -y 2030 -defaultsOSRD
preplace port port-id_pl_ddr_clk -pg 1 -lvl 0 -x -10 -y 1640 -defaultsOSRD
preplace port port-id_pl_rst_n -pg 1 -lvl 4 -x 1560 -y 1680 -defaultsOSRD
preplace port port-id_ps_clk_100m -pg 1 -lvl 4 -x 1560 -y 1700 -defaultsOSRD
preplace port port-id_ps_clk_200m -pg 1 -lvl 4 -x 1560 -y 1720 -defaultsOSRD
preplace portBus irp0 -pg 1 -lvl 0 -x -10 -y 490 -defaultsOSRD
preplace portBus irp1 -pg 1 -lvl 0 -x -10 -y 510 -defaultsOSRD
preplace portBus irp2 -pg 1 -lvl 0 -x -10 -y 530 -defaultsOSRD
preplace portBus irp6 -pg 1 -lvl 0 -x -10 -y 1460 -defaultsOSRD
preplace portBus irp7 -pg 1 -lvl 0 -x -10 -y 1480 -defaultsOSRD
preplace portBus irq5 -pg 1 -lvl 0 -x -10 -y 1440 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 3 -x 1200 -y 860 -defaultsOSRD
preplace inst axi_iic_1 -pg 1 -lvl 3 -x 1200 -y 1030 -defaultsOSRD
preplace inst axi_iic_2 -pg 1 -lvl 3 -x 1200 -y 1190 -defaultsOSRD
preplace inst axi_iic_3 -pg 1 -lvl 3 -x 1200 -y 1350 -defaultsOSRD
preplace inst axi_uartlite_0 -pg 1 -lvl 3 -x 1200 -y 80 -defaultsOSRD
preplace inst axi_uartlite_1 -pg 1 -lvl 3 -x 1200 -y 220 -defaultsOSRD
preplace inst axi_uartlite_2 -pg 1 -lvl 3 -x 1200 -y 380 -defaultsOSRD
preplace inst axi_uartlite_3 -pg 1 -lvl 3 -x 1200 -y 550 -defaultsOSRD
preplace inst axi_uartlite_4 -pg 1 -lvl 3 -x 1200 -y 720 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 2 -x 590 -y 1930 -defaultsOSRD
preplace inst ila_0 -pg 1 -lvl 3 -x 1200 -y 1940 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 2 -x 590 -y 970 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 1 -x 200 -y 1870 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -x 590 -y 520 -defaultsOSRD
preplace inst xlconcat_1 -pg 1 -lvl 2 -x 590 -y 1410 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 3 -x 1200 -y 1660 -defaultsOSRD
preplace netloc axi_iic_0_iic2intc_irpt 1 1 3 410 2040 NJ 2040 1520
preplace netloc axi_iic_1_iic2intc_irpt 1 1 3 420 1270 830J 1110 1510
preplace netloc axi_iic_2_iic2intc_irpt 1 1 3 440 1570 850J 1270 1510
preplace netloc axi_iic_3_iic2intc_irpt 1 1 3 430 1550 860J 1430 1510
preplace netloc axi_uartlite_0_interrupt 1 1 3 380 300 NJ 300 1540
preplace netloc axi_uartlite_1_interrupt 1 1 3 430 380 790J 460 1520
preplace netloc axi_uartlite_2_interrupt 1 1 3 440 390 830J 470 1510
preplace netloc axi_uartlite_3_interrupt 1 1 3 390 370 850J 630 1510
preplace netloc axi_uartlite_4_interrupt 1 1 3 390 650 760J 640 1510
preplace netloc clk_wiz_0_clk_out1 1 2 2 880 2010 NJ
preplace netloc clk_wiz_0_clk_out2 1 2 2 800J 2030 NJ
preplace netloc irp0_1 1 0 2 NJ 490 NJ
preplace netloc irp1_1 1 0 2 NJ 510 NJ
preplace netloc irp2_1 1 0 2 NJ 530 NJ
preplace netloc irp6_1 1 0 2 NJ 1460 NJ
preplace netloc irp7_1 1 0 2 NJ 1480 NJ
preplace netloc irq5_1 1 0 2 NJ 1440 NJ
preplace netloc pl_ddr_clk_1 1 0 3 NJ 1640 NJ 1640 NJ
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 2 380 660 840
preplace netloc xlconcat_0_dout 1 2 1 790 520n
preplace netloc xlconcat_1_dout 1 2 1 740 1410n
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 4 20 1970 390 670 820 1870 1540
preplace netloc zynq_ultra_ps_e_0_pl_clk1 1 2 2 890 2020 1530
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 0 4 10 1280 NJ 1280 750J 1440 1540
preplace netloc axi_iic_0_IIC 1 3 1 NJ 840
preplace netloc axi_iic_1_IIC 1 3 1 NJ 1010
preplace netloc axi_iic_2_IIC 1 3 1 NJ 1170
preplace netloc axi_iic_3_IIC 1 3 1 NJ 1330
preplace netloc axi_uartlite_0_UART 1 3 1 NJ 70
preplace netloc axi_uartlite_1_UART 1 3 1 NJ 210
preplace netloc axi_uartlite_2_UART 1 3 1 NJ 370
preplace netloc axi_uartlite_3_UART 1 3 1 NJ 540
preplace netloc axi_uartlite_4_UART 1 3 1 NJ 710
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 2 830J 950 NJ
preplace netloc ps8_0_axi_periph_M01_AXI 1 2 1 740 60n
preplace netloc ps8_0_axi_periph_M02_AXI 1 2 1 750 200n
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 1 770 360n
preplace netloc ps8_0_axi_periph_M04_AXI 1 2 1 780 530n
preplace netloc ps8_0_axi_periph_M05_AXI 1 2 1 800 700n
preplace netloc ps8_0_axi_periph_M06_AXI 1 2 1 810 840n
preplace netloc ps8_0_axi_periph_M07_AXI 1 2 1 830 1010n
preplace netloc ps8_0_axi_periph_M08_AXI 1 2 1 800 1040n
preplace netloc ps8_0_axi_periph_M09_AXI 1 2 1 760 1060n
preplace netloc s_axi_ai_ch0_1 1 0 3 NJ 1560 NJ 1560 NJ
preplace netloc s_axi_ai_ch1_1 1 0 3 NJ 1580 NJ 1580 NJ
preplace netloc s_axi_ai_inest_1 1 0 3 NJ 1600 NJ 1600 NJ
preplace netloc s_axi_ps_ddr_ch0_1 1 0 3 NJ 2000 NJ 2000 870
preplace netloc s_axi_ps_ddr_ch1_1 1 0 3 NJ 1540 NJ 1540 NJ
preplace netloc zynq_ultra_ps_e_0_GPIO_0 1 3 1 NJ 1660
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 3 1 NJ 1600
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_LPD 1 1 3 400 1860 NJ 1860 1510
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM1_FPD 1 3 1 NJ 1620
levelinfo -pg 1 -10 200 590 1200 1560
pagesize -pg 1 -db -bbox -sgen -190 0 1710 2050
"
}

