# 核心设计

电路的逻辑层表示和它的模拟算法是分不开的, 甚至可以说,
模拟算法的能力决定了电路模拟层表示的上限, 在下文中我们会看到具体的例子.

我们目前来总结一下我们的要求:

我们希望这个程序能完整的模拟包括时延在内的数字电路会发生的一切行为,
所以我们需要一些基本的逻辑门电路和一些时延机制.

对于基本逻辑门, 只需要有 与门 / 或门 / 非门 , 就可以组合出所有的逻辑电路.
实际电路里的门电路会存在时延, 但我们需要模拟一个理想中的逻辑电路,
它的一切电路状态的变化都会在瞬间完成, 对于时延,
我们设置一个特殊的时延门来模拟时延,
这个时延门需要能够设置任意的时延, 来模拟各种情况.
当这个软件的模块化系统设计好时,
我们可以通过组合基本逻辑门和延时门来模拟普通电路中会出现的时延行为了.

数字电路中会出现竞争冒险现象, 我们希望这个行为也能够在程序中得到完美模拟.

< 竞争冒险 >

## 解释执行

我们先来考虑一个最简单的情况，即电路里只存在无时延逻辑门且没有循环回路。
这样的电路有很多，比如`编码器`、`译码器`、`加法器`等等。

