xst -intstyle ise -ifn "D:/maria/marias2/fpga/square_wave_gen/topmodule.xst" -ofn "D:/maria/marias2/fpga/square_wave_gen/topmodule.syr" 
xst -intstyle ise -ifn "E:/Xilinx/square wave/square_wave_gen/topmodule.xst" -ofn "E:/Xilinx/square wave/square_wave_gen/topmodule.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim topmodule.ngc topmodule_synthesis.v 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc BPC3003-Papilio_One-general.ucf -p xc3s500e-vq100-4 "topmodule.ngc" topmodule.ngd  
map -intstyle ise -p xc3s500e-vq100-4 -cm area -ir off -pr off -c 100 -o topmodule_map.ncd topmodule.ngd topmodule.pcf 
par -w -intstyle ise -ol high -t 1 topmodule_map.ncd topmodule.ncd topmodule.pcf 
trce -intstyle ise -v 3 -s 4 -n 3 -fastpaths -xml topmodule.twx topmodule.ncd -o topmodule.twr topmodule.pcf -ucf BPC3003-Papilio_One-general.ucf 
bitgen -intstyle ise -f topmodule.ut topmodule.ncd 
