<?xml version="1.0" encoding="UTF-8"?>
<spirit:component xmlns:xilinx="http://www.xilinx.com" xmlns:spirit="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">
  <spirit:vendor>xilinx.com</spirit:vendor>
  <spirit:library>user</spirit:library>
  <spirit:name>pcie_intc</spirit:name>
  <spirit:version>1.0</spirit:version>
  <spirit:busInterfaces>
    <spirit:busInterface>
      <spirit:name>S00_AXI</spirit:name>
      <spirit:busType spirit:vendor="xilinx.com" spirit:library="interface" spirit:name="aximm" spirit:version="1.0"/>
      <spirit:abstractionType spirit:vendor="xilinx.com" spirit:library="interface" spirit:name="aximm_rtl" spirit:version="1.0"/>
      <spirit:slave>
        <spirit:memoryMapRef spirit:memoryMapRef="S00_AXI"/>
      </spirit:slave>
      <spirit:portMaps>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>AWADDR</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_awaddr</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>AWPROT</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_awprot</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>AWVALID</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_awvalid</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>AWREADY</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_awready</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>WDATA</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_wdata</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>WSTRB</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_wstrb</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>WVALID</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_wvalid</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>WREADY</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_wready</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>BRESP</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_bresp</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>BVALID</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_bvalid</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>BREADY</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_bready</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>ARADDR</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_araddr</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>ARPROT</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_arprot</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>ARVALID</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_arvalid</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>ARREADY</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_arready</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>RDATA</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_rdata</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>RRESP</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_rresp</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>RVALID</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_rvalid</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>RREADY</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_rready</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
      </spirit:portMaps>
      <spirit:parameters>
        <spirit:parameter>
          <spirit:name>WIZ_DATA_WIDTH</spirit:name>
          <spirit:value spirit:format="long" spirit:id="BUSIFPARAM_VALUE.S00_AXI.WIZ_DATA_WIDTH" spirit:choiceRef="choice_list_6fc15197">32</spirit:value>
        </spirit:parameter>
        <spirit:parameter>
          <spirit:name>WIZ_NUM_REG</spirit:name>
          <spirit:value spirit:format="long" spirit:id="BUSIFPARAM_VALUE.S00_AXI.WIZ_NUM_REG" spirit:minimum="4" spirit:maximum="512" spirit:rangeType="long">4</spirit:value>
        </spirit:parameter>
        <spirit:parameter>
          <spirit:name>SUPPORTS_NARROW_BURST</spirit:name>
          <spirit:value spirit:format="long" spirit:id="BUSIFPARAM_VALUE.S00_AXI.SUPPORTS_NARROW_BURST" spirit:choiceRef="choice_pairs_ce1226b1">0</spirit:value>
        </spirit:parameter>
      </spirit:parameters>
    </spirit:busInterface>
    <spirit:busInterface>
      <spirit:name>S00_AXI_RST</spirit:name>
      <spirit:busType spirit:vendor="xilinx.com" spirit:library="signal" spirit:name="reset" spirit:version="1.0"/>
      <spirit:abstractionType spirit:vendor="xilinx.com" spirit:library="signal" spirit:name="reset_rtl" spirit:version="1.0"/>
      <spirit:slave/>
      <spirit:portMaps>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>RST</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_aresetn</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
      </spirit:portMaps>
      <spirit:parameters>
        <spirit:parameter>
          <spirit:name>POLARITY</spirit:name>
          <spirit:value spirit:id="BUSIFPARAM_VALUE.S00_AXI_RST.POLARITY" spirit:choiceRef="choice_list_9d8b0d81">ACTIVE_LOW</spirit:value>
        </spirit:parameter>
      </spirit:parameters>
    </spirit:busInterface>
    <spirit:busInterface>
      <spirit:name>S00_AXI_CLK</spirit:name>
      <spirit:busType spirit:vendor="xilinx.com" spirit:library="signal" spirit:name="clock" spirit:version="1.0"/>
      <spirit:abstractionType spirit:vendor="xilinx.com" spirit:library="signal" spirit:name="clock_rtl" spirit:version="1.0"/>
      <spirit:slave/>
      <spirit:portMaps>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>CLK</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>s00_axi_aclk</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
      </spirit:portMaps>
      <spirit:parameters>
        <spirit:parameter>
          <spirit:name>ASSOCIATED_BUSIF</spirit:name>
          <spirit:value spirit:id="BUSIFPARAM_VALUE.S00_AXI_CLK.ASSOCIATED_BUSIF">S00_AXI</spirit:value>
        </spirit:parameter>
        <spirit:parameter>
          <spirit:name>ASSOCIATED_RESET</spirit:name>
          <spirit:value spirit:id="BUSIFPARAM_VALUE.S00_AXI_CLK.ASSOCIATED_RESET">s00_axi_aresetn</spirit:value>
        </spirit:parameter>
      </spirit:parameters>
    </spirit:busInterface>
  </spirit:busInterfaces>
  <spirit:memoryMaps>
    <spirit:memoryMap>
      <spirit:name>S00_AXI</spirit:name>
      <spirit:addressBlock>
        <spirit:name>S00_AXI_reg</spirit:name>
        <spirit:baseAddress spirit:format="long" spirit:resolve="user">0</spirit:baseAddress>
        <spirit:range spirit:format="long">4096</spirit:range>
        <spirit:width spirit:format="long">32</spirit:width>
        <spirit:usage>register</spirit:usage>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>OFFSET_BASE_PARAM</spirit:name>
            <spirit:value spirit:id="ADDRBLOCKPARAM_VALUE.S00_AXI.S00_AXI_REG.OFFSET_BASE_PARAM">C_S00_AXI_BASEADDR</spirit:value>
          </spirit:parameter>
          <spirit:parameter>
            <spirit:name>OFFSET_HIGH_PARAM</spirit:name>
            <spirit:value spirit:id="ADDRBLOCKPARAM_VALUE.S00_AXI.S00_AXI_REG.OFFSET_HIGH_PARAM">C_S00_AXI_HIGHADDR</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:addressBlock>
    </spirit:memoryMap>
  </spirit:memoryMaps>
  <spirit:model>
    <spirit:views>
      <spirit:view>
        <spirit:name>xilinx_verilogsynthesis</spirit:name>
        <spirit:displayName>Verilog Synthesis</spirit:displayName>
        <spirit:envIdentifier>verilogSource:vivado.xilinx.com:synthesis</spirit:envIdentifier>
        <spirit:language>verilog</spirit:language>
        <spirit:modelName>pcie_intc_v1_0</spirit:modelName>
        <spirit:fileSetRef>
          <spirit:localName>xilinx_verilogsynthesis_view_fileset</spirit:localName>
        </spirit:fileSetRef>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>viewChecksum</spirit:name>
            <spirit:value>fd2a9fe0</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:view>
      <spirit:view>
        <spirit:name>xilinx_verilogbehavioralsimulation</spirit:name>
        <spirit:displayName>Verilog Simulation</spirit:displayName>
        <spirit:envIdentifier>verilogSource:vivado.xilinx.com:simulation</spirit:envIdentifier>
        <spirit:language>verilog</spirit:language>
        <spirit:modelName>pcie_intc_v1_0</spirit:modelName>
        <spirit:fileSetRef>
          <spirit:localName>xilinx_verilogbehavioralsimulation_view_fileset</spirit:localName>
        </spirit:fileSetRef>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>viewChecksum</spirit:name>
            <spirit:value>fd2a9fe0</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:view>
      <spirit:view>
        <spirit:name>xilinx_xpgui</spirit:name>
        <spirit:displayName>UI Layout</spirit:displayName>
        <spirit:envIdentifier>:vivado.xilinx.com:xgui.ui</spirit:envIdentifier>
        <spirit:fileSetRef>
          <spirit:localName>xilinx_xpgui_view_fileset</spirit:localName>
        </spirit:fileSetRef>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>viewChecksum</spirit:name>
            <spirit:value>c6625b27</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:view>
    </spirit:views>
    <spirit:ports>
      <spirit:port>
        <spirit:name>intx_mis_request</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>mis_vector_num</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long" spirit:resolve="dependent" spirit:dependency="(spirit:decode(id(&apos;MODELPARAM_VALUE.C_MIS_NUM_WIDTH&apos;)) - 1)">4</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>user_link_up</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>cfg_ltssm_state</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">5</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>intx_msi_grant</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>mis_enable</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>mis_vector_width</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">2</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_aclk</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_aresetn</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_awaddr</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long" spirit:resolve="dependent" spirit:dependency="(spirit:decode(id(&apos;MODELPARAM_VALUE.C_S00_AXI_ADDR_WIDTH&apos;)) - 1)">3</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_awprot</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">2</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_awvalid</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_awready</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_wdata</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long" spirit:resolve="dependent" spirit:dependency="(spirit:decode(id(&apos;MODELPARAM_VALUE.C_S00_AXI_DATA_WIDTH&apos;)) - 1)">31</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_wstrb</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long" spirit:resolve="dependent" spirit:dependency="((spirit:decode(id(&apos;MODELPARAM_VALUE.C_S00_AXI_DATA_WIDTH&apos;)) / 8) - 1)">3</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_wvalid</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_wready</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_bresp</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">1</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_bvalid</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_bready</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_araddr</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long" spirit:resolve="dependent" spirit:dependency="(spirit:decode(id(&apos;MODELPARAM_VALUE.C_S00_AXI_ADDR_WIDTH&apos;)) - 1)">3</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_arprot</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">2</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_arvalid</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_arready</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_rdata</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long" spirit:resolve="dependent" spirit:dependency="(spirit:decode(id(&apos;MODELPARAM_VALUE.C_S00_AXI_DATA_WIDTH&apos;)) - 1)">31</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_rresp</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">1</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_rvalid</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>s00_axi_rready</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>wire</spirit:typeName>
              <spirit:viewNameRef>xilinx_verilogsynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_verilogbehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
    </spirit:ports>
    <spirit:modelParameters>
      <spirit:modelParameter xsi:type="spirit:nameValueTypeType" spirit:dataType="integer">
        <spirit:name>C_S00_AXI_DATA_WIDTH</spirit:name>
        <spirit:displayName>C S00 AXI DATA WIDTH</spirit:displayName>
        <spirit:description>Width of S_AXI data bus</spirit:description>
        <spirit:value spirit:format="long" spirit:resolve="generated" spirit:id="MODELPARAM_VALUE.C_S00_AXI_DATA_WIDTH" spirit:order="3" spirit:rangeType="long">32</spirit:value>
      </spirit:modelParameter>
      <spirit:modelParameter spirit:dataType="integer">
        <spirit:name>C_S00_AXI_ADDR_WIDTH</spirit:name>
        <spirit:displayName>C S00 AXI ADDR WIDTH</spirit:displayName>
        <spirit:description>Width of S_AXI address bus</spirit:description>
        <spirit:value spirit:format="long" spirit:resolve="generated" spirit:id="MODELPARAM_VALUE.C_S00_AXI_ADDR_WIDTH" spirit:order="4" spirit:rangeType="long">4</spirit:value>
      </spirit:modelParameter>
      <spirit:modelParameter spirit:dataType="integer">
        <spirit:name>C_EN_BIT</spirit:name>
        <spirit:displayName>C En Bit</spirit:displayName>
        <spirit:value spirit:format="long" spirit:resolve="generated" spirit:id="MODELPARAM_VALUE.C_EN_BIT">6</spirit:value>
      </spirit:modelParameter>
      <spirit:modelParameter spirit:dataType="integer">
        <spirit:name>C_LEGACY_INT_BIT</spirit:name>
        <spirit:displayName>C Legacy Int Bit</spirit:displayName>
        <spirit:value spirit:format="long" spirit:resolve="generated" spirit:id="MODELPARAM_VALUE.C_LEGACY_INT_BIT">5</spirit:value>
      </spirit:modelParameter>
      <spirit:modelParameter spirit:dataType="integer">
        <spirit:name>C_MIS_NUM_WIDTH</spirit:name>
        <spirit:displayName>C Mis Num Width</spirit:displayName>
        <spirit:value spirit:format="long" spirit:resolve="generated" spirit:id="MODELPARAM_VALUE.C_MIS_NUM_WIDTH">5</spirit:value>
      </spirit:modelParameter>
    </spirit:modelParameters>
  </spirit:model>
  <spirit:choices>
    <spirit:choice>
      <spirit:name>choice_list_6fc15197</spirit:name>
      <spirit:enumeration>32</spirit:enumeration>
    </spirit:choice>
    <spirit:choice>
      <spirit:name>choice_list_9d8b0d81</spirit:name>
      <spirit:enumeration>ACTIVE_HIGH</spirit:enumeration>
      <spirit:enumeration>ACTIVE_LOW</spirit:enumeration>
    </spirit:choice>
    <spirit:choice>
      <spirit:name>choice_pairs_ce1226b1</spirit:name>
      <spirit:enumeration spirit:text="true">1</spirit:enumeration>
      <spirit:enumeration spirit:text="false">0</spirit:enumeration>
    </spirit:choice>
  </spirit:choices>
  <spirit:fileSets>
    <spirit:fileSet>
      <spirit:name>xilinx_verilogsynthesis_view_fileset</spirit:name>
      <spirit:file>
        <spirit:name>hdl/pcie_intc_v1_0_S00_AXI.v</spirit:name>
        <spirit:fileType>verilogSource</spirit:fileType>
      </spirit:file>
      <spirit:file>
        <spirit:name>hdl/pcie_intc_v1_0.v</spirit:name>
        <spirit:fileType>verilogSource</spirit:fileType>
        <spirit:userFileType>CHECKSUM_fcc85205</spirit:userFileType>
      </spirit:file>
    </spirit:fileSet>
    <spirit:fileSet>
      <spirit:name>xilinx_verilogbehavioralsimulation_view_fileset</spirit:name>
      <spirit:file>
        <spirit:name>hdl/pcie_intc_v1_0_S00_AXI.v</spirit:name>
        <spirit:fileType>verilogSource</spirit:fileType>
      </spirit:file>
      <spirit:file>
        <spirit:name>hdl/pcie_intc_v1_0.v</spirit:name>
        <spirit:fileType>verilogSource</spirit:fileType>
      </spirit:file>
    </spirit:fileSet>
    <spirit:fileSet>
      <spirit:name>xilinx_xpgui_view_fileset</spirit:name>
      <spirit:file>
        <spirit:name>xgui/pcie_intc_v1_0.tcl</spirit:name>
        <spirit:fileType>tclSource</spirit:fileType>
        <spirit:userFileType>CHECKSUM_c6625b27</spirit:userFileType>
        <spirit:userFileType>XGUI_VERSION_2</spirit:userFileType>
      </spirit:file>
    </spirit:fileSet>
  </spirit:fileSets>
  <spirit:description>Sending interrupt to host by command</spirit:description>
  <spirit:parameters>
    <spirit:parameter>
      <spirit:name>C_S00_AXI_DATA_WIDTH</spirit:name>
      <spirit:displayName>C S00 AXI DATA WIDTH</spirit:displayName>
      <spirit:description>Width of S_AXI data bus</spirit:description>
      <spirit:value spirit:format="long" spirit:resolve="user" spirit:id="PARAM_VALUE.C_S00_AXI_DATA_WIDTH" spirit:choiceRef="choice_list_6fc15197" spirit:order="3">32</spirit:value>
      <spirit:vendorExtensions>
        <xilinx:parameterInfo>
          <xilinx:enablement>
            <xilinx:isEnabled xilinx:id="PARAM_ENABLEMENT.C_S00_AXI_DATA_WIDTH">false</xilinx:isEnabled>
          </xilinx:enablement>
        </xilinx:parameterInfo>
      </spirit:vendorExtensions>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>C_S00_AXI_ADDR_WIDTH</spirit:name>
      <spirit:displayName>C S00 AXI ADDR WIDTH</spirit:displayName>
      <spirit:description>Width of S_AXI address bus</spirit:description>
      <spirit:value spirit:format="long" spirit:resolve="user" spirit:id="PARAM_VALUE.C_S00_AXI_ADDR_WIDTH" spirit:order="4" spirit:rangeType="long">4</spirit:value>
      <spirit:vendorExtensions>
        <xilinx:parameterInfo>
          <xilinx:enablement>
            <xilinx:isEnabled xilinx:id="PARAM_ENABLEMENT.C_S00_AXI_ADDR_WIDTH">false</xilinx:isEnabled>
          </xilinx:enablement>
        </xilinx:parameterInfo>
      </spirit:vendorExtensions>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>C_S00_AXI_BASEADDR</spirit:name>
      <spirit:displayName>C S00 AXI BASEADDR</spirit:displayName>
      <spirit:value spirit:format="bitString" spirit:resolve="user" spirit:id="PARAM_VALUE.C_S00_AXI_BASEADDR" spirit:order="5" spirit:bitStringLength="32">0xFFFFFFFF</spirit:value>
      <spirit:vendorExtensions>
        <xilinx:parameterInfo>
          <xilinx:enablement>
            <xilinx:isEnabled xilinx:id="PARAM_ENABLEMENT.C_S00_AXI_BASEADDR">false</xilinx:isEnabled>
          </xilinx:enablement>
        </xilinx:parameterInfo>
      </spirit:vendorExtensions>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>C_S00_AXI_HIGHADDR</spirit:name>
      <spirit:displayName>C S00 AXI HIGHADDR</spirit:displayName>
      <spirit:value spirit:format="bitString" spirit:resolve="user" spirit:id="PARAM_VALUE.C_S00_AXI_HIGHADDR" spirit:order="6" spirit:bitStringLength="32">0x00000000</spirit:value>
      <spirit:vendorExtensions>
        <xilinx:parameterInfo>
          <xilinx:enablement>
            <xilinx:isEnabled xilinx:id="PARAM_ENABLEMENT.C_S00_AXI_HIGHADDR">false</xilinx:isEnabled>
          </xilinx:enablement>
        </xilinx:parameterInfo>
      </spirit:vendorExtensions>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>Component_Name</spirit:name>
      <spirit:value spirit:resolve="user" spirit:id="PARAM_VALUE.Component_Name" spirit:order="1">pcie_intc_v1_0</spirit:value>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>C_EN_BIT</spirit:name>
      <spirit:displayName>C En Bit</spirit:displayName>
      <spirit:value spirit:format="long" spirit:resolve="user" spirit:id="PARAM_VALUE.C_EN_BIT">6</spirit:value>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>C_LEGACY_INT_BIT</spirit:name>
      <spirit:displayName>C Legacy Int Bit</spirit:displayName>
      <spirit:value spirit:format="long" spirit:resolve="user" spirit:id="PARAM_VALUE.C_LEGACY_INT_BIT">5</spirit:value>
    </spirit:parameter>
    <spirit:parameter>
      <spirit:name>C_MIS_NUM_WIDTH</spirit:name>
      <spirit:displayName>C Mis Num Width</spirit:displayName>
      <spirit:value spirit:format="long" spirit:resolve="user" spirit:id="PARAM_VALUE.C_MIS_NUM_WIDTH">5</spirit:value>
    </spirit:parameter>
  </spirit:parameters>
  <spirit:vendorExtensions>
    <xilinx:coreExtensions>
      <xilinx:supportedFamilies>
        <xilinx:family xilinx:lifeCycle="Pre-Production">virtex7</xilinx:family>
      </xilinx:supportedFamilies>
      <xilinx:taxonomies>
        <xilinx:taxonomy>AXI_Peripheral</xilinx:taxonomy>
      </xilinx:taxonomies>
      <xilinx:displayName>PCIe Interrupt Controller</xilinx:displayName>
      <xilinx:coreRevision>8</xilinx:coreRevision>
      <xilinx:coreCreationDateTime>2021-12-24T03:38:27Z</xilinx:coreCreationDateTime>
      <xilinx:tags>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3e98daf2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1927e1f7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5b9bbbe6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@273d729a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5c8ff0e1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@749273fc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a838561_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@572121a9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2de5ed5d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3e043c5e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4f3a619c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@71443720_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@23f5da8d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@26bc7eb1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7d08ce68_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7afcd83b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@42bd1d0c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@263780e8_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@580d4894_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5fa08296_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6333af0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2d6e5c69_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@12d3ffc2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@63168c7d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3082fdb4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@42718c14_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2fb8ffb_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4b19d535_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2733fd68_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@40711c82_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@d20027b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@253a5f4d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6592dd5b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3138536e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@21d16837_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@194626cd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@215f6f78_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4f546db1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5b59881b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@33e307cc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6875a8de_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3f2bbc72_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f195133_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1d91d541_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4933e720_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@31a0e477_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@35eaee01_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@9865157_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@424d5427_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5661d72_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7402ad49_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1f282953_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6c08021d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@34767222_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@47264c17_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4ab583fe_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1dc1e01d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@99b1f23_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@8519875_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@58dec03_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@76a6250b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1e6683f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@69075d3d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@482d0951_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1ca95d59_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@29c85c0b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5bbc1c73_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3c518015_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@ef3fa61_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4866733a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@58af0e1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3c343310_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@8900d92_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7801b0ad_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2390427_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4ec1dd20_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d842b8e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2e0dac08_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1b158422_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@79c5f95c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@681c778f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@33796f68_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5b5a1406_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@482add0e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7a72c70a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@78f752f0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3301b918_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6765c53b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@76b058ea_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14279d7a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4aa4198c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6f2be08d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@9ee2a4c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@70e0b2f7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@53186db5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@520cbb37_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@12e9b2ae_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@10367a6a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@40d2f808_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7d47a908_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@746c47f9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2814879e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@40be82c0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1aa745e8_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@666c33cc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@18699fc2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3f147aa1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@637ec748_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f4082fa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5ec80265_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@53613a8c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5fb002e0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5b5e4d15_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1cfa28a5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@54a4500_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@536042b7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@69df134b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@427b5aff_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@272dede4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@79edde24_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@78d57867_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6e99038_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5f437bfc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@c30b5dd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@462ce443_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2988aae7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@b0a918b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@9febc1b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@59c5d167_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@741f9459_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3efa09d7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@594322f0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@333b31ef_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7373d10c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5417f51a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@360932d6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@794d635a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@77f86744_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4b5122a9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11906bf7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@30badc08_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@339fd054_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4dd155cd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4c98e584_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@25de57b2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@20471b2b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1afe069_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@275c89f3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@601582e5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f6099f2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3713eb2e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3c7055aa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@376b97a3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@244bde83_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@46fbb556_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@29c622c7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@16e59de2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2df723e9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6bc2ddb1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@12f39dd3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d0fd97_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@44c14102_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@78b587a4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11e52448_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@33290503_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@35d6d87_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a1a92c0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2aff17e1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@62c6ee1d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@400a51c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@de29ce6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@52113938_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1e5c6b39_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@348cb14b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@674b6c78_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@26aa32cc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@c18c982_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3e258414_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@788491a9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@150ad2d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@354f6c3a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1f3774a7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@707b4d39_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@21484a5a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@32205a6f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1ee1f3fd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@55c5f923_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@62d9b42c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@302deba2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@427311c6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@616207aa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@67f91103_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14c4fb7b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1c97008b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5d7aa733_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3b2c55e9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@b69e3ca_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@bd87e24_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@72b0ddda_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3693bbfa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6a73e2d6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5bb7ed98_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4918c06e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@795cbd9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7130b411_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@62987244_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@52564ebe_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5afd47e4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@eae8fc3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1989ff72_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@346d4e98_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@51b49481_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3db28c86_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3d24f827_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@42431148_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7e5aa5b3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5af3dab5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@59d2edbb_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3d6fdb75_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@13523420_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@492ecde6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@e5727a4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4c820122_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7a9d3ac0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3ae3f8be_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1cb0de95_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@76eb1e4e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5971d0e9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@696147a2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2264d970_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@474bfc6c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1f583ada_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@718fd951_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@832cc95_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@dc10424_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@a208f7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6087db45_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3151a828_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3b8d81a4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@60e8db9a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@527dc725_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@18efd58c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@741b049b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@669b8fb5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@72fbd7a1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1994f860_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6557a7a9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a7c2b3d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2abc14ae_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@381bfbfb_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6dfc421b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5c2c112b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4888bc1a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@502c909e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4daa3241_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2d5e2daf_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@63a6f034_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d27ff46_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@67003391_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@42d383db_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@41f8a403_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@88e0a49_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6a814a93_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3e057eae_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@107d7651_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@53c06934_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@36cecac7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@768cc413_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@bf4c69e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7bdf62f0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2694abe1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@296e71f6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1e88e7fd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@43c5cf69_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11a58c85_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@444b7b50_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7634ba36_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@794c4d6b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@19597dfa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@59393ae8_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@29a60969_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d66e2fa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@779b4955_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@708e911e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1b4a58fc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3664269c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@310da5b2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5d34f430_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2d80e16_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4c2b2b3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2a54015d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@410e2a0f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@58b0ce5c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4e5634f9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@729b5b7d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1bfd4e25_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2befb5f8_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@123df5dc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3b0a2f89_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@39e99ebd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5931c709_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@44cfb36e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3abb9a6d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@59b2c30_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@35e0e501_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@579f2382_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@290662ef_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@790024cf_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4f4a14b0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@19801a74_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@56b0e273_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6c46f1ae_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@174a8917_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@282d404e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2a736568_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@29286351_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@16f847d5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a59830e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@22853b37_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3511cf46_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@24353675_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6559595e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@25209e9d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7e5e4966_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@293820fa_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@76c1db94_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@34b91285_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7e663602_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a630e56_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@264caad2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1212a3e0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f57265e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3a8d7a60_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@50ba561f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6841aabc_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14f2c28c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6023fe89_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@59aa454f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6592c333_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1cd93474_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@67a5a678_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@740b9e60_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3ce0ed49_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@365d1a4a_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@435bf729_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@570f6d6_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@68893333_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f8d12d2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@dc01c6e_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7a533b87_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@13aa237c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3d53f6ba_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@72c1a078_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@15165546_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5a4e0fd0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5bc2157_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@154f2687_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@9495028_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7771cd72_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4011def3_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@58b1b08c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3e83c09c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@72cfa141_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@20602a2c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@243367c2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3e14b913_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14bbc3b7_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@29041c8b_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@28d47fae_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1cf3f7c2_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@83fcef4_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@759ab9e0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@51424f_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@c475598_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6fdd78c0_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@15e60389_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@35f175f5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2b0bed1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3b1a83cd_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1375534d_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3ee027d1_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a374620_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@48c5bda9_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@bd16842_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14f8ac75_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6615fb6c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@57eb1aec_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@19b29165_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a0bf0c8_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@359d613c_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f3996a5_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2b384e76_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@736f738_ARCHIVE_LOCATION">d:/PrjXilinx/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5e4295bb_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@565fe2b5_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6925c69c_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@209ef6e0_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7dc2eab4_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@79c226d1_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2c692f13_ARCHIVE_LOCATION">d:/PrjXilinx/git_vivado_demo/ip_repo/pcie_intc_1.0</xilinx:tag>
      </xilinx:tags>
    </xilinx:coreExtensions>
    <xilinx:packagingInfo>
      <xilinx:xilinxVersion>2019.2</xilinx:xilinxVersion>
      <xilinx:checksum xilinx:scope="busInterfaces" xilinx:value="7a63f3fc"/>
      <xilinx:checksum xilinx:scope="memoryMaps" xilinx:value="ed1368d5"/>
      <xilinx:checksum xilinx:scope="fileGroups" xilinx:value="838c5f40"/>
      <xilinx:checksum xilinx:scope="ports" xilinx:value="3991a289"/>
      <xilinx:checksum xilinx:scope="hdlParameters" xilinx:value="60b5368e"/>
      <xilinx:checksum xilinx:scope="parameters" xilinx:value="1563feb0"/>
    </xilinx:packagingInfo>
  </spirit:vendorExtensions>
</spirit:component>
