<title>Place&nbsp;and&nbsp;Route&nbsp;Report</title><PRE><FONT&nbsp;FACE="Courier&nbsp;New",&nbsp;monotype><p&nbsp;align=left><b>Place&nbsp;and&nbsp;Route&nbsp;Report</b></p><b><center>“ú&nbsp;1&nbsp;18&nbsp;02:09:47&nbsp;2015</center></b><br><hr><br>Release&nbsp;14.7&nbsp;par&nbsp;P.20131013&nbsp;(nt)<br>Copyright&nbsp;(c)&nbsp;1995-2013&nbsp;Xilinx,&nbsp;Inc.&nbsp;&nbsp;All&nbsp;rights&nbsp;reserved.<br><br>ANNOYYXP::&nbsp;&nbsp;Sun&nbsp;Jan&nbsp;18&nbsp;01:25:52&nbsp;2015<br><br>par&nbsp;-w&nbsp;-intstyle&nbsp;ise&nbsp;-ol&nbsp;high&nbsp;-mt&nbsp;4&nbsp;main_DNN_DP_map.ncd&nbsp;main_DNN_DP.ncd<br>main_DNN_DP.pcf&nbsp;<br><br><br>Constraints&nbsp;file:&nbsp;main_DNN_DP.pcf.<br>Loading&nbsp;device&nbsp;for&nbsp;application&nbsp;Rf_Device&nbsp;from&nbsp;file&nbsp;'6slx45.nph'&nbsp;in&nbsp;environment&nbsp;C:\Xilinx\14.7\ISE_DS\ISE\.<br>&nbsp;&nbsp;&nbsp;"main_DNN_DP"&nbsp;is&nbsp;an&nbsp;NCD,&nbsp;version&nbsp;3.2,&nbsp;device&nbsp;xc6slx45,&nbsp;package&nbsp;csg324,&nbsp;speed&nbsp;-2<br><br>Initializing&nbsp;temperature&nbsp;to&nbsp;85.000&nbsp;Celsius.&nbsp;(default&nbsp;-&nbsp;Range:&nbsp;0.000&nbsp;to&nbsp;85.000&nbsp;Celsius)<br>Initializing&nbsp;voltage&nbsp;to&nbsp;1.140&nbsp;Volts.&nbsp;(default&nbsp;-&nbsp;Range:&nbsp;1.140&nbsp;to&nbsp;1.260&nbsp;Volts)<br><br><br>Device&nbsp;speed&nbsp;data&nbsp;version:&nbsp;&nbsp;"PRODUCTION&nbsp;1.23&nbsp;2013-10-13".<br><br><br><br>Device&nbsp;Utilization&nbsp;Summary:<br><br>Slice&nbsp;Logic&nbsp;Utilization:<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;Slice&nbsp;Registers:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5,643&nbsp;out&nbsp;of&nbsp;&nbsp;54,576&nbsp;&nbsp;&nbsp;10%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Flip&nbsp;Flops:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5,590<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Latches:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Latch-thrus:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;AND/OR&nbsp;logics:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;52<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;Slice&nbsp;LUTs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7,901&nbsp;out&nbsp;of&nbsp;&nbsp;27,288&nbsp;&nbsp;&nbsp;28%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;logic:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6,852&nbsp;out&nbsp;of&nbsp;&nbsp;27,288&nbsp;&nbsp;&nbsp;25%<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O6&nbsp;output&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4,683<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O5&nbsp;output&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;371<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O5&nbsp;and&nbsp;O6:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1,798<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;ROM:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Memory:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;774&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;6,408&nbsp;&nbsp;&nbsp;12%<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Dual&nbsp;Port&nbsp;RAM:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;362<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O6&nbsp;output&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;362<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O5&nbsp;output&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O5&nbsp;and&nbsp;O6:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Single&nbsp;Port&nbsp;RAM:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Shift&nbsp;Register:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;412<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O6&nbsp;output&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;180<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O5&nbsp;output&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;O5&nbsp;and&nbsp;O6:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;231<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;exclusively&nbsp;as&nbsp;route-thrus:&nbsp;&nbsp;&nbsp;&nbsp;275<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;same-slice&nbsp;register&nbsp;load:&nbsp;&nbsp;&nbsp;&nbsp;163<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;same-slice&nbsp;carry&nbsp;load:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;112<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;other&nbsp;load:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br><br>Slice&nbsp;Logic&nbsp;Distribution:<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;occupied&nbsp;Slices:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2,724&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;6,822&nbsp;&nbsp;&nbsp;39%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;MUXCYs&nbsp;used:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2,628&nbsp;out&nbsp;of&nbsp;&nbsp;13,644&nbsp;&nbsp;&nbsp;19%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;LUT&nbsp;Flip&nbsp;Flop&nbsp;pairs&nbsp;used:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8,972<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;an&nbsp;unused&nbsp;Flip&nbsp;Flop:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4,011&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;8,972&nbsp;&nbsp;&nbsp;44%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;an&nbsp;unused&nbsp;LUT:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1,071&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;8,972&nbsp;&nbsp;&nbsp;11%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;of&nbsp;fully&nbsp;used&nbsp;LUT-FF&nbsp;pairs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3,890&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;8,972&nbsp;&nbsp;&nbsp;43%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;of&nbsp;slice&nbsp;register&nbsp;sites&nbsp;lost<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;to&nbsp;control&nbsp;set&nbsp;restrictions:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;54,576&nbsp;&nbsp;&nbsp;&nbsp;0%<br><br>&nbsp;&nbsp;A&nbsp;LUT&nbsp;Flip&nbsp;Flop&nbsp;pair&nbsp;for&nbsp;this&nbsp;architecture&nbsp;represents&nbsp;one&nbsp;LUT&nbsp;paired&nbsp;with<br>&nbsp;&nbsp;one&nbsp;Flip&nbsp;Flop&nbsp;within&nbsp;a&nbsp;slice.&nbsp;&nbsp;A&nbsp;control&nbsp;set&nbsp;is&nbsp;a&nbsp;unique&nbsp;combination&nbsp;of<br>&nbsp;&nbsp;clock,&nbsp;reset,&nbsp;set,&nbsp;and&nbsp;enable&nbsp;signals&nbsp;for&nbsp;a&nbsp;registered&nbsp;element.<br>&nbsp;&nbsp;The&nbsp;Slice&nbsp;Logic&nbsp;Distribution&nbsp;report&nbsp;is&nbsp;not&nbsp;meaningful&nbsp;if&nbsp;the&nbsp;design&nbsp;is<br>&nbsp;&nbsp;over-mapped&nbsp;for&nbsp;a&nbsp;non-slice&nbsp;resource&nbsp;or&nbsp;if&nbsp;Placement&nbsp;fails.<br><br>IO&nbsp;Utilization:<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;bonded&nbsp;IOBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;218&nbsp;&nbsp;&nbsp;&nbsp;3%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;of&nbsp;LOCed&nbsp;IOBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7&nbsp;&nbsp;100%<br>&nbsp;&nbsp;&nbsp;&nbsp;IOB&nbsp;Flip&nbsp;Flops:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5<br><br>Specific&nbsp;Feature&nbsp;Utilization:<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;RAMB16BWERs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;39&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;116&nbsp;&nbsp;&nbsp;33%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;RAMB8BWERs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;15&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;232&nbsp;&nbsp;&nbsp;&nbsp;6%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BUFIO2/BUFIO2_2CLKs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;32&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BUFIO2FB/BUFIO2FB_2CLKs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;32&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BUFG/BUFGMUXs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;16&nbsp;&nbsp;&nbsp;12%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;BUFGs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;BUFGMUX:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;DCM/DCM_CLKGENs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;ILOGIC2/ISERDES2s:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;376&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;IODELAY2/IODRP2/IODRP2_MCBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;376&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;OLOGIC2/OSERDES2s:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;376&nbsp;&nbsp;&nbsp;&nbsp;1%<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;OLOGIC2s:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;OSERDES2s:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BSCANs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4&nbsp;&nbsp;&nbsp;25%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BUFHs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;256&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BUFPLLs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;BUFPLL_MCBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;DSP48A1s:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;48&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;58&nbsp;&nbsp;&nbsp;82%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;ICAPs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;MCBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;PCILOGICSEs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;PLL_ADVs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;PMVs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;STARTUPs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;&nbsp;0%<br>&nbsp;&nbsp;Number&nbsp;of&nbsp;SUSPEND_SYNCs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;&nbsp;0%<br><br><br>Overall&nbsp;effort&nbsp;level&nbsp;(-ol):&nbsp;&nbsp;&nbsp;High&nbsp;<br>Router&nbsp;effort&nbsp;level&nbsp;(-rl):&nbsp;&nbsp;&nbsp;&nbsp;High&nbsp;<br><br>PAR&nbsp;will&nbsp;use&nbsp;up&nbsp;to&nbsp;4&nbsp;processors<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_154_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_141_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_161_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_151_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_153_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_144_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_145_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_155_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_036_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_147_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_037_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_157_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_143_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_031_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_162_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_034_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_148_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_146_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_038_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_158_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_156_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_035_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_vmove_131_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_041_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_vmove_122_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_022_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_021_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_132_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_131_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_len_042_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_hmove_021_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_032_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_033_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_142_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_scr_152_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_hmove_121_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_hmove_022_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/Mram_hmove_122_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/DP_distance/Mram_vec13_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/DP_distance/Mram_vec12_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>WARNING:Par:288&nbsp;-&nbsp;The&nbsp;signal&nbsp;DP_main/DP_matching/DP_distance/Mram_vec11_RAMD_O&nbsp;has&nbsp;no&nbsp;load.&nbsp;&nbsp;PAR&nbsp;will&nbsp;not&nbsp;attempt&nbsp;to&nbsp;route&nbsp;this&nbsp;signal.<br>Starting&nbsp;Multi-threaded&nbsp;Router<br><br><br>Phase&nbsp;&nbsp;1&nbsp;&nbsp;:&nbsp;54661&nbsp;unrouted;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;26&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;2&nbsp;&nbsp;:&nbsp;41782&nbsp;unrouted;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;30&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;3&nbsp;&nbsp;:&nbsp;20562&nbsp;unrouted;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;1&nbsp;mins&nbsp;12&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;4&nbsp;&nbsp;:&nbsp;21920&nbsp;unrouted;&nbsp;(Setup:4410318,&nbsp;Hold:248097,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;1&nbsp;mins&nbsp;33&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;5&nbsp;&nbsp;:&nbsp;0&nbsp;unrouted;&nbsp;(Setup:5376284,&nbsp;Hold:247883,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;3&nbsp;mins&nbsp;5&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;6&nbsp;&nbsp;:&nbsp;0&nbsp;unrouted;&nbsp;(Setup:5376284,&nbsp;Hold:247883,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;3&nbsp;mins&nbsp;5&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;7&nbsp;&nbsp;:&nbsp;0&nbsp;unrouted;&nbsp;(Setup:5376284,&nbsp;Hold:247883,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;3&nbsp;mins&nbsp;5&nbsp;secs&nbsp;<br><br>Phase&nbsp;&nbsp;8&nbsp;&nbsp;:&nbsp;0&nbsp;unrouted;&nbsp;(Setup:5376284,&nbsp;Hold:247883,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;3&nbsp;mins&nbsp;5&nbsp;secs&nbsp;<br>WARNING:Route:522&nbsp;-&nbsp;Unusually&nbsp;high&nbsp;hold&nbsp;time&nbsp;violation&nbsp;detected&nbsp;among&nbsp;1&nbsp;connections.The&nbsp;router&nbsp;will&nbsp;continue&nbsp;and&nbsp;try&nbsp;to&nbsp;fix&nbsp;it&nbsp;<br>	dat_i:I&nbsp;->&nbsp;SPM0405HD4H/MEMS_Filter/data<3>:AX&nbsp;-247162<br><br><br>Phase&nbsp;&nbsp;9&nbsp;&nbsp;:&nbsp;0&nbsp;unrouted;&nbsp;(Setup:5376284,&nbsp;Hold:247162,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;3&nbsp;mins&nbsp;29&nbsp;secs&nbsp;<br><br>Phase&nbsp;10&nbsp;&nbsp;:&nbsp;0&nbsp;unrouted;&nbsp;(Setup:4996689,&nbsp;Hold:247162,&nbsp;Component&nbsp;Switching&nbsp;Limit:0)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;REAL&nbsp;time:&nbsp;3&nbsp;mins&nbsp;32&nbsp;secs&nbsp;<br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Router&nbsp;completion:&nbsp;3&nbsp;mins&nbsp;32&nbsp;secs&nbsp;<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Router&nbsp;completion&nbsp;(all&nbsp;processors):&nbsp;5&nbsp;mins&nbsp;45&nbsp;secs&nbsp;<br><br>Generating&nbsp;"PAR"&nbsp;statistics.<br><br>**************************<br>Generating&nbsp;Clock&nbsp;Report<br>**************************<br><br>+---------------------+--------------+------+------+------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Clock&nbsp;Net&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Resource&nbsp;&nbsp;&nbsp;|Locked|Fanout|Net&nbsp;Skew(ns)|Max&nbsp;Delay(ns)|<br>+---------------------+--------------+------+------+------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_BUFGP&nbsp;|&nbsp;&nbsp;BUFGMUX_X2Y1|&nbsp;No&nbsp;&nbsp;&nbsp;|&nbsp;1573&nbsp;|&nbsp;&nbsp;0.696&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;2.404&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+---------------------+--------------+------+------+------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;|&nbsp;&nbsp;BUFGMUX_X2Y3|&nbsp;No&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;71&nbsp;|&nbsp;&nbsp;0.064&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;1.773&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+---------------------+--------------+------+------+------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Local|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;94&nbsp;|&nbsp;&nbsp;6.551&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;9.060&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+---------------------+--------------+------+------+------------+-------------+<br>|&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Local|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;4&nbsp;|&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;1.055&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+---------------------+--------------+------+------+------------+-------------+<br>|U_icon_pro/U0/iUPDAT&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;E_OUT&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Local|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;|&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;1.718&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+---------------------+--------------+------+------+------------+-------------+<br><br>*&nbsp;Net&nbsp;Skew&nbsp;is&nbsp;the&nbsp;difference&nbsp;between&nbsp;the&nbsp;minimum&nbsp;and&nbsp;maximum&nbsp;routing<br>only&nbsp;delays&nbsp;for&nbsp;the&nbsp;net.&nbsp;Note&nbsp;this&nbsp;is&nbsp;different&nbsp;from&nbsp;Clock&nbsp;Skew&nbsp;which<br>is&nbsp;reported&nbsp;in&nbsp;TRCE&nbsp;timing&nbsp;report.&nbsp;Clock&nbsp;Skew&nbsp;is&nbsp;the&nbsp;difference&nbsp;between<br>the&nbsp;minimum&nbsp;and&nbsp;maximum&nbsp;path&nbsp;delays&nbsp;which&nbsp;includes&nbsp;logic&nbsp;delays.<br><br>*&nbsp;The&nbsp;fanout&nbsp;is&nbsp;the&nbsp;number&nbsp;of&nbsp;component&nbsp;pins&nbsp;not&nbsp;the&nbsp;individual&nbsp;BEL&nbsp;loads,<br>for&nbsp;example&nbsp;SLICE&nbsp;loads&nbsp;not&nbsp;FF&nbsp;loads.<br><br>Timing&nbsp;Score:&nbsp;5243851&nbsp;(Setup:&nbsp;4996689,&nbsp;Hold:&nbsp;247162,&nbsp;Component&nbsp;Switching&nbsp;Limit:&nbsp;0)<br><br>WARNING:Par:468&nbsp;-&nbsp;Your&nbsp;design&nbsp;did&nbsp;not&nbsp;meet&nbsp;timing.&nbsp;&nbsp;The&nbsp;following&nbsp;are&nbsp;some&nbsp;suggestions&nbsp;to&nbsp;assist&nbsp;you&nbsp;to&nbsp;meet&nbsp;timing&nbsp;in&nbsp;your&nbsp;design.<br><br>&nbsp;&nbsp;&nbsp;Review&nbsp;the&nbsp;timing&nbsp;report&nbsp;using&nbsp;Timing&nbsp;Analyzer&nbsp;(In&nbsp;ISE&nbsp;select&nbsp;"Post-Place&nbsp;&amp;<br>&nbsp;&nbsp;&nbsp;Route&nbsp;Static&nbsp;Timing&nbsp;Report").&nbsp;Go&nbsp;to&nbsp;the&nbsp;failing&nbsp;constraint(s)&nbsp;and&nbsp;evaluate&nbsp;the&nbsp;failing&nbsp;paths&nbsp;for&nbsp;each&nbsp;constraint.<br><br>&nbsp;&nbsp;&nbsp;Try&nbsp;the&nbsp;Design&nbsp;Goal&nbsp;and&nbsp;Strategies&nbsp;for&nbsp;Timing&nbsp;Performance(In&nbsp;ISE&nbsp;select&nbsp;Project&nbsp;->&nbsp;Design&nbsp;Goals&nbsp;&amp;&nbsp;Strategies)&nbsp;to&nbsp;ensure&nbsp;the&nbsp;best&nbsp;options<br>&nbsp;&nbsp;&nbsp;are&nbsp;set&nbsp;in&nbsp;the&nbsp;tools&nbsp;for&nbsp;timing&nbsp;closure.<br><br>&nbsp;&nbsp;&nbsp;Use&nbsp;the&nbsp;Xilinx&nbsp;"SmartXplorer"&nbsp;script&nbsp;to&nbsp;try&nbsp;special&nbsp;combinations&nbsp;of<br>&nbsp;&nbsp;&nbsp;options&nbsp;known&nbsp;to&nbsp;produce&nbsp;very&nbsp;good&nbsp;results.<br><br>&nbsp;&nbsp;&nbsp;Visit&nbsp;the&nbsp;Xilinx&nbsp;technical&nbsp;support&nbsp;web&nbsp;at&nbsp;http://support.xilinx.com&nbsp;and&nbsp;go&nbsp;to<br>&nbsp;&nbsp;&nbsp;either&nbsp;"Troubleshoot->Tech&nbsp;Tips->Timing&nbsp;&amp;&nbsp;Constraints"&nbsp;or&nbsp;"<br>&nbsp;&nbsp;&nbsp;TechXclusives->Timing&nbsp;Closure"&nbsp;for&nbsp;tips&nbsp;and&nbsp;suggestions&nbsp;for&nbsp;meeting&nbsp;timing<br>&nbsp;&nbsp;&nbsp;in&nbsp;your&nbsp;design.<br><br>Number&nbsp;of&nbsp;Timing&nbsp;Constraints&nbsp;that&nbsp;were&nbsp;not&nbsp;applied:&nbsp;3<br><br>Asterisk&nbsp;(*)&nbsp;preceding&nbsp;a&nbsp;constraint&nbsp;indicates&nbsp;it&nbsp;was&nbsp;not&nbsp;met.<br>&nbsp;&nbsp;&nbsp;This&nbsp;may&nbsp;be&nbsp;due&nbsp;to&nbsp;a&nbsp;setup&nbsp;or&nbsp;hold&nbsp;violation.<br><br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;Constraint&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;Check&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Worst&nbsp;Case&nbsp;|&nbsp;&nbsp;Best&nbsp;Case&nbsp;|&nbsp;Timing&nbsp;|&nbsp;&nbsp;&nbsp;Timing&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;Slack&nbsp;&nbsp;&nbsp;|&nbsp;Achievable&nbsp;|&nbsp;Errors&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;Score&nbsp;&nbsp;&nbsp;<br>----------------------------------------------------------------------------------------------------------<br>*&nbsp;COMP&nbsp;"dat_i"&nbsp;OFFSET&nbsp;=&nbsp;IN&nbsp;500&nbsp;ns&nbsp;VALID&nbsp;250&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;494.316ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.684ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;ns&nbsp;BEFORE&nbsp;COMP&nbsp;"clk"&nbsp;"RISING"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;HOLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;-247.162ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;247162<br>----------------------------------------------------------------------------------------------------------<br>*&nbsp;TS_clk&nbsp;=&nbsp;PERIOD&nbsp;TIMEGRP&nbsp;"clk"&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;-5.946ns|&nbsp;&nbsp;&nbsp;&nbsp;25.946ns|&nbsp;&nbsp;&nbsp;&nbsp;1189|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4996689<br>&nbsp;&nbsp;40%&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;HOLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.223ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;TS_U_TO_J&nbsp;=&nbsp;MAXDELAY&nbsp;FROM&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.624ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.376ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;TO&nbsp;TIMEGRP&nbsp;"J_CLK"&nbsp;15&nbsp;ns&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;HOLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.112ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;TS_U_TO_U&nbsp;=&nbsp;MAXDELAY&nbsp;FROM&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;13.984ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.016ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;&nbsp;TO&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;15&nbsp;ns&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;HOLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.417ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;TS_J_CLK&nbsp;=&nbsp;PERIOD&nbsp;TIMEGRP&nbsp;"J_CLK"&nbsp;30&nbsp;ns&nbsp;H&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;17.170ns|&nbsp;&nbsp;&nbsp;&nbsp;12.830ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>&nbsp;&nbsp;IGH&nbsp;50%&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;HOLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.274ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;PATH&nbsp;"TS_D2_TO_T2_ila_pro_0_path"&nbsp;TIG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.101ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;PATH&nbsp;"TS_J2_TO_D2_ila_pro_0_path"&nbsp;TIG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;N/A&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;PATH&nbsp;"TS_J3_TO_D2_ila_pro_0_path"&nbsp;TIG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;N/A&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;PATH&nbsp;"TS_J4_TO_D2_ila_pro_0_path"&nbsp;TIG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;MAXDELAY&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.122ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;PATH&nbsp;"TS_J_TO_D_path"&nbsp;TIG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.651ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;PATH&nbsp;"TS_D_TO_J_path"&nbsp;TIG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;SETUP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.261ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0<br>----------------------------------------------------------------------------------------------------------<br>&nbsp;&nbsp;OFFSET&nbsp;=&nbsp;IN&nbsp;20&nbsp;ns&nbsp;VALID&nbsp;20&nbsp;ns&nbsp;BEFORE&nbsp;COMP&nbsp;|&nbsp;N/A&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A<br>&nbsp;&nbsp;&nbsp;"clk"&nbsp;"RISING"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>----------------------------------------------------------------------------------------------------------<br><br><br>2&nbsp;constraints&nbsp;not&nbsp;met.<br>INFO:Timing:2761&nbsp;-&nbsp;N/A&nbsp;entries&nbsp;in&nbsp;the&nbsp;Constraints&nbsp;List&nbsp;may&nbsp;indicate&nbsp;that&nbsp;the&nbsp;<br>&nbsp;&nbsp;&nbsp;constraint&nbsp;is&nbsp;not&nbsp;analyzed&nbsp;due&nbsp;to&nbsp;the&nbsp;following:&nbsp;No&nbsp;paths&nbsp;covered&nbsp;by&nbsp;this&nbsp;<br>&nbsp;&nbsp;&nbsp;constraint;&nbsp;Other&nbsp;constraints&nbsp;intersect&nbsp;with&nbsp;this&nbsp;constraint;&nbsp;or&nbsp;This&nbsp;<br>&nbsp;&nbsp;&nbsp;constraint&nbsp;was&nbsp;disabled&nbsp;by&nbsp;a&nbsp;Path&nbsp;Tracing&nbsp;Control.&nbsp;Please&nbsp;run&nbsp;the&nbsp;Timespec&nbsp;<br>&nbsp;&nbsp;&nbsp;Interaction&nbsp;Report&nbsp;(TSI)&nbsp;via&nbsp;command&nbsp;line&nbsp;(trce&nbsp;tsi)&nbsp;or&nbsp;Timing&nbsp;Analyzer&nbsp;GUI.<br><br><br>Generating&nbsp;Pad&nbsp;Report.<br><br>All&nbsp;signals&nbsp;are&nbsp;completely&nbsp;routed.<br><br>WARNING:Par:283&nbsp;-&nbsp;There&nbsp;are&nbsp;41&nbsp;loadless&nbsp;signals&nbsp;in&nbsp;this&nbsp;design.&nbsp;This&nbsp;design&nbsp;will&nbsp;cause&nbsp;Bitgen&nbsp;to&nbsp;issue&nbsp;DRC&nbsp;warnings.<br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;PAR&nbsp;completion:&nbsp;3&nbsp;mins&nbsp;46&nbsp;secs&nbsp;<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;PAR&nbsp;completion&nbsp;(all&nbsp;processors):&nbsp;5&nbsp;mins&nbsp;59&nbsp;secs&nbsp;<br><br>Peak&nbsp;Memory&nbsp;Usage:&nbsp;&nbsp;391&nbsp;MB<br><br>Placer:&nbsp;Placement&nbsp;generated&nbsp;during&nbsp;map.<br>Routing:&nbsp;Completed&nbsp;-&nbsp;No&nbsp;errors&nbsp;found.<br>Timing:&nbsp;Completed&nbsp;-&nbsp;1190&nbsp;errors&nbsp;found.<br><br>Number&nbsp;of&nbsp;error&nbsp;messages:&nbsp;0<br>Number&nbsp;of&nbsp;warning&nbsp;messages:&nbsp;45<br>Number&nbsp;of&nbsp;info&nbsp;messages:&nbsp;0<br><br>Writing&nbsp;design&nbsp;to&nbsp;file&nbsp;main_DNN_DP.ncd<br><br><br><br>PAR&nbsp;done!<br></PRE></FONT