<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(100,470)" to="(260,470)"/>
    <wire from="(100,300)" to="(100,390)"/>
    <wire from="(760,420)" to="(840,420)"/>
    <wire from="(680,430)" to="(710,430)"/>
    <wire from="(160,180)" to="(160,200)"/>
    <wire from="(160,440)" to="(260,440)"/>
    <wire from="(420,300)" to="(420,400)"/>
    <wire from="(600,460)" to="(680,460)"/>
    <wire from="(420,240)" to="(480,240)"/>
    <wire from="(330,380)" to="(550,380)"/>
    <wire from="(100,390)" to="(100,470)"/>
    <wire from="(160,200)" to="(160,270)"/>
    <wire from="(690,220)" to="(690,250)"/>
    <wire from="(420,240)" to="(420,300)"/>
    <wire from="(100,180)" to="(100,230)"/>
    <wire from="(600,220)" to="(690,220)"/>
    <wire from="(330,460)" to="(550,460)"/>
    <wire from="(100,300)" to="(260,300)"/>
    <wire from="(160,270)" to="(160,360)"/>
    <wire from="(510,400)" to="(550,400)"/>
    <wire from="(420,400)" to="(480,400)"/>
    <wire from="(600,280)" to="(690,280)"/>
    <wire from="(600,380)" to="(680,380)"/>
    <wire from="(160,360)" to="(270,360)"/>
    <wire from="(100,230)" to="(100,300)"/>
    <wire from="(100,390)" to="(270,390)"/>
    <wire from="(160,270)" to="(260,270)"/>
    <wire from="(160,360)" to="(160,440)"/>
    <wire from="(680,410)" to="(710,410)"/>
    <wire from="(100,470)" to="(100,500)"/>
    <wire from="(690,250)" to="(710,250)"/>
    <wire from="(160,440)" to="(160,500)"/>
    <wire from="(320,220)" to="(550,220)"/>
    <wire from="(510,240)" to="(550,240)"/>
    <wire from="(760,260)" to="(840,260)"/>
    <wire from="(100,230)" to="(270,230)"/>
    <wire from="(690,260)" to="(710,260)"/>
    <wire from="(680,380)" to="(680,410)"/>
    <wire from="(420,480)" to="(550,480)"/>
    <wire from="(680,430)" to="(680,460)"/>
    <wire from="(690,260)" to="(690,280)"/>
    <wire from="(160,200)" to="(270,200)"/>
    <wire from="(420,400)" to="(420,480)"/>
    <wire from="(420,480)" to="(420,550)"/>
    <wire from="(420,300)" to="(550,300)"/>
    <wire from="(320,290)" to="(550,290)"/>
    <comp lib="1" loc="(600,380)" name="AND Gate"/>
    <comp lib="0" loc="(100,180)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(600,220)" name="AND Gate"/>
    <comp lib="1" loc="(510,400)" name="NOT Gate"/>
    <comp lib="1" loc="(600,280)" name="AND Gate"/>
    <comp lib="0" loc="(840,420)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(600,460)" name="AND Gate"/>
    <comp lib="1" loc="(760,260)" name="OR Gate"/>
    <comp lib="1" loc="(760,420)" name="OR Gate"/>
    <comp lib="1" loc="(320,220)" name="OR Gate"/>
    <comp lib="0" loc="(840,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(160,180)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(330,380)" name="NOR Gate"/>
    <comp lib="1" loc="(330,460)" name="XNOR Gate"/>
    <comp lib="1" loc="(320,290)" name="XOR Gate"/>
    <comp lib="1" loc="(510,240)" name="NOT Gate"/>
    <comp lib="0" loc="(420,550)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
