// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _hls_rect_HH_
#define _hls_rect_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "hls_rect_entry3.h"
#include "hls_rect_entry304.h"
#include "Block_proc.h"
#include "AXIvideo2Mat.h"
#include "Add_Rectangle.h"
#include "Add_Char1.h"
#include "Add_Char2.h"
#include "Add_Char3.h"
#include "Add_Char4.h"
#include "Add_Char5.h"
#include "Add_Char6.h"
#include "Mat2AXIvideo.h"
#include "fifo_w16_d2_A.h"
#include "fifo_w8_d2_A.h"
#include "fifo_w16_d3_A.h"
#include "fifo_w8_d3_A.h"
#include "fifo_w8_d4_A.h"
#include "fifo_w8_d5_A.h"
#include "fifo_w8_d6_A.h"
#include "fifo_w8_d7_A.h"
#include "fifo_w8_d8_A.h"
#include "fifo_w8_d9_A.h"
#include "fifo_w16_d4_A.h"
#include "fifo_w16_d5_A.h"
#include "fifo_w16_d6_A.h"
#include "fifo_w16_d7_A.h"
#include "fifo_w16_d8_A.h"
#include "start_for_hls_recbkb.h"
#include "start_for_Block_pcud.h"
#include "start_for_Add_ChadEe.h"
#include "start_for_Add_ChaeOg.h"
#include "start_for_Add_ChafYi.h"
#include "start_for_Add_Chag8j.h"
#include "start_for_Add_Chahbi.h"
#include "start_for_Add_Chaibs.h"
#include "start_for_Add_RecjbC.h"
#include "start_for_Mat2AXIkbM.h"
#include "hls_rect_AXILiteS_s_axi.h"

namespace ap_rtl {

template<unsigned int C_S_AXI_AXILITES_ADDR_WIDTH = 7,
         unsigned int C_S_AXI_AXILITES_DATA_WIDTH = 32>
struct hls_rect : public sc_module {
    // Port declarations 38
    sc_in< sc_logic > s_axi_AXILiteS_AWVALID;
    sc_out< sc_logic > s_axi_AXILiteS_AWREADY;
    sc_in< sc_uint<C_S_AXI_AXILITES_ADDR_WIDTH> > s_axi_AXILiteS_AWADDR;
    sc_in< sc_logic > s_axi_AXILiteS_WVALID;
    sc_out< sc_logic > s_axi_AXILiteS_WREADY;
    sc_in< sc_uint<C_S_AXI_AXILITES_DATA_WIDTH> > s_axi_AXILiteS_WDATA;
    sc_in< sc_uint<C_S_AXI_AXILITES_DATA_WIDTH/8> > s_axi_AXILiteS_WSTRB;
    sc_in< sc_logic > s_axi_AXILiteS_ARVALID;
    sc_out< sc_logic > s_axi_AXILiteS_ARREADY;
    sc_in< sc_uint<C_S_AXI_AXILITES_ADDR_WIDTH> > s_axi_AXILiteS_ARADDR;
    sc_out< sc_logic > s_axi_AXILiteS_RVALID;
    sc_in< sc_logic > s_axi_AXILiteS_RREADY;
    sc_out< sc_uint<C_S_AXI_AXILITES_DATA_WIDTH> > s_axi_AXILiteS_RDATA;
    sc_out< sc_lv<2> > s_axi_AXILiteS_RRESP;
    sc_out< sc_logic > s_axi_AXILiteS_BVALID;
    sc_in< sc_logic > s_axi_AXILiteS_BREADY;
    sc_out< sc_lv<2> > s_axi_AXILiteS_BRESP;
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst_n;
    sc_out< sc_logic > interrupt;
    sc_in< sc_lv<32> > video_src_TDATA;
    sc_in< sc_lv<4> > video_src_TKEEP;
    sc_in< sc_lv<4> > video_src_TSTRB;
    sc_in< sc_lv<1> > video_src_TUSER;
    sc_in< sc_lv<1> > video_src_TLAST;
    sc_in< sc_lv<1> > video_src_TID;
    sc_in< sc_lv<1> > video_src_TDEST;
    sc_out< sc_lv<32> > video_dst_TDATA;
    sc_out< sc_lv<4> > video_dst_TKEEP;
    sc_out< sc_lv<4> > video_dst_TSTRB;
    sc_out< sc_lv<1> > video_dst_TUSER;
    sc_out< sc_lv<1> > video_dst_TLAST;
    sc_out< sc_lv<1> > video_dst_TID;
    sc_out< sc_lv<1> > video_dst_TDEST;
    sc_in< sc_logic > video_src_TVALID;
    sc_out< sc_logic > video_src_TREADY;
    sc_out< sc_logic > video_dst_TVALID;
    sc_in< sc_logic > video_dst_TREADY;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    hls_rect(sc_module_name name);
    SC_HAS_PROCESS(hls_rect);

    ~hls_rect();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    hls_rect_AXILiteS_s_axi<C_S_AXI_AXILITES_ADDR_WIDTH,C_S_AXI_AXILITES_DATA_WIDTH>* hls_rect_AXILiteS_s_axi_U;
    hls_rect_entry3* hls_rect_entry3_U0;
    hls_rect_entry304* hls_rect_entry304_U0;
    Block_proc* Block_proc_U0;
    AXIvideo2Mat* AXIvideo2Mat_U0;
    Add_Rectangle* Add_Rectangle_U0;
    Add_Char1* Add_Char1_U0;
    Add_Char2* Add_Char2_U0;
    Add_Char3* Add_Char3_U0;
    Add_Char4* Add_Char4_U0;
    Add_Char5* Add_Char5_U0;
    Add_Char6* Add_Char6_U0;
    Mat2AXIvideo* Mat2AXIvideo_U0;
    fifo_w16_d2_A* xleft_c1_U;
    fifo_w16_d2_A* xright_c2_U;
    fifo_w16_d2_A* ytop_c3_U;
    fifo_w16_d2_A* ydown_c4_U;
    fifo_w8_d2_A* color1_c5_U;
    fifo_w8_d2_A* color2_c6_U;
    fifo_w8_d2_A* color3_c7_U;
    fifo_w8_d2_A* char1_c8_U;
    fifo_w8_d2_A* char2_c9_U;
    fifo_w8_d2_A* char3_c10_U;
    fifo_w8_d2_A* char4_c11_U;
    fifo_w8_d2_A* char5_c12_U;
    fifo_w8_d2_A* char6_c13_U;
    fifo_w16_d2_A* xleft_c_U;
    fifo_w16_d3_A* xleft_c17_U;
    fifo_w16_d3_A* xright_c_U;
    fifo_w16_d3_A* ytop_c_U;
    fifo_w16_d3_A* ydown_c_U;
    fifo_w8_d3_A* color1_c_U;
    fifo_w8_d3_A* color2_c_U;
    fifo_w8_d3_A* color3_c_U;
    fifo_w8_d4_A* char1_c_U;
    fifo_w8_d5_A* char2_c_U;
    fifo_w8_d6_A* char3_c_U;
    fifo_w8_d7_A* char4_c_U;
    fifo_w8_d8_A* char5_c_U;
    fifo_w8_d9_A* char6_c_U;
    fifo_w16_d4_A* ch2x_loc_c_U;
    fifo_w16_d5_A* ch3x_loc_c_U;
    fifo_w16_d6_A* ch4x_loc_c_U;
    fifo_w16_d7_A* ch5x_loc_c_U;
    fifo_w16_d8_A* ch6x_loc_c_U;
    fifo_w8_d2_A* rgb_img_data_stream_s_U;
    fifo_w8_d2_A* rgb_img_data_stream_1_U;
    fifo_w8_d2_A* rgb_img_data_stream_2_U;
    fifo_w8_d2_A* rgb_img_data_stream_3_U;
    fifo_w8_d2_A* output_img_data_stre_U;
    fifo_w8_d2_A* output_img_data_stre_1_U;
    fifo_w8_d2_A* output_img_data_stre_2_U;
    fifo_w8_d2_A* output_img_data_stre_3_U;
    fifo_w16_d2_A* xleft_c18_U;
    fifo_w16_d2_A* ytop_c19_U;
    fifo_w8_d2_A* color1_c20_U;
    fifo_w8_d2_A* color2_c21_U;
    fifo_w8_d2_A* color3_c22_U;
    fifo_w8_d2_A* letter_img_1_data_st_U;
    fifo_w8_d2_A* letter_img_1_data_st_1_U;
    fifo_w8_d2_A* letter_img_1_data_st_2_U;
    fifo_w8_d2_A* letter_img_1_data_st_3_U;
    fifo_w16_d2_A* ytop_c23_U;
    fifo_w8_d2_A* color1_c24_U;
    fifo_w8_d2_A* color2_c25_U;
    fifo_w8_d2_A* color3_c26_U;
    fifo_w8_d2_A* letter_img_2_data_st_U;
    fifo_w8_d2_A* letter_img_2_data_st_1_U;
    fifo_w8_d2_A* letter_img_2_data_st_2_U;
    fifo_w8_d2_A* letter_img_2_data_st_3_U;
    fifo_w16_d2_A* ytop_c27_U;
    fifo_w8_d2_A* color1_c28_U;
    fifo_w8_d2_A* color2_c29_U;
    fifo_w8_d2_A* color3_c30_U;
    fifo_w8_d2_A* letter_img_3_data_st_U;
    fifo_w8_d2_A* letter_img_3_data_st_1_U;
    fifo_w8_d2_A* letter_img_3_data_st_2_U;
    fifo_w8_d2_A* letter_img_3_data_st_3_U;
    fifo_w16_d2_A* ytop_c31_U;
    fifo_w8_d2_A* color1_c32_U;
    fifo_w8_d2_A* color2_c33_U;
    fifo_w8_d2_A* color3_c34_U;
    fifo_w8_d2_A* letter_img_4_data_st_U;
    fifo_w8_d2_A* letter_img_4_data_st_1_U;
    fifo_w8_d2_A* letter_img_4_data_st_2_U;
    fifo_w8_d2_A* letter_img_4_data_st_3_U;
    fifo_w16_d2_A* ytop_c35_U;
    fifo_w8_d2_A* color1_c36_U;
    fifo_w8_d2_A* color2_c37_U;
    fifo_w8_d2_A* color3_c38_U;
    fifo_w8_d2_A* letter_img_5_data_st_U;
    fifo_w8_d2_A* letter_img_5_data_st_1_U;
    fifo_w8_d2_A* letter_img_5_data_st_2_U;
    fifo_w8_d2_A* letter_img_5_data_st_3_U;
    fifo_w16_d2_A* ytop_c39_U;
    fifo_w8_d2_A* color1_c40_U;
    fifo_w8_d2_A* color2_c41_U;
    fifo_w8_d2_A* color3_c42_U;
    fifo_w8_d2_A* letter_img_6_data_st_U;
    fifo_w8_d2_A* letter_img_6_data_st_1_U;
    fifo_w8_d2_A* letter_img_6_data_st_2_U;
    fifo_w8_d2_A* letter_img_6_data_st_3_U;
    start_for_hls_recbkb* start_for_hls_recbkb_U;
    start_for_Block_pcud* start_for_Block_pcud_U;
    start_for_Add_ChadEe* start_for_Add_ChadEe_U;
    start_for_Add_ChaeOg* start_for_Add_ChaeOg_U;
    start_for_Add_ChafYi* start_for_Add_ChafYi_U;
    start_for_Add_Chag8j* start_for_Add_Chag8j_U;
    start_for_Add_Chahbi* start_for_Add_Chahbi_U;
    start_for_Add_Chaibs* start_for_Add_Chaibs_U;
    start_for_Add_RecjbC* start_for_Add_RecjbC_U;
    start_for_Mat2AXIkbM* start_for_Mat2AXIkbM_U;
    sc_signal< sc_logic > ap_rst_n_inv;
    sc_signal< sc_logic > ap_start;
    sc_signal< sc_logic > ap_ready;
    sc_signal< sc_logic > ap_done;
    sc_signal< sc_logic > ap_idle;
    sc_signal< sc_lv<16> > xleft_s;
    sc_signal< sc_lv<16> > xright_s;
    sc_signal< sc_lv<16> > ytop_s;
    sc_signal< sc_lv<16> > ydown_s;
    sc_signal< sc_lv<8> > color1;
    sc_signal< sc_lv<8> > color2;
    sc_signal< sc_lv<8> > color3;
    sc_signal< sc_lv<8> > char1;
    sc_signal< sc_lv<8> > char2;
    sc_signal< sc_lv<8> > char3;
    sc_signal< sc_lv<8> > char4;
    sc_signal< sc_lv<8> > char5;
    sc_signal< sc_lv<8> > char6;
    sc_signal< sc_logic > hls_rect_entry3_U0_ap_start;
    sc_signal< sc_logic > hls_rect_entry3_U0_ap_done;
    sc_signal< sc_logic > hls_rect_entry3_U0_ap_continue;
    sc_signal< sc_logic > hls_rect_entry3_U0_ap_idle;
    sc_signal< sc_logic > hls_rect_entry3_U0_ap_ready;
    sc_signal< sc_logic > hls_rect_entry3_U0_start_out;
    sc_signal< sc_logic > hls_rect_entry3_U0_start_write;
    sc_signal< sc_lv<16> > hls_rect_entry3_U0_xleft_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_xleft_out_write;
    sc_signal< sc_lv<16> > hls_rect_entry3_U0_xright_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_xright_out_write;
    sc_signal< sc_lv<16> > hls_rect_entry3_U0_ytop_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_ytop_out_write;
    sc_signal< sc_lv<16> > hls_rect_entry3_U0_ydown_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_ydown_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_color1_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_color1_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_color2_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_color2_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_color3_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_color3_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_char1_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_char1_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_char2_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_char2_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_char3_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_char3_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_char4_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_char4_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_char5_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_char5_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry3_U0_char6_out_din;
    sc_signal< sc_logic > hls_rect_entry3_U0_char6_out_write;
    sc_signal< sc_logic > hls_rect_entry304_U0_ap_start;
    sc_signal< sc_logic > hls_rect_entry304_U0_start_full_n;
    sc_signal< sc_logic > hls_rect_entry304_U0_ap_done;
    sc_signal< sc_logic > hls_rect_entry304_U0_ap_continue;
    sc_signal< sc_logic > hls_rect_entry304_U0_ap_idle;
    sc_signal< sc_logic > hls_rect_entry304_U0_ap_ready;
    sc_signal< sc_logic > hls_rect_entry304_U0_start_out;
    sc_signal< sc_logic > hls_rect_entry304_U0_start_write;
    sc_signal< sc_logic > hls_rect_entry304_U0_xleft_s_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_xright_s_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_ytop_s_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_ydown_s_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_color1_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_color2_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_color3_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_char1_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_char2_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_char3_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_char4_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_char5_read;
    sc_signal< sc_logic > hls_rect_entry304_U0_char6_read;
    sc_signal< sc_lv<16> > hls_rect_entry304_U0_xleft_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_xleft_out_write;
    sc_signal< sc_lv<16> > hls_rect_entry304_U0_xleft_out1_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_xleft_out1_write;
    sc_signal< sc_lv<16> > hls_rect_entry304_U0_xright_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_xright_out_write;
    sc_signal< sc_lv<16> > hls_rect_entry304_U0_ytop_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_ytop_out_write;
    sc_signal< sc_lv<16> > hls_rect_entry304_U0_ydown_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_ydown_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_color1_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_color1_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_color2_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_color2_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_color3_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_color3_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_char1_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_char1_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_char2_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_char2_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_char3_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_char3_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_char4_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_char4_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_char5_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_char5_out_write;
    sc_signal< sc_lv<8> > hls_rect_entry304_U0_char6_out_din;
    sc_signal< sc_logic > hls_rect_entry304_U0_char6_out_write;
    sc_signal< sc_logic > Block_proc_U0_ap_start;
    sc_signal< sc_logic > Block_proc_U0_ap_done;
    sc_signal< sc_logic > Block_proc_U0_ap_continue;
    sc_signal< sc_logic > Block_proc_U0_ap_idle;
    sc_signal< sc_logic > Block_proc_U0_ap_ready;
    sc_signal< sc_logic > Block_proc_U0_xleft_s_read;
    sc_signal< sc_lv<16> > Block_proc_U0_ch2x_out_out_din;
    sc_signal< sc_logic > Block_proc_U0_ch2x_out_out_write;
    sc_signal< sc_lv<16> > Block_proc_U0_ch3x_out_out_din;
    sc_signal< sc_logic > Block_proc_U0_ch3x_out_out_write;
    sc_signal< sc_lv<16> > Block_proc_U0_ch4x_out_out_din;
    sc_signal< sc_logic > Block_proc_U0_ch4x_out_out_write;
    sc_signal< sc_lv<16> > Block_proc_U0_ch5x_out_out_din;
    sc_signal< sc_logic > Block_proc_U0_ch5x_out_out_write;
    sc_signal< sc_lv<16> > Block_proc_U0_ch6x_out_out_din;
    sc_signal< sc_logic > Block_proc_U0_ch6x_out_out_write;
    sc_signal< sc_logic > AXIvideo2Mat_U0_ap_start;
    sc_signal< sc_logic > AXIvideo2Mat_U0_ap_done;
    sc_signal< sc_logic > AXIvideo2Mat_U0_ap_continue;
    sc_signal< sc_logic > AXIvideo2Mat_U0_ap_idle;
    sc_signal< sc_logic > AXIvideo2Mat_U0_ap_ready;
    sc_signal< sc_logic > AXIvideo2Mat_U0_start_out;
    sc_signal< sc_logic > AXIvideo2Mat_U0_start_write;
    sc_signal< sc_logic > AXIvideo2Mat_U0_video_src_TREADY;
    sc_signal< sc_lv<8> > AXIvideo2Mat_U0_img_data_stream_0_V_din;
    sc_signal< sc_logic > AXIvideo2Mat_U0_img_data_stream_0_V_write;
    sc_signal< sc_lv<8> > AXIvideo2Mat_U0_img_data_stream_1_V_din;
    sc_signal< sc_logic > AXIvideo2Mat_U0_img_data_stream_1_V_write;
    sc_signal< sc_lv<8> > AXIvideo2Mat_U0_img_data_stream_2_V_din;
    sc_signal< sc_logic > AXIvideo2Mat_U0_img_data_stream_2_V_write;
    sc_signal< sc_lv<8> > AXIvideo2Mat_U0_img_data_stream_3_V_din;
    sc_signal< sc_logic > AXIvideo2Mat_U0_img_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Rectangle_U0_ap_start;
    sc_signal< sc_logic > Add_Rectangle_U0_ap_done;
    sc_signal< sc_logic > Add_Rectangle_U0_ap_continue;
    sc_signal< sc_logic > Add_Rectangle_U0_ap_idle;
    sc_signal< sc_logic > Add_Rectangle_U0_ap_ready;
    sc_signal< sc_logic > Add_Rectangle_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Rectangle_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Rectangle_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Rectangle_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Rectangle_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Rectangle_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Rectangle_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Rectangle_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Rectangle_U0_xleft_read;
    sc_signal< sc_logic > Add_Rectangle_U0_xright_read;
    sc_signal< sc_logic > Add_Rectangle_U0_ytop_read;
    sc_signal< sc_logic > Add_Rectangle_U0_ydown_read;
    sc_signal< sc_logic > Add_Rectangle_U0_color1_read;
    sc_signal< sc_logic > Add_Rectangle_U0_color2_read;
    sc_signal< sc_logic > Add_Rectangle_U0_color3_read;
    sc_signal< sc_lv<16> > Add_Rectangle_U0_xleft_out_din;
    sc_signal< sc_logic > Add_Rectangle_U0_xleft_out_write;
    sc_signal< sc_lv<16> > Add_Rectangle_U0_ytop_out_din;
    sc_signal< sc_logic > Add_Rectangle_U0_ytop_out_write;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_color1_out_din;
    sc_signal< sc_logic > Add_Rectangle_U0_color1_out_write;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_color2_out_din;
    sc_signal< sc_logic > Add_Rectangle_U0_color2_out_write;
    sc_signal< sc_lv<8> > Add_Rectangle_U0_color3_out_din;
    sc_signal< sc_logic > Add_Rectangle_U0_color3_out_write;
    sc_signal< sc_logic > Add_Char1_U0_ap_start;
    sc_signal< sc_logic > Add_Char1_U0_ap_done;
    sc_signal< sc_logic > Add_Char1_U0_ap_continue;
    sc_signal< sc_logic > Add_Char1_U0_ap_idle;
    sc_signal< sc_logic > Add_Char1_U0_ap_ready;
    sc_signal< sc_logic > Add_Char1_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Char1_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Char1_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Char1_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Char1_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Char1_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Char1_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Char1_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Char1_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Char1_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Char1_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Char1_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Char1_U0_x_read;
    sc_signal< sc_logic > Add_Char1_U0_y_read;
    sc_signal< sc_logic > Add_Char1_U0_chr_read;
    sc_signal< sc_logic > Add_Char1_U0_color1_read;
    sc_signal< sc_logic > Add_Char1_U0_color2_read;
    sc_signal< sc_logic > Add_Char1_U0_color3_read;
    sc_signal< sc_lv<16> > Add_Char1_U0_y_out_din;
    sc_signal< sc_logic > Add_Char1_U0_y_out_write;
    sc_signal< sc_lv<8> > Add_Char1_U0_color1_out_din;
    sc_signal< sc_logic > Add_Char1_U0_color1_out_write;
    sc_signal< sc_lv<8> > Add_Char1_U0_color2_out_din;
    sc_signal< sc_logic > Add_Char1_U0_color2_out_write;
    sc_signal< sc_lv<8> > Add_Char1_U0_color3_out_din;
    sc_signal< sc_logic > Add_Char1_U0_color3_out_write;
    sc_signal< sc_logic > Add_Char2_U0_ap_start;
    sc_signal< sc_logic > Add_Char2_U0_ap_done;
    sc_signal< sc_logic > Add_Char2_U0_ap_continue;
    sc_signal< sc_logic > Add_Char2_U0_ap_idle;
    sc_signal< sc_logic > Add_Char2_U0_ap_ready;
    sc_signal< sc_logic > Add_Char2_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Char2_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Char2_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Char2_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Char2_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Char2_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Char2_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Char2_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Char2_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Char2_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Char2_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Char2_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Char2_U0_ch2x_loc_read;
    sc_signal< sc_logic > Add_Char2_U0_ytop_s_read;
    sc_signal< sc_logic > Add_Char2_U0_char2_read;
    sc_signal< sc_logic > Add_Char2_U0_color1_read;
    sc_signal< sc_logic > Add_Char2_U0_color2_read;
    sc_signal< sc_logic > Add_Char2_U0_color3_read;
    sc_signal< sc_lv<16> > Add_Char2_U0_ytop_out_din;
    sc_signal< sc_logic > Add_Char2_U0_ytop_out_write;
    sc_signal< sc_lv<8> > Add_Char2_U0_color1_out_din;
    sc_signal< sc_logic > Add_Char2_U0_color1_out_write;
    sc_signal< sc_lv<8> > Add_Char2_U0_color2_out_din;
    sc_signal< sc_logic > Add_Char2_U0_color2_out_write;
    sc_signal< sc_lv<8> > Add_Char2_U0_color3_out_din;
    sc_signal< sc_logic > Add_Char2_U0_color3_out_write;
    sc_signal< sc_logic > Add_Char3_U0_ap_start;
    sc_signal< sc_logic > Add_Char3_U0_ap_done;
    sc_signal< sc_logic > Add_Char3_U0_ap_continue;
    sc_signal< sc_logic > Add_Char3_U0_ap_idle;
    sc_signal< sc_logic > Add_Char3_U0_ap_ready;
    sc_signal< sc_logic > Add_Char3_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Char3_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Char3_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Char3_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Char3_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Char3_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Char3_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Char3_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Char3_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Char3_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Char3_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Char3_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Char3_U0_ch3x_loc_read;
    sc_signal< sc_logic > Add_Char3_U0_ytop_s_read;
    sc_signal< sc_logic > Add_Char3_U0_char3_read;
    sc_signal< sc_logic > Add_Char3_U0_color1_read;
    sc_signal< sc_logic > Add_Char3_U0_color2_read;
    sc_signal< sc_logic > Add_Char3_U0_color3_read;
    sc_signal< sc_lv<16> > Add_Char3_U0_ytop_out_din;
    sc_signal< sc_logic > Add_Char3_U0_ytop_out_write;
    sc_signal< sc_lv<8> > Add_Char3_U0_color1_out_din;
    sc_signal< sc_logic > Add_Char3_U0_color1_out_write;
    sc_signal< sc_lv<8> > Add_Char3_U0_color2_out_din;
    sc_signal< sc_logic > Add_Char3_U0_color2_out_write;
    sc_signal< sc_lv<8> > Add_Char3_U0_color3_out_din;
    sc_signal< sc_logic > Add_Char3_U0_color3_out_write;
    sc_signal< sc_logic > Add_Char4_U0_ap_start;
    sc_signal< sc_logic > Add_Char4_U0_ap_done;
    sc_signal< sc_logic > Add_Char4_U0_ap_continue;
    sc_signal< sc_logic > Add_Char4_U0_ap_idle;
    sc_signal< sc_logic > Add_Char4_U0_ap_ready;
    sc_signal< sc_logic > Add_Char4_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Char4_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Char4_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Char4_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Char4_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Char4_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Char4_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Char4_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Char4_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Char4_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Char4_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Char4_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Char4_U0_ch4x_loc_read;
    sc_signal< sc_logic > Add_Char4_U0_ytop_s_read;
    sc_signal< sc_logic > Add_Char4_U0_char4_read;
    sc_signal< sc_logic > Add_Char4_U0_color1_read;
    sc_signal< sc_logic > Add_Char4_U0_color2_read;
    sc_signal< sc_logic > Add_Char4_U0_color3_read;
    sc_signal< sc_lv<16> > Add_Char4_U0_ytop_out_din;
    sc_signal< sc_logic > Add_Char4_U0_ytop_out_write;
    sc_signal< sc_lv<8> > Add_Char4_U0_color1_out_din;
    sc_signal< sc_logic > Add_Char4_U0_color1_out_write;
    sc_signal< sc_lv<8> > Add_Char4_U0_color2_out_din;
    sc_signal< sc_logic > Add_Char4_U0_color2_out_write;
    sc_signal< sc_lv<8> > Add_Char4_U0_color3_out_din;
    sc_signal< sc_logic > Add_Char4_U0_color3_out_write;
    sc_signal< sc_logic > Add_Char5_U0_ap_start;
    sc_signal< sc_logic > Add_Char5_U0_ap_done;
    sc_signal< sc_logic > Add_Char5_U0_ap_continue;
    sc_signal< sc_logic > Add_Char5_U0_ap_idle;
    sc_signal< sc_logic > Add_Char5_U0_ap_ready;
    sc_signal< sc_logic > Add_Char5_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Char5_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Char5_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Char5_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Char5_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Char5_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Char5_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Char5_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Char5_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Char5_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Char5_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Char5_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Char5_U0_ch5x_loc_read;
    sc_signal< sc_logic > Add_Char5_U0_ytop_s_read;
    sc_signal< sc_logic > Add_Char5_U0_char5_read;
    sc_signal< sc_logic > Add_Char5_U0_color1_read;
    sc_signal< sc_logic > Add_Char5_U0_color2_read;
    sc_signal< sc_logic > Add_Char5_U0_color3_read;
    sc_signal< sc_lv<16> > Add_Char5_U0_ytop_out_din;
    sc_signal< sc_logic > Add_Char5_U0_ytop_out_write;
    sc_signal< sc_lv<8> > Add_Char5_U0_color1_out_din;
    sc_signal< sc_logic > Add_Char5_U0_color1_out_write;
    sc_signal< sc_lv<8> > Add_Char5_U0_color2_out_din;
    sc_signal< sc_logic > Add_Char5_U0_color2_out_write;
    sc_signal< sc_lv<8> > Add_Char5_U0_color3_out_din;
    sc_signal< sc_logic > Add_Char5_U0_color3_out_write;
    sc_signal< sc_logic > Add_Char6_U0_ap_start;
    sc_signal< sc_logic > Add_Char6_U0_ap_done;
    sc_signal< sc_logic > Add_Char6_U0_ap_continue;
    sc_signal< sc_logic > Add_Char6_U0_ap_idle;
    sc_signal< sc_logic > Add_Char6_U0_ap_ready;
    sc_signal< sc_logic > Add_Char6_U0_start_out;
    sc_signal< sc_logic > Add_Char6_U0_start_write;
    sc_signal< sc_logic > Add_Char6_U0_src_data_stream_0_V_read;
    sc_signal< sc_logic > Add_Char6_U0_src_data_stream_1_V_read;
    sc_signal< sc_logic > Add_Char6_U0_src_data_stream_2_V_read;
    sc_signal< sc_logic > Add_Char6_U0_src_data_stream_3_V_read;
    sc_signal< sc_lv<8> > Add_Char6_U0_dst_data_stream_0_V_din;
    sc_signal< sc_logic > Add_Char6_U0_dst_data_stream_0_V_write;
    sc_signal< sc_lv<8> > Add_Char6_U0_dst_data_stream_1_V_din;
    sc_signal< sc_logic > Add_Char6_U0_dst_data_stream_1_V_write;
    sc_signal< sc_lv<8> > Add_Char6_U0_dst_data_stream_2_V_din;
    sc_signal< sc_logic > Add_Char6_U0_dst_data_stream_2_V_write;
    sc_signal< sc_lv<8> > Add_Char6_U0_dst_data_stream_3_V_din;
    sc_signal< sc_logic > Add_Char6_U0_dst_data_stream_3_V_write;
    sc_signal< sc_logic > Add_Char6_U0_ch6x_loc_read;
    sc_signal< sc_logic > Add_Char6_U0_ytop_s_read;
    sc_signal< sc_logic > Add_Char6_U0_char6_read;
    sc_signal< sc_logic > Add_Char6_U0_color1_read;
    sc_signal< sc_logic > Add_Char6_U0_color2_read;
    sc_signal< sc_logic > Add_Char6_U0_color3_read;
    sc_signal< sc_logic > Mat2AXIvideo_U0_ap_start;
    sc_signal< sc_logic > Mat2AXIvideo_U0_ap_done;
    sc_signal< sc_logic > Mat2AXIvideo_U0_ap_continue;
    sc_signal< sc_logic > Mat2AXIvideo_U0_ap_idle;
    sc_signal< sc_logic > Mat2AXIvideo_U0_ap_ready;
    sc_signal< sc_logic > Mat2AXIvideo_U0_img_data_stream_0_V_read;
    sc_signal< sc_logic > Mat2AXIvideo_U0_img_data_stream_1_V_read;
    sc_signal< sc_logic > Mat2AXIvideo_U0_img_data_stream_2_V_read;
    sc_signal< sc_logic > Mat2AXIvideo_U0_img_data_stream_3_V_read;
    sc_signal< sc_lv<32> > Mat2AXIvideo_U0_video_dst_TDATA;
    sc_signal< sc_logic > Mat2AXIvideo_U0_video_dst_TVALID;
    sc_signal< sc_lv<4> > Mat2AXIvideo_U0_video_dst_TKEEP;
    sc_signal< sc_lv<4> > Mat2AXIvideo_U0_video_dst_TSTRB;
    sc_signal< sc_lv<1> > Mat2AXIvideo_U0_video_dst_TUSER;
    sc_signal< sc_lv<1> > Mat2AXIvideo_U0_video_dst_TLAST;
    sc_signal< sc_lv<1> > Mat2AXIvideo_U0_video_dst_TID;
    sc_signal< sc_lv<1> > Mat2AXIvideo_U0_video_dst_TDEST;
    sc_signal< sc_logic > ap_sync_continue;
    sc_signal< sc_logic > xleft_c1_full_n;
    sc_signal< sc_lv<16> > xleft_c1_dout;
    sc_signal< sc_logic > xleft_c1_empty_n;
    sc_signal< sc_logic > xright_c2_full_n;
    sc_signal< sc_lv<16> > xright_c2_dout;
    sc_signal< sc_logic > xright_c2_empty_n;
    sc_signal< sc_logic > ytop_c3_full_n;
    sc_signal< sc_lv<16> > ytop_c3_dout;
    sc_signal< sc_logic > ytop_c3_empty_n;
    sc_signal< sc_logic > ydown_c4_full_n;
    sc_signal< sc_lv<16> > ydown_c4_dout;
    sc_signal< sc_logic > ydown_c4_empty_n;
    sc_signal< sc_logic > color1_c5_full_n;
    sc_signal< sc_lv<8> > color1_c5_dout;
    sc_signal< sc_logic > color1_c5_empty_n;
    sc_signal< sc_logic > color2_c6_full_n;
    sc_signal< sc_lv<8> > color2_c6_dout;
    sc_signal< sc_logic > color2_c6_empty_n;
    sc_signal< sc_logic > color3_c7_full_n;
    sc_signal< sc_lv<8> > color3_c7_dout;
    sc_signal< sc_logic > color3_c7_empty_n;
    sc_signal< sc_logic > char1_c8_full_n;
    sc_signal< sc_lv<8> > char1_c8_dout;
    sc_signal< sc_logic > char1_c8_empty_n;
    sc_signal< sc_logic > char2_c9_full_n;
    sc_signal< sc_lv<8> > char2_c9_dout;
    sc_signal< sc_logic > char2_c9_empty_n;
    sc_signal< sc_logic > char3_c10_full_n;
    sc_signal< sc_lv<8> > char3_c10_dout;
    sc_signal< sc_logic > char3_c10_empty_n;
    sc_signal< sc_logic > char4_c11_full_n;
    sc_signal< sc_lv<8> > char4_c11_dout;
    sc_signal< sc_logic > char4_c11_empty_n;
    sc_signal< sc_logic > char5_c12_full_n;
    sc_signal< sc_lv<8> > char5_c12_dout;
    sc_signal< sc_logic > char5_c12_empty_n;
    sc_signal< sc_logic > char6_c13_full_n;
    sc_signal< sc_lv<8> > char6_c13_dout;
    sc_signal< sc_logic > char6_c13_empty_n;
    sc_signal< sc_logic > xleft_c_full_n;
    sc_signal< sc_lv<16> > xleft_c_dout;
    sc_signal< sc_logic > xleft_c_empty_n;
    sc_signal< sc_logic > xleft_c17_full_n;
    sc_signal< sc_lv<16> > xleft_c17_dout;
    sc_signal< sc_logic > xleft_c17_empty_n;
    sc_signal< sc_logic > xright_c_full_n;
    sc_signal< sc_lv<16> > xright_c_dout;
    sc_signal< sc_logic > xright_c_empty_n;
    sc_signal< sc_logic > ytop_c_full_n;
    sc_signal< sc_lv<16> > ytop_c_dout;
    sc_signal< sc_logic > ytop_c_empty_n;
    sc_signal< sc_logic > ydown_c_full_n;
    sc_signal< sc_lv<16> > ydown_c_dout;
    sc_signal< sc_logic > ydown_c_empty_n;
    sc_signal< sc_logic > color1_c_full_n;
    sc_signal< sc_lv<8> > color1_c_dout;
    sc_signal< sc_logic > color1_c_empty_n;
    sc_signal< sc_logic > color2_c_full_n;
    sc_signal< sc_lv<8> > color2_c_dout;
    sc_signal< sc_logic > color2_c_empty_n;
    sc_signal< sc_logic > color3_c_full_n;
    sc_signal< sc_lv<8> > color3_c_dout;
    sc_signal< sc_logic > color3_c_empty_n;
    sc_signal< sc_logic > char1_c_full_n;
    sc_signal< sc_lv<8> > char1_c_dout;
    sc_signal< sc_logic > char1_c_empty_n;
    sc_signal< sc_logic > char2_c_full_n;
    sc_signal< sc_lv<8> > char2_c_dout;
    sc_signal< sc_logic > char2_c_empty_n;
    sc_signal< sc_logic > char3_c_full_n;
    sc_signal< sc_lv<8> > char3_c_dout;
    sc_signal< sc_logic > char3_c_empty_n;
    sc_signal< sc_logic > char4_c_full_n;
    sc_signal< sc_lv<8> > char4_c_dout;
    sc_signal< sc_logic > char4_c_empty_n;
    sc_signal< sc_logic > char5_c_full_n;
    sc_signal< sc_lv<8> > char5_c_dout;
    sc_signal< sc_logic > char5_c_empty_n;
    sc_signal< sc_logic > char6_c_full_n;
    sc_signal< sc_lv<8> > char6_c_dout;
    sc_signal< sc_logic > char6_c_empty_n;
    sc_signal< sc_logic > ch2x_loc_c_full_n;
    sc_signal< sc_lv<16> > ch2x_loc_c_dout;
    sc_signal< sc_logic > ch2x_loc_c_empty_n;
    sc_signal< sc_logic > ch3x_loc_c_full_n;
    sc_signal< sc_lv<16> > ch3x_loc_c_dout;
    sc_signal< sc_logic > ch3x_loc_c_empty_n;
    sc_signal< sc_logic > ch4x_loc_c_full_n;
    sc_signal< sc_lv<16> > ch4x_loc_c_dout;
    sc_signal< sc_logic > ch4x_loc_c_empty_n;
    sc_signal< sc_logic > ch5x_loc_c_full_n;
    sc_signal< sc_lv<16> > ch5x_loc_c_dout;
    sc_signal< sc_logic > ch5x_loc_c_empty_n;
    sc_signal< sc_logic > ch6x_loc_c_full_n;
    sc_signal< sc_lv<16> > ch6x_loc_c_dout;
    sc_signal< sc_logic > ch6x_loc_c_empty_n;
    sc_signal< sc_logic > rgb_img_data_stream_s_full_n;
    sc_signal< sc_lv<8> > rgb_img_data_stream_s_dout;
    sc_signal< sc_logic > rgb_img_data_stream_s_empty_n;
    sc_signal< sc_logic > rgb_img_data_stream_1_full_n;
    sc_signal< sc_lv<8> > rgb_img_data_stream_1_dout;
    sc_signal< sc_logic > rgb_img_data_stream_1_empty_n;
    sc_signal< sc_logic > rgb_img_data_stream_2_full_n;
    sc_signal< sc_lv<8> > rgb_img_data_stream_2_dout;
    sc_signal< sc_logic > rgb_img_data_stream_2_empty_n;
    sc_signal< sc_logic > rgb_img_data_stream_3_full_n;
    sc_signal< sc_lv<8> > rgb_img_data_stream_3_dout;
    sc_signal< sc_logic > rgb_img_data_stream_3_empty_n;
    sc_signal< sc_logic > output_img_data_stre_full_n;
    sc_signal< sc_lv<8> > output_img_data_stre_dout;
    sc_signal< sc_logic > output_img_data_stre_empty_n;
    sc_signal< sc_logic > output_img_data_stre_1_full_n;
    sc_signal< sc_lv<8> > output_img_data_stre_1_dout;
    sc_signal< sc_logic > output_img_data_stre_1_empty_n;
    sc_signal< sc_logic > output_img_data_stre_2_full_n;
    sc_signal< sc_lv<8> > output_img_data_stre_2_dout;
    sc_signal< sc_logic > output_img_data_stre_2_empty_n;
    sc_signal< sc_logic > output_img_data_stre_3_full_n;
    sc_signal< sc_lv<8> > output_img_data_stre_3_dout;
    sc_signal< sc_logic > output_img_data_stre_3_empty_n;
    sc_signal< sc_logic > xleft_c18_full_n;
    sc_signal< sc_lv<16> > xleft_c18_dout;
    sc_signal< sc_logic > xleft_c18_empty_n;
    sc_signal< sc_logic > ytop_c19_full_n;
    sc_signal< sc_lv<16> > ytop_c19_dout;
    sc_signal< sc_logic > ytop_c19_empty_n;
    sc_signal< sc_logic > color1_c20_full_n;
    sc_signal< sc_lv<8> > color1_c20_dout;
    sc_signal< sc_logic > color1_c20_empty_n;
    sc_signal< sc_logic > color2_c21_full_n;
    sc_signal< sc_lv<8> > color2_c21_dout;
    sc_signal< sc_logic > color2_c21_empty_n;
    sc_signal< sc_logic > color3_c22_full_n;
    sc_signal< sc_lv<8> > color3_c22_dout;
    sc_signal< sc_logic > color3_c22_empty_n;
    sc_signal< sc_logic > letter_img_1_data_st_full_n;
    sc_signal< sc_lv<8> > letter_img_1_data_st_dout;
    sc_signal< sc_logic > letter_img_1_data_st_empty_n;
    sc_signal< sc_logic > letter_img_1_data_st_1_full_n;
    sc_signal< sc_lv<8> > letter_img_1_data_st_1_dout;
    sc_signal< sc_logic > letter_img_1_data_st_1_empty_n;
    sc_signal< sc_logic > letter_img_1_data_st_2_full_n;
    sc_signal< sc_lv<8> > letter_img_1_data_st_2_dout;
    sc_signal< sc_logic > letter_img_1_data_st_2_empty_n;
    sc_signal< sc_logic > letter_img_1_data_st_3_full_n;
    sc_signal< sc_lv<8> > letter_img_1_data_st_3_dout;
    sc_signal< sc_logic > letter_img_1_data_st_3_empty_n;
    sc_signal< sc_logic > ytop_c23_full_n;
    sc_signal< sc_lv<16> > ytop_c23_dout;
    sc_signal< sc_logic > ytop_c23_empty_n;
    sc_signal< sc_logic > color1_c24_full_n;
    sc_signal< sc_lv<8> > color1_c24_dout;
    sc_signal< sc_logic > color1_c24_empty_n;
    sc_signal< sc_logic > color2_c25_full_n;
    sc_signal< sc_lv<8> > color2_c25_dout;
    sc_signal< sc_logic > color2_c25_empty_n;
    sc_signal< sc_logic > color3_c26_full_n;
    sc_signal< sc_lv<8> > color3_c26_dout;
    sc_signal< sc_logic > color3_c26_empty_n;
    sc_signal< sc_logic > letter_img_2_data_st_full_n;
    sc_signal< sc_lv<8> > letter_img_2_data_st_dout;
    sc_signal< sc_logic > letter_img_2_data_st_empty_n;
    sc_signal< sc_logic > letter_img_2_data_st_1_full_n;
    sc_signal< sc_lv<8> > letter_img_2_data_st_1_dout;
    sc_signal< sc_logic > letter_img_2_data_st_1_empty_n;
    sc_signal< sc_logic > letter_img_2_data_st_2_full_n;
    sc_signal< sc_lv<8> > letter_img_2_data_st_2_dout;
    sc_signal< sc_logic > letter_img_2_data_st_2_empty_n;
    sc_signal< sc_logic > letter_img_2_data_st_3_full_n;
    sc_signal< sc_lv<8> > letter_img_2_data_st_3_dout;
    sc_signal< sc_logic > letter_img_2_data_st_3_empty_n;
    sc_signal< sc_logic > ytop_c27_full_n;
    sc_signal< sc_lv<16> > ytop_c27_dout;
    sc_signal< sc_logic > ytop_c27_empty_n;
    sc_signal< sc_logic > color1_c28_full_n;
    sc_signal< sc_lv<8> > color1_c28_dout;
    sc_signal< sc_logic > color1_c28_empty_n;
    sc_signal< sc_logic > color2_c29_full_n;
    sc_signal< sc_lv<8> > color2_c29_dout;
    sc_signal< sc_logic > color2_c29_empty_n;
    sc_signal< sc_logic > color3_c30_full_n;
    sc_signal< sc_lv<8> > color3_c30_dout;
    sc_signal< sc_logic > color3_c30_empty_n;
    sc_signal< sc_logic > letter_img_3_data_st_full_n;
    sc_signal< sc_lv<8> > letter_img_3_data_st_dout;
    sc_signal< sc_logic > letter_img_3_data_st_empty_n;
    sc_signal< sc_logic > letter_img_3_data_st_1_full_n;
    sc_signal< sc_lv<8> > letter_img_3_data_st_1_dout;
    sc_signal< sc_logic > letter_img_3_data_st_1_empty_n;
    sc_signal< sc_logic > letter_img_3_data_st_2_full_n;
    sc_signal< sc_lv<8> > letter_img_3_data_st_2_dout;
    sc_signal< sc_logic > letter_img_3_data_st_2_empty_n;
    sc_signal< sc_logic > letter_img_3_data_st_3_full_n;
    sc_signal< sc_lv<8> > letter_img_3_data_st_3_dout;
    sc_signal< sc_logic > letter_img_3_data_st_3_empty_n;
    sc_signal< sc_logic > ytop_c31_full_n;
    sc_signal< sc_lv<16> > ytop_c31_dout;
    sc_signal< sc_logic > ytop_c31_empty_n;
    sc_signal< sc_logic > color1_c32_full_n;
    sc_signal< sc_lv<8> > color1_c32_dout;
    sc_signal< sc_logic > color1_c32_empty_n;
    sc_signal< sc_logic > color2_c33_full_n;
    sc_signal< sc_lv<8> > color2_c33_dout;
    sc_signal< sc_logic > color2_c33_empty_n;
    sc_signal< sc_logic > color3_c34_full_n;
    sc_signal< sc_lv<8> > color3_c34_dout;
    sc_signal< sc_logic > color3_c34_empty_n;
    sc_signal< sc_logic > letter_img_4_data_st_full_n;
    sc_signal< sc_lv<8> > letter_img_4_data_st_dout;
    sc_signal< sc_logic > letter_img_4_data_st_empty_n;
    sc_signal< sc_logic > letter_img_4_data_st_1_full_n;
    sc_signal< sc_lv<8> > letter_img_4_data_st_1_dout;
    sc_signal< sc_logic > letter_img_4_data_st_1_empty_n;
    sc_signal< sc_logic > letter_img_4_data_st_2_full_n;
    sc_signal< sc_lv<8> > letter_img_4_data_st_2_dout;
    sc_signal< sc_logic > letter_img_4_data_st_2_empty_n;
    sc_signal< sc_logic > letter_img_4_data_st_3_full_n;
    sc_signal< sc_lv<8> > letter_img_4_data_st_3_dout;
    sc_signal< sc_logic > letter_img_4_data_st_3_empty_n;
    sc_signal< sc_logic > ytop_c35_full_n;
    sc_signal< sc_lv<16> > ytop_c35_dout;
    sc_signal< sc_logic > ytop_c35_empty_n;
    sc_signal< sc_logic > color1_c36_full_n;
    sc_signal< sc_lv<8> > color1_c36_dout;
    sc_signal< sc_logic > color1_c36_empty_n;
    sc_signal< sc_logic > color2_c37_full_n;
    sc_signal< sc_lv<8> > color2_c37_dout;
    sc_signal< sc_logic > color2_c37_empty_n;
    sc_signal< sc_logic > color3_c38_full_n;
    sc_signal< sc_lv<8> > color3_c38_dout;
    sc_signal< sc_logic > color3_c38_empty_n;
    sc_signal< sc_logic > letter_img_5_data_st_full_n;
    sc_signal< sc_lv<8> > letter_img_5_data_st_dout;
    sc_signal< sc_logic > letter_img_5_data_st_empty_n;
    sc_signal< sc_logic > letter_img_5_data_st_1_full_n;
    sc_signal< sc_lv<8> > letter_img_5_data_st_1_dout;
    sc_signal< sc_logic > letter_img_5_data_st_1_empty_n;
    sc_signal< sc_logic > letter_img_5_data_st_2_full_n;
    sc_signal< sc_lv<8> > letter_img_5_data_st_2_dout;
    sc_signal< sc_logic > letter_img_5_data_st_2_empty_n;
    sc_signal< sc_logic > letter_img_5_data_st_3_full_n;
    sc_signal< sc_lv<8> > letter_img_5_data_st_3_dout;
    sc_signal< sc_logic > letter_img_5_data_st_3_empty_n;
    sc_signal< sc_logic > ytop_c39_full_n;
    sc_signal< sc_lv<16> > ytop_c39_dout;
    sc_signal< sc_logic > ytop_c39_empty_n;
    sc_signal< sc_logic > color1_c40_full_n;
    sc_signal< sc_lv<8> > color1_c40_dout;
    sc_signal< sc_logic > color1_c40_empty_n;
    sc_signal< sc_logic > color2_c41_full_n;
    sc_signal< sc_lv<8> > color2_c41_dout;
    sc_signal< sc_logic > color2_c41_empty_n;
    sc_signal< sc_logic > color3_c42_full_n;
    sc_signal< sc_lv<8> > color3_c42_dout;
    sc_signal< sc_logic > color3_c42_empty_n;
    sc_signal< sc_logic > letter_img_6_data_st_full_n;
    sc_signal< sc_lv<8> > letter_img_6_data_st_dout;
    sc_signal< sc_logic > letter_img_6_data_st_empty_n;
    sc_signal< sc_logic > letter_img_6_data_st_1_full_n;
    sc_signal< sc_lv<8> > letter_img_6_data_st_1_dout;
    sc_signal< sc_logic > letter_img_6_data_st_1_empty_n;
    sc_signal< sc_logic > letter_img_6_data_st_2_full_n;
    sc_signal< sc_lv<8> > letter_img_6_data_st_2_dout;
    sc_signal< sc_logic > letter_img_6_data_st_2_empty_n;
    sc_signal< sc_logic > letter_img_6_data_st_3_full_n;
    sc_signal< sc_lv<8> > letter_img_6_data_st_3_dout;
    sc_signal< sc_logic > letter_img_6_data_st_3_empty_n;
    sc_signal< sc_logic > ap_sync_done;
    sc_signal< sc_logic > ap_sync_ready;
    sc_signal< sc_logic > ap_sync_reg_hls_rect_entry3_U0_ap_ready;
    sc_signal< sc_logic > ap_sync_hls_rect_entry3_U0_ap_ready;
    sc_signal< sc_lv<2> > hls_rect_entry3_U0_ap_ready_count;
    sc_signal< sc_logic > ap_sync_reg_AXIvideo2Mat_U0_ap_ready;
    sc_signal< sc_logic > ap_sync_AXIvideo2Mat_U0_ap_ready;
    sc_signal< sc_lv<2> > AXIvideo2Mat_U0_ap_ready_count;
    sc_signal< sc_lv<1> > start_for_hls_rect_entry304_U0_din;
    sc_signal< sc_logic > start_for_hls_rect_entry304_U0_full_n;
    sc_signal< sc_lv<1> > start_for_hls_rect_entry304_U0_dout;
    sc_signal< sc_logic > start_for_hls_rect_entry304_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Block_proc_U0_din;
    sc_signal< sc_logic > start_for_Block_proc_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Block_proc_U0_dout;
    sc_signal< sc_logic > start_for_Block_proc_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Add_Char1_U0_din;
    sc_signal< sc_logic > start_for_Add_Char1_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Char1_U0_dout;
    sc_signal< sc_logic > start_for_Add_Char1_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Add_Char2_U0_din;
    sc_signal< sc_logic > start_for_Add_Char2_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Char2_U0_dout;
    sc_signal< sc_logic > start_for_Add_Char2_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Add_Char3_U0_din;
    sc_signal< sc_logic > start_for_Add_Char3_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Char3_U0_dout;
    sc_signal< sc_logic > start_for_Add_Char3_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Add_Char4_U0_din;
    sc_signal< sc_logic > start_for_Add_Char4_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Char4_U0_dout;
    sc_signal< sc_logic > start_for_Add_Char4_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Add_Char5_U0_din;
    sc_signal< sc_logic > start_for_Add_Char5_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Char5_U0_dout;
    sc_signal< sc_logic > start_for_Add_Char5_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_Add_Char6_U0_din;
    sc_signal< sc_logic > start_for_Add_Char6_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Char6_U0_dout;
    sc_signal< sc_logic > start_for_Add_Char6_U0_empty_n;
    sc_signal< sc_logic > Block_proc_U0_start_full_n;
    sc_signal< sc_logic > Block_proc_U0_start_write;
    sc_signal< sc_lv<1> > start_for_Add_Rectangle_U0_din;
    sc_signal< sc_logic > start_for_Add_Rectangle_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Add_Rectangle_U0_dout;
    sc_signal< sc_logic > start_for_Add_Rectangle_U0_empty_n;
    sc_signal< sc_logic > Add_Rectangle_U0_start_full_n;
    sc_signal< sc_logic > Add_Rectangle_U0_start_write;
    sc_signal< sc_logic > Add_Char1_U0_start_full_n;
    sc_signal< sc_logic > Add_Char1_U0_start_write;
    sc_signal< sc_logic > Add_Char2_U0_start_full_n;
    sc_signal< sc_logic > Add_Char2_U0_start_write;
    sc_signal< sc_logic > Add_Char3_U0_start_full_n;
    sc_signal< sc_logic > Add_Char3_U0_start_write;
    sc_signal< sc_logic > Add_Char4_U0_start_full_n;
    sc_signal< sc_logic > Add_Char4_U0_start_write;
    sc_signal< sc_logic > Add_Char5_U0_start_full_n;
    sc_signal< sc_logic > Add_Char5_U0_start_write;
    sc_signal< sc_lv<1> > start_for_Mat2AXIvideo_U0_din;
    sc_signal< sc_logic > start_for_Mat2AXIvideo_U0_full_n;
    sc_signal< sc_lv<1> > start_for_Mat2AXIvideo_U0_dout;
    sc_signal< sc_logic > start_for_Mat2AXIvideo_U0_empty_n;
    sc_signal< sc_logic > Mat2AXIvideo_U0_start_full_n;
    sc_signal< sc_logic > Mat2AXIvideo_U0_start_write;
    static const int C_S_AXI_DATA_WIDTH;
    static const int C_S_AXI_WSTRB_WIDTH;
    static const int C_S_AXI_ADDR_WIDTH;
    static const sc_logic ap_const_logic_1;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<4> ap_const_lv4_0;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<2> ap_const_lv2_0;
    static const sc_lv<2> ap_const_lv2_1;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_clk_no_reset_();
    void thread_AXIvideo2Mat_U0_ap_continue();
    void thread_AXIvideo2Mat_U0_ap_start();
    void thread_Add_Char1_U0_ap_continue();
    void thread_Add_Char1_U0_ap_start();
    void thread_Add_Char1_U0_start_full_n();
    void thread_Add_Char1_U0_start_write();
    void thread_Add_Char2_U0_ap_continue();
    void thread_Add_Char2_U0_ap_start();
    void thread_Add_Char2_U0_start_full_n();
    void thread_Add_Char2_U0_start_write();
    void thread_Add_Char3_U0_ap_continue();
    void thread_Add_Char3_U0_ap_start();
    void thread_Add_Char3_U0_start_full_n();
    void thread_Add_Char3_U0_start_write();
    void thread_Add_Char4_U0_ap_continue();
    void thread_Add_Char4_U0_ap_start();
    void thread_Add_Char4_U0_start_full_n();
    void thread_Add_Char4_U0_start_write();
    void thread_Add_Char5_U0_ap_continue();
    void thread_Add_Char5_U0_ap_start();
    void thread_Add_Char5_U0_start_full_n();
    void thread_Add_Char5_U0_start_write();
    void thread_Add_Char6_U0_ap_continue();
    void thread_Add_Char6_U0_ap_start();
    void thread_Add_Rectangle_U0_ap_continue();
    void thread_Add_Rectangle_U0_ap_start();
    void thread_Add_Rectangle_U0_start_full_n();
    void thread_Add_Rectangle_U0_start_write();
    void thread_Block_proc_U0_ap_continue();
    void thread_Block_proc_U0_ap_start();
    void thread_Block_proc_U0_start_full_n();
    void thread_Block_proc_U0_start_write();
    void thread_Mat2AXIvideo_U0_ap_continue();
    void thread_Mat2AXIvideo_U0_ap_start();
    void thread_Mat2AXIvideo_U0_start_full_n();
    void thread_Mat2AXIvideo_U0_start_write();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_rst_n_inv();
    void thread_ap_sync_AXIvideo2Mat_U0_ap_ready();
    void thread_ap_sync_continue();
    void thread_ap_sync_done();
    void thread_ap_sync_hls_rect_entry3_U0_ap_ready();
    void thread_ap_sync_ready();
    void thread_hls_rect_entry304_U0_ap_continue();
    void thread_hls_rect_entry304_U0_ap_start();
    void thread_hls_rect_entry304_U0_start_full_n();
    void thread_hls_rect_entry3_U0_ap_continue();
    void thread_hls_rect_entry3_U0_ap_start();
    void thread_start_for_Add_Char1_U0_din();
    void thread_start_for_Add_Char2_U0_din();
    void thread_start_for_Add_Char3_U0_din();
    void thread_start_for_Add_Char4_U0_din();
    void thread_start_for_Add_Char5_U0_din();
    void thread_start_for_Add_Char6_U0_din();
    void thread_start_for_Add_Rectangle_U0_din();
    void thread_start_for_Block_proc_U0_din();
    void thread_start_for_Mat2AXIvideo_U0_din();
    void thread_start_for_hls_rect_entry304_U0_din();
    void thread_video_dst_TDATA();
    void thread_video_dst_TDEST();
    void thread_video_dst_TID();
    void thread_video_dst_TKEEP();
    void thread_video_dst_TLAST();
    void thread_video_dst_TSTRB();
    void thread_video_dst_TUSER();
    void thread_video_dst_TVALID();
    void thread_video_src_TREADY();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
