clk 1 bit bool
rst 1 bit sc_logic
xt_rsc_0_0_adra 7 bit_vector sc_lv
xt_rsc_0_0_da 32 bit_vector sc_lv
xt_rsc_0_0_wea 1 bit sc_logic
xt_rsc_0_0_qa 32 bit_vector sc_lv
xt_rsc_0_0_adrb 7 bit_vector sc_lv
xt_rsc_0_0_db 32 bit_vector sc_lv
xt_rsc_0_0_web 1 bit sc_logic
xt_rsc_0_0_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_0_lz 1 bit sc_logic
xt_rsc_0_1_adra 7 bit_vector sc_lv
xt_rsc_0_1_da 32 bit_vector sc_lv
xt_rsc_0_1_wea 1 bit sc_logic
xt_rsc_0_1_qa 32 bit_vector sc_lv
xt_rsc_0_1_adrb 7 bit_vector sc_lv
xt_rsc_0_1_db 32 bit_vector sc_lv
xt_rsc_0_1_web 1 bit sc_logic
xt_rsc_0_1_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_1_lz 1 bit sc_logic
xt_rsc_0_2_adra 7 bit_vector sc_lv
xt_rsc_0_2_da 32 bit_vector sc_lv
xt_rsc_0_2_wea 1 bit sc_logic
xt_rsc_0_2_qa 32 bit_vector sc_lv
xt_rsc_0_2_adrb 7 bit_vector sc_lv
xt_rsc_0_2_db 32 bit_vector sc_lv
xt_rsc_0_2_web 1 bit sc_logic
xt_rsc_0_2_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_2_lz 1 bit sc_logic
xt_rsc_0_3_adra 7 bit_vector sc_lv
xt_rsc_0_3_da 32 bit_vector sc_lv
xt_rsc_0_3_wea 1 bit sc_logic
xt_rsc_0_3_qa 32 bit_vector sc_lv
xt_rsc_0_3_adrb 7 bit_vector sc_lv
xt_rsc_0_3_db 32 bit_vector sc_lv
xt_rsc_0_3_web 1 bit sc_logic
xt_rsc_0_3_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_3_lz 1 bit sc_logic
xt_rsc_0_4_adra 7 bit_vector sc_lv
xt_rsc_0_4_da 32 bit_vector sc_lv
xt_rsc_0_4_wea 1 bit sc_logic
xt_rsc_0_4_qa 32 bit_vector sc_lv
xt_rsc_0_4_adrb 7 bit_vector sc_lv
xt_rsc_0_4_db 32 bit_vector sc_lv
xt_rsc_0_4_web 1 bit sc_logic
xt_rsc_0_4_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_4_lz 1 bit sc_logic
xt_rsc_0_5_adra 7 bit_vector sc_lv
xt_rsc_0_5_da 32 bit_vector sc_lv
xt_rsc_0_5_wea 1 bit sc_logic
xt_rsc_0_5_qa 32 bit_vector sc_lv
xt_rsc_0_5_adrb 7 bit_vector sc_lv
xt_rsc_0_5_db 32 bit_vector sc_lv
xt_rsc_0_5_web 1 bit sc_logic
xt_rsc_0_5_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_5_lz 1 bit sc_logic
xt_rsc_0_6_adra 7 bit_vector sc_lv
xt_rsc_0_6_da 32 bit_vector sc_lv
xt_rsc_0_6_wea 1 bit sc_logic
xt_rsc_0_6_qa 32 bit_vector sc_lv
xt_rsc_0_6_adrb 7 bit_vector sc_lv
xt_rsc_0_6_db 32 bit_vector sc_lv
xt_rsc_0_6_web 1 bit sc_logic
xt_rsc_0_6_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_6_lz 1 bit sc_logic
xt_rsc_0_7_adra 7 bit_vector sc_lv
xt_rsc_0_7_da 32 bit_vector sc_lv
xt_rsc_0_7_wea 1 bit sc_logic
xt_rsc_0_7_qa 32 bit_vector sc_lv
xt_rsc_0_7_adrb 7 bit_vector sc_lv
xt_rsc_0_7_db 32 bit_vector sc_lv
xt_rsc_0_7_web 1 bit sc_logic
xt_rsc_0_7_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_7_lz 1 bit sc_logic
p_rsc_dat 32 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
twiddle_rsc_radr 10 bit_vector sc_lv
twiddle_rsc_q 32 bit_vector sc_lv
twiddle_rsc_triosy_lz 1 bit sc_logic
twiddle_h_rsc_radr 10 bit_vector sc_lv
twiddle_h_rsc_q 32 bit_vector sc_lv
twiddle_h_rsc_triosy_lz 1 bit sc_logic
