
`timescale 1ns / 1ns

module test;


wire  Z;

reg  A;



inv top(Z, A); 
 
