Flow report for RCB_FPGA_3_1
Thu Aug  1 12:19:16 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Flow Summary                                                                        ;
+------------------------------------+------------------------------------------------+
; Flow Status                        ; Successful - Thu Aug  1 12:19:16 2024          ;
; Quartus Prime Version              ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                      ; RCB_FPGA_3_1                                   ;
; Top-level Entity Name              ; RCB_TOP                                        ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M40DCF256I7G                                 ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,816 / 40,368 ( 7 % )                         ;
;     Total combinational functions  ; 2,199 / 40,368 ( 5 % )                         ;
;     Dedicated logic registers      ; 1,877 / 40,368 ( 5 % )                         ;
; Total registers                    ; 1877                                           ;
; Total pins                         ; 156 / 178 ( 88 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 876,544 / 1,290,240 ( 68 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 250 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0                                              ;
+------------------------------------+------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 08/01/2024 12:17:46 ;
; Main task         ; Compilation         ;
; Revision Name     ; RCB_FPGA_3_1        ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                  ;
+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+-----------------------------------+
; Assignment Name                                ; Value                                                                                                                          ; Default Value ; Entity Name ; Section Id                        ;
+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                          ; 189741479133756.172250386603432                                                                                                ; --            ; --          ; --                                ;
; EDA_BOARD_DESIGN_TIMING_TOOL                   ; Stamp (Timing)                                                                                                                 ; <None>        ; --          ; --                                ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                ; Off                                                                                                                            ; --            ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                ; Off                                                                                                                            ; --            ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                ; Off                                                                                                                            ; --            ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                ; Off                                                                                                                            ; --            ; --          ; eda_board_design_symbol           ;
; EDA_OUTPUT_DATA_FORMAT                         ; Stamp                                                                                                                          ; --            ; --          ; eda_board_design_timing           ;
; EDA_OUTPUT_DATA_FORMAT                         ; Verilog Hdl                                                                                                                    ; --            ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                            ; ModelSim (Verilog)                                                                                                             ; <None>        ; --          ; --                                ;
; EDA_TIME_SCALE                                 ; 1 ps                                                                                                                           ; --            ; --          ; eda_simulation                    ;
; EDA_USER_COMPILED_SIMULATION_LIBRARY_DIRECTORY ; C:/tracePCB/RCB/RCB_FPGA/simulation/modelsim/MAX 10                                                                            ; --            ; --          ; eda_simulation                    ;
; ENABLE_SIGNALTAP                               ; On                                                                                                                             ; --            ; --          ; --                                ;
; FITTER_EFFORT                                  ; Standard Fit                                                                                                                   ; Auto Fit      ; --          ; --                                ;
; MAX_CORE_JUNCTION_TEMP                         ; 100                                                                                                                            ; --            ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP                         ; -40                                                                                                                            ; --            ; --          ; --                                ;
; MISC_FILE                                      ; PLL1_inst.v                                                                                                                    ; --            ; --          ; --                                ;
; MISC_FILE                                      ; PLL1_bb.v                                                                                                                      ; --            ; --          ; --                                ;
; MISC_FILE                                      ; PLL1.ppf                                                                                                                       ; --            ; --          ; --                                ;
; MISC_FILE                                      ; pll2.bsf                                                                                                                       ; --            ; --          ; --                                ;
; MISC_FILE                                      ; pll2_inst.v                                                                                                                    ; --            ; --          ; --                                ;
; MISC_FILE                                      ; pll2_bb.v                                                                                                                      ; --            ; --          ; --                                ;
; MISC_FILE                                      ; pll2.ppf                                                                                                                       ; --            ; --          ; --                                ;
; MISC_FILE                                      ; RX_FIFO.cmp                                                                                                                    ; --            ; --          ; --                                ;
; MISC_FILE                                      ; UART_PLL_bb.v                                                                                                                  ; --            ; --          ; --                                ;
; MISC_FILE                                      ; UART_PLL.cmp                                                                                                                   ; --            ; --          ; --                                ;
; MISC_FILE                                      ; UART_PLL.ppf                                                                                                                   ; --            ; --          ; --                                ;
; MUX_RESTRUCTURE                                ; Off                                                                                                                            ; Auto          ; --          ; --                                ;
; OPTIMIZATION_MODE                              ; Aggressive Performance                                                                                                         ; Balanced      ; --          ; --                                ;
; PARTITION_COLOR                                ; -- (Not supported for targeted family)                                                                                         ; --            ; RCB_TOP     ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL            ; -- (Not supported for targeted family)                                                                                         ; --            ; RCB_TOP     ; Top                               ;
; PARTITION_NETLIST_TYPE                         ; -- (Not supported for targeted family)                                                                                         ; --            ; RCB_TOP     ; Top                               ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                 ; On                                                                                                                             ; Off           ; --          ; --                                ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING           ; On                                                                                                                             ; Off           ; --          ; --                                ;
; PLACEMENT_EFFORT_MULTIPLIER                    ; 4.0                                                                                                                            ; 1.0           ; --          ; --                                ;
; POWER_BOARD_THERMAL_MODEL                      ; None (CONSERVATIVE)                                                                                                            ; --            ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION                  ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                          ; --            ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY                       ; output_files                                                                                                                   ; --            ; --          ; --                                ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL               ; MAXIMUM                                                                                                                        ; Normal        ; --          ; --                                ;
; SLD_FILE                                       ; db/stp1_auto_stripped.stp                                                                                                      ; --            ; --          ; --                                ;
; SLD_NODE_CREATOR_ID                            ; 110                                                                                                                            ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_ENTITY_NAME                           ; sld_signaltap                                                                                                                  ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                        ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_NODE_INFO=805334528                                                                                                        ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_POWER_UP_TRIGGER=0                                                                                                         ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                  ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                     ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                 ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_STATE_BITS=11                                                                                                              ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_BUFFER_FULL_STOP=1                                                                                                         ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                   ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_INCREMENTAL_ROUTING=1                                                                                                      ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_TRIGGER_LEVEL=1                                                                                                            ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_TRIGGER_IN_ENABLED=0                                                                                                       ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_TRIGGER_PIPELINE=0                                                                                                         ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_RAM_PIPELINE=0                                                                                                             ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_COUNTER_PIPELINE=0                                                                                                         ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                           ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                   ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                  ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_SEGMENT_SIZE=32768                                                                                                         ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_SAMPLE_DEPTH=32768                                                                                                         ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_DATA_BITS=26                                                                                                               ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_TRIGGER_BITS=26                                                                                                            ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_STORAGE_QUALIFIER_BITS=26                                                                                                  ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_INVERSION_MASK=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                  ; SLD_INVERSION_MASK_LENGTH=107                                                                                                  ; --            ; --          ; auto_signaltap_0                  ;
; TOP_LEVEL_ENTITY                               ; RCB_TOP                                                                                                                        ; RCB_FPGA_3_1  ; --          ; --                                ;
; USE_SIGNALTAP_FILE                             ; output_files/stp1.stp                                                                                                          ; --            ; --          ; --                                ;
+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:44     ; 1.0                     ; 4985 MB             ; 00:00:49                           ;
; Fitter               ; 00:00:22     ; 1.4                     ; 6085 MB             ; 00:00:53                           ;
; Assembler            ; 00:00:05     ; 1.0                     ; 4732 MB             ; 00:00:03                           ;
; Timing Analyzer      ; 00:00:06     ; 1.8                     ; 4942 MB             ; 00:00:06                           ;
; EDA Netlist Writer   ; 00:00:03     ; 1.0                     ; 4711 MB             ; 00:00:02                           ;
; Total                ; 00:01:20     ; --                      ; --                  ; 00:01:53                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; Fs-YonatanZ-7430 ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; Fs-YonatanZ-7430 ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; Fs-YonatanZ-7430 ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; Fs-YonatanZ-7430 ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; Fs-YonatanZ-7430 ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off RCB_FPGA -c RCB_FPGA_3_1
quartus_fit --read_settings_files=off --write_settings_files=off RCB_FPGA -c RCB_FPGA_3_1
quartus_asm --read_settings_files=off --write_settings_files=off RCB_FPGA -c RCB_FPGA_3_1
quartus_sta RCB_FPGA -c RCB_FPGA_3_1
quartus_eda --read_settings_files=off --write_settings_files=off RCB_FPGA -c RCB_FPGA_3_1



