
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module Lab7(

	//////////// LED //////////
	output		     [9:0]		LEDR,

	//////////// SW //////////
	input 		     [9:0]		SW
);



//=======================================================
//  REG/WIRE declarations
//=======================================================

//=======================================================
//  Structural coding
//=======================================================

	half_adder(SW[1], SW[0], LEDR[1], LEDR[0]);

endmodule
