# P4回忆

### **组合逻辑别用非阻塞赋值，会死的。。**

```verilog
always @(*)begin
	if(reset)
		cnt = 32'b0;
	else begin
		cnt = 32'b0; // 这个很重要 
		for(i=0;i<32;i=i+1)begin
			cnt = cnt + RD2[i];
		end
	end
end
```

**在组合逻辑中使用寄存器记得每次使用前要清零 不然会导致错误。**

### 逻辑右移

```verilog
$signed($signed(A)>>>B);
```

没来得及看的第一道题

#### ras 

if（imm == 0）GPR[rt] <= GPR[rs]
else if (imm < 32) 
temp = ～GPR\[rs][31:32-imm] || GPR\[rs][31-imm:0]
num = how many 1 in imm
GPR[rt] = temp >>> num
else 
temp = ~GPR[rs]
GPR[rt] = temp >>> num

```verilog
if(Imm<= 16'd32) begin
		for(i=31;i>=0&&i>=(32-Imm);i=i-1)begin
			   A[i] = ~SrcB[i];
		end
		for(i=(32-Imm-1);i>=0;i=i-1)begin
			   A[i] = SrcB[i];
		end
		end
		else begin
				A = ~SrcB;
		end
```

**要给Imm判断大小，貌似不能判断 i >= 一个负数的情况**

写while一定要用i++  千万不能忘了