# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../trabajo_vhdl.srcs/sources_1/new/C_clk.vhd" \
"../../../../trabajo_vhdl.srcs/sim_1/new/divisor_reloj_tb.vhd" \

# Do not sort compile order
nosort
