---
title: "컴퓨터 구조: Digital Components 1-1"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Digital Components 1-1

#### 1. Decoders

---

- n개의 input을 받고 m개의 서로다른 output을 내는 회로.
- ex. n-to-m line decoder, NxM decoder

- 2x4 decoder, 2-to-4-line decoder
  ![2-1](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b8829c94-25bb-4149-9357-b5e5113cd478)

- 위 표는 가장 일반적인 decoder의 truth table이며 input과 output의 특징을 잘 살펴보자.
- input은 2bit로 2진수로 0~3의 값을 나타낼 수 있으며 output은 input 0~3에 해당하는 변수만 1로 출력된다.

- 나아가 3x8 decoder의 truth table은 아래와 같다.
  ![2-4](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a0654d2b-1142-452e-9fea-bb448f1f5709)

- 추가로 위 회로에는 Enable변수가 추가되어 있다.
- Enable 변수가 0이 들어오면 모든 output이 0이고 1일때는 input값에 따라 output이 설정되는 회로 구성이다.

- 이때 3x8 decoder의 truth table을 구역을 나누어서 살펴보자
  ![2-6](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/d64fc430-140c-4e21-80b9-26c6fa64f8f0)

- A2를 제외하고 보았을때 A0 A1에 대하여 각각 2x4 decoder 2개의 truth table로 이루어져 있는 모습을 볼 수 있다.
- 따라서 3x8 decoder는 2개의 2x4 decoder로 설계가 가능하다.
  ![2-7](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/c6f06cd6-c748-43b8-87d9-6427e32d3f15)
- A1, A0는 공통으로 사용하면서 A2와 A2의 inverter를 각각 Enable 변수로 넣어주면 A2가 0일땐 위의 decoder가 동작하고 A2가 1일땐 아래의 decoder가 동작하도록 설계가 가능하다.

#### 2. NAND Decoder

---

![2-5](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b9a559ab-417f-4fd6-94b4-435b59bf3330)

- NAND Decoder는 앞서 배운 decoder와 반대로 동작한다.
- input이 나타내는 2진수의 값에 해당하는 output만 0이고 나머지 output은 1로 표시된다.
- 이때 Enable변수는 1일때 모든 output이 1로 설정되고 0이면 input값을 따른다.
- NAND decoder의 회로특징을 보면 쉽게 이해할 수 있다.

#### 3. Encoder

---

- decoder에서 input과 output이 뒤바뀐 형태의 회로.
- 3x8 encoder의 truth table은 아래와 같다.

![2-8](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ba43766c-173c-4dce-b1ea-483e152ddeda)

#### 4. Multiplexers (MUX, Data selector)

---

- n개의 input중 1개를 골라서 output으로 도출하는 회로.
- input을 결정하기 위한 S(Selection Signal)이 사용된다.
- input이 2^n개 일때 S는 n개가 필요하다.

![2-9](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ef51c786-116d-461c-88be-74a9cdeda4c4)

- 4x1 multiplexer의 회로이다.
- 각 AND gate에 변수와 S를 연결하여 S값에 따라 어떤 input을 output으로 결정할지 정할 수 있다.

![2-11](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/fedf021d-f22b-4717-9c6b-9f9f6c6d2527)

- 위 표는 4x1 multiplexer의 Funtion table이다.

  > 위 표는 truth table이 아니다. truth table은 입력에 조합에 의해 결정되는 output을 나타낸 표이지만 Multiplexer는 단순히 입력중 하나를 선택하는 과정이기 때문에 funtion table이라고 표현한다.

- 추가로 위 Funtion table에는 표시되지 않았지만 multiplexer에도 Enable 변수를 추가하여 1일때만 동작하고 0일때는 어떤 input도 고르지 않고 0을 출력하게 할 수 있다.
