# <center>实验二 时序逻辑设计

### **一、实验目的**

1 掌握Verilog语言和Vivado、Logisim开发平台的使用；

2 掌握基础时序逻辑电路的设计和测试方法。

 

### **二、实验内容（使用Logisim或Vivado实现）**

1 锁存器、触发器的设计与测试

2 寄存器、计数器的设计与测试

3 状态机的设计与测试

 

### **三、实验要求**

1 掌握Vivado或Logisim开发工具的使用，掌握以上电路的设计和测试方法；

2 记录设计和调试过程（Verilog代码/电路图/表达式/真值表，Vivado仿真结果，Logisim验证结果等）；

3 分析Vivado仿真波形/Logism验证结果，注重输入输出之间的对应关系。

 

### **四、实验过程及分析**

_实验均用vivado实现_

**1. 锁存器**

这里实现的是D锁存器，design代码如下

 ```verilog
 module D_latch(Q,QN,D,EN,RST);
     output reg Q,QN; //状态Q,~Q
     input D;		 //激励信号
     input EN,RST;	 //使能信号，复位信号
     
     always@(EN,RST,D)begin
         if(RST)begin	//复位优先
             Q=0;		//阻塞语句，顺序执行
             QN=1;
         end
         else if(EN)begin
             Q<=D;	//非阻塞赋值，并行执行
             QN<=~D;
         end
     end
 endmodule
 ```

- 分析：首先always语句触发条件包括：使能信号EN,复位信号RST,激励信号D.接下来第一句优先判定RST，因此是复位优先。Q存储状态，复位将Q置为0。其中需要注意的细节是**_阻塞赋值方式_,**使用=方式赋值将在语句结束后直接执行，而使用<=非阻塞赋值方式，不会立即赋值，而是在代码块结束后，将所有非阻塞赋值语句以并行方式同时赋值。

sim文件如下

```verilog
module sim_D;
    reg D,EN,RST;
    wire Q,QN;
    D_latch d1(Q,QN,D,EN,RST); //实例化
    initial 
    begin
        D=0;EN=0;RST=0;
        fork
            repeat(100)#10 D=~D;
            repeat(50)#20 EN=~EN;
            repeat(25)#40 RST=~RST;
        join
    end
endmodule 
```

- 分析：语句比较简单，通过fork并行,以不同频率改变多个变量电平（包括激励D,使能信号EN，复位信号RST)来观察仿真波形。注意，这里RST事实上是最不常用的，因此变化频率要尽可能低些。

_tips:这里的Q和QN一定**不能定义成reg类型**，具体在后续的“调试和心得体会”中阐述，此处不再赘述。_

simulation波形如下

![image-20231022205228959](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022205228959.png)

- 分析：在光标处，D为0，使能信号EN=1，RST=0，因此是正常的存储语句，这时Q和D一致，为0，符合预期。

RTL分析如下

![image-20231022205541914](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022205541914.png)

**2.触发器**

首先回答一下PPT中的问题，如下

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023010849577.png" alt="image-20231023010849577" style="zoom:67%;" />

- 区别：同步复位有统一的时钟信号控制，复位信号要等时钟信号上升（或下降沿）才能触发；而异步复位没有统一的时钟信号，当RST复位信号来临立刻就可以进行复位。
- 如何实现：实现使能+复位的verilog代码下面会详细写出，此处不赘述。
- 优先级问题：无论是同步还是异步，理应优先判定RST复位信号是否有效，即优先级复位信号最高。

D触发器design代码如下

```verilog
module D_ff(Q,QN,D,EN,RST,CLK);
    output reg Q,QN;
    input D;
    input EN,RST,CLK;	//EN使能信号
    always @ (posedge CLK)begin//优先级问题
        if(RST)begin Q<=1'b0;QN<=1'b1;end
        else if(EN)begin Q<=D;QN<=~D;end
    end
endmodule
```

- 分析：always通过时钟信号上升沿触发，在每一个时钟信号来临时，优先判定了RST复位信号，因此是同步复位方式，如果复位信号无效，则根据使能信号将状态Q以非阻塞赋值方式存储D值。

上面是实现同步复位的方式，如果要实现异步复位，只需要将always语句的条件中包括RST的变化，修改如下即可

```verilog
always @ (posedge CLK,posedge RST) begin
```

sim仿真文件如下

```verilog
module sim_D_ff;
    reg D,EN,RST,CLK;
    wire Q,QN;
    D_ff d_ff(Q,QN,D,EN,RST,CLK);
    initial 
    begin
        D=0;EN=0;RST=0;CLK=0;
        fork
            repeat(100)#10 CLK=~CLK;
            repeat(95)#8 D=~D;
            repeat(45)#15 EN=~EN;
            repeat(28)#25 RST=~RST;
        join
    end
endmodule 
```

- 分析：重复上文sim文件思想，用repeat来不断对变量取反，得到不同频率的波形时序图如下

![image-20231022222104761](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022222104761.png)

- 分析：观察光标处，使能EN有效，D值为1（且RST=0），在此处的时钟上升沿信号来临时，触发器的状态Q从0变化为1，符合预期。

RTL分析如下

![image-20231022222132880](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022222132880.png)

**3.寄存器**

寄存器在数字逻辑电路中可以理解为多个触发器存储二进制位状态的拼接，因此可以有串行（一次输入一位）和并行（一次输入位宽大小）寄存器，此处用verilog模拟并行寄存器，design文件如下

```verilog
module register(Q, D, OE, CLK);
    parameter N=8;
    output reg [N-1:0]Q;
    input [N:1]D;
    input OE,CLK;	//三态输出控制OE
    always @ (posedge CLK or posedge OE) //CLK,OE边沿敏感触发
        if(OE)Q<=8'bzzzz_zzzz;  //输出高阻态
        else Q<=D;				//非阻塞存储状态
 endmodule
```

- 分析：N是位宽参数，预先设定，D是N位激励信号，Q为N位状态信号，OE是三态控制信号，在always语句中，优先判定OE是否有效，将Q存储高阻态，否则当正常时钟上升沿来临时存储D值，这里仍然使用非阻塞赋值。

sim文件如下

```verilog
module sim_register;
    parameter N=8;
    reg [N:1]D;
    reg OE,CLK;
    wire [N-1:0]Q;
    register register(Q,D,OE,CLK); //实例化
    initial begin
    CLK=0;OE=0;D=0;
    fork
        repeat(100)#8 CLK=~CLK;
        repeat(100)#10 D=D+'b1;
        repeat(50)#20 OE=~OE;
    join
    end
endmodule
```

- 分析：思路基本不变，通过fork并行以不同频率改变多组信号（CLK,D,OE)，其中D以递增方式逐次+1，最后观察波形如下

![image-20231022223015965](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022223015965.png)

这里可以看到在光标向前的时钟上升沿，由于D值仍然为0，故这一触发过程结果Q=0，在下个时钟信号来临时，由于OE信号有效，即使D！=0，此时优先将Q置为了高阻态（蓝色部分）。为了观察是否成功并行赋值，向后继续观察波形如图

![image-20231022223110801](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022223110801.png)

这里光标所在的时钟信号的上升沿，没有OE信号，因此将D=‘b100成功赋值给Q='b100，符合预期。

RTL分析如下

![image-20231022223527552](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022223527552.png)

**4.移位寄存器**

移位寄存器是指除了上述寄存器功能外，还实现了清零，左移右移，保持功能，功能表如下图所示

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023115146395.png" alt="image-20231023115146395" style="zoom:50%;" />

design文件如下

```verilog
module shift_register(S1,S0,D,Dsl,Dsr,Q,CLK,CR);
    parameter N=4;  //位宽
    input S1,S0;	//控制输入
    input Dsl,Dsr;	//串行输入端
    input CLK,CR;	//时钟信号和异步清零
    input [N-1:0]D; //并行置入端
    output [N-1:0]Q; //寄存器输出
    reg[N-1:0]Q;
    
    always@(posedge CLK or posedge CR) 
        if (CR) //异步清零
            Q<=0;
           else
               case ({S1,S0})
               2'b00:Q<=Q;                  //保持
               2'b01:Q<={Dsr,Q[N-1:1]};		//右移
               2'b10:Q<={Q[N-2:0],Dsl};		//左移
               2'b11:Q<=D;				//并行输入
               endcase
endmodule
```

- 分析：各变量含义注释已经解释。通过always判断CLK和CR上升沿是否成立，并且优先以异步方式判定是否CR=1从而清零（这里PPT的功能图和代码有矛盾，理应是低有效，不过无妨）。否则，以连接词拼接的方式判定{S1,S0}取值，对应功能表不同功能，以非阻塞方式赋值即可。

sim文件如下

```verilog
module sim_shift_register;
    parameter N=4;
    reg S1,S0,Dsl,Dsr,CLK,CR;
    reg [N-1:0]D;
    wire [N-1:0]Q;
    shift_register s_register(S1,S0,D,Dsl,Dsr,Q,CLK,CR);
    initial begin
        S1=0;S0=0;Dsl=0;Dsr=0;CLK=0;CR=0;D=0;
        fork
            repeat(100)#6 CLK=~CLK;
            repeat(25)#15 {S1,S0}=({S1,S0}+'b1)%('b100);//拼接式赋值
            repeat(15)begin
                #50 CR =~CR; 
                #8 CR=~CR;  //有效时间较短
            end
            repeat(10)#60 Dsl=~Dsl;
            repeat(10)#60 Dsr=~Dsr;
            repeat(100)#10 D=D+'b1;
        join
   end
endmodule
```

- 分析：仍然采用repeat模拟时钟信号，其中有两个细节，其一是为了让寄存器大部分时间处于非清零状态，设置CR高低电平延迟以满足这种需求；其二是在对S1,S0变量枚举时，通过`{S1,S0}=({S1,S0}+'b1)%('b100)`这种拼接字方式赋值，将{S1,S0}逐次加1并对'b100取模，达到循环枚举的目的。

_ps：当然，用repeat方式模拟CLK时钟信号的缺点就是人为的设定了总的脉冲次数，但是在一些时序难以预测的情况下这种方式往往需要设定较大的数值，因此还可以通过forever语句永久执行，后续会使用到_

simulation仿真如下

![image-20231022225914257](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022225914257.png)

光标处S0,S1有效，其他信号无效，处于并行输入状态，在这一个时钟上升沿将D=’b0011赋值给了Q='b0011，符合预期。

RTL分析如下

![image-20231022230109795](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022230109795.png)

**5.N位M进制计数器（95进制）**

计数器在正常计数时本质就是不断使Q=Q+1从而实现计数，具体信号和功能对照表如图

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023124610973.png" alt="image-20231023124610973" style="zoom:50%;" />

design文件如下

```verilog
module counter74x161(CEP,CET,PE,CLK,CR,D,TC,Q);
    parameter N=8; //位宽
    parameter M=95;//95进制计数器
    input CEP,CET,PE,CLK,CR; //控制信号和时钟
    input [N-1:0]D;	//并行输入
    output reg TC;  //进位
    output reg [N-1:0]Q;   //数据输出
    wire CE;	//中间变量
    assign CE=CEP&CET;  //判断CE=1正常计数
    always@(posedge CLK,negedge CR)
        if(~CR)begin Q<=0;TC=0;end //异步清零
    else if(~PE)Q<=D;   		   //同步装入数据
        else if(CE)begin
            if(Q==M-1)begin 
                TC<=1;	//进位
                Q<=0;	//计数器归零
            end 
            else Q<=Q+1;
        end 
        else Q<=Q;    //输出保持
endmodule 
```

- 分析：参数含义见代码注释。always通过时钟沿或清零信号CR触发，优先判定是否异步清零，接着依次判定是否装入数据，是否计数以及是否保持等。计数时达到M前进行进位操作，Q清零。

sim文件如下

```verilog
module sim_counter74x161;//95进制计数器
    parameter M=95;//学号后两位95
    parameter N=8;  //事实上，至少需要2的7次(128)方位宽满足95进制
    reg CEP,CET,PE,CLK,CR;
    reg [N-1:0]D;
    wire TC;
    wire [N-1:0]Q;
    counter74x161 counter74x161(CEP,CET,PE,CLK,CR,D,TC,Q);
    initial begin 
        forever #0.05 CLK=~CLK;//新写法
    end
    initial begin
        CEP=0;CET=0;PE=0;CLK=0;CR=0;D=0;
        fork
        repeat(1024)#0.1 D=D+'b1;
        repeat(100)begin //和CEP信号错开
                    #4 CEP=~CEP;
                    #55 CEP=~CEP; //长期处于计数状态
                end
        repeat(100)begin //和CEP信号错开
            #2 CET=~CET;
            #50 CET=~CET; //长期处于计数状态
        end
        repeat(100)begin
        //PE和CR信号不常用，长期高无效
            #4 PE=1;
            #100 PE=0;
        end
        repeat(100)begin
            #2 CR=1;
            #105 CR=0; 
        end
        join
    end
endmodule
```

- 分析：首先，这里的CLK嵌套在单独的begin-end中，以forever实现，因此后续不需要再管时钟信号，自动不断产生时钟脉冲。在fork语句中，不断产生不同频率的各信号变化的脉冲，由于PE,CR信号并不常用，因此长期应处于无效，故分别设置高低电平不同延迟，又为了将信号脉冲错开，延迟设置略有差异即可。

simulation仿真如下

![image-20231023000230612](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023000230612.png)

光标处特殊控制信号均无效，此时Q中计数器数值为101_1110，是95-1=94的二进制表示，此后将要进位，这里在时钟上升沿TC为1，符合预期。

RTL分析如下

![image-20231023000444544](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023000444544.png)

**6.状态机—3分频计数器**

状态转换图

![image-20231023132242332](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023132242332.png)

这是一种Moore型电路，计数器内部迭代状态，输出只跟状态有关，design代码如下

```verilog
module FSM_case(input clk,
                input reset,
                output y);
    reg[2:0]state,nextstate;
    always@(posedge clk,posedge reset)
        if(reset)state=2'b001; //异步重置
        else state=nextstate;
    always@(posedge clk)
    case(state)
        'b001:nextstate='b010;
        'b010:nextstate='b100;
        'b100:nextstate='b001;
        default:nextstate='b001;
    endcase
    assign y=(state=='b001);
endmodule    
```

- 分析：优先判定是否reset，reset无效则在时钟上升沿逐次计数，三次一循环，和上文状态图一致。

sim代码如下

```verilog
module sim_FSM_case;
    reg clk,reset;
    wire y;
    integer i;
    FSM_case fsm_case(clk,reset,y);
    initial begin
    clk=0;
    forever #5 clk=~clk; //时钟信号
    end
    initial begin
    reset=0;
    repeat(10)begin 
        #70 reset=1;
        #5 reset=0;
    	end
    end
endmodule
```

- 分析：这里只需要简单枚举一下reset不同情况即可，无效时正常计数。

simulation如下

![image-20231023001926294](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023001926294.png)

光标处标识了三次一循环的特征，在reset=0时y=1，符合预期。

RTL分析如下

![image-20231023002036994](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023002036994.png)



**7.二进制序列检测(检测子序列01)**

状态转换图如图所示

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023132853225.png" alt="image-20231023132853225" style="zoom:67%;" />

这仍然是Moore型的01子序列检测器，输出只与状态有关，design文件如下

```verilog
module FSM_cf(input clk,
              input reset,
              input a,
              output y);
    reg[1:0]state,nextstate;
    always@(posedge clk,posedge reset)
        if(reset)state=2'b00;//异步归零
        else state =nextstate;
    always@(posedge clk)
    case (state)
        'b00:if(a)nextstate='b00;
                else nextstate='b01;
        'b01:if(a)nextstate='b10;
                else nextstate='b01;
        'b10:if(a)nextstate='b00;
                else nextstate='b01;
        default:nextstate='b00;
    endcase
    assign y=(state=='b10);
endmodule
```

- 分析：清零方式同计数器，不再赘述。在每个时钟上升沿，根据当前输入a=1或0判断下一时刻状态，注意，当真正检测到01后，不会立即在这个时钟沿信号使y=1，而是在下一个时钟沿信号执行了`else state =nextstate`赋值语句。

sim代码如下

```verilog
module sim_FSM_cf;
    reg clk,reset,a;
    wire y;
    reg [7:0]inpt;//输入检测序列10011101
    integer i;
    FSM_cf fsm_cf(clk,reset,a,y);
    initial begin
    clk=0;
    forever #5 clk=~clk;
    end
    initial begin
    reset=0;a=0;inpt='b10011101;
    //输入二进制序列10011101
    for(i=7;i>=0;i=i-1)begin
        a=inpt[i];
        #25;   
    end
    //理论上，i=4或0检测出01子序列
    end
endmodule
```

- 分析：将测试序列存入inpt中，通过for循环逐位读取，在1001_1101这个序列中，当i=4或0时，序列会读取到01子序列，然而由于之前代码写法，会在下一个时钟上升沿输出1（reset无效时）。

simulation如下

![image-20231023135939830](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023135939830.png)

此时是i=4的第2个时钟上升沿信号，y从0变为1。包括后面的i=0同样有y=1，符合之前的预期。

RTL分析如下

![image-20231023003827489](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023003827489.png)



### **五、调试和心得体会**

**调试**

1. 在sim_D文件中，我将状态Q定义为reg变量时报错如下

   ![image-20231023140729203](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023140729203.png)

   提示我concurrent赋值方式不可以针对一个非线网型变量。事实上，我观察到在设计模块中Q和QN是以reg变量形式出现的，然而在sim文件中，输出的变量必须定义为wire形式。首先是软件的硬性规定，其次，我认为这样设计只是为了输出变量更加符合现实中电路直接接线的直观性，至于会不会产生冲突，在simulation过程中我认为是不会的，或许制定这个标准还有更深层次的原因。

   因此，在sim文件编写时，要把**输出的变量定义为wire类型**。

   

2. 在计数器模块的sim文件中，我在首次编写时对于时钟信号时这样描述的

   ```verilog
   forever #5 CLK=~CLK;
   ```

   然而，在simulation的过程中，发现TC进位信号始终不会出现，如下

![image-20231022234919285](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231022234919285.png)

在观察了仿真波形后，我发现是因为CLK信号变化的太慢，在Q不断递增时，其他特殊信号（如清零）等会先到达，从而使Q根本达不到进位的标准（95进制，也跟我学号后两位太大了有一定关系...)，因此将时钟信号的频率加大，从而有了源代码中的

```verilog
forever #0.05 CLK=~CLK;
```

再次观察波形，就可以明显观察到，TC从0变为1的波形。

(Q=0101_1110B = 95-1D=94D)![image-20231023000212566](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231023000212566.png)

3. 拼接{}的用法

   在本次实验中使用到了{}位拼接操作，简单做个小结

位拼接运算符{}用于将两个或多个信号拼接起来，表示一个整体的信号，例如{101,000}等价于101110,对于变量同样适用。并且拼接运算可以嵌套，也可以用重复数字的写法，如：

```verilog
{4{1010}}={1010,1010,1010,1010}
```

需要注意的是，位拼接表达式中最好指明每个元素的具体位数，否则默认为32位二进制数。



**心得体会**

​	通过本次实验，学习了锁存器、触发器、寄存器、计数器和状态机的设计与测试，特别的，书写了各个器件的simulation文件，学习了处理各种信号变化的方法，了解了同步和异步的区别等，再次熟悉了Vivado开发工具的使用，学会了编写所学内容的设计文件和原理，在仿真波形中得到验证。总之，本次实验内容相对较多，对这些器件熟悉后对日后的更高层次的开发打下基础。
