- [1.CMOS 图片 来自领英 Hyeongwon Seo](#1cmos-图片-来自领英-hyeongwon-seo)
- [2.14nm FinFET 晶体管TEM](#214nm-finfet-晶体管tem)
- [3. SK Hynix HBM](#3-sk-hynix-hbm)
- [4. 长鑫存储技术有限公司 通过使用堆叠层而不是 4F2 的 3D DRAM 路线](#4-长鑫存储技术有限公司-通过使用堆叠层而不是-4f2-的-3d-dram-路线)
- [5. 实现高密度半导体结构的考虑因素：现代 DRAM 中的 4F2 和 6F2](#5-实现高密度半导体结构的考虑因素现代-dram-中的-4f2-和-6f2)
- [6. 刻蚀](#6-刻蚀)
- [7. 新型存储](#7-新型存储)
- [8. 半导体技术节点的线宽](#8-半导体技术节点的线宽)
  - [8.1 Semihpc](#81-semihpc)
  - [8.2 日本 PC WATCH 各制程的特征尺寸](#82-日本-pc-watch-各制程的特征尺寸)
  - [8.3 7nm需要的光刻](#83-7nm需要的光刻)
    - [8.3.1 semianalysis](#831-semianalysis)
    - [8.3.2 台积电7nm特征尺寸](#832-台积电7nm特征尺寸)
    - [8.3.4 金属材料](#834-金属材料)
    - [8.3.5 实际有7nm尺寸](#835-实际有7nm尺寸)
- [9. 内存墙：DRAM 的过去、现在和未来The Memory Wall: Past, Present, and Future of DRAM](#9-内存墙dram-的过去现在和未来the-memory-wall-past-present-and-future-of-dram)
- [10. Microprocessor 和 Microcontoller 有什么区别？](#10-microprocessor-和-microcontoller-有什么区别)
- [11. CFET](#11-cfet)
  - [11.1 台积电、IBM 和三星将于 12 月在一场活动中展示其下一代 CFET 晶体管创新](#111-台积电ibm-和三星将于-12-月在一场活动中展示其下一代-cfet-晶体管创新)
- [12.Memory Hierarchy: Basics](#12memory-hierarchy-basics)
- [13. Potential of EUV for high volume manufacturing of DRAM](#13-potential-of-euv-for-high-volume-manufacturing-of-dram)
- [14. 台积电 高带宽 die-to-die IEDM2024](#14-台积电-高带宽-die-to-die-iedm2024)
- [15. 迈向 3D DRAM 的第一步](#15-迈向-3d-dram-的第一步)
- [16. 3DIC Devices, Technologies, and Manufacturing](#16-3dic-devices-technologies-and-manufacturing)
    - [第三章内容概述](#第三章内容概述)
    - [FinFET 技术基础与优势](#finfet-技术基础与优势)
    - [FinFET 制造工艺详解](#finfet-制造工艺详解)
    - [先进 FinFET CMOS 工艺细节](#先进-finfet-cmos-工艺细节)
    - [FinFET SRAM 制造工艺](#finfet-sram-制造工艺)
    - [FinFET CMOS 缩放趋势](#finfet-cmos-缩放趋势)
    - [复习题及解答思路](#复习题及解答思路)
- [17. SADP和LELE的区别](#17-sadp和lele的区别)
- [18. EUV 光刻技术：逻辑、DRAM 和 NAND 如何以不同方式使用](#18-euv-光刻技术逻辑dram-和-nand-如何以不同方式使用)
- [19. ALD](#19-ald)
- [20. 先进封装](#20-先进封装)
- [21. 为什么现代半导体技术优先选择P型衬底？](#21-为什么现代半导体技术优先选择p型衬底)
- [22. 环栅技术 (GAA)：减少泄漏的终极解决方案](#22-环栅技术-gaa减少泄漏的终极解决方案)
- [23. Analog / Mixed-Signal](#23-analog--mixed-signal)
- [24. 晶体管进化的 4 个阶段 平面、FinFET、GAA、CFET 示意图](#24-晶体管进化的-4-个阶段-平面finfetgaacfet-示意图)

<div STYLE="page-break-after: always;"></div>

# 1.CMOS 图片 来自领英 Hyeongwon Seo

20年来，先进半导体芯片的制造方法及其垂直堆叠结构和配置方法基本保持不变。

对于半导体行业的新手和已经成为各自领域专家的人来说，一目了然地看到硅表面下方和上方的堆栈和互连结构的整个形状和实际尺寸，可能是获得新灵感的第一道门。

尽管这些照片是 10 或 20 年前的照片，但它们在探索这条道路和想象未来方面仍然具有价值。

硅表面一直被狭窄和填充，而它上面的结构随着它们的升高而变得更大和更松散，即使想象将堆栈延伸到芯片外部，这一点也保持不变。

硅表面创新的难度，带动着硅之上、芯片外的创新。

*事实上，第一张附图在组件和整体比例方面并不现实。


![image1](/picture//1721363312331.jpg)
![image2](/picture//1721363315102.jpg)
![image3](/picture/1721363315538.jpg)
![image4](/picture//1721363311020.jpg)

<div STYLE="page-break-after: always;"></div>

# 2.14nm FinFET 晶体管TEM

随着最近等离子聚焦离子束 （Helios-5 PFIB/SEM） 的安装，我们想展示我们的 TEM 提升和 STEM/EDX 成像能力。附图显示了带有 14nm FinFET 晶体管的 12 层铜芯片的原位 TEM 提升结果。STEM成像在30kV下进行。薄片被减薄到FinFET结构的栅极。
With the recent installation of our Plasma Focus Ion Beam (Helios-5 PFIB/SEM), we would like to present our TEM lift out and STEM/EDX imaging capabilities. Attached image showed the result of an in-situ TEM liftout of a 12 layer copper die with 14nm FinFET transistors. STEM imaging was done at 30kV. The lamella was thinned to the gate of the FinFET structure.

![image5](/picture/1720812293598.gif)
<div STYLE="page-break-after: always;"></div>

# 3. SK Hynix HBM

Competitive Edge of #HBM ( High Bandwidth Memory )

<https://github.com/basteng/Today-I-Learned/blob/main/paper/Competitive%20Edge%20of%20%23HBM%20(%20High%20Bandwidth%20Memory%20).pdf>
<div STYLE="page-break-after: always;"></div>

# 4. 长鑫存储技术有限公司 通过使用堆叠层而不是 4F2 的 3D DRAM 路线

设计规则预计为 3X nm （比 14nm 节点更松散），层数低于 100 层。

3D 可堆叠 1T1C DRAM：架构、工艺集成和电路仿真

动态随机存取存储器不断缩小⟨随着10纳米以下尺寸的不断缩小，可堆叠DRAM特征尺寸必然会遭遇诸多难以逾越的障碍，如亚10纳米图形化问题、超高纵横比（HAR）电容和窄感测边距等。一种有希望的解决方案是采用三维（3D）水平堆叠晶体管和电容的架构创新，类似于3D NAND的架构。然而，3D可堆叠DRAM架构的工艺集成方案和电路仿真却鲜有报道。本文首次系统地介绍了一种3D DRAM架构和集成方案，并进一步对3D DRAM进行了电路仿真研究，证实了所提架构的可行性，并在DRAM内核时序优化方面展现出巨大的前景。

<https://ieeexplore.ieee.org/abstract/document/10145931>

# 5. 实现高密度半导体结构的考虑因素：现代 DRAM 中的 4F2 和 6F2

2024 年 9 月 11 日 作者Hyeongwon

![image](/picture/4F2_DRAM_STRU624.webp)

在高密度半导体制造中，为了提高电路密度，有时会使用基于最小线宽的概念来表示可以创建重复使用的单元器件的最小单位面积。像 SRAM 这样的器件非常大，但 DRAM 或 NAND 等存储器件则以 8F2、6F2、4F2 或更小的尺寸来表示。最近，经常有报道提到 4F2 DRAM 形式的下一代 DRAM 开发，一些供应商正在研究 2030 年以后推出的产品。

“xx F2” 的概念传统上被理解为二维平面中尺寸的表示。因此，人们普遍认为两个组件不能同时在同一平面的同一位置创建。但是，考虑到现代尝试以堆叠形式配置单元设备，xx F2 的概念可能存在一些令人困惑的方面。器件的通道区域和栅极结构在同一平面上占据 1F2 面积的说法假设两个组件是垂直排列的，并且不同时占据同一平面。但是，当检查许多图表时，似乎这些基本假设早已变得模糊。

![image](/picture/4F2-DRAM-Sample.webp)

如果开发出一种结构，其中两个基本组件占据相同的 F2 区域，这实际上意味着基数更接近 6F2 而不是 4F2。理解这一点对于制定和理解基本产品策略仍然至关重要。通过减小最小线宽将两个组件集成到 F2 区域的概念实际上几乎是荒谬的。

但如果产品实际制作精良，这种表现方式更多是为了展示，实际操作中，有可能推出看似4F2结构，但由于最小线宽大幅缩小，而更接近~6F2级别的产品。

![image](/picture/8f2-6f2-4f2-dram-and-3d-cell-1024x276-1.webp)

<https://semihpc.com/considerations-in-achieving-high-density-semiconductor-structures-the-4f26f2-in-modern-dram/>

# 6. 刻蚀

Dry etch gas chemistry review

 刻蚀化学是刻蚀特定材料的起点，也是工艺优化的关键控制旋钮之一。高电负性元素，卤素，如 F、Cl 和 Br，是用添加剂气体和前驱体蚀刻原料气的常见元素。
 
在本文中，介绍了 Si 刻蚀的各向异性，介绍了 Si、SiO 和 SiN 之间的选择性研究，以了解原料气和反应性添加剂如何影响刻蚀行为。还包含与掺杂、晶体学和离子诱导织构相关的蚀刻依赖性，以通过薄膜特性掌握蚀刻效应。

<https://github.com/basteng/Today-I-Learned/blob/main/Research%20Report/Dry%20etch%20gas%20chemistry%20review.pptx>

# 7. 新型存储

在 VLSI 2023 上，三星显然展示了其 MRAM 路线图，显示其 14nm MRAM 的单元为 0.0242 um2，预计其 8nm MRAM 的单元为 0.016 um2。这对于小于任何 NOR Flash 或 SRAM 信元大小非常重要。该 cell 大小的 current drive 也可能足以用于 ReRAM。

<https://ieeexplore.ieee.org/abstract/document/10185248>

# 8. 半导体技术节点的线宽

## 8.1 Semihpc

在先进的半导体行业，人们常说“我们已经接近技术的极限，以当前的结构和方案进一步缩小晶体管或提高性能已不再可行”。

此时，企业必须在扩展核心结构和技术与快速开发和采用替代技术之间做出选择。在市场上，这两种选择的结果会随着时间的推移而显现出来，并以各种形式呈现，例如收入、盈利能力或客户偏好。

然而，通常很难确定这些结果是否归因于快速采用某些技术或新材料、引进昂贵设备等决策，或者它们是否源于更详细的选择，例如栅极电介质的物理或电气特性和厚度、晶体管的结构或触点与栅极之间的距离，这些选择共同产生多米诺骨牌效应。这些微妙的选择可能会影响看似关键和战略性的决策，但它们往往被忽视。就我个人而言，

我更感兴趣的是硅片上的细微选择及其影响，而不是各个供应商的表面策略。例如，纳米片是一种具有许多优势的结构，我听说台积电从 2nm 节点开始采用该技术。不过，我相信他们也值得考虑以 2.Xnm 解决方案扩展 FinFET 选项。

*所附图片和图表与主要半导体供应商或特定技术分析提供商的观点无关。它们包括一些公开可用的数字以及作者得出的估计值和预测值，可能与特定产品的实际测量值不符。它们仅用于支持作者的观点。

![](/picture/TSMC-TR-SIZE-TREND-XX-20241008-512-1.webp)

<https://semihpc.com/navigating-the-fine-line-choices-in-advanced-semiconductor-tech-and-the-hidden-details/>

## 8.2 日本 PC WATCH 各制程的特征尺寸

![](/picture/7nm.jpeg)

<https://www.eet-china.com/mp/a39620.html>

## 8.3 7nm需要的光刻

### 8.3.1 semianalysis

如果目标是阻止中国获得 14nm、7nm 或 5nm 工艺技术，那么禁令必须达到能够处理这些节点特性的不同级别的工具。例如，台积电的 16nm 和 12nm 工艺技术的最小金属间距为 64nm。台积电的 7nm 工艺技术的最小金属间距为 40nm。台积电的 5nm 工艺技术的最小金属间距为 28nm。

任何对光刻设备的禁令都必须将这些最小金属间距视为禁令设备的规范。

在瑞利准则方程(CD = k1 • λ / NA) 中，CD 是临界尺寸，即最小可能的特征尺寸。λ 是所用光的波长。NA 是光学器件的数值孔径，定义它们可以收集多少光。最后，k1（或 k1 因子）是一个系数，它取决于与芯片制造工艺相关的许多因素。光刻的物理极限是 k1 = 0.25。

自对准四重图案化 (SAQP) 通常被认为是延伸 DUV 光刻技术最经济的方法。虽然还有更复杂的光刻方案，但我们将坚持当今经济上可行的方案。台积电和中国的中芯国际已经实现了 7nm 工艺技术，无需 EUV，使用 SAQP 和氟化氩浸没 (ArFi) 光刻技术，但这并不是经济上可行的极限。

台积电 N5 使用的 28nm 最小金属间距无需 EUV 即可制造。使用 ArFi 光刻技术（NA=1.35，λ=193nm）的 SAQP 可以在 k1 为 0.391 的情况下产生此特征尺寸。如果目标是阻止中国实现 5nm 工艺技术，那么必须阻止 ArFi 出货。ASML 和尼康可以制造能够实现 28nm 最小金属间距的 ArFi 光刻工具。虽然这不像 EUV 那样具有成本效益，但对于像中国这样的民族国家来说，增量并非无法实现。

如果目标是阻止中国实现 7nm 工艺技术的大规模量产，那么必须封锁所有能够实现台积电 7nm 级工艺技术上使用的 40nm 最小金属间距的工具。新的限制将包括 ArFi 光刻技术，但它们还需要进一步扩展。使用干法氟化氩 ArF 光刻技术 (NA=0.93，λ=193nm) 的 SAQP 可以产生这种特征尺寸，k1 为 0.385。同样，这不会像英特尔、台积电和中芯国际的 ArFi DUV“7nm”那样经济，但这是可以实现的，尤其是考虑到国家安全的重要性。成本增量将大大低于美国核电站的补贴。

<https://semianalysis.com/2023/01/29/the-gaps-in-the-new-china-lithography/>

光刻设备
光刻领域与其他工具略有不同。特定的 DUV 工具存在一些限制。问题是，这些限制对于阻止 7nm 毫无意义。我们在 1 月份详细讨论了这些问题，但让我们简单回顾一下。

中国可以并且将能够利用目前允许的光刻工具提高 7nm 产量。NXT：1980i 和改进的 Di、Ei 和 Fi 工具可以在当前限制下进口和维修。最初的 1980i 是台积电用来以极高的产量将其 N7（7nm）产量提高到每月超过 100,000 片晶圆的工具。英特尔也在其“7nm”中使用了 1980i 系列。

任何熟悉该领域的人都清楚这个漏洞。这是一个无效政策的完美例子，其既定目标是阻止进一步发展，同时为中国留下明显的漏洞。ASML 继续受益，并计划大幅增加 DUV，主要由这些“较旧”的工具引领。

中芯国际产能不受限制
虽然中芯国际 7nm 工艺中有超过 60 层光刻工艺。其中只有大约 40 层是关键层，但为了便于理解，我们假设 60 层需要最新的 1980 年工具。实际上，较旧的 ArFi 工具（来自尼康等供应商的工具）和 ArF/KrF/I-Line 可用于其中许多层。

ASML 声称最新的 1980Fi 每小时可以进行 330 层光刻，但我们认为这有点乐观，而且是在低剂量下计算出来的。我们保守一点，假设中芯国际使用的剂量是 ASML 声称的 2 倍，而且他们拥有一批 Di，而不是 Fi。这意味着每台工具每小时可以进行约 165 层光刻。

我们听说中芯国际从 ASML 获得了 30 多种先进的 ArFi 工具。他们还订购了更多光刻工具，包括最新的 1980Fi。这些工具支持所有工艺节点，但可用于 7nm 和 5nm。我们还听说，他们的第一座 7nm 晶圆厂将拥有 15 台 ArFi 工具，该晶圆厂将于 2024 年第二季度末全面投入使用。此后还需要几个季度才能实现产能提升。有传言称，他们的下一座晶圆厂将更大。来自中国的更多传言称，第一座晶圆厂每月将生产 5 万片 7nm 晶圆 (WPM)，但我们第一次听说时，这个数字似乎太大了。

虽然我们无法验证这些来自中国的说法，但中芯国际似乎很容易在其 7nm 晶圆厂将实际产量提升至 30k WPM，而无需从其他后端晶圆厂借用工具。

如果他们可以将需要 1980i 的层数减少到 50，并且使用的剂量更接近 ASML 声称的剂量，那么这与乐观的 50k WPM 声明相符。

即使良率只有 50%，30,000 WPM 每年也能支持超过 1000 万个 Nvidia H100 GPU ASIC 芯片。目前用于类似 CoWoS或高带宽内存 (HBM)的先进封装的设备也都不是有限的。就容量而言，问题已经暴露了。

![](/picture/https3A2F2Fsubstack-post-media.s3.amazonaws.com2Fpublic2Fimages2F552c0ab9-4423-4787-b87c-911450ab6134_2528x394.webp)

<https://semianalysis.com/2023/09/12/china-ai-and-semiconductors-rise/>

### 8.3.2 台积电7nm特征尺寸

![](/picture/31be451c8dde49c48b494345d810f39d.png)

<https://www.laohu8.com/post/219172666392592>

### 8.3.4 金属材料

![](/picture/metal_7nm.jpg)

<https://www.163.com/dy/article/JBFUK3A505119JRD.html>

### 8.3.5 实际有7nm尺寸

了解完7nm 制程的特征尺寸，看起来其实7nm 制程工艺并没有我们想象的那么小，甚至和7nm这个长度完全没有什么关系，那么7nm 制程工艺的晶体管中就没有特征尺寸在7nm 左右的位置吗？

答案是：还真有。

以下是各厂商7nm 制程工艺的特征尺寸和一些工艺参数，我们可以发现其中有两个比较小的特征尺寸，一个是Fin的宽度只有6nm, 另一个是 Gate length 在8~10nm;

![](/picture/v2-ef6f1a580bd21ebb30487955e2f421eb_1440w.png)

那么7nm 是不是指Fin 的宽度呢？其实早在22nm Finfet 制程工艺的时候，Fin 的宽度就已经做到了8nm，但是由于实际每一个晶体管包含多个Fin, 所以Fin 的宽度并不能作为衡量晶体管密度的特征参数；Gate length也是，Gate length虽然很小，但是如果Gate 间距很大，单位面积可以容纳的晶体管数目依然很少。

![](/picture/v2-5cd9c54e814dc0702cf6e320137f6cc5_1440w.png)

下图是实际Finfet 中Fin 的TEM图片，Fin 的顶端宽度约为8nm：

![](/picture/v2-898f2da1f908f69c8cf4d17e70f3dee1_1440w.png)

总结，

7nm 制程工艺仅仅只是一个代表某种特定尺寸和技术的商业名称，并不指代实际的 Gate length 或者 half pitch。每个厂商对于7nm 制程工艺都有不同的Gate pitch 和 Interconnect pitch的定义设计，不同厂商相同制程工艺的产品也不完全具有可比性。

<https://zhuanlan.zhihu.com/p/150817892>

# 9. 内存墙：DRAM 的过去、现在和未来The Memory Wall: Past, Present, and Future of DRAM

全世界越来越多地质疑摩尔定律的消亡，但悲剧的是，它早在十多年前就已经消亡，没有引起任何轰动或引起任何关注。人们通常关注的是逻辑，但摩尔定律也一直适用于 DRAM。

![](/picture/4ed35062-121f-412e-aea9-0439fcc5a83f_1132x1318.webp)

![](/picture/c1afb454-26ac-44a2-ba24-754d80012365_1122x1024.webp)
原始缩放定律 - 来源：1965 年《集成电子学的未来》 - 戈登·摩尔

DRAM 不再可扩展。在辉煌时期，内存位密度每 18 个月翻一番 - 甚至超过逻辑。这意味着每十年密度增加 100 多倍。但在过去的十年里，扩展速度已经大大放缓，密度仅增加了 2 倍。

![](/picture/cab4be20-9507-47a5-95b2-13544883eb66_1872x922.webp)
来源：SemiAnalysis

如今，随着人工智能的爆发式发展，行业平衡被进一步打破。虽然随着时间的推移，逻辑芯片的密度和每晶体管功能成本都有了显著改善，但 DRAM 速度的提升却十分缓慢。尽管存在大量 FUD，但台积电 3nm 和 2nm 节点的每晶体管成本仍在下降。而对于内存而言，带宽的增加是由英勇而昂贵的封装推动的。

![](/picture/966cd4b6-272c-45e2-93c0-2a1c6f2872a8_1522x1022.png)
资料来源：Nvidia、SemiAnalysis

高带宽内存 (HBM) 是加速器内存的支柱，其每 GB 成本是标准 DDR5 的 3 倍或更多。客户被迫接受这一点，因为如果他们想制造具有竞争力的加速器套件，几乎没有其他选择。这种平衡是不稳定的——未来的 HBM 世代将继续变得更加复杂，层数也更高。随着模型权重本身接近多 TB 级，AI 内存需求正在激增。对于 H100，制造成本的约 50% 以上归因于 HBM，而对于 Blackwell，这一比例增长到约 60% 以上。

换句话说，DRAM 行业已经陷入困境。计算改进虽然正在放缓，但远远超过了内存。DRAM 的创新步伐如何才能重新加快？未来可以利用哪些创新来改善带宽、容量、成本和功耗？

有很多可能的解决方案。由于人工智能的资本支出高达数千亿美元，因此业界有强大的动力推动这些解决方案的发展。

首先介绍 DRAM 的背景和历史，然后介绍构成现代“内存墙”的每个问题以及可能的解决方案。我们将讨论相对简单的短期想法，例如扩展 HBM 路线图，以及更复杂的长期选择，例如内存计算 (CIM)、铁电 RAM (FeRAM) 或磁性 RAM (MRAM) 等新内存类型，以及即将问世的 4F 2 DRAM 和 3D DRAM。

**DRAM 入门：工作内存**

计算机中使用多种类型的内存。最快的是 SRAM（静态随机存取存储器），它与逻辑处理技术兼容，位于 CPU 或 GPU 上。由于它位于逻辑芯片上，SRAM 也是最昂贵的内存类型 - 每字节比动态随机存取存储器 (DRAM) 贵 100 倍以上 - 因此仅少量使用。相反的类型包括非易失性 NAND 固态驱动器、硬盘驱动器和磁带。这些内存很便宜，但对于许多任务来说太慢了。DRAM 位于 SRAM 和闪存之间的“金发姑娘”区域 - 速度足够快，价格足够便宜。

![](/picture/01f7a2ef-7664-4fc4-87e5-4a43bbcfcff0_1624x632.webp)
记忆层次结构。来源：Enfabrica

DRAM 可占非 AI 服务器系统成本的一半。然而，在过去 10 年中，它是所有主要逻辑和内存中扩展速度最慢的。16Gb DRAM 芯片于 8 年前首次大量上市，但如今仍然是最常见的；它们推出时每 GB 的成本约为 3 美元，最高达到近 5 美元，然后在过去 12 个月内回落到 3 美元左右。速度稍慢一些。功率得到了最大的改善，这主要归功于 LPDDR 的兴起，这是一种使用更短、更高效线路的封装变化，但这里的门槛很低。DRAM 扩展缺乏进展是阻碍计算性能和经济瓶颈。

**DRAM 入门：基本架构**

从原理上讲，DRAM 很简单。它由以网格形式排列的存储单元阵列组成，每个存储单元存储一位信息。所有现代 DRAM 都使用 1T1C 单元，即 1 个晶体管和 1 个电容器。晶体管控制对单元的访问，电容器以小电荷的形式存储信息。

![](/picture/b1154591-77ce-42f4-8752-12020330b35e_521x475.webp)
基本 DRAM 电路：存储单元阵列，每行通过一条字线连接，每列通过一条位线连接。激活 1 条字线和 1 条位线可读取或写入它们相交处的单元

字线 (WL) 连接一行中的所有单元；它们控制每个单元的访问晶体管。位线 (BL) 连接一列中的所有单元；它们连接到访问晶体管的源极。当一条字线通电时，该行中所有单元的访问晶体管都会打开，并允许电流从位线流入单元（写入单元时）或从单元流向 BL（读取单元时）。一次只有 1 条字线和 1 条位线处于活动状态，这意味着只有活动字线和位线相交的 1 个单元会被写入或读取。

<https://www.youtube.com/watch?v=7J7X7aZvMXQ>
当字线打开访问晶体管时，电荷可以从位线流向电容器，反之亦然。资料来源：Branch Education

DRAM 是一种易失性存储器技术：存储电容器会泄漏电荷，因此需要频繁刷新（频率约为每 32 毫秒一次）以维护存储的数据。每次刷新都会读取单元的内容，将位线上的电压提升到理想水平，并让刷新后的值流回电容器。刷新完全在 DRAM 芯片内部进行，没有数据流入或流出芯片。这最大限度地减少了浪费的电量，但刷新仍会占 DRAM 总功耗的 10% 以上。

电容器与晶体管非常相似，已缩小到纳米级宽度，但其纵横比也非常大，大约 1,000nm 高，但直径只有数十纳米——纵横比接近 100:1，电容约为 6-7 fF（飞法拉）。每个电容器存储的电荷非常小，新写入时约有 40,000 个电子。

单元必须通过位线将电子输入和输出，但施加到位线上的电压会被连接到同一位线上的所有其他单元稀释。总位线电容可能总计超过 30fF——稀释度为 5 倍。位线也非常细，这会减慢电子的速度。最后，如果单元最近没有刷新，则可能已大量耗电，因此只能输送一小部分电荷。

所有这些因素都意味着，放电单元以读取其值会产生非常微弱的信号，必须将其放大。为此，感测放大器 (SA) 连接到每个位线的末端，以检测从存储单元读取的极小电荷并将信号放大到有用的强度。然后可以在系统的其他地方将这些较强的信号读取为二进制 1 或 0。

感测放大器具有巧妙的电路设计：它将活动位线与未使用的匹配邻居进行比较，首先将两条线的电压设置为相似。活动位线上的电压将与非活动邻居进行比较，使感测放大器失去平衡，并使其将差值放大回活动位线，既放大信号，又将新的全值（高或低）驱动回仍与位线保持开放的单元。这是一石二鸟的情况：单元同时被读取和刷新。

读取/刷新活动单元后，该值可以从芯片中复制出来，也可以通过写入操作进行覆盖。写入操作会忽略刷新后的值，并使用更强的信号强制位线匹配新值。读取或写入完成后，字线将被禁用，从而关闭访问晶体管，从而捕获存储电容器中的任何驻留电荷。

**DRAM 入门：历史（DRAM 仍在扩展时）**

现代 DRAM 由两项独立而互补的发明实现：1T1C 存储单元和感测放大器。

1T1C 单元由 IBM 的 Robert Dennard 博士于 1967 年发明，他也因同名的 MOS 晶体管缩放定律而闻名。DRAM 和缩放都基于 MOS 晶体管（金属氧化物硅，晶体管栅极中的层）。

![](/picture/272b2edb-c7b6-43dd-af7e-6f729d764d1d_1072x999.webp)
Dennard 的 1T1C 存储单元架构原始专利。来源：美国专利 3,387,286

尽管发明了 1T1C 存储单元结构，但英特尔于 1973 年推出的早期 DRAM 每个单元使用 3 个晶体​​管，中间晶体管的栅极充当存储电容器。这是一个“增益单元”，其中中间和最后一个晶体管提供增益以放大中间栅极上的非常小的电荷，使单元能够轻松读取而不会干扰存储的值。

1T1C 电池在理论上更佳：器件更少、连接更简单、体积更小。为什么没有立即采用呢？因为读取电池还不实用。

在发明时，1T1C 单元的电容很小，无法运行。因此需要第二个关键发明：感测放大器。

第一个现代感测放大器由西门子的卡尔·斯坦于 1971 年开发，并在加州的一次会议上进行了展示，但完全被忽视了。1T1C 架构当时尚未被广泛采用，西门子也不知道该如何利用这项发明。斯坦被调往另一个职位，在那里他拥有与 DRAM 无关的成功职业生涯。

![](/picture/52c42f7e-3f11-4cbf-8c58-2b965654bff7_1033x566.webp)
Stein 的原始感测放大器专利。来源：美国专利 3,774,176

这种设计与位线间距完美匹配，并且能够缩小尺寸以跟上单元尺寸。感测放大器在不使用时完全断电，这样就可以在芯片上安装数百万个感测放大器而不会耗电。这真是一个小奇迹。

感测放大器的时代花了 5 年多的时间才到来。Mostek 的 Robert Proebsting 独立（重新）发现了这一概念，到 1977 年，他们采用 1T1C + SA 架构的 16kb DRAM 成为市场领导者。这一成功模式一直延续——近 50 年后，DRAM 架构基本保持不变。

**DRAM 入门：当 DRAM 停止扩展时**

20世纪，摩尔定律和登纳德缩放定律统治了半导体行业。在巅峰时期，DRAM 密度的增长速度超过了逻辑。每 18 个月，DRAM 芯片的容量就会翻一番，推动了日本晶圆厂的崛起（1981 年，其市场份额首次超过美国，1987 年达到 80% 左右的峰值），以及后来的韩国公司（其市场份额在 1998 年超过日本）。相对简单的工艺使晶圆厂快速更替，为拥有资金建设下一代晶圆厂的新进入者创造了机会。

![](/picture/5db28368-bf61-4508-944b-d5f421a0267c_908x565.webp)
在 DRAM 规模不断缩小的“黄金时代”，每比特价格在 20 年内下降了 3 个数量级。资料来源：Lee, KH，《2000 年后 DRAM 行业战略分析》

这种速度无法长期维持，到 20 世纪末到21世纪，逻辑的发展速度已大大超过内存扩展。最近的逻辑扩展速度已放缓至每 2 年密度提高 30-40%。但与 DRAM 相比，这仍然不错，DRAM 的速度比其峰值慢了大约一个数量级，现在需要 10 年才能将密度提高 2 倍。

![](/picture/06fa2151-f906-4e4e-b69f-31806e707c50_803x452.webp)
“这次不一样”：不，内存周期已经成为行业的一部分 50 年了。资料来源：Lee, KH，《2000 年后 DRAM 行业的战略分析》

这种规模扩张放缓对 DRAM 定价动态产生了连锁反应。虽然内存传统上是一个周期性行业，但密度扩张缓慢意味着在供应有限的情况下，成本降低幅度要小得多，无法缓解价格上涨。增加 DRAM 供应的唯一方法是建造新的晶圆厂。价格大幅波动和高资本支出意味着只有最大的公司才能生存：20 世纪 90 年代中期，有 20 多家制造商生产 DRAM，前 10 名制造商占据了 80% 的市场份额。现在，前 3 家供应商占据了 95% 以上的市场份额。

由于 DRAM 已商品化，供应商本质上更容易受到价格波动的影响（与逻辑或模拟相反），并且必须在市场低迷时主要依靠其产品的原始价格进行竞争。逻辑只有在成本增加的情况下才能维持摩尔定律，而 DRAM 则没有这种奢侈。DRAM 的成本很容易衡量，单位为美元/Gb。相对于早期，过去 10 年的价格下降缓慢——十年内仅下降 1 个数量级，而过去需要一半的时间。DRAM 特有的峰值和谷值行为也很明显。

![](/picture/07104303-6471-4d17-9b57-1d8f7cc89e86_1276x758.webp)
DRAM 密度扩展速度每十年减慢 2 倍，而价格则受周期性影响。资料来源：DRAMExchange、SemiAnalysis

自进入 10 纳米节点以来，DRAM 位密度一直停滞不前。即使在三星的 1z 和 SK 海力士的 1a 节点中添加 EUV，密度也没有显著提高。两个显著的​​挑战是电容器和感测放大器。

电容器的制作难度很大。首先，图案化要求很高，因为孔必须紧密排列，具有非常好的临界尺寸 (CD) 和覆盖控制，以便接触下方的访问晶体管并避免桥接或其他缺陷。电容器的纵横比非常高，蚀刻出又直又窄的孔轮廓非常困难，此外，还需要更厚的硬掩模来实现更深的蚀刻，因为更厚的掩模需要更厚的光刻胶，而光刻胶更难图案化。

接下来，必须在整个孔轮廓的壁上沉积几纳米厚的多个无缺陷层，以形成电容器。几乎每一步都考验着现代加工技术的极限。

![](/picture/6d683331-b14b-44e2-9be5-7fa053d79caa_245x326.webp)
DRAM 存储电容器需要在 100:1 纵横比的孔中形成许多精致的层（不按比例 - 实际电容器可能比图中高 10 倍）。来源：应用材料

感测放大器与逻辑互连类似。它们曾经是事后才想到的，但现在其难度与“主要”功能（逻辑晶体管和存储单元）相当甚至更大。它们受到多方面挤压。必须进行面积缩放以匹配位线缩小，感测放大器变得更不敏感，并且随着尺寸变小而更容易出现变化和泄漏。同时，较小的电容器存储的电荷较少，因此读取它们的感测要求变得更加困难。

还有其他挑战，结果是使用传统方法以经济的方式扩展 DRAM 变得越来越困难。新想法的大门已经打开——让我们来探索其中的一些……

**短期缩放：4F2和垂直通道晶体管**

短期内，DRAM 规模将继续沿着其传统路线图发展。更大、更根本的架构变革将需要数年时间才能开发和实施。与此同时，该行业必须满足对更高性能的需求，即使只是进行微小的改进。

短期路线图有两项创新：4F 2单元布局和垂直通道晶体管 (VCT)。

![](/picture/1adc3c45-a0a5-40a5-ad1b-129ce564c69b_896x455.webp)
三星 DRAM 路线图。资料来源： SemiEngineering最初发布的 Samsung Memcon 2024

请注意，包括三星在内的一些公司在其路线图中将 VCT 置于“3D”旗帜之下。虽然从技术上讲这是正确的，但这有点误导，因为 VCT 与通常所说的“3D DRAM”不同。

![](/picture/9beb7021-7d67-4c41-994a-55c72a87fc22_1024x514.webp)
标准 6F 2布局与采用垂直通道晶体管的 4F 2布局。来源：CXMT IEDM 2023

4F 2以最小特征尺寸 F 来描述存储单元面积，类似于标准逻辑单元高度（例如“6T 单元”）的轨道度量。最小特征尺寸通常是线宽或空间宽度，在 DRAM 中，这将是字线或位线宽度。这是表示单元布局密度的简单方法，并且易于比较 - 4F 2单元的大小仅为 6F 2单元的 2/3 ，理论上密度增加 30%，而无需缩小最小特征尺寸。请注意，纯单元布局并不是密度缩放的唯一限制，因此实际收益可能低于理想的 30% 情况。

4F 2是单个位单元的理论极限。回想一下，特征尺寸是线或空间宽度（即半间距），因此线 + 空间图案的间距为 2F，而不是 F，因此最小可能单元尺寸是 4F 2而不仅仅是 F 2 。因此，一旦实现这种架构，水平扩展的唯一途径就是扩展 F 本身——这很快就会变得不切实际，甚至完全不可能。

自 2007 年以来， DRAM 一直使用 6F2布局，之前使用 8F2 （有趣的是：现代 NAND 已经使用4F2单元，但特征尺寸 F 明显更大。SRAM 的数量级为 120 F2 ，密度降低了 20 倍！）

一个值得注意的例外是 CXMT，这家中国供应商在 2023 年底展示的突破制裁的 18 纳米 DRAM中使用了 VCT 和4F2布局。由于三星、SK 海力士和美光能够缩小单元，因此他们没有像 CXMT 那样被迫采用这些架构。CXMT 早期采用的影响也很重要——他们很可能在缩小 F 方面遇到了困难，因为他们选择了单元和晶体管架构的更彻底的改变。

4F 2单元的关键推动因素是垂直通道晶体管。这是必要的，因为晶体管必须缩小以适合单元，并且两个触点（位线和电容器）也必须适合该占位面积，因此，一条垂直线。在这些规模下，有必要垂直而不是水平构建晶体管，将其占位面积缩小到大约 1F，大致匹配其上方的电容器，同时保持足够的通道长度以使晶体管有效运行。当前的 DRAM 使用水平通道和具有水平分离的源极/漏极。这些是成熟且易于理解的架构。VCT 依次堆叠源极（连接到其下方的 BL）、通道（被栅极和控制栅极的字线包围）和漏极（连接到上方的电容器）。在制造过程中存在权衡，有些步骤变得更容易，而其他步骤则更难，但总体而言，VCT 更难制造。

三星的工艺因使用晶圆键合而引人注目。在类似于逻辑背面供电的工艺中，单元访问晶体管是在翻转晶圆并将其键合到支撑晶圆之前在顶部形成位线的情况下制造的，因此位线现在被埋了起来。有趣的是，键合后的基座似乎不需要与 VCT 精确对准，尽管披露并未解释外围 CMOS 是位于翻转的芯片上还是位于新键合的基座中。顶部变薄以露出晶体管的另一端，因此可以在其顶部构建存储电容器。EVG 和 TEL 将从这种对晶圆键合工具的新需求中获益。

**DRAM 入门：当前变体**

DRAM 有很多种，每种都针对不同的目标进行了优化。相关的最新一代类型是 DDR5、LPDDR5X、GDDR6X 和 HBM3/E。它们之间的差异几乎完全在于外围电路。不同类型内存单元本身相似，所有类型的制造方法也大致相似。让我们简单介绍一下各种 DRAM 类型及其作用。

DDR5（第五代双倍数据速率）采用双列直插式内存模块 (DIMM) 封装，可提供最高内存容量。LPDDR5X（低功耗 DDR5，X 表示增强型）可提供低功耗操作，但需要与 CPU 的较短距离和低电容连接，从而限制了容量，因此它用于需要低功耗且布局限制可容忍的手机和笔记本电脑。

最近，我们看到一些 AI 加速器、Apple 的专业工作站和 Grace 等 AI 馈送 CPU 采用了容量更大的 LPDDR 封装。这些新用途的推动因素是对高能效数据传输和高带宽的追求。

在加速器中，LPDDR 已成为“第二层”内存的最佳选择，与昂贵的 HBM 相比，它以较低（较慢）的级别提供更便宜的容量。它在构建最高容量和可靠性功能方面有所欠缺，但胜过 DDR5 DIMM，因为它每比特吞吐量消耗的能量要少一个数量级。LPDDR5X 封装在 Nvidia Grace 处理器上最高可达 480GB，这大约是 GDDR 配置容量限制的 10 倍（受电路板布局规则和满足消费者游戏系统信号要求的芯片封装限制），与中型 DDR 服务器配置处于同一范围。使用 128GB 以上的 R-DIMM 可以实现更大容量的 DDR5，但由于封装复杂性和 DIMM 上的额外寄存器（一种缓冲芯片），成本较高。

LPDDR5X 在功耗方面比 DDR 有巨大优势，在成本方面比 HBM 有巨大优势，但每比特能量无法与 HBM 抗衡，而且它需要很多通道（与 CPU 的连接），这会使大容量的电路板布局拥挤不堪。它在纠错 (ECC) 方面也表现不佳，这在大容量下变得更加重要，因为出现错误的可能性更大。为了弥补这一点，必须转移一些容量来支持额外的 ECC。例如，Grace CPU 每个计算托盘有 512GB 的 LPDDR5x，但似乎为可靠性功能保留了 32GB，剩下 480GB 可供使用。

即将推出的 LPDDR6 标准几乎没有任何改进，每个芯片的通道数仍然很高，速度提升幅度相对较小，纠错支持也有限。LPDDR6 不会成为 HBM 的竞争对手。

GDDR6X（G 代表图形）专注于图形应用，以低成本提供高带宽，但延迟和功耗更高。虽然在游戏 GPU 中很有用，但它的设计具有板级容量限制和功率水平，限制了可以使用它的 AI 应用程序的大小。

然后是 HBM3E（第三代高带宽内存，带有增强型“E”版本）。它优先考虑带宽和电源效率，但价格非常昂贵。HBM 的两个定义特征是更宽的总线宽度和垂直堆叠的内存芯片。单个 HBM 芯片每个 I/O 有 256 位，是 LPDDR 的 16 倍，LPDDR 的总线宽度每个芯片只有 16 位。芯片垂直堆叠，通常为 8 个或更多，每 4 个芯片分组一个 I/O；总的来说，该封装可以提供 1024 位带宽。在 HBM4 中，这个数字将翻倍到 2048 位。为了充分利用 HBM，最好将其与计算引擎一起封装，以减少延迟和每位的能量。为了在保持计算短连接的同时扩大容量，必须将更多芯片添加到堆栈中。

HBM 的高成本主要源于这种芯片堆叠需求。在典型的 HBM 堆栈中，8 或 12 个 DRAM 芯片（路线图上计划增加到 16 个或更多）堆叠在一起，电源和信号通过每个芯片中的硅通孔 (TSV) 布线。TSV 是直接穿过芯片的导线，用于连接芯片。与用于连接堆叠芯片的旧式引线接合方法相比，TSV 密度更高、性能更高、成本更高。在 HBM 堆栈中，必须通过 TSV 布线 1,200 多条信号线。必须为它们分配相当大的区域，使得每个 HBM DRAM 芯片的尺寸是相同容量下标准 DDR 芯片的两倍。这也意味着对 DRAM 芯片的电气和热性能有更高的分级要求。

这种复杂性会降低产量。例如，三星的 DRAM 设计失误及其使用落后的 1α 节点导致其 HBM 产量极低。封装是另一个主要挑战。由于产量相对较低，正确对齐 8+ 个芯片（每个芯片有数千个连接）非常困难，因此成本高昂。目前，这是 HBM 供应商之间的主要区别之一，因为SK Hynix 可以使用其 MR-MUF 封装成功生产 HBM3E，而三星则难以提高其产品的产量。美光有一个可行的解决方案，但需要大幅扩大生产规模。

尽管成本高昂且产量有限，HBM3E 目前仍是内存行业有史以来最有价值、利润率最高的产品。这主要是因为对于大型 AI 加速器而言，没有其他类型的 DRAM 是可行的替代品。尽管随着三星提高产量以及美光扩大生产，利润率可能会下降，但 AI 加速器对内存的需求将继续增长——在一定程度上抵消了这一新供应带来的好处。

![](/picture/d663f025-7f33-40ca-835e-ffe0f023e3ba_1240x379.webp)
HBM 在带宽和封装密度方面占据主导地位。来源：SemiAnalysis

简而言之，高带宽和非常高的带宽密度以及最佳的每比特能量和真正的 ECC 功能使 HBM3E成为目前AI 加速器的明显赢家。这就是 Nvidia 的 H100 和 AMD 的 MI300X 等产品使用它的原因。GDDR6/X 虽然容量很小，但按相同指标排在第二位。LPDDR5 和 DDR5 甚至更差，都不适合加速器的需求。

当前的 HBM 解决方案价格昂贵，而且扩展难度越来越大。我们为什么会陷入这种境地？

**HBM 路线图**

HBM 是一种围绕传统 DRAM 理念构建的封装解决方案，但采用密度和相邻性封装，以尝试解决 AI 和其他形式的高性能计算的带宽和功率问题。

目前，所有领先的 AI GPU 都使用 HBM 作为内存。2025 年的计划是 12-Hi HBM3e，配备 32 Gb 芯片，每堆栈总共 48 GB，数据速率为每线 8 Gbps。在 GPU 服务器中，首批支持 CPU 的统一内存版本已随 AMD 的 MI300A 和 Nvidia 的 Grace Hopper 一起推出。

Grace CPU 具有高容量 LPDDR5X，而 GPU 具有高带宽 HBM3。但是，CPU 和 GPU 位于不同的封装中，通过 NVLink-C2C 以 900 GB/s 的速度连接。这种模型集成起来更简单，但在软件方面更困难。连接到另一个芯片的内存的延迟要高得多，可能会影响大量工作负载。因此，内存并不完全统一，并带来了自身的挑战。

![](/picture/c890a2a0-d36e-4ddb-b389-ab9741090a91_2134x1200.webp)
![](/picture/240e148e-5f00-419d-9777-debe9e74725e_1536x856.webp)
资料来源：三星、美光

HBM4 还需要几年时间才能问世，三星和美光声称它将达到 16-Hi，每堆栈 1.5 TB/s。这比我们目前的带宽高出一倍多，而功耗仅为 1.3-1.5 倍，但这种扩展还不够，因为内存的功耗总体上还在继续增加。HBM4 还将改为每堆栈 2048 位宽度，将数据速率略微降低至 7.5 Gbps，有助于降低功耗和实现信号完整性。数据速率很可能会提高到 HBM3E 的水平，或者类似水平。

另一个重大变化是 HBM 基片。基片将采用 FinFET 工艺制造，而不是现在使用的平面 CMOS 技术。对于不具备这种逻辑能力的美光和 SK 海力士，基片将由代工厂制造，台积电已经宣布他们将成为 SK 海力士的合作伙伴。此外，还将为个别客户定制基片。

我们将发布有关 HBM 定制的单独报告，但这里有一个快速入门指南：

HBM4 公告预测至少将使用 2 种不同形式的基础芯片，从而允许针对不同的速度和长度优化内存接口。控制 DRAM 状态机的功能可能会转移到基础芯片上，以更有效地控制 DRAM 芯片，而仅垂直连接可能会降低每位的能量。

定制 HBM 可以实现我们今天看到的传统基于 CoWoS 的组件之外的多种其他封装架构。可以使用中继器 PHY 来菊花链连接多行 HBM - 尽管超过 2 级的任何情况都会看到收益递减。

![](/picture/0d848872-00c9-48e3-9ced-548e9c626921_1352x658.webp)
来源：SK海力士

随着 HBM4 和后续产品的推出，混合键合技术已被提出。这将允许更薄的 HBM 堆栈，因为凸块间隙被消除，并且散热效果更好。此外，它将允许 16-20+ 层的堆栈高度。它还可以减少少量功耗，因为信号传输的物理距离将减少。然而，挑战是巨大的——生产 16+ 个芯片的键合堆栈并不容易，没有一个是完全平坦的——目前还没有人接近大批量制造的解决方案。

所有初始 HBM4 都不会使用混合键合，并且我们预计这种情况将比大多数人希望的持续更长时间。

CPU、GPU 或加速器与内存之间的连接位于基础芯片中。改进这种连接是克服内存限制的一种可能途径。Eliyan 是一家由美光和英特尔等公司资助的初创公司，该公司正利用其 UMI 自定义界面率先采用这种方法。

![](/picture/d43509ad-0713-4ac0-b745-4b4c95966433_2739x2096.webp)
![](/picture/a507cb31-7f32-4b6d-aed2-bf8d586a3463_3284x2541.webp)
![](/picture/32e42c96-325f-43b4-91dd-040f3b287438_3426x2651.webp)
![](/picture/24b0de3a-b907-479b-b5c8-72ab2d5b73b1_533x416.webp)
来源：Eliyan

此 UMI 接口与 ASIC 芯片一起使用，后者可用作 HBM 堆栈的基础芯片或其他内存类型的模块控制器。此芯片组包含内存控制器和内存芯片的物理互连 (PHY)。UMI 外部连接到主机 GPU，连接到主机的结构。它们采用全 CMOS 工艺制造，速度快且高效，使用先进的“Nulink”协议连接到主机，并消除主机硅片上的内存控制器占用空间。

Eliyan 的封装技术甚至可以使用标准基板，并且比常规先进封装具有更大的覆盖范围。这可能允许 HBM 不与 ASIC 芯片相邻，而是更远，这意味着可以容纳更高的容量。他们的方法还占用了主机上的更少面积和海岸线，这意味着可以增加通道宽度。标准化的 UMI 内存芯片可以允许使用 HBM、DDR、CXL 内存等，而无需固定为特定类型，从而显着提高灵活性。虽然这种方法可能会带来短期改进，但它并不能解决 HBM 的根本成本问题。

**新兴记忆**

自从 DRAM 和 NAND 占据主导地位以来，人们一直在研究更好的替代方案。这些方案的总称是“新兴存储器”。这个称呼有点用词不当，因为到目前为止，它们都没有成功“崛起”成为大批量产品。不过，考虑到围绕人工智能的新挑战和激励措施，它们值得至少进行简短的讨论。

最有前景的离散应用存储器是 FeRAM。它们不使用存储电容器中的电介质（绝缘材料），而是使用铁电体（在电场中极化的材料）。它们具有非易失性的理想特性，即它们可以在关闭时存储数据，并且不会在刷新上浪费电力或时间。

美光在 IEDM 2023 上展示了令人鼓舞的结果，其密度可与 D1β DRAM 相媲美，同时具有良好的耐用性和保留性能。换句话说，**如果不是因为成本问题，它是 AI/ML 用途的良好候选者。与传统 DRAM 相比，它的制造过程复杂，并且使用了更多特殊材料，以至于它目前根本没有竞争力**。

MRAM 是另一个有前景的研究领域。数据不是通过电荷存储，而是通过磁性方式存储。大多数设计使用磁隧道结 (MTJ) 作为位存储单元。

![](/picture/db640a71-bda0-4de0-89a9-20c46efa7791_892x673.webp)
磁隧道结 RAM，采用磁性机制而非电气机制。资料来源：SK Hynix

在 IEDM 2022 上，SK Hynix 和 Kioxia 展示了间距为 45nm、临界尺寸为 20nm 的 1 选择器 MTJ 单元。它们共同实现了迄今为止最高的 MRAM 密度 0.49 Gb/mm 2 ，高于 Micron 的 D1β DRAM （密度为 0.435 Gb/mm 2 ）。该单元甚至采用 4F 2设计。他们的目标是以分立封装的形式生产，作为 DRAM 的替代品。

目前，没有任何替代存储器能够挑战 DRAM。有些存储器单元更大或更慢。有些存储器的工艺更昂贵。大多数存储器的耐用性有限。有些存储器的产量较低。实际上，磁性存储器或相变存储器的出货产品以 MB 而不是 GB 为单位。这种情况可能会改变，这关系到很多钱，而且可能存在一种隐秘的制胜组合，但在这两种设备和生产规模方面都还有很多工作要做。

**内存计算**

DRAM 从一开始就受到其架构的限制。它是一个简单的状态机，没有任何控制逻辑，这有助于降低成本，但这意味着它依赖于主机 (CPU) 来控制它。

这种模式根深蒂固：现代 DRAM 制造工艺经过了高度优化和专业化，因此无法实际生产控制逻辑。行业组织 JEDEC（联合电子设备工程委员会）在制定新标准时也要求尽量减少逻辑干扰。

![](/picture/d2a37746-c1ed-4919-9b53-848a50148fea_842x850.webp)
“哑” DRAM：控制逻辑与内存分开，因此命令必须通过缓慢、低效的接口。来源：SemiAnalysis

DRAM 芯片完全依赖于主机：所有命令都通过一个共享接口传输到内存中的多个存储体，代表主机中的多个线程。每个命令都需要 4 个或更多步骤以精确的时间发出，以保持 DRAM 正常运行。DRAM 芯片甚至没有避免冲突的逻辑。

使用古老的半双工接口会加剧这种情况：DRAM 芯片可以读取或写入数据，但不能同时读取或写入数据。主机具有 DRAM 的精确模型，并且必须预测接口是否应在每个时钟周期设置为读取或写入。命令和数据通过不同的线路发送，这降低了时序复杂性，但增加了线路数量和 GPU 或 CPU 上的“滩头”拥挤。总体而言，内存接口的比特率、滩头密度和效率比逻辑芯片使用的替代 PHY 低了一个数量级。

这些缺点的结果是，服务器上最常见的 DDR5 DIMM 在主机控制器和接口上消耗了超过99%的读取或写入能量。其他变体略好一些 - HBM 能量使用大约 95% 用于接口，5% 用于内存单元读取/写入 - 但仍然远未达到 DRAM 的全部潜力。

功能完全放错了地方。当然，解决方案是将其移到正确的位置：控制逻辑应该与内存一起放在芯片上。这就是内存计算 (CIM)。

**内存计算：释放银行潜力**

DRAM 库具有令人难以置信的性能潜力，但由于接口的原因，这些潜力几乎被完全浪费了。

组是 DRAM 构造的基本单位。它们由 8 个子组组成，每个子组有 64Mb（8k 行 x 8k 位）的内存。组一次激活并刷新 1 行 8k 位，但在任何 I/O 操作中仅输入或输出 256 个。此限制是由于感测放大器的外部连接：虽然行由 8k 个感测放大器支持，但只有 1/32 个感测放大器（256）连接到子组外，这意味着读取或写入操作限制为 256 位

![](/picture/201752d9-91cf-4952-aa84-d69f080becb9_2736x1903.webp)
(a) 高电容器的密集垫限制了对感测放大器的访问。来源：SemiAnalysis。(b) 聚焦离子束 [FIB] 拆解 DDR4 DRAM 的感测放大器区域。来源：Marazzi 等人。《HiFi-DRAM：通过使用 IC 成像揭示感测放大器实现高保真 DRAM 研究》，ISCA 2024 (c) 1β DRAM 中垫区边缘的图形。来源：美光

感测放大器位于一个峡谷中，四周环绕着高大的电容器。在上面苏黎世联邦理工学院的 FIB 拆解图中，您可以看到较高处的布线需要延伸至下方的高通孔才能与感测放大器接触。

即使接口有限，每次只能访问 32 个中的 1 个，一个存储体的峰值读写容量也大约为 256Gb/s，平均接近 128 Gb/s，因为至少 50% 的时间用于切换到新的活动行。每 16Gb 芯片有 32 个存储体，一个芯片的全部潜力为 4TB/s。

在层次结构的更上层，存储体以存储体组的形式连接，存储体组又连接到 DRAM 芯片的接口。在 HBM 中，每个芯片有 256 条数据线，峰值吞吐量为每芯片 256 GB/s。这个瓶颈只能利用存储体潜在潜力的1/16 。

![](/picture/c0c73dc0-1ec4-4171-a670-0494a26bc88e_748x694.webp)
来源：SemiAnalysis

更糟糕的是，将一个比特从芯片中传输出去需要 2pJ 的能量，比将其移入或移出单元所需的能量多 20 倍。大部分能量发生在 DQ（数据问号，用于读取和写入的数据线）线两端的两个接口处，以及主机上的控制器逻辑中。

在这种浪费的架构下，不可避免地需要付出努力来获取更多的潜在性能。

**内存计算：DRAM 的全部潜力**

即使是简单的理论示例也表明，这里存在巨大的潜力。实施 UCIe（通用小芯片互连）标准将允许每毫米边缘实现 11 Tbps 的吞吐量——几乎比 HBM3E 高 12 倍。每比特能量将从 2pJ 下降到 0.25pJ，降幅达一个数量级。UCIe 甚至不是最新的解决方案……仅举一个例子，Eliyan 专有的 Nulink 标准就声称有更大的改进。

![](/picture/45f156b0-308a-4698-9e3d-9f7d3f3a2d85_784x364.webp)
来源：Tom’s Hardware

需要注意的是，如果主机结构通过接口扩展，则必须在 DRAM 端处理结构命令集的子集。每个组都需要在本地实现状态机（预充电、地址选择、激活、读/写、关闭等）。这需要在 DRAM 上制造（相对）复杂的片上逻辑。

**内存计算：前进之路和可能的赢家**

当然，在 DRAM 芯片中添加逻辑并非易事。好消息是 HBM 包含一个 CMOS 基础芯片，当 3D DRAM 出现时，几乎可以肯定的是，良好的 CMOS 逻辑会绑定在内存堆栈的顶部或下方。换句话说，该架构适合在内存中包含一些计算，芯片制造商将有动力这样做。

这里有一些唾手可得的成果：想想如果 HBM 采用 GDDR7 速率（每条数据线 32Gbps），可以做些什么。GDDR7 表明，DRAM 芯片上可以制造速度足够快的晶体管，而 TSV 到基座堆栈的垂直距离不到 1 毫米，这应该可以将每位能量保持在 0.25pJ/位范围内。这引出了一个问题：为什么 JEDEC 不在这里采用改进的标准？

基础芯片上的外部接口可以大幅升级为现代设计，每毫米边缘提供超过 1TB/秒的传输速度，每比特仅消耗几 pJ 的能量。有人将在这场知识产权战争中大获全胜。虽然 JEDEC 可能会采用一种选择作为标准，但更有可能的是，速度更快的内存/GPU 供应商组合将完成这一选择，因为 JEDEC 通常需要数年时间。

![](/picture/80a44926-f968-480e-b8f8-ebced851c14d_664x762.webp)
来源：SemiAnalysis

随着第三方基础芯片的接受，我们已经看到 HBM4 可能出现真正的变化，这必将引发实验。我们可能会看到卸载通道控制、互连上的纯结构扩展、在几厘米的距离内每比特能耗降低，以及菊花链连接到远离主机的其他 HBM 行，或连接到第二层内存（如 LPDDR 组）。

通过这种方式，设计可以避开在内存堆栈内部进行计算的功率限制，而是使用基础芯片上的现代化接口，让相邻芯片具有带宽和低每位能耗，就像在内存中进行计算一样。

<https://www.semianalysis.com/p/the-memory-wall?utm_campaign=post&utm_medium=web>

# 10. Microprocessor 和 Microcontoller 有什么区别？

微处理器和微控制器都是集成电路 （IC） 的类型，都是电子设备的“大脑”，但它们具有不同的功能和应用。

🚀 假设您正在建造一座房屋：

1） 微处理器：这就像建筑师的蓝图，勾勒出房子的整个设计和结构。它包含每个房间、功能和系统的详细计划。

2） 微控制器：这就像一个特定的电气元件，例如恒温器或烟雾探测器。它具有专门的功能，旨在与其他组件配合使用以创建一个完整的系统。

🚀 主要区别：

1） 范围：微处理器处理房屋的整体设计和协调。微控制器专注于房屋内的特定任务，例如控制温度或检测烟雾。

2） 复杂性：微处理器更复杂，因为它们需要管理整个房子的系统。微控制器更简单，专注于其特定任务。

3） 集成：微处理器与各种微控制器和其他组件一起工作，创建一个功能性房屋。微控制器集成到房屋的系统中以执行其特定任务。

🚀 微处理器：

1） 通用计算机：微处理器本质上是单芯片上的通用计算机。它可以执行广泛的指令，可用于各种应用。

2） 复杂任务：微处理器旨在处理复杂任务，例如运行操作系统、执行软件应用程序和执行密集计算。

3） 无内置外设：微处理器通常没有内置外设，如定时器、模数转换器 （ADC） 或数模转换器 （DAC）。这些外围设备需要从外部连接。

🚀 微控制器：

1） 专用计算机：微控制器是专为嵌入式系统设计的专用计算机芯片。它针对特定任务进行了优化，并具有内置外围设备。

2） 嵌入式系统：微控制器通常用于洗衣机、冰箱、汽车和工业自动化系统等设备。

3） 内置外设：微控制器具有内置外设，允许它们与物理世界进行交互，例如传感器、执行器和通信接口。

🚀 总结：
微处理器：用于复杂任务的通用计算机。
微控制器：用于嵌入式系统的专用计算机，内置外设。

![](/picture/1728185266812.jpg)

# 11. CFET

## 11.1 台积电、IBM 和三星将于 12 月在一场活动中展示其下一代 CFET 晶体管创新

据eeNewsEurope报道， IBM、IMEC、三星和台积电的研究人员将在 2024 年 12 月即将举行的国际电子设备会议 (IEDM) 上展示他们在垂直堆叠互补场效应晶体管 (CFET) 方面的最新研究成果。CFET 通常被视为环绕栅极晶体管的后继者，将实现未来的技术扩展，但业界尚未采用 GAA FET 进行大规模生产。

CFET 的概念是将 n 型晶体管和 p 型晶体管堆叠在一起，最早由 IMEC 研究机构于 2018 年提出。即使在今天，CFET 的实际实现仍广泛处于研究领域。根据 IMEC 自己的路线图，如果一切顺利，CFET 可能会在 A5 节点实现大规模生产，预计在 2032 年左右。尽管如此，英特尔和台积电等公司近年来开始展示 他们在 CFET 领域的进步，因此看看 IEDM 会带来什么是很有意义的。

![](/picture/CFET.png)

台积电将讨论其在 48nm 栅极间距（相当于 5nm 工艺）上开发单片 CFET 反相器。该反相器采用堆叠的 n 型和 p 型纳米片晶体管，背面有触点，可实现高达 1.2V 的电压传输，两种晶体管类型的亚阈值斜率在 74 至 76mV/V 之间。尽管这标志着一个重要的里程碑，但台积电承认该技术目前尚未准备好进行商业生产。

台积电设计的关键创新包括垂直漏极侧局部互连、背面金属化漏极（BMD）和背面栅极通孔（BVG），它们共同改善信号布线并优化功率、性能和面积（PPA）。

从技术上讲，这种架构为未来几年性能和功率效率的持续提升以及晶体管密度的提高提供了途径。不过，台积电的 CFET 进步仍处于实验室阶段，需要数年时间才能进入该公司的晶圆厂。

IBM Research 和三星将展示一款“单片堆叠 FET”，其特点是采用阶梯式通道设计，下部通道比上部通道宽，从而降低了堆叠高度并缓解了高纵横比带来的挑战。这项研究还涵盖了通道和源/漏极区域的隔离技术，以及双功函数金属的使用。有关金属或栅极间距的详细信息将在会议上公布。

IMEC 将展示其在“双排 CFET”方面的工作，旨在进一步在垂直和水平方向上扩展 CFET。IMEC 认为，这种晶体管设计可以在 7a 级（7 埃）制造工艺中实现，而这距离我们还有六到七代的时间。有趣的是，“双排 CFET”不具有直接背面电源接触，并且采用 60nm 栅极间距进行探索，类似于 7nm 节点。

虽然会议上发表的论文表明 CFET 技术已经取得了重大进展，但这种晶体管距离大规模生产还有数年时间，因为仍必须克服与制造复杂性相关的挑战。

IEDM 会议将于 2024 年 12 月 7 日至 11 日在旧金山举行，会议结束后可在线访问录制的演讲。

<https://www.tomshardware.com/tech-industry/tsmc-ibm-and-samsung-to-present-their-next-gen-cfet-transistor-innovations-at-an-event-in-december>

# 12.Memory Hierarchy: Basics

<https://github.com/basteng/Today-I-Learned/blob/main/Research%20Report/Memory%20Hierarchy%20Basics.pdf>

# 13. Potential of EUV for high volume manufacturing of DRAM

<https://github.com/basteng/Today-I-Learned/blob/main/Research%20Report/Potential%20of%20EUV%20for%20high%20volume%20manufacturing%20of%20DRAM.pdf>

# 14. 台积电 高带宽 die-to-die IEDM2024

![](/picture/D2D-Interconnect.jpg)

最近，台积公司 年在 IEEE Open Journal of the Solid-State Circuits Society https://lnkd.in/gupeBDjB 上发表了一篇关于实现高带宽 die-to-die （D2D ） chiplet interconnects 的关键设计注意事项的综述。

摘录：
📝运行速率为 56-112Gbps 的串行器/解串器 （SerDes ） 通常用于 2D/2.1D/2.2D/2.3D 封装中，以最大限度地提高每引脚数据速率。相比之下，基于 2.5D 中介层的封装通常配备高速并行数据链路，因为它们具有卓越的能源和面积效率。同时，先进的 3D 堆叠技术最受益于更简单、低速的并行链路，这些链路具有最少的缓冲器和触发器，并且没有专用的均衡器/校准电路，从而实现了比 2.5D 更高的数据面积/带宽密度和能效。
📝对于大多数倒装芯片封装 （2D/2.1D/2.2D/2.3D），焊料凸点和金属走线的间距相对较粗。因此，人们通常被迫通过具有差分信号的串行链路（例如 PCIe-32/64Gbps、CEI-112/224Gbps）来最大化每个引脚的数据带宽密度。
📝先进的 2.5D 封装技术允许在每个单元几何结构的更多并行单端信号链路上应用每个引脚的较低数据速率，以最大限度地提高带宽密度（例如，4-32Gbps 的 UCIe x64），同时简化系统设计并提高能效。
📝3D 堆叠的密度继续上升（间距 P≤9μm）。根据涵盖 UCIe-3D™ 的最新 UCIe 2.0 标准，每个 3D 互连的有效面积应小于凸块的面积，以最大限度地提高互连效率（≜带宽密度 x 能效），并且每个并行数据链路应保持 5Gbps 的“慢速”，以减轻时序工作负载。无需采用专用校准或线性均衡，从而进一步降低了系统复杂性和开销。
📝先进封装中常见的去耦帽 （decap） 类型包括——从上到下;如下所示—A） 片上去耦电容，通常是电容密度为 ~50nF/mm² 的超高密度金属内金属电容器 （SHDMIM） 或 ~10nF/mm² 的硅电容器，B） 上中介层去耦电容，例如 >1000nF/mm² 的嵌入式深沟槽电容器 （eDTC），以及 C） 封装上/衬底分立式去耦电容，通常在 μF 范围内。

🔍观察：
“设计与技术协同优化”（DTCO ）已成为与先进封装和测试相关的多方面工程考虑的统称。（让我们都称自己为 DTCO 专业人士，或者简称为“DTCO 专业人士”。

延伸阅读：
🏷️全文： https://lnkd.in/gdq7wqP4
🏷️排序   Chiplets ：https://lnkd.in/gjej2Yqk
🏷️小芯片 （V）：https://lnkd.in/dUAk5PkP
🏷️小芯片 （VI）：https://lnkd.in/gKKse9_x
🏷️小芯片 （VII）：https://lnkd.in/gyr6ZrV6
🏷️小芯片 （VIII）：https://lnkd.in/gzJeAQFV
🏷️2024  IMAPS UCIe：https://lnkd.in/gYDjZVwz
🏷️小芯片封装类型：https://lnkd.in/g4HT59N4

<https://www.linkedin.com/posts/mingliangliu_d2d-chiplet-interconnects-activity-7271910436294262786-eYqM?utm_source=share&utm_medium=member_desktop>

<https://github.com/basteng/Today-I-Learned/blob/main/Research%20Report/High-Bandwidth_Chiplet_Interconnects_for_Advanced_Packaging_Technologies_in_AI_ML_Applications_Challenges_and_Solutions.pdf>

# 15. 迈向 3D DRAM 的第一步

堆叠层意味着对架构进行彻底的重新思考。

闪存凭借 200 多层堆叠实现的单片 3D 处理技术，实现了惊人的容量飞跃，未来几代将达到 1,000 层。[1] 但同样重要的 DRAM 也实现了类似的可制造 3D 架构。事实证明，对足够大的电荷存储装置（如电容器）的需求难以实现。

目前，有几种用于构建带电容器和不带电容器的 3D DRAM 的新想法正在进行中。

“DRAM 的进步是由微缩技术推动的，随着每一代 [工艺] 的进步，DRAM 的整体占用空间都在缩小，” Lam Research全球半导体工艺和集成高级经理 Benjamin Vincent在最近的一篇博客中表示。[2]“DRAM 正追随 NAND 的脚步，向三维方向发展，以便在单位面积上构建更多的存储空间。这对行业来说是件好事，因为它推动了内存的技术发展，而且每平方微米的位数越多，生产成本就越低。”

减小单元尺寸是增加单层 DRAM 芯片上可存储数据量最明显的方法。但垂直电容器会产生非常厚的层，难以堆叠。一些尝试尝试水平运行电容器。另一些尝试则完全取消电容器。然而，没有一种方法可以达到最佳效果。虽然我们可能还需要数年时间才能实现这种 DRAM 的商业化生产，但正在采取的措施具有启发意义。

3D DRAM 有两个含义，其中之一已经投入生产。“3D DRAM 最常见的用例是 HBM（高带宽内存），” Synopsys HBM 接口解决方案高级产品经理 Bhavana Chaurasia 表示。“HBM 为当今的高性能数据中心 SoC 提供了所需的带宽和性能。”

但 HBM 是一种堆叠芯片存储器，而不是像 3D NAND 闪存那样的单片芯片。如果在 HBM 架构中使用单片 3D DRAM 芯片，则可以立即带来提升。“当商业上可行的 3D DRAM 可用并且芯片堆叠挑战（例如热管理）得到进一步解决时，这对 HBM 提供商来说将是一个好消息，因为它引入了内存密度和能效改进，这将对数据中心和 AI 应用产生影响，”Synopsys 嵌入式存储器首席产品经理 Daryl Seitzer 表示。

<https://semiengineering.com/baby-steps-towards-3d-dram/>

# 16. 3DIC Devices, Technologies, and Manufacturing

### 第三章内容概述
本章聚焦于 High - k, Metal - Gate FinFET CMOS 制造工艺，详细阐述了其技术原理、制造流程、在 SRAM 中的应用、缩放趋势以及与传统平面 MOSFET 技术的对比，为理解先进 CMOS 制造技术提供了全面而深入的视角。

### FinFET 技术基础与优势
1. **技术发展背景**：在 IC 技术发展进程中，传统平面 MOSFET 技术在缩放至 90 - nm 至 65 - nm 节点时，虽能增加器件密度，但因栅极氧化层隧穿效应导致的漏电问题，使器件性能提升受限。为解决此问题，引入了诸如应力衬垫、选择性外延生长（SEG）、高 k 介质和金属栅极等技术手段。其中，高 k 介质（如\(HfSi_{x}O_{y}N_{z}\)）可增加栅极介电常数，降低等效氧化层厚度（EOT），金属栅极则解决了多晶硅栅极的耗尽层问题。FinFET 技术的出现是为了进一步突破平面 MOSFET 在性能提升方面的瓶颈，其通过独特的 3D 结构为提高器件性能开辟了新途径。
2. **与平面 MOSFET 对比优势**：相较于平面 MOSFET，FinFET 技术在性能提升方面具有显著优势。在相同的器件特征尺寸下，FinFET 能够通过增加鳍片高度来扩大沟道宽度（\(W = 2H + CD_{fin}\)），从而有效提高驱动电流\(I_{D}\)（\(I_{D}\propto\mu(k/t_{ox})(W/L)\)）。同时，其独特的结构使得在关态时能够更好地控制泄漏电流，降低功耗，这对于移动设备等对功耗敏感的应用场景尤为关键，成为其在现代芯片制造中备受青睐的重要原因。

### FinFET 制造工艺详解
1. **基于 SOI 和体硅的 FinFET 制造流程**
    - **SOI FinFET 制造步骤**：早期的 FinFET 制造多采用 SOI 晶圆。首先对硅鳍进行蚀刻，利用埋氧层作为蚀刻停止层，随后进行栅极氧化、多晶硅沉积与平坦化，接着通过多晶硅蚀刻形成栅极电极和局部栅极互连，最后利用离子注入或 SEG 及快速热退火完成源漏（S/D）结的形成，从而构建出完整的 FinFET 器件结构。
    - **体硅 FinFET 制造过程**：体硅 FinFET 制造工艺在一些方面与 SOI FinFET 相似，但也存在关键差异。首先同样进行硅鳍蚀刻，之后进行氧化、氧化物沉积与 CMP，再对氧化物进行 recess 处理以暴露硅鳍。后续步骤包括栅极氧化、多晶硅沉积与 CMP、多晶硅蚀刻形成栅极，以及自对准 S/D 掺杂和 RTA 完成器件制造。与 SOI FinFET 不同的是，体硅 FinFET 的鳍片与硅衬底相连，需要进行适当的掺杂以确保良好的电气隔离，这增加了工艺的复杂性和挑战性。
2. **HKMG FinFET 制造关键步骤**：对于 28 - nm 及以上技术节点的 CMOS 逻辑器件，采用高 k 金属栅极（HKMG）是提升性能的关键。在完成 FinFET 基本结构制造后，需进行一系列额外工艺步骤来实现 HKMG 结构。首先沉积 ILD1 氧化物并进行 CMP 平坦化，直至暴露出多晶硅栅极。接着，精确去除虚拟多晶硅栅极，这一步骤至关重要，因为任何残留都可能影响后续工艺并导致器件失效。随后，生长或沉积薄二氧化硅层，再沉积基于 hafnium - oxide 的高 k 介质，之后分别沉积适用于 PMOS 和 NMOS 的工作函数金属（如 PMOS 常用 ALD TiN，NMOS 常用钛铝氮化钛（TiAlN））。最后，沉积金属填充层（通常为 ALD TiN 衬里和 CVD 钨（W））填充窄沟槽，并通过金属栅极 CMP 去除多余的金属和高 k 介质，在沟槽内形成稳定的金属栅极和高 k 栅极介质结构。

### 先进 FinFET CMOS 工艺细节
1. **体硅衬底上的先进工艺**：在体硅衬底上制造先进的 HKMG FinFET CMOS 器件时，首先进行晶圆清洗，生长 pad oxide 层并沉积氮化硅作为硅蚀刻的硬掩模及 STI 氧化物抛光的 CMP 停止层。由于先进技术节点（如 22 - nm 或 14 - nm）的鳍片间距极小，需采用 SADP 技术进行图案化。具体过程为在氮化硅硬掩模上沉积虚拟图案层（如\(a - Si/SiO_{x}\)）并涂覆光刻胶，利用光刻技术定义鳍片虚拟图案，蚀刻虚拟图案至氮化硅表面，去除光刻胶后沉积共形介质层并进行垂直回蚀刻形成侧壁间隔物。移除虚拟图案后，剩余的间隔物图案可使鳍片图案密度翻倍。接着，涂覆光刻胶并应用切割掩模去除不需要的间隔物图案，利用剩余的间隔物图案蚀刻氮化硅硬掩模，进而蚀刻硅鳍。完成鳍片形成后，进行 ILD 沉积、CMP 和 recess 处理，生长牺牲氧化物，进行阱注入、去除牺牲氧化物和清洗等步骤，完成类似于平面 CMOS 工艺中 STI 形成的过程，且在此过程中精确控制鳍片高度对确保 FinFET 器件性能至关重要。
2. **栅极及 S/D 形成过程**：在鳍片形成后，依次进行虚拟栅极氧化物沉积、多晶硅沉积与 CMP，然后沉积硬掩模和虚拟图案层，利用栅极虚拟掩模和 SADP 技术形成栅极图案。通过蚀刻硬掩模和多晶硅形成虚拟多晶硅栅极后，进行一系列 S/D 形成步骤，包括沉积薄介质衬里和厚介质层，利用 PMOS 和 NMOS 掩模分别进行 S/D 区域定义、蚀刻间隔物、硅 recess 和选择性外延生长（SEG）等操作，形成 PMOS 和 NMOS 的 S/D 结构。之后，通过自对准硅化物工艺在 S/D 上形成硅化物，为后续的栅极替换（gate - last HKMG）工艺做准备。在 gate - last HKMG 工艺中，首先沉积 ILD1，通过 CMP 暴露虚拟多晶硅栅极，然后依次去除虚拟栅极、生长薄氧化层、沉积高 k 介质、PMOS 工作函数金属和阻挡层，对于 NMOS 区域，通过光刻和蚀刻工艺调整工作函数金属，最后沉积 TiN 衬里和 WCVD 填充栅极沟槽，并通过 WCMP 去除多余金属和介质，完成 FEoL 工艺。后续的 MEoL 工艺包括接触模块和多层金属互连的形成，如通过一系列光刻、蚀刻、沉积和 CMP 步骤形成 S/D 接触（SDC）和栅极接触（GC），以及 M1 - Mx 等金属层，其中涉及复杂的双图案化和精确的对准工艺，以确保不同层之间的良好连接和电气性能。

### FinFET SRAM 制造工艺
1. **SRAM 结构与在芯片中的作用**：静态随机存取存储器（SRAM）因其高速特性在 CMOS 逻辑 IC 中被广泛用作缓存存储器。一个 SRAM 单元通常由两个锁存反相器和两个传输 NMOS 组成，总共需要六个晶体管（四个 NMOS 和两个 PMOS），相比 DRAM 单元（一个 NMOS 和一个电容）或 NAND Flash 单元（一个器件），其结构更为复杂，在芯片中通常具有最高的图案密度，因此常被用作新技术节点工艺开发的测试平台。
2. **制造步骤**：以 14 - nm FinFET SRAM 为例，其制造过程从晶圆清洗开始，生长牺牲氧化物后，依次进行 n - well 和 p - well 注入形成深阱结，通过光刻和离子注入工艺确保阱的精确形成，并在后续工艺中进行退火修复晶体损伤和激活掺杂剂。完成阱形成后，去除牺牲氧化物，进行与体硅 FinFET 类似的鳍片形成步骤，包括 pad oxide 生长、氮化硅沉积、SADP 工艺形成鳍片图案、切割掩模应用和硅鳍蚀刻等，在此过程中需注意不同掺杂类型硅的蚀刻速率差异对鳍片高度的影响。接着进行虚拟栅极氧化物和多晶硅沉积、CMP 以及栅极图案化，通过 SADP 和精确的蚀刻工艺形成栅极结构，确保栅极氧化物在蚀刻过程中不被破坏，避免引起鳍片损失或栅极短路等问题。之后进行 S/D 形成步骤，包括沉积介质衬里、利用 NMOS 和 PMOS 掩模分别进行 S/D 区域定义、蚀刻间隔物、硅 recess 和选择性外延生长（SEG）等操作，形成 NMOS 和 PMOS 的 S/D 结构，并通过退火激活掺杂剂。完成上述步骤后，进行 gate - last high - k 金属栅极工艺，与之前的 HKMG FinFET 工艺类似，包括 ILD1 沉积、虚拟栅极去除、高 k 介质和金属栅极沉积以及 CMP 等步骤。最后进行 MEoL 工艺，形成 S/D 接触和栅极接触，包括应用 SDC 和 GC 掩模进行光刻、蚀刻、沉积 Ti、TiN 和 W 等金属以及 WCMP 等操作，构建完整的 SRAM 器件结构。此外，还介绍了一种可替代的 S/D 自对准接触（SAC）工艺，通过对金属栅极进行 recess、填充氮化硅、应用沟槽式掩模蚀刻氧化物并沉积金属等步骤形成 S/D 接触，为制造工艺提供了更多的选择和灵活性。

### FinFET CMOS 缩放趋势
1. **技术缩放路径与挑战**：FinFET 技术的发展使得 IC 缩放进入 3D 维度，通过增加鳍片高度和图案密度实现技术节点的进一步缩小。从 22 - nm 到 14 - nm 技术节点的演进过程中，鳍片高度和鳍片间距发生了显著变化，如 Intel 芯片中鳍片高度从 22 - nm 时的一定尺寸增加到 14 - nm 时的另一尺寸，鳍片间距从 22 - nm 时的 60 - nm 缩小到 14 - nm 时的 42 - nm。在向 10 - nm 和 7 - nm 节点缩放时，若 EUV 光刻技术尚未成熟用于大规模制造，可能需要采用 SAQP 技术结合多次切割来形成更精细的鳍片和栅极图案。随着金属线横截面尺寸的缩小，如缩小到 20 - nm 宽×25 - nm 高时，传统的 Cu/TaN 金属互连结构面临电阻率增加的问题，这是由于电子在狭窄的金属线中受到边界散射影响，使得铜的电阻率大幅上升。因此，研究人员正在探索替代材料，如钴（Co），其可通过选择性生长、退火和 CMP 工艺形成互连结构，有望在未来的缩放工艺中替代 Cu/TaN 结构，降低互连电阻，提高芯片性能。
2. **新型结构与材料探索**：为进一步增加沟道宽度，除了传统的 FinFET 结构外，研究人员还在探索如 gate - all - around（GAA）FET 等新型结构。GAA - FET 利用多个硅纳米线（NWs）作为沟道，相比当前大规模制造中的 tri - gate FinFET（通道仅在三面被栅极包围），在降低关态泄漏电流方面具有潜在优势。同时，改变沟道材料为高迁移率材料（如 Ge、III - V 化合物等）也是提高 FinFET 性能的重要研究方向。以 Si NW GAA - FET 制造为例，介绍了其制造过程，包括在 SOI 晶圆上交替生长 SiGe 和 Si 外延层、沉积硬掩模、光刻和蚀刻形成硅纳米线、氧化和清洗、沉积高 k 和金属栅极以及多晶硅等步骤，但在制造过程中需要解决硅纳米线的支撑和悬浮等技术难题，以确保器件的稳定性和性能。此外，随着技术节点的不断缩小，薄膜厚度也在减小，更多的薄膜层采用 ALD 工艺沉积，同时对于极薄的薄膜层（几纳米厚）可采用原子层蚀刻（ALE）工艺进行处理，如在 STT - MRAM MTJ 形成过程中就应用了 ALE 工艺，这体现了先进制造工艺在应对微小尺寸结构制造方面的不断创新和发展。

### 复习题及解答思路
1. **FinFET 技术相比平面 MOSFET 技术的优势**：FinFET 技术在相同特征尺寸下可通过增加鳍片高度扩大沟道宽度，提高驱动电流；其独特结构能有效降低关态泄漏电流，从而降低功耗，在性能提升和功耗控制方面表现更优。
2. **SOI FinFET 的优缺点**：优点是鳍片与衬底完全隔离，减少了衬底对器件性能的干扰；缺点是制造工艺复杂，成本较高，且底部栅极可能受到衬底的影响，在工艺控制和成本方面存在挑战。
3. **FinFET 多晶硅栅极蚀刻与平面 MOSFET 的差异及挑战**：在平面 MOSFET 中，多晶硅沉积在相对平坦的表面，蚀刻过程可利用栅极氧化物作为终点，相对较为简单。而在 FinFET 中，多晶硅存在较大的台阶（由鳍片高度决定），蚀刻时在鳍片顶部需精确停止在虚拟栅极氧化物上，同时要确保鳍片间的多晶硅完全去除，否则会导致栅极短路或鳍片损失等严重问题，对蚀刻工艺的精度和控制要求极高。
4. **基本 SRAM 单元中 NMOS 和 PMOS 的数量**：一个基本的 SRAM 单元包含四个 NMOS 和两个 PMOS，其复杂的结构使得 SRAM 在芯片中具有较高的图案密度，在缓存应用中发挥着重要作用。
5. **DRAM、Flash 内存和 SRAM 的速度、成本及挥发性排序**
    - **速度**：SRAM > DRAM > Flash 内存。SRAM 因其高速特性常用于缓存，能快速响应 CPU 的数据读取需求；DRAM 作为主存储器，速度次之；Flash 内存主要用于数据存储，读写速度相对较慢。
    - **成本**：SRAM > DRAM > Flash 内存。SRAM 结构复杂，制造工艺难度大，成本较高；DRAM 成本相对较低，但仍高于 Flash 内存，Flash 内存因其大规模制造和相对简单的结构，成本优势明显。
    - **挥发性**：DRAM 和 SRAM 是易失性存储器，需要持续供电来维持存储数据；Flash 内存是非易失性存储器，在断电后仍能保存数据，这使得 Flash 内存在数据存储的可靠性方面具有独特优势。
6. **FinFET 从 22 - nm 到 14 - nm 技术节点的主要变化**：主要变化包括鳍片高度增加，鳍片间距从 60 - nm 缩小到 42 - nm，通过这些变化增加了沟道宽度，提高了器件性能，同时在制造工艺上可能采用了更先进的光刻和蚀刻技术来实现更小的特征尺寸和更高的精度控制。
7. **14 - nm 到 10 - nm 缩放时 FinFET 的鳍片间距和鳍片高度估计**：假设 14 - nm 到 10 - nm 缩放遵循与 22 - nm 到 14 - nm 类似的趋势，可参考已有的缩放比例进行大致估计。由于 22 - nm 到 14 - nm 鳍片间距缩小了一定比例，若继续按此趋势，10 - nm 节点的鳍片间距可能进一步缩小；同理，鳍片高度可能会继续增加，但具体数值需要根据实际的技术研发和工艺进步情况确定，可能需要结合先进的光刻技术（如 EUV 或 SAQP）的应用来实现。
8. **FinFET 中鳍片 CD 需极小的原因**：为使 FinFET 在关态时成为完全耗尽型器件，减少关态泄漏电流，鳍片必须非常薄（\(CD_{fin}<10nm\)），这样才能有效控制沟道中的载流子，提高器件的性能和功耗特性，满足现代芯片对低功耗和高性能的需求。
9. **移动芯片设计者偏好 FinFET 技术的原因**：移动芯片对功耗和性能要求较高，FinFET 技术能够在不增加芯片面积的情况下提高器件性能，同时有效降低功耗，延长移动设备的电池续航时间，这使得 FinFET 技术成为移动芯片设计的理想选择，有助于提升移动设备的整体性能和用户体验。 

# 17. SADP和LELE的区别

系统半导体是LELE，存储器是SADT...直至下一代 EUV

如果要将在八折纸上绘制的图画缩小并转移到手掌大小的纸上，则需要使用较小的画笔来绘制更详细的内容。半导体已经朝着缩小电路线宽差距、在同一面积上雕刻更多电路的方向发展。

在晶圆上绘制设计好的电路图的过程，就像在纸上画线一样，称为图案化。 



图案化工艺主要由沉积、曝光和蚀刻组成。这是将每种所需材料铺在薄膜上，通过曝光印刷图案，然后去除不需要的部分的过程。



迄今为止，图案化技术的发展主要集中在曝光上。 DUV（深紫外）光源的波长范围从284纳米减少到目前的193纳米，甚至可以穿过水，绘制电路更加精细。浸没是一种氟化氩 (ArF) 曝光技术。



该技术对于20纳米半导体来说已经不够了，业界开发并应用了双图案化（DPT）技术。 DPT是两次构图的工艺，根据实现方法的不同，大体分为SADP（自对准双重构图）和LELE（光刻-光刻-刻蚀）。

![](/picture/SADP&LELE.jpg)

SADP形成一个基本图案，然后多次蚀刻以细化图案。由于模式仅创建一次，因此很难实现复杂的模式，并且主要在内存中使用。 LELE字面意思是通过曝光、蚀刻、曝光、蚀刻两次绘制图案。尽管价格昂贵，但可以实现复杂的模式。



这两项技术分别发展为LELELE和SAQP（自对准四重图案化）。三星电子从 10 纳米 DRAM 开始使用 SAQP 技术，并在 7 纳米中用极紫外（EUV）曝光取代了部分 LELELE 工艺。



随着技术的进步，这个过程变得更加复杂。为了解决这个问题，进一步缩小半导体电路线宽所需的技术就是EUV。通过使用利用 13.5 纳米波长的 EUV 曝光技术，可以显着减少工艺数量。

![](/picture/process_step.jpg)

据ASML介绍，在引入EUV时，图案化过程只需要10个步骤。业界计划从系统半导体开始引入 EUV。三星电子的目标是明年上半年，台积电的目标是明年下半年，格罗方德的目标是明年量产7纳米EUV。

<https://www.kipost.net/news/articleView.html?idxno=4633>

# 18. EUV 光刻技术：逻辑、DRAM 和 NAND 如何以不同方式使用

极紫外 (EUV) 光刻技术是半导体制造领域最重大的进步之一。然而，该技术在逻辑芯片、DRAM 和 NAND 闪存中的应用存在很大差异，每种技术都有各自的技术和经济考虑因素。  



逻辑芯片：EUV 先驱
逻辑芯片制造商（台积电、三星和英特尔）是最早采用 EUV 的公司，主要用于先进节点（7nm、5nm、3nm 及以后）。为什么呢？ 



对于特征缩放至关重要：逻辑芯片依赖于越来越小的晶体管（FinFET，GAAFET）和超密集互连，需要精确的图案化。

https://www.linkedin.com/posts/tim-ramler_optics-semiconductor-manufacturing-activity-7261680719029006336-FK-7?utm_source=share&utm_medium=member_desktop&rcm=ACoAAC4nxZ0B3GLBAG9V38HXfHx9f6C_KAc8RdQ



减少多重图案化：在 EUV 出现之前，需要复杂的掩模（7nm 需要四重图案化）。EUV 简化了这一过程，提高了产量并降低了成本。

https://www.linkedin.com/posts/tim-rammler_duvlithography-euvlithography-doublepatterning-activity-7262381833089159168-RAXD?utm_source=share&utm_medium=member_desktop&rcm=ACoAAC4nxZ0B3GLBAG9V38HXfHx9f6C_KAc8RdQ



竞争压力：高性能计算 (HPC)、AI 和移动芯片需要尖端节点。台积电和三星已经在 5nm+ 上广泛使用 EUV，而英特尔正在加速英特尔 4 和 20A 的开发。  

https://www.linkedin.com/posts/tim-rammler_artificialintelligence-machinelearning-deeplearning-activity-7269638748970143744-kgO7?utm_source=share&utm_medium=member_desktop&rcm=ACoAAC4nxZ0B3GLBAG9V38HXfHx9f6C_KAc8RdQ



🔹当前用途：前端层（特别是 Metal-1 和关键门层）  

🔹挑战：掩模缺陷、随机效应和高昂的 EUV 工具成本  



DRAM：勉强采用，但正在迎头赶上
DRAM 采用 EUV 的速度较慢，但​​现在所有主要的 DRAM 制造商（三星、SK 海力士、美光）都在加大 EUV 层数，从1α（1-alpha）和 1γ（1-gamma）节点开始。  



DRAM 为何晚于 EUV 出现？

间距不太激进：DRAM 特征比逻辑芯片更密集但更均匀，因此 ArFi DUV（具有多重图案化）长期保持成本效益。

位单元一致性更为重要：DRAM 单元性能取决于电容器一致性，这使得新的光刻方法存在风险。



为什么 DRAM 现在要转向 EUV？

成本和产量改进：1α/1β 的多重图案化 (SAQP) 变得过于复杂。EUV 减少了掩模和工艺步骤的数量。

三星一路领先：在1α DRAM（2020 年）中引入 EUV ，并扩大在1β 和 1γ DRAM中的使用。   

美光最初持谨慎态度：但最近宣布在 1γ DRAM 中采用 EUV，理由是具有成本优势。 

SK Hynix 正在加大 EUV 在 1β 及更高版本的研发力度。



🔹目前用途：主要是光刻密集层，如位线和互连   

🔹挑战： EUV 缺陷影响电容器阵列和位线完整性   



NAND 闪存：对 EUV 最不感兴趣
与逻辑和 DRAM 不同，3D NAND 制造商（三星、Kioxia、美光、SK Hynix）基本上忽略了 EUV。为什么？ 



不需要超小型特征：NAND 缩放来自垂直堆叠层（3D NAND），而不是来自缩小横向特征。

成本与收益不符：多重图案化（基于 DUV 的自对准工艺）对于 NAND相对较大的水平特征非常有效。 

重点是垂直扩展：NAND 中的挑战是增加层数（200 层以上），而不是水平缩小特征。



🔹目前使用情况：无（DUV 仍然占主导地位）  

🔹挑战：目前尚无强有力的 EUV 在 NAND 中采用的商业案例  



EUV 在内存和逻辑领域的未来
📌 Logic 将继续推动 EUV 的发展，预计高 NA EUV 将达到2nm 及以上。  

📌 DRAM EUV 的采用将会增长，使用 1γ 和 1δ（1-delta）的 EUV 曝光的层会更多。  

📌除非出现革命性的变化，否则NAND 可能会继续留在 DUV 上。 

半导体行业正在不断发展——EUV 的采用只会增加，但每种芯片类型都有自己独特的路线图。

<https://www.linkedin.com/pulse/euv-lithography-how-logic-dram-nand-use-differently-dr-tim-rammler-xfdqf/?trackingId=aLWNNl1IbZnTdC16enrfRA%3D%3D>

# 19. ALD

Atomic_Layer_Deposition 和设备

<https://github.com/basteng/Today-I-Learned/blob/main/Research%20Report/Atomic%20Layer%20Deposition.ppt>

<https://www.linkedin.com/posts/garal-das-aa895417a_atomic-layer-deposition-and-equipments-activity-7299783473542701058-zp9F?utm_source=share&utm_medium=member_desktop&rcm=ACoAABGWyPMBLFNxf3scogFtv9nykpinaNDDgrc>

# 20. 先进封装

半导体行业正在见证一个前所未有的 IC 封装创新时代。随着 HPC、AI 和数据中心产品的兴起，对更大封装尺寸、小芯片设计、高密度互连以及解决高速、高功率和散热挑战的解决方案的需求将传统的 2D 封装设计和单片方法推向了极限。良率、翘曲和装配复杂性等挑战推动了对高级解决方案的需求。

进入 2.5D 封装设计 - 一种在封装基板和裸片之间使用中介层（有机、硅或混合）的游戏规则改变者。据我所知，EMIB、CoWoS 和 I/H/X-Cube 等技术是帮助满足这些需求的少数技术之一，而且可能还有更多。

但这里有一个问题：谁来设计这些中介层？
目前，晶圆代工厂和 OSAT 具有一些功能，但它们能否应对日益增长的复杂性和需求？这些设计的工具和工作流程是独一无二的，位于 SOC 和封装设计的交叉点。

这就提出了一个关键问题：
SOC 工程师是否应该辞职并承担这一责任？
还是 IC 封装设计工程师应该站出来填补这一空白？

在我看来，这是 IC 封装设计工程师带头的绝佳机会。中介层设计所需的技能和专业知识与封装设计原则密切相关，进入这一领域可以为创新和职业发展开辟新的途径。

![](/picture/advanced_pack6.jpg)

<https://www.linkedin.com/posts/yogasundaram-c-34565477_semiconductor-icpackagedesign-hpc-activity-7302232541938298880-__uG?utm_source=share&utm_medium=member_desktop&rcm=ACoAABGWyPMBLFNxf3scogFtv9nykpinaNDDgrc>

# 21. 为什么现代半导体技术优先选择P型衬底？

![](/picture/1743339973393.png)

在快速发展的半导体技术领域，新材料、器件架构和制造技术不断涌现，但一些基本选择始终保持不变。其中之一就是p 型衬底的广泛使用。从早期的平面 CMOS 电路到先进的 FinFET 和纳米片技术，p 型衬底在集成电路设计中一直被广泛采用。但为什么这种特殊的选择如此长时间地保持标准呢？本文探讨了使 p 型衬底成为现代半导体制造关键元素的各种原因（历史、电气、物理和实际）。 

1.什么是P型衬底？

p 型衬底是一种掺杂了三价杂质（最常见的是硼）的硅晶片，它引入空穴（正电荷载流子）作为晶格中的多数载流子。这些空穴增强了硅的导电能力，并形成了各种有源和无源半导体器件的基本电气基石。衬底为所有有源器件层提供了基础，其掺杂分布严重影响隔离、寄生行为和偏置策略。    



2. 采用该政策的历史和实际原因

- NMOS 在早期数字逻辑中占主导地位：在数字设计的早期，仅采用 NMOS 的逻辑系列因其速度更快、制造更简单而占主导地位。这些设备需要 p 型衬底才能有效形成。   

-向 CMOS 演进：随着行业转向CMOS 技术以提高其功率效率和可扩展性，现有的 p 型基础设施仍然有用。CMOS 设计将 NMOS 置于 p 衬底中，将 PMOS 置于 n 阱中，从而保持制造的连续性。   

-遗留兼容性：围绕 p 型基底晶圆的假设建立了庞大的工具、设计规则和代工流程生态系统，为维护该标准提供了强大的动力。 



3.设备级优势

-历史上更高的 NMOS 迁移率：在传统的平面技术中，电子（用于 NMOS）的迁移率比空穴（用于 PMOS）高 2-3 倍，这使得 NMOS 本质上更快。虽然 FinFET 和纳米片等现代器件架构已大大缩小了这种迁移率差距，但历史性能优势导致人们专注于优化 p 衬底中的 NMOS 器件。   

-减少体效应：连接到地的 p 型衬底可使 NMOS 晶体管维持更稳定的阈值电压，从而减少由于体偏置引起的不必要的变化。 

-改进的静电控制：通过接地的 p 衬底可以更好地控制 NMOS 通道周围的电场分布，从而改善亚阈值斜率并减少泄漏。 

-简化偏置方案：由于基板连接到稳定的参考点GND，因此可以避免高速设计中VDD 轨上常见的噪声和电压波动。    



4. 工艺集成和布局考虑

- PMOS 的 N 阱形成：在 p 型衬底中，PMOS 器件形成于n 阱中，可通过离子注入和热扩散轻松创建。此步骤经过高度优化，且开销极小。  

-减少阱数：由于在大多数逻辑电路中，NMOS 器件的数量历来都多于 PMOS，因此将 NMOS 直接放置在衬底中可减少所需的阱数，并节省布局面积和加工步骤。  

-设计简单且隔离：浅沟槽隔离 (STI)和井孔环等隔离策略在 p 型环境中更有效地工作，简化了 DRC 合规性并提高了可制造性。     



5. 缓解闩锁效应

闩锁是一种破坏性情况，寄生 pnpn 结构会导致 VDD 和 GND 之间发生短路，通常需要关闭电源才能解决。P 型基板有助于通过多种方式缓解闩锁：

-有效的保护环实施：接地的 p 型保护环可快速将注入的电流分流出敏感区域。 

-深 N 阱隔离：深 N 阱包围用于 PMOS 器件的 N 阱，进一步隔离寄生结构。 

-降低寄生增益：通过精心的布局和接地的 p 基板，可以最大限度地降低涉及闩锁的寄生双极晶体管的增益。 

-基板电阻控制：较低电阻率的 p 型基板有助于消散电荷累积，从而防止触发条件。 



6.兼容性和生态系统成熟度

-全面的 EDA 支持：大多数PDK、仿真模型和 DRC/LVS 平台都是采用 p 型基板构建的，以确保兼容性并减少验证开销。   

-预先特性化的库：标准单元库和模拟 IP 针对 p 基板上的性能和可靠性进行了优化，加速了设计重用并降低了硅风险。 

-代工厂优化：数十年的代工厂工艺开发已经完善了专门针对 p 型晶圆的配方、掺杂分布和热循环，从而提高了产量和可靠性。 



7. 先进技术：FinFET 和纳米片

-体 FinFET 集成：即使在16nm、10nm、7nm 和 5nm等节点中，许多代工厂也使用基于 p 型基板构建的体 FinFET ，这要归功于其与传统偏置和隔离方案的兼容性。    

-三阱架构：在 FinFET 和纳米片节点中，深 n 阱和 p 阱结构嵌入 p 型衬底，以实现独立体偏置、衬底噪声隔离和模拟射频分区等高级功能。    

-纳米片 FET 及其他：在 3nm 及更小节点，纳米片或全栅 FET 仍受益于p 型衬底提供的静电和噪声隔离优势。虽然一些设计迁移到SOI 平台，但块状 p 型晶圆仍然是大批量生产的经济高效且可扩展的选择。    



8. 例外和替代方案

-绝缘体上硅 (SOI)：在需要低寄生效应、抗辐射或超低泄漏的应用中，SOI 衬底可以替代块体。然而，SOI 的成本和复杂性更高。 

- N 型基板用例：N 型基板在 CMOS 中很少见，但可能出现在双极型、BiCMOS 或传感器应用中，这些应用中的设备物理或性能指标需要它们。  

-高电阻率基板：在射频或毫米波应用中，高电阻率 p 型基板用于抑制基板耦合和寄生损耗。 



结论

尽管半导体器件架构不断进步——从平面器件到 FinFET，再到现在的环绕栅极纳米片——p 型衬底仍然是大多数主流 CMOS 工艺广泛使用的基础。它结合了电气性能、闩锁缓解、设计简单、工艺成熟和广泛的行业支持，使其成为一种实用而有效的选择。虽然替代衬底在特定应用中越来越受欢迎，但 p 型衬底仍然是大规模半导体制造的可靠且经济高效的选择。  

<https://www.linkedin.com/pulse/why-p-type-substrate-preferred-modern-semiconductor-kailash-prasad-dsb7c/>

# 22. 环栅技术 (GAA)：减少泄漏的终极解决方案

近年来，随着环境、社会及公司治理（ESG）意识的兴起，许多企业都尽力规划自身的ESG步骤和时间表，以追求可持续运营。  

在半导体行业中，降低芯片内晶体管的漏电，降低能耗是践行环境可持续性的具体途径。多年来，降低漏电也成为晶体管架构革命性演进的主要驱动力。 

在平面晶体管架构中，随着制程技术的不断发展，沟道长度也越来越短，但当沟道长度小于几十纳米时，短沟道效应所导致的漏电问题就变得十分严重。  

因此，在2000年，3D鳍式晶体管（FinFET）架构的原型被提出1，并于2011-2012年左右开始商业化量产。鳍式晶体管架构将原本平面的源极和漏极改造成3D结构，使得沟道三面都被栅极覆盖，增大了栅极与沟道之间的接触面积。 

这样的设计提升了栅极控制电子的能力，从而减少了漏电。然而，随着工艺技术的不断进步，沟道长度的不断缩短，研发工程师很快意识到，当栅极与沟道的接触面积缩小到一定程度时，漏电又会再次成为问题。 

路线图 
因此，在鳍式晶体管商业化量产几年后，各大科研机构以及电气电子工程师协会（IEEE）开始探讨新一代晶体管架构的研发技术路线图。虽然最终各家公司对新一代晶体管架构的称呼各有不同，但核心理念依然是增加栅极与沟道之间的接触面积，以进一步增强后者对电子的控制能力。  

随后出现了新一代晶体管，称为环栅 (GAA) 晶体管，它通过减少沟道长度来提高栅极控制电子的能力，因为栅极完全覆盖了沟道的四面（“环栅”）。  

全球各大先进制程代工厂均已公布采用 GAA 架构的时间表2，其中三星最为积极，率先在 3nm 工艺节点采用 GAA 架构，并于 2022 年3正式发布投产。 

首款采用三星GAA架构工艺的产品是专门用于挖矿的ASIC芯片Whatsminer M565++（MicroBT）。Whatsminer M565++芯片只有逻辑单元，没有内存，这意味着工艺良率仍是一个挑战。尽管如此，三星还是赢得了全球首家量产GAA代工厂的青睐。  

经过一年多的技术改进和优化，三星首款采用GAA架构的通用消费产品终于在2024年发布——三星Galaxy Watch 7的处理器——Exynos W1000，采用三星去年发布的第二代3nm GAA技术制造。 

与已经成熟的鳍式晶体管工艺相比，GAA晶体管工艺更加复杂，并面临诸多技术挑战。为了优化工艺和晶体管性能，工艺研发中引入了创新。此次，MSS将利用高空间分辨率透射电子显微镜（TEM）和能量色散X射线能谱（EDS）来揭开三星GAA晶体管的工艺细节。 

我们此次研究的产品是三星 Galaxy Watch 7 的处理器——Exynos W1000。其采用的制程工艺是三星第二代 GAA 架构 3nm 工艺节点4 。根据三星官方信息，全新的 3nm 工艺 GAA 架构相比上一代（仍为鳍式晶体管架构） 5， 单核性能提升 3.4 倍，多核性能提升 3.7 倍。

图1a和b分别是我们从市场上购买的三星Galaxy Watch 7的正反面照片。拆开手表后可以看到主PCB板（图1c），板上黄色虚线框标注的就是本次分析的对象；图1d中可以清晰地看到Exynos W1000芯片及其表面的激光打标。拆除封装后，我们可以看到整个芯片的外观和打标编号。 

![](/picture/MSSCorps_Figure1.webp)
图1：a & b三星Galaxy Watch 7正面和背面照片，c主PCB的光学显微镜图像，其中Exynos W1000以黄色虚线框标记，d Exynos W1000的特写光学显微镜图像，e去除封装后的Exynos W1000的光学显微镜图像，芯片标记编号为S5E5535。

了解 Exynos W1000 芯片的第一步，我们可以从聚焦离子束横截面（FIB CS）分析开始。图 2 左侧的大图是芯片的横截面图，我们可以清楚地看到 Exynos W1000 有一层钝化层加上 15 层金属层。最上面的金属层（M15）是重分布层（RDL）。除了通过横截面分析了解 Exynos W1000 的初步工艺信息外，我们还可以逐层并行绘制了解各金属层的布局。研磨。图2右侧三幅图是Exynos W1000从M15到M13采用全平面平行研磨技术的光学显微镜图像。据三星5介绍，Exynos W1000拥有一个高性能大核CPU Arm Cortex-A78，以及4个小核CPU Arm Cortex-A55。GPU部分则为2核Arm Mali-G68 GPU。这些CPU和GPU在图3中以虚线框标注。 

![](/picture/MSSCorps_Figure2.webp)
图 2：
左侧大图为Exynos W1000的横截面聚焦离子束分析图像，右侧分别为M15、M14、M13的光学显微镜图像。

![](/picture/MSSCorps_Figure3-600x340-1.webp)
图 3：M13 的光学显微镜图像。CPU 和 GPU 用虚线框标记。A78 为 Cortex-A78，A55 为 Arm Cortex-A55，GPU 为 Arm Mali-G68 GPU。

Exynos W1000 是全球首款采用 GAA 架构面向普通消费级产品的微处理器。这款新架构与目前主流的鳍片架构有何区别？让我们借助最先进的透射电子显微镜 (TEM) 和精湛的分析技术，来揭秘它的工艺细节。 

我们感兴趣的目标是 6T-SRAM（静态随机存取存储器）。图 4 左侧的大图是 6T-SRAM 的平面透射电子显微镜 (PVTEM) 照片。6T-SRAM 由六个晶体管组成，包括两个 PMOS 和四个 NMOS。其基本单元 (cell) 用绿色虚线框标记。通过 EDS mapping（图 4 右侧的小图），我们可以获得元素分布。通过对比三星 FinFET 4nm 之前的 EDS 结果，在三星最新一代 GAA 架构中未发现任何新元素。 

![](/picture/MSSCorps_Figure4.webp)
图4：左侧大图为6T-SRAM的平面STEM照片，单位晶胞用绿色虚线框标记。I、II、III、IV分别为XTEM的分析方向。I方向为Along Gate，II方向为Along S/D，III方向为Along N-GAA，IV方向为Along P-GAA。右侧小图为左侧大图的EDS Mapping分析结果。

由于GAA结构相对复杂，只有平面和横截面观察才能完整揭示其三维结构。因此，我们进行了四个方向（图4左侧大图中标记为I、II、III、IV）的横截面TEM（XTEM），以清晰地分析GAA架构的细节。  

图5展示了这四个方向的XTEM照片。从图5I可以清晰地看到P-Fin和N-Fin上方有三个沟道。在图5III和IV中可以观察到沟道的侧面。因此，沟道周围是栅极，这与我们之前发布的三星鳍片结构的TEM照片有很大不同。沟道的数量和横截面积是决定晶体管工作时能承载多少电流的关键参数。从高分辨率TEM照片（图6）中，我们可以观察到GAA架构的更多细节。  

![](/picture/MSSCorps_Figure5.webp)
图5：沿图4左侧标记的四个方向的XTEM照片。黄色箭头标记了P-Fin的位置。

图6a和c清晰地表明，在I方向（沿栅极）上，P-Fin和N-Fin的沟道截面积存在明显差异。N-Fin的沟道截面积明显大于P-Fin。从III方向（沿N-GAA，图6b）和IV方向（沿P-GAA，图6d）的TEM结果显示，P-Fin和N-Fin上沟道边面积尺寸没有明显差异。与沟道相关的临界尺寸（CD）总结在表1中。 

![](/picture/MSSCorps_Figure6.webp)
图6：a、c分别为PMOS和NMOS在沟道位置沿I方向（沿栅极）的放大TEM照片。W和H定义为沟道宽度和高度的临界尺寸。b为PMOS沟道侧壁沿IV方向（沿P-GAA）的​​放大TEM照片，d为NMOS沟道侧壁沿III方向（沿N-GAA）的​​放大TEM照片。

![](/picture/MSSCorps_table1.webp)
表1：通道关键尺寸表。测量位置在图6a中标记。

从PVTEM和XTEM照片中我们可以清楚的看到，相比鳍片结构，GAA结构的制作工艺要复杂和困难得多，目前已经引入了多种新工艺，包括外延生长，如SiGe/Si外延、S/D外延，以及刻蚀，如鳍片露出、腔体刻蚀、NW释放等等6。由于工艺节点已经达到了纳米级，为了获得更好的晶体管性能，工艺规范已经达到了原子级别，多一行或少一行原子最终都会对晶体管性能产生很大的影响。以阈值电压（Vth）为例，它是晶体管最重要的参数之一，它是栅极控制电流导通（“1”）或关闭（“0”）的关键，实际应​​用中，阈值电压越小越好。  

阈值电压的大小与栅极/沟道之间的功函数差值成正相关，而功函数差值与材料的特性以及薄膜堆叠的质量有关7。为了精确控制功函数差值，栅极/介质层/沟道堆叠结构的界面平坦度起着非常重要的作用。从图7左侧的大图中，我们可以清晰地观察到GAA堆叠和界面平坦度，右侧的小图为高介电材料和栅极中部分元素的EDS映射。从图4至图7中，我们也清楚地了解到，要分析先进晶体管架构的工艺细节，一台具有高空间分辨率的TEM将是一个独特且不可或缺的工具8。 

![](/picture/MSSCorps_Figure7-1.webp)
图7：左侧大图为NMOS在沟道侧壁沿III方向（Along N-GAA）的​​高分辨率TEM照片。右侧放大倍数较小的小图为四种元素（N、Hf、Ti、Al）的EDS Mapping分析结果。

基于以上结果和解释，我们可以清楚地认识到，工艺技术的创新是推动晶体管架构不断演进的关键，也是芯片整体性能不断提升的重要驱动力。  

GAA 不会是最后一种晶体管架构。为了应对日益复杂的工艺架构、多样化的材料以及原子级的结构尺寸，材料分析也必须与时俱进才能获得精准的结果。MSS 的材料分析不仅拥有最经验丰富的工程师和数量最多的高端分析设备；最重要的是，我们有能力研发新的材料分析技术。，及先进工艺的样品制备方法，成为半导体高端工艺的领航者。我们将继续以专业的材料分析视角，向公众呈现最先进芯片的工艺细节。 

访问我们的网站：https://en.msscorps.com/

Reference 
[1] D. Hisamoto, W.-C. Lee, J. Kedzierski, H. Takeuchi, K. Asano, C. Kuo, E. Anderson, T.-J. King, J. Bokor, and C. Hu, IEEE Transactions on Electron Devices, 2320-2325, 2000. 

[2] https://www.intel.com.tw/content/www/tw/zh/foundry/process.html; https://www.anandtech.com/show/18832/tsmc-outlines-2nm-plans-n2p-brings-backside-power-delivery-in-2026-n2x-added-to-roadmap); https://news.samsung.com/tw/三星投產gaa架構3奈米製程晶片 

[3] https://news.samsung.com/tw/三星投產gaa架構3奈米製程晶片 

[4] https://www.techinsights.com/zh-tw/node/58215 

[5] https://semiconductor.samsung.com/processor/wearable-processor/exynos-w1000/ 

[6] P. Eyben et al., “3D-carrier Profiling and Parasitic Resistance Analysis in Vertically Stacked Gate-All-Around Si Nanowire CMOS Transistors”, DOI: 10.1109/IEDM19573.2019.8993636; N. Loubet et al., “A Novel Dry Selective Etch of SiGe for the Enablement of High Performance Logic Stacked Gate-All-Around NanoSheet Devices”, DOI: 10.1109/IEDM19573.2019.8993615. 

[7] https://www.intechopen.com/chapters/61888 

[8] Due to the limited space of the article, we still have many TEM results that have not been presented. Please feel free to contact us if you are interested. 

# 23. Analog / Mixed-Signal

Analog Mixed_Signal Design in FinFET Technologies.pdf

<https://github.com/basteng/Today-I-Learned/blob/main/paper/Analog%20Mixed_Signal%20Design%20in%20FinFET%20Technologies.pdf>

# 24. 晶体管进化的 4 个阶段 平面、FinFET、GAA、CFET 示意图

![](/picture/CFET-GAA.jpg)

1. 平面 FET：1960 年代至 2000 年代初。

平面晶体管是 FET 的初始形式，具有扁平或平面结构。

随着晶体管尺寸的缩小以实现更高的封装密度和性能，平面 FET 面临着诸如漏电流增加和通道控制减少等挑战。

2. FinFET（鳍式场效应晶体管）：2010 年代初，至今仍被广泛使用

FinFET 的引入是为了克服平面晶体管的一些限制。

FinFET 没有平面通道，而是具有三维结构，其中通道是衬底上方的凸起鳍片。

FinFET 可以更好地控制通道并减少泄漏电流，从而提高性能和能效。这种架构在先进的半导体工艺中变得突出。

3. GAAFET（全环绕栅极 FET）：预计未来将变得更加普遍

GAAFET 是超越 FinFET 的演变，涉及从各个侧面将栅极包裹在通道周围，从而提供更精确的电流控制。

这种架构旨在解决与缩小晶体管尺寸、增强静电控制和进一步降低泄漏电流相关的挑战。

4. CFET（互补 FET）：到 2032 年

CFET 代表一种晶体管设计，它在同一芯片上包括 n 型 （电子导电） 和 p 型 （空穴导电） 晶体管，形成互补对。

CFET 旨在以互补的方式协同工作，其中一种类型的晶体管关闭，而另一种类型的晶体管打开，从而最大限度地减少逻辑作期间的功耗。

<https://www.linkedin.com/posts/kumar-priyadarshi-b0a2a7a2_what-are-4-stages-of-evolution-of-transistors-activity-7307701603518550016-tJN9?utm_source=share&utm_medium=member_desktop&rcm=ACoAABGWyPMBLFNxf3scogFtv9nykpinaNDDgrc>




