Fitter report for 2017510082_Nilay_Yucel_DEUARCH
Wed May 20 17:50:22 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |2017510082_Nilay_Yucel_DEUARCH|DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|ALTSYNCRAM
 25. |2017510082_Nilay_Yucel_DEUARCH|InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|ALTSYNCRAM
 26. |2017510082_Nilay_Yucel_DEUARCH|StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|ALTSYNCRAM
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed May 20 17:50:22 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; 2017510082_Nilay_Yucel_DEUARCH                  ;
; Top-level Entity Name              ; 2017510082_Nilay_Yucel_DEUARCH                  ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 157 / 15,408 ( 1 % )                            ;
;     Total combinational functions  ; 145 / 15,408 ( < 1 % )                          ;
;     Dedicated logic registers      ; 48 / 15,408 ( < 1 % )                           ;
; Total registers                    ; 48                                              ;
; Total pins                         ; 44 / 347 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 496 / 516,096 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; ALUOUTPUT[3]    ; Incomplete set of assignments ;
; ALUOUTPUT[2]    ; Incomplete set of assignments ;
; ALUOUTPUT[1]    ; Incomplete set of assignments ;
; ALUOUTPUT[0]    ; Incomplete set of assignments ;
; DATAMEMOUT[3]   ; Incomplete set of assignments ;
; DATAMEMOUT[2]   ; Incomplete set of assignments ;
; DATAMEMOUT[1]   ; Incomplete set of assignments ;
; DATAMEMOUT[0]   ; Incomplete set of assignments ;
; AROUT[3]        ; Incomplete set of assignments ;
; AROUT[2]        ; Incomplete set of assignments ;
; AROUT[1]        ; Incomplete set of assignments ;
; AROUT[0]        ; Incomplete set of assignments ;
; opcode[3]       ; Incomplete set of assignments ;
; opcode[2]       ; Incomplete set of assignments ;
; opcode[1]       ; Incomplete set of assignments ;
; opcode[0]       ; Incomplete set of assignments ;
; DATABUS[3]      ; Incomplete set of assignments ;
; DATABUS[2]      ; Incomplete set of assignments ;
; DATABUS[1]      ; Incomplete set of assignments ;
; DATABUS[0]      ; Incomplete set of assignments ;
; OUTPUT_R_OUT[3] ; Incomplete set of assignments ;
; OUTPUT_R_OUT[2] ; Incomplete set of assignments ;
; OUTPUT_R_OUT[1] ; Incomplete set of assignments ;
; OUTPUT_R_OUT[0] ; Incomplete set of assignments ;
; R0Out[3]        ; Incomplete set of assignments ;
; R0Out[2]        ; Incomplete set of assignments ;
; R0Out[1]        ; Incomplete set of assignments ;
; R0Out[0]        ; Incomplete set of assignments ;
; R1Out[3]        ; Incomplete set of assignments ;
; R1Out[2]        ; Incomplete set of assignments ;
; R1Out[1]        ; Incomplete set of assignments ;
; R1Out[0]        ; Incomplete set of assignments ;
; R2Out[3]        ; Incomplete set of assignments ;
; R2Out[2]        ; Incomplete set of assignments ;
; R2Out[1]        ; Incomplete set of assignments ;
; R2Out[0]        ; Incomplete set of assignments ;
; SCOUT[2]        ; Incomplete set of assignments ;
; SCOUT[1]        ; Incomplete set of assignments ;
; SCOUT[0]        ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; INPUT[3]        ; Incomplete set of assignments ;
; INPUT[2]        ; Incomplete set of assignments ;
; INPUT[1]        ; Incomplete set of assignments ;
; INPUT[0]        ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 313 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 313 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 303     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/Nilay_Yucel_2017510082/Nilay_Yucel_2017510082_DEUARCH/output_files/2017510082_Nilay_Yucel_DEUARCH.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 157 / 15,408 ( 1 % )     ;
;     -- Combinational with no register       ; 109                      ;
;     -- Register only                        ; 12                       ;
;     -- Combinational with a register        ; 36                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 85                       ;
;     -- 3 input functions                    ; 37                       ;
;     -- <=2 input functions                  ; 23                       ;
;     -- Register only                        ; 12                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 123                      ;
;     -- arithmetic mode                      ; 22                       ;
;                                             ;                          ;
; Total registers*                            ; 48 / 17,068 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 48 / 15,408 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 12 / 963 ( 1 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 44 / 347 ( 13 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M9Ks                                        ; 3 / 56 ( 5 % )           ;
; Total block memory bits                     ; 496 / 516,096 ( < 1 % )  ;
; Total block memory implementation bits      ; 27,648 / 516,096 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 2 / 20 ( 10 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 6% / 7% / 5%             ;
; Maximum fan-out                             ; 27                       ;
; Highest non-global fan-out                  ; 20                       ;
; Total fan-out                               ; 777                      ;
; Average fan-out                             ; 2.52                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 157 / 15408 ( 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 109                  ; 0                              ;
;     -- Register only                        ; 12                   ; 0                              ;
;     -- Combinational with a register        ; 36                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 85                   ; 0                              ;
;     -- 3 input functions                    ; 37                   ; 0                              ;
;     -- <=2 input functions                  ; 23                   ; 0                              ;
;     -- Register only                        ; 12                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 123                  ; 0                              ;
;     -- arithmetic mode                      ; 22                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 48                   ; 0                              ;
;     -- Dedicated logic registers            ; 48 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 12 / 963 ( 1 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 44                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 496                  ; 0                              ;
; Total RAM block bits                        ; 27648                ; 0                              ;
; M9K                                         ; 3 / 56 ( 5 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 772                  ; 5                              ;
;     -- Registered Connections               ; 314                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 39                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; INPUT[0] ; H12   ; 7        ; 26           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INPUT[1] ; C17   ; 7        ; 35           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INPUT[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INPUT[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk      ; G2    ; 1        ; 0            ; 14           ; 0            ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALUOUTPUT[0]    ; G14   ; 7        ; 37           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOUTPUT[1]    ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOUTPUT[2]    ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUOUTPUT[3]    ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AROUT[0]        ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AROUT[1]        ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AROUT[2]        ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AROUT[3]        ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATABUS[0]      ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATABUS[1]      ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATABUS[2]      ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATABUS[3]      ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATAMEMOUT[0]   ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATAMEMOUT[1]   ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATAMEMOUT[2]   ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATAMEMOUT[3]   ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUTPUT_R_OUT[0] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUTPUT_R_OUT[1] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUTPUT_R_OUT[2] ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUTPUT_R_OUT[3] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0Out[0]        ; G13   ; 7        ; 30           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0Out[1]        ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0Out[2]        ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0Out[3]        ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1Out[0]        ; H15   ; 7        ; 35           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1Out[1]        ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1Out[2]        ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1Out[3]        ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2Out[0]        ; B21   ; 6        ; 41           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2Out[1]        ; H14   ; 7        ; 35           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2Out[2]        ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2Out[3]        ; C22   ; 6        ; 41           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SCOUT[0]        ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SCOUT[1]        ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SCOUT[2]        ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode[0]       ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode[1]       ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode[2]       ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode[3]       ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                     ; Use as regular IO        ; R2Out[0]                ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; DATAMEMOUT[2]           ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; DATABUS[0]              ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; R1Out[1]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; opcode[1]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; ALUOUTPUT[1]            ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; OUTPUT_R_OUT[3]         ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; OUTPUT_R_OUT[1]         ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; R1Out[2]                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; ALUOUTPUT[2]            ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; SCOUT[1]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; SCOUT[0]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; opcode[3]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; AROUT[3]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; AROUT[1]                ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; AROUT[0]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                    ; Use as regular IO        ; OUTPUT_R_OUT[2]         ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 33 ( 15 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
; 7        ; 38 / 47 ( 81 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; opcode[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; SCOUT[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; OUTPUT_R_OUT[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; opcode[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; DATABUS[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; R1Out[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 290        ; 7        ; INPUT[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 284        ; 7        ; R0Out[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; OUTPUT_R_OUT[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; AROUT[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; SCOUT[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; OUTPUT_R_OUT[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; DATABUS[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; R1Out[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; DATAMEMOUT[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 289        ; 7        ; INPUT[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; R0Out[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; R2Out[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; R1Out[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; DATABUS[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; INPUT[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; R2Out[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; ALUOUTPUT[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 266        ; 6        ; R2Out[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; ALUOUTPUT[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; opcode[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; AROUT[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; AROUT[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; SCOUT[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; opcode[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; DATAMEMOUT[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; AROUT[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; DATAMEMOUT[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; ALUOUTPUT[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; OUTPUT_R_OUT[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; DATABUS[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; R0Out[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; ALUOUTPUT[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; DATAMEMOUT[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; INPUT[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; R0Out[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; R2Out[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 287        ; 7        ; R1Out[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                          ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |2017510082_Nilay_Yucel_DEUARCH                   ; 157 (2)     ; 48 (0)                    ; 0 (0)         ; 496         ; 3    ; 0            ; 0       ; 0         ; 44   ; 0            ; 109 (2)      ; 12 (0)            ; 36 (1)           ; |2017510082_Nilay_Yucel_DEUARCH                                                                                                                              ; work         ;
;    |ADDRESS_R:inst3|                              ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|ADDRESS_R:inst3                                                                                                              ; work         ;
;       |lpm_counter:LPM_COUNTER_component|         ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|ADDRESS_R:inst3|lpm_counter:LPM_COUNTER_component                                                                            ; work         ;
;          |cntr_5cj:auto_generated|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |2017510082_Nilay_Yucel_DEUARCH|ADDRESS_R:inst3|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated                                                    ; work         ;
;    |Control_Unit_2017510082_Nilay_Yucel_1:inst23| ; 66 (18)     ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (18)      ; 6 (0)             ; 10 (1)           ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23                                                                                 ; work         ;
;       |ADD_SUB:inst39|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39                                                                  ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|      ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component                                ; work         ;
;             |add_sub_hlg:auto_generated|          ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated     ; work         ;
;       |CUDECODER:inst35|                          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35                                                                ; work         ;
;          |lpm_decode:LPM_DECODE_component|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component                                ; work         ;
;             |decode_5af:auto_generated|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated      ; work         ;
;       |Decode_IR:inst4|                           ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4                                                                 ; work         ;
;          |lpm_decode:LPM_DECODE_component|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component                                 ; work         ;
;             |decode_lbf:auto_generated|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component|decode_lbf:auto_generated       ; work         ;
;       |FORV:inst11|                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|FORV:inst11                                                                     ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|FORV:inst11|lpm_counter:LPM_COUNTER_component                                   ; work         ;
;             |cntr_2cj:auto_generated|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|FORV:inst11|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated           ; work         ;
;       |IR:inst|                                   ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 5 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst                                                                         ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 5 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component                                       ; work         ;
;             |cntr_jdj:auto_generated|             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 5 (5)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated               ; work         ;
;       |MUX:inst8|                                 ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8                                                                       ; work         ;
;          |lpm_mux:LPM_MUX_component|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8|lpm_mux:LPM_MUX_component                                             ; work         ;
;             |mux_96e:auto_generated|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8|lpm_mux:LPM_MUX_component|mux_96e:auto_generated                      ; work         ;
;       |MUXForSELC:inst7|                          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7                                                                ; work         ;
;          |lpm_mux:LPM_MUX_component|              ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7|lpm_mux:LPM_MUX_component                                      ; work         ;
;             |mux_b6e:auto_generated|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7|lpm_mux:LPM_MUX_component|mux_b6e:auto_generated               ; work         ;
;       |SequenceCounter:inst1|                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1                                                           ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component                         ; work         ;
;             |cntr_bri:auto_generated|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |2017510082_Nilay_Yucel_DEUARCH|Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated ; work         ;
;    |DataMemory:inst17|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|DataMemory:inst17                                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|DataMemory:inst17|altsyncram:altsyncram_component                                                                            ; work         ;
;          |altsyncram_efi1:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated                                             ; work         ;
;    |InstrutionMemory:inst5|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 352         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|InstrutionMemory:inst5                                                                                                       ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 352         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|InstrutionMemory:inst5|altsyncram:altsyncram_component                                                                       ; work         ;
;          |altsyncram_j1b1:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 352         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated                                        ; work         ;
;    |LPM_COUNTER01:SPointer|                       ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|LPM_COUNTER01:SPointer                                                                                                       ; work         ;
;       |lpm_counter:LPM_COUNTER_component|         ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component                                                                     ; work         ;
;          |cntr_4ii:auto_generated|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |2017510082_Nilay_Yucel_DEUARCH|LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated                                             ; work         ;
;    |MUXFORDM:inst7|                               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|MUXFORDM:inst7                                                                                                               ; work         ;
;       |lpm_mux:LPM_MUX_component|                 ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|MUXFORDM:inst7|lpm_mux:LPM_MUX_component                                                                                     ; work         ;
;          |mux_c6e:auto_generated|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|MUXFORDM:inst7|lpm_mux:LPM_MUX_component|mux_c6e:auto_generated                                                              ; work         ;
;    |Nilay_Yucel_2017510082_Lab4:inst18|           ; 29 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (1)       ; 0 (0)             ; 4 (2)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18                                                                                           ; work         ;
;       |LPM_ADD_SUB1:inst10|                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10                                                                       ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component                                     ; work         ;
;             |add_sub_9vh:auto_generated|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated          ; work         ;
;       |LPM_ADD_SUB1:inst|                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst                                                                         ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component                                       ; work         ;
;             |add_sub_9vh:auto_generated|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated            ; work         ;
;       |LPM_MUX4:inst1|                            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1                                                                            ; work         ;
;          |lpm_mux:LPM_MUX_component|              ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component                                                  ; work         ;
;             |mux_48e:auto_generated|              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |2017510082_Nilay_Yucel_DEUARCH|Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated                           ; work         ;
;    |PC:inst6|                                     ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|PC:inst6                                                                                                                     ; work         ;
;       |lpm_counter:LPM_COUNTER_component|         ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|PC:inst6|lpm_counter:LPM_COUNTER_component                                                                                   ; work         ;
;          |cntr_qqj:auto_generated|                ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |2017510082_Nilay_Yucel_DEUARCH|PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated                                                           ; work         ;
;    |StackMemory:inst4|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 80          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|StackMemory:inst4                                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 80          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|StackMemory:inst4|altsyncram:altsyncram_component                                                                            ; work         ;
;          |altsyncram_bji1:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 80          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated                                             ; work         ;
;    |Yedek_BUS_Nilay_Yucel_2017510082:inst|        ; 48 (1)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 3 (0)             ; 18 (0)           ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst                                                                                        ; work         ;
;       |Decoder:inst14|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14                                                                         ; work         ;
;          |lpm_decode:LPM_DECODE_component|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component                                         ; work         ;
;             |decode_0af:auto_generated|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated               ; work         ;
;       |LPM_COUNTER01:INPRegister|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister                                                              ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component                            ; work         ;
;             |cntr_4ii:auto_generated|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated    ; work         ;
;       |LPM_COUNTER01:OUTPUTRegister|              ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister                                                           ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister|lpm_counter:LPM_COUNTER_component                         ; work         ;
;             |cntr_4ii:auto_generated|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated ; work         ;
;       |LPM_COUNTER01:Register0|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0                                                                ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component                              ; work         ;
;             |cntr_4ii:auto_generated|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated      ; work         ;
;       |LPM_COUNTER01:Register1|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1                                                                ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component                              ; work         ;
;             |cntr_4ii:auto_generated|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated      ; work         ;
;       |LPM_COUNTER01:Register2|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2                                                                ; work         ;
;          |lpm_counter:LPM_COUNTER_component|      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component                              ; work         ;
;             |cntr_4ii:auto_generated|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated      ; work         ;
;       |MUX01:mux01|                               ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 9 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01                                                                            ; work         ;
;          |lpm_mux:LPM_MUX_component|              ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 9 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component                                                  ; work         ;
;             |mux_i6e:auto_generated|              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated                           ; work         ;
;       |MUX04:inst17|                              ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 6 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17                                                                           ; work         ;
;          |lpm_mux:LPM_MUX_component|              ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 6 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component                                                 ; work         ;
;             |mux_f6e:auto_generated|              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated                          ; work         ;
;       |MUX04:inst18|                              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18                                                                           ; work         ;
;          |lpm_mux:LPM_MUX_component|              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component                                                 ; work         ;
;             |mux_f6e:auto_generated|              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |2017510082_Nilay_Yucel_DEUARCH|Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated                          ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; ALUOUTPUT[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOUTPUT[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOUTPUT[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUOUTPUT[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATAMEMOUT[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATAMEMOUT[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATAMEMOUT[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATAMEMOUT[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AROUT[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AROUT[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AROUT[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AROUT[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opcode[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opcode[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opcode[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opcode[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATABUS[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATABUS[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATABUS[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATABUS[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTPUT_R_OUT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTPUT_R_OUT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTPUT_R_OUT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTPUT_R_OUT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0Out[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0Out[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0Out[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0Out[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1Out[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1Out[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1Out[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1Out[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R2Out[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R2Out[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R2Out[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R2Out[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCOUT[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCOUT[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCOUT[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; INPUT[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INPUT[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INPUT[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INPUT[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                                 ;                   ;         ;
; INPUT[3]                                                                                                                                            ;                   ;         ;
;      - Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3] ; 0                 ; 6       ;
; INPUT[2]                                                                                                                                            ;                   ;         ;
;      - Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2] ; 0                 ; 6       ;
; INPUT[1]                                                                                                                                            ;                   ;         ;
;      - Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1] ; 0                 ; 6       ;
; INPUT[0]                                                                                                                                            ;                   ;         ;
;      - Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0] ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated|w_anode1w[3]  ; LCCOMB_X24_Y25_N4  ; 1       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated|w_anode30w[3] ; LCCOMB_X24_Y25_N0  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8|lpm_mux:LPM_MUX_component|mux_96e:auto_generated|result_node[0]                ; LCCOMB_X26_Y25_N16 ; 20      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst19~0                                                                                 ; LCCOMB_X23_Y26_N22 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst20                                                                                   ; LCCOMB_X23_Y26_N6  ; 2       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst22                                                                                   ; LCCOMB_X24_Y25_N2  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst23                                                                                   ; LCCOMB_X24_Y25_N6  ; 1       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst32~4                                                                                 ; LCCOMB_X23_Y25_N24 ; 6       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst36                                                                                   ; LCCOMB_X23_Y25_N26 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst37~2                                                                                 ; LCCOMB_X24_Y25_N28 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst42~0                                                                                 ; LCCOMB_X26_Y25_N8  ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst55~4                                                                                 ; LCCOMB_X23_Y26_N30 ; 3       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|_~0                                                                ; LCCOMB_X23_Y25_N22 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode15w[2]~0        ; LCCOMB_X23_Y26_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode15w[2]~1        ; LCCOMB_X29_Y26_N14 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode15w[2]~2        ; LCCOMB_X29_Y26_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode1w[2]           ; LCCOMB_X29_Y26_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|inst3                                                                                           ; LCCOMB_X28_Y26_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                   ; PIN_G2             ; 6       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                   ; PIN_G2             ; 27      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                   ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8|lpm_mux:LPM_MUX_component|mux_96e:auto_generated|result_node[0] ; LCCOMB_X26_Y25_N16 ; 20      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk                                                                                                                    ; PIN_G2             ; 27      ; 1                                    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[6]                    ; 20      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[7]                    ; 20      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[9]                    ; 19      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[8]                    ; 18      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[3]                    ; 18      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[2]                    ; 17      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component|decode_lbf:auto_generated|w_anode102w[3]~0              ; 15      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0]      ; 13      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1]      ; 13      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2]      ; 13      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated|w_anode30w[3]                ; 11      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[1]                    ; 11      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[0]                    ; 11      ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7|lpm_mux:LPM_MUX_component|mux_b6e:auto_generated|result_node[1]~3                      ; 9       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7|lpm_mux:LPM_MUX_component|mux_b6e:auto_generated|result_node[0]~2                      ; 9       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component|decode_lbf:auto_generated|w_anode142w[3]~0              ; 8       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7|lpm_mux:LPM_MUX_component|mux_b6e:auto_generated|result_node[1]~0                      ; 8       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component|decode_lbf:auto_generated|w_anode71w[3]~0               ; 8       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[10]                   ; 7       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst32~4                                                                                                ; 6       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[0]~10                                 ; 6       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[1]~8                                  ; 6       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[2]~6                                  ; 6       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[3]~3                                  ; 6       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[4]                    ; 6       ;
; clk~input                                                                                                                                            ; 5       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|_~0                                                                               ; 5       ;
; Nilay_Yucel_2017510082_Lab4:inst18|inst19~0                                                                                                          ; 5       ;
; Nilay_Yucel_2017510082_Lab4:inst18|inst24~0                                                                                                          ; 5       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[3]~1                                 ; 5       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[5]                    ; 5       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst36                                                                                                  ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode15w[2]~2                       ; 4       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst19~0                                                                                                ; 4       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component|decode_lbf:auto_generated|w_anode91w[3]~0               ; 4       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated|w_anode52w[3]~0              ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|inst3                                                                                                          ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode1w[2]                          ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode15w[2]~1                       ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|Decoder:inst14|lpm_decode:LPM_DECODE_component|decode_0af:auto_generated|w_anode15w[2]~0                       ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[3]~2                                  ; 4       ;
; Nilay_Yucel_2017510082_Lab4:inst18|inst4~0                                                                                                           ; 4       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[3]~1                                  ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[1]                                   ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[2]                                   ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[0]~9                                 ; 4       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_reg_bit[4]                                                                ; 4       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_reg_bit[3]                                                                ; 4       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_reg_bit[2]                                                                ; 4       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_reg_bit[1]                                                                ; 4       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_reg_bit[0]                                                                ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]         ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]         ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]           ; 4       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]           ; 4       ;
; ~GND                                                                                                                                                 ; 3       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst24                                                                                                  ; 3       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst55~4                                                                                                ; 3       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated|w_anode41w[3]                ; 3       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[3]~0                                  ; 3       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[2]~4                                  ; 3       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]         ; 3       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]         ; 3       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]                                                  ; 2       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]                                                  ; 2       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]                                                  ; 2       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]                                                  ; 2       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst34~0                                                                                                ; 2       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst32~0                                                                                                ; 2       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst20                                                                                                  ; 2       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|Decode_IR:inst4|lpm_decode:LPM_DECODE_component|decode_lbf:auto_generated|w_anode81w[3]~0               ; 2       ;
; MUXFORDM:inst7|lpm_mux:LPM_MUX_component|mux_c6e:auto_generated|result_node[0]~3                                                                     ; 2       ;
; MUXFORDM:inst7|lpm_mux:LPM_MUX_component|mux_c6e:auto_generated|result_node[1]~2                                                                     ; 2       ;
; MUXFORDM:inst7|lpm_mux:LPM_MUX_component|mux_c6e:auto_generated|result_node[2]~1                                                                     ; 2       ;
; MUXFORDM:inst7|lpm_mux:LPM_MUX_component|mux_c6e:auto_generated|result_node[3]~0                                                                     ; 2       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[0]~15                                 ; 2       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[1]~12                                 ; 2       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[2]~8                                  ; 2       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[3]~3                                  ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[0]~7                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[1]~5                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[2]~3                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[3]~1                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[1]~7                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[1]~5                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[2]~4                                 ; 2       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[2]~2                                 ; 2       ;
; ADDRESS_R:inst3|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[0]                                                         ; 2       ;
; ADDRESS_R:inst3|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[1]                                                         ; 2       ;
; ADDRESS_R:inst3|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[2]                                                         ; 2       ;
; ADDRESS_R:inst3|lpm_counter:LPM_COUNTER_component|cntr_5cj:auto_generated|counter_reg_bit[3]                                                         ; 2       ;
; INPUT[0]~input                                                                                                                                       ; 1       ;
; INPUT[1]~input                                                                                                                                       ; 1       ;
; INPUT[2]~input                                                                                                                                       ; 1       ;
; INPUT[3]~input                                                                                                                                       ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst23                                                                                                  ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst37~2                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst22                                                                                                  ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst42~0                                                                                                ; 1       ;
; inst10                                                                                                                                               ; 1       ;
; inst10~0                                                                                                                                             ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~9                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~8                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~7                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~6                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~5                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~4                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|_~2                         ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~3                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~2                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|_~1                         ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst32~3                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst32~2                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst32~1                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~1                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|op_1~0                      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|_~0                         ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|CUDECODER:inst35|lpm_decode:LPM_DECODE_component|decode_5af:auto_generated|w_anode1w[3]                 ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst55~3                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst55~2                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst55~1                                                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|inst55~0                                                                                                ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[0]~9                                  ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~7                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~6                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~5                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~4                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[1]~7                                  ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[2]~5                                  ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[2]~4                                  ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~3                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~2                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|result_node[3]~1                                  ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~1                                               ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX01:mux01|lpm_mux:LPM_MUX_component|mux_i6e:auto_generated|_~0                                               ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUXForSELC:inst7|lpm_mux:LPM_MUX_component|mux_b6e:auto_generated|result_node[0]~1                      ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[0]~14                                 ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[0]~13                                 ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[1]~11                                 ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[1]~10                                 ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[1]~9                                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[2]~7                                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[2]~6                                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[2]~5                                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[3]~2                                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_MUX4:inst1|lpm_mux:LPM_MUX_component|mux_48e:auto_generated|result_node[3]~0                                  ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[0]~6                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[1]~4                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[2]~2                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst18|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[3]~0                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[0]~8                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[1]~6                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[2]~3                                 ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|MUX04:inst17|lpm_mux:LPM_MUX_component|mux_f6e:auto_generated|result_node[3]~0                                 ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita3                                                  ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita2~COUT                                             ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita2                                                  ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita1~COUT                                             ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita1                                                  ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita0~COUT                                             ; 1       ;
; LPM_COUNTER01:SPointer|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_comb_bita0                                                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[4]~8                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[4]~8                    ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[5]~10            ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita4                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[4]~9             ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[4]~8             ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita3~COUT                                                           ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita3                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[3]~7             ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[3]~6             ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita2~COUT                                                           ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita2                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[2]~5             ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[2]~4             ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita1~COUT                                                           ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita1                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|FORV:inst11|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]                ; 1       ;
; StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|q_a[1]                                                              ; 1       ;
; StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|q_a[2]                                                              ; 1       ;
; StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|q_a[3]                                                              ; 1       ;
; StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|q_a[4]                                                              ; 1       ;
; StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|q_a[0]                                                              ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[1]~3             ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[1]~2             ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|ADD_SUB:inst39|lpm_add_sub:LPM_ADD_SUB_component|add_sub_hlg:auto_generated|result_int[0]~1             ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita0~COUT                                                           ; 1       ;
; PC:inst6|lpm_counter:LPM_COUNTER_component|cntr_qqj:auto_generated|counter_comb_bita0                                                                ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_comb_bita2      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_comb_bita1~COUT ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_comb_bita1      ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_comb_bita0~COUT ; 1       ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|SequenceCounter:inst1|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_comb_bita0      ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[1]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[2]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[3]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[4]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[5]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[6]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[7]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[8]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[9]                                                         ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[10]                                                        ; 1       ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|q_a[0]                                                         ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]      ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]      ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]      ; 1       ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:OUTPUTRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]      ; 1       ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[1]                                                              ; 1       ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[2]                                                              ; 1       ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[3]                                                              ; 1       ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[0]                                                              ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[3]~7                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[3]~6                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[2]~5                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[2]~4                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[1]~3                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[1]~2                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[0]~1                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[0]~0                    ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[3]~7                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[3]~6                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[2]~5                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[2]~4                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[1]~3                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[1]~2                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[0]~1                  ; 1       ;
; Nilay_Yucel_2017510082_Lab4:inst18|LPM_ADD_SUB1:inst10|lpm_add_sub:LPM_ADD_SUB_component|add_sub_9vh:auto_generated|result_int[0]~0                  ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                   ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+----------------+----------------------+-----------------+-----------------+
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|ALTSYNCRAM      ; AUTO ; Single Port ; Single Clock ; 16           ; 4            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 64   ; 16                          ; 4                           ; --                          ; --                          ; 64                  ; 1    ; DataMemory.hex        ; M9K_X25_Y26_N0 ; Don't care           ; Old data        ; Old data        ;
; InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 32           ; 11           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 352  ; 32                          ; 11                          ; --                          ; --                          ; 352                 ; 1    ; InstructionMemory.hex ; M9K_X25_Y25_N0 ; Don't care           ; Old data        ; Old data        ;
; StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|ALTSYNCRAM      ; AUTO ; Single Port ; Single Clock ; 16           ; 5            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 80   ; 16                          ; 5                           ; --                          ; --                          ; 80                  ; 1    ; StackMemory.hex       ; M9K_X25_Y24_N0 ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |2017510082_Nilay_Yucel_DEUARCH|DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(1101) (15) (13) (0D)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |2017510082_Nilay_Yucel_DEUARCH|InstrutionMemory:inst5|altsyncram:altsyncram_component|altsyncram_j1b1:auto_generated|ALTSYNCRAM                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00110000000) (600) (384) (180)    ;(00110010001) (621) (401) (191)   ;(00010100100) (244) (164) (A4)   ;(01100001000) (1410) (776) (308)   ;(00111011000) (730) (472) (1D8)   ;(00101100001) (541) (353) (161)   ;(00111001000) (710) (456) (1C8)   ;(01011000010) (1302) (706) (2C2)   ;
;8;(01110000000) (1600) (896) (380)    ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;
;16;(00000000000) (0) (0) (00)    ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;
;24;(00000000000) (0) (0) (00)    ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;(00000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |2017510082_Nilay_Yucel_DEUARCH|StackMemory:inst4|altsyncram:altsyncram_component|altsyncram_bji1:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000) (0) (0) (00)    ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;
;8;(00000) (0) (0) (00)    ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;(00000) (0) (0) (00)   ;


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 335 / 47,787 ( < 1 % ) ;
; C16 interconnects           ; 1 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 187 / 31,272 ( < 1 % ) ;
; Direct links                ; 49 / 47,787 ( < 1 % )  ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 79 / 15,408 ( < 1 % )  ;
; R24 interconnects           ; 4 / 1,775 ( < 1 % )    ;
; R4 interconnects            ; 302 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.08) ; Number of LABs  (Total = 12) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 6                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 12) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 9                            ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.00) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.33) ; Number of LABs  (Total = 12) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 1                            ;
; 9                                                ; 2                            ;
; 10                                               ; 0                            ;
; 11                                               ; 1                            ;
; 12                                               ; 1                            ;
; 13                                               ; 2                            ;
; 14                                               ; 0                            ;
; 15                                               ; 0                            ;
; 16                                               ; 1                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.42) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ; 44        ; 44        ; 0            ; 39           ; 0            ; 0            ; 5            ; 0            ; 39           ; 5            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ; 0         ; 0         ; 44           ; 5            ; 44           ; 44           ; 39           ; 44           ; 5            ; 39           ; 44           ; 44           ; 44           ; 5            ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ALUOUTPUT[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOUTPUT[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOUTPUT[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUOUTPUT[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAMEMOUT[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAMEMOUT[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAMEMOUT[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAMEMOUT[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AROUT[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AROUT[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AROUT[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AROUT[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opcode[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opcode[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opcode[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opcode[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATABUS[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATABUS[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATABUS[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATABUS[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTPUT_R_OUT[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTPUT_R_OUT[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTPUT_R_OUT[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTPUT_R_OUT[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0Out[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0Out[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0Out[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0Out[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1Out[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1Out[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1Out[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1Out[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R2Out[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R2Out[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R2Out[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R2Out[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCOUT[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCOUT[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCOUT[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk,I/O              ; 62.2              ;
; clk             ; clk                  ; 14.6              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                              ; Destination Register                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[2]            ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; 2.131             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[3]            ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; 2.034             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[10]           ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; 2.029             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[5]            ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; 1.915             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[4]            ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; 1.910             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[0]            ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1] ; 1.781             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[9]            ; DATABUS[3]                                                                                                                                   ; 1.728             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[8]            ; DATABUS[3]                                                                                                                                   ; 1.726             ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[2]                                                      ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; 1.719             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[6]            ; DATABUS[3]                                                                                                                                   ; 1.713             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[1]            ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1] ; 1.704             ;
; Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[7]            ; DATABUS[3]                                                                                                                                   ; 1.641             ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[1]                                                      ; DATABUS[1]                                                                                                                                   ; 1.478             ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[0]                                                      ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 1.237             ;
; DataMemory:inst17|altsyncram:altsyncram_component|altsyncram_efi1:auto_generated|q_a[3]                                                      ; DATABUS[3]                                                                                                                                   ; 1.074             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; DATABUS[3]                                                                                                                                   ; 1.022             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; DATABUS[3]                                                                                                                                   ; 1.022             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]   ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.991             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]   ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.991             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1]   ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.991             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[1] ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.991             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2]   ; DATABUS[3]                                                                                                                                   ; 0.939             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]   ; DATABUS[3]                                                                                                                                   ; 0.925             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]   ; DATABUS[3]                                                                                                                                   ; 0.925             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[2] ; DATABUS[3]                                                                                                                                   ; 0.829             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3] ; DATABUS[3]                                                                                                                                   ; 0.821             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[3]   ; DATABUS[3]                                                                                                                                   ; 0.821             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register1|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.815             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.815             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:INPRegister|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0] ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.815             ;
; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register2|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; Yedek_BUS_Nilay_Yucel_2017510082:inst|LPM_COUNTER01:Register0|lpm_counter:LPM_COUNTER_component|cntr_4ii:auto_generated|counter_reg_bit[0]   ; 0.815             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 31 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "2017510082_Nilay_Yucel_DEUARCH"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 44 pins of 44 total pins
    Info (169086): Pin ALUOUTPUT[3] not assigned to an exact location on the device
    Info (169086): Pin ALUOUTPUT[2] not assigned to an exact location on the device
    Info (169086): Pin ALUOUTPUT[1] not assigned to an exact location on the device
    Info (169086): Pin ALUOUTPUT[0] not assigned to an exact location on the device
    Info (169086): Pin DATAMEMOUT[3] not assigned to an exact location on the device
    Info (169086): Pin DATAMEMOUT[2] not assigned to an exact location on the device
    Info (169086): Pin DATAMEMOUT[1] not assigned to an exact location on the device
    Info (169086): Pin DATAMEMOUT[0] not assigned to an exact location on the device
    Info (169086): Pin AROUT[3] not assigned to an exact location on the device
    Info (169086): Pin AROUT[2] not assigned to an exact location on the device
    Info (169086): Pin AROUT[1] not assigned to an exact location on the device
    Info (169086): Pin AROUT[0] not assigned to an exact location on the device
    Info (169086): Pin opcode[3] not assigned to an exact location on the device
    Info (169086): Pin opcode[2] not assigned to an exact location on the device
    Info (169086): Pin opcode[1] not assigned to an exact location on the device
    Info (169086): Pin opcode[0] not assigned to an exact location on the device
    Info (169086): Pin DATABUS[3] not assigned to an exact location on the device
    Info (169086): Pin DATABUS[2] not assigned to an exact location on the device
    Info (169086): Pin DATABUS[1] not assigned to an exact location on the device
    Info (169086): Pin DATABUS[0] not assigned to an exact location on the device
    Info (169086): Pin OUTPUT_R_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin OUTPUT_R_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin OUTPUT_R_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin OUTPUT_R_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin R0Out[3] not assigned to an exact location on the device
    Info (169086): Pin R0Out[2] not assigned to an exact location on the device
    Info (169086): Pin R0Out[1] not assigned to an exact location on the device
    Info (169086): Pin R0Out[0] not assigned to an exact location on the device
    Info (169086): Pin R1Out[3] not assigned to an exact location on the device
    Info (169086): Pin R1Out[2] not assigned to an exact location on the device
    Info (169086): Pin R1Out[1] not assigned to an exact location on the device
    Info (169086): Pin R1Out[0] not assigned to an exact location on the device
    Info (169086): Pin R2Out[3] not assigned to an exact location on the device
    Info (169086): Pin R2Out[2] not assigned to an exact location on the device
    Info (169086): Pin R2Out[1] not assigned to an exact location on the device
    Info (169086): Pin R2Out[0] not assigned to an exact location on the device
    Info (169086): Pin SCOUT[2] not assigned to an exact location on the device
    Info (169086): Pin SCOUT[1] not assigned to an exact location on the device
    Info (169086): Pin SCOUT[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin INPUT[3] not assigned to an exact location on the device
    Info (169086): Pin INPUT[2] not assigned to an exact location on the device
    Info (169086): Pin INPUT[1] not assigned to an exact location on the device
    Info (169086): Pin INPUT[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: '2017510082_Nilay_Yucel_DEUARCH.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[9]
        Info (176357): Destination node Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[8]
        Info (176357): Destination node Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[7]
        Info (176357): Destination node Control_Unit_2017510082_Nilay_Yucel_1:inst23|IR:inst|lpm_counter:LPM_COUNTER_component|cntr_jdj:auto_generated|counter_reg_bit[6]
        Info (176357): Destination node Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8|lpm_mux:LPM_MUX_component|mux_96e:auto_generated|result_node[0]
Info (176353): Automatically promoted node Control_Unit_2017510082_Nilay_Yucel_1:inst23|MUX:inst8|lpm_mux:LPM_MUX_component|mux_96e:auto_generated|result_node[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 43 (unused VREF, 2.5V VCCIO, 4 input, 39 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/altera/Nilay_Yucel_2017510082/Nilay_Yucel_2017510082_DEUARCH/output_files/2017510082_Nilay_Yucel_DEUARCH.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4918 megabytes
    Info: Processing ended: Wed May 20 17:50:23 2020
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/Nilay_Yucel_2017510082/Nilay_Yucel_2017510082_DEUARCH/output_files/2017510082_Nilay_Yucel_DEUARCH.fit.smsg.


