+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u3|rst_controller_004|alt_rst_req_sync_uq1                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_004|alt_rst_sync_uq1                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_004                                                                                                      ; 33    ; 28             ; 0            ; 28             ; 2      ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_003|alt_rst_req_sync_uq1                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_003|alt_rst_sync_uq1                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_003                                                                                                      ; 33    ; 28             ; 0            ; 28             ; 1      ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_002                                                                                                      ; 32    ; 28             ; 0            ; 28             ; 1      ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_001|alt_rst_req_sync_uq1                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_001|alt_rst_sync_uq1                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller_001                                                                                                      ; 33    ; 28             ; 0            ; 28             ; 1      ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller|alt_rst_req_sync_uq1                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller|alt_rst_sync_uq1                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|rst_controller                                                                                                          ; 33    ; 28             ; 0            ; 28             ; 1      ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|irq_synchronizer                                                                                                        ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|irq_mapper                                                                                                              ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter_003                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter_002                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter_001                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|avalon_st_adapter                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_003|clock_xer                                                                                 ; 96    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_003                                                                                           ; 98    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_002|clock_xer                                                                                 ; 96    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_002                                                                                           ; 98    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_001|clock_xer                                                                                 ; 96    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser_001                                                                                           ; 98    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser|clock_xer                                                                                     ; 96    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|crosser                                                                                               ; 98    ; 2              ; 0            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_mux|arb|adder                                                                                     ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_mux|arb                                                                                           ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_mux                                                                                               ; 367   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_demux_003                                                                                         ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_demux_002                                                                                         ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_demux_001                                                                                         ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|rsp_demux                                                                                             ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|cmd_mux_003                                                                                           ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|cmd_mux_002                                                                                           ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|cmd_mux_001                                                                                           ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|cmd_mux                                                                                               ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|cmd_demux                                                                                             ; 100   ; 16             ; 2            ; 16             ; 365    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_limiter                                                                 ; 186   ; 0              ; 0            ; 0              ; 187    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_004|the_default_decode                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_004                                                                                            ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_003|the_default_decode                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_003                                                                                            ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_002|the_default_decode                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_002                                                                                            ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_001|the_default_decode                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router_001                                                                                            ; 90    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router|the_default_decode                                                                             ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|router                                                                                                ; 90    ; 0              ; 4            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|timer_0_s1_agent_rdata_fifo                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|timer_0_s1_agent_rsp_fifo                                                                             ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|timer_0_s1_agent|uncompressor                                                                         ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|timer_0_s1_agent                                                                                      ; 257   ; 39             ; 41           ; 39             ; 268    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_1_s1_agent_rsp_fifo                                                                               ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_1_s1_agent|uncompressor                                                                           ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_1_s1_agent                                                                                        ; 257   ; 39             ; 41           ; 39             ; 268    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_0_s1_agent_rdata_fifo                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_0_s1_agent_rsp_fifo                                                                               ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_0_s1_agent|uncompressor                                                                           ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_0_s1_agent                                                                                        ; 257   ; 39             ; 41           ; 39             ; 268    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|sysid_qsys_0_control_slave_agent_rsp_fifo                                                             ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|sysid_qsys_0_control_slave_agent|uncompressor                                                         ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|sysid_qsys_0_control_slave_agent                                                                      ; 257   ; 39             ; 41           ; 39             ; 268    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_agent                                                                   ; 149   ; 33             ; 60           ; 33             ; 122    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|timer_0_s1_translator                                                                                 ; 79    ; 22             ; 28           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_1_s1_translator                                                                                   ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|pio_0_s1_translator                                                                                   ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|sysid_qsys_0_control_slave_translator                                                                 ; 95    ; 6              ; 11           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_translator                                                              ; 94    ; 12             ; 2            ; 12             ; 89     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_1                                                                                                       ; 166   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_006                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_005                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_004                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_003                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_002                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter_001                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|avalon_st_adapter                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_003|clock_xer                                                                                 ; 119   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_003                                                                                           ; 121   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_002|clock_xer                                                                                 ; 119   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_002                                                                                           ; 121   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_001|clock_xer                                                                                 ; 119   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser_001                                                                                           ; 121   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser|clock_xer                                                                                     ; 119   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|crosser                                                                                               ; 121   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                 ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_mux_001|arb                                                                                       ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_mux_001                                                                                           ; 345   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_mux|arb|adder                                                                                     ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_mux|arb                                                                                           ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_mux                                                                                               ; 801   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux_006                                                                                         ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux_005                                                                                         ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux_004                                                                                         ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux_003                                                                                         ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux_002                                                                                         ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux_001                                                                                         ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|rsp_demux                                                                                             ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_006                                                                                           ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_005                                                                                           ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_004|arb                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_004                                                                                           ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_003                                                                                           ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_002|arb                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_002                                                                                           ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_001|arb                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux_001                                                                                           ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_mux                                                                                               ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_demux_001                                                                                         ; 125   ; 9              ; 6            ; 9              ; 343    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|cmd_demux                                                                                             ; 129   ; 49             ; 2            ; 49             ; 799    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_instruction_master_limiter                                                               ; 232   ; 0              ; 0            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_data_master_limiter                                                                      ; 232   ; 0              ; 0            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_008|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_008                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_007|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_007                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_006|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_006                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_005|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_005                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_004|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_004                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_003|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_003                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_002|the_default_decode                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_002                                                                                            ; 110   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_001|the_default_decode                                                                         ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router_001                                                                                            ; 110   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router|the_default_decode                                                                             ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|router                                                                                                ; 110   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sequencer_csr_agent_rdata_fifo                                                          ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sequencer_csr_agent_rsp_fifo                                                            ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sequencer_csr_agent|uncompressor                                                        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sequencer_csr_agent                                                                     ; 300   ; 39             ; 44           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sample_store_csr_agent_rdata_fifo                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sample_store_csr_agent_rsp_fifo                                                         ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sample_store_csr_agent|uncompressor                                                     ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sample_store_csr_agent                                                                  ; 300   ; 39             ; 44           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                    ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                             ; 300   ; 39             ; 44           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent_rsp_fifo                                                          ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent|uncompressor                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent                                                                   ; 300   ; 39             ; 44           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                           ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                    ; 300   ; 39             ; 44           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_data_agent_rsp_fifo                                                                    ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_data_agent|uncompressor                                                                ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_data_agent                                                                             ; 300   ; 39             ; 44           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_csr_agent_rsp_fifo                                                                     ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_csr_agent|uncompressor                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_csr_agent                                                                              ; 300   ; 39             ; 44           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                 ; 185   ; 40             ; 83           ; 40             ; 142    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                        ; 185   ; 40             ; 83           ; 40             ; 142    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sequencer_csr_translator                                                                ; 108   ; 6              ; 24           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|modular_adc_0_sample_store_csr_translator                                                             ; 108   ; 6              ; 18           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                        ; 108   ; 7              ; 13           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator                                                              ; 108   ; 4              ; 15           ; 4              ; 84     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                               ; 108   ; 5              ; 16           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_data_translator                                                                        ; 111   ; 4              ; 6            ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|onchip_flash_0_csr_translator                                                                         ; 108   ; 6              ; 24           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                            ; 109   ; 51             ; 2            ; 51             ; 102    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                   ; 109   ; 12             ; 2            ; 12             ; 102    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_interconnect_0                                                                                                       ; 323   ; 0              ; 0            ; 0              ; 385    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|timer_0                                                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|sysid_qsys_0                                                                                                            ; 3     ; 17             ; 2            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|pio_1                                                                                                                   ; 48    ; 0              ; 22           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|pio_0                                                                                                                   ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_memory2_0|the_altsyncram|auto_generated                                                                          ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_memory2_0                                                                                                        ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|altera_onchip_flash_block                                                                                ; 34    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_data_controller|sector_convertor                                                                    ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_data_controller|sector_address_write_protection_checker                                             ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_data_controller|access_address_write_protection_checker                                             ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_data_controller|address_convertor                                                                   ; 23    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_data_controller|address_range_checker                                                               ; 23    ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_data_controller                                                                                     ; 127   ; 6              ; 2            ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0|avmm_csr_controller                                                                                      ; 47    ; 4              ; 4            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|onchip_flash_0                                                                                                          ; 94    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|nios2_gen2_0|cpu                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|nios2_gen2_0                                                                                                            ; 151   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_002|timing_adapter_1                                                                    ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_002|timing_adapter_0                                                                    ; 24    ; 0              ; 3            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_002|data_format_adapter_0                                                               ; 24    ; 0              ; 3            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_002                                                                                     ; 23    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_001|timing_adapter_1                                                                    ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_001|timing_adapter_0                                                                    ; 24    ; 0              ; 3            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_001|data_format_adapter_0                                                               ; 24    ; 0              ; 3            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter_001                                                                                     ; 23    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter|timing_adapter_1                                                                        ; 23    ; 1              ; 2            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter|timing_adapter_0                                                                        ; 23    ; 0              ; 3            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter|data_format_adapter_0                                                                   ; 23    ; 1              ; 2            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|avalon_st_adapter                                                                                         ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|st_splitter_internal                                                                                      ; 40    ; 17             ; 2            ; 17             ; 42     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|sample_store_internal|u_ss_ram|altsyncram_component|auto_generated                                        ; 31    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|sample_store_internal|u_ss_ram                                                                            ; 31    ; 4              ; 0            ; 4              ; 16     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|sample_store_internal                                                                                     ; 63    ; 0              ; 37           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|sequencer_internal|u_seq_ctrl                                                                             ; 8     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|sequencer_internal|u_seq_csr                                                                              ; 38    ; 0              ; 28           ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|sequencer_internal                                                                                        ; 39    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|rst_controller|alt_rst_req_sync_uq1                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|rst_controller|alt_rst_sync_uq1                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|rst_controller                                                                       ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|trace_endpoint                                                                       ; 48    ; 4              ; 0            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|core|capture_interface|format_adapter|altera_trace_adc_monitor_wa_inst               ; 17    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|core|capture_interface|format_adapter                                                ; 17    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|core|capture_interface|timestamp_manager                                             ; 5     ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|core|capture_interface|issp                                                          ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|core|capture_interface                                                               ; 40    ; 0              ; 7            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal|core                                                                                 ; 62    ; 0              ; 18           ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|adc_monitor_internal                                                                                      ; 22    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|adc_inst|adcblock_instance                                                               ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|adc_inst|decoder                                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|adc_inst                                                                                 ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated|dpfifo|FIFOram                ; 28    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated|dpfifo                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo|scfifo_component|auto_generated                               ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm|ts_avrg_fifo                                                               ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal|u_control_fsm                                                                            ; 26    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0|control_internal                                                                                          ; 13    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|modular_adc_0                                                                                                           ; 79    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[5].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[4].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[3].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[2].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[1].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[0].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                        ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[5].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[4].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[3].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[2].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[1].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[0].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                       ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|rsp_fifo                                                                                     ; 113   ; 76             ; 0            ; 76             ; 40     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[3].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[2].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[1].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[0].u                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                        ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[3].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[2].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[1].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[0].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0|cmd_fifo                                                                                     ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|mm_clock_crossing_bridge_0                                                                                              ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|rst_controller|alt_rst_req_sync_uq1                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|rst_controller|alt_rst_sync_uq1                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|rst_controller                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|p2b_adapter                                                                                                    ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|b2p_adapter                                                                                                    ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|transacto|p2m                                                                                                  ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|transacto                                                                                                      ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|p2b                                                                                                            ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|b2p                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|fifo                                                                                                           ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|timing_adt                                                                                                     ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                       ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                         ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                         ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                          ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                       ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                      ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master|node                                                                          ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0|jtag_phy_embedded_in_jtag_master                                                                               ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|master_0                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_1|sd1                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_1|stdsync2|dffpipe3                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_1|stdsync2                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_1                                                                                                                ; 11    ; 9              ; 0            ; 9              ; 0      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_0|sd1                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_0|stdsync2|dffpipe3                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_0|stdsync2                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3|altpll_0                                                                                                                ; 11    ; 9              ; 0            ; 9              ; 2      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
