module mux2to1_assign( out, in0, in1, sel);

output		out		;
input		in0		;
input		in1		;
input		sel		;

assign 		out = (sel)? in0 : in1 ;

endmodule





module mux2to1_if( out, in0, in1, sel);

output		out		;
input		in0		;
input		in1		;
input		sel		;

reg 		out		;

always @(*) begin
	if(sel==1'b0) begin
		out = in1 ;
	end else begin
		out = in0;

	end
end
endmodule

module mux2to1_case( out, in0, in1, sel);

output		out		;
input		in0		;
input		in1		;
input		sel		;

reg 		out		;

always @(*)begin
	case( {sel,in0,in1} )
		3'b000 : {out} = 1'b0	 ;
	 	3'b001 : {out} = 1'b1	 ;
		3'b010 : {out} = 1'b0	 ;	
	        3'b011 : {out} = 1'b1	 ; 
		3'b100 : {out} = 1'b0	 ;
		3'b101 : {out} = 1'b0	 ;
		3'b110 : {out} = 1'b1	 ;
		3'b111 : {out} = 1'b1	 ;
 
	endcase
end
endmodule
