`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Seok Hoon Choi
// 
// Create Date: 2022/01/12 20:28:28
// Design Name: Testbench First Input First Output Register
// Module Name: Tb_FIFO
// Project Name: 
// Target Devices: 
// Tool Versions: Vivado 2021.2.1
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Tb_FIFO(

    );
endmodule
