# PWM Generator System (Verilog)

Acest proiect implementeazÄƒ un generator de semnal PWM (Pulse Width Modulation) configurabil, scris Ã®n Verilog (standard IEEE 1364-2005). Sistemul este controlat printr-o interfaÈ›Äƒ **SPI Slave** È™i include protecÈ›ii avansate pentru trecerea Ã®ntre domenii de ceas (Clock Domain Crossing - CDC).

## ğŸ“‚ Structura Proiectului

| FiÈ™ier | Descriere |
| :--- | :--- |
| **`top.v`** | Modulul de top-level care interconecteazÄƒ toate sub-modulele. |
| **`spi_bridge.v`** | InterfaÈ›a SPI Slave. GestioneazÄƒ sincronizarea datelor Ã®ntre ceasul SPI (`sclk`) È™i ceasul sistemului (`clk`) folosind un mecanism robust de **Toggle Flag + Buffer**. |
| **`instr_dcd.v`** | Decodor de instrucÈ›iuni. InterpreteazÄƒ pachetele primite prin SPI È™i genereazÄƒ semnale de `read`/`write` pentru regiÈ™tri. |
| **`regs.v`** | FiÈ™ierul de regiÈ™tri. StocheazÄƒ configuraÈ›iile (PerioadÄƒ, Duty Cycle, Prescaler, Moduri de aliniere). |
| **`counter.v`** | NumÄƒrÄƒtorul principal cu prescaler liniar. |
| **`pwm_gen.v`** | Generatorul logic PWM. SuportÄƒ modurile *Left-Aligned*, *Right-Aligned* È™i *Range (Center)*. |
| **`testbench.v`** | Testbench-ul automatizat care verificÄƒ funcÈ›ionalitatea sistemului. |
| **`Makefile`** | Script pentru automatizarea compilÄƒrii È™i simulÄƒrii. |

## ğŸ› ï¸ CerinÈ›e (Prerequisites)

Pentru a simula proiectul, ai nevoie de urmÄƒtoarele unelte open-source:

1.  **Icarus Verilog (`iverilog`)**: Compilatorul È™i simulatorul Verilog.
2.  **GTKWave**: Vizualizator pentru formele de undÄƒ (`.vcd`).
3.  **Make**: Pentru rularea automatÄƒ a comenzilor.

### Instalare pe Linux (Ubuntu/Debian)
\`\`\`bash
sudo apt-get update
sudo apt-get install iverilog gtkwave make
\`\`\`

### Instalare pe Windows
Se recomandÄƒ instalarea [Icarus Verilog for Windows](https://bleyer.org/icarus/) (include È™i GTKWave). AsigurÄƒ-te cÄƒ adaugi executabilele Ã®n variabila de mediu \`PATH\`.

---

## ğŸš€ Cum se ruleazÄƒ (Simulare)

Proiectul include un \`Makefile\` pentru a simplifica procesul.

### 1. Compilare È™i Rulare Teste
Pentru a compila sursele È™i a rula testbench-ul automat, ruleazÄƒ comanda:

\`\`\`bash
make
\`\`\`
*AceastÄƒ comandÄƒ va compila fiÈ™ierele Ã®n \`sim_top\` È™i va executa simularea.*

**Rezultat aÈ™teptat Ã®n consolÄƒ:**
DacÄƒ totul funcÈ›ioneazÄƒ corect, vei vedea rezultatele testelor marcate cu \`[PASS]\`:

\`\`\`text
--- Test 1: PWM ALIGN_LEFT, compare1=3, period=7 ---
[PASS] PWM duty aprox. corect: high=19, expected ~20

--- Test 2: PWM RANGE_BETWEEN_COMPARES, c1=2, c2=6 ---
[PASS] PWM duty aprox. corect: high=20, expected ~20

...
\`\`\`

### 2. Vizualizare Forme de UndÄƒ (Waves)
Pentru a vizualiza semnalele interne È™i cronogramele, ruleazÄƒ:

\`\`\`bash
make waves
\`\`\`
*Aceasta va deschide automat **GTKWave** È™i va Ã®ncÄƒrca fiÈ™ierul \`waves.vcd\` generat la pasul anterior.*

### 3. CurÄƒÈ›are (Clean)
Pentru a È™terge fiÈ™ierele generate (executabilul È™i fiÈ™ierul VCD):

\`\`\`bash
make clean
\`\`\`

---

## âš™ï¸ Detalii Tehnice

### SPI Bridge & Sincronizare (CDC)
Modulul \`spi_bridge\` utilizeazÄƒ o tehnicÄƒ avansatÄƒ de sincronizare pentru a transfera datele de la ceasul asincron \`sclk\` la ceasul sistemului \`clk\`:
* **Input Buffer:** Datele MOSI sunt salvate Ã®ntr-un registru tampon (\`captured_data\`) care nu se È™terge la dezactivarea \`cs_n\`.
* **Toggle Flag:** Transferul complet al unui byte este semnalizat printr-un singur bit care Ã®È™i inverseazÄƒ starea (0->1, 1->0). Acest lucru eliminÄƒ riscul de *Bus Skew* È™i pierdere a datelor la viteze mari, fiind mult mai sigur decÃ¢t contoarele binare simple.

### Moduri PWM Suportate
Sistemul suportÄƒ configurarea alinierii semnalului prin regiÈ™tri:
1.  **Left Aligned:** Activ de la \`0\` pÃ¢nÄƒ la \`Compare1\`.
2.  **Right Aligned:** Activ de la \`Compare1\` pÃ¢nÄƒ la finalul perioadei.
3.  **Range (Between):** Activ Ã®ntre \`Compare1\` È™i \`Compare2\`.

### HartÄƒ RegiÈ™tri (Address Map)

| AdresÄƒ | Nume Registru | BiÈ›i | Descriere |
| :--- | :--- | :--- | :--- |
| \`0x00\` | PERIOD_L | [7:0] | LSB PerioadÄƒ PWM |
| \`0x01\` | PERIOD_H | [15:8]| MSB PerioadÄƒ PWM |
| \`0x02\` | EN | [0] | Enable Counter (1=ON) |
| \`0x03\` | COMP1_L | [7:0] | LSB Prag Comparare 1 |
| \`0x04\` | COMP1_H | [15:8]| MSB Prag Comparare 1 |
| \`0x05\` | COMP2_L | [7:0] | LSB Prag Comparare 2 |
| \`0x06\` | COMP2_H | [15:8]| MSB Prag Comparare 2 |
| \`0x07\` | RESET | [0] | Counter Reset (Write Only) |
| \`0x0A\` | PRESCALE | [7:0] | Divizor frecvenÈ›Äƒ (f/N+1) |
| \`0x0B\` | UP/DOWN | [0] | 0=Down, 1=Up |
| \`0x0C\` | PWM_EN | [0] | Enable PWM Output (1=ON) |
| \`0x0D\` | FUNC | [7:0] | Configurare Moduri PWM |

---

## ğŸ“ Autori
Proiect realizat Ã®n Verilog HDL.