Fitter report for fft
Sat Sep 22 20:12:54 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |fft|wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Sep 22 20:12:54 2018       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; fft                                         ;
; Top-level Entity Name              ; fft                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 300 / 10,320 ( 3 % )                        ;
;     Total combinational functions  ; 264 / 10,320 ( 3 % )                        ;
;     Dedicated logic registers      ; 188 / 10,320 ( 2 % )                        ;
; Total registers                    ; 188                                         ;
; Total pins                         ; 28 / 180 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,072 / 423,936 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 4 / 46 ( 9 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  21.4%      ;
;     Processors 3-4         ;  14.3%      ;
+----------------------------+-------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; data1[0]    ; Incomplete set of assignments ;
; data1[1]    ; Incomplete set of assignments ;
; data1[2]    ; Incomplete set of assignments ;
; data1[3]    ; Incomplete set of assignments ;
; data1[4]    ; Incomplete set of assignments ;
; data1[5]    ; Incomplete set of assignments ;
; data1[6]    ; Incomplete set of assignments ;
; data1[7]    ; Incomplete set of assignments ;
; fft_done    ; Incomplete set of assignments ;
; fft_res[0]  ; Incomplete set of assignments ;
; fft_res[1]  ; Incomplete set of assignments ;
; fft_res[2]  ; Incomplete set of assignments ;
; fft_res[3]  ; Incomplete set of assignments ;
; fft_res[4]  ; Incomplete set of assignments ;
; fft_res[5]  ; Incomplete set of assignments ;
; fft_res[6]  ; Incomplete set of assignments ;
; fft_res[7]  ; Incomplete set of assignments ;
; fft_res[8]  ; Incomplete set of assignments ;
; fft_res[9]  ; Incomplete set of assignments ;
; fft_res[10] ; Incomplete set of assignments ;
; fft_res[11] ; Incomplete set of assignments ;
; fft_res[12] ; Incomplete set of assignments ;
; fft_res[13] ; Incomplete set of assignments ;
; fft_res[14] ; Incomplete set of assignments ;
; fft_res[15] ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; rst_n       ; Incomplete set of assignments ;
; fft_go      ; Incomplete set of assignments ;
+-------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                             ;
+------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                               ; Destination Port ; Destination Port Name ;
+------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                            ; DATAOUT          ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[0]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[8]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[1]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[9]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[2]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[10]             ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[3]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[11]             ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[4]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[12]             ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[5]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[13]             ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[6]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[14]             ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wx[7]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[15]             ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[0]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[0]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[1]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[1]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[2]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[2]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[3]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[3]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[4]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[4]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[5]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[5]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[6]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[6]              ; PORTADATAOUT     ;                       ;
; butterfly_ra2_seri:bfcalc|r_wy[7]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|q_a[7]              ; PORTADATAOUT     ;                       ;
+------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 640 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 640 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 630     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/FPWG_WORK/FPGA_W/FFT_S1/FFT_20180922/proj/output_files/fft.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 300 / 10,320 ( 3 % )      ;
;     -- Combinational with no register       ; 112                       ;
;     -- Register only                        ; 36                        ;
;     -- Combinational with a register        ; 152                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 76                        ;
;     -- 3 input functions                    ; 113                       ;
;     -- <=2 input functions                  ; 75                        ;
;     -- Register only                        ; 36                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 173                       ;
;     -- arithmetic mode                      ; 91                        ;
;                                             ;                           ;
; Total registers*                            ; 188 / 11,172 ( 2 % )      ;
;     -- Dedicated logic registers            ; 188 / 10,320 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 27 / 645 ( 4 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 28 / 180 ( 16 % )         ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 2 / 46 ( 4 % )            ;
; Total block memory bits                     ; 3,072 / 423,936 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 423,936 ( 4 % )  ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 2 / 10 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 1% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%              ;
; Maximum fan-out                             ; 194                       ;
; Highest non-global fan-out                  ; 33                        ;
; Total fan-out                               ; 1669                      ;
; Average fan-out                             ; 2.95                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 300 / 10320 ( 3 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 112                 ; 0                              ;
;     -- Register only                        ; 36                  ; 0                              ;
;     -- Combinational with a register        ; 152                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 76                  ; 0                              ;
;     -- 3 input functions                    ; 113                 ; 0                              ;
;     -- <=2 input functions                  ; 75                  ; 0                              ;
;     -- Register only                        ; 36                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 173                 ; 0                              ;
;     -- arithmetic mode                      ; 91                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 188                 ; 0                              ;
;     -- Dedicated logic registers            ; 188 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 27 / 645 ( 4 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 28                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 3072                ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; M9K                                         ; 2 / 46 ( 4 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1760                ; 5                              ;
;     -- Registered Connections               ; 706                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 11                  ; 0                              ;
;     -- Output Ports                         ; 17                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk      ; E1    ; 1        ; 0            ; 11           ; 7            ; 194                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[0] ; C3    ; 8        ; 1            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[1] ; T10   ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[2] ; R14   ; 4        ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[3] ; R6    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[4] ; C6    ; 8        ; 9            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[5] ; C11   ; 7        ; 23           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[6] ; M11   ; 4        ; 32           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data1[7] ; L11   ; 4        ; 32           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; fft_go   ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_n    ; M2    ; 2        ; 0            ; 11           ; 14           ; 159                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; fft_done    ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[0]  ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[10] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[11] ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[12] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[13] ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[14] ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[15] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[1]  ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[2]  ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[3]  ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[4]  ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[5]  ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[6]  ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[7]  ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[8]  ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_res[9]  ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; fft_go                  ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; fft_res[1]              ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; fft_res[5]              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 17 ( 35 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )   ; 2.5V          ; --           ;
; 3        ; 4 / 26 ( 15 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 27 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 5 / 26 ( 19 % )  ; 2.5V          ; --           ;
; 8        ; 11 / 26 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; fft_res[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; fft_res[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; fft_res[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; fft_res[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; fft_res[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; data1[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; data1[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; fft_res[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; data1[5]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; fft_res[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; fft_res[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; fft_res[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 181        ; 8        ; fft_go                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; fft_res[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; fft_done                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; fft_res[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; fft_res[11]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; fft_res[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; data1[7]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; fft_res[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; data1[6]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; fft_res[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; data1[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; data1[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; fft_res[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; data1[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |fft                                      ; 300 (168)   ; 188 (67)                  ; 0 (0)         ; 3072        ; 2    ; 4            ; 4       ; 0         ; 28   ; 0            ; 112 (83)     ; 36 (11)           ; 152 (77)         ; |fft                                                                                       ;              ;
;    |butterfly_ra2_seri:bfcalc|            ; 150 (63)    ; 121 (54)                  ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 29 (7)       ; 25 (16)           ; 96 (40)          ; |fft|butterfly_ra2_seri:bfcalc                                                             ;              ;
;       |butterfly_ra2:bflab1|              ; 89 (89)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 22 (22)      ; 9 (9)             ; 58 (58)          ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1                                        ;              ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0                         ;              ;
;             |mult_73t:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated ;              ;
;          |lpm_mult:Mult1|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1                         ;              ;
;             |mult_73t:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated ;              ;
;          |lpm_mult:Mult2|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2                         ;              ;
;             |mult_73t:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated ;              ;
;          |lpm_mult:Mult3|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3                         ;              ;
;             |mult_73t:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated ;              ;
;    |ram128:ram_rel|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|ram128:ram_rel                                                                        ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|ram128:ram_rel|altsyncram:altsyncram_component                                        ;              ;
;          |altsyncram_j6g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated         ;              ;
;    |wnp:wnp_tab|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|wnp:wnp_tab                                                                           ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|wnp:wnp_tab|altsyncram:altsyncram_component                                           ;              ;
;          |altsyncram_ufa1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft|wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated            ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; data1[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data1[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fft_done    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_res[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; fft_go      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; data1[0]            ;                   ;         ;
; data1[1]            ;                   ;         ;
; data1[2]            ;                   ;         ;
; data1[3]            ;                   ;         ;
; data1[4]            ;                   ;         ;
; data1[5]            ;                   ;         ;
; data1[6]            ;                   ;         ;
; data1[7]            ;                   ;         ;
; clk                 ;                   ;         ;
; rst_n               ;                   ;         ;
; fft_go              ;                   ;         ;
;      - Selector12~7 ; 0                 ; 6       ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                 ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Decoder0~0                                                ; LCCOMB_X14_Y18_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always2~1                                                 ; LCCOMB_X14_Y15_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always2~2                                                 ; LCCOMB_X14_Y15_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bf_cnt[6]                                                 ; FF_X11_Y15_N13     ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|Decoder0~1                      ; LCCOMB_X14_Y14_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|Decoder0~2                      ; LCCOMB_X14_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|bfy[1]~0                        ; LCCOMB_X13_Y15_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[1]~8  ; LCCOMB_X14_Y14_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[15]~1    ; LCCOMB_X14_Y14_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[15]~28 ; LCCOMB_X14_Y14_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; butterfly_ra2_seri:bfcalc|r_bbf_go                        ; FF_X14_Y14_N11     ; 23      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk                                                       ; PIN_E1             ; 194     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; current_state.FFTOUT                                      ; FF_X13_Y18_N21     ; 33      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; current_state.RADDAT                                      ; FF_X14_Y18_N17     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; r_wren                                                    ; FF_X14_Y18_N21     ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; rd_data_add[3]~4                                          ; LCCOMB_X14_Y18_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst_n                                                     ; PIN_M2             ; 156     ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_E1   ; 194     ; 43                                   ; Global Clock         ; GCLK2            ; --                        ;
; rst_n ; PIN_M2   ; 156     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; current_state.FFTOUT                                                                                      ; 33      ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[1]~8                                                  ; 32      ;
; current_state.FFTCLC                                                                                      ; 26      ;
; butterfly_ra2_seri:bfcalc|cnt[0]                                                                          ; 25      ;
; butterfly_ra2_seri:bfcalc|r_bbf_go                                                                        ; 23      ;
; butterfly_ra2_seri:bfcalc|Decoder0~1                                                                      ; 17      ;
; butterfly_ra2_seri:bfcalc|Decoder0~2                                                                      ; 16      ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[15]~28                                                 ; 16      ;
; butterfly_ra2_seri:bfcalc|bfy[1]~0                                                                        ; 16      ;
; bf_clc_cnt[0]                                                                                             ; 13      ;
; lay_cnt[0]                                                                                                ; 12      ;
; lay_cnt[1]                                                                                                ; 11      ;
; r_lay_cnt[6]                                                                                              ; 11      ;
; rd_data_add[3]~0                                                                                          ; 11      ;
; lay_cnt[2]                                                                                                ; 10      ;
; r_lay_cnt[5]                                                                                              ; 10      ;
; rd_data_add[3]~1                                                                                          ; 10      ;
; bf_cnt[0]                                                                                                 ; 10      ;
; lay_cnt[3]                                                                                                ; 9       ;
; r_lay_cnt[4]                                                                                              ; 9       ;
; current_state.RADDAT                                                                                      ; 9       ;
; bf_cnt[6]                                                                                                 ; 9       ;
; bf_cnt[1]                                                                                                 ; 9       ;
; r_lay_cnt[2]                                                                                              ; 8       ;
; bf_cnt[2]                                                                                                 ; 8       ;
; always2~1                                                                                                 ; 7       ;
; Decoder0~0                                                                                                ; 7       ;
; rd_data_add[3]~4                                                                                          ; 7       ;
; r_lay_cnt[3]                                                                                              ; 7       ;
; butterfly_ra2_seri:bfcalc|cnt[1]                                                                          ; 7       ;
; bf_clc_cnt[3]                                                                                             ; 7       ;
; bf_clc_cnt[1]                                                                                             ; 7       ;
; bf_cnt[4]                                                                                                 ; 7       ;
; bf_cnt[3]                                                                                                 ; 7       ;
; ~GND                                                                                                      ; 6       ;
; always2~2                                                                                                 ; 6       ;
; r_lay_cnt[1]                                                                                              ; 6       ;
; butterfly_ra2_seri:bfcalc|cnt[2]                                                                          ; 6       ;
; bf_clc_cnt[2]                                                                                             ; 6       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|clc_en                                                     ; 6       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|cnt[0]                                                     ; 6       ;
; butterfly_ra2_seri:bfcalc|cnt_en                                                                          ; 5       ;
; Selector12~1                                                                                              ; 5       ;
; r_lay_cnt[0]                                                                                              ; 5       ;
; butterfly_ra2_seri:bfcalc|cnt[3]                                                                          ; 5       ;
; rd_cnt[0]                                                                                                 ; 5       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|cnt[1]                                                     ; 5       ;
; bf_cnt[5]                                                                                                 ; 5       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[15]~1                                                    ; 4       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[7]                                                    ; 4       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[7]                                                    ; 4       ;
; always0~4                                                                                                 ; 4       ;
; always2~0                                                                                                 ; 4       ;
; Selector12~4                                                                                              ; 4       ;
; always4~0                                                                                                 ; 4       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[15]                                                    ; 4       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[15]                                                    ; 4       ;
; rd_cnt[6]                                                                                                 ; 4       ;
; rd_cnt[5]                                                                                                 ; 4       ;
; rd_cnt[4]                                                                                                 ; 4       ;
; rd_cnt[3]                                                                                                 ; 4       ;
; rd_cnt[2]                                                                                                 ; 4       ;
; rd_cnt[1]                                                                                                 ; 4       ;
; rst_n~input                                                                                               ; 3       ;
; butterfly_ra2_seri:bfcalc|Decoder0~0                                                                      ; 3       ;
; Selector12~9                                                                                              ; 3       ;
; Selector13~0                                                                                              ; 3       ;
; Selector12~7                                                                                              ; 3       ;
; Selector12~6                                                                                              ; 3       ;
; Selector12~5                                                                                              ; 3       ;
; rd_data_add~2                                                                                             ; 3       ;
; r_wren                                                                                                    ; 3       ;
; ot_cnt[6]                                                                                                 ; 3       ;
; ot_cnt[5]                                                                                                 ; 3       ;
; ot_cnt[4]                                                                                                 ; 3       ;
; ot_cnt[3]                                                                                                 ; 3       ;
; ot_cnt[2]                                                                                                 ; 3       ;
; ot_cnt[1]                                                                                                 ; 3       ;
; ot_cnt[0]                                                                                                 ; 3       ;
; rd_data_add[6]                                                                                            ; 3       ;
; rd_data_add[5]                                                                                            ; 3       ;
; rd_data_add[4]                                                                                            ; 3       ;
; rd_data_add[3]                                                                                            ; 3       ;
; rd_data_add[2]                                                                                            ; 3       ;
; rd_data_add[1]                                                                                            ; 3       ;
; rd_data_add[0]                                                                                            ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[1]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[2]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[3]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[4]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[5]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[6]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[7]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[8]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[9]                      ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[10]                     ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[11]                     ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[12]                     ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[13]                     ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[14]                     ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[15]                     ; 3       ;
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|q_a[0]                      ; 3       ;
; butterfly_ra2_seri:bfcalc|y2[7]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[6]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[5]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[4]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[3]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[2]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[1]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|y2[0]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[7]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[6]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[5]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[4]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[3]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[2]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[1]                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|x2[0]                                                                           ; 2       ;
; bf_go                                                                                                     ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[6]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[5]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[4]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[3]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[2]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[0]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[1]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[6]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[5]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[4]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[3]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[2]                                                    ; 2       ;
; next_state.IDEL                                                                                           ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[0]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[1]                                                    ; 2       ;
; always4~1                                                                                                 ; 2       ;
; next_state.RADDAT                                                                                         ; 2       ;
; Selector12~3                                                                                              ; 2       ;
; Selector12~2                                                                                              ; 2       ;
; always0~3                                                                                                 ; 2       ;
; always0~2                                                                                                 ; 2       ;
; rd_data_add~12                                                                                            ; 2       ;
; rd_data_add~7                                                                                             ; 2       ;
; current_state.IDEL                                                                                        ; 2       ;
; next_state.FFTCLC                                                                                         ; 2       ;
; always0~1                                                                                                 ; 2       ;
; next_state.FFTOUT                                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[1]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[2]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[3]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[4]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[5]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[6]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[7]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[0]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[1]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[2]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[3]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[4]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[5]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[6]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wx[7]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|r_wy[0]                                                                         ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[14]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[13]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[12]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[11]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[10]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]                                                     ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[9]                                                     ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[14]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[13]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[12]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[11]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[10]                                                    ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]                                                     ; 2       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[9]                                                     ; 2       ;
; fft_go~input                                                                                              ; 1       ;
; rom_wn~13                                                                                                 ; 1       ;
; rom_wn~12                                                                                                 ; 1       ;
; rom_wn~11                                                                                                 ; 1       ;
; rom_wn~10                                                                                                 ; 1       ;
; rom_wn~9                                                                                                  ; 1       ;
; rom_wn~8                                                                                                  ; 1       ;
; rom_wn~7                                                                                                  ; 1       ;
; rom_wn~6                                                                                                  ; 1       ;
; rom_wn~5                                                                                                  ; 1       ;
; rom_wn~4                                                                                                  ; 1       ;
; rom_wn~3                                                                                                  ; 1       ;
; rom_wn~2                                                                                                  ; 1       ;
; rom_wn~1                                                                                                  ; 1       ;
; rom_wn~0                                                                                                  ; 1       ;
; rom_wn[5]                                                                                                 ; 1       ;
; rom_wn[4]                                                                                                 ; 1       ;
; rom_wn[3]                                                                                                 ; 1       ;
; rom_wn[2]                                                                                                 ; 1       ;
; rom_wn[1]                                                                                                 ; 1       ;
; rom_wn[0]                                                                                                 ; 1       ;
; bf_go~0                                                                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[15]~0                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[7]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[6]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[5]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[4]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[3]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[2]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[0]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|x1[1]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[7]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[6]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[5]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[4]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[3]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[2]                                                                           ; 1       ;
; next_state.IDEL~0                                                                                         ; 1       ;
; butterfly_ra2_seri:bfcalc|cnt_en~1                                                                        ; 1       ;
; butterfly_ra2_seri:bfcalc|cnt_en~0                                                                        ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|clc_en~0                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|r_bbf_go~0                                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector18~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|Add0~1                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|Add0~0                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[0]                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|y1[1]                                                                           ; 1       ;
; Selector11~1                                                                                              ; 1       ;
; Selector11~0                                                                                              ; 1       ;
; lay_cnt[3]~3                                                                                              ; 1       ;
; ShiftLeft0~7                                                                                              ; 1       ;
; lay_cnt[2]~2                                                                                              ; 1       ;
; lay_cnt[0]~1                                                                                              ; 1       ;
; lay_cnt[1]~0                                                                                              ; 1       ;
; ShiftLeft0~6                                                                                              ; 1       ;
; ShiftLeft0~5                                                                                              ; 1       ;
; ShiftLeft0~4                                                                                              ; 1       ;
; ShiftLeft0~3                                                                                              ; 1       ;
; ShiftLeft0~2                                                                                              ; 1       ;
; ShiftLeft0~1                                                                                              ; 1       ;
; ShiftLeft0~0                                                                                              ; 1       ;
; Selector12~10                                                                                             ; 1       ;
; butterfly_ra2_seri:bfcalc|cnt~3                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|cnt~2                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|cnt~1                                                                           ; 1       ;
; butterfly_ra2_seri:bfcalc|Add0~0                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|cnt~0                                                                           ; 1       ;
; bf_clc_cnt~3                                                                                              ; 1       ;
; Add2~0                                                                                                    ; 1       ;
; bf_clc_cnt~2                                                                                              ; 1       ;
; bf_clc_cnt~1                                                                                              ; 1       ;
; bf_clc_cnt~0                                                                                              ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector2~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector3~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector4~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector5~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector6~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector7~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector8~0                                                                     ; 1       ;
; rd_cnt[0]~6                                                                                               ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector9~0                                                                     ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector10~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector11~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector12~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector13~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector14~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector15~0                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector16~0                                                                    ; 1       ;
; Selector13~1                                                                                              ; 1       ;
; Selector12~8                                                                                              ; 1       ;
; Selector12~0                                                                                              ; 1       ;
; Selector3~1                                                                                               ; 1       ;
; Selector3~0                                                                                               ; 1       ;
; rd_data_add~17                                                                                            ; 1       ;
; ram_add_prv[6]                                                                                            ; 1       ;
; Selector4~1                                                                                               ; 1       ;
; Selector4~0                                                                                               ; 1       ;
; rd_data_add~16                                                                                            ; 1       ;
; rd_data_add~15                                                                                            ; 1       ;
; rd_data_add~14                                                                                            ; 1       ;
; ram_add_prv[5]                                                                                            ; 1       ;
; Selector5~1                                                                                               ; 1       ;
; Selector5~0                                                                                               ; 1       ;
; rd_data_add~13                                                                                            ; 1       ;
; rd_data_add~11                                                                                            ; 1       ;
; ram_add_prv[4]                                                                                            ; 1       ;
; Selector6~1                                                                                               ; 1       ;
; Selector6~0                                                                                               ; 1       ;
; rd_data_add~10                                                                                            ; 1       ;
; rd_data_add~9                                                                                             ; 1       ;
; ram_add_prv[3]                                                                                            ; 1       ;
; Selector7~1                                                                                               ; 1       ;
; Selector7~0                                                                                               ; 1       ;
; rd_data_add~8                                                                                             ; 1       ;
; ram_add_prv[2]                                                                                            ; 1       ;
; Selector8~1                                                                                               ; 1       ;
; Selector8~0                                                                                               ; 1       ;
; rd_data_add~6                                                                                             ; 1       ;
; rd_data_add~5                                                                                             ; 1       ;
; ram_add_prv[1]                                                                                            ; 1       ;
; Selector9~1                                                                                               ; 1       ;
; Selector9~0                                                                                               ; 1       ;
; rd_data_add~3                                                                                             ; 1       ;
; ram_add_prv[0]                                                                                            ; 1       ;
; butterfly_ra2_seri:bfcalc|Selector17~0                                                                    ; 1       ;
; Selector2~1                                                                                               ; 1       ;
; Selector2~0                                                                                               ; 1       ;
; ram_data_in[15]~8                                                                                         ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[7]                                                                          ; 1       ;
; Add6~20                                                                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[6]                                                                          ; 1       ;
; Add6~17                                                                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[5]                                                                          ; 1       ;
; Add6~14                                                                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[4]                                                                          ; 1       ;
; Add6~11                                                                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[3]                                                                          ; 1       ;
; Add6~8                                                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[2]                                                                          ; 1       ;
; Add6~5                                                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[1]                                                                          ; 1       ;
; Add6~2                                                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|bfx[0]                                                                          ; 1       ;
; ram_data_in[7]~7                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[7]                                                                          ; 1       ;
; ram_data_in[6]~6                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[6]                                                                          ; 1       ;
; ram_data_in[5]~5                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[5]                                                                          ; 1       ;
; ram_data_in[4]~4                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[4]                                                                          ; 1       ;
; ram_data_in[3]~3                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[3]                                                                          ; 1       ;
; ram_data_in[2]~2                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[2]                                                                          ; 1       ;
; ram_data_in[1]~1                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[1]                                                                          ; 1       ;
; ram_data_in[0]~0                                                                                          ; 1       ;
; butterfly_ra2_seri:bfcalc|bfy[0]                                                                          ; 1       ;
; fft_res~15                                                                                                ; 1       ;
; fft_res~14                                                                                                ; 1       ;
; fft_res~13                                                                                                ; 1       ;
; fft_res~12                                                                                                ; 1       ;
; fft_res~11                                                                                                ; 1       ;
; fft_res~10                                                                                                ; 1       ;
; fft_res~9                                                                                                 ; 1       ;
; fft_res~8                                                                                                 ; 1       ;
; fft_res~7                                                                                                 ; 1       ;
; fft_res~6                                                                                                 ; 1       ;
; fft_res~5                                                                                                 ; 1       ;
; fft_res~4                                                                                                 ; 1       ;
; fft_res~3                                                                                                 ; 1       ;
; fft_res~2                                                                                                 ; 1       ;
; fft_res~1                                                                                                 ; 1       ;
; fft_res~0                                                                                                 ; 1       ;
; fft_done~reg0                                                                                             ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~1         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~0         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1           ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~1         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~0         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1           ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~1         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~0         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1           ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~1         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~0         ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1           ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[15]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[14]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[13]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[12]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[11]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[10]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[9]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[8]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[7]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[6]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[5]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[4]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[3]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[2]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[1]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[15]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[14]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[13]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[12]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[11]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[10]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[9]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[8]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[7]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[6]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[5]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[4]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[3]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[2]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[1]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[15]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[14]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[13]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[12]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[11]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[10]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[9]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[8]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[7]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[6]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[5]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[4]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[3]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[2]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[1]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[15]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[14]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[13]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[12]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[11]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[10]                                                      ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[9]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[8]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[7]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[6]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[5]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[4]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[3]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[2]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[1]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                                       ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[15]~38                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[14]~37                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[14]~36                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[13]~35                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[13]~34                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[12]~33                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[12]~32                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[11]~31                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[11]~30                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[10]~29                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[10]~28                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[9]~27                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[9]~26                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~25                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~24                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~23                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~21                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~19                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~17                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~15                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~13                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~11                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|rel[8]~9                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[15]~39                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[14]~38                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[14]~37                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[13]~36                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[13]~35                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[12]~34                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[12]~33                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[11]~32                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[11]~31                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[10]~30                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[10]~29                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[9]~27                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[9]~26                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~25                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~24                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~23                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~21                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~19                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~17                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~15                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~13                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~11                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|img[8]~9                                                   ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[8]~24                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[8]~24                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[7]~23                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[7]~22                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[7]~23                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[7]~22                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[6]~21                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[6]~20                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[6]~21                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[6]~20                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[5]~19                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[5]~18                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[5]~19                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[5]~18                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[4]~17                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[4]~16                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[4]~17                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[4]~16                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[3]~15                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[3]~14                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[3]~15                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[3]~14                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[2]~13                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[2]~12                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[2]~13                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[2]~12                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[1]~11                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[1]~10                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[1]~9                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[1]~11                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[1]~10                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[1]~9                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[8]~25                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[8]~24                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[7]~24                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[7]~23                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[7]~23                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[7]~22                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[6]~22                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[6]~21                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[6]~21                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[6]~20                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[5]~20                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[5]~19                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[5]~19                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[5]~18                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[4]~18                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[4]~17                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[4]~17                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[4]~16                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[3]~16                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[3]~15                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[3]~15                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[3]~14                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[2]~14                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[2]~13                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[2]~13                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[2]~12                                                 ; 1       ;
; bf_cnt[6]~19                                                                                              ; 1       ;
; ot_cnt[6]~19                                                                                              ; 1       ;
; ot_cnt[5]~18                                                                                              ; 1       ;
; ot_cnt[5]~17                                                                                              ; 1       ;
; bf_cnt[5]~18                                                                                              ; 1       ;
; bf_cnt[5]~17                                                                                              ; 1       ;
; ot_cnt[4]~16                                                                                              ; 1       ;
; ot_cnt[4]~15                                                                                              ; 1       ;
; bf_cnt[4]~16                                                                                              ; 1       ;
; bf_cnt[4]~15                                                                                              ; 1       ;
; ot_cnt[3]~14                                                                                              ; 1       ;
; ot_cnt[3]~13                                                                                              ; 1       ;
; bf_cnt[3]~14                                                                                              ; 1       ;
; bf_cnt[3]~13                                                                                              ; 1       ;
; ot_cnt[2]~12                                                                                              ; 1       ;
; ot_cnt[2]~11                                                                                              ; 1       ;
; bf_cnt[2]~12                                                                                              ; 1       ;
; bf_cnt[2]~11                                                                                              ; 1       ;
; ot_cnt[1]~10                                                                                              ; 1       ;
; ot_cnt[1]~9                                                                                               ; 1       ;
; bf_cnt[1]~10                                                                                              ; 1       ;
; bf_cnt[1]~9                                                                                               ; 1       ;
; ot_cnt[0]~8                                                                                               ; 1       ;
; ot_cnt[0]~7                                                                                               ; 1       ;
; bf_cnt[0]~8                                                                                               ; 1       ;
; bf_cnt[0]~7                                                                                               ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[1]~12                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[1]~11                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[1]~10                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[1]~11                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[1]~10                                                 ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[1]~9                                                  ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[8]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[8]                                                    ; 1       ;
; rd_cnt[6]~17                                                                                              ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[7]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[7]                                                    ; 1       ;
; rd_cnt[5]~16                                                                                              ; 1       ;
; rd_cnt[5]~15                                                                                              ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[6]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[6]                                                    ; 1       ;
; rd_cnt[4]~14                                                                                              ; 1       ;
; rd_cnt[4]~13                                                                                              ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[5]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[5]                                                    ; 1       ;
; rd_cnt[3]~12                                                                                              ; 1       ;
; rd_cnt[3]~11                                                                                              ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[4]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[4]                                                    ; 1       ;
; rd_cnt[2]~10                                                                                              ; 1       ;
; rd_cnt[2]~9                                                                                               ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[3]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[3]                                                    ; 1       ;
; rd_cnt[1]~8                                                                                               ; 1       ;
; rd_cnt[1]~7                                                                                               ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[2]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[2]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx1[1]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[1]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[8]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[8]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[7]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[7]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[6]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[6]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[5]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[5]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[4]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[4]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[3]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[3]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[2]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[2]                                                    ; 1       ;
; Add3~12                                                                                                   ; 1       ;
; Add3~11                                                                                                   ; 1       ;
; Add3~10                                                                                                   ; 1       ;
; Add3~9                                                                                                    ; 1       ;
; Add3~8                                                                                                    ; 1       ;
; Add3~7                                                                                                    ; 1       ;
; Add3~6                                                                                                    ; 1       ;
; Add3~5                                                                                                    ; 1       ;
; Add3~4                                                                                                    ; 1       ;
; Add3~3                                                                                                    ; 1       ;
; Add3~2                                                                                                    ; 1       ;
; Add3~1                                                                                                    ; 1       ;
; Add3~0                                                                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy1[1]                                                    ; 1       ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[1]                                                    ; 1       ;
; Add6~18                                                                                                   ; 1       ;
; Add6~16                                                                                                   ; 1       ;
; Add6~15                                                                                                   ; 1       ;
; Add6~13                                                                                                   ; 1       ;
; Add6~12                                                                                                   ; 1       ;
; Add6~10                                                                                                   ; 1       ;
; Add6~9                                                                                                    ; 1       ;
; Add6~7                                                                                                    ; 1       ;
; Add6~6                                                                                                    ; 1       ;
; Add6~4                                                                                                    ; 1       ;
; Add6~3                                                                                                    ; 1       ;
; Add6~1                                                                                                    ; 1       ;
; Add6~0                                                                                                    ; 1       ;
+-----------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                     ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF               ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------+----------------------+-----------------+-----------------+
; ram128:ram_rel|altsyncram:altsyncram_component|altsyncram_j6g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1    ; None              ; M9K_X15_Y16_N0 ; Don't care           ; Old data        ; Old data        ;
; wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|ALTSYNCRAM    ; AUTO ; ROM         ; Single Clock ; 64           ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024 ; 64                          ; 16                          ; --                          ; --                          ; 1024                ; 1    ; wnp64relimg88.mif ; M9K_X15_Y14_N0 ; Don't care           ; Old data        ; Old data        ;
+------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fft|wnp:wnp_tab|altsyncram:altsyncram_component|altsyncram_ufa1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0111111100000000) (77400) (32512) (7F00)    ;(0111111011110100) (77364) (32500) (7EF4)   ;(0111110111100111) (76747) (32231) (7DE7)   ;(0111101011011011) (75333) (31451) (7ADB)   ;(0111010111001111) (72717) (30159) (75CF)   ;(0111000011000100) (70304) (28868) (70C4)   ;(0110101010111001) (65271) (27321) (6AB9)   ;(0110001010101111) (61257) (25263) (62AF)   ;
;8;(0101101010100110) (55246) (23206) (5AA6)    ;(0101000110011110) (50636) (20894) (519E)   ;(0100011110010110) (43626) (18326) (4796)   ;(0011110010010000) (36220) (15504) (3C90)   ;(0011000110001011) (30613) (12683) (318B)   ;(0010010110000110) (22606) (9606) (2586)   ;(0001100110000011) (14603) (6531) (1983)   ;(0000110010000010) (6202) (3202) (C82)   ;
;16;(0000000010000001) (201) (129) (81)    ;(1111010010000010) (172202) (62594) (F482)   ;(1110011110000011) (163603) (59267) (E783)   ;(1101101110000110) (155606) (56198) (DB86)   ;(1100111110001011) (147613) (53131) (CF8B)   ;(1100010010010000) (142220) (50320) (C490)   ;(1011100110010110) (134626) (47510) (B996)   ;(1010111110011110) (127636) (44958) (AF9E)   ;
;24;(1010011010100110) (123246) (42662) (A6A6)    ;(1001111010101111) (117257) (40623) (9EAF)   ;(1001011010111001) (113271) (38585) (96B9)   ;(1001000011000100) (110304) (37060) (90C4)   ;(1000101111001111) (105717) (35791) (8BCF)   ;(1000011011011011) (103333) (34523) (86DB)   ;(1000001111100111) (101747) (33767) (83E7)   ;(1000001011110100) (101364) (33524) (82F4)   ;
;32;(1000000100000000) (100400) (33024) (8100)    ;(1000001000001100) (101014) (33292) (820C)   ;(1000001100011001) (101431) (33561) (8319)   ;(1000011000100101) (103045) (34341) (8625)   ;(1000101100110001) (105461) (35633) (8B31)   ;(1001000000111100) (110074) (36924) (903C)   ;(1001011001000111) (113107) (38471) (9647)   ;(1001111001010001) (117121) (40529) (9E51)   ;
;40;(1010011001011010) (123132) (42586) (A65A)    ;(1010111101100010) (127542) (44898) (AF62)   ;(1011100101101010) (134552) (47466) (B96A)   ;(1100010001110000) (142160) (50288) (C470)   ;(1100111101110101) (147565) (53109) (CF75)   ;(1101101101111010) (155572) (56186) (DB7A)   ;(1110011101111101) (163575) (59261) (E77D)   ;(1111010001111110) (172176) (62590) (F47E)   ;
;48;(0000000001111111) (177) (127) (7F)    ;(0000110001111110) (6176) (3198) (C7E)   ;(0001100101111101) (14575) (6525) (197D)   ;(0010010101111010) (22572) (9594) (257A)   ;(0011000101110101) (30565) (12661) (3175)   ;(0011110001110000) (36160) (15472) (3C70)   ;(0100011101101010) (43552) (18282) (476A)   ;(0101000101100010) (50542) (20834) (5162)   ;
;56;(0101101001011010) (55132) (23130) (5A5A)    ;(0110001001010001) (61121) (25169) (6251)   ;(0110101001000111) (65107) (27207) (6A47)   ;(0111000000111100) (70074) (28732) (703C)   ;(0111010100110001) (72461) (30001) (7531)   ;(0111101000100101) (75045) (31269) (7A25)   ;(0111110100011001) (76431) (32025) (7D19)   ;(0111111000001100) (77014) (32268) (7E0C)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 4           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                               ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[0]                                                ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult3|mult_73t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|c[0]                                                ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult2|mult_73t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|b[0]                                                ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y15_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult1|mult_73t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y15_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|a[0]                                                ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y14_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y14_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 508 / 32,401 ( 2 % )   ;
; C16 interconnects           ; 3 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 218 / 21,816 ( < 1 % ) ;
; Direct links                ; 101 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 113 / 10,320 ( 1 % )   ;
; R24 interconnects           ; 3 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 298 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.11) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.26) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 23                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.30) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.15) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.78) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 17           ; 0            ; 0            ; 11           ; 0            ; 17           ; 11           ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 11           ; 28           ; 28           ; 17           ; 28           ; 11           ; 17           ; 28           ; 28           ; 28           ; 11           ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; data1[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data1[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_done           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_res[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_go             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                       ;
+--------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                        ; Destination Register                                   ; Delay Added in ns ;
+--------------------------------------------------------+--------------------------------------------------------+-------------------+
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_x1[7] ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfx2[8] ; 0.093             ;
; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|r_y1[7] ; butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|bfy2[8] ; 0.093             ;
; current_state.RADDAT                                   ; r_wren                                                 ; 0.076             ;
+--------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "fft"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 28 pins of 28 total pins
    Info (169086): Pin data1[0] not assigned to an exact location on the device
    Info (169086): Pin data1[1] not assigned to an exact location on the device
    Info (169086): Pin data1[2] not assigned to an exact location on the device
    Info (169086): Pin data1[3] not assigned to an exact location on the device
    Info (169086): Pin data1[4] not assigned to an exact location on the device
    Info (169086): Pin data1[5] not assigned to an exact location on the device
    Info (169086): Pin data1[6] not assigned to an exact location on the device
    Info (169086): Pin data1[7] not assigned to an exact location on the device
    Info (169086): Pin fft_done not assigned to an exact location on the device
    Info (169086): Pin fft_res[0] not assigned to an exact location on the device
    Info (169086): Pin fft_res[1] not assigned to an exact location on the device
    Info (169086): Pin fft_res[2] not assigned to an exact location on the device
    Info (169086): Pin fft_res[3] not assigned to an exact location on the device
    Info (169086): Pin fft_res[4] not assigned to an exact location on the device
    Info (169086): Pin fft_res[5] not assigned to an exact location on the device
    Info (169086): Pin fft_res[6] not assigned to an exact location on the device
    Info (169086): Pin fft_res[7] not assigned to an exact location on the device
    Info (169086): Pin fft_res[8] not assigned to an exact location on the device
    Info (169086): Pin fft_res[9] not assigned to an exact location on the device
    Info (169086): Pin fft_res[10] not assigned to an exact location on the device
    Info (169086): Pin fft_res[11] not assigned to an exact location on the device
    Info (169086): Pin fft_res[12] not assigned to an exact location on the device
    Info (169086): Pin fft_res[13] not assigned to an exact location on the device
    Info (169086): Pin fft_res[14] not assigned to an exact location on the device
    Info (169086): Pin fft_res[15] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst_n not assigned to an exact location on the device
    Info (169086): Pin fft_go not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fft.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node butterfly_ra2_seri:bfcalc|butterfly_ra2:bflab1|d[15]~0
        Info (176357): Destination node butterfly_ra2_seri:bfcalc|Decoder0~1
        Info (176357): Destination node butterfly_ra2_seri:bfcalc|Decoder0~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 26 (unused VREF, 2.5V VCCIO, 9 input, 17 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file G:/FPWG_WORK/FPGA_W/FFT_S1/FFT_20180922/proj/output_files/fft.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5351 megabytes
    Info: Processing ended: Sat Sep 22 20:12:55 2018
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/FPWG_WORK/FPGA_W/FFT_S1/FFT_20180922/proj/output_files/fft.fit.smsg.


