<?xml version="1.0" encoding="UTF-8"?>
<deploy
 date="2019.07.23.00:12:42"
 outputDirectory="C:/Developer/fpga/ArrowESC/Cyclone10GX_Demo/mcu_subsystem/">
 <perimeter>
  <parameter
     name="AUTO_GENERATION_ID"
     type="Integer"
     defaultValue="0"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_UNIQUE_ID"
     type="String"
     defaultValue=""
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE_FAMILY"
     type="String"
     defaultValue="Cyclone 10 GX"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE"
     type="String"
     defaultValue="10CX220YF780I5G"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE_SPEEDGRADE"
     type="String"
     defaultValue="5"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_TX_REF_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_TX_REF_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_TX_REF_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_RX_REF_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_RX_REF_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_RX_REF_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK100_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK100_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK100_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_REFCLK_EMIF_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_REFCLK_EMIF_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_REFCLK_EMIF_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <interface name="tx_fifo_bypass" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="tx_fifo_bypass_bypass"
       direction="input"
       role="bypass"
       width="1" />
  </interface>
  <interface name="tx_ref_clk" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="tx_ref_clk_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="tx_serial_data" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="tx_serial_data_tx_serial_data"
       direction="output"
       role="tx_serial_data"
       width="4" />
  </interface>
  <interface name="tx_sysref" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="dbg_reset" />
   <property name="prSafe" value="false" />
   <port name="tx_sysref_export" direction="input" role="export" width="1" />
  </interface>
  <interface name="tx_sync" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="dbg_reset" />
   <property name="prSafe" value="false" />
   <port name="tx_sync_export" direction="input" role="export" width="1" />
  </interface>
  <interface name="rx_ref_clk" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="rx_ref_clk_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="rx_serial_data" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="rx_serial_data_rx_serial_data"
       direction="input"
       role="rx_serial_data"
       width="4" />
  </interface>
  <interface name="rx_sysref" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="dbg_reset" />
   <property name="prSafe" value="false" />
   <port name="rx_sysref_export" direction="input" role="export" width="1" />
  </interface>
  <interface name="rx_sync" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="dbg_reset" />
   <property name="prSafe" value="false" />
   <port name="rx_sync_export" direction="output" role="export" width="1" />
  </interface>
  <interface name="clk100" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="clk100_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="clk" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="clk_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="dbg_reset" kind="reset" start="1">
   <property name="associatedClock" value="clk" />
   <property name="associatedDirectReset" value="reset" />
   <property name="associatedResetSinks" value="reset" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port name="dbg_reset_reset" direction="output" role="reset" width="1" />
  </interface>
  <interface name="fmc_gpio" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="fmc_gpio_in_port" direction="input" role="in_port" width="32" />
   <port
       name="fmc_gpio_out_port"
       direction="output"
       role="out_port"
       width="32" />
  </interface>
  <interface name="i2c" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="i2c_sda_in" direction="input" role="sda_in" width="1" />
   <port name="i2c_scl_in" direction="input" role="scl_in" width="1" />
   <port name="i2c_sda_oe" direction="output" role="sda_oe" width="1" />
   <port name="i2c_scl_oe" direction="output" role="scl_oe" width="1" />
  </interface>
  <interface name="spi" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="spi_MISO" direction="input" role="MISO" width="1" />
   <port name="spi_MOSI" direction="output" role="MOSI" width="1" />
   <port name="spi_SCLK" direction="output" role="SCLK" width="1" />
   <port name="spi_SS_n" direction="output" role="SS_n" width="8" />
  </interface>
  <interface name="iopll_0_locked" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="iopll_0_locked_export"
       direction="output"
       role="export"
       width="1" />
  </interface>
  <interface name="qspi" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="qspi_dclk" direction="output" role="dclk" width="1" />
   <port name="qspi_ncs" direction="output" role="ncs" width="1" />
   <port name="qspi_data" direction="bidir" role="data" width="4" />
  </interface>
  <interface name="refclk_emif" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="refclk_emif_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="reset" kind="reset" start="0">
   <property name="associatedClock" value="" />
   <property name="synchronousEdges" value="NONE" />
   <port name="reset_reset_n" direction="input" role="reset_n" width="1" />
  </interface>
  <interface name="oct" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="oct_oct_rzqin" direction="input" role="oct_rzqin" width="1" />
  </interface>
  <interface name="mem" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="mem_mem_ck" direction="output" role="mem_ck" width="1" />
   <port name="mem_mem_ck_n" direction="output" role="mem_ck_n" width="1" />
   <port name="mem_mem_a" direction="output" role="mem_a" width="16" />
   <port name="mem_mem_ba" direction="output" role="mem_ba" width="3" />
   <port name="mem_mem_cke" direction="output" role="mem_cke" width="1" />
   <port name="mem_mem_cs_n" direction="output" role="mem_cs_n" width="1" />
   <port name="mem_mem_odt" direction="output" role="mem_odt" width="1" />
   <port
       name="mem_mem_reset_n"
       direction="output"
       role="mem_reset_n"
       width="1" />
   <port name="mem_mem_we_n" direction="output" role="mem_we_n" width="1" />
   <port name="mem_mem_ras_n" direction="output" role="mem_ras_n" width="1" />
   <port name="mem_mem_cas_n" direction="output" role="mem_cas_n" width="1" />
   <port name="mem_mem_dqs" direction="bidir" role="mem_dqs" width="4" />
   <port name="mem_mem_dqs_n" direction="bidir" role="mem_dqs_n" width="4" />
   <port name="mem_mem_dq" direction="bidir" role="mem_dq" width="32" />
   <port name="mem_mem_dm" direction="output" role="mem_dm" width="4" />
  </interface>
  <interface name="status" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="status_local_cal_success"
       direction="output"
       role="local_cal_success"
       width="1" />
   <port
       name="status_local_cal_fail"
       direction="output"
       role="local_cal_fail"
       width="1" />
  </interface>
  <interface name="tx_0" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="tx_0_tx_serial_data"
       direction="output"
       role="tx_serial_data"
       width="1" />
  </interface>
  <interface name="rx_0" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="rx_0_rx_serial_data"
       direction="input"
       role="rx_serial_data"
       width="1" />
  </interface>
  <interface name="tx_1" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="tx_1_tx_serial_data"
       direction="output"
       role="tx_serial_data"
       width="1" />
  </interface>
  <interface name="rx_1" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="rx_1_rx_serial_data"
       direction="input"
       role="rx_serial_data"
       width="1" />
  </interface>
 </perimeter>
 <entity kind="mcu_subsystem" version="1.0" name="mcu_subsystem">
  <parameter name="AUTO_TX_REF_CLK_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK100_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_RX_REF_CLK_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_RX_REF_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK100_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_TX_REF_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_TX_REF_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK100_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_GENERATION_ID" value="0" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_REFCLK_EMIF_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_UNIQUE_ID" value="" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="5" />
  <parameter name="AUTO_REFCLK_EMIF_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_REFCLK_EMIF_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_RX_REF_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK_CLOCK_DOMAIN" value="-1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\synth\mcu_subsystem.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\synth\mcu_subsystem.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file path="C:/Developer/fpga/ArrowESC/Cyclone10GX_Demo/mcu_subsystem.qsys" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/Developer/fpga/ArrowESC/Cyclone10GX_Demo/interlaken_phy.qsys" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_master_ni/altera_merlin_axi_master_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_burst_adapter/altera_merlin_burst_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_burst_adapter/altera_merlin_burst_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_irq_mapper/altera_irq_mapper_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_irq_clock_crosser/altera_irq_clock_crosser_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_timing_adapter/avalon-st_timing_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_reset_controller/altera_reset_controller_hw.tcl" />
  </childSourceFiles>
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem"</message>
   <message level="Warning" culprit="mcu_subsystem">"No matching role found for ad9144_upack:dac_ch_0:dac_valid_out_0 (data_valid)"</message>
   <message level="Warning" culprit="mcu_subsystem">"No matching role found for ad9144_upack:dac_ch_1:dac_valid_out_1 (data_valid)"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_ad9144_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_dacfifo_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_dmac_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_adi_jesd204_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_upack_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_adcfifo_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_ad9680_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_cpack_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_dmac_1"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_adi_jesd204_1"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_1"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_2"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_3"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_1"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_2"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_3"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_clock_bridge_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_clock_in"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_reset_bridge_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_pio_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_i2c_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_spi_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: iopll_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_jtag_uart_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_cpu_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_ram_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_generic_quad_spi_controller2_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_clock_bridge_1"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_reset_in"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: ddr_controller"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timer_0"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timer_1"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_ee6k3mq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_6pajplq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_hz37auy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_so6waca"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_qymmudq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_6dgegba"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_dest_id_fifo">"Generating: my_altera_avalon_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_dest_id_fifo">"Generating: my_alt_hiconnect_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_oquouni"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_jw2r2mq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_qksylaq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_hrbnvmy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ibufqxi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_dim2hry"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_dmy35ka"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_4klxsha"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_hcxscka"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_axl2rvy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_tmckweq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_fhlvllq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_wtppfva"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zgvppxy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_lkikq2q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_4vpstda"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_sfxnfsa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ldjaady"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_j2xn3na"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_yss7bmy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zsg6cwi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_ud26doi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_dguxxjy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_4utwfty"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_qqgw6ti"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_74snbbq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zdcveqy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_4ysa7ei"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_vqbjw3i"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_burst_adapter_181_h2pzzaa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_ob3nmpq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_63gmzdi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_7js57by"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_a5jdj5q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_u3sjqoa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_i4mdiuy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_crghnli"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_6y3zrmi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_5mlowwi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_msgqzrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_4odvxei"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_le6mfpq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_jzg3qvq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_yl4sxki"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ge7ugkq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_irq_mapper_181_43i4jbq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_irq_clock_crosser_181_76b3i7y"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_adapter_181_tcpvwli"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timing_adapter_181_zzc755a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: altera_reset_controller"</message>
  </messages>
 </entity>
 <entity kind="interlaken_phy" version="1.0" name="interlaken_phy">
  <parameter name="AUTO_CLK125_CLOCK_RATE" value="125000000" />
  <parameter name="AUTO_CLK125_CLOCK_DOMAIN" value="4" />
  <parameter name="AUTO_CLK125_RESET_DOMAIN" value="4" />
  <parameter name="AUTO_GENERATION_ID" value="0" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_UNIQUE_ID" value="mcu_subsystem_phy_interlaken_0" />
  <parameter
     name="AUTO_PHY_DATA_CTRL_M0_ADDRESS_MAP"
     value="&lt;address-map&gt;&lt;slave name=&apos;sdram.ctrl_amm_0&apos; start=&apos;0x80000000&apos; end=&apos;0x100000000&apos; datawidth=&apos;256&apos; /&gt;&lt;/address-map&gt;" />
  <parameter name="AUTO_PHY_DATA_CTRL_M0_ADDRESS_WIDTH" value="32" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="5" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles>
   <file
       path="C:/Developer/fpga/ArrowESC/Cyclone10GX_Demo/interlaken_phy.qsys" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="phy_interlaken_0,phy_interlaken_1" />
  <messages/>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_axi_ad9144_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aresetn&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_tx_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;tx_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_tx_data&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;tx_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;tx_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;tx_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_tx_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;dac_ch_0&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_enable_0&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid_0&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_ddata_0&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_tx_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;dac_ch_1&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_enable_1&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid_1&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_ddata_1&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_tx_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_dunf&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_dunf&lt;/name&gt;
                        &lt;role&gt;unf&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;axi_ad9144&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;AXI AD9144 Interface&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;if_dac_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;if_dac_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_axi_ad9144_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_ad9144_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_ad9144_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_ad9144_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_ad9144_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_ad9144_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_ad9144_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_axi_ad9144_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9144_core" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_ad9144_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_util_dacfifo_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_rst&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_rst&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_dma_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_valid&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_ready&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_xfer_req&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_xfer_req&lt;/name&gt;
                        &lt;role&gt;xfer_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_xfer_last&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_xfer_last&lt;/name&gt;
                        &lt;role&gt;last&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_rst&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_rst&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_dac_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_valid&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_xfer_out&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_xfer_out&lt;/name&gt;
                        &lt;role&gt;xfer_req&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_dunf&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_dunf&lt;/name&gt;
                        &lt;role&gt;unf&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_bypass&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;bypass&lt;/name&gt;
                        &lt;role&gt;bypass&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;util_dacfifo&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;UTIL DAC FIFO Interface&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos/&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_util_dacfifo_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_dacfifo_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_dacfifo_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_dacfifo_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_dacfifo_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_dacfifo_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_dacfifo_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_util_dacfifo_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9144_dacfifo" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_dacfifo_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_axi_dmac_0">
  <parameter name="CLK_DOMAIN_DEST_AXI" value="0" />
  <parameter name="hlsFile" value="" />
  <parameter name="CLK_DOMAIN_SRC_SAXI" value="0" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="CLK_DOMAIN_DEST_SAXI" value="8" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aresetn&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;interrupt_sender&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;ad9144_dma.s_axi&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m_src_axi_clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m_src_axi_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_aresetn&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m_src_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_m_axis_aclk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_axis_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_m_axis_valid&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_axis_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_m_axis_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_axis_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_m_axis_ready&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_axis_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_m_axis_last&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_axis_last&lt;/name&gt;
                        &lt;role&gt;last&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_m_axis_xfer_req&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_axis_xfer_req&lt;/name&gt;
                        &lt;role&gt;xfer_req&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m_src_axi&lt;/name&gt;
                &lt;type&gt;axi&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awlen&lt;/name&gt;
                        &lt;role&gt;awlen&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awsize&lt;/name&gt;
                        &lt;role&gt;awsize&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awburst&lt;/name&gt;
                        &lt;role&gt;awburst&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awcache&lt;/name&gt;
                        &lt;role&gt;awcache&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_wlast&lt;/name&gt;
                        &lt;role&gt;wlast&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arlen&lt;/name&gt;
                        &lt;role&gt;arlen&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arsize&lt;/name&gt;
                        &lt;role&gt;arsize&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arburst&lt;/name&gt;
                        &lt;role&gt;arburst&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arcache&lt;/name&gt;
                        &lt;role&gt;arcache&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awid&lt;/name&gt;
                        &lt;role&gt;awid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_awlock&lt;/name&gt;
                        &lt;role&gt;awlock&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_wid&lt;/name&gt;
                        &lt;role&gt;wid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arid&lt;/name&gt;
                        &lt;role&gt;arid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_arlock&lt;/name&gt;
                        &lt;role&gt;arlock&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_rid&lt;/name&gt;
                        &lt;role&gt;rid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_bid&lt;/name&gt;
                        &lt;role&gt;bid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_src_axi_rlast&lt;/name&gt;
                        &lt;role&gt;rlast&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m_src_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;m_src_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readIssuingCapability&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeIssuingCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedIssuingCapability&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;issuesINCRBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;issuesWRAPBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;issuesFIXEDBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;axi_dmac&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;AXI DMA Controller&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_DEST_AXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m_dest_axi_clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_DEST_FIFO&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_fifo_rd_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_DEST_SAXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_m_axis_aclk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_REQ&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;s_axi_clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_SRC_AXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m_src_axi_clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_SRC_FIFO&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_fifo_wr_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_SRC_SAXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_s_axis_aclk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;if_m_axis_aclk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;if_m_axis_aclk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;m_src_axi_clock&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m_src_axi_clock&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s_axi_clock&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s_axi_clock&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_axi_dmac_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="CLK_DOMAIN_SRC_FIFO" value="0" />
  <parameter name="CLK_DOMAIN_REQ" value="4" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="CLK_DOMAIN_DEST_FIFO" value="0" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_axi_dmac_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_dmac_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_dmac_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_dmac_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_dmac_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_dmac_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_dmac_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="CLK_DOMAIN_SRC_AXI" value="8" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9144_dma" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_dmac_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_adi_jesd204_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE" value="10CX220YF780I5G" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;sys_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sys_clk_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;sys_resetn&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sys_resetn_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;ref_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;ref_clk_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_pll_reconfig&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.param.device_revision&lt;/key&gt;
                            &lt;value&gt;20nm1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.typeName&lt;/key&gt;
                            &lt;value&gt;altera_xcvr_fpll_a10.slave&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_clk_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;250000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reset_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_management&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;serial_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;serial_data_tx_serial_data&lt;/name&gt;
                        &lt;role&gt;tx_serial_data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_2&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_3&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;lane_pll_reconfig&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;lane_pll_reconfig_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;lane_pll_reconfig_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;lane_pll_reconfig_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;lane_pll_reconfig_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;lane_pll_reconfig_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;lane_pll_reconfig_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.param.device_revision&lt;/key&gt;
                            &lt;value&gt;20nm1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.typeName&lt;/key&gt;
                            &lt;value&gt;altera_xcvr_atx_pll_a10.slave&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_reconfig&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;14&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;14&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;interrupt&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;interrupt_irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;sysref&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sysref_export&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;link_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;sync&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sync_export&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;link_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_data&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_data_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_data_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_data_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;link_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;adi_jesd204&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Analog Devices JESD204&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;lane_pll_reconfig&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;lane_pll_reconfig&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;lane_pll_reconfig&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;link_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;link_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;250000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;link_pll_reconfig&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;link_pll_reconfig&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;link_pll_reconfig&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_1&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_2&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_2&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_2&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_3&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_3&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_3&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="5" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_adi_jesd204_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_adi_jesd204_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_adi_jesd204_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_adi_jesd204_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_adi_jesd204_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_adi_jesd204_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_adi_jesd204_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_adi_jesd204_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9144_jesd204" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_adi_jesd204_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_util_upack_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_valid&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_sync&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_sync&lt;/name&gt;
                        &lt;role&gt;sync&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dac_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;dac_ch_0&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_enable_0&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid_0&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid_out_0&lt;/name&gt;
                        &lt;role&gt;data_valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_data_0&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_dac_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;dac_ch_1&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_enable_1&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid_1&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_valid_out_1&lt;/name&gt;
                        &lt;role&gt;data_valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;dac_data_1&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_dac_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;util_upack&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Channel Unpack Utility&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos/&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_util_upack_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_upack_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_upack_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_upack_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_upack_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_upack_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_upack_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_util_upack_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9144_upack" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_upack_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_util_adcfifo_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_rst&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_rst&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_adc_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_wr&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_wr&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_wdata&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_wdata&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_wovf&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_wovf&lt;/name&gt;
                        &lt;role&gt;ovf&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_wr&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_wr&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_wdata&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_wdata&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_wready&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_wready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_xfer_req&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_xfer_req&lt;/name&gt;
                        &lt;role&gt;xfer_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_dma_xfer_status&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dma_xfer_status&lt;/name&gt;
                        &lt;role&gt;xfer_status&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;util_adcfifo&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;UTIL ADC FIFO Interface&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos/&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_util_adcfifo_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_adcfifo_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_adcfifo_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_adcfifo_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_adcfifo_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_adcfifo_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_adcfifo_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_util_adcfifo_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9680_adcfifo" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_adcfifo_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_axi_ad9680_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aresetn&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_rx_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rx_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_rx_sof&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rx_sof&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_rx_data&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rx_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rx_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rx_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_rx_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;adc_ch_0&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_enable_0&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_valid_0&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_data_0&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_rx_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;adc_ch_1&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_enable_1&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_valid_1&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_data_1&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_rx_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_dovf&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_dovf&lt;/name&gt;
                        &lt;role&gt;ovf&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;axi_ad9680&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;AXI AD9680 Interface&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;if_adc_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;if_adc_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_axi_ad9680_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_ad9680_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_ad9680_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_ad9680_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_ad9680_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_ad9680_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_ad9680_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_axi_ad9680_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9680_core" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_ad9680_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_util_cpack_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_rst&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_rst&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_adc_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_valid&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_sync&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_sync&lt;/name&gt;
                        &lt;role&gt;sync&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_adc_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;adc_ch_0&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_enable_0&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_valid_0&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_data_0&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_adc_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;adc_ch_1&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_enable_1&lt;/name&gt;
                        &lt;role&gt;enable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_valid_1&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;adc_data_1&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;if_adc_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;util_cpack&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Channel Pack Utility&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos/&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_util_cpack_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_cpack_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_cpack_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_cpack_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_cpack_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_util_cpack_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_util_cpack_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_util_cpack_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9680_cpack" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_util_cpack_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_axi_dmac_1">
  <parameter name="CLK_DOMAIN_DEST_AXI" value="8" />
  <parameter name="hlsFile" value="" />
  <parameter name="CLK_DOMAIN_SRC_SAXI" value="8" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="CLK_DOMAIN_DEST_SAXI" value="0" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_aresetn&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s_axi&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axi_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;interrupt_sender&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;ad9680_dma.s_axi&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m_dest_axi_clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m_dest_axi_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_aresetn&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m_dest_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_s_axis_aclk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axis_aclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_s_axis_valid&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axis_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_s_axis_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axis_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_s_axis_ready&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axis_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;if_s_axis_xfer_req&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s_axis_xfer_req&lt;/name&gt;
                        &lt;role&gt;xfer_req&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m_dest_axi&lt;/name&gt;
                &lt;type&gt;axi&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awlen&lt;/name&gt;
                        &lt;role&gt;awlen&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awsize&lt;/name&gt;
                        &lt;role&gt;awsize&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awburst&lt;/name&gt;
                        &lt;role&gt;awburst&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awcache&lt;/name&gt;
                        &lt;role&gt;awcache&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_wlast&lt;/name&gt;
                        &lt;role&gt;wlast&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arlen&lt;/name&gt;
                        &lt;role&gt;arlen&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arsize&lt;/name&gt;
                        &lt;role&gt;arsize&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arburst&lt;/name&gt;
                        &lt;role&gt;arburst&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arcache&lt;/name&gt;
                        &lt;role&gt;arcache&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awid&lt;/name&gt;
                        &lt;role&gt;awid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_awlock&lt;/name&gt;
                        &lt;role&gt;awlock&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_wid&lt;/name&gt;
                        &lt;role&gt;wid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arid&lt;/name&gt;
                        &lt;role&gt;arid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_arlock&lt;/name&gt;
                        &lt;role&gt;arlock&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_rid&lt;/name&gt;
                        &lt;role&gt;rid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_bid&lt;/name&gt;
                        &lt;role&gt;bid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m_dest_axi_rlast&lt;/name&gt;
                        &lt;role&gt;rlast&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m_dest_axi_clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;m_dest_axi_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readIssuingCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeIssuingCapability&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedIssuingCapability&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;issuesINCRBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;issuesWRAPBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;issuesFIXEDBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;axi_dmac&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;AXI DMA Controller&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_DEST_AXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m_dest_axi_clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_DEST_FIFO&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_fifo_rd_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_DEST_SAXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_m_axis_aclk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_REQ&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;s_axi_clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_SRC_AXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m_src_axi_clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_SRC_FIFO&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_fifo_wr_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CLK_DOMAIN_SRC_SAXI&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;if_s_axis_aclk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;if_s_axis_aclk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;if_s_axis_aclk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;m_dest_axi_clock&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m_dest_axi_clock&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s_axi_clock&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s_axi_clock&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_axi_dmac_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="CLK_DOMAIN_SRC_FIFO" value="0" />
  <parameter name="CLK_DOMAIN_REQ" value="4" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="CLK_DOMAIN_DEST_FIFO" value="0" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_axi_dmac_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_dmac_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_dmac_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_dmac_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_dmac_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_axi_dmac_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_axi_dmac_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="CLK_DOMAIN_SRC_AXI" value="0" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9680_dma" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_axi_dmac_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_adi_jesd204_1">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE" value="10CX220YF780I5G" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;sys_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sys_clk_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;sys_resetn&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sys_resetn_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;ref_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;ref_clk_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_pll_reconfig&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_pll_reconfig_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.param.device_revision&lt;/key&gt;
                            &lt;value&gt;20nm1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.typeName&lt;/key&gt;
                            &lt;value&gt;altera_xcvr_fpll_a10.slave&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_clk_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;250000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reset_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_management&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_management_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;serial_data&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;serial_data_rx_serial_data&lt;/name&gt;
                        &lt;role&gt;rx_serial_data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;input&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_1_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_2&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_2_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;phy_reconfig_3&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;phy_reconfig_3_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_reconfig&lt;/name&gt;
                &lt;type&gt;axi4lite&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awvalid&lt;/name&gt;
                        &lt;role&gt;awvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awaddr&lt;/name&gt;
                        &lt;role&gt;awaddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;14&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awprot&lt;/name&gt;
                        &lt;role&gt;awprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_awready&lt;/name&gt;
                        &lt;role&gt;awready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wvalid&lt;/name&gt;
                        &lt;role&gt;wvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wdata&lt;/name&gt;
                        &lt;role&gt;wdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wstrb&lt;/name&gt;
                        &lt;role&gt;wstrb&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_wready&lt;/name&gt;
                        &lt;role&gt;wready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_bvalid&lt;/name&gt;
                        &lt;role&gt;bvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_bresp&lt;/name&gt;
                        &lt;role&gt;bresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_bready&lt;/name&gt;
                        &lt;role&gt;bready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_arvalid&lt;/name&gt;
                        &lt;role&gt;arvalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_araddr&lt;/name&gt;
                        &lt;role&gt;araddr&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;14&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_arprot&lt;/name&gt;
                        &lt;role&gt;arprot&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_arready&lt;/name&gt;
                        &lt;role&gt;arready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rvalid&lt;/name&gt;
                        &lt;role&gt;rvalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rresp&lt;/name&gt;
                        &lt;role&gt;rresp&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rdata&lt;/name&gt;
                        &lt;role&gt;rdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_reconfig_rready&lt;/name&gt;
                        &lt;role&gt;rready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;trustzoneAware&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;interrupt&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;interrupt_irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;sys_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;sysref&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sysref_export&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;link_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;sync&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sync_export&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;link_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_sof&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_sof_export&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;link_data&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_data_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;link_data_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;link_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;sys_resetn&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;adi_jesd204&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Analog Devices JESD204&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;link_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;link_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;250000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;link_pll_reconfig&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;link_pll_reconfig&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;link_pll_reconfig&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_1&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_2&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_2&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_2&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;phy_reconfig_3&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;phy_reconfig_3&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;phy_reconfig_3&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="5" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_adi_jesd204_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_adi_jesd204_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_adi_jesd204_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_adi_jesd204_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_adi_jesd204_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_adi_jesd204_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_adi_jesd204_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_adi_jesd204_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="ad9680_jesd204" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_adi_jesd204_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_avl_adxcfg_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;avl_adxcfg&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Avalon ADXCFG Core&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s1&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_avl_adxcfg_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_avl_adxcfg_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="avl_adxcfg_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_avl_adxcfg_1">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;avl_adxcfg&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Avalon ADXCFG Core&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s1&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_avl_adxcfg_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_avl_adxcfg_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="avl_adxcfg_1" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_avl_adxcfg_2">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;avl_adxcfg&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Avalon ADXCFG Core&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s1&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_avl_adxcfg_2&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_avl_adxcfg_2.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="avl_adxcfg_2" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_2"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_avl_adxcfg_3">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_in_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;rcfg_m1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_read_1&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_write_1&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_address_1&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_writedata_1&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_readdata_1&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;rcfg_out_waitrequest_1&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;rcfg_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;rcfg_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;avl_adxcfg&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;Avalon ADXCFG Core&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;rcfg_s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;rcfg_s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;rcfg_s1&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_avl_adxcfg_3&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_3&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_3&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_3&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_3&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_avl_adxcfg_3&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_avl_adxcfg_3&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_avl_adxcfg_3.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="avl_adxcfg_3" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_avl_adxcfg_3"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_mm_clock_crossing_bridge_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="31" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;31&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;2147483648&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;bridge_0.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;31&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;m0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_clock_crossing_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Clock Crossing Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;31&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="bridge_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_mm_clock_crossing_bridge_1">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="12" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;bridge_1.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;12&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;m0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_clock_crossing_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Clock Crossing Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="bridge_1" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_mm_clock_crossing_bridge_2">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="6" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;6&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;64&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;bridge_2.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;6&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;m0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_clock_crossing_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Clock Crossing Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;6&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_2.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="bridge_2" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_2"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_mm_clock_crossing_bridge_3">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="27" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;27&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;134217728&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;s0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;s0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;bridge_3.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;27&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;m0_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;m0_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_clock_crossing_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Clock Crossing Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;27&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_mm_clock_crossing_bridge_3&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_3.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="bridge_3" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_mm_clock_crossing_bridge_3"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_clock_bridge_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;in_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;out_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                            &lt;value&gt;in_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;100000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_clock_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;in_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;out_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;100000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="DERIVED_CLOCK_RATE" value="0" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_clock_bridge_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_clock_bridge_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="clk100_in" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_clock_bridge_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_clock_in">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;in_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;out_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                            &lt;value&gt;in_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_clock_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;in_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;out_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="DERIVED_CLOCK_RATE" value="0" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_clock_in&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_in&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_in&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_in&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_in&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_in&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_in&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_clock_in.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="clock_in" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_clock_in"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_reset_bridge_0">
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;in_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;out_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                            &lt;value&gt;in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_reset_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Reset Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_CLK_CLOCK_RATE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_reset_bridge_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_reset_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_reset_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_reset_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_reset_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_reset_bridge_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_reset_bridge_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_reset_bridge_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="dbg_reset_out" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_reset_bridge_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_pio_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write_n&lt;/name&gt;
                        &lt;role&gt;write_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;NATIVE&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;    
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot; &amp;gt;
  &amp;lt;peripherals&amp;gt;
   &amp;lt;peripheral&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_pio&amp;lt;/name&amp;gt;&amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt; 
      &amp;lt;addressBlock&amp;gt;
        &amp;lt;offset&amp;gt;0x0&amp;lt;/offset&amp;gt;
        &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;usage&amp;gt;registers&amp;lt;/usage&amp;gt;
      &amp;lt;/addressBlock&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DATA&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Data&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Reading from data returns the value present at the input ports. If the PIO core hardware is configured in output-only mode, reading from data returns an undefined value. Writing to data stores the value to a register that drives the output ports. If the PIO core hardware is configured in input-only mode, writing to data has no effect. If the PIO core hardware is in bidirectional mode, the registered value appears on an output port only when the corresponding bit in the direction register is set to 1 (output).&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;data&amp;lt;/name&amp;gt;
           &amp;lt;description&amp;gt;Reads: Data value currently on PIO inputs. Writes: New value to drive on PIO outputs.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DIRECTION&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Direction&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;The direction register controls the data direction for each PIO port, assuming the port is bidirectional. When bit n in direction is set to 1, port n drives out the value in the corresponding bit of the data register The direction register only exists when the PIO core hardware is configured in bidirectional mode. The mode (input, output, or bidirectional) is specified at system generation time, and cannot be changed at runtime. In input-only or output-only mode, the direction register does not exist. In this case, reading direction returns an undefined value, writing direction has no effect. After reset, all bits of direction are 0, so that all bidirectional I/O ports are configured as inputs. If those PIO ports are connected to device pins, the pins are held in a high-impedance state. In bi-directional mode, to change the direction of the PIO port, reprogram the direction register.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;direction&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Individual direction control for each I/O port. A value of 0 sets the direction to input; 1 sets the direction to output.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;IRQ_MASK&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Interrupt mask&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Setting a bit in the interruptmask register to 1 enables interrupts for the corresponding PIO input port. Interrupt behavior depends on the hardware configuration of the PIO core. The interruptmask register only exists when the hardware is configured to generate IRQs. If the core cannot generate IRQs, reading interruptmask returns an undefined value, and writing to interruptmask has no effect. After reset, all bits of interruptmask are zero, so that interrupts are disabled for all PIO ports.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;interruptmask&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;IRQ enable/disable for each input port. Setting a bit to 1 enables interrupts for the corresponding port.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;EDGE_CAP&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Edge capture&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Bit n in the edgecapture register is set to 1 whenever an edge is detected on input port n. An Avalon-MM master peripheral can read the edgecapture register to determine if an edge has occurred on any of the PIO input ports. If the option Enable bit-clearing for edge capture register is turned off, writing any value to the edgecapture register clears all bits in the register. Otherwise, writing a 1 to a particular bit in the register clears only that bit. The type of edge(s) to detect is fixed in hardware at system generation time. The edgecapture register only exists when the hardware is configured to capture edges. If the core is not configured to capture edges, reading from edgecapture returns an undefined value, and writing to edgecapture has no effect.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0xc&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;edgecapture&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Edge detection for each input port.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;
         &amp;lt;name&amp;gt;SET_BIT&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Outset&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;You can use the outset register to set individual bits of the output port. For example, to set bit 6 of the output port, write 0x40 to the outset register. This register is only present when the option Enable individual bit set/clear output register is turned on.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;outset&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Specifies which bit of the output port to set.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;CLEAR_BITS&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Outclear&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;You can use the outclear register to clear individual bits of the output port. For example, writing 0x08 to the outclear register clears bit 3 of the output port. This register is only present when the option Enable individual bit set/clear output register is turned on.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x14&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;outclear&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Specifies which output bit to clear.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt;            
    &amp;lt;/registers&amp;gt;
   &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt; &lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;external_connection&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_port&lt;/name&gt;
                        &lt;role&gt;in_port&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_port&lt;/name&gt;
                        &lt;role&gt;out_port&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.dts.irq.tx_type&lt;/key&gt;
                            &lt;value&gt;ACTIVE_HIGH&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;fmc_gpio.s1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_pio&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;PIO (Parallel I/O) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;clockRate&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="clockRate" value="125000000" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_pio_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_pio_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_pio_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_pio_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_pio_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_pio_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_pio_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_pio_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BIT_CLEARING_EDGE_REGISTER&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BIT_MODIFYING_OUTPUT_REGISTER&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CAPTURE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DO_TEST_BENCH_WIRING&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DRIVEN_SIM_VALUE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.EDGE_TYPE&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FREQ&lt;/key&gt;
            &lt;value&gt;125000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_IN&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_OUT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_TRI&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.IRQ_TYPE&lt;/key&gt;
            &lt;value&gt;LEVEL&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESET_VALUE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,pio-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;gpio&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;pio&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,gpio-bank-width&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,interrupt-type&lt;/key&gt;
            &lt;value&gt;4&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,interrupt_type&lt;/key&gt;
            &lt;value&gt;4&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.level_trigger&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.resetvalue&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="fmc_gpio" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_pio_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_i2c_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset_sink&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rst_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;interrupt_sender&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;intr&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;fmc_i2c.csr&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;addr&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;64&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;2&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_i2c&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_avalon_i2c&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;Transfer command FIFO&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;tfr_cmd&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;tfr_cmd&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;When transfer is in address phase, this field is used to specify the direction of I2C transfer.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;rw_d&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;When in address phase, these fields act as address bits&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;ad&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Requests a STOP condition to be generated afer current byte transfer&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;sto&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Requests a repeated START condition to be generated before current byte transfer&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;sta&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x1&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;Receive data FIFO&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;rx_data&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;rx_data&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Byte received from I2C transfer&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;rx_data&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x2&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;Control register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;ctrl&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;ctrl&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x3&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;Interrupt status enable register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;iser&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;iser&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Enable interrupt for TX_READY condition&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;tx_ready_en&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Enable interrupt for RX_READY condition&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;rx_ready_en&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Enable interrupt for NACK_DET condition&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;nack_det_en&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Enable interrupt for ARBLOST_DET condition&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;arblost_det_en&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Enable interrupt for RX_OVER condition&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;rx_over_en&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;Interrupt status register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;isr&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;isr&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Indicates transfer command FIFO is ready for data transmission. This bit is asserted when transfer command FIFO level is equal or less than TFR_CMD FIFO threshold.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;tx_ready&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Indicates receive data FIFO contains data sent by the remote I2C device. This bit is asserted when RX_DATA FIFO level is equal or more than RX_DATA FIFO threshold.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;rx_ready &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-writeOnce&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Indicates NACK is received by the core&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;nack_det&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-writeOnce&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Indicates core has lost the bus arbitration&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;arblost_det&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-writeOnce&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Indicates receive data FIFO has overrun condition, new data is lost&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;rx_over&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x5&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;Status register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Status of the core&apos;s state machine&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;core_status&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x6&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;TFR_CMD FIFO level register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;tfr_cmd_fifo_lvl&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;tfr_cmd_fifo_lvl&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[${log2_fifo_depth}:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Current level of TFR_CMD FIFO&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;lvl&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x7&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;RX_DATA FIFO level register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;rx_data_fifo_lvl&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;rx_data_fifo_lvl&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[${log2_fifo_depth}:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Current level of RX_DATA FIFO&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;lvl&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;SCL low count register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;scl_low&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;scl_low&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Low period of SCL in terms of number of clock cycles&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;count_period&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x9&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;SCL high count register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;scl_high&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;scl_high&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;High period of SCL in term of number of clock cycles&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;count_period&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xA&amp;lt;/addressOffset&amp;gt;
          &amp;lt;description&amp;gt;SDA hold count register&amp;lt;/description&amp;gt;
          &amp;lt;displayName&amp;gt;sda_hold&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sda_hold&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Hold period of SDA in term of number of clock cycles&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;count_period&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars&gt;
                        &lt;entry&gt;
                            &lt;key&gt;log2_fifo_depth&lt;/key&gt;
                            &lt;value&gt;2&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/cmsisVars&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;i2c_serial&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;sda_in&lt;/name&gt;
                        &lt;role&gt;sda_in&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;scl_in&lt;/name&gt;
                        &lt;role&gt;scl_in&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;sda_oe&lt;/name&gt;
                        &lt;role&gt;sda_oe&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;scl_oe&lt;/name&gt;
                        &lt;role&gt;scl_oe&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_i2c&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Avalon I2C (Master) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;clockRate&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clock&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clock&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clock&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;csr&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;csr&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;csr&apos; start=&apos;0x0&apos; end=&apos;0x40&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;6&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="clockRate" value="125000000" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_i2c_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_i2c_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_i2c_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_i2c_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_i2c_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_i2c_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_i2c_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_i2c_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;4&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FREQ&lt;/key&gt;
            &lt;value&gt;125000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.USE_AV_ST&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="fmc_i2c" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_i2c_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_spi_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;spi_control_port&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;data_from_cpu&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;data_to_cpu&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_addr&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;read_n&lt;/name&gt;
                        &lt;role&gt;read_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;spi_select&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write_n&lt;/name&gt;
                        &lt;role&gt;write_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;NATIVE&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_spi&amp;lt;/name&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;rxdata&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;rxdata&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x1&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;txdata&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;txdata&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x2&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;The ROE bit is set to 1 if new data is received while the rxdata register is full (that is, while the&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;ROE&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;The TOE bit is set to 1 if new data is written to the txdata register while it is still full (that is,&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;TOE&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;In master mode, the TMT bit is set to 0 when a transaction is in progress and set to 1 when the&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;TMT&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;The TRDY bit is set to 1 when the txdata register is empty.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;TRDY&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;The RRDY bit is set to 1 when the rxdata register is full.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;RRDY&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;The E bit is the logical OR of the TOE and ROE bits. Tis is a convenience for the programmer to&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;E&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;The EOP bit is set when the End of Packet condition is detected. Te End of Packet condition is&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;EOP&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x3&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting IROE to 1 enables interrupts for receive-overrun errors.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;IROE&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting ITOE to 1 enables interrupts for transmitter-overrun errors&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;ITOE&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting ITRDY to 1 enables interrupts for the transmitter ready condition.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;ITRDY&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting IRRDY to 1 enables interrupts for the receiver ready condition.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;IRRDY&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting IE to 1 enables interrupts for any error condition&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;IE&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting IEOP to 1 enables interrupts for the End of Packet condition.&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;IEOP&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[10:10]&amp;lt;/bitRange&amp;gt;
              &amp;lt;description&amp;gt;Setting SSO to 1 forces the SPI core to drive its ss_n outputs, regardless of whether a serial&amp;lt;/description&amp;gt;
              &amp;lt;name&amp;gt;SSO&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x5&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;slaveselect&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;slaveselect&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x6&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;eop_value&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;eop_value&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;fmc_spi.spi_control_port&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;external&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;MISO&lt;/name&gt;
                        &lt;role&gt;MISO&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;MOSI&lt;/name&gt;
                        &lt;role&gt;MOSI&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;SCLK&lt;/name&gt;
                        &lt;role&gt;SCLK&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;SS_n&lt;/name&gt;
                        &lt;role&gt;SS_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_spi&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;SPI (3 Wire Serial) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;avalonSpec&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;AVALON_SPEC&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;inputClockRate&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;spi_control_port&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;spi_control_port&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;spi_control_port&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;16&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="avalonSpec" value="2.0" />
  <parameter name="inputClockRate" value="125000000" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_spi_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_spi_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_spi_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_spi_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_spi_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_spi_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_spi_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_spi_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CLOCKMULT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CLOCKPHASE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CLOCKPOLARITY&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CLOCKUNITS&lt;/key&gt;
            &lt;value&gt;&quot;Hz&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATABITS&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATAWIDTH&lt;/key&gt;
            &lt;value&gt;16&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DELAYMULT&lt;/key&gt;
            &lt;value&gt;&quot;1.0E-9&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DELAYUNITS&lt;/key&gt;
            &lt;value&gt;&quot;ns&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.EXTRADELAY&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INSERT_SYNC&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ISMASTER&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.LSBFIRST&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NUMSLAVES&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PREFIX&lt;/key&gt;
            &lt;value&gt;&quot;spi_&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SYNC_REG_DEPTH&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TARGETCLOCK&lt;/key&gt;
            &lt;value&gt;10000000u&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TARGETSSDELAY&lt;/key&gt;
            &lt;value&gt;&quot;0.0&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,spi-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;spi&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;spi&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="fmc_spi" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_spi_0"</message>
  </messages>
 </entity>
 <entity kind="altera_generic_component" version="1.0" name="iopll_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="system_part_trait_speed_grade" value="5" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="system_info_device_component" value="10CX220YF780I5G" />
  <parameter name="system_info_device_speed_grade" value="5" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rst&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;input&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;refclk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;refclk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;input&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;locked&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;locked&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;outclk0&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;outclk_0&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;40000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;outclk1&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;outclk_1&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;600000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;outclk2&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;outclk_2&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;
                            &lt;value&gt;output&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;400000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_iopll&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;IOPLL Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;system_info_device_component&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;system_info_device_family&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;system_info_device_speed_grade&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;system_part_trait_speed_grade&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;DEVICE_SPEEDGRADE&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;PART_TRAIT&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;outclk0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;outclk0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;40000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;outclk1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;outclk1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;600000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;outclk2&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;outclk2&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;400000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="system_info_device_family" value="Cyclone 10 GX" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;iopll_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;iopll_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;iopll_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;iopll_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;iopll_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;iopll_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;iopll_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/iopll_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,pll&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;clock&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="iopll_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: iopll_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_jtag_uart_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="clkFreq" value="125000000" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;rst_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;avalon_jtag_slave&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_read_n&lt;/name&gt;
                        &lt;role&gt;read_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_write_n&lt;/name&gt;
                        &lt;role&gt;write_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;NATIVE&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;2&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;    
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot; &amp;gt;
  &amp;lt;peripherals&amp;gt;
   &amp;lt;peripheral&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_jtag_uart&amp;lt;/name&amp;gt;&amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt; 
      &amp;lt;addressBlock&amp;gt;
        &amp;lt;offset&amp;gt;0x0&amp;lt;/offset&amp;gt;
        &amp;lt;size&amp;gt;8&amp;lt;/size&amp;gt;
        &amp;lt;usage&amp;gt;registers&amp;lt;/usage&amp;gt;
      &amp;lt;/addressBlock&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DATA&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Data&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Embedded software accesses the read and write FIFOs via the data register. A read from the data register returns the first character from the FIFO (if one is available) in the DATA field. Reading also returns information about the number of characters remaining in the FIFO in the RAVAIL field. A write to the data register stores the value of the DATA field in the write FIFO. If the write FIFO is full, the character is lost.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;data&amp;lt;/name&amp;gt;
           &amp;lt;description&amp;gt;The value to transfer to/from the JTAG core. When writing, the DATA field holds a character to be written to the write FIFO. When reading, the DATA field holds a character read from the read FIFO.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;8&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;rvalid&amp;lt;/name&amp;gt;
           &amp;lt;description&amp;gt;Indicates whether the DATA field is valid. If RVALID=1, the DATA field is valid, otherwise DATA is undefined.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0xf&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;ravail&amp;lt;/name&amp;gt;
           &amp;lt;description&amp;gt;The number of characters remaining in the read FIFO (after the current read).&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x10&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;16&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;CONTROL&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Control&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Embedded software controls the JTAG UART core&apos;s interrupt generation and reads status information via the control register. A read from the control register returns the status of the read and write FIFOs. Writes to the register can be used to enable/disable interrupts, or clear the AC bit.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;re&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Interrupt-enable bit for read interrupts.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;we&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Interrupt-enable bit for write interrupts&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x1&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;ri&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Indicates that the read interrupt is pending.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x8&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;wi&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Indicates that the write interrupt is pending.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x9&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;ac&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Indicates that there has been JTAG activity since the bit was cleared. Writing 1 to AC clears it to 0.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0xa&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;wspace&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The number of spaces available in the write FIFO&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x10&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;16&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt;            
    &amp;lt;/registers&amp;gt;
   &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt; &lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;av_irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;jtag_uart_0.avalon_jtag_slave&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_jtag_uart&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;JTAG UART Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;avalonSpec&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;AVALON_SPEC&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;clkFreq&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;avalon_jtag_slave&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;avalon_jtag_slave&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;avalon_jtag_slave&apos; start=&apos;0x0&apos; end=&apos;0x8&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;3&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="avalonSpec" value="2.0" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_jtag_uart_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_jtag_uart_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_jtag_uart_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_jtag_uart_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_jtag_uart_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_jtag_uart_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_jtag_uart_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_jtag_uart_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.READ_DEPTH&lt;/key&gt;
            &lt;value&gt;64&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.READ_THRESHOLD&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.WRITE_DEPTH&lt;/key&gt;
            &lt;value&gt;64&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.WRITE_THRESHOLD&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,juart-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;serial&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;juart&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="jtag_uart_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_jtag_uart_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_cpu_0">
  <parameter name="dataMasterHighPerformanceMapParam" value="" />
  <parameter name="internalIrqMaskSystemInfo" value="32767" />
  <parameter name="hlsFile" value="" />
  <parameter name="faSlaveMapParam" value="" />
  <parameter name="tightlyCoupledInstructionMaster1AddrWidth" value="1" />
  <parameter name="customInstSlavesSystemInfo_nios_c" value="" />
  <parameter name="customInstSlavesSystemInfo_nios_b" value="" />
  <parameter name="tightlyCoupledDataMaster0AddrWidth" value="1" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_req&lt;/name&gt;
                        &lt;role&gt;reset_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;data_master&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;d_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_debugaccess_to_roms&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;debug.providesServices&lt;/key&gt;
                            &lt;value&gt;master&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;instruction_master&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;i_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;i_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;i_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;i_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;i_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;mcu_subsystem_cpu_0.data_master&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqMap&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;INDIVIDUAL_REQUESTS&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;debug_reset_request&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_reset_request&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;none&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;debug_mem_slave&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;9&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;debug_mem_slave_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.hideDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.connect&lt;/key&gt;
                            &lt;value&gt;instruction_master,data_master&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;2048&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;custom_instruction_master&lt;/name&gt;
                &lt;type&gt;nios_custom_instruction&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;dummy_ci_port&lt;/name&gt;
                        &lt;role&gt;readra&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CIName&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressWidth&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockCycle&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;enabled&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;opcodeExtension&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;sharedCombinationalAndMulticycle&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_nios2_gen2&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Nios II Processor&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_CLK_CLOCK_DOMAIN&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_CLK_RESET_DOMAIN&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;RESET_DOMAIN&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;50000000&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;clockFrequency&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;customInstSlavesSystemInfo&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;custom_instruction_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CUSTOM_INSTRUCTION_SLAVES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;customInstSlavesSystemInfo_nios_a&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;custom_instruction_master_a&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CUSTOM_INSTRUCTION_SLAVES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;customInstSlavesSystemInfo_nios_b&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;custom_instruction_master_b&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CUSTOM_INSTRUCTION_SLAVES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;customInstSlavesSystemInfo_nios_c&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;custom_instruction_master_c&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CUSTOM_INSTRUCTION_SLAVES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;dataAddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;data_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;dataMasterHighPerformanceAddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;data_master_high_performance&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;dataMasterHighPerformanceMapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;data_master_high_performance&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;dataSlaveMapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;data_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;STRATIXIV&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFamilyName&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFeaturesSystemInfo&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FEATURES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;faAddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;flash_instruction_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;faSlaveMapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;flash_instruction_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;instAddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;instruction_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;instSlaveMapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;instruction_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;instructionMasterHighPerformanceAddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;instruction_master_high_performance&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;instructionMasterHighPerformanceMapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;instruction_master_high_performance&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;internalIrqMaskSystemInfo&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;irq&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;INTERRUPTS_USED&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster0AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster0MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster1AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_1&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster1MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_1&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster2AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_2&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster2MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_2&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster3AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_3&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledDataMaster3MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_data_master_3&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster0AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster0MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster1AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_1&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster1MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_1&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster2AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_2&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster2MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_2&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster3AddrWidth&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_3&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;tightlyCoupledInstructionMaster3MapParam&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;tightly_coupled_instruction_master_3&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_DOMAIN&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;RESET_DOMAIN&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;custom_instruction_master&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;custom_instruction_master&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CUSTOM_INSTRUCTION_SLAVES&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;data_master&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;data_master&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;mcu_subsystem_ram_0.s1&apos; start=&apos;0x0&apos; end=&apos;0x20000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;mcu_subsystem_cpu_0.debug_mem_slave&apos; start=&apos;0x20000&apos; end=&apos;0x20800&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;phy_interlaken_1.phy_data_ctrl.csr_s0&apos; start=&apos;0x20800&apos; end=&apos;0x20C00&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;phy_interlaken_0.phy_data_ctrl.csr_s0&apos; start=&apos;0x20C00&apos; end=&apos;0x21000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;jtag_uart_0.avalon_jtag_slave&apos; start=&apos;0x21000&apos; end=&apos;0x21008&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;fmc_spi.spi_control_port&apos; start=&apos;0x21020&apos; end=&apos;0x21040&apos; datawidth=&apos;16&apos; /&amp;gt;&amp;lt;slave name=&apos;qspi_controller2_0.avl_csr&apos; start=&apos;0x21040&apos; end=&apos;0x21080&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;fmc_i2c.csr&apos; start=&apos;0x21080&apos; end=&apos;0x210C0&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;fmc_gpio.s1&apos; start=&apos;0x210C0&apos; end=&apos;0x210E0&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;timer_0.s1&apos; start=&apos;0x210E0&apos; end=&apos;0x21100&apos; datawidth=&apos;16&apos; /&amp;gt;&amp;lt;slave name=&apos;timer_1.s1&apos; start=&apos;0x21100&apos; end=&apos;0x21120&apos; datawidth=&apos;16&apos; /&amp;gt;&amp;lt;slave name=&apos;sdram.ctrl_mmr_slave_0&apos; start=&apos;0x22000&apos; end=&apos;0x23000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;phy_interlaken_1.serial_clock.reconfig_avmm0&apos; start=&apos;0x23000&apos; end=&apos;0x24000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9680_jesd204.link_reconfig&apos; start=&apos;0x24000&apos; end=&apos;0x28000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9144_jesd204.link_reconfig&apos; start=&apos;0x28000&apos; end=&apos;0x2C000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;phy_interlaken_0.serial_clock.reconfig_avmm0&apos; start=&apos;0x2C000&apos; end=&apos;0x2D000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9680_dma.s_axi&apos; start=&apos;0x2D000&apos; end=&apos;0x2E000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9144_dma.s_axi&apos; start=&apos;0x2E000&apos; end=&apos;0x2F000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_3.rcfg_s1&apos; start=&apos;0x2F000&apos; end=&apos;0x30000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9680_core.s_axi&apos; start=&apos;0x30000&apos; end=&apos;0x40000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9144_core.s_axi&apos; start=&apos;0x40000&apos; end=&apos;0x50000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_2.rcfg_s1&apos; start=&apos;0x50000&apos; end=&apos;0x51000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_1.rcfg_s1&apos; start=&apos;0x51000&apos; end=&apos;0x52000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_0.rcfg_s1&apos; start=&apos;0x52000&apos; end=&apos;0x53000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_3.rcfg_s0&apos; start=&apos;0x53000&apos; end=&apos;0x54000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_2.rcfg_s0&apos; start=&apos;0x54000&apos; end=&apos;0x55000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_1.rcfg_s0&apos; start=&apos;0x55000&apos; end=&apos;0x56000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;avl_adxcfg_0.rcfg_s0&apos; start=&apos;0x56000&apos; end=&apos;0x57000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9680_jesd204.link_pll_reconfig&apos; start=&apos;0x57000&apos; end=&apos;0x58000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9144_jesd204.link_pll_reconfig&apos; start=&apos;0x58000&apos; end=&apos;0x59000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9680_jesd204.link_management&apos; start=&apos;0x59000&apos; end=&apos;0x5A000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9144_jesd204.link_management&apos; start=&apos;0x5A000&apos; end=&apos;0x5B000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;ad9144_jesd204.lane_pll_reconfig&apos; start=&apos;0x5B000&apos; end=&apos;0x5C000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;qspi_controller2_0.avl_mem&apos; start=&apos;0x8000000&apos; end=&apos;0x10000000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;sdram.ctrl_amm_0&apos; start=&apos;0x80000000&apos; end=&apos;0x100000000&apos; datawidth=&apos;256&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;debug_mem_slave&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;debug_mem_slave&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;debug_mem_slave&apos; start=&apos;0x0&apos; end=&apos;0x800&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;11&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;instruction_master&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;instruction_master&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;mcu_subsystem_ram_0.s1&apos; start=&apos;0x0&apos; end=&apos;0x20000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;mcu_subsystem_cpu_0.debug_mem_slave&apos; start=&apos;0x20000&apos; end=&apos;0x20800&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;qspi_controller2_0.avl_csr&apos; start=&apos;0x21040&apos; end=&apos;0x21080&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;sdram.ctrl_mmr_slave_0&apos; start=&apos;0x22000&apos; end=&apos;0x23000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;qspi_controller2_0.avl_mem&apos; start=&apos;0x8000000&apos; end=&apos;0x10000000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;sdram.ctrl_amm_0&apos; start=&apos;0x80000000&apos; end=&apos;0x100000000&apos; datawidth=&apos;256&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;irq&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;irq&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;INTERRUPTS_USED&lt;/key&gt;
                            &lt;value&gt;32767&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="customInstSlavesSystemInfo_nios_a" value="" />
  <parameter
     name="deviceFeaturesSystemInfo"
     value="ADDRESS_STALL 0 ADVANCED_INFO 0 ALLOWS_COMPILING_OTHER_FAMILY_IP 0 ALLOW_DIFF_SUFFIX_MIGRATION 0 ASSERT_TIMING_ROUTING_DELAYS_HAS_ALL_EXPECTED_DATA 0 ASSERT_TIMING_ROUTING_DELAYS_NO_AUTOFILL 0 CELL_LEVEL_BACK_ANNOTATION_DISABLED 0 COMPILER_SUPPORT 1 DSP 0 DSP_SHIFTER_BLOCK 0 DUMP_ASM_LAB_BITS_FOR_POWER 0 EMUL 0 ENABLE_ADVANCED_IO_ANALYSIS_GUI_FEATURES 1 ENABLE_HIGH_SPEED_HSSI 0 ENABLE_PHYSICAL_DESIGN_PLANNER 0 ENABLE_PIN_PLANNER 0 ENGINEERING_SAMPLE 0 EPCS 0 ESB 0 FAKE1 0 FAKE2 0 FAKE3 0 FAMILY_LEVEL_INSTALLATION_ONLY 0 FASTEST 0 FINAL_TIMING_MODEL 0 FITTER_USE_FALLING_EDGE_DELAY 0 FPP_COMPLETELY_PLACES_AND_ROUTES_PERIPHERY 1 GENERATE_DC_ON_CURRENT_WARNING_FOR_INTERNAL_CLAMPING_DIODE 0 HARDCOPY 0 HAS_18_BIT_MULTS 0 HAS_ACE_SUPPORT 1 HAS_ADJUSTABLE_OUTPUT_IO_TIMING_MEAS_POINT 1 HAS_ADVANCED_IO_INVERTED_CORNER 0 HAS_ADVANCED_IO_POWER_SUPPORT 1 HAS_ADVANCED_IO_TIMING_SUPPORT 1 HAS_ALM_SUPPORT 1 HAS_ATOM_AND_ROUTING_POWER_MODELED_TOGETHER 0 HAS_AUTO_DERIVE_CLOCK_UNCERTAINTY_SUPPORT 1 HAS_AUTO_FIT_SUPPORT 1 HAS_BALANCED_OPT_TECHNIQUE_SUPPORT 1 HAS_BCM_PIN_BASED_AIOT_SUPPORT 0 HAS_BENEFICIAL_SKEW_SUPPORT 0 HAS_BITLEVEL_DRIVE_STRENGTH_CONTROL 0 HAS_BSDL_FILE_GENERATION 0 HAS_CDB_RE_NETWORK_PRESERVATION_SUPPORT 1 HAS_CGA_SUPPORT 1 HAS_CHECK_NETLIST_SUPPORT 0 HAS_CLOCK_REGION_CHECKER_ENABLED 0 HAS_CORE_JUNCTION_TEMP_DERATING 0 HAS_CROSSTALK_SUPPORT 0 HAS_CROSS_FEATURE_VERTICAL_MIGRATION_SUPPORT 0 HAS_CUSTOM_REGION_SUPPORT 0 HAS_DAP_JTAG_FROM_HPS 0 HAS_DATA_DRIVEN_ACVQ_HSSI_SUPPORT 1 HAS_DDB_FDI_SUPPORT 1 HAS_DESIGN_ANALYZER_SUPPORT 0 HAS_DETAILED_LEIM_STATIC_POWER_MODEL 0 HAS_DETAILED_ROUTING_MUX_STATIC_POWER_MODEL 0 HAS_DETAILED_THERMAL_CIRCUIT_PARAMETER_SUPPORT 1 HAS_DEVICE_MIGRATION_SUPPORT 1 HAS_DIAGONAL_MIGRATION_SUPPORT 0 HAS_EMIF_TOOLKIT_SUPPORT 1 HAS_ERROR_DETECTION_SUPPORT 1 HAS_FAMILY_VARIANT_MIGRATION_SUPPORT 0 HAS_FANOUT_FREE_NODE_SUPPORT 1 HAS_FAST_FIT_SUPPORT 0 HAS_FITTER_ECO_SUPPORT 0 HAS_FIT_NETLIST_OPT_RETIME_SUPPORT 1 HAS_FIT_NETLIST_OPT_SUPPORT 1 HAS_FORMAL_VERIFICATION_SUPPORT 0 HAS_FPGA_XCHANGE_SUPPORT 0 HAS_FSAC_LUTRAM_REGISTER_PACKING_SUPPORT 1 HAS_FULL_DAT_MIN_TIMING_SUPPORT 1 HAS_FULL_INCREMENTAL_DESIGN_SUPPORT 1 HAS_FUNCTIONAL_SIMULATION_SUPPORT 0 HAS_FUNCTIONAL_VERILOG_SIMULATION_SUPPORT 1 HAS_FUNCTIONAL_VHDL_SIMULATION_SUPPORT 1 HAS_GLITCH_FILTERING_SUPPORT 1 HAS_HC_READY_SUPPORT 0 HAS_HIER_PARTIAL_RECONFIG_SUPPORT 1 HAS_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 1 HAS_HOLD_TIME_AVOIDANCE_ACROSS_CLOCK_SPINE_SUPPORT 0 HAS_HSPICE_WRITER_SUPPORT 0 HAS_HSSI_BLOCK 0 HAS_IBISO_WRITER_SUPPORT 0 HAS_ICD_DATA_IP 1 HAS_IDB_SUPPORT 1 HAS_INCREMENTAL_DAT_SUPPORT 1 HAS_INCREMENTAL_SYNTHESIS_SUPPORT 1 HAS_IO_ASSIGNMENT_ANALYSIS_SUPPORT 1 HAS_IO_DECODER 1 HAS_IO_PLACEMENT_OPTIMIZATION_SUPPORT 0 HAS_IO_PLACEMENT_USING_GEOMETRY_RULE 0 HAS_IO_PLACEMENT_USING_PHYSIC_RULE 0 HAS_IO_SMART_RECOMPILE_SUPPORT 0 HAS_JITTER_SUPPORT 1 HAS_JTAG_SLD_HUB_SUPPORT 1 HAS_LOGIC_LOCK_SUPPORT 1 HAS_MICROPROCESSOR 0 HAS_MIF_SMART_COMPILE_SUPPORT 1 HAS_MINMAX_TIMING_MODELING_SUPPORT 0 HAS_MIN_TIMING_ANALYSIS_SUPPORT 0 HAS_MUX_RESTRUCTURE_SUPPORT 1 HAS_NADDER_STYLE_CLOCKING 0 HAS_NADDER_STYLE_FF 0 HAS_NADDER_STYLE_LCELL_COMB 0 HAS_NEW_CDB_NAME_FOR_M20K_SCLR 0 HAS_NEW_HC_FLOW_SUPPORT 0 HAS_NEW_SERDES_MAX_RESOURCE_COUNT_REPORTING_SUPPORT 0 HAS_NONSOCKET_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_NO_HARDBLOCK_PARTITION_SUPPORT 1 HAS_NO_JTAG_USERCODE_SUPPORT 0 HAS_OPERATING_SETTINGS_AND_CONDITIONS_REPORTING_SUPPORT 1 HAS_PAD_LOCATION_ASSIGNMENT_SUPPORT 0 HAS_PARTIAL_RECONFIG_SUPPORT 1 HAS_PDN_MODEL_STATUS 1 HAS_PHYSICAL_DESIGN_PLANNER_SUPPORT 1 HAS_PHYSICAL_NETLIST_OUTPUT 0 HAS_PHYSICAL_ROUTING_SUPPORT 1 HAS_PLDM_REF_SUPPORT 0 HAS_POWER_ESTIMATION_SUPPORT 1 HAS_PRELIMINARY_CLOCK_UNCERTAINTY_NUMBERS 0 HAS_PRE_FITTER_FPP_SUPPORT 1 HAS_PRE_FITTER_LUTRAM_NETLIST_CHECKER_ENABLED 1 HAS_PVA_SUPPORT 1 HAS_QHD_INCREMENTAL_TIMING_CLOSURE_SUPPORT 1 HAS_QHD_IP_REUSE_INTEGRATION_SUPPORT 1 HAS_QHD_PARTITIONS_SUPPORT 1 HAS_QUARTUS_HIERARCHICAL_DESIGN_SUPPORT 1 HAS_RAPID_RECOMPILE_SUPPORT 1 HAS_RCF_SUPPORT 1 HAS_RCF_SUPPORT_FOR_DEBUGGING 0 HAS_RED_BLACK_SEPARATION_SUPPORT 0 HAS_REVC_IO 0 HAS_RE_LEVEL_TIMING_GRAPH_SUPPORT 1 HAS_RISEFALL_DELAY_SUPPORT 1 HAS_SIGNAL_PROBE_SUPPORT 0 HAS_SIGNAL_TAP_SUPPORT 1 HAS_SIMPLIFIED_PARTIAL_RECONFIG_SUPPORT 1 HAS_SIMULATOR_SUPPORT 0 HAS_SIP_TILE_SUPPORT 0 HAS_SPEED_GRADE_OFFSET 1 HAS_SPLIT_IO_SUPPORT 1 HAS_SPLIT_LC_SUPPORT 1 HAS_STRICT_PRESERVATION_SUPPORT 0 HAS_SYNTHESIS_ON_ATOMS 1 HAS_SYNTH_FSYN_NETLIST_OPT_SUPPORT 1 HAS_SYNTH_NETLIST_OPT_RETIME_SUPPORT 0 HAS_SYNTH_NETLIST_OPT_SUPPORT 1 HAS_TCL_FITTER_SUPPORT 1 HAS_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_TEMPLATED_REGISTER_PACKING_SUPPORT 1 HAS_TIME_BORROWING_SUPPORT 1 HAS_TIMING_DRIVEN_SYNTHESIS_SUPPORT 1 HAS_TIMING_INFO_SUPPORT 1 HAS_TIMING_OPERATING_CONDITIONS 1 HAS_TIMING_SIMULATION_SUPPORT 0 HAS_TITAN_BASED_MAC_REGISTER_PACKER_SUPPORT 0 HAS_U2B2_SUPPORT 1 HAS_USER_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 1 HAS_USE_FITTER_INFO_SUPPORT 0 HAS_VCCPD_POWER_RAIL 1 HAS_VERTICAL_MIGRATION_SUPPORT 1 HAS_VIEWDRAW_SYMBOL_SUPPORT 0 HAS_VIO_SUPPORT 1 HAS_VIRTUAL_DEVICES 0 HAS_WYSIWYG_DFFEAS_SUPPORT 1 HAS_XIBISO2_WRITER_SUPPORT 1 HAS_XIBISO_WRITER_SUPPORT 0 IFP_USE_LEGACY_IO_CHECKER 0 INCREMENTAL_DESIGN_SUPPORTS_COMPATIBLE_CONSTRAINTS 1 INSTALLED 0 INTERNAL_POF_SUPPORT_ENABLED 0 INTERNAL_STATIC_PART 0 INTERNAL_USE_ONLY 0 IS_BARE_DIE 0 IS_CONFIG_ROM 0 IS_DEFAULT_FAMILY 0 IS_DQS_IN_BUFFER_REDUCTION 0 IS_FOR_INTERNAL_TESTING_ONLY 0 IS_HARDCOPY_FAMILY 0 IS_JW_NEW_BINNING_PLAN 0 IS_JZ_NEW_BINNING_PLAN 0 IS_REVE_SILICON 0 IS_SDM_LITE 0 LOAD_BLK_TYPE_DATA_FROM_ATOM_WYS_INFO 0 LUTRAM_DATA_IN_FF_MUST_BE_HIPI 0 LVDS_IO 0 M10K_MEMORY 0 M144K_MEMORY 0 M20K_MEMORY 0 M4K_MEMORY 0 M512_MEMORY 0 M9K_MEMORY 0 MLAB_MEMORY 0 MRAM_MEMORY 0 NOT_LISTED 0 NOT_MIGRATABLE 0 NO_CLOCK_REGION 0 NO_FITTER_DELAY_CACHE_GENERATED 0 NO_PCF 0 NO_PIN_OUT 0 NO_POF 0 NO_RPE_SUPPORT 0 NO_SUPPORT_FOR_LOGICLOCK_CONTENT_BACK_ANNOTATION 1 NO_SUPPORT_FOR_STA_CLOCK_UNCERTAINTY_CHECK 0 NO_TDC_SUPPORT 0 POSTFIT_BAK_DATABASE_EXPORT_ENABLED 1 POSTMAP_BAK_DATABASE_EXPORT_ENABLED 1 PRE_ND5_L_FINALITY 0 PROGRAMMER_ONLY 0 PROGRAMMER_SUPPORT 1 QFIT_IN_DEVELOPMENT 0 QMAP_IN_DEVELOPMENT 0 QPA_SUPPORTS_VID_CALC 0 RAM_LOGICAL_NAME_CHECKING_IN_CUT_ENABLED 0 REPORTS_METASTABILITY_MTBF 1 REQUIRES_INSTALLATION_PATCH 0 REQUIRES_LIST_OF_TEMPERATURE_AND_VOLTAGE_OPERATING_CONDITIONS 1 REQUIRE_QUARTUS_HIERARCHICAL_DESIGN 0 REQUIRE_SPECIAL_HANDLING_FOR_LOCAL_LABLINE 0 RESERVES_SIGNAL_PROBE_PINS 0 RESOLVE_MAX_FANOUT_EARLY 1 RESOLVE_MAX_FANOUT_LATE 0 RESPECTS_FIXED_SIZED_LOCKED_LOCATION_LOGICLOCK 0 RESTRICTED_USER_SELECTION 0 RISEFALL_SUPPORT_IS_HIDDEN 0 SHOW_HIDDEN_FAMILY_IN_PROGRAMMER 0 STRICT_TIMING_DB_CHECKS 0 SUPPORTS_ADDITIONAL_OPTIONS_FOR_UNUSED_IO 0 SUPPORTS_ADVANCED_SECURITY 0 SUPPORTS_CRC 1 SUPPORTS_DIFFERENTIAL_AIOT_BOARD_TRACE_MODEL 1 SUPPORTS_DSP_BALANCING_BACK_ANNOTATION 0 SUPPORTS_GENERATION_OF_EARLY_POWER_ESTIMATOR_FILE 1 SUPPORTS_GLOBAL_SIGNAL_BACK_ANNOTATION 0 SUPPORTS_HIPI_PW0 0 SUPPORTS_HIPI_RETIMING 0 SUPPORTS_LICENSE_FREE_PARTIAL_RECONFIG 0 SUPPORTS_MAC_CHAIN_OUT_ADDER 0 SUPPORTS_MIN_CORNER_DMF_GENERATION 0 SUPPORTS_NEW_BINNING_PLAN 0 SUPPORTS_PSEUDO_LATCHES_ONLY 0 SUPPORTS_RAM_PACKING_BACK_ANNOTATION 0 SUPPORTS_REG_PACKING_BACK_ANNOTATION 0 SUPPORTS_SIGNALPROBE_REGISTER_PIPELINING 0 SUPPORTS_SINGLE_ENDED_AIOT_BOARD_TRACE_MODEL 1 SUPPORTS_TIMING_CLOSURE_CORNERS 0 SUPPORTS_USER_MANUAL_LOGIC_DUPLICATION 1 SUPPORTS_VID 0 SUPPORT_HBM_IN_EPE 0 SUPPORT_HIGH_SPEED_HPS 0 SUPPORT_UIB 0 TMV_RUN_CUSTOMIZABLE_VIEWER 0 TMV_RUN_INTERNAL_DETAILS 1 TMV_RUN_INTERNAL_DETAILS_ON_IO 0 TMV_RUN_INTERNAL_DETAILS_ON_IOBUF 1 TMV_RUN_INTERNAL_DETAILS_ON_LCELL 0 TMV_RUN_INTERNAL_DETAILS_ON_LRAM 0 TRANSCEIVER_3G_BLOCK 0 TRANSCEIVER_6G_BLOCK 0 USES_ACV_FOR_FLED 0 USES_ADB_FOR_BACK_ANNOTATION 1 USES_ALTERA_LNSIM 0 USES_ASIC_ROUTING_POWER_CALCULATOR 0 USES_DATA_DRIVEN_PLL_COMPUTATION_UTIL 0 USES_DETAILED_REDTAX_WITH_DSPF_ROUTING_MODELS 0 USES_DEV 1 USES_DSPF_ROUTING_MODELS 0 USES_ESTIMATED_TIMING 0 USES_EXTRACTION_CORNERS_WITH_DSPF_ROUTING_MODELS 0 USES_ICP_FOR_ECO_FITTER 0 USES_LIBERTY_TIMING 0 USES_PARASITIC_LOADS_WITH_DSPF_ROUTING_MODELS 0 USES_THIRD_GENERATION_TIMING_MODELS_TIS 1 USES_TIMING_ROUTING_DELAYS 0 USES_U2B2_TIMING_MODELS 1 USES_XML_FORMAT_FOR_EMIF_PIN_MAP_FILE 1 USE_ADVANCED_IO_POWER_BY_DEFAULT 1 USE_ADVANCED_IO_TIMING_BY_DEFAULT 1 USE_BASE_FAMILY_DDB_PATH 0 USE_OCT_AUTO_CALIBRATION 1 USE_RELAX_IO_ASSIGNMENT_RULES 0 USE_RISEFALL_ONLY 1 USE_SDM_CONFIGURATION 0 USE_SEPARATE_LIST_FOR_TECH_MIGRATION 0 USE_SINGLE_COMPILER_PASS_PLL_MIF_FILE_WRITER 0 USE_TITAN_IO_BASED_IO_REGISTER_PACKER_UTIL 1 USING_28NM_OR_OLDER_TIMING_METHODOLOGY 0 WYSIWYG_BUS_WIDTH_CHECKING_IN_CUT_ENABLED 0" />
  <parameter name="instructionMasterHighPerformanceMapParam" value="" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;debug.hostConnection&lt;/key&gt;
            &lt;value&gt;type jtag id 70:34|110:135&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BIG_ENDIAN&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BREAK_ADDR&lt;/key&gt;
            &lt;value&gt;0x00020020&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CPU_ARCH_NIOS2_R1&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CPU_FREQ&lt;/key&gt;
            &lt;value&gt;125000000u&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CPU_ID_SIZE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CPU_ID_VALUE&lt;/key&gt;
            &lt;value&gt;0x00000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CPU_IMPLEMENTATION&lt;/key&gt;
            &lt;value&gt;&quot;fast&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_ADDR_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DCACHE_LINE_SIZE&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DCACHE_LINE_SIZE_LOG2&lt;/key&gt;
            &lt;value&gt;5&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DCACHE_SIZE&lt;/key&gt;
            &lt;value&gt;2048&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.EXCEPTION_ADDR&lt;/key&gt;
            &lt;value&gt;0x80000020&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FLASH_ACCELERATOR_LINES&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FLASH_ACCELERATOR_LINE_SIZE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FLUSHDA_SUPPORTED&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HARDWARE_DIVIDE_PRESENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HARDWARE_MULTIPLY_PRESENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HARDWARE_MULX_PRESENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_DEBUG_CORE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_DEBUG_STUB&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_DIVISION_ERROR_EXCEPTION&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_EXTRA_EXCEPTION_INFO&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_ILLEGAL_INSTRUCTION_EXCEPTION&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_JMPI_INSTRUCTION&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ICACHE_LINE_SIZE&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ICACHE_LINE_SIZE_LOG2&lt;/key&gt;
            &lt;value&gt;5&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ICACHE_SIZE&lt;/key&gt;
            &lt;value&gt;2048&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INITDA_SUPPORTED&lt;/key&gt;
            &lt;value&gt;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INST_ADDR_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NUM_OF_SHADOW_REG_SETS&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.OCI_VERSION&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESET_ADDR&lt;/key&gt;
            &lt;value&gt;0x80000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.DataCacheVictimBufImpl&lt;/key&gt;
            &lt;value&gt;ram&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.HDLSimCachesCleared&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.breakOffset&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.breakSlave&lt;/key&gt;
            &lt;value&gt;mcu_subsystem_cpu_0.debug_mem_slave&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.cpuArchitecture&lt;/key&gt;
            &lt;value&gt;Nios II&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.exceptionOffset&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.exceptionSlave&lt;/key&gt;
            &lt;value&gt;sdram.ctrl_amm_0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.resetOffset&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.configuration.resetSlave&lt;/key&gt;
            &lt;value&gt;sdram.ctrl_amm_0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,nios2-1.1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;cpu&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;nios2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,exception-addr&lt;/key&gt;
            &lt;value&gt;0x80000020&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,has-div&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,has-initda&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,has-mul&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,has-mulx&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,implementation&lt;/key&gt;
            &lt;value&gt;&quot;fast&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,reset-addr&lt;/key&gt;
            &lt;value&gt;0x80000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.clock-frequency&lt;/key&gt;
            &lt;value&gt;125000000u&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.dcache-line-size&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.dcache-size&lt;/key&gt;
            &lt;value&gt;2048&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.icache-line-size&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.icache-size&lt;/key&gt;
            &lt;value&gt;2048&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter
     name="dataSlaveMapParam"
     value="&lt;address-map&gt;&lt;slave name=&apos;mcu_subsystem_ram_0.s1&apos; start=&apos;0x0&apos; end=&apos;0x20000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;mcu_subsystem_cpu_0.debug_mem_slave&apos; start=&apos;0x20000&apos; end=&apos;0x20800&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;phy_interlaken_1.phy_data_ctrl.csr_s0&apos; start=&apos;0x20800&apos; end=&apos;0x20C00&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;phy_interlaken_0.phy_data_ctrl.csr_s0&apos; start=&apos;0x20C00&apos; end=&apos;0x21000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;jtag_uart_0.avalon_jtag_slave&apos; start=&apos;0x21000&apos; end=&apos;0x21008&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;fmc_spi.spi_control_port&apos; start=&apos;0x21020&apos; end=&apos;0x21040&apos; datawidth=&apos;16&apos; /&gt;&lt;slave name=&apos;qspi_controller2_0.avl_csr&apos; start=&apos;0x21040&apos; end=&apos;0x21080&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;fmc_i2c.csr&apos; start=&apos;0x21080&apos; end=&apos;0x210C0&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;fmc_gpio.s1&apos; start=&apos;0x210C0&apos; end=&apos;0x210E0&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;timer_0.s1&apos; start=&apos;0x210E0&apos; end=&apos;0x21100&apos; datawidth=&apos;16&apos; /&gt;&lt;slave name=&apos;timer_1.s1&apos; start=&apos;0x21100&apos; end=&apos;0x21120&apos; datawidth=&apos;16&apos; /&gt;&lt;slave name=&apos;sdram.ctrl_mmr_slave_0&apos; start=&apos;0x22000&apos; end=&apos;0x23000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;phy_interlaken_1.serial_clock.reconfig_avmm0&apos; start=&apos;0x23000&apos; end=&apos;0x24000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9680_jesd204.link_reconfig&apos; start=&apos;0x24000&apos; end=&apos;0x28000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9144_jesd204.link_reconfig&apos; start=&apos;0x28000&apos; end=&apos;0x2C000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;phy_interlaken_0.serial_clock.reconfig_avmm0&apos; start=&apos;0x2C000&apos; end=&apos;0x2D000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9680_dma.s_axi&apos; start=&apos;0x2D000&apos; end=&apos;0x2E000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9144_dma.s_axi&apos; start=&apos;0x2E000&apos; end=&apos;0x2F000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_3.rcfg_s1&apos; start=&apos;0x2F000&apos; end=&apos;0x30000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9680_core.s_axi&apos; start=&apos;0x30000&apos; end=&apos;0x40000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9144_core.s_axi&apos; start=&apos;0x40000&apos; end=&apos;0x50000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_2.rcfg_s1&apos; start=&apos;0x50000&apos; end=&apos;0x51000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_1.rcfg_s1&apos; start=&apos;0x51000&apos; end=&apos;0x52000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_0.rcfg_s1&apos; start=&apos;0x52000&apos; end=&apos;0x53000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_3.rcfg_s0&apos; start=&apos;0x53000&apos; end=&apos;0x54000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_2.rcfg_s0&apos; start=&apos;0x54000&apos; end=&apos;0x55000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_1.rcfg_s0&apos; start=&apos;0x55000&apos; end=&apos;0x56000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;avl_adxcfg_0.rcfg_s0&apos; start=&apos;0x56000&apos; end=&apos;0x57000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9680_jesd204.link_pll_reconfig&apos; start=&apos;0x57000&apos; end=&apos;0x58000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9144_jesd204.link_pll_reconfig&apos; start=&apos;0x58000&apos; end=&apos;0x59000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9680_jesd204.link_management&apos; start=&apos;0x59000&apos; end=&apos;0x5A000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9144_jesd204.link_management&apos; start=&apos;0x5A000&apos; end=&apos;0x5B000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;ad9144_jesd204.lane_pll_reconfig&apos; start=&apos;0x5B000&apos; end=&apos;0x5C000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;qspi_controller2_0.avl_mem&apos; start=&apos;0x8000000&apos; end=&apos;0x10000000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;sdram.ctrl_amm_0&apos; start=&apos;0x80000000&apos; end=&apos;0x100000000&apos; datawidth=&apos;256&apos; /&gt;&lt;/address-map&gt;" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="clockFrequency" value="125000000" />
  <parameter name="tightlyCoupledDataMaster3MapParam" value="" />
  <parameter name="AUTO_CLK_RESET_DOMAIN" value="4" />
  <parameter name="dataMasterHighPerformanceAddrWidth" value="1" />
  <parameter name="deviceFamilyName" value="Cyclone 10 GX" />
  <parameter name="tightlyCoupledDataMaster2AddrWidth" value="1" />
  <parameter name="tightlyCoupledDataMaster2MapParam" value="" />
  <parameter name="tightlyCoupledInstructionMaster2AddrWidth" value="1" />
  <parameter name="tightlyCoupledDataMaster1MapParam" value="" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_cpu_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_cpu_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_cpu_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_cpu_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_cpu_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_cpu_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_cpu_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="instSlaveMapParam"
     value="&lt;address-map&gt;&lt;slave name=&apos;mcu_subsystem_ram_0.s1&apos; start=&apos;0x0&apos; end=&apos;0x20000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;mcu_subsystem_cpu_0.debug_mem_slave&apos; start=&apos;0x20000&apos; end=&apos;0x20800&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;qspi_controller2_0.avl_csr&apos; start=&apos;0x21040&apos; end=&apos;0x21080&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;sdram.ctrl_mmr_slave_0&apos; start=&apos;0x22000&apos; end=&apos;0x23000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;qspi_controller2_0.avl_mem&apos; start=&apos;0x8000000&apos; end=&apos;0x10000000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;sdram.ctrl_amm_0&apos; start=&apos;0x80000000&apos; end=&apos;0x100000000&apos; datawidth=&apos;256&apos; /&gt;&lt;/address-map&gt;" />
  <parameter name="tightlyCoupledDataMaster0MapParam" value="" />
  <parameter name="faAddrWidth" value="1" />
  <parameter name="tightlyCoupledInstructionMaster2MapParam" value="" />
  <parameter name="tightlyCoupledInstructionMaster1MapParam" value="" />
  <parameter name="tightlyCoupledDataMaster1AddrWidth" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="tightlyCoupledInstructionMaster3AddrWidth" value="1" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="5" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_cpu_0.ip" />
  <parameter name="customInstSlavesSystemInfo" value="" />
  <parameter name="tightlyCoupledInstructionMaster0AddrWidth" value="1" />
  <parameter name="tightlyCoupledInstructionMaster0MapParam" value="" />
  <parameter name="dataAddrWidth" value="32" />
  <parameter name="instAddrWidth" value="32" />
  <parameter name="instructionMasterHighPerformanceAddrWidth" value="1" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_CLK_CLOCK_DOMAIN" value="4" />
  <parameter name="tightlyCoupledDataMaster3AddrWidth" value="1" />
  <parameter name="tightlyCoupledInstructionMaster3MapParam" value="" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="mcu_subsystem_cpu_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_cpu_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_ram_0">
  <parameter name="hlsFile" value="" />
  <parameter
     name="deviceFeatures"
     value="ADDRESS_STALL 0 ADVANCED_INFO 0 ALLOWS_COMPILING_OTHER_FAMILY_IP 0 ALLOW_DIFF_SUFFIX_MIGRATION 0 ASSERT_TIMING_ROUTING_DELAYS_HAS_ALL_EXPECTED_DATA 0 ASSERT_TIMING_ROUTING_DELAYS_NO_AUTOFILL 0 CELL_LEVEL_BACK_ANNOTATION_DISABLED 0 COMPILER_SUPPORT 1 DSP 0 DSP_SHIFTER_BLOCK 0 DUMP_ASM_LAB_BITS_FOR_POWER 0 EMUL 0 ENABLE_ADVANCED_IO_ANALYSIS_GUI_FEATURES 1 ENABLE_HIGH_SPEED_HSSI 0 ENABLE_PHYSICAL_DESIGN_PLANNER 0 ENABLE_PIN_PLANNER 0 ENGINEERING_SAMPLE 0 EPCS 0 ESB 0 FAKE1 0 FAKE2 0 FAKE3 0 FAMILY_LEVEL_INSTALLATION_ONLY 0 FASTEST 0 FINAL_TIMING_MODEL 0 FITTER_USE_FALLING_EDGE_DELAY 0 FPP_COMPLETELY_PLACES_AND_ROUTES_PERIPHERY 1 GENERATE_DC_ON_CURRENT_WARNING_FOR_INTERNAL_CLAMPING_DIODE 0 HARDCOPY 0 HAS_18_BIT_MULTS 0 HAS_ACE_SUPPORT 1 HAS_ADJUSTABLE_OUTPUT_IO_TIMING_MEAS_POINT 1 HAS_ADVANCED_IO_INVERTED_CORNER 0 HAS_ADVANCED_IO_POWER_SUPPORT 1 HAS_ADVANCED_IO_TIMING_SUPPORT 1 HAS_ALM_SUPPORT 1 HAS_ATOM_AND_ROUTING_POWER_MODELED_TOGETHER 0 HAS_AUTO_DERIVE_CLOCK_UNCERTAINTY_SUPPORT 1 HAS_AUTO_FIT_SUPPORT 1 HAS_BALANCED_OPT_TECHNIQUE_SUPPORT 1 HAS_BCM_PIN_BASED_AIOT_SUPPORT 0 HAS_BENEFICIAL_SKEW_SUPPORT 0 HAS_BITLEVEL_DRIVE_STRENGTH_CONTROL 0 HAS_BSDL_FILE_GENERATION 0 HAS_CDB_RE_NETWORK_PRESERVATION_SUPPORT 1 HAS_CGA_SUPPORT 1 HAS_CHECK_NETLIST_SUPPORT 0 HAS_CLOCK_REGION_CHECKER_ENABLED 0 HAS_CORE_JUNCTION_TEMP_DERATING 0 HAS_CROSSTALK_SUPPORT 0 HAS_CROSS_FEATURE_VERTICAL_MIGRATION_SUPPORT 0 HAS_CUSTOM_REGION_SUPPORT 0 HAS_DAP_JTAG_FROM_HPS 0 HAS_DATA_DRIVEN_ACVQ_HSSI_SUPPORT 1 HAS_DDB_FDI_SUPPORT 1 HAS_DESIGN_ANALYZER_SUPPORT 0 HAS_DETAILED_LEIM_STATIC_POWER_MODEL 0 HAS_DETAILED_ROUTING_MUX_STATIC_POWER_MODEL 0 HAS_DETAILED_THERMAL_CIRCUIT_PARAMETER_SUPPORT 1 HAS_DEVICE_MIGRATION_SUPPORT 1 HAS_DIAGONAL_MIGRATION_SUPPORT 0 HAS_EMIF_TOOLKIT_SUPPORT 1 HAS_ERROR_DETECTION_SUPPORT 1 HAS_FAMILY_VARIANT_MIGRATION_SUPPORT 0 HAS_FANOUT_FREE_NODE_SUPPORT 1 HAS_FAST_FIT_SUPPORT 0 HAS_FITTER_ECO_SUPPORT 0 HAS_FIT_NETLIST_OPT_RETIME_SUPPORT 1 HAS_FIT_NETLIST_OPT_SUPPORT 1 HAS_FORMAL_VERIFICATION_SUPPORT 0 HAS_FPGA_XCHANGE_SUPPORT 0 HAS_FSAC_LUTRAM_REGISTER_PACKING_SUPPORT 1 HAS_FULL_DAT_MIN_TIMING_SUPPORT 1 HAS_FULL_INCREMENTAL_DESIGN_SUPPORT 1 HAS_FUNCTIONAL_SIMULATION_SUPPORT 0 HAS_FUNCTIONAL_VERILOG_SIMULATION_SUPPORT 1 HAS_FUNCTIONAL_VHDL_SIMULATION_SUPPORT 1 HAS_GLITCH_FILTERING_SUPPORT 1 HAS_HC_READY_SUPPORT 0 HAS_HIER_PARTIAL_RECONFIG_SUPPORT 1 HAS_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 1 HAS_HOLD_TIME_AVOIDANCE_ACROSS_CLOCK_SPINE_SUPPORT 0 HAS_HSPICE_WRITER_SUPPORT 0 HAS_HSSI_BLOCK 0 HAS_IBISO_WRITER_SUPPORT 0 HAS_ICD_DATA_IP 1 HAS_IDB_SUPPORT 1 HAS_INCREMENTAL_DAT_SUPPORT 1 HAS_INCREMENTAL_SYNTHESIS_SUPPORT 1 HAS_IO_ASSIGNMENT_ANALYSIS_SUPPORT 1 HAS_IO_DECODER 1 HAS_IO_PLACEMENT_OPTIMIZATION_SUPPORT 0 HAS_IO_PLACEMENT_USING_GEOMETRY_RULE 0 HAS_IO_PLACEMENT_USING_PHYSIC_RULE 0 HAS_IO_SMART_RECOMPILE_SUPPORT 0 HAS_JITTER_SUPPORT 1 HAS_JTAG_SLD_HUB_SUPPORT 1 HAS_LOGIC_LOCK_SUPPORT 1 HAS_MICROPROCESSOR 0 HAS_MIF_SMART_COMPILE_SUPPORT 1 HAS_MINMAX_TIMING_MODELING_SUPPORT 0 HAS_MIN_TIMING_ANALYSIS_SUPPORT 0 HAS_MUX_RESTRUCTURE_SUPPORT 1 HAS_NADDER_STYLE_CLOCKING 0 HAS_NADDER_STYLE_FF 0 HAS_NADDER_STYLE_LCELL_COMB 0 HAS_NEW_CDB_NAME_FOR_M20K_SCLR 0 HAS_NEW_HC_FLOW_SUPPORT 0 HAS_NEW_SERDES_MAX_RESOURCE_COUNT_REPORTING_SUPPORT 0 HAS_NONSOCKET_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_NO_HARDBLOCK_PARTITION_SUPPORT 1 HAS_NO_JTAG_USERCODE_SUPPORT 0 HAS_OPERATING_SETTINGS_AND_CONDITIONS_REPORTING_SUPPORT 1 HAS_PAD_LOCATION_ASSIGNMENT_SUPPORT 0 HAS_PARTIAL_RECONFIG_SUPPORT 1 HAS_PDN_MODEL_STATUS 1 HAS_PHYSICAL_DESIGN_PLANNER_SUPPORT 1 HAS_PHYSICAL_NETLIST_OUTPUT 0 HAS_PHYSICAL_ROUTING_SUPPORT 1 HAS_PLDM_REF_SUPPORT 0 HAS_POWER_ESTIMATION_SUPPORT 1 HAS_PRELIMINARY_CLOCK_UNCERTAINTY_NUMBERS 0 HAS_PRE_FITTER_FPP_SUPPORT 1 HAS_PRE_FITTER_LUTRAM_NETLIST_CHECKER_ENABLED 1 HAS_PVA_SUPPORT 1 HAS_QHD_INCREMENTAL_TIMING_CLOSURE_SUPPORT 1 HAS_QHD_IP_REUSE_INTEGRATION_SUPPORT 1 HAS_QHD_PARTITIONS_SUPPORT 1 HAS_QUARTUS_HIERARCHICAL_DESIGN_SUPPORT 1 HAS_RAPID_RECOMPILE_SUPPORT 1 HAS_RCF_SUPPORT 1 HAS_RCF_SUPPORT_FOR_DEBUGGING 0 HAS_RED_BLACK_SEPARATION_SUPPORT 0 HAS_REVC_IO 0 HAS_RE_LEVEL_TIMING_GRAPH_SUPPORT 1 HAS_RISEFALL_DELAY_SUPPORT 1 HAS_SIGNAL_PROBE_SUPPORT 0 HAS_SIGNAL_TAP_SUPPORT 1 HAS_SIMPLIFIED_PARTIAL_RECONFIG_SUPPORT 1 HAS_SIMULATOR_SUPPORT 0 HAS_SIP_TILE_SUPPORT 0 HAS_SPEED_GRADE_OFFSET 1 HAS_SPLIT_IO_SUPPORT 1 HAS_SPLIT_LC_SUPPORT 1 HAS_STRICT_PRESERVATION_SUPPORT 0 HAS_SYNTHESIS_ON_ATOMS 1 HAS_SYNTH_FSYN_NETLIST_OPT_SUPPORT 1 HAS_SYNTH_NETLIST_OPT_RETIME_SUPPORT 0 HAS_SYNTH_NETLIST_OPT_SUPPORT 1 HAS_TCL_FITTER_SUPPORT 1 HAS_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_TEMPLATED_REGISTER_PACKING_SUPPORT 1 HAS_TIME_BORROWING_SUPPORT 1 HAS_TIMING_DRIVEN_SYNTHESIS_SUPPORT 1 HAS_TIMING_INFO_SUPPORT 1 HAS_TIMING_OPERATING_CONDITIONS 1 HAS_TIMING_SIMULATION_SUPPORT 0 HAS_TITAN_BASED_MAC_REGISTER_PACKER_SUPPORT 0 HAS_U2B2_SUPPORT 1 HAS_USER_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 1 HAS_USE_FITTER_INFO_SUPPORT 0 HAS_VCCPD_POWER_RAIL 1 HAS_VERTICAL_MIGRATION_SUPPORT 1 HAS_VIEWDRAW_SYMBOL_SUPPORT 0 HAS_VIO_SUPPORT 1 HAS_VIRTUAL_DEVICES 0 HAS_WYSIWYG_DFFEAS_SUPPORT 1 HAS_XIBISO2_WRITER_SUPPORT 1 HAS_XIBISO_WRITER_SUPPORT 0 IFP_USE_LEGACY_IO_CHECKER 0 INCREMENTAL_DESIGN_SUPPORTS_COMPATIBLE_CONSTRAINTS 1 INSTALLED 0 INTERNAL_POF_SUPPORT_ENABLED 0 INTERNAL_STATIC_PART 0 INTERNAL_USE_ONLY 0 IS_BARE_DIE 0 IS_CONFIG_ROM 0 IS_DEFAULT_FAMILY 0 IS_DQS_IN_BUFFER_REDUCTION 0 IS_FOR_INTERNAL_TESTING_ONLY 0 IS_HARDCOPY_FAMILY 0 IS_JW_NEW_BINNING_PLAN 0 IS_JZ_NEW_BINNING_PLAN 0 IS_REVE_SILICON 0 IS_SDM_LITE 0 LOAD_BLK_TYPE_DATA_FROM_ATOM_WYS_INFO 0 LUTRAM_DATA_IN_FF_MUST_BE_HIPI 0 LVDS_IO 0 M10K_MEMORY 0 M144K_MEMORY 0 M20K_MEMORY 0 M4K_MEMORY 0 M512_MEMORY 0 M9K_MEMORY 0 MLAB_MEMORY 0 MRAM_MEMORY 0 NOT_LISTED 0 NOT_MIGRATABLE 0 NO_CLOCK_REGION 0 NO_FITTER_DELAY_CACHE_GENERATED 0 NO_PCF 0 NO_PIN_OUT 0 NO_POF 0 NO_RPE_SUPPORT 0 NO_SUPPORT_FOR_LOGICLOCK_CONTENT_BACK_ANNOTATION 1 NO_SUPPORT_FOR_STA_CLOCK_UNCERTAINTY_CHECK 0 NO_TDC_SUPPORT 0 POSTFIT_BAK_DATABASE_EXPORT_ENABLED 1 POSTMAP_BAK_DATABASE_EXPORT_ENABLED 1 PRE_ND5_L_FINALITY 0 PROGRAMMER_ONLY 0 PROGRAMMER_SUPPORT 1 QFIT_IN_DEVELOPMENT 0 QMAP_IN_DEVELOPMENT 0 QPA_SUPPORTS_VID_CALC 0 RAM_LOGICAL_NAME_CHECKING_IN_CUT_ENABLED 0 REPORTS_METASTABILITY_MTBF 1 REQUIRES_INSTALLATION_PATCH 0 REQUIRES_LIST_OF_TEMPERATURE_AND_VOLTAGE_OPERATING_CONDITIONS 1 REQUIRE_QUARTUS_HIERARCHICAL_DESIGN 0 REQUIRE_SPECIAL_HANDLING_FOR_LOCAL_LABLINE 0 RESERVES_SIGNAL_PROBE_PINS 0 RESOLVE_MAX_FANOUT_EARLY 1 RESOLVE_MAX_FANOUT_LATE 0 RESPECTS_FIXED_SIZED_LOCKED_LOCATION_LOGICLOCK 0 RESTRICTED_USER_SELECTION 0 RISEFALL_SUPPORT_IS_HIDDEN 0 SHOW_HIDDEN_FAMILY_IN_PROGRAMMER 0 STRICT_TIMING_DB_CHECKS 0 SUPPORTS_ADDITIONAL_OPTIONS_FOR_UNUSED_IO 0 SUPPORTS_ADVANCED_SECURITY 0 SUPPORTS_CRC 1 SUPPORTS_DIFFERENTIAL_AIOT_BOARD_TRACE_MODEL 1 SUPPORTS_DSP_BALANCING_BACK_ANNOTATION 0 SUPPORTS_GENERATION_OF_EARLY_POWER_ESTIMATOR_FILE 1 SUPPORTS_GLOBAL_SIGNAL_BACK_ANNOTATION 0 SUPPORTS_HIPI_PW0 0 SUPPORTS_HIPI_RETIMING 0 SUPPORTS_LICENSE_FREE_PARTIAL_RECONFIG 0 SUPPORTS_MAC_CHAIN_OUT_ADDER 0 SUPPORTS_MIN_CORNER_DMF_GENERATION 0 SUPPORTS_NEW_BINNING_PLAN 0 SUPPORTS_PSEUDO_LATCHES_ONLY 0 SUPPORTS_RAM_PACKING_BACK_ANNOTATION 0 SUPPORTS_REG_PACKING_BACK_ANNOTATION 0 SUPPORTS_SIGNALPROBE_REGISTER_PIPELINING 0 SUPPORTS_SINGLE_ENDED_AIOT_BOARD_TRACE_MODEL 1 SUPPORTS_TIMING_CLOSURE_CORNERS 0 SUPPORTS_USER_MANUAL_LOGIC_DUPLICATION 1 SUPPORTS_VID 0 SUPPORT_HBM_IN_EPE 0 SUPPORT_HIGH_SPEED_HPS 0 SUPPORT_UIB 0 TMV_RUN_CUSTOMIZABLE_VIEWER 0 TMV_RUN_INTERNAL_DETAILS 1 TMV_RUN_INTERNAL_DETAILS_ON_IO 0 TMV_RUN_INTERNAL_DETAILS_ON_IOBUF 1 TMV_RUN_INTERNAL_DETAILS_ON_LCELL 0 TMV_RUN_INTERNAL_DETAILS_ON_LRAM 0 TRANSCEIVER_3G_BLOCK 0 TRANSCEIVER_6G_BLOCK 0 USES_ACV_FOR_FLED 0 USES_ADB_FOR_BACK_ANNOTATION 1 USES_ALTERA_LNSIM 0 USES_ASIC_ROUTING_POWER_CALCULATOR 0 USES_DATA_DRIVEN_PLL_COMPUTATION_UTIL 0 USES_DETAILED_REDTAX_WITH_DSPF_ROUTING_MODELS 0 USES_DEV 1 USES_DSPF_ROUTING_MODELS 0 USES_ESTIMATED_TIMING 0 USES_EXTRACTION_CORNERS_WITH_DSPF_ROUTING_MODELS 0 USES_ICP_FOR_ECO_FITTER 0 USES_LIBERTY_TIMING 0 USES_PARASITIC_LOADS_WITH_DSPF_ROUTING_MODELS 0 USES_THIRD_GENERATION_TIMING_MODELS_TIS 1 USES_TIMING_ROUTING_DELAYS 0 USES_U2B2_TIMING_MODELS 1 USES_XML_FORMAT_FOR_EMIF_PIN_MAP_FILE 1 USE_ADVANCED_IO_POWER_BY_DEFAULT 1 USE_ADVANCED_IO_TIMING_BY_DEFAULT 1 USE_BASE_FAMILY_DDB_PATH 0 USE_OCT_AUTO_CALIBRATION 1 USE_RELAX_IO_ASSIGNMENT_RULES 0 USE_RISEFALL_ONLY 1 USE_SDM_CONFIGURATION 0 USE_SEPARATE_LIST_FOR_TECH_MIGRATION 0 USE_SINGLE_COMPILER_PASS_PLL_MIF_FILE_WRITER 0 USE_TITAN_IO_BASED_IO_REGISTER_PACKER_UTIL 1 USING_28NM_OR_OLDER_TIMING_METHODOLOGY 0 WYSIWYG_BUS_WIDTH_CHECKING_IN_CUT_ENABLED 0" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="autoInitializationFileName"
     value="mcu_subsystem_mcu_subsystem_ram_0" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk1&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;15&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;clken&lt;/name&gt;
                        &lt;role&gt;clken&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;131072&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;131072&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset1&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_req&lt;/name&gt;
                        &lt;role&gt;reset_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_onchip_memory2&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;On-Chip Memory (RAM or ROM) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;autoInitializationFileName&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;UNIQUE_ID&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFamily&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFeatures&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FEATURES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x20000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;17&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="deviceFamily" value="Cyclone 10 GX" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_ram_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_ram_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_ram_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_ram_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_ram_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_ram_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_ram_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_ram_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_IN_SYSTEM_MEMORY_CONTENT_EDITOR&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_MRAM_SIM_CONTENTS_ONLY_FILE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CONTENTS_INFO&lt;/key&gt;
            &lt;value&gt;&quot;&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DUAL_PORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.GUI_RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_CONTENTS_FILE&lt;/key&gt;
            &lt;value&gt;mcu_subsystem_ram_0_mcu_subsystem_ram_0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_MEM_CONTENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INSTANCE_ID&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NON_DEFAULT_INIT_FILE_ENABLED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.READ_DURING_WRITE_MODE&lt;/key&gt;
            &lt;value&gt;DONT_CARE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SINGLE_CLOCK_OP&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_MULTIPLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_VALUE&lt;/key&gt;
            &lt;value&gt;131072&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.WRITABLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.DAT_SYM_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;SIM_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_DAT_SYM&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_HEX&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HAS_BYTE_LANE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HEX_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;QPF_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_FILENAME&lt;/key&gt;
            &lt;value&gt;mcu_subsystem_ram_0_mcu_subsystem_ram_0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.param_name&lt;/key&gt;
            &lt;value&gt;INIT_FILE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.type&lt;/key&gt;
            &lt;value&gt;MEM_INIT&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="mcu_subsystem_ram_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_ram_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_generic_quad_spi_controller2_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="clkFreq" value="40000000" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clock_sink&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;qspi_pins&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;qspi_pins_dclk&lt;/name&gt;
                        &lt;role&gt;dclk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;qspi_pins_ncs&lt;/name&gt;
                        &lt;role&gt;ncs&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;qspi_pins_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Bidir&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;avl_csr&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_addr&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_wrdata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_rddata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_csr_rddata_valid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;64&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;avl_mem&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;7&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_addr&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;25&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_wrdata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_rddata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_rddata_valid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;avl_mem_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;134217728&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;interrupt_sender&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;qspi_controller2_0.avl_csr&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_sink&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_generic_quad_spi_controller2&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Generic QUAD SPI Controller II Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;clkFreq&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clock_sink&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;None&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFeaturesSystemInfo&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FEATURES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;avl_csr&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;avl_csr&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;avl_csr&apos; start=&apos;0x0&apos; end=&apos;0x40&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;6&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;avl_mem&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;avl_mem&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;avl_mem&apos; start=&apos;0x0&apos; end=&apos;0x8000000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;27&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;clock_sink&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clock_sink&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;40000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="deviceFeaturesSystemInfo"
     value="ADDRESS_STALL 0 ADVANCED_INFO 0 ALLOWS_COMPILING_OTHER_FAMILY_IP 0 ALLOW_DIFF_SUFFIX_MIGRATION 0 ASSERT_TIMING_ROUTING_DELAYS_HAS_ALL_EXPECTED_DATA 0 ASSERT_TIMING_ROUTING_DELAYS_NO_AUTOFILL 0 CELL_LEVEL_BACK_ANNOTATION_DISABLED 0 COMPILER_SUPPORT 1 DSP 0 DSP_SHIFTER_BLOCK 0 DUMP_ASM_LAB_BITS_FOR_POWER 0 EMUL 0 ENABLE_ADVANCED_IO_ANALYSIS_GUI_FEATURES 1 ENABLE_HIGH_SPEED_HSSI 0 ENABLE_PHYSICAL_DESIGN_PLANNER 0 ENABLE_PIN_PLANNER 0 ENGINEERING_SAMPLE 0 EPCS 0 ESB 0 FAKE1 0 FAKE2 0 FAKE3 0 FAMILY_LEVEL_INSTALLATION_ONLY 0 FASTEST 0 FINAL_TIMING_MODEL 0 FITTER_USE_FALLING_EDGE_DELAY 0 FPP_COMPLETELY_PLACES_AND_ROUTES_PERIPHERY 1 GENERATE_DC_ON_CURRENT_WARNING_FOR_INTERNAL_CLAMPING_DIODE 0 HARDCOPY 0 HAS_18_BIT_MULTS 0 HAS_ACE_SUPPORT 1 HAS_ADJUSTABLE_OUTPUT_IO_TIMING_MEAS_POINT 1 HAS_ADVANCED_IO_INVERTED_CORNER 0 HAS_ADVANCED_IO_POWER_SUPPORT 1 HAS_ADVANCED_IO_TIMING_SUPPORT 1 HAS_ALM_SUPPORT 1 HAS_ATOM_AND_ROUTING_POWER_MODELED_TOGETHER 0 HAS_AUTO_DERIVE_CLOCK_UNCERTAINTY_SUPPORT 1 HAS_AUTO_FIT_SUPPORT 1 HAS_BALANCED_OPT_TECHNIQUE_SUPPORT 1 HAS_BCM_PIN_BASED_AIOT_SUPPORT 0 HAS_BENEFICIAL_SKEW_SUPPORT 0 HAS_BITLEVEL_DRIVE_STRENGTH_CONTROL 0 HAS_BSDL_FILE_GENERATION 0 HAS_CDB_RE_NETWORK_PRESERVATION_SUPPORT 1 HAS_CGA_SUPPORT 1 HAS_CHECK_NETLIST_SUPPORT 0 HAS_CLOCK_REGION_CHECKER_ENABLED 0 HAS_CORE_JUNCTION_TEMP_DERATING 0 HAS_CROSSTALK_SUPPORT 0 HAS_CROSS_FEATURE_VERTICAL_MIGRATION_SUPPORT 0 HAS_CUSTOM_REGION_SUPPORT 0 HAS_DAP_JTAG_FROM_HPS 0 HAS_DATA_DRIVEN_ACVQ_HSSI_SUPPORT 1 HAS_DDB_FDI_SUPPORT 1 HAS_DESIGN_ANALYZER_SUPPORT 0 HAS_DETAILED_LEIM_STATIC_POWER_MODEL 0 HAS_DETAILED_ROUTING_MUX_STATIC_POWER_MODEL 0 HAS_DETAILED_THERMAL_CIRCUIT_PARAMETER_SUPPORT 1 HAS_DEVICE_MIGRATION_SUPPORT 1 HAS_DIAGONAL_MIGRATION_SUPPORT 0 HAS_EMIF_TOOLKIT_SUPPORT 1 HAS_ERROR_DETECTION_SUPPORT 1 HAS_FAMILY_VARIANT_MIGRATION_SUPPORT 0 HAS_FANOUT_FREE_NODE_SUPPORT 1 HAS_FAST_FIT_SUPPORT 0 HAS_FITTER_ECO_SUPPORT 0 HAS_FIT_NETLIST_OPT_RETIME_SUPPORT 1 HAS_FIT_NETLIST_OPT_SUPPORT 1 HAS_FORMAL_VERIFICATION_SUPPORT 0 HAS_FPGA_XCHANGE_SUPPORT 0 HAS_FSAC_LUTRAM_REGISTER_PACKING_SUPPORT 1 HAS_FULL_DAT_MIN_TIMING_SUPPORT 1 HAS_FULL_INCREMENTAL_DESIGN_SUPPORT 1 HAS_FUNCTIONAL_SIMULATION_SUPPORT 0 HAS_FUNCTIONAL_VERILOG_SIMULATION_SUPPORT 1 HAS_FUNCTIONAL_VHDL_SIMULATION_SUPPORT 1 HAS_GLITCH_FILTERING_SUPPORT 1 HAS_HC_READY_SUPPORT 0 HAS_HIER_PARTIAL_RECONFIG_SUPPORT 1 HAS_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 1 HAS_HOLD_TIME_AVOIDANCE_ACROSS_CLOCK_SPINE_SUPPORT 0 HAS_HSPICE_WRITER_SUPPORT 0 HAS_HSSI_BLOCK 0 HAS_IBISO_WRITER_SUPPORT 0 HAS_ICD_DATA_IP 1 HAS_IDB_SUPPORT 1 HAS_INCREMENTAL_DAT_SUPPORT 1 HAS_INCREMENTAL_SYNTHESIS_SUPPORT 1 HAS_IO_ASSIGNMENT_ANALYSIS_SUPPORT 1 HAS_IO_DECODER 1 HAS_IO_PLACEMENT_OPTIMIZATION_SUPPORT 0 HAS_IO_PLACEMENT_USING_GEOMETRY_RULE 0 HAS_IO_PLACEMENT_USING_PHYSIC_RULE 0 HAS_IO_SMART_RECOMPILE_SUPPORT 0 HAS_JITTER_SUPPORT 1 HAS_JTAG_SLD_HUB_SUPPORT 1 HAS_LOGIC_LOCK_SUPPORT 1 HAS_MICROPROCESSOR 0 HAS_MIF_SMART_COMPILE_SUPPORT 1 HAS_MINMAX_TIMING_MODELING_SUPPORT 0 HAS_MIN_TIMING_ANALYSIS_SUPPORT 0 HAS_MUX_RESTRUCTURE_SUPPORT 1 HAS_NADDER_STYLE_CLOCKING 0 HAS_NADDER_STYLE_FF 0 HAS_NADDER_STYLE_LCELL_COMB 0 HAS_NEW_CDB_NAME_FOR_M20K_SCLR 0 HAS_NEW_HC_FLOW_SUPPORT 0 HAS_NEW_SERDES_MAX_RESOURCE_COUNT_REPORTING_SUPPORT 0 HAS_NONSOCKET_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_NO_HARDBLOCK_PARTITION_SUPPORT 1 HAS_NO_JTAG_USERCODE_SUPPORT 0 HAS_OPERATING_SETTINGS_AND_CONDITIONS_REPORTING_SUPPORT 1 HAS_PAD_LOCATION_ASSIGNMENT_SUPPORT 0 HAS_PARTIAL_RECONFIG_SUPPORT 1 HAS_PDN_MODEL_STATUS 1 HAS_PHYSICAL_DESIGN_PLANNER_SUPPORT 1 HAS_PHYSICAL_NETLIST_OUTPUT 0 HAS_PHYSICAL_ROUTING_SUPPORT 1 HAS_PLDM_REF_SUPPORT 0 HAS_POWER_ESTIMATION_SUPPORT 1 HAS_PRELIMINARY_CLOCK_UNCERTAINTY_NUMBERS 0 HAS_PRE_FITTER_FPP_SUPPORT 1 HAS_PRE_FITTER_LUTRAM_NETLIST_CHECKER_ENABLED 1 HAS_PVA_SUPPORT 1 HAS_QHD_INCREMENTAL_TIMING_CLOSURE_SUPPORT 1 HAS_QHD_IP_REUSE_INTEGRATION_SUPPORT 1 HAS_QHD_PARTITIONS_SUPPORT 1 HAS_QUARTUS_HIERARCHICAL_DESIGN_SUPPORT 1 HAS_RAPID_RECOMPILE_SUPPORT 1 HAS_RCF_SUPPORT 1 HAS_RCF_SUPPORT_FOR_DEBUGGING 0 HAS_RED_BLACK_SEPARATION_SUPPORT 0 HAS_REVC_IO 0 HAS_RE_LEVEL_TIMING_GRAPH_SUPPORT 1 HAS_RISEFALL_DELAY_SUPPORT 1 HAS_SIGNAL_PROBE_SUPPORT 0 HAS_SIGNAL_TAP_SUPPORT 1 HAS_SIMPLIFIED_PARTIAL_RECONFIG_SUPPORT 1 HAS_SIMULATOR_SUPPORT 0 HAS_SIP_TILE_SUPPORT 0 HAS_SPEED_GRADE_OFFSET 1 HAS_SPLIT_IO_SUPPORT 1 HAS_SPLIT_LC_SUPPORT 1 HAS_STRICT_PRESERVATION_SUPPORT 0 HAS_SYNTHESIS_ON_ATOMS 1 HAS_SYNTH_FSYN_NETLIST_OPT_SUPPORT 1 HAS_SYNTH_NETLIST_OPT_RETIME_SUPPORT 0 HAS_SYNTH_NETLIST_OPT_SUPPORT 1 HAS_TCL_FITTER_SUPPORT 1 HAS_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_TEMPLATED_REGISTER_PACKING_SUPPORT 1 HAS_TIME_BORROWING_SUPPORT 1 HAS_TIMING_DRIVEN_SYNTHESIS_SUPPORT 1 HAS_TIMING_INFO_SUPPORT 1 HAS_TIMING_OPERATING_CONDITIONS 1 HAS_TIMING_SIMULATION_SUPPORT 0 HAS_TITAN_BASED_MAC_REGISTER_PACKER_SUPPORT 0 HAS_U2B2_SUPPORT 1 HAS_USER_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 1 HAS_USE_FITTER_INFO_SUPPORT 0 HAS_VCCPD_POWER_RAIL 1 HAS_VERTICAL_MIGRATION_SUPPORT 1 HAS_VIEWDRAW_SYMBOL_SUPPORT 0 HAS_VIO_SUPPORT 1 HAS_VIRTUAL_DEVICES 0 HAS_WYSIWYG_DFFEAS_SUPPORT 1 HAS_XIBISO2_WRITER_SUPPORT 1 HAS_XIBISO_WRITER_SUPPORT 0 IFP_USE_LEGACY_IO_CHECKER 0 INCREMENTAL_DESIGN_SUPPORTS_COMPATIBLE_CONSTRAINTS 1 INSTALLED 0 INTERNAL_POF_SUPPORT_ENABLED 0 INTERNAL_STATIC_PART 0 INTERNAL_USE_ONLY 0 IS_BARE_DIE 0 IS_CONFIG_ROM 0 IS_DEFAULT_FAMILY 0 IS_DQS_IN_BUFFER_REDUCTION 0 IS_FOR_INTERNAL_TESTING_ONLY 0 IS_HARDCOPY_FAMILY 0 IS_JW_NEW_BINNING_PLAN 0 IS_JZ_NEW_BINNING_PLAN 0 IS_REVE_SILICON 0 IS_SDM_LITE 0 LOAD_BLK_TYPE_DATA_FROM_ATOM_WYS_INFO 0 LUTRAM_DATA_IN_FF_MUST_BE_HIPI 0 LVDS_IO 0 M10K_MEMORY 0 M144K_MEMORY 0 M20K_MEMORY 0 M4K_MEMORY 0 M512_MEMORY 0 M9K_MEMORY 0 MLAB_MEMORY 0 MRAM_MEMORY 0 NOT_LISTED 0 NOT_MIGRATABLE 0 NO_CLOCK_REGION 0 NO_FITTER_DELAY_CACHE_GENERATED 0 NO_PCF 0 NO_PIN_OUT 0 NO_POF 0 NO_RPE_SUPPORT 0 NO_SUPPORT_FOR_LOGICLOCK_CONTENT_BACK_ANNOTATION 1 NO_SUPPORT_FOR_STA_CLOCK_UNCERTAINTY_CHECK 0 NO_TDC_SUPPORT 0 POSTFIT_BAK_DATABASE_EXPORT_ENABLED 1 POSTMAP_BAK_DATABASE_EXPORT_ENABLED 1 PRE_ND5_L_FINALITY 0 PROGRAMMER_ONLY 0 PROGRAMMER_SUPPORT 1 QFIT_IN_DEVELOPMENT 0 QMAP_IN_DEVELOPMENT 0 QPA_SUPPORTS_VID_CALC 0 RAM_LOGICAL_NAME_CHECKING_IN_CUT_ENABLED 0 REPORTS_METASTABILITY_MTBF 1 REQUIRES_INSTALLATION_PATCH 0 REQUIRES_LIST_OF_TEMPERATURE_AND_VOLTAGE_OPERATING_CONDITIONS 1 REQUIRE_QUARTUS_HIERARCHICAL_DESIGN 0 REQUIRE_SPECIAL_HANDLING_FOR_LOCAL_LABLINE 0 RESERVES_SIGNAL_PROBE_PINS 0 RESOLVE_MAX_FANOUT_EARLY 1 RESOLVE_MAX_FANOUT_LATE 0 RESPECTS_FIXED_SIZED_LOCKED_LOCATION_LOGICLOCK 0 RESTRICTED_USER_SELECTION 0 RISEFALL_SUPPORT_IS_HIDDEN 0 SHOW_HIDDEN_FAMILY_IN_PROGRAMMER 0 STRICT_TIMING_DB_CHECKS 0 SUPPORTS_ADDITIONAL_OPTIONS_FOR_UNUSED_IO 0 SUPPORTS_ADVANCED_SECURITY 0 SUPPORTS_CRC 1 SUPPORTS_DIFFERENTIAL_AIOT_BOARD_TRACE_MODEL 1 SUPPORTS_DSP_BALANCING_BACK_ANNOTATION 0 SUPPORTS_GENERATION_OF_EARLY_POWER_ESTIMATOR_FILE 1 SUPPORTS_GLOBAL_SIGNAL_BACK_ANNOTATION 0 SUPPORTS_HIPI_PW0 0 SUPPORTS_HIPI_RETIMING 0 SUPPORTS_LICENSE_FREE_PARTIAL_RECONFIG 0 SUPPORTS_MAC_CHAIN_OUT_ADDER 0 SUPPORTS_MIN_CORNER_DMF_GENERATION 0 SUPPORTS_NEW_BINNING_PLAN 0 SUPPORTS_PSEUDO_LATCHES_ONLY 0 SUPPORTS_RAM_PACKING_BACK_ANNOTATION 0 SUPPORTS_REG_PACKING_BACK_ANNOTATION 0 SUPPORTS_SIGNALPROBE_REGISTER_PIPELINING 0 SUPPORTS_SINGLE_ENDED_AIOT_BOARD_TRACE_MODEL 1 SUPPORTS_TIMING_CLOSURE_CORNERS 0 SUPPORTS_USER_MANUAL_LOGIC_DUPLICATION 1 SUPPORTS_VID 0 SUPPORT_HBM_IN_EPE 0 SUPPORT_HIGH_SPEED_HPS 0 SUPPORT_UIB 0 TMV_RUN_CUSTOMIZABLE_VIEWER 0 TMV_RUN_INTERNAL_DETAILS 1 TMV_RUN_INTERNAL_DETAILS_ON_IO 0 TMV_RUN_INTERNAL_DETAILS_ON_IOBUF 1 TMV_RUN_INTERNAL_DETAILS_ON_LCELL 0 TMV_RUN_INTERNAL_DETAILS_ON_LRAM 0 TRANSCEIVER_3G_BLOCK 0 TRANSCEIVER_6G_BLOCK 0 USES_ACV_FOR_FLED 0 USES_ADB_FOR_BACK_ANNOTATION 1 USES_ALTERA_LNSIM 0 USES_ASIC_ROUTING_POWER_CALCULATOR 0 USES_DATA_DRIVEN_PLL_COMPUTATION_UTIL 0 USES_DETAILED_REDTAX_WITH_DSPF_ROUTING_MODELS 0 USES_DEV 1 USES_DSPF_ROUTING_MODELS 0 USES_ESTIMATED_TIMING 0 USES_EXTRACTION_CORNERS_WITH_DSPF_ROUTING_MODELS 0 USES_ICP_FOR_ECO_FITTER 0 USES_LIBERTY_TIMING 0 USES_PARASITIC_LOADS_WITH_DSPF_ROUTING_MODELS 0 USES_THIRD_GENERATION_TIMING_MODELS_TIS 1 USES_TIMING_ROUTING_DELAYS 0 USES_U2B2_TIMING_MODELS 1 USES_XML_FORMAT_FOR_EMIF_PIN_MAP_FILE 1 USE_ADVANCED_IO_POWER_BY_DEFAULT 1 USE_ADVANCED_IO_TIMING_BY_DEFAULT 1 USE_BASE_FAMILY_DDB_PATH 0 USE_OCT_AUTO_CALIBRATION 1 USE_RELAX_IO_ASSIGNMENT_RULES 0 USE_RISEFALL_ONLY 1 USE_SDM_CONFIGURATION 0 USE_SEPARATE_LIST_FOR_TECH_MIGRATION 0 USE_SINGLE_COMPILER_PASS_PLL_MIF_FILE_WRITER 0 USE_TITAN_IO_BASED_IO_REGISTER_PACKER_UTIL 1 USING_28NM_OR_OLDER_TIMING_METHODOLOGY 0 WYSIWYG_BUS_WIDTH_CHECKING_IN_CUT_ENABLED 0" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="5" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_generic_quad_spi_controller2_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_generic_quad_spi_controller2_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FLASH_TYPE&lt;/key&gt;
            &lt;value&gt;MT25QU01G&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.IS_EPCS&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NUMBER_OF_SECTORS&lt;/key&gt;
            &lt;value&gt;2048&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PAGE_SIZE&lt;/key&gt;
            &lt;value&gt;256&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SECTOR_SIZE&lt;/key&gt;
            &lt;value&gt;65536&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SUBSECTOR_SIZE&lt;/key&gt;
            &lt;value&gt;4096&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,quadspi-2.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;quadspi&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;quadspi&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_DAT_SYM&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_FLASH&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_HEX&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HEX_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;QPF_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.IS_FLASH&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.USE_BYTE_ADDRESSING_FOR_HEX&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="qspi_controller2_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_generic_quad_spi_controller2_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_clock_bridge_1">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;in_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;out_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                            &lt;value&gt;in_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;133333333&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_clock_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;in_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;out_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;133333333&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="DERIVED_CLOCK_RATE" value="0" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_clock_bridge_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_bridge_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_bridge_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_bridge_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_bridge_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_clock_bridge_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_clock_bridge_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/mcu_subsystem/mcu_subsystem_clock_bridge_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="refclk_emif" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_clock_bridge_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_reset_in">
  <parameter name="AUTO_CLK_CLOCK_RATE" value="-1" />
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;in_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;out_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                            &lt;value&gt;in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_reset_bridge&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Reset Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_CLK_CLOCK_RATE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos/&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_reset_in&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_reset_in&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_reset_in&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_reset_in&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_reset_in&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_reset_in&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_reset_in&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_reset_in.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="reset_in" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_reset_in"</message>
  </messages>
 </entity>
 <entity kind="altera_generic_component" version="1.0" name="ddr_controller">
  <parameter name="hlsFile" value="" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="SYS_INFO_DEVICE_DIE_REVISIONS" value="" />
  <parameter name="SYS_INFO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;global_reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;global_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;pll_ref_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;pll_ref_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;oct&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;oct_rzqin&lt;/name&gt;
                        &lt;role&gt;oct_rzqin&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;mem&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_ck&lt;/name&gt;
                        &lt;role&gt;mem_ck&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_ck_n&lt;/name&gt;
                        &lt;role&gt;mem_ck_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_a&lt;/name&gt;
                        &lt;role&gt;mem_a&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_ba&lt;/name&gt;
                        &lt;role&gt;mem_ba&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_cke&lt;/name&gt;
                        &lt;role&gt;mem_cke&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_cs_n&lt;/name&gt;
                        &lt;role&gt;mem_cs_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_odt&lt;/name&gt;
                        &lt;role&gt;mem_odt&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_reset_n&lt;/name&gt;
                        &lt;role&gt;mem_reset_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_we_n&lt;/name&gt;
                        &lt;role&gt;mem_we_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_ras_n&lt;/name&gt;
                        &lt;role&gt;mem_ras_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_cas_n&lt;/name&gt;
                        &lt;role&gt;mem_cas_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_dqs&lt;/name&gt;
                        &lt;role&gt;mem_dqs&lt;/role&gt;
                        &lt;direction&gt;Bidir&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_dqs_n&lt;/name&gt;
                        &lt;role&gt;mem_dqs_n&lt;/role&gt;
                        &lt;direction&gt;Bidir&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_dq&lt;/name&gt;
                        &lt;role&gt;mem_dq&lt;/role&gt;
                        &lt;direction&gt;Bidir&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mem_dm&lt;/name&gt;
                        &lt;role&gt;mem_dm&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;status&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;local_cal_success&lt;/name&gt;
                        &lt;role&gt;local_cal_success&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;local_cal_fail&lt;/name&gt;
                        &lt;role&gt;local_cal_fail&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;emif_usr_reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;emif_usr_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;global_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;emif_usr_clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;emif_usr_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;133500000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;ctrl_amm_0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_ready_0&lt;/name&gt;
                        &lt;role&gt;waitrequest_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;26&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;256&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;256&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_burstcount_0&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;7&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_byteenable_0&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;amm_readdatavalid_0&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;2147483648&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;emif_usr_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;emif_usr_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;64&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;ctrl_mmr_slave_0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_waitrequest_0&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_read_0&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_write_0&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_address_0&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;10&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_readdata_0&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_writedata_0&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_burstcount_0&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_beginbursttransfer_0&lt;/name&gt;
                        &lt;role&gt;beginbursttransfer&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mmr_slave_readdatavalid_0&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4096&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;emif_usr_clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;emif_usr_reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_emif_c10&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;External Memory Interfaces Intel Cyclone 10 FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;50000000&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;CAL_DEBUG_CLOCK_FREQUENCY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;cal_debug_clk_clock_sink&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYS_INFO_DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYS_INFO_DEVICE_DIE_REVISIONS&lt;/parameterName&gt;
                &lt;parameterType&gt;[Ljava.lang.String;&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_DIE_REVISIONS&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYS_INFO_DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYS_INFO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYS_INFO_UNIQUE_ID&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;UNIQUE_ID&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;TRAIT_SUPPORTS_VID&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;SUPPORTS_VID&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;PART_TRAIT&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;ctrl_amm_0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;ctrl_amm_0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;ctrl_amm_0&apos; start=&apos;0x0&apos; end=&apos;0x80000000&apos; datawidth=&apos;256&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;31&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;256&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;ctrl_mmr_slave_0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;ctrl_mmr_slave_0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;ctrl_mmr_slave_0&apos; start=&apos;0x0&apos; end=&apos;0x1000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;12&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;emif_usr_clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;emif_usr_clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;133500000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="SYS_INFO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="SYS_INFO_DEVICE_SPEEDGRADE" value="5" />
  <parameter name="SYS_INFO_UNIQUE_ID" value="mcu_subsystem_sdram" />
  <parameter name="logicalView" value="ip/mcu_subsystem/ddr_controller.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter name="TRAIT_SUPPORTS_VID" value="0" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="CAL_DEBUG_CLOCK_FREQUENCY" value="50000000" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;ddr_controller&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;ddr_controller&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;ddr_controller&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;ddr_controller&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;ddr_controller&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;ddr_controller&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;ddr_controller&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="sdram" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: ddr_controller"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_timer_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="systemFrequency" value="125000000" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write_n&lt;/name&gt;
                        &lt;role&gt;write_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isTimerDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;NATIVE&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;    
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot; &amp;gt;
  &amp;lt;peripherals&amp;gt;
   &amp;lt;peripheral&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_timer&amp;lt;/name&amp;gt;&amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt; 
      &amp;lt;addressBlock&amp;gt;
        &amp;lt;offset&amp;gt;0x0&amp;lt;/offset&amp;gt;
        &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
        &amp;lt;usage&amp;gt;registers&amp;lt;/usage&amp;gt;
      &amp;lt;/addressBlock&amp;gt;
       &amp;lt;registers&amp;gt;
         &amp;lt;register&amp;gt;     
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;  
          &amp;lt;displayName&amp;gt;Status&amp;lt;/displayName&amp;gt;
          &amp;lt;description&amp;gt;The status register has two defined bits. TO (timeout), RUN&amp;lt;/description&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;TO&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The TO (timeout) bit is set to 1 when the internal counter reaches zero. Once set by a timeout event, the TO bit stays set until explicitly cleared by a master peripheral. Write zero to the status register to clear the TO bit.&amp;lt;/description&amp;gt;
             &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
             &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
             &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
             &amp;lt;readAction&amp;gt;clear&amp;lt;/readAction&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;RUN&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The RUN bit reads as 1 when the internal counter is running; otherwise this bit reads as 0. The RUN bit is not changed by
 a write operation to the status register.&amp;lt;/description&amp;gt;
             &amp;lt;bitOffset&amp;gt;1&amp;lt;/bitOffset&amp;gt;
             &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
             &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
             &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
             &amp;lt;description&amp;gt;Reserved&amp;lt;/description&amp;gt;
             &amp;lt;bitOffset&amp;gt;2&amp;lt;/bitOffset&amp;gt;
             &amp;lt;bitWidth&amp;gt;14&amp;lt;/bitWidth&amp;gt;
             &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
             &amp;lt;parameters&amp;gt;
                 &amp;lt;parameter&amp;gt;
                 &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
                 &amp;lt;value&amp;gt;true&amp;lt;/value&amp;gt;
                 &amp;lt;/parameter&amp;gt;
             &amp;lt;/parameters&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The control register has four defined bits. ITO (Timeout Interrupt), CONT (continue), START, STOP&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x1&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;reset&amp;gt;
                &amp;lt;value&amp;gt;0x0&amp;lt;/value&amp;gt;
            &amp;lt;/reset&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;ITO&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;If the ITO bit is 1, the interval timer core generates an IRQ when the status register&apos;s TO bit is 1. When the ITO bit is 0, the timer does not generate IRQs.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;0&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;CONT&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;The CONT (continuous) bit determines how the internal counter behaves when it reaches zero. If the CONT bit is 1, the counter runs continuously until it is stopped by the STOP bit. If CONT is 0, the counter stops after it reaches zero. When the counter reaches zero, it reloads with the value stored in the period registers, regardless of the CONT bit.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;1&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;START&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;Writing a 1 to the START bit starts the internal counter running (counting down). The START bit is an event bit that enables the counter when a write operation is performed. If the timer is stopped, writing a 1 to the START bit causes the timer to restart counting from the number currently stored in its counter. If the timer is already running, writing a 1 to START has no effect. Writing 0 to the START bit has no effect.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;2&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;STOP&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;Writing a 1 to the STOP bit stops the internal counter. The STOP bit is an event bit that causes the counter to stop when a write operation is performed. If the timer is already stopped, writing a 1 to STOP has no effect. Writing a 0 to the stop bit has no effect. If the timer hardware is configured with Start/Stop control bits off, writing the STOP bit has no effect.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;3&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;Reserved&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;4&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;12&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
                &amp;lt;parameters&amp;gt;
                    &amp;lt;parameter&amp;gt;
                    &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
                    &amp;lt;value&amp;gt;true&amp;lt;/value&amp;gt;
                    &amp;lt;/parameter&amp;gt;
                &amp;lt;/parameters&amp;gt;
            &amp;lt;/field&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_name_0}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The period_n registers together store the timeout period value when a write operation to one of the period_n register or the internal counter reaches 0. The timer&apos;s actual period is one cycle greater than the value stored in the period_n registers because the counter assumes the value zero for one clock cycle. Writing to one of the period_n registers stops the internal counter, except when the hardware is configured with Start/Stop control bits off. If Start/Stop control bits is off, writing either register does not stop the counter. When the hardware is configured with Writeable period disabled, writing to one of the period_n registers causes the counter to reset to the fixed Timeout Period specified at system generation time.&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x2&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_name_0_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_name_1}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x3&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_name_1_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_snap_0}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_snap_0_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_snap_1}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x5&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_snap_1_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_0}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;A master peripheral may request a coherent snapshot of the current internal counter by performing a write operation (write-data ignored) to one of the snap_n registers. When a write occurs, the value of the counter is copied to snap_n registers. The snapshot occurs whether or not the counter is running. Requesting a snapshot does not change the internal counter&apos;s operation.&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x6&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_1}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x7&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_2}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_3}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x9&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
    &amp;lt;/registers&amp;gt;
   &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt; &lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_1_reset_value&lt;/key&gt;
                            &lt;value&gt;0x1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_0&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_0_reset_value&lt;/key&gt;
                            &lt;value&gt;0xe847&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_2&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_1&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_3&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_0&lt;/key&gt;
                            &lt;value&gt;periodl&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_1&lt;/key&gt;
                            &lt;value&gt;periodh&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_1&lt;/key&gt;
                            &lt;value&gt;snaph&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_1_reset_value&lt;/key&gt;
                            &lt;value&gt;0x0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_0_reset_value&lt;/key&gt;
                            &lt;value&gt;0x0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_0&lt;/key&gt;
                            &lt;value&gt;snapl&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/cmsisVars&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;timer_0.s1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_timer&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Interval Timer Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;systemFrequency&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;16&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_timer_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_timer_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_timer_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_timer_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_timer_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_timer_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_timer_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_timer_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALWAYS_RUN&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.COUNTER_SIZE&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FIXED_PERIOD&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FREQ&lt;/key&gt;
            &lt;value&gt;125000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.LOAD_VALUE&lt;/key&gt;
            &lt;value&gt;124999&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MULT&lt;/key&gt;
            &lt;value&gt;0.001&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PERIOD&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PERIOD_UNITS&lt;/key&gt;
            &lt;value&gt;ms&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESET_OUTPUT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SNAPSHOT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TICKS_PER_SEC&lt;/key&gt;
            &lt;value&gt;1000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TIMEOUT_PULSE_OUTPUT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,timer-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;timer&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;timer&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.clock-frequency&lt;/key&gt;
            &lt;value&gt;125000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="timer_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timer_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="mcu_subsystem_timer_1">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="systemFrequency" value="125000000" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write_n&lt;/name&gt;
                        &lt;role&gt;write_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isTimerDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;NATIVE&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;    
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot; &amp;gt;
  &amp;lt;peripherals&amp;gt;
   &amp;lt;peripheral&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_timer&amp;lt;/name&amp;gt;&amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt; 
      &amp;lt;addressBlock&amp;gt;
        &amp;lt;offset&amp;gt;0x0&amp;lt;/offset&amp;gt;
        &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
        &amp;lt;usage&amp;gt;registers&amp;lt;/usage&amp;gt;
      &amp;lt;/addressBlock&amp;gt;
       &amp;lt;registers&amp;gt;
         &amp;lt;register&amp;gt;     
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;  
          &amp;lt;displayName&amp;gt;Status&amp;lt;/displayName&amp;gt;
          &amp;lt;description&amp;gt;The status register has two defined bits. TO (timeout), RUN&amp;lt;/description&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;TO&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The TO (timeout) bit is set to 1 when the internal counter reaches zero. Once set by a timeout event, the TO bit stays set until explicitly cleared by a master peripheral. Write zero to the status register to clear the TO bit.&amp;lt;/description&amp;gt;
             &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
             &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
             &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
             &amp;lt;readAction&amp;gt;clear&amp;lt;/readAction&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;RUN&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The RUN bit reads as 1 when the internal counter is running; otherwise this bit reads as 0. The RUN bit is not changed by
 a write operation to the status register.&amp;lt;/description&amp;gt;
             &amp;lt;bitOffset&amp;gt;1&amp;lt;/bitOffset&amp;gt;
             &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
             &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
             &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
             &amp;lt;description&amp;gt;Reserved&amp;lt;/description&amp;gt;
             &amp;lt;bitOffset&amp;gt;2&amp;lt;/bitOffset&amp;gt;
             &amp;lt;bitWidth&amp;gt;14&amp;lt;/bitWidth&amp;gt;
             &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
             &amp;lt;parameters&amp;gt;
                 &amp;lt;parameter&amp;gt;
                 &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
                 &amp;lt;value&amp;gt;true&amp;lt;/value&amp;gt;
                 &amp;lt;/parameter&amp;gt;
             &amp;lt;/parameters&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The control register has four defined bits. ITO (Timeout Interrupt), CONT (continue), START, STOP&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x1&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;reset&amp;gt;
                &amp;lt;value&amp;gt;0x0&amp;lt;/value&amp;gt;
            &amp;lt;/reset&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;ITO&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;If the ITO bit is 1, the interval timer core generates an IRQ when the status register&apos;s TO bit is 1. When the ITO bit is 0, the timer does not generate IRQs.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;0&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;CONT&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;The CONT (continuous) bit determines how the internal counter behaves when it reaches zero. If the CONT bit is 1, the counter runs continuously until it is stopped by the STOP bit. If CONT is 0, the counter stops after it reaches zero. When the counter reaches zero, it reloads with the value stored in the period registers, regardless of the CONT bit.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;1&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;START&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;Writing a 1 to the START bit starts the internal counter running (counting down). The START bit is an event bit that enables the counter when a write operation is performed. If the timer is stopped, writing a 1 to the START bit causes the timer to restart counting from the number currently stored in its counter. If the timer is already running, writing a 1 to START has no effect. Writing 0 to the START bit has no effect.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;2&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;STOP&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;Writing a 1 to the STOP bit stops the internal counter. The STOP bit is an event bit that causes the counter to stop when a write operation is performed. If the timer is already stopped, writing a 1 to STOP has no effect. Writing a 0 to the stop bit has no effect. If the timer hardware is configured with Start/Stop control bits off, writing the STOP bit has no effect.&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;3&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;1&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
                &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
                &amp;lt;description&amp;gt;Reserved&amp;lt;/description&amp;gt;
                &amp;lt;bitOffset&amp;gt;4&amp;lt;/bitOffset&amp;gt;
                &amp;lt;bitWidth&amp;gt;12&amp;lt;/bitWidth&amp;gt;
                &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
                &amp;lt;parameters&amp;gt;
                    &amp;lt;parameter&amp;gt;
                    &amp;lt;name&amp;gt;Reserved&amp;lt;/name&amp;gt;
                    &amp;lt;value&amp;gt;true&amp;lt;/value&amp;gt;
                    &amp;lt;/parameter&amp;gt;
                &amp;lt;/parameters&amp;gt;
            &amp;lt;/field&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_name_0}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;The period_n registers together store the timeout period value when a write operation to one of the period_n register or the internal counter reaches 0. The timer&apos;s actual period is one cycle greater than the value stored in the period_n registers because the counter assumes the value zero for one clock cycle. Writing to one of the period_n registers stops the internal counter, except when the hardware is configured with Start/Stop control bits off. If Start/Stop control bits is off, writing either register does not stop the counter. When the hardware is configured with Writeable period disabled, writing to one of the period_n registers causes the counter to reset to the fixed Timeout Period specified at system generation time.&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x2&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_name_0_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_name_1}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x3&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_name_1_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_snap_0}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_snap_0_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${period_snap_1}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x5&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;${period_snap_1_reset_value}&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_0}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;A master peripheral may request a coherent snapshot of the current internal counter by performing a write operation (write-data ignored) to one of the snap_n registers. When a write occurs, the value of the counter is copied to snap_n registers. The snapshot occurs whether or not the counter is running. Requesting a snapshot does not change the internal counter&apos;s operation.&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x6&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_1}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x7&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_2}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
            &amp;lt;name&amp;gt;${snap_3}&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;&amp;lt;/description&amp;gt;
            &amp;lt;addressOffset&amp;gt;0x9&amp;lt;/addressOffset&amp;gt;
            &amp;lt;size&amp;gt;16&amp;lt;/size&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
            &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
            &amp;lt;resetMask&amp;gt;0xffff&amp;lt;/resetMask&amp;gt;
        &amp;lt;/register&amp;gt;
    &amp;lt;/registers&amp;gt;
   &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt; &lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_1_reset_value&lt;/key&gt;
                            &lt;value&gt;0x0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_0&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_0_reset_value&lt;/key&gt;
                            &lt;value&gt;0x7c&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_2&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_1&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;snap_3&lt;/key&gt;
                            &lt;value&gt;Reserved&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_0&lt;/key&gt;
                            &lt;value&gt;periodl&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_name_1&lt;/key&gt;
                            &lt;value&gt;periodh&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_1&lt;/key&gt;
                            &lt;value&gt;snaph&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_1_reset_value&lt;/key&gt;
                            &lt;value&gt;0x0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_0_reset_value&lt;/key&gt;
                            &lt;value&gt;0x0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;period_snap_0&lt;/key&gt;
                            &lt;value&gt;snapl&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/cmsisVars&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;timer_1.s1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_timer&lt;/className&gt;
        &lt;version&gt;18.1&lt;/version&gt;
        &lt;displayName&gt;Interval Timer Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;systemFrequency&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;125000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;16&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;mcu_subsystem_timer_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_timer_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_timer_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_timer_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_timer_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;mcu_subsystem_timer_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;mcu_subsystem_timer_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/mcu_subsystem/mcu_subsystem_timer_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALWAYS_RUN&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.COUNTER_SIZE&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FIXED_PERIOD&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FREQ&lt;/key&gt;
            &lt;value&gt;125000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.LOAD_VALUE&lt;/key&gt;
            &lt;value&gt;124&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MULT&lt;/key&gt;
            &lt;value&gt;0.000001&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PERIOD&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PERIOD_UNITS&lt;/key&gt;
            &lt;value&gt;us&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESET_OUTPUT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SNAPSHOT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TICKS_PER_SEC&lt;/key&gt;
            &lt;value&gt;1000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TIMEOUT_PULSE_OUTPUT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,timer-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;timer&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;timer&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.clock-frequency&lt;/key&gt;
            &lt;value&gt;125000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="timer_1" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timer_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_mm_interconnect"
   version="18.1"
   name="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy">
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter
     name="COMPOSE_CONTENTS"
     value="add_instance {mcu_subsystem_cpu_0_data_master_translator} {altera_merlin_master_translator};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_DATA_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_READLATENCY} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_READDATA} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_READ} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_WRITE} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_ADDRESS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_CLKEN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_LOCK} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_BURSTBOUNDARIES} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {SYNC_RESET} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {mcu_subsystem_cpu_0_instruction_master_translator} {altera_merlin_master_translator};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_DATA_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_READLATENCY} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_READDATA} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_WRITEDATA} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_READ} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_WRITE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_ADDRESS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_CLKEN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_LOCK} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_LINEWRAPBURSTS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {SYNC_RESET} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {phy_interlaken_0_phy_data_ctrl_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_READ} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {phy_interlaken_1_phy_data_ctrl_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_READ} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {jtag_uart_0_avalon_jtag_slave_translator} {altera_merlin_slave_translator};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_ADDRESS_W} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_DATA_W} {32};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {UAV_DATA_W} {32};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_READLATENCY} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_READDATA} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_READ} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_WRITE} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_ADDRESS} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_LOCK} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_translator} {SYNC_RESET} {0};add_instance {fmc_i2c_csr_translator} {altera_merlin_slave_translator};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_ADDRESS_W} {4};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_DATA_W} {32};set_instance_parameter_value {fmc_i2c_csr_translator} {UAV_DATA_W} {32};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {fmc_i2c_csr_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {fmc_i2c_csr_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {fmc_i2c_csr_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_READLATENCY} {2};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_READDATA} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_READ} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_WRITE} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_ADDRESS} {1};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_LOCK} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {2};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {fmc_i2c_csr_translator} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_debug_mem_slave_translator} {altera_merlin_slave_translator};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_ADDRESS_W} {9};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_DATA_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {UAV_DATA_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_READLATENCY} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_READDATA} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_READ} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_WRITE} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_ADDRESS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_LOCK} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_REGISTERINCOMINGSIGNALS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_translator} {SYNC_RESET} {0};add_instance {ad9144_jesd204_lane_pll_reconfig_translator} {altera_merlin_slave_translator};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_DATA_W} {32};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {UAV_DATA_W} {32};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_READLATENCY} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_READDATA} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_READ} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_WRITE} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_ADDRESS} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_LOCK} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_translator} {SYNC_RESET} {0};add_instance {ad9144_jesd204_link_pll_reconfig_translator} {altera_merlin_slave_translator};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_DATA_W} {32};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {UAV_DATA_W} {32};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_READLATENCY} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_READDATA} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_READ} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_WRITE} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_ADDRESS} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_LOCK} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_translator} {SYNC_RESET} {0};add_instance {ad9680_jesd204_link_pll_reconfig_translator} {altera_merlin_slave_translator};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_DATA_W} {32};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {UAV_DATA_W} {32};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_READLATENCY} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_READDATA} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_READ} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_WRITE} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_ADDRESS} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_LOCK} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_translator} {SYNC_RESET} {0};add_instance {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_ADDRESS_W} {8};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_READ} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_translator} {SYNC_RESET} {0};add_instance {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_ADDRESS_W} {8};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_READ} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_0_rcfg_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_1_rcfg_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_2_rcfg_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_3_rcfg_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_0_rcfg_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_1_rcfg_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_2_rcfg_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_translator} {SYNC_RESET} {0};add_instance {avl_adxcfg_3_rcfg_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_READ} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_translator} {SYNC_RESET} {0};add_instance {bridge_0_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {bridge_0_s0_translator} {AV_ADDRESS_W} {31};set_instance_parameter_value {bridge_0_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_0_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {bridge_0_s0_translator} {AV_BURSTCOUNT_W} {8};set_instance_parameter_value {bridge_0_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_0_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_0_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {bridge_0_s0_translator} {UAV_BURSTCOUNT_W} {10};set_instance_parameter_value {bridge_0_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_0_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_0_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_0_s0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_0_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_0_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {128};set_instance_parameter_value {bridge_0_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_0_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_0_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_0_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_0_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {bridge_0_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {bridge_0_s0_translator} {SYNC_RESET} {0};add_instance {bridge_3_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {bridge_3_s0_translator} {AV_ADDRESS_W} {27};set_instance_parameter_value {bridge_3_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_3_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {bridge_3_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {bridge_3_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_3_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_3_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {bridge_3_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_3_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_3_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_3_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_3_s0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_3_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_3_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {8};set_instance_parameter_value {bridge_3_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_3_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_3_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_3_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_3_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {bridge_3_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {bridge_3_s0_translator} {SYNC_RESET} {0};add_instance {bridge_2_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {bridge_2_s0_translator} {AV_ADDRESS_W} {6};set_instance_parameter_value {bridge_2_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_2_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {bridge_2_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {bridge_2_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_2_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_2_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {bridge_2_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_2_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_2_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_2_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_2_s0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_2_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_2_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {8};set_instance_parameter_value {bridge_2_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_2_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_2_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_2_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_2_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {bridge_2_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {bridge_2_s0_translator} {SYNC_RESET} {0};add_instance {bridge_1_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {bridge_1_s0_translator} {AV_ADDRESS_W} {12};set_instance_parameter_value {bridge_1_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_1_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {bridge_1_s0_translator} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_1_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_1_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_1_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {bridge_1_s0_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {bridge_1_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_1_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_1_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_1_s0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_1_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_1_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {16};set_instance_parameter_value {bridge_1_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_1_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_1_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_1_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_1_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {bridge_1_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {bridge_1_s0_translator} {SYNC_RESET} {0};add_instance {mcu_subsystem_ram_0_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_ADDRESS_W} {15};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_READLATENCY} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_READ} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_AV_CLKEN} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_translator} {SYNC_RESET} {0};add_instance {timer_1_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {timer_1_s1_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {timer_1_s1_translator} {AV_DATA_W} {16};set_instance_parameter_value {timer_1_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {timer_1_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {timer_1_s1_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {timer_1_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {timer_1_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {timer_1_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {timer_1_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {timer_1_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {timer_1_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {timer_1_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {timer_1_s1_translator} {USE_READ} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {timer_1_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {timer_1_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {timer_1_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {timer_1_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {timer_1_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {timer_1_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {timer_1_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {timer_1_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {timer_1_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {timer_1_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {timer_1_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {timer_1_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {timer_1_s1_translator} {SYNC_RESET} {0};add_instance {timer_0_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {timer_0_s1_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {timer_0_s1_translator} {AV_DATA_W} {16};set_instance_parameter_value {timer_0_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {timer_0_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {timer_0_s1_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {timer_0_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {timer_0_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {timer_0_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {timer_0_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {timer_0_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {timer_0_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {timer_0_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {timer_0_s1_translator} {USE_READ} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {timer_0_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {timer_0_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {timer_0_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {timer_0_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {timer_0_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {timer_0_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {timer_0_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {timer_0_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {timer_0_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {timer_0_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {timer_0_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {timer_0_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {timer_0_s1_translator} {SYNC_RESET} {0};add_instance {fmc_gpio_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {fmc_gpio_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {fmc_gpio_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {fmc_gpio_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_READ} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {fmc_gpio_s1_translator} {SYNC_RESET} {0};add_instance {phy_interlaken_0_serial_clock_reconfig_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_READ} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_translator} {SYNC_RESET} {0};add_instance {phy_interlaken_1_serial_clock_reconfig_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_READ} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_translator} {SYNC_RESET} {0};add_instance {fmc_spi_spi_control_port_translator} {altera_merlin_slave_translator};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_DATA_W} {16};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {UAV_DATA_W} {32};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_READLATENCY} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_WRITE_WAIT} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_READDATA} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_READ} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_WRITE} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_ADDRESS} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_LOCK} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_translator} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_data_master_agent} {altera_merlin_master_agent};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_QOS_H} {95};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_QOS_L} {95};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DATA_H} {31};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DATA_L} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {ST_DATA_W} {130};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {AV_BURSTBOUNDARIES} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;2&quot;
   name=&quot;ad9144_jesd204.link_management&quot;
   start=&quot;0x000000000005a000&quot;
   end=&quot;0x0000000000005b000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;8&quot;
   name=&quot;ad9680_jesd204.link_management&quot;
   start=&quot;0x0000000000059000&quot;
   end=&quot;0x0000000000005a000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;3&quot;
   name=&quot;ad9144_jesd204.link_reconfig&quot;
   start=&quot;0x0000000000028000&quot;
   end=&quot;0x0000000000002c000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;9&quot;
   name=&quot;ad9680_jesd204.link_reconfig&quot;
   start=&quot;0x0000000000024000&quot;
   end=&quot;0x00000000000028000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;ad9144_core.s_axi&quot;
   start=&quot;0x0000000000040000&quot;
   end=&quot;0x00000000000050000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;1&quot;
   name=&quot;ad9144_dma.s_axi&quot;
   start=&quot;0x000000000002e000&quot;
   end=&quot;0x0000000000002f000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;6&quot;
   name=&quot;ad9680_core.s_axi&quot;
   start=&quot;0x0000000000030000&quot;
   end=&quot;0x00000000000040000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;7&quot;
   name=&quot;ad9680_dma.s_axi&quot;
   start=&quot;0x000000000002d000&quot;
   end=&quot;0x0000000000002e000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;26&quot;
   name=&quot;jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000021000&quot;
   end=&quot;0x00000000000021008&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;24&quot;
   name=&quot;fmc_i2c_csr_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000021080&quot;
   end=&quot;0x000000000000210c0&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;27&quot;
   name=&quot;mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000020000&quot;
   end=&quot;0x00000000000020800&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;4&quot;
   name=&quot;ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0&quot;
   start=&quot;0x000000000005b000&quot;
   end=&quot;0x0000000000005c000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;5&quot;
   name=&quot;ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000058000&quot;
   end=&quot;0x00000000000059000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;10&quot;
   name=&quot;ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000057000&quot;
   end=&quot;0x00000000000058000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;29&quot;
   name=&quot;phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000020c00&quot;
   end=&quot;0x00000000000021000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;31&quot;
   name=&quot;phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000020800&quot;
   end=&quot;0x00000000000020c00&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;11&quot;
   name=&quot;avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000056000&quot;
   end=&quot;0x00000000000057000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;13&quot;
   name=&quot;avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000055000&quot;
   end=&quot;0x00000000000056000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;15&quot;
   name=&quot;avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000054000&quot;
   end=&quot;0x00000000000055000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;17&quot;
   name=&quot;avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000053000&quot;
   end=&quot;0x00000000000054000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;12&quot;
   name=&quot;avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000052000&quot;
   end=&quot;0x00000000000053000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;14&quot;
   name=&quot;avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000051000&quot;
   end=&quot;0x00000000000052000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;16&quot;
   name=&quot;avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000050000&quot;
   end=&quot;0x00000000000051000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;18&quot;
   name=&quot;avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x000000000002f000&quot;
   end=&quot;0x00000000000030000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;19&quot;
   name=&quot;bridge_0_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000080000000&quot;
   end=&quot;0x00000000100000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;22&quot;
   name=&quot;bridge_3_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000008000000&quot;
   end=&quot;0x00000000010000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;21&quot;
   name=&quot;bridge_2_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000021040&quot;
   end=&quot;0x00000000000021080&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;20&quot;
   name=&quot;bridge_1_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000022000&quot;
   end=&quot;0x00000000000023000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;28&quot;
   name=&quot;mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000020000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;34&quot;
   name=&quot;timer_1_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000021100&quot;
   end=&quot;0x00000000000021120&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;33&quot;
   name=&quot;timer_0_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x00000000000210e0&quot;
   end=&quot;0x00000000000021100&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;23&quot;
   name=&quot;fmc_gpio_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x00000000000210c0&quot;
   end=&quot;0x000000000000210e0&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;30&quot;
   name=&quot;phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x000000000002c000&quot;
   end=&quot;0x0000000000002d000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;32&quot;
   name=&quot;phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000023000&quot;
   end=&quot;0x00000000000024000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;25&quot;
   name=&quot;fmc_spi_spi_control_port_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000021020&quot;
   end=&quot;0x00000000000021040&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {ID} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {BURSTWRAP_VALUE} {7};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {CACHE_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_agent} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_instruction_master_agent} {altera_merlin_master_agent};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_QOS_H} {95};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_QOS_L} {95};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DATA_H} {31};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DATA_L} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {ST_DATA_W} {130};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {AV_LINEWRAPBURSTS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;28&quot;
   name=&quot;mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000020000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;27&quot;
   name=&quot;mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000020000&quot;
   end=&quot;0x00000000000020800&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;19&quot;
   name=&quot;bridge_0_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000080000000&quot;
   end=&quot;0x00000000100000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;22&quot;
   name=&quot;bridge_3_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000008000000&quot;
   end=&quot;0x00000000010000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;21&quot;
   name=&quot;bridge_2_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000021040&quot;
   end=&quot;0x00000000000021080&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;20&quot;
   name=&quot;bridge_1_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000022000&quot;
   end=&quot;0x00000000000023000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {ID} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {BURSTWRAP_VALUE} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {CACHE_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_agent} {SYNC_RESET} {0};add_instance {phy_interlaken_0_phy_data_ctrl_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_QOS_H} {95};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_QOS_L} {95};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {ST_DATA_W} {130};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;19&quot;
   name=&quot;bridge_0_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000080000000&quot;
   end=&quot;0x00000000100000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {ID} {2};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {BURSTWRAP_VALUE} {7};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_agent} {SYNC_RESET} {0};add_instance {phy_interlaken_1_phy_data_ctrl_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_QOS_H} {95};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_QOS_L} {95};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {ST_DATA_W} {130};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;19&quot;
   name=&quot;bridge_0_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000080000000&quot;
   end=&quot;0x00000000100000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {ID} {3};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {BURSTWRAP_VALUE} {7};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_agent} {SYNC_RESET} {0};add_instance {ad9144_jesd204_link_management_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {ADDR_WIDTH} {12};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {ID} {2};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9144_jesd204_link_management_agent} {SYNC_RESET} {0};add_instance {ad9680_jesd204_link_management_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {ADDR_WIDTH} {12};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {ID} {8};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9680_jesd204_link_management_agent} {SYNC_RESET} {0};add_instance {ad9144_jesd204_link_reconfig_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {ADDR_WIDTH} {14};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {ID} {3};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9144_jesd204_link_reconfig_agent} {SYNC_RESET} {0};add_instance {ad9680_jesd204_link_reconfig_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {ADDR_WIDTH} {14};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {ID} {9};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9680_jesd204_link_reconfig_agent} {SYNC_RESET} {0};add_instance {ad9144_core_s_axi_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9144_core_s_axi_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9144_core_s_axi_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9144_core_s_axi_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9144_core_s_axi_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9144_core_s_axi_agent} {ADDR_WIDTH} {16};set_instance_parameter_value {ad9144_core_s_axi_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9144_core_s_axi_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9144_core_s_axi_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9144_core_s_axi_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9144_core_s_axi_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9144_core_s_axi_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9144_core_s_axi_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9144_core_s_axi_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_core_s_axi_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_core_s_axi_agent} {ID} {0};set_instance_parameter_value {ad9144_core_s_axi_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9144_core_s_axi_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9144_core_s_axi_agent} {SYNC_RESET} {0};add_instance {ad9144_dma_s_axi_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9144_dma_s_axi_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9144_dma_s_axi_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9144_dma_s_axi_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9144_dma_s_axi_agent} {ADDR_WIDTH} {12};set_instance_parameter_value {ad9144_dma_s_axi_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9144_dma_s_axi_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9144_dma_s_axi_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9144_dma_s_axi_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9144_dma_s_axi_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9144_dma_s_axi_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9144_dma_s_axi_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9144_dma_s_axi_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_dma_s_axi_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9144_dma_s_axi_agent} {ID} {1};set_instance_parameter_value {ad9144_dma_s_axi_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9144_dma_s_axi_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9144_dma_s_axi_agent} {SYNC_RESET} {0};add_instance {ad9680_core_s_axi_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9680_core_s_axi_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9680_core_s_axi_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9680_core_s_axi_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9680_core_s_axi_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9680_core_s_axi_agent} {ADDR_WIDTH} {16};set_instance_parameter_value {ad9680_core_s_axi_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9680_core_s_axi_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9680_core_s_axi_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9680_core_s_axi_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9680_core_s_axi_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9680_core_s_axi_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9680_core_s_axi_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9680_core_s_axi_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_core_s_axi_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_core_s_axi_agent} {ID} {6};set_instance_parameter_value {ad9680_core_s_axi_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9680_core_s_axi_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9680_core_s_axi_agent} {SYNC_RESET} {0};add_instance {ad9680_dma_s_axi_agent} {altera_merlin_axi_slave_ni};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_QOS_H} {95};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_QOS_L} {95};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_CACHE_H} {115};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_CACHE_L} {112};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DOMAIN_L} {127};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_DOMAIN_H} {128};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_SNOOP_L} {123};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_SNOOP_H} {126};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BARRIER_L} {121};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_BARRIER_H} {122};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PKT_WUNIQUE} {129};set_instance_parameter_value {ad9680_dma_s_axi_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9680_dma_s_axi_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9680_dma_s_axi_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9680_dma_s_axi_agent} {ADDR_WIDTH} {12};set_instance_parameter_value {ad9680_dma_s_axi_agent} {RDATA_WIDTH} {32};set_instance_parameter_value {ad9680_dma_s_axi_agent} {WDATA_WIDTH} {32};set_instance_parameter_value {ad9680_dma_s_axi_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9680_dma_s_axi_agent} {AXI_SLAVE_ID_W} {1};set_instance_parameter_value {ad9680_dma_s_axi_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9680_dma_s_axi_agent} {PASS_ID_TO_SLAVE} {0};set_instance_parameter_value {ad9680_dma_s_axi_agent} {AXI_VERSION} {AXI4Lite};set_instance_parameter_value {ad9680_dma_s_axi_agent} {WRITE_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_dma_s_axi_agent} {READ_ACCEPTANCE_CAPABILITY} {1};set_instance_parameter_value {ad9680_dma_s_axi_agent} {ID} {7};set_instance_parameter_value {ad9680_dma_s_axi_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9680_dma_s_axi_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9680_dma_s_axi_agent} {SYNC_RESET} {0};add_instance {jtag_uart_0_avalon_jtag_slave_agent} {altera_merlin_slave_agent};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_DATA_H} {31};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_DATA_L} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {ST_DATA_W} {130};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {ID} {26};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {ECC_ENABLE} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent} {SYNC_RESET} {0};add_instance {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {fmc_i2c_csr_agent} {altera_merlin_slave_agent};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_DATA_H} {31};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_DATA_L} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {fmc_i2c_csr_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {fmc_i2c_csr_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {fmc_i2c_csr_agent} {ST_DATA_W} {130};set_instance_parameter_value {fmc_i2c_csr_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {fmc_i2c_csr_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {fmc_i2c_csr_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {fmc_i2c_csr_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {fmc_i2c_csr_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {fmc_i2c_csr_agent} {ID} {24};set_instance_parameter_value {fmc_i2c_csr_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {ECC_ENABLE} {0};set_instance_parameter_value {fmc_i2c_csr_agent} {SYNC_RESET} {0};add_instance {fmc_i2c_csr_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {FIFO_DEPTH} {3};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {fmc_i2c_csr_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_debug_mem_slave_agent} {altera_merlin_slave_agent};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_DATA_H} {31};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_DATA_L} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {ST_DATA_W} {130};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {ID} {27};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {ECC_ENABLE} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {ad9144_jesd204_lane_pll_reconfig_agent} {altera_merlin_slave_agent};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {ID} {4};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {ECC_ENABLE} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent} {SYNC_RESET} {0};add_instance {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {ad9144_jesd204_link_pll_reconfig_agent} {altera_merlin_slave_agent};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {ID} {5};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {ECC_ENABLE} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent} {SYNC_RESET} {0};add_instance {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {ad9680_jesd204_link_pll_reconfig_agent} {altera_merlin_slave_agent};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_DATA_H} {31};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {ST_DATA_W} {130};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {ID} {10};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {ECC_ENABLE} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent} {SYNC_RESET} {0};add_instance {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {ID} {29};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent} {SYNC_RESET} {0};add_instance {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {ID} {31};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent} {SYNC_RESET} {0};add_instance {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_0_rcfg_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {ID} {11};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_1_rcfg_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {ID} {13};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_2_rcfg_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {ID} {15};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_3_rcfg_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {ID} {17};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_0_rcfg_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {ID} {12};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_1_rcfg_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {ID} {14};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_2_rcfg_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {ID} {16};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {avl_adxcfg_3_rcfg_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {ID} {18};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent} {SYNC_RESET} {0};add_instance {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {bridge_0_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {bridge_0_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {bridge_0_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {bridge_0_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {bridge_0_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {bridge_0_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {bridge_0_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {bridge_0_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_0_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {bridge_0_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_0_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_0_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {bridge_0_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {bridge_0_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {bridge_0_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_0_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_0_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_0_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {bridge_0_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {bridge_0_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {bridge_0_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {bridge_0_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {bridge_0_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {bridge_0_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {bridge_0_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_0_s0_agent} {AVS_BURSTCOUNT_W} {10};set_instance_parameter_value {bridge_0_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_0_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_0_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {bridge_0_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {bridge_0_s0_agent} {MAX_BYTE_CNT} {512};set_instance_parameter_value {bridge_0_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {bridge_0_s0_agent} {ID} {19};set_instance_parameter_value {bridge_0_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_0_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_0_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {bridge_0_s0_agent} {SYNC_RESET} {0};add_instance {bridge_0_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {FIFO_DEPTH} {129};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {bridge_0_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {bridge_3_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {bridge_3_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {bridge_3_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {bridge_3_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {bridge_3_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {bridge_3_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {bridge_3_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {bridge_3_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_3_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {bridge_3_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_3_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_3_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {bridge_3_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {bridge_3_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {bridge_3_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_3_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_3_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_3_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {bridge_3_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {bridge_3_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {bridge_3_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {bridge_3_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {bridge_3_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {bridge_3_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {bridge_3_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_3_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_3_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_3_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_3_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {bridge_3_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {bridge_3_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {bridge_3_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {bridge_3_s0_agent} {ID} {22};set_instance_parameter_value {bridge_3_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_3_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_3_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {bridge_3_s0_agent} {SYNC_RESET} {0};add_instance {bridge_3_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {FIFO_DEPTH} {9};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {bridge_3_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {bridge_3_s0_agent_rdata_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {BITS_PER_SYMBOL} {34};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {FIFO_DEPTH} {16};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {USE_PACKETS} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {EMPTY_LATENCY} {3};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {USE_MEMORY_BLOCKS} {1};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {bridge_3_s0_agent_rdata_fifo} {SYNC_RESET} {0};add_instance {bridge_2_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {bridge_2_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {bridge_2_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {bridge_2_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {bridge_2_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {bridge_2_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {bridge_2_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {bridge_2_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_2_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {bridge_2_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_2_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_2_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {bridge_2_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {bridge_2_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {bridge_2_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_2_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_2_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_2_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {bridge_2_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {bridge_2_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {bridge_2_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {bridge_2_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {bridge_2_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {bridge_2_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {bridge_2_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_2_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_2_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_2_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_2_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {bridge_2_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {bridge_2_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {bridge_2_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {bridge_2_s0_agent} {ID} {21};set_instance_parameter_value {bridge_2_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_2_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_2_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {bridge_2_s0_agent} {SYNC_RESET} {0};add_instance {bridge_2_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {FIFO_DEPTH} {9};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {bridge_2_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {bridge_2_s0_agent_rdata_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {BITS_PER_SYMBOL} {34};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {FIFO_DEPTH} {16};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {USE_PACKETS} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {EMPTY_LATENCY} {3};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {USE_MEMORY_BLOCKS} {1};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {bridge_2_s0_agent_rdata_fifo} {SYNC_RESET} {0};add_instance {bridge_1_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {bridge_1_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {bridge_1_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {bridge_1_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {bridge_1_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {bridge_1_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {bridge_1_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {bridge_1_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_1_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {bridge_1_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_1_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_1_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {bridge_1_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {bridge_1_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {bridge_1_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_1_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_1_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_1_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {bridge_1_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {bridge_1_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {bridge_1_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {bridge_1_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {bridge_1_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {bridge_1_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {bridge_1_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_1_s0_agent} {AVS_BURSTCOUNT_W} {5};set_instance_parameter_value {bridge_1_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_1_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_1_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {bridge_1_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {bridge_1_s0_agent} {MAX_BYTE_CNT} {16};set_instance_parameter_value {bridge_1_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {bridge_1_s0_agent} {ID} {20};set_instance_parameter_value {bridge_1_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_1_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_1_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {bridge_1_s0_agent} {SYNC_RESET} {0};add_instance {bridge_1_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {FIFO_DEPTH} {17};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {bridge_1_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {mcu_subsystem_ram_0_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {ID} {28};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent} {SYNC_RESET} {0};add_instance {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {mcu_subsystem_ram_0_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {timer_1_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {timer_1_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {timer_1_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {timer_1_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {timer_1_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {timer_1_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {timer_1_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {timer_1_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {timer_1_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {timer_1_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {timer_1_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {timer_1_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {timer_1_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {timer_1_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {timer_1_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {timer_1_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {timer_1_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {timer_1_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {timer_1_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {timer_1_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {timer_1_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {timer_1_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {timer_1_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {timer_1_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {timer_1_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {timer_1_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {timer_1_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {timer_1_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {timer_1_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {timer_1_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {timer_1_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {timer_1_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {timer_1_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {timer_1_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {timer_1_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {timer_1_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {timer_1_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {timer_1_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {timer_1_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {timer_1_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {timer_1_s1_agent} {ID} {34};set_instance_parameter_value {timer_1_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {timer_1_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {timer_1_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {timer_1_s1_agent} {SYNC_RESET} {0};add_instance {timer_1_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {timer_1_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {timer_0_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {timer_0_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {timer_0_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {timer_0_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {timer_0_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {timer_0_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {timer_0_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {timer_0_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {timer_0_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {timer_0_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {timer_0_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {timer_0_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {timer_0_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {timer_0_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {timer_0_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {timer_0_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {timer_0_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {timer_0_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {timer_0_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {timer_0_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {timer_0_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {timer_0_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {timer_0_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {timer_0_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {timer_0_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {timer_0_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {timer_0_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {timer_0_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {timer_0_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {timer_0_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {timer_0_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {timer_0_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {timer_0_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {timer_0_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {timer_0_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {timer_0_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {timer_0_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {timer_0_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {timer_0_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {timer_0_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {timer_0_s1_agent} {ID} {33};set_instance_parameter_value {timer_0_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {timer_0_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {timer_0_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {timer_0_s1_agent} {SYNC_RESET} {0};add_instance {timer_0_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {timer_0_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {fmc_gpio_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {fmc_gpio_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {fmc_gpio_s1_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {fmc_gpio_s1_agent} {ST_DATA_W} {130};set_instance_parameter_value {fmc_gpio_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {fmc_gpio_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {fmc_gpio_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {fmc_gpio_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {fmc_gpio_s1_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {fmc_gpio_s1_agent} {ID} {23};set_instance_parameter_value {fmc_gpio_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {fmc_gpio_s1_agent} {SYNC_RESET} {0};add_instance {fmc_gpio_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {fmc_gpio_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {phy_interlaken_0_serial_clock_reconfig_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {ID} {30};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent} {SYNC_RESET} {0};add_instance {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {phy_interlaken_1_serial_clock_reconfig_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {ST_DATA_W} {130};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {ID} {32};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent} {SYNC_RESET} {0};add_instance {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {fmc_spi_spi_control_port_agent} {altera_merlin_slave_agent};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_ORI_BURST_SIZE_H} {120};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_ORI_BURST_SIZE_L} {118};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_RESPONSE_STATUS_H} {117};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_RESPONSE_STATUS_L} {116};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_PROTECTION_H} {111};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_PROTECTION_L} {109};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BURSTWRAP_L} {84};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_DATA_H} {31};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_DATA_L} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_SRC_ID_H} {101};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_DEST_ID_H} {107};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_DEST_ID_L} {102};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {ST_CHANNEL_W} {43};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {ST_DATA_W} {130};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {MAX_BURSTWRAP} {7};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {ID} {25};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {ECC_ENABLE} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent} {SYNC_RESET} {0};add_instance {fmc_spi_spi_control_port_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {BITS_PER_SYMBOL} {131};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {fmc_spi_spi_control_port_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {router} {altera_merlin_router};set_instance_parameter_value {router} {DESTINATION_ID} {28 27 31 29 26 25 21 24 23 33 34 20 32 9 9 3 3 30 7 7 1 1 18 6 6 0 0 16 14 12 17 15 13 11 10 5 8 8 2 2 4 22 19 };set_instance_parameter_value {router} {CHANNEL_ID} {0000001000000000000000000000000000000000000 0000000000000000000000001000000000000000000 0000000000000000000100000000000000000000000 0000000000000000000010000000000000000000000 0000000000000000000000000010000000000000000 1000000000000000000000000000000000000000000 0000000010000000000000000000000000000000000 0000000000000000000000000100000000000000000 0001000000000000000000000000000000000000000 0000100000000000000000000000000000000000000 0000010000000000000000000000000000000000000 0000000100000000000000000000000000000000000 0100000000000000000000000000000000000000000 0000000000000000000000000000000000001000000 0000000000000000000000000000000000010000000 0000000000000000000000000000000000000010000 0000000000000000000000000000000000000100000 0010000000000000000000000000000000000000000 0000000000000000000000000000100000000000000 0000000000000000000000000001000000000000000 0000000000000000000000000000000010000000000 0000000000000000000000000000000100000000000 0000000000010000000000000000000000000000000 0000000000000000000000000000001000000000000 0000000000000000000000000000010000000000000 0000000000000000000000000000000000100000000 0000000000000000000000000000000001000000000 0000000000001000000000000000000000000000000 0000000000000100000000000000000000000000000 0000000000000010000000000000000000000000000 0000000000000001000000000000000000000000000 0000000000000000100000000000000000000000000 0000000000000000010000000000000000000000000 0000000000000000001000000000000000000000000 0000000000000000000001000000000000000000000 0000000000000000000000100000000000000000000 0000000000000000000000000000000000000000100 0000000000000000000000000000000000000001000 0000000000000000000000000000000000000000001 0000000000000000000000000000000000000000010 0000000000000000000000010000000000000000000 0000000001000000000000000000000000000000000 0000000000100000000000000000000000000000000 };set_instance_parameter_value {router} {TYPE_OF_TRANSACTION} {both both both both both both both both both both both both both write read write read both write read write read both write read write read both both both both both both both both both write read write read both both both };set_instance_parameter_value {router} {START_ADDRESS} {0x0 0x20000 0x20800 0x20c00 0x21000 0x21020 0x21040 0x21080 0x210c0 0x210e0 0x21100 0x22000 0x23000 0x24000 0x24000 0x28000 0x28000 0x2c000 0x2d000 0x2d000 0x2e000 0x2e000 0x2f000 0x30000 0x30000 0x40000 0x40000 0x50000 0x51000 0x52000 0x53000 0x54000 0x55000 0x56000 0x57000 0x58000 0x59000 0x59000 0x5a000 0x5a000 0x5b000 0x8000000 0x80000000 };set_instance_parameter_value {router} {END_ADDRESS} {0x20000 0x20800 0x20c00 0x21000 0x21008 0x21040 0x21080 0x210c0 0x210e0 0x21100 0x21120 0x23000 0x24000 0x28000 0x28000 0x2c000 0x2c000 0x2d000 0x2e000 0x2e000 0x2f000 0x2f000 0x30000 0x40000 0x40000 0x50000 0x50000 0x51000 0x52000 0x53000 0x54000 0x55000 0x56000 0x57000 0x58000 0x59000 0x5a000 0x5a000 0x5b000 0x5b000 0x5c000 0x10000000 0x100000000 };set_instance_parameter_value {router} {NON_SECURED_TAG} {1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 };set_instance_parameter_value {router} {SECURED_RANGE_PAIRS} {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 };set_instance_parameter_value {router} {SECURED_RANGE_LIST} {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 };set_instance_parameter_value {router} {SPAN_OFFSET} {};set_instance_parameter_value {router} {PKT_ADDR_H} {67};set_instance_parameter_value {router} {PKT_ADDR_L} {36};set_instance_parameter_value {router} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router} {PKT_TRANS_READ} {71};set_instance_parameter_value {router} {ST_DATA_W} {130};set_instance_parameter_value {router} {ST_CHANNEL_W} {43};set_instance_parameter_value {router} {DECODER_TYPE} {0};set_instance_parameter_value {router} {DEFAULT_CHANNEL} {32};set_instance_parameter_value {router} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_DESTID} {19};set_instance_parameter_value {router} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router} {SYNC_RESET} {0};add_instance {router_001} {altera_merlin_router};set_instance_parameter_value {router_001} {DESTINATION_ID} {28 27 21 20 22 19 };set_instance_parameter_value {router_001} {CHANNEL_ID} {100000 000001 001000 010000 000100 000010 };set_instance_parameter_value {router_001} {TYPE_OF_TRANSACTION} {both both both both both both };set_instance_parameter_value {router_001} {START_ADDRESS} {0x0 0x20000 0x21040 0x22000 0x8000000 0x80000000 };set_instance_parameter_value {router_001} {END_ADDRESS} {0x20000 0x20800 0x21080 0x23000 0x10000000 0x100000000 };set_instance_parameter_value {router_001} {NON_SECURED_TAG} {1 1 1 1 1 1 };set_instance_parameter_value {router_001} {SECURED_RANGE_PAIRS} {0 0 0 0 0 0 };set_instance_parameter_value {router_001} {SECURED_RANGE_LIST} {0 0 0 0 0 0 };set_instance_parameter_value {router_001} {SPAN_OFFSET} {};set_instance_parameter_value {router_001} {PKT_ADDR_H} {67};set_instance_parameter_value {router_001} {PKT_ADDR_L} {36};set_instance_parameter_value {router_001} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_001} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_001} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_001} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_001} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_001} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_001} {ST_DATA_W} {130};set_instance_parameter_value {router_001} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_001} {DECODER_TYPE} {0};set_instance_parameter_value {router_001} {DEFAULT_CHANNEL} {1};set_instance_parameter_value {router_001} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_DESTID} {19};set_instance_parameter_value {router_001} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_001} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_001} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_001} {SYNC_RESET} {0};add_instance {router_002} {altera_merlin_router};set_instance_parameter_value {router_002} {DESTINATION_ID} {19 };set_instance_parameter_value {router_002} {CHANNEL_ID} {1 };set_instance_parameter_value {router_002} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_002} {START_ADDRESS} {0x80000000 };set_instance_parameter_value {router_002} {END_ADDRESS} {0x100000000 };set_instance_parameter_value {router_002} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_002} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_002} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_002} {SPAN_OFFSET} {};set_instance_parameter_value {router_002} {PKT_ADDR_H} {67};set_instance_parameter_value {router_002} {PKT_ADDR_L} {36};set_instance_parameter_value {router_002} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_002} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_002} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_002} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_002} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_002} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_002} {ST_DATA_W} {130};set_instance_parameter_value {router_002} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_002} {DECODER_TYPE} {0};set_instance_parameter_value {router_002} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_002} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_002} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_002} {DEFAULT_DESTID} {19};set_instance_parameter_value {router_002} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_002} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_002} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_002} {SYNC_RESET} {0};add_instance {router_003} {altera_merlin_router};set_instance_parameter_value {router_003} {DESTINATION_ID} {19 };set_instance_parameter_value {router_003} {CHANNEL_ID} {1 };set_instance_parameter_value {router_003} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_003} {START_ADDRESS} {0x80000000 };set_instance_parameter_value {router_003} {END_ADDRESS} {0x100000000 };set_instance_parameter_value {router_003} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_003} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_003} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_003} {SPAN_OFFSET} {};set_instance_parameter_value {router_003} {PKT_ADDR_H} {67};set_instance_parameter_value {router_003} {PKT_ADDR_L} {36};set_instance_parameter_value {router_003} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_003} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_003} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_003} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_003} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_003} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_003} {ST_DATA_W} {130};set_instance_parameter_value {router_003} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_003} {DECODER_TYPE} {0};set_instance_parameter_value {router_003} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_003} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_003} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_003} {DEFAULT_DESTID} {19};set_instance_parameter_value {router_003} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_003} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_003} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_003} {SYNC_RESET} {0};add_instance {router_004} {altera_merlin_router};set_instance_parameter_value {router_004} {DESTINATION_ID} {0 };set_instance_parameter_value {router_004} {CHANNEL_ID} {1 };set_instance_parameter_value {router_004} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_004} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_004} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_004} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_004} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_004} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_004} {SPAN_OFFSET} {};set_instance_parameter_value {router_004} {PKT_ADDR_H} {67};set_instance_parameter_value {router_004} {PKT_ADDR_L} {36};set_instance_parameter_value {router_004} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_004} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_004} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_004} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_004} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_004} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_004} {ST_DATA_W} {130};set_instance_parameter_value {router_004} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_004} {DECODER_TYPE} {1};set_instance_parameter_value {router_004} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_004} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_004} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_004} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_004} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_004} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_004} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_004} {SYNC_RESET} {0};add_instance {router_005} {altera_merlin_router};set_instance_parameter_value {router_005} {DESTINATION_ID} {0 };set_instance_parameter_value {router_005} {CHANNEL_ID} {1 };set_instance_parameter_value {router_005} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_005} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_005} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_005} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_005} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_005} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_005} {SPAN_OFFSET} {};set_instance_parameter_value {router_005} {PKT_ADDR_H} {67};set_instance_parameter_value {router_005} {PKT_ADDR_L} {36};set_instance_parameter_value {router_005} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_005} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_005} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_005} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_005} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_005} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_005} {ST_DATA_W} {130};set_instance_parameter_value {router_005} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_005} {DECODER_TYPE} {1};set_instance_parameter_value {router_005} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_005} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_005} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_005} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_005} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_005} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_005} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_005} {SYNC_RESET} {0};add_instance {router_006} {altera_merlin_router};set_instance_parameter_value {router_006} {DESTINATION_ID} {0 };set_instance_parameter_value {router_006} {CHANNEL_ID} {1 };set_instance_parameter_value {router_006} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_006} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_006} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_006} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_006} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_006} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_006} {SPAN_OFFSET} {};set_instance_parameter_value {router_006} {PKT_ADDR_H} {67};set_instance_parameter_value {router_006} {PKT_ADDR_L} {36};set_instance_parameter_value {router_006} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_006} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_006} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_006} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_006} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_006} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_006} {ST_DATA_W} {130};set_instance_parameter_value {router_006} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_006} {DECODER_TYPE} {1};set_instance_parameter_value {router_006} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_006} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_006} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_006} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_006} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_006} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_006} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_006} {SYNC_RESET} {0};add_instance {router_007} {altera_merlin_router};set_instance_parameter_value {router_007} {DESTINATION_ID} {0 };set_instance_parameter_value {router_007} {CHANNEL_ID} {1 };set_instance_parameter_value {router_007} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_007} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_007} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_007} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_007} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_007} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_007} {SPAN_OFFSET} {};set_instance_parameter_value {router_007} {PKT_ADDR_H} {67};set_instance_parameter_value {router_007} {PKT_ADDR_L} {36};set_instance_parameter_value {router_007} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_007} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_007} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_007} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_007} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_007} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_007} {ST_DATA_W} {130};set_instance_parameter_value {router_007} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_007} {DECODER_TYPE} {1};set_instance_parameter_value {router_007} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_007} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_007} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_007} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_007} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_007} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_007} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_007} {SYNC_RESET} {0};add_instance {router_008} {altera_merlin_router};set_instance_parameter_value {router_008} {DESTINATION_ID} {0 };set_instance_parameter_value {router_008} {CHANNEL_ID} {1 };set_instance_parameter_value {router_008} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_008} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_008} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_008} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_008} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_008} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_008} {SPAN_OFFSET} {};set_instance_parameter_value {router_008} {PKT_ADDR_H} {67};set_instance_parameter_value {router_008} {PKT_ADDR_L} {36};set_instance_parameter_value {router_008} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_008} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_008} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_008} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_008} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_008} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_008} {ST_DATA_W} {130};set_instance_parameter_value {router_008} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_008} {DECODER_TYPE} {1};set_instance_parameter_value {router_008} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_008} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_008} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_008} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_008} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_008} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_008} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_008} {SYNC_RESET} {0};add_instance {router_009} {altera_merlin_router};set_instance_parameter_value {router_009} {DESTINATION_ID} {0 };set_instance_parameter_value {router_009} {CHANNEL_ID} {1 };set_instance_parameter_value {router_009} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_009} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_009} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_009} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_009} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_009} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_009} {SPAN_OFFSET} {};set_instance_parameter_value {router_009} {PKT_ADDR_H} {67};set_instance_parameter_value {router_009} {PKT_ADDR_L} {36};set_instance_parameter_value {router_009} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_009} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_009} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_009} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_009} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_009} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_009} {ST_DATA_W} {130};set_instance_parameter_value {router_009} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_009} {DECODER_TYPE} {1};set_instance_parameter_value {router_009} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_009} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_009} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_009} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_009} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_009} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_009} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_009} {SYNC_RESET} {0};add_instance {router_010} {altera_merlin_router};set_instance_parameter_value {router_010} {DESTINATION_ID} {0 };set_instance_parameter_value {router_010} {CHANNEL_ID} {1 };set_instance_parameter_value {router_010} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_010} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_010} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_010} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_010} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_010} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_010} {SPAN_OFFSET} {};set_instance_parameter_value {router_010} {PKT_ADDR_H} {67};set_instance_parameter_value {router_010} {PKT_ADDR_L} {36};set_instance_parameter_value {router_010} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_010} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_010} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_010} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_010} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_010} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_010} {ST_DATA_W} {130};set_instance_parameter_value {router_010} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_010} {DECODER_TYPE} {1};set_instance_parameter_value {router_010} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_010} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_010} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_010} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_010} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_010} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_010} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_010} {SYNC_RESET} {0};add_instance {router_011} {altera_merlin_router};set_instance_parameter_value {router_011} {DESTINATION_ID} {0 };set_instance_parameter_value {router_011} {CHANNEL_ID} {1 };set_instance_parameter_value {router_011} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_011} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_011} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_011} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_011} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_011} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_011} {SPAN_OFFSET} {};set_instance_parameter_value {router_011} {PKT_ADDR_H} {67};set_instance_parameter_value {router_011} {PKT_ADDR_L} {36};set_instance_parameter_value {router_011} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_011} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_011} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_011} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_011} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_011} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_011} {ST_DATA_W} {130};set_instance_parameter_value {router_011} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_011} {DECODER_TYPE} {1};set_instance_parameter_value {router_011} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_011} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_011} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_011} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_011} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_011} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_011} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_011} {SYNC_RESET} {0};add_instance {router_012} {altera_merlin_router};set_instance_parameter_value {router_012} {DESTINATION_ID} {0 };set_instance_parameter_value {router_012} {CHANNEL_ID} {1 };set_instance_parameter_value {router_012} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_012} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_012} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_012} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_012} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_012} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_012} {SPAN_OFFSET} {};set_instance_parameter_value {router_012} {PKT_ADDR_H} {67};set_instance_parameter_value {router_012} {PKT_ADDR_L} {36};set_instance_parameter_value {router_012} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_012} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_012} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_012} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_012} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_012} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_012} {ST_DATA_W} {130};set_instance_parameter_value {router_012} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_012} {DECODER_TYPE} {1};set_instance_parameter_value {router_012} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_012} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_012} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_012} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_012} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_012} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_012} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_012} {SYNC_RESET} {0};add_instance {router_013} {altera_merlin_router};set_instance_parameter_value {router_013} {DESTINATION_ID} {0 };set_instance_parameter_value {router_013} {CHANNEL_ID} {1 };set_instance_parameter_value {router_013} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_013} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_013} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_013} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_013} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_013} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_013} {SPAN_OFFSET} {};set_instance_parameter_value {router_013} {PKT_ADDR_H} {67};set_instance_parameter_value {router_013} {PKT_ADDR_L} {36};set_instance_parameter_value {router_013} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_013} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_013} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_013} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_013} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_013} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_013} {ST_DATA_W} {130};set_instance_parameter_value {router_013} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_013} {DECODER_TYPE} {1};set_instance_parameter_value {router_013} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_013} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_013} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_013} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_013} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_013} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_013} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_013} {SYNC_RESET} {0};add_instance {router_014} {altera_merlin_router};set_instance_parameter_value {router_014} {DESTINATION_ID} {0 };set_instance_parameter_value {router_014} {CHANNEL_ID} {1 };set_instance_parameter_value {router_014} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_014} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_014} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_014} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_014} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_014} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_014} {SPAN_OFFSET} {};set_instance_parameter_value {router_014} {PKT_ADDR_H} {67};set_instance_parameter_value {router_014} {PKT_ADDR_L} {36};set_instance_parameter_value {router_014} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_014} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_014} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_014} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_014} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_014} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_014} {ST_DATA_W} {130};set_instance_parameter_value {router_014} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_014} {DECODER_TYPE} {1};set_instance_parameter_value {router_014} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_014} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_014} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_014} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_014} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_014} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_014} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_014} {SYNC_RESET} {0};add_instance {router_015} {altera_merlin_router};set_instance_parameter_value {router_015} {DESTINATION_ID} {0 };set_instance_parameter_value {router_015} {CHANNEL_ID} {1 };set_instance_parameter_value {router_015} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_015} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_015} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_015} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_015} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_015} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_015} {SPAN_OFFSET} {};set_instance_parameter_value {router_015} {PKT_ADDR_H} {67};set_instance_parameter_value {router_015} {PKT_ADDR_L} {36};set_instance_parameter_value {router_015} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_015} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_015} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_015} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_015} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_015} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_015} {ST_DATA_W} {130};set_instance_parameter_value {router_015} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_015} {DECODER_TYPE} {1};set_instance_parameter_value {router_015} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_015} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_015} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_015} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_015} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_015} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_015} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_015} {SYNC_RESET} {0};add_instance {router_016} {altera_merlin_router};set_instance_parameter_value {router_016} {DESTINATION_ID} {0 };set_instance_parameter_value {router_016} {CHANNEL_ID} {1 };set_instance_parameter_value {router_016} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_016} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_016} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_016} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_016} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_016} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_016} {SPAN_OFFSET} {};set_instance_parameter_value {router_016} {PKT_ADDR_H} {67};set_instance_parameter_value {router_016} {PKT_ADDR_L} {36};set_instance_parameter_value {router_016} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_016} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_016} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_016} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_016} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_016} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_016} {ST_DATA_W} {130};set_instance_parameter_value {router_016} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_016} {DECODER_TYPE} {1};set_instance_parameter_value {router_016} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_016} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_016} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_016} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_016} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_016} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_016} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_016} {SYNC_RESET} {0};add_instance {router_017} {altera_merlin_router};set_instance_parameter_value {router_017} {DESTINATION_ID} {0 };set_instance_parameter_value {router_017} {CHANNEL_ID} {1 };set_instance_parameter_value {router_017} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_017} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_017} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_017} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_017} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_017} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_017} {SPAN_OFFSET} {};set_instance_parameter_value {router_017} {PKT_ADDR_H} {67};set_instance_parameter_value {router_017} {PKT_ADDR_L} {36};set_instance_parameter_value {router_017} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_017} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_017} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_017} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_017} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_017} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_017} {ST_DATA_W} {130};set_instance_parameter_value {router_017} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_017} {DECODER_TYPE} {1};set_instance_parameter_value {router_017} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_017} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_017} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_017} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_017} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_017} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_017} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_017} {SYNC_RESET} {0};add_instance {router_018} {altera_merlin_router};set_instance_parameter_value {router_018} {DESTINATION_ID} {0 };set_instance_parameter_value {router_018} {CHANNEL_ID} {1 };set_instance_parameter_value {router_018} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_018} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_018} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_018} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_018} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_018} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_018} {SPAN_OFFSET} {};set_instance_parameter_value {router_018} {PKT_ADDR_H} {67};set_instance_parameter_value {router_018} {PKT_ADDR_L} {36};set_instance_parameter_value {router_018} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_018} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_018} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_018} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_018} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_018} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_018} {ST_DATA_W} {130};set_instance_parameter_value {router_018} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_018} {DECODER_TYPE} {1};set_instance_parameter_value {router_018} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_018} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_018} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_018} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_018} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_018} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_018} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_018} {SYNC_RESET} {0};add_instance {router_019} {altera_merlin_router};set_instance_parameter_value {router_019} {DESTINATION_ID} {0 };set_instance_parameter_value {router_019} {CHANNEL_ID} {1 };set_instance_parameter_value {router_019} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_019} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_019} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_019} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_019} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_019} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_019} {SPAN_OFFSET} {};set_instance_parameter_value {router_019} {PKT_ADDR_H} {67};set_instance_parameter_value {router_019} {PKT_ADDR_L} {36};set_instance_parameter_value {router_019} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_019} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_019} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_019} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_019} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_019} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_019} {ST_DATA_W} {130};set_instance_parameter_value {router_019} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_019} {DECODER_TYPE} {1};set_instance_parameter_value {router_019} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_019} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_019} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_019} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_019} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_019} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_019} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_019} {SYNC_RESET} {0};add_instance {router_020} {altera_merlin_router};set_instance_parameter_value {router_020} {DESTINATION_ID} {0 };set_instance_parameter_value {router_020} {CHANNEL_ID} {1 };set_instance_parameter_value {router_020} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_020} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_020} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_020} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_020} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_020} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_020} {SPAN_OFFSET} {};set_instance_parameter_value {router_020} {PKT_ADDR_H} {67};set_instance_parameter_value {router_020} {PKT_ADDR_L} {36};set_instance_parameter_value {router_020} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_020} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_020} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_020} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_020} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_020} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_020} {ST_DATA_W} {130};set_instance_parameter_value {router_020} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_020} {DECODER_TYPE} {1};set_instance_parameter_value {router_020} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_020} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_020} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_020} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_020} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_020} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_020} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_020} {SYNC_RESET} {0};add_instance {router_021} {altera_merlin_router};set_instance_parameter_value {router_021} {DESTINATION_ID} {0 };set_instance_parameter_value {router_021} {CHANNEL_ID} {1 };set_instance_parameter_value {router_021} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_021} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_021} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_021} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_021} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_021} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_021} {SPAN_OFFSET} {};set_instance_parameter_value {router_021} {PKT_ADDR_H} {67};set_instance_parameter_value {router_021} {PKT_ADDR_L} {36};set_instance_parameter_value {router_021} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_021} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_021} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_021} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_021} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_021} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_021} {ST_DATA_W} {130};set_instance_parameter_value {router_021} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_021} {DECODER_TYPE} {1};set_instance_parameter_value {router_021} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_021} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_021} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_021} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_021} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_021} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_021} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_021} {SYNC_RESET} {0};add_instance {router_022} {altera_merlin_router};set_instance_parameter_value {router_022} {DESTINATION_ID} {0 1 };set_instance_parameter_value {router_022} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_022} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_022} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_022} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_022} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_022} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_022} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_022} {SPAN_OFFSET} {};set_instance_parameter_value {router_022} {PKT_ADDR_H} {67};set_instance_parameter_value {router_022} {PKT_ADDR_L} {36};set_instance_parameter_value {router_022} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_022} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_022} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_022} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_022} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_022} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_022} {ST_DATA_W} {130};set_instance_parameter_value {router_022} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_022} {DECODER_TYPE} {1};set_instance_parameter_value {router_022} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_022} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_022} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_022} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_022} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_022} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_022} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_022} {SYNC_RESET} {0};add_instance {router_023} {altera_merlin_router};set_instance_parameter_value {router_023} {DESTINATION_ID} {0 };set_instance_parameter_value {router_023} {CHANNEL_ID} {1 };set_instance_parameter_value {router_023} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_023} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_023} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_023} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_023} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_023} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_023} {SPAN_OFFSET} {};set_instance_parameter_value {router_023} {PKT_ADDR_H} {67};set_instance_parameter_value {router_023} {PKT_ADDR_L} {36};set_instance_parameter_value {router_023} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_023} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_023} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_023} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_023} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_023} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_023} {ST_DATA_W} {130};set_instance_parameter_value {router_023} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_023} {DECODER_TYPE} {1};set_instance_parameter_value {router_023} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_023} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_023} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_023} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_023} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_023} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_023} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_023} {SYNC_RESET} {0};add_instance {router_024} {altera_merlin_router};set_instance_parameter_value {router_024} {DESTINATION_ID} {0 };set_instance_parameter_value {router_024} {CHANNEL_ID} {1 };set_instance_parameter_value {router_024} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_024} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_024} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_024} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_024} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_024} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_024} {SPAN_OFFSET} {};set_instance_parameter_value {router_024} {PKT_ADDR_H} {67};set_instance_parameter_value {router_024} {PKT_ADDR_L} {36};set_instance_parameter_value {router_024} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_024} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_024} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_024} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_024} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_024} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_024} {ST_DATA_W} {130};set_instance_parameter_value {router_024} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_024} {DECODER_TYPE} {1};set_instance_parameter_value {router_024} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_024} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_024} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_024} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_024} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_024} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_024} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_024} {SYNC_RESET} {0};add_instance {router_025} {altera_merlin_router};set_instance_parameter_value {router_025} {DESTINATION_ID} {0 };set_instance_parameter_value {router_025} {CHANNEL_ID} {1 };set_instance_parameter_value {router_025} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_025} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_025} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_025} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_025} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_025} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_025} {SPAN_OFFSET} {};set_instance_parameter_value {router_025} {PKT_ADDR_H} {67};set_instance_parameter_value {router_025} {PKT_ADDR_L} {36};set_instance_parameter_value {router_025} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_025} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_025} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_025} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_025} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_025} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_025} {ST_DATA_W} {130};set_instance_parameter_value {router_025} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_025} {DECODER_TYPE} {1};set_instance_parameter_value {router_025} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_025} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_025} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_025} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_025} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_025} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_025} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_025} {SYNC_RESET} {0};add_instance {router_026} {altera_merlin_router};set_instance_parameter_value {router_026} {DESTINATION_ID} {0 };set_instance_parameter_value {router_026} {CHANNEL_ID} {1 };set_instance_parameter_value {router_026} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_026} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_026} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_026} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_026} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_026} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_026} {SPAN_OFFSET} {};set_instance_parameter_value {router_026} {PKT_ADDR_H} {67};set_instance_parameter_value {router_026} {PKT_ADDR_L} {36};set_instance_parameter_value {router_026} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_026} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_026} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_026} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_026} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_026} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_026} {ST_DATA_W} {130};set_instance_parameter_value {router_026} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_026} {DECODER_TYPE} {1};set_instance_parameter_value {router_026} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_026} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_026} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_026} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_026} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_026} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_026} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_026} {SYNC_RESET} {0};add_instance {router_027} {altera_merlin_router};set_instance_parameter_value {router_027} {DESTINATION_ID} {0 };set_instance_parameter_value {router_027} {CHANNEL_ID} {1 };set_instance_parameter_value {router_027} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_027} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_027} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_027} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_027} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_027} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_027} {SPAN_OFFSET} {};set_instance_parameter_value {router_027} {PKT_ADDR_H} {67};set_instance_parameter_value {router_027} {PKT_ADDR_L} {36};set_instance_parameter_value {router_027} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_027} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_027} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_027} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_027} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_027} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_027} {ST_DATA_W} {130};set_instance_parameter_value {router_027} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_027} {DECODER_TYPE} {1};set_instance_parameter_value {router_027} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_027} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_027} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_027} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_027} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_027} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_027} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_027} {SYNC_RESET} {0};add_instance {router_028} {altera_merlin_router};set_instance_parameter_value {router_028} {DESTINATION_ID} {0 };set_instance_parameter_value {router_028} {CHANNEL_ID} {1 };set_instance_parameter_value {router_028} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_028} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_028} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_028} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_028} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_028} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_028} {SPAN_OFFSET} {};set_instance_parameter_value {router_028} {PKT_ADDR_H} {67};set_instance_parameter_value {router_028} {PKT_ADDR_L} {36};set_instance_parameter_value {router_028} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_028} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_028} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_028} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_028} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_028} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_028} {ST_DATA_W} {130};set_instance_parameter_value {router_028} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_028} {DECODER_TYPE} {1};set_instance_parameter_value {router_028} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_028} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_028} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_028} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_028} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_028} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_028} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_028} {SYNC_RESET} {0};add_instance {router_029} {altera_merlin_router};set_instance_parameter_value {router_029} {DESTINATION_ID} {0 };set_instance_parameter_value {router_029} {CHANNEL_ID} {1 };set_instance_parameter_value {router_029} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_029} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_029} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_029} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_029} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_029} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_029} {SPAN_OFFSET} {};set_instance_parameter_value {router_029} {PKT_ADDR_H} {67};set_instance_parameter_value {router_029} {PKT_ADDR_L} {36};set_instance_parameter_value {router_029} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_029} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_029} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_029} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_029} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_029} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_029} {ST_DATA_W} {130};set_instance_parameter_value {router_029} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_029} {DECODER_TYPE} {1};set_instance_parameter_value {router_029} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_029} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_029} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_029} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_029} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_029} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_029} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_029} {SYNC_RESET} {0};add_instance {router_030} {altera_merlin_router};set_instance_parameter_value {router_030} {DESTINATION_ID} {0 };set_instance_parameter_value {router_030} {CHANNEL_ID} {1 };set_instance_parameter_value {router_030} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_030} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_030} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_030} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_030} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_030} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_030} {SPAN_OFFSET} {};set_instance_parameter_value {router_030} {PKT_ADDR_H} {67};set_instance_parameter_value {router_030} {PKT_ADDR_L} {36};set_instance_parameter_value {router_030} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_030} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_030} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_030} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_030} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_030} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_030} {ST_DATA_W} {130};set_instance_parameter_value {router_030} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_030} {DECODER_TYPE} {1};set_instance_parameter_value {router_030} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_030} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_030} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_030} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_030} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_030} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_030} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_030} {SYNC_RESET} {0};add_instance {router_031} {altera_merlin_router};set_instance_parameter_value {router_031} {DESTINATION_ID} {0 };set_instance_parameter_value {router_031} {CHANNEL_ID} {1 };set_instance_parameter_value {router_031} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_031} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_031} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_031} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_031} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_031} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_031} {SPAN_OFFSET} {};set_instance_parameter_value {router_031} {PKT_ADDR_H} {67};set_instance_parameter_value {router_031} {PKT_ADDR_L} {36};set_instance_parameter_value {router_031} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_031} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_031} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_031} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_031} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_031} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_031} {ST_DATA_W} {130};set_instance_parameter_value {router_031} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_031} {DECODER_TYPE} {1};set_instance_parameter_value {router_031} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_031} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_031} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_031} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_031} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_031} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_031} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_031} {SYNC_RESET} {0};add_instance {router_032} {altera_merlin_router};set_instance_parameter_value {router_032} {DESTINATION_ID} {0 };set_instance_parameter_value {router_032} {CHANNEL_ID} {1 };set_instance_parameter_value {router_032} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_032} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_032} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_032} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_032} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_032} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_032} {SPAN_OFFSET} {};set_instance_parameter_value {router_032} {PKT_ADDR_H} {67};set_instance_parameter_value {router_032} {PKT_ADDR_L} {36};set_instance_parameter_value {router_032} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_032} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_032} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_032} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_032} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_032} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_032} {ST_DATA_W} {130};set_instance_parameter_value {router_032} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_032} {DECODER_TYPE} {1};set_instance_parameter_value {router_032} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_032} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_032} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_032} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_032} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_032} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_032} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_032} {SYNC_RESET} {0};add_instance {router_033} {altera_merlin_router};set_instance_parameter_value {router_033} {DESTINATION_ID} {0 };set_instance_parameter_value {router_033} {CHANNEL_ID} {1 };set_instance_parameter_value {router_033} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_033} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_033} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_033} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_033} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_033} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_033} {SPAN_OFFSET} {};set_instance_parameter_value {router_033} {PKT_ADDR_H} {67};set_instance_parameter_value {router_033} {PKT_ADDR_L} {36};set_instance_parameter_value {router_033} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_033} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_033} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_033} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_033} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_033} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_033} {ST_DATA_W} {130};set_instance_parameter_value {router_033} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_033} {DECODER_TYPE} {1};set_instance_parameter_value {router_033} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_033} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_033} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_033} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_033} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_033} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_033} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_033} {SYNC_RESET} {0};add_instance {router_034} {altera_merlin_router};set_instance_parameter_value {router_034} {DESTINATION_ID} {0 };set_instance_parameter_value {router_034} {CHANNEL_ID} {1 };set_instance_parameter_value {router_034} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_034} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_034} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_034} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_034} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_034} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_034} {SPAN_OFFSET} {};set_instance_parameter_value {router_034} {PKT_ADDR_H} {67};set_instance_parameter_value {router_034} {PKT_ADDR_L} {36};set_instance_parameter_value {router_034} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_034} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_034} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_034} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_034} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_034} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_034} {ST_DATA_W} {130};set_instance_parameter_value {router_034} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_034} {DECODER_TYPE} {1};set_instance_parameter_value {router_034} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_034} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_034} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_034} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_034} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_034} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_034} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_034} {SYNC_RESET} {0};add_instance {router_035} {altera_merlin_router};set_instance_parameter_value {router_035} {DESTINATION_ID} {0 };set_instance_parameter_value {router_035} {CHANNEL_ID} {1 };set_instance_parameter_value {router_035} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_035} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_035} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_035} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_035} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_035} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_035} {SPAN_OFFSET} {};set_instance_parameter_value {router_035} {PKT_ADDR_H} {67};set_instance_parameter_value {router_035} {PKT_ADDR_L} {36};set_instance_parameter_value {router_035} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_035} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_035} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_035} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_035} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_035} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_035} {ST_DATA_W} {130};set_instance_parameter_value {router_035} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_035} {DECODER_TYPE} {1};set_instance_parameter_value {router_035} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_035} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_035} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_035} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_035} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_035} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_035} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_035} {SYNC_RESET} {0};add_instance {router_036} {altera_merlin_router};set_instance_parameter_value {router_036} {DESTINATION_ID} {0 1 2 3 };set_instance_parameter_value {router_036} {CHANNEL_ID} {0001 0010 0100 1000 };set_instance_parameter_value {router_036} {TYPE_OF_TRANSACTION} {both read both both };set_instance_parameter_value {router_036} {START_ADDRESS} {0x0 0x0 0x0 0x0 };set_instance_parameter_value {router_036} {END_ADDRESS} {0x0 0x0 0x0 0x0 };set_instance_parameter_value {router_036} {NON_SECURED_TAG} {1 1 1 1 };set_instance_parameter_value {router_036} {SECURED_RANGE_PAIRS} {0 0 0 0 };set_instance_parameter_value {router_036} {SECURED_RANGE_LIST} {0 0 0 0 };set_instance_parameter_value {router_036} {SPAN_OFFSET} {};set_instance_parameter_value {router_036} {PKT_ADDR_H} {67};set_instance_parameter_value {router_036} {PKT_ADDR_L} {36};set_instance_parameter_value {router_036} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_036} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_036} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_036} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_036} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_036} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_036} {ST_DATA_W} {130};set_instance_parameter_value {router_036} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_036} {DECODER_TYPE} {1};set_instance_parameter_value {router_036} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_036} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_036} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_036} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_036} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_036} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_036} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_036} {SYNC_RESET} {0};add_instance {router_037} {altera_merlin_router};set_instance_parameter_value {router_037} {DESTINATION_ID} {0 1 };set_instance_parameter_value {router_037} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_037} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_037} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_037} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_037} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_037} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_037} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_037} {SPAN_OFFSET} {};set_instance_parameter_value {router_037} {PKT_ADDR_H} {67};set_instance_parameter_value {router_037} {PKT_ADDR_L} {36};set_instance_parameter_value {router_037} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_037} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_037} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_037} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_037} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_037} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_037} {ST_DATA_W} {130};set_instance_parameter_value {router_037} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_037} {DECODER_TYPE} {1};set_instance_parameter_value {router_037} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_037} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_037} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_037} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_037} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_037} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_037} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_037} {SYNC_RESET} {0};add_instance {router_038} {altera_merlin_router};set_instance_parameter_value {router_038} {DESTINATION_ID} {0 1 };set_instance_parameter_value {router_038} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_038} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_038} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_038} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_038} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_038} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_038} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_038} {SPAN_OFFSET} {};set_instance_parameter_value {router_038} {PKT_ADDR_H} {67};set_instance_parameter_value {router_038} {PKT_ADDR_L} {36};set_instance_parameter_value {router_038} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_038} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_038} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_038} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_038} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_038} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_038} {ST_DATA_W} {130};set_instance_parameter_value {router_038} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_038} {DECODER_TYPE} {1};set_instance_parameter_value {router_038} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_038} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_038} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_038} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_038} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_038} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_038} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_038} {SYNC_RESET} {0};add_instance {router_039} {altera_merlin_router};set_instance_parameter_value {router_039} {DESTINATION_ID} {0 1 };set_instance_parameter_value {router_039} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_039} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_039} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_039} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_039} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_039} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_039} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_039} {SPAN_OFFSET} {};set_instance_parameter_value {router_039} {PKT_ADDR_H} {67};set_instance_parameter_value {router_039} {PKT_ADDR_L} {36};set_instance_parameter_value {router_039} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_039} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_039} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_039} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_039} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_039} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_039} {ST_DATA_W} {130};set_instance_parameter_value {router_039} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_039} {DECODER_TYPE} {1};set_instance_parameter_value {router_039} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_039} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_039} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_039} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_039} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_039} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_039} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_039} {SYNC_RESET} {0};add_instance {router_040} {altera_merlin_router};set_instance_parameter_value {router_040} {DESTINATION_ID} {0 1 };set_instance_parameter_value {router_040} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_040} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_040} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_040} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_040} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_040} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_040} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_040} {SPAN_OFFSET} {};set_instance_parameter_value {router_040} {PKT_ADDR_H} {67};set_instance_parameter_value {router_040} {PKT_ADDR_L} {36};set_instance_parameter_value {router_040} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_040} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_040} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_040} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_040} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_040} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_040} {ST_DATA_W} {130};set_instance_parameter_value {router_040} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_040} {DECODER_TYPE} {1};set_instance_parameter_value {router_040} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_040} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_040} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_040} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_040} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_040} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_040} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_040} {SYNC_RESET} {0};add_instance {router_041} {altera_merlin_router};set_instance_parameter_value {router_041} {DESTINATION_ID} {0 };set_instance_parameter_value {router_041} {CHANNEL_ID} {1 };set_instance_parameter_value {router_041} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_041} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_041} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_041} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_041} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_041} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_041} {SPAN_OFFSET} {};set_instance_parameter_value {router_041} {PKT_ADDR_H} {67};set_instance_parameter_value {router_041} {PKT_ADDR_L} {36};set_instance_parameter_value {router_041} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_041} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_041} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_041} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_041} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_041} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_041} {ST_DATA_W} {130};set_instance_parameter_value {router_041} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_041} {DECODER_TYPE} {1};set_instance_parameter_value {router_041} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_041} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_041} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_041} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_041} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_041} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_041} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_041} {SYNC_RESET} {0};add_instance {router_042} {altera_merlin_router};set_instance_parameter_value {router_042} {DESTINATION_ID} {0 };set_instance_parameter_value {router_042} {CHANNEL_ID} {1 };set_instance_parameter_value {router_042} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_042} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_042} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_042} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_042} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_042} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_042} {SPAN_OFFSET} {};set_instance_parameter_value {router_042} {PKT_ADDR_H} {67};set_instance_parameter_value {router_042} {PKT_ADDR_L} {36};set_instance_parameter_value {router_042} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_042} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_042} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_042} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_042} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_042} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_042} {ST_DATA_W} {130};set_instance_parameter_value {router_042} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_042} {DECODER_TYPE} {1};set_instance_parameter_value {router_042} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_042} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_042} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_042} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_042} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_042} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_042} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_042} {SYNC_RESET} {0};add_instance {router_043} {altera_merlin_router};set_instance_parameter_value {router_043} {DESTINATION_ID} {0 };set_instance_parameter_value {router_043} {CHANNEL_ID} {1 };set_instance_parameter_value {router_043} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_043} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_043} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_043} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_043} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_043} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_043} {SPAN_OFFSET} {};set_instance_parameter_value {router_043} {PKT_ADDR_H} {67};set_instance_parameter_value {router_043} {PKT_ADDR_L} {36};set_instance_parameter_value {router_043} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_043} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_043} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_043} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_043} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_043} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_043} {ST_DATA_W} {130};set_instance_parameter_value {router_043} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_043} {DECODER_TYPE} {1};set_instance_parameter_value {router_043} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_043} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_043} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_043} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_043} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_043} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_043} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_043} {SYNC_RESET} {0};add_instance {router_044} {altera_merlin_router};set_instance_parameter_value {router_044} {DESTINATION_ID} {0 };set_instance_parameter_value {router_044} {CHANNEL_ID} {1 };set_instance_parameter_value {router_044} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_044} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_044} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_044} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_044} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_044} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_044} {SPAN_OFFSET} {};set_instance_parameter_value {router_044} {PKT_ADDR_H} {67};set_instance_parameter_value {router_044} {PKT_ADDR_L} {36};set_instance_parameter_value {router_044} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_044} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_044} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_044} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_044} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_044} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_044} {ST_DATA_W} {130};set_instance_parameter_value {router_044} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_044} {DECODER_TYPE} {1};set_instance_parameter_value {router_044} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_044} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_044} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_044} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_044} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_044} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_044} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_044} {SYNC_RESET} {0};add_instance {router_045} {altera_merlin_router};set_instance_parameter_value {router_045} {DESTINATION_ID} {0 };set_instance_parameter_value {router_045} {CHANNEL_ID} {1 };set_instance_parameter_value {router_045} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_045} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_045} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_045} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_045} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_045} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_045} {SPAN_OFFSET} {};set_instance_parameter_value {router_045} {PKT_ADDR_H} {67};set_instance_parameter_value {router_045} {PKT_ADDR_L} {36};set_instance_parameter_value {router_045} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_045} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_045} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_045} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_045} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_045} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_045} {ST_DATA_W} {130};set_instance_parameter_value {router_045} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_045} {DECODER_TYPE} {1};set_instance_parameter_value {router_045} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_045} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_045} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_045} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_045} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_045} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_045} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_045} {SYNC_RESET} {0};add_instance {router_046} {altera_merlin_router};set_instance_parameter_value {router_046} {DESTINATION_ID} {0 };set_instance_parameter_value {router_046} {CHANNEL_ID} {1 };set_instance_parameter_value {router_046} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_046} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_046} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_046} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_046} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_046} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_046} {SPAN_OFFSET} {};set_instance_parameter_value {router_046} {PKT_ADDR_H} {67};set_instance_parameter_value {router_046} {PKT_ADDR_L} {36};set_instance_parameter_value {router_046} {PKT_PROTECTION_H} {111};set_instance_parameter_value {router_046} {PKT_PROTECTION_L} {109};set_instance_parameter_value {router_046} {PKT_DEST_ID_H} {107};set_instance_parameter_value {router_046} {PKT_DEST_ID_L} {102};set_instance_parameter_value {router_046} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_046} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_046} {ST_DATA_W} {130};set_instance_parameter_value {router_046} {ST_CHANNEL_W} {43};set_instance_parameter_value {router_046} {DECODER_TYPE} {1};set_instance_parameter_value {router_046} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_046} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_046} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_046} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_046} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_046} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_046} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_046} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_data_master_limiter} {altera_merlin_traffic_limiter};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {SYNC_RESET} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_DEST_ID_H} {107};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_DEST_ID_L} {102};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_SRC_ID_H} {101};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_SRC_ID_L} {96};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {MAX_BURST_LENGTH} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {MAX_OUTSTANDING_RESPONSES} {129};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PIPELINED} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {ST_DATA_W} {130};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {ST_CHANNEL_W} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {VALID_WIDTH} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {ENFORCE_ORDER} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {PREVENT_HAZARDS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {SUPPORTS_POSTED_WRITES} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {SUPPORTS_NONPOSTED_WRITES} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mcu_subsystem_cpu_0_data_master_limiter} {REORDER} {0};add_instance {mcu_subsystem_cpu_0_instruction_master_limiter} {altera_merlin_traffic_limiter};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {SYNC_RESET} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_DEST_ID_H} {107};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_DEST_ID_L} {102};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_SRC_ID_H} {101};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_SRC_ID_L} {96};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_BYTE_CNT_H} {83};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_THREAD_ID_H} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PKT_THREAD_ID_L} {108};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {MAX_BURST_LENGTH} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {MAX_OUTSTANDING_RESPONSES} {129};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PIPELINED} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {ST_DATA_W} {130};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {ST_CHANNEL_W} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {VALID_WIDTH} {43};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {ENFORCE_ORDER} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {PREVENT_HAZARDS} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {SUPPORTS_POSTED_WRITES} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {SUPPORTS_NONPOSTED_WRITES} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mcu_subsystem_cpu_0_instruction_master_limiter} {REORDER} {0};add_instance {cmd_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux} {ST_DATA_W} {130};set_instance_parameter_value {cmd_demux} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_demux} {NUM_OUTPUTS} {43};set_instance_parameter_value {cmd_demux} {VALID_WIDTH} {43};set_instance_parameter_value {cmd_demux} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux} {SYNC_RESET} {0};add_instance {cmd_demux_001} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_001} {ST_DATA_W} {130};set_instance_parameter_value {cmd_demux_001} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_demux_001} {NUM_OUTPUTS} {6};set_instance_parameter_value {cmd_demux_001} {VALID_WIDTH} {43};set_instance_parameter_value {cmd_demux_001} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux_001} {SYNC_RESET} {0};add_instance {cmd_demux_002} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_002} {ST_DATA_W} {130};set_instance_parameter_value {cmd_demux_002} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_demux_002} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_002} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_002} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux_002} {SYNC_RESET} {0};add_instance {cmd_demux_003} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_003} {ST_DATA_W} {130};set_instance_parameter_value {cmd_demux_003} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_demux_003} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_003} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_003} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux_003} {SYNC_RESET} {0};add_instance {cmd_mux} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux} {SYNC_RESET} {0};add_instance {cmd_mux_001} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_001} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_001} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_001} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_001} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_001} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_001} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_001} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_001} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_001} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_001} {SYNC_RESET} {0};add_instance {cmd_mux_002} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_002} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_002} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_002} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_002} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_002} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_002} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_002} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_002} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_002} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_002} {SYNC_RESET} {0};add_instance {cmd_mux_003} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_003} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_003} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_003} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_003} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_003} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_003} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_003} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_003} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_003} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_003} {SYNC_RESET} {0};add_instance {cmd_mux_004} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_004} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_004} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_004} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_004} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_004} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_004} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_004} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_004} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_004} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_004} {SYNC_RESET} {0};add_instance {cmd_mux_005} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_005} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_005} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_005} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_005} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_005} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_005} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_005} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_005} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_005} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_005} {SYNC_RESET} {0};add_instance {cmd_mux_006} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_006} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_006} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_006} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_006} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_006} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_006} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_006} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_006} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_006} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_006} {SYNC_RESET} {0};add_instance {cmd_mux_007} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_007} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_007} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_007} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_007} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_007} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_007} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_007} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_007} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_007} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_007} {SYNC_RESET} {0};add_instance {cmd_mux_008} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_008} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_008} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_008} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_008} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_008} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_008} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_008} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_008} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_008} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_008} {SYNC_RESET} {0};add_instance {cmd_mux_009} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_009} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_009} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_009} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_009} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_009} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_009} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_009} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_009} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_009} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_009} {SYNC_RESET} {0};add_instance {cmd_mux_010} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_010} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_010} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_010} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_010} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_010} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_010} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_010} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_010} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_010} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_010} {SYNC_RESET} {0};add_instance {cmd_mux_011} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_011} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_011} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_011} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_011} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_011} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_011} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_011} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_011} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_011} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_011} {SYNC_RESET} {0};add_instance {cmd_mux_012} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_012} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_012} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_012} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_012} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_012} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_012} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_012} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_012} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_012} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_012} {SYNC_RESET} {0};add_instance {cmd_mux_013} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_013} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_013} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_013} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_013} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_013} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_013} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_013} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_013} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_013} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_013} {SYNC_RESET} {0};add_instance {cmd_mux_014} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_014} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_014} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_014} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_014} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_014} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_014} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_014} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_014} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_014} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_014} {SYNC_RESET} {0};add_instance {cmd_mux_015} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_015} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_015} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_015} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_015} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_015} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_015} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_015} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_015} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_015} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_015} {SYNC_RESET} {0};add_instance {cmd_mux_016} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_016} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_016} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_016} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_016} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_016} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_016} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_016} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_016} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_016} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_016} {SYNC_RESET} {0};add_instance {cmd_mux_017} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_017} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_017} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_017} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_017} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_017} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_017} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_017} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_017} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_017} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_017} {SYNC_RESET} {0};add_instance {cmd_mux_018} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_018} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_018} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_018} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_018} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_018} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_018} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_018} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_018} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_018} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_018} {SYNC_RESET} {0};add_instance {cmd_mux_019} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_019} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_019} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_019} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_019} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_019} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_019} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_019} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_019} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_019} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_019} {SYNC_RESET} {0};add_instance {cmd_mux_020} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_020} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_020} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_020} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_020} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_020} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_020} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_020} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_020} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_020} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_020} {SYNC_RESET} {0};add_instance {cmd_mux_021} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_021} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_021} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_021} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_021} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_021} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_021} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_021} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_021} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_021} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_021} {SYNC_RESET} {0};add_instance {cmd_mux_022} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_022} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_022} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_022} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_022} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_022} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_022} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_022} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_022} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_022} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_022} {SYNC_RESET} {0};add_instance {cmd_mux_023} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_023} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_023} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_023} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_023} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_023} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_023} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_023} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_023} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_023} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_023} {SYNC_RESET} {0};add_instance {cmd_mux_024} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_024} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_024} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_024} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_024} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_024} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_024} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_024} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_024} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_024} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_024} {SYNC_RESET} {0};add_instance {cmd_mux_025} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_025} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_025} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_025} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_025} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_025} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_025} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_025} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_025} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_025} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_025} {SYNC_RESET} {0};add_instance {cmd_mux_026} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_026} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_026} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_026} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_026} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_026} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_026} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_026} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_026} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_026} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_026} {SYNC_RESET} {0};add_instance {cmd_mux_027} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_027} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_027} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_027} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_027} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_027} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_027} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_027} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_027} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_027} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_027} {SYNC_RESET} {0};add_instance {cmd_mux_028} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_028} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_028} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_028} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_028} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_028} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_028} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_028} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_028} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_028} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_028} {SYNC_RESET} {0};add_instance {cmd_mux_029} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_029} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_029} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_029} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_029} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_029} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_029} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_029} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_029} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_029} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_029} {SYNC_RESET} {0};add_instance {cmd_mux_030} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_030} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_030} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_030} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_030} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_030} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_030} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_030} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_030} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_030} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_030} {SYNC_RESET} {0};add_instance {cmd_mux_031} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_031} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_031} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_031} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_031} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_031} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_031} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_031} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_031} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_031} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_031} {SYNC_RESET} {0};add_instance {cmd_mux_032} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_032} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_032} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_032} {NUM_INPUTS} {4};set_instance_parameter_value {cmd_mux_032} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_032} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_032} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_032} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_032} {ARBITRATION_SHARES} {1 1 1 1 };set_instance_parameter_value {cmd_mux_032} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_032} {SYNC_RESET} {0};add_instance {cmd_mux_033} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_033} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_033} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_033} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_033} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_033} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_033} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_033} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_033} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_033} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_033} {SYNC_RESET} {0};add_instance {cmd_mux_034} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_034} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_034} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_034} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_034} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_034} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_034} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_034} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_034} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_034} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_034} {SYNC_RESET} {0};add_instance {cmd_mux_035} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_035} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_035} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_035} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_035} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_035} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_035} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_035} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_035} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_035} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_035} {SYNC_RESET} {0};add_instance {cmd_mux_036} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_036} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_036} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_036} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_036} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_036} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_036} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_036} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_036} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_036} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_036} {SYNC_RESET} {0};add_instance {cmd_mux_037} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_037} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_037} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_037} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_037} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_037} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_037} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_037} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_037} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_037} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_037} {SYNC_RESET} {0};add_instance {cmd_mux_038} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_038} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_038} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_038} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_038} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_038} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_038} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_038} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_038} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_038} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_038} {SYNC_RESET} {0};add_instance {cmd_mux_039} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_039} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_039} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_039} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_039} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_039} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_039} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_039} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_039} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_039} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_039} {SYNC_RESET} {0};add_instance {cmd_mux_040} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_040} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_040} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_040} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_040} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_040} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_040} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_040} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_040} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_040} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_040} {SYNC_RESET} {0};add_instance {cmd_mux_041} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_041} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_041} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_041} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_041} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_041} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_041} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_041} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_041} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_041} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_041} {SYNC_RESET} {0};add_instance {cmd_mux_042} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_042} {ST_DATA_W} {130};set_instance_parameter_value {cmd_mux_042} {ST_CHANNEL_W} {43};set_instance_parameter_value {cmd_mux_042} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_042} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_042} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_042} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_042} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_042} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_042} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_042} {SYNC_RESET} {0};add_instance {rsp_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux} {SYNC_RESET} {0};add_instance {rsp_demux_001} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_001} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_001} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_001} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_001} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_001} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_001} {SYNC_RESET} {0};add_instance {rsp_demux_002} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_002} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_002} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_002} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_002} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_002} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_002} {SYNC_RESET} {0};add_instance {rsp_demux_003} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_003} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_003} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_003} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_003} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_003} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_003} {SYNC_RESET} {0};add_instance {rsp_demux_004} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_004} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_004} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_004} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_004} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_004} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_004} {SYNC_RESET} {0};add_instance {rsp_demux_005} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_005} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_005} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_005} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_005} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_005} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_005} {SYNC_RESET} {0};add_instance {rsp_demux_006} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_006} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_006} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_006} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_006} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_006} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_006} {SYNC_RESET} {0};add_instance {rsp_demux_007} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_007} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_007} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_007} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_007} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_007} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_007} {SYNC_RESET} {0};add_instance {rsp_demux_008} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_008} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_008} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_008} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_008} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_008} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_008} {SYNC_RESET} {0};add_instance {rsp_demux_009} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_009} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_009} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_009} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_009} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_009} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_009} {SYNC_RESET} {0};add_instance {rsp_demux_010} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_010} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_010} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_010} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_010} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_010} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_010} {SYNC_RESET} {0};add_instance {rsp_demux_011} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_011} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_011} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_011} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_011} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_011} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_011} {SYNC_RESET} {0};add_instance {rsp_demux_012} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_012} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_012} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_012} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_012} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_012} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_012} {SYNC_RESET} {0};add_instance {rsp_demux_013} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_013} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_013} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_013} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_013} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_013} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_013} {SYNC_RESET} {0};add_instance {rsp_demux_014} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_014} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_014} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_014} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_014} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_014} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_014} {SYNC_RESET} {0};add_instance {rsp_demux_015} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_015} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_015} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_015} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_015} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_015} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_015} {SYNC_RESET} {0};add_instance {rsp_demux_016} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_016} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_016} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_016} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_016} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_016} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_016} {SYNC_RESET} {0};add_instance {rsp_demux_017} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_017} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_017} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_017} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_017} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_017} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_017} {SYNC_RESET} {0};add_instance {rsp_demux_018} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_018} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_018} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_018} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_018} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_018} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_018} {SYNC_RESET} {0};add_instance {rsp_demux_019} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_019} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_019} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_019} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_019} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_019} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_019} {SYNC_RESET} {0};add_instance {rsp_demux_020} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_020} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_020} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_020} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_020} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_020} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_020} {SYNC_RESET} {0};add_instance {rsp_demux_021} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_021} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_021} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_021} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_021} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_021} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_021} {SYNC_RESET} {0};add_instance {rsp_demux_022} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_022} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_022} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_022} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_022} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_022} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_022} {SYNC_RESET} {0};add_instance {rsp_demux_023} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_023} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_023} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_023} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_023} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_023} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_023} {SYNC_RESET} {0};add_instance {rsp_demux_024} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_024} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_024} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_024} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_024} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_024} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_024} {SYNC_RESET} {0};add_instance {rsp_demux_025} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_025} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_025} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_025} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_025} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_025} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_025} {SYNC_RESET} {0};add_instance {rsp_demux_026} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_026} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_026} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_026} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_026} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_026} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_026} {SYNC_RESET} {0};add_instance {rsp_demux_027} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_027} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_027} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_027} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_027} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_027} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_027} {SYNC_RESET} {0};add_instance {rsp_demux_028} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_028} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_028} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_028} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_028} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_028} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_028} {SYNC_RESET} {0};add_instance {rsp_demux_029} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_029} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_029} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_029} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_029} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_029} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_029} {SYNC_RESET} {0};add_instance {rsp_demux_030} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_030} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_030} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_030} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_030} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_030} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_030} {SYNC_RESET} {0};add_instance {rsp_demux_031} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_031} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_031} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_031} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_031} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_031} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_031} {SYNC_RESET} {0};add_instance {rsp_demux_032} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_032} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_032} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_032} {NUM_OUTPUTS} {4};set_instance_parameter_value {rsp_demux_032} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_032} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_032} {SYNC_RESET} {0};add_instance {rsp_demux_033} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_033} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_033} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_033} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_033} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_033} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_033} {SYNC_RESET} {0};add_instance {rsp_demux_034} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_034} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_034} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_034} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_034} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_034} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_034} {SYNC_RESET} {0};add_instance {rsp_demux_035} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_035} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_035} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_035} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_035} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_035} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_035} {SYNC_RESET} {0};add_instance {rsp_demux_036} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_036} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_036} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_036} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_036} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_036} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_036} {SYNC_RESET} {0};add_instance {rsp_demux_037} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_037} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_037} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_037} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_037} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_037} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_037} {SYNC_RESET} {0};add_instance {rsp_demux_038} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_038} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_038} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_038} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_038} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_038} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_038} {SYNC_RESET} {0};add_instance {rsp_demux_039} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_039} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_039} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_039} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_039} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_039} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_039} {SYNC_RESET} {0};add_instance {rsp_demux_040} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_040} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_040} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_040} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_040} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_040} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_040} {SYNC_RESET} {0};add_instance {rsp_demux_041} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_041} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_041} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_041} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_041} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_041} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_041} {SYNC_RESET} {0};add_instance {rsp_demux_042} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_042} {ST_DATA_W} {130};set_instance_parameter_value {rsp_demux_042} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_demux_042} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_042} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_042} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_042} {SYNC_RESET} {0};add_instance {rsp_mux} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux} {ST_DATA_W} {130};set_instance_parameter_value {rsp_mux} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_mux} {NUM_INPUTS} {43};set_instance_parameter_value {rsp_mux} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {rsp_mux} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux} {ARBITRATION_SHARES} {1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 };set_instance_parameter_value {rsp_mux} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux} {SYNC_RESET} {0};add_instance {rsp_mux_001} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_001} {ST_DATA_W} {130};set_instance_parameter_value {rsp_mux_001} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_mux_001} {NUM_INPUTS} {6};set_instance_parameter_value {rsp_mux_001} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_001} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_001} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {rsp_mux_001} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_001} {ARBITRATION_SHARES} {1 1 1 1 1 1 };set_instance_parameter_value {rsp_mux_001} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux_001} {SYNC_RESET} {0};add_instance {rsp_mux_002} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_002} {ST_DATA_W} {130};set_instance_parameter_value {rsp_mux_002} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_mux_002} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_002} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_002} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_002} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {rsp_mux_002} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_002} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_002} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux_002} {SYNC_RESET} {0};add_instance {rsp_mux_003} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_003} {ST_DATA_W} {130};set_instance_parameter_value {rsp_mux_003} {ST_CHANNEL_W} {43};set_instance_parameter_value {rsp_mux_003} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_003} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_003} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_003} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {rsp_mux_003} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_003} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_003} {MERLIN_PACKET_FORMAT} {wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux_003} {SYNC_RESET} {0};add_instance {crosser} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser} {DATA_WIDTH} {130};set_instance_parameter_value {crosser} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser} {USE_PACKETS} {1};set_instance_parameter_value {crosser} {USE_CHANNEL} {1};set_instance_parameter_value {crosser} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser} {USE_ERROR} {0};set_instance_parameter_value {crosser} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser} {SYNC_RESET} {0};add_instance {crosser_001} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_001} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_001} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_001} {USE_PACKETS} {1};set_instance_parameter_value {crosser_001} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_001} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_001} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_001} {USE_ERROR} {0};set_instance_parameter_value {crosser_001} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_001} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_001} {SYNC_RESET} {0};add_instance {crosser_002} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_002} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_002} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_002} {USE_PACKETS} {1};set_instance_parameter_value {crosser_002} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_002} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_002} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_002} {USE_ERROR} {0};set_instance_parameter_value {crosser_002} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_002} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_002} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_002} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_002} {SYNC_RESET} {0};add_instance {crosser_003} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_003} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_003} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_003} {USE_PACKETS} {1};set_instance_parameter_value {crosser_003} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_003} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_003} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_003} {USE_ERROR} {0};set_instance_parameter_value {crosser_003} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_003} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_003} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_003} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_003} {SYNC_RESET} {0};add_instance {crosser_004} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_004} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_004} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_004} {USE_PACKETS} {1};set_instance_parameter_value {crosser_004} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_004} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_004} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_004} {USE_ERROR} {0};set_instance_parameter_value {crosser_004} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_004} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_004} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_004} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_004} {SYNC_RESET} {0};add_instance {crosser_005} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_005} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_005} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_005} {USE_PACKETS} {1};set_instance_parameter_value {crosser_005} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_005} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_005} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_005} {USE_ERROR} {0};set_instance_parameter_value {crosser_005} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_005} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_005} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_005} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_005} {SYNC_RESET} {0};add_instance {crosser_006} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_006} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_006} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_006} {USE_PACKETS} {1};set_instance_parameter_value {crosser_006} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_006} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_006} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_006} {USE_ERROR} {0};set_instance_parameter_value {crosser_006} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_006} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_006} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_006} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_006} {SYNC_RESET} {0};add_instance {crosser_007} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_007} {DATA_WIDTH} {130};set_instance_parameter_value {crosser_007} {BITS_PER_SYMBOL} {130};set_instance_parameter_value {crosser_007} {USE_PACKETS} {1};set_instance_parameter_value {crosser_007} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_007} {CHANNEL_WIDTH} {43};set_instance_parameter_value {crosser_007} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_007} {USE_ERROR} {0};set_instance_parameter_value {crosser_007} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_007} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_007} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_007} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_007} {SYNC_RESET} {0};add_instance {mcu_subsystem_cpu_0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {mcu_subsystem_cpu_0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {mcu_subsystem_cpu_0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {mcu_subsystem_cpu_0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {mcu_subsystem_cpu_0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {phy_interlaken_1_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {phy_interlaken_1_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {phy_interlaken_1_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {phy_interlaken_1_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {phy_interlaken_1_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {phy_interlaken_1_reset_reset_bridge} {SYNC_RESET} {0};add_instance {bridge_3_s0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {bridge_3_s0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {bridge_3_s0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {bridge_3_s0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {bridge_3_s0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {bridge_3_s0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {clock_in_out_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {clock_in_out_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {125000000};set_instance_parameter_value {clock_in_out_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_instance {iopll_0_outclk0_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {iopll_0_outclk0_clock_bridge} {EXPLICIT_CLOCK_RATE} {40000000};set_instance_parameter_value {iopll_0_outclk0_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0} {mcu_subsystem_cpu_0_data_master_agent.av} {avalon};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {defaultConnection} {false};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {domainAlias} {};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {mcu_subsystem_cpu_0_data_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_data_master_agent.av} {syncResets} {FALSE};add_connection {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0} {mcu_subsystem_cpu_0_instruction_master_agent.av} {avalon};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {defaultConnection} {false};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {domainAlias} {};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {mcu_subsystem_cpu_0_instruction_master_translator.avalon_universal_master_0/mcu_subsystem_cpu_0_instruction_master_agent.av} {syncResets} {FALSE};add_connection {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0} {phy_interlaken_0_phy_data_ctrl_m0_agent.av} {avalon};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {domainAlias} {};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_0_phy_data_ctrl_m0_agent.av} {syncResets} {FALSE};add_connection {rsp_mux_002.src} {phy_interlaken_0_phy_data_ctrl_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux_002.src/phy_interlaken_0_phy_data_ctrl_m0_agent.rp} {qsys_mm.response};add_connection {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0} {phy_interlaken_1_phy_data_ctrl_m0_agent.av} {avalon};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {domainAlias} {};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_universal_master_0/phy_interlaken_1_phy_data_ctrl_m0_agent.av} {syncResets} {FALSE};add_connection {rsp_mux_003.src} {phy_interlaken_1_phy_data_ctrl_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux_003.src/phy_interlaken_1_phy_data_ctrl_m0_agent.rp} {qsys_mm.response};add_connection {cmd_mux.src} {ad9144_jesd204_link_management_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux.src/ad9144_jesd204_link_management_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_001.src} {ad9144_jesd204_link_management_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_001.src/ad9144_jesd204_link_management_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_002.src} {ad9680_jesd204_link_management_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_002.src/ad9680_jesd204_link_management_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_003.src} {ad9680_jesd204_link_management_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_003.src/ad9680_jesd204_link_management_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_004.src} {ad9144_jesd204_link_reconfig_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_004.src/ad9144_jesd204_link_reconfig_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_005.src} {ad9144_jesd204_link_reconfig_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_005.src/ad9144_jesd204_link_reconfig_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_006.src} {ad9680_jesd204_link_reconfig_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_006.src/ad9680_jesd204_link_reconfig_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_007.src} {ad9680_jesd204_link_reconfig_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_007.src/ad9680_jesd204_link_reconfig_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_008.src} {ad9144_core_s_axi_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_008.src/ad9144_core_s_axi_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_009.src} {ad9144_core_s_axi_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_009.src/ad9144_core_s_axi_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_010.src} {ad9144_dma_s_axi_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_010.src/ad9144_dma_s_axi_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_011.src} {ad9144_dma_s_axi_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_011.src/ad9144_dma_s_axi_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_012.src} {ad9680_core_s_axi_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_012.src/ad9680_core_s_axi_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_013.src} {ad9680_core_s_axi_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_013.src/ad9680_core_s_axi_agent.read_cp} {qsys_mm.command};add_connection {cmd_mux_014.src} {ad9680_dma_s_axi_agent.write_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_014.src/ad9680_dma_s_axi_agent.write_cp} {qsys_mm.command};add_connection {cmd_mux_015.src} {ad9680_dma_s_axi_agent.read_cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_015.src/ad9680_dma_s_axi_agent.read_cp} {qsys_mm.command};add_connection {jtag_uart_0_avalon_jtag_slave_agent.m0} {jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {jtag_uart_0_avalon_jtag_slave_agent.m0/jtag_uart_0_avalon_jtag_slave_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {jtag_uart_0_avalon_jtag_slave_agent.rf_source} {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo.in} {avalon_streaming};add_connection {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo.out} {jtag_uart_0_avalon_jtag_slave_agent.rf_sink} {avalon_streaming};add_connection {jtag_uart_0_avalon_jtag_slave_agent.rdata_fifo_src} {jtag_uart_0_avalon_jtag_slave_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_016.src} {jtag_uart_0_avalon_jtag_slave_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_016.src/jtag_uart_0_avalon_jtag_slave_agent.cp} {qsys_mm.command};add_connection {fmc_i2c_csr_agent.m0} {fmc_i2c_csr_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {fmc_i2c_csr_agent.m0/fmc_i2c_csr_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {fmc_i2c_csr_agent.rf_source} {fmc_i2c_csr_agent_rsp_fifo.in} {avalon_streaming};add_connection {fmc_i2c_csr_agent_rsp_fifo.out} {fmc_i2c_csr_agent.rf_sink} {avalon_streaming};add_connection {fmc_i2c_csr_agent.rdata_fifo_src} {fmc_i2c_csr_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_017.src} {fmc_i2c_csr_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_017.src/fmc_i2c_csr_agent.cp} {qsys_mm.command};add_connection {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0} {mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {mcu_subsystem_cpu_0_debug_mem_slave_agent.m0/mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {mcu_subsystem_cpu_0_debug_mem_slave_agent.rf_source} {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo.in} {avalon_streaming};add_connection {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo.out} {mcu_subsystem_cpu_0_debug_mem_slave_agent.rf_sink} {avalon_streaming};add_connection {mcu_subsystem_cpu_0_debug_mem_slave_agent.rdata_fifo_src} {mcu_subsystem_cpu_0_debug_mem_slave_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_018.src} {mcu_subsystem_cpu_0_debug_mem_slave_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_018.src/mcu_subsystem_cpu_0_debug_mem_slave_agent.cp} {qsys_mm.command};add_connection {ad9144_jesd204_lane_pll_reconfig_agent.m0} {ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {ad9144_jesd204_lane_pll_reconfig_agent.m0/ad9144_jesd204_lane_pll_reconfig_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {ad9144_jesd204_lane_pll_reconfig_agent.rf_source} {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo.in} {avalon_streaming};add_connection {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo.out} {ad9144_jesd204_lane_pll_reconfig_agent.rf_sink} {avalon_streaming};add_connection {ad9144_jesd204_lane_pll_reconfig_agent.rdata_fifo_src} {ad9144_jesd204_lane_pll_reconfig_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_019.src} {ad9144_jesd204_lane_pll_reconfig_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_019.src/ad9144_jesd204_lane_pll_reconfig_agent.cp} {qsys_mm.command};add_connection {ad9144_jesd204_link_pll_reconfig_agent.m0} {ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {ad9144_jesd204_link_pll_reconfig_agent.m0/ad9144_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {ad9144_jesd204_link_pll_reconfig_agent.rf_source} {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo.in} {avalon_streaming};add_connection {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo.out} {ad9144_jesd204_link_pll_reconfig_agent.rf_sink} {avalon_streaming};add_connection {ad9144_jesd204_link_pll_reconfig_agent.rdata_fifo_src} {ad9144_jesd204_link_pll_reconfig_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_020.src} {ad9144_jesd204_link_pll_reconfig_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_020.src/ad9144_jesd204_link_pll_reconfig_agent.cp} {qsys_mm.command};add_connection {ad9680_jesd204_link_pll_reconfig_agent.m0} {ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {ad9680_jesd204_link_pll_reconfig_agent.m0/ad9680_jesd204_link_pll_reconfig_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {ad9680_jesd204_link_pll_reconfig_agent.rf_source} {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo.in} {avalon_streaming};add_connection {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo.out} {ad9680_jesd204_link_pll_reconfig_agent.rf_sink} {avalon_streaming};add_connection {ad9680_jesd204_link_pll_reconfig_agent.rdata_fifo_src} {ad9680_jesd204_link_pll_reconfig_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_021.src} {ad9680_jesd204_link_pll_reconfig_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_021.src/ad9680_jesd204_link_pll_reconfig_agent.cp} {qsys_mm.command};add_connection {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0} {phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.rf_source} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo.out} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.rf_sink} {avalon_streaming};add_connection {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.rdata_fifo_src} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_022.src} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_022.src/phy_interlaken_0_phy_data_ctrl_csr_s0_agent.cp} {qsys_mm.command};add_connection {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0} {phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.m0/phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.rf_source} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo.out} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.rf_sink} {avalon_streaming};add_connection {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.rdata_fifo_src} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_023.src} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_023.src/phy_interlaken_1_phy_data_ctrl_csr_s0_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_0_rcfg_s0_agent.m0} {avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_0_rcfg_s0_agent.m0/avl_adxcfg_0_rcfg_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_0_rcfg_s0_agent.rf_source} {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo.out} {avl_adxcfg_0_rcfg_s0_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_0_rcfg_s0_agent.rdata_fifo_src} {avl_adxcfg_0_rcfg_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_024.src} {avl_adxcfg_0_rcfg_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_024.src/avl_adxcfg_0_rcfg_s0_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_1_rcfg_s0_agent.m0} {avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_1_rcfg_s0_agent.m0/avl_adxcfg_1_rcfg_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_1_rcfg_s0_agent.rf_source} {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo.out} {avl_adxcfg_1_rcfg_s0_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_1_rcfg_s0_agent.rdata_fifo_src} {avl_adxcfg_1_rcfg_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_025.src} {avl_adxcfg_1_rcfg_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_025.src/avl_adxcfg_1_rcfg_s0_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_2_rcfg_s0_agent.m0} {avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_2_rcfg_s0_agent.m0/avl_adxcfg_2_rcfg_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_2_rcfg_s0_agent.rf_source} {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo.out} {avl_adxcfg_2_rcfg_s0_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_2_rcfg_s0_agent.rdata_fifo_src} {avl_adxcfg_2_rcfg_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_026.src} {avl_adxcfg_2_rcfg_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_026.src/avl_adxcfg_2_rcfg_s0_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_3_rcfg_s0_agent.m0} {avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_3_rcfg_s0_agent.m0/avl_adxcfg_3_rcfg_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_3_rcfg_s0_agent.rf_source} {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo.out} {avl_adxcfg_3_rcfg_s0_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_3_rcfg_s0_agent.rdata_fifo_src} {avl_adxcfg_3_rcfg_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_027.src} {avl_adxcfg_3_rcfg_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_027.src/avl_adxcfg_3_rcfg_s0_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_0_rcfg_s1_agent.m0} {avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_0_rcfg_s1_agent.m0/avl_adxcfg_0_rcfg_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_0_rcfg_s1_agent.rf_source} {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo.out} {avl_adxcfg_0_rcfg_s1_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_0_rcfg_s1_agent.rdata_fifo_src} {avl_adxcfg_0_rcfg_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_028.src} {avl_adxcfg_0_rcfg_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_028.src/avl_adxcfg_0_rcfg_s1_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_1_rcfg_s1_agent.m0} {avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_1_rcfg_s1_agent.m0/avl_adxcfg_1_rcfg_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_1_rcfg_s1_agent.rf_source} {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo.out} {avl_adxcfg_1_rcfg_s1_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_1_rcfg_s1_agent.rdata_fifo_src} {avl_adxcfg_1_rcfg_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_029.src} {avl_adxcfg_1_rcfg_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_029.src/avl_adxcfg_1_rcfg_s1_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_2_rcfg_s1_agent.m0} {avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_2_rcfg_s1_agent.m0/avl_adxcfg_2_rcfg_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_2_rcfg_s1_agent.rf_source} {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo.out} {avl_adxcfg_2_rcfg_s1_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_2_rcfg_s1_agent.rdata_fifo_src} {avl_adxcfg_2_rcfg_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_030.src} {avl_adxcfg_2_rcfg_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_030.src/avl_adxcfg_2_rcfg_s1_agent.cp} {qsys_mm.command};add_connection {avl_adxcfg_3_rcfg_s1_agent.m0} {avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {avl_adxcfg_3_rcfg_s1_agent.m0/avl_adxcfg_3_rcfg_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {avl_adxcfg_3_rcfg_s1_agent.rf_source} {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo.out} {avl_adxcfg_3_rcfg_s1_agent.rf_sink} {avalon_streaming};add_connection {avl_adxcfg_3_rcfg_s1_agent.rdata_fifo_src} {avl_adxcfg_3_rcfg_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_031.src} {avl_adxcfg_3_rcfg_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_031.src/avl_adxcfg_3_rcfg_s1_agent.cp} {qsys_mm.command};add_connection {bridge_0_s0_agent.m0} {bridge_0_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_0_s0_agent.m0/bridge_0_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {bridge_0_s0_agent.rf_source} {bridge_0_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {bridge_0_s0_agent_rsp_fifo.out} {bridge_0_s0_agent.rf_sink} {avalon_streaming};add_connection {bridge_0_s0_agent.rdata_fifo_src} {bridge_0_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_032.src} {bridge_0_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_032.src/bridge_0_s0_agent.cp} {qsys_mm.command};add_connection {bridge_3_s0_agent.m0} {bridge_3_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_3_s0_agent.m0/bridge_3_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {bridge_3_s0_agent.rf_source} {bridge_3_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {bridge_3_s0_agent_rsp_fifo.out} {bridge_3_s0_agent.rf_sink} {avalon_streaming};add_connection {bridge_3_s0_agent.rdata_fifo_src} {bridge_3_s0_agent_rdata_fifo.in} {avalon_streaming};add_connection {bridge_3_s0_agent_rdata_fifo.out} {bridge_3_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_033.src} {bridge_3_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_033.src/bridge_3_s0_agent.cp} {qsys_mm.command};add_connection {bridge_2_s0_agent.m0} {bridge_2_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_2_s0_agent.m0/bridge_2_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {bridge_2_s0_agent.rf_source} {bridge_2_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {bridge_2_s0_agent_rsp_fifo.out} {bridge_2_s0_agent.rf_sink} {avalon_streaming};add_connection {bridge_2_s0_agent.rdata_fifo_src} {bridge_2_s0_agent_rdata_fifo.in} {avalon_streaming};add_connection {bridge_2_s0_agent_rdata_fifo.out} {bridge_2_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_034.src} {bridge_2_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_034.src/bridge_2_s0_agent.cp} {qsys_mm.command};add_connection {bridge_1_s0_agent.m0} {bridge_1_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_1_s0_agent.m0/bridge_1_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {bridge_1_s0_agent.rf_source} {bridge_1_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {bridge_1_s0_agent_rsp_fifo.out} {bridge_1_s0_agent.rf_sink} {avalon_streaming};add_connection {bridge_1_s0_agent.rdata_fifo_src} {bridge_1_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_035.src} {bridge_1_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_035.src/bridge_1_s0_agent.cp} {qsys_mm.command};add_connection {mcu_subsystem_ram_0_s1_agent.m0} {mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {mcu_subsystem_ram_0_s1_agent.m0/mcu_subsystem_ram_0_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {mcu_subsystem_ram_0_s1_agent.rf_source} {mcu_subsystem_ram_0_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {mcu_subsystem_ram_0_s1_agent_rsp_fifo.out} {mcu_subsystem_ram_0_s1_agent.rf_sink} {avalon_streaming};add_connection {mcu_subsystem_ram_0_s1_agent.rdata_fifo_src} {mcu_subsystem_ram_0_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_036.src} {mcu_subsystem_ram_0_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_036.src/mcu_subsystem_ram_0_s1_agent.cp} {qsys_mm.command};add_connection {timer_1_s1_agent.m0} {timer_1_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {timer_1_s1_agent.m0/timer_1_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {timer_1_s1_agent.rf_source} {timer_1_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {timer_1_s1_agent_rsp_fifo.out} {timer_1_s1_agent.rf_sink} {avalon_streaming};add_connection {timer_1_s1_agent.rdata_fifo_src} {timer_1_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_037.src} {timer_1_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_037.src/timer_1_s1_agent.cp} {qsys_mm.command};add_connection {timer_0_s1_agent.m0} {timer_0_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {timer_0_s1_agent.m0/timer_0_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {timer_0_s1_agent.rf_source} {timer_0_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {timer_0_s1_agent_rsp_fifo.out} {timer_0_s1_agent.rf_sink} {avalon_streaming};add_connection {timer_0_s1_agent.rdata_fifo_src} {timer_0_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_038.src} {timer_0_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_038.src/timer_0_s1_agent.cp} {qsys_mm.command};add_connection {fmc_gpio_s1_agent.m0} {fmc_gpio_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {fmc_gpio_s1_agent.m0/fmc_gpio_s1_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {fmc_gpio_s1_agent.rf_source} {fmc_gpio_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {fmc_gpio_s1_agent_rsp_fifo.out} {fmc_gpio_s1_agent.rf_sink} {avalon_streaming};add_connection {fmc_gpio_s1_agent.rdata_fifo_src} {fmc_gpio_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_039.src} {fmc_gpio_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_039.src/fmc_gpio_s1_agent.cp} {qsys_mm.command};add_connection {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0} {phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {phy_interlaken_0_serial_clock_reconfig_s0_agent.m0/phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {phy_interlaken_0_serial_clock_reconfig_s0_agent.rf_source} {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo.out} {phy_interlaken_0_serial_clock_reconfig_s0_agent.rf_sink} {avalon_streaming};add_connection {phy_interlaken_0_serial_clock_reconfig_s0_agent.rdata_fifo_src} {phy_interlaken_0_serial_clock_reconfig_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_040.src} {phy_interlaken_0_serial_clock_reconfig_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_040.src/phy_interlaken_0_serial_clock_reconfig_s0_agent.cp} {qsys_mm.command};add_connection {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0} {phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {phy_interlaken_1_serial_clock_reconfig_s0_agent.m0/phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {phy_interlaken_1_serial_clock_reconfig_s0_agent.rf_source} {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo.out} {phy_interlaken_1_serial_clock_reconfig_s0_agent.rf_sink} {avalon_streaming};add_connection {phy_interlaken_1_serial_clock_reconfig_s0_agent.rdata_fifo_src} {phy_interlaken_1_serial_clock_reconfig_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_041.src} {phy_interlaken_1_serial_clock_reconfig_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_041.src/phy_interlaken_1_serial_clock_reconfig_s0_agent.cp} {qsys_mm.command};add_connection {fmc_spi_spi_control_port_agent.m0} {fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {fmc_spi_spi_control_port_agent.m0/fmc_spi_spi_control_port_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {fmc_spi_spi_control_port_agent.rf_source} {fmc_spi_spi_control_port_agent_rsp_fifo.in} {avalon_streaming};add_connection {fmc_spi_spi_control_port_agent_rsp_fifo.out} {fmc_spi_spi_control_port_agent.rf_sink} {avalon_streaming};add_connection {fmc_spi_spi_control_port_agent.rdata_fifo_src} {fmc_spi_spi_control_port_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_042.src} {fmc_spi_spi_control_port_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_042.src/fmc_spi_spi_control_port_agent.cp} {qsys_mm.command};add_connection {mcu_subsystem_cpu_0_data_master_agent.cp} {router.sink} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_data_master_agent.cp/router.sink} {qsys_mm.command};add_connection {mcu_subsystem_cpu_0_instruction_master_agent.cp} {router_001.sink} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_instruction_master_agent.cp/router_001.sink} {qsys_mm.command};add_connection {phy_interlaken_0_phy_data_ctrl_m0_agent.cp} {router_002.sink} {avalon_streaming};preview_set_connection_tag {phy_interlaken_0_phy_data_ctrl_m0_agent.cp/router_002.sink} {qsys_mm.command};add_connection {router_002.src} {cmd_demux_002.sink} {avalon_streaming};preview_set_connection_tag {router_002.src/cmd_demux_002.sink} {qsys_mm.command};add_connection {phy_interlaken_1_phy_data_ctrl_m0_agent.cp} {router_003.sink} {avalon_streaming};preview_set_connection_tag {phy_interlaken_1_phy_data_ctrl_m0_agent.cp/router_003.sink} {qsys_mm.command};add_connection {router_003.src} {cmd_demux_003.sink} {avalon_streaming};preview_set_connection_tag {router_003.src/cmd_demux_003.sink} {qsys_mm.command};add_connection {ad9144_jesd204_link_management_agent.write_rp} {router_004.sink} {avalon_streaming};preview_set_connection_tag {ad9144_jesd204_link_management_agent.write_rp/router_004.sink} {qsys_mm.response};add_connection {router_004.src} {rsp_demux.sink} {avalon_streaming};preview_set_connection_tag {router_004.src/rsp_demux.sink} {qsys_mm.response};add_connection {ad9144_jesd204_link_management_agent.read_rp} {router_005.sink} {avalon_streaming};preview_set_connection_tag {ad9144_jesd204_link_management_agent.read_rp/router_005.sink} {qsys_mm.response};add_connection {router_005.src} {rsp_demux_001.sink} {avalon_streaming};preview_set_connection_tag {router_005.src/rsp_demux_001.sink} {qsys_mm.response};add_connection {ad9680_jesd204_link_management_agent.write_rp} {router_006.sink} {avalon_streaming};preview_set_connection_tag {ad9680_jesd204_link_management_agent.write_rp/router_006.sink} {qsys_mm.response};add_connection {router_006.src} {rsp_demux_002.sink} {avalon_streaming};preview_set_connection_tag {router_006.src/rsp_demux_002.sink} {qsys_mm.response};add_connection {ad9680_jesd204_link_management_agent.read_rp} {router_007.sink} {avalon_streaming};preview_set_connection_tag {ad9680_jesd204_link_management_agent.read_rp/router_007.sink} {qsys_mm.response};add_connection {router_007.src} {rsp_demux_003.sink} {avalon_streaming};preview_set_connection_tag {router_007.src/rsp_demux_003.sink} {qsys_mm.response};add_connection {ad9144_jesd204_link_reconfig_agent.write_rp} {router_008.sink} {avalon_streaming};preview_set_connection_tag {ad9144_jesd204_link_reconfig_agent.write_rp/router_008.sink} {qsys_mm.response};add_connection {router_008.src} {rsp_demux_004.sink} {avalon_streaming};preview_set_connection_tag {router_008.src/rsp_demux_004.sink} {qsys_mm.response};add_connection {ad9144_jesd204_link_reconfig_agent.read_rp} {router_009.sink} {avalon_streaming};preview_set_connection_tag {ad9144_jesd204_link_reconfig_agent.read_rp/router_009.sink} {qsys_mm.response};add_connection {router_009.src} {rsp_demux_005.sink} {avalon_streaming};preview_set_connection_tag {router_009.src/rsp_demux_005.sink} {qsys_mm.response};add_connection {ad9680_jesd204_link_reconfig_agent.write_rp} {router_010.sink} {avalon_streaming};preview_set_connection_tag {ad9680_jesd204_link_reconfig_agent.write_rp/router_010.sink} {qsys_mm.response};add_connection {router_010.src} {rsp_demux_006.sink} {avalon_streaming};preview_set_connection_tag {router_010.src/rsp_demux_006.sink} {qsys_mm.response};add_connection {ad9680_jesd204_link_reconfig_agent.read_rp} {router_011.sink} {avalon_streaming};preview_set_connection_tag {ad9680_jesd204_link_reconfig_agent.read_rp/router_011.sink} {qsys_mm.response};add_connection {router_011.src} {rsp_demux_007.sink} {avalon_streaming};preview_set_connection_tag {router_011.src/rsp_demux_007.sink} {qsys_mm.response};add_connection {ad9144_core_s_axi_agent.write_rp} {router_012.sink} {avalon_streaming};preview_set_connection_tag {ad9144_core_s_axi_agent.write_rp/router_012.sink} {qsys_mm.response};add_connection {router_012.src} {rsp_demux_008.sink} {avalon_streaming};preview_set_connection_tag {router_012.src/rsp_demux_008.sink} {qsys_mm.response};add_connection {ad9144_core_s_axi_agent.read_rp} {router_013.sink} {avalon_streaming};preview_set_connection_tag {ad9144_core_s_axi_agent.read_rp/router_013.sink} {qsys_mm.response};add_connection {router_013.src} {rsp_demux_009.sink} {avalon_streaming};preview_set_connection_tag {router_013.src/rsp_demux_009.sink} {qsys_mm.response};add_connection {ad9144_dma_s_axi_agent.write_rp} {router_014.sink} {avalon_streaming};preview_set_connection_tag {ad9144_dma_s_axi_agent.write_rp/router_014.sink} {qsys_mm.response};add_connection {router_014.src} {rsp_demux_010.sink} {avalon_streaming};preview_set_connection_tag {router_014.src/rsp_demux_010.sink} {qsys_mm.response};add_connection {ad9144_dma_s_axi_agent.read_rp} {router_015.sink} {avalon_streaming};preview_set_connection_tag {ad9144_dma_s_axi_agent.read_rp/router_015.sink} {qsys_mm.response};add_connection {router_015.src} {rsp_demux_011.sink} {avalon_streaming};preview_set_connection_tag {router_015.src/rsp_demux_011.sink} {qsys_mm.response};add_connection {ad9680_core_s_axi_agent.write_rp} {router_016.sink} {avalon_streaming};preview_set_connection_tag {ad9680_core_s_axi_agent.write_rp/router_016.sink} {qsys_mm.response};add_connection {router_016.src} {rsp_demux_012.sink} {avalon_streaming};preview_set_connection_tag {router_016.src/rsp_demux_012.sink} {qsys_mm.response};add_connection {ad9680_core_s_axi_agent.read_rp} {router_017.sink} {avalon_streaming};preview_set_connection_tag {ad9680_core_s_axi_agent.read_rp/router_017.sink} {qsys_mm.response};add_connection {router_017.src} {rsp_demux_013.sink} {avalon_streaming};preview_set_connection_tag {router_017.src/rsp_demux_013.sink} {qsys_mm.response};add_connection {ad9680_dma_s_axi_agent.write_rp} {router_018.sink} {avalon_streaming};preview_set_connection_tag {ad9680_dma_s_axi_agent.write_rp/router_018.sink} {qsys_mm.response};add_connection {router_018.src} {rsp_demux_014.sink} {avalon_streaming};preview_set_connection_tag {router_018.src/rsp_demux_014.sink} {qsys_mm.response};add_connection {ad9680_dma_s_axi_agent.read_rp} {router_019.sink} {avalon_streaming};preview_set_connection_tag {ad9680_dma_s_axi_agent.read_rp/router_019.sink} {qsys_mm.response};add_connection {router_019.src} {rsp_demux_015.sink} {avalon_streaming};preview_set_connection_tag {router_019.src/rsp_demux_015.sink} {qsys_mm.response};add_connection {jtag_uart_0_avalon_jtag_slave_agent.rp} {router_020.sink} {avalon_streaming};preview_set_connection_tag {jtag_uart_0_avalon_jtag_slave_agent.rp/router_020.sink} {qsys_mm.response};add_connection {router_020.src} {rsp_demux_016.sink} {avalon_streaming};preview_set_connection_tag {router_020.src/rsp_demux_016.sink} {qsys_mm.response};add_connection {fmc_i2c_csr_agent.rp} {router_021.sink} {avalon_streaming};preview_set_connection_tag {fmc_i2c_csr_agent.rp/router_021.sink} {qsys_mm.response};add_connection {router_021.src} {rsp_demux_017.sink} {avalon_streaming};preview_set_connection_tag {router_021.src/rsp_demux_017.sink} {qsys_mm.response};add_connection {mcu_subsystem_cpu_0_debug_mem_slave_agent.rp} {router_022.sink} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_debug_mem_slave_agent.rp/router_022.sink} {qsys_mm.response};add_connection {router_022.src} {rsp_demux_018.sink} {avalon_streaming};preview_set_connection_tag {router_022.src/rsp_demux_018.sink} {qsys_mm.response};add_connection {ad9144_jesd204_lane_pll_reconfig_agent.rp} {router_023.sink} {avalon_streaming};preview_set_connection_tag {ad9144_jesd204_lane_pll_reconfig_agent.rp/router_023.sink} {qsys_mm.response};add_connection {router_023.src} {rsp_demux_019.sink} {avalon_streaming};preview_set_connection_tag {router_023.src/rsp_demux_019.sink} {qsys_mm.response};add_connection {ad9144_jesd204_link_pll_reconfig_agent.rp} {router_024.sink} {avalon_streaming};preview_set_connection_tag {ad9144_jesd204_link_pll_reconfig_agent.rp/router_024.sink} {qsys_mm.response};add_connection {router_024.src} {rsp_demux_020.sink} {avalon_streaming};preview_set_connection_tag {router_024.src/rsp_demux_020.sink} {qsys_mm.response};add_connection {ad9680_jesd204_link_pll_reconfig_agent.rp} {router_025.sink} {avalon_streaming};preview_set_connection_tag {ad9680_jesd204_link_pll_reconfig_agent.rp/router_025.sink} {qsys_mm.response};add_connection {router_025.src} {rsp_demux_021.sink} {avalon_streaming};preview_set_connection_tag {router_025.src/rsp_demux_021.sink} {qsys_mm.response};add_connection {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.rp} {router_026.sink} {avalon_streaming};preview_set_connection_tag {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.rp/router_026.sink} {qsys_mm.response};add_connection {router_026.src} {rsp_demux_022.sink} {avalon_streaming};preview_set_connection_tag {router_026.src/rsp_demux_022.sink} {qsys_mm.response};add_connection {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.rp} {router_027.sink} {avalon_streaming};preview_set_connection_tag {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.rp/router_027.sink} {qsys_mm.response};add_connection {router_027.src} {rsp_demux_023.sink} {avalon_streaming};preview_set_connection_tag {router_027.src/rsp_demux_023.sink} {qsys_mm.response};add_connection {avl_adxcfg_0_rcfg_s0_agent.rp} {router_028.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_0_rcfg_s0_agent.rp/router_028.sink} {qsys_mm.response};add_connection {router_028.src} {rsp_demux_024.sink} {avalon_streaming};preview_set_connection_tag {router_028.src/rsp_demux_024.sink} {qsys_mm.response};add_connection {avl_adxcfg_1_rcfg_s0_agent.rp} {router_029.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_1_rcfg_s0_agent.rp/router_029.sink} {qsys_mm.response};add_connection {router_029.src} {rsp_demux_025.sink} {avalon_streaming};preview_set_connection_tag {router_029.src/rsp_demux_025.sink} {qsys_mm.response};add_connection {avl_adxcfg_2_rcfg_s0_agent.rp} {router_030.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_2_rcfg_s0_agent.rp/router_030.sink} {qsys_mm.response};add_connection {router_030.src} {rsp_demux_026.sink} {avalon_streaming};preview_set_connection_tag {router_030.src/rsp_demux_026.sink} {qsys_mm.response};add_connection {avl_adxcfg_3_rcfg_s0_agent.rp} {router_031.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_3_rcfg_s0_agent.rp/router_031.sink} {qsys_mm.response};add_connection {router_031.src} {rsp_demux_027.sink} {avalon_streaming};preview_set_connection_tag {router_031.src/rsp_demux_027.sink} {qsys_mm.response};add_connection {avl_adxcfg_0_rcfg_s1_agent.rp} {router_032.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_0_rcfg_s1_agent.rp/router_032.sink} {qsys_mm.response};add_connection {router_032.src} {rsp_demux_028.sink} {avalon_streaming};preview_set_connection_tag {router_032.src/rsp_demux_028.sink} {qsys_mm.response};add_connection {avl_adxcfg_1_rcfg_s1_agent.rp} {router_033.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_1_rcfg_s1_agent.rp/router_033.sink} {qsys_mm.response};add_connection {router_033.src} {rsp_demux_029.sink} {avalon_streaming};preview_set_connection_tag {router_033.src/rsp_demux_029.sink} {qsys_mm.response};add_connection {avl_adxcfg_2_rcfg_s1_agent.rp} {router_034.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_2_rcfg_s1_agent.rp/router_034.sink} {qsys_mm.response};add_connection {router_034.src} {rsp_demux_030.sink} {avalon_streaming};preview_set_connection_tag {router_034.src/rsp_demux_030.sink} {qsys_mm.response};add_connection {avl_adxcfg_3_rcfg_s1_agent.rp} {router_035.sink} {avalon_streaming};preview_set_connection_tag {avl_adxcfg_3_rcfg_s1_agent.rp/router_035.sink} {qsys_mm.response};add_connection {router_035.src} {rsp_demux_031.sink} {avalon_streaming};preview_set_connection_tag {router_035.src/rsp_demux_031.sink} {qsys_mm.response};add_connection {bridge_0_s0_agent.rp} {router_036.sink} {avalon_streaming};preview_set_connection_tag {bridge_0_s0_agent.rp/router_036.sink} {qsys_mm.response};add_connection {router_036.src} {rsp_demux_032.sink} {avalon_streaming};preview_set_connection_tag {router_036.src/rsp_demux_032.sink} {qsys_mm.response};add_connection {bridge_3_s0_agent.rp} {router_037.sink} {avalon_streaming};preview_set_connection_tag {bridge_3_s0_agent.rp/router_037.sink} {qsys_mm.response};add_connection {router_037.src} {rsp_demux_033.sink} {avalon_streaming};preview_set_connection_tag {router_037.src/rsp_demux_033.sink} {qsys_mm.response};add_connection {bridge_2_s0_agent.rp} {router_038.sink} {avalon_streaming};preview_set_connection_tag {bridge_2_s0_agent.rp/router_038.sink} {qsys_mm.response};add_connection {router_038.src} {rsp_demux_034.sink} {avalon_streaming};preview_set_connection_tag {router_038.src/rsp_demux_034.sink} {qsys_mm.response};add_connection {bridge_1_s0_agent.rp} {router_039.sink} {avalon_streaming};preview_set_connection_tag {bridge_1_s0_agent.rp/router_039.sink} {qsys_mm.response};add_connection {router_039.src} {rsp_demux_035.sink} {avalon_streaming};preview_set_connection_tag {router_039.src/rsp_demux_035.sink} {qsys_mm.response};add_connection {mcu_subsystem_ram_0_s1_agent.rp} {router_040.sink} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_ram_0_s1_agent.rp/router_040.sink} {qsys_mm.response};add_connection {router_040.src} {rsp_demux_036.sink} {avalon_streaming};preview_set_connection_tag {router_040.src/rsp_demux_036.sink} {qsys_mm.response};add_connection {timer_1_s1_agent.rp} {router_041.sink} {avalon_streaming};preview_set_connection_tag {timer_1_s1_agent.rp/router_041.sink} {qsys_mm.response};add_connection {router_041.src} {rsp_demux_037.sink} {avalon_streaming};preview_set_connection_tag {router_041.src/rsp_demux_037.sink} {qsys_mm.response};add_connection {timer_0_s1_agent.rp} {router_042.sink} {avalon_streaming};preview_set_connection_tag {timer_0_s1_agent.rp/router_042.sink} {qsys_mm.response};add_connection {router_042.src} {rsp_demux_038.sink} {avalon_streaming};preview_set_connection_tag {router_042.src/rsp_demux_038.sink} {qsys_mm.response};add_connection {fmc_gpio_s1_agent.rp} {router_043.sink} {avalon_streaming};preview_set_connection_tag {fmc_gpio_s1_agent.rp/router_043.sink} {qsys_mm.response};add_connection {router_043.src} {rsp_demux_039.sink} {avalon_streaming};preview_set_connection_tag {router_043.src/rsp_demux_039.sink} {qsys_mm.response};add_connection {phy_interlaken_0_serial_clock_reconfig_s0_agent.rp} {router_044.sink} {avalon_streaming};preview_set_connection_tag {phy_interlaken_0_serial_clock_reconfig_s0_agent.rp/router_044.sink} {qsys_mm.response};add_connection {router_044.src} {rsp_demux_040.sink} {avalon_streaming};preview_set_connection_tag {router_044.src/rsp_demux_040.sink} {qsys_mm.response};add_connection {phy_interlaken_1_serial_clock_reconfig_s0_agent.rp} {router_045.sink} {avalon_streaming};preview_set_connection_tag {phy_interlaken_1_serial_clock_reconfig_s0_agent.rp/router_045.sink} {qsys_mm.response};add_connection {router_045.src} {rsp_demux_041.sink} {avalon_streaming};preview_set_connection_tag {router_045.src/rsp_demux_041.sink} {qsys_mm.response};add_connection {fmc_spi_spi_control_port_agent.rp} {router_046.sink} {avalon_streaming};preview_set_connection_tag {fmc_spi_spi_control_port_agent.rp/router_046.sink} {qsys_mm.response};add_connection {router_046.src} {rsp_demux_042.sink} {avalon_streaming};preview_set_connection_tag {router_046.src/rsp_demux_042.sink} {qsys_mm.response};add_connection {router.src} {mcu_subsystem_cpu_0_data_master_limiter.cmd_sink} {avalon_streaming};preview_set_connection_tag {router.src/mcu_subsystem_cpu_0_data_master_limiter.cmd_sink} {qsys_mm.command};add_connection {mcu_subsystem_cpu_0_data_master_limiter.cmd_src} {cmd_demux.sink} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_data_master_limiter.cmd_src/cmd_demux.sink} {qsys_mm.command};add_connection {rsp_mux.src} {mcu_subsystem_cpu_0_data_master_limiter.rsp_sink} {avalon_streaming};preview_set_connection_tag {rsp_mux.src/mcu_subsystem_cpu_0_data_master_limiter.rsp_sink} {qsys_mm.response};add_connection {mcu_subsystem_cpu_0_data_master_limiter.rsp_src} {mcu_subsystem_cpu_0_data_master_agent.rp} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_data_master_limiter.rsp_src/mcu_subsystem_cpu_0_data_master_agent.rp} {qsys_mm.response};add_connection {router_001.src} {mcu_subsystem_cpu_0_instruction_master_limiter.cmd_sink} {avalon_streaming};preview_set_connection_tag {router_001.src/mcu_subsystem_cpu_0_instruction_master_limiter.cmd_sink} {qsys_mm.command};add_connection {mcu_subsystem_cpu_0_instruction_master_limiter.cmd_src} {cmd_demux_001.sink} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_instruction_master_limiter.cmd_src/cmd_demux_001.sink} {qsys_mm.command};add_connection {rsp_mux_001.src} {mcu_subsystem_cpu_0_instruction_master_limiter.rsp_sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_001.src/mcu_subsystem_cpu_0_instruction_master_limiter.rsp_sink} {qsys_mm.response};add_connection {mcu_subsystem_cpu_0_instruction_master_limiter.rsp_src} {mcu_subsystem_cpu_0_instruction_master_agent.rp} {avalon_streaming};preview_set_connection_tag {mcu_subsystem_cpu_0_instruction_master_limiter.rsp_src/mcu_subsystem_cpu_0_instruction_master_agent.rp} {qsys_mm.response};add_connection {cmd_demux.src0} {cmd_mux.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src0/cmd_mux.sink0} {qsys_mm.command};add_connection {cmd_demux.src1} {cmd_mux_001.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src1/cmd_mux_001.sink0} {qsys_mm.command};add_connection {cmd_demux.src2} {cmd_mux_002.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src2/cmd_mux_002.sink0} {qsys_mm.command};add_connection {cmd_demux.src3} {cmd_mux_003.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src3/cmd_mux_003.sink0} {qsys_mm.command};add_connection {cmd_demux.src4} {cmd_mux_004.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src4/cmd_mux_004.sink0} {qsys_mm.command};add_connection {cmd_demux.src5} {cmd_mux_005.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src5/cmd_mux_005.sink0} {qsys_mm.command};add_connection {cmd_demux.src6} {cmd_mux_006.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src6/cmd_mux_006.sink0} {qsys_mm.command};add_connection {cmd_demux.src7} {cmd_mux_007.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src7/cmd_mux_007.sink0} {qsys_mm.command};add_connection {cmd_demux.src8} {cmd_mux_008.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src8/cmd_mux_008.sink0} {qsys_mm.command};add_connection {cmd_demux.src9} {cmd_mux_009.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src9/cmd_mux_009.sink0} {qsys_mm.command};add_connection {cmd_demux.src10} {cmd_mux_010.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src10/cmd_mux_010.sink0} {qsys_mm.command};add_connection {cmd_demux.src11} {cmd_mux_011.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src11/cmd_mux_011.sink0} {qsys_mm.command};add_connection {cmd_demux.src12} {cmd_mux_012.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src12/cmd_mux_012.sink0} {qsys_mm.command};add_connection {cmd_demux.src13} {cmd_mux_013.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src13/cmd_mux_013.sink0} {qsys_mm.command};add_connection {cmd_demux.src14} {cmd_mux_014.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src14/cmd_mux_014.sink0} {qsys_mm.command};add_connection {cmd_demux.src15} {cmd_mux_015.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src15/cmd_mux_015.sink0} {qsys_mm.command};add_connection {cmd_demux.src16} {cmd_mux_016.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src16/cmd_mux_016.sink0} {qsys_mm.command};add_connection {cmd_demux.src17} {cmd_mux_017.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src17/cmd_mux_017.sink0} {qsys_mm.command};add_connection {cmd_demux.src18} {cmd_mux_018.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src18/cmd_mux_018.sink0} {qsys_mm.command};add_connection {cmd_demux.src19} {cmd_mux_019.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src19/cmd_mux_019.sink0} {qsys_mm.command};add_connection {cmd_demux.src20} {cmd_mux_020.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src20/cmd_mux_020.sink0} {qsys_mm.command};add_connection {cmd_demux.src21} {cmd_mux_021.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src21/cmd_mux_021.sink0} {qsys_mm.command};add_connection {cmd_demux.src22} {cmd_mux_022.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src22/cmd_mux_022.sink0} {qsys_mm.command};add_connection {cmd_demux.src23} {cmd_mux_023.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src23/cmd_mux_023.sink0} {qsys_mm.command};add_connection {cmd_demux.src24} {cmd_mux_024.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src24/cmd_mux_024.sink0} {qsys_mm.command};add_connection {cmd_demux.src25} {cmd_mux_025.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src25/cmd_mux_025.sink0} {qsys_mm.command};add_connection {cmd_demux.src26} {cmd_mux_026.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src26/cmd_mux_026.sink0} {qsys_mm.command};add_connection {cmd_demux.src27} {cmd_mux_027.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src27/cmd_mux_027.sink0} {qsys_mm.command};add_connection {cmd_demux.src28} {cmd_mux_028.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src28/cmd_mux_028.sink0} {qsys_mm.command};add_connection {cmd_demux.src29} {cmd_mux_029.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src29/cmd_mux_029.sink0} {qsys_mm.command};add_connection {cmd_demux.src30} {cmd_mux_030.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src30/cmd_mux_030.sink0} {qsys_mm.command};add_connection {cmd_demux.src31} {cmd_mux_031.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src31/cmd_mux_031.sink0} {qsys_mm.command};add_connection {cmd_demux.src32} {cmd_mux_032.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src32/cmd_mux_032.sink0} {qsys_mm.command};add_connection {cmd_demux.src35} {cmd_mux_035.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src35/cmd_mux_035.sink0} {qsys_mm.command};add_connection {cmd_demux.src36} {cmd_mux_036.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src36/cmd_mux_036.sink0} {qsys_mm.command};add_connection {cmd_demux.src37} {cmd_mux_037.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src37/cmd_mux_037.sink0} {qsys_mm.command};add_connection {cmd_demux.src38} {cmd_mux_038.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src38/cmd_mux_038.sink0} {qsys_mm.command};add_connection {cmd_demux.src39} {cmd_mux_039.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src39/cmd_mux_039.sink0} {qsys_mm.command};add_connection {cmd_demux.src40} {cmd_mux_040.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src40/cmd_mux_040.sink0} {qsys_mm.command};add_connection {cmd_demux.src41} {cmd_mux_041.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src41/cmd_mux_041.sink0} {qsys_mm.command};add_connection {cmd_demux.src42} {cmd_mux_042.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src42/cmd_mux_042.sink0} {qsys_mm.command};add_connection {cmd_demux_001.src0} {cmd_mux_018.sink1} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src0/cmd_mux_018.sink1} {qsys_mm.command};add_connection {cmd_demux_001.src1} {cmd_mux_032.sink1} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src1/cmd_mux_032.sink1} {qsys_mm.command};add_connection {cmd_demux_001.src4} {cmd_mux_035.sink1} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src4/cmd_mux_035.sink1} {qsys_mm.command};add_connection {cmd_demux_001.src5} {cmd_mux_036.sink1} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src5/cmd_mux_036.sink1} {qsys_mm.command};add_connection {cmd_demux_002.src0} {cmd_mux_032.sink2} {avalon_streaming};preview_set_connection_tag {cmd_demux_002.src0/cmd_mux_032.sink2} {qsys_mm.command};add_connection {cmd_demux_003.src0} {cmd_mux_032.sink3} {avalon_streaming};preview_set_connection_tag {cmd_demux_003.src0/cmd_mux_032.sink3} {qsys_mm.command};add_connection {rsp_demux.src0} {rsp_mux.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux.src0/rsp_mux.sink0} {qsys_mm.response};add_connection {rsp_demux_001.src0} {rsp_mux.sink1} {avalon_streaming};preview_set_connection_tag {rsp_demux_001.src0/rsp_mux.sink1} {qsys_mm.response};add_connection {rsp_demux_002.src0} {rsp_mux.sink2} {avalon_streaming};preview_set_connection_tag {rsp_demux_002.src0/rsp_mux.sink2} {qsys_mm.response};add_connection {rsp_demux_003.src0} {rsp_mux.sink3} {avalon_streaming};preview_set_connection_tag {rsp_demux_003.src0/rsp_mux.sink3} {qsys_mm.response};add_connection {rsp_demux_004.src0} {rsp_mux.sink4} {avalon_streaming};preview_set_connection_tag {rsp_demux_004.src0/rsp_mux.sink4} {qsys_mm.response};add_connection {rsp_demux_005.src0} {rsp_mux.sink5} {avalon_streaming};preview_set_connection_tag {rsp_demux_005.src0/rsp_mux.sink5} {qsys_mm.response};add_connection {rsp_demux_006.src0} {rsp_mux.sink6} {avalon_streaming};preview_set_connection_tag {rsp_demux_006.src0/rsp_mux.sink6} {qsys_mm.response};add_connection {rsp_demux_007.src0} {rsp_mux.sink7} {avalon_streaming};preview_set_connection_tag {rsp_demux_007.src0/rsp_mux.sink7} {qsys_mm.response};add_connection {rsp_demux_008.src0} {rsp_mux.sink8} {avalon_streaming};preview_set_connection_tag {rsp_demux_008.src0/rsp_mux.sink8} {qsys_mm.response};add_connection {rsp_demux_009.src0} {rsp_mux.sink9} {avalon_streaming};preview_set_connection_tag {rsp_demux_009.src0/rsp_mux.sink9} {qsys_mm.response};add_connection {rsp_demux_010.src0} {rsp_mux.sink10} {avalon_streaming};preview_set_connection_tag {rsp_demux_010.src0/rsp_mux.sink10} {qsys_mm.response};add_connection {rsp_demux_011.src0} {rsp_mux.sink11} {avalon_streaming};preview_set_connection_tag {rsp_demux_011.src0/rsp_mux.sink11} {qsys_mm.response};add_connection {rsp_demux_012.src0} {rsp_mux.sink12} {avalon_streaming};preview_set_connection_tag {rsp_demux_012.src0/rsp_mux.sink12} {qsys_mm.response};add_connection {rsp_demux_013.src0} {rsp_mux.sink13} {avalon_streaming};preview_set_connection_tag {rsp_demux_013.src0/rsp_mux.sink13} {qsys_mm.response};add_connection {rsp_demux_014.src0} {rsp_mux.sink14} {avalon_streaming};preview_set_connection_tag {rsp_demux_014.src0/rsp_mux.sink14} {qsys_mm.response};add_connection {rsp_demux_015.src0} {rsp_mux.sink15} {avalon_streaming};preview_set_connection_tag {rsp_demux_015.src0/rsp_mux.sink15} {qsys_mm.response};add_connection {rsp_demux_016.src0} {rsp_mux.sink16} {avalon_streaming};preview_set_connection_tag {rsp_demux_016.src0/rsp_mux.sink16} {qsys_mm.response};add_connection {rsp_demux_017.src0} {rsp_mux.sink17} {avalon_streaming};preview_set_connection_tag {rsp_demux_017.src0/rsp_mux.sink17} {qsys_mm.response};add_connection {rsp_demux_018.src0} {rsp_mux.sink18} {avalon_streaming};preview_set_connection_tag {rsp_demux_018.src0/rsp_mux.sink18} {qsys_mm.response};add_connection {rsp_demux_018.src1} {rsp_mux_001.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux_018.src1/rsp_mux_001.sink0} {qsys_mm.response};add_connection {rsp_demux_019.src0} {rsp_mux.sink19} {avalon_streaming};preview_set_connection_tag {rsp_demux_019.src0/rsp_mux.sink19} {qsys_mm.response};add_connection {rsp_demux_020.src0} {rsp_mux.sink20} {avalon_streaming};preview_set_connection_tag {rsp_demux_020.src0/rsp_mux.sink20} {qsys_mm.response};add_connection {rsp_demux_021.src0} {rsp_mux.sink21} {avalon_streaming};preview_set_connection_tag {rsp_demux_021.src0/rsp_mux.sink21} {qsys_mm.response};add_connection {rsp_demux_022.src0} {rsp_mux.sink22} {avalon_streaming};preview_set_connection_tag {rsp_demux_022.src0/rsp_mux.sink22} {qsys_mm.response};add_connection {rsp_demux_023.src0} {rsp_mux.sink23} {avalon_streaming};preview_set_connection_tag {rsp_demux_023.src0/rsp_mux.sink23} {qsys_mm.response};add_connection {rsp_demux_024.src0} {rsp_mux.sink24} {avalon_streaming};preview_set_connection_tag {rsp_demux_024.src0/rsp_mux.sink24} {qsys_mm.response};add_connection {rsp_demux_025.src0} {rsp_mux.sink25} {avalon_streaming};preview_set_connection_tag {rsp_demux_025.src0/rsp_mux.sink25} {qsys_mm.response};add_connection {rsp_demux_026.src0} {rsp_mux.sink26} {avalon_streaming};preview_set_connection_tag {rsp_demux_026.src0/rsp_mux.sink26} {qsys_mm.response};add_connection {rsp_demux_027.src0} {rsp_mux.sink27} {avalon_streaming};preview_set_connection_tag {rsp_demux_027.src0/rsp_mux.sink27} {qsys_mm.response};add_connection {rsp_demux_028.src0} {rsp_mux.sink28} {avalon_streaming};preview_set_connection_tag {rsp_demux_028.src0/rsp_mux.sink28} {qsys_mm.response};add_connection {rsp_demux_029.src0} {rsp_mux.sink29} {avalon_streaming};preview_set_connection_tag {rsp_demux_029.src0/rsp_mux.sink29} {qsys_mm.response};add_connection {rsp_demux_030.src0} {rsp_mux.sink30} {avalon_streaming};preview_set_connection_tag {rsp_demux_030.src0/rsp_mux.sink30} {qsys_mm.response};add_connection {rsp_demux_031.src0} {rsp_mux.sink31} {avalon_streaming};preview_set_connection_tag {rsp_demux_031.src0/rsp_mux.sink31} {qsys_mm.response};add_connection {rsp_demux_032.src0} {rsp_mux.sink32} {avalon_streaming};preview_set_connection_tag {rsp_demux_032.src0/rsp_mux.sink32} {qsys_mm.response};add_connection {rsp_demux_032.src1} {rsp_mux_001.sink1} {avalon_streaming};preview_set_connection_tag {rsp_demux_032.src1/rsp_mux_001.sink1} {qsys_mm.response};add_connection {rsp_demux_032.src2} {rsp_mux_002.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux_032.src2/rsp_mux_002.sink0} {qsys_mm.response};add_connection {rsp_demux_032.src3} {rsp_mux_003.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux_032.src3/rsp_mux_003.sink0} {qsys_mm.response};add_connection {rsp_demux_035.src0} {rsp_mux.sink35} {avalon_streaming};preview_set_connection_tag {rsp_demux_035.src0/rsp_mux.sink35} {qsys_mm.response};add_connection {rsp_demux_035.src1} {rsp_mux_001.sink4} {avalon_streaming};preview_set_connection_tag {rsp_demux_035.src1/rsp_mux_001.sink4} {qsys_mm.response};add_connection {rsp_demux_036.src0} {rsp_mux.sink36} {avalon_streaming};preview_set_connection_tag {rsp_demux_036.src0/rsp_mux.sink36} {qsys_mm.response};add_connection {rsp_demux_036.src1} {rsp_mux_001.sink5} {avalon_streaming};preview_set_connection_tag {rsp_demux_036.src1/rsp_mux_001.sink5} {qsys_mm.response};add_connection {rsp_demux_037.src0} {rsp_mux.sink37} {avalon_streaming};preview_set_connection_tag {rsp_demux_037.src0/rsp_mux.sink37} {qsys_mm.response};add_connection {rsp_demux_038.src0} {rsp_mux.sink38} {avalon_streaming};preview_set_connection_tag {rsp_demux_038.src0/rsp_mux.sink38} {qsys_mm.response};add_connection {rsp_demux_039.src0} {rsp_mux.sink39} {avalon_streaming};preview_set_connection_tag {rsp_demux_039.src0/rsp_mux.sink39} {qsys_mm.response};add_connection {rsp_demux_040.src0} {rsp_mux.sink40} {avalon_streaming};preview_set_connection_tag {rsp_demux_040.src0/rsp_mux.sink40} {qsys_mm.response};add_connection {rsp_demux_041.src0} {rsp_mux.sink41} {avalon_streaming};preview_set_connection_tag {rsp_demux_041.src0/rsp_mux.sink41} {qsys_mm.response};add_connection {rsp_demux_042.src0} {rsp_mux.sink42} {avalon_streaming};preview_set_connection_tag {rsp_demux_042.src0/rsp_mux.sink42} {qsys_mm.response};add_connection {cmd_demux.src33} {crosser.in} {avalon_streaming};preview_set_connection_tag {cmd_demux.src33/crosser.in} {qsys_mm.command};add_connection {crosser.out} {cmd_mux_033.sink0} {avalon_streaming};preview_set_connection_tag {crosser.out/cmd_mux_033.sink0} {qsys_mm.command};add_connection {cmd_demux.src34} {crosser_001.in} {avalon_streaming};preview_set_connection_tag {cmd_demux.src34/crosser_001.in} {qsys_mm.command};add_connection {crosser_001.out} {cmd_mux_034.sink0} {avalon_streaming};preview_set_connection_tag {crosser_001.out/cmd_mux_034.sink0} {qsys_mm.command};add_connection {cmd_demux_001.src2} {crosser_002.in} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src2/crosser_002.in} {qsys_mm.command};add_connection {crosser_002.out} {cmd_mux_033.sink1} {avalon_streaming};preview_set_connection_tag {crosser_002.out/cmd_mux_033.sink1} {qsys_mm.command};add_connection {cmd_demux_001.src3} {crosser_003.in} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src3/crosser_003.in} {qsys_mm.command};add_connection {crosser_003.out} {cmd_mux_034.sink1} {avalon_streaming};preview_set_connection_tag {crosser_003.out/cmd_mux_034.sink1} {qsys_mm.command};add_connection {rsp_demux_033.src0} {crosser_004.in} {avalon_streaming};preview_set_connection_tag {rsp_demux_033.src0/crosser_004.in} {qsys_mm.response};add_connection {crosser_004.out} {rsp_mux.sink33} {avalon_streaming};preview_set_connection_tag {crosser_004.out/rsp_mux.sink33} {qsys_mm.response};add_connection {rsp_demux_033.src1} {crosser_005.in} {avalon_streaming};preview_set_connection_tag {rsp_demux_033.src1/crosser_005.in} {qsys_mm.response};add_connection {crosser_005.out} {rsp_mux_001.sink2} {avalon_streaming};preview_set_connection_tag {crosser_005.out/rsp_mux_001.sink2} {qsys_mm.response};add_connection {rsp_demux_034.src0} {crosser_006.in} {avalon_streaming};preview_set_connection_tag {rsp_demux_034.src0/crosser_006.in} {qsys_mm.response};add_connection {crosser_006.out} {rsp_mux.sink34} {avalon_streaming};preview_set_connection_tag {crosser_006.out/rsp_mux.sink34} {qsys_mm.response};add_connection {rsp_demux_034.src1} {crosser_007.in} {avalon_streaming};preview_set_connection_tag {rsp_demux_034.src1/crosser_007.in} {qsys_mm.response};add_connection {crosser_007.out} {rsp_mux_001.sink3} {avalon_streaming};preview_set_connection_tag {crosser_007.out/rsp_mux_001.sink3} {qsys_mm.response};add_connection {mcu_subsystem_cpu_0_data_master_limiter.cmd_valid} {cmd_demux.sink_valid} {avalon_streaming};add_connection {mcu_subsystem_cpu_0_instruction_master_limiter.cmd_valid} {cmd_demux_001.sink_valid} {avalon_streaming};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_data_master_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_instruction_master_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_phy_data_ctrl_m0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_debug_mem_slave_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_lane_pll_reconfig_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_link_pll_reconfig_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_jesd204_link_pll_reconfig_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_phy_data_ctrl_csr_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_0_rcfg_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_1_rcfg_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_2_rcfg_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_3_rcfg_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_0_rcfg_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_1_rcfg_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_2_rcfg_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_3_rcfg_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {bridge_0_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {bridge_1_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {timer_1_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {timer_0_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {fmc_gpio_s1_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_serial_clock_reconfig_s0_translator.reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_data_master_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_instruction_master_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_phy_data_ctrl_m0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_link_management_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_jesd204_link_management_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_link_reconfig_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_jesd204_link_reconfig_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_core_s_axi_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_dma_s_axi_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_core_s_axi_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_dma_s_axi_agent.reset_sink} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_debug_mem_slave_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_lane_pll_reconfig_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_link_pll_reconfig_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_jesd204_link_pll_reconfig_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_0_rcfg_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_1_rcfg_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_2_rcfg_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_3_rcfg_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_0_rcfg_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_1_rcfg_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_2_rcfg_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_3_rcfg_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {bridge_0_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {bridge_0_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {bridge_1_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {bridge_1_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {timer_1_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {timer_1_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {timer_0_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {timer_0_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {fmc_gpio_s1_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {fmc_gpio_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_serial_clock_reconfig_s0_agent.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_001.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_002.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_004.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_005.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_006.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_007.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_008.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_009.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_010.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_011.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_012.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_013.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_014.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_015.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_016.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_017.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_018.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_019.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_022.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_023.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_024.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_025.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_026.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_028.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_029.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_030.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_031.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_032.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_033.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_034.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_035.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_036.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_039.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_041.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_042.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_043.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {router_044.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_data_master_limiter.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {mcu_subsystem_cpu_0_instruction_master_limiter.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_demux.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_demux_001.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_demux_002.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_001.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_002.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_003.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_004.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_005.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_006.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_007.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_008.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_009.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_010.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_011.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_012.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_013.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_014.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_015.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_018.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_019.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_020.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_021.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_022.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_024.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_025.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_026.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_027.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_028.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_029.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_030.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_031.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_032.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_035.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_037.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_038.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_039.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {cmd_mux_040.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_001.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_002.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_003.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_004.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_005.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_006.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_007.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_008.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_009.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_010.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_011.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_012.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_013.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_014.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_015.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_018.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_019.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_020.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_021.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_022.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_024.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_025.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_026.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_027.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_028.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_029.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_030.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_031.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_032.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_035.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_037.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_038.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_039.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_demux_040.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_mux.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_mux_001.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {rsp_mux_002.clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser.in_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_001.in_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_002.in_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_003.in_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_004.out_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_005.out_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_006.out_clk_reset} {reset};add_connection {mcu_subsystem_cpu_0_reset_reset_bridge.out_reset} {crosser_007.out_clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_phy_data_ctrl_m0_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {jtag_uart_0_avalon_jtag_slave_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {fmc_i2c_csr_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_phy_data_ctrl_csr_s0_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {mcu_subsystem_ram_0_s1_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_serial_clock_reconfig_s0_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {fmc_spi_spi_control_port_translator.reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_phy_data_ctrl_m0_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {jtag_uart_0_avalon_jtag_slave_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {fmc_i2c_csr_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {fmc_i2c_csr_agent_rsp_fifo.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {mcu_subsystem_ram_0_s1_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {mcu_subsystem_ram_0_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_serial_clock_reconfig_s0_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {fmc_spi_spi_control_port_agent.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {fmc_spi_spi_control_port_agent_rsp_fifo.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_003.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_020.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_021.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_027.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_040.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_045.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {router_046.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_demux_003.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_mux_016.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_mux_017.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_mux_023.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_mux_036.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_mux_041.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {cmd_mux_042.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_demux_016.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_demux_017.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_demux_023.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_demux_036.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_demux_041.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_demux_042.clk_reset} {reset};add_connection {phy_interlaken_1_reset_reset_bridge.out_reset} {rsp_mux_003.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_3_s0_translator.reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_2_s0_translator.reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_3_s0_agent.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_3_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_3_s0_agent_rdata_fifo.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_2_s0_agent.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_2_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {bridge_2_s0_agent_rdata_fifo.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {router_037.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {router_038.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {cmd_mux_033.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {cmd_mux_034.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {rsp_demux_033.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {rsp_demux_034.clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser.out_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_001.out_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_002.out_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_003.out_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_004.in_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_005.in_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_006.in_clk_reset} {reset};add_connection {bridge_3_s0_reset_reset_bridge.out_reset} {crosser_007.in_clk_reset} {reset};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_data_master_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_instruction_master_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_phy_data_ctrl_m0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_phy_data_ctrl_m0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {jtag_uart_0_avalon_jtag_slave_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_i2c_csr_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_debug_mem_slave_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_lane_pll_reconfig_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_link_pll_reconfig_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_jesd204_link_pll_reconfig_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_phy_data_ctrl_csr_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_phy_data_ctrl_csr_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_0_rcfg_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_1_rcfg_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_2_rcfg_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_3_rcfg_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_0_rcfg_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_1_rcfg_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_2_rcfg_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_3_rcfg_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_0_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_1_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_ram_0_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {timer_1_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {timer_0_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_gpio_s1_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_serial_clock_reconfig_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_serial_clock_reconfig_s0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_spi_spi_control_port_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_data_master_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_instruction_master_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_phy_data_ctrl_m0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_phy_data_ctrl_m0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_link_management_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_jesd204_link_management_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_link_reconfig_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_jesd204_link_reconfig_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_core_s_axi_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_dma_s_axi_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_core_s_axi_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_dma_s_axi_agent.clock_sink} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {jtag_uart_0_avalon_jtag_slave_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_i2c_csr_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_i2c_csr_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_debug_mem_slave_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_lane_pll_reconfig_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_link_pll_reconfig_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_jesd204_link_pll_reconfig_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_0_rcfg_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_0_rcfg_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_1_rcfg_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_1_rcfg_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_2_rcfg_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_2_rcfg_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_3_rcfg_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_3_rcfg_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_0_rcfg_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_0_rcfg_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_1_rcfg_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_1_rcfg_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_2_rcfg_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_2_rcfg_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_3_rcfg_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {avl_adxcfg_3_rcfg_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_0_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_0_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_1_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_1_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_ram_0_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_ram_0_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {timer_1_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {timer_1_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {timer_0_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {timer_0_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_gpio_s1_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_gpio_s1_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_serial_clock_reconfig_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_serial_clock_reconfig_s0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_spi_spi_control_port_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {fmc_spi_spi_control_port_agent_rsp_fifo.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_001.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_002.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_003.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_004.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_005.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_006.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_007.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_008.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_009.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_010.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_011.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_012.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_013.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_014.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_015.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_016.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_017.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_018.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_019.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_020.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_021.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_022.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_023.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_024.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_025.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_026.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_027.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_028.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_029.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_030.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_031.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_032.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_033.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_034.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_035.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_036.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_039.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_040.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_041.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_042.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_043.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_044.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_045.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router_046.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_data_master_limiter.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_instruction_master_limiter.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_demux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_mux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_demux_001.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_mux_001.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_demux_002.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_mux_002.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_demux_003.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_mux_003.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_001.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_001.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_002.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_002.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_003.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_003.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_004.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_004.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_005.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_005.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_006.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_006.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_007.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_007.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_008.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_008.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_009.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_009.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_010.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_010.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_011.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_011.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_012.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_012.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_013.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_013.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_014.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_014.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_015.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_015.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_016.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_016.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_017.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_017.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_018.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_018.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_019.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_019.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_020.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_020.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_021.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_021.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_022.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_022.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_023.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_023.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_024.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_024.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_025.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_025.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_026.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_026.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_027.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_027.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_028.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_028.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_029.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_029.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_030.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_030.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_031.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_031.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_032.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_032.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_035.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_035.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_036.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_036.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_037.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_037.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_038.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_038.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_039.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_039.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_040.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_040.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_041.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_041.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_mux_042.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_demux_042.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser.in_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_001.in_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_002.in_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_003.in_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_004.out_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_005.out_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_006.out_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_007.out_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {mcu_subsystem_cpu_0_reset_reset_bridge.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {phy_interlaken_1_reset_reset_bridge.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_3_s0_translator.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_2_s0_translator.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_3_s0_agent.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_3_s0_agent_rsp_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_3_s0_agent_rdata_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_2_s0_agent.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_2_s0_agent_rsp_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_2_s0_agent_rdata_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {router_037.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {router_038.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {cmd_mux_033.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {rsp_demux_033.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {cmd_mux_034.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {rsp_demux_034.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser.out_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_001.out_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_002.out_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_003.out_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_004.in_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_005.in_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_006.in_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_007.in_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {bridge_3_s0_reset_reset_bridge.clk} {clock};add_interface {mcu_subsystem_cpu_0_data_master} {avalon} {slave};set_interface_property {mcu_subsystem_cpu_0_data_master} {EXPORT_OF} {mcu_subsystem_cpu_0_data_master_translator.avalon_anti_master_0};add_interface {mcu_subsystem_cpu_0_instruction_master} {avalon} {slave};set_interface_property {mcu_subsystem_cpu_0_instruction_master} {EXPORT_OF} {mcu_subsystem_cpu_0_instruction_master_translator.avalon_anti_master_0};add_interface {phy_interlaken_0_phy_data_ctrl_m0} {avalon} {slave};set_interface_property {phy_interlaken_0_phy_data_ctrl_m0} {EXPORT_OF} {phy_interlaken_0_phy_data_ctrl_m0_translator.avalon_anti_master_0};add_interface {phy_interlaken_1_phy_data_ctrl_m0} {avalon} {slave};set_interface_property {phy_interlaken_1_phy_data_ctrl_m0} {EXPORT_OF} {phy_interlaken_1_phy_data_ctrl_m0_translator.avalon_anti_master_0};add_interface {jtag_uart_0_avalon_jtag_slave} {avalon} {master};set_interface_property {jtag_uart_0_avalon_jtag_slave} {EXPORT_OF} {jtag_uart_0_avalon_jtag_slave_translator.avalon_anti_slave_0};add_interface {fmc_i2c_csr} {avalon} {master};set_interface_property {fmc_i2c_csr} {EXPORT_OF} {fmc_i2c_csr_translator.avalon_anti_slave_0};add_interface {mcu_subsystem_cpu_0_debug_mem_slave} {avalon} {master};set_interface_property {mcu_subsystem_cpu_0_debug_mem_slave} {EXPORT_OF} {mcu_subsystem_cpu_0_debug_mem_slave_translator.avalon_anti_slave_0};add_interface {ad9144_jesd204_lane_pll_reconfig} {avalon} {master};set_interface_property {ad9144_jesd204_lane_pll_reconfig} {EXPORT_OF} {ad9144_jesd204_lane_pll_reconfig_translator.avalon_anti_slave_0};add_interface {ad9144_jesd204_link_pll_reconfig} {avalon} {master};set_interface_property {ad9144_jesd204_link_pll_reconfig} {EXPORT_OF} {ad9144_jesd204_link_pll_reconfig_translator.avalon_anti_slave_0};add_interface {ad9680_jesd204_link_pll_reconfig} {avalon} {master};set_interface_property {ad9680_jesd204_link_pll_reconfig} {EXPORT_OF} {ad9680_jesd204_link_pll_reconfig_translator.avalon_anti_slave_0};add_interface {phy_interlaken_0_phy_data_ctrl_csr_s0} {avalon} {master};set_interface_property {phy_interlaken_0_phy_data_ctrl_csr_s0} {EXPORT_OF} {phy_interlaken_0_phy_data_ctrl_csr_s0_translator.avalon_anti_slave_0};add_interface {phy_interlaken_1_phy_data_ctrl_csr_s0} {avalon} {master};set_interface_property {phy_interlaken_1_phy_data_ctrl_csr_s0} {EXPORT_OF} {phy_interlaken_1_phy_data_ctrl_csr_s0_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_0_rcfg_s0} {avalon} {master};set_interface_property {avl_adxcfg_0_rcfg_s0} {EXPORT_OF} {avl_adxcfg_0_rcfg_s0_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_1_rcfg_s0} {avalon} {master};set_interface_property {avl_adxcfg_1_rcfg_s0} {EXPORT_OF} {avl_adxcfg_1_rcfg_s0_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_2_rcfg_s0} {avalon} {master};set_interface_property {avl_adxcfg_2_rcfg_s0} {EXPORT_OF} {avl_adxcfg_2_rcfg_s0_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_3_rcfg_s0} {avalon} {master};set_interface_property {avl_adxcfg_3_rcfg_s0} {EXPORT_OF} {avl_adxcfg_3_rcfg_s0_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_0_rcfg_s1} {avalon} {master};set_interface_property {avl_adxcfg_0_rcfg_s1} {EXPORT_OF} {avl_adxcfg_0_rcfg_s1_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_1_rcfg_s1} {avalon} {master};set_interface_property {avl_adxcfg_1_rcfg_s1} {EXPORT_OF} {avl_adxcfg_1_rcfg_s1_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_2_rcfg_s1} {avalon} {master};set_interface_property {avl_adxcfg_2_rcfg_s1} {EXPORT_OF} {avl_adxcfg_2_rcfg_s1_translator.avalon_anti_slave_0};add_interface {avl_adxcfg_3_rcfg_s1} {avalon} {master};set_interface_property {avl_adxcfg_3_rcfg_s1} {EXPORT_OF} {avl_adxcfg_3_rcfg_s1_translator.avalon_anti_slave_0};add_interface {bridge_0_s0} {avalon} {master};set_interface_property {bridge_0_s0} {EXPORT_OF} {bridge_0_s0_translator.avalon_anti_slave_0};add_interface {bridge_3_s0} {avalon} {master};set_interface_property {bridge_3_s0} {EXPORT_OF} {bridge_3_s0_translator.avalon_anti_slave_0};add_interface {bridge_2_s0} {avalon} {master};set_interface_property {bridge_2_s0} {EXPORT_OF} {bridge_2_s0_translator.avalon_anti_slave_0};add_interface {bridge_1_s0} {avalon} {master};set_interface_property {bridge_1_s0} {EXPORT_OF} {bridge_1_s0_translator.avalon_anti_slave_0};add_interface {mcu_subsystem_ram_0_s1} {avalon} {master};set_interface_property {mcu_subsystem_ram_0_s1} {EXPORT_OF} {mcu_subsystem_ram_0_s1_translator.avalon_anti_slave_0};add_interface {timer_1_s1} {avalon} {master};set_interface_property {timer_1_s1} {EXPORT_OF} {timer_1_s1_translator.avalon_anti_slave_0};add_interface {timer_0_s1} {avalon} {master};set_interface_property {timer_0_s1} {EXPORT_OF} {timer_0_s1_translator.avalon_anti_slave_0};add_interface {fmc_gpio_s1} {avalon} {master};set_interface_property {fmc_gpio_s1} {EXPORT_OF} {fmc_gpio_s1_translator.avalon_anti_slave_0};add_interface {phy_interlaken_0_serial_clock_reconfig_s0} {avalon} {master};set_interface_property {phy_interlaken_0_serial_clock_reconfig_s0} {EXPORT_OF} {phy_interlaken_0_serial_clock_reconfig_s0_translator.avalon_anti_slave_0};add_interface {phy_interlaken_1_serial_clock_reconfig_s0} {avalon} {master};set_interface_property {phy_interlaken_1_serial_clock_reconfig_s0} {EXPORT_OF} {phy_interlaken_1_serial_clock_reconfig_s0_translator.avalon_anti_slave_0};add_interface {fmc_spi_spi_control_port} {avalon} {master};set_interface_property {fmc_spi_spi_control_port} {EXPORT_OF} {fmc_spi_spi_control_port_translator.avalon_anti_slave_0};add_interface {ad9144_jesd204_link_management} {axi4lite} {master};set_interface_property {ad9144_jesd204_link_management} {EXPORT_OF} {ad9144_jesd204_link_management_agent.altera_axi_master};add_interface {ad9680_jesd204_link_management} {axi4lite} {master};set_interface_property {ad9680_jesd204_link_management} {EXPORT_OF} {ad9680_jesd204_link_management_agent.altera_axi_master};add_interface {ad9144_jesd204_link_reconfig} {axi4lite} {master};set_interface_property {ad9144_jesd204_link_reconfig} {EXPORT_OF} {ad9144_jesd204_link_reconfig_agent.altera_axi_master};add_interface {ad9680_jesd204_link_reconfig} {axi4lite} {master};set_interface_property {ad9680_jesd204_link_reconfig} {EXPORT_OF} {ad9680_jesd204_link_reconfig_agent.altera_axi_master};add_interface {ad9144_core_s_axi} {axi4lite} {master};set_interface_property {ad9144_core_s_axi} {EXPORT_OF} {ad9144_core_s_axi_agent.altera_axi_master};add_interface {ad9144_dma_s_axi} {axi4lite} {master};set_interface_property {ad9144_dma_s_axi} {EXPORT_OF} {ad9144_dma_s_axi_agent.altera_axi_master};add_interface {ad9680_core_s_axi} {axi4lite} {master};set_interface_property {ad9680_core_s_axi} {EXPORT_OF} {ad9680_core_s_axi_agent.altera_axi_master};add_interface {ad9680_dma_s_axi} {axi4lite} {master};set_interface_property {ad9680_dma_s_axi} {EXPORT_OF} {ad9680_dma_s_axi_agent.altera_axi_master};add_interface {mcu_subsystem_cpu_0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {mcu_subsystem_cpu_0_reset_reset_bridge_in_reset} {EXPORT_OF} {mcu_subsystem_cpu_0_reset_reset_bridge.in_reset};add_interface {phy_interlaken_1_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {phy_interlaken_1_reset_reset_bridge_in_reset} {EXPORT_OF} {phy_interlaken_1_reset_reset_bridge.in_reset};add_interface {bridge_3_s0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {bridge_3_s0_reset_reset_bridge_in_reset} {EXPORT_OF} {bridge_3_s0_reset_reset_bridge.in_reset};add_interface {clock_in_out_clk} {clock} {slave};set_interface_property {clock_in_out_clk} {EXPORT_OF} {clock_in_out_clk_clock_bridge.in_clk};add_interface {iopll_0_outclk0} {clock} {slave};set_interface_property {iopll_0_outclk0} {EXPORT_OF} {iopll_0_outclk0_clock_bridge.in_clk};set_module_assignment {interconnect_id.ad9144_core.s_axi} {0};set_module_assignment {interconnect_id.ad9144_dma.s_axi} {1};set_module_assignment {interconnect_id.ad9144_jesd204.lane_pll_reconfig} {2};set_module_assignment {interconnect_id.ad9144_jesd204.link_management} {3};set_module_assignment {interconnect_id.ad9144_jesd204.link_pll_reconfig} {4};set_module_assignment {interconnect_id.ad9144_jesd204.link_reconfig} {5};set_module_assignment {interconnect_id.ad9680_core.s_axi} {6};set_module_assignment {interconnect_id.ad9680_dma.s_axi} {7};set_module_assignment {interconnect_id.ad9680_jesd204.link_management} {8};set_module_assignment {interconnect_id.ad9680_jesd204.link_pll_reconfig} {9};set_module_assignment {interconnect_id.ad9680_jesd204.link_reconfig} {10};set_module_assignment {interconnect_id.avl_adxcfg_0.rcfg_s0} {11};set_module_assignment {interconnect_id.avl_adxcfg_0.rcfg_s1} {12};set_module_assignment {interconnect_id.avl_adxcfg_1.rcfg_s0} {13};set_module_assignment {interconnect_id.avl_adxcfg_1.rcfg_s1} {14};set_module_assignment {interconnect_id.avl_adxcfg_2.rcfg_s0} {15};set_module_assignment {interconnect_id.avl_adxcfg_2.rcfg_s1} {16};set_module_assignment {interconnect_id.avl_adxcfg_3.rcfg_s0} {17};set_module_assignment {interconnect_id.avl_adxcfg_3.rcfg_s1} {18};set_module_assignment {interconnect_id.bridge_0.s0} {19};set_module_assignment {interconnect_id.bridge_1.s0} {20};set_module_assignment {interconnect_id.bridge_2.s0} {21};set_module_assignment {interconnect_id.bridge_3.s0} {22};set_module_assignment {interconnect_id.fmc_gpio.s1} {23};set_module_assignment {interconnect_id.fmc_i2c.csr} {24};set_module_assignment {interconnect_id.fmc_spi.spi_control_port} {25};set_module_assignment {interconnect_id.jtag_uart_0.avalon_jtag_slave} {26};set_module_assignment {interconnect_id.mcu_subsystem_cpu_0.data_master} {0};set_module_assignment {interconnect_id.mcu_subsystem_cpu_0.debug_mem_slave} {27};set_module_assignment {interconnect_id.mcu_subsystem_cpu_0.instruction_master} {1};set_module_assignment {interconnect_id.mcu_subsystem_ram_0.s1} {28};set_module_assignment {interconnect_id.phy_interlaken_0.phy_data_ctrl_csr_s0} {29};set_module_assignment {interconnect_id.phy_interlaken_0.phy_data_ctrl_m0} {2};set_module_assignment {interconnect_id.phy_interlaken_0.serial_clock_reconfig_s0} {30};set_module_assignment {interconnect_id.phy_interlaken_1.phy_data_ctrl_csr_s0} {31};set_module_assignment {interconnect_id.phy_interlaken_1.phy_data_ctrl_m0} {3};set_module_assignment {interconnect_id.phy_interlaken_1.serial_clock_reconfig_s0} {32};set_module_assignment {interconnect_id.timer_0.s1} {33};set_module_assignment {interconnect_id.timer_1.s1} {34};" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_q5f7jgy.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_q5f7jgy.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="mcu_subsystem" as="mm_interconnect_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_ee6k3mq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_6pajplq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_hz37auy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_so6waca"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_qymmudq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_6dgegba"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_dest_id_fifo">"Generating: my_altera_avalon_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_dest_id_fifo">"Generating: my_alt_hiconnect_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_oquouni"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_jw2r2mq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_qksylaq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_hrbnvmy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ibufqxi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_dim2hry"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_dmy35ka"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_4klxsha"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_hcxscka"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_axl2rvy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_tmckweq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_fhlvllq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_mm_interconnect"
   version="18.1"
   name="mcu_subsystem_altera_mm_interconnect_181_wtppfva">
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter
     name="COMPOSE_CONTENTS"
     value="add_instance {bridge_2_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {bridge_2_m0_translator} {AV_ADDRESS_W} {6};set_instance_parameter_value {bridge_2_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_2_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {bridge_2_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_2_m0_translator} {UAV_ADDRESS_W} {6};set_instance_parameter_value {bridge_2_m0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_2_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {bridge_2_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_2_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_2_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_2_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_2_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_2_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {bridge_2_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_2_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_2_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_2_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_2_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {bridge_2_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {qspi_controller2_0_avl_csr_translator} {altera_merlin_slave_translator};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_ADDRESS_W} {4};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_DATA_W} {32};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {UAV_DATA_W} {32};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {UAV_ADDRESS_W} {6};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_READLATENCY} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_READDATA} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_READ} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_WRITE} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_ADDRESS} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_LOCK} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_translator} {SYNC_RESET} {0};add_instance {bridge_2_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {bridge_2_m0_agent} {PKT_WUNIQUE} {84};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DOMAIN_H} {83};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DOMAIN_L} {82};set_instance_parameter_value {bridge_2_m0_agent} {PKT_SNOOP_H} {81};set_instance_parameter_value {bridge_2_m0_agent} {PKT_SNOOP_L} {78};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BARRIER_H} {77};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BARRIER_L} {76};set_instance_parameter_value {bridge_2_m0_agent} {PKT_ORI_BURST_SIZE_H} {75};set_instance_parameter_value {bridge_2_m0_agent} {PKT_ORI_BURST_SIZE_L} {73};set_instance_parameter_value {bridge_2_m0_agent} {PKT_RESPONSE_STATUS_H} {72};set_instance_parameter_value {bridge_2_m0_agent} {PKT_RESPONSE_STATUS_L} {71};set_instance_parameter_value {bridge_2_m0_agent} {PKT_QOS_H} {60};set_instance_parameter_value {bridge_2_m0_agent} {PKT_QOS_L} {60};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DATA_SIDEBAND_H} {58};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DATA_SIDEBAND_L} {58};set_instance_parameter_value {bridge_2_m0_agent} {PKT_ADDR_SIDEBAND_H} {57};set_instance_parameter_value {bridge_2_m0_agent} {PKT_ADDR_SIDEBAND_L} {57};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BURST_TYPE_H} {56};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BURST_TYPE_L} {55};set_instance_parameter_value {bridge_2_m0_agent} {PKT_CACHE_H} {70};set_instance_parameter_value {bridge_2_m0_agent} {PKT_CACHE_L} {67};set_instance_parameter_value {bridge_2_m0_agent} {PKT_THREAD_ID_H} {63};set_instance_parameter_value {bridge_2_m0_agent} {PKT_THREAD_ID_L} {63};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BURST_SIZE_H} {54};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BURST_SIZE_L} {52};set_instance_parameter_value {bridge_2_m0_agent} {PKT_TRANS_EXCLUSIVE} {47};set_instance_parameter_value {bridge_2_m0_agent} {PKT_TRANS_LOCK} {46};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BEGIN_BURST} {59};set_instance_parameter_value {bridge_2_m0_agent} {PKT_PROTECTION_H} {66};set_instance_parameter_value {bridge_2_m0_agent} {PKT_PROTECTION_L} {64};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BURSTWRAP_H} {51};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BURSTWRAP_L} {51};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BYTE_CNT_H} {50};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BYTE_CNT_L} {48};set_instance_parameter_value {bridge_2_m0_agent} {PKT_ADDR_H} {41};set_instance_parameter_value {bridge_2_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_2_m0_agent} {PKT_TRANS_COMPRESSED_READ} {42};set_instance_parameter_value {bridge_2_m0_agent} {PKT_TRANS_POSTED} {43};set_instance_parameter_value {bridge_2_m0_agent} {PKT_TRANS_WRITE} {44};set_instance_parameter_value {bridge_2_m0_agent} {PKT_TRANS_READ} {45};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_2_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_2_m0_agent} {PKT_SRC_ID_H} {61};set_instance_parameter_value {bridge_2_m0_agent} {PKT_SRC_ID_L} {61};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DEST_ID_H} {62};set_instance_parameter_value {bridge_2_m0_agent} {PKT_DEST_ID_L} {62};set_instance_parameter_value {bridge_2_m0_agent} {ST_DATA_W} {85};set_instance_parameter_value {bridge_2_m0_agent} {ST_CHANNEL_W} {1};set_instance_parameter_value {bridge_2_m0_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_2_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_2_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_2_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_2_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000000040&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {bridge_2_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {bridge_2_m0_agent} {ID} {0};set_instance_parameter_value {bridge_2_m0_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {bridge_2_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {bridge_2_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {bridge_2_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_2_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_2_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {bridge_2_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {bridge_2_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {bridge_2_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {bridge_2_m0_agent} {SYNC_RESET} {0};add_instance {qspi_controller2_0_avl_csr_agent} {altera_merlin_slave_agent};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_ORI_BURST_SIZE_H} {75};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_ORI_BURST_SIZE_L} {73};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_RESPONSE_STATUS_H} {72};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_RESPONSE_STATUS_L} {71};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BURST_SIZE_H} {54};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BURST_SIZE_L} {52};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_TRANS_LOCK} {46};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BEGIN_BURST} {59};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_PROTECTION_H} {66};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_PROTECTION_L} {64};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BURSTWRAP_H} {51};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BURSTWRAP_L} {51};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BYTE_CNT_H} {50};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BYTE_CNT_L} {48};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_ADDR_H} {41};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_TRANS_COMPRESSED_READ} {42};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_TRANS_POSTED} {43};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_TRANS_WRITE} {44};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_TRANS_READ} {45};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_DATA_H} {31};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_DATA_L} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_SRC_ID_H} {61};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_SRC_ID_L} {61};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_DEST_ID_H} {62};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_DEST_ID_L} {62};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {ST_CHANNEL_W} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {ST_DATA_W} {85};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {ID} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {ECC_ENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent} {SYNC_RESET} {0};add_instance {qspi_controller2_0_avl_csr_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {BITS_PER_SYMBOL} {86};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {qspi_controller2_0_avl_csr_agent_rdata_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {BITS_PER_SYMBOL} {34};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {USE_PACKETS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {EMPTY_LATENCY} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_csr_agent_rdata_fifo} {SYNC_RESET} {0};add_instance {router} {altera_merlin_router};set_instance_parameter_value {router} {DESTINATION_ID} {0 };set_instance_parameter_value {router} {CHANNEL_ID} {1 };set_instance_parameter_value {router} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router} {START_ADDRESS} {0x0 };set_instance_parameter_value {router} {END_ADDRESS} {0x40 };set_instance_parameter_value {router} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router} {SPAN_OFFSET} {};set_instance_parameter_value {router} {PKT_ADDR_H} {41};set_instance_parameter_value {router} {PKT_ADDR_L} {36};set_instance_parameter_value {router} {PKT_PROTECTION_H} {66};set_instance_parameter_value {router} {PKT_PROTECTION_L} {64};set_instance_parameter_value {router} {PKT_DEST_ID_H} {62};set_instance_parameter_value {router} {PKT_DEST_ID_L} {62};set_instance_parameter_value {router} {PKT_TRANS_WRITE} {44};set_instance_parameter_value {router} {PKT_TRANS_READ} {45};set_instance_parameter_value {router} {ST_DATA_W} {85};set_instance_parameter_value {router} {ST_CHANNEL_W} {1};set_instance_parameter_value {router} {DECODER_TYPE} {0};set_instance_parameter_value {router} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_DESTID} {0};set_instance_parameter_value {router} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router} {SYNC_RESET} {0};add_instance {router_001} {altera_merlin_router};set_instance_parameter_value {router_001} {DESTINATION_ID} {0 };set_instance_parameter_value {router_001} {CHANNEL_ID} {1 };set_instance_parameter_value {router_001} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_001} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_001} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_001} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_001} {SPAN_OFFSET} {};set_instance_parameter_value {router_001} {PKT_ADDR_H} {41};set_instance_parameter_value {router_001} {PKT_ADDR_L} {36};set_instance_parameter_value {router_001} {PKT_PROTECTION_H} {66};set_instance_parameter_value {router_001} {PKT_PROTECTION_L} {64};set_instance_parameter_value {router_001} {PKT_DEST_ID_H} {62};set_instance_parameter_value {router_001} {PKT_DEST_ID_L} {62};set_instance_parameter_value {router_001} {PKT_TRANS_WRITE} {44};set_instance_parameter_value {router_001} {PKT_TRANS_READ} {45};set_instance_parameter_value {router_001} {ST_DATA_W} {85};set_instance_parameter_value {router_001} {ST_CHANNEL_W} {1};set_instance_parameter_value {router_001} {DECODER_TYPE} {1};set_instance_parameter_value {router_001} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_001} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_001} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_001} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_001} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_001} {SYNC_RESET} {0};add_instance {cmd_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux} {ST_DATA_W} {85};set_instance_parameter_value {cmd_demux} {ST_CHANNEL_W} {1};set_instance_parameter_value {cmd_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux} {SYNC_RESET} {0};add_instance {cmd_mux} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux} {ST_DATA_W} {85};set_instance_parameter_value {cmd_mux} {ST_CHANNEL_W} {1};set_instance_parameter_value {cmd_mux} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux} {PKT_TRANS_LOCK} {46};set_instance_parameter_value {cmd_mux} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux} {SYNC_RESET} {0};add_instance {rsp_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux} {ST_DATA_W} {85};set_instance_parameter_value {rsp_demux} {ST_CHANNEL_W} {1};set_instance_parameter_value {rsp_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux} {SYNC_RESET} {0};add_instance {rsp_mux} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux} {ST_DATA_W} {85};set_instance_parameter_value {rsp_mux} {ST_CHANNEL_W} {1};set_instance_parameter_value {rsp_mux} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux} {PKT_TRANS_LOCK} {46};set_instance_parameter_value {rsp_mux} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux} {MERLIN_PACKET_FORMAT} {wunique(84) domain(83:82) snoop(81:78) barrier(77:76) ori_burst_size(75:73) response_status(72:71) cache(70:67) protection(66:64) thread_id(63) dest_id(62) src_id(61) qos(60) begin_burst(59) data_sideband(58) addr_sideband(57) burst_type(56:55) burst_size(54:52) burstwrap(51) byte_cnt(50:48) trans_exclusive(47) trans_lock(46) trans_read(45) trans_write(44) trans_posted(43) trans_compressed_read(42) addr(41:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux} {SYNC_RESET} {0};add_instance {crosser} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser} {DATA_WIDTH} {85};set_instance_parameter_value {crosser} {BITS_PER_SYMBOL} {85};set_instance_parameter_value {crosser} {USE_PACKETS} {1};set_instance_parameter_value {crosser} {USE_CHANNEL} {1};set_instance_parameter_value {crosser} {CHANNEL_WIDTH} {1};set_instance_parameter_value {crosser} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser} {USE_ERROR} {0};set_instance_parameter_value {crosser} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser} {SYNC_RESET} {0};add_instance {crosser_001} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_001} {DATA_WIDTH} {85};set_instance_parameter_value {crosser_001} {BITS_PER_SYMBOL} {85};set_instance_parameter_value {crosser_001} {USE_PACKETS} {1};set_instance_parameter_value {crosser_001} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_001} {CHANNEL_WIDTH} {1};set_instance_parameter_value {crosser_001} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_001} {USE_ERROR} {0};set_instance_parameter_value {crosser_001} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_001} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_001} {SYNC_RESET} {0};add_instance {bridge_2_m0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {bridge_2_m0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {bridge_2_m0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {bridge_2_m0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {bridge_2_m0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {bridge_2_m0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {qspi_controller2_0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {clock_in_out_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {clock_in_out_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {125000000};set_instance_parameter_value {clock_in_out_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_instance {iopll_0_outclk0_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {iopll_0_outclk0_clock_bridge} {EXPLICIT_CLOCK_RATE} {40000000};set_instance_parameter_value {iopll_0_outclk0_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {bridge_2_m0_translator.avalon_universal_master_0} {bridge_2_m0_agent.av} {avalon};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {domainAlias} {};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_2_m0_translator.avalon_universal_master_0/bridge_2_m0_agent.av} {syncResets} {FALSE};add_connection {rsp_mux.src} {bridge_2_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux.src/bridge_2_m0_agent.rp} {qsys_mm.response};add_connection {qspi_controller2_0_avl_csr_agent.m0} {qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {qspi_controller2_0_avl_csr_agent.m0/qspi_controller2_0_avl_csr_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {qspi_controller2_0_avl_csr_agent.rf_source} {qspi_controller2_0_avl_csr_agent_rsp_fifo.in} {avalon_streaming};add_connection {qspi_controller2_0_avl_csr_agent_rsp_fifo.out} {qspi_controller2_0_avl_csr_agent.rf_sink} {avalon_streaming};add_connection {qspi_controller2_0_avl_csr_agent.rdata_fifo_src} {qspi_controller2_0_avl_csr_agent_rdata_fifo.in} {avalon_streaming};add_connection {qspi_controller2_0_avl_csr_agent_rdata_fifo.out} {qspi_controller2_0_avl_csr_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux.src} {qspi_controller2_0_avl_csr_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux.src/qspi_controller2_0_avl_csr_agent.cp} {qsys_mm.command};add_connection {bridge_2_m0_agent.cp} {router.sink} {avalon_streaming};preview_set_connection_tag {bridge_2_m0_agent.cp/router.sink} {qsys_mm.command};add_connection {router.src} {cmd_demux.sink} {avalon_streaming};preview_set_connection_tag {router.src/cmd_demux.sink} {qsys_mm.command};add_connection {qspi_controller2_0_avl_csr_agent.rp} {router_001.sink} {avalon_streaming};preview_set_connection_tag {qspi_controller2_0_avl_csr_agent.rp/router_001.sink} {qsys_mm.response};add_connection {router_001.src} {rsp_demux.sink} {avalon_streaming};preview_set_connection_tag {router_001.src/rsp_demux.sink} {qsys_mm.response};add_connection {cmd_demux.src0} {crosser.in} {avalon_streaming};preview_set_connection_tag {cmd_demux.src0/crosser.in} {qsys_mm.command};add_connection {crosser.out} {cmd_mux.sink0} {avalon_streaming};preview_set_connection_tag {crosser.out/cmd_mux.sink0} {qsys_mm.command};add_connection {rsp_demux.src0} {crosser_001.in} {avalon_streaming};preview_set_connection_tag {rsp_demux.src0/crosser_001.in} {qsys_mm.response};add_connection {crosser_001.out} {rsp_mux.sink0} {avalon_streaming};preview_set_connection_tag {crosser_001.out/rsp_mux.sink0} {qsys_mm.response};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {bridge_2_m0_translator.reset} {reset};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {bridge_2_m0_agent.clk_reset} {reset};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {router.clk_reset} {reset};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {cmd_demux.clk_reset} {reset};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {rsp_mux.clk_reset} {reset};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {crosser.in_clk_reset} {reset};add_connection {bridge_2_m0_reset_reset_bridge.out_reset} {crosser_001.out_clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_csr_translator.reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_csr_agent.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_csr_agent_rsp_fifo.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_csr_agent_rdata_fifo.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {router_001.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {cmd_mux.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {rsp_demux.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {crosser.out_clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {crosser_001.in_clk_reset} {reset};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_2_m0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_2_m0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_demux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_mux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser.in_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_001.out_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_2_m0_reset_reset_bridge.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_csr_translator.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_csr_agent.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_csr_agent_rsp_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_csr_agent_rdata_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {router_001.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {cmd_mux.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {rsp_demux.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser.out_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_001.in_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_reset_reset_bridge.clk} {clock};add_interface {bridge_2_m0} {avalon} {slave};set_interface_property {bridge_2_m0} {EXPORT_OF} {bridge_2_m0_translator.avalon_anti_master_0};add_interface {qspi_controller2_0_avl_csr} {avalon} {master};set_interface_property {qspi_controller2_0_avl_csr} {EXPORT_OF} {qspi_controller2_0_avl_csr_translator.avalon_anti_slave_0};add_interface {bridge_2_m0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {bridge_2_m0_reset_reset_bridge_in_reset} {EXPORT_OF} {bridge_2_m0_reset_reset_bridge.in_reset};add_interface {qspi_controller2_0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {qspi_controller2_0_reset_reset_bridge_in_reset} {EXPORT_OF} {qspi_controller2_0_reset_reset_bridge.in_reset};add_interface {clock_in_out_clk} {clock} {slave};set_interface_property {clock_in_out_clk} {EXPORT_OF} {clock_in_out_clk_clock_bridge.in_clk};add_interface {iopll_0_outclk0} {clock} {slave};set_interface_property {iopll_0_outclk0} {EXPORT_OF} {iopll_0_outclk0_clock_bridge.in_clk};set_module_assignment {interconnect_id.bridge_2.m0} {0};set_module_assignment {interconnect_id.qspi_controller2_0.avl_csr} {0};" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_wtppfva.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_wtppfva.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="mcu_subsystem" as="mm_interconnect_1" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_wtppfva"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zgvppxy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_lkikq2q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_4vpstda"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_sfxnfsa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ldjaady"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_mm_interconnect"
   version="18.1"
   name="mcu_subsystem_altera_mm_interconnect_181_j2xn3na">
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter
     name="COMPOSE_CONTENTS"
     value="add_instance {bridge_3_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {bridge_3_m0_translator} {AV_ADDRESS_W} {27};set_instance_parameter_value {bridge_3_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_3_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {bridge_3_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_3_m0_translator} {UAV_ADDRESS_W} {27};set_instance_parameter_value {bridge_3_m0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_3_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {bridge_3_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_3_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_3_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_3_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_3_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_3_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {bridge_3_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_3_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_3_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_3_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_3_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {bridge_3_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {qspi_controller2_0_avl_mem_translator} {altera_merlin_slave_translator};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_ADDRESS_W} {25};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_DATA_W} {32};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {UAV_DATA_W} {32};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_BURSTCOUNT_W} {7};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {UAV_ADDRESS_W} {27};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {UAV_BURSTCOUNT_W} {9};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_READLATENCY} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_READDATA} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_READ} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_WRITE} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_ADDRESS} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_LOCK} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_CONSTANT_BURST_BEHAVIOR} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_LINEWRAPBURSTS} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_translator} {SYNC_RESET} {0};add_instance {bridge_3_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {bridge_3_m0_agent} {PKT_WUNIQUE} {119};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DOMAIN_H} {118};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DOMAIN_L} {117};set_instance_parameter_value {bridge_3_m0_agent} {PKT_SNOOP_H} {116};set_instance_parameter_value {bridge_3_m0_agent} {PKT_SNOOP_L} {113};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BARRIER_H} {112};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BARRIER_L} {111};set_instance_parameter_value {bridge_3_m0_agent} {PKT_ORI_BURST_SIZE_H} {110};set_instance_parameter_value {bridge_3_m0_agent} {PKT_ORI_BURST_SIZE_L} {108};set_instance_parameter_value {bridge_3_m0_agent} {PKT_RESPONSE_STATUS_H} {107};set_instance_parameter_value {bridge_3_m0_agent} {PKT_RESPONSE_STATUS_L} {106};set_instance_parameter_value {bridge_3_m0_agent} {PKT_QOS_H} {95};set_instance_parameter_value {bridge_3_m0_agent} {PKT_QOS_L} {95};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DATA_SIDEBAND_H} {93};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DATA_SIDEBAND_L} {93};set_instance_parameter_value {bridge_3_m0_agent} {PKT_ADDR_SIDEBAND_H} {92};set_instance_parameter_value {bridge_3_m0_agent} {PKT_ADDR_SIDEBAND_L} {92};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BURST_TYPE_H} {91};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BURST_TYPE_L} {90};set_instance_parameter_value {bridge_3_m0_agent} {PKT_CACHE_H} {105};set_instance_parameter_value {bridge_3_m0_agent} {PKT_CACHE_L} {102};set_instance_parameter_value {bridge_3_m0_agent} {PKT_THREAD_ID_H} {98};set_instance_parameter_value {bridge_3_m0_agent} {PKT_THREAD_ID_L} {98};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {bridge_3_m0_agent} {PKT_TRANS_EXCLUSIVE} {68};set_instance_parameter_value {bridge_3_m0_agent} {PKT_TRANS_LOCK} {67};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {bridge_3_m0_agent} {PKT_PROTECTION_H} {101};set_instance_parameter_value {bridge_3_m0_agent} {PKT_PROTECTION_L} {99};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BURSTWRAP_L} {78};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BYTE_CNT_H} {77};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BYTE_CNT_L} {69};set_instance_parameter_value {bridge_3_m0_agent} {PKT_ADDR_H} {62};set_instance_parameter_value {bridge_3_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_3_m0_agent} {PKT_TRANS_COMPRESSED_READ} {63};set_instance_parameter_value {bridge_3_m0_agent} {PKT_TRANS_POSTED} {64};set_instance_parameter_value {bridge_3_m0_agent} {PKT_TRANS_WRITE} {65};set_instance_parameter_value {bridge_3_m0_agent} {PKT_TRANS_READ} {66};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_3_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_3_m0_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {bridge_3_m0_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DEST_ID_H} {97};set_instance_parameter_value {bridge_3_m0_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {bridge_3_m0_agent} {ST_DATA_W} {120};set_instance_parameter_value {bridge_3_m0_agent} {ST_CHANNEL_W} {1};set_instance_parameter_value {bridge_3_m0_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_3_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_3_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_3_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_3_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000008000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {bridge_3_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {bridge_3_m0_agent} {ID} {0};set_instance_parameter_value {bridge_3_m0_agent} {BURSTWRAP_VALUE} {511};set_instance_parameter_value {bridge_3_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {bridge_3_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {bridge_3_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_3_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_3_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {bridge_3_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {bridge_3_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {bridge_3_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {bridge_3_m0_agent} {SYNC_RESET} {0};add_instance {qspi_controller2_0_avl_mem_agent} {altera_merlin_slave_agent};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_ORI_BURST_SIZE_H} {110};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_ORI_BURST_SIZE_L} {108};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_RESPONSE_STATUS_H} {107};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_RESPONSE_STATUS_L} {106};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BURST_SIZE_H} {89};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BURST_SIZE_L} {87};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_TRANS_LOCK} {67};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BEGIN_BURST} {94};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_PROTECTION_H} {101};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_PROTECTION_L} {99};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BURSTWRAP_H} {86};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BURSTWRAP_L} {78};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BYTE_CNT_H} {77};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BYTE_CNT_L} {69};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_ADDR_H} {62};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_TRANS_COMPRESSED_READ} {63};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_TRANS_POSTED} {64};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_TRANS_WRITE} {65};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_TRANS_READ} {66};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_DATA_H} {31};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_DATA_L} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_SRC_ID_L} {96};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_DEST_ID_H} {97};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {ST_CHANNEL_W} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {ST_DATA_W} {120};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {AVS_BURSTCOUNT_W} {9};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {AV_LINEWRAPBURSTS} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {MAX_BYTE_CNT} {256};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {MAX_BURSTWRAP} {255};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {ID} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {ECC_ENABLE} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent} {SYNC_RESET} {0};add_instance {qspi_controller2_0_avl_mem_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {BITS_PER_SYMBOL} {121};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {qspi_controller2_0_avl_mem_agent_rdata_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {BITS_PER_SYMBOL} {34};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {USE_PACKETS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {EMPTY_LATENCY} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {qspi_controller2_0_avl_mem_agent_rdata_fifo} {SYNC_RESET} {0};add_instance {router} {altera_merlin_router};set_instance_parameter_value {router} {DESTINATION_ID} {0 };set_instance_parameter_value {router} {CHANNEL_ID} {1 };set_instance_parameter_value {router} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router} {START_ADDRESS} {0x0 };set_instance_parameter_value {router} {END_ADDRESS} {0x8000000 };set_instance_parameter_value {router} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router} {SPAN_OFFSET} {};set_instance_parameter_value {router} {PKT_ADDR_H} {62};set_instance_parameter_value {router} {PKT_ADDR_L} {36};set_instance_parameter_value {router} {PKT_PROTECTION_H} {101};set_instance_parameter_value {router} {PKT_PROTECTION_L} {99};set_instance_parameter_value {router} {PKT_DEST_ID_H} {97};set_instance_parameter_value {router} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router} {PKT_TRANS_WRITE} {65};set_instance_parameter_value {router} {PKT_TRANS_READ} {66};set_instance_parameter_value {router} {ST_DATA_W} {120};set_instance_parameter_value {router} {ST_CHANNEL_W} {1};set_instance_parameter_value {router} {DECODER_TYPE} {0};set_instance_parameter_value {router} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_DESTID} {0};set_instance_parameter_value {router} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router} {SYNC_RESET} {0};add_instance {router_001} {altera_merlin_router};set_instance_parameter_value {router_001} {DESTINATION_ID} {0 };set_instance_parameter_value {router_001} {CHANNEL_ID} {1 };set_instance_parameter_value {router_001} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_001} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_001} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_001} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_001} {SPAN_OFFSET} {};set_instance_parameter_value {router_001} {PKT_ADDR_H} {62};set_instance_parameter_value {router_001} {PKT_ADDR_L} {36};set_instance_parameter_value {router_001} {PKT_PROTECTION_H} {101};set_instance_parameter_value {router_001} {PKT_PROTECTION_L} {99};set_instance_parameter_value {router_001} {PKT_DEST_ID_H} {97};set_instance_parameter_value {router_001} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_001} {PKT_TRANS_WRITE} {65};set_instance_parameter_value {router_001} {PKT_TRANS_READ} {66};set_instance_parameter_value {router_001} {ST_DATA_W} {120};set_instance_parameter_value {router_001} {ST_CHANNEL_W} {1};set_instance_parameter_value {router_001} {DECODER_TYPE} {1};set_instance_parameter_value {router_001} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_001} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_001} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_001} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_001} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_001} {SYNC_RESET} {0};add_instance {cmd_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux} {ST_DATA_W} {120};set_instance_parameter_value {cmd_demux} {ST_CHANNEL_W} {1};set_instance_parameter_value {cmd_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux} {SYNC_RESET} {0};add_instance {cmd_mux} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux} {ST_DATA_W} {120};set_instance_parameter_value {cmd_mux} {ST_CHANNEL_W} {1};set_instance_parameter_value {cmd_mux} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux} {PKT_TRANS_LOCK} {67};set_instance_parameter_value {cmd_mux} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux} {SYNC_RESET} {0};add_instance {rsp_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux} {ST_DATA_W} {120};set_instance_parameter_value {rsp_demux} {ST_CHANNEL_W} {1};set_instance_parameter_value {rsp_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux} {SYNC_RESET} {0};add_instance {rsp_mux} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux} {ST_DATA_W} {120};set_instance_parameter_value {rsp_mux} {ST_CHANNEL_W} {1};set_instance_parameter_value {rsp_mux} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux} {PKT_TRANS_LOCK} {67};set_instance_parameter_value {rsp_mux} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux} {MERLIN_PACKET_FORMAT} {wunique(119) domain(118:117) snoop(116:113) barrier(112:111) ori_burst_size(110:108) response_status(107:106) cache(105:102) protection(101:99) thread_id(98) dest_id(97) src_id(96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:78) byte_cnt(77:69) trans_exclusive(68) trans_lock(67) trans_read(66) trans_write(65) trans_posted(64) trans_compressed_read(63) addr(62:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux} {SYNC_RESET} {0};add_instance {crosser} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser} {DATA_WIDTH} {120};set_instance_parameter_value {crosser} {BITS_PER_SYMBOL} {120};set_instance_parameter_value {crosser} {USE_PACKETS} {1};set_instance_parameter_value {crosser} {USE_CHANNEL} {1};set_instance_parameter_value {crosser} {CHANNEL_WIDTH} {1};set_instance_parameter_value {crosser} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser} {USE_ERROR} {0};set_instance_parameter_value {crosser} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser} {SYNC_RESET} {0};add_instance {crosser_001} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_001} {DATA_WIDTH} {120};set_instance_parameter_value {crosser_001} {BITS_PER_SYMBOL} {120};set_instance_parameter_value {crosser_001} {USE_PACKETS} {1};set_instance_parameter_value {crosser_001} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_001} {CHANNEL_WIDTH} {1};set_instance_parameter_value {crosser_001} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_001} {USE_ERROR} {0};set_instance_parameter_value {crosser_001} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_001} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_001} {SYNC_RESET} {0};add_instance {bridge_3_m0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {bridge_3_m0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {bridge_3_m0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {bridge_3_m0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {bridge_3_m0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {bridge_3_m0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {qspi_controller2_0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {qspi_controller2_0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {clock_in_out_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {clock_in_out_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {125000000};set_instance_parameter_value {clock_in_out_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_instance {iopll_0_outclk0_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {iopll_0_outclk0_clock_bridge} {EXPLICIT_CLOCK_RATE} {40000000};set_instance_parameter_value {iopll_0_outclk0_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {bridge_3_m0_translator.avalon_universal_master_0} {bridge_3_m0_agent.av} {avalon};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {domainAlias} {};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_3_m0_translator.avalon_universal_master_0/bridge_3_m0_agent.av} {syncResets} {FALSE};add_connection {rsp_mux.src} {bridge_3_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux.src/bridge_3_m0_agent.rp} {qsys_mm.response};add_connection {qspi_controller2_0_avl_mem_agent.m0} {qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {qspi_controller2_0_avl_mem_agent.m0/qspi_controller2_0_avl_mem_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {qspi_controller2_0_avl_mem_agent.rf_source} {qspi_controller2_0_avl_mem_agent_rsp_fifo.in} {avalon_streaming};add_connection {qspi_controller2_0_avl_mem_agent_rsp_fifo.out} {qspi_controller2_0_avl_mem_agent.rf_sink} {avalon_streaming};add_connection {qspi_controller2_0_avl_mem_agent.rdata_fifo_src} {qspi_controller2_0_avl_mem_agent_rdata_fifo.in} {avalon_streaming};add_connection {qspi_controller2_0_avl_mem_agent_rdata_fifo.out} {qspi_controller2_0_avl_mem_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux.src} {qspi_controller2_0_avl_mem_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux.src/qspi_controller2_0_avl_mem_agent.cp} {qsys_mm.command};add_connection {bridge_3_m0_agent.cp} {router.sink} {avalon_streaming};preview_set_connection_tag {bridge_3_m0_agent.cp/router.sink} {qsys_mm.command};add_connection {router.src} {cmd_demux.sink} {avalon_streaming};preview_set_connection_tag {router.src/cmd_demux.sink} {qsys_mm.command};add_connection {qspi_controller2_0_avl_mem_agent.rp} {router_001.sink} {avalon_streaming};preview_set_connection_tag {qspi_controller2_0_avl_mem_agent.rp/router_001.sink} {qsys_mm.response};add_connection {router_001.src} {rsp_demux.sink} {avalon_streaming};preview_set_connection_tag {router_001.src/rsp_demux.sink} {qsys_mm.response};add_connection {cmd_demux.src0} {crosser.in} {avalon_streaming};preview_set_connection_tag {cmd_demux.src0/crosser.in} {qsys_mm.command};add_connection {crosser.out} {cmd_mux.sink0} {avalon_streaming};preview_set_connection_tag {crosser.out/cmd_mux.sink0} {qsys_mm.command};add_connection {rsp_demux.src0} {crosser_001.in} {avalon_streaming};preview_set_connection_tag {rsp_demux.src0/crosser_001.in} {qsys_mm.response};add_connection {crosser_001.out} {rsp_mux.sink0} {avalon_streaming};preview_set_connection_tag {crosser_001.out/rsp_mux.sink0} {qsys_mm.response};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {bridge_3_m0_translator.reset} {reset};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {bridge_3_m0_agent.clk_reset} {reset};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {router.clk_reset} {reset};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {cmd_demux.clk_reset} {reset};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {rsp_mux.clk_reset} {reset};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {crosser.in_clk_reset} {reset};add_connection {bridge_3_m0_reset_reset_bridge.out_reset} {crosser_001.out_clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_mem_translator.reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_mem_agent.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_mem_agent_rsp_fifo.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {qspi_controller2_0_avl_mem_agent_rdata_fifo.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {router_001.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {cmd_mux.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {rsp_demux.clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {crosser.out_clk_reset} {reset};add_connection {qspi_controller2_0_reset_reset_bridge.out_reset} {crosser_001.in_clk_reset} {reset};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_3_m0_translator.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_3_m0_agent.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {router.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {cmd_demux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {rsp_mux.clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser.in_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {crosser_001.out_clk} {clock};add_connection {clock_in_out_clk_clock_bridge.out_clk} {bridge_3_m0_reset_reset_bridge.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_mem_translator.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_mem_agent.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_mem_agent_rsp_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_avl_mem_agent_rdata_fifo.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {router_001.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {cmd_mux.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {rsp_demux.clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser.out_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {crosser_001.in_clk} {clock};add_connection {iopll_0_outclk0_clock_bridge.out_clk} {qspi_controller2_0_reset_reset_bridge.clk} {clock};add_interface {bridge_3_m0} {avalon} {slave};set_interface_property {bridge_3_m0} {EXPORT_OF} {bridge_3_m0_translator.avalon_anti_master_0};add_interface {qspi_controller2_0_avl_mem} {avalon} {master};set_interface_property {qspi_controller2_0_avl_mem} {EXPORT_OF} {qspi_controller2_0_avl_mem_translator.avalon_anti_slave_0};add_interface {bridge_3_m0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {bridge_3_m0_reset_reset_bridge_in_reset} {EXPORT_OF} {bridge_3_m0_reset_reset_bridge.in_reset};add_interface {qspi_controller2_0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {qspi_controller2_0_reset_reset_bridge_in_reset} {EXPORT_OF} {qspi_controller2_0_reset_reset_bridge.in_reset};add_interface {clock_in_out_clk} {clock} {slave};set_interface_property {clock_in_out_clk} {EXPORT_OF} {clock_in_out_clk_clock_bridge.in_clk};add_interface {iopll_0_outclk0} {clock} {slave};set_interface_property {iopll_0_outclk0} {EXPORT_OF} {iopll_0_outclk0_clock_bridge.in_clk};set_module_assignment {interconnect_id.bridge_3.m0} {0};set_module_assignment {interconnect_id.qspi_controller2_0.avl_mem} {0};" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_j2xn3na.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_j2xn3na.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="mcu_subsystem" as="mm_interconnect_2" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_j2xn3na"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_yss7bmy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zsg6cwi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_ud26doi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_dguxxjy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_4utwfty"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_qqgw6ti"</message>
  </messages>
 </entity>
 <entity
   kind="altera_mm_interconnect"
   version="18.1"
   name="mcu_subsystem_altera_mm_interconnect_181_74snbbq">
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter
     name="COMPOSE_CONTENTS"
     value="add_instance {bridge_0_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {bridge_0_m0_translator} {AV_ADDRESS_W} {31};set_instance_parameter_value {bridge_0_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_0_m0_translator} {AV_BURSTCOUNT_W} {8};set_instance_parameter_value {bridge_0_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_0_m0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {bridge_0_m0_translator} {UAV_BURSTCOUNT_W} {10};set_instance_parameter_value {bridge_0_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {bridge_0_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_0_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_0_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_0_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_0_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {1};set_instance_parameter_value {bridge_0_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {bridge_0_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_0_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_0_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_0_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_0_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {bridge_0_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {sdram_ctrl_amm_0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_ADDRESS_W} {26};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_DATA_W} {256};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {UAV_DATA_W} {256};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_BURSTCOUNT_W} {7};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_BYTEENABLE_W} {32};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {UAV_BYTEENABLE_W} {32};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {UAV_BURSTCOUNT_W} {12};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_READDATA} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_READ} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_WRITE} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_LOCK} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_SYMBOLS_PER_WORD} {32};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_translator} {SYNC_RESET} {0};add_instance {ad9680_dma_m_dest_axi_agent} {altera_merlin_axi_master_ni};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ID_WIDTH} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ADDR_WIDTH} {32};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {RDATA_WIDTH} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {WDATA_WIDTH} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {AXI_VERSION} {AXI3};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {WRITE_ISSUING_CAPABILITY} {8};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {READ_ISSUING_CAPABILITY} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BEGIN_BURST} {211};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_CACHE_H} {224};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_CACHE_L} {221};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_ADDR_SIDEBAND_H} {209};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_ADDR_SIDEBAND_L} {209};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_PROTECTION_H} {220};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_PROTECTION_L} {218};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BURSTWRAP_H} {203};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BURSTWRAP_L} {195};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DATA_H} {127};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_SRC_ID_H} {214};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_SRC_ID_L} {213};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DEST_ID_H} {216};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DEST_ID_L} {215};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_THREAD_ID_H} {217};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_THREAD_ID_L} {217};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_QOS_L} {212};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_QOS_H} {212};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DATA_SIDEBAND_H} {210};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DATA_SIDEBAND_L} {210};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DOMAIN_H} {237};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_DOMAIN_L} {236};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_SNOOP_H} {235};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_SNOOP_L} {232};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BARRIER_H} {231};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_BARRIER_L} {230};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {PKT_WUNIQUE} {238};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ST_DATA_W} {239};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ID} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;sdram_ctrl_amm_0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000080000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_agent} {SYNC_RESET} {0};add_instance {ad9144_dma_m_src_axi_agent} {altera_merlin_axi_master_ni};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ID_WIDTH} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ADDR_WIDTH} {32};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {RDATA_WIDTH} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {WDATA_WIDTH} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ADDR_USER_WIDTH} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {DATA_USER_WIDTH} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {USE_ADDR_USER} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {AXI_VERSION} {AXI3};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ACE_LITE_SUPPORT} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {WRITE_ISSUING_CAPABILITY} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {READ_ISSUING_CAPABILITY} {16};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BEGIN_BURST} {211};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_CACHE_H} {224};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_CACHE_L} {221};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_ADDR_SIDEBAND_H} {209};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_ADDR_SIDEBAND_L} {209};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_PROTECTION_H} {220};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_PROTECTION_L} {218};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BURSTWRAP_H} {203};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BURSTWRAP_L} {195};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DATA_H} {127};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_SRC_ID_H} {214};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_SRC_ID_L} {213};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DEST_ID_H} {216};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DEST_ID_L} {215};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_THREAD_ID_H} {217};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_THREAD_ID_L} {217};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_QOS_L} {212};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_QOS_H} {212};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DATA_SIDEBAND_H} {210};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DATA_SIDEBAND_L} {210};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DOMAIN_H} {237};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_DOMAIN_L} {236};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_SNOOP_H} {235};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_SNOOP_L} {232};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BARRIER_H} {231};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_BARRIER_L} {230};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {PKT_WUNIQUE} {238};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ST_DATA_W} {239};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ID} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;sdram_ctrl_amm_0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000080000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_agent} {SYNC_RESET} {0};add_instance {bridge_0_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {bridge_0_m0_agent} {PKT_WUNIQUE} {130};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DOMAIN_H} {129};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DOMAIN_L} {128};set_instance_parameter_value {bridge_0_m0_agent} {PKT_SNOOP_H} {127};set_instance_parameter_value {bridge_0_m0_agent} {PKT_SNOOP_L} {124};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BARRIER_H} {123};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BARRIER_L} {122};set_instance_parameter_value {bridge_0_m0_agent} {PKT_ORI_BURST_SIZE_H} {121};set_instance_parameter_value {bridge_0_m0_agent} {PKT_ORI_BURST_SIZE_L} {119};set_instance_parameter_value {bridge_0_m0_agent} {PKT_RESPONSE_STATUS_H} {118};set_instance_parameter_value {bridge_0_m0_agent} {PKT_RESPONSE_STATUS_L} {117};set_instance_parameter_value {bridge_0_m0_agent} {PKT_QOS_H} {104};set_instance_parameter_value {bridge_0_m0_agent} {PKT_QOS_L} {104};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DATA_SIDEBAND_H} {102};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DATA_SIDEBAND_L} {102};set_instance_parameter_value {bridge_0_m0_agent} {PKT_ADDR_SIDEBAND_H} {101};set_instance_parameter_value {bridge_0_m0_agent} {PKT_ADDR_SIDEBAND_L} {101};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BURST_TYPE_H} {100};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BURST_TYPE_L} {99};set_instance_parameter_value {bridge_0_m0_agent} {PKT_CACHE_H} {116};set_instance_parameter_value {bridge_0_m0_agent} {PKT_CACHE_L} {113};set_instance_parameter_value {bridge_0_m0_agent} {PKT_THREAD_ID_H} {109};set_instance_parameter_value {bridge_0_m0_agent} {PKT_THREAD_ID_L} {109};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BURST_SIZE_H} {98};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BURST_SIZE_L} {96};set_instance_parameter_value {bridge_0_m0_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {bridge_0_m0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BEGIN_BURST} {103};set_instance_parameter_value {bridge_0_m0_agent} {PKT_PROTECTION_H} {112};set_instance_parameter_value {bridge_0_m0_agent} {PKT_PROTECTION_L} {110};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BURSTWRAP_H} {95};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BURSTWRAP_L} {87};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BYTE_CNT_H} {86};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_0_m0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {bridge_0_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_0_m0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_0_m0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {bridge_0_m0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {bridge_0_m0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_0_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_0_m0_agent} {PKT_SRC_ID_H} {106};set_instance_parameter_value {bridge_0_m0_agent} {PKT_SRC_ID_L} {105};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DEST_ID_H} {108};set_instance_parameter_value {bridge_0_m0_agent} {PKT_DEST_ID_L} {107};set_instance_parameter_value {bridge_0_m0_agent} {ST_DATA_W} {131};set_instance_parameter_value {bridge_0_m0_agent} {ST_CHANNEL_W} {5};set_instance_parameter_value {bridge_0_m0_agent} {AV_BURSTCOUNT_W} {10};set_instance_parameter_value {bridge_0_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_0_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_0_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(130) domain(129:128) snoop(127:124) barrier(123:122) ori_burst_size(121:119) response_status(118:117) cache(116:113) protection(112:110) thread_id(109) dest_id(108:107) src_id(106:105) qos(104) begin_burst(103) data_sideband(102) addr_sideband(101) burst_type(100:99) burst_size(98:96) burstwrap(95:87) byte_cnt(86:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_0_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;sdram_ctrl_amm_0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000080000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {bridge_0_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {1};set_instance_parameter_value {bridge_0_m0_agent} {ID} {2};set_instance_parameter_value {bridge_0_m0_agent} {BURSTWRAP_VALUE} {511};set_instance_parameter_value {bridge_0_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {bridge_0_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {bridge_0_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_0_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_0_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {bridge_0_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {bridge_0_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {bridge_0_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {bridge_0_m0_agent} {SYNC_RESET} {0};add_instance {sdram_ctrl_amm_0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BURST_SIZE_H} {350};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BURST_SIZE_L} {348};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BEGIN_BURST} {355};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_PROTECTION_H} {364};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_PROTECTION_L} {362};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BURSTWRAP_H} {347};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BURSTWRAP_L} {339};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BYTE_CNT_H} {338};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BYTE_CNT_L} {326};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_ADDR_H} {319};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_ADDR_L} {288};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_TRANS_POSTED} {321};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_TRANS_WRITE} {322};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_TRANS_READ} {323};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_DATA_H} {255};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BYTEEN_H} {287};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_BYTEEN_L} {256};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_SRC_ID_H} {358};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_SRC_ID_L} {357};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_DEST_ID_H} {360};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_DEST_ID_L} {359};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {ST_CHANNEL_W} {5};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {ST_DATA_W} {383};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {AVS_BURSTCOUNT_W} {12};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {MAX_BYTE_CNT} {2048};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {MAX_BURSTWRAP} {511};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {ID} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent} {SYNC_RESET} {0};add_instance {sdram_ctrl_amm_0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {BITS_PER_SYMBOL} {384};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {FIFO_DEPTH} {65};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {sdram_ctrl_amm_0_agent_rdata_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {BITS_PER_SYMBOL} {258};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {FIFO_DEPTH} {2048};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {USE_PACKETS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {EMPTY_LATENCY} {3};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {USE_MEMORY_BLOCKS} {1};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {sdram_ctrl_amm_0_agent_rdata_fifo} {SYNC_RESET} {0};add_instance {router} {altera_merlin_router};set_instance_parameter_value {router} {DESTINATION_ID} {0 };set_instance_parameter_value {router} {CHANNEL_ID} {1 };set_instance_parameter_value {router} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router} {START_ADDRESS} {0x0 };set_instance_parameter_value {router} {END_ADDRESS} {0x80000000 };set_instance_parameter_value {router} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router} {SPAN_OFFSET} {};set_instance_parameter_value {router} {PKT_ADDR_H} {175};set_instance_parameter_value {router} {PKT_ADDR_L} {144};set_instance_parameter_value {router} {PKT_PROTECTION_H} {220};set_instance_parameter_value {router} {PKT_PROTECTION_L} {218};set_instance_parameter_value {router} {PKT_DEST_ID_H} {216};set_instance_parameter_value {router} {PKT_DEST_ID_L} {215};set_instance_parameter_value {router} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router} {PKT_TRANS_READ} {179};set_instance_parameter_value {router} {ST_DATA_W} {239};set_instance_parameter_value {router} {ST_CHANNEL_W} {5};set_instance_parameter_value {router} {DECODER_TYPE} {0};set_instance_parameter_value {router} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_DESTID} {0};set_instance_parameter_value {router} {MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router} {SYNC_RESET} {0};add_instance {router_001} {altera_merlin_router};set_instance_parameter_value {router_001} {DESTINATION_ID} {0 };set_instance_parameter_value {router_001} {CHANNEL_ID} {1 };set_instance_parameter_value {router_001} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_001} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {END_ADDRESS} {0x80000000 };set_instance_parameter_value {router_001} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_001} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_001} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_001} {SPAN_OFFSET} {};set_instance_parameter_value {router_001} {PKT_ADDR_H} {175};set_instance_parameter_value {router_001} {PKT_ADDR_L} {144};set_instance_parameter_value {router_001} {PKT_PROTECTION_H} {220};set_instance_parameter_value {router_001} {PKT_PROTECTION_L} {218};set_instance_parameter_value {router_001} {PKT_DEST_ID_H} {216};set_instance_parameter_value {router_001} {PKT_DEST_ID_L} {215};set_instance_parameter_value {router_001} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_001} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_001} {ST_DATA_W} {239};set_instance_parameter_value {router_001} {ST_CHANNEL_W} {5};set_instance_parameter_value {router_001} {DECODER_TYPE} {0};set_instance_parameter_value {router_001} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_001} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_001} {MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_001} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_001} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_001} {SYNC_RESET} {0};add_instance {router_002} {altera_merlin_router};set_instance_parameter_value {router_002} {DESTINATION_ID} {0 };set_instance_parameter_value {router_002} {CHANNEL_ID} {1 };set_instance_parameter_value {router_002} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_002} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_002} {END_ADDRESS} {0x80000000 };set_instance_parameter_value {router_002} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_002} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_002} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_002} {SPAN_OFFSET} {};set_instance_parameter_value {router_002} {PKT_ADDR_H} {175};set_instance_parameter_value {router_002} {PKT_ADDR_L} {144};set_instance_parameter_value {router_002} {PKT_PROTECTION_H} {220};set_instance_parameter_value {router_002} {PKT_PROTECTION_L} {218};set_instance_parameter_value {router_002} {PKT_DEST_ID_H} {216};set_instance_parameter_value {router_002} {PKT_DEST_ID_L} {215};set_instance_parameter_value {router_002} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_002} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_002} {ST_DATA_W} {239};set_instance_parameter_value {router_002} {ST_CHANNEL_W} {5};set_instance_parameter_value {router_002} {DECODER_TYPE} {0};set_instance_parameter_value {router_002} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_002} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_002} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_002} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_002} {MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_002} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_002} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_002} {SYNC_RESET} {0};add_instance {router_003} {altera_merlin_router};set_instance_parameter_value {router_003} {DESTINATION_ID} {0 };set_instance_parameter_value {router_003} {CHANNEL_ID} {1 };set_instance_parameter_value {router_003} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_003} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_003} {END_ADDRESS} {0x80000000 };set_instance_parameter_value {router_003} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_003} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_003} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_003} {SPAN_OFFSET} {};set_instance_parameter_value {router_003} {PKT_ADDR_H} {175};set_instance_parameter_value {router_003} {PKT_ADDR_L} {144};set_instance_parameter_value {router_003} {PKT_PROTECTION_H} {220};set_instance_parameter_value {router_003} {PKT_PROTECTION_L} {218};set_instance_parameter_value {router_003} {PKT_DEST_ID_H} {216};set_instance_parameter_value {router_003} {PKT_DEST_ID_L} {215};set_instance_parameter_value {router_003} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_003} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_003} {ST_DATA_W} {239};set_instance_parameter_value {router_003} {ST_CHANNEL_W} {5};set_instance_parameter_value {router_003} {DECODER_TYPE} {0};set_instance_parameter_value {router_003} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_003} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_003} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_003} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_003} {MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_003} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_003} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_003} {SYNC_RESET} {0};add_instance {router_004} {altera_merlin_router};set_instance_parameter_value {router_004} {DESTINATION_ID} {0 };set_instance_parameter_value {router_004} {CHANNEL_ID} {1 };set_instance_parameter_value {router_004} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_004} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_004} {END_ADDRESS} {0x80000000 };set_instance_parameter_value {router_004} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_004} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_004} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_004} {SPAN_OFFSET} {};set_instance_parameter_value {router_004} {PKT_ADDR_H} {67};set_instance_parameter_value {router_004} {PKT_ADDR_L} {36};set_instance_parameter_value {router_004} {PKT_PROTECTION_H} {112};set_instance_parameter_value {router_004} {PKT_PROTECTION_L} {110};set_instance_parameter_value {router_004} {PKT_DEST_ID_H} {108};set_instance_parameter_value {router_004} {PKT_DEST_ID_L} {107};set_instance_parameter_value {router_004} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_004} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_004} {ST_DATA_W} {131};set_instance_parameter_value {router_004} {ST_CHANNEL_W} {5};set_instance_parameter_value {router_004} {DECODER_TYPE} {0};set_instance_parameter_value {router_004} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_004} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_004} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_004} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_004} {MERLIN_PACKET_FORMAT} {wunique(130) domain(129:128) snoop(127:124) barrier(123:122) ori_burst_size(121:119) response_status(118:117) cache(116:113) protection(112:110) thread_id(109) dest_id(108:107) src_id(106:105) qos(104) begin_burst(103) data_sideband(102) addr_sideband(101) burst_type(100:99) burst_size(98:96) burstwrap(95:87) byte_cnt(86:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_004} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_004} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_004} {SYNC_RESET} {0};add_instance {router_005} {altera_merlin_router};set_instance_parameter_value {router_005} {DESTINATION_ID} {1 1 0 0 2 };set_instance_parameter_value {router_005} {CHANNEL_ID} {00001 00010 00100 01000 10000 };set_instance_parameter_value {router_005} {TYPE_OF_TRANSACTION} {write read write read both };set_instance_parameter_value {router_005} {START_ADDRESS} {0x0 0x0 0x0 0x0 0x0 };set_instance_parameter_value {router_005} {END_ADDRESS} {0x0 0x0 0x0 0x0 0x0 };set_instance_parameter_value {router_005} {NON_SECURED_TAG} {1 1 1 1 1 };set_instance_parameter_value {router_005} {SECURED_RANGE_PAIRS} {0 0 0 0 0 };set_instance_parameter_value {router_005} {SECURED_RANGE_LIST} {0 0 0 0 0 };set_instance_parameter_value {router_005} {SPAN_OFFSET} {};set_instance_parameter_value {router_005} {PKT_ADDR_H} {319};set_instance_parameter_value {router_005} {PKT_ADDR_L} {288};set_instance_parameter_value {router_005} {PKT_PROTECTION_H} {364};set_instance_parameter_value {router_005} {PKT_PROTECTION_L} {362};set_instance_parameter_value {router_005} {PKT_DEST_ID_H} {360};set_instance_parameter_value {router_005} {PKT_DEST_ID_L} {359};set_instance_parameter_value {router_005} {PKT_TRANS_WRITE} {322};set_instance_parameter_value {router_005} {PKT_TRANS_READ} {323};set_instance_parameter_value {router_005} {ST_DATA_W} {383};set_instance_parameter_value {router_005} {ST_CHANNEL_W} {5};set_instance_parameter_value {router_005} {DECODER_TYPE} {1};set_instance_parameter_value {router_005} {DEFAULT_CHANNEL} {-1};set_instance_parameter_value {router_005} {DEFAULT_WR_CHANNEL} {0};set_instance_parameter_value {router_005} {DEFAULT_RD_CHANNEL} {1};set_instance_parameter_value {router_005} {DEFAULT_DESTID} {1};set_instance_parameter_value {router_005} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {router_005} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_005} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_005} {SYNC_RESET} {0};add_instance {sdram_ctrl_amm_0_burst_adapter} {altera_merlin_burst_adapter};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_ADDR_H} {319};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_ADDR_L} {288};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BEGIN_BURST} {355};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BYTE_CNT_H} {338};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BYTE_CNT_L} {326};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BYTEEN_H} {287};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BYTEEN_L} {256};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BURST_SIZE_H} {350};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BURST_SIZE_L} {348};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BURST_TYPE_H} {352};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BURST_TYPE_L} {351};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BURSTWRAP_H} {347};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_BURSTWRAP_L} {339};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_TRANS_WRITE} {322};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PKT_TRANS_READ} {323};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {OUT_NARROW_SIZE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {IN_NARROW_SIZE} {1};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {OUT_FIXED} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {OUT_COMPLETE_WRAP} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {ST_DATA_W} {383};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {OUT_BYTE_CNT_H} {337};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {OUT_BURSTWRAP_H} {347};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {COMPRESSED_READ_SUPPORT} {1};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {BYTEENABLE_SYNTHESIS} {1};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {PIPE_INPUTS} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {NO_WRAP_SUPPORT} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {INCOMPLETE_WRAP_SUPPORT} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {BURSTWRAP_CONST_MASK} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {BURSTWRAP_CONST_VALUE} {0};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {ADAPTER_VERSION} {13.1};set_instance_parameter_value {sdram_ctrl_amm_0_burst_adapter} {SYNC_RESET} {0};add_instance {cmd_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux} {ST_DATA_W} {383};set_instance_parameter_value {cmd_demux} {ST_CHANNEL_W} {5};set_instance_parameter_value {cmd_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {cmd_demux} {SYNC_RESET} {0};add_instance {cmd_demux_001} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_001} {ST_DATA_W} {383};set_instance_parameter_value {cmd_demux_001} {ST_CHANNEL_W} {5};set_instance_parameter_value {cmd_demux_001} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_001} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_001} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {cmd_demux_001} {SYNC_RESET} {0};add_instance {cmd_demux_002} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_002} {ST_DATA_W} {383};set_instance_parameter_value {cmd_demux_002} {ST_CHANNEL_W} {5};set_instance_parameter_value {cmd_demux_002} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_002} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_002} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {cmd_demux_002} {SYNC_RESET} {0};add_instance {cmd_demux_003} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_003} {ST_DATA_W} {383};set_instance_parameter_value {cmd_demux_003} {ST_CHANNEL_W} {5};set_instance_parameter_value {cmd_demux_003} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_003} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_003} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {cmd_demux_003} {SYNC_RESET} {0};add_instance {cmd_demux_004} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_004} {ST_DATA_W} {383};set_instance_parameter_value {cmd_demux_004} {ST_CHANNEL_W} {5};set_instance_parameter_value {cmd_demux_004} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_004} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_004} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {cmd_demux_004} {SYNC_RESET} {0};add_instance {cmd_mux} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux} {ST_DATA_W} {383};set_instance_parameter_value {cmd_mux} {ST_CHANNEL_W} {5};set_instance_parameter_value {cmd_mux} {NUM_INPUTS} {5};set_instance_parameter_value {cmd_mux} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {cmd_mux} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux} {ARBITRATION_SHARES} {1 1 1 1 1 };set_instance_parameter_value {cmd_mux} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {cmd_mux} {SYNC_RESET} {0};add_instance {rsp_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux} {ST_DATA_W} {383};set_instance_parameter_value {rsp_demux} {ST_CHANNEL_W} {5};set_instance_parameter_value {rsp_demux} {NUM_OUTPUTS} {5};set_instance_parameter_value {rsp_demux} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {rsp_demux} {SYNC_RESET} {0};add_instance {rsp_mux} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux} {ST_DATA_W} {383};set_instance_parameter_value {rsp_mux} {ST_CHANNEL_W} {5};set_instance_parameter_value {rsp_mux} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {rsp_mux} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {rsp_mux} {SYNC_RESET} {0};add_instance {rsp_mux_001} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_001} {ST_DATA_W} {383};set_instance_parameter_value {rsp_mux_001} {ST_CHANNEL_W} {5};set_instance_parameter_value {rsp_mux_001} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_001} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_001} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_001} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {rsp_mux_001} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_001} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_001} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {rsp_mux_001} {SYNC_RESET} {0};add_instance {rsp_mux_002} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_002} {ST_DATA_W} {383};set_instance_parameter_value {rsp_mux_002} {ST_CHANNEL_W} {5};set_instance_parameter_value {rsp_mux_002} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_002} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_002} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_002} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {rsp_mux_002} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_002} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_002} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {rsp_mux_002} {SYNC_RESET} {0};add_instance {rsp_mux_003} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_003} {ST_DATA_W} {383};set_instance_parameter_value {rsp_mux_003} {ST_CHANNEL_W} {5};set_instance_parameter_value {rsp_mux_003} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_003} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_003} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_003} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {rsp_mux_003} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_003} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_003} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {rsp_mux_003} {SYNC_RESET} {0};add_instance {rsp_mux_004} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_004} {ST_DATA_W} {383};set_instance_parameter_value {rsp_mux_004} {ST_CHANNEL_W} {5};set_instance_parameter_value {rsp_mux_004} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_004} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_004} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_004} {PKT_TRANS_LOCK} {324};set_instance_parameter_value {rsp_mux_004} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_004} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_004} {MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {rsp_mux_004} {SYNC_RESET} {0};add_instance {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_ADDR_H} {319};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_ADDR_L} {288};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_DATA_H} {255};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {322};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {347};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {339};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_ST_DATA_W} {383};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_ST_DATA_W} {239};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_rsp_width_adapter} {SYNC_RESET} {0};add_instance {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_ADDR_H} {319};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_ADDR_L} {288};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_DATA_H} {255};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {322};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {347};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {339};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_ST_DATA_W} {383};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_ST_DATA_W} {239};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_rsp_width_adapter} {SYNC_RESET} {0};add_instance {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_ADDR_H} {319};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_ADDR_L} {288};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_DATA_H} {255};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {322};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {347};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {339};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_ST_DATA_W} {383};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_ST_DATA_W} {239};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_rsp_width_adapter} {SYNC_RESET} {0};add_instance {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_ADDR_H} {319};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_ADDR_L} {288};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_DATA_H} {255};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {322};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {347};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {339};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_ST_DATA_W} {383};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_ST_DATA_W} {239};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_rsp_width_adapter} {SYNC_RESET} {0};add_instance {bridge_0_m0_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_ADDR_H} {319};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_ADDR_L} {288};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_DATA_H} {255};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BYTEEN_H} {287};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BYTEEN_L} {256};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {322};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {347};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {339};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_ST_DATA_W} {383};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_ADDR_H} {67};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_ADDR_L} {36};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_DATA_H} {31};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {86};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {98};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {96};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {118};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {117};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {100};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {99};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {119};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {121};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_ST_DATA_W} {131};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(130) domain(129:128) snoop(127:124) barrier(123:122) ori_burst_size(121:119) response_status(118:117) cache(116:113) protection(112:110) thread_id(109) dest_id(108:107) src_id(106:105) qos(104) begin_burst(103) data_sideband(102) addr_sideband(101) burst_type(100:99) burst_size(98:96) burstwrap(95:87) byte_cnt(86:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {bridge_0_m0_rsp_width_adapter} {SYNC_RESET} {0};add_instance {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {203};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {195};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_ST_DATA_W} {239};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_ADDR_H} {319};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_ADDR_L} {288};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_DATA_H} {255};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_ST_DATA_W} {383};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {PACKING} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_wr_cmd_width_adapter} {SYNC_RESET} {0};add_instance {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {203};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {195};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_ST_DATA_W} {239};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_ADDR_H} {319};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_ADDR_L} {288};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_DATA_H} {255};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_ST_DATA_W} {383};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {PACKING} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_rd_cmd_width_adapter} {SYNC_RESET} {0};add_instance {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {203};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {195};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_ST_DATA_W} {239};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_ADDR_H} {319};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_ADDR_L} {288};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_DATA_H} {255};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_ST_DATA_W} {383};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {PACKING} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_wr_cmd_width_adapter} {SYNC_RESET} {0};add_instance {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {194};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {203};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {195};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {206};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {204};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {226};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {225};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {208};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {207};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {227};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {229};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_ST_DATA_W} {239};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_ADDR_H} {319};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_ADDR_L} {288};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_DATA_H} {255};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {287};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {256};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_ST_DATA_W} {383};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {PACKING} {0};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {ad9144_dma_m_src_axi_rd_cmd_width_adapter} {SYNC_RESET} {0};add_instance {bridge_0_m0_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_ADDR_H} {67};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_ADDR_L} {36};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_DATA_H} {31};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {86};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {70};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {95};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {87};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {98};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {96};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {118};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {117};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {100};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {99};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {119};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {121};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_ST_DATA_W} {131};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_ADDR_H} {319};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_ADDR_L} {288};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_DATA_H} {255};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {287};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {256};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {338};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {326};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {320};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {350};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {348};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {370};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {369};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {325};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {352};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {351};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {371};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {373};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_ST_DATA_W} {383};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {ST_CHANNEL_W} {5};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {CONSTANT_BURST_SIZE} {0};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {PACKING} {0};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(130) domain(129:128) snoop(127:124) barrier(123:122) ori_burst_size(121:119) response_status(118:117) cache(116:113) protection(112:110) thread_id(109) dest_id(108:107) src_id(106:105) qos(104) begin_burst(103) data_sideband(102) addr_sideband(101) burst_type(100:99) burst_size(98:96) burstwrap(95:87) byte_cnt(86:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {1};set_instance_parameter_value {bridge_0_m0_cmd_width_adapter} {SYNC_RESET} {0};add_instance {crosser} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser} {DATA_WIDTH} {383};set_instance_parameter_value {crosser} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser} {USE_PACKETS} {1};set_instance_parameter_value {crosser} {USE_CHANNEL} {1};set_instance_parameter_value {crosser} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser} {USE_ERROR} {0};set_instance_parameter_value {crosser} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser} {SYNC_RESET} {0};add_instance {crosser_001} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_001} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_001} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_001} {USE_PACKETS} {1};set_instance_parameter_value {crosser_001} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_001} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_001} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_001} {USE_ERROR} {0};set_instance_parameter_value {crosser_001} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_001} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_001} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_001} {SYNC_RESET} {0};add_instance {crosser_002} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_002} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_002} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_002} {USE_PACKETS} {1};set_instance_parameter_value {crosser_002} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_002} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_002} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_002} {USE_ERROR} {0};set_instance_parameter_value {crosser_002} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_002} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_002} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_002} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_002} {SYNC_RESET} {0};add_instance {crosser_003} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_003} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_003} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_003} {USE_PACKETS} {1};set_instance_parameter_value {crosser_003} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_003} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_003} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_003} {USE_ERROR} {0};set_instance_parameter_value {crosser_003} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_003} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_003} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_003} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_003} {SYNC_RESET} {0};add_instance {crosser_004} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_004} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_004} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_004} {USE_PACKETS} {1};set_instance_parameter_value {crosser_004} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_004} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_004} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_004} {USE_ERROR} {0};set_instance_parameter_value {crosser_004} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_004} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_004} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_004} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_004} {SYNC_RESET} {0};add_instance {crosser_005} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_005} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_005} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_005} {USE_PACKETS} {1};set_instance_parameter_value {crosser_005} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_005} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_005} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_005} {USE_ERROR} {0};set_instance_parameter_value {crosser_005} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_005} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_005} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_005} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_005} {SYNC_RESET} {0};add_instance {crosser_006} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_006} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_006} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_006} {USE_PACKETS} {1};set_instance_parameter_value {crosser_006} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_006} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_006} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_006} {USE_ERROR} {0};set_instance_parameter_value {crosser_006} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_006} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_006} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_006} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_006} {SYNC_RESET} {0};add_instance {crosser_007} {altera_avalon_st_handshake_clock_crosser};set_instance_parameter_value {crosser_007} {DATA_WIDTH} {383};set_instance_parameter_value {crosser_007} {BITS_PER_SYMBOL} {383};set_instance_parameter_value {crosser_007} {USE_PACKETS} {1};set_instance_parameter_value {crosser_007} {USE_CHANNEL} {1};set_instance_parameter_value {crosser_007} {CHANNEL_WIDTH} {5};set_instance_parameter_value {crosser_007} {MAX_CHANNEL} {0};set_instance_parameter_value {crosser_007} {USE_ERROR} {0};set_instance_parameter_value {crosser_007} {ERROR_WIDTH} {1};set_instance_parameter_value {crosser_007} {VALID_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_007} {READY_SYNC_DEPTH} {2};set_instance_parameter_value {crosser_007} {USE_OUTPUT_PIPELINE} {0};set_instance_parameter_value {crosser_007} {SYNC_RESET} {0};add_instance {bridge_0_m0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {bridge_0_m0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {bridge_0_m0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {bridge_0_m0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {bridge_0_m0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {bridge_0_m0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {ad9680_dma_m_dest_axi_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {ad9680_dma_m_dest_axi_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {ad9680_dma_m_dest_axi_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {ad9680_dma_m_dest_axi_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {ad9680_dma_m_dest_axi_reset_reset_bridge} {SYNC_RESET} {0};add_instance {sdram_emif_usr_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {sdram_emif_usr_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {133500000};set_instance_parameter_value {sdram_emif_usr_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_instance {refclk_emif_out_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {refclk_emif_out_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {133333333};set_instance_parameter_value {refclk_emif_out_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {bridge_0_m0_translator.avalon_universal_master_0} {bridge_0_m0_agent.av} {avalon};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {domainAlias} {};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_0_m0_translator.avalon_universal_master_0/bridge_0_m0_agent.av} {syncResets} {FALSE};add_connection {sdram_ctrl_amm_0_agent.m0} {sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {sdram_ctrl_amm_0_agent.m0/sdram_ctrl_amm_0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {sdram_ctrl_amm_0_agent.rf_source} {sdram_ctrl_amm_0_agent_rsp_fifo.in} {avalon_streaming};add_connection {sdram_ctrl_amm_0_agent_rsp_fifo.out} {sdram_ctrl_amm_0_agent.rf_sink} {avalon_streaming};add_connection {sdram_ctrl_amm_0_agent.rdata_fifo_src} {sdram_ctrl_amm_0_agent_rdata_fifo.in} {avalon_streaming};add_connection {sdram_ctrl_amm_0_agent_rdata_fifo.out} {sdram_ctrl_amm_0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {ad9680_dma_m_dest_axi_agent.write_cp} {router.sink} {avalon_streaming};preview_set_connection_tag {ad9680_dma_m_dest_axi_agent.write_cp/router.sink} {qsys_mm.command};add_connection {ad9680_dma_m_dest_axi_agent.read_cp} {router_001.sink} {avalon_streaming};preview_set_connection_tag {ad9680_dma_m_dest_axi_agent.read_cp/router_001.sink} {qsys_mm.command};add_connection {ad9144_dma_m_src_axi_agent.write_cp} {router_002.sink} {avalon_streaming};preview_set_connection_tag {ad9144_dma_m_src_axi_agent.write_cp/router_002.sink} {qsys_mm.command};add_connection {ad9144_dma_m_src_axi_agent.read_cp} {router_003.sink} {avalon_streaming};preview_set_connection_tag {ad9144_dma_m_src_axi_agent.read_cp/router_003.sink} {qsys_mm.command};add_connection {bridge_0_m0_agent.cp} {router_004.sink} {avalon_streaming};preview_set_connection_tag {bridge_0_m0_agent.cp/router_004.sink} {qsys_mm.command};add_connection {sdram_ctrl_amm_0_agent.rp} {router_005.sink} {avalon_streaming};preview_set_connection_tag {sdram_ctrl_amm_0_agent.rp/router_005.sink} {qsys_mm.response};add_connection {router_005.src} {rsp_demux.sink} {avalon_streaming};preview_set_connection_tag {router_005.src/rsp_demux.sink} {qsys_mm.response};add_connection {cmd_mux.src} {sdram_ctrl_amm_0_burst_adapter.sink0} {avalon_streaming};preview_set_connection_tag {cmd_mux.src/sdram_ctrl_amm_0_burst_adapter.sink0} {qsys_mm.command};add_connection {sdram_ctrl_amm_0_burst_adapter.source0} {sdram_ctrl_amm_0_agent.cp} {avalon_streaming};preview_set_connection_tag {sdram_ctrl_amm_0_burst_adapter.source0/sdram_ctrl_amm_0_agent.cp} {qsys_mm.command};add_connection {cmd_demux_004.src0} {cmd_mux.sink4} {avalon_streaming};preview_set_connection_tag {cmd_demux_004.src0/cmd_mux.sink4} {qsys_mm.command};add_connection {rsp_demux.src4} {rsp_mux_004.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux.src4/rsp_mux_004.sink0} {qsys_mm.response};add_connection {rsp_mux.src} {ad9680_dma_m_dest_axi_wr_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_mux.src/ad9680_dma_m_dest_axi_wr_rsp_width_adapter.sink} {qsys_mm.response};add_connection {ad9680_dma_m_dest_axi_wr_rsp_width_adapter.src} {ad9680_dma_m_dest_axi_agent.write_rp} {avalon_streaming};preview_set_connection_tag {ad9680_dma_m_dest_axi_wr_rsp_width_adapter.src/ad9680_dma_m_dest_axi_agent.write_rp} {qsys_mm.response};add_connection {rsp_mux_001.src} {ad9680_dma_m_dest_axi_rd_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_001.src/ad9680_dma_m_dest_axi_rd_rsp_width_adapter.sink} {qsys_mm.response};add_connection {ad9680_dma_m_dest_axi_rd_rsp_width_adapter.src} {ad9680_dma_m_dest_axi_agent.read_rp} {avalon_streaming};preview_set_connection_tag {ad9680_dma_m_dest_axi_rd_rsp_width_adapter.src/ad9680_dma_m_dest_axi_agent.read_rp} {qsys_mm.response};add_connection {rsp_mux_002.src} {ad9144_dma_m_src_axi_wr_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_002.src/ad9144_dma_m_src_axi_wr_rsp_width_adapter.sink} {qsys_mm.response};add_connection {ad9144_dma_m_src_axi_wr_rsp_width_adapter.src} {ad9144_dma_m_src_axi_agent.write_rp} {avalon_streaming};preview_set_connection_tag {ad9144_dma_m_src_axi_wr_rsp_width_adapter.src/ad9144_dma_m_src_axi_agent.write_rp} {qsys_mm.response};add_connection {rsp_mux_003.src} {ad9144_dma_m_src_axi_rd_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_003.src/ad9144_dma_m_src_axi_rd_rsp_width_adapter.sink} {qsys_mm.response};add_connection {ad9144_dma_m_src_axi_rd_rsp_width_adapter.src} {ad9144_dma_m_src_axi_agent.read_rp} {avalon_streaming};preview_set_connection_tag {ad9144_dma_m_src_axi_rd_rsp_width_adapter.src/ad9144_dma_m_src_axi_agent.read_rp} {qsys_mm.response};add_connection {rsp_mux_004.src} {bridge_0_m0_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_004.src/bridge_0_m0_rsp_width_adapter.sink} {qsys_mm.response};add_connection {bridge_0_m0_rsp_width_adapter.src} {bridge_0_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {bridge_0_m0_rsp_width_adapter.src/bridge_0_m0_agent.rp} {qsys_mm.response};add_connection {router.src} {ad9680_dma_m_dest_axi_wr_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {router.src/ad9680_dma_m_dest_axi_wr_cmd_width_adapter.sink} {qsys_mm.command};add_connection {ad9680_dma_m_dest_axi_wr_cmd_width_adapter.src} {cmd_demux.sink} {avalon_streaming};preview_set_connection_tag {ad9680_dma_m_dest_axi_wr_cmd_width_adapter.src/cmd_demux.sink} {qsys_mm.command};add_connection {router_001.src} {ad9680_dma_m_dest_axi_rd_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {router_001.src/ad9680_dma_m_dest_axi_rd_cmd_width_adapter.sink} {qsys_mm.command};add_connection {ad9680_dma_m_dest_axi_rd_cmd_width_adapter.src} {cmd_demux_001.sink} {avalon_streaming};preview_set_connection_tag {ad9680_dma_m_dest_axi_rd_cmd_width_adapter.src/cmd_demux_001.sink} {qsys_mm.command};add_connection {router_002.src} {ad9144_dma_m_src_axi_wr_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {router_002.src/ad9144_dma_m_src_axi_wr_cmd_width_adapter.sink} {qsys_mm.command};add_connection {ad9144_dma_m_src_axi_wr_cmd_width_adapter.src} {cmd_demux_002.sink} {avalon_streaming};preview_set_connection_tag {ad9144_dma_m_src_axi_wr_cmd_width_adapter.src/cmd_demux_002.sink} {qsys_mm.command};add_connection {router_003.src} {ad9144_dma_m_src_axi_rd_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {router_003.src/ad9144_dma_m_src_axi_rd_cmd_width_adapter.sink} {qsys_mm.command};add_connection {ad9144_dma_m_src_axi_rd_cmd_width_adapter.src} {cmd_demux_003.sink} {avalon_streaming};preview_set_connection_tag {ad9144_dma_m_src_axi_rd_cmd_width_adapter.src/cmd_demux_003.sink} {qsys_mm.command};add_connection {router_004.src} {bridge_0_m0_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {router_004.src/bridge_0_m0_cmd_width_adapter.sink} {qsys_mm.command};add_connection {bridge_0_m0_cmd_width_adapter.src} {cmd_demux_004.sink} {avalon_streaming};preview_set_connection_tag {bridge_0_m0_cmd_width_adapter.src/cmd_demux_004.sink} {qsys_mm.command};add_connection {cmd_demux.src0} {crosser.in} {avalon_streaming};preview_set_connection_tag {cmd_demux.src0/crosser.in} {qsys_mm.command};add_connection {crosser.out} {cmd_mux.sink0} {avalon_streaming};preview_set_connection_tag {crosser.out/cmd_mux.sink0} {qsys_mm.command};add_connection {cmd_demux_001.src0} {crosser_001.in} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src0/crosser_001.in} {qsys_mm.command};add_connection {crosser_001.out} {cmd_mux.sink1} {avalon_streaming};preview_set_connection_tag {crosser_001.out/cmd_mux.sink1} {qsys_mm.command};add_connection {cmd_demux_002.src0} {crosser_002.in} {avalon_streaming};preview_set_connection_tag {cmd_demux_002.src0/crosser_002.in} {qsys_mm.command};add_connection {crosser_002.out} {cmd_mux.sink2} {avalon_streaming};preview_set_connection_tag {crosser_002.out/cmd_mux.sink2} {qsys_mm.command};add_connection {cmd_demux_003.src0} {crosser_003.in} {avalon_streaming};preview_set_connection_tag {cmd_demux_003.src0/crosser_003.in} {qsys_mm.command};add_connection {crosser_003.out} {cmd_mux.sink3} {avalon_streaming};preview_set_connection_tag {crosser_003.out/cmd_mux.sink3} {qsys_mm.command};add_connection {rsp_demux.src0} {crosser_004.in} {avalon_streaming};preview_set_connection_tag {rsp_demux.src0/crosser_004.in} {qsys_mm.response};add_connection {crosser_004.out} {rsp_mux.sink0} {avalon_streaming};preview_set_connection_tag {crosser_004.out/rsp_mux.sink0} {qsys_mm.response};add_connection {rsp_demux.src1} {crosser_005.in} {avalon_streaming};preview_set_connection_tag {rsp_demux.src1/crosser_005.in} {qsys_mm.response};add_connection {crosser_005.out} {rsp_mux_001.sink0} {avalon_streaming};preview_set_connection_tag {crosser_005.out/rsp_mux_001.sink0} {qsys_mm.response};add_connection {rsp_demux.src2} {crosser_006.in} {avalon_streaming};preview_set_connection_tag {rsp_demux.src2/crosser_006.in} {qsys_mm.response};add_connection {crosser_006.out} {rsp_mux_002.sink0} {avalon_streaming};preview_set_connection_tag {crosser_006.out/rsp_mux_002.sink0} {qsys_mm.response};add_connection {rsp_demux.src3} {crosser_007.in} {avalon_streaming};preview_set_connection_tag {rsp_demux.src3/crosser_007.in} {qsys_mm.response};add_connection {crosser_007.out} {rsp_mux_003.sink0} {avalon_streaming};preview_set_connection_tag {crosser_007.out/rsp_mux_003.sink0} {qsys_mm.response};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {bridge_0_m0_translator.reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {sdram_ctrl_amm_0_translator.reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {bridge_0_m0_agent.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {sdram_ctrl_amm_0_agent.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {sdram_ctrl_amm_0_agent_rsp_fifo.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {sdram_ctrl_amm_0_agent_rdata_fifo.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {router_004.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {router_005.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {sdram_ctrl_amm_0_burst_adapter.cr0_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {cmd_demux_004.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {cmd_mux.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {rsp_demux.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {rsp_mux_004.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {bridge_0_m0_rsp_width_adapter.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {bridge_0_m0_cmd_width_adapter.clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser.out_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_001.out_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_002.out_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_003.out_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_004.in_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_005.in_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_006.in_clk_reset} {reset};add_connection {bridge_0_m0_reset_reset_bridge.out_reset} {crosser_007.in_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9680_dma_m_dest_axi_agent.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9144_dma_m_src_axi_agent.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {router.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {router_001.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {router_002.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {router_003.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {cmd_demux.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {cmd_demux_001.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {cmd_demux_002.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {cmd_demux_003.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {rsp_mux.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {rsp_mux_001.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {rsp_mux_002.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {rsp_mux_003.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9680_dma_m_dest_axi_wr_rsp_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9680_dma_m_dest_axi_rd_rsp_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9144_dma_m_src_axi_wr_rsp_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9144_dma_m_src_axi_rd_rsp_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9680_dma_m_dest_axi_wr_cmd_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9680_dma_m_dest_axi_rd_cmd_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9144_dma_m_src_axi_wr_cmd_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {ad9144_dma_m_src_axi_rd_cmd_width_adapter.clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser.in_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_001.in_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_002.in_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_003.in_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_004.out_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_005.out_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_006.out_clk_reset} {reset};add_connection {ad9680_dma_m_dest_axi_reset_reset_bridge.out_reset} {crosser_007.out_clk_reset} {reset};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_0_m0_translator.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_amm_0_translator.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_0_m0_agent.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_amm_0_agent.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_amm_0_agent_rsp_fifo.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_amm_0_agent_rdata_fifo.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {router_004.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {router_005.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_amm_0_burst_adapter.cr0} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {cmd_demux_004.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {rsp_mux_004.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {cmd_mux.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {rsp_demux.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_0_m0_rsp_width_adapter.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_0_m0_cmd_width_adapter.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser.out_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_001.out_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_002.out_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_003.out_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_004.in_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_005.in_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_006.in_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {crosser_007.in_clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_0_m0_reset_reset_bridge.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9680_dma_m_dest_axi_agent.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9144_dma_m_src_axi_agent.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {router.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {router_001.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {router_002.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {router_003.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {cmd_demux.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {rsp_mux.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {cmd_demux_001.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {rsp_mux_001.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {cmd_demux_002.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {rsp_mux_002.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {cmd_demux_003.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {rsp_mux_003.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9680_dma_m_dest_axi_wr_rsp_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9680_dma_m_dest_axi_rd_rsp_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9144_dma_m_src_axi_wr_rsp_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9144_dma_m_src_axi_rd_rsp_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9680_dma_m_dest_axi_wr_cmd_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9680_dma_m_dest_axi_rd_cmd_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9144_dma_m_src_axi_wr_cmd_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9144_dma_m_src_axi_rd_cmd_width_adapter.clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser.in_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_001.in_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_002.in_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_003.in_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_004.out_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_005.out_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_006.out_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {crosser_007.out_clk} {clock};add_connection {refclk_emif_out_clk_clock_bridge.out_clk} {ad9680_dma_m_dest_axi_reset_reset_bridge.clk} {clock};add_interface {bridge_0_m0} {avalon} {slave};set_interface_property {bridge_0_m0} {EXPORT_OF} {bridge_0_m0_translator.avalon_anti_master_0};add_interface {sdram_ctrl_amm_0} {avalon} {master};set_interface_property {sdram_ctrl_amm_0} {EXPORT_OF} {sdram_ctrl_amm_0_translator.avalon_anti_slave_0};add_interface {ad9680_dma_m_dest_axi} {axi} {slave};set_interface_property {ad9680_dma_m_dest_axi} {EXPORT_OF} {ad9680_dma_m_dest_axi_agent.altera_axi_slave};add_interface {ad9144_dma_m_src_axi} {axi} {slave};set_interface_property {ad9144_dma_m_src_axi} {EXPORT_OF} {ad9144_dma_m_src_axi_agent.altera_axi_slave};add_interface {bridge_0_m0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {bridge_0_m0_reset_reset_bridge_in_reset} {EXPORT_OF} {bridge_0_m0_reset_reset_bridge.in_reset};add_interface {ad9680_dma_m_dest_axi_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {ad9680_dma_m_dest_axi_reset_reset_bridge_in_reset} {EXPORT_OF} {ad9680_dma_m_dest_axi_reset_reset_bridge.in_reset};add_interface {sdram_emif_usr_clk} {clock} {slave};set_interface_property {sdram_emif_usr_clk} {EXPORT_OF} {sdram_emif_usr_clk_clock_bridge.in_clk};add_interface {refclk_emif_out_clk} {clock} {slave};set_interface_property {refclk_emif_out_clk} {EXPORT_OF} {refclk_emif_out_clk_clock_bridge.in_clk};set_module_assignment {interconnect_id.ad9144_dma.m_src_axi} {0};set_module_assignment {interconnect_id.ad9680_dma.m_dest_axi} {1};set_module_assignment {interconnect_id.bridge_0.m0} {2};set_module_assignment {interconnect_id.sdram.ctrl_amm_0} {0};" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_74snbbq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_74snbbq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_master_ni/altera_merlin_axi_master_ni_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_burst_adapter/altera_merlin_burst_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="mcu_subsystem" as="mm_interconnect_3" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_74snbbq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zdcveqy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_4ysa7ei"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_vqbjw3i"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_burst_adapter_181_h2pzzaa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_ob3nmpq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_63gmzdi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_7js57by"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_a5jdj5q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_u3sjqoa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_i4mdiuy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_crghnli"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_6y3zrmi"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_5mlowwi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_mm_interconnect"
   version="18.1"
   name="mcu_subsystem_altera_mm_interconnect_181_msgqzrq">
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter
     name="COMPOSE_CONTENTS"
     value="add_instance {bridge_1_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {bridge_1_m0_translator} {AV_ADDRESS_W} {12};set_instance_parameter_value {bridge_1_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {bridge_1_m0_translator} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {bridge_1_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {bridge_1_m0_translator} {UAV_ADDRESS_W} {12};set_instance_parameter_value {bridge_1_m0_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {bridge_1_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {bridge_1_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_READ} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {bridge_1_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_1_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {bridge_1_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {bridge_1_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {1};set_instance_parameter_value {bridge_1_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {bridge_1_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {bridge_1_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_1_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {bridge_1_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {bridge_1_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {bridge_1_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {sdram_ctrl_mmr_slave_0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_ADDRESS_W} {10};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_DATA_W} {32};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {UAV_DATA_W} {32};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_BURSTCOUNT_W} {2};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {UAV_ADDRESS_W} {12};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {UAV_BURSTCOUNT_W} {4};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_READDATA} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_READ} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_WRITE} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_BEGINBURSTTRANSFER} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_LOCK} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_translator} {SYNC_RESET} {0};add_instance {bridge_1_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {bridge_1_m0_agent} {PKT_WUNIQUE} {92};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DOMAIN_H} {91};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DOMAIN_L} {90};set_instance_parameter_value {bridge_1_m0_agent} {PKT_SNOOP_H} {89};set_instance_parameter_value {bridge_1_m0_agent} {PKT_SNOOP_L} {86};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BARRIER_H} {85};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BARRIER_L} {84};set_instance_parameter_value {bridge_1_m0_agent} {PKT_ORI_BURST_SIZE_H} {83};set_instance_parameter_value {bridge_1_m0_agent} {PKT_ORI_BURST_SIZE_L} {81};set_instance_parameter_value {bridge_1_m0_agent} {PKT_RESPONSE_STATUS_H} {80};set_instance_parameter_value {bridge_1_m0_agent} {PKT_RESPONSE_STATUS_L} {79};set_instance_parameter_value {bridge_1_m0_agent} {PKT_QOS_H} {68};set_instance_parameter_value {bridge_1_m0_agent} {PKT_QOS_L} {68};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DATA_SIDEBAND_H} {66};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DATA_SIDEBAND_L} {66};set_instance_parameter_value {bridge_1_m0_agent} {PKT_ADDR_SIDEBAND_H} {65};set_instance_parameter_value {bridge_1_m0_agent} {PKT_ADDR_SIDEBAND_L} {65};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BURST_TYPE_H} {64};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BURST_TYPE_L} {63};set_instance_parameter_value {bridge_1_m0_agent} {PKT_CACHE_H} {78};set_instance_parameter_value {bridge_1_m0_agent} {PKT_CACHE_L} {75};set_instance_parameter_value {bridge_1_m0_agent} {PKT_THREAD_ID_H} {71};set_instance_parameter_value {bridge_1_m0_agent} {PKT_THREAD_ID_L} {71};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BURST_SIZE_H} {62};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BURST_SIZE_L} {60};set_instance_parameter_value {bridge_1_m0_agent} {PKT_TRANS_EXCLUSIVE} {53};set_instance_parameter_value {bridge_1_m0_agent} {PKT_TRANS_LOCK} {52};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BEGIN_BURST} {67};set_instance_parameter_value {bridge_1_m0_agent} {PKT_PROTECTION_H} {74};set_instance_parameter_value {bridge_1_m0_agent} {PKT_PROTECTION_L} {72};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BURSTWRAP_H} {59};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BURSTWRAP_L} {59};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BYTE_CNT_H} {58};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BYTE_CNT_L} {54};set_instance_parameter_value {bridge_1_m0_agent} {PKT_ADDR_H} {47};set_instance_parameter_value {bridge_1_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {bridge_1_m0_agent} {PKT_TRANS_COMPRESSED_READ} {48};set_instance_parameter_value {bridge_1_m0_agent} {PKT_TRANS_POSTED} {49};set_instance_parameter_value {bridge_1_m0_agent} {PKT_TRANS_WRITE} {50};set_instance_parameter_value {bridge_1_m0_agent} {PKT_TRANS_READ} {51};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {bridge_1_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {bridge_1_m0_agent} {PKT_SRC_ID_H} {69};set_instance_parameter_value {bridge_1_m0_agent} {PKT_SRC_ID_L} {69};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DEST_ID_H} {70};set_instance_parameter_value {bridge_1_m0_agent} {PKT_DEST_ID_L} {70};set_instance_parameter_value {bridge_1_m0_agent} {ST_DATA_W} {93};set_instance_parameter_value {bridge_1_m0_agent} {ST_CHANNEL_W} {1};set_instance_parameter_value {bridge_1_m0_agent} {AV_BURSTCOUNT_W} {5};set_instance_parameter_value {bridge_1_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {bridge_1_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {bridge_1_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {bridge_1_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000001000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {bridge_1_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {bridge_1_m0_agent} {ID} {0};set_instance_parameter_value {bridge_1_m0_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {bridge_1_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {bridge_1_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {bridge_1_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {bridge_1_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {bridge_1_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {bridge_1_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {bridge_1_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {bridge_1_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {bridge_1_m0_agent} {SYNC_RESET} {0};add_instance {sdram_ctrl_mmr_slave_0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_ORI_BURST_SIZE_H} {83};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_ORI_BURST_SIZE_L} {81};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_RESPONSE_STATUS_H} {80};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_RESPONSE_STATUS_L} {79};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BURST_SIZE_H} {62};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BURST_SIZE_L} {60};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_TRANS_LOCK} {52};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BEGIN_BURST} {67};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_PROTECTION_H} {74};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_PROTECTION_L} {72};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BURSTWRAP_H} {59};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BURSTWRAP_L} {59};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BYTE_CNT_H} {58};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BYTE_CNT_L} {54};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_ADDR_H} {47};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_TRANS_COMPRESSED_READ} {48};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_TRANS_POSTED} {49};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_TRANS_WRITE} {50};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_TRANS_READ} {51};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_SRC_ID_H} {69};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_SRC_ID_L} {69};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_DEST_ID_H} {70};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_DEST_ID_L} {70};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {ST_CHANNEL_W} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {ST_DATA_W} {93};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {AVS_BURSTCOUNT_W} {4};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {MAX_BYTE_CNT} {8};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {ID} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent} {SYNC_RESET} {0};add_instance {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {BITS_PER_SYMBOL} {94};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {router} {altera_merlin_router};set_instance_parameter_value {router} {DESTINATION_ID} {0 };set_instance_parameter_value {router} {CHANNEL_ID} {1 };set_instance_parameter_value {router} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router} {START_ADDRESS} {0x0 };set_instance_parameter_value {router} {END_ADDRESS} {0x1000 };set_instance_parameter_value {router} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router} {SPAN_OFFSET} {};set_instance_parameter_value {router} {PKT_ADDR_H} {47};set_instance_parameter_value {router} {PKT_ADDR_L} {36};set_instance_parameter_value {router} {PKT_PROTECTION_H} {74};set_instance_parameter_value {router} {PKT_PROTECTION_L} {72};set_instance_parameter_value {router} {PKT_DEST_ID_H} {70};set_instance_parameter_value {router} {PKT_DEST_ID_L} {70};set_instance_parameter_value {router} {PKT_TRANS_WRITE} {50};set_instance_parameter_value {router} {PKT_TRANS_READ} {51};set_instance_parameter_value {router} {ST_DATA_W} {93};set_instance_parameter_value {router} {ST_CHANNEL_W} {1};set_instance_parameter_value {router} {DECODER_TYPE} {0};set_instance_parameter_value {router} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_DESTID} {0};set_instance_parameter_value {router} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router} {SYNC_RESET} {0};add_instance {router_001} {altera_merlin_router};set_instance_parameter_value {router_001} {DESTINATION_ID} {0 };set_instance_parameter_value {router_001} {CHANNEL_ID} {1 };set_instance_parameter_value {router_001} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_001} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_001} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_001} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_001} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_001} {SPAN_OFFSET} {};set_instance_parameter_value {router_001} {PKT_ADDR_H} {47};set_instance_parameter_value {router_001} {PKT_ADDR_L} {36};set_instance_parameter_value {router_001} {PKT_PROTECTION_H} {74};set_instance_parameter_value {router_001} {PKT_PROTECTION_L} {72};set_instance_parameter_value {router_001} {PKT_DEST_ID_H} {70};set_instance_parameter_value {router_001} {PKT_DEST_ID_L} {70};set_instance_parameter_value {router_001} {PKT_TRANS_WRITE} {50};set_instance_parameter_value {router_001} {PKT_TRANS_READ} {51};set_instance_parameter_value {router_001} {ST_DATA_W} {93};set_instance_parameter_value {router_001} {ST_CHANNEL_W} {1};set_instance_parameter_value {router_001} {DECODER_TYPE} {1};set_instance_parameter_value {router_001} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_001} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_001} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_001} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_001} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_001} {SYNC_RESET} {0};add_instance {sdram_ctrl_mmr_slave_0_burst_adapter} {altera_merlin_burst_adapter};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_ADDR_H} {47};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_ADDR_L} {36};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BEGIN_BURST} {67};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BYTE_CNT_H} {58};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BYTE_CNT_L} {54};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BYTEEN_H} {35};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BYTEEN_L} {32};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BURST_SIZE_H} {62};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BURST_SIZE_L} {60};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BURST_TYPE_H} {64};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BURST_TYPE_L} {63};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BURSTWRAP_H} {59};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_BURSTWRAP_L} {59};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_TRANS_COMPRESSED_READ} {48};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_TRANS_WRITE} {50};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PKT_TRANS_READ} {51};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {OUT_NARROW_SIZE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {IN_NARROW_SIZE} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {OUT_FIXED} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {OUT_COMPLETE_WRAP} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {ST_DATA_W} {93};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {ST_CHANNEL_W} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {OUT_BYTE_CNT_H} {57};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {OUT_BURSTWRAP_H} {59};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {COMPRESSED_READ_SUPPORT} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {BYTEENABLE_SYNTHESIS} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {PIPE_INPUTS} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {NO_WRAP_SUPPORT} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {INCOMPLETE_WRAP_SUPPORT} {0};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {BURSTWRAP_CONST_MASK} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {BURSTWRAP_CONST_VALUE} {1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {ADAPTER_VERSION} {13.1};set_instance_parameter_value {sdram_ctrl_mmr_slave_0_burst_adapter} {SYNC_RESET} {0};add_instance {cmd_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux} {ST_DATA_W} {93};set_instance_parameter_value {cmd_demux} {ST_CHANNEL_W} {1};set_instance_parameter_value {cmd_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux} {SYNC_RESET} {0};add_instance {cmd_mux} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux} {ST_DATA_W} {93};set_instance_parameter_value {cmd_mux} {ST_CHANNEL_W} {1};set_instance_parameter_value {cmd_mux} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux} {PKT_TRANS_LOCK} {52};set_instance_parameter_value {cmd_mux} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux} {SYNC_RESET} {0};add_instance {rsp_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux} {ST_DATA_W} {93};set_instance_parameter_value {rsp_demux} {ST_CHANNEL_W} {1};set_instance_parameter_value {rsp_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux} {SYNC_RESET} {0};add_instance {rsp_mux} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux} {ST_DATA_W} {93};set_instance_parameter_value {rsp_mux} {ST_CHANNEL_W} {1};set_instance_parameter_value {rsp_mux} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux} {PKT_TRANS_LOCK} {52};set_instance_parameter_value {rsp_mux} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux} {MERLIN_PACKET_FORMAT} {wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux} {SYNC_RESET} {0};add_instance {bridge_1_m0_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {bridge_1_m0_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {bridge_1_m0_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {bridge_1_m0_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {bridge_1_m0_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {bridge_1_m0_reset_reset_bridge} {SYNC_RESET} {0};add_instance {sdram_emif_usr_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {sdram_emif_usr_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {133500000};set_instance_parameter_value {sdram_emif_usr_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {bridge_1_m0_translator.avalon_universal_master_0} {bridge_1_m0_agent.av} {avalon};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {domainAlias} {};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {maximumAdditionalLatency} {0};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {insertDefaultSlave} {FALSE};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {enableEccProtection} {FALSE};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {interconnectType} {STANDARD};set_connection_parameter_value {bridge_1_m0_translator.avalon_universal_master_0/bridge_1_m0_agent.av} {syncResets} {FALSE};add_connection {rsp_mux.src} {bridge_1_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux.src/bridge_1_m0_agent.rp} {qsys_mm.response};add_connection {sdram_ctrl_mmr_slave_0_agent.m0} {sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {sdram_ctrl_mmr_slave_0_agent.m0/sdram_ctrl_mmr_slave_0_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {sdram_ctrl_mmr_slave_0_agent.rf_source} {sdram_ctrl_mmr_slave_0_agent_rsp_fifo.in} {avalon_streaming};add_connection {sdram_ctrl_mmr_slave_0_agent_rsp_fifo.out} {sdram_ctrl_mmr_slave_0_agent.rf_sink} {avalon_streaming};add_connection {sdram_ctrl_mmr_slave_0_agent.rdata_fifo_src} {sdram_ctrl_mmr_slave_0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {bridge_1_m0_agent.cp} {router.sink} {avalon_streaming};preview_set_connection_tag {bridge_1_m0_agent.cp/router.sink} {qsys_mm.command};add_connection {router.src} {cmd_demux.sink} {avalon_streaming};preview_set_connection_tag {router.src/cmd_demux.sink} {qsys_mm.command};add_connection {sdram_ctrl_mmr_slave_0_agent.rp} {router_001.sink} {avalon_streaming};preview_set_connection_tag {sdram_ctrl_mmr_slave_0_agent.rp/router_001.sink} {qsys_mm.response};add_connection {router_001.src} {rsp_demux.sink} {avalon_streaming};preview_set_connection_tag {router_001.src/rsp_demux.sink} {qsys_mm.response};add_connection {cmd_mux.src} {sdram_ctrl_mmr_slave_0_burst_adapter.sink0} {avalon_streaming};preview_set_connection_tag {cmd_mux.src/sdram_ctrl_mmr_slave_0_burst_adapter.sink0} {qsys_mm.command};add_connection {sdram_ctrl_mmr_slave_0_burst_adapter.source0} {sdram_ctrl_mmr_slave_0_agent.cp} {avalon_streaming};preview_set_connection_tag {sdram_ctrl_mmr_slave_0_burst_adapter.source0/sdram_ctrl_mmr_slave_0_agent.cp} {qsys_mm.command};add_connection {cmd_demux.src0} {cmd_mux.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src0/cmd_mux.sink0} {qsys_mm.command};add_connection {rsp_demux.src0} {rsp_mux.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux.src0/rsp_mux.sink0} {qsys_mm.response};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {bridge_1_m0_translator.reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {sdram_ctrl_mmr_slave_0_translator.reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {bridge_1_m0_agent.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {sdram_ctrl_mmr_slave_0_agent.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {sdram_ctrl_mmr_slave_0_agent_rsp_fifo.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {router.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {router_001.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {sdram_ctrl_mmr_slave_0_burst_adapter.cr0_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {cmd_demux.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {cmd_mux.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {rsp_demux.clk_reset} {reset};add_connection {bridge_1_m0_reset_reset_bridge.out_reset} {rsp_mux.clk_reset} {reset};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_1_m0_translator.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_mmr_slave_0_translator.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_1_m0_agent.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_mmr_slave_0_agent.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_mmr_slave_0_agent_rsp_fifo.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {router.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {router_001.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {sdram_ctrl_mmr_slave_0_burst_adapter.cr0} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {cmd_demux.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {rsp_mux.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {cmd_mux.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {rsp_demux.clk} {clock};add_connection {sdram_emif_usr_clk_clock_bridge.out_clk} {bridge_1_m0_reset_reset_bridge.clk} {clock};add_interface {bridge_1_m0} {avalon} {slave};set_interface_property {bridge_1_m0} {EXPORT_OF} {bridge_1_m0_translator.avalon_anti_master_0};add_interface {sdram_ctrl_mmr_slave_0} {avalon} {master};set_interface_property {sdram_ctrl_mmr_slave_0} {EXPORT_OF} {sdram_ctrl_mmr_slave_0_translator.avalon_anti_slave_0};add_interface {bridge_1_m0_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {bridge_1_m0_reset_reset_bridge_in_reset} {EXPORT_OF} {bridge_1_m0_reset_reset_bridge.in_reset};add_interface {sdram_emif_usr_clk} {clock} {slave};set_interface_property {sdram_emif_usr_clk} {EXPORT_OF} {sdram_emif_usr_clk_clock_bridge.in_clk};set_module_assignment {interconnect_id.bridge_1.m0} {0};set_module_assignment {interconnect_id.sdram.ctrl_mmr_slave_0} {0};" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_msgqzrq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_mm_interconnect_181\synth\mcu_subsystem_altera_mm_interconnect_181_msgqzrq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_burst_adapter/altera_merlin_burst_adapter_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="mcu_subsystem" as="mm_interconnect_4" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_mm_interconnect_181_msgqzrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_4odvxei"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_le6mfpq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_jzg3qvq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_yl4sxki"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ge7ugkq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_irq_mapper"
   version="18.1"
   name="mcu_subsystem_altera_irq_mapper_181_43i4jbq">
  <parameter name="NUM_RCVRS" value="15" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="-1" />
  <parameter
     name="IRQ_MAP"
     value="0:8,1:10,2:0,3:9,4:11,5:13,6:1,7:2,8:3,9:12,10:14,11:4,12:6,13:5,14:7" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="SENDER_IRQ_WIDTH" value="32" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_irq_mapper_181\synth\mcu_subsystem_altera_irq_mapper_181_43i4jbq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_irq_mapper_181\synth\mcu_subsystem_altera_irq_mapper_181_43i4jbq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_irq_mapper/altera_irq_mapper_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="irq_mapper" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_irq_mapper_181_43i4jbq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_irq_clock_crosser"
   version="18.1"
   name="mcu_subsystem_altera_irq_clock_crosser_181_76b3i7y">
  <parameter name="IRQ_WIDTH" value="1" />
  <parameter name="AUTO_RECEIVER_INTERRUPTS_USED" value="-1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_irq_clock_crosser_181\synth\mcu_subsystem_altera_irq_clock_crosser_181_76b3i7y.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_irq_clock_crosser_181\synth\mcu_subsystem_altera_irq_clock_crosser_181_76b3i7y.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_irq_clock_crosser/altera_irq_clock_crosser_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator instantiator="mcu_subsystem" as="irq_synchronizer" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_irq_clock_crosser_181_76b3i7y"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_st_adapter"
   version="18.1"
   name="mcu_subsystem_altera_avalon_st_adapter_181_tcpvwli">
  <parameter name="inUseValid" value="1" />
  <parameter name="inBitsPerSymbol" value="128" />
  <parameter name="outUseEmptyPort" value="0" />
  <parameter name="inChannelWidth" value="0" />
  <parameter name="outErrorWidth" value="0" />
  <parameter name="outUseValid" value="1" />
  <parameter name="outMaxChannel" value="0" />
  <parameter name="inErrorDescriptor" value="" />
  <parameter name="inUsePackets" value="0" />
  <parameter name="inErrorWidth" value="0" />
  <parameter name="inEmptyWidth" value="1" />
  <parameter name="inUseReady" value="0" />
  <parameter name="outReadyLatency" value="0" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="outDataWidth" value="128" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter name="inUseEmptyPort" value="0" />
  <parameter name="outChannelWidth" value="0" />
  <parameter name="inMaxChannel" value="0" />
  <parameter name="outUseReady" value="1" />
  <parameter name="inReadyLatency" value="0" />
  <parameter name="AUTO_DEVICE" value="10CX220YF780I5G" />
  <parameter name="inDataWidth" value="128" />
  <parameter name="outErrorDescriptor" value="" />
  <parameter name="outEmptyWidth" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_adapter_181\synth\mcu_subsystem_altera_avalon_st_adapter_181_tcpvwli.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_adapter_181\synth\mcu_subsystem_altera_avalon_st_adapter_181_tcpvwli.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_timing_adapter/avalon-st_timing_adapter_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="mcu_subsystem" as="avalon_st_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_adapter_181_tcpvwli"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timing_adapter_181_zzc755a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_reset_controller"
   version="18.1"
   name="altera_reset_controller">
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_reset_controller_181\synth\altera_reset_controller.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_reset_controller_181\synth\altera_reset_synchronizer.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_reset_controller_181\synth\altera_reset_controller.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_reset_controller_181\synth\altera_reset_controller.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_reset_controller_181\synth\altera_reset_synchronizer.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_reset_controller_181\synth\altera_reset_controller.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_reset_controller/altera_reset_controller_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem"
     as="rst_controller,rst_controller_001,rst_controller_002,rst_controller_003,rst_controller_004,rst_controller_005,rst_controller_006,rst_controller_007" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: altera_reset_controller"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_master_translator"
   version="18.1"
   name="mcu_subsystem_altera_merlin_master_translator_181_mhudjri">
  <parameter name="WAITREQUEST_ALLOWANCE" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_master_translator_181\synth\mcu_subsystem_altera_merlin_master_translator_181_mhudjri.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_master_translator_181\synth\mcu_subsystem_altera_merlin_master_translator_181_mhudjri.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="mcu_subsystem_cpu_0_data_master_translator,mcu_subsystem_cpu_0_instruction_master_translator,phy_interlaken_0_phy_data_ctrl_m0_translator,phy_interlaken_1_phy_data_ctrl_m0_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="bridge_2_m0_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="bridge_3_m0_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="bridge_0_m0_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="bridge_1_m0_translator" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_translator_181_mhudjri"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_slave_translator"
   version="18.1"
   name="mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a">
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_slave_translator_181\synth\mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_slave_translator_181\synth\mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="jtag_uart_0_avalon_jtag_slave_translator,fmc_i2c_csr_translator,mcu_subsystem_cpu_0_debug_mem_slave_translator,ad9144_jesd204_lane_pll_reconfig_translator,ad9144_jesd204_link_pll_reconfig_translator,ad9680_jesd204_link_pll_reconfig_translator,phy_interlaken_0_phy_data_ctrl_csr_s0_translator,phy_interlaken_1_phy_data_ctrl_csr_s0_translator,avl_adxcfg_0_rcfg_s0_translator,avl_adxcfg_1_rcfg_s0_translator,avl_adxcfg_2_rcfg_s0_translator,avl_adxcfg_3_rcfg_s0_translator,avl_adxcfg_0_rcfg_s1_translator,avl_adxcfg_1_rcfg_s1_translator,avl_adxcfg_2_rcfg_s1_translator,avl_adxcfg_3_rcfg_s1_translator,bridge_0_s0_translator,bridge_3_s0_translator,bridge_2_s0_translator,bridge_1_s0_translator,mcu_subsystem_ram_0_s1_translator,timer_1_s1_translator,timer_0_s1_translator,fmc_gpio_s1_translator,phy_interlaken_0_serial_clock_reconfig_s0_translator,phy_interlaken_1_serial_clock_reconfig_s0_translator,fmc_spi_spi_control_port_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="qspi_controller2_0_avl_csr_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="qspi_controller2_0_avl_mem_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="sdram_ctrl_amm_0_translator" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="sdram_ctrl_mmr_slave_0_translator" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_master_agent"
   version="18.1"
   name="mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq">
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_master_agent_181\synth\mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_master_agent_181\synth\mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="mcu_subsystem_cpu_0_data_master_agent,mcu_subsystem_cpu_0_instruction_master_agent,phy_interlaken_0_phy_data_ctrl_m0_agent,phy_interlaken_1_phy_data_ctrl_m0_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="bridge_2_m0_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="bridge_3_m0_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="bridge_0_m0_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="bridge_1_m0_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="2" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9144_jesd204_link_management_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="8" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9680_jesd204_link_management_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="3" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9144_jesd204_link_reconfig_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="9" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9680_jesd204_link_reconfig_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="0" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9144_core_s_axi_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="1" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9144_dma_s_axi_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="6" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9680_core_s_axi_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(129) domain(128:127) snoop(126:123) barrier(122:121) ori_burst_size(120:118) response_status(117:116) cache(115:112) protection(111:109) thread_id(108) dest_id(107:102) src_id(101:96) qos(95) begin_burst(94) data_sideband(93) addr_sideband(92) burst_type(91:90) burst_size(89:87) burstwrap(86:84) byte_cnt(83:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_SNOOP_L" value="123" />
  <parameter name="PKT_SNOOP_H" value="126" />
  <parameter name="USE_ADDR_USER" value="0" />
  <parameter name="PKT_ORI_BURST_SIZE_L" value="118" />
  <parameter name="PKT_DOMAIN_H" value="128" />
  <parameter name="PKT_ORI_BURST_SIZE_H" value="120" />
  <parameter name="PKT_DOMAIN_L" value="127" />
  <parameter name="PKT_BARRIER_H" value="122" />
  <parameter name="PKT_BARRIER_L" value="121" />
  <parameter name="PKT_WUNIQUE" value="129" />
  <parameter name="ID" value="7" />
  <parameter name="DATA_USER_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ADDR_USER_WIDTH" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_slave_ni/altera_merlin_axi_slave_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="ad9680_dma_s_axi_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_wr">"Generating: my_altera_avalon_sc_fifo_wr"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_rd">"Generating: my_altera_avalon_sc_fifo_rd"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_wr">"Generating: my_alt_hiconnect_sc_fifo_wr"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_rd">"Generating: my_alt_hiconnect_sc_fifo_rd"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_slave_agent"
   version="18.1"
   name="mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa">
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_slave_agent_181\synth\mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_slave_agent_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_slave_agent_181\synth\mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_slave_agent_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="jtag_uart_0_avalon_jtag_slave_agent,fmc_i2c_csr_agent,mcu_subsystem_cpu_0_debug_mem_slave_agent,ad9144_jesd204_lane_pll_reconfig_agent,ad9144_jesd204_link_pll_reconfig_agent,ad9680_jesd204_link_pll_reconfig_agent,phy_interlaken_0_phy_data_ctrl_csr_s0_agent,phy_interlaken_1_phy_data_ctrl_csr_s0_agent,avl_adxcfg_0_rcfg_s0_agent,avl_adxcfg_1_rcfg_s0_agent,avl_adxcfg_2_rcfg_s0_agent,avl_adxcfg_3_rcfg_s0_agent,avl_adxcfg_0_rcfg_s1_agent,avl_adxcfg_1_rcfg_s1_agent,avl_adxcfg_2_rcfg_s1_agent,avl_adxcfg_3_rcfg_s1_agent,bridge_0_s0_agent,bridge_3_s0_agent,bridge_2_s0_agent,bridge_1_s0_agent,mcu_subsystem_ram_0_s1_agent,timer_1_s1_agent,timer_0_s1_agent,fmc_gpio_s1_agent,phy_interlaken_0_serial_clock_reconfig_s0_agent,phy_interlaken_1_serial_clock_reconfig_s0_agent,fmc_spi_spi_control_port_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="qspi_controller2_0_avl_csr_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="qspi_controller2_0_avl_mem_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="sdram_ctrl_amm_0_agent" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="sdram_ctrl_mmr_slave_0_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_ee6k3mq">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter
     name="START_ADDRESS"
     value="0x0,0x20000,0x20800,0x20c00,0x21000,0x21020,0x21040,0x21080,0x210c0,0x210e0,0x21100,0x22000,0x23000,0x24000,0x24000,0x28000,0x28000,0x2c000,0x2d000,0x2d000,0x2e000,0x2e000,0x2f000,0x30000,0x30000,0x40000,0x40000,0x50000,0x51000,0x52000,0x53000,0x54000,0x55000,0x56000,0x57000,0x58000,0x59000,0x59000,0x5a000,0x5a000,0x5b000,0x8000000,0x80000000" />
  <parameter name="DEFAULT_CHANNEL" value="32" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="28:0000001000000000000000000000000000000000000:0x0:0x20000:both:1:0:0:1,27:0000000000000000000000001000000000000000000:0x20000:0x20800:both:1:0:0:1,31:0000000000000000000100000000000000000000000:0x20800:0x20c00:both:1:0:0:1,29:0000000000000000000010000000000000000000000:0x20c00:0x21000:both:1:0:0:1,26:0000000000000000000000000010000000000000000:0x21000:0x21008:both:1:0:0:1,25:1000000000000000000000000000000000000000000:0x21020:0x21040:both:1:0:0:1,21:0000000010000000000000000000000000000000000:0x21040:0x21080:both:1:0:0:1,24:0000000000000000000000000100000000000000000:0x21080:0x210c0:both:1:0:0:1,23:0001000000000000000000000000000000000000000:0x210c0:0x210e0:both:1:0:0:1,33:0000100000000000000000000000000000000000000:0x210e0:0x21100:both:1:0:0:1,34:0000010000000000000000000000000000000000000:0x21100:0x21120:both:1:0:0:1,20:0000000100000000000000000000000000000000000:0x22000:0x23000:both:1:0:0:1,32:0100000000000000000000000000000000000000000:0x23000:0x24000:both:1:0:0:1,9:0000000000000000000000000000000000001000000:0x24000:0x28000:write:1:0:0:1,9:0000000000000000000000000000000000010000000:0x24000:0x28000:read:1:0:0:1,3:0000000000000000000000000000000000000010000:0x28000:0x2c000:write:1:0:0:1,3:0000000000000000000000000000000000000100000:0x28000:0x2c000:read:1:0:0:1,30:0010000000000000000000000000000000000000000:0x2c000:0x2d000:both:1:0:0:1,7:0000000000000000000000000000100000000000000:0x2d000:0x2e000:write:1:0:0:1,7:0000000000000000000000000001000000000000000:0x2d000:0x2e000:read:1:0:0:1,1:0000000000000000000000000000000010000000000:0x2e000:0x2f000:write:1:0:0:1,1:0000000000000000000000000000000100000000000:0x2e000:0x2f000:read:1:0:0:1,18:0000000000010000000000000000000000000000000:0x2f000:0x30000:both:1:0:0:1,6:0000000000000000000000000000001000000000000:0x30000:0x40000:write:1:0:0:1,6:0000000000000000000000000000010000000000000:0x30000:0x40000:read:1:0:0:1,0:0000000000000000000000000000000000100000000:0x40000:0x50000:write:1:0:0:1,0:0000000000000000000000000000000001000000000:0x40000:0x50000:read:1:0:0:1,16:0000000000001000000000000000000000000000000:0x50000:0x51000:both:1:0:0:1,14:0000000000000100000000000000000000000000000:0x51000:0x52000:both:1:0:0:1,12:0000000000000010000000000000000000000000000:0x52000:0x53000:both:1:0:0:1,17:0000000000000001000000000000000000000000000:0x53000:0x54000:both:1:0:0:1,15:0000000000000000100000000000000000000000000:0x54000:0x55000:both:1:0:0:1,13:0000000000000000010000000000000000000000000:0x55000:0x56000:both:1:0:0:1,11:0000000000000000001000000000000000000000000:0x56000:0x57000:both:1:0:0:1,10:0000000000000000000001000000000000000000000:0x57000:0x58000:both:1:0:0:1,5:0000000000000000000000100000000000000000000:0x58000:0x59000:both:1:0:0:1,8:0000000000000000000000000000000000000000100:0x59000:0x5a000:write:1:0:0:1,8:0000000000000000000000000000000000000001000:0x59000:0x5a000:read:1:0:0:1,2:0000000000000000000000000000000000000000001:0x5a000:0x5b000:write:1:0:0:1,2:0000000000000000000000000000000000000000010:0x5a000:0x5b000:read:1:0:0:1,4:0000000000000000000000010000000000000000000:0x5b000:0x5c000:both:1:0:0:1,22:0000000001000000000000000000000000000000000:0x8000000:0x10000000:both:1:0:0:1,19:0000000000100000000000000000000000000000000:0x80000000:0x100000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="107" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="102" />
  <parameter
     name="CHANNEL_ID"
     value="0000001000000000000000000000000000000000000,0000000000000000000000001000000000000000000,0000000000000000000100000000000000000000000,0000000000000000000010000000000000000000000,0000000000000000000000000010000000000000000,1000000000000000000000000000000000000000000,0000000010000000000000000000000000000000000,0000000000000000000000000100000000000000000,0001000000000000000000000000000000000000000,0000100000000000000000000000000000000000000,0000010000000000000000000000000000000000000,0000000100000000000000000000000000000000000,0100000000000000000000000000000000000000000,0000000000000000000000000000000000001000000,0000000000000000000000000000000000010000000,0000000000000000000000000000000000000010000,0000000000000000000000000000000000000100000,0010000000000000000000000000000000000000000,0000000000000000000000000000100000000000000,0000000000000000000000000001000000000000000,0000000000000000000000000000000010000000000,0000000000000000000000000000000100000000000,0000000000010000000000000000000000000000000,0000000000000000000000000000001000000000000,0000000000000000000000000000010000000000000,0000000000000000000000000000000000100000000,0000000000000000000000000000000001000000000,0000000000001000000000000000000000000000000,0000000000000100000000000000000000000000000,0000000000000010000000000000000000000000000,0000000000000001000000000000000000000000000,0000000000000000100000000000000000000000000,0000000000000000010000000000000000000000000,0000000000000000001000000000000000000000000,0000000000000000000001000000000000000000000,0000000000000000000000100000000000000000000,0000000000000000000000000000000000000000100,0000000000000000000000000000000000000001000,0000000000000000000000000000000000000000001,0000000000000000000000000000000000000000010,0000000000000000000000010000000000000000000,0000000001000000000000000000000000000000000,0000000000100000000000000000000000000000000" />
  <parameter
     name="TYPE_OF_TRANSACTION"
     value="both,both,both,both,both,both,both,both,both,both,both,both,both,write,read,write,read,both,write,read,write,read,both,write,read,write,read,both,both,both,both,both,both,both,both,both,write,read,write,read,both,both,both" />
  <parameter
     name="SECURED_RANGE_PAIRS"
     value="0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter
     name="SECURED_RANGE_LIST"
     value="0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="111" />
  <parameter
     name="END_ADDRESS"
     value="0x20000,0x20800,0x20c00,0x21000,0x21008,0x21040,0x21080,0x210c0,0x210e0,0x21100,0x21120,0x23000,0x24000,0x28000,0x28000,0x2c000,0x2c000,0x2d000,0x2e000,0x2e000,0x2f000,0x2f000,0x30000,0x40000,0x40000,0x50000,0x50000,0x51000,0x52000,0x53000,0x54000,0x55000,0x56000,0x57000,0x58000,0x59000,0x5a000,0x5a000,0x5b000,0x5b000,0x5c000,0x10000000,0x100000000" />
  <parameter name="PKT_PROTECTION_L" value="109" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="19" />
  <parameter
     name="DESTINATION_ID"
     value="28,27,31,29,26,25,21,24,23,33,34,20,32,9,9,3,3,30,7,7,1,1,18,6,6,0,0,16,14,12,17,15,13,11,10,5,8,8,2,2,4,22,19" />
  <parameter
     name="NON_SECURED_TAG"
     value="1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_ee6k3mq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_ee6k3mq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="router" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_ee6k3mq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_6pajplq">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter
     name="START_ADDRESS"
     value="0x0,0x20000,0x21040,0x22000,0x8000000,0x80000000" />
  <parameter name="DEFAULT_CHANNEL" value="1" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="28:100000:0x0:0x20000:both:1:0:0:1,27:000001:0x20000:0x20800:both:1:0:0:1,21:001000:0x21040:0x21080:both:1:0:0:1,20:010000:0x22000:0x23000:both:1:0:0:1,22:000100:0x8000000:0x10000000:both:1:0:0:1,19:000010:0x80000000:0x100000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="107" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="102" />
  <parameter name="CHANNEL_ID" value="100000,000001,001000,010000,000100,000010" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,both,both,both,both,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0,0,0,0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="SECURED_RANGE_LIST" value="0,0,0,0,0,0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="111" />
  <parameter
     name="END_ADDRESS"
     value="0x20000,0x20800,0x21080,0x23000,0x10000000,0x100000000" />
  <parameter name="PKT_PROTECTION_L" value="109" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="19" />
  <parameter name="DESTINATION_ID" value="28,27,21,20,22,19" />
  <parameter name="NON_SECURED_TAG" value="1,1,1,1,1,1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_6pajplq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_6pajplq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="router_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_6pajplq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_hz37auy">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x80000000" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="19:1:0x80000000:0x100000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="107" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="102" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="111" />
  <parameter name="END_ADDRESS" value="0x100000000" />
  <parameter name="PKT_PROTECTION_L" value="109" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="19" />
  <parameter name="DESTINATION_ID" value="19" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_hz37auy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_hz37auy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="router_002,router_003" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_hz37auy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_so6waca">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="107" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="102" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="111" />
  <parameter name="END_ADDRESS" value="0x0" />
  <parameter name="PKT_PROTECTION_L" value="109" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_so6waca.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_so6waca.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="router_004,router_005,router_006,router_007,router_008,router_009,router_010,router_011,router_012,router_013,router_014,router_015,router_016,router_017,router_018,router_019,router_020,router_021,router_023,router_024,router_025,router_026,router_027,router_028,router_029,router_030,router_031,router_032,router_033,router_034,router_035,router_041,router_042,router_043,router_044,router_045,router_046" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_so6waca"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_qymmudq">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="0:01:0x0:0x0:both:1:0:0:1,1:10:0x0:0x0:read:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="107" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="102" />
  <parameter name="CHANNEL_ID" value="01,10" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,read" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="111" />
  <parameter name="END_ADDRESS" value="0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="109" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0,1" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_qymmudq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_qymmudq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="router_022,router_037,router_038,router_039,router_040" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_qymmudq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_6dgegba">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0,0x0,0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="0:0001:0x0:0x0:both:1:0:0:1,1:0010:0x0:0x0:read:1:0:0:1,2:0100:0x0:0x0:both:1:0:0:1,3:1000:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="107" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="102" />
  <parameter name="CHANNEL_ID" value="0001,0010,0100,1000" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,read,both,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0,0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="SECURED_RANGE_LIST" value="0,0,0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="111" />
  <parameter name="END_ADDRESS" value="0x0,0x0,0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="109" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0,1,2,3" />
  <parameter name="NON_SECURED_TAG" value="1,1,1,1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_6dgegba.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_6dgegba.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="router_036" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_6dgegba"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_traffic_limiter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq">
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\altera_merlin_reorder_memory.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\altera_merlin_reorder_memory.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="mcu_subsystem_cpu_0_data_master_limiter,mcu_subsystem_cpu_0_instruction_master_limiter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_dest_id_fifo">"Generating: my_altera_avalon_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_dest_id_fifo">"Generating: my_alt_hiconnect_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_oquouni">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="43" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="NUM_OUTPUTS" value="43" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_oquouni.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_oquouni.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="cmd_demux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_oquouni"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_jw2r2mq">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="43" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="NUM_OUTPUTS" value="6" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_jw2r2mq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_jw2r2mq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="cmd_demux_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_jw2r2mq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_qksylaq">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_qksylaq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_qksylaq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="cmd_demux_002,cmd_demux_003,rsp_demux,rsp_demux_001,rsp_demux_002,rsp_demux_003,rsp_demux_004,rsp_demux_005,rsp_demux_006,rsp_demux_007,rsp_demux_008,rsp_demux_009,rsp_demux_010,rsp_demux_011,rsp_demux_012,rsp_demux_013,rsp_demux_014,rsp_demux_015,rsp_demux_016,rsp_demux_017,rsp_demux_019,rsp_demux_020,rsp_demux_021,rsp_demux_022,rsp_demux_023,rsp_demux_024,rsp_demux_025,rsp_demux_026,rsp_demux_027,rsp_demux_028,rsp_demux_029,rsp_demux_030,rsp_demux_031,rsp_demux_037,rsp_demux_038,rsp_demux_039,rsp_demux_040,rsp_demux_041,rsp_demux_042" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_qksylaq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_hrbnvmy">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_hrbnvmy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_hrbnvmy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="cmd_mux,cmd_mux_001,cmd_mux_002,cmd_mux_003,cmd_mux_004,cmd_mux_005,cmd_mux_006,cmd_mux_007,cmd_mux_008,cmd_mux_009,cmd_mux_010,cmd_mux_011,cmd_mux_012,cmd_mux_013,cmd_mux_014,cmd_mux_015,cmd_mux_016,cmd_mux_017,cmd_mux_019,cmd_mux_020,cmd_mux_021,cmd_mux_022,cmd_mux_023,cmd_mux_024,cmd_mux_025,cmd_mux_026,cmd_mux_027,cmd_mux_028,cmd_mux_029,cmd_mux_030,cmd_mux_031,cmd_mux_037,cmd_mux_038,cmd_mux_039,cmd_mux_040,cmd_mux_041,cmd_mux_042" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_hrbnvmy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_ibufqxi">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="ARBITRATION_SHARES" value="1,1" />
  <parameter name="NUM_INPUTS" value="2" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_ibufqxi.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_ibufqxi.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="cmd_mux_018,cmd_mux_033,cmd_mux_034,cmd_mux_035,cmd_mux_036" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ibufqxi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_dim2hry">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="ARBITRATION_SHARES" value="1,1,1,1" />
  <parameter name="NUM_INPUTS" value="4" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_dim2hry.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_dim2hry.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="cmd_mux_032" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_dim2hry"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_dmy35ka">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="NUM_OUTPUTS" value="2" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_dmy35ka.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_dmy35ka.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="rsp_demux_018,rsp_demux_033,rsp_demux_034,rsp_demux_035,rsp_demux_036" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_dmy35ka"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_4klxsha">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="NUM_OUTPUTS" value="4" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_4klxsha.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_4klxsha.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="rsp_demux_032" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_4klxsha"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_hcxscka">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter
     name="ARBITRATION_SHARES"
     value="1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1" />
  <parameter name="NUM_INPUTS" value="43" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_hcxscka.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_hcxscka.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="rsp_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_hcxscka"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_axl2rvy">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="ARBITRATION_SHARES" value="1,1,1,1,1,1" />
  <parameter name="NUM_INPUTS" value="6" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_axl2rvy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_axl2rvy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="rsp_mux_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_axl2rvy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_tmckweq">
  <parameter name="ST_CHANNEL_W" value="43" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="130" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_tmckweq.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_tmckweq.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="rsp_mux_002,rsp_mux_003" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_tmckweq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_st_handshake_clock_crosser"
   version="18.1"
   name="mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_fhlvllq">
  <parameter name="USE_PACKETS" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="130" />
  <parameter name="MAX_CHANNEL" value="0" />
  <parameter name="ERROR_WIDTH" value="1" />
  <parameter name="USE_ERROR" value="0" />
  <parameter name="CHANNEL_WIDTH" value="43" />
  <parameter name="USE_CHANNEL" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_fhlvllq.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_fhlvllq.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="crosser,crosser_001,crosser_002,crosser_003,crosser_004,crosser_005,crosser_006,crosser_007" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_fhlvllq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_zgvppxy">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="45" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x40:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="41" />
  <parameter name="PKT_DEST_ID_H" value="62" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="62" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="85" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="66" />
  <parameter name="END_ADDRESS" value="0x40" />
  <parameter name="PKT_PROTECTION_L" value="64" />
  <parameter name="PKT_TRANS_WRITE" value="44" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_zgvppxy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_zgvppxy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="router" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zgvppxy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_lkikq2q">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="45" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="41" />
  <parameter name="PKT_DEST_ID_H" value="62" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="62" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="85" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="66" />
  <parameter name="END_ADDRESS" value="0x0" />
  <parameter name="PKT_PROTECTION_L" value="64" />
  <parameter name="PKT_TRANS_WRITE" value="44" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_lkikq2q.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_lkikq2q.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="router_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_lkikq2q"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_4vpstda">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="85" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_4vpstda.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_4vpstda.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="cmd_demux,rsp_demux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_4vpstda"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_sfxnfsa">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="85" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="46" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_sfxnfsa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_sfxnfsa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="cmd_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_sfxnfsa"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_ldjaady">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="85" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="46" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_ldjaady.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_ldjaady.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="rsp_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ldjaady"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_st_handshake_clock_crosser"
   version="18.1"
   name="mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy">
  <parameter name="USE_PACKETS" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="85" />
  <parameter name="MAX_CHANNEL" value="0" />
  <parameter name="ERROR_WIDTH" value="1" />
  <parameter name="USE_ERROR" value="0" />
  <parameter name="CHANNEL_WIDTH" value="1" />
  <parameter name="USE_CHANNEL" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="crosser,crosser_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_yss7bmy">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="66" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x8000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="62" />
  <parameter name="PKT_DEST_ID_H" value="97" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="97" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="120" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="101" />
  <parameter name="END_ADDRESS" value="0x8000000" />
  <parameter name="PKT_PROTECTION_L" value="99" />
  <parameter name="PKT_TRANS_WRITE" value="65" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_yss7bmy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_yss7bmy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="router" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_yss7bmy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_zsg6cwi">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="66" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="62" />
  <parameter name="PKT_DEST_ID_H" value="97" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="97" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="120" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="101" />
  <parameter name="END_ADDRESS" value="0x0" />
  <parameter name="PKT_PROTECTION_L" value="99" />
  <parameter name="PKT_TRANS_WRITE" value="65" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_zsg6cwi.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_zsg6cwi.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="router_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zsg6cwi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_ud26doi">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="125000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="120" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_ud26doi.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_ud26doi.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="cmd_demux,rsp_demux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_ud26doi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_dguxxjy">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="120" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="67" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_dguxxjy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_dguxxjy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="cmd_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_dguxxjy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_4utwfty">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="120" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="67" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_4utwfty.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_4utwfty.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="rsp_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_4utwfty"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_st_handshake_clock_crosser"
   version="18.1"
   name="mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_qqgw6ti">
  <parameter name="USE_PACKETS" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="120" />
  <parameter name="MAX_CHANNEL" value="0" />
  <parameter name="ERROR_WIDTH" value="1" />
  <parameter name="USE_ERROR" value="0" />
  <parameter name="CHANNEL_WIDTH" value="1" />
  <parameter name="USE_CHANNEL" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_qqgw6ti.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_qqgw6ti.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="crosser,crosser_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_qqgw6ti"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_master_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy">
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_master_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_master_ni_181\synth\mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_master_ni_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_master_ni_181\synth\mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_axi_master_ni/altera_merlin_axi_master_ni_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="ad9680_dma_m_dest_axi_agent,ad9144_dma_m_src_axi_agent" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_zdcveqy">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="179" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x80000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="175" />
  <parameter name="PKT_DEST_ID_H" value="216" />
  <parameter name="PKT_ADDR_L" value="144" />
  <parameter name="PKT_DEST_ID_L" value="215" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="239" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="220" />
  <parameter name="END_ADDRESS" value="0x80000000" />
  <parameter name="PKT_PROTECTION_L" value="218" />
  <parameter name="PKT_TRANS_WRITE" value="178" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_zdcveqy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_zdcveqy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="router,router_001,router_002,router_003" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_zdcveqy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_4ysa7ei">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x80000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="108" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="107" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="131" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="112" />
  <parameter name="END_ADDRESS" value="0x80000000" />
  <parameter name="PKT_PROTECTION_L" value="110" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_4ysa7ei.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_4ysa7ei.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="router_004" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_4ysa7ei"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_vqbjw3i">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="DEFAULT_WR_CHANNEL" value="0" />
  <parameter name="PKT_TRANS_READ" value="323" />
  <parameter name="START_ADDRESS" value="0x0,0x0,0x0,0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="-1" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="1:00001:0x0:0x0:write:1:0:0:1,1:00010:0x0:0x0:read:1:0:0:1,0:00100:0x0:0x0:write:1:0:0:1,0:01000:0x0:0x0:read:1:0:0:1,2:10000:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="1" />
  <parameter name="PKT_ADDR_H" value="319" />
  <parameter name="PKT_DEST_ID_H" value="360" />
  <parameter name="PKT_ADDR_L" value="288" />
  <parameter name="PKT_DEST_ID_L" value="359" />
  <parameter name="CHANNEL_ID" value="00001,00010,00100,01000,10000" />
  <parameter name="TYPE_OF_TRANSACTION" value="write,read,write,read,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0,0,0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="383" />
  <parameter name="SECURED_RANGE_LIST" value="0,0,0,0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="364" />
  <parameter name="END_ADDRESS" value="0x0,0x0,0x0,0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="362" />
  <parameter name="PKT_TRANS_WRITE" value="322" />
  <parameter name="DEFAULT_DESTID" value="1" />
  <parameter name="DESTINATION_ID" value="1,1,0,0,2" />
  <parameter name="NON_SECURED_TAG" value="1,1,1,1,1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_vqbjw3i.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_vqbjw3i.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="router_005" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_vqbjw3i"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_burst_adapter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_burst_adapter_181_h2pzzaa">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)" />
  <parameter name="PKT_TRANS_COMPRESSED_READ" value="320" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\mcu_subsystem_altera_merlin_burst_adapter_181_h2pzzaa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_uncmpr.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_13_1.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_new.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_incr_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_wrap_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_default_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_stage.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\mcu_subsystem_altera_merlin_burst_adapter_181_h2pzzaa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_uncmpr.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_13_1.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_new.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_incr_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_wrap_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_default_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_stage.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_burst_adapter/altera_merlin_burst_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="sdram_ctrl_amm_0_burst_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_burst_adapter_181_h2pzzaa"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_ob3nmpq">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="133333333" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="383" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_ob3nmpq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_ob3nmpq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="cmd_demux,cmd_demux_001,cmd_demux_002,cmd_demux_003,cmd_demux_004" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_ob3nmpq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_63gmzdi">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="ARBITRATION_SHARES" value="1,1,1,1,1" />
  <parameter name="NUM_INPUTS" value="5" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="383" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="324" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_63gmzdi.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_63gmzdi.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="cmd_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_63gmzdi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_7js57by">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="133500000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="383" />
  <parameter name="NUM_OUTPUTS" value="5" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_7js57by.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_7js57by.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="rsp_demux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_7js57by"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_a5jdj5q">
  <parameter name="ST_CHANNEL_W" value="5" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="383" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="324" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_a5jdj5q.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_a5jdj5q.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="rsp_mux,rsp_mux_001,rsp_mux_002,rsp_mux_003,rsp_mux_004" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_a5jdj5q"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_width_adapter_181_u3sjqoa">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="229" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="227" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="373" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="371" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_u3sjqoa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_u3sjqoa.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="ad9680_dma_m_dest_axi_wr_rsp_width_adapter,ad9680_dma_m_dest_axi_rd_rsp_width_adapter,ad9144_dma_m_src_axi_wr_rsp_width_adapter,ad9144_dma_m_src_axi_rd_rsp_width_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_u3sjqoa"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_width_adapter_181_i4mdiuy">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="121" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="119" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="373" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(130) domain(129:128) snoop(127:124) barrier(123:122) ori_burst_size(121:119) response_status(118:117) cache(116:113) protection(112:110) thread_id(109) dest_id(108:107) src_id(106:105) qos(104) begin_burst(103) data_sideband(102) addr_sideband(101) burst_type(100:99) burst_size(98:96) burstwrap(95:87) byte_cnt(86:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="371" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_i4mdiuy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_i4mdiuy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="bridge_0_m0_rsp_width_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_i4mdiuy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_width_adapter_181_crghnli">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="373" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="371" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="229" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(238) domain(237:236) snoop(235:232) barrier(231:230) ori_burst_size(229:227) response_status(226:225) cache(224:221) protection(220:218) thread_id(217) dest_id(216:215) src_id(214:213) qos(212) begin_burst(211) data_sideband(210) addr_sideband(209) burst_type(208:207) burst_size(206:204) burstwrap(203:195) byte_cnt(194:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="227" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_crghnli.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_crghnli.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="ad9680_dma_m_dest_axi_wr_cmd_width_adapter,ad9680_dma_m_dest_axi_rd_cmd_width_adapter,ad9144_dma_m_src_axi_wr_cmd_width_adapter,ad9144_dma_m_src_axi_rd_cmd_width_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_crghnli"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_width_adapter_181_6y3zrmi">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="373" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="371" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="121" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(382) domain(381:380) snoop(379:376) barrier(375:374) ori_burst_size(373:371) response_status(370:369) cache(368:365) protection(364:362) thread_id(361) dest_id(360:359) src_id(358:357) qos(356) begin_burst(355) data_sideband(354) addr_sideband(353) burst_type(352:351) burst_size(350:348) burstwrap(347:339) byte_cnt(338:326) trans_exclusive(325) trans_lock(324) trans_read(323) trans_write(322) trans_posted(321) trans_compressed_read(320) addr(319:288) byteen(287:256) data(255:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(130) domain(129:128) snoop(127:124) barrier(123:122) ori_burst_size(121:119) response_status(118:117) cache(116:113) protection(112:110) thread_id(109) dest_id(108:107) src_id(106:105) qos(104) begin_burst(103) data_sideband(102) addr_sideband(101) burst_type(100:99) burst_size(98:96) burstwrap(95:87) byte_cnt(86:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="119" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_6y3zrmi.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\mcu_subsystem_altera_merlin_width_adapter_181_6y3zrmi.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_width_adapter_181\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="bridge_0_m0_cmd_width_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_width_adapter_181_6y3zrmi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_st_handshake_clock_crosser"
   version="18.1"
   name="mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_5mlowwi">
  <parameter name="USE_PACKETS" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="383" />
  <parameter name="MAX_CHANNEL" value="0" />
  <parameter name="ERROR_WIDTH" value="1" />
  <parameter name="USE_ERROR" value="0" />
  <parameter name="CHANNEL_WIDTH" value="5" />
  <parameter name="USE_CHANNEL" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_5mlowwi.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_5mlowwi.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_clock_crosser.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_st_handshake_clock_crosser_181\synth\altera_avalon_st_handshake_clock_crosser.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="crosser,crosser_001,crosser_002,crosser_003,crosser_004,crosser_005,crosser_006,crosser_007" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_5mlowwi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_4odvxei">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="51" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x1000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="47" />
  <parameter name="PKT_DEST_ID_H" value="70" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="70" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="93" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="74" />
  <parameter name="END_ADDRESS" value="0x1000" />
  <parameter name="PKT_PROTECTION_L" value="72" />
  <parameter name="PKT_TRANS_WRITE" value="50" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_4odvxei.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_4odvxei.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="router" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_4odvxei"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="18.1"
   name="mcu_subsystem_altera_merlin_router_181_le6mfpq">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="51" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="0:1:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="47" />
  <parameter name="PKT_DEST_ID_H" value="70" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="70" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="93" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="74" />
  <parameter name="END_ADDRESS" value="0x0" />
  <parameter name="PKT_PROTECTION_L" value="72" />
  <parameter name="PKT_TRANS_WRITE" value="50" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="0" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_le6mfpq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_router_181\synth\mcu_subsystem_altera_merlin_router_181_le6mfpq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="router_001" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_router_181_le6mfpq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_burst_adapter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy">
  <parameter
     name="MERLIN_PACKET_FORMAT"
     value="wunique(92) domain(91:90) snoop(89:86) barrier(85:84) ori_burst_size(83:81) response_status(80:79) cache(78:75) protection(74:72) thread_id(71) dest_id(70) src_id(69) qos(68) begin_burst(67) data_sideband(66) addr_sideband(65) burst_type(64:63) burst_size(62:60) burstwrap(59) byte_cnt(58:54) trans_exclusive(53) trans_lock(52) trans_read(51) trans_write(50) trans_posted(49) trans_compressed_read(48) addr(47:36) byteen(35:32) data(31:0)" />
  <parameter name="PKT_TRANS_COMPRESSED_READ" value="48" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_uncmpr.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_13_1.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_new.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_incr_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_wrap_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_default_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_stage.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_uncmpr.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_13_1.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_burst_adapter_new.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_incr_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_wrap_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_default_burst_converter.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_stage.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_burst_adapter_181\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_burst_adapter/altera_merlin_burst_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="sdram_ctrl_mmr_slave_0_burst_adapter" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_demultiplexer_181_jzg3qvq">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="133500000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Cyclone 10 GX" />
  <parameter name="ST_DATA_W" value="93" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_jzg3qvq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_demultiplexer_181\synth\mcu_subsystem_altera_merlin_demultiplexer_181_jzg3qvq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="cmd_demux,rsp_demux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_demultiplexer_181_jzg3qvq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_yl4sxki">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="93" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="52" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_yl4sxki.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_yl4sxki.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="cmd_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_yl4sxki"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="18.1"
   name="mcu_subsystem_altera_merlin_multiplexer_181_ge7ugkq">
  <parameter name="ST_CHANNEL_W" value="1" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="93" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="52" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_ge7ugkq.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\mcu_subsystem_altera_merlin_multiplexer_181_ge7ugkq.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_multiplexer_181\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="rsp_mux" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_multiplexer_181_ge7ugkq"</message>
  </messages>
 </entity>
 <entity
   kind="timing_adapter"
   version="18.1"
   name="mcu_subsystem_timing_adapter_181_zzc755a">
  <parameter name="inErrorWidth" value="0" />
  <parameter name="inUseValid" value="true" />
  <parameter name="inUseReady" value="false" />
  <parameter name="inBitsPerSymbol" value="128" />
  <parameter name="outReadyLatency" value="0" />
  <parameter name="inChannelWidth" value="0" />
  <parameter name="inSymbolsPerBeat" value="1" />
  <parameter name="inUseEmptyPort" value="NO" />
  <parameter name="outUseReady" value="true" />
  <parameter name="outUseValid" value="true" />
  <parameter name="inReadyLatency" value="0" />
  <parameter name="inUseEmpty" value="false" />
  <parameter name="inUsePackets" value="false" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\timing_adapter_181\synth\mcu_subsystem_timing_adapter_181_zzc755a.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\timing_adapter_181\synth\mcu_subsystem_timing_adapter_181_zzc755a.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/avalon_st/altera_avalon_st_timing_adapter/avalon-st_timing_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_avalon_st_adapter_181_tcpvwli"
     as="timing_adapter_0" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_timing_adapter_181_zzc755a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_lzb6xva"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_cjz4tcy"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xeicdsa"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_44tcbhi"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_7zdt4xa"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_zistpsi"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_3q7djni"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji">
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy"
     as="my_altera_avalon_sc_fifo_wr,my_altera_avalon_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_axi_slave_ni"
   version="18.1"
   name="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="1" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="131" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_axi_slave_ni_181\synth\mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_nogt7iy"
     as="my_alt_hiconnect_sc_fifo_wr,my_alt_hiconnect_sc_fifo_rd" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_traffic_limiter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq">
  <parameter name="FIFO_DEPTH" value="129" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="9" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq"
     as="my_altera_avalon_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_sc_fifo"
   version="18.1"
   name="mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq">
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_sc_fifo_181\synth\mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq.v"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_avalon_sc_fifo_181\synth\mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq.v"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_q5f7jgy"
     as="jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo,fmc_i2c_csr_agent_rsp_fifo,mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo,ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo,ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo,ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo,phy_interlaken_0_phy_data_ctrl_csr_s0_agent_rsp_fifo,phy_interlaken_1_phy_data_ctrl_csr_s0_agent_rsp_fifo,avl_adxcfg_0_rcfg_s0_agent_rsp_fifo,avl_adxcfg_1_rcfg_s0_agent_rsp_fifo,avl_adxcfg_2_rcfg_s0_agent_rsp_fifo,avl_adxcfg_3_rcfg_s0_agent_rsp_fifo,avl_adxcfg_0_rcfg_s1_agent_rsp_fifo,avl_adxcfg_1_rcfg_s1_agent_rsp_fifo,avl_adxcfg_2_rcfg_s1_agent_rsp_fifo,avl_adxcfg_3_rcfg_s1_agent_rsp_fifo,bridge_0_s0_agent_rsp_fifo,bridge_3_s0_agent_rsp_fifo,bridge_3_s0_agent_rdata_fifo,bridge_2_s0_agent_rsp_fifo,bridge_2_s0_agent_rdata_fifo,bridge_1_s0_agent_rsp_fifo,mcu_subsystem_ram_0_s1_agent_rsp_fifo,timer_1_s1_agent_rsp_fifo,timer_0_s1_agent_rsp_fifo,fmc_gpio_s1_agent_rsp_fifo,phy_interlaken_0_serial_clock_reconfig_s0_agent_rsp_fifo,phy_interlaken_1_serial_clock_reconfig_s0_agent_rsp_fifo,fmc_spi_spi_control_port_agent_rsp_fifo" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_wtppfva"
     as="qspi_controller2_0_avl_csr_agent_rsp_fifo,qspi_controller2_0_avl_csr_agent_rdata_fifo" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_j2xn3na"
     as="qspi_controller2_0_avl_mem_agent_rsp_fifo,qspi_controller2_0_avl_mem_agent_rdata_fifo" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_74snbbq"
     as="sdram_ctrl_amm_0_agent_rsp_fifo,sdram_ctrl_amm_0_agent_rdata_fifo" />
  <instantiator
     instantiator="mcu_subsystem_altera_mm_interconnect_181_msgqzrq"
     as="sdram_ctrl_mmr_slave_0_agent_rsp_fifo" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_fcctrji"
     as="my_altera_avalon_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_traffic_limiter_181_vriu4gq"
     as="my_altera_avalon_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_traffic_limiter"
   version="18.1"
   name="mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="129" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="129" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="9" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\altera_merlin_traffic_limiter_181\synth\mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq"
     as="my_alt_hiconnect_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q"</message>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
 <entity
   kind="alt_hiconnect_sc_fifo"
   version="18.1"
   name="mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a">
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <generatedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_infer_scfifo.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_mlab_scfifo.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_fifo_empty.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_mlab_scfifo_a6.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_mlab_scfifo_a7.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_reg_scfifo.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_infer_scfifo.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_mlab_scfifo.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_fifo_empty.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_mlab_scfifo_a6.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_mlab_scfifo_a7.sv"
       attributes="" />
   <file
       path="C:\Developer\fpga\ArrowESC\Cyclone10GX_Demo\mcu_subsystem\alt_hiconnect_sc_fifo_181\synth\alt_st_reg_scfifo.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelFPGA_pro/18.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_axi_slave_ni_181_xcad3li"
     as="my_alt_hiconnect_sc_fifo_wr" />
  <instantiator
     instantiator="mcu_subsystem_altera_merlin_traffic_limiter_181_qrkzg4q"
     as="my_alt_hiconnect_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="mcu_subsystem">"Generating: mcu_subsystem_alt_hiconnect_sc_fifo_181_cjmuh4a"</message>
  </messages>
 </entity>
</deploy>
