---
{"dg-publish":true,"permalink":"/5-digital-garden/published/papers/paper-review/a-0-4-v-6-4-m-w-3-3-m-hz-cmos-bootstrapped-relaxation-oscillator-with-0-71-frequency-deviation-over-30-to-100-c-for-wearable-and-sensing-applications/","tags":["ULV","RC_oscillator","comparator_delay_compensation","build_in_calibration"],"created":"2025-05-28T14:11:15.405+09:00"}
---


# A 0.4 V 6.4 μW 3.3 MHz CMOS Bootstrapped Relaxation Oscillator with ±0.71% Frequency Deviation over -30 to 100 °C for Wearable and Sensing Applications

> 작성일: 2025-05-28


--- 
- Motivation & Thought: 
	- 첨언/특이한 점/추가로 찾아볼 점:
		- 해당 연구팀의 다른 work들에서도 RC time constant를 절반으로 줄이는꼴로 calibration을 해주는데, 이게 TC를 잡는데 얼마나 도움이 되는지 이론적으로 분석한 paper가 있을까...?
- Summary: 
	- <mark style="background: #FFB86CA6;">하고자 한 바 (1문장으로)</mark>
		- ULV(0.4V)에서 RC oscillator를 동작시키며 생길 수 있는 문제(comp.의 동작 어려움, 높은 switch on-resistance, PVT에 예민한 comp. delay)를 해결함.
	- <mark style="background: #FFB86CA6;">왜 쓰여진 논문인가.</mark>
		- Target Application/문제 상황: 
			- Wearable and sensing application에서는 external XTAL을 사용할 수 없음.
			- 하지만 PVT에 대해 robust하며 적은 calibration에 energy harvesting source로 direct power를 받으며 동작하도록 만드는 것은 어려움.
			- ULV domain에서는 current reference나 voltage reference를 만드는 것 또한 어렵기에 swing-boosted RC oscillator를 differential 꼴로 구현하여, power를 더 쓸 지언정 supply insensitivie하게 구현함.
			- 문제 1
				- Comparator의 input으로 0.5VDD가 들어가는데, 이는 NMOS 혹은 PMOS를 driving하기에 너무 작은 크기의 voltage임.
			- 문제 2
				- 해당 group에서 사용하는 built-in calibration 방식은 RC time constant를 control하는 방식으로, switcheing을 통하여 R과 2R을 사용함.
				- 하지만 낮은 VDD에서 switching을 하면, switch의 on-resistance가 comparable한 크기가 됨.
			- 문제 3
				- comparator의 delay가 너무 길어져서 주기의 PVT robustness에 영향을 줌.
	- <mark style="background: #FFB86CA6;">어떻게 해결했지.</mark>
		- Main Idea/제안점: 
			- 아래의 3가지 technique로 각각을 해결함.
			- bulk-driven input stage
				- 3개의 amplifier stage를 cascade하여 구현하였음.
				- 1st stage만 input을 body-driven으로 받음. Body-driven 꼴은 noise와 gain 적으로는 손해가 있으나 0.2V를 input을 받을 수 있음
				- 1st stage의 output Vcm을 조정할 수 있기에 2nd, 3rd stage는 CS꼴로 만들었음.
			- bootstrapped logic gates
				- Inverter 뒤에 cap.을 series로 달아서 DC blocking 해주는 꼴로 구현함. 원래 VDD 혹은 VSS로 biasing된 노드에 INV+CAP을 통해 digital signal이 전해지면 2VDD 혹은 -VDD로 떨어지며 동작함.
				- 스위치 또한 bootstrapped되도록 구현
			- delay-time cancellation scheme
				- 0.5 VDD에서 부터 comparator output이 나오기 까지 걸리는 시간을 복제해둔 block을 만들어둠.
				- 해당 시간 동안은 RC time constant를 반으로 줄여줌. => 만약 comparator delay가 커지면 RC time constant가 줄어들며 주기가 짧아져서 자체적으로 어느 정도 보상이 됨.
	- <mark style="background: #FFB86CA6;">해결 결과는.</mark>
		- 좋아진 점/수치적으로:
			- key-parameters:
				- (post-sim. results)
				- 65nm CMOS
				- VDD: 0.4V & 6.4uW
				- 1.9 pJ per cycle
				- TC: Avg. $\pm 0.71\%$  at -30°C-100°C
				- Supply sensitivity: Avg. $\pm 0.57\%$  at 0.36V-0.44V
				- Comparator: Gain 18dB, BW 77MHz, 0.4VDD
				- On-resistance of switch: 14% 감소 & 원래는 -30°C에서 10Mohms 수준이었는데 kohm 단위로 낮춤.

Circuit:
- Top diagram
	- ![Pasted image 20250528145350.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250528145350.png)
- Comparator 1st stage
	- ![Pasted image 20250528145235.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250528145235.png)