\documentclass[12pt, letterpaper]{article}
\usepackage{hyperref}
\usepackage[warn]{mathtext}
\usepackage[utf8]{inputenc}
\usepackage[T2A]{fontenc}
\usepackage[russian]{babel}
\usepackage{amssymb, amsmath, multicol}
\usepackage{graphicx}
\usepackage[shortcuts,cyremdash]{extdash}
\usepackage{wrapfig}
\usepackage{floatflt}
\usepackage{lipsum}
\usepackage{verbatim}
\usepackage{concmath}
\usepackage{euler}
\usepackage{xcolor}
\usepackage{etoolbox}
\usepackage{fancyhdr}
\usepackage{subfiles}
\usepackage{enumitem}
\usepackage{amsthm}
\usepackage{indentfirst}
\usepackage{import}

\begin{document}

\input{include/title.tex}


\section{Вопрос}

\textbf{Q: } Объясните смысл и напишите формулы для следующих метрик про
изводительности процессора IPC, CPI, Performance, Dynamic Power

\textbf{A: }

\begin{enumerate}
    \item IPC -- среднее число инструкций за такт.
    \item CPI -- cреднее число тактов на выполнение одной инструкции.
    \item Performance -- скорость исполнения инструкций.
    \item Dynamic power -- затраты энергии на перезарядку паразитных емкостей при переключении транзистров в процессоре.
\end{enumerate}

\begin{equation}
    IPC = \frac{instructions \:\: count}{clock \:\: cycles}
\end{equation}

\begin{equation}
    CPI = \frac{1}{IPC}
\end{equation}

\begin{equation}
    Perfomance = \frac{1}{Time} = \frac{1}{N_{instrs} \cdot CPI \cdot T_{cycle}} = \frac{1}{N_{instrs}} \cdot IPC \cdot f
\end{equation}

\begin{equation}
    Dynamic \:\: Power = \frac{C_{eff} \cdot (V_{dd})^{2} \cdot f \cdot a}{2}
\end{equation}
, где $a$ -- частота переключения транзистора, $f$ -- тактовая частота.
\newpage

\section{Вопрос}

\textbf{Q: } Что такое суперскалярный (superscalar) процессор?

\textbf{A: } Суперскалярный (superscalar) процессор - процессор, способный выполнять две и более инструкций за такт за счет нескольких одинаковых вычислительных устройств, независимо обрабатывающих инструкции одного потока.

\newpage

\section{Вопрос}

\textbf{Q: } Какие типы зависимостей по данным существуют? Приведите примеры аппаратных оптимизаций, которые позволяют сократить связанные задержки или разрешить каждый тип зависимостей

\textbf{A: }

\begin{enumerate}
    \item \textbf{True Dependencies} -- истинная зависимость потока данных, при которой ныняшняя инструкция зависит от результата предыдущей. Нарушение зависимости приводит к Read-After-Write hazard.
    Возможная оптимизация \textbf{store forwarding} -- пробрасывание результата STORE напрямую в LOAD через bypass.
    \item \textbf{False Dependencies} -- ложная зависимость потока данных, при которой нынешняя инструкции на самом деле не нужны данные с предыдущей.
    Однако проблемы возникают в результате записи данных в destination регистр, который может конфликтовать и пересекаться с другими инструкциями. Нарушение приводит к Write-After-Write, Write-Afted-Read hazard.
    Данная проблема решается техникой \textbf{Register renaming}, так как физических регистров гораздо больше, чем архитектурных (логических).
    Соотвествие физических и архитектурных регистров осуществляется с помощью Register Aliases Table.


\end{enumerate}

\newpage

\section{Вопрос}

\textbf{Q: } С какой целью инструкцию Store разделяют на микро-операции STA
(Store address calculation) и STD (Store data calculation) ?

\textbf{A: }

\begin{enumerate}
    \item STA -- микрооперация, позволяющая вычислить адрес STORE инструкции
    \item STD -- микрооперация, позволяющая вычислить данные STORE инструкции
\end{enumerate}

В идеальном процессе исполнения программы зависимости между STORE и LOAD минимальны. Откуда вообще берутся зависимости? Наприимер, зависимость между STORE и LOAD
существуют, если адреса обращения в память инструкций пересекаются. В обычнной реализации исполнения STORE адрес, по которому происходит загрузка в память, не известен до тех пор, пока не будут готовы данные для записи.
Микрооперация STA позволяет вычилсить адрес обращения в память, пока еще не вычислены данные. Таким образом, получается уменьшить число STORE и LOAD зависимостей.

\newpage

\section{Вопрос}

\textbf{Q: } Объясните назначение и функции следующих аппаратных структур:
ROB, Scheduler Queue (Issue Queue, Reservation Station), RAT, PRF, Load Buffer, Store Buffer

\textbf{A: }

\begin{enumerate}
    \item ROB, re-order buffer -- буфер для хранения последовательного порядка инструкции при Out Of Order исполнении.
    При OOO инструкции исполняются непоследовательно, однако порядок исполнения важен и нужен, чтобы знать архитектурное состояние. Таким обзазом, re-order buffer обеспечивает спекулятивное исполнение инструкций. Инструкция вытесняется из ROB, обновляя архитектурное состояние, если она была исполнена и последняя в буфере.
    \item Scheduler Queue --  очередь неготовых инструкций к исполнению, для которой производятся все необходимые проверки (аллокация регистров, отправка на исполнение).
    \item RAT -- таблица соотвествия физических и логических регистров, используемых при алгоритме переименования регистров.
    \item PRF -- Physical Register File, регистровый файл, в котором описаны все физические регистры процессора.
    \item Load Buffer, Store Buffer -- буферы для хранения STORE и LOAD инструкций, которые обеспечивают разрешение заивисмостей по данным между STORE и LOAD.
\end{enumerate}

\newpage

\section{Вопрос}

\textbf{Q: } Пусть каждая 5-ая инструкция в процессоре это Branch. Предсказатель переходов имеет точность 90\%. Оцените, ROB какого максимального размера имеет смысл для такого процессора.

\textbf{A: }

Оцениваем вероятность того, что для ROB на N инструкций, все N инструкций будут исполнены.
$P_{branch} = \frac{1}{5}$ -- вероятность branch инструкции, $P_{predict} = \frac{9}{10}$ -- точность предсказателя переходов.

Таким образом, в ROB размера $N$ находится:

\[ N_{branch} = N \cdot P_{branch} \]
-- число бранчей в ROB.

\[ P_{N,predict} = P_{predict}^{N_{branch}} = P_{predict}^{N \cdot P_{branch}} \]
-- вероятность, что все бранчи будут предсказаны верно.

\[ \Rightarrow N = \frac{ln(P_{N,predict})}{ln(P_{predict}) \cdot P_{branch}} = \frac{1}{P_{branch}} \cdot \frac{ln(P_{N,predict})}{ln(P_{predict})}  \]

Положим, что все бранчи будут верно предсказаны с вероятностью $P_{N,predict} = 0.8$

\[ N = 5 \cdot \log_{P_{predict}}(P_{N,predict}) = 5 \log_{0.9}(0.8) \approx 10  \]

\newpage

\section{Вопрос}

\textbf{Q: }  Что такое Memory Disambiguation?

\textbf{A: }

Это набор техник, применяемых в Оut Of Order процессорах, для уменьшения количества зависимостей по памяти и улучшения параллелизма на уровне команд (ILP).
К Memory Disambiguation техникам относятся такие, как Load buffer, Store buffer, Register renaming и т.д..

\newpage

\section{Вопрос}

\textbf{Q: } В чем заключается проблема со спекулятивным исполнением Store
инструкций?

\textbf{A: }

STORE инструкции не могут быть исполнены спекулятивно, потому что нет способа откатить их.

\newpage

\section{Вопрос}

\textbf{Q: } Что такое Store forwarding и Load speculation в OOO процессоре?

\textbf{A: }

\begin{enumerate}
    \item STORE инструкции не могут быть исполнены спекулятивно, переупорядочивать их исполнение нельзя.
    Однако если возникает такой случай, при котором STORE и LOAD инструкции обращаются к одинаковому адресу в памяти, можно применить оптимизацию \textbf{Store Forwarding}.
    При данной оптимизации LOAD может не дожидаться записи в память, а взять данные напрямую из STORE инструкции, минуя кэши.

    \item \textbf{Load speculation} -- техника, позволяющая инструкции LOAD исполняться спекулятивно, не дожидаясь исполнения всех STA микроопераций.
\end{enumerate}

\newpage

\section{Вопрос}

\textbf{Q: } Что такое Simultaneous Multithreading?

\textbf{A: }

Simultaneous Multithreading -- технология, позволяющая одному физическому ядру исполнять несколько логических потоков.
Логический процессор сохраняет своё собственное архитектурное состояние, каждая стадия в пайплайне занята всегда одним из потоков.

\end{document}
