# 3.6 高速缓冲存储器 Cache

- 程序访问的局部性原理
- 时间局部性
- 空间局部性
- Cache 的基本工作原理
- ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210526164734.png)
- 命中率 H：总命中次数 / （总命中次数 + 访问主存的总次数）
- Cache-主存系统的效率 e：e=访问 Cache 的时间 / 平均访问时间 （%）
- Cache 的基本结构
  - 地址映射机构，替换机构，存储体
  - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210526203919.png)
- Cache 和主存的映射方式
- 直接映射
  - 把主存切分成若个 Cache 大小的区
  - 优点：结构简单
  - 缺点：空间利用率低
  - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210526210007.png)
- 全相联映射
  - 优点：空间利用率高
  - 缺点：速度慢，比较次数多
  - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210526210411.png)
- 组相联映射
  - 直接映射和全相联映射的折中
  - 优点：速度快，利用率高，现代计算机 Cache 常用
  - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210526211119.png)
- Cache 的主存块替换算法
- Cache 写策略
- 要保证 Cache 和主存中数据的一致性
- 写直达法 Write-through
  - 写操作时数据既写入 Cache 又写入主存
  - 写操作时间就是访问主存的时间
  - Cache 块退出时，不需要对主存执行写操作，更新策略比较容易实现
  - 引例：比如在求和的时候，要把每个求和的结果都写入主存中，增加访存次数，降低效率
- 写回法 Write-back
  - 写操作只把数据写入 Cache 而不写入主存，当 Cache 数据被替换出去时才写回主存
  - 写操作时间就是访问 Cache 的时间
  - Cache 块退出时，被替换的块需写回主存，增加了 Cache 的复杂性
  - 引例：在多处理器的情况下，每个处理器都有自己的 Cache，导致各个副本一致性的问题

## 习题

- 例 3.4 假设某个计算机的主存地址空间大小为 256MB，按字节编址，其数据 Cache 有 8 个 Cache 行，行长位 64B
  - 1、若不考虑用于 Cache 的一致维护性和替换算法控制位，并且采用直接映射方式，则该数据的 Cache 的容量是多少？→4256 位
  - 2、若该 Cache 采用直接映射方式，则主存地址为 3200（十进制）的主存块对应的 Cache 行号是多少？采用二路组相联映射时又是多少？→ 行号为 2；行号为 4 或 5
  - 3. 以直接映射方式为例，简述访存过程（设访存的地址为 0123456H）→ 见书 125
- 2【2009】假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失（未命中）50 次，则 Cache 的命中率是 →95%
- 3【2009】某计算机的 Cache 共有 16 块，采用二路组相联映射方式，每个主存块大小位 32B，按字节编址，主存 129 号单元所在主存块应装入的 Cache 组号是 →4
- 4【2012】假设某计算机按字编址，Cache 有 4 行，Cache 和主存之间交换的块大小为 1 个字。若 Cache 的内容初始为空，采用 2 路组相联映射方式和 LRU 替换策略，则访问的主存地址依次是`0 4 8 2 0 6 8 6 4 8 ` 命中 Cache 的次数是 →4，这题因为历史原因，教材不同，如果使用唐朔飞的教材，则为 1 次
- 8 某 32 位计算机的 Cache 容量为 16KB，Cache 行的大小为 16B，若主存与 Cache 地址映像采用直接映像方式，则主存地址为 0x1234E8F8 的单元装入 Cache 的地址是?→1010 0011 1110 00
- 10 某存储系统中，主存容量是 Cache 容量的 4096 倍，Cache 被分为 64 块，当主存地址和 Cache 地址采用直接映像方式时，地址映射表的大小应该是？（假设不考虑一致维护和替换算法位）?→64\*13bit
- 13 【2016】有如下 C 语言程序段```c
  for(k=0;k<1000;k++){
  a[k] = a[k] + 32;
  }

````若数组a和变量k均为int型，int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为→12.5%
- 15 【2014】采用指令Cache与数据Cache分离的主要目的是
A 降低Cache的缺失损失
B 提高Cache的命中率
C 降低CPU平均访存时间
D 减少指令流水线资源冲突→D
- 16【2017】有如下C语言程序段```c
for(i=0;<=9;i++){
temp = 1;
for(j = 0; j<=i;j++) temp* = a[j];
sum += temp;
}
```下列关于数组a的访问局部性的描述中，正确的是
A 时间局部性和空间局部性都有
B 无时间局部性，有空间局部性
C 有时间局部性，无空间局部性
D 时间局部性和空间局部性皆无→A
- 17 设有8页的逻辑空间，每页有1024B，它们被映射到32块的物理存储区中，则按字节编址逻辑地址的有效位是几位？物理地址至少是几位？→13，15，对于物理地址，块内地址和页内地址一样有10位，内存至少32个物理块，所以表示块号的地址至少是5位
- 综合题3【2010】挺不错的题
- 综合题6【2013】某32位计算机，CPU主频800MHz，Cache命中时的CPI为4，Cache命中时的CPI为4，Cache块大小为32B；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址命令、存储器准备数据、传送数据。每次突发传送32B，传送地址或32位数据均需要一个总线时钟周期
A. CPU和总线的时钟周期各是多少？总线的带宽（即最大传输速率）为多少？
B. Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？
C. 存储器总线完成一次读突发传送总线事务所需的时间是多少？
D. 若程序BP执行过程中共执行了100条指令，平均每条指令需进行1.2次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少？
答案→A. 1.25ns，5ns，800MB/sB.1次C.85nsD.1010ns
- 综合题7【2016】某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址24位，页大小为8KB；TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B
![](local://D:/OneDrive/Documents/2021/RemNote/publish-cs/files/2Mmb2GGUgJODD7Qzkc2s1Z34nuhtZBm_H_QzYWAF7fPyGOvq8WFvrUoEohnGDEYy3mrd4xLIVzKJewdfJ8g-qhvXPpiFHFsKxaoP6tyxn4O50TybbJRYpMeNVKgDwfLH.png)
A. 图中A~G字段的位数各是多少？TLB标记字段B中存放的是什么信息？
B. 将块号为4099的主存块装入Cache时，所映射的Cache组号是多少？对应的H字段内容是什么？
C. 是Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
D. 为什么Cache可以采用直写策略，而修改页面内容时总是采用回写策略呢？
答案→A.A19 B19 C11 D13 E9 F9 G6，虚页号
B. 组号为3，H字段内容是0 0000 1000
C. 缺页处理的时间开销大，因为缺页需要访问磁盘，而Cache缺失只要访问主存
D. 因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢很多，所以在Cache-主存层次，Cache可以采用直写策略，而在主存-外存（磁盘）层次，修改页面内容时总是采用回写策略
- 综合题9 【2020】假定主存地址为32位，按字节编址，指令Cache和数据Cache与主存之间均采用8路组相联映射方式，直写（Write Through）写策略和LRU替换算法，主存块大小为64B，数据区容量各为32B。开始时Cache均为空。请回答下列问题
A. Cache每一行中标记（Tag）、LRU位各占几位？是否有修改位
B. 有如下C语言程序段```c
for(k = 0; k < 1024; k++)
s[k] = 2 * s[k];
```若数组s及其变量k均为int型，int型数据占4B，变量k分配在寄存器中，数组s在主存中的起始地址为0080 00C0H，则在该程序段执行过程中，访问数组s的数据Cache缺失次数为多少？
C. 若CPU最先开始的访问操作是读取主存单元0001 003H中的指令，简要说明从Cache中访问该指令的过程，包括Cache缺失处理过程
答案→A.tag20，LRU3，无修改位B.64次C. 看书138
````
