// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2017.2
// Copyright (C) 1986-2017 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _shiftPhaseClassSynch_HH_
#define _shiftPhaseClassSynch_HH_

#include "systemc.h"
#include "AESL_pkg.h"


namespace ap_rtl {

struct shiftPhaseClassSynch : public sc_module {
    // Port declarations 1507
    sc_in< sc_lv<16> > newValuei_V;
    sc_in< sc_lv<16> > newValueq_V;
    sc_in< sc_lv<4> > phaseClass_V;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_14_o;
    sc_out< sc_logic > cor_phaseClass0i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_15;
    sc_out< sc_logic > cor_phaseClass0i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_14_o;
    sc_out< sc_logic > cor_phaseClass0q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_15;
    sc_out< sc_logic > cor_phaseClass0q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_13_o;
    sc_out< sc_logic > cor_phaseClass0i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_13_o;
    sc_out< sc_logic > cor_phaseClass0q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_12_o;
    sc_out< sc_logic > cor_phaseClass0i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_12_o;
    sc_out< sc_logic > cor_phaseClass0q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_11_o;
    sc_out< sc_logic > cor_phaseClass0i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_11_o;
    sc_out< sc_logic > cor_phaseClass0q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_10_o;
    sc_out< sc_logic > cor_phaseClass0i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_10_o;
    sc_out< sc_logic > cor_phaseClass0q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_9_o;
    sc_out< sc_logic > cor_phaseClass0i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_9_o;
    sc_out< sc_logic > cor_phaseClass0q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_8_o;
    sc_out< sc_logic > cor_phaseClass0i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_8_o;
    sc_out< sc_logic > cor_phaseClass0q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_7_o;
    sc_out< sc_logic > cor_phaseClass0i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_7_o;
    sc_out< sc_logic > cor_phaseClass0q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_6_o;
    sc_out< sc_logic > cor_phaseClass0i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_6_o;
    sc_out< sc_logic > cor_phaseClass0q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_5_o;
    sc_out< sc_logic > cor_phaseClass0i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_5_o;
    sc_out< sc_logic > cor_phaseClass0q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_4_o;
    sc_out< sc_logic > cor_phaseClass0i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_4_o;
    sc_out< sc_logic > cor_phaseClass0q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_3_o;
    sc_out< sc_logic > cor_phaseClass0i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_3_o;
    sc_out< sc_logic > cor_phaseClass0q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_2_o;
    sc_out< sc_logic > cor_phaseClass0i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_2_o;
    sc_out< sc_logic > cor_phaseClass0q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_1_o;
    sc_out< sc_logic > cor_phaseClass0i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_1_o;
    sc_out< sc_logic > cor_phaseClass0q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass0i_V_0_o;
    sc_out< sc_logic > cor_phaseClass0i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass0q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass0q_V_0_o;
    sc_out< sc_logic > cor_phaseClass0q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_14_o;
    sc_out< sc_logic > cor_phaseClass1i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_15;
    sc_out< sc_logic > cor_phaseClass1i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_14_o;
    sc_out< sc_logic > cor_phaseClass1q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_15;
    sc_out< sc_logic > cor_phaseClass1q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_13_o;
    sc_out< sc_logic > cor_phaseClass1i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_13_o;
    sc_out< sc_logic > cor_phaseClass1q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_12_o;
    sc_out< sc_logic > cor_phaseClass1i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_12_o;
    sc_out< sc_logic > cor_phaseClass1q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_11_o;
    sc_out< sc_logic > cor_phaseClass1i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_11_o;
    sc_out< sc_logic > cor_phaseClass1q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_10_o;
    sc_out< sc_logic > cor_phaseClass1i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_10_o;
    sc_out< sc_logic > cor_phaseClass1q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_9_o;
    sc_out< sc_logic > cor_phaseClass1i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_9_o;
    sc_out< sc_logic > cor_phaseClass1q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_8_o;
    sc_out< sc_logic > cor_phaseClass1i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_8_o;
    sc_out< sc_logic > cor_phaseClass1q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_7_o;
    sc_out< sc_logic > cor_phaseClass1i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_7_o;
    sc_out< sc_logic > cor_phaseClass1q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_6_o;
    sc_out< sc_logic > cor_phaseClass1i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_6_o;
    sc_out< sc_logic > cor_phaseClass1q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_5_o;
    sc_out< sc_logic > cor_phaseClass1i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_5_o;
    sc_out< sc_logic > cor_phaseClass1q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_4_o;
    sc_out< sc_logic > cor_phaseClass1i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_4_o;
    sc_out< sc_logic > cor_phaseClass1q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_3_o;
    sc_out< sc_logic > cor_phaseClass1i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_3_o;
    sc_out< sc_logic > cor_phaseClass1q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_2_o;
    sc_out< sc_logic > cor_phaseClass1i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_2_o;
    sc_out< sc_logic > cor_phaseClass1q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_1_o;
    sc_out< sc_logic > cor_phaseClass1i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_1_o;
    sc_out< sc_logic > cor_phaseClass1q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass1i_V_0_o;
    sc_out< sc_logic > cor_phaseClass1i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass1q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass1q_V_0_o;
    sc_out< sc_logic > cor_phaseClass1q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_14_o;
    sc_out< sc_logic > cor_phaseClass2i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_15;
    sc_out< sc_logic > cor_phaseClass2i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_14_o;
    sc_out< sc_logic > cor_phaseClass2q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_15;
    sc_out< sc_logic > cor_phaseClass2q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_13_o;
    sc_out< sc_logic > cor_phaseClass2i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_13_o;
    sc_out< sc_logic > cor_phaseClass2q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_12_o;
    sc_out< sc_logic > cor_phaseClass2i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_12_o;
    sc_out< sc_logic > cor_phaseClass2q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_11_o;
    sc_out< sc_logic > cor_phaseClass2i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_11_o;
    sc_out< sc_logic > cor_phaseClass2q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_10_o;
    sc_out< sc_logic > cor_phaseClass2i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_10_o;
    sc_out< sc_logic > cor_phaseClass2q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_9_o;
    sc_out< sc_logic > cor_phaseClass2i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_9_o;
    sc_out< sc_logic > cor_phaseClass2q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_8_o;
    sc_out< sc_logic > cor_phaseClass2i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_8_o;
    sc_out< sc_logic > cor_phaseClass2q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_7_o;
    sc_out< sc_logic > cor_phaseClass2i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_7_o;
    sc_out< sc_logic > cor_phaseClass2q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_6_o;
    sc_out< sc_logic > cor_phaseClass2i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_6_o;
    sc_out< sc_logic > cor_phaseClass2q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_5_o;
    sc_out< sc_logic > cor_phaseClass2i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_5_o;
    sc_out< sc_logic > cor_phaseClass2q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_4_o;
    sc_out< sc_logic > cor_phaseClass2i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_4_o;
    sc_out< sc_logic > cor_phaseClass2q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_3_o;
    sc_out< sc_logic > cor_phaseClass2i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_3_o;
    sc_out< sc_logic > cor_phaseClass2q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_2_o;
    sc_out< sc_logic > cor_phaseClass2i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_2_o;
    sc_out< sc_logic > cor_phaseClass2q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_1_o;
    sc_out< sc_logic > cor_phaseClass2i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_1_o;
    sc_out< sc_logic > cor_phaseClass2q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass2i_V_0_o;
    sc_out< sc_logic > cor_phaseClass2i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass2q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass2q_V_0_o;
    sc_out< sc_logic > cor_phaseClass2q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_14_o;
    sc_out< sc_logic > cor_phaseClass3i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_15;
    sc_out< sc_logic > cor_phaseClass3i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_14_o;
    sc_out< sc_logic > cor_phaseClass3q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_15;
    sc_out< sc_logic > cor_phaseClass3q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_13_o;
    sc_out< sc_logic > cor_phaseClass3i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_13_o;
    sc_out< sc_logic > cor_phaseClass3q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_12_o;
    sc_out< sc_logic > cor_phaseClass3i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_12_o;
    sc_out< sc_logic > cor_phaseClass3q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_11_o;
    sc_out< sc_logic > cor_phaseClass3i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_11_o;
    sc_out< sc_logic > cor_phaseClass3q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_10_o;
    sc_out< sc_logic > cor_phaseClass3i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_10_o;
    sc_out< sc_logic > cor_phaseClass3q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_9_o;
    sc_out< sc_logic > cor_phaseClass3i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_9_o;
    sc_out< sc_logic > cor_phaseClass3q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_8_o;
    sc_out< sc_logic > cor_phaseClass3i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_8_o;
    sc_out< sc_logic > cor_phaseClass3q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_7_o;
    sc_out< sc_logic > cor_phaseClass3i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_7_o;
    sc_out< sc_logic > cor_phaseClass3q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_6_o;
    sc_out< sc_logic > cor_phaseClass3i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_6_o;
    sc_out< sc_logic > cor_phaseClass3q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_5_o;
    sc_out< sc_logic > cor_phaseClass3i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_5_o;
    sc_out< sc_logic > cor_phaseClass3q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_4_o;
    sc_out< sc_logic > cor_phaseClass3i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_4_o;
    sc_out< sc_logic > cor_phaseClass3q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_3_o;
    sc_out< sc_logic > cor_phaseClass3i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_3_o;
    sc_out< sc_logic > cor_phaseClass3q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_2_o;
    sc_out< sc_logic > cor_phaseClass3i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_2_o;
    sc_out< sc_logic > cor_phaseClass3q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_1_o;
    sc_out< sc_logic > cor_phaseClass3i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_1_o;
    sc_out< sc_logic > cor_phaseClass3q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass3i_V_0_o;
    sc_out< sc_logic > cor_phaseClass3i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass3q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass3q_V_0_o;
    sc_out< sc_logic > cor_phaseClass3q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_14_o;
    sc_out< sc_logic > cor_phaseClass4i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_15;
    sc_out< sc_logic > cor_phaseClass4i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_14_o;
    sc_out< sc_logic > cor_phaseClass4q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_15;
    sc_out< sc_logic > cor_phaseClass4q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_13_o;
    sc_out< sc_logic > cor_phaseClass4i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_13_o;
    sc_out< sc_logic > cor_phaseClass4q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_12_o;
    sc_out< sc_logic > cor_phaseClass4i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_12_o;
    sc_out< sc_logic > cor_phaseClass4q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_11_o;
    sc_out< sc_logic > cor_phaseClass4i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_11_o;
    sc_out< sc_logic > cor_phaseClass4q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_10_o;
    sc_out< sc_logic > cor_phaseClass4i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_10_o;
    sc_out< sc_logic > cor_phaseClass4q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_9_o;
    sc_out< sc_logic > cor_phaseClass4i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_9_o;
    sc_out< sc_logic > cor_phaseClass4q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_8_o;
    sc_out< sc_logic > cor_phaseClass4i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_8_o;
    sc_out< sc_logic > cor_phaseClass4q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_7_o;
    sc_out< sc_logic > cor_phaseClass4i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_7_o;
    sc_out< sc_logic > cor_phaseClass4q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_6_o;
    sc_out< sc_logic > cor_phaseClass4i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_6_o;
    sc_out< sc_logic > cor_phaseClass4q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_5_o;
    sc_out< sc_logic > cor_phaseClass4i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_5_o;
    sc_out< sc_logic > cor_phaseClass4q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_4_o;
    sc_out< sc_logic > cor_phaseClass4i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_4_o;
    sc_out< sc_logic > cor_phaseClass4q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_3_o;
    sc_out< sc_logic > cor_phaseClass4i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_3_o;
    sc_out< sc_logic > cor_phaseClass4q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_2_o;
    sc_out< sc_logic > cor_phaseClass4i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_2_o;
    sc_out< sc_logic > cor_phaseClass4q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_1_o;
    sc_out< sc_logic > cor_phaseClass4i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_1_o;
    sc_out< sc_logic > cor_phaseClass4q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass4i_V_0_o;
    sc_out< sc_logic > cor_phaseClass4i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass4q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass4q_V_0_o;
    sc_out< sc_logic > cor_phaseClass4q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_14_o;
    sc_out< sc_logic > cor_phaseClass5i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_15;
    sc_out< sc_logic > cor_phaseClass5i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_14_o;
    sc_out< sc_logic > cor_phaseClass5q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_15;
    sc_out< sc_logic > cor_phaseClass5q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_13_o;
    sc_out< sc_logic > cor_phaseClass5i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_13_o;
    sc_out< sc_logic > cor_phaseClass5q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_12_o;
    sc_out< sc_logic > cor_phaseClass5i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_12_o;
    sc_out< sc_logic > cor_phaseClass5q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_11_o;
    sc_out< sc_logic > cor_phaseClass5i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_11_o;
    sc_out< sc_logic > cor_phaseClass5q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_10_o;
    sc_out< sc_logic > cor_phaseClass5i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_10_o;
    sc_out< sc_logic > cor_phaseClass5q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_9_o;
    sc_out< sc_logic > cor_phaseClass5i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_9_o;
    sc_out< sc_logic > cor_phaseClass5q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_8_o;
    sc_out< sc_logic > cor_phaseClass5i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_8_o;
    sc_out< sc_logic > cor_phaseClass5q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_7_o;
    sc_out< sc_logic > cor_phaseClass5i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_7_o;
    sc_out< sc_logic > cor_phaseClass5q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_6_o;
    sc_out< sc_logic > cor_phaseClass5i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_6_o;
    sc_out< sc_logic > cor_phaseClass5q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_5_o;
    sc_out< sc_logic > cor_phaseClass5i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_5_o;
    sc_out< sc_logic > cor_phaseClass5q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_4_o;
    sc_out< sc_logic > cor_phaseClass5i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_4_o;
    sc_out< sc_logic > cor_phaseClass5q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_3_o;
    sc_out< sc_logic > cor_phaseClass5i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_3_o;
    sc_out< sc_logic > cor_phaseClass5q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_2_o;
    sc_out< sc_logic > cor_phaseClass5i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_2_o;
    sc_out< sc_logic > cor_phaseClass5q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_1_o;
    sc_out< sc_logic > cor_phaseClass5i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_1_o;
    sc_out< sc_logic > cor_phaseClass5q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass5i_V_0_o;
    sc_out< sc_logic > cor_phaseClass5i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass5q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass5q_V_0_o;
    sc_out< sc_logic > cor_phaseClass5q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_14_o;
    sc_out< sc_logic > cor_phaseClass6i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_15;
    sc_out< sc_logic > cor_phaseClass6i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_14_o;
    sc_out< sc_logic > cor_phaseClass6q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_15;
    sc_out< sc_logic > cor_phaseClass6q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_13_o;
    sc_out< sc_logic > cor_phaseClass6i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_13_o;
    sc_out< sc_logic > cor_phaseClass6q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_12_o;
    sc_out< sc_logic > cor_phaseClass6i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_12_o;
    sc_out< sc_logic > cor_phaseClass6q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_11_o;
    sc_out< sc_logic > cor_phaseClass6i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_11_o;
    sc_out< sc_logic > cor_phaseClass6q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_10_o;
    sc_out< sc_logic > cor_phaseClass6i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_10_o;
    sc_out< sc_logic > cor_phaseClass6q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_9_o;
    sc_out< sc_logic > cor_phaseClass6i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_9_o;
    sc_out< sc_logic > cor_phaseClass6q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_8_o;
    sc_out< sc_logic > cor_phaseClass6i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_8_o;
    sc_out< sc_logic > cor_phaseClass6q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_7_o;
    sc_out< sc_logic > cor_phaseClass6i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_7_o;
    sc_out< sc_logic > cor_phaseClass6q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_6_o;
    sc_out< sc_logic > cor_phaseClass6i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_6_o;
    sc_out< sc_logic > cor_phaseClass6q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_5_o;
    sc_out< sc_logic > cor_phaseClass6i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_5_o;
    sc_out< sc_logic > cor_phaseClass6q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_4_o;
    sc_out< sc_logic > cor_phaseClass6i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_4_o;
    sc_out< sc_logic > cor_phaseClass6q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_3_o;
    sc_out< sc_logic > cor_phaseClass6i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_3_o;
    sc_out< sc_logic > cor_phaseClass6q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_2_o;
    sc_out< sc_logic > cor_phaseClass6i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_2_o;
    sc_out< sc_logic > cor_phaseClass6q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_1_o;
    sc_out< sc_logic > cor_phaseClass6i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_1_o;
    sc_out< sc_logic > cor_phaseClass6q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass6i_V_0_o;
    sc_out< sc_logic > cor_phaseClass6i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass6q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass6q_V_0_o;
    sc_out< sc_logic > cor_phaseClass6q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_14_o;
    sc_out< sc_logic > cor_phaseClass7i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_15;
    sc_out< sc_logic > cor_phaseClass7i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_14_o;
    sc_out< sc_logic > cor_phaseClass7q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_15;
    sc_out< sc_logic > cor_phaseClass7q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_13_o;
    sc_out< sc_logic > cor_phaseClass7i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_13_o;
    sc_out< sc_logic > cor_phaseClass7q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_12_o;
    sc_out< sc_logic > cor_phaseClass7i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_12_o;
    sc_out< sc_logic > cor_phaseClass7q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_11_o;
    sc_out< sc_logic > cor_phaseClass7i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_11_o;
    sc_out< sc_logic > cor_phaseClass7q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_10_o;
    sc_out< sc_logic > cor_phaseClass7i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_10_o;
    sc_out< sc_logic > cor_phaseClass7q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_9_o;
    sc_out< sc_logic > cor_phaseClass7i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_9_o;
    sc_out< sc_logic > cor_phaseClass7q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_8_o;
    sc_out< sc_logic > cor_phaseClass7i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_8_o;
    sc_out< sc_logic > cor_phaseClass7q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_7_o;
    sc_out< sc_logic > cor_phaseClass7i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_7_o;
    sc_out< sc_logic > cor_phaseClass7q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_6_o;
    sc_out< sc_logic > cor_phaseClass7i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_6_o;
    sc_out< sc_logic > cor_phaseClass7q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_5_o;
    sc_out< sc_logic > cor_phaseClass7i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_5_o;
    sc_out< sc_logic > cor_phaseClass7q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_4_o;
    sc_out< sc_logic > cor_phaseClass7i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_4_o;
    sc_out< sc_logic > cor_phaseClass7q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_3_o;
    sc_out< sc_logic > cor_phaseClass7i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_3_o;
    sc_out< sc_logic > cor_phaseClass7q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_2_o;
    sc_out< sc_logic > cor_phaseClass7i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_2_o;
    sc_out< sc_logic > cor_phaseClass7q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_1_o;
    sc_out< sc_logic > cor_phaseClass7i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_1_o;
    sc_out< sc_logic > cor_phaseClass7q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass7i_V_0_o;
    sc_out< sc_logic > cor_phaseClass7i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass7q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass7q_V_0_o;
    sc_out< sc_logic > cor_phaseClass7q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_14_o;
    sc_out< sc_logic > cor_phaseClass8i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_15;
    sc_out< sc_logic > cor_phaseClass8i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_14_o;
    sc_out< sc_logic > cor_phaseClass8q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_15;
    sc_out< sc_logic > cor_phaseClass8q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_13_o;
    sc_out< sc_logic > cor_phaseClass8i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_13_o;
    sc_out< sc_logic > cor_phaseClass8q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_12_o;
    sc_out< sc_logic > cor_phaseClass8i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_12_o;
    sc_out< sc_logic > cor_phaseClass8q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_11_o;
    sc_out< sc_logic > cor_phaseClass8i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_11_o;
    sc_out< sc_logic > cor_phaseClass8q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_10_o;
    sc_out< sc_logic > cor_phaseClass8i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_10_o;
    sc_out< sc_logic > cor_phaseClass8q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_9_o;
    sc_out< sc_logic > cor_phaseClass8i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_9_o;
    sc_out< sc_logic > cor_phaseClass8q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_8_o;
    sc_out< sc_logic > cor_phaseClass8i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_8_o;
    sc_out< sc_logic > cor_phaseClass8q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_7_o;
    sc_out< sc_logic > cor_phaseClass8i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_7_o;
    sc_out< sc_logic > cor_phaseClass8q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_6_o;
    sc_out< sc_logic > cor_phaseClass8i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_6_o;
    sc_out< sc_logic > cor_phaseClass8q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_5_o;
    sc_out< sc_logic > cor_phaseClass8i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_5_o;
    sc_out< sc_logic > cor_phaseClass8q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_4_o;
    sc_out< sc_logic > cor_phaseClass8i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_4_o;
    sc_out< sc_logic > cor_phaseClass8q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_3_o;
    sc_out< sc_logic > cor_phaseClass8i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_3_o;
    sc_out< sc_logic > cor_phaseClass8q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_2_o;
    sc_out< sc_logic > cor_phaseClass8i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_2_o;
    sc_out< sc_logic > cor_phaseClass8q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_1_o;
    sc_out< sc_logic > cor_phaseClass8i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_1_o;
    sc_out< sc_logic > cor_phaseClass8q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass8i_V_0_o;
    sc_out< sc_logic > cor_phaseClass8i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass8q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass8q_V_0_o;
    sc_out< sc_logic > cor_phaseClass8q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_14_o;
    sc_out< sc_logic > cor_phaseClass9i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_15;
    sc_out< sc_logic > cor_phaseClass9i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_14_o;
    sc_out< sc_logic > cor_phaseClass9q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_15;
    sc_out< sc_logic > cor_phaseClass9q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_13_o;
    sc_out< sc_logic > cor_phaseClass9i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_13_o;
    sc_out< sc_logic > cor_phaseClass9q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_12_o;
    sc_out< sc_logic > cor_phaseClass9i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_12_o;
    sc_out< sc_logic > cor_phaseClass9q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_11_o;
    sc_out< sc_logic > cor_phaseClass9i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_11_o;
    sc_out< sc_logic > cor_phaseClass9q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_10_o;
    sc_out< sc_logic > cor_phaseClass9i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_10_o;
    sc_out< sc_logic > cor_phaseClass9q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_9_o;
    sc_out< sc_logic > cor_phaseClass9i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_9_o;
    sc_out< sc_logic > cor_phaseClass9q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_8_o;
    sc_out< sc_logic > cor_phaseClass9i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_8_o;
    sc_out< sc_logic > cor_phaseClass9q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_7_o;
    sc_out< sc_logic > cor_phaseClass9i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_7_o;
    sc_out< sc_logic > cor_phaseClass9q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_6_o;
    sc_out< sc_logic > cor_phaseClass9i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_6_o;
    sc_out< sc_logic > cor_phaseClass9q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_5_o;
    sc_out< sc_logic > cor_phaseClass9i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_5_o;
    sc_out< sc_logic > cor_phaseClass9q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_4_o;
    sc_out< sc_logic > cor_phaseClass9i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_4_o;
    sc_out< sc_logic > cor_phaseClass9q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_3_o;
    sc_out< sc_logic > cor_phaseClass9i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_3_o;
    sc_out< sc_logic > cor_phaseClass9q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_2_o;
    sc_out< sc_logic > cor_phaseClass9i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_2_o;
    sc_out< sc_logic > cor_phaseClass9q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_1_o;
    sc_out< sc_logic > cor_phaseClass9i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_1_o;
    sc_out< sc_logic > cor_phaseClass9q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9i_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass9i_V_0_o;
    sc_out< sc_logic > cor_phaseClass9i_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass9q_V_0_i;
    sc_out< sc_lv<16> > cor_phaseClass9q_V_0_o;
    sc_out< sc_logic > cor_phaseClass9q_V_0_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_14_o;
    sc_out< sc_logic > cor_phaseClass10i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_15;
    sc_out< sc_logic > cor_phaseClass10i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_14_o;
    sc_out< sc_logic > cor_phaseClass10q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_15;
    sc_out< sc_logic > cor_phaseClass10q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_13_o;
    sc_out< sc_logic > cor_phaseClass10i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_13_o;
    sc_out< sc_logic > cor_phaseClass10q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_12_o;
    sc_out< sc_logic > cor_phaseClass10i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_12_o;
    sc_out< sc_logic > cor_phaseClass10q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_11_o;
    sc_out< sc_logic > cor_phaseClass10i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_11_o;
    sc_out< sc_logic > cor_phaseClass10q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_10_o;
    sc_out< sc_logic > cor_phaseClass10i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_10_o;
    sc_out< sc_logic > cor_phaseClass10q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_9_o;
    sc_out< sc_logic > cor_phaseClass10i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_9_o;
    sc_out< sc_logic > cor_phaseClass10q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_8_o;
    sc_out< sc_logic > cor_phaseClass10i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_8_o;
    sc_out< sc_logic > cor_phaseClass10q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_7_o;
    sc_out< sc_logic > cor_phaseClass10i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_7_o;
    sc_out< sc_logic > cor_phaseClass10q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_6_o;
    sc_out< sc_logic > cor_phaseClass10i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_6_o;
    sc_out< sc_logic > cor_phaseClass10q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_5_o;
    sc_out< sc_logic > cor_phaseClass10i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_5_o;
    sc_out< sc_logic > cor_phaseClass10q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_4_o;
    sc_out< sc_logic > cor_phaseClass10i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_4_o;
    sc_out< sc_logic > cor_phaseClass10q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_3_o;
    sc_out< sc_logic > cor_phaseClass10i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_3_o;
    sc_out< sc_logic > cor_phaseClass10q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_2_o;
    sc_out< sc_logic > cor_phaseClass10i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_2_o;
    sc_out< sc_logic > cor_phaseClass10q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_1_o;
    sc_out< sc_logic > cor_phaseClass10i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_1_o;
    sc_out< sc_logic > cor_phaseClass10q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10i_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass10i_V_s_o;
    sc_out< sc_logic > cor_phaseClass10i_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass10q_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass10q_V_s_o;
    sc_out< sc_logic > cor_phaseClass10q_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_14_o;
    sc_out< sc_logic > cor_phaseClass11i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_15;
    sc_out< sc_logic > cor_phaseClass11i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_14_o;
    sc_out< sc_logic > cor_phaseClass11q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_15;
    sc_out< sc_logic > cor_phaseClass11q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_13_o;
    sc_out< sc_logic > cor_phaseClass11i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_13_o;
    sc_out< sc_logic > cor_phaseClass11q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_12_o;
    sc_out< sc_logic > cor_phaseClass11i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_12_o;
    sc_out< sc_logic > cor_phaseClass11q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_11_o;
    sc_out< sc_logic > cor_phaseClass11i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_11_o;
    sc_out< sc_logic > cor_phaseClass11q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_10_o;
    sc_out< sc_logic > cor_phaseClass11i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_10_o;
    sc_out< sc_logic > cor_phaseClass11q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_9_o;
    sc_out< sc_logic > cor_phaseClass11i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_9_o;
    sc_out< sc_logic > cor_phaseClass11q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_8_o;
    sc_out< sc_logic > cor_phaseClass11i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_8_o;
    sc_out< sc_logic > cor_phaseClass11q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_7_o;
    sc_out< sc_logic > cor_phaseClass11i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_7_o;
    sc_out< sc_logic > cor_phaseClass11q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_6_o;
    sc_out< sc_logic > cor_phaseClass11i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_6_o;
    sc_out< sc_logic > cor_phaseClass11q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_5_o;
    sc_out< sc_logic > cor_phaseClass11i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_5_o;
    sc_out< sc_logic > cor_phaseClass11q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_4_o;
    sc_out< sc_logic > cor_phaseClass11i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_4_o;
    sc_out< sc_logic > cor_phaseClass11q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_3_o;
    sc_out< sc_logic > cor_phaseClass11i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_3_o;
    sc_out< sc_logic > cor_phaseClass11q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_2_o;
    sc_out< sc_logic > cor_phaseClass11i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_2_o;
    sc_out< sc_logic > cor_phaseClass11q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_1_o;
    sc_out< sc_logic > cor_phaseClass11i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_1_o;
    sc_out< sc_logic > cor_phaseClass11q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11i_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass11i_V_s_o;
    sc_out< sc_logic > cor_phaseClass11i_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass11q_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass11q_V_s_o;
    sc_out< sc_logic > cor_phaseClass11q_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_14_o;
    sc_out< sc_logic > cor_phaseClass12i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_15;
    sc_out< sc_logic > cor_phaseClass12i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_14_o;
    sc_out< sc_logic > cor_phaseClass12q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_15;
    sc_out< sc_logic > cor_phaseClass12q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_13_o;
    sc_out< sc_logic > cor_phaseClass12i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_13_o;
    sc_out< sc_logic > cor_phaseClass12q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_12_o;
    sc_out< sc_logic > cor_phaseClass12i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_12_o;
    sc_out< sc_logic > cor_phaseClass12q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_11_o;
    sc_out< sc_logic > cor_phaseClass12i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_11_o;
    sc_out< sc_logic > cor_phaseClass12q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_10_o;
    sc_out< sc_logic > cor_phaseClass12i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_10_o;
    sc_out< sc_logic > cor_phaseClass12q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_9_o;
    sc_out< sc_logic > cor_phaseClass12i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_9_o;
    sc_out< sc_logic > cor_phaseClass12q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_8_o;
    sc_out< sc_logic > cor_phaseClass12i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_8_o;
    sc_out< sc_logic > cor_phaseClass12q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_7_o;
    sc_out< sc_logic > cor_phaseClass12i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_7_o;
    sc_out< sc_logic > cor_phaseClass12q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_6_o;
    sc_out< sc_logic > cor_phaseClass12i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_6_o;
    sc_out< sc_logic > cor_phaseClass12q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_5_o;
    sc_out< sc_logic > cor_phaseClass12i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_5_o;
    sc_out< sc_logic > cor_phaseClass12q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_4_o;
    sc_out< sc_logic > cor_phaseClass12i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_4_o;
    sc_out< sc_logic > cor_phaseClass12q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_3_o;
    sc_out< sc_logic > cor_phaseClass12i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_3_o;
    sc_out< sc_logic > cor_phaseClass12q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_2_o;
    sc_out< sc_logic > cor_phaseClass12i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_2_o;
    sc_out< sc_logic > cor_phaseClass12q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_1_o;
    sc_out< sc_logic > cor_phaseClass12i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_1_o;
    sc_out< sc_logic > cor_phaseClass12q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12i_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass12i_V_s_o;
    sc_out< sc_logic > cor_phaseClass12i_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass12q_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass12q_V_s_o;
    sc_out< sc_logic > cor_phaseClass12q_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_14_o;
    sc_out< sc_logic > cor_phaseClass13i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_15;
    sc_out< sc_logic > cor_phaseClass13i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_14_o;
    sc_out< sc_logic > cor_phaseClass13q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_15;
    sc_out< sc_logic > cor_phaseClass13q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_13_o;
    sc_out< sc_logic > cor_phaseClass13i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_13_o;
    sc_out< sc_logic > cor_phaseClass13q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_12_o;
    sc_out< sc_logic > cor_phaseClass13i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_12_o;
    sc_out< sc_logic > cor_phaseClass13q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_11_o;
    sc_out< sc_logic > cor_phaseClass13i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_11_o;
    sc_out< sc_logic > cor_phaseClass13q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_10_o;
    sc_out< sc_logic > cor_phaseClass13i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_10_o;
    sc_out< sc_logic > cor_phaseClass13q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_9_o;
    sc_out< sc_logic > cor_phaseClass13i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_9_o;
    sc_out< sc_logic > cor_phaseClass13q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_8_o;
    sc_out< sc_logic > cor_phaseClass13i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_8_o;
    sc_out< sc_logic > cor_phaseClass13q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_7_o;
    sc_out< sc_logic > cor_phaseClass13i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_7_o;
    sc_out< sc_logic > cor_phaseClass13q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_6_o;
    sc_out< sc_logic > cor_phaseClass13i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_6_o;
    sc_out< sc_logic > cor_phaseClass13q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_5_o;
    sc_out< sc_logic > cor_phaseClass13i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_5_o;
    sc_out< sc_logic > cor_phaseClass13q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_4_o;
    sc_out< sc_logic > cor_phaseClass13i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_4_o;
    sc_out< sc_logic > cor_phaseClass13q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_3_o;
    sc_out< sc_logic > cor_phaseClass13i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_3_o;
    sc_out< sc_logic > cor_phaseClass13q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_2_o;
    sc_out< sc_logic > cor_phaseClass13i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_2_o;
    sc_out< sc_logic > cor_phaseClass13q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_1_o;
    sc_out< sc_logic > cor_phaseClass13i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_1_o;
    sc_out< sc_logic > cor_phaseClass13q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13i_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass13i_V_s_o;
    sc_out< sc_logic > cor_phaseClass13i_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass13q_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass13q_V_s_o;
    sc_out< sc_logic > cor_phaseClass13q_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_14_o;
    sc_out< sc_logic > cor_phaseClass14i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_15;
    sc_out< sc_logic > cor_phaseClass14i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_14_o;
    sc_out< sc_logic > cor_phaseClass14q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_15;
    sc_out< sc_logic > cor_phaseClass14q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_13_o;
    sc_out< sc_logic > cor_phaseClass14i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_13_o;
    sc_out< sc_logic > cor_phaseClass14q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_12_o;
    sc_out< sc_logic > cor_phaseClass14i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_12_o;
    sc_out< sc_logic > cor_phaseClass14q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_11_o;
    sc_out< sc_logic > cor_phaseClass14i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_11_o;
    sc_out< sc_logic > cor_phaseClass14q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_10_o;
    sc_out< sc_logic > cor_phaseClass14i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_10_o;
    sc_out< sc_logic > cor_phaseClass14q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_9_o;
    sc_out< sc_logic > cor_phaseClass14i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_9_o;
    sc_out< sc_logic > cor_phaseClass14q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_8_o;
    sc_out< sc_logic > cor_phaseClass14i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_8_o;
    sc_out< sc_logic > cor_phaseClass14q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_7_o;
    sc_out< sc_logic > cor_phaseClass14i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_7_o;
    sc_out< sc_logic > cor_phaseClass14q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_6_o;
    sc_out< sc_logic > cor_phaseClass14i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_6_o;
    sc_out< sc_logic > cor_phaseClass14q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_5_o;
    sc_out< sc_logic > cor_phaseClass14i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_5_o;
    sc_out< sc_logic > cor_phaseClass14q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_4_o;
    sc_out< sc_logic > cor_phaseClass14i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_4_o;
    sc_out< sc_logic > cor_phaseClass14q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_3_o;
    sc_out< sc_logic > cor_phaseClass14i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_3_o;
    sc_out< sc_logic > cor_phaseClass14q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_2_o;
    sc_out< sc_logic > cor_phaseClass14i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_2_o;
    sc_out< sc_logic > cor_phaseClass14q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_1_o;
    sc_out< sc_logic > cor_phaseClass14i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_1_o;
    sc_out< sc_logic > cor_phaseClass14q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14i_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass14i_V_s_o;
    sc_out< sc_logic > cor_phaseClass14i_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass14q_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass14q_V_s_o;
    sc_out< sc_logic > cor_phaseClass14q_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_14_o;
    sc_out< sc_logic > cor_phaseClass15i_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_15;
    sc_out< sc_logic > cor_phaseClass15i_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_14_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_14_o;
    sc_out< sc_logic > cor_phaseClass15q_V_14_o_ap_vld;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_15;
    sc_out< sc_logic > cor_phaseClass15q_V_15_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_13_o;
    sc_out< sc_logic > cor_phaseClass15i_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_13_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_13_o;
    sc_out< sc_logic > cor_phaseClass15q_V_13_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_12_o;
    sc_out< sc_logic > cor_phaseClass15i_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_12_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_12_o;
    sc_out< sc_logic > cor_phaseClass15q_V_12_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_11_o;
    sc_out< sc_logic > cor_phaseClass15i_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_11_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_11_o;
    sc_out< sc_logic > cor_phaseClass15q_V_11_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_10_o;
    sc_out< sc_logic > cor_phaseClass15i_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_10_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_10_o;
    sc_out< sc_logic > cor_phaseClass15q_V_10_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_9_o;
    sc_out< sc_logic > cor_phaseClass15i_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_9_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_9_o;
    sc_out< sc_logic > cor_phaseClass15q_V_9_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_8_o;
    sc_out< sc_logic > cor_phaseClass15i_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_8_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_8_o;
    sc_out< sc_logic > cor_phaseClass15q_V_8_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_7_o;
    sc_out< sc_logic > cor_phaseClass15i_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_7_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_7_o;
    sc_out< sc_logic > cor_phaseClass15q_V_7_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_6_o;
    sc_out< sc_logic > cor_phaseClass15i_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_6_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_6_o;
    sc_out< sc_logic > cor_phaseClass15q_V_6_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_5_o;
    sc_out< sc_logic > cor_phaseClass15i_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_5_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_5_o;
    sc_out< sc_logic > cor_phaseClass15q_V_5_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_4_o;
    sc_out< sc_logic > cor_phaseClass15i_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_4_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_4_o;
    sc_out< sc_logic > cor_phaseClass15q_V_4_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_3_o;
    sc_out< sc_logic > cor_phaseClass15i_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_3_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_3_o;
    sc_out< sc_logic > cor_phaseClass15q_V_3_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_2_o;
    sc_out< sc_logic > cor_phaseClass15i_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_2_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_2_o;
    sc_out< sc_logic > cor_phaseClass15q_V_2_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_1_o;
    sc_out< sc_logic > cor_phaseClass15i_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_1_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_1_o;
    sc_out< sc_logic > cor_phaseClass15q_V_1_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15i_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass15i_V_s_o;
    sc_out< sc_logic > cor_phaseClass15i_V_s_o_ap_vld;
    sc_in< sc_lv<16> > cor_phaseClass15q_V_s_i;
    sc_out< sc_lv<16> > cor_phaseClass15q_V_s_o;
    sc_out< sc_logic > cor_phaseClass15q_V_s_o_ap_vld;


    // Module declarations
    shiftPhaseClassSynch(sc_module_name name);
    SC_HAS_PROCESS(shiftPhaseClassSynch);

    ~shiftPhaseClassSynch();

    sc_trace_file* mVcdFile;

    sc_signal< sc_lv<4> > phaseClass_V_read_read_fu_1072_p2;
    static const bool ap_const_boolean_1;
    static const sc_lv<4> ap_const_lv4_F;
    static const sc_logic ap_const_logic_0;
    static const sc_logic ap_const_logic_1;
    static const sc_lv<4> ap_const_lv4_E;
    static const sc_lv<4> ap_const_lv4_D;
    static const sc_lv<4> ap_const_lv4_C;
    static const sc_lv<4> ap_const_lv4_B;
    static const sc_lv<4> ap_const_lv4_A;
    static const sc_lv<4> ap_const_lv4_9;
    static const sc_lv<4> ap_const_lv4_8;
    static const sc_lv<4> ap_const_lv4_7;
    static const sc_lv<4> ap_const_lv4_6;
    static const sc_lv<4> ap_const_lv4_5;
    static const sc_lv<4> ap_const_lv4_4;
    static const sc_lv<4> ap_const_lv4_3;
    static const sc_lv<4> ap_const_lv4_2;
    static const sc_lv<4> ap_const_lv4_1;
    static const sc_lv<4> ap_const_lv4_0;
    // Thread declarations
    void thread_cor_phaseClass0i_V_0_o();
    void thread_cor_phaseClass0i_V_0_o_ap_vld();
    void thread_cor_phaseClass0i_V_10_o();
    void thread_cor_phaseClass0i_V_10_o_ap_vld();
    void thread_cor_phaseClass0i_V_11_o();
    void thread_cor_phaseClass0i_V_11_o_ap_vld();
    void thread_cor_phaseClass0i_V_12_o();
    void thread_cor_phaseClass0i_V_12_o_ap_vld();
    void thread_cor_phaseClass0i_V_13_o();
    void thread_cor_phaseClass0i_V_13_o_ap_vld();
    void thread_cor_phaseClass0i_V_14_o();
    void thread_cor_phaseClass0i_V_14_o_ap_vld();
    void thread_cor_phaseClass0i_V_15();
    void thread_cor_phaseClass0i_V_15_ap_vld();
    void thread_cor_phaseClass0i_V_1_o();
    void thread_cor_phaseClass0i_V_1_o_ap_vld();
    void thread_cor_phaseClass0i_V_2_o();
    void thread_cor_phaseClass0i_V_2_o_ap_vld();
    void thread_cor_phaseClass0i_V_3_o();
    void thread_cor_phaseClass0i_V_3_o_ap_vld();
    void thread_cor_phaseClass0i_V_4_o();
    void thread_cor_phaseClass0i_V_4_o_ap_vld();
    void thread_cor_phaseClass0i_V_5_o();
    void thread_cor_phaseClass0i_V_5_o_ap_vld();
    void thread_cor_phaseClass0i_V_6_o();
    void thread_cor_phaseClass0i_V_6_o_ap_vld();
    void thread_cor_phaseClass0i_V_7_o();
    void thread_cor_phaseClass0i_V_7_o_ap_vld();
    void thread_cor_phaseClass0i_V_8_o();
    void thread_cor_phaseClass0i_V_8_o_ap_vld();
    void thread_cor_phaseClass0i_V_9_o();
    void thread_cor_phaseClass0i_V_9_o_ap_vld();
    void thread_cor_phaseClass0q_V_0_o();
    void thread_cor_phaseClass0q_V_0_o_ap_vld();
    void thread_cor_phaseClass0q_V_10_o();
    void thread_cor_phaseClass0q_V_10_o_ap_vld();
    void thread_cor_phaseClass0q_V_11_o();
    void thread_cor_phaseClass0q_V_11_o_ap_vld();
    void thread_cor_phaseClass0q_V_12_o();
    void thread_cor_phaseClass0q_V_12_o_ap_vld();
    void thread_cor_phaseClass0q_V_13_o();
    void thread_cor_phaseClass0q_V_13_o_ap_vld();
    void thread_cor_phaseClass0q_V_14_o();
    void thread_cor_phaseClass0q_V_14_o_ap_vld();
    void thread_cor_phaseClass0q_V_15();
    void thread_cor_phaseClass0q_V_15_ap_vld();
    void thread_cor_phaseClass0q_V_1_o();
    void thread_cor_phaseClass0q_V_1_o_ap_vld();
    void thread_cor_phaseClass0q_V_2_o();
    void thread_cor_phaseClass0q_V_2_o_ap_vld();
    void thread_cor_phaseClass0q_V_3_o();
    void thread_cor_phaseClass0q_V_3_o_ap_vld();
    void thread_cor_phaseClass0q_V_4_o();
    void thread_cor_phaseClass0q_V_4_o_ap_vld();
    void thread_cor_phaseClass0q_V_5_o();
    void thread_cor_phaseClass0q_V_5_o_ap_vld();
    void thread_cor_phaseClass0q_V_6_o();
    void thread_cor_phaseClass0q_V_6_o_ap_vld();
    void thread_cor_phaseClass0q_V_7_o();
    void thread_cor_phaseClass0q_V_7_o_ap_vld();
    void thread_cor_phaseClass0q_V_8_o();
    void thread_cor_phaseClass0q_V_8_o_ap_vld();
    void thread_cor_phaseClass0q_V_9_o();
    void thread_cor_phaseClass0q_V_9_o_ap_vld();
    void thread_cor_phaseClass10i_V_10_o();
    void thread_cor_phaseClass10i_V_10_o_ap_vld();
    void thread_cor_phaseClass10i_V_11_o();
    void thread_cor_phaseClass10i_V_11_o_ap_vld();
    void thread_cor_phaseClass10i_V_12_o();
    void thread_cor_phaseClass10i_V_12_o_ap_vld();
    void thread_cor_phaseClass10i_V_13_o();
    void thread_cor_phaseClass10i_V_13_o_ap_vld();
    void thread_cor_phaseClass10i_V_14_o();
    void thread_cor_phaseClass10i_V_14_o_ap_vld();
    void thread_cor_phaseClass10i_V_15();
    void thread_cor_phaseClass10i_V_15_ap_vld();
    void thread_cor_phaseClass10i_V_1_o();
    void thread_cor_phaseClass10i_V_1_o_ap_vld();
    void thread_cor_phaseClass10i_V_2_o();
    void thread_cor_phaseClass10i_V_2_o_ap_vld();
    void thread_cor_phaseClass10i_V_3_o();
    void thread_cor_phaseClass10i_V_3_o_ap_vld();
    void thread_cor_phaseClass10i_V_4_o();
    void thread_cor_phaseClass10i_V_4_o_ap_vld();
    void thread_cor_phaseClass10i_V_5_o();
    void thread_cor_phaseClass10i_V_5_o_ap_vld();
    void thread_cor_phaseClass10i_V_6_o();
    void thread_cor_phaseClass10i_V_6_o_ap_vld();
    void thread_cor_phaseClass10i_V_7_o();
    void thread_cor_phaseClass10i_V_7_o_ap_vld();
    void thread_cor_phaseClass10i_V_8_o();
    void thread_cor_phaseClass10i_V_8_o_ap_vld();
    void thread_cor_phaseClass10i_V_9_o();
    void thread_cor_phaseClass10i_V_9_o_ap_vld();
    void thread_cor_phaseClass10i_V_s_o();
    void thread_cor_phaseClass10i_V_s_o_ap_vld();
    void thread_cor_phaseClass10q_V_10_o();
    void thread_cor_phaseClass10q_V_10_o_ap_vld();
    void thread_cor_phaseClass10q_V_11_o();
    void thread_cor_phaseClass10q_V_11_o_ap_vld();
    void thread_cor_phaseClass10q_V_12_o();
    void thread_cor_phaseClass10q_V_12_o_ap_vld();
    void thread_cor_phaseClass10q_V_13_o();
    void thread_cor_phaseClass10q_V_13_o_ap_vld();
    void thread_cor_phaseClass10q_V_14_o();
    void thread_cor_phaseClass10q_V_14_o_ap_vld();
    void thread_cor_phaseClass10q_V_15();
    void thread_cor_phaseClass10q_V_15_ap_vld();
    void thread_cor_phaseClass10q_V_1_o();
    void thread_cor_phaseClass10q_V_1_o_ap_vld();
    void thread_cor_phaseClass10q_V_2_o();
    void thread_cor_phaseClass10q_V_2_o_ap_vld();
    void thread_cor_phaseClass10q_V_3_o();
    void thread_cor_phaseClass10q_V_3_o_ap_vld();
    void thread_cor_phaseClass10q_V_4_o();
    void thread_cor_phaseClass10q_V_4_o_ap_vld();
    void thread_cor_phaseClass10q_V_5_o();
    void thread_cor_phaseClass10q_V_5_o_ap_vld();
    void thread_cor_phaseClass10q_V_6_o();
    void thread_cor_phaseClass10q_V_6_o_ap_vld();
    void thread_cor_phaseClass10q_V_7_o();
    void thread_cor_phaseClass10q_V_7_o_ap_vld();
    void thread_cor_phaseClass10q_V_8_o();
    void thread_cor_phaseClass10q_V_8_o_ap_vld();
    void thread_cor_phaseClass10q_V_9_o();
    void thread_cor_phaseClass10q_V_9_o_ap_vld();
    void thread_cor_phaseClass10q_V_s_o();
    void thread_cor_phaseClass10q_V_s_o_ap_vld();
    void thread_cor_phaseClass11i_V_10_o();
    void thread_cor_phaseClass11i_V_10_o_ap_vld();
    void thread_cor_phaseClass11i_V_11_o();
    void thread_cor_phaseClass11i_V_11_o_ap_vld();
    void thread_cor_phaseClass11i_V_12_o();
    void thread_cor_phaseClass11i_V_12_o_ap_vld();
    void thread_cor_phaseClass11i_V_13_o();
    void thread_cor_phaseClass11i_V_13_o_ap_vld();
    void thread_cor_phaseClass11i_V_14_o();
    void thread_cor_phaseClass11i_V_14_o_ap_vld();
    void thread_cor_phaseClass11i_V_15();
    void thread_cor_phaseClass11i_V_15_ap_vld();
    void thread_cor_phaseClass11i_V_1_o();
    void thread_cor_phaseClass11i_V_1_o_ap_vld();
    void thread_cor_phaseClass11i_V_2_o();
    void thread_cor_phaseClass11i_V_2_o_ap_vld();
    void thread_cor_phaseClass11i_V_3_o();
    void thread_cor_phaseClass11i_V_3_o_ap_vld();
    void thread_cor_phaseClass11i_V_4_o();
    void thread_cor_phaseClass11i_V_4_o_ap_vld();
    void thread_cor_phaseClass11i_V_5_o();
    void thread_cor_phaseClass11i_V_5_o_ap_vld();
    void thread_cor_phaseClass11i_V_6_o();
    void thread_cor_phaseClass11i_V_6_o_ap_vld();
    void thread_cor_phaseClass11i_V_7_o();
    void thread_cor_phaseClass11i_V_7_o_ap_vld();
    void thread_cor_phaseClass11i_V_8_o();
    void thread_cor_phaseClass11i_V_8_o_ap_vld();
    void thread_cor_phaseClass11i_V_9_o();
    void thread_cor_phaseClass11i_V_9_o_ap_vld();
    void thread_cor_phaseClass11i_V_s_o();
    void thread_cor_phaseClass11i_V_s_o_ap_vld();
    void thread_cor_phaseClass11q_V_10_o();
    void thread_cor_phaseClass11q_V_10_o_ap_vld();
    void thread_cor_phaseClass11q_V_11_o();
    void thread_cor_phaseClass11q_V_11_o_ap_vld();
    void thread_cor_phaseClass11q_V_12_o();
    void thread_cor_phaseClass11q_V_12_o_ap_vld();
    void thread_cor_phaseClass11q_V_13_o();
    void thread_cor_phaseClass11q_V_13_o_ap_vld();
    void thread_cor_phaseClass11q_V_14_o();
    void thread_cor_phaseClass11q_V_14_o_ap_vld();
    void thread_cor_phaseClass11q_V_15();
    void thread_cor_phaseClass11q_V_15_ap_vld();
    void thread_cor_phaseClass11q_V_1_o();
    void thread_cor_phaseClass11q_V_1_o_ap_vld();
    void thread_cor_phaseClass11q_V_2_o();
    void thread_cor_phaseClass11q_V_2_o_ap_vld();
    void thread_cor_phaseClass11q_V_3_o();
    void thread_cor_phaseClass11q_V_3_o_ap_vld();
    void thread_cor_phaseClass11q_V_4_o();
    void thread_cor_phaseClass11q_V_4_o_ap_vld();
    void thread_cor_phaseClass11q_V_5_o();
    void thread_cor_phaseClass11q_V_5_o_ap_vld();
    void thread_cor_phaseClass11q_V_6_o();
    void thread_cor_phaseClass11q_V_6_o_ap_vld();
    void thread_cor_phaseClass11q_V_7_o();
    void thread_cor_phaseClass11q_V_7_o_ap_vld();
    void thread_cor_phaseClass11q_V_8_o();
    void thread_cor_phaseClass11q_V_8_o_ap_vld();
    void thread_cor_phaseClass11q_V_9_o();
    void thread_cor_phaseClass11q_V_9_o_ap_vld();
    void thread_cor_phaseClass11q_V_s_o();
    void thread_cor_phaseClass11q_V_s_o_ap_vld();
    void thread_cor_phaseClass12i_V_10_o();
    void thread_cor_phaseClass12i_V_10_o_ap_vld();
    void thread_cor_phaseClass12i_V_11_o();
    void thread_cor_phaseClass12i_V_11_o_ap_vld();
    void thread_cor_phaseClass12i_V_12_o();
    void thread_cor_phaseClass12i_V_12_o_ap_vld();
    void thread_cor_phaseClass12i_V_13_o();
    void thread_cor_phaseClass12i_V_13_o_ap_vld();
    void thread_cor_phaseClass12i_V_14_o();
    void thread_cor_phaseClass12i_V_14_o_ap_vld();
    void thread_cor_phaseClass12i_V_15();
    void thread_cor_phaseClass12i_V_15_ap_vld();
    void thread_cor_phaseClass12i_V_1_o();
    void thread_cor_phaseClass12i_V_1_o_ap_vld();
    void thread_cor_phaseClass12i_V_2_o();
    void thread_cor_phaseClass12i_V_2_o_ap_vld();
    void thread_cor_phaseClass12i_V_3_o();
    void thread_cor_phaseClass12i_V_3_o_ap_vld();
    void thread_cor_phaseClass12i_V_4_o();
    void thread_cor_phaseClass12i_V_4_o_ap_vld();
    void thread_cor_phaseClass12i_V_5_o();
    void thread_cor_phaseClass12i_V_5_o_ap_vld();
    void thread_cor_phaseClass12i_V_6_o();
    void thread_cor_phaseClass12i_V_6_o_ap_vld();
    void thread_cor_phaseClass12i_V_7_o();
    void thread_cor_phaseClass12i_V_7_o_ap_vld();
    void thread_cor_phaseClass12i_V_8_o();
    void thread_cor_phaseClass12i_V_8_o_ap_vld();
    void thread_cor_phaseClass12i_V_9_o();
    void thread_cor_phaseClass12i_V_9_o_ap_vld();
    void thread_cor_phaseClass12i_V_s_o();
    void thread_cor_phaseClass12i_V_s_o_ap_vld();
    void thread_cor_phaseClass12q_V_10_o();
    void thread_cor_phaseClass12q_V_10_o_ap_vld();
    void thread_cor_phaseClass12q_V_11_o();
    void thread_cor_phaseClass12q_V_11_o_ap_vld();
    void thread_cor_phaseClass12q_V_12_o();
    void thread_cor_phaseClass12q_V_12_o_ap_vld();
    void thread_cor_phaseClass12q_V_13_o();
    void thread_cor_phaseClass12q_V_13_o_ap_vld();
    void thread_cor_phaseClass12q_V_14_o();
    void thread_cor_phaseClass12q_V_14_o_ap_vld();
    void thread_cor_phaseClass12q_V_15();
    void thread_cor_phaseClass12q_V_15_ap_vld();
    void thread_cor_phaseClass12q_V_1_o();
    void thread_cor_phaseClass12q_V_1_o_ap_vld();
    void thread_cor_phaseClass12q_V_2_o();
    void thread_cor_phaseClass12q_V_2_o_ap_vld();
    void thread_cor_phaseClass12q_V_3_o();
    void thread_cor_phaseClass12q_V_3_o_ap_vld();
    void thread_cor_phaseClass12q_V_4_o();
    void thread_cor_phaseClass12q_V_4_o_ap_vld();
    void thread_cor_phaseClass12q_V_5_o();
    void thread_cor_phaseClass12q_V_5_o_ap_vld();
    void thread_cor_phaseClass12q_V_6_o();
    void thread_cor_phaseClass12q_V_6_o_ap_vld();
    void thread_cor_phaseClass12q_V_7_o();
    void thread_cor_phaseClass12q_V_7_o_ap_vld();
    void thread_cor_phaseClass12q_V_8_o();
    void thread_cor_phaseClass12q_V_8_o_ap_vld();
    void thread_cor_phaseClass12q_V_9_o();
    void thread_cor_phaseClass12q_V_9_o_ap_vld();
    void thread_cor_phaseClass12q_V_s_o();
    void thread_cor_phaseClass12q_V_s_o_ap_vld();
    void thread_cor_phaseClass13i_V_10_o();
    void thread_cor_phaseClass13i_V_10_o_ap_vld();
    void thread_cor_phaseClass13i_V_11_o();
    void thread_cor_phaseClass13i_V_11_o_ap_vld();
    void thread_cor_phaseClass13i_V_12_o();
    void thread_cor_phaseClass13i_V_12_o_ap_vld();
    void thread_cor_phaseClass13i_V_13_o();
    void thread_cor_phaseClass13i_V_13_o_ap_vld();
    void thread_cor_phaseClass13i_V_14_o();
    void thread_cor_phaseClass13i_V_14_o_ap_vld();
    void thread_cor_phaseClass13i_V_15();
    void thread_cor_phaseClass13i_V_15_ap_vld();
    void thread_cor_phaseClass13i_V_1_o();
    void thread_cor_phaseClass13i_V_1_o_ap_vld();
    void thread_cor_phaseClass13i_V_2_o();
    void thread_cor_phaseClass13i_V_2_o_ap_vld();
    void thread_cor_phaseClass13i_V_3_o();
    void thread_cor_phaseClass13i_V_3_o_ap_vld();
    void thread_cor_phaseClass13i_V_4_o();
    void thread_cor_phaseClass13i_V_4_o_ap_vld();
    void thread_cor_phaseClass13i_V_5_o();
    void thread_cor_phaseClass13i_V_5_o_ap_vld();
    void thread_cor_phaseClass13i_V_6_o();
    void thread_cor_phaseClass13i_V_6_o_ap_vld();
    void thread_cor_phaseClass13i_V_7_o();
    void thread_cor_phaseClass13i_V_7_o_ap_vld();
    void thread_cor_phaseClass13i_V_8_o();
    void thread_cor_phaseClass13i_V_8_o_ap_vld();
    void thread_cor_phaseClass13i_V_9_o();
    void thread_cor_phaseClass13i_V_9_o_ap_vld();
    void thread_cor_phaseClass13i_V_s_o();
    void thread_cor_phaseClass13i_V_s_o_ap_vld();
    void thread_cor_phaseClass13q_V_10_o();
    void thread_cor_phaseClass13q_V_10_o_ap_vld();
    void thread_cor_phaseClass13q_V_11_o();
    void thread_cor_phaseClass13q_V_11_o_ap_vld();
    void thread_cor_phaseClass13q_V_12_o();
    void thread_cor_phaseClass13q_V_12_o_ap_vld();
    void thread_cor_phaseClass13q_V_13_o();
    void thread_cor_phaseClass13q_V_13_o_ap_vld();
    void thread_cor_phaseClass13q_V_14_o();
    void thread_cor_phaseClass13q_V_14_o_ap_vld();
    void thread_cor_phaseClass13q_V_15();
    void thread_cor_phaseClass13q_V_15_ap_vld();
    void thread_cor_phaseClass13q_V_1_o();
    void thread_cor_phaseClass13q_V_1_o_ap_vld();
    void thread_cor_phaseClass13q_V_2_o();
    void thread_cor_phaseClass13q_V_2_o_ap_vld();
    void thread_cor_phaseClass13q_V_3_o();
    void thread_cor_phaseClass13q_V_3_o_ap_vld();
    void thread_cor_phaseClass13q_V_4_o();
    void thread_cor_phaseClass13q_V_4_o_ap_vld();
    void thread_cor_phaseClass13q_V_5_o();
    void thread_cor_phaseClass13q_V_5_o_ap_vld();
    void thread_cor_phaseClass13q_V_6_o();
    void thread_cor_phaseClass13q_V_6_o_ap_vld();
    void thread_cor_phaseClass13q_V_7_o();
    void thread_cor_phaseClass13q_V_7_o_ap_vld();
    void thread_cor_phaseClass13q_V_8_o();
    void thread_cor_phaseClass13q_V_8_o_ap_vld();
    void thread_cor_phaseClass13q_V_9_o();
    void thread_cor_phaseClass13q_V_9_o_ap_vld();
    void thread_cor_phaseClass13q_V_s_o();
    void thread_cor_phaseClass13q_V_s_o_ap_vld();
    void thread_cor_phaseClass14i_V_10_o();
    void thread_cor_phaseClass14i_V_10_o_ap_vld();
    void thread_cor_phaseClass14i_V_11_o();
    void thread_cor_phaseClass14i_V_11_o_ap_vld();
    void thread_cor_phaseClass14i_V_12_o();
    void thread_cor_phaseClass14i_V_12_o_ap_vld();
    void thread_cor_phaseClass14i_V_13_o();
    void thread_cor_phaseClass14i_V_13_o_ap_vld();
    void thread_cor_phaseClass14i_V_14_o();
    void thread_cor_phaseClass14i_V_14_o_ap_vld();
    void thread_cor_phaseClass14i_V_15();
    void thread_cor_phaseClass14i_V_15_ap_vld();
    void thread_cor_phaseClass14i_V_1_o();
    void thread_cor_phaseClass14i_V_1_o_ap_vld();
    void thread_cor_phaseClass14i_V_2_o();
    void thread_cor_phaseClass14i_V_2_o_ap_vld();
    void thread_cor_phaseClass14i_V_3_o();
    void thread_cor_phaseClass14i_V_3_o_ap_vld();
    void thread_cor_phaseClass14i_V_4_o();
    void thread_cor_phaseClass14i_V_4_o_ap_vld();
    void thread_cor_phaseClass14i_V_5_o();
    void thread_cor_phaseClass14i_V_5_o_ap_vld();
    void thread_cor_phaseClass14i_V_6_o();
    void thread_cor_phaseClass14i_V_6_o_ap_vld();
    void thread_cor_phaseClass14i_V_7_o();
    void thread_cor_phaseClass14i_V_7_o_ap_vld();
    void thread_cor_phaseClass14i_V_8_o();
    void thread_cor_phaseClass14i_V_8_o_ap_vld();
    void thread_cor_phaseClass14i_V_9_o();
    void thread_cor_phaseClass14i_V_9_o_ap_vld();
    void thread_cor_phaseClass14i_V_s_o();
    void thread_cor_phaseClass14i_V_s_o_ap_vld();
    void thread_cor_phaseClass14q_V_10_o();
    void thread_cor_phaseClass14q_V_10_o_ap_vld();
    void thread_cor_phaseClass14q_V_11_o();
    void thread_cor_phaseClass14q_V_11_o_ap_vld();
    void thread_cor_phaseClass14q_V_12_o();
    void thread_cor_phaseClass14q_V_12_o_ap_vld();
    void thread_cor_phaseClass14q_V_13_o();
    void thread_cor_phaseClass14q_V_13_o_ap_vld();
    void thread_cor_phaseClass14q_V_14_o();
    void thread_cor_phaseClass14q_V_14_o_ap_vld();
    void thread_cor_phaseClass14q_V_15();
    void thread_cor_phaseClass14q_V_15_ap_vld();
    void thread_cor_phaseClass14q_V_1_o();
    void thread_cor_phaseClass14q_V_1_o_ap_vld();
    void thread_cor_phaseClass14q_V_2_o();
    void thread_cor_phaseClass14q_V_2_o_ap_vld();
    void thread_cor_phaseClass14q_V_3_o();
    void thread_cor_phaseClass14q_V_3_o_ap_vld();
    void thread_cor_phaseClass14q_V_4_o();
    void thread_cor_phaseClass14q_V_4_o_ap_vld();
    void thread_cor_phaseClass14q_V_5_o();
    void thread_cor_phaseClass14q_V_5_o_ap_vld();
    void thread_cor_phaseClass14q_V_6_o();
    void thread_cor_phaseClass14q_V_6_o_ap_vld();
    void thread_cor_phaseClass14q_V_7_o();
    void thread_cor_phaseClass14q_V_7_o_ap_vld();
    void thread_cor_phaseClass14q_V_8_o();
    void thread_cor_phaseClass14q_V_8_o_ap_vld();
    void thread_cor_phaseClass14q_V_9_o();
    void thread_cor_phaseClass14q_V_9_o_ap_vld();
    void thread_cor_phaseClass14q_V_s_o();
    void thread_cor_phaseClass14q_V_s_o_ap_vld();
    void thread_cor_phaseClass15i_V_10_o();
    void thread_cor_phaseClass15i_V_10_o_ap_vld();
    void thread_cor_phaseClass15i_V_11_o();
    void thread_cor_phaseClass15i_V_11_o_ap_vld();
    void thread_cor_phaseClass15i_V_12_o();
    void thread_cor_phaseClass15i_V_12_o_ap_vld();
    void thread_cor_phaseClass15i_V_13_o();
    void thread_cor_phaseClass15i_V_13_o_ap_vld();
    void thread_cor_phaseClass15i_V_14_o();
    void thread_cor_phaseClass15i_V_14_o_ap_vld();
    void thread_cor_phaseClass15i_V_15();
    void thread_cor_phaseClass15i_V_15_ap_vld();
    void thread_cor_phaseClass15i_V_1_o();
    void thread_cor_phaseClass15i_V_1_o_ap_vld();
    void thread_cor_phaseClass15i_V_2_o();
    void thread_cor_phaseClass15i_V_2_o_ap_vld();
    void thread_cor_phaseClass15i_V_3_o();
    void thread_cor_phaseClass15i_V_3_o_ap_vld();
    void thread_cor_phaseClass15i_V_4_o();
    void thread_cor_phaseClass15i_V_4_o_ap_vld();
    void thread_cor_phaseClass15i_V_5_o();
    void thread_cor_phaseClass15i_V_5_o_ap_vld();
    void thread_cor_phaseClass15i_V_6_o();
    void thread_cor_phaseClass15i_V_6_o_ap_vld();
    void thread_cor_phaseClass15i_V_7_o();
    void thread_cor_phaseClass15i_V_7_o_ap_vld();
    void thread_cor_phaseClass15i_V_8_o();
    void thread_cor_phaseClass15i_V_8_o_ap_vld();
    void thread_cor_phaseClass15i_V_9_o();
    void thread_cor_phaseClass15i_V_9_o_ap_vld();
    void thread_cor_phaseClass15i_V_s_o();
    void thread_cor_phaseClass15i_V_s_o_ap_vld();
    void thread_cor_phaseClass15q_V_10_o();
    void thread_cor_phaseClass15q_V_10_o_ap_vld();
    void thread_cor_phaseClass15q_V_11_o();
    void thread_cor_phaseClass15q_V_11_o_ap_vld();
    void thread_cor_phaseClass15q_V_12_o();
    void thread_cor_phaseClass15q_V_12_o_ap_vld();
    void thread_cor_phaseClass15q_V_13_o();
    void thread_cor_phaseClass15q_V_13_o_ap_vld();
    void thread_cor_phaseClass15q_V_14_o();
    void thread_cor_phaseClass15q_V_14_o_ap_vld();
    void thread_cor_phaseClass15q_V_15();
    void thread_cor_phaseClass15q_V_15_ap_vld();
    void thread_cor_phaseClass15q_V_1_o();
    void thread_cor_phaseClass15q_V_1_o_ap_vld();
    void thread_cor_phaseClass15q_V_2_o();
    void thread_cor_phaseClass15q_V_2_o_ap_vld();
    void thread_cor_phaseClass15q_V_3_o();
    void thread_cor_phaseClass15q_V_3_o_ap_vld();
    void thread_cor_phaseClass15q_V_4_o();
    void thread_cor_phaseClass15q_V_4_o_ap_vld();
    void thread_cor_phaseClass15q_V_5_o();
    void thread_cor_phaseClass15q_V_5_o_ap_vld();
    void thread_cor_phaseClass15q_V_6_o();
    void thread_cor_phaseClass15q_V_6_o_ap_vld();
    void thread_cor_phaseClass15q_V_7_o();
    void thread_cor_phaseClass15q_V_7_o_ap_vld();
    void thread_cor_phaseClass15q_V_8_o();
    void thread_cor_phaseClass15q_V_8_o_ap_vld();
    void thread_cor_phaseClass15q_V_9_o();
    void thread_cor_phaseClass15q_V_9_o_ap_vld();
    void thread_cor_phaseClass15q_V_s_o();
    void thread_cor_phaseClass15q_V_s_o_ap_vld();
    void thread_cor_phaseClass1i_V_0_o();
    void thread_cor_phaseClass1i_V_0_o_ap_vld();
    void thread_cor_phaseClass1i_V_10_o();
    void thread_cor_phaseClass1i_V_10_o_ap_vld();
    void thread_cor_phaseClass1i_V_11_o();
    void thread_cor_phaseClass1i_V_11_o_ap_vld();
    void thread_cor_phaseClass1i_V_12_o();
    void thread_cor_phaseClass1i_V_12_o_ap_vld();
    void thread_cor_phaseClass1i_V_13_o();
    void thread_cor_phaseClass1i_V_13_o_ap_vld();
    void thread_cor_phaseClass1i_V_14_o();
    void thread_cor_phaseClass1i_V_14_o_ap_vld();
    void thread_cor_phaseClass1i_V_15();
    void thread_cor_phaseClass1i_V_15_ap_vld();
    void thread_cor_phaseClass1i_V_1_o();
    void thread_cor_phaseClass1i_V_1_o_ap_vld();
    void thread_cor_phaseClass1i_V_2_o();
    void thread_cor_phaseClass1i_V_2_o_ap_vld();
    void thread_cor_phaseClass1i_V_3_o();
    void thread_cor_phaseClass1i_V_3_o_ap_vld();
    void thread_cor_phaseClass1i_V_4_o();
    void thread_cor_phaseClass1i_V_4_o_ap_vld();
    void thread_cor_phaseClass1i_V_5_o();
    void thread_cor_phaseClass1i_V_5_o_ap_vld();
    void thread_cor_phaseClass1i_V_6_o();
    void thread_cor_phaseClass1i_V_6_o_ap_vld();
    void thread_cor_phaseClass1i_V_7_o();
    void thread_cor_phaseClass1i_V_7_o_ap_vld();
    void thread_cor_phaseClass1i_V_8_o();
    void thread_cor_phaseClass1i_V_8_o_ap_vld();
    void thread_cor_phaseClass1i_V_9_o();
    void thread_cor_phaseClass1i_V_9_o_ap_vld();
    void thread_cor_phaseClass1q_V_0_o();
    void thread_cor_phaseClass1q_V_0_o_ap_vld();
    void thread_cor_phaseClass1q_V_10_o();
    void thread_cor_phaseClass1q_V_10_o_ap_vld();
    void thread_cor_phaseClass1q_V_11_o();
    void thread_cor_phaseClass1q_V_11_o_ap_vld();
    void thread_cor_phaseClass1q_V_12_o();
    void thread_cor_phaseClass1q_V_12_o_ap_vld();
    void thread_cor_phaseClass1q_V_13_o();
    void thread_cor_phaseClass1q_V_13_o_ap_vld();
    void thread_cor_phaseClass1q_V_14_o();
    void thread_cor_phaseClass1q_V_14_o_ap_vld();
    void thread_cor_phaseClass1q_V_15();
    void thread_cor_phaseClass1q_V_15_ap_vld();
    void thread_cor_phaseClass1q_V_1_o();
    void thread_cor_phaseClass1q_V_1_o_ap_vld();
    void thread_cor_phaseClass1q_V_2_o();
    void thread_cor_phaseClass1q_V_2_o_ap_vld();
    void thread_cor_phaseClass1q_V_3_o();
    void thread_cor_phaseClass1q_V_3_o_ap_vld();
    void thread_cor_phaseClass1q_V_4_o();
    void thread_cor_phaseClass1q_V_4_o_ap_vld();
    void thread_cor_phaseClass1q_V_5_o();
    void thread_cor_phaseClass1q_V_5_o_ap_vld();
    void thread_cor_phaseClass1q_V_6_o();
    void thread_cor_phaseClass1q_V_6_o_ap_vld();
    void thread_cor_phaseClass1q_V_7_o();
    void thread_cor_phaseClass1q_V_7_o_ap_vld();
    void thread_cor_phaseClass1q_V_8_o();
    void thread_cor_phaseClass1q_V_8_o_ap_vld();
    void thread_cor_phaseClass1q_V_9_o();
    void thread_cor_phaseClass1q_V_9_o_ap_vld();
    void thread_cor_phaseClass2i_V_0_o();
    void thread_cor_phaseClass2i_V_0_o_ap_vld();
    void thread_cor_phaseClass2i_V_10_o();
    void thread_cor_phaseClass2i_V_10_o_ap_vld();
    void thread_cor_phaseClass2i_V_11_o();
    void thread_cor_phaseClass2i_V_11_o_ap_vld();
    void thread_cor_phaseClass2i_V_12_o();
    void thread_cor_phaseClass2i_V_12_o_ap_vld();
    void thread_cor_phaseClass2i_V_13_o();
    void thread_cor_phaseClass2i_V_13_o_ap_vld();
    void thread_cor_phaseClass2i_V_14_o();
    void thread_cor_phaseClass2i_V_14_o_ap_vld();
    void thread_cor_phaseClass2i_V_15();
    void thread_cor_phaseClass2i_V_15_ap_vld();
    void thread_cor_phaseClass2i_V_1_o();
    void thread_cor_phaseClass2i_V_1_o_ap_vld();
    void thread_cor_phaseClass2i_V_2_o();
    void thread_cor_phaseClass2i_V_2_o_ap_vld();
    void thread_cor_phaseClass2i_V_3_o();
    void thread_cor_phaseClass2i_V_3_o_ap_vld();
    void thread_cor_phaseClass2i_V_4_o();
    void thread_cor_phaseClass2i_V_4_o_ap_vld();
    void thread_cor_phaseClass2i_V_5_o();
    void thread_cor_phaseClass2i_V_5_o_ap_vld();
    void thread_cor_phaseClass2i_V_6_o();
    void thread_cor_phaseClass2i_V_6_o_ap_vld();
    void thread_cor_phaseClass2i_V_7_o();
    void thread_cor_phaseClass2i_V_7_o_ap_vld();
    void thread_cor_phaseClass2i_V_8_o();
    void thread_cor_phaseClass2i_V_8_o_ap_vld();
    void thread_cor_phaseClass2i_V_9_o();
    void thread_cor_phaseClass2i_V_9_o_ap_vld();
    void thread_cor_phaseClass2q_V_0_o();
    void thread_cor_phaseClass2q_V_0_o_ap_vld();
    void thread_cor_phaseClass2q_V_10_o();
    void thread_cor_phaseClass2q_V_10_o_ap_vld();
    void thread_cor_phaseClass2q_V_11_o();
    void thread_cor_phaseClass2q_V_11_o_ap_vld();
    void thread_cor_phaseClass2q_V_12_o();
    void thread_cor_phaseClass2q_V_12_o_ap_vld();
    void thread_cor_phaseClass2q_V_13_o();
    void thread_cor_phaseClass2q_V_13_o_ap_vld();
    void thread_cor_phaseClass2q_V_14_o();
    void thread_cor_phaseClass2q_V_14_o_ap_vld();
    void thread_cor_phaseClass2q_V_15();
    void thread_cor_phaseClass2q_V_15_ap_vld();
    void thread_cor_phaseClass2q_V_1_o();
    void thread_cor_phaseClass2q_V_1_o_ap_vld();
    void thread_cor_phaseClass2q_V_2_o();
    void thread_cor_phaseClass2q_V_2_o_ap_vld();
    void thread_cor_phaseClass2q_V_3_o();
    void thread_cor_phaseClass2q_V_3_o_ap_vld();
    void thread_cor_phaseClass2q_V_4_o();
    void thread_cor_phaseClass2q_V_4_o_ap_vld();
    void thread_cor_phaseClass2q_V_5_o();
    void thread_cor_phaseClass2q_V_5_o_ap_vld();
    void thread_cor_phaseClass2q_V_6_o();
    void thread_cor_phaseClass2q_V_6_o_ap_vld();
    void thread_cor_phaseClass2q_V_7_o();
    void thread_cor_phaseClass2q_V_7_o_ap_vld();
    void thread_cor_phaseClass2q_V_8_o();
    void thread_cor_phaseClass2q_V_8_o_ap_vld();
    void thread_cor_phaseClass2q_V_9_o();
    void thread_cor_phaseClass2q_V_9_o_ap_vld();
    void thread_cor_phaseClass3i_V_0_o();
    void thread_cor_phaseClass3i_V_0_o_ap_vld();
    void thread_cor_phaseClass3i_V_10_o();
    void thread_cor_phaseClass3i_V_10_o_ap_vld();
    void thread_cor_phaseClass3i_V_11_o();
    void thread_cor_phaseClass3i_V_11_o_ap_vld();
    void thread_cor_phaseClass3i_V_12_o();
    void thread_cor_phaseClass3i_V_12_o_ap_vld();
    void thread_cor_phaseClass3i_V_13_o();
    void thread_cor_phaseClass3i_V_13_o_ap_vld();
    void thread_cor_phaseClass3i_V_14_o();
    void thread_cor_phaseClass3i_V_14_o_ap_vld();
    void thread_cor_phaseClass3i_V_15();
    void thread_cor_phaseClass3i_V_15_ap_vld();
    void thread_cor_phaseClass3i_V_1_o();
    void thread_cor_phaseClass3i_V_1_o_ap_vld();
    void thread_cor_phaseClass3i_V_2_o();
    void thread_cor_phaseClass3i_V_2_o_ap_vld();
    void thread_cor_phaseClass3i_V_3_o();
    void thread_cor_phaseClass3i_V_3_o_ap_vld();
    void thread_cor_phaseClass3i_V_4_o();
    void thread_cor_phaseClass3i_V_4_o_ap_vld();
    void thread_cor_phaseClass3i_V_5_o();
    void thread_cor_phaseClass3i_V_5_o_ap_vld();
    void thread_cor_phaseClass3i_V_6_o();
    void thread_cor_phaseClass3i_V_6_o_ap_vld();
    void thread_cor_phaseClass3i_V_7_o();
    void thread_cor_phaseClass3i_V_7_o_ap_vld();
    void thread_cor_phaseClass3i_V_8_o();
    void thread_cor_phaseClass3i_V_8_o_ap_vld();
    void thread_cor_phaseClass3i_V_9_o();
    void thread_cor_phaseClass3i_V_9_o_ap_vld();
    void thread_cor_phaseClass3q_V_0_o();
    void thread_cor_phaseClass3q_V_0_o_ap_vld();
    void thread_cor_phaseClass3q_V_10_o();
    void thread_cor_phaseClass3q_V_10_o_ap_vld();
    void thread_cor_phaseClass3q_V_11_o();
    void thread_cor_phaseClass3q_V_11_o_ap_vld();
    void thread_cor_phaseClass3q_V_12_o();
    void thread_cor_phaseClass3q_V_12_o_ap_vld();
    void thread_cor_phaseClass3q_V_13_o();
    void thread_cor_phaseClass3q_V_13_o_ap_vld();
    void thread_cor_phaseClass3q_V_14_o();
    void thread_cor_phaseClass3q_V_14_o_ap_vld();
    void thread_cor_phaseClass3q_V_15();
    void thread_cor_phaseClass3q_V_15_ap_vld();
    void thread_cor_phaseClass3q_V_1_o();
    void thread_cor_phaseClass3q_V_1_o_ap_vld();
    void thread_cor_phaseClass3q_V_2_o();
    void thread_cor_phaseClass3q_V_2_o_ap_vld();
    void thread_cor_phaseClass3q_V_3_o();
    void thread_cor_phaseClass3q_V_3_o_ap_vld();
    void thread_cor_phaseClass3q_V_4_o();
    void thread_cor_phaseClass3q_V_4_o_ap_vld();
    void thread_cor_phaseClass3q_V_5_o();
    void thread_cor_phaseClass3q_V_5_o_ap_vld();
    void thread_cor_phaseClass3q_V_6_o();
    void thread_cor_phaseClass3q_V_6_o_ap_vld();
    void thread_cor_phaseClass3q_V_7_o();
    void thread_cor_phaseClass3q_V_7_o_ap_vld();
    void thread_cor_phaseClass3q_V_8_o();
    void thread_cor_phaseClass3q_V_8_o_ap_vld();
    void thread_cor_phaseClass3q_V_9_o();
    void thread_cor_phaseClass3q_V_9_o_ap_vld();
    void thread_cor_phaseClass4i_V_0_o();
    void thread_cor_phaseClass4i_V_0_o_ap_vld();
    void thread_cor_phaseClass4i_V_10_o();
    void thread_cor_phaseClass4i_V_10_o_ap_vld();
    void thread_cor_phaseClass4i_V_11_o();
    void thread_cor_phaseClass4i_V_11_o_ap_vld();
    void thread_cor_phaseClass4i_V_12_o();
    void thread_cor_phaseClass4i_V_12_o_ap_vld();
    void thread_cor_phaseClass4i_V_13_o();
    void thread_cor_phaseClass4i_V_13_o_ap_vld();
    void thread_cor_phaseClass4i_V_14_o();
    void thread_cor_phaseClass4i_V_14_o_ap_vld();
    void thread_cor_phaseClass4i_V_15();
    void thread_cor_phaseClass4i_V_15_ap_vld();
    void thread_cor_phaseClass4i_V_1_o();
    void thread_cor_phaseClass4i_V_1_o_ap_vld();
    void thread_cor_phaseClass4i_V_2_o();
    void thread_cor_phaseClass4i_V_2_o_ap_vld();
    void thread_cor_phaseClass4i_V_3_o();
    void thread_cor_phaseClass4i_V_3_o_ap_vld();
    void thread_cor_phaseClass4i_V_4_o();
    void thread_cor_phaseClass4i_V_4_o_ap_vld();
    void thread_cor_phaseClass4i_V_5_o();
    void thread_cor_phaseClass4i_V_5_o_ap_vld();
    void thread_cor_phaseClass4i_V_6_o();
    void thread_cor_phaseClass4i_V_6_o_ap_vld();
    void thread_cor_phaseClass4i_V_7_o();
    void thread_cor_phaseClass4i_V_7_o_ap_vld();
    void thread_cor_phaseClass4i_V_8_o();
    void thread_cor_phaseClass4i_V_8_o_ap_vld();
    void thread_cor_phaseClass4i_V_9_o();
    void thread_cor_phaseClass4i_V_9_o_ap_vld();
    void thread_cor_phaseClass4q_V_0_o();
    void thread_cor_phaseClass4q_V_0_o_ap_vld();
    void thread_cor_phaseClass4q_V_10_o();
    void thread_cor_phaseClass4q_V_10_o_ap_vld();
    void thread_cor_phaseClass4q_V_11_o();
    void thread_cor_phaseClass4q_V_11_o_ap_vld();
    void thread_cor_phaseClass4q_V_12_o();
    void thread_cor_phaseClass4q_V_12_o_ap_vld();
    void thread_cor_phaseClass4q_V_13_o();
    void thread_cor_phaseClass4q_V_13_o_ap_vld();
    void thread_cor_phaseClass4q_V_14_o();
    void thread_cor_phaseClass4q_V_14_o_ap_vld();
    void thread_cor_phaseClass4q_V_15();
    void thread_cor_phaseClass4q_V_15_ap_vld();
    void thread_cor_phaseClass4q_V_1_o();
    void thread_cor_phaseClass4q_V_1_o_ap_vld();
    void thread_cor_phaseClass4q_V_2_o();
    void thread_cor_phaseClass4q_V_2_o_ap_vld();
    void thread_cor_phaseClass4q_V_3_o();
    void thread_cor_phaseClass4q_V_3_o_ap_vld();
    void thread_cor_phaseClass4q_V_4_o();
    void thread_cor_phaseClass4q_V_4_o_ap_vld();
    void thread_cor_phaseClass4q_V_5_o();
    void thread_cor_phaseClass4q_V_5_o_ap_vld();
    void thread_cor_phaseClass4q_V_6_o();
    void thread_cor_phaseClass4q_V_6_o_ap_vld();
    void thread_cor_phaseClass4q_V_7_o();
    void thread_cor_phaseClass4q_V_7_o_ap_vld();
    void thread_cor_phaseClass4q_V_8_o();
    void thread_cor_phaseClass4q_V_8_o_ap_vld();
    void thread_cor_phaseClass4q_V_9_o();
    void thread_cor_phaseClass4q_V_9_o_ap_vld();
    void thread_cor_phaseClass5i_V_0_o();
    void thread_cor_phaseClass5i_V_0_o_ap_vld();
    void thread_cor_phaseClass5i_V_10_o();
    void thread_cor_phaseClass5i_V_10_o_ap_vld();
    void thread_cor_phaseClass5i_V_11_o();
    void thread_cor_phaseClass5i_V_11_o_ap_vld();
    void thread_cor_phaseClass5i_V_12_o();
    void thread_cor_phaseClass5i_V_12_o_ap_vld();
    void thread_cor_phaseClass5i_V_13_o();
    void thread_cor_phaseClass5i_V_13_o_ap_vld();
    void thread_cor_phaseClass5i_V_14_o();
    void thread_cor_phaseClass5i_V_14_o_ap_vld();
    void thread_cor_phaseClass5i_V_15();
    void thread_cor_phaseClass5i_V_15_ap_vld();
    void thread_cor_phaseClass5i_V_1_o();
    void thread_cor_phaseClass5i_V_1_o_ap_vld();
    void thread_cor_phaseClass5i_V_2_o();
    void thread_cor_phaseClass5i_V_2_o_ap_vld();
    void thread_cor_phaseClass5i_V_3_o();
    void thread_cor_phaseClass5i_V_3_o_ap_vld();
    void thread_cor_phaseClass5i_V_4_o();
    void thread_cor_phaseClass5i_V_4_o_ap_vld();
    void thread_cor_phaseClass5i_V_5_o();
    void thread_cor_phaseClass5i_V_5_o_ap_vld();
    void thread_cor_phaseClass5i_V_6_o();
    void thread_cor_phaseClass5i_V_6_o_ap_vld();
    void thread_cor_phaseClass5i_V_7_o();
    void thread_cor_phaseClass5i_V_7_o_ap_vld();
    void thread_cor_phaseClass5i_V_8_o();
    void thread_cor_phaseClass5i_V_8_o_ap_vld();
    void thread_cor_phaseClass5i_V_9_o();
    void thread_cor_phaseClass5i_V_9_o_ap_vld();
    void thread_cor_phaseClass5q_V_0_o();
    void thread_cor_phaseClass5q_V_0_o_ap_vld();
    void thread_cor_phaseClass5q_V_10_o();
    void thread_cor_phaseClass5q_V_10_o_ap_vld();
    void thread_cor_phaseClass5q_V_11_o();
    void thread_cor_phaseClass5q_V_11_o_ap_vld();
    void thread_cor_phaseClass5q_V_12_o();
    void thread_cor_phaseClass5q_V_12_o_ap_vld();
    void thread_cor_phaseClass5q_V_13_o();
    void thread_cor_phaseClass5q_V_13_o_ap_vld();
    void thread_cor_phaseClass5q_V_14_o();
    void thread_cor_phaseClass5q_V_14_o_ap_vld();
    void thread_cor_phaseClass5q_V_15();
    void thread_cor_phaseClass5q_V_15_ap_vld();
    void thread_cor_phaseClass5q_V_1_o();
    void thread_cor_phaseClass5q_V_1_o_ap_vld();
    void thread_cor_phaseClass5q_V_2_o();
    void thread_cor_phaseClass5q_V_2_o_ap_vld();
    void thread_cor_phaseClass5q_V_3_o();
    void thread_cor_phaseClass5q_V_3_o_ap_vld();
    void thread_cor_phaseClass5q_V_4_o();
    void thread_cor_phaseClass5q_V_4_o_ap_vld();
    void thread_cor_phaseClass5q_V_5_o();
    void thread_cor_phaseClass5q_V_5_o_ap_vld();
    void thread_cor_phaseClass5q_V_6_o();
    void thread_cor_phaseClass5q_V_6_o_ap_vld();
    void thread_cor_phaseClass5q_V_7_o();
    void thread_cor_phaseClass5q_V_7_o_ap_vld();
    void thread_cor_phaseClass5q_V_8_o();
    void thread_cor_phaseClass5q_V_8_o_ap_vld();
    void thread_cor_phaseClass5q_V_9_o();
    void thread_cor_phaseClass5q_V_9_o_ap_vld();
    void thread_cor_phaseClass6i_V_0_o();
    void thread_cor_phaseClass6i_V_0_o_ap_vld();
    void thread_cor_phaseClass6i_V_10_o();
    void thread_cor_phaseClass6i_V_10_o_ap_vld();
    void thread_cor_phaseClass6i_V_11_o();
    void thread_cor_phaseClass6i_V_11_o_ap_vld();
    void thread_cor_phaseClass6i_V_12_o();
    void thread_cor_phaseClass6i_V_12_o_ap_vld();
    void thread_cor_phaseClass6i_V_13_o();
    void thread_cor_phaseClass6i_V_13_o_ap_vld();
    void thread_cor_phaseClass6i_V_14_o();
    void thread_cor_phaseClass6i_V_14_o_ap_vld();
    void thread_cor_phaseClass6i_V_15();
    void thread_cor_phaseClass6i_V_15_ap_vld();
    void thread_cor_phaseClass6i_V_1_o();
    void thread_cor_phaseClass6i_V_1_o_ap_vld();
    void thread_cor_phaseClass6i_V_2_o();
    void thread_cor_phaseClass6i_V_2_o_ap_vld();
    void thread_cor_phaseClass6i_V_3_o();
    void thread_cor_phaseClass6i_V_3_o_ap_vld();
    void thread_cor_phaseClass6i_V_4_o();
    void thread_cor_phaseClass6i_V_4_o_ap_vld();
    void thread_cor_phaseClass6i_V_5_o();
    void thread_cor_phaseClass6i_V_5_o_ap_vld();
    void thread_cor_phaseClass6i_V_6_o();
    void thread_cor_phaseClass6i_V_6_o_ap_vld();
    void thread_cor_phaseClass6i_V_7_o();
    void thread_cor_phaseClass6i_V_7_o_ap_vld();
    void thread_cor_phaseClass6i_V_8_o();
    void thread_cor_phaseClass6i_V_8_o_ap_vld();
    void thread_cor_phaseClass6i_V_9_o();
    void thread_cor_phaseClass6i_V_9_o_ap_vld();
    void thread_cor_phaseClass6q_V_0_o();
    void thread_cor_phaseClass6q_V_0_o_ap_vld();
    void thread_cor_phaseClass6q_V_10_o();
    void thread_cor_phaseClass6q_V_10_o_ap_vld();
    void thread_cor_phaseClass6q_V_11_o();
    void thread_cor_phaseClass6q_V_11_o_ap_vld();
    void thread_cor_phaseClass6q_V_12_o();
    void thread_cor_phaseClass6q_V_12_o_ap_vld();
    void thread_cor_phaseClass6q_V_13_o();
    void thread_cor_phaseClass6q_V_13_o_ap_vld();
    void thread_cor_phaseClass6q_V_14_o();
    void thread_cor_phaseClass6q_V_14_o_ap_vld();
    void thread_cor_phaseClass6q_V_15();
    void thread_cor_phaseClass6q_V_15_ap_vld();
    void thread_cor_phaseClass6q_V_1_o();
    void thread_cor_phaseClass6q_V_1_o_ap_vld();
    void thread_cor_phaseClass6q_V_2_o();
    void thread_cor_phaseClass6q_V_2_o_ap_vld();
    void thread_cor_phaseClass6q_V_3_o();
    void thread_cor_phaseClass6q_V_3_o_ap_vld();
    void thread_cor_phaseClass6q_V_4_o();
    void thread_cor_phaseClass6q_V_4_o_ap_vld();
    void thread_cor_phaseClass6q_V_5_o();
    void thread_cor_phaseClass6q_V_5_o_ap_vld();
    void thread_cor_phaseClass6q_V_6_o();
    void thread_cor_phaseClass6q_V_6_o_ap_vld();
    void thread_cor_phaseClass6q_V_7_o();
    void thread_cor_phaseClass6q_V_7_o_ap_vld();
    void thread_cor_phaseClass6q_V_8_o();
    void thread_cor_phaseClass6q_V_8_o_ap_vld();
    void thread_cor_phaseClass6q_V_9_o();
    void thread_cor_phaseClass6q_V_9_o_ap_vld();
    void thread_cor_phaseClass7i_V_0_o();
    void thread_cor_phaseClass7i_V_0_o_ap_vld();
    void thread_cor_phaseClass7i_V_10_o();
    void thread_cor_phaseClass7i_V_10_o_ap_vld();
    void thread_cor_phaseClass7i_V_11_o();
    void thread_cor_phaseClass7i_V_11_o_ap_vld();
    void thread_cor_phaseClass7i_V_12_o();
    void thread_cor_phaseClass7i_V_12_o_ap_vld();
    void thread_cor_phaseClass7i_V_13_o();
    void thread_cor_phaseClass7i_V_13_o_ap_vld();
    void thread_cor_phaseClass7i_V_14_o();
    void thread_cor_phaseClass7i_V_14_o_ap_vld();
    void thread_cor_phaseClass7i_V_15();
    void thread_cor_phaseClass7i_V_15_ap_vld();
    void thread_cor_phaseClass7i_V_1_o();
    void thread_cor_phaseClass7i_V_1_o_ap_vld();
    void thread_cor_phaseClass7i_V_2_o();
    void thread_cor_phaseClass7i_V_2_o_ap_vld();
    void thread_cor_phaseClass7i_V_3_o();
    void thread_cor_phaseClass7i_V_3_o_ap_vld();
    void thread_cor_phaseClass7i_V_4_o();
    void thread_cor_phaseClass7i_V_4_o_ap_vld();
    void thread_cor_phaseClass7i_V_5_o();
    void thread_cor_phaseClass7i_V_5_o_ap_vld();
    void thread_cor_phaseClass7i_V_6_o();
    void thread_cor_phaseClass7i_V_6_o_ap_vld();
    void thread_cor_phaseClass7i_V_7_o();
    void thread_cor_phaseClass7i_V_7_o_ap_vld();
    void thread_cor_phaseClass7i_V_8_o();
    void thread_cor_phaseClass7i_V_8_o_ap_vld();
    void thread_cor_phaseClass7i_V_9_o();
    void thread_cor_phaseClass7i_V_9_o_ap_vld();
    void thread_cor_phaseClass7q_V_0_o();
    void thread_cor_phaseClass7q_V_0_o_ap_vld();
    void thread_cor_phaseClass7q_V_10_o();
    void thread_cor_phaseClass7q_V_10_o_ap_vld();
    void thread_cor_phaseClass7q_V_11_o();
    void thread_cor_phaseClass7q_V_11_o_ap_vld();
    void thread_cor_phaseClass7q_V_12_o();
    void thread_cor_phaseClass7q_V_12_o_ap_vld();
    void thread_cor_phaseClass7q_V_13_o();
    void thread_cor_phaseClass7q_V_13_o_ap_vld();
    void thread_cor_phaseClass7q_V_14_o();
    void thread_cor_phaseClass7q_V_14_o_ap_vld();
    void thread_cor_phaseClass7q_V_15();
    void thread_cor_phaseClass7q_V_15_ap_vld();
    void thread_cor_phaseClass7q_V_1_o();
    void thread_cor_phaseClass7q_V_1_o_ap_vld();
    void thread_cor_phaseClass7q_V_2_o();
    void thread_cor_phaseClass7q_V_2_o_ap_vld();
    void thread_cor_phaseClass7q_V_3_o();
    void thread_cor_phaseClass7q_V_3_o_ap_vld();
    void thread_cor_phaseClass7q_V_4_o();
    void thread_cor_phaseClass7q_V_4_o_ap_vld();
    void thread_cor_phaseClass7q_V_5_o();
    void thread_cor_phaseClass7q_V_5_o_ap_vld();
    void thread_cor_phaseClass7q_V_6_o();
    void thread_cor_phaseClass7q_V_6_o_ap_vld();
    void thread_cor_phaseClass7q_V_7_o();
    void thread_cor_phaseClass7q_V_7_o_ap_vld();
    void thread_cor_phaseClass7q_V_8_o();
    void thread_cor_phaseClass7q_V_8_o_ap_vld();
    void thread_cor_phaseClass7q_V_9_o();
    void thread_cor_phaseClass7q_V_9_o_ap_vld();
    void thread_cor_phaseClass8i_V_0_o();
    void thread_cor_phaseClass8i_V_0_o_ap_vld();
    void thread_cor_phaseClass8i_V_10_o();
    void thread_cor_phaseClass8i_V_10_o_ap_vld();
    void thread_cor_phaseClass8i_V_11_o();
    void thread_cor_phaseClass8i_V_11_o_ap_vld();
    void thread_cor_phaseClass8i_V_12_o();
    void thread_cor_phaseClass8i_V_12_o_ap_vld();
    void thread_cor_phaseClass8i_V_13_o();
    void thread_cor_phaseClass8i_V_13_o_ap_vld();
    void thread_cor_phaseClass8i_V_14_o();
    void thread_cor_phaseClass8i_V_14_o_ap_vld();
    void thread_cor_phaseClass8i_V_15();
    void thread_cor_phaseClass8i_V_15_ap_vld();
    void thread_cor_phaseClass8i_V_1_o();
    void thread_cor_phaseClass8i_V_1_o_ap_vld();
    void thread_cor_phaseClass8i_V_2_o();
    void thread_cor_phaseClass8i_V_2_o_ap_vld();
    void thread_cor_phaseClass8i_V_3_o();
    void thread_cor_phaseClass8i_V_3_o_ap_vld();
    void thread_cor_phaseClass8i_V_4_o();
    void thread_cor_phaseClass8i_V_4_o_ap_vld();
    void thread_cor_phaseClass8i_V_5_o();
    void thread_cor_phaseClass8i_V_5_o_ap_vld();
    void thread_cor_phaseClass8i_V_6_o();
    void thread_cor_phaseClass8i_V_6_o_ap_vld();
    void thread_cor_phaseClass8i_V_7_o();
    void thread_cor_phaseClass8i_V_7_o_ap_vld();
    void thread_cor_phaseClass8i_V_8_o();
    void thread_cor_phaseClass8i_V_8_o_ap_vld();
    void thread_cor_phaseClass8i_V_9_o();
    void thread_cor_phaseClass8i_V_9_o_ap_vld();
    void thread_cor_phaseClass8q_V_0_o();
    void thread_cor_phaseClass8q_V_0_o_ap_vld();
    void thread_cor_phaseClass8q_V_10_o();
    void thread_cor_phaseClass8q_V_10_o_ap_vld();
    void thread_cor_phaseClass8q_V_11_o();
    void thread_cor_phaseClass8q_V_11_o_ap_vld();
    void thread_cor_phaseClass8q_V_12_o();
    void thread_cor_phaseClass8q_V_12_o_ap_vld();
    void thread_cor_phaseClass8q_V_13_o();
    void thread_cor_phaseClass8q_V_13_o_ap_vld();
    void thread_cor_phaseClass8q_V_14_o();
    void thread_cor_phaseClass8q_V_14_o_ap_vld();
    void thread_cor_phaseClass8q_V_15();
    void thread_cor_phaseClass8q_V_15_ap_vld();
    void thread_cor_phaseClass8q_V_1_o();
    void thread_cor_phaseClass8q_V_1_o_ap_vld();
    void thread_cor_phaseClass8q_V_2_o();
    void thread_cor_phaseClass8q_V_2_o_ap_vld();
    void thread_cor_phaseClass8q_V_3_o();
    void thread_cor_phaseClass8q_V_3_o_ap_vld();
    void thread_cor_phaseClass8q_V_4_o();
    void thread_cor_phaseClass8q_V_4_o_ap_vld();
    void thread_cor_phaseClass8q_V_5_o();
    void thread_cor_phaseClass8q_V_5_o_ap_vld();
    void thread_cor_phaseClass8q_V_6_o();
    void thread_cor_phaseClass8q_V_6_o_ap_vld();
    void thread_cor_phaseClass8q_V_7_o();
    void thread_cor_phaseClass8q_V_7_o_ap_vld();
    void thread_cor_phaseClass8q_V_8_o();
    void thread_cor_phaseClass8q_V_8_o_ap_vld();
    void thread_cor_phaseClass8q_V_9_o();
    void thread_cor_phaseClass8q_V_9_o_ap_vld();
    void thread_cor_phaseClass9i_V_0_o();
    void thread_cor_phaseClass9i_V_0_o_ap_vld();
    void thread_cor_phaseClass9i_V_10_o();
    void thread_cor_phaseClass9i_V_10_o_ap_vld();
    void thread_cor_phaseClass9i_V_11_o();
    void thread_cor_phaseClass9i_V_11_o_ap_vld();
    void thread_cor_phaseClass9i_V_12_o();
    void thread_cor_phaseClass9i_V_12_o_ap_vld();
    void thread_cor_phaseClass9i_V_13_o();
    void thread_cor_phaseClass9i_V_13_o_ap_vld();
    void thread_cor_phaseClass9i_V_14_o();
    void thread_cor_phaseClass9i_V_14_o_ap_vld();
    void thread_cor_phaseClass9i_V_15();
    void thread_cor_phaseClass9i_V_15_ap_vld();
    void thread_cor_phaseClass9i_V_1_o();
    void thread_cor_phaseClass9i_V_1_o_ap_vld();
    void thread_cor_phaseClass9i_V_2_o();
    void thread_cor_phaseClass9i_V_2_o_ap_vld();
    void thread_cor_phaseClass9i_V_3_o();
    void thread_cor_phaseClass9i_V_3_o_ap_vld();
    void thread_cor_phaseClass9i_V_4_o();
    void thread_cor_phaseClass9i_V_4_o_ap_vld();
    void thread_cor_phaseClass9i_V_5_o();
    void thread_cor_phaseClass9i_V_5_o_ap_vld();
    void thread_cor_phaseClass9i_V_6_o();
    void thread_cor_phaseClass9i_V_6_o_ap_vld();
    void thread_cor_phaseClass9i_V_7_o();
    void thread_cor_phaseClass9i_V_7_o_ap_vld();
    void thread_cor_phaseClass9i_V_8_o();
    void thread_cor_phaseClass9i_V_8_o_ap_vld();
    void thread_cor_phaseClass9i_V_9_o();
    void thread_cor_phaseClass9i_V_9_o_ap_vld();
    void thread_cor_phaseClass9q_V_0_o();
    void thread_cor_phaseClass9q_V_0_o_ap_vld();
    void thread_cor_phaseClass9q_V_10_o();
    void thread_cor_phaseClass9q_V_10_o_ap_vld();
    void thread_cor_phaseClass9q_V_11_o();
    void thread_cor_phaseClass9q_V_11_o_ap_vld();
    void thread_cor_phaseClass9q_V_12_o();
    void thread_cor_phaseClass9q_V_12_o_ap_vld();
    void thread_cor_phaseClass9q_V_13_o();
    void thread_cor_phaseClass9q_V_13_o_ap_vld();
    void thread_cor_phaseClass9q_V_14_o();
    void thread_cor_phaseClass9q_V_14_o_ap_vld();
    void thread_cor_phaseClass9q_V_15();
    void thread_cor_phaseClass9q_V_15_ap_vld();
    void thread_cor_phaseClass9q_V_1_o();
    void thread_cor_phaseClass9q_V_1_o_ap_vld();
    void thread_cor_phaseClass9q_V_2_o();
    void thread_cor_phaseClass9q_V_2_o_ap_vld();
    void thread_cor_phaseClass9q_V_3_o();
    void thread_cor_phaseClass9q_V_3_o_ap_vld();
    void thread_cor_phaseClass9q_V_4_o();
    void thread_cor_phaseClass9q_V_4_o_ap_vld();
    void thread_cor_phaseClass9q_V_5_o();
    void thread_cor_phaseClass9q_V_5_o_ap_vld();
    void thread_cor_phaseClass9q_V_6_o();
    void thread_cor_phaseClass9q_V_6_o_ap_vld();
    void thread_cor_phaseClass9q_V_7_o();
    void thread_cor_phaseClass9q_V_7_o_ap_vld();
    void thread_cor_phaseClass9q_V_8_o();
    void thread_cor_phaseClass9q_V_8_o_ap_vld();
    void thread_cor_phaseClass9q_V_9_o();
    void thread_cor_phaseClass9q_V_9_o_ap_vld();
    void thread_phaseClass_V_read_read_fu_1072_p2();
};

}

using namespace ap_rtl;

#endif
