Fitter report for ADC_tutorial
Thu Nov 21 16:51:52 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 21 16:51:52 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ADC_tutorial                                    ;
; Top-level Entity Name              ; Main_Esquematico                                ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 289 / 22,320 ( 1 % )                            ;
;     Total combinational functions  ; 255 / 22,320 ( 1 % )                            ;
;     Dedicated logic registers      ; 180 / 22,320 ( < 1 % )                          ;
; Total registers                    ; 180                                             ;
; Total pins                         ; 25 / 154 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; ADC_DIN   ; Missing drive strength and slew rate ;
; ADC_SCLK  ; Missing drive strength and slew rate ;
; ADC_CS_N  ; Missing drive strength and slew rate ;
; M1I       ; Missing drive strength and slew rate ;
; M0I       ; Missing drive strength and slew rate ;
; M1D       ; Missing drive strength and slew rate ;
; M0D       ; Missing drive strength and slew rate ;
; veld      ; Missing drive strength and slew rate ;
; veli      ; Missing drive strength and slew rate ;
; fin_giro  ; Missing drive strength and slew rate ;
; fw        ; Missing drive strength and slew rate ;
; girar     ; Missing drive strength and slew rate ;
; izq_der   ; Missing drive strength and slew rate ;
; clockgral ; Missing drive strength and slew rate ;
; LEDS[5]   ; Missing drive strength and slew rate ;
; LEDS[4]   ; Missing drive strength and slew rate ;
; LEDS[3]   ; Missing drive strength and slew rate ;
; LEDS[2]   ; Missing drive strength and slew rate ;
; LEDS[1]   ; Missing drive strength and slew rate ;
; LEDS[0]   ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; leds[6]    ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; leds[7]    ; PIN_L3        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 500 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 500 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 485     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 15      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Sorteito/Documents/GitHub/TP-FPGA/MainV1.2/output_files/ADC_tutorial.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 289 / 22,320 ( 1 % )   ;
;     -- Combinational with no register       ; 109                    ;
;     -- Register only                        ; 34                     ;
;     -- Combinational with a register        ; 146                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 84                     ;
;     -- 3 input functions                    ; 36                     ;
;     -- <=2 input functions                  ; 135                    ;
;     -- Register only                        ; 34                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 181                    ;
;     -- arithmetic mode                      ; 74                     ;
;                                             ;                        ;
; Total registers*                            ; 180 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 180 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 22 / 1,395 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 25 / 154 ( 16 % )      ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 2 / 4 ( 50 % )         ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%           ;
; Maximum fan-out                             ; 119                    ;
; Highest non-global fan-out                  ; 119                    ;
; Total fan-out                               ; 1436                   ;
; Average fan-out                             ; 2.76                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 289 / 22320 ( 1 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 109                   ; 0                              ;
;     -- Register only                        ; 34                    ; 0                              ;
;     -- Combinational with a register        ; 146                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 84                    ; 0                              ;
;     -- 3 input functions                    ; 36                    ; 0                              ;
;     -- <=2 input functions                  ; 135                   ; 0                              ;
;     -- Register only                        ; 34                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 181                   ; 0                              ;
;     -- arithmetic mode                      ; 74                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 180                   ; 0                              ;
;     -- Dedicated logic registers            ; 180 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 22 / 1395 ( 2 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 25                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 177                   ; 4                              ;
;     -- Registered Input Connections         ; 174                   ; 0                              ;
;     -- Output Connections                   ; 4                     ; 177                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1426                  ; 191                            ;
;     -- Registered Connections               ; 628                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 181                            ;
;     -- hard_block:auto_generated_inst       ; 181                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 4                              ;
;     -- Output Ports                         ; 20                    ; 3                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_DOUT      ; A9    ; 7        ; 25           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Sensor_Frente ; A8    ; 8        ; 25           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Sensor_Linea  ; B8    ; 8        ; 25           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; areset        ; J15   ; 5        ; 53           ; 14           ; 0            ; 119                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk0          ; R8    ; 3        ; 27           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N  ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_DIN   ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK  ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS[0]   ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS[1]   ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS[2]   ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS[3]   ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS[4]   ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS[5]   ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M0D       ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M0I       ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1D       ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1I       ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clockgral ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fin_giro  ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fw        ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; girar     ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; izq_der   ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; veld      ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; veli      ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; areset                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; LEDS[0]                 ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; ADC_CS_N                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO        ; ADC_DIN                 ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; fw                      ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; izq_der                 ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; girar                   ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 14 ( 43 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 25 ( 8 % )  ; 2.5V          ; --           ;
; 4        ; 5 / 20 ( 25 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 7        ; 9 / 24 ( 38 % ) ; 2.5V          ; --           ;
; 8        ; 5 / 24 ( 21 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; Sensor_Frente                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_DOUT                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LEDS[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LEDS[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LEDS[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; Sensor_Linea                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; ADC_DIN                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LEDS[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; izq_der                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LEDS[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; fin_giro                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; girar                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; fw                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LEDS[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; M1D                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; areset                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; clockgral                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk0                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; veld                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; veli                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; M0I                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; M1I                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; M0D                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 ; clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                               ; inst17|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Normal                                                                  ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                  ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                      ; --                                                                                  ;
; Switchover type               ; --                                                                      ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                      ; --                                                                                  ;
; Nominal PFD frequency         ; 25.0 MHz                                                                ; 50.0 MHz                                                                            ;
; Nominal VCO frequency         ; 325.0 MHz                                                               ; 599.9 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                       ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                    ; Auto                                                                                ;
; VCO phase shift step          ; 384 ps                                                                  ; 208 ps                                                                              ;
; VCO multiply                  ; --                                                                      ; --                                                                                  ;
; VCO divide                    ; --                                                                      ; --                                                                                  ;
; Freq min lock                 ; 46.16 MHz                                                               ; 25.0 MHz                                                                            ;
; Freq max lock                 ; 100.03 MHz                                                              ; 54.18 MHz                                                                           ;
; M VCO Tap                     ; 0                                                                       ; 0                                                                                   ;
; M Initial                     ; 1                                                                       ; 1                                                                                   ;
; M value                       ; 13                                                                      ; 12                                                                                  ;
; N value                       ; 2                                                                       ; 1                                                                                   ;
; Charge pump current           ; setting 1                                                               ; setting 1                                                                           ;
; Loop filter resistance        ; setting 27                                                              ; setting 27                                                                          ;
; Loop filter capacitance       ; setting 0                                                               ; setting 0                                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                      ; 680 kHz to 980 kHz                                                                  ;
; Bandwidth type                ; Medium                                                                  ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                     ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                      ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                     ; Off                                                                                 ;
; PLL location                  ; PLL_4                                                                   ; PLL_1                                                                               ;
; Inclk0 signal                 ; clk0                                                                    ; clk0                                                                                ;
; Inclk1 signal                 ; --                                                                      ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                           ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                      ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                                       ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+------------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[0]                        ; clock0       ; 1    ; 50   ; 1.0 MHz          ; 0 (0 ps)    ; 0.14 (384 ps)    ; 50/50      ; C0      ; 325           ; 163/162 Odd  ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0]   ;
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[1]                        ; clock1       ; 1    ; 1250 ; 0.04 MHz         ; 0 (0 ps)    ; 0.14 (384 ps)    ; 75/25      ; C2      ; 325           ; 244/81 Even  ; C1            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[1]   ;
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[1]~cascade_in             ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C1      ; 25            ; 12/13 Odd    ; --            ; 1       ; 0       ;                                                    ;
; clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 5000 ; 0.01 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; inst17|altpll_component|auto_generated|pll1|clk[0] ;
; clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C0      ; 120           ; 60/60 Even   ; --            ; 1       ; 0       ;                                                    ;
+------------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                              ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; |Main_Esquematico                             ; 289 (4)     ; 180 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 25   ; 0            ; 109 (4)      ; 34 (0)            ; 146 (0)          ; |Main_Esquematico                                                                                ; work         ;
;    |Detector_Cambio_Casilla:inst8|            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Main_Esquematico|Detector_Cambio_Casilla:inst8                                                  ; work         ;
;    |Sistema_De_Control_Prueba:inst10|         ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |Main_Esquematico|Sistema_De_Control_Prueba:inst10                                               ; work         ;
;    |adc:inst1|                                ; 114 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 34 (0)            ; 56 (0)           ; |Main_Esquematico|adc:inst1                                                                      ; work         ;
;       |adc_adc_mega_0:adc_mega_0|             ; 114 (26)    ; 90 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (1)       ; 34 (0)            ; 56 (25)          ; |Main_Esquematico|adc:inst1|adc_adc_mega_0:adc_mega_0                                            ; work         ;
;          |altera_up_avalon_adv_adc:ADC_CTRL|  ; 88 (88)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 34 (34)           ; 31 (31)          ; |Main_Esquematico|adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL          ; work         ;
;    |clockgeneral:inst17|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|clockgeneral:inst17                                                            ; work         ;
;       |altpll:altpll_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|clockgeneral:inst17|altpll:altpll_component                                    ; work         ;
;          |clockgeneral_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated ; work         ;
;    |comparador:inst6|                         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|comparador:inst6                                                               ; work         ;
;    |comparador_paredes:inst20|                ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|comparador_paredes:inst20                                                      ; work         ;
;    |contador_10:inst9|                        ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |Main_Esquematico|contador_10:inst9                                                              ; work         ;
;    |contador_15200:inst19|                    ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |Main_Esquematico|contador_15200:inst19                                                          ; work         ;
;    |contador_6bits:inst16|                    ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Main_Esquematico|contador_6bits:inst16                                                          ; work         ;
;    |contador_7600:inst7|                      ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |Main_Esquematico|contador_7600:inst7                                                            ; work         ;
;    |giro:inst5|                               ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Main_Esquematico|giro:inst5                                                                     ; work         ;
;    |pllauto:inst|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|pllauto:inst                                                                   ; work         ;
;       |altpll:altpll_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|pllauto:inst|altpll:altpll_component                                           ; work         ;
;          |pllauto_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main_Esquematico|pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated             ; work         ;
;    |subsistema_1:inst4|                       ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |Main_Esquematico|subsistema_1:inst4                                                             ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_DIN       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1I           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M0I           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1D           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M0D           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; veld          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; veli          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fin_giro      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fw            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; girar         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; izq_der       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clockgral     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; areset        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk0          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Sensor_Frente ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Sensor_Linea  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_DOUT      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; areset                                                                                     ;                   ;         ;
;      - giro:inst5|fstate.giro_der                                                          ; 0                 ; 6       ;
;      - Sistema_De_Control_Prueba:inst10|fstate.Giro_D                                      ; 0                 ; 6       ;
;      - Sistema_De_Control_Prueba:inst10|fstate.Giro_180                                    ; 0                 ; 6       ;
;      - giro:inst5|fstate.giro_180                                                          ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]    ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]    ; 0                 ; 6       ;
;      - contador_7600:inst7|count[4]                                                        ; 0                 ; 6       ;
;      - contador_7600:inst7|count[5]                                                        ; 0                 ; 6       ;
;      - contador_7600:inst7|count[6]                                                        ; 0                 ; 6       ;
;      - contador_7600:inst7|count[7]                                                        ; 0                 ; 6       ;
;      - contador_7600:inst7|count[8]                                                        ; 0                 ; 6       ;
;      - contador_7600:inst7|count[9]                                                        ; 0                 ; 6       ;
;      - contador_7600:inst7|count[10]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[11]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[12]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[13]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[14]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[15]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[16]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[17]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[18]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[19]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[20]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[21]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[22]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[23]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[24]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[25]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[26]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[27]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[28]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[29]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[30]                                                       ; 0                 ; 6       ;
;      - contador_7600:inst7|count[31]                                                       ; 0                 ; 6       ;
;      - contador_15200:inst19|count[5]                                                      ; 0                 ; 6       ;
;      - contador_15200:inst19|count[6]                                                      ; 0                 ; 6       ;
;      - contador_15200:inst19|count[7]                                                      ; 0                 ; 6       ;
;      - contador_15200:inst19|count[8]                                                      ; 0                 ; 6       ;
;      - contador_15200:inst19|count[9]                                                      ; 0                 ; 6       ;
;      - contador_15200:inst19|count[10]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[11]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[12]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[13]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[14]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[15]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[16]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[17]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[18]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[19]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[20]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[21]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[22]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[23]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[24]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[25]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[26]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[27]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[28]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[29]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[30]                                                     ; 0                 ; 6       ;
;      - contador_15200:inst19|count[31]                                                     ; 0                 ; 6       ;
;      - contador_7600:inst7|count[3]                                                        ; 0                 ; 6       ;
;      - contador_15200:inst19|count[4]                                                      ; 0                 ; 6       ;
;      - contador_7600:inst7|count[2]                                                        ; 0                 ; 6       ;
;      - contador_15200:inst19|count[3]                                                      ; 0                 ; 6       ;
;      - contador_7600:inst7|count[1]                                                        ; 0                 ; 6       ;
;      - contador_15200:inst19|count[2]                                                      ; 0                 ; 6       ;
;      - contador_7600:inst7|count[0]                                                        ; 0                 ; 6       ;
;      - contador_15200:inst19|count[1]                                                      ; 0                 ; 6       ;
;      - contador_15200:inst19|count[0]                                                      ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk          ; 0                 ; 6       ;
;      - giro:inst5|M1I~0                                                                    ; 0                 ; 6       ;
;      - inst13~0                                                                            ; 0                 ; 6       ;
;      - giro:inst5|M0I~0                                                                    ; 0                 ; 6       ;
;      - inst15~1                                                                            ; 0                 ; 6       ;
;      - contador_7600:inst7|fin_contador                                                    ; 0                 ; 6       ;
;      - Sistema_De_Control_Prueba:inst10|FW~0                                               ; 0                 ; 6       ;
;      - Sistema_De_Control_Prueba:inst10|Girar~0                                            ; 0                 ; 6       ;
;      - Sistema_De_Control_Prueba:inst10|Izq_Der~0                                          ; 0                 ; 6       ;
;      - contador_15200:inst19|fin_contador                                                  ; 0                 ; 6       ;
;      - giro:inst5|reg_fstate.idle~1                                                        ; 0                 ; 6       ;
;      - subsistema_1:inst4|reg_fstate.Pared_der~1                                           ; 0                 ; 6       ;
;      - contador_7600:inst7|fin_contador~0                                                  ; 0                 ; 6       ;
;      - Sistema_De_Control_Prueba:inst10|reg_fstate.Derecho~0                               ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|go~0                                            ; 0                 ; 6       ;
;      - contador_15200:inst19|fin_contador~0                                                ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~0                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~1                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~2                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~3                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~4                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~5                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~6                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~7                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~8                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~9                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~10                                          ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~11                                          ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~0                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~1                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~2                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~3                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~4                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~5                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~6                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~7                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~8                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~9                                           ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~10                                          ; 0                 ; 6       ;
;      - adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~11                                          ; 0                 ; 6       ;
;      - giro:inst5|hab_cont~0                                                               ; 0                 ; 6       ;
;      - clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 ; 0                 ; 6       ;
;      - pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1             ; 0                 ; 6       ;
; clk0                                                                                       ;                   ;         ;
; Sensor_Frente                                                                              ;                   ;         ;
; Sensor_Linea                                                                               ;                   ;         ;
; ADC_DOUT                                                                                   ;                   ;         ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Detector_Cambio_Casilla:inst8|fstate.Casilla_Cambiada                                           ; FF_X26_Y1_N27      ; 6       ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~0                ; LCCOMB_X25_Y27_N16 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~1                ; LCCOMB_X25_Y27_N10 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[5]~1       ; LCCOMB_X26_Y27_N8  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[2]~1              ; LCCOMB_X25_Y27_N20 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always7~0                 ; LCCOMB_X27_Y27_N8  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~26             ; LCCOMB_X27_Y27_N30 ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[2]~3         ; LCCOMB_X27_Y27_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|go~0                                                        ; LCCOMB_X27_Y26_N6  ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; areset                                                                                          ; PIN_J15            ; 119     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk0                                                                                            ; PIN_R8             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 85      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; contador_15200:inst19|fin_contador~1                                                            ; LCCOMB_X24_Y23_N0  ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; contador_7600:inst7|fin_contador~0                                                              ; LCCOMB_X26_Y22_N10 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; giro:inst5|hab_cont~0                                                                           ; LCCOMB_X24_Y23_N14 ; 64      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[0]             ; PLL_4              ; 90      ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Detector_Cambio_Casilla:inst8|fstate.Casilla_Cambiada                                           ; FF_X26_Y1_N27 ; 6       ; 1                                    ; Global Clock         ; GCLK19           ; --                        ;
; clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 85      ; 1                                    ; Global Clock         ; GCLK4            ; --                        ;
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[0]             ; PLL_4         ; 90      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[1]             ; PLL_4         ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; areset~input                                                                                      ; 119     ;
; giro:inst5|hab_cont~0                                                                             ; 64      ;
; contador_15200:inst19|fin_contador~1                                                              ; 33      ;
; contador_7600:inst7|fin_contador~0                                                                ; 33      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|go~0                                                          ; 25      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~1                  ; 12      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~0                  ; 12      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.pauseState        ; 12      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always7~0                   ; 11      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.waitState         ; 10      ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[11]                                                       ; 9       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[0]                  ; 9       ;
; giro:inst5|fstate.idle                                                                            ; 9       ;
; ~GND                                                                                              ; 8       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~26               ; 8       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[1]                  ; 8       ;
; contador_10:inst9|contando                                                                        ; 7       ;
; Detector_Cambio_Casilla:inst8|fstate.Detecto_Negro                                                ; 7       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneState         ; 7       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[2]                  ; 7       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|go                                                            ; 7       ;
; comparador:inst6|LessThan0~3                                                                      ; 6       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[11]                                                       ; 6       ;
; Sistema_De_Control_Prueba:inst10|fstate.Derecho                                                   ; 6       ;
; contador_7600:inst7|fin_contador                                                                  ; 6       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk                        ; 6       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState        ; 5       ;
; comparador:inst6|LessThan1~2                                                                      ; 5       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[5]~1         ; 5       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Equal1~1                    ; 5       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Equal1~0                    ; 5       ;
; giro:inst5|fstate.giro_der                                                                        ; 5       ;
; contador_10:inst9|fin_contador~0                                                                  ; 4       ;
; comparador_paredes:inst20|LessThan0~3                                                             ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[2]~3           ; 4       ;
; comparador:inst6|LessThan0~1                                                                      ; 4       ;
; comparador:inst6|LessThan2~0                                                                      ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[10]                                                       ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[3]                                                        ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[2]                                                        ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[9]                                                        ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always5~0                   ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]             ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[3]             ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always8~0                   ; 4       ;
; Sistema_De_Control_Prueba:inst10|FW~0                                                             ; 4       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.transState        ; 4       ;
; ADC_DOUT~input                                                                                    ; 3       ;
; Sensor_Linea~input                                                                                ; 3       ;
; comparador_paredes:inst20|D                                                                       ; 3       ;
; contador_10:inst9|contador[0]                                                                     ; 3       ;
; contador_10:inst9|contador[2]                                                                     ; 3       ;
; contador_10:inst9|contador[1]                                                                     ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~5            ; 3       ;
; contador_10:inst9|fin_contador                                                                    ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[6]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[5]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[4]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[3]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[2]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[0]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[1]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[9]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[8]                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[7]                ; 3       ;
; Detector_Cambio_Casilla:inst8|fstate.Confirmo_N                                                   ; 3       ;
; comparador_paredes:inst20|I~5                                                                     ; 3       ;
; comparador_paredes:inst20|LessThan1~3                                                             ; 3       ;
; comparador_paredes:inst20|LessThan2~0                                                             ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[2]~1                ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|LessThan0~0                 ; 3       ;
; comparador:inst6|LessThan2~1                                                                      ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[4]                                                        ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[8]                                                        ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[2]                                                        ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[3]                                                        ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[9]                                                        ; 3       ;
; comparador_paredes:inst20|LessThan0~0                                                             ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[1]                                                        ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[10]                                                       ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[8]                                                        ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always5~2                   ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always5~1                   ; 3       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[1]             ; 3       ;
; contador_6bits:inst16|contador[0]                                                                 ; 3       ;
; contador_6bits:inst16|contador[1]                                                                 ; 3       ;
; contador_6bits:inst16|contador[2]                                                                 ; 3       ;
; contador_6bits:inst16|contador[3]                                                                 ; 3       ;
; contador_6bits:inst16|contador[4]                                                                 ; 3       ;
; contador_6bits:inst16|contador[5]                                                                 ; 3       ;
; subsistema_1:inst4|fstate.Pared_der                                                               ; 3       ;
; subsistema_1:inst4|fstate.Idle                                                                    ; 3       ;
; Sistema_De_Control_Prueba:inst10|fstate.Giro_180                                                  ; 3       ;
; Sistema_De_Control_Prueba:inst10|fstate.Giro_D                                                    ; 3       ;
; Sensor_Frente~input                                                                               ; 2       ;
; clk0~input                                                                                        ; 2       ;
; comparador_paredes:inst20|I                                                                       ; 2       ;
; comparador_paredes:inst20|D~3                                                                     ; 2       ;
; subsistema_1:inst4|process_1~4                                                                    ; 2       ;
; contador_10:inst9|contador[3]~2                                                                   ; 2       ;
; contador_10:inst9|Add0~0                                                                          ; 2       ;
; contador_10:inst9|process_0~0                                                                     ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~7            ; 2       ;
; contador_10:inst9|contador[3]                                                                     ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[10]               ; 2       ;
; comparador_paredes:inst20|LessThan3~0                                                             ; 2       ;
; comparador_paredes:inst20|LessThan0~1                                                             ; 2       ;
; comparador_paredes:inst20|I~1                                                                     ; 2       ;
; comparador_paredes:inst20|LessThan1~2                                                             ; 2       ;
; comparador_paredes:inst20|LessThan2~1                                                             ; 2       ;
; comparador_paredes:inst20|LessThan1~0                                                             ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[0]                ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[1]                ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[2]                ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~2              ; 2       ;
; Sistema_De_Control_Prueba:inst10|Selector2~0                                                      ; 2       ;
; comparador_paredes:inst20|I~0                                                                     ; 2       ;
; subsistema_1:inst4|process_1~3                                                                    ; 2       ;
; subsistema_1:inst4|process_1~2                                                                    ; 2       ;
; comparador:inst6|LessThan0~2                                                                      ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[1]                                                        ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[0]                                                        ; 2       ;
; comparador:inst6|LessThan1~3                                                                      ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[0]                                                        ; 2       ;
; contador_15200:inst19|fin_contador                                                                ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[2]             ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Equal1~2                    ; 2       ;
; subsistema_1:inst4|fstate.Pared_Izq                                                               ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|cs_n~2                      ; 2       ;
; contador_15200:inst19|count[30]                                                                   ; 2       ;
; contador_15200:inst19|count[29]                                                                   ; 2       ;
; contador_15200:inst19|count[28]                                                                   ; 2       ;
; contador_15200:inst19|count[27]                                                                   ; 2       ;
; contador_15200:inst19|count[26]                                                                   ; 2       ;
; contador_15200:inst19|count[25]                                                                   ; 2       ;
; contador_15200:inst19|count[24]                                                                   ; 2       ;
; contador_15200:inst19|count[23]                                                                   ; 2       ;
; contador_15200:inst19|count[22]                                                                   ; 2       ;
; contador_15200:inst19|count[21]                                                                   ; 2       ;
; contador_15200:inst19|count[20]                                                                   ; 2       ;
; contador_15200:inst19|count[19]                                                                   ; 2       ;
; contador_15200:inst19|count[18]                                                                   ; 2       ;
; contador_15200:inst19|count[17]                                                                   ; 2       ;
; contador_15200:inst19|count[16]                                                                   ; 2       ;
; contador_15200:inst19|count[15]                                                                   ; 2       ;
; contador_15200:inst19|count[14]                                                                   ; 2       ;
; contador_15200:inst19|count[10]                                                                   ; 2       ;
; contador_15200:inst19|count[9]                                                                    ; 2       ;
; contador_15200:inst19|count[8]                                                                    ; 2       ;
; contador_15200:inst19|count[7]                                                                    ; 2       ;
; contador_15200:inst19|count[6]                                                                    ; 2       ;
; contador_15200:inst19|count[5]                                                                    ; 2       ;
; contador_15200:inst19|count[13]                                                                   ; 2       ;
; contador_15200:inst19|count[12]                                                                   ; 2       ;
; contador_15200:inst19|count[11]                                                                   ; 2       ;
; contador_15200:inst19|count[31]                                                                   ; 2       ;
; contador_7600:inst7|count[31]                                                                     ; 2       ;
; contador_7600:inst7|count[30]                                                                     ; 2       ;
; contador_7600:inst7|count[29]                                                                     ; 2       ;
; contador_7600:inst7|count[28]                                                                     ; 2       ;
; contador_7600:inst7|count[27]                                                                     ; 2       ;
; contador_7600:inst7|count[26]                                                                     ; 2       ;
; contador_7600:inst7|count[25]                                                                     ; 2       ;
; contador_7600:inst7|count[24]                                                                     ; 2       ;
; contador_7600:inst7|count[23]                                                                     ; 2       ;
; contador_7600:inst7|count[22]                                                                     ; 2       ;
; contador_7600:inst7|count[21]                                                                     ; 2       ;
; contador_7600:inst7|count[20]                                                                     ; 2       ;
; contador_7600:inst7|count[19]                                                                     ; 2       ;
; contador_7600:inst7|count[18]                                                                     ; 2       ;
; contador_7600:inst7|count[17]                                                                     ; 2       ;
; contador_7600:inst7|count[16]                                                                     ; 2       ;
; contador_7600:inst7|count[15]                                                                     ; 2       ;
; contador_7600:inst7|count[14]                                                                     ; 2       ;
; contador_7600:inst7|count[13]                                                                     ; 2       ;
; contador_7600:inst7|count[9]                                                                      ; 2       ;
; contador_7600:inst7|count[8]                                                                      ; 2       ;
; contador_7600:inst7|count[7]                                                                      ; 2       ;
; contador_7600:inst7|count[6]                                                                      ; 2       ;
; contador_7600:inst7|count[5]                                                                      ; 2       ;
; contador_7600:inst7|count[4]                                                                      ; 2       ;
; contador_7600:inst7|count[12]                                                                     ; 2       ;
; contador_7600:inst7|count[11]                                                                     ; 2       ;
; contador_7600:inst7|count[10]                                                                     ; 2       ;
; giro:inst5|fstate.giro_180                                                                        ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]                  ; 2       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState~feeder ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[0]~0              ; 1       ;
; contador_15200:inst19|fin_contador~2                                                              ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|go~1                                                          ; 1       ;
; contador_7600:inst7|fin_contador~1                                                                ; 1       ;
; contador_10:inst9|contando~2                                                                      ; 1       ;
; comparador_paredes:inst20|comb~5                                                                  ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~7              ; 1       ;
; subsistema_1:inst4|reg_fstate.Idle~3                                                              ; 1       ;
; contador_10:inst9|contador[0]~5                                                                   ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~10           ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~9            ; 1       ;
; contador_10:inst9|contador[2]~4                                                                   ; 1       ;
; contador_10:inst9|contador[1]~3                                                                   ; 1       ;
; contador_10:inst9|contador[3]~1                                                                   ; 1       ;
; contador_10:inst9|contador[3]~0                                                                   ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~8            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[0]           ; 1       ;
; Detector_Cambio_Casilla:inst8|Selector2~1                                                         ; 1       ;
; Detector_Cambio_Casilla:inst8|Selector2~0                                                         ; 1       ;
; contador_10:inst9|fin_contador~1                                                                  ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~6            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~4            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[1]           ; 1       ;
; Detector_Cambio_Casilla:inst8|Selector3~0                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Add2~1                      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Add2~0                      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector2~1                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector2~0                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~3            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[2]           ; 1       ;
; Detector_Cambio_Casilla:inst8|reg_fstate~0                                                        ; 1       ;
; comparador_paredes:inst20|comb~4                                                                  ; 1       ;
; comparador_paredes:inst20|comb~3                                                                  ; 1       ;
; comparador_paredes:inst20|comb~2                                                                  ; 1       ;
; comparador_paredes:inst20|I~4                                                                     ; 1       ;
; comparador_paredes:inst20|I~3                                                                     ; 1       ;
; comparador_paredes:inst20|I~2                                                                     ; 1       ;
; comparador_paredes:inst20|D~2                                                                     ; 1       ;
; comparador_paredes:inst20|LessThan0~2                                                             ; 1       ;
; comparador_paredes:inst20|LessThan1~1                                                             ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~11                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]                ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~10                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[7]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~9                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[6]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~8                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[5]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~7                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[4]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~6                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[8]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~5                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[1]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~4                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[0]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~3                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[2]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~2                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[3]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~1                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[10]                ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0~0                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[9]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~11                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[7]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~10                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[6]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~9                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[5]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~8                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[4]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~7                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[3]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~6                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[1]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~5                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[0]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~4                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[2]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~3                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[10]                ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~2                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[9]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~1                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[8]                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1~0                                                         ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[11]                ; 1       ;
; Sistema_De_Control_Prueba:inst10|reg_fstate.Giro_180~0                                            ; 1       ;
; giro:inst5|reg_fstate.giro_180~0                                                                  ; 1       ;
; contador_15200:inst19|LessThan0~7                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~6                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~5                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~4                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~3                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~2                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~1                                                                 ; 1       ;
; contador_15200:inst19|LessThan0~0                                                                 ; 1       ;
; contador_15200:inst19|fin_contador~0                                                              ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address~3                   ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address~2                   ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address~0                   ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~6              ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~5              ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~4              ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector0~0                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~2            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[3]           ; 1       ;
; Detector_Cambio_Casilla:inst8|fstate.Casilla_Cambiada                                             ; 1       ;
; contador_6bits:inst16|contador~1                                                                  ; 1       ;
; contador_6bits:inst16|contador~0                                                                  ; 1       ;
; Sistema_De_Control_Prueba:inst10|Selector2~1                                                      ; 1       ;
; Sistema_De_Control_Prueba:inst10|reg_fstate.Derecho~0                                             ; 1       ;
; contador_7600:inst7|LessThan0~8                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~7                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~6                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~5                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~4                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~3                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~2                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~1                                                                   ; 1       ;
; contador_7600:inst7|LessThan0~0                                                                   ; 1       ;
; subsistema_1:inst4|Selector2~0                                                                    ; 1       ;
; comparador:inst6|I~0                                                                              ; 1       ;
; subsistema_1:inst4|reg_fstate.Pared_der~2                                                         ; 1       ;
; subsistema_1:inst4|reg_fstate.Pared_der~1                                                         ; 1       ;
; subsistema_1:inst4|reg_fstate.Pared_der~0                                                         ; 1       ;
; subsistema_1:inst4|reg_fstate~0                                                                   ; 1       ;
; comparador:inst6|LessThan1~4                                                                      ; 1       ;
; subsistema_1:inst4|reg_fstate.Idle~2                                                              ; 1       ;
; comparador:inst6|LessThan3~0                                                                      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[7]                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[6]                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[5]                                                        ; 1       ;
; comparador:inst6|LessThan0~0                                                                      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[7]                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[6]                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[5]                                                        ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[4]                                                        ; 1       ;
; comparador:inst6|LessThan1~1                                                                      ; 1       ;
; comparador:inst6|LessThan1~0                                                                      ; 1       ;
; giro:inst5|reg_fstate.idle~2                                                                      ; 1       ;
; giro:inst5|reg_fstate.idle~1                                                                      ; 1       ;
; giro:inst5|reg_fstate.idle~0                                                                      ; 1       ;
; giro:inst5|Selector2~0                                                                            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector1~1                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector1~0                 ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|nextState.pauseState~0      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk~0                      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~0            ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[4]           ; 1       ;
; Sistema_De_Control_Prueba:inst10|Izq_Der~0                                                        ; 1       ;
; Sistema_De_Control_Prueba:inst10|Girar~0                                                          ; 1       ;
; inst15~1                                                                                          ; 1       ;
; inst15~0                                                                                          ; 1       ;
; giro:inst5|M0I~0                                                                                  ; 1       ;
; inst13~0                                                                                          ; 1       ;
; giro:inst5|M1I~0                                                                                  ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[5]           ; 1       ;
; contador_15200:inst19|count[31]~94                                                                ; 1       ;
; contador_15200:inst19|count[30]~93                                                                ; 1       ;
; contador_15200:inst19|count[30]~92                                                                ; 1       ;
; contador_15200:inst19|count[29]~91                                                                ; 1       ;
; contador_15200:inst19|count[29]~90                                                                ; 1       ;
; contador_15200:inst19|count[28]~89                                                                ; 1       ;
; contador_15200:inst19|count[28]~88                                                                ; 1       ;
; contador_15200:inst19|count[27]~87                                                                ; 1       ;
; contador_15200:inst19|count[27]~86                                                                ; 1       ;
; contador_15200:inst19|count[26]~85                                                                ; 1       ;
; contador_15200:inst19|count[26]~84                                                                ; 1       ;
; contador_15200:inst19|count[25]~83                                                                ; 1       ;
; contador_15200:inst19|count[25]~82                                                                ; 1       ;
; contador_15200:inst19|count[24]~81                                                                ; 1       ;
; contador_15200:inst19|count[24]~80                                                                ; 1       ;
; contador_15200:inst19|count[23]~79                                                                ; 1       ;
; contador_15200:inst19|count[23]~78                                                                ; 1       ;
; contador_15200:inst19|count[22]~77                                                                ; 1       ;
; contador_15200:inst19|count[22]~76                                                                ; 1       ;
; contador_15200:inst19|count[21]~75                                                                ; 1       ;
; contador_15200:inst19|count[21]~74                                                                ; 1       ;
; contador_15200:inst19|count[20]~73                                                                ; 1       ;
; contador_15200:inst19|count[20]~72                                                                ; 1       ;
; contador_15200:inst19|count[19]~71                                                                ; 1       ;
; contador_15200:inst19|count[19]~70                                                                ; 1       ;
; contador_15200:inst19|count[18]~69                                                                ; 1       ;
; contador_15200:inst19|count[18]~68                                                                ; 1       ;
; contador_15200:inst19|count[17]~67                                                                ; 1       ;
; contador_15200:inst19|count[17]~66                                                                ; 1       ;
; contador_15200:inst19|count[16]~65                                                                ; 1       ;
; contador_15200:inst19|count[16]~64                                                                ; 1       ;
; contador_15200:inst19|count[15]~63                                                                ; 1       ;
; contador_15200:inst19|count[15]~62                                                                ; 1       ;
; contador_15200:inst19|count[14]~61                                                                ; 1       ;
; contador_15200:inst19|count[14]~60                                                                ; 1       ;
; contador_15200:inst19|count[13]~59                                                                ; 1       ;
; contador_15200:inst19|count[13]~58                                                                ; 1       ;
; contador_15200:inst19|count[12]~57                                                                ; 1       ;
; contador_15200:inst19|count[12]~56                                                                ; 1       ;
; contador_15200:inst19|count[11]~55                                                                ; 1       ;
; contador_15200:inst19|count[11]~54                                                                ; 1       ;
; contador_15200:inst19|count[10]~53                                                                ; 1       ;
; contador_15200:inst19|count[10]~52                                                                ; 1       ;
; contador_15200:inst19|count[9]~51                                                                 ; 1       ;
; contador_15200:inst19|count[9]~50                                                                 ; 1       ;
; contador_15200:inst19|count[8]~49                                                                 ; 1       ;
; contador_15200:inst19|count[8]~48                                                                 ; 1       ;
; contador_15200:inst19|count[7]~47                                                                 ; 1       ;
; contador_15200:inst19|count[7]~46                                                                 ; 1       ;
; contador_15200:inst19|count[6]~45                                                                 ; 1       ;
; contador_15200:inst19|count[6]~44                                                                 ; 1       ;
; contador_15200:inst19|count[5]~43                                                                 ; 1       ;
; contador_15200:inst19|count[5]~42                                                                 ; 1       ;
; contador_15200:inst19|count[4]~41                                                                 ; 1       ;
; contador_15200:inst19|count[4]~40                                                                 ; 1       ;
; contador_15200:inst19|count[3]~39                                                                 ; 1       ;
; contador_15200:inst19|count[3]~38                                                                 ; 1       ;
; contador_15200:inst19|count[2]~37                                                                 ; 1       ;
; contador_15200:inst19|count[2]~36                                                                 ; 1       ;
; contador_15200:inst19|count[1]~35                                                                 ; 1       ;
; contador_15200:inst19|count[1]~34                                                                 ; 1       ;
; contador_15200:inst19|count[0]~33                                                                 ; 1       ;
; contador_15200:inst19|count[0]~32                                                                 ; 1       ;
; contador_15200:inst19|count[0]                                                                    ; 1       ;
; contador_15200:inst19|count[1]                                                                    ; 1       ;
; contador_15200:inst19|count[2]                                                                    ; 1       ;
; contador_15200:inst19|count[3]                                                                    ; 1       ;
; contador_15200:inst19|count[4]                                                                    ; 1       ;
; contador_7600:inst7|count[31]~94                                                                  ; 1       ;
; contador_7600:inst7|count[30]~93                                                                  ; 1       ;
; contador_7600:inst7|count[30]~92                                                                  ; 1       ;
; contador_7600:inst7|count[29]~91                                                                  ; 1       ;
; contador_7600:inst7|count[29]~90                                                                  ; 1       ;
; contador_7600:inst7|count[28]~89                                                                  ; 1       ;
; contador_7600:inst7|count[28]~88                                                                  ; 1       ;
; contador_7600:inst7|count[27]~87                                                                  ; 1       ;
; contador_7600:inst7|count[27]~86                                                                  ; 1       ;
; contador_7600:inst7|count[26]~85                                                                  ; 1       ;
; contador_7600:inst7|count[26]~84                                                                  ; 1       ;
; contador_7600:inst7|count[25]~83                                                                  ; 1       ;
; contador_7600:inst7|count[25]~82                                                                  ; 1       ;
; contador_7600:inst7|count[24]~81                                                                  ; 1       ;
; contador_7600:inst7|count[24]~80                                                                  ; 1       ;
; contador_7600:inst7|count[23]~79                                                                  ; 1       ;
; contador_7600:inst7|count[23]~78                                                                  ; 1       ;
; contador_7600:inst7|count[22]~77                                                                  ; 1       ;
; contador_7600:inst7|count[22]~76                                                                  ; 1       ;
; contador_7600:inst7|count[21]~75                                                                  ; 1       ;
; contador_7600:inst7|count[21]~74                                                                  ; 1       ;
; contador_7600:inst7|count[20]~73                                                                  ; 1       ;
; contador_7600:inst7|count[20]~72                                                                  ; 1       ;
; contador_7600:inst7|count[19]~71                                                                  ; 1       ;
; contador_7600:inst7|count[19]~70                                                                  ; 1       ;
; contador_7600:inst7|count[18]~69                                                                  ; 1       ;
; contador_7600:inst7|count[18]~68                                                                  ; 1       ;
; contador_7600:inst7|count[17]~67                                                                  ; 1       ;
; contador_7600:inst7|count[17]~66                                                                  ; 1       ;
; contador_7600:inst7|count[16]~65                                                                  ; 1       ;
; contador_7600:inst7|count[16]~64                                                                  ; 1       ;
; contador_7600:inst7|count[15]~63                                                                  ; 1       ;
; contador_7600:inst7|count[15]~62                                                                  ; 1       ;
; contador_7600:inst7|count[14]~61                                                                  ; 1       ;
; contador_7600:inst7|count[14]~60                                                                  ; 1       ;
; contador_7600:inst7|count[13]~59                                                                  ; 1       ;
; contador_7600:inst7|count[13]~58                                                                  ; 1       ;
; contador_7600:inst7|count[12]~57                                                                  ; 1       ;
; contador_7600:inst7|count[12]~56                                                                  ; 1       ;
; contador_7600:inst7|count[11]~55                                                                  ; 1       ;
; contador_7600:inst7|count[11]~54                                                                  ; 1       ;
; contador_7600:inst7|count[10]~53                                                                  ; 1       ;
; contador_7600:inst7|count[10]~52                                                                  ; 1       ;
; contador_7600:inst7|count[9]~51                                                                   ; 1       ;
; contador_7600:inst7|count[9]~50                                                                   ; 1       ;
; contador_7600:inst7|count[8]~49                                                                   ; 1       ;
; contador_7600:inst7|count[8]~48                                                                   ; 1       ;
; contador_7600:inst7|count[7]~47                                                                   ; 1       ;
; contador_7600:inst7|count[7]~46                                                                   ; 1       ;
; contador_7600:inst7|count[6]~45                                                                   ; 1       ;
; contador_7600:inst7|count[6]~44                                                                   ; 1       ;
; contador_7600:inst7|count[5]~43                                                                   ; 1       ;
; contador_7600:inst7|count[5]~42                                                                   ; 1       ;
; contador_7600:inst7|count[4]~41                                                                   ; 1       ;
; contador_7600:inst7|count[4]~40                                                                   ; 1       ;
; contador_7600:inst7|count[3]~39                                                                   ; 1       ;
; contador_7600:inst7|count[3]~38                                                                   ; 1       ;
; contador_7600:inst7|count[2]~37                                                                   ; 1       ;
; contador_7600:inst7|count[2]~36                                                                   ; 1       ;
; contador_7600:inst7|count[1]~35                                                                   ; 1       ;
; contador_7600:inst7|count[1]~34                                                                   ; 1       ;
; contador_7600:inst7|count[0]~33                                                                   ; 1       ;
; contador_7600:inst7|count[0]~32                                                                   ; 1       ;
; contador_7600:inst7|count[0]                                                                      ; 1       ;
; contador_7600:inst7|count[1]                                                                      ; 1       ;
; contador_7600:inst7|count[2]                                                                      ; 1       ;
; contador_7600:inst7|count[3]                                                                      ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~24               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]~23               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]~22               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]~21               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]~20               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~19               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~18               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]~17               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]~16               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]~15               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]~14               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]~13               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]~12               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]~11               ; 1       ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]~10               ; 1       ;
; contador_6bits:inst16|Add0~10                                                                     ; 1       ;
; contador_6bits:inst16|Add0~9                                                                      ; 1       ;
; contador_6bits:inst16|Add0~8                                                                      ; 1       ;
; contador_6bits:inst16|Add0~7                                                                      ; 1       ;
; contador_6bits:inst16|Add0~6                                                                      ; 1       ;
; contador_6bits:inst16|Add0~5                                                                      ; 1       ;
; contador_6bits:inst16|Add0~4                                                                      ; 1       ;
; contador_6bits:inst16|Add0~3                                                                      ; 1       ;
; contador_6bits:inst16|Add0~2                                                                      ; 1       ;
; contador_6bits:inst16|Add0~1                                                                      ; 1       ;
; contador_6bits:inst16|Add0~0                                                                      ; 1       ;
; clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_fbout    ; 1       ;
; pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_fbout                ; 1       ;
+---------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 240 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 18 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 69 / 46,848 ( < 1 % )  ;
; Direct links                ; 111 / 71,559 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 216 / 24,624 ( < 1 % ) ;
; R24 interconnects           ; 13 / 2,496 ( < 1 % )   ;
; R4 interconnects            ; 85 / 62,424 ( < 1 % )  ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.14) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.77) ; Number of LABs  (Total = 22) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 4                            ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.68) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.59) ; Number of LABs  (Total = 22) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.77) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 4                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 2                            ;
; 17                                          ; 2                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 20           ; 0            ; 20           ; 0            ; 0            ; 25        ; 20           ; 0            ; 25        ; 25        ; 0            ; 20           ; 0            ; 0            ; 5            ; 0            ; 20           ; 5            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 5            ; 25           ; 5            ; 25           ; 25           ; 0         ; 5            ; 25           ; 0         ; 0         ; 25           ; 5            ; 25           ; 25           ; 20           ; 25           ; 5            ; 20           ; 25           ; 25           ; 25           ; 5            ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_DIN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1I                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M0I                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1D                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M0D                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; veld               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; veli               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fin_giro           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fw                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; girar              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; izq_der            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clockgral          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; areset             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sensor_Frente      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sensor_Linea       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+--------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                  ; Destination Clock(s)                               ; Delay Added in ns ;
+--------------------------------------------------+----------------------------------------------------+-------------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst17|altpll_component|auto_generated|pll1|clk[0] ; 2.1               ;
+--------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                  ;
+-------------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                       ; Destination Register                               ; Delay Added in ns ;
+-------------------------------------------------------+----------------------------------------------------+-------------------+
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[11]           ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[9]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[10]           ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[4]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[5]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[6]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[7]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[8]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[3]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[2]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[0]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH1[1]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[9]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[8]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[0]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[3]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[2]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[1]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[4]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[5]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[6]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[7]            ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[11]           ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; adc:inst1|adc_adc_mega_0:adc_mega_0|CH0[10]           ; subsistema_1:inst4|fstate.Idle                     ; 0.610             ;
; Detector_Cambio_Casilla:inst8|fstate.Casilla_Cambiada ; Detector_Cambio_Casilla:inst8|fstate.Detecto_Negro ; 0.487             ;
; subsistema_1:inst4|fstate.Pared_der                   ; subsistema_1:inst4|fstate.Pared_der                ; 0.204             ;
; Sistema_De_Control_Prueba:inst10|fstate.Derecho       ; subsistema_1:inst4|fstate.Pared_der                ; 0.204             ;
; areset                                                ; subsistema_1:inst4|fstate.Pared_der                ; 0.204             ;
; subsistema_1:inst4|fstate.Idle                        ; subsistema_1:inst4|fstate.Idle                     ; 0.181             ;
+-------------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 29 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "ADC_tutorial"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1250, and phase shift of 0 degrees (0 ps) for pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[1] port
Info (15535): Implemented PLL "clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 5000, and phase shift of 0 degrees (0 ps) for clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 25 total pins
    Info (169086): Pin fin_giro not assigned to an exact location on the device
    Info (169086): Pin fw not assigned to an exact location on the device
    Info (169086): Pin girar not assigned to an exact location on the device
    Info (169086): Pin izq_der not assigned to an exact location on the device
    Info (169086): Pin clockgral not assigned to an exact location on the device
Warning (176127): The parameters of the PLL clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 and the PLL pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 and PLL clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 is 13
        Info (176121): The value of the parameter "M" for the PLL atom clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 is 12
    Info (176120): The values of the parameter "N" do not match for the PLL atoms pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 and PLL clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 is 2
        Info (176121): The value of the parameter "N" for the PLL atom clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 and PLL clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 is 9997
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 is 18456
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 and PLL clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1 is 21664
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1 is 39996
Critical Warning (176598): PLL "clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8"
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC_tutorial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node Detector_Cambio_Casilla:inst8|fstate.Casilla_Cambiada 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Detector_Cambio_Casilla:inst8|Selector2~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  22 pins available
Warning (15064): PLL "pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1" output port clk[1] feeds output pin "veli~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pllauto:inst|altpll:altpll_component|pllauto_altpll:auto_generated|pll1" output port clk[1] feeds output pin "veld~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "clockgeneral:inst17|altpll:altpll_component|clockgeneral_altpll:auto_generated|pll1" output port clk[0] feeds output pin "clockgral~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "leds[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "leds[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Sorteito/Documents/GitHub/TP-FPGA/MainV1.2/output_files/ADC_tutorial.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4938 megabytes
    Info: Processing ended: Thu Nov 21 16:51:52 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Sorteito/Documents/GitHub/TP-FPGA/MainV1.2/output_files/ADC_tutorial.fit.smsg.


