TimeQuest Timing Analyzer report for rgb2vga
Tue Nov 18 00:18:29 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 15. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 18. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 42. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 45. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Slow 1200mV 0C Model Metastability Report
 61. Fast 1200mV 0C Model Setup Summary
 62. Fast 1200mV 0C Model Hold Summary
 63. Fast 1200mV 0C Model Recovery Summary
 64. Fast 1200mV 0C Model Removal Summary
 65. Fast 1200mV 0C Model Minimum Pulse Width Summary
 66. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 67. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 68. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 70. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 71. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 73. Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[2]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Fast 1200mV 0C Model Metastability Report
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Board Trace Model Assignments
 93. Input Transition Times
 94. Signal Integrity Metrics (Slow 1200mv 0c Model)
 95. Signal Integrity Metrics (Slow 1200mv 85c Model)
 96. Signal Integrity Metrics (Fast 1200mv 0c Model)
 97. Setup Transfers
 98. Hold Transfers
 99. Recovery Transfers
100. Removal Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Tue Nov 18 00:18:27 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.730  ; 114.55 MHz ; 0.000 ; 4.365  ; 50.00      ; 55        ; 126         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[0] } ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[1] } ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 34.920 ; 28.64 MHz  ; 0.000 ; 17.460 ; 50.00      ; 110       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[2] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+-----------+-----------------+---------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                        ; Note ;
+-----------+-----------------+---------------------------------------------------+------+
; 78.55 MHz ; 78.55 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 95.77 MHz ; 95.77 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 179.5 MHz ; 179.5 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;      ;
+-----------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[1] ; -8.751 ; -181.972      ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; -4.275 ; -105.430      ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; -2.000 ; -2.000        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.033 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.256 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.292 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 3.931 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.938 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.095  ; 0.000         ;
; CLOCK_50                                          ; 9.835  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; 17.192 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.583 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -8.751 ; vgaout:inst7|vga_out[8]                                                                                   ; VGAR1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.524     ; 2.787      ;
; -8.746 ; vgaout:inst7|vga_out[6]                                                                                   ; VGAG2                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.519     ; 2.787      ;
; -8.744 ; vgaout:inst7|vga_out[7]                                                                                   ; VGAR0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.517     ; 2.787      ;
; -8.741 ; vgaout:inst7|vga_out[9]                                                                                   ; VGAR2                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.514     ; 2.787      ;
; -8.681 ; vgaout:inst7|vga_out[5]                                                                                   ; VGAG1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.546     ; 2.695      ;
; -8.679 ; vgaout:inst7|vga_out[4]                                                                                   ; VGAG0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.544     ; 2.695      ;
; -8.678 ; vgaout:inst7|vga_out[0]                                                                                   ; VGAVS                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.543     ; 2.695      ;
; -8.678 ; vgaout:inst7|vga_out[1]                                                                                   ; VGAHS                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.543     ; 2.695      ;
; -8.678 ; vgaout:inst7|vga_out[2]                                                                                   ; VGAB0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.543     ; 2.695      ;
; -8.678 ; vgaout:inst7|vga_out[3]                                                                                   ; VGAB1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -5.543     ; 2.695      ;
; -4.056 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.429     ; 5.107      ;
; -4.005 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.401     ; 5.082      ;
; -3.920 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.427     ; 4.973      ;
; -3.869 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.404     ; 4.943      ;
; -3.726 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.433     ; 4.773      ;
; -3.621 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.404     ; 4.695      ;
; -3.600 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.423     ; 4.657      ;
; -3.445 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.404     ; 4.519      ;
; -2.260 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.175     ; 3.565      ;
; -2.198 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.152     ; 3.524      ;
; -2.157 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.594      ;
; -2.156 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.593      ;
; -2.156 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.593      ;
; -2.155 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.592      ;
; -2.155 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.592      ;
; -2.146 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.583      ;
; -2.146 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.583      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.144 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.582      ;
; -2.140 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.577      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.109 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.547      ;
; -2.093 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.530      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.090 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.528      ;
; -2.088 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.177     ; 3.391      ;
; -2.068 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.181     ; 3.367      ;
; -2.039 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.149     ; 3.368      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.010 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.448      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -2.008 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.446      ;
; -1.981 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.418      ;
; -1.980 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.417      ;
; -1.980 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.417      ;
; -1.979 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.416      ;
; -1.979 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.416      ;
; -1.970 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.407      ;
; -1.970 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.407      ;
; -1.964 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.401      ;
; -1.951 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.388      ;
; -1.950 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.387      ;
; -1.950 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.387      ;
; -1.949 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.386      ;
; -1.949 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.386      ;
; -1.940 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.377      ;
; -1.940 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.377      ;
; -1.938 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.173     ; 3.245      ;
; -1.934 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.371      ;
; -1.917 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.138     ; 3.354      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -4.275 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.644     ; 5.107      ;
; -4.224 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.616     ; 5.082      ;
; -4.139 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.642     ; 4.973      ;
; -4.088 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.619     ; 4.943      ;
; -3.945 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.648     ; 4.773      ;
; -3.840 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.619     ; 4.695      ;
; -3.819 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.638     ; 4.657      ;
; -3.664 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.619     ; 4.519      ;
; -2.479 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.390     ; 3.565      ;
; -2.417 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.367     ; 3.524      ;
; -2.376 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.594      ;
; -2.375 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.593      ;
; -2.375 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.593      ;
; -2.374 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.592      ;
; -2.374 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.592      ;
; -2.365 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.583      ;
; -2.365 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.583      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.363 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.582      ;
; -2.359 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.577      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.328 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.547      ;
; -2.312 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.530      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.309 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.528      ;
; -2.307 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.392     ; 3.391      ;
; -2.287 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.396     ; 3.367      ;
; -2.258 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.364     ; 3.368      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.229 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.448      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.227 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.446      ;
; -2.200 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.418      ;
; -2.199 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.417      ;
; -2.199 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.417      ;
; -2.198 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.416      ;
; -2.198 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.416      ;
; -2.189 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.407      ;
; -2.189 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.407      ;
; -2.183 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.401      ;
; -2.170 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.388      ;
; -2.169 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.387      ;
; -2.169 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.387      ;
; -2.168 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.386      ;
; -2.168 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.386      ;
; -2.159 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.377      ;
; -2.159 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.377      ;
; -2.157 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.388     ; 3.245      ;
; -2.153 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.371      ;
; -2.136 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 3.354      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
; -2.115 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.352     ; 3.334      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.000 ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.365        ; 0.000      ; 4.345      ;
; 0.402  ; genlock:inst8|dac_step[1]                                                                                ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.897      ;
; 0.402  ; genlock:inst8|dac_step[2]                                                                                ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.897      ;
; 0.403  ; genlock:inst8|dac_step[0]                                                                                ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.410     ; 2.897      ;
; 0.531  ; sdram:inst|SdrAdr[11]                                                                                    ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.787      ;
; 0.535  ; sdram:inst|SdrAdr[10]                                                                                    ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.787      ;
; 0.535  ; sdram:inst|SdrCmd[2]                                                                                     ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.787      ;
; 0.535  ; sdram:inst|SdrCmd[1]                                                                                     ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.787      ;
; 0.536  ; sdram:inst|SdrAdr[9]                                                                                     ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.387     ; 2.787      ;
; 0.536  ; sdram:inst|SdrAdr[0]                                                                                     ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.387     ; 2.787      ;
; 0.538  ; sdram:inst|SdrCmd[0]                                                                                     ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.787      ;
; 0.539  ; sdram:inst|SdrDat[1]                                                                                     ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.384     ; 2.787      ;
; 0.539  ; sdram:inst|SdrDat[0]                                                                                     ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.384     ; 2.787      ;
; 0.541  ; sdram:inst|SdrDat[6]                                                                                     ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.382     ; 2.787      ;
; 0.541  ; sdram:inst|SdrDat[5]                                                                                     ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.382     ; 2.787      ;
; 0.543  ; sdram:inst|SdrDat[4]                                                                                     ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.380     ; 2.787      ;
; 0.543  ; sdram:inst|SdrDat[15]                                                                                    ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.380     ; 2.787      ;
; 0.608  ; sdram:inst|SdrDat[11]                                                                                    ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrDat[10]                                                                                    ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrAdr[4]                                                                                     ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrDat[14]                                                                                    ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrDat[13]                                                                                    ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.609  ; sdram:inst|SdrDat[9]                                                                                     ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrDat[8]                                                                                     ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrAdr[2]                                                                                     ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrAdr[1]                                                                                     ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrBa1                                                                                        ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.610  ; sdram:inst|SdrAdr[6]                                                                                     ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.405     ; 2.695      ;
; 0.610  ; sdram:inst|SdrAdr[3]                                                                                     ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.405     ; 2.695      ;
; 0.611  ; sdram:inst|SdrDat[2]                                                                                     ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.695      ;
; 0.611  ; sdram:inst|SdrAdr[5]                                                                                     ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.695      ;
; 0.611  ; sdram:inst|SdrBa0                                                                                        ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.695      ;
; 0.612  ; sdram:inst|SdrAdr[7]                                                                                     ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrDat[7]                                                                                     ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrLdq                                                                                        ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrDat[12]                                                                                    ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrLdq~_Duplicate_1                                                                           ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.625  ; sdram:inst|SdrDat[3]                                                                                     ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.693      ;
; 0.632  ; sdram:inst|SdrAdr[8]                                                                                     ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.693      ;
; 0.634  ; sdram:inst|SdrAdr[12]                                                                                    ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.693      ;
; 0.650  ; sdram:inst|SdrDat[1]~en                                                                                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.371     ; 2.689      ;
; 0.650  ; sdram:inst|SdrDat[0]~en                                                                                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.371     ; 2.689      ;
; 0.652  ; sdram:inst|SdrDat[6]~en                                                                                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.369     ; 2.689      ;
; 0.652  ; sdram:inst|SdrDat[5]~en                                                                                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.369     ; 2.689      ;
; 0.654  ; sdram:inst|SdrDat[4]~en                                                                                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.367     ; 2.689      ;
; 0.654  ; sdram:inst|SdrDat[15]~en                                                                                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.367     ; 2.689      ;
; 0.735  ; sdram:inst|SdrDat[3]~en                                                                                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.379     ; 2.596      ;
; 0.751  ; sdram:inst|SdrDat[11]~en                                                                                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.751  ; sdram:inst|SdrDat[10]~en                                                                                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.751  ; sdram:inst|SdrDat[14]~en                                                                                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.751  ; sdram:inst|SdrDat[13]~en                                                                                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.752  ; sdram:inst|SdrDat[9]~en                                                                                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.410     ; 2.548      ;
; 0.752  ; sdram:inst|SdrDat[8]~en                                                                                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.410     ; 2.548      ;
; 0.754  ; sdram:inst|SdrDat[2]~en                                                                                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.408     ; 2.548      ;
; 0.755  ; sdram:inst|SdrDat[7]~en                                                                                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.548      ;
; 0.755  ; sdram:inst|SdrDat[12]~en                                                                                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.548      ;
; 2.353  ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 0.000      ; 4.357      ;
; 2.411  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.252      ;
; 2.417  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.246      ;
; 2.524  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.139      ;
; 2.530  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.133      ;
; 2.598  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.065      ;
; 2.644  ; sdram:inst|refreshDelayCounter[3]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.019      ;
; 2.650  ; sdram:inst|refreshDelayCounter[3]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.013      ;
; 2.653  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.011      ;
; 2.664  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.415     ; 5.551      ;
; 2.721  ; sdram:inst|refreshDelayCounter[2]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.942      ;
; 2.727  ; sdram:inst|refreshDelayCounter[2]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.936      ;
; 2.736  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.929      ;
; 2.749  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.907      ;
; 2.762  ; genlock:inst8|magenta[2]                                                                                 ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.913      ;
; 2.805  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.859      ;
; 2.822  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.844      ;
; 2.884  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.786      ;
; 2.898  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.758      ;
; 2.900  ; sdram:inst|SdrRoutineSeq[3]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.756      ;
; 2.910  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.754      ;
; 2.920  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.734      ;
; 2.945  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.718      ;
; 2.962  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.708      ;
; 2.968  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.695      ;
; 2.984  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.670      ;
; 2.986  ; genlock:inst8|pixel_adc[2]                                                                               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.678      ;
; 2.995  ; genlock:inst8|hcount[1]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.675      ;
; 3.021  ; genlock:inst8|\process_pixel:pixel[2]                                                                    ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.654      ;
; 3.024  ; genlock:inst8|hcount[1]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.630      ;
; 3.032  ; genlock:inst8|pixel_adc[2]                                                                               ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.631      ;
; 3.041  ; genlock:inst8|hcount[3]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.629      ;
; 3.043  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.613      ;
; 3.049  ; sdram:inst|SdrRoutineSeq[3]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.607      ;
; 3.049  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.614      ;
; 3.050  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrCmd[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.114     ; 5.466      ;
; 3.058  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.598      ;
; 3.060  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.596      ;
; 3.062  ; genlock:inst8|hcount[3]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.592      ;
; 3.072  ; genlock:inst8|\process_pixel:pixel[2]                                                                    ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.049     ; 5.604      ;
; 3.075  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrLdq                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.081     ; 5.472      ;
; 3.075  ; sdram:inst|SdrRoutineSeq[8]                                                                              ; sdram:inst|SdrLdq                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.081     ; 5.472      ;
; 3.076  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrAdr[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 5.474      ;
; 3.076  ; sdram:inst|SdrRoutineSeq[8]                                                                              ; sdram:inst|SdrAdr[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 5.474      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                     ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.033 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.577      ;
; 0.033 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.577      ;
; 0.033 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.577      ;
; 0.033 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.577      ;
; 0.033 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.577      ;
; 0.033 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.577      ;
; 0.034 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.577      ;
; 0.034 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.577      ;
; 0.034 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.577      ;
; 0.034 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.577      ;
; 0.234 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.777      ;
; 0.234 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.777      ;
; 0.234 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.777      ;
; 0.246 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.789      ;
; 0.246 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.790      ;
; 0.246 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.790      ;
; 0.247 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.790      ;
; 0.247 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.791      ;
; 0.248 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.791      ;
; 0.248 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.791      ;
; 0.248 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.792      ;
; 0.249 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.793      ;
; 0.250 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.793      ;
; 0.254 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.797      ;
; 0.258 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.801      ;
; 0.265 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.808      ;
; 0.267 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.810      ;
; 0.267 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.811      ;
; 0.287 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.830      ;
; 0.357 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.385 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.928      ;
; 0.386 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 0.929      ;
; 0.438 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 0.982      ;
; 0.480 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.023      ;
; 0.508 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.051      ;
; 0.521 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.065      ;
; 0.522 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.065      ;
; 0.522 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.066      ;
; 0.522 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.065      ;
; 0.522 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.065      ;
; 0.522 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.065      ;
; 0.524 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.067      ;
; 0.529 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.072      ;
; 0.534 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.078      ;
; 0.534 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.077      ;
; 0.534 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.078      ;
; 0.535 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.079      ;
; 0.535 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.078      ;
; 0.536 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.080      ;
; 0.536 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.079      ;
; 0.536 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.080      ;
; 0.537 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.081      ;
; 0.537 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.080      ;
; 0.537 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.081      ;
; 0.537 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.080      ;
; 0.539 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.082      ;
; 0.539 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.082      ;
; 0.541 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.084      ;
; 0.545 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.088      ;
; 0.547 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.090      ;
; 0.554 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.097      ;
; 0.556 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.099      ;
; 0.558 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.777      ;
; 0.570 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.793      ;
; 0.578 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.797      ;
; 0.582 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.801      ;
; 0.589 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.808      ;
; 0.591 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.811      ;
; 0.595 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.139      ;
; 0.606 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.150      ;
; 0.611 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.830      ;
; 0.614 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.157      ;
; 0.616 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.159      ;
; 0.618 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.161      ;
; 0.631 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.175      ;
; 0.632 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.175      ;
; 0.632 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.176      ;
; 0.632 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.352      ; 1.175      ;
; 0.633 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.353      ; 1.177      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                     ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.256 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.577      ;
; 0.256 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.577      ;
; 0.256 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.577      ;
; 0.256 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.577      ;
; 0.256 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.577      ;
; 0.256 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.577      ;
; 0.257 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.577      ;
; 0.257 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.577      ;
; 0.257 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.577      ;
; 0.257 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.577      ;
; 0.457 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.777      ;
; 0.457 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.777      ;
; 0.457 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.777      ;
; 0.469 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.789      ;
; 0.469 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.790      ;
; 0.469 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.790      ;
; 0.470 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.790      ;
; 0.470 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.791      ;
; 0.471 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.791      ;
; 0.471 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.791      ;
; 0.471 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.792      ;
; 0.472 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.793      ;
; 0.473 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.793      ;
; 0.477 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.797      ;
; 0.481 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.801      ;
; 0.488 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.808      ;
; 0.490 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.810      ;
; 0.490 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.811      ;
; 0.510 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.830      ;
; 0.558 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.777      ;
; 0.570 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.793      ;
; 0.578 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.797      ;
; 0.582 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.801      ;
; 0.589 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.808      ;
; 0.591 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.811      ;
; 0.608 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.928      ;
; 0.609 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 0.929      ;
; 0.611 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.830      ;
; 0.661 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 0.982      ;
; 0.703 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.023      ;
; 0.709 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.928      ;
; 0.710 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 0.929      ;
; 0.731 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.051      ;
; 0.744 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.065      ;
; 0.745 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.065      ;
; 0.745 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.066      ;
; 0.745 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.065      ;
; 0.745 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.065      ;
; 0.745 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.065      ;
; 0.747 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.067      ;
; 0.752 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.072      ;
; 0.757 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.078      ;
; 0.757 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.077      ;
; 0.757 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.078      ;
; 0.758 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.079      ;
; 0.758 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.078      ;
; 0.759 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.080      ;
; 0.759 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.079      ;
; 0.759 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.080      ;
; 0.760 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.081      ;
; 0.760 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.080      ;
; 0.760 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.081      ;
; 0.760 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.080      ;
; 0.762 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.082      ;
; 0.762 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.082      ;
; 0.762 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.063      ; 0.982      ;
; 0.764 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.084      ;
; 0.768 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.088      ;
; 0.770 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.090      ;
; 0.777 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.097      ;
; 0.779 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.099      ;
; 0.804 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 1.023      ;
; 0.818 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.139      ;
; 0.829 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.138      ; 1.150      ;
; 0.832 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.062      ; 1.051      ;
; 0.837 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.157      ;
; 0.839 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.159      ;
; 0.841 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.137      ; 1.161      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.292 ; genlock:inst8|col_number[6]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.859      ;
; 0.293 ; genlock:inst8|col_number[9]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.860      ;
; 0.294 ; genlock:inst8|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.861      ;
; 0.296 ; genlock:inst8|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.863      ;
; 0.301 ; genlock:inst8|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.868      ;
; 0.302 ; genlock:inst8|pixel_out[0]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.870      ;
; 0.304 ; genlock:inst8|pixel_out[2]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.873      ;
; 0.304 ; genlock:inst8|pixel_out[3]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.873      ;
; 0.310 ; genlock:inst8|pixel_out[7]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.878      ;
; 0.312 ; genlock:inst8|col_number[4]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.879      ;
; 0.314 ; genlock:inst8|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.882      ;
; 0.316 ; genlock:inst8|pixel_out[6]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.884      ;
; 0.323 ; genlock:inst8|col_number[8]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.890      ;
; 0.328 ; genlock:inst8|col_number[7]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.895      ;
; 0.335 ; genlock:inst8|col_number[2]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.902      ;
; 0.346 ; genlock:inst8|pixel_out[1]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.914      ;
; 0.348 ; genlock:inst8|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.915      ;
; 0.349 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.376      ; 0.912      ;
; 0.357 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; genlock:inst8|frame[0]                ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; genlock:inst8|artifact_mode           ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; genlock:inst8|vcount[0]               ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; genlock:inst8|hcount[0]               ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.377 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.596      ;
; 0.378 ; genlock:inst8|vcount[13]              ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.596      ;
; 0.390 ; genlock:inst8|hcount[13]              ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.609      ;
; 0.392 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.610      ;
; 0.399 ; genlock:inst8|shrink                  ; genlock:inst8|front_porch[5]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.618      ;
; 0.401 ; genlock:inst8|shrink                  ; genlock:inst8|front_porch[6]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.620      ;
; 0.407 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[4]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.626      ;
; 0.428 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.009      ;
; 0.442 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.023      ;
; 0.447 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.028      ;
; 0.451 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.032      ;
; 0.453 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.034      ;
; 0.456 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.037      ;
; 0.459 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.040      ;
; 0.460 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.041      ;
; 0.463 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.044      ;
; 0.491 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.068      ;
; 0.502 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.083      ;
; 0.526 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.745      ;
; 0.536 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|\process_pixel:pixel[1]                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.541 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.759      ;
; 0.544 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.762      ;
; 0.544 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.762      ;
; 0.547 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|refreshDelayCounter[9]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.124      ;
; 0.548 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; sdram:inst|refreshDelayCounter[17]    ; sdram:inst|refreshDelayCounter[17]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; sdram:inst|refreshDelayCounter[18]    ; sdram:inst|refreshDelayCounter[18]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.550 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.553 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[16]    ; sdram:inst|refreshDelayCounter[16]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.773      ;
; 0.557 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.559 ; genlock:inst8|vcount[12]              ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.138      ;
; 0.562 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; sdram:inst|SdrAddress[16]             ; sdram:inst|SdrAddress[16]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.780      ;
; 0.564 ; genlock:inst8|vcount[11]              ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.782      ;
; 0.564 ; genlock:inst8|mode                    ; genlock:inst8|magenta[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.782      ;
; 0.565 ; genlock:inst8|mode                    ; genlock:inst8|darkgray[0]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.783      ;
; 0.568 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.785      ;
; 0.570 ; genlock:inst8|hcount[2]               ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrRoutineSeq[2]           ; sdram:inst|SdrRoutineSeq[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutineSeq[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|colStoreNr[5]              ; sdram:inst|colStoreNr[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; genlock:inst8|vcount[7]               ; genlock:inst8|vcount[7]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutineSeq[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; sdram:inst|colStoreNr[4]              ; sdram:inst|colStoreNr[4]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; genlock:inst8|vcount[10]              ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; sdram:inst|colStoreNr[3]              ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAddress[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 3.931 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 4.630      ;
; 3.931 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 4.630      ;
; 4.352 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.221      ;
; 4.352 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.221      ;
; 4.612 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 3.948      ;
; 5.033 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 3.539      ;
; 6.011 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 2.658      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.017 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 2.649      ;
; 6.432 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.249      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 6.438 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 2.240      ;
; 7.090 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.066     ; 1.569      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.435      ;
; 7.334 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.328      ;
; 7.360 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.304      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.938 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.156      ;
; 0.994 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.213      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.294      ;
; 1.223 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.439      ;
; 1.856 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.091      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 1.859 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.092      ;
; 2.239 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.462      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 2.242 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.463      ;
; 3.153 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.330      ;
; 3.536 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.701      ;
; 3.767 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.945      ;
; 3.767 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.945      ;
; 4.150 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 4.316      ;
; 4.150 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 4.316      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.095 ; 4.325        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.097 ; 4.327        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.097 ; 4.327        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[0]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[10]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[11]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[12]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[13]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[14]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[15]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[16]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[17]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[18]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[19]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[1]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[20]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[21]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[22]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[23]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[2]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[3]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[4]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[5]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[6]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[7]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[8]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[9]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[0]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[2]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[3]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[8]                                                                                ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[2]                                                                     ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|darkgray[0]                                                                                 ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[2]                                                                                  ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|mode                                                                                        ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[3]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[4]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[5]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[6]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[7]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[8]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[9]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[0]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[10]                                                                                  ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[11]                                                                                  ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[12]                                                                                  ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[13]                                                                                  ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[1]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[2]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[3]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[4]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[5]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[6]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[7]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[8]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[9]                                                                                   ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[4]                                                                                ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[5]                                                                                ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[6]                                                                                ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[7]                                                                                ;
; 4.119 ; 4.335        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[9]                                                                                ;
; 4.120 ; 4.336        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|store_req                                                                                   ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[6]                                                                   ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[0]                                                                              ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[17]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[18]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[19]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[20]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[21]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[22]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[23]                                                                                 ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[0]                                                                               ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[10]                                                                              ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[11]                                                                              ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[1]                                                                               ;
; 4.121 ; 4.337        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[2]                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 17.192 ; 17.408       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 17.197 ; 17.413       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 17.198 ; 17.414       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 17.224 ; 17.454       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.228 ; 17.458       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.296 ; 17.446       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 17.296 ; 17.446       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 17.297 ; 17.447       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 17.300 ; 17.450       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 17.300 ; 17.450       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 17.300 ; 17.450       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 17.300 ; 17.450       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 17.300 ; 17.450       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 17.300 ; 17.450       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 17.302 ; 17.452       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 17.311 ; 17.466       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 17.314 ; 17.469       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 17.314 ; 17.469       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 17.314 ; 17.469       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 17.315 ; 17.470       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 17.315 ; 17.470       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 17.315 ; 17.470       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 17.317 ; 17.472       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 17.317 ; 17.472       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 17.318 ; 17.473       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 17.321 ; 17.505       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 17.321 ; 17.505       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 17.321 ; 17.505       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 17.321 ; 17.505       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 17.322 ; 17.506       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.583 ; 19.813       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.599 ; 19.815       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.605 ; 19.821       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.606 ; 19.822       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.606 ; 19.822       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.606 ; 19.822       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.606 ; 19.822       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.632 ; 19.862       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.665 ; 19.820       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.668 ; 19.823       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.668 ; 19.823       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.668 ; 19.823       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.669 ; 19.824       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.669 ; 19.824       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.669 ; 19.824       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.671 ; 19.826       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.671 ; 19.826       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.672 ; 19.827       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.676 ; 19.860       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.682 ; 19.866       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.703 ; 19.853       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.703 ; 19.853       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.704 ; 19.854       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.707 ; 19.857       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.255 ; 4.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.460 ; 4.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.651 ; 5.000 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.054 ; 4.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.768 ; 4.239 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.684 ; 4.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.669 ; 4.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.405 ; 3.850 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.842 ; 4.307 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.054 ; 4.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.673 ; 4.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.645 ; 4.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.631 ; 4.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.754 ; 4.261 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.823 ; 4.360 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.650 ; 4.147 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.696 ; 4.183 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.803 ; 4.314 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.615 ; 4.093 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.920 ; 4.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; 4.037 ; 4.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.805 ; 4.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.641 ; 4.122 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.668 ; 4.165 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.655 ; 4.144 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.732 ; 4.239 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 3.291 ; 3.318 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 3.139 ; 3.218 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.462 ; -3.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.539 ; -3.907 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.250 ; -3.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.695 ; -3.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.042 ; -3.490 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.962 ; -3.410 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.945 ; -3.409 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.695 ; -3.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.110 ; -3.554 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.315 ; -3.755 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.952 ; -3.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.921 ; -3.406 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.907 ; -3.365 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.023 ; -3.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.090 ; -3.604 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.926 ; -3.401 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.970 ; -3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.071 ; -3.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.892 ; -3.348 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.189 ; -3.636 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; -3.309 ; -3.783 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.088 ; -3.562 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.918 ; -3.377 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.945 ; -3.419 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.931 ; -3.399 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -3.003 ; -3.489 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.557 ; -1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.655 ; -1.726 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.607 ; 3.672 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.608 ; 3.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.608 ; 3.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.544 ; 3.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.443 ; 3.421 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.544 ; 3.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.441 ; 3.419 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.536 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.536 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.536 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.450 ; 3.428 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.537 ; 3.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 5.715 ; 5.687 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.717 ; 5.689 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.782 ; 5.753 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.780 ; 5.751 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.787 ; 5.758 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.777 ; 5.748 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 5.604 ; 5.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 5.606 ; 5.578 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 5.671 ; 5.642 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 5.669 ; 5.640 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 5.676 ; 5.647 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 5.666 ; 5.637 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.189 ; 3.254 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.190 ; 3.255 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.190 ; 3.255 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.023 ; 3.001 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.120 ; 3.091 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.047 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.049 ; 3.021 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.047 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.025 ; 3.003 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.120 ; 3.091 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.121 ; 3.092 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.125 ; 3.096 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.023 ; 3.001 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.047 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.122 ; 3.093 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.312 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.031 ; 3.009 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.117 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.117 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.031 ; 3.009 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.113 ; 3.084 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.116 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.116 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.113 ; 3.084 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.122 ; 3.093 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.119 ; 3.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.300 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.203 ; 5.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 5.203 ; 5.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 5.203 ; 5.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.206 ; 5.178 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.271 ; 5.242 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.202 ; 5.174 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.269 ; 5.240 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.275 ; 5.246 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.265 ; 5.236 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.202 ; 5.174 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 5.099 ; 5.071 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 5.099 ; 5.071 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 5.099 ; 5.071 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 5.102 ; 5.074 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 5.167 ; 5.138 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 5.098 ; 5.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 5.165 ; 5.136 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 5.171 ; 5.142 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 5.161 ; 5.132 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 5.098 ; 5.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.282 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.367 ; 3.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.367 ; 3.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.287 ; 3.208 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.282 ; 3.218 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.363 ; 3.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.365 ; 3.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.365 ; 3.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.286 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.289 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.289 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.286 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.363 ; 3.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.865 ; 2.791 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.950 ; 2.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.950 ; 2.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.871 ; 2.792 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.865 ; 2.801 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.946 ; 2.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.949 ; 2.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.949 ; 2.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.870 ; 2.791 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.870 ; 2.791 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.946 ; 2.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.241     ; 3.320     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.352     ; 3.425     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.352     ; 3.425     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.242     ; 3.321     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.276     ; 3.340     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.348     ; 3.421     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.350     ; 3.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.350     ; 3.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.241     ; 3.320     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.244     ; 3.323     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.244     ; 3.323     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.241     ; 3.320     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.348     ; 3.421     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.824     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.932     ; 3.005     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.932     ; 3.005     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.825     ; 2.904     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.856     ; 2.920     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.928     ; 3.001     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.931     ; 3.004     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.931     ; 3.004     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.824     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.824     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.928     ; 3.001     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 85.06 MHz  ; 85.06 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 105.32 MHz ; 105.32 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 200.28 MHz ; 200.28 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[2] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[1] ; -7.820 ; -156.149      ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; -3.661 ; -87.567       ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; -1.513 ; -1.513        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.023 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.216 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.285 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.333 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.846 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.106  ; 0.000         ;
; CLOCK_50                                          ; 9.817  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; 17.163 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.577 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -7.820 ; vgaout:inst7|vga_out[8]                                                                                   ; VGAR1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.925     ; 2.455      ;
; -7.817 ; vgaout:inst7|vga_out[6]                                                                                   ; VGAG2                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.922     ; 2.455      ;
; -7.816 ; vgaout:inst7|vga_out[7]                                                                                   ; VGAR0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.921     ; 2.455      ;
; -7.811 ; vgaout:inst7|vga_out[9]                                                                                   ; VGAR2                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.916     ; 2.455      ;
; -7.734 ; vgaout:inst7|vga_out[5]                                                                                   ; VGAG1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.941     ; 2.353      ;
; -7.732 ; vgaout:inst7|vga_out[4]                                                                                   ; VGAG0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.939     ; 2.353      ;
; -7.731 ; vgaout:inst7|vga_out[0]                                                                                   ; VGAVS                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.938     ; 2.353      ;
; -7.731 ; vgaout:inst7|vga_out[1]                                                                                   ; VGAHS                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.938     ; 2.353      ;
; -7.731 ; vgaout:inst7|vga_out[2]                                                                                   ; VGAB0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.938     ; 2.353      ;
; -7.731 ; vgaout:inst7|vga_out[3]                                                                                   ; VGAB1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -4.938     ; 2.353      ;
; -3.472 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.380     ; 4.577      ;
; -3.445 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.359     ; 4.569      ;
; -3.374 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.379     ; 4.480      ;
; -3.359 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.361     ; 4.481      ;
; -3.232 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.384     ; 4.333      ;
; -3.100 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.362     ; 4.221      ;
; -3.067 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.376     ; 4.176      ;
; -2.945 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.362     ; 4.066      ;
; -1.859 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.157     ; 3.187      ;
; -1.825 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.139     ; 3.169      ;
; -1.800 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.250      ;
; -1.800 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.250      ;
; -1.799 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.249      ;
; -1.799 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.249      ;
; -1.798 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.248      ;
; -1.792 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.242      ;
; -1.792 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.242      ;
; -1.784 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.234      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.784 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.235      ;
; -1.746 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.196      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.729 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.180      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.709 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.160      ;
; -1.691 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.158     ; 3.018      ;
; -1.689 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.162     ; 3.012      ;
; -1.668 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.137     ; 3.014      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.657 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.108      ;
; -1.652 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.102      ;
; -1.652 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.102      ;
; -1.651 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.101      ;
; -1.651 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.101      ;
; -1.650 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.100      ;
; -1.644 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.094      ;
; -1.644 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.643 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.094      ;
; -1.636 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.086      ;
; -1.618 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.068      ;
; -1.618 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.068      ;
; -1.617 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.067      ;
; -1.617 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.067      ;
; -1.616 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.066      ;
; -1.610 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.060      ;
; -1.610 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.060      ;
; -1.602 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.052      ;
; -1.598 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.125     ; 3.048      ;
; -1.592 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.124     ; 3.043      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -3.661 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.565     ; 4.577      ;
; -3.634 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.544     ; 4.569      ;
; -3.563 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.564     ; 4.480      ;
; -3.548 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.546     ; 4.481      ;
; -3.421 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.569     ; 4.333      ;
; -3.289 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.547     ; 4.221      ;
; -3.256 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.561     ; 4.176      ;
; -3.134 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.547     ; 4.066      ;
; -2.048 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.342     ; 3.187      ;
; -2.014 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.324     ; 3.169      ;
; -1.989 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.250      ;
; -1.989 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.250      ;
; -1.988 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.249      ;
; -1.988 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.249      ;
; -1.987 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.248      ;
; -1.981 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.242      ;
; -1.981 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.242      ;
; -1.973 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.234      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.973 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.235      ;
; -1.935 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.196      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.918 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.180      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.898 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.160      ;
; -1.880 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.343     ; 3.018      ;
; -1.878 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.347     ; 3.012      ;
; -1.857 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.322     ; 3.014      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.846 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.108      ;
; -1.841 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.102      ;
; -1.841 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.102      ;
; -1.840 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.101      ;
; -1.840 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.101      ;
; -1.839 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.100      ;
; -1.833 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.094      ;
; -1.833 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.832 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.094      ;
; -1.825 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.086      ;
; -1.807 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.068      ;
; -1.807 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.068      ;
; -1.806 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.067      ;
; -1.806 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.067      ;
; -1.805 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.066      ;
; -1.799 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.060      ;
; -1.799 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.060      ;
; -1.791 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.052      ;
; -1.787 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.310     ; 3.048      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.781 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.309     ; 3.043      ;
; -1.757 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.320     ; 2.916      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.513 ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.365        ; 0.000      ; 3.858      ;
; 1.146  ; genlock:inst8|dac_step[1]                                                                                ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.535      ;
; 1.146  ; genlock:inst8|dac_step[2]                                                                                ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.535      ;
; 1.147  ; genlock:inst8|dac_step[0]                                                                                ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.028     ; 2.535      ;
; 1.237  ; sdram:inst|SdrAdr[11]                                                                                    ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.455      ;
; 1.241  ; sdram:inst|SdrAdr[10]                                                                                    ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.241  ; sdram:inst|SdrAdr[9]                                                                                     ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.241  ; sdram:inst|SdrCmd[2]                                                                                     ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.241  ; sdram:inst|SdrCmd[1]                                                                                     ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.241  ; sdram:inst|SdrAdr[0]                                                                                     ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.243  ; sdram:inst|SdrCmd[0]                                                                                     ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.455      ;
; 1.244  ; sdram:inst|SdrDat[1]                                                                                     ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.455      ;
; 1.244  ; sdram:inst|SdrDat[0]                                                                                     ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.455      ;
; 1.247  ; sdram:inst|SdrDat[6]                                                                                     ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.008     ; 2.455      ;
; 1.247  ; sdram:inst|SdrDat[5]                                                                                     ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.008     ; 2.455      ;
; 1.248  ; sdram:inst|SdrDat[4]                                                                                     ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.007     ; 2.455      ;
; 1.248  ; sdram:inst|SdrDat[15]                                                                                    ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.007     ; 2.455      ;
; 1.331  ; sdram:inst|SdrAdr[4]                                                                                     ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.026     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[11]                                                                                    ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[10]                                                                                    ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[9]                                                                                     ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[8]                                                                                     ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrAdr[2]                                                                                     ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[14]                                                                                    ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrAdr[1]                                                                                     ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[13]                                                                                    ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.333  ; sdram:inst|SdrAdr[6]                                                                                     ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.353      ;
; 1.333  ; sdram:inst|SdrAdr[3]                                                                                     ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.353      ;
; 1.333  ; sdram:inst|SdrBa1                                                                                        ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.353      ;
; 1.334  ; sdram:inst|SdrDat[2]                                                                                     ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.353      ;
; 1.334  ; sdram:inst|SdrAdr[5]                                                                                     ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.353      ;
; 1.334  ; sdram:inst|SdrBa0                                                                                        ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.353      ;
; 1.335  ; sdram:inst|SdrDat[7]                                                                                     ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.022     ; 2.353      ;
; 1.336  ; sdram:inst|SdrAdr[7]                                                                                     ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.336  ; sdram:inst|SdrLdq                                                                                        ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.336  ; sdram:inst|SdrDat[12]                                                                                    ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.336  ; sdram:inst|SdrLdq~_Duplicate_1                                                                           ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.342  ; sdram:inst|SdrDat[3]                                                                                     ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.350      ;
; 1.346  ; sdram:inst|SdrDat[1]~en                                                                                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.998     ; 2.366      ;
; 1.346  ; sdram:inst|SdrDat[0]~en                                                                                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.998     ; 2.366      ;
; 1.348  ; sdram:inst|SdrAdr[8]                                                                                     ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.350      ;
; 1.349  ; sdram:inst|SdrDat[6]~en                                                                                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.995     ; 2.366      ;
; 1.349  ; sdram:inst|SdrDat[5]~en                                                                                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.995     ; 2.366      ;
; 1.350  ; sdram:inst|SdrAdr[12]                                                                                    ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.350      ;
; 1.350  ; sdram:inst|SdrDat[4]~en                                                                                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.994     ; 2.366      ;
; 1.350  ; sdram:inst|SdrDat[15]~en                                                                                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.994     ; 2.366      ;
; 1.445  ; sdram:inst|SdrDat[3]~en                                                                                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.005     ; 2.260      ;
; 1.467  ; sdram:inst|SdrDat[11]~en                                                                                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[10]~en                                                                                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[9]~en                                                                                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[8]~en                                                                                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[14]~en                                                                                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[13]~en                                                                                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.469  ; sdram:inst|SdrDat[2]~en                                                                                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.027     ; 2.214      ;
; 1.470  ; sdram:inst|SdrDat[7]~en                                                                                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.026     ; 2.214      ;
; 1.471  ; sdram:inst|SdrDat[12]~en                                                                                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.214      ;
; 2.856  ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 0.000      ; 3.854      ;
; 3.084  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.588      ;
; 3.087  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.585      ;
; 3.205  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.467      ;
; 3.208  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.464      ;
; 3.270  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.400      ;
; 3.295  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.368     ; 4.972      ;
; 3.304  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.367      ;
; 3.310  ; sdram:inst|refreshDelayCounter[3]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.362      ;
; 3.313  ; sdram:inst|refreshDelayCounter[3]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.359      ;
; 3.359  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.306      ;
; 3.370  ; sdram:inst|refreshDelayCounter[2]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.302      ;
; 3.373  ; sdram:inst|refreshDelayCounter[2]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.299      ;
; 3.399  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.274      ;
; 3.433  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.238      ;
; 3.434  ; genlock:inst8|magenta[2]                                                                                 ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.042     ; 5.249      ;
; 3.470  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.195      ;
; 3.480  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.194      ;
; 3.523  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.148      ;
; 3.528  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.133      ;
; 3.528  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 5.150      ;
; 3.528  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 5.150      ;
; 3.535  ; sdram:inst|SdrRoutineSeq[3]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.130      ;
; 3.537  ; genlock:inst8|hcount[1]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.124      ;
; 3.537  ; genlock:inst8|hcount[1]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 5.141      ;
; 3.549  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.112      ;
; 3.553  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.117      ;
; 3.564  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.108      ;
; 3.566  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrAdr[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.073     ; 4.994      ;
; 3.566  ; sdram:inst|SdrRoutineSeq[8]                                                                              ; sdram:inst|SdrAdr[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.073     ; 4.994      ;
; 3.582  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.338     ; 4.713      ;
; 3.582  ; genlock:inst8|pixel_adc[2]                                                                               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.089      ;
; 3.588  ; genlock:inst8|hcount[3]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.073      ;
; 3.588  ; genlock:inst8|hcount[3]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 5.090      ;
; 3.617  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.048      ;
; 3.619  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrLdq                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 4.938      ;
; 3.619  ; sdram:inst|SdrRoutineSeq[8]                                                                              ; sdram:inst|SdrLdq                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 4.938      ;
; 3.627  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.045      ;
; 3.631  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrCmd[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.101     ; 4.903      ;
; 3.650  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrLdq~_Duplicate_1            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 4.907      ;
; 3.650  ; sdram:inst|SdrRoutineSeq[8]                                                                              ; sdram:inst|SdrLdq~_Duplicate_1            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 4.907      ;
; 3.655  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrDat[15]~en                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.104     ; 4.852      ;
; 3.655  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrDat[4]~en                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.104     ; 4.852      ;
; 3.655  ; sdram:inst|SdrRoutineSeq[3]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.010      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.023 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.511      ;
; 0.023 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.511      ;
; 0.023 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.511      ;
; 0.023 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.511      ;
; 0.023 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.511      ;
; 0.023 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.511      ;
; 0.024 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.511      ;
; 0.024 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.511      ;
; 0.024 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.511      ;
; 0.024 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.511      ;
; 0.213 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.700      ;
; 0.213 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.700      ;
; 0.215 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.702      ;
; 0.224 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.711      ;
; 0.224 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.712      ;
; 0.225 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.712      ;
; 0.225 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.713      ;
; 0.225 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.713      ;
; 0.227 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.714      ;
; 0.227 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.714      ;
; 0.227 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.715      ;
; 0.228 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.716      ;
; 0.229 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.716      ;
; 0.231 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.718      ;
; 0.235 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.722      ;
; 0.241 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.729      ;
; 0.242 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.729      ;
; 0.243 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.730      ;
; 0.260 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.747      ;
; 0.311 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.356 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.843      ;
; 0.359 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.846      ;
; 0.410 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.898      ;
; 0.445 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.932      ;
; 0.460 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.947      ;
; 0.462 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.949      ;
; 0.462 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.949      ;
; 0.468 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.956      ;
; 0.469 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.956      ;
; 0.472 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.959      ;
; 0.472 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.960      ;
; 0.472 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.959      ;
; 0.473 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.960      ;
; 0.474 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.962      ;
; 0.474 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.962      ;
; 0.474 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.961      ;
; 0.474 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.962      ;
; 0.475 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.962      ;
; 0.478 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.965      ;
; 0.480 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.967      ;
; 0.481 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.969      ;
; 0.481 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.969      ;
; 0.481 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.969      ;
; 0.481 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.968      ;
; 0.483 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 0.971      ;
; 0.484 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.971      ;
; 0.485 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.972      ;
; 0.487 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.974      ;
; 0.488 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.975      ;
; 0.491 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.978      ;
; 0.493 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.980      ;
; 0.500 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 0.987      ;
; 0.501 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.702      ;
; 0.512 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.713      ;
; 0.515 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.718      ;
; 0.523 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.722      ;
; 0.529 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.729      ;
; 0.530 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.730      ;
; 0.548 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.747      ;
; 0.549 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 1.036      ;
; 0.555 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 1.043      ;
; 0.557 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 1.045      ;
; 0.558 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 1.045      ;
; 0.560 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 1.047      ;
; 0.561 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 1.048      ;
; 0.561 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 1.049      ;
; 0.561 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.309      ; 1.048      ;
; 0.561 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 1.049      ;
; 0.564 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.310      ; 1.052      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.216 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.511      ;
; 0.216 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.511      ;
; 0.216 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.511      ;
; 0.216 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.511      ;
; 0.216 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.511      ;
; 0.216 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.511      ;
; 0.217 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.511      ;
; 0.217 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.511      ;
; 0.217 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.511      ;
; 0.217 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.511      ;
; 0.406 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.700      ;
; 0.406 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.700      ;
; 0.408 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.702      ;
; 0.417 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.711      ;
; 0.417 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.712      ;
; 0.418 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.712      ;
; 0.418 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.713      ;
; 0.418 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.713      ;
; 0.420 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.714      ;
; 0.420 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.714      ;
; 0.420 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.715      ;
; 0.421 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.716      ;
; 0.422 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.716      ;
; 0.424 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.718      ;
; 0.428 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.722      ;
; 0.434 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.729      ;
; 0.435 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.729      ;
; 0.436 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.730      ;
; 0.453 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.747      ;
; 0.501 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.702      ;
; 0.512 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.713      ;
; 0.515 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.718      ;
; 0.523 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.722      ;
; 0.529 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.729      ;
; 0.530 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.730      ;
; 0.548 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.747      ;
; 0.549 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.843      ;
; 0.552 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.846      ;
; 0.603 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.898      ;
; 0.638 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.932      ;
; 0.644 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.843      ;
; 0.647 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.846      ;
; 0.653 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.947      ;
; 0.655 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.949      ;
; 0.655 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.949      ;
; 0.661 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.956      ;
; 0.662 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.956      ;
; 0.665 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.959      ;
; 0.665 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.960      ;
; 0.665 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.959      ;
; 0.666 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.960      ;
; 0.667 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.962      ;
; 0.667 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.962      ;
; 0.667 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.961      ;
; 0.667 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.962      ;
; 0.668 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.962      ;
; 0.671 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.965      ;
; 0.673 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.967      ;
; 0.674 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.969      ;
; 0.674 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.969      ;
; 0.674 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.969      ;
; 0.674 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.968      ;
; 0.676 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 0.971      ;
; 0.677 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.971      ;
; 0.678 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.972      ;
; 0.680 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.974      ;
; 0.681 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.975      ;
; 0.684 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.978      ;
; 0.686 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.980      ;
; 0.693 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 0.987      ;
; 0.698 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.056      ; 0.898      ;
; 0.733 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.932      ;
; 0.742 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.124      ; 1.036      ;
; 0.748 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 1.043      ;
; 0.748 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.125      ; 1.045      ;
; 0.750 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.949      ;
; 0.750 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 0.949      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.285 ; genlock:inst8|col_number[9]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.793      ;
; 0.286 ; genlock:inst8|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.794      ;
; 0.287 ; genlock:inst8|col_number[6]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.795      ;
; 0.291 ; genlock:inst8|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.799      ;
; 0.297 ; genlock:inst8|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.805      ;
; 0.300 ; genlock:inst8|pixel_out[2]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.810      ;
; 0.302 ; genlock:inst8|col_number[4]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.810      ;
; 0.302 ; genlock:inst8|pixel_out[0]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.811      ;
; 0.304 ; genlock:inst8|pixel_out[3]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.814      ;
; 0.308 ; genlock:inst8|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.817      ;
; 0.309 ; genlock:inst8|pixel_out[6]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.818      ;
; 0.309 ; genlock:inst8|pixel_out[7]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.818      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; genlock:inst8|frame[0]                ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; genlock:inst8|artifact_mode           ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; genlock:inst8|col_number[8]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.822      ;
; 0.320 ; genlock:inst8|hcount[0]               ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; genlock:inst8|vcount[0]               ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.322 ; genlock:inst8|col_number[7]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.830      ;
; 0.324 ; genlock:inst8|col_number[2]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.832      ;
; 0.334 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.533      ;
; 0.337 ; genlock:inst8|vcount[13]              ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.535      ;
; 0.337 ; genlock:inst8|pixel_out[1]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.846      ;
; 0.339 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.335      ; 0.843      ;
; 0.344 ; genlock:inst8|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.852      ;
; 0.348 ; genlock:inst8|hcount[13]              ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.547      ;
; 0.355 ; genlock:inst8|shrink                  ; genlock:inst8|front_porch[5]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.554      ;
; 0.363 ; genlock:inst8|shrink                  ; genlock:inst8|front_porch[6]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.562      ;
; 0.369 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[4]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.568      ;
; 0.413 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.934      ;
; 0.426 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.947      ;
; 0.429 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.950      ;
; 0.434 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.955      ;
; 0.436 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.957      ;
; 0.438 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.959      ;
; 0.438 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.959      ;
; 0.442 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.963      ;
; 0.445 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 0.966      ;
; 0.474 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.673      ;
; 0.474 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 0.991      ;
; 0.479 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.677      ;
; 0.480 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.678      ;
; 0.481 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.679      ;
; 0.483 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.681      ;
; 0.483 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.681      ;
; 0.483 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.681      ;
; 0.483 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|\process_pixel:pixel[1]                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 1.005      ;
; 0.491 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|refreshDelayCounter[9]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; sdram:inst|refreshDelayCounter[17]    ; sdram:inst|refreshDelayCounter[17]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; sdram:inst|refreshDelayCounter[18]    ; sdram:inst|refreshDelayCounter[18]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; sdram:inst|refreshDelayCounter[16]    ; sdram:inst|refreshDelayCounter[16]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.500 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; genlock:inst8|vcount[12]              ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; sdram:inst|SdrAddress[16]             ; sdram:inst|SdrAddress[16]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; genlock:inst8|vcount[11]              ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; genlock:inst8|mode                    ; genlock:inst8|magenta[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.704      ;
; 0.507 ; genlock:inst8|mode                    ; genlock:inst8|darkgray[0]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.705      ;
; 0.512 ; sdram:inst|SdrRoutineSeq[2]           ; sdram:inst|SdrRoutineSeq[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; genlock:inst8|hcount[2]               ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutineSeq[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[5]              ; sdram:inst|colStoreNr[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; genlock:inst8|vcount[7]               ; genlock:inst8|vcount[7]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutineSeq[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|colStoreNr[4]              ; sdram:inst|colStoreNr[4]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.712      ;
; 0.516 ; genlock:inst8|vcount[10]              ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAddress[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[14]             ; sdram:inst|SdrAddress[14]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[19]             ; sdram:inst|SdrAddress[19]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[21]             ; sdram:inst|SdrAddress[21]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 4.333 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.238      ;
; 4.333 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.238      ;
; 4.703 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.049     ; 3.881      ;
; 4.703 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.049     ; 3.881      ;
; 4.967 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 3.603      ;
; 5.337 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 3.246      ;
; 6.282 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 2.393      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.291 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 2.382      ;
; 6.652 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.036      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 6.661 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 2.025      ;
; 7.265 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 1.401      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.392 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.279      ;
; 7.475 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.194      ;
; 7.509 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.162      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.846 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.044      ;
; 0.897 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.095      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 0.980 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.178      ;
; 1.113 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.308      ;
; 1.673 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.889      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 1.674 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.887      ;
; 2.026 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.229      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.027 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.227      ;
; 2.830 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.986      ;
; 3.183 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.326      ;
; 3.376 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.533      ;
; 3.376 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.533      ;
; 3.729 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 3.873      ;
; 3.729 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 3.873      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.109 ; 4.339        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[0]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[10]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[11]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[12]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[13]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[14]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[15]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[16]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[17]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[18]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[19]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[1]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[20]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[21]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[22]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[23]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[2]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[3]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[4]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[5]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[6]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[7]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[8]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[9]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[1]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[3]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[6]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[7]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[8]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[9]                                                                                ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[6]                                                                               ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[9]                                                                               ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.113 ; 4.343        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[2]                                                                     ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|darkgray[0]                                                                                 ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[2]                                                                                  ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|mode                                                                                        ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[3]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[4]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[5]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[7]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[8]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[0]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[10]                                                                                  ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[11]                                                                                  ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[12]                                                                                  ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[13]                                                                                  ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[1]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[2]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[3]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[4]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[5]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[6]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[7]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[8]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[9]                                                                                   ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[0]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[10]                                                                              ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[11]                                                                              ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[1]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[2]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[3]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[4]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[5]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[6]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[7]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[8]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[9]                                                                               ;
; 4.114 ; 4.330        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|rowLoadAck                                                                                     ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[6]                                                                   ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[0]                                                                              ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|store_req                                                                                   ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.878  ; 9.878        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.121 ; 10.121       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 17.163 ; 17.379       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 17.167 ; 17.383       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 17.168 ; 17.384       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 17.203 ; 17.433       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.251 ; 17.481       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.262 ; 17.412       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 17.263 ; 17.413       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 17.264 ; 17.414       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 17.268 ; 17.418       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 17.344 ; 17.499       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 17.344 ; 17.499       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 17.344 ; 17.499       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 17.344 ; 17.499       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 17.344 ; 17.499       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 17.344 ; 17.499       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 17.345 ; 17.500       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 17.348 ; 17.503       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 17.348 ; 17.503       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 17.349 ; 17.533       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.577 ; 19.793       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.581 ; 19.797       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.601 ; 19.831       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.617 ; 19.847       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.676 ; 19.826       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.677 ; 19.827       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.678 ; 19.828       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.682 ; 19.832       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.694 ; 19.849       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.694 ; 19.849       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.694 ; 19.849       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.694 ; 19.849       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.694 ; 19.849       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.694 ; 19.849       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.695 ; 19.850       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.698 ; 19.853       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.698 ; 19.853       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.699 ; 19.883       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 3.715 ; 3.971 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 3.903 ; 4.160 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.085 ; 4.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.530 ; 3.867 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.273 ; 3.615 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.213 ; 3.554 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.187 ; 3.541 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.943 ; 3.275 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.343 ; 3.701 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.530 ; 3.867 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.192 ; 3.536 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.168 ; 3.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.157 ; 3.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.265 ; 3.669 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.325 ; 3.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.168 ; 3.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.206 ; 3.589 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.307 ; 3.700 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.143 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.421 ; 3.765 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; 3.519 ; 3.895 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.300 ; 3.687 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.161 ; 3.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.184 ; 3.558 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.177 ; 3.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.245 ; 3.632 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 2.925 ; 2.988 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 2.818 ; 2.933 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.013 ; -3.255 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.095 ; -3.332 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.827 ; -3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.315 ; -2.632 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.631 ; -2.958 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.574 ; -2.900 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.547 ; -2.886 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.315 ; -2.632 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.696 ; -3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.877 ; -3.198 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.554 ; -2.883 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.528 ; -2.882 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.517 ; -2.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.619 ; -3.006 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.678 ; -3.072 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.528 ; -2.885 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.565 ; -2.933 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.660 ; -3.037 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.504 ; -2.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.774 ; -3.103 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; -2.876 ; -3.242 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -2.667 ; -3.043 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.521 ; -2.869 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.544 ; -2.904 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.537 ; -2.883 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -2.601 ; -2.972 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.386 ; -1.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.470 ; -1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.234 ; 3.277 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.235 ; 3.278 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.235 ; 3.278 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.187 ; 3.163 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.093 ; 3.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.090 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.076 ; 3.074 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.187 ; 3.163 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.074 ; 3.072 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.090 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.568 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.180 ; 3.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.180 ; 3.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.180 ; 3.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.090 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.082 ; 3.080 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.176 ; 3.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.177 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.177 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.089 ; 3.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.176 ; 3.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.181 ; 3.157 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.572 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.100 ; 5.097 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 5.100 ; 5.097 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 5.101 ; 5.098 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.103 ; 5.100 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.186 ; 5.162 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.100 ; 5.097 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.185 ; 5.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.189 ; 5.165 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.180 ; 5.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.100 ; 5.097 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 5.005 ; 5.002 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 5.005 ; 5.002 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 5.006 ; 5.003 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 5.008 ; 5.005 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 5.091 ; 5.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 5.005 ; 5.002 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 5.090 ; 5.066 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 5.094 ; 5.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 5.085 ; 5.061 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 5.005 ; 5.002 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.865 ; 2.907 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.866 ; 2.908 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.866 ; 2.908 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.704 ; 2.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.722 ; 2.718 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.722 ; 2.718 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.706 ; 2.704 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.816 ; 2.792 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.704 ; 2.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.193 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.711 ; 2.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.809 ; 2.785 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.809 ; 2.785 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.711 ; 2.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.805 ; 2.781 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.806 ; 2.782 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.806 ; 2.782 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.805 ; 2.781 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.810 ; 2.786 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.196 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.649 ; 4.645 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.649 ; 4.645 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.650 ; 4.646 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 4.652 ; 4.648 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.733 ; 4.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.649 ; 4.645 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 4.732 ; 4.708 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.736 ; 4.712 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.728 ; 4.704 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.649 ; 4.645 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 4.559 ; 4.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 4.559 ; 4.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 4.560 ; 4.556 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 4.562 ; 4.558 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 4.643 ; 4.619 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 4.559 ; 4.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 4.642 ; 4.618 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 4.646 ; 4.622 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 4.638 ; 4.614 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 4.559 ; 4.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.922 ; 2.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.023 ; 2.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.023 ; 2.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.924 ; 2.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.924 ; 2.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.019 ; 2.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.020 ; 2.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.020 ; 2.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.923 ; 2.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.922 ; 2.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.019 ; 2.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.555 ; 2.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.654 ; 2.579 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.654 ; 2.579 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.557 ; 2.506 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.555 ; 2.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.650 ; 2.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.651 ; 2.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.651 ; 2.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.556 ; 2.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.559 ; 2.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.559 ; 2.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.556 ; 2.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.650 ; 2.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.902     ; 2.953     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.003     ; 3.078     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.003     ; 3.078     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.904     ; 2.955     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.939     ; 2.979     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.999     ; 3.074     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.000     ; 3.075     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.000     ; 3.075     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.903     ; 2.954     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.902     ; 2.953     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.999     ; 3.074     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.535     ; 2.586     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.632     ; 2.707     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.632     ; 2.707     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.536     ; 2.587     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.568     ; 2.608     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.628     ; 2.703     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.629     ; 2.704     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.629     ; 2.704     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.535     ; 2.586     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.538     ; 2.589     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.538     ; 2.589     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.535     ; 2.586     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.628     ; 2.703     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[1] ; -5.423 ; -74.026       ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; -1.539 ; -24.590       ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; -0.315 ; -0.315        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[1] ; -0.011 ; -0.110        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.114  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.140  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 5.996 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.514 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.113  ; 0.000         ;
; CLOCK_50                                          ; 9.588  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; 17.172 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.541 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -5.423 ; vgaout:inst7|vga_out[8]                                                                                   ; VGAR1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.256     ; 1.727      ;
; -5.423 ; vgaout:inst7|vga_out[6]                                                                                   ; VGAG2                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.256     ; 1.727      ;
; -5.421 ; vgaout:inst7|vga_out[7]                                                                                   ; VGAR0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.254     ; 1.727      ;
; -5.417 ; vgaout:inst7|vga_out[9]                                                                                   ; VGAR2                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.250     ; 1.727      ;
; -5.368 ; vgaout:inst7|vga_out[5]                                                                                   ; VGAG1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.271     ; 1.657      ;
; -5.366 ; vgaout:inst7|vga_out[4]                                                                                   ; VGAG0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.269     ; 1.657      ;
; -5.365 ; vgaout:inst7|vga_out[0]                                                                                   ; VGAVS                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.268     ; 1.657      ;
; -5.365 ; vgaout:inst7|vga_out[1]                                                                                   ; VGAHS                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.268     ; 1.657      ;
; -5.365 ; vgaout:inst7|vga_out[2]                                                                                   ; VGAB0                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.268     ; 1.657      ;
; -5.365 ; vgaout:inst7|vga_out[3]                                                                                   ; VGAB1                      ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -3.268     ; 1.657      ;
; -1.418 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.250     ; 2.688      ;
; -1.394 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.234     ; 2.679      ;
; -1.359 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.249     ; 2.630      ;
; -1.315 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.236     ; 2.598      ;
; -1.238 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.254     ; 2.504      ;
; -1.157 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.237     ; 2.439      ;
; -1.129 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.248     ; 2.401      ;
; -1.049 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.237     ; 2.331      ;
; -0.670 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.108     ; 2.082      ;
; -0.623 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.095     ; 2.047      ;
; -0.555 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.109     ; 1.966      ;
; -0.551 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.113     ; 1.958      ;
; -0.534 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.093     ; 1.960      ;
; -0.507 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.991      ;
; -0.507 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.991      ;
; -0.507 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.991      ;
; -0.507 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.991      ;
; -0.506 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.990      ;
; -0.500 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.984      ;
; -0.499 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.983      ;
; -0.491 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.975      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.486 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.970      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.485 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.969      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.475 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.959      ;
; -0.465 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.949      ;
; -0.453 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.105     ; 1.868      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.440 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.924      ;
; -0.437 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.091     ; 1.865      ;
; -0.425 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.089     ; 1.855      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.424 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.908      ;
; -0.420 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.904      ;
; -0.420 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.904      ;
; -0.420 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.904      ;
; -0.420 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.904      ;
; -0.419 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.903      ;
; -0.413 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.897      ;
; -0.412 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.896      ;
; -0.404 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.888      ;
; -0.394 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.878      ;
; -0.394 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.878      ;
; -0.394 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.878      ;
; -0.394 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.878      ;
; -0.393 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.877      ;
; -0.387 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.871      ;
; -0.386 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1.590        ; -0.083     ; 1.870      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.539 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.367     ; 2.688      ;
; -1.515 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.351     ; 2.679      ;
; -1.480 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.366     ; 2.630      ;
; -1.436 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.353     ; 2.598      ;
; -1.359 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.371     ; 2.504      ;
; -1.278 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.354     ; 2.439      ;
; -1.250 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.365     ; 2.401      ;
; -1.170 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.354     ; 2.331      ;
; -0.791 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.225     ; 2.082      ;
; -0.744 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.212     ; 2.047      ;
; -0.676 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.226     ; 1.966      ;
; -0.672 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.230     ; 1.958      ;
; -0.655 ; vgaout:inst7|vcount[0]                                                                                    ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.210     ; 1.960      ;
; -0.628 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.991      ;
; -0.628 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.991      ;
; -0.628 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.991      ;
; -0.628 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.991      ;
; -0.627 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.990      ;
; -0.621 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.984      ;
; -0.620 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.983      ;
; -0.612 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.975      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.607 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.970      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.606 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.969      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.596 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.959      ;
; -0.586 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.949      ;
; -0.574 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.222     ; 1.868      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.561 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.924      ;
; -0.558 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.208     ; 1.865      ;
; -0.546 ; vgaout:inst7|videoh                                                                                       ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.206     ; 1.855      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.545 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.908      ;
; -0.541 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.904      ;
; -0.541 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.904      ;
; -0.541 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.904      ;
; -0.541 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.904      ;
; -0.540 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.903      ;
; -0.534 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.897      ;
; -0.533 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.896      ;
; -0.525 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.888      ;
; -0.515 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.878      ;
; -0.515 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.878      ;
; -0.515 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.878      ;
; -0.515 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.878      ;
; -0.514 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.877      ;
; -0.508 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.871      ;
; -0.507 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.870      ;
; -0.499 ; vgaout:inst7|vcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.862      ;
; -0.499 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.862      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
; -0.481 ; vgaout:inst7|hor_active_video[6]                                                                          ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1.586        ; -0.200     ; 1.844      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.315 ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.365        ; 0.000      ; 2.660      ;
; 2.864  ; genlock:inst8|dac_step[0]                                                                                ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.046     ; 1.800      ;
; 2.864  ; genlock:inst8|dac_step[1]                                                                                ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.046     ; 1.800      ;
; 2.864  ; genlock:inst8|dac_step[2]                                                                                ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.046     ; 1.800      ;
; 2.948  ; sdram:inst|SdrAdr[11]                                                                                    ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.035     ; 1.727      ;
; 2.949  ; sdram:inst|SdrAdr[9]                                                                                     ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.034     ; 1.727      ;
; 2.949  ; sdram:inst|SdrAdr[0]                                                                                     ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.034     ; 1.727      ;
; 2.950  ; sdram:inst|SdrAdr[10]                                                                                    ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.727      ;
; 2.950  ; sdram:inst|SdrCmd[2]                                                                                     ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.727      ;
; 2.950  ; sdram:inst|SdrCmd[1]                                                                                     ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.727      ;
; 2.952  ; sdram:inst|SdrCmd[0]                                                                                     ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.727      ;
; 2.953  ; sdram:inst|SdrDat[1]                                                                                     ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.727      ;
; 2.953  ; sdram:inst|SdrDat[0]                                                                                     ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.727      ;
; 2.953  ; sdram:inst|SdrDat[6]                                                                                     ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.727      ;
; 2.953  ; sdram:inst|SdrDat[5]                                                                                     ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.727      ;
; 2.955  ; sdram:inst|SdrDat[4]                                                                                     ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.727      ;
; 2.955  ; sdram:inst|SdrDat[15]                                                                                    ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.727      ;
; 3.008  ; sdram:inst|SdrAdr[4]                                                                                     ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[11]                                                                                    ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[10]                                                                                    ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[9]                                                                                     ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[8]                                                                                     ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrAdr[2]                                                                                     ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[14]                                                                                    ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrAdr[1]                                                                                     ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[13]                                                                                    ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.010  ; sdram:inst|SdrAdr[6]                                                                                     ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrDat[2]                                                                                     ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrAdr[5]                                                                                     ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrAdr[3]                                                                                     ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrBa1                                                                                        ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.011  ; sdram:inst|SdrDat[7]                                                                                     ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.657      ;
; 3.011  ; sdram:inst|SdrBa0                                                                                        ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.657      ;
; 3.012  ; sdram:inst|SdrAdr[7]                                                                                     ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.012  ; sdram:inst|SdrLdq                                                                                        ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.012  ; sdram:inst|SdrDat[12]                                                                                    ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.012  ; sdram:inst|SdrLdq~_Duplicate_1                                                                           ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.021  ; sdram:inst|SdrDat[3]                                                                                     ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.035     ; 1.654      ;
; 3.023  ; sdram:inst|SdrAdr[8]                                                                                     ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.654      ;
; 3.025  ; sdram:inst|SdrAdr[12]                                                                                    ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.654      ;
; 3.059  ; sdram:inst|SdrDat[1]~en                                                                                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.629      ;
; 3.059  ; sdram:inst|SdrDat[0]~en                                                                                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.629      ;
; 3.059  ; sdram:inst|SdrDat[6]~en                                                                                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.629      ;
; 3.059  ; sdram:inst|SdrDat[5]~en                                                                                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.629      ;
; 3.061  ; sdram:inst|SdrDat[4]~en                                                                                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.020     ; 1.629      ;
; 3.061  ; sdram:inst|SdrDat[15]~en                                                                                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.020     ; 1.629      ;
; 3.109  ; sdram:inst|SdrDat[3]~en                                                                                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.574      ;
; 3.116  ; sdram:inst|SdrDat[11]~en                                                                                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[10]~en                                                                                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[9]~en                                                                                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[8]~en                                                                                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[14]~en                                                                                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[13]~en                                                                                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.117  ; sdram:inst|SdrDat[2]~en                                                                                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.549      ;
; 3.118  ; sdram:inst|SdrDat[7]~en                                                                                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.549      ;
; 3.119  ; sdram:inst|SdrDat[12]~en                                                                                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.549      ;
; 4.055  ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 0.000      ; 2.655      ;
; 5.177  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.504      ;
; 5.205  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.476      ;
; 5.228  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.453      ;
; 5.238  ; sdram:inst|refreshDelayCounter[0]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.443      ;
; 5.263  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.418      ;
; 5.273  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.408      ;
; 5.291  ; genlock:inst8|\process_pixel:pixel[0]                                                                    ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.390      ;
; 5.296  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.387      ;
; 5.306  ; genlock:inst8|magenta[2]                                                                                 ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.027     ; 3.384      ;
; 5.335  ; sdram:inst|refreshDelayCounter[3]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.346      ;
; 5.343  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.042     ; 3.332      ;
; 5.343  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.343      ;
; 5.345  ; sdram:inst|refreshDelayCounter[3]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.336      ;
; 5.352  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.331      ;
; 5.362  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 3.316      ;
; 5.376  ; sdram:inst|refreshDelayCounter[2]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.305      ;
; 5.386  ; sdram:inst|refreshDelayCounter[2]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.295      ;
; 5.396  ; DIFFR                                                                                                    ; genlock:inst8|red_adc[3]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.964      ; 3.285      ;
; 5.397  ; DIFFR                                                                                                    ; genlock:inst8|red_adc[6]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.964      ; 3.284      ;
; 5.407  ; DIFFR                                                                                                    ; genlock:inst8|red_adc[0]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.964      ; 3.274      ;
; 5.409  ; DIFFR                                                                                                    ; genlock:inst8|red_adc[4]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.964      ; 3.272      ;
; 5.411  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.245     ; 3.014      ;
; 5.438  ; genlock:inst8|hcount[1]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.042     ; 3.237      ;
; 5.438  ; genlock:inst8|hcount[1]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.248      ;
; 5.443  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.238      ;
; 5.449  ; genlock:inst8|\process_pixel:pixel[2]                                                                    ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.027     ; 3.241      ;
; 5.449  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.232      ;
; 5.453  ; DIFFR                                                                                                    ; genlock:inst8|red_adc[2]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.965      ; 3.229      ;
; 5.453  ; DIFFR                                                                                                    ; genlock:inst8|red_adc[1]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.965      ; 3.229      ;
; 5.453  ; sdram:inst|SdrRoutineSeq[8]                                                                              ; sdram:inst|SdrAdr[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.169      ;
; 5.456  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrAdr[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.166      ;
; 5.458  ; sdram:inst|SdrRoutineSeq[4]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 3.220      ;
; 5.460  ; sdram:inst|SdrRoutineSeq[3]                                                                              ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 3.218      ;
; 5.462  ; genlock:inst8|\process_pixel:pixel[2]                                                                    ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.027     ; 3.228      ;
; 5.466  ; genlock:inst8|hcount[2]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.219      ;
; 5.484  ; genlock:inst8|magenta[2]                                                                                 ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.027     ; 3.206      ;
; 5.487  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|\process_pixel:pixel[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.042     ; 3.188      ;
; 5.487  ; genlock:inst8|hcount[4]                                                                                  ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.199      ;
; 5.490  ; genlock:inst8|pixel_adc[2]                                                                               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.191      ;
; 5.491  ; genlock:inst8|pixel_adc[3]                                                                               ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.190      ;
; 5.499  ; genlock:inst8|pixel_adc[2]                                                                               ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.182      ;
; 5.501  ; DIFFG                                                                                                    ; genlock:inst8|green_adc[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.964      ; 3.180      ;
; 5.502  ; DIFFG                                                                                                    ; genlock:inst8|green_adc[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.964      ; 3.179      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                       ;
+--------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.011 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; -0.011 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.307      ;
; 0.100  ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.419      ;
; 0.100  ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.419      ;
; 0.100  ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.419      ;
; 0.107  ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.426      ;
; 0.107  ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.426      ;
; 0.107  ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.426      ;
; 0.108  ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.427      ;
; 0.108  ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.427      ;
; 0.109  ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.427      ;
; 0.110  ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.428      ;
; 0.110  ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.428      ;
; 0.110  ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.428      ;
; 0.110  ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.428      ;
; 0.111  ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.430      ;
; 0.113  ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.432      ;
; 0.118  ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.437      ;
; 0.119  ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.438      ;
; 0.119  ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.437      ;
; 0.130  ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.449      ;
; 0.173  ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.492      ;
; 0.174  ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.493      ;
; 0.187  ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.202  ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.520      ;
; 0.228  ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.546      ;
; 0.249  ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.568      ;
; 0.256  ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.575      ;
; 0.257  ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.576      ;
; 0.258  ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.577      ;
; 0.258  ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.577      ;
; 0.259  ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.577      ;
; 0.259  ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.577      ;
; 0.260  ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.579      ;
; 0.261  ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.580      ;
; 0.265  ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.584      ;
; 0.265  ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.584      ;
; 0.266  ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.585      ;
; 0.266  ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.584      ;
; 0.267  ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.586      ;
; 0.267  ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.585      ;
; 0.268  ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.586      ;
; 0.268  ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.586      ;
; 0.268  ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.587      ;
; 0.268  ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.587      ;
; 0.268  ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.587      ;
; 0.269  ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.587      ;
; 0.269  ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.588      ;
; 0.270  ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.588      ;
; 0.271  ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.590      ;
; 0.271  ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.589      ;
; 0.274  ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.593      ;
; 0.277  ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.596      ;
; 0.280  ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.599      ;
; 0.291  ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.609      ;
; 0.293  ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.611      ;
; 0.298  ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.305  ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.625      ;
; 0.308  ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.627      ;
; 0.311  ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.432      ;
; 0.312  ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.631      ;
; 0.316  ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317  ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.438      ;
; 0.317  ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.437      ;
; 0.319  ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.638      ;
; 0.320  ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.639      ;
; 0.322  ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.640      ;
; 0.322  ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.200      ; 0.640      ;
; 0.322  ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.641      ;
; 0.323  ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.004        ; 0.201      ; 0.642      ;
+--------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.114 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.114 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.225 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.419      ;
; 0.225 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.419      ;
; 0.225 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.419      ;
; 0.232 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.426      ;
; 0.232 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.426      ;
; 0.232 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.426      ;
; 0.233 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.427      ;
; 0.233 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.427      ;
; 0.234 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.427      ;
; 0.235 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.428      ;
; 0.235 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.428      ;
; 0.235 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.428      ;
; 0.235 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.428      ;
; 0.236 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.430      ;
; 0.238 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.432      ;
; 0.243 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.437      ;
; 0.244 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.438      ;
; 0.244 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.437      ;
; 0.255 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.449      ;
; 0.298 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.492      ;
; 0.298 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.493      ;
; 0.305 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.432      ;
; 0.316 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.437      ;
; 0.327 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.520      ;
; 0.328 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]           ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.449      ;
; 0.353 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.546      ;
; 0.371 ; vgaout:inst7|shrink     ; vgaout:inst7|hor_active_video[6] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.568      ;
; 0.381 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.575      ;
; 0.382 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.576      ;
; 0.383 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.577      ;
; 0.383 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.577      ;
; 0.384 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.577      ;
; 0.384 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.577      ;
; 0.385 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.579      ;
; 0.386 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.580      ;
; 0.390 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.584      ;
; 0.390 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.584      ;
; 0.391 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.585      ;
; 0.391 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.584      ;
; 0.392 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.586      ;
; 0.392 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.585      ;
; 0.393 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.586      ;
; 0.393 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.586      ;
; 0.393 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.587      ;
; 0.393 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.587      ;
; 0.393 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.587      ;
; 0.394 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.587      ;
; 0.394 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.588      ;
; 0.395 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.588      ;
; 0.396 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.590      ;
; 0.396 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.589      ;
; 0.399 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[8]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.593      ;
; 0.400 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1]       ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.520      ;
; 0.402 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.596      ;
; 0.405 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.599      ;
; 0.416 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.609      ;
; 0.418 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2]       ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.611      ;
; 0.426 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.546      ;
; 0.432 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.625      ;
; 0.434 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync               ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.083      ; 0.627      ;
; 0.437 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]          ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.631      ;
; 0.444 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[9]           ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.084      ; 0.638      ;
+-------+-------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.140 ; genlock:inst8|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.465      ;
; 0.140 ; genlock:inst8|col_number[6]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.465      ;
; 0.143 ; genlock:inst8|pixel_out[0]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.468      ;
; 0.144 ; genlock:inst8|col_number[9]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.469      ;
; 0.145 ; genlock:inst8|pixel_out[2]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.470      ;
; 0.146 ; genlock:inst8|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.471      ;
; 0.146 ; genlock:inst8|pixel_out[3]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.471      ;
; 0.147 ; genlock:inst8|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.472      ;
; 0.147 ; genlock:inst8|pixel_out[7]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.472      ;
; 0.149 ; genlock:inst8|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.474      ;
; 0.152 ; genlock:inst8|pixel_out[6]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.477      ;
; 0.153 ; genlock:inst8|col_number[4]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.478      ;
; 0.156 ; genlock:inst8|col_number[8]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.481      ;
; 0.163 ; genlock:inst8|col_number[7]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.488      ;
; 0.165 ; genlock:inst8|col_number[2]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.490      ;
; 0.166 ; genlock:inst8|pixel_out[1]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.491      ;
; 0.171 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.496      ;
; 0.172 ; genlock:inst8|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.497      ;
; 0.186 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|artifact_mode           ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; genlock:inst8|frame[0]                ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; genlock:inst8|hcount[0]               ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; genlock:inst8|vcount[0]               ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.197 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; genlock:inst8|vcount[13]              ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.205 ; genlock:inst8|hcount[13]              ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.210 ; genlock:inst8|shrink                  ; genlock:inst8|front_porch[6]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.212 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[4]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.547      ;
; 0.215 ; genlock:inst8|shrink                  ; genlock:inst8|front_porch[5]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.335      ;
; 0.217 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.551      ;
; 0.224 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.558      ;
; 0.225 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.559      ;
; 0.226 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.560      ;
; 0.227 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.561      ;
; 0.227 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.561      ;
; 0.231 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.565      ;
; 0.232 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.566      ;
; 0.258 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.590      ;
; 0.259 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.593      ;
; 0.279 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|\process_pixel:pixel[1]                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.401      ;
; 0.288 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.620      ;
; 0.291 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.411      ;
; 0.292 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|refreshDelayCounter[9]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.411      ;
; 0.293 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; sdram:inst|refreshDelayCounter[17]    ; sdram:inst|refreshDelayCounter[17]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[18]    ; sdram:inst|refreshDelayCounter[18]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; sdram:inst|refreshDelayCounter[16]    ; sdram:inst|refreshDelayCounter[16]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.629      ;
; 0.298 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; genlock:inst8|vcount[12]              ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; sdram:inst|SdrAddress[16]             ; sdram:inst|SdrAddress[16]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; genlock:inst8|vcount[11]              ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; genlock:inst8|mode                    ; genlock:inst8|darkgray[0]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; genlock:inst8|mode                    ; genlock:inst8|magenta[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.305 ; genlock:inst8|hcount[2]               ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[5]              ; sdram:inst|colStoreNr[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sdram:inst|SdrRoutineSeq[2]           ; sdram:inst|SdrRoutineSeq[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutineSeq[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutineSeq[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|colStoreNr[4]              ; sdram:inst|colStoreNr[4]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; genlock:inst8|vcount[7]               ; genlock:inst8|vcount[7]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sdram:inst|SdrAddress[4]              ; sdram:inst|SdrAddress[4]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sdram:inst|SdrAddress[6]              ; sdram:inst|SdrAddress[6]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAddress[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 5.996 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 2.632      ;
; 5.996 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 2.632      ;
; 6.222 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 2.416      ;
; 6.222 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 2.416      ;
; 6.388 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 2.240      ;
; 6.614 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 2.024      ;
; 7.191 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 1.494      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.200 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.483      ;
; 7.417 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.022     ; 1.278      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.426 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.024     ; 1.267      ;
; 7.785 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 0.893      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.870 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 0.813      ;
; 7.932 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.748      ;
; 7.945 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.736      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.514 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.547 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.666      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.672 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.789      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.056 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.187      ;
; 1.064 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.197      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.273 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.395      ;
; 1.281 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.405      ;
; 1.776 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.881      ;
; 1.993 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 2.089      ;
; 2.117 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 2.222      ;
; 2.117 ; genlock:inst8|vblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 2.222      ;
; 2.334 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 2.430      ;
; 2.334 ; genlock:inst8|hblank   ; genlock:inst8|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 2.430      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.113 ; 4.343        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.148 ; 4.303        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[3]~en                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[0]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[10]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[11]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[12]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[13]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[14]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[15]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[16]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[17]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[18]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[19]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[1]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[20]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[21]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[22]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[23]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[2]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[3]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[4]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[5]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[6]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[7]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[8]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[9]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[0]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[3]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[8]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[2]                                                                     ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|darkgray[0]                                                                                 ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[2]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|mode                                                                                        ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[3]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[4]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[5]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[6]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[7]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[8]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[9]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[0]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[10]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[11]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[12]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[13]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[1]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[2]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[3]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[4]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[5]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[6]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[7]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[8]                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[9]                                                                                   ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[10]~en                                                                                  ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[11]~en                                                                                  ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[12]~en                                                                                  ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[13]~en                                                                                  ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[14]~en                                                                                  ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[2]~en                                                                                   ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[7]~en                                                                                   ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[8]~en                                                                                   ;
; 4.149 ; 4.304        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[9]~en                                                                                   ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[4]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[5]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[6]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[7]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[9]                                                                                ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[17]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[18]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[19]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[20]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[21]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[22]                                                                                 ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[23]                                                                                 ;
; 4.150 ; 4.305        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[0]~en                                                                                   ;
; 4.150 ; 4.305        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[1]~en                                                                                   ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ;
; 4.150 ; 4.366        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.368 ; 10.368       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 17.172 ; 17.402       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 17.233 ; 17.417       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 17.234 ; 17.418       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 17.236 ; 17.420       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 17.237 ; 17.392       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 17.240 ; 17.395       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 17.241 ; 17.396       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 17.242 ; 17.397       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 17.242 ; 17.397       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 17.242 ; 17.397       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 17.242 ; 17.397       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 17.242 ; 17.397       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 17.243 ; 17.398       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 17.243 ; 17.398       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 17.279 ; 17.495       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 17.282 ; 17.512       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 17.282 ; 17.498       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 17.283 ; 17.499       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 17.283 ; 17.499       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 17.283 ; 17.499       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 17.369 ; 17.519       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 17.369 ; 17.519       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 17.369 ; 17.519       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 17.369 ; 17.519       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.541 ; 19.771       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.602 ; 19.786       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.603 ; 19.787       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.605 ; 19.789       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.606 ; 19.761       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.609 ; 19.764       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.610 ; 19.765       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.611 ; 19.766       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.611 ; 19.766       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.611 ; 19.766       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.611 ; 19.766       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.611 ; 19.766       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.612 ; 19.767       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.612 ; 19.767       ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.672 ; 19.888       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.675 ; 19.905       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hor_active_video[6]                                                                          ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|shrink                                                                                       ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.675 ; 19.891       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.676 ; 19.892       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.676 ; 19.892       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.676 ; 19.892       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.762 ; 19.912       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.762 ; 19.912       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.762 ; 19.912       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.762 ; 19.912       ; 0.150          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 2.566 ; 2.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 2.687 ; 3.002 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 2.782 ; 3.107 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 2.306 ; 2.949 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.166 ; 2.799 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.121 ; 2.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.107 ; 2.758 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.951 ; 2.545 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.204 ; 2.844 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.306 ; 2.949 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.104 ; 2.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.099 ; 2.747 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.103 ; 2.744 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.165 ; 2.814 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.204 ; 2.870 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.111 ; 2.753 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.123 ; 2.781 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.194 ; 2.858 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.091 ; 2.732 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.259 ; 2.903 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; 2.322 ; 2.974 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.187 ; 2.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 2.098 ; 2.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 2.124 ; 2.767 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 2.118 ; 2.755 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 2.143 ; 2.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.931 ; 2.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.846 ; 2.101 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.107 ; -2.398 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.174 ; -2.479 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.001 ; -2.271 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.534 ; -2.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.741 ; -2.359 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.698 ; -2.311 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.686 ; -2.319 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.534 ; -2.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.778 ; -2.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.876 ; -2.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.681 ; -2.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.679 ; -2.309 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.682 ; -2.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.742 ; -2.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.780 ; -2.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.690 ; -2.315 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.701 ; -2.341 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.770 ; -2.415 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.671 ; -2.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.830 ; -2.459 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; -1.898 ; -2.538 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.769 ; -2.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.678 ; -2.297 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.704 ; -2.329 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.697 ; -2.317 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.721 ; -2.353 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.948 ; -1.173 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.995 ; -1.237 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.199 ; 2.215 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.199 ; 2.215 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.199 ; 2.215 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.112 ; 2.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.111 ; 2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.068 ; 2.071 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.056 ; 2.055 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.111 ; 2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.110 ; 2.129 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.112 ; 2.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.054 ; 2.053 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.065 ; 2.068 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.110 ; 2.129 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.024 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.058 ; 2.057 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.105 ; 2.124 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.065 ; 2.068 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.105 ; 2.124 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.110 ; 2.129 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.108 ; 2.127 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.029 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 3.351 ; 3.354 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 3.351 ; 3.354 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 3.352 ; 3.355 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 3.354 ; 3.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 3.393 ; 3.412 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 3.351 ; 3.354 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 3.391 ; 3.410 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 3.393 ; 3.412 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 3.387 ; 3.406 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 3.351 ; 3.354 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 3.291 ; 3.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 3.291 ; 3.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 3.292 ; 3.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 3.294 ; 3.297 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 3.333 ; 3.352 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 3.291 ; 3.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 3.331 ; 3.350 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 3.333 ; 3.352 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 3.327 ; 3.346 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 3.291 ; 3.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.947 ; 1.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.947 ; 1.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.947 ; 1.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.816 ; 1.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.804 ; 1.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.860 ; 1.880 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.806 ; 1.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.806 ; 1.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.856 ; 1.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 3.048 ; 3.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 3.048 ; 3.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 3.049 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 3.051 ; 3.054 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 3.089 ; 3.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 3.047 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 3.088 ; 3.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 3.090 ; 3.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 3.084 ; 3.104 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 3.047 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 2.991 ; 2.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 2.991 ; 2.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 2.992 ; 2.995 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 2.994 ; 2.997 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 3.032 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 2.990 ; 2.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 3.031 ; 3.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 3.033 ; 3.053 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 3.027 ; 3.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 2.990 ; 2.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.938 ; 1.925 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.988 ; 1.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.988 ; 1.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.943 ; 1.929 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.938 ; 1.925 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.986 ; 1.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.988 ; 1.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.988 ; 1.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.942 ; 1.928 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.941 ; 1.927 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.986 ; 1.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.687 ; 1.674 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.737 ; 1.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.737 ; 1.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.692 ; 1.678 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.687 ; 1.674 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.735 ; 1.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.737 ; 1.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.737 ; 1.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.691 ; 1.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.690 ; 1.676 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.735 ; 1.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.946     ; 1.960     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.019     ; 2.020     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.019     ; 2.020     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.948     ; 1.962     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.957     ; 1.970     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.017     ; 2.018     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.019     ; 2.020     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.019     ; 2.020     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.947     ; 1.961     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.946     ; 1.960     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.017     ; 2.018     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.695     ; 1.709     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.767     ; 1.768     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.767     ; 1.768     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.697     ; 1.711     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.705     ; 1.718     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.765     ; 1.766     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.767     ; 1.768     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.767     ; 1.768     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.696     ; 1.710     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.695     ; 1.709     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.765     ; 1.766     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                   ; -8.751   ; -0.011 ; 3.931    ; 0.514   ; 4.095               ;
;  CLOCK_50                                          ; N/A      ; N/A    ; N/A      ; N/A     ; 9.588               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; -2.000   ; 0.140  ; 3.931    ; 0.514   ; 4.095               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; -8.751   ; -0.011 ; N/A      ; N/A     ; 19.541              ;
;  inst6|altpll_component|auto_generated|pll1|clk[2] ; -4.275   ; 0.114  ; N/A      ; N/A     ; 17.163              ;
; Design-wide TNS                                    ; -289.402 ; -0.11  ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; -2.000   ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; -181.972 ; -0.110 ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[2] ; -105.430 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.255 ; 4.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.460 ; 4.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.651 ; 5.000 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.054 ; 4.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.768 ; 4.239 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.684 ; 4.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.669 ; 4.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.405 ; 3.850 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.842 ; 4.307 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.054 ; 4.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.673 ; 4.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.645 ; 4.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.631 ; 4.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.754 ; 4.261 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.823 ; 4.360 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.650 ; 4.147 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.696 ; 4.183 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.803 ; 4.314 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.615 ; 4.093 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.920 ; 4.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; 4.037 ; 4.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.805 ; 4.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.641 ; 4.122 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.668 ; 4.165 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.655 ; 4.144 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.732 ; 4.239 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 3.291 ; 3.318 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 3.139 ; 3.218 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.107 ; -2.398 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.174 ; -2.479 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.001 ; -2.271 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.534 ; -2.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.741 ; -2.359 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.698 ; -2.311 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.686 ; -2.319 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.534 ; -2.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.778 ; -2.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.876 ; -2.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.681 ; -2.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.679 ; -2.309 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.682 ; -2.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.742 ; -2.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.780 ; -2.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.690 ; -2.315 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.701 ; -2.341 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.770 ; -2.415 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.671 ; -2.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.830 ; -2.459 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP0          ; CLOCK_50   ; -1.898 ; -2.538 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.769 ; -2.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.678 ; -2.297 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.704 ; -2.329 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.697 ; -2.317 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.721 ; -2.353 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.948 ; -1.173 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.995 ; -1.237 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.607 ; 3.672 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.608 ; 3.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.608 ; 3.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.544 ; 3.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.443 ; 3.421 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.544 ; 3.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.441 ; 3.419 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.536 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.536 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.536 ; 3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.450 ; 3.428 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.537 ; 3.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 5.715 ; 5.687 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.717 ; 5.689 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.782 ; 5.753 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.780 ; 5.751 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.787 ; 5.758 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.777 ; 5.748 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.714 ; 5.686 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 5.604 ; 5.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 5.606 ; 5.578 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 5.671 ; 5.642 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 5.669 ; 5.640 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 5.676 ; 5.647 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 5.666 ; 5.637 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 5.603 ; 5.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.947 ; 1.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.947 ; 1.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.947 ; 1.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.816 ; 1.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.804 ; 1.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.860 ; 1.880 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.806 ; 1.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.806 ; 1.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.856 ; 1.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 3.048 ; 3.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 3.048 ; 3.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 3.049 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 3.051 ; 3.054 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 3.089 ; 3.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 3.047 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 3.088 ; 3.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 3.090 ; 3.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 3.084 ; 3.104 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 3.047 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB0          ; CLOCK_50   ; 2.991 ; 2.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAB1          ; CLOCK_50   ; 2.991 ; 2.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG0          ; CLOCK_50   ; 2.992 ; 2.995 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG1          ; CLOCK_50   ; 2.994 ; 2.997 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAG2          ; CLOCK_50   ; 3.032 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAHS          ; CLOCK_50   ; 2.990 ; 2.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR0          ; CLOCK_50   ; 3.031 ; 3.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR1          ; CLOCK_50   ; 3.033 ; 3.053 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAR2          ; CLOCK_50   ; 3.027 ; 3.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
; VGAVS          ; CLOCK_50   ; 2.990 ; 2.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[2] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 16217      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1306       ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1306       ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1296       ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1296       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 16217      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1306       ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 1306       ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1296       ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[2] ; inst6|altpll_component|auto_generated|pll1|clk[2] ; 1296       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 51       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 51       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Nov 18 00:18:26 2014
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
    Info (332172): Hold clock transfer from inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.751
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.751      -181.972 inst6|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -4.275      -105.430 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -2.000        -2.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.033         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.256         0.000 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.292         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 3.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.931         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.938         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.095         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835         0.000 CLOCK_50 
    Info (332119):    17.192         0.000 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    19.583         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
    Info (332172): Hold clock transfer from inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.820      -156.149 inst6|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -3.661       -87.567 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -1.513        -1.513 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.023
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.023         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.216         0.000 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.285         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 4.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.333         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.846
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.846         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.106         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.817         0.000 CLOCK_50 
    Info (332119):    17.163         0.000 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    19.577         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
    Info (332172): Hold clock transfer from inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst6|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.423       -74.026 inst6|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.539       -24.590 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -0.315        -0.315 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.011        -0.110 inst6|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.114         0.000 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.140         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 5.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.996         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.514         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.113         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.588         0.000 CLOCK_50 
    Info (332119):    17.172         0.000 inst6|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    19.541         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 496 megabytes
    Info: Processing ended: Tue Nov 18 00:18:29 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


