### IBUF/IBUFDS 和 BUFG/BUFGDS  
信号缓冲区，信号+缓冲区才能被识别为时钟。顶层输入使用IBUF，差分输入用IBUFDS；从内部驱动的信号用BUFG/BUFGDS。

### FPGA基本单元
FPGA有一些基本的模块单元，比如RAM（就是查找表，LUT），乘加器DSP等（还有锁相环，但应该不算基本单元）。

在实现一些底层模块时（比如实现fifo），如果器件支持，可使用原语例化；或自己用RAM实现（RAM不需要自己实现，可对声明的reg缓冲区mark标记来传递参数）。

*EDA工具会自己例化绑定板子上的RAM管脚。*


高速时钟开发环境下，尽量不要自己写分频时钟，否则会产生路径时延，影响到时钟的同步和收敛（所有同源分频信号最后能成功同步）。
FPGA上的锁相环位置和时钟位置是经过设计的（相当于走高速），使用普通逻辑信号作时钟驱动会影响布局布线，从而影响到时延。







