`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 11/19/2022 03:00:41 PM
// Design Name: 
// Module Name: FSM_block
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


//module FSM_block(
//    input [5:0] state_cur,
//    input [1:0] AB,
//    input clk,
//    output reg [5:0] output_next_state
//    );
    
////    reg [5:0] output_next_state;
////    wire [5:0] temp;
    
    
    
//    always @(posedge clk)
//    begin
////        case(state_cur)
//        if (state_cur == 6'b000000)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000000;
//            1:output_next_state <= 6'b001000;
//            2:output_next_state <= 6'b010000;
//            3:output_next_state <= 6'b000001;
//            endcase
//          end
        
//        else if (state_cur == 6'b010000)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000100;
//            1:output_next_state <= 6'b001000; //msla
//            2:output_next_state <= 6'b010000;
//            3:output_next_state <= 6'b000001;
//            endcase
//           end
           
//        else if (state_cur == 6'b001000)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000010;
//            1:output_next_state <= 6'b001000; //msla
//            2:output_next_state <= 6'b010000;
//            3:output_next_state <= 6'b000001;
//            endcase
//           end
           
//        else if (state_cur == 6'b000100)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000100;
//            1:output_next_state <= 6'b000001; //msla
//            2:output_next_state <= 6'b000001;
//            3:output_next_state <= 6'b000001;
//            endcase
//           end
    
//        else if (state_cur == 6'b000100)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000100;
//            1:output_next_state <= 6'b000001; //msla
//            2:output_next_state <= 6'b000001;
//            3:output_next_state <= 6'b000001;
//            endcase
//           end
           
           
//        else if (state_cur == 6'b000010)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000010;
//            1:output_next_state <= 6'b000001; //msla
//            2:output_next_state <= 6'b000001;
//            3:output_next_state <= 6'b000001;
//            endcase
//           end
           
//        else if (state_cur == 6'b000001)
//        begin
//            case(AB)
//            0:output_next_state <= 6'b000001;
//            1:output_next_state <= 6'b000001; //msla
//            2:output_next_state <= 6'b000001;
//            3:output_next_state <= 6'b000001;
//            endcase
//           end
           
//      end
      
    
    
//endmodule



