library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity cronometro is
	PORT (
		rst : in std_logic;
		en : in std_logic;
		clr : in std_logic;
		ld : in std_logic;
		clk_50mhz : in std_logic;
		q_segundo_dezena : out unsigned(3 downto 0);
		q_segundo_unidade : out unsigned(3 downto 0);
		q_centesimo_dezena : out unsigned(3 downto 0);
		q_centesimo_unidade : out unsigned(3 downto 0)
	);
end entity;

architecture a_cronometro of cronometro is

component cont4 is
	port (
		RST: in std_logic;
	   CLK: in std_logic;
		Q: out unsigned(3 downto 0);
		EN: in std_logic;
		CLR: in std_logic;
		LD:  in std_logic;
		LOAD: in unsigned (3 downto 0)
	);
end component;

--signal
signal sig_q_segundo_dezena : unsigned(3 downto 0);
signal sig_q_segundo_unidade : unsigned(3 downto 0);
signal sig_q_centesimo_dezena : unsigned(3 downto 0);
signal sig_q_centesimo_unidade : unsigned(3 downto 0);
signal and0 : std_logic;
signal and1 : std_logic;
signal and2 : std_logic;
signal and3 : std_logic;
signal and4 : std_logic;
signal and5 : std_logic;
signal load : unsigned (3 downto 0);
signal clr_segundo_dezena : std_logic;
signal clr_centesimo_dezena : std_logic;

begin
segundo_dezena: cont4 port map (
	RST => rst,
	CLK => clk_50mhz,
	Q => sig_q_segundo_dezena,
	EN => and0,
	CLR => clr_segundo_dezena,
	LD => ld,
	LOAD => load
);

segundo_unidade: cont4 port map (
	RST => rst,
	CLK => clk_50mhz,
	Q => sig_q_segundo_unidade,
	EN => and1,
	CLR => and2,
	LD => ld,
	LOAD => load
);

centesimo_dezena: cont4 port map (
	RST => rst,
	CLK => clk_50mhz,
	Q => sig_q_centesimo_dezena,
	EN => and3,
	CLR => clr_centesimo_dezena,
	LD => ld,
	LOAD => load 
);

centesimo_unidade: cont4 port map (
	RST => rst,
	CLK => clk_50mhz,
	Q => sig_q_centesimo_unidade,
	EN => en,
	CLR => and5,
	LD => ld,
	LOAD => load
);

q_segundo_dezena <= sig_q_segundo_dezena;
q_segundo_unidade <= sig_q_segundo_unidade;
q_centesimo_dezena <= sig_q_centesimo_dezena;
q_centesimo_unidade <= sig_q_centesimo_unidade;

and0 <= en and and2;
and1 <= en and and4 and and5;
and2 <= sig_q_segundo_unidade(0) and not sig_q_segundo_unidade(1) and not sig_q_segundo_unidade(2) and sig_q_segundo_unidade(3);
and3 <= en and and5;
and4 <= sig_q_centesimo_dezena(0) and not sig_q_centesimo_dezena(1) and not sig_q_centesimo_dezena(2) and sig_q_centesimo_dezena(3);
and5 <= sig_q_centesimo_unidade(0) and not sig_q_centesimo_unidade(1) and not sig_q_centesimo_unidade(2) and sig_q_centesimo_unidade(3);
clr_segundo_dezena <= not sig_q_segundo_dezena(0) and sig_q_segundo_dezena(1) and not sig_q_segundo_dezena(2) and sig_q_segundo_dezena(3);
clr_centesimo_dezena <= and4 and and3;

end architecture;