# Verilog-micro-processador-RISC-V-Pipeline
Este projeto implementa um processador RISC-V em Verilog com arquitetura pipeline de 5 estÃ¡gios, capaz de executar um algoritmo de ordenaÃ§Ã£o Mergesort armazenado na memÃ³ria de dados.  

## ğŸ”§ PrÃ©-requisitos
Verilog Simulator: ModelSim, Icarus Verilog ou outro de sua preferÃªncia  

## ğŸš€ Como Usar
### 1Â° Clone o repositÃ³rio: 
git clone https://github.com/KanjiSaiko/Verilog-micro-processador-RISC-V-Pipeline 

### 2Â° Compile o design e o testbench

### 3Â° Execute a simulaÃ§Ã£o:
ModelSim:  
  
  vlog rtl/*.v tb/tb_pipeline.v  
  vsim -c tb_pipeline -do "run -all; quit"  

### 4Â° Verifique a saÃ­da no console ou abra o waveform gerado para analisar sinais.

## ğŸ§ª Testbench e Dados de Entrada
O arquivo tb_pipeline.v carrega valores iniciais na memÃ³ria de dados usando o mÃ³dulo test_data.v  
Exemplo:  
  uut.data_mem[0] = 32'd49;  
  uut.data_mem[1] = 32'd17;  
  uut.data_mem[2] = 32'd93;  
  uut.data_mem[3] = 32'd58;  
  //... atÃ© N elementos  
  O cÃ³digo do Mergesort estÃ¡ carregado em instr_mem a partir do endereÃ§o 0.

## ğŸ“ Detalhes da ImplementaÃ§Ã£o
### ğŸ”„ Pipeline de 5 estÃ¡gios  
  IF (Instruction Fetch): busca instruÃ§Ãµes e incrementa o PC  
  ID (Instruction Decode): decodifica instruÃ§Ãµes e lÃª registradores  
  EX (Execute): ALU e cÃ¡lculo de branches/endereÃ§o  
  MEM (Memory Access): acesso Ã  memÃ³ria de dados (LW/SW)  
  WB (Write Back): grava resultado no banco de registradores  
  
### ğŸ“œ InstruÃ§Ãµes Suportadas
  U-Type: LUI, AUIPC  
  J-Type: JAL  
  I-Type: JALR, ADDI, SRLI, SLLI, LW  
  S-Type: SW  
  B-Type: BEQ, BNE, BLT, BGE  
  R-Type: ADD, SUB, MUL  

### ğŸ”€ Mergesort
O algoritmo de Mergesort foi implementado de forma recursiva, adaptado para chamadas de funÃ§Ã£o (JAL/JALR). O vetor Ã© dividido pela metade, e as duas metades sÃ£o fundidas ordenadamente.
