{"patent_id": "10-2019-0055291", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2020-0130015", "출원번호": "10-2019-0055291", "발명의 명칭": "시냅스 소자 및 이의 제조 방법", "출원인": "성균관대학교산학협력단", "발명자": "박진홍"}}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전계 효과 트랜지스터(FET) 및 상기 전계 효과 트랜지스터에 직렬 연결된 가변 저항 메모리(CBRAM)를 포함하며, 상기 전계 효과 트랜지스터는, 반도체 채널층; 상기 반도체 채널층의 양 단부에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 유전체막; 및상기 유전체막 상에 배치되는 게이트 전극을 포함하며, 상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소오스/드레인 중 어느 하나에 연결되고,상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 게이트 전극에 인가되는 전압에 의해 상기 유전체막 내에서 점진적인 분극의 스위칭이 조절되는 멀티 비트시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 유전체막 내의 분극 조절에 의해 상기 반도체 채널층의 문턱값 또는 채널 전도도가 변화하는 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 전계 효과 트랜지스터의 상기 제 2 소오스/드레인으로부터 상기 가변 저항 메모리의 상기 일 전극을 통해흐르는 전류에 의해 상기 가변 저항 메모리의 저항 스위칭이 유도되는 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 생체 복합 유전 물질은 DNA 복합 유전 물질(DNA complex dielectric)인 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 DNA 복합 유전 물질은 DNA를 가공한 DNA-CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)인 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,공개특허 10-2020-0130015-3-상기 가변 저항 메모리는,제 1 전극;상기 제1 전극 상에 형성되며, 복수의 금속 베이컨시를 갖는 반도체 산화물층; 및상기 반도체 산화물층 상에 형성된 제2 전극을 포함하는 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 상기 금속 베이컨시에 금속 브릿지가 형성되는 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 전계 효과 트랜지스터는 실리콘(Si), 폴리 실리콘(Poly Si) 및 2차원 반도체 재료 중 적어도 하나 이상을포함하는 반도체 층을 더 포함하는 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,상기 전계 효과 트랜지스터는 MOSFET, Junctionless FET 및 TFET 중 어느 하나인 멀티 비트 시냅스 소자."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "전계 효과 트랜지스터(FET) 및 가변 저항 메모리(CBRAM)를 포함하는 멀티 비트 시냅스 소자의 제조 방법으로서, 기판 상에 상기 전계 효과 트랜지스터의 반도체 채널층을 형성하는 단계;상기 반도체 채널층의 양 단부에 제 1 소오스/드레인 및 제 2 소오스/드레인을 형성하는 단계;상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 유전체막을 형성하는 단계;상기 유전체막 상에 게이트 전극을 형성하는 단계; 및상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 가변 저항 메모리(CBRAM)을 형성하는 단계를 포함하고,상기 전계 효과 트랜지스터 및 상기 가변 저항 메모리는 직렬 연결되며, 상기 유전체막은 생체 복합 유전 물질을 포함하는, 멀티 비트 시냅스 소자의 제조 방법."}
{"patent_id": "10-2019-0055291", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 가변 저항 메모리를 형성하는 단계는,상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 상기 가변 저항 메모리의 제1 전극을 형성하는 단계;상기 제1 전극 상에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 형성하는 단계; 및상기 반도체 산화물층 상에 제2 전극을 형성하는 단계를 포함하는 멀티 비트 시냅스 소자의 제조 방법."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 인간의 뇌 신경망을 모사하는 시냅스 소자 및 이의 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 멀티 비트 시냅스 소자는, 전계 효과 트랜지스터(FET) 및 상기 전계 효과 트랜지스터에 직렬 연결된 가변 저항 메모리(CBRAM)를 포함하며, 상기 전계 효과 트랜지스터는, 반도체 채널층; 상기 반도체 채널층의 양 단부에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도 체 채널층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 유전체막; 및 상기 유전체막 상에 배치되는 게이트 전극을 포함하며, 상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소 오스/드레인 중 어느 하나에 연결되고, 상기 유전체막은 생체 복합 유전 물질을 포함할 수 있다."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자에 관한 것으로서, 더욱 상세하게는, 인간의 뇌 신경망을 모사하는 시냅스 소자 및 이의 제조 방법에 관한 것이다."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "하드웨어 기반의 인공지능 반도체 시스템이 사물을 인식하고 학습하기 위해서는(deep learning), 각 입력 신호 의 중요도를 학습하여 가중치를 정하는데 사용 가능한 상태가 많을수록 보다 정교한 학습을 할 수 있다. 가중 치를 높이는 방식을 장기 강화(long-term potentiation), 가중치를 낮추는 방식을 장기 약화(long-term depression)이라고 하는데, 가중치의 최소값과 최대값의 차이가 클수록 구분 가능한 여러 상태에 해당하는 가중 치를 정의할 수 있다. 기존에 다양한 방식으로 동작하는 시냅스 소자들이 보고되었으나, 신뢰성 있는 동작과 구동 마진을 증가시키기 위하여 상기 가중치의 최소값과 최대값의 차이를 더 증가시키는 것이 바람직하다."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는, 기존의 시냅스 소자에 비해 더 많은 상태의 가중치를 확보함으로써, 기존의 뉴로모픽 반도체 시스템에 비해 뉴로모픽 반도체 시스템을 구성하는 시냅스 소자의 수를 줄이고 전력 소 모를 감소시킬 수 있으며, 고집적화에 유리하여 더욱 효율적인 인공 지능 학습을 가능하게 하는 멀티레벨 시냅 스 소자를 제공하는 것이다."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 전계 효과 트랜지스터(FET) 및 상기 전계 효과 트랜지스터에 직렬 연결된 가변 저항 메모리(CBRAM)를 포함하며, 상기 전계 효과 트랜지스터는, 반도체 채널층; 상기 반도체 채널층의 양 단부 에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 유전체막; 및 상기 유전체막 상에 배치되는 게이트 전극을 포함하며, 상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소오스/드레인 중 어느 하나에 연결되고, 상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시 냅스 소자가 제공될 수 있다. 일 실시예에서는, 상기 게이트 전극에 인가되는 전압에 의해 상기 유전체막 내에서 점진적인 분극의 스위칭이 조절될 수 있다. 상기 유전체막 내의 분극 조절에 의해 상기 반도체 채널층의 문턱값 또는 채널 전도도가 변화 할 수 있다. 상기 전계 효과 트랜지스터의 상기 제 2 소오스/드레인으로부터 상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 저항 스위칭이 유도될 수 있다. 상기 생체 복합 유 전 물질은 DNA 복합 유전 물질(DNA complex dielectric)이고, 상기 DNA 복합 유전 물질은 DNA를 가공한 DNA- CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)일 수 있다. 상기 가변 저항 메모리는, 제 1 전극; 상기 제1 전극 상에 형성되며, 복수의 금속 베이컨시를 갖는 반도체 산화 물층; 및 상기 반도체 산화물층 상에 형성된 제2 전극을 포함할 수 있다. 상기 가변 저항 메모리의 상기 일 전 극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 상기 금속 베이컨시에 금속 브릿지가 형성될 수 있다. 상기 전계 효과 트랜지스터는 실리콘(Si), 폴리 실리콘(Poly Si) 및 2차원 반도체 재료 중 적어도 하나 이상을 포함하는 반도체 층을 더 포함할 수 있다. 상기 전계 효과 트랜지스터는 MOSFET, Junctionless FET 및 TFET 중 어느 하나 일 수 있다. 본 발명의 다른 실시예에 따르면, 전계 효과 트랜지스터(FET) 및 가변 저항 메모리(CBRAM)를 포함하는 멀티 비 트 시냅스 소자의 제조 방법으로서, 기판 상에 상기 전계 효과 트랜지스터의 반도체 채널층을 형성하는 단계; 상기 반도체 채널층의 양 단부에 제 1 소오스/드레인 및 제 2 소오스/드레인을 형성하는 단계; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 유 전체막을 형성하는 단계; 상기 유전체막 상에 게이트 전극을 형성하는 단계; 및 상기 제 1 및 제 2 소오스/드레 인 중 어느 하나 상에 가변 저항 메모리(CBRAM)을 형성하는 단계를 포함하고, 상기 전계 효과 트랜지스터 및 상 기 가변 저항 메모리는 직렬 연결되며, 상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시냅스 소 자의 제조 방법이 제공될 수 있다. 상기 가변 저항 메모리를 형성하는 단계는, 상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 상기 가변 저 항 메모리의 제1 전극을 형성하는 단계; 상기 제1 전극 상에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 형성하는 단계; 및 상기 반도체 산화물층 상에 제2 전극을 형성하는 단계를 포함할 수 있다."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예에 따르면, 생체 복합 유전 물질을 갖는 전계 효과 트렌지스터와 이에 직렬 연결된 기변 저항 메모리를 기본 단위로 하는 시냅스 소자에 의해 멀티 비트를 구현함으로써, 더 많은 상태의 가중치를 확보함으 로써, 뉴로모픽 반도체 시스템을 구성하는 시냅스 소자의 수를 줄이고 전력 소모를 감소시킬 수 있으며, 고집적 화에 유리하여 보다 효율적인 인공 지능 학습을 가능하게 하는 멀티레벨 시냅스 소자가 제공될 수 있다. 또한, 본 발명의 실시예에 따르면, 기존의 시냅스 소자에 비해 더 많은 상태의 가중치를 확보함으로써, 뉴로모 픽 반도체 시스템을 구성하는 시냅스 소자의 수를 줄이고 전력 소모를 감소시킬 수 있으며, 고집적화에 유리하 여 보다 효율적인 인공 지능 학습을 가능하게 하는 멀티레벨 시냅스 소자의 제조 방법이 제공될 수 있다."}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하 여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 \"및/또는\"은 해 당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니 다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복 수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는 (comprising)\"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 기판 또는 다른 층 \"상에(on)\" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형 성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간층 또는 중간층들 상에 형성된 층을 지칭할 수 도 있다. 도 1은 본 발명의 일 실시예에 따른 시냅스 소자의 등가 회로를 나타내는 도면이다. 도 1을 참조하면, 시냅스 소자는 생체 복합 유전 물질(DNA complex dielectric)을 유전막으로 사용하는 전 계 효과 트랜지스터(BioFET)와, 저항값을 조절하여 메모리 동작을 수행할 수 있는 가변 저항 메모리(CBRAM)를 포함하고, 전계 효과 트랜지스터(BioFET)와 가변 저항 메모리(CBRAM)가 직렬로 연결될 수 있다. 일 실시예에서, 전계 효과 트랜지스터(BioFET)의 게이트에는 제 1 동작 신호로서, 게이트 전압(VG)이 인가되고, 소 오스는 접지(GND)되어 있고, 전계 효과 트랜지스터(BioFET)의 드레인이 가변 저항 메모리(CBRAM)의 하부 전극과 연결되어 있으며, 가변 저항 메모리(CBRAM)의 상부 전극에는 제 2 동작 신호로서 VD가 인가될 수 있다. 그러나, 이들 전압 신호들은 이러한 실시예에 한정되지 않으며, 본 발명의 특징을 유지하는 다양한 전압이 인가 전압으로서 사용될 수 있다. 전계 효과 트랜지스터(BioFET)는 생체 물질인 DNA를 가공한 DNA-CTMA, DNA-OTMA 등의 DNA 복합 유전 물질(DNA complex dielectric)을 트랜지스터의 게이트 스택의 일부로서 사용할 수 있다. 전계 효과 트랜지스터(BioFET) 는 게이트에 인가되는 전압 펄스(VG)를 통해 상기 DNA 복합 유전 물질의 분극을 조절함으로써 채널의 전도도를 제어할 수 있다. 또한, 상기 DNA 복합 유전 물질의 분극은 가역적인 이력(hysteresis) 특성을 가질 수 있다. 상기 게이트 절연막의 분극 상태에 따라 트랜지스터의 문턱 전압이 달라지면서 상기 인가되는 게이트 전압에 따 른 채널의 전도도가 제어될 수 있다. 이에 관하여는 도 2를 참조하여 상세히 후술될 것이다. 전계 효과 트랜지스터(BioFET)의 게이트 전극에 펄스 전압을 인가함으로써, 생체 복합 유전 물질을 유전막으로 사용하는 전계 효과 트랜지스터(BioFET)는 채널 내의 쌍극자의 분극 상태의 변화에 따라 전계 효과 트랜지스터 (BioFET)의 채널 전도도가 높은 상태(채널 저항이 낮은 상태)로부터 채널 전도도가 낮은 상태(채널 저항이 높은 상태)로 변화할 수 있다. 또한, 다른 펄스 전압을 인가함으로써, 전계 효과 트랜지스터(BioFET)의 채널 전도도 가 낮은 상태(채널 저항이 높은 상태)로부터 채널 전도도가 높은 상태(채널 저항이 낮은 상태)로 변화할 수 있 다. 따라서, 게이트 전극에 인가되는 펄스 전압에 따라 다양한 채널 전도도를 얻을 수 있다. 가변 저항 메모리(또는, 도전성 브릿지 메모리라고 지칭됨; CBRAM)는 산소 공동(oxygen vacancy) 기반의 저항 변화 메모리와는 달리 고유 결함(intrinsic defect) 아닌 외부 결함(extrinsic defect)인 금속 이온을 이용한 다. CBRAM은 고체의 전해질에서 Cu나 Ag와 같은 유동 이온(mobile ion)의 동작을 조절하여 전류 경로 (filament)를 형성하고 이를 조절함으로써 스위칭을 하게 되며, 높은 on/off 전류비 특성을 지닌다. 기존의 저 항성 메모리처럼 동일한 물질을 이용하더라도 제조 방법 및 후공정에 따라 그 특성이 매우 복잡하여 변화하며, 버퍼층 또는 합금 전극을 이용하는 경우 계단형 방식의(stepwise) 전기 전도도 변화를 구현할 수도 있다. 가변 저항 메모리(CBRAM)는 상부 전극과 하부 전극 사이에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 포 함하도록 구성될 수 있다. 예를 들면, 하부 전극에 포지티브 전압이 인가되고, 상부 전극에 네거티브 전압이 인가되면, 하부 전극으로부터 양이온이 반도체 산화물층의 금속 베이컨시를 따라 이동하면서 금속 베이컨시에 환원되어 금속 브릿지를 형성하고, 그에 따라 가변 저항 메모리(CBRAM)를 저저항 상태(Low Resistance State)로 만든다. 그리고, 가변 저항 메모리(CBRAM)의 하부 전극에 네거티브 전압이 인가되고, 상부 전극에 포지티브 전 압이 인가되면, 반도체 산화물층의 금속 양이온이 하부 전극으로 이동하면서 환원되고, 그에 따라 금속 브릿지 가 끊어져 베모리 소자를 고저항 상태(High Resistance State)로 만든다. 가변 저항 메모리(CBRAM)가 전계 효 과 트랜지스터(BioFET)의 드레인에 직렬로 연결되어 있기 때문에, 가변 저항 메모리(CBRAM)의 상부 전극 및 하 부 전극 사이의 전압의 차에 의해 가변 저항 메모리(CBRAM)의 셋(set) 또는 리셋(reset) 동작을 제어함으로써 가변 저항 메모리(CBRAM)을 고저항 상태 또는 저저항 상태로 변화시킬 수 있다. 즉, 전계 효과 트랜지스터 (BioFET)의 드레인 전압에 따라 가변 저항 메모리(CBRAM)은 다중의 저항값을 갖게 되고, 전계 효과 트랜지스터 (BioFET)의 분극 상태에 따라서 추가적으로 다중의 출력 전류 레벨을 얻을 수 있다. 상기 DNA 복합 유전 물질은 기존의 유기물 기반 박막트랜지스터(OTFT)의 공정상 장점을 지니기 때문에 대면적으 로 극박막 절연층 형성에 유리하다. 솔루션 공법을 이용하여 간단한 코팅으로 형성하고 예를 들면, 150°C 이 하의 저온 공정을 거침으로서 기존의 CMOS 기반 공정에 대해 높은 정합성을 지니며, 자체적으로 높은 투명성과 휨성능이 좋아 유연성 반도체를 구성하는 유전 물질로서도 활용될 수 있다. 도 2는 본 발명의 일 실시예에 따른 시냅스 소자를 도시하는 단면도이다. 도 2를 참조하면, 시냅스 소자는 기판(P-sub) 상에 MOSFET 구조를 갖고, 생체 복합 유전 물질을 게이트 스 택의 일부로서 사용하는 전계 효과 트랜지스터(BioFET)와, 전계 효과 트랜지스터(BioFET)의 드레인 전극 상에 직접 적층된 가변 저항 메모리(CBRAM)를 포함할 수 있다. 일 실시예에서, 전계 효과 트랜지스터(BioFET)는 NMOS FET일 수 있으며, 이 경우, 기판(P-sub)은 P형 불순물로 도핑될 수 있고, 기판(P-sub)의 소오스(S) 및/또 는 드레인(D)은 N형 불순물로 도핑될 수 있다. 그러나, 이러한 기판 및 소오스 및/또는 드레인의 불순물 도핑 은 여기에 한정되지 않으며, 반대로 기판은 N형 불순물로 도핑되고, 소오스및/또는 드레인이 P형 불순물로 도핑 된 PMOS FET일 수도 있다. 전계 효과 트랜지스터(BioFET)는 MOSFET에 한정되지 않는다. 다른 실시예에서는 전계 효과를 이용한 Junctionless FET 또는 TFET 구조의 트랜지스터를 전계 효과 트랜지스터(BioFET)로서 사용할 수 있다. 전계 효과 트랜지스터(BioFET)는 반도체 채널층, 반도체 채널층의 양 단부에 각각 배치되는 소오스(S) 및 드레 인(D), 소오스(S)와 드레인(D) 사이의 반도체 채널층 상에 배치되는 게이트 절연막(GD: Gate Dielectric), 게이 트 절연막(GD) 상에 배치되는 생체 복합 유전 물질을 포함하는 유전체막(CD: Complex Dielectric), 및 유전체막(CD) 상에 배치되는 게이트 전극(GE: Gate Electrode)을 포함할 수 있다. 가변 저항 메모리(CBRAM)는 하부 전극(BE)과, 하부 전극(BE) 상에 형성되며 복수의 금속 베이컨시를 갖는 반도 체 산화물층(SL)과, 반도체 산화물층(SL) 상에 형성된 상부 전극(TE)을 포함할 수 있다. 가변 저항 메모리 (CBRAM)의 하부 전극(BE)이 전계 효과 트랜지스터(BioFET)의 드레인(D)에 연결될 수 있다. 가변 저항 메모리 (CBRAM)의 하부 전극(BE)은 전계 효과 트랜지스터(BioFET)의 드레인(D)에 직접 컨택되거나 비아 전극과 같은 중 간 도전체를 경유하여 연결될 수도 있다. 게이트 전극(GE)에 인가되는 전압(VG)에 의해 유전체막(CD) 내에서 점진적인 분극의 스위칭이 조절되고, 유전체막(CD) 내의 분극 조절에 의해 반도체 채널층의 문턱값 또는 채널 전도도가 변화할 수 있다. 도 2를 참조하면, 게이트 전극(GE)에 전압 펄스를 인가함으로써, 전계 효과 트랜지스터(BioFET)의 채널 전도도 가 높은 상태(채널 저항이 낮은 상태)로부터 채널 전도도가 낮은 상태(채널 저항이 높은 상태)로, 또는 채널 전 도도가 낮은 상태로부터 채널 전도도가 높은 상태로 변화할 수 있다. 상이한 타이밍에 인가되는 게이트 펄스 및 드레인 펄스는 전계 효과 트랜지스터(BioFET)의 게이트 스택의 분극을 변화시키고, 이에 따라 채널 전도도 및 드레인 전류를 변화시킬 수 있다. 먼저, 게이트 전극(GE)에 0 보다 큰 전압이 인가되면, 인가된 전계 방향에 따라 유전체막(CD) 내의 쌍극자가 수 직 방향으로 정렬하고, 이로 인해 채널에는 캐리어인 전자가 유도되므로, 채널 전도도가 높아지고 채널의 문턱 전압이 낮아진다. 이 때의 채널 전도도의 변화량은 게이트 전극(GE)에 인가되는 전압의 크기에 의해 제어할 수 있다. 채널 전도도는 게이트 전극(GE)에 인가되는 펄스에 의해 영향을 받고, 채널 전도도의 변화에 따라 소스 영역과 드레인 영역 사이의 캐리어의 흐름이 영향을 받게 된다. 따라서, 게이트 전극(GE)에 0 보다 큰 게이트 전압을 인가함으로써 유전체막(CD) 내의 쌍극자의 분극 및 채널 특성이 프로그램될 수 있다. 이와 같은 프로그 램에 의해 채널 전도도가 높아지므로, 그 후에 동일한 게이트 전압(VG)을 인가하더라도, 드레인 전류가 증가하게 된다. 따라서, 흥분 상태(excited state), 즉 프리 뉴런과 포스트 뉴런 사이의 강화된 접속을 구현할 수 있다. 게이트 전극(GE)에 0 보다 작은 전압이 인가되면, 인가된 전계 방향에 따라 유전체막(CD) 내의 쌍극자가 수직 방향으로 정렬하고, 이로 인해 채널에는 홀이 유도되므로, 채널 전도도가 낮아지고 채널의 문턱 전압이 높아진 다. 이 때의 채널 전도도의 변화량은 게이트 전극(GE)에 인가되는 전압의 크기에 의해 제어할 수 있다. 따라 서, 게이트 전극(GE)에 0 보다 작은 게이트 전압을 인가함으로써, 유전체막(CD) 내의 쌍극자의 분극 및 채널 특 성이 프로그램될 수 있다. 이와 같은 프로그램에 의해 채널 전도도가 낮아지므로, 그 후에 동일한 게이트 전압 (VG)을 인가하더라도, 드레인 전류가 감소하게 된다. 따라서, 억제 상태(inhibited state), 즉 프리 뉴런과 포 스트 뉴런 사이의 약화된 접속을 구현할 수 있다. 또한, 전계 효과 트랜지스터(BioFET)의 드레인(D)으로부터 가변 저항 메모리의 가변 저항 메모리(CBRAM)의 하부 전극(BE)으로 흐르는 전류에 의해 가변 저항 메모리의 저항 스위칭이 유도될 수 있다. 그리고, 가변 저항 메모 리(CBRAM)의 하부 전극(BE)을 통해 흐르는 전류에 의해 가변 저항 메모리(CBRAM)의 금속 이온의 정렬에 의해 금 속 브릿지가 형성될 수 있다. 가변 저항 메모리(CBRAM)의 상부 전극(TE)은 화학적으로 비활성인 도전성 물질을 이용하여 형성할 수 있다. 즉, 상부 전극(TE)에 포지티브 전압을 인가하여도 반도체 산화물층(SL)으로 양이온이 이동되지 않는 물질로 형 성될 수 있다. 화학적으로 비활성인 도전성 물질로는 백금(Pt), 루테늄(Ru), 티타늄 질화물(TiN), 탄탈륨 질화 물(TaN) 중에서 선택된 적어도 하나를 포함할 수 있다. 이러한 화학적으로 비활성인 도전성 물질을 이용하여 상부 전극(TE)은 단일층 또는 2층 이상의 적층 구조로 형성할 수 있다. 가변 저항 메모리(CBRAM)의 반도체 산화물층(SL)은 내부에 다수의 베이컨시(vacancy)를 가지며, 하부 전극(TE) 으로부터 확산된 금속 이온에 의해 브릿지가 형성된다. 이러한 반도체 산화물층(SL)은 p형 반도체 산화물 및 n 형 반도체 산화물로 형성할 수 있다. p형 반도체 산화물은 NiO, SnxO, CoxOy를 포함할 수 있고, n형 반도체 산 화물은 TiOx, ZnxO, AlxOy, IGZO(indium galluim zincoxide)를 포함할 수 있다. 반도체 산화물층(SL)은 p형 반 도체 산화물 및 n형 반도체 산화물의 적어도 어느 하나, 또는 이들을 혼합하여 형성할 수 있다. 반도체 산화물 층(SL)의 금속 베이컨시를 통해 하부 전극(BE)으로부터의 양이온이 이동할 수 있고, 양이온이 금속 베이컨시에 환원되면서 반도체 산화물층(SL) 내에 금속 브릿지가 형성될 수 있다. 하부 전극(BE)은 금속 이온이 발생되는 도전 물질을 포함할 수 있다. 즉, 하부 전극(BE)에 포지티브 전압을 인 가하였을 때 양이온이 발생되어 반도체 산화물층(SL)로 이동하는 물질로 형성될 수 있다. 금속 이온이 발생되는 도전 물질은 구리(Cu) 및 은(Ag)을 포함할 수 있다. 본 실시예는 하부 전극(BE)으로 은을 이용한다. 이러 한 하부 전극(BE)에 포지티브(positive) 전압이 인가되면 하부 전극(BE)의 금속 양이온이 반도체 산화물층(SL) 의 금속 베이컨시를 따라 이동하면서 금속 베이컨시에 치환되고 그에 따라 브릿지가 형성된다. 금속 브릿지가 형성됨으로써 가변 저항 메모리(CBRAM)는 저저항 상태를 갖게 된다. 또한, 하부 전극(BE)에 네가티브 (negative) 전압이 인가되면 양이온이 다시 하부 전극(BE)으로 이동하여 환원되고, 그에 따라 반도체 산화물층 (SL) 내에 형성된 금속 브릿지가 끊어지게 되어 메모리 소자는 고저항 상태를 갖게 된다. 생체 복합 유전 물질은 DNA 복합 유전 물질(DNA complex dielectric)로서, 예컨대 DNA를 가공한 DNA- CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)일 수 있다. DNA-CTMA, DNA-OTMA 등의 DNA 복합 유전 물질의 공정 온도는 150°C 이하의 저온이므로, 공정 전반을 저온 공정으로 진행 할 수 있다. 이에 따라, 가변 저항 메모리(CBRAM)의 형성도 PVD(physical vapor deposition)에 의해 진행하는 것이 바람직하다. 그러나, 가변 저항 메모리(CDRAM)를 PVD 이외의 CVD 등의 다른 제조 방법에 의해서 형성할 수도 있다. 시냅스 소자의 동작을 위해서는 두 개의 바이어스 전압을 사용한다. 즉, 분극의 점진적인 스위칭을 이용한 전계 효과 트랜지스터(BioFET)의 프로그래밍과 가변 저항 메모리(CBRAM)의 점진적인 전도도 레벨 다중화를 통한 프로그래밍의 두 가지 학습 메커니즘을 통합함으로써 다중 상태 시냅스 소자를 구현할 수 있다. 먼저, 게이트 전압(VG)의 조절을 통해 전계 효과 트랜지스터(BioFET)의 분극을 조절함으로써 채널의 저항을 조절한다. 이를 통하여 흐르는 전류를 조절하고 가변 저항 메모리(CBRAM)의 하부 전극(BE)에 인가되는 유효 전압과 드레인 전압 (VD)의 차이를 통해 가변 저항 메모리(CBRAM)의 set/reset 동작을 제어함으로써 필라멘트(filament)의 성장을 다중화할 수가 있다. 즉, 드레인 전압(VD)에 따라 가변 저항 메모리(CBRAM)는 복수개의 저항값을 갖고 전계 효 과 트랜지스터(BioFET)의 분극 상태에 따라 다중 상태의 출력 전류 레벨을 갖게 된다. 도 3은 본 발명의 다른 실시예에 따른 시냅스 소자를 도시하는 단면도이다. 도 3을 참조하면, 시냅스 소자는 기판(P-sub) 상에 MOSFET 구조를 갖고, 생체 복합 유전 물질을 게이트 스 택의 일부로서 사용하는 전계 효과 트랜지스터(BioFET)와, 전계 효과 트랜지스터(BioFET)의 드레인 전극 상에 직접 적층된 가변 저항 메모리(CBRAM)를 포함할 수 있다. 전계 효과 트랜지스터(BioFET)는 반도체 채널층, 반도체 채널층의 양 단부에 각각 배치되는 소오스(S) 및 드레 인(D), 소오스(S)와 드레인(D) 사이의 반도체 채널층 상에 배치되는 게이트 절연막(GD: Gate Dielectric), 게이 트 절연막(GD) 상에 배치되는 반도체 층(SL: Semiconductor Layer), 반도체 층(SL) 상에 배치되는 생체 복합 유전 물질을 포함하는 유전체막(CD: Complex Dielectric), 및 유전체막(CD) 상에 배치되는 게이트 전극(GE: Gate Electrode)을 포함할 수 있다. 전계 효과 트랜지스터(BioFET)의 반도체 채널층, 소오스(S), 드레인(D), 게이트 절연막(GD), 유전체막(CD) 및 가변 저항 메모리(CBRAM)에 관하여는 모순되지 않는 한 도 2를 참조하여 개시한 설명이 참조될 수 있다. 반도체 층(SL)은 반도체 재료로 사용될 수 있는 실리콘(Si), 폴리 실리콘(Poly Si), 2차원 물질을 포함할 수 있 다. 2차원 물질은 그래핀(graphene), 실리센(silicene), 흑린(black phosphorus), 보로펜(borophene), 육방정 계의 질화붕소(hexagonal boron nitride), 전이금속 디칼코제나이드 또는 이들의 조합을 포함할 수 있다. 전이 금속 디칼코제나이드는 전이금속 원소와 칼코젠 원소의 화합물이고, 전이금속 원소는 몰리브덴(Mo), 탄탈륨(Ta) 및 텅스텐(W) 중 어느 하나일 수 있고, 칼코젠 원소는 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 어느 하나일 수 있 다. 반도체 층(SL)을 게이트 절연막(GD)와 유전체막(CD) 사이에 형성함으로써, 유전체막(CD)의 분극에 따른 전계의 변화에 추가하여, 게이트 전극(GE)에 인가되는 전압에 의해 형성되는 게이트 스택 내의 전계를 변화시킬 수 있 으므로, 전계 효과 트랜지스터(BioFET)의 채널의 문턱 전압을 추가적으로 변화시킬 수 있다.표 1"}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상기 [표 1]은 시냅스 소자를 구성하는 전계 효과 트랜지스터(BioFET)가 3 bit/cell(8 state), 가변 저항 메모리(CBRAM)가 2 bit/cell(4 state) 동작이 가능하다고 가정했을 때 얻을 수 있는 전류 레벨의 수가 32개가 되는 것을 나타내는 예이다. 전류 레벨을 나타내는 5 digit 숫자에서 앞의 세 자리는 전계 효과 트랜지스터 (BioFET)가, 뒤의 두 자리는 가변 저항 메모리(CBRAM)에 의해 결정된다. 전계 효과 트랜지스터(BioFET) 및 당 비트수 및 가변 저항 메모리(CBRAM)의 단위셀(Unit Cell) 당 비트수는 각 소자를 구성하는 물질의 성질과 구조 에 따른 동작 특성에 따라 달라지므로 표 1의 내용은 하나의 실시예일 뿐이다. 학습된 소자가 지니는 가중치를 파악하기 위한 전류 읽기 동작 전압은 구현 가능한 서로 다른 전류 레벨들 간 의 간격이 가장 크게 이격되는 지점에서 결정해야 하는데, 이 지점은 일체형 시냅스 소자의 전달 특성 곡선을 확보하여 결정할 수 있다. 도 4는 본 발명의 일 실시예에 따른 시냅스 소자의 제조 방법을 나타내는 흐름도이다. 시냅스 소자를 제조하기 위해, 먼저 기판 상에 전계 효과 트랜지스터(BioFET)의 반도체 채널층을 형성한다 (S10). 그리고, 형성된 반도체 채널층의 양 단부에 소오스(S) 및 드레인(D)을 형성한다(S20). 그 후, 소오스 (S)와 드레인(D) 사이의 반도체 채널층 상에 게이트 절연막(GD)을 형성한다(S30). 또한, 게이트 절연막(GD) 상 에 생체 복합 유전 물질을 포함하는 유전체막(CD)을 형성하고(S40), 형성된 유전체막(CD) 상에 게이트 전극을 형성한다(S50). 그리고, 전계 효과 트랜지스터(BioFET)의 드레인(D) 상에 가변 저항 메모리(CBRAM)을 형성하며, 이 때 전계 효과 트랜지스터(BioFET)와 가변 저항 메모리(CBRAM)이 직렬 연결되도록 한다(S60). 도 5는 본 발명의 일 실시예에 따른 시냅스 소자를 구성하는 가변 저항 메모리(CBRAM)의 제조 방법을 나타 내는 흐름도이다. 가변 저항 메모리(CBRAM)을 제조하기 위해, 전계 효과 트랜지스터(BioFET)의 드레인(D) 상에 하부 전극(BE)를 형성한다(S61). 또한, 형성된 하부 전극(BE) 상에 복수의 금속 베이컨시를 갖는 반도체 산화물 층을 형성한다(S62). 그리고, 형성된 반도체 산화물층 상에 상부 전극(TE)을 형성한다(S63). 이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나"}
{"patent_id": "10-2019-0055291", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.도면 도면1 도면2 도면3 도면4 도면5"}
{"patent_id": "10-2019-0055291", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 시냅스 소자의 등가 회로를 나타내는 도면이다. 도 2는 본 발명의 일 실시예에 따른 시냅스 소자를 도시하는 단면도이다. 도 3은 본 발명의 다른 실시예에 따른 시냅스 소자를 도시하는 단면도이다. 도 4는 본 발명의 일 실시예에 따른 시냅스 소자의 제조 방법을 나타내는 흐름도이다. 도 5는 본 발명의 일 실시예에 따른 시냅스 소자를 구성하는 가변 저항 메모리(CBRAM)의 제조 방법을 나타내는 흐름도이다."}
