TimeQuest Timing Analyzer report for Small8_MZ
Mon Apr 13 11:23:21 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Small8_MZ                                                      ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16F484C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 84.8 MHz ; 84.8 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.792 ; -1335.930         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.339 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -242.522                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                            ;
+---------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                              ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.792 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.717     ;
; -10.747 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.672     ;
; -10.712 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.069     ; 11.638     ;
; -10.667 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.069     ; 11.593     ;
; -10.664 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.589     ;
; -10.658 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.071     ; 11.582     ;
; -10.635 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.562     ;
; -10.635 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.562     ;
; -10.619 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.544     ;
; -10.613 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.071     ; 11.537     ;
; -10.582 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.507     ;
; -10.581 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.506     ;
; -10.571 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.071     ; 11.495     ;
; -10.555 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.483     ;
; -10.555 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.483     ;
; -10.552 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.477     ;
; -10.546 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.469     ;
; -10.545 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.468     ;
; -10.537 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.462     ;
; -10.536 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.461     ;
; -10.526 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.071     ; 11.450     ;
; -10.519 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.065     ; 11.449     ;
; -10.512 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.069     ; 11.438     ;
; -10.507 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.432     ;
; -10.507 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.434     ;
; -10.507 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.434     ;
; -10.501 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.069     ; 11.427     ;
; -10.501 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.069     ; 11.427     ;
; -10.497 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.422     ;
; -10.490 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.413     ;
; -10.489 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.416     ;
; -10.488 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.415     ;
; -10.467 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.069     ; 11.393     ;
; -10.466 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.390     ;
; -10.465 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.071     ; 11.389     ;
; -10.454 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.379     ;
; -10.439 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.064     ; 11.370     ;
; -10.425 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.352     ;
; -10.425 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.352     ;
; -10.424 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.351     ;
; -10.424 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.351     ;
; -10.418 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.343     ;
; -10.418 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.341     ;
; -10.417 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.340     ;
; -10.417 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.069     ; 11.343     ;
; -10.414 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.069     ; 11.340     ;
; -10.414 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.069     ; 11.340     ;
; -10.412 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 11.334     ;
; -10.411 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.073     ; 11.333     ;
; -10.410 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.071     ; 11.334     ;
; -10.409 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.337     ;
; -10.409 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.334     ;
; -10.408 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 11.339     ;
; -10.408 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.336     ;
; -10.396 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.065     ; 11.326     ;
; -10.395 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.322     ;
; -10.395 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.322     ;
; -10.393 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 11.322     ;
; -10.391 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.065     ; 11.321     ;
; -10.390 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.315     ;
; -10.385 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.066     ; 11.314     ;
; -10.382 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[0]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.309     ;
; -10.378 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.303     ;
; -10.369 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.294     ;
; -10.363 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.071     ; 11.287     ;
; -10.362 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.285     ;
; -10.361 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[5]             ; clk          ; clk         ; 1.000        ; -0.072     ; 11.284     ;
; -10.361 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.288     ;
; -10.360 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[5]             ; clk          ; clk         ; 1.000        ; -0.072     ; 11.283     ;
; -10.360 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.287     ;
; -10.356 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.073     ; 11.278     ;
; -10.355 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.283     ;
; -10.355 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.283     ;
; -10.355 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.069     ; 11.281     ;
; -10.354 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.069     ; 11.280     ;
; -10.351 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[6]             ; clk          ; clk         ; 1.000        ; -0.072     ; 11.274     ;
; -10.351 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.065     ; 11.281     ;
; -10.349 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[6]             ; clk          ; clk         ; 1.000        ; -0.072     ; 11.272     ;
; -10.348 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.066     ; 11.277     ;
; -10.345 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.270     ;
; -10.338 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]           ; clk          ; clk         ; 1.000        ; -0.069     ; 11.264     ;
; -10.336 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.259     ;
; -10.335 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.258     ;
; -10.335 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.258     ;
; -10.334 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.257     ;
; -10.333 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.258     ;
; -10.328 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 11.260     ;
; -10.325 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 11.247     ;
; -10.324 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.073     ; 11.246     ;
; -10.320 ; CPU:U_CPU|controller:U_controller|state.Call_6                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.245     ;
; -10.312 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.071     ; 11.236     ;
; -10.309 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.065     ; 11.239     ;
; -10.308 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.065     ; 11.238     ;
; -10.306 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.229     ;
; -10.305 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.072     ; 11.228     ;
; -10.302 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[0]              ; clk          ; clk         ; 1.000        ; -0.067     ; 11.230     ;
; -10.298 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.066     ; 11.227     ;
; -10.297 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.224     ;
; -10.297 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.068     ; 11.224     ;
; -10.290 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]           ; clk          ; clk         ; 1.000        ; -0.070     ; 11.215     ;
+---------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.355 ; CPU:U_CPU|controller:U_controller|state.BVSA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.372 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|controller:U_controller|state.BEQA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.374 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|controller:U_controller|state.BNEA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.377 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.615      ;
; 0.383 ; CPU:U_CPU|controller:U_controller|state.BCCA                           ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.621      ;
; 0.488 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.726      ;
; 0.498 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                   ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_2                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.499 ; CPU:U_CPU|controller:U_controller|state.LDAA_3                         ; CPU:U_CPU|controller:U_controller|state.LDAA_4                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.504 ; CPU:U_CPU|controller:U_controller|state.RET                            ; CPU:U_CPU|controller:U_controller|state.RET_2                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.742      ;
; 0.505 ; CPU:U_CPU|controller:U_controller|state.RORC                           ; CPU:U_CPU|controller:U_controller|state.LOAD_ALU_TO_A                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.742      ;
; 0.505 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH                   ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.513 ; CPU:U_CPU|controller:U_controller|state.RET_4                          ; CPU:U_CPU|controller:U_controller|state.RET_5                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.517 ; CPU:U_CPU|controller:U_controller|state.Call_8                         ; CPU:U_CPU|controller:U_controller|state.Call_9                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.519 ; CPU:U_CPU|controller:U_controller|state.RET_3                          ; CPU:U_CPU|controller:U_controller|state.RET_4                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.757      ;
; 0.525 ; CPU:U_CPU|controller:U_controller|state.RET_2                          ; CPU:U_CPU|controller:U_controller|state.RET_3                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.763      ;
; 0.531 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[2]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[2]                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.532 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[3]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[3]                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.533 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[7]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[7]                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.534 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[1]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[1]                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.535 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.554 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[0]                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; CPU:U_CPU|controller:U_controller|state.BVCA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.583 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[3]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.166      ;
; 0.602 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[5]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.185      ;
; 0.611 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAI                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.849      ;
; 0.613 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDXI                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.851      ;
; 0.613 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BMIA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.851      ;
; 0.614 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.DECA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.852      ;
; 0.616 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.INCA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.854      ;
; 0.617 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDSI                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.855      ;
; 0.617 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BCSA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.855      ;
; 0.619 ; REG:U_REG_INPORT1|output[1]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.207      ;
; 0.623 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BEQA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.861      ;
; 0.629 ; REG:U_REG_INPORT1|output[2]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.217      ;
; 0.630 ; REG:U_REG_INPORT1|output[6]                                            ; REG:U_REG_OUTPORT0|output[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.868      ;
; 0.631 ; REG:U_REG_INPORT1|output[2]                                            ; REG:U_REG_OUTPORT1|output[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.869      ;
; 0.631 ; REG:U_REG_INPORT1|output[7]                                            ; REG:U_REG_OUTPORT0|output[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.869      ;
; 0.632 ; REG:U_REG_INPORT1|output[1]                                            ; REG:U_REG_OUTPORT1|output[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.870      ;
; 0.632 ; REG:U_REG_INPORT1|output[4]                                            ; REG:U_REG_OUTPORT0|output[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.870      ;
; 0.632 ; REG:U_REG_INPORT1|output[5]                                            ; REG:U_REG_OUTPORT0|output[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.870      ;
; 0.648 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.887      ;
; 0.656 ; CPU:U_CPU|controller:U_controller|state.Call_3                         ; CPU:U_CPU|controller:U_controller|state.Call_4                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.894      ;
; 0.666 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BCCA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.904      ;
; 0.673 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                   ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.912      ;
; 0.682 ; CPU:U_CPU|controller:U_controller|state.CALL                           ; CPU:U_CPU|controller:U_controller|state.Call_2                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.920      ;
; 0.687 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|controller:U_controller|state.LDXI_2                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.925      ;
; 0.710 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAA                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.948      ;
; 0.720 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.959      ;
; 0.724 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.963      ;
; 0.794 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[1]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[1]                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.035      ;
; 0.802 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[1]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.386      ;
; 0.821 ; CPU:U_CPU|controller:U_controller|state.LDAI                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                                                            ; clk          ; clk         ; 0.000        ; 0.060      ; 1.058      ;
; 0.831 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_4                 ; CPU:U_CPU|controller:U_controller|state.DECODE                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.834 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.RET                                                                     ; clk          ; clk         ; 0.000        ; 0.059      ; 1.070      ;
; 0.836 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.074      ;
; 0.850 ; REG:U_REG_INPORT1|output[4]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.440      ;
; 0.863 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.371      ; 1.441      ;
; 0.866 ; CPU:U_CPU|controller:U_controller|state.BCCA_2                         ; CPU:U_CPU|controller:U_controller|state.BCCA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.105      ;
; 0.873 ; REG:U_REG_INPORT1|output[5]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.463      ;
; 0.873 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[4]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.456      ;
; 0.874 ; REG:U_REG_INPORT1|output[6]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.464      ;
; 0.876 ; REG:U_REG_INPORT1|output[7]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.466      ;
; 0.877 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.115      ;
; 0.877 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[7]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[7]                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.118      ;
; 0.887 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[2]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.470      ;
; 0.898 ; CPU:U_CPU|controller:U_controller|state.LDAA                           ; CPU:U_CPU|controller:U_controller|state.LDAA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.136      ;
; 0.905 ; CPU:U_CPU|controller:U_controller|state.Call_5                         ; CPU:U_CPU|controller:U_controller|state.Call_6                                                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.151      ;
; 0.910 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.SRRL                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.148      ;
; 0.913 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.151      ;
; 0.925 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.162      ;
; 0.937 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ANDR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.167      ;
; 0.939 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.178      ;
; 0.945 ; REG:U_REG_INPORT1|output[3]                                            ; REG:U_REG_OUTPORT0|output[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.950 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[3]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[3]                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.191      ;
; 0.955 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.XORR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.958 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAA_X                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.197      ;
; 0.959 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.DECX                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.198      ;
; 0.960 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CMPR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.199      ;
; 0.960 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SBCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.199      ;
; 0.968 ; REG:U_REG_INPORT1|output[0]                                            ; REG:U_REG_OUTPORT0|output[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.207      ;
; 0.972 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[7]                ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.210      ;
; 0.974 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.214      ;
; 0.978 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|controller:U_controller|state.LDSI_2                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.212      ;
; 0.982 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.216      ;
; 0.983 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BNEA                                                                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.220      ;
; 0.985 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CLRC                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.219      ;
; 0.986 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.220      ;
; 0.986 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BVCA                                                                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.223      ;
; 0.986 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BVSA                                                                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.223      ;
; 0.989 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[4]                ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.227      ;
; 1.008 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[7]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.591      ;
; 1.011 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CALL                                                                    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.247      ;
; 1.021 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BPLA                                                                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.258      ;
; 1.057 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]                ; CPU:U_CPU|controller:U_controller|state.SLRL                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.295      ;
; 1.059 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]                ; CPU:U_CPU|controller:U_controller|state.STAR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.297      ;
; 1.060 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.294      ;
; 1.061 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.295      ;
; 1.062 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ROLC                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.296      ;
; 1.064 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SLRL                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.298      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ANDR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCSA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BMIA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BVCA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BVSA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CALL                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CLRC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CMPR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_4                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_5                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_6                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_7                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_8                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_9                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECODE                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECX                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INCA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INCX                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INIT                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_4                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X_2                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAD                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAI                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDSI                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDSI_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDXI                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDXI_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LOAD_ALU_TO_A                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_3                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_4                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_2                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_2                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_3                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_4                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_5                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_6                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ROLC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SBCR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SLRL                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SRRL                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_X                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.XORR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[1]                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; input_switch_sel   ; clk        ; 3.150 ; 3.567 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; 2.672 ; 3.125 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; 2.647 ; 3.096 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; 2.101 ; 2.525 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; 2.166 ; 2.629 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; 2.224 ; 2.684 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; 2.358 ; 2.845 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; 2.363 ; 2.847 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; 2.672 ; 3.090 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; 2.669 ; 3.125 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; input_switch_sel   ; clk        ; -2.243 ; -2.644 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; -1.246 ; -1.647 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; -1.677 ; -2.134 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; -1.511 ; -1.926 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; -1.627 ; -2.028 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; -1.246 ; -1.647 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; -1.574 ; -2.036 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; -1.560 ; -2.010 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; -1.559 ; -1.978 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; -1.737 ; -2.174 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 6.567 ; 6.546 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.498 ; 6.456 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.567 ; 6.546 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.536 ; 6.422 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.552 ; 6.529 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.538 ; 6.520 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 6.466 ; 6.459 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 6.561 ; 6.522 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 6.587 ; 6.576 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 6.220 ; 6.299 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 6.427 ; 6.347 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 6.554 ; 6.516 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 6.587 ; 6.544 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.571 ; 6.538 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 6.562 ; 6.576 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.564 ; 6.523 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 7.113 ; 7.100 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 7.113 ; 7.100 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.787 ; 6.778 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.793 ; 6.769 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.563 ; 6.522 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.740 ; 6.697 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 7.031 ; 6.999 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.950 ; 6.874 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 7.169 ; 7.157 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.509 ; 6.548 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.729 ; 6.683 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.740 ; 6.701 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.711 ; 6.660 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 7.080 ; 7.070 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 7.169 ; 7.157 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 7.110 ; 7.022 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 5.899 ; 5.876 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.007 ; 6.025 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.063 ; 6.053 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.045 ; 6.010 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.057 ; 6.018 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.038 ; 6.025 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 5.913 ; 5.884 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 5.899 ; 5.876 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 5.729 ; 5.786 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 5.729 ; 5.786 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 5.951 ; 5.954 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 6.041 ; 6.082 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 6.017 ; 5.995 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.007 ; 6.008 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 6.036 ; 6.001 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.001 ; 5.987 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 6.032 ; 6.004 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 6.547 ; 6.587 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.288 ; 6.244 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.267 ; 6.223 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.032 ; 6.004 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.195 ; 6.170 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.474 ; 6.428 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.362 ; 6.300 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 6.005 ; 6.076 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.005 ; 6.076 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.207 ; 6.240 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.217 ; 6.265 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.198 ; 6.161 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.716 ; 6.607 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.753 ; 6.712 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 6.665 ; 6.593 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 94.55 MHz ; 94.55 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.576 ; -1175.891         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.293 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -242.522                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.576 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.509     ;
; -9.562 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.495     ;
; -9.538 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.471     ;
; -9.524 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.457     ;
; -9.489 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.421     ;
; -9.468 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.401     ;
; -9.451 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.383     ;
; -9.446 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.379     ;
; -9.444 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.376     ;
; -9.439 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.374     ;
; -9.439 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.374     ;
; -9.430 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.363     ;
; -9.429 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.362     ;
; -9.425 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.360     ;
; -9.425 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.360     ;
; -9.408 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.341     ;
; -9.406 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.338     ;
; -9.391 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.324     ;
; -9.387 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.320     ;
; -9.386 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.319     ;
; -9.352 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.061     ; 10.286     ;
; -9.352 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.061     ; 10.286     ;
; -9.351 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.283     ;
; -9.350 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.282     ;
; -9.349 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.282     ;
; -9.348 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.281     ;
; -9.337 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.057     ; 10.275     ;
; -9.337 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.269     ;
; -9.336 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.268     ;
; -9.331 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.266     ;
; -9.331 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.266     ;
; -9.323 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.057     ; 10.261     ;
; -9.312 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.245     ;
; -9.309 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.244     ;
; -9.309 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.244     ;
; -9.307 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.061     ; 10.241     ;
; -9.307 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.061     ; 10.241     ;
; -9.299 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.231     ;
; -9.296 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.229     ;
; -9.292 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.227     ;
; -9.292 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.227     ;
; -9.290 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.225     ;
; -9.290 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.225     ;
; -9.285 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.217     ;
; -9.282 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.215     ;
; -9.276 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.211     ;
; -9.276 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.211     ;
; -9.274 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 10.211     ;
; -9.274 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.207     ;
; -9.270 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 10.207     ;
; -9.268 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.201     ;
; -9.264 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.195     ;
; -9.263 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.064     ; 10.194     ;
; -9.250 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.058     ; 10.187     ;
; -9.250 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.183     ;
; -9.250 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.185     ;
; -9.250 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.185     ;
; -9.249 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.184     ;
; -9.249 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.184     ;
; -9.243 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.175     ;
; -9.242 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.174     ;
; -9.236 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 10.173     ;
; -9.236 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.169     ;
; -9.232 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.058     ; 10.169     ;
; -9.230 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.163     ;
; -9.229 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.057     ; 10.167     ;
; -9.228 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[5] ; clk          ; clk         ; 1.000        ; -0.057     ; 10.166     ;
; -9.221 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.153     ;
; -9.220 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.152     ;
; -9.219 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.150     ;
; -9.218 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.064     ; 10.149     ;
; -9.215 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[0]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.150     ;
; -9.214 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[5] ; clk          ; clk         ; 1.000        ; -0.057     ; 10.152     ;
; -9.213 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.146     ;
; -9.212 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.064     ; 10.143     ;
; -9.209 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.141     ;
; -9.208 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.140     ;
; -9.207 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.057     ; 10.145     ;
; -9.205 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.058     ; 10.142     ;
; -9.204 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.136     ;
; -9.203 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.135     ;
; -9.203 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.061     ; 10.137     ;
; -9.203 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.061     ; 10.137     ;
; -9.201 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[0]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.136     ;
; -9.191 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.123     ;
; -9.190 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.057     ; 10.128     ;
; -9.188 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.121     ;
; -9.186 ; CPU:U_CPU|controller:U_controller|state.Call_6                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.119     ;
; -9.184 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[5]             ; clk          ; clk         ; 1.000        ; -0.063     ; 10.116     ;
; -9.183 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[5]             ; clk          ; clk         ; 1.000        ; -0.063     ; 10.115     ;
; -9.182 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.117     ;
; -9.182 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.117     ;
; -9.176 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[6]             ; clk          ; clk         ; 1.000        ; -0.063     ; 10.108     ;
; -9.175 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 10.108     ;
; -9.175 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.110     ;
; -9.175 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.060     ; 10.110     ;
; -9.174 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[6]             ; clk          ; clk         ; 1.000        ; -0.063     ; 10.106     ;
; -9.170 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 10.102     ;
; -9.170 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[5]             ; clk          ; clk         ; 1.000        ; -0.063     ; 10.102     ;
; -9.169 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.063     ; 10.101     ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.319 ; CPU:U_CPU|controller:U_controller|state.BVSA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.335 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|controller:U_controller|state.BEQA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.337 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|controller:U_controller|state.BNEA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.339 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.344 ; CPU:U_CPU|controller:U_controller|state.BCCA                           ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.430 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.648      ;
; 0.446 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                   ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_2                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.448 ; CPU:U_CPU|controller:U_controller|state.LDAA_3                         ; CPU:U_CPU|controller:U_controller|state.LDAA_4                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.666      ;
; 0.453 ; CPU:U_CPU|controller:U_controller|state.RET                            ; CPU:U_CPU|controller:U_controller|state.RET_2                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.453 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH                   ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.462 ; CPU:U_CPU|controller:U_controller|state.RET_4                          ; CPU:U_CPU|controller:U_controller|state.RET_5                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.680      ;
; 0.464 ; CPU:U_CPU|controller:U_controller|state.RORC                           ; CPU:U_CPU|controller:U_controller|state.LOAD_ALU_TO_A                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.682      ;
; 0.464 ; CPU:U_CPU|controller:U_controller|state.Call_8                         ; CPU:U_CPU|controller:U_controller|state.Call_9                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.466 ; CPU:U_CPU|controller:U_controller|state.RET_3                          ; CPU:U_CPU|controller:U_controller|state.RET_4                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.684      ;
; 0.471 ; CPU:U_CPU|controller:U_controller|state.RET_2                          ; CPU:U_CPU|controller:U_controller|state.RET_3                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.689      ;
; 0.476 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[2]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[2]                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.477 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[3]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[3]                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.478 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[7]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[7]                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.479 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[1]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[1]                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.697      ;
; 0.485 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.497 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[0]                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.513 ; CPU:U_CPU|controller:U_controller|state.BVCA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.525 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[3]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 1.051      ;
; 0.542 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[5]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 1.068      ;
; 0.548 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDXI                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.766      ;
; 0.548 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAI                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.766      ;
; 0.549 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BMIA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.767      ;
; 0.551 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.DECA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.769      ;
; 0.552 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.INCA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.770      ;
; 0.553 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDSI                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.771      ;
; 0.555 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BCSA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.773      ;
; 0.557 ; REG:U_REG_INPORT1|output[6]                                            ; REG:U_REG_OUTPORT0|output[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.776      ;
; 0.557 ; REG:U_REG_INPORT1|output[7]                                            ; REG:U_REG_OUTPORT0|output[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.776      ;
; 0.559 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BEQA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.777      ;
; 0.559 ; REG:U_REG_INPORT1|output[2]                                            ; REG:U_REG_OUTPORT1|output[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.777      ;
; 0.559 ; REG:U_REG_INPORT1|output[4]                                            ; REG:U_REG_OUTPORT0|output[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.778      ;
; 0.559 ; REG:U_REG_INPORT1|output[5]                                            ; REG:U_REG_OUTPORT0|output[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.778      ;
; 0.560 ; REG:U_REG_INPORT1|output[1]                                            ; REG:U_REG_OUTPORT1|output[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.778      ;
; 0.568 ; REG:U_REG_INPORT1|output[1]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 1.098      ;
; 0.585 ; REG:U_REG_INPORT1|output[2]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 1.115      ;
; 0.589 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.808      ;
; 0.599 ; CPU:U_CPU|controller:U_controller|state.Call_3                         ; CPU:U_CPU|controller:U_controller|state.Call_4                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.817      ;
; 0.599 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BCCA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.817      ;
; 0.614 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                   ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.833      ;
; 0.621 ; CPU:U_CPU|controller:U_controller|state.CALL                           ; CPU:U_CPU|controller:U_controller|state.Call_2                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.839      ;
; 0.631 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|controller:U_controller|state.LDXI_2                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.849      ;
; 0.645 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.863      ;
; 0.656 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.876      ;
; 0.666 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.886      ;
; 0.727 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[1]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[1]                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.740 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[1]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 1.266      ;
; 0.752 ; CPU:U_CPU|controller:U_controller|state.LDAI                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.758 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_4                 ; CPU:U_CPU|controller:U_controller|state.DECODE                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.977      ;
; 0.761 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.RET                                                                     ; clk          ; clk         ; 0.000        ; 0.052      ; 0.977      ;
; 0.767 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.984      ;
; 0.781 ; REG:U_REG_INPORT1|output[4]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.344      ; 1.314      ;
; 0.791 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.313      ;
; 0.793 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.012      ;
; 0.794 ; CPU:U_CPU|controller:U_controller|state.BCCA_2                         ; CPU:U_CPU|controller:U_controller|state.BCCA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.013      ;
; 0.797 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[4]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 1.323      ;
; 0.801 ; REG:U_REG_INPORT1|output[6]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.344      ; 1.334      ;
; 0.801 ; REG:U_REG_INPORT1|output[7]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.344      ; 1.334      ;
; 0.803 ; REG:U_REG_INPORT1|output[5]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.344      ; 1.336      ;
; 0.806 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[7]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[7]                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.026      ;
; 0.810 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[2]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 1.336      ;
; 0.820 ; CPU:U_CPU|controller:U_controller|state.LDAA                           ; CPU:U_CPU|controller:U_controller|state.LDAA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.827 ; CPU:U_CPU|controller:U_controller|state.Call_5                         ; CPU:U_CPU|controller:U_controller|state.Call_6                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.838 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.SRRL                                                                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.055      ;
; 0.839 ; REG:U_REG_INPORT1|output[3]                                            ; REG:U_REG_OUTPORT0|output[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.058      ;
; 0.840 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.057      ;
; 0.847 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.065      ;
; 0.849 ; REG:U_REG_INPORT1|output[0]                                            ; REG:U_REG_OUTPORT0|output[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.068      ;
; 0.860 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ANDR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.071      ;
; 0.862 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.081      ;
; 0.871 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAA_X                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.090      ;
; 0.871 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[3]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[3]                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.091      ;
; 0.872 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.DECX                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.091      ;
; 0.872 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[4]                ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.089      ;
; 0.873 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.XORR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.873 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CMPR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.092      ;
; 0.873 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SBCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.092      ;
; 0.886 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.050      ; 1.100      ;
; 0.887 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CLRC                                                                    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.101      ;
; 0.888 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.108      ;
; 0.889 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.103      ;
; 0.892 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BNEA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.110      ;
; 0.894 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[7]                ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.111      ;
; 0.895 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|controller:U_controller|state.LDSI_2                                                                  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.109      ;
; 0.895 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BVCA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.113      ;
; 0.895 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BVSA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.113      ;
; 0.910 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[7]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 1.436      ;
; 0.916 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CALL                                                                    ; clk          ; clk         ; 0.000        ; 0.052      ; 1.132      ;
; 0.925 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BPLA                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.143      ;
; 0.954 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.168      ;
; 0.955 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.ROLC                                                                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.172      ;
; 0.956 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ROLC                                                                    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.170      ;
; 0.957 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.171      ;
; 0.958 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SLRL                                                                    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.172      ;
; 0.962 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.STAR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.176      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ANDR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCSA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BMIA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BVCA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BVSA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CALL                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CLRC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CMPR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_4                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_5                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_6                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_7                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_8                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_9                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECODE                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECX                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INCA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INCX                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INIT                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_4                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X_2                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAD                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAI                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDSI                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDSI_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDXI                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDXI_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LOAD_ALU_TO_A                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_3                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_4                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_2                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_2                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_3                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_4                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_5                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_6                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ROLC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SBCR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SLRL                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SRRL                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_2                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_3                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_X                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.XORR_D                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[1]                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; input_switch_sel   ; clk        ; 2.782 ; 3.123 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; 2.351 ; 2.712 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; 2.313 ; 2.685 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; 1.812 ; 2.166 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; 1.868 ; 2.247 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; 1.927 ; 2.306 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; 2.057 ; 2.422 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; 2.061 ; 2.429 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; 2.340 ; 2.702 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; 2.351 ; 2.712 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; input_switch_sel   ; clk        ; -1.954 ; -2.292 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; -1.046 ; -1.387 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; -1.444 ; -1.802 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; -1.281 ; -1.629 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; -1.393 ; -1.743 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; -1.046 ; -1.387 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; -1.349 ; -1.709 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; -1.335 ; -1.684 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; -1.335 ; -1.681 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; -1.502 ; -1.869 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 6.193 ; 6.121 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.074 ; 6.088 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.193 ; 6.110 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.168 ; 6.022 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.176 ; 6.121 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.169 ; 6.096 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 6.103 ; 6.040 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 6.181 ; 6.093 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 6.208 ; 6.166 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 5.870 ; 5.940 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 6.061 ; 5.974 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 6.177 ; 6.091 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 6.208 ; 6.122 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.196 ; 6.118 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 6.188 ; 6.166 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.190 ; 6.100 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 6.655 ; 6.687 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 6.655 ; 6.687 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.408 ; 6.356 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.405 ; 6.333 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.187 ; 6.119 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.352 ; 6.249 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.614 ; 6.546 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.538 ; 6.426 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 6.745 ; 6.677 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.093 ; 6.179 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.340 ; 6.241 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.356 ; 6.255 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.332 ; 6.229 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.680 ; 6.605 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.745 ; 6.677 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 6.690 ; 6.566 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 5.598 ; 5.522 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 5.637 ; 5.705 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 5.745 ; 5.675 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 5.733 ; 5.661 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 5.740 ; 5.668 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 5.727 ; 5.661 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 5.604 ; 5.526 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 5.598 ; 5.522 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 5.438 ; 5.493 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 5.438 ; 5.493 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 5.642 ; 5.627 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 5.726 ; 5.707 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 5.701 ; 5.631 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 5.695 ; 5.650 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 5.719 ; 5.651 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 5.691 ; 5.624 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 5.719 ; 5.664 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 6.154 ; 6.234 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 5.967 ; 5.882 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 5.936 ; 5.853 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 5.719 ; 5.664 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 5.875 ; 5.785 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.120 ; 6.038 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.019 ; 5.912 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 5.648 ; 5.762 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 5.648 ; 5.762 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 5.884 ; 5.846 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 5.894 ; 5.868 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 5.879 ; 5.790 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.325 ; 6.214 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.388 ; 6.297 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 6.314 ; 6.195 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.714 ; -674.622          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.168 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -252.332                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.714 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.658      ;
; -5.685 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.630      ;
; -5.661 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.605      ;
; -5.637 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.581      ;
; -5.636 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.583      ;
; -5.635 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.582      ;
; -5.632 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.577      ;
; -5.613 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.044     ; 6.556      ;
; -5.608 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.553      ;
; -5.584 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.528      ;
; -5.583 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.530      ;
; -5.582 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.044     ; 6.525      ;
; -5.582 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.529      ;
; -5.575 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.519      ;
; -5.574 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.518      ;
; -5.559 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.506      ;
; -5.558 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.505      ;
; -5.556 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.499      ;
; -5.555 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.499      ;
; -5.553 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.497      ;
; -5.552 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.495      ;
; -5.546 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.491      ;
; -5.545 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.039     ; 6.493      ;
; -5.545 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.490      ;
; -5.535 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.041     ; 6.481      ;
; -5.534 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.041     ; 6.480      ;
; -5.530 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.474      ;
; -5.529 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.476      ;
; -5.527 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.474      ;
; -5.526 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.471      ;
; -5.520 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.038     ; 6.469      ;
; -5.511 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.454      ;
; -5.504 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.041     ; 6.450      ;
; -5.503 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.041     ; 6.449      ;
; -5.503 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.446      ;
; -5.501 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.446      ;
; -5.501 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.446      ;
; -5.499 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.442      ;
; -5.497 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.444      ;
; -5.497 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.038     ; 6.446      ;
; -5.496 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.443      ;
; -5.496 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.443      ;
; -5.495 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.442      ;
; -5.492 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.039     ; 6.440      ;
; -5.491 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.441      ;
; -5.480 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.424      ;
; -5.479 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.422      ;
; -5.477 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.424      ;
; -5.476 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.423      ;
; -5.476 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.423      ;
; -5.475 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.418      ;
; -5.474 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.421      ;
; -5.472 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.416      ;
; -5.468 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.039     ; 6.416      ;
; -5.468 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.418      ;
; -5.464 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.408      ;
; -5.460 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[5]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.402      ;
; -5.460 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[6]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.402      ;
; -5.460 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[6]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.402      ;
; -5.459 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[5]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.401      ;
; -5.458 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.401      ;
; -5.457 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.405      ;
; -5.455 ; CPU:U_CPU|controller:U_controller|state.Call_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.040     ; 6.402      ;
; -5.455 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.397      ;
; -5.452 ; CPU:U_CPU|controller:U_controller|state.Call_6                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.396      ;
; -5.452 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.399      ;
; -5.452 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.399      ;
; -5.451 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.396      ;
; -5.451 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.398      ;
; -5.451 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.045     ; 6.393      ;
; -5.450 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.397      ;
; -5.448 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.393      ;
; -5.444 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.391      ;
; -5.443 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]           ; clk          ; clk         ; 1.000        ; -0.044     ; 6.386      ;
; -5.443 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.388      ;
; -5.442 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 6.394      ;
; -5.441 ; CPU:U_CPU|controller:U_controller|state.STAA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 6.393      ;
; -5.436 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.381      ;
; -5.435 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.380      ;
; -5.434 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.377      ;
; -5.426 ; CPU:U_CPU|controller:U_controller|state.Call_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.039     ; 6.374      ;
; -5.424 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.366      ;
; -5.424 ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3                       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.369      ;
; -5.423 ; CPU:U_CPU|controller:U_controller|state.Call_6                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.042     ; 6.368      ;
; -5.420 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.045     ; 6.362      ;
; -5.419 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 6.371      ;
; -5.419 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XL|output[5]              ; clk          ; clk         ; 1.000        ; -0.041     ; 6.365      ;
; -5.418 ; CPU:U_CPU|controller:U_controller|state.LDSI_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 6.370      ;
; -5.417 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.360      ;
; -5.417 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_XH|output[5]              ; clk          ; clk         ; 1.000        ; -0.041     ; 6.363      ;
; -5.416 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.359      ;
; -5.414 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 6.358      ;
; -5.413 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 6.360      ;
; -5.413 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.356      ;
; -5.412 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_A|output[6]               ; clk          ; clk         ; 1.000        ; -0.044     ; 6.355      ;
; -5.410 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_D|output[6]               ; clk          ; clk         ; 1.000        ; -0.045     ; 6.352      ;
; -5.407 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[5]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.349      ;
; -5.407 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPL|output[6]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.349      ;
; -5.407 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_SPH|output[6]             ; clk          ; clk         ; 1.000        ; -0.045     ; 6.349      ;
; -5.406 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]              ; clk          ; clk         ; 1.000        ; -0.039     ; 6.354      ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.177 ; CPU:U_CPU|controller:U_controller|state.BVSA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.185 ; CPU:U_CPU|controller:U_controller|state.BEQA_2                         ; CPU:U_CPU|controller:U_controller|state.BEQA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.186 ; CPU:U_CPU|controller:U_controller|state.BNEA_2                         ; CPU:U_CPU|controller:U_controller|state.BNEA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.189 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.328      ;
; 0.192 ; CPU:U_CPU|controller:U_controller|state.BCCA                           ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.331      ;
; 0.249 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                   ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_2                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.250 ; CPU:U_CPU|controller:U_controller|state.LDAA_3                         ; CPU:U_CPU|controller:U_controller|state.LDAA_4                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.251 ; CPU:U_CPU|controller:U_controller|state.RORC                           ; CPU:U_CPU|controller:U_controller|state.LOAD_ALU_TO_A                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.253 ; CPU:U_CPU|controller:U_controller|state.RET                            ; CPU:U_CPU|controller:U_controller|state.RET_2                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.253 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_CARRY|output[0]  ; CPU:U_CPU|controller:U_controller|state.BCCA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.255 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH                   ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.394      ;
; 0.258 ; CPU:U_CPU|controller:U_controller|state.RET_4                          ; CPU:U_CPU|controller:U_controller|state.RET_5                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.261 ; CPU:U_CPU|controller:U_controller|state.Call_8                         ; CPU:U_CPU|controller:U_controller|state.Call_9                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.262 ; CPU:U_CPU|controller:U_controller|state.RET_3                          ; CPU:U_CPU|controller:U_controller|state.RET_4                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.401      ;
; 0.264 ; CPU:U_CPU|controller:U_controller|state.BPLA                           ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.403      ;
; 0.266 ; CPU:U_CPU|controller:U_controller|state.RET_2                          ; CPU:U_CPU|controller:U_controller|state.RET_3                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.405      ;
; 0.275 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[3]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[3]                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.275 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[2]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[2]                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.276 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[7]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[7]                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.277 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[1]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[1]                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.288 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_H|output[0]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCH|output[0]                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.293 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[3]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.634      ;
; 0.295 ; REG:U_REG_INPORT1|output[1]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.639      ;
; 0.298 ; REG:U_REG_INPORT1|output[2]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.642      ;
; 0.300 ; CPU:U_CPU|controller:U_controller|state.BVCA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.439      ;
; 0.302 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[5]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.643      ;
; 0.321 ; REG:U_REG_INPORT1|output[2]                                            ; REG:U_REG_OUTPORT1|output[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.460      ;
; 0.321 ; REG:U_REG_INPORT1|output[6]                                            ; REG:U_REG_OUTPORT0|output[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.460      ;
; 0.321 ; REG:U_REG_INPORT1|output[7]                                            ; REG:U_REG_OUTPORT0|output[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.460      ;
; 0.322 ; REG:U_REG_INPORT1|output[1]                                            ; REG:U_REG_OUTPORT1|output[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.461      ;
; 0.322 ; REG:U_REG_INPORT1|output[4]                                            ; REG:U_REG_OUTPORT0|output[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.461      ;
; 0.322 ; REG:U_REG_INPORT1|output[5]                                            ; REG:U_REG_OUTPORT0|output[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.461      ;
; 0.324 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAI                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.463      ;
; 0.325 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDXI                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.325 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1                 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.326 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BMIA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.465      ;
; 0.327 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.DECA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.466      ;
; 0.328 ; CPU:U_CPU|controller:U_controller|state.Call_3                         ; CPU:U_CPU|controller:U_controller|state.Call_4                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.467      ;
; 0.329 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BEQA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.330 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDSI                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.330 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BCSA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.330 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.INCA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.336 ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                   ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.475      ;
; 0.339 ; CPU:U_CPU|controller:U_controller|state.CALL                           ; CPU:U_CPU|controller:U_controller|state.Call_2                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.478      ;
; 0.342 ; CPU:U_CPU|controller:U_controller|state.LDXI                           ; CPU:U_CPU|controller:U_controller|state.LDXI_2                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.481      ;
; 0.358 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BCCA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.497      ;
; 0.366 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.505      ;
; 0.373 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.377 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_ZERO|output[0]   ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.408 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[1]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[1]                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.413 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[1]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.754      ;
; 0.420 ; CPU:U_CPU|controller:U_controller|state.LDAI                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.559      ;
; 0.421 ; REG:U_REG_INPORT1|output[4]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.767      ;
; 0.422 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_4                 ; CPU:U_CPU|controller:U_controller|state.DECODE                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.561      ;
; 0.433 ; REG:U_REG_INPORT1|output[7]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.779      ;
; 0.435 ; REG:U_REG_INPORT1|output[5]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.781      ;
; 0.435 ; REG:U_REG_INPORT1|output[6]                                            ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.781      ;
; 0.436 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.RET                                                                     ; clk          ; clk         ; 0.000        ; 0.032      ; 0.572      ;
; 0.440 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[4]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.781      ;
; 0.441 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.ADCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.579      ;
; 0.444 ; CPU:U_CPU|controller:U_controller|state.BCCA_2                         ; CPU:U_CPU|controller:U_controller|state.BCCA_3                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.449 ; CPU:U_CPU|controller:U_controller|state.LDAA                           ; CPU:U_CPU|controller:U_controller|state.LDAA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.449 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[2]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.790      ;
; 0.449 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.786      ;
; 0.459 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.598      ;
; 0.459 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[7]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[7]                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.468 ; CPU:U_CPU|controller:U_controller|state.Call_5                         ; CPU:U_CPU|controller:U_controller|state.Call_6                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.615      ;
; 0.479 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.SRRL                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.617      ;
; 0.481 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.RORC                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.619      ;
; 0.481 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_STATUS_REG_SIGNED|output[0] ; CPU:U_CPU|controller:U_controller|state.BPLA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.619      ;
; 0.488 ; CPU:U_CPU|controller:U_controller|state.BEQA                           ; CPU:U_CPU|controller:U_controller|state.BEQA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.497 ; REG:U_REG_INPORT1|output[3]                                            ; REG:U_REG_OUTPORT0|output[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.498 ; REG:U_REG_INPORT1|output[0]                                            ; REG:U_REG_OUTPORT0|output[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.499 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_BRANCH_TARGET_L|output[3]   ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_PCL|output[3]                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.500 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.LDAA_X                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.501 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.DECX                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.502 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CMPR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.503 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SBCR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.504 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.XORR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.642      ;
; 0.504 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[7]                ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.642      ;
; 0.510 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BNEA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.511 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ANDR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.027      ; 0.642      ;
; 0.511 ; CPU:U_CPU|controller:U_controller|state.BNEA                           ; CPU:U_CPU|controller:U_controller|state.BNEA_2                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.512 ; CPU:U_CPU|controller:U_controller|state.LDSI                           ; CPU:U_CPU|controller:U_controller|state.LDSI_2                                                                  ; clk          ; clk         ; 0.000        ; 0.030      ; 0.646      ;
; 0.513 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BVSA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.514 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[4]                ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.652      ;
; 0.516 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BVCA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.521 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[7]             ; small8_ram:U_RAM|altsyncram:altsyncram_component|altsyncram_q7h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.862      ;
; 0.533 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.BPLA                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.672      ;
; 0.535 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CALL                                                                    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.671      ;
; 0.535 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.CLRC                                                                    ; clk          ; clk         ; 0.000        ; 0.030      ; 0.669      ;
; 0.536 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.670      ;
; 0.541 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.030      ; 0.675      ;
; 0.554 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]                ; CPU:U_CPU|controller:U_controller|state.SLRL                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.692      ;
; 0.557 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[6]                ; CPU:U_CPU|controller:U_controller|state.STAR_D                                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.695      ;
; 0.571 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2                 ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_3                                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.707      ;
; 0.573 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.SETC                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.573 ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_IR|output[5]                ; CPU:U_CPU|controller:U_controller|state.ORR_D                                                                   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.580 ; CPU:U_CPU|controller:U_controller|state.DECODE                         ; CPU:U_CPU|controller:U_controller|state.ROLC                                                                    ; clk          ; clk         ; 0.000        ; 0.030      ; 0.714      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ADCR_D               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ANDR_D               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCCA_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BCSA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BEQA_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BMIA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BNEA_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BPLA_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BVCA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.BVSA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CALL                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CLRC                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.CMPR_D               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.Call_9               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECODE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.DECX                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INCA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INCX                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.INIT                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X_2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAA_X_3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAD                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDAI                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDSI                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDSI_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDXI                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LDXI_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.LOAD_ALU_TO_A        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.OPCODE_FETCH_4       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ORR_D                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_ONE_2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_THREE_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.PC_ADD_TWO_2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_3                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_4                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_5                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RET_6                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.ROLC                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.RORC                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SBCR_D               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SETC                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SLRL                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.SRRL                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAA_X               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.STAR_D               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|controller:U_controller|state.XORR_D               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRH|output[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ADDRL|output[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_CPU|datapath_deliv3:U_datapath|REG:U_ALU_REG|output[4] ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; input_switch_sel   ; clk        ; 1.780 ; 2.431 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; 1.517 ; 2.177 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; 1.472 ; 2.132 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; 1.170 ; 1.774 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; 1.224 ; 1.841 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; 1.245 ; 1.891 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; 1.327 ; 1.956 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; 1.331 ; 1.971 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; 1.490 ; 2.153 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; 1.517 ; 2.177 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; input_switch_sel   ; clk        ; -1.263 ; -1.866 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; -0.688 ; -1.276 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; -0.929 ; -1.534 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; -0.833 ; -1.422 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; -0.914 ; -1.532 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; -0.688 ; -1.276 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; -0.886 ; -1.500 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; -0.870 ; -1.482 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; -0.878 ; -1.489 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; -1.000 ; -1.600 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 3.900 ; 3.931 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 3.900 ; 3.820 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 3.884 ; 3.930 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 3.867 ; 3.871 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 3.870 ; 3.931 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 3.873 ; 3.920 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 3.817 ; 3.878 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 3.881 ; 3.917 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 3.898 ; 3.978 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 3.766 ; 3.734 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 3.790 ; 3.837 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 3.877 ; 3.930 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 3.898 ; 3.951 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 3.896 ; 3.937 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 3.875 ; 3.978 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 3.894 ; 3.930 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 4.301 ; 4.240 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 4.301 ; 4.180 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 4.003 ; 4.096 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 4.000 ; 4.090 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 3.864 ; 3.918 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 3.993 ; 4.028 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 4.152 ; 4.240 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 4.083 ; 4.139 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 4.240 ; 4.318 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 3.889 ; 3.830 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 3.973 ; 4.020 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 3.992 ; 4.028 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 3.973 ; 4.013 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 4.174 ; 4.267 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 4.240 ; 4.318 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 4.209 ; 4.244 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 3.490 ; 3.550 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 3.618 ; 3.566 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 3.587 ; 3.645 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 3.578 ; 3.642 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 3.577 ; 3.638 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 3.579 ; 3.634 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 3.490 ; 3.550 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 3.495 ; 3.552 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 3.485 ; 3.430 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 3.485 ; 3.430 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 3.510 ; 3.608 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 3.572 ; 3.683 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 3.560 ; 3.639 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 3.572 ; 3.635 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 3.565 ; 3.649 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 3.565 ; 3.631 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 3.552 ; 3.621 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 3.976 ; 3.878 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 3.710 ; 3.792 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 3.692 ; 3.773 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 3.552 ; 3.621 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 3.667 ; 3.728 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 3.824 ; 3.909 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 3.736 ; 3.812 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 3.602 ; 3.554 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 3.602 ; 3.554 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 3.668 ; 3.770 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 3.682 ; 3.781 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 3.674 ; 3.731 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 3.945 ; 3.955 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 3.946 ; 4.012 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 3.898 ; 3.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.792   ; 0.168 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.792   ; 0.168 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1335.93  ; 0.0   ; 0.0      ; 0.0     ; -252.332            ;
;  clk             ; -1335.930 ; 0.000 ; N/A      ; N/A     ; -252.332            ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; input_switch_sel   ; clk        ; 3.150 ; 3.567 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; 2.672 ; 3.125 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; 2.647 ; 3.096 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; 2.101 ; 2.525 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; 2.166 ; 2.629 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; 2.224 ; 2.684 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; 2.358 ; 2.845 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; 2.363 ; 2.847 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; 2.672 ; 3.090 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; 2.669 ; 3.125 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; input_switch_sel   ; clk        ; -1.263 ; -1.866 ; Rise       ; clk             ;
; input_switches[*]  ; clk        ; -0.688 ; -1.276 ; Rise       ; clk             ;
;  input_switches[0] ; clk        ; -0.929 ; -1.534 ; Rise       ; clk             ;
;  input_switches[1] ; clk        ; -0.833 ; -1.422 ; Rise       ; clk             ;
;  input_switches[2] ; clk        ; -0.914 ; -1.532 ; Rise       ; clk             ;
;  input_switches[3] ; clk        ; -0.688 ; -1.276 ; Rise       ; clk             ;
;  input_switches[4] ; clk        ; -0.886 ; -1.500 ; Rise       ; clk             ;
;  input_switches[5] ; clk        ; -0.870 ; -1.482 ; Rise       ; clk             ;
;  input_switches[6] ; clk        ; -0.878 ; -1.489 ; Rise       ; clk             ;
;  input_switches[7] ; clk        ; -1.000 ; -1.600 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 6.567 ; 6.546 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.498 ; 6.456 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.567 ; 6.546 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.536 ; 6.422 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.552 ; 6.529 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.538 ; 6.520 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 6.466 ; 6.459 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 6.561 ; 6.522 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 6.587 ; 6.576 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 6.220 ; 6.299 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 6.427 ; 6.347 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 6.554 ; 6.516 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 6.587 ; 6.544 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.571 ; 6.538 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 6.562 ; 6.576 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.564 ; 6.523 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 7.113 ; 7.100 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 7.113 ; 7.100 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.787 ; 6.778 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.793 ; 6.769 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.563 ; 6.522 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.740 ; 6.697 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 7.031 ; 6.999 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.950 ; 6.874 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 7.169 ; 7.157 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.509 ; 6.548 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.729 ; 6.683 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.740 ; 6.701 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.711 ; 6.660 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 7.080 ; 7.070 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 7.169 ; 7.157 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 7.110 ; 7.022 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 3.490 ; 3.550 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 3.618 ; 3.566 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 3.587 ; 3.645 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 3.578 ; 3.642 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 3.577 ; 3.638 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 3.579 ; 3.634 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 3.490 ; 3.550 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 3.495 ; 3.552 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 3.485 ; 3.430 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 3.485 ; 3.430 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 3.510 ; 3.608 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 3.572 ; 3.683 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 3.560 ; 3.639 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 3.572 ; 3.635 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 3.565 ; 3.649 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 3.565 ; 3.631 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 3.552 ; 3.621 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 3.976 ; 3.878 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 3.710 ; 3.792 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 3.692 ; 3.773 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 3.552 ; 3.621 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 3.667 ; 3.728 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 3.824 ; 3.909 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 3.736 ; 3.812 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 3.602 ; 3.554 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 3.602 ; 3.554 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 3.668 ; 3.770 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 3.682 ; 3.781 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 3.674 ; 3.731 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 3.945 ; 3.955 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 3.946 ; 4.012 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 3.898 ; 3.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switch_sel        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_switches[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00447 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00447 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 884944   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 884944   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 249   ; 249  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Apr 13 11:23:17 2015
Info: Command: quartus_sta Small8_MZ -c Small8_MZ
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'Small8_MZ.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[1]~25|combout"
    Warning: Node "U_CPU|U_datapath|U_X_ADDER|Add0~39|dataa"
    Warning: Node "U_CPU|U_datapath|U_X_ADDER|Add0~39|combout"
    Warning: Node "U_RAM_OUTPUT|output[1]~33|dataa"
    Warning: Node "U_RAM_OUTPUT|output[1]~33|combout"
    Warning: Node "U_RAM_OUTPUT|output[1]~25|dataa"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[2]~26|combout"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[2]~23|dataa"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[2]~23|combout"
    Warning: Node "U_RAM_OUTPUT|output[2]~34|datab"
    Warning: Node "U_RAM_OUTPUT|output[2]~34|combout"
    Warning: Node "U_RAM_OUTPUT|output[2]~26|dataa"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[3]~27|combout"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[3]~19|datac"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[3]~19|combout"
    Warning: Node "U_RAM_OUTPUT|output[3]~35|datac"
    Warning: Node "U_RAM_OUTPUT|output[3]~35|combout"
    Warning: Node "U_RAM_OUTPUT|output[3]~27|dataa"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[4]~28|combout"
    Warning: Node "U_CPU|U_datapath|U_X_ADDER|Add0~35|datab"
    Warning: Node "U_CPU|U_datapath|U_X_ADDER|Add0~35|combout"
    Warning: Node "U_RAM_OUTPUT|output[4]~36|datab"
    Warning: Node "U_RAM_OUTPUT|output[4]~36|combout"
    Warning: Node "U_RAM_OUTPUT|output[4]~28|datab"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[5]~29|combout"
    Warning: Node "U_CPU|U_datapath|U_X_ADDER|Add0~33|datac"
    Warning: Node "U_CPU|U_datapath|U_X_ADDER|Add0~33|combout"
    Warning: Node "U_RAM_OUTPUT|output[5]~37|datab"
    Warning: Node "U_RAM_OUTPUT|output[5]~37|combout"
    Warning: Node "U_RAM_OUTPUT|output[5]~29|dataa"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[6]~30|combout"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[6]~9|dataa"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[6]~9|combout"
    Warning: Node "U_RAM_OUTPUT|output[6]~38|datac"
    Warning: Node "U_RAM_OUTPUT|output[6]~38|combout"
    Warning: Node "U_RAM_OUTPUT|output[6]~30|datab"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_RAM_OUTPUT|output[7]~31|combout"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[7]~30|datac"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[7]~30|combout"
    Warning: Node "U_RAM_OUTPUT|output[7]~39|datac"
    Warning: Node "U_RAM_OUTPUT|output[7]~39|combout"
    Warning: Node "U_RAM_OUTPUT|output[7]~31|datab"
Warning: Found combinational loop of 6 nodes
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[0]~5|combout"
    Warning: Node "U_RAM_OUTPUT|output[0]~32|dataa"
    Warning: Node "U_RAM_OUTPUT|output[0]~32|combout"
    Warning: Node "U_RAM_OUTPUT|output[0]~24|datab"
    Warning: Node "U_RAM_OUTPUT|output[0]~24|combout"
    Warning: Node "U_CPU|U_datapath|U_BRANCH_TARGET_L_OUT|output[0]~5|datab"
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -10.792
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -10.792     -1335.930 clk 
Info: Worst-case hold slack is 0.339
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.339         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -242.522 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.576
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.576     -1175.891 clk 
Info: Worst-case hold slack is 0.293
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.293         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -242.522 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.714
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.714      -674.622 clk 
Info: Worst-case hold slack is 0.168
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.168         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -252.332 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 60 warnings
    Info: Peak virtual memory: 249 megabytes
    Info: Processing ended: Mon Apr 13 11:23:21 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


