
Addera med 2-bit!
======================

Testfall: mim_tb.vhdl
Ingångar: i,clocka
Utgångar: o, clocka_ut, d0,d1,d2,d3,d4,d5,d6,d7, m
Komponeter: halfadder(a,b,s,c) där
			i är en insignal. Varje tecken är 8 bit lång.
			o är en utsignal.
			a0-a7 är utgångar som ska ställa in addressen på ett SDRAM minne.
			d0-d7 är utgångar 
			m om är 1 så ska minne aktiveras och minnas d0-d7 i nästa minnescell,
			annars ska minnet vara oförändrat.

Komponeter: flipFlop(clock,Q) som är beskriven i uppgift B02 och
			simpelRegister(clock,i,o) är ett enkel 1-bit register där
			clock   är en klocksignal som måste skickas in i flipFlopen.
		   	i       är en 1-bits insignal. Indatat till registrer.
		   	o       är en 1-bit utsignal. Vi posetiv flank ifrån "clock" ingången
					tar o värdet ifrån i.


En sändare, som vi kallar Alice, vill skickar en signal till en motagare som vi
kallar Bob. Eftersom det är något problem med kommunikationen behöver du lyssna 
av deras kommunikation för att rätta till felet. De kommuncerar via en 
serielldatabus som består av en data signal och en klocksignal. Du behöver 
bryta deras ledningar utan att det märks, sedan spara varje tecken i ett minne. 
Minnet är av SDRAM typ med en inbyggd räknare, där varje minnes cell är 
8-bit (d0-d7). För att byta till nästa minnescell skickar du en 1 till 
räknaren (m).  

Tips! In signalen måste som är seriell, måste göras om till en parallel signal 
med hjälp av ett register.

1. VHDL koden som löste uppgiften. Det räcker om du tar med de kodrader som du har ändrat.
2. En motivering till varför du har löst uppgiften, utifrån de signaler som gtkwave visar.