## 85.摩尔定律仍然继续，还是即将终结
戈登·摩尔（Gordon Moore）于 1965 年在美国的《电子》杂志上发表了一篇文章，预测集成电路上的晶体管数量将以每年翻一番的速度增长。10 年之后，他又修改了一下，变成了晶体管数量每两年翻一番。他的这个预测被后来几十年全球半导体芯片的发展所证实，因此被人们称为摩尔定律。 


如果把晶体管数量增加一倍，那就可以以同样的成本把芯片的运算速度提升一倍，这也需要晶体管尺寸大大缩小。对于半导体厂家来说，不管是芯片制造厂家还是芯片设计厂家，摩尔定律为它们指出了一条发展路径。然而，要沿着这样一条路径走下去，半导体厂家（尤其是芯片制造厂家）就必须要有创新。最近十几年来，制造工艺从 40nm、28nm 一直发展到 7nm、5nm 的每个阶段都有比较重大的创新，如应变硅技术、高 k 金属栅技术、3D 结构的 FinFET 等，但是晶体管的性能指标和能耗指标的提升已经有限，不能与 20 世纪 90 年代的上升曲线相比（见图 15.1）。 


![img](https://pic2.zhimg.com/v2-494dc1b030841ad46372a2b2d7e2aa1a.webp)

另外，在大数据时代，需要处理的数据量正在呈指数级增长，尤其是那些格式不统一、激烈动态变化，甚至难以判断真伪且含义模糊的非结构化数据（包含多媒体数据）的比例急剧上升。而深度学习、神经形态计算等就是为了处理这些大数据。但是近几年来，以 CMOS 为代表的 MOSFET 工艺已经很难跟上数据爆炸的步伐，在能耗、性能上产生越来越大的差距。半导体领域的研究人员正在积极发掘和推动新型半导体器件的研发，以掀起一场有颠覆意义的革命，带动新的架构和计算模式，为适应未来 AI 的高效率应用铺路。 


现在，半导体芯片里的晶体管数量已经可以达到几百亿个，晶体管线宽尺寸已经微缩到了 5nm，并可以批量生产。现在只剩下台积电和三星这两家公司走到了 5nm，格罗方德半导体止步于 14nm，英特尔采用的 7nm 技术已经比竞争对手落后几年。另外，台积电 3nm 芯片的风险生产于 2020 年 10 月开始，计划于 2021 年开始批量生产；2nm 芯片的开发也已经全面展开，该公司宣布 2024 年将会有 2nm 芯片问世。 


5nm 是一个特殊的工艺节点，这是因为 5nm 是一开始就采用极紫外（EUV）光刻技术的节点。极紫外光的波长仅有 13.5nm，它能在硅材料上蚀刻极其细小的图形。在 5nm 工艺中，预计代工厂将使用 10～12 个极紫外光蚀刻步骤，如果采用之前的传统技术，则需要 30 个或更多个步骤。台积电称，其 5nm 工艺将使芯片速度提升 15%，能效提高 30%。 


从制造这种芯片的经济成本、芯片的散热、物理学的极限（接近原子的大小）来说，工艺节点不可能无限缩小下去，因此晶体管数量的指数级增长不可能永远持续下去，它正在走向基于硅材料的 CMOS 的极限。原子的基本物理尺寸限制是硬性限制（两个硅原子的间隙约为 0.5nm）。因此，当量子效应发挥作用且不再可能继续缩小时，接下来会发生什么？换句话说，就是随着工艺尺寸的继续缩小，摩尔定律必将终结。 


但是，有些研究人员拿出了一些新的技术来补充现有的工艺节点，说明用了这些新的技术之后，晶体管的密度仍然可以按照摩尔定律的曲线走下去。例如，采用 3D 堆叠结构，即把原来的 2D 结构改为 3D 立体结构来增加晶体管密度；使用 2D 材料如过渡金属二硫化物（Transition Metal Disulfide，TMD），基于诸如钼、钨和硒等元素；用碳材料来代替硅，如台积电研发人员在 2019 年 8 月 Hotchips 会议上所说，如采用碳纳米管可以将半导体工艺推进到 1.2nm 尺度，甚至最终可以达到 0.1nm 尺度，这相当于氢原子大小的级别了。 


如果按照这样的思路，摩尔定律还可以继续延续下去，不过这样的「摩尔定律」与半导体物理或电子学已经无关，主要是关于经济学的定律了。从消费者的角度来看，摩尔定律只是意味着「用户价值每两年翻一番」。在这种形势下，只要产业能够继续为其器件补充新功能，定律就将继续有效。 


一般来说，基于摩尔定律的半导体产业有 3 条发展路径（见图 15.2）：「摩尔定律进一步」（More Moore）、「比摩尔定律更多」（More than Moore）和「超越 CMOS」（Beyond CMOS）。下面分别介绍这 3 条发展路径。 


![img](https://pic4.zhimg.com/v2-457b11bd4095bae660a156c0bc875f30.webp)

#### 摩尔定律进一步


所谓的「摩尔定律进一步」（More Moore），是指「正宗」的摩尔定律，即仍然基于硅材料 MOSFET/CMOS，按照晶体管数量每两年翻一番的速度继续向前发展。在摩尔定律的早期，缩小晶体管尺寸还可以提高速度并降低能耗，这被称为登纳德缩放定律（Dennard Scaling）。摩尔定律指出，一代比一代更多的晶体管装入同一面积区域，而登纳德缩放定律可确保新一代的每个晶体管都将发热更少、功耗更低。 


但是，在 2005 年左右，登纳德缩放定律基本崩溃，散热问题导致时钟频率不能持续提高。那时，只能通过添加更多 CPU 核（多核架构）并改善单线程 CPU 性能来增强计算能力。2005～2017 年，摩尔定律再度延续：晶体管的速度增益可能不会比其前代产品大，但它们的功率效率更高、制造成本更便宜。半导体制造商开发了应变硅、高 k 金属栅等创新技术。这些技术都没有重新带来登纳德缩放定律所述的趋势。而且，芯片上虽然可以装载更多的晶体管，但并非所有晶体管都能同时导通，这称为暗硅效应（见第 1 章）。 


从 2018 年开始，基于 FinFET 的 7nm 工艺已经相当成熟，可以进行批量生产。FinFET 把晶体管做成了立体 3D 的结构。这种技术成功地延续了 22nm 之后好几代半导体工艺的发展。在过去的平面结构中，如果把晶体管进一步缩小，源极和漏极会靠得越来越近，使漏电流越来越大。为了克服这个问题，20 世纪 90 年代，美国加利福尼亚大学伯克利分校的研究人员开展了 FinFET 技术的研究，把源极和漏极「竖立」起来，增强了它们之间的绝缘。栅极在 3 个侧面围绕鳍状沟道形成。这种技术在十多年后被英特尔正式采用，成为目前芯片工艺的主流技术。 


在最新几代的芯片工艺中，FinFET 技术也已经有了不少改进，使鳍片更高、更窄，从而减少了达到给定性能水平所需的鳍片数量。但是，如果半导体工艺发展到 5nm 以下，这种技术也会遇到瓶颈。主要是鳍片受内部应力影响，无法很好地竖立起来，即 FinFET 本身结构达到了物理极限。因此，不少研究人员认为未来的主流技术将是环绕式栅极（GateAll-Around，GAA）技术（又称 GAA 横向晶体管技术），把栅极从四面全部包裹起来。这样的四面包裹，使沟道电流可以比 FinFET 的三面包裹更畅通地传输（见图 15.3）。 


台积电虽然也在投入人力研究 GAA，但认为在未来的 3nm 甚至 2nm 工艺中，仍然可以采用改进后的 FinFET。三星则正在准备使用 GAA 技术，其对外宣布采用 GAA 技术的产品称为多桥通道场效应晶体管（Multi-Bridge Channel FET，MBCFET）。该产品使用的电源电压下降至 0.7 V，可以提升 35% 的性能，降低 50% 的功耗，并减小 45% 的芯片面积。三星计划在 2021 年开始风险试产，2022 年开始批量生产。 


![img](https://pic2.zhimg.com/v2-721d30d7f8b1dc58381922774b0d6f7d.webp)

比较常见的 GAA 鳍片结构分为纳米线方式和纳米片方式。纳米线是指穿透栅极的鳍片采用圆柱或方形截面，而纳米片为水平板状截面。三星采用的就是这种纳米片设计。现在看来，GAA 技术只能用到 3nm，到了 2nm 时代就无法再采用了，这是因为对于横向设计的晶体管来说，一个标准单元至少采用 3 层纳米线或纳米片，而使用 2nm 工艺无法完成 3 层设计。业界比较看好的一种 2nm 技术实现方案是互补场效应晶体管（Complementary FET，CFET）。 


1.4nm 尺寸，仅相当于 12 个硅原子的大小。芯片工艺到了 1.4nm、1nm 时代会采用哪种晶体管设计，是否会采用碳纳米管，目前还不得而知。但是，IMEC 的研究人员认为在 1nm 时代仍会采用垂直排列 nMOS 和 pMOS 的 CFET。这种 CFET 带有 BPR（Buried Power Rail，一种将电源线掩埋在晶体管下方的结构）。尽管 CFET 的处理流程非常复杂，但毫无疑问，晶体管面积可以做得非常紧凑。但是这种结构能否获得所需的晶体管特性，还有待研究。 


除了普通硅材料之外，2D 材料很可能会使摩尔定律延续一段时间（见图 15.4）。 


![img](https://pic1.zhimg.com/v2-354a64fb8625503aaae5de5a3b817dee.webp)

CFET 器件是由在 P 型鳍片上堆叠的 N 型垂直片组成的  [246]  （见图 15.5）。垂直方向的双层堆叠接入方式能够大大节省面积，器件自然扩展了，它可以将标准单元和 SRAM 的结构扩展 50%。CFET 源于 CMOS 逻辑的互补特性，其中 NFET 和 PFET 都由同一栅极控制。CFET 工艺流程需要对加工的高度尺寸进行精确控制。根据 TCAD 分析，CFET 最终可以胜过 FinFET 器件，并在功率和性能方面达到 3nm 和 2nm 技术节点目标。预计到 2024 年和 2025 年，英特尔、三星和台积电这 3 家大公司都会采用 CFET 工艺技术。


![img](https://pic1.zhimg.com/v2-ce093270766dbb0249dc900538360e02.webp)

在 2019 年 12 月举办的 IEEE 国际电子器件大会（IEEE Electron Devices Meeting，IEDM）上，英特尔工程师展示了创新的 3D 异质单片集成方法。通过在 NMOS 器件上部堆叠 PMOS 器件，可以显著减小标准单元的面积，大大提高性能。这可以通过堆叠 FinFET、GAA 或两者的组合来实现。首先制造出具有创纪录性能的基于锗的 PMOS 器件，然后将其堆叠在基于硅的 NMOS 器件之上。图 15.6 为通过锗 GAA PMOS（顶层）和硅 FinFET NMOS（底层）的异构集成而实现的 3D CMOS 晶体管结构。这些新技术甚至可以支持射频功能（如 5G 前端模块），与标准的基于硅的处理器完全集成。 


![img](https://pic1.zhimg.com/v2-40bb760fed429b4f35bb199604ab03b1.webp)

多年来，有不少研究机构曾做出这种堆叠型 CMOS 的原型，但没有达到批量生产的水准。这是因为要在不损坏第一层电路的情况下，在第二层或更高层上形成完美的电路很难。 


预计到 2021 年或 2022 年，深度学习 AI 芯片的计算性能将达到 800～1000 TOPS，并且预计此后将进一步提升。AI 芯片内需要有大带宽的 SRAM，权重的存储直接限制了芯片的工作性能。这在深度学习的全连接层尤其严重，存储器带宽将需要在几年内达到太字节（TB）级才能满足需求。而工艺水平的进一步提高，会带来很大的好处。如果在 2021 年使用 5nm 工艺，可以达到 100 MB 级（2015 年时使用 28nm 只能达到 20 MB），前提是在一块面积为 100 mm  2  的芯片上，50% 的面积是 SRAM；但系统需要 500 MB 到几吉字节（GB）时，存储器带宽就可能不足，这将成为一个很大的限速因素。关键是到 2021 年 1 GB 非易失性 RAM 是否会投入使用。 


事实上，摩尔定律的发展还存在着一个严重的瓶颈，那就是光刻技术。使用多重图案曝光、浸没式光刻技术虽然可以勉强应付 7～10nm 工艺，但是对更先进的工艺已经力不从心。从 5～7nm 工艺开始，芯片制造厂家就得使用体积庞大、极为昂贵的 EUV 光刻设备来完成光刻任务。ASML 提供的这种设备，2019 年的价格超过 1 亿美元/台，而到了 2nm 时代（约在 2024 年），将需要采用更先进的 High-NA EUV（高数值孔径极紫外）光刻设备，这种设备的价格将达到每台 2.5 亿美元。尽管价格高得令人咋舌，但是 ASML 已经收到了订单。根据 ASML 在 2019 年 10 月发布的财报，仅在 2019 年第三季度，它就已经获得了 23 份 EUV 光刻设备订单。 


大多数专家认为，硅 MOSFET 将在 2030 年之前的某个时候耗尽其缩小优势，晶体管密度也不可能再继续加大。而垂直堆叠（3D）、芯粒（Chiplet）及先进的封装技术可能会节省成本，同时解决 AI 芯片的性能提升问题。这就是所谓的「比摩尔定律更多」策略。 


#### 比摩尔定律更多


「比摩尔定律更多」（More than Moore）策略从另一个方向接受了挑战：与其使芯片性能更好、让应用更得心应手，不如从应用需求出发、由应用驱动来开发芯片，如从智能手机和超级计算机到云端数据中心，从上到下检查需要哪些芯片来支持它们。「比摩尔定律更多」的想法不仅着眼于单块芯片的计算能力，还从更高的角度观察整个系统的效率。它鼓励功能多样化，这些功能不一定根据摩尔定律进行扩展，而是以不同的方式为最终应用提供额外的价值。它从单一技术过渡到各种技术的整合。 


摩尔定律最初是在逻辑和存储电路的开发中提出并得到验证的。「比摩尔定律更多」进一步探讨了在系统级别集成众多功能及部件的机会，这些功能及部件通常包括非数字功能及部件，如模拟、射频、传感器、执行器、嵌入式 DRAM、微机电系统（MEMS）、高压电路、电源控制和无源组件，尤其是先进的封装技术，如 3D 堆叠、芯粒（Chiplet）、大芯片（晶圆级封装）、异质集成等。从新型晶体管结构和各种电路的工艺兼容性到先进的封装技术，「比摩尔定律更多」可以提高整体集成效率，使系统能够支持更多功能，同时降低整体系统成本。从本质上讲，它从「摩尔定律进一步」的「更便宜、更快」演变为「更好、更全面」。 


**3D 堆叠芯片**


3D 堆叠芯片最早的商业成功是用于 NAND 存储器的堆叠。目前市场上的主流 3D NAND 产品为 64～96 层。2019 年 8 月三星宣布第六代超过 100 层的 3D NAND 闪存实现量产；美光科技也已宣布 128 层的 3D NAND 在 2020 年量产。SK 海力士则表示下一代 3D NAND 堆叠层数到 2021 年会超过 140 层。长江存储采用 Xtacking 架构的 64 层 3D NAND 也已经量产。但是，DRAM 芯片层数的堆叠比较困难，目前还正在积极研究中。 


如前所述，加速深度学习的 AI 芯片中耗费能量及计算时间最多的是对片外存储器的访问。应对办法是增加片上 SRAM 的容量，但是这种容量的增加会受到限制，当前的解决方案是使用内存和计算结构集成机制，包括使用 2.5D 中介层以及使用晶圆键合和硅通孔（TSV）的 3D 集成。这种 TSV 的节距为微米级，其 TSV 直径为 1 μm。这种 TSV 的长宽比及机械应力都限制了 TSV 尺寸的急剧减小。 


还有一种把两块芯片「面对面」键合的芯片，也称为 3D 芯片。两块芯片是分别制造的，然后直接在后端工序中在金属「表面」键合。TSV 或引线键合通常用于外部连接。2018 年底举办的英特尔架构日活动上，英特尔推出了业界首创的 3D 逻辑芯片封装技术——Foveros 3D，它可以实现在逻辑芯片上堆叠不同工艺的逻辑芯片，裸片间的互连间隙只有 50 μm。 


以上这些多芯片封装方法短期内将提高整体计算和存储密度，但是实现密度有限，都不算是真正意义上的 3D 集成。3D 堆叠的最终目标是使用高密度的 3D 互连，做成单片 3D 集成芯片，其中依次制造多个有源层，垂直互连通过常规金属通孔实现。 


美国斯坦福大学的研究人员近年来提出了被称为 N3XT（Nano-Engineered Computing Systems Technology）的基于新纳米材料的 3D 单片集成技术  [248]  ，这项技术已经受到产业界的高度重视。这种 3D 集成可以依次沉积多层晶体管（也称为有源层）和存储单元，并通过短的高密度夹层通孔（Inter-Layer-Via，ILV）垂直连接。这种 ILV 已经作为当今传统芯片中的连接导线。与微米级 TSV 不同，ILV 可以在纳米级形成。这是 N3XT 技术中非常重要的一部分。 


N3XT 的芯片架构如图 15.7 所示。N3XT 技术的主要特点包括： 


（1）在低温（<300℃）下制造的节能逻辑器件及低时延、高密度的非易失性存储技术； 


（2）逻辑电路和存储单元之间的细粒度和超密集互连。 


N3XT 架构利用这些组件技术来实现对大容量非易失性片上存储器与高速逻辑电路的并行访问，从而改善系统级能耗时延乘积，这与当前基准系统相比有显著改善（达 1000 倍左右）。N3XT 架构需要采用先进的热管理解决方案，当多个计算层与存储层交错时，这些散热解决方案可能至关重要。 


![img](https://pic1.zhimg.com/v2-f833eb2435d69828bb046bcd67e763c7.webp)

N3XT 包含了多种器件和集成技术： 


（1）用于低能耗和高速逻辑电路的碳纳米管场效应晶体管（CNFET）。 


（2）用于低时延高密度 NVM 的金属氧化物阻变 RAM（RRAM）和自旋转移力矩磁性 RAM（STT-MRAM）。 


（3）逻辑层和存储层堆叠起来的单片 3D 集成。芯片原型已经展示了 CNFET 和 RRAM 的单片 3D 集成，实现了超密集的垂直连接。该芯片的处理和设计步骤与现有的基于硅的芯片技术兼容。这种器件还可以集成薄膜器件、2D 材料（如 MoS  2  ）的 FET 等。 


研究人员已经使用各种机器学习推理对 N3XT 器件进行了基准测试，其能效与传统 2D 芯片相比，最高可以提升约 2000 倍，十分具有竞争力。但是，如果要把这种类型架构的芯片投入批量生产及正式商用，还存在许多挑战。 


高效节能的 CNFET 将多个并行碳纳米管（CNT）用于晶体管沟道。碳纳米管是直径为 1～2nm 的碳原子空心圆柱结构，具有出色的机械、热和电性能，可同时实现高载流子迁移率和 CNFET 的良好静电控制。一些半导体芯片制造厂及研究机构已经制造出具有良好半导体性能的碳纳米管实验版本，构建了基于碳纳米管的逻辑和 SRAM 器件的原型。2019 年 9 月，《自然》杂志报道了麻省理工学院研究人员利用工业标准设计流程和工艺，用 CNFET 成功构建了一个 16 位 RISC-V 微处理器，其能效是硅微处理器的 10 倍。这是一个非常令人鼓舞的突破。2020 年初，麻省理工学院又研制了基于 CNFET 的深度学习加速器，并把它和 CNFET 传感器阵列、RRAM 及硅 CMOS 集成在一块 3D 堆叠芯片里。 


3D 堆叠芯片的另一个例子是美国佐治亚理工学院的 Neurocube 芯片  [249]  ，其结构如图 15.8 所示。这是一种基于 3D 高密度存储器并集成有逻辑层的、可编程且可扩展的 AI 数字神经形态架构，以有效进行用于训练和推理的 AI 计算。CNN 处理单元通过 2D 网格网络连接作为处理层，并以 3D 形式与多层 DRAM 集成在一起。架构也体现了以存储器为中心的计算（存内计算），以 28nm 和 15nm 工艺技术合成逻辑层。 


![img](https://pic1.zhimg.com/v2-da1c85b5e1b5a9f13cc55122eae2e810.webp)

3D 堆叠的工艺是将平坦的电路蚀刻到硅芯片的表面上，然后在上面堆叠许多薄薄的硅层，并在每个薄层中蚀刻出电路，把逻辑电路、存储器、模拟电路，甚至光子回路全部堆叠在一起。原则上，这应该可以将更多的计算能力打包到同一空间中。然而，实际上它仅适用于没有严重散热问题的存储芯片（因为仅在访问存储单元时存储器才消耗功率，而且这种访问并不密集）。这里面的关键问题并不是连通孔排列，主要是热能耗散。另外，制造时在某个逻辑电路层上进行蚀刻，需要很高的温度，这就会破坏下一层的元器件和电路。 


因此，3D 芯片仍然面临很大的挑战。当设计 AI 芯片时，3D 垂直堆叠的存储器的大小取决于 AI 的架构和模型，而现在还不清楚 3D 堆叠是否可以连续地垂直延伸下去。半导体器件工程师必须与 AI 架构领域的研究人员紧密合作，以确定未来的技术趋势并解决问题。 


**芯粒**


现代芯片的功能越来越复杂，芯片尺寸也越来越大，导致工艺技术越来越复杂，由此带来了成本问题：不但制造成本高，设计成本也越来越高。为了应对这个问题，很多人想到了使用模块化设计方法，即把功能块分离成小型模块，做成一个个高良率、低成本的芯粒，然后根据需要灵活组装起来，即把芯片合理剪裁到各种不同的应用。芯粒技术也是异质封装技术的一种。 


现在一些公司在组建芯粒库，其中包含 FPGA、I/O、处理器、ADC/DAC、存储器、机器学习核等。芯粒可以在多种产品中重复使用。这有点类似于过去的 IP 核，只是 IP 核最后要组合在同一块裸片上，而芯粒是单独分开的裸片，最后用先进封装技术把它们组合到一个封装中，外表看上去仍然是一片芯片。 


芯粒的思想可以追溯到摩尔当时发表的那篇著名的文章（文中那条曲线成为后来的摩尔定律）。他写道：「事实证明，利用较小的功能（分开封装和互连）构建一个大型系统会更经济。」这给人们指出了一个方向，即如何用较小的组件来经济地构建一个大型系统，那就是所谓的异质集成。 


近年来，学术界和产业界都在进行芯粒的研发工作。芯粒一般可以通过 2.5D 架构的中介层来组装或堆叠。大部分中介层都是无源中介层，但是有源中介层正在受到一些研究机构的关注。与无源硅中介层相比，有源中介层对大型芯片来说可能具有较高的成本效益。 


芯粒方法还可以使 SoC 组合不同公司的芯片，如最近宣布的采用 AMD Radeon Graphics 技术的 Intel Core 处理器  [250]  。计算机体系结构研究文献还反映了一个趋势：对使用无源硅中介层  [251]  ，具有微流体冷却的无源中介层  [252]  、有源硅中介层  [253, 254]  和光子芯粒  [255, 256]  的类似芯粒架构的研究。2020 年的 ISSCC 上，法国 CEA-Leti 展示了一款使用 6 个芯粒组成 96 个内核的芯片。该芯片采用 FDSOI 工艺，性能达到了 220 GOPS，使用了有源硅中介层，从而可将 I/O 逻辑电路、开关电容稳压电路、片上存储器等各个部分链接在一起的网络放到硅中介层上。 


芯粒集成的相关产品已经出现在市场上，如 AMD 的百亿亿次级 APU vision、霄龙芯片  [257]  和英特尔嵌入式多裸片互连桥接（EMIB）技术  [258]  （见图 15.9）、英伟达的 MCMGPU（英伟达在 2019 年发布的研究型 AI 芯片 RC18 中就集成了 36 颗芯粒）、Marvell 的 MoChi  TM  （模块化芯片）架构等。这里面都包含了不少创新技术，体现在芯粒之间的互连架构及电源电压的分配等方面。同时，这些产品推动了技术的简单化和标准化，从而为批量生产铺平了道路。 


![img](https://pic4.zhimg.com/v2-78022497fda55fdf0ea5bfde41d9d709.webp)

台积电也拥有能与 EMIB 竞争的 CoWoS（Chip-on-Wafer-on-Substrate）技术来构建多芯片封装。英特尔的先进接口总线（Advanced Interface Bus，AIB）是一种通用芯粒物理接口，每根线的数据速率为 2 Gbit/s，并且是开源版本。提供 EDA 工具的公司（如 Cadence）也纷纷提供针对芯粒设计的软件工具。先进的封装和 3D 集成技术有望使这种芯粒的系统级集成进一步发展。 


现在，抓住先进封装和 3D 集成提供的机会，芯粒为安全可靠的电子系统设计开辟了新的领域。通过调整放置在一个芯片封装中的芯粒数量，就可以创建不同规模的系统，大大提升了系统设计的灵活性和可扩展性，同时也大大降低了研发成本，缩短了研发周期。 


**先进的芯片封装技术**


多芯片模块（Multi-Chip Module，MCM）、系统级封装（System in Package，SiP）和异质集成，都是使用封装技术将来自不同芯片设计公司和代工厂的不同晶圆尺寸、不同特征尺寸、不同材料和功能的异种芯片、光学器件和封装好的芯片进行集成，放入不同基底上的系统或子系统中。MCM、SiP 和异质集成有所区别：传统的 MCM 主要是 2D 集成；SiP 也可以是 3D 集成，又被称为垂直 MCM 或 3D-MCM；异质集成与 SiP 非常相似，但适用于更细的间距，还可以加入许多芯粒、更多的输入/输出（I/O），能达到更高的密度和应用性能。实际上，可以将 SiP 视为异质集成的一大子集。 


目前，大部分智能手机里的应用处理器都是 SoC。SoC 是将大多数功能集成到单块芯片中。而异质集成使用封装技术把来自不同无晶圆设计公司和代工厂的具有不同材料和功能的异种芯片，并排或堆叠集成到不同基板上的系统或子系统中。 


如图 15.10 所示，在一块异质集成芯片里，可以混合集成生产工艺完全不同（如 7nm、28nm、MEMS 等）、半导体材料完全不同（如硅、锗、GaAs 等）、生产厂家完全不同、晶圆尺寸和工作原理也完全不同（如硅光芯片）的各种芯片。这种异质集成方法与普通 SoC 相比可以大大节省成本，加快上市时间，同时在处理功耗、信号完整性等方面都有一定的优势。 


![img](https://pic3.zhimg.com/v2-f29be1ccc2423a6950f96310f5e21c2f.webp)

在接下来的几年中，无论是从上市时间、性能、外形尺寸、功耗、信号完整性还是成本方面考虑，异质集成都将向更高程度发展。异质集成将使高端智能手机、平板电脑、可穿戴设备、网络、电信和计算设备等高端应用中的 SoC 失去一些市场份额。堆叠封装（Packaging on Packaging，PoP）、存储器堆叠、芯片对芯片堆叠等异质集成方法不断发展，发光二极管（Light Emitting Diode，LED）、CMOS 图像传感器、微机电系统（MEMS）和垂直腔表面发射激光器（Vertical Cavity Surface Emitting Laser，VCSEL）等元器件都可以针对不同应用构成不同的异质集成系统。异质集成系统可采用多种硬件和软件方法来解决数据传输、连接性和可扩展性方面的问题。 


**大芯片**


为了在快速发展的 AI 芯片领域提高竞争力并处在这一领域的最前沿，一些公司的研究人员正在想办法把芯片做大，以容纳更多的处理器和存储器。这对于深度学习加速器 AI 芯片来说尤其重要，因为深度学习需要在很短的周期内完成海量计算。然而，芯片面积做大首先受到了产品良率的限制，因此这样的大芯片有的只是利用前面叙述的异质技术把各种芯片和芯粒组装在一起，看上去是单片大芯片而已。 


如果把单片芯片集成扩展到单片晶圆集成，那就使集成度大大增加了，技术上也跳跃了一大步。这种想法很早也有人进行过尝试，欧洲有一些研究机构在研究类脑芯片时，为了模仿人脑神经元的海量组合，也曾试验过晶圆级集成的类脑芯片。2016 年，欧盟的「人类大脑计划」开发了神经形态硬件系统 BrainScaleS，明确目标是了解大脑。这个系统包含 20 个采用 180nm 工艺技术的 8 英寸（约 20.32 厘米）硅晶圆。每个晶圆包含 384 个模拟芯片，约 20 万个神经元和 4900 万个突触。 


而准备进行大规模推广的商用晶圆级大芯片，2019 年来自非常引人瞩目的初创公司 Cerebras（见第 4 章）。这家公司做的芯片被称为「世界上最大的商用芯片」，直接致力于在深度学习中为大规模分析提供数量级的性能提升。这款大芯片的面积达到了 46,225 mm  2  ，集成了 1.2 万亿个晶体管、40 万个核、容量达 18 GB 的片上 SRAM，以及达到 100 Pbit/s 的互连速度。 


40 万个核是专为稀疏线性代数运算而设计的，专门针对深度学习而优化；18 GB 片上 SRAM 具有大带宽、低时延性能，权重和激活时间只间隔一个时钟周期；100 Pbit/s 的互连速度是采用 2D 核对核的网格网络和晶圆级的数据流达到的。这种规模的计算能力和模型并行能力，通常需要许多 AI 芯片和系统组成大型群组来达到，但现在只需要单片芯片就可以达到了。 


把晶体管集成到如此大的硅片上，最大的挑战是布线问题和散热问题。为了解决这两方面的挑战，这家公司曾经花费了很多年时间进行创新研究，最终取得了技术上的突破。 


这样一种大芯片硬件平台带来了许多好处，有的好处还是非常独特的。例如，在这样一种芯片上可以探索目前在普通 AI 芯片上无法运行的新 AI 算法、架构和方法；还可以在不需要同时增加编程复杂度的情况下，提升 AI 性能；在加速同样的模型和算法时，可以大大节省空间及降低功耗。 


目前，这家公司也已经可以提供编译软件，可以自动对 DNN 进行编译以便在大芯片上并行运行模型，甚至可以用 TensorFlow 直接运行用户的工作负载。 


#### 超越 CMOS


即使用了 3D 堆叠芯片，也有不少人认为它在成本上可能并不占优势，而且可能比 2D 芯片更糟。因此，只有将作为逻辑开关的晶体管，从材料和物理学上作出根本性的颠覆，才可能出现「后摩尔时代」的一场革命。全世界几乎每个主要的半导体研究中心都在寻找 CMOS 的后继半导体工艺技术。这是「超越 CMOS」（Beyond CMOS）的领域。从目前的进展情况来看，这方面并不缺乏创意。 


早在 CMOS 的特征尺寸缩小结束之前，研究人员就已经探索了各种新型器件，以响应 CMOS 特征尺寸无法继续缩小的预测或实现 CMOS 以外的新颖功能。这样的新型器件有很多，如自旋 FET、自旋力矩器件、自旋波器件、隧道晶体管、压电晶体管、分子开关、纳米机电系统（Nanoelectromechanical System，NEMS）、热敏晶体管、超导晶体管等。它们经常被分为逻辑和信息处理器件及存储器件。这些器件还可以根据状态变量和工作机制进行分类（见图 15.11）。状态变量作为信息载体，代表了所选材料最基本的属性。合适的材料被制成可良好工作的器件，之后再组成电路、形成架构，这个层级关系如图 15.12 所示。 


![img](https://pic3.zhimg.com/v2-d82142ab061a8f8cf62f605ca4301ec0.webp)

![img](https://pic1.zhimg.com/v2-e3106633d6ef17fb657fceeb16f4bca6.webp)

这些新型器件中有一些器件不是以电荷的状态变量进行操作，有的还具有超出「0」和「1」二值器件的功能，这对于更复杂的操作很有用。CMOS 器件都是以电荷作为状态变量来工作的，而新的器件引入了新颖的切换机制（如自旋轨道相互作用、自旋霍尔效应、激子扩散等），改用其他状态变量（如自旋磁偶极子、电荷电偶极子、光子、激子、轨道状态、应变等）来进行操作。 


很多正在研发的新颖器件使用了新材料，如用 Ⅲ-Ⅴ 族化合物、锗、碳纳米管和二维材料（包括石墨烯、TMD 等）做成的各种场效应晶体管（FET）等。 


也有新型器件仍然把电荷作为状态变量，但是使用了新的沟道材料（如 Ⅲ-Ⅴ 族化合物、石墨烯等）和器件结构（如前面提到的环绕式栅极），以提高平面硅 FET 的性能。也有基于电荷的新型器件利用非传统机制来实现更好的性能或新功能，如隧道场效应晶体管（Tunnel Field-Effect Transistor，TFET）中能带到能带的隧道效应、单电子晶体管中的库仑阻塞效应等。 


**隧道场效应晶体管**


TFET 以能带间隧道机制  [259]  工作。TFET 的结构类似于具有单栅或多栅的 P-i-N 二极管，通过在 P-i-N 二极管上施加反向偏压并对栅极施加正向偏压来启动隧穿。TFET 的基本结构及工作原理如图 15.13 所示。 


![img](https://pic3.zhimg.com/v2-03c2eedec181f42f555670deccd588ce.webp)

 在没有栅极电压的情况下，隧道势垒宽度增加，这会产生非常小的电流 I  o  f  f  。如果施加正栅极电压，则隧道宽度将减小。由于隧道宽度的减小，电子从价带到导带发生隧穿，从而打开器件。 


普通的 MOSFET 具有较高的断态泄漏电流 I  o  f  f  ,  M  O  S  （见图 15.13 右）和较高的亚阈值摆幅（60 mV/dec），这种特性会给需要低功耗的应用造成很大的困扰。泄漏功率受器件亚阈值摆幅的影响，取决于施加栅极至源极电压 V  G  S  时漏极至源极的电流 I  D  S  。 


而在 TFET 中，亚阈值摆幅相对较低。为了降低亚阈值电流，必须降低栅极电压，并在电源电压降低之后，把阈值电压从 V  t  2  （普通 MOSFET 的阈值电压）降到 V  t  1  以满足导通电流要求。TFET 的特征之一是电压较低，可降低功耗，并可达到较高的开启电流 I  o  n  与关闭电流 I  o  f  f  之比（约为 10）  [260]  。 


硬件安全是芯片设计的一个重要考虑因素。与 CMOS 技术相比，TFET 的独特特性不但可以改善电路的性能，还可以帮助简化硬件安全电路的实现，如芯片 IP 核保护、硬件加密、特洛伊木马检测和预防等。其他一些新型器件也具有类似的优点，如用纳米线 FET 设计的多态门代替传统电路中的某些门，可以较简单地实现逻辑加密。 


TFET 的功能吸引了研究人员在先进的智能设备中综合使用该技术，它属于较有商业前景的候选器件之一。但是，TFET 也有它的局限性，在高频应用时，它的功耗甚至大大超过了传统的 CMOS 技术。一些实验已经表明，TFET 只有在时钟频率为 500 MHz 以下时，功耗才会低于传统 CMOS 技术所用的 MOSFET，而且频率越低，它的优点就越突出。 


**基于 2D 材料的芯片**


石墨烯是一种单原子层厚度的碳薄片，因此被称为 2D 材料。用它做成的晶体管，运行速度比硅晶体管快几百倍至几千倍，已经有不少研究人员做成了工作频率达到 10 GHz 以上的高频晶体管。然而，石墨烯最大的问题是没有自然的带隙，而带隙是使半导体起作用的原因。没有带隙的材料的特性，就像金属一样，无法阻止电流的流动，就不能让晶体管从「开」变为「关」。因此，尽管石墨烯有许多非常好的应用，但不一定能制造出比其他材料更好的数字逻辑电路，除非采用一些很烦琐的工程来打开带隙。 


但无论如何，石墨烯只是应用 2D 材料的一个开端。还有许多其他材料，其中一些确实存在带隙。到 2019 年，已经有超过 2000 种候选 2D 材料，而且最近还正在不断增加中（见图 15.14）。论文  [261]  已确定了 51 种候选新型 2D 半导体材料。 


这些 2D 材料中，最引人瞩目的是过渡金属二硫族化合物（TMD）。单层的过渡金属原子，如钼、钨等，被夹在非常薄的硫族元素层之间，形成「三明治」结构，这些硫族元素一般是硫、碲或硒。2010 年，世界上第一个单层二硫化钼（MoS  2  ）晶体管诞生；2015 年，又出现了第一个二硒化钨（WSe  2  ）晶体管。这几年，TMD 已经受到世界上许多物理实验室的重视，被做成了各种新颖的晶体管，并且把石墨烯、TMD 材料范围进一步扩大，使用单层金属氧化物，以及像硅烯、磷烯（单层原子黑磷）这样的单元素材料做成了晶体管。2019 年，台积电的实验室已经用二硫化钨建造了实验性 TMD 晶圆。2020 年，比利时 IMEC 的研究人员宣布了一种可以使 2D 半导体在普通硅芯片中发挥作用，从而更快进入市场的技术：使用 2D 材料来做成只有单原子那样薄的晶体管沟道区域，首先在 300 mm 的硅晶圆上生长二硫化钨，然后将其转移到已经部分制造的硅晶圆上。另外，美国得克萨斯大学奥斯汀分校的研究人员已经使用 2D 材料做成了只有单原子那样薄的忆阻器。 


![img](https://pic3.zhimg.com/v2-db2a84a70444b4d3825417a8d0e84ab9.webp)

2D 材料晶体管目前还处于理论研究阶段，在制造和实验方面仍然存在不少挑战。其中一个很大的挑战是稳定性，如首个硅烯晶体管只能保存几分钟时间。但是，未来一旦解决了实验上遇到的各种问题，2D 材料晶体管将有非常诱人的发展前景，主要体现在以下几个方面： 


（1）功耗是硅材料的几百分之一甚至几万分之一，这无疑将是一场电子器件的革命； 


（2）消除了几十年来晶体管不断缩小所造成的短沟道效应，而这是当今晶体管的最大问题之一； 


（3）具有一定的载流子迁移率，能够在很薄的沟道里（如 1～2nm）轻松移动电子； 


（4）可折叠、可卷曲，可做成极佳的柔性电子设备； 


（5）用这种晶体管集成的芯片可 3D 打印，即可以按照设计好的芯片布局布线，把文件传输到世界任意地方，然后打印成可以使用的芯片； 


（6）这种材料是透明的，可以做成全透明的电子器件和设备； 


（7）可以做成大面积柔性衬底，如在汽车车身上「贴」满各种芯片； 


（8）能够实现电到光的转换，即能够吸收和释放单个光子，并由电路来控制，这种特性正是量子通信和量子计算实现最为需要的。 


要实现以上这些特性，可能还有漫长的路要走。有的物理学家认为需要 5～10 年，也有的人认为需要更长时间才会有起色。尽管如此，已经有不少研究人员作了一些初步尝试，尤其在实现人工突触机制方面已经取得了令人鼓舞的成果，为后续类脑芯片的实现作了铺垫。2D 材料提供了良好的可扩展性，并且在应用至存内计算方面很有潜力，有可能成为下一代 AI 芯片的新星。 


**新型存储器件**


在存储器件方面，基于 CMOS 的 SRAM、DRAM 和闪存在工业产品中占主导地位。但也出现了许多新的存储器件，包括相变存储器（PCM）、磁性 RAM（MRAM，包含 Toggle MRAM 和 STT-MRAM）、阻变 RAM（RRAM）、导电桥 RAM（CBRAM）和铁电 RAM（FeRAM）等。基于材料、成分或电气结构的物理变化，大多数新型存储器是非易失性的，而这种变化通常需要时间来逆转。所有这些都具有随机访问的关键属性。由于特征尺寸是存储器件的关键指标，缩小是趋势，因此，还有一些研究机构正在探索采用低维结构（如分子和 DNA）来编码和存储信息。 


有些新型存储器已进入早期商业化阶段。3D XPoint 是由美光科技和英特尔共同开发的基于相变存储器的技术，2017 年开始被英特尔商业化，商标名为 Optane  TM  。2019 年初，英特尔开始将 Optane  TM  存储器与最新一代的 Xeon 可扩展处理器（即 Cascade Lake）一起商业化。2019 年末，美光科技发布了自己的基于 XPoint 的 3D SSD，命名为 X100。 


在嵌入式新型 NVM 里，MRAM 的发展速度相对较快。MRAM 可能是当今最有前景的下一代非易失性存储技术。其中 Toggle MRAM 和更先进的 STT-MRAM 都已经进入市场，在许多应用中获得了市场份额。下一代 MRAM 技术（如 SOT-MRAM）甚至可以以更高的密度替换最快的 SRAM 应用。值得注意的是，2019 年 3 月，三星宣布批量生产嵌入式 STT-MRAM，用于 MCU、物联网应用和内存缓冲区中的应用。2020 年 2 月，格罗方德半导体宣布开始批量生产 STT-MRAM，以替代大容量嵌入式 NOR 闪存，将用于边缘侧 AI、IoT 和其他低功耗应用。 


其他进入早期商业化阶段的新型存储器还有 Everspin 的 STT-MRAM、Crossbar 的 RRAM、台积电的嵌入式 STT-MRAM 和嵌入式 RRAM 等。但其中大多数仍是产业界和学术界的实验室中活跃的研究主题。 


图 15.15 为云端和边缘侧计算设备中新型存储器件将逐步取代传统存储器的发展趋势。 


![img](https://pic1.zhimg.com/v2-8eacf15115c27765555ee330c47ee143.webp)

尽管与 SRAM 相比，STT-MRAM 的写入等待时间更长，功耗也更高，但它的读取等待时间和功耗却可以与 SRAM 媲美。此外，STT-MRAM 的密度比 SRAM 更高。这些优点及非易失性使 STT-MRAM 有望用于最后一级的高速缓存。最近的 STT-MRAM 达到了高达 4 GB 的容量、小于 2 ns 的读取时延和 10 ns 的写入时延，耐久度为 10  16  个周期。与磁场驱动的 Toggle MRAM 相比，流经 MTJ 的电流可切换的 STT-MRAM 具有更高的可扩展性及更低的功耗。因此，许多旨在实现 STT-MRAM 产品的初创公司相继成立。 


新型存储器的另一个重要类别是基于氧化物的 RRAM 器件，它涉及由不同开关机制驱动的各种材料和结构，这些开关机制包括导电丝的形成、接口改进、相变等。导电桥 RAM 是 RRAM 的一种特殊情况，其中金属丝形成于绝缘电介质内部。RRAM 具有良好的可扩展性和合理的性能，可以与闪存竞争，但不是与 DRAM 竞争；最近，大多数 RRAM 研究已从存储器应用转移到神经形态计算，并可完成模拟计算和存内计算，以利用 RRAM 的连续阻性变化，该变化可以模拟神经网络中的突触权重调制。 


RRAM 单元可以使用「金属-绝缘体-金属」叠层  [262]  来设计，其中通过电阻值的变化检测存储的数据。为了进行数据存储，「设置（SET）」操作将 RRAM 设置为低电阻状态，即在单元中存储「1」，而「复位（RESET）」操作将 RRAM 设置为高电阻状态来存储「0」。如果采用 3D RRAM，其中单个晶体管可控制多个堆叠的 RRAM 单元的访问。一些 RRAM 已经实现了高达 16 GB 的容量、3.6 ns 的读取时延，以及约 10 ns 的写入时延。 


新型存储器中还有一种铁电场效应晶体管（FeFET），在 FET 的栅极堆叠中使用铁电介质。新的铁电隧道结（FTJ）器件也已被开发出来。FeFET 可以用作存储器件，其在铁电极化方向上编码的数据可以通过栅极电压进行切换。铁电介质的瞬态行为还可能在栅极叠层中引入负电容（Negative Capacitance，NC）效应，从而为低功耗逻辑电路提供低于 60 mV/dec 的亚阈值斜率器件，称为 NC-FET。近年来，由于发现了铁电掺杂的 HfO  x  与行业中的半导体工艺兼容，高速 FeFET 存储器和陡斜率 NC-FET 已引起了极大的关注，并取得重大进展。两种器件的主要挑战之一是周期耐久度，但未来 NC-FET 很可能会用于制造 3nm 工艺的 GAA 晶体管。而 FTJ 器件可能是下一代存储技术的领先候选者，因为它们可能比现有的新存储技术具有更高的密度和更低的功耗。 


另外一种正在试验的非易失性存储器是 IBM 发明的磁畴壁存储器（Domain-Wall Memory，DWM），又称赛道存储器，它利用磁性纳米管中无数的原子来存储数据。无须原子移动，电流会沿着 U 形管平滑地读写数据，耗费的时间不到 10  -  9 秒。它利用自旋极化电流与磁畴壁中电子磁矩之间的交互作用，在磁畴壁中产生一种自旋转矩，从而令其移动。制造时将赛道垂直或水平排列在晶圆表面，形成赛道存储列阵。IBM 希望在未来几年内用这一技术提供太字节级别的存储，从而代替硬盘和闪存。 


与自旋电子非易失性存储器技术一样，DWM 可以实现极高的密度（比 SRAM 高 40 倍），同时与其他器件相比，可保持接近零的泄漏功率。因此，这种新型存储器已经被用于深度学习 AI 芯片。在 DWM 中，数据以高存储密度存储在纳米线中，因为深度学习 AI 芯片一般需要存储大量的权重信息，如用这种存储器来替代 AI 芯片上的 SRAM，将可大大提高性能和能效，大大减小神经元大小，从而减小芯片面积  [150]  。然而，这种存储器目前仍然停留在实验室阶段，何时能商业化应用还不得而知。 


虽然许多新型存储器件都承诺具有某些超过闪存的优势（如更快的速度和更低的功耗），但是与闪存相比，成熟度还差得很远。大部分新型存储器更难与 SRAM 和 DRAM 的高速相竞争。 


根据近几年出现的存内计算的思路，组成这些新型存储器的晶体管类型，很适宜把存储功能也用于计算，也就是用这些新型器件来实现神经网络计算，不单实现 DNN，而且也用于实现 SNN。这些器件的主要优势在于，它们可以非易失性方式存储神经网络的参数，从而取代传统的 DRAM，同时直接进行计算。这种方案在占用空间、计算性能和能耗方面都具有优势。然而，尽管新型器件显示出了巨大的潜力，但基于新型器件的神经网络芯片原型的复杂度、网络深度和规模仍远不及 CMOS 同类器件，还需要进行大量基础研究。 


**有机电子材料和器件**


迄今为止，已经实现的绝大多数 AI 芯片的电路都依赖传统的无机电子元器件。它们的制造需要大量的资金投入和精密的设备，而庞大的资金和这些设备（如纳米级光刻机）基本上只有几家大公司才拥有。相比之下，有机电子产品可以使用小型实验室和设备，开发人员可以使用简单方法来制造。 


有机电子材料是由有机（基于碳的）分子或聚合物利用合成方法制成的。它表现出导电性能，可以低电阻率传输电荷，导电性可随掺杂剂的浓度而变化。而有机场效应晶体管（Organic FET，OFET）是利用有机分子或聚合物作为有源半导体层的场效应晶体管。 


一些研究机构和公司多年来一直在研究有机电子材料和 OFET，并且已经开发了一些基于有机材料的微处理器等芯片。这些芯片虽然运算速度很低，但是具有其他芯片没有的特点：有机电子材料通常价格不贵，可以集成在低成本制造工艺中，如喷墨印刷；其他的特点还包括制造温度低、可大面积制造、柔性可弯曲，甚至可做成透明的等。 


有机材料的特殊性质可以提供新颖和替代的切换机制，这些机制在保持低能耗运行和大动态范围的同时，具有较低的随机性，因此可以实现较高的 AI 训练和推理精度。为了提高性能，有机神经形态核也可以内置到传统的数字 CMOS 处理单元中，以执行最密集的矢量矩阵运算，而神经核之间的通信将由数字 CMOS 处理单元执行。这种有机-无机神经形态系统利用了两种技术的优势。 


有机忆阻器件（Organic Memristive Device，OMD）是为非易失性存储应用而开发的，通常由两端或三端的金属-绝缘体-金属结构组成，该结构显示出两个稳定的可切换的电导状态。有机材料包含了聚合物、小分子和供体-受体配合物、铁电材料等。通常，有机电子材料中的电阻转换是通过与无机材料中类似的机制实现的，如丝状导电、离子电荷转移和电迁移等。有机忆阻器件已经被证明可用作神经形态计算的二进制（二值）存储器件  [263]  ，但也有一些研究人员正在开发能够连续（即模拟）调整电阻值的有机忆阻器件，该器件非常适合于使用并行乘积累加运算的片上学习和推理。 


OMD 可以作为传统忆阻器的极具吸引力的替代品，可以用在特定的神经形态应用中，例如进行实时推理的在线学习。 


有机电子材料还具备其他材料所没有的「可定制」优势，即可以通过化学合成将其化学、电气和机械性能定制为所需的应用，如自动驾驶汽车上的 AI 应用。有机电子材料还可以做成由「可拉伸」晶体管阵列组成的芯片，这种具有弹性形变能力的芯片可以在某些特殊应用中发挥独特的作用。 


有机电子材料最近已被用于各种神经形态的器件开发中。但是，有机电子材料和器件仍存在一些挑战和缺点。例如，与传统的无机材料相比，有机电路的工作带宽通常比无机材料小几个数量级，目前可实现的有机器件的载流子迁移率大概为 40 cm  2  /（V·s），工作带宽为 20 MHz 左右。另外，有机电子材料电气参数的不一致性（如有机电子器件的漏极电流或阈值电压）明显要比无机材料更高。未来，工艺流程的优化可能会大大改善有机电子器件的性能。 


由于有机电子器件可以很容易地整合到生物系统中，现在已被一些研究机构用于生物学相关的应用，从而使未来的类脑芯片与生物大脑的硬件形态更加接近，更具有与生物的兼容性，这就潜在地开辟了未来通往高效脑机接口和人形机器人的道路。 


**晶体管和材料的新思路**


现在，人们不再仅仅依赖基本的材料属性，而是可以设计自己需要的超材料属性（超材料将在第 16 章专门介绍）。超材料依赖金属-电介质界面的精确纳米排列，如果在材料曲面上添加 2D 结构，那可能会发生怪异的现象。这种怪异现象，甚至会打破某个物理定律而创造某种奇迹。 


随着计算能力的提高，从头开始完全模拟化学变化的全过程已经变得可行。但是，如果要想模拟某种超材料的化学或物理特性，可能需要进行几天，甚至几周的计算。在未来有了更强大的计算机（如量子计算机）的时候，某种革命性的超材料（包括在海量 2D 材料中进行筛选）可能会被发现。这种材料可以用现有材料为人们提供全新的物理特性。这也是 AI 的一个应用领域，使用 AI 发现新材料不但将推动器件的进一步扩展，也将推动 AI 本身的发展。 


在新型晶体管研发方面，总部位于硅谷的 Atomera 提出了另一种解决方案。该公司开发了一种技术，主要是通过在晶体管的硅表面下方埋入一层只有原子那么薄的氧化层，可以提高晶体管的速度，减小同一芯片上器件之间的差异，并提高这些器件的可靠性。Atomera 希望这种被称为米尔斯硅技术（Mears Silicon Technology，MST）的方法可以在所有不同的工艺节点上使用，为芯片设计人员提供改善其系统的机会，无须为了追求 7nm、5nm 等先进工艺而付出成本。 


英特尔最近与加利福尼亚大学伯克利分校和劳伦斯伯克利国家实验室合作，宣布了一种自旋电子学体系结构并实现了最佳性能。它被称为磁电自旋轨道（Magnetoelectric SpinOrbit，MESO）芯片  [264]  ，与 CMOS 相比，其能效提高了 100 倍，速度提高了 30 倍，密度提高了 5 倍，并实现了超低睡眠状态功率。 


与 D-Wave、IBM、谷歌和微软制造的量子计算机所采用的存储量子比特不同，英特尔的 MESO 材料实现的量子效应使用拓扑特性来存储传统比特，从而能够将开关电压从 CMOS 常用的 3 V 降低到如今 MESO 使用的 500 mV，而且预测显示，进一步优化可能会将开关电压降至 100 mV。到目前为止，如此低的电压对于 CMOS 来说是不可能的，这可以大大降低芯片功耗。 


近年来，超导晶体管和超导电路也正在受到人们的关注。基于约瑟夫森结（Josephson Junction，JJ）的超导电路是一项新的技术，可以提供以皮秒级时延进行切换的器件，并且与 CMOS 相比，其开关能量要低两个数量级。2018 年，美国国家标准与技术研究院（NIST）的研究人员已经将超导约瑟夫森结（D-Wave 的量子退火机中提供了该功能）集成到了神经形态计算芯片（类脑芯片）中，在 3D 架构中使用低至 1 J 的能量就能产生高达 1 GHz 的发送频率  [265]  。另外，麻省理工学院的研究人员也已利用约瑟夫森结做成了可再现生物神经元多种特征的「纳米线神经元」（见第 5 章）。 


2020 年 6 月在美国举行的「2020 VLSI 技术与电路专题讨论会」上，召开了有关智能计算的线上会议，并提出了一个问题和 3 个选项：「您认为 10 年后最能想象的智能计算技术和器件是什么？」。结果如图 15.16 所示，除了量子技术及铁电器件/自旋技术外，超导器件也占据一定比例。 


![img](https://pic4.zhimg.com/v2-b3486497e5c230c107016aa30d9eeaef.webp)

虽然基于约瑟夫森结的电路可以提供较高的工作频率和能效，但该技术面临一些关键挑战：主要的问题是器件密度有限，并且缺乏用于存储结构的节省面积的技术。因此，超导电路目前只能用于具有较高计算强度但需要的存储容量可忽略不计的领域。这一领域还在探索中，有一些研究人员正在为解决这一问题不断努力，有的甚至已经实现了较大规模的实用电路。 


备案号:YX01jbkWgwB9w7Lle

