
Prelab5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000382  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000030e  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000382  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000382  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003b4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  000003f4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000909  00000000  00000000  00000464  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000721  00000000  00000000  00000d6d  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000043c  00000000  00000000  0000148e  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000e4  00000000  00000000  000018cc  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000445  00000000  00000000  000019b0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001de  00000000  00000000  00001df5  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00001fd3  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 e5 00 	jmp	0x1ca	; 0x1ca <__vector_9>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 cc 00 	jmp	0x198	; 0x198 <__vector_16>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 b7 00 	jmp	0x16e	; 0x16e <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a4 30       	cpi	r26, 0x04	; 4
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 73 00 	call	0xe6	; 0xe6 <main>
  88:	0c 94 85 01 	jmp	0x30a	; 0x30a <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <setup>:
	}
}
//
// NON-Interrupt subroutines
void setup(){
	cli();
  90:	f8 94       	cli
	
	DDRD |= (1 << DDD5);
  92:	8a b1       	in	r24, 0x0a	; 10
  94:	80 62       	ori	r24, 0x20	; 32
  96:	8a b9       	out	0x0a, r24	; 10
	PORTD |= (1 << PORTD5);
  98:	8b b1       	in	r24, 0x0b	; 11
  9a:	80 62       	ori	r24, 0x20	; 32
  9c:	8b b9       	out	0x0b, r24	; 11
	
	TCCR0B |= (1 << CS01) | (1 << CS00);
  9e:	85 b5       	in	r24, 0x25	; 37
  a0:	83 60       	ori	r24, 0x03	; 3
  a2:	85 bd       	out	0x25, r24	; 37
	TCNT0 = 177;
  a4:	81 eb       	ldi	r24, 0xB1	; 177
  a6:	86 bd       	out	0x26, r24	; 38
	TIMSK0 |= (1 << TOIE0);
  a8:	ee e6       	ldi	r30, 0x6E	; 110
  aa:	f0 e0       	ldi	r31, 0x00	; 0
  ac:	80 81       	ld	r24, Z
  ae:	81 60       	ori	r24, 0x01	; 1
  b0:	80 83       	st	Z, r24
	
	TCCR2B |= (1 << CS22);
  b2:	e1 eb       	ldi	r30, 0xB1	; 177
  b4:	f0 e0       	ldi	r31, 0x00	; 0
  b6:	80 81       	ld	r24, Z
  b8:	84 60       	ori	r24, 0x04	; 4
  ba:	80 83       	st	Z, r24
	TCNT2 = 0;
  bc:	10 92 b2 00 	sts	0x00B2, r1	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7f80b2>
	TIMSK2 |= (1 << TOIE2);
  c0:	e0 e7       	ldi	r30, 0x70	; 112
  c2:	f0 e0       	ldi	r31, 0x00	; 0
  c4:	80 81       	ld	r24, Z
  c6:	81 60       	ori	r24, 0x01	; 1
  c8:	80 83       	st	Z, r24
	
	ADCSRA = 0;
  ca:	ea e7       	ldi	r30, 0x7A	; 122
  cc:	f0 e0       	ldi	r31, 0x00	; 0
  ce:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADPS1) | (1 << ADPS0) | (1 << ADEN) | (1 << ADIE) | (1 << ADSC);
  d0:	80 81       	ld	r24, Z
  d2:	8b 6c       	ori	r24, 0xCB	; 203
  d4:	80 83       	st	Z, r24
	
	//Configuramos la frecuencia de micro a 1MHz
	CLKPR = (1 << CLKPCE);
  d6:	e1 e6       	ldi	r30, 0x61	; 97
  d8:	f0 e0       	ldi	r31, 0x00	; 0
  da:	80 e8       	ldi	r24, 0x80	; 128
  dc:	80 83       	st	Z, r24
	CLKPR = (1 << CLKPS2);	
  de:	84 e0       	ldi	r24, 0x04	; 4
  e0:	80 83       	st	Z, r24
	
	sei();
  e2:	78 94       	sei
  e4:	08 95       	ret

000000e6 <main>:

//
// Main Function
int main(void)
{
	setup();
  e6:	0e 94 48 00 	call	0x90	; 0x90 <setup>
	PMW1CONFIG(312,64);
  ea:	60 e4       	ldi	r22, 0x40	; 64
  ec:	70 e0       	ldi	r23, 0x00	; 0
  ee:	88 e3       	ldi	r24, 0x38	; 56
  f0:	91 e0       	ldi	r25, 0x01	; 1
  f2:	0e 94 f6 00 	call	0x1ec	; 0x1ec <PMW1CONFIG>
	//PWM2CONFIG(64);
	while (1)
	{
		//MULTIPLEXACION
		if (MULTIPLEXACION == 0){
  f6:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <MULTIPLEXACION>
  fa:	81 11       	cpse	r24, r1
  fc:	12 c0       	rjmp	.+36     	; 0x122 <main+0x3c>
			//Configuramos el ADC
			ADMUX = 0;
  fe:	ec e7       	ldi	r30, 0x7C	; 124
 100:	f0 e0       	ldi	r31, 0x00	; 0
 102:	10 82       	st	Z, r1
			ADMUX |= (1 << REFS0) | (1 << ADLAR) | (1 << MUX0) | (1 << MUX1) | (1 << MUX2);
 104:	80 81       	ld	r24, Z
 106:	87 66       	ori	r24, 0x67	; 103
 108:	80 83       	st	Z, r24
			POT1 = ADCH;
 10a:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 10e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			CICLODETRABAJO(POT1,7,37);
 112:	45 e2       	ldi	r20, 0x25	; 37
 114:	50 e0       	ldi	r21, 0x00	; 0
 116:	67 e0       	ldi	r22, 0x07	; 7
 118:	70 e0       	ldi	r23, 0x00	; 0
 11a:	90 e0       	ldi	r25, 0x00	; 0
 11c:	0e 94 42 01 	call	0x284	; 0x284 <CICLODETRABAJO>
 120:	ea cf       	rjmp	.-44     	; 0xf6 <main+0x10>
		}
		else if(MULTIPLEXACION == 1){
 122:	81 30       	cpi	r24, 0x01	; 1
 124:	91 f4       	brne	.+36     	; 0x14a <main+0x64>
			//Configuramos el ADC
			ADMUX = 0;
 126:	ec e7       	ldi	r30, 0x7C	; 124
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	10 82       	st	Z, r1
			ADMUX |= (1 << REFS0) | (1 << ADLAR) | (1 << MUX1) | (1 << MUX2);
 12c:	80 81       	ld	r24, Z
 12e:	86 66       	ori	r24, 0x66	; 102
 130:	80 83       	st	Z, r24
			POT2 = ADCH;
 132:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 136:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <POT2>
			CICLODETRABJO0(POT2,7,37);
 13a:	45 e2       	ldi	r20, 0x25	; 37
 13c:	50 e0       	ldi	r21, 0x00	; 0
 13e:	67 e0       	ldi	r22, 0x07	; 7
 140:	70 e0       	ldi	r23, 0x00	; 0
 142:	90 e0       	ldi	r25, 0x00	; 0
 144:	0e 94 5c 01 	call	0x2b8	; 0x2b8 <CICLODETRABJO0>
 148:	d6 cf       	rjmp	.-84     	; 0xf6 <main+0x10>
		}
		else{
			ADMUX =0; 
 14a:	ec e7       	ldi	r30, 0x7C	; 124
 14c:	f0 e0       	ldi	r31, 0x00	; 0
 14e:	10 82       	st	Z, r1
			ADMUX |= (1 << REFS0) | (1 << ADLAR ) | ( 1<< MUX0 );
 150:	80 81       	ld	r24, Z
 152:	81 66       	ori	r24, 0x61	; 97
 154:	80 83       	st	Z, r24
			PWMCOMP = ADCH;
 156:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 15a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <PWMCOMP>
			if(TCNT2 >= PWMCOMP){
 15e:	90 91 b2 00 	lds	r25, 0x00B2	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7f80b2>
 162:	98 17       	cp	r25, r24
 164:	40 f2       	brcs	.-112    	; 0xf6 <main+0x10>
				PORTD &= ~(1 << PORTD5);
 166:	8b b1       	in	r24, 0x0b	; 11
 168:	8f 7d       	andi	r24, 0xDF	; 223
 16a:	8b b9       	out	0x0b, r24	; 11
 16c:	c4 cf       	rjmp	.-120    	; 0xf6 <main+0x10>

0000016e <__vector_21>:
	
	sei();
}
//
// Interrupt routines
ISR(ADC_vect){
 16e:	1f 92       	push	r1
 170:	0f 92       	push	r0
 172:	0f b6       	in	r0, 0x3f	; 63
 174:	0f 92       	push	r0
 176:	11 24       	eor	r1, r1
 178:	8f 93       	push	r24
 17a:	ef 93       	push	r30
 17c:	ff 93       	push	r31
	ADCSRA |= (1 << ADSC);
 17e:	ea e7       	ldi	r30, 0x7A	; 122
 180:	f0 e0       	ldi	r31, 0x00	; 0
 182:	80 81       	ld	r24, Z
 184:	80 64       	ori	r24, 0x40	; 64
 186:	80 83       	st	Z, r24
} 
 188:	ff 91       	pop	r31
 18a:	ef 91       	pop	r30
 18c:	8f 91       	pop	r24
 18e:	0f 90       	pop	r0
 190:	0f be       	out	0x3f, r0	; 63
 192:	0f 90       	pop	r0
 194:	1f 90       	pop	r1
 196:	18 95       	reti

00000198 <__vector_16>:
ISR(TIMER0_OVF_vect){
 198:	1f 92       	push	r1
 19a:	0f 92       	push	r0
 19c:	0f b6       	in	r0, 0x3f	; 63
 19e:	0f 92       	push	r0
 1a0:	11 24       	eor	r1, r1
 1a2:	8f 93       	push	r24
	MULTIPLEXACION++;
 1a4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <MULTIPLEXACION>
 1a8:	8f 5f       	subi	r24, 0xFF	; 255
 1aa:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <MULTIPLEXACION>
	TCNT0 = 177;
 1ae:	81 eb       	ldi	r24, 0xB1	; 177
 1b0:	86 bd       	out	0x26, r24	; 38
	if(MULTIPLEXACION >= 3){
 1b2:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <MULTIPLEXACION>
 1b6:	83 30       	cpi	r24, 0x03	; 3
 1b8:	10 f0       	brcs	.+4      	; 0x1be <__vector_16+0x26>
		MULTIPLEXACION = 0;
 1ba:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <MULTIPLEXACION>
	};  
}
 1be:	8f 91       	pop	r24
 1c0:	0f 90       	pop	r0
 1c2:	0f be       	out	0x3f, r0	; 63
 1c4:	0f 90       	pop	r0
 1c6:	1f 90       	pop	r1
 1c8:	18 95       	reti

000001ca <__vector_9>:
ISR(TIMER2_OVF_vect){
 1ca:	1f 92       	push	r1
 1cc:	0f 92       	push	r0
 1ce:	0f b6       	in	r0, 0x3f	; 63
 1d0:	0f 92       	push	r0
 1d2:	11 24       	eor	r1, r1
 1d4:	8f 93       	push	r24
	TCNT2 = 0;
 1d6:	10 92 b2 00 	sts	0x00B2, r1	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7f80b2>
	PORTD |= (1 << PORTD5);
 1da:	8b b1       	in	r24, 0x0b	; 11
 1dc:	80 62       	ori	r24, 0x20	; 32
 1de:	8b b9       	out	0x0b, r24	; 11
 1e0:	8f 91       	pop	r24
 1e2:	0f 90       	pop	r0
 1e4:	0f be       	out	0x3f, r0	; 63
 1e6:	0f 90       	pop	r0
 1e8:	1f 90       	pop	r1
 1ea:	18 95       	reti

000001ec <PMW1CONFIG>:
 *  Author: rodro
 */ 
#include <avr/io.h>
#include "PWM.h"

void PMW1CONFIG(uint16_t top, uint16_t prescaler) {
 1ec:	9c 01       	movw	r18, r24
	//CONFIGURAMOS 0CR1A COMO LA SALIDA EN PB1
	DDRB |= (1 << DDB1);
 1ee:	94 b1       	in	r25, 0x04	; 4
 1f0:	92 60       	ori	r25, 0x02	; 2
 1f2:	94 b9       	out	0x04, r25	; 4
	DDRB |= (1 << DDB2);
 1f4:	94 b1       	in	r25, 0x04	; 4
 1f6:	94 60       	ori	r25, 0x04	; 4
 1f8:	94 b9       	out	0x04, r25	; 4
	
	//CONFIGURAMOS FASTPWM
	TCCR1A |= (1 << COM1A1) | (1 << WGM11) | (1 << COM1B1);
 1fa:	e0 e8       	ldi	r30, 0x80	; 128
 1fc:	f0 e0       	ldi	r31, 0x00	; 0
 1fe:	90 81       	ld	r25, Z
 200:	92 6a       	ori	r25, 0xA2	; 162
 202:	90 83       	st	Z, r25
	TCCR1B |= (1 << WGM12) | (1 << WGM13);
 204:	e1 e8       	ldi	r30, 0x81	; 129
 206:	f0 e0       	ldi	r31, 0x00	; 0
 208:	90 81       	ld	r25, Z
 20a:	98 61       	ori	r25, 0x18	; 24
 20c:	90 83       	st	Z, r25
	
	//EL PROGRAMADOR INGRESARA EL TOP 
	ICR1 = top;
 20e:	30 93 87 00 	sts	0x0087, r19	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 212:	20 93 86 00 	sts	0x0086, r18	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	
	//EL PROGRAMADOR INGRESARA EL PRESCALER
	switch (prescaler) {
 216:	60 34       	cpi	r22, 0x40	; 64
 218:	71 05       	cpc	r23, r1
 21a:	e1 f0       	breq	.+56     	; 0x254 <PMW1CONFIG+0x68>
 21c:	38 f4       	brcc	.+14     	; 0x22c <PMW1CONFIG+0x40>
 21e:	61 30       	cpi	r22, 0x01	; 1
 220:	71 05       	cpc	r23, r1
 222:	61 f0       	breq	.+24     	; 0x23c <PMW1CONFIG+0x50>
 224:	68 30       	cpi	r22, 0x08	; 8
 226:	71 05       	cpc	r23, r1
 228:	79 f0       	breq	.+30     	; 0x248 <PMW1CONFIG+0x5c>
 22a:	26 c0       	rjmp	.+76     	; 0x278 <PMW1CONFIG+0x8c>
 22c:	61 15       	cp	r22, r1
 22e:	81 e0       	ldi	r24, 0x01	; 1
 230:	78 07       	cpc	r23, r24
 232:	b1 f0       	breq	.+44     	; 0x260 <PMW1CONFIG+0x74>
 234:	61 15       	cp	r22, r1
 236:	74 40       	sbci	r23, 0x04	; 4
 238:	c9 f0       	breq	.+50     	; 0x26c <PMW1CONFIG+0x80>
 23a:	1e c0       	rjmp	.+60     	; 0x278 <PMW1CONFIG+0x8c>
		case 1:
		TCCR1B |= (1 << CS10);
 23c:	e1 e8       	ldi	r30, 0x81	; 129
 23e:	f0 e0       	ldi	r31, 0x00	; 0
 240:	80 81       	ld	r24, Z
 242:	81 60       	ori	r24, 0x01	; 1
 244:	80 83       	st	Z, r24
		break;
 246:	08 95       	ret
		case 8:
		TCCR1B |= (1 << CS11);
 248:	e1 e8       	ldi	r30, 0x81	; 129
 24a:	f0 e0       	ldi	r31, 0x00	; 0
 24c:	80 81       	ld	r24, Z
 24e:	82 60       	ori	r24, 0x02	; 2
 250:	80 83       	st	Z, r24
		break;
 252:	08 95       	ret
		case 64:
		TCCR1B |= (1 << CS11) | (1 << CS10);
 254:	e1 e8       	ldi	r30, 0x81	; 129
 256:	f0 e0       	ldi	r31, 0x00	; 0
 258:	80 81       	ld	r24, Z
 25a:	83 60       	ori	r24, 0x03	; 3
 25c:	80 83       	st	Z, r24
		break;
 25e:	08 95       	ret
		case 256:
		TCCR1B |= (1 << CS12);
 260:	e1 e8       	ldi	r30, 0x81	; 129
 262:	f0 e0       	ldi	r31, 0x00	; 0
 264:	80 81       	ld	r24, Z
 266:	84 60       	ori	r24, 0x04	; 4
 268:	80 83       	st	Z, r24
		break;
 26a:	08 95       	ret
		case 1024:
		TCCR1B |= (1 << CS12) | (1 << CS10);
 26c:	e1 e8       	ldi	r30, 0x81	; 129
 26e:	f0 e0       	ldi	r31, 0x00	; 0
 270:	80 81       	ld	r24, Z
 272:	85 60       	ori	r24, 0x05	; 5
 274:	80 83       	st	Z, r24
		break;
 276:	08 95       	ret
		default:
		// Si el valor no es válido, usar prescaler = 64 por defecto
		TCCR1B |= (1 << CS11) | (1 << CS10);
 278:	e1 e8       	ldi	r30, 0x81	; 129
 27a:	f0 e0       	ldi	r31, 0x00	; 0
 27c:	80 81       	ld	r24, Z
 27e:	83 60       	ori	r24, 0x03	; 3
 280:	80 83       	st	Z, r24
 282:	08 95       	ret

00000284 <CICLODETRABAJO>:
		break;
	}
}

void CICLODETRABAJO(uint16_t VAL, uint16_t LIMITE_INF, uint16_t LIMITE_SUP){
 284:	fb 01       	movw	r30, r22
	uint16_t valor = (((VAL*(LIMITE_SUP - LIMITE_INF))/255)+LIMITE_INF);
 286:	46 1b       	sub	r20, r22
 288:	57 0b       	sbc	r21, r23
 28a:	48 9f       	mul	r20, r24
 28c:	90 01       	movw	r18, r0
 28e:	49 9f       	mul	r20, r25
 290:	30 0d       	add	r19, r0
 292:	58 9f       	mul	r21, r24
 294:	30 0d       	add	r19, r0
 296:	11 24       	eor	r1, r1
 298:	a1 e8       	ldi	r26, 0x81	; 129
 29a:	b0 e8       	ldi	r27, 0x80	; 128
 29c:	0e 94 76 01 	call	0x2ec	; 0x2ec <__umulhisi3>
 2a0:	88 0f       	add	r24, r24
 2a2:	89 2f       	mov	r24, r25
 2a4:	88 1f       	adc	r24, r24
 2a6:	99 0b       	sbc	r25, r25
 2a8:	91 95       	neg	r25
 2aa:	8e 0f       	add	r24, r30
 2ac:	9f 1f       	adc	r25, r31
	OCR1A = valor;
 2ae:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 2b2:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 2b6:	08 95       	ret

000002b8 <CICLODETRABJO0>:
}

void CICLODETRABJO0(uint16_t VAL0 ,uint16_t LIMITE_INF0, uint16_t LIMITE_SUP0){
 2b8:	fb 01       	movw	r30, r22
	OCR1B = (((VAL0*(LIMITE_SUP0 - LIMITE_INF0))/255)+LIMITE_INF0);
 2ba:	46 1b       	sub	r20, r22
 2bc:	57 0b       	sbc	r21, r23
 2be:	48 9f       	mul	r20, r24
 2c0:	90 01       	movw	r18, r0
 2c2:	49 9f       	mul	r20, r25
 2c4:	30 0d       	add	r19, r0
 2c6:	58 9f       	mul	r21, r24
 2c8:	30 0d       	add	r19, r0
 2ca:	11 24       	eor	r1, r1
 2cc:	a1 e8       	ldi	r26, 0x81	; 129
 2ce:	b0 e8       	ldi	r27, 0x80	; 128
 2d0:	0e 94 76 01 	call	0x2ec	; 0x2ec <__umulhisi3>
 2d4:	88 0f       	add	r24, r24
 2d6:	89 2f       	mov	r24, r25
 2d8:	88 1f       	adc	r24, r24
 2da:	99 0b       	sbc	r25, r25
 2dc:	91 95       	neg	r25
 2de:	8e 0f       	add	r24, r30
 2e0:	9f 1f       	adc	r25, r31
 2e2:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 2e6:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 2ea:	08 95       	ret

000002ec <__umulhisi3>:
 2ec:	a2 9f       	mul	r26, r18
 2ee:	b0 01       	movw	r22, r0
 2f0:	b3 9f       	mul	r27, r19
 2f2:	c0 01       	movw	r24, r0
 2f4:	a3 9f       	mul	r26, r19
 2f6:	70 0d       	add	r23, r0
 2f8:	81 1d       	adc	r24, r1
 2fa:	11 24       	eor	r1, r1
 2fc:	91 1d       	adc	r25, r1
 2fe:	b2 9f       	mul	r27, r18
 300:	70 0d       	add	r23, r0
 302:	81 1d       	adc	r24, r1
 304:	11 24       	eor	r1, r1
 306:	91 1d       	adc	r25, r1
 308:	08 95       	ret

0000030a <_exit>:
 30a:	f8 94       	cli

0000030c <__stop_program>:
 30c:	ff cf       	rjmp	.-2      	; 0x30c <__stop_program>
