CLK = 0
bus.wrbus = highZ
intr1.imr1 = true
intr1.imr0 = true
intr1.imr3 = true
intr1.imr2 = true
bus.abus = highZ
exec4.grt = true
bus.notemar = true
mem_oper.select_not = true
fetch1.ir19 = true
fetch1.ir14 = true
fetch1.ir13 = true
fetch1.ir12 = true
fetch1.ir11 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir16 = true
fetch1.ir15 = true
fetch1.ir20 = true
fetch1.ir21 = true
exec4.grteu = true
fetch1.ir10 = true
exec3.NOT45 = true
exec3.NOT46 = true
mem_uprav.NOT13 = true
exec3.NOT40 = true
exec3.NOT43 = true
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT42 = true
fetch2.g1 = true
fetch3.gropr = true
fetch1.pc15_8 = 1
exec3.NOT38 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT35 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
bus.notfcbus = true
fetch1.ir8 = true
fetch1.ir9 = true
fetch1.ir2 = true
fetch1.ir3 = true
fetch1.ir0 = true
fetch1.ir1 = true
fetch1.ir6 = true
fetch1.ir7 = true
fetch1.ir4 = true
fetch1.ir5 = true
addr.sp = 4096
exec2.NOT17 = true
exec2.NOT18 = true
exec2.NOT19 = true
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT23 = true
exec2.NOT20 = true
exec2.NOT21 = true
exec2.NOT26 = true
exec2.NOT27 = true
exec2.NOT24 = true
exec2.NOT25 = true
exec2.NOT28 = true
exec2.NOT29 = true
mem_uprav.time = 4
mem_uprav.cmp_les = true
mem_oper.notrdbus = true
uprav.NOT10 = true
uprav.NOT11 = true
uprav.kmadr = 65
fetch2.imm = true
bus.rdbus = highZ
uprav.t0 = true
uprav.brnotstart = true
exec4.novf = true
exec4.neql = true
intr3.uext = 8
exec3.z_and = true
intr1.NOT12 = true
intr2.cmp_eql = true
exec4.mx7 = true
exec4.grte = true
exec4.grtu = true
uprav.NOT4 = true
uprav.NOT2 = true
uprav.NOT7 = true
uprav.NOT8 = true
uprav.NOT5 = true
uprav.NOT6 = true
uprav.NOT9 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 256
exec2.start = true
intr1.imr = 15
bus.dbus = highZ
fetch1.pc = 256
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
fetch1.ir25 = true
fetch1.ir24 = true
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir29 = true
fetch1.ir28 = true
fetch1.ir27 = true
fetch1.ir26 = true
bus.notrdbus = highZ
fetch1.ir30 = true
mem_oper.notwrbus = true
exec4.nneg = true
uprav.val0 = true
uprav.t = true
fetch1.ir_bool = true
intr1.imr_bool = true
--------------------------------
CLK = 1
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 1
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 256
bus.mx1 = 257
fetch1.pc = 257
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3
bus.mar_out = 256
bus.abus = 256
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5
mem_uprav.memacc = 2
--------------------------------
CLK = 6
mem_uprav.memacc = 3
--------------------------------
CLK = 7
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 8
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 9
uprav.cnt_bool = true
fetch1.ir19 = false
fetch1.ir14 = false
fetch1.ir13 = false
fetch1.ir12 = false
fetch1.ir11 = false
fetch1.ir18 = false
fetch1.ir17 = false
fetch1.ir16 = false
fetch1.ir15 = false
fetch1.ir20 = false
fetch1.ir21 = false
fetch1.ir10 = false
fetch2.dc1 = true
fetch2.g0 = true
fetch2.g1 = false
fetch2.dc7 = true
fetch3.gropr = false
uprav.ldir0 = false
fetch2.dc11 = true
fetch1.ir31_24 = 32
fetch1.ir8 = false
fetch1.ir9 = false
fetch1.ir2 = false
fetch1.ir3 = false
fetch1.ir0 = false
fetch1.ir1 = false
fetch1.ir6 = false
fetch1.ir7 = false
fetch1.ir4 = false
fetch1.ir5 = false
uprav.cnt = 5
fetch2.regdir = true
exec2.NOT19 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or0 = true
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = false
fetch1.ir = 536870912
uprav.NOT3 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.z = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir28 = false
fetch1.ir27 = false
fetch1.ir26 = false
fetch1.ir30 = false
uprav.val7 = true
fetch1.ir_bool = false
--------------------------------
CLK = 10
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 11
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 12
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 2
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 257
bus.mx1 = 258
fetch1.pc = 258
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 13
bus.mar_out = 257
bus.abus = 257
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 14
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 15
mem_uprav.memacc = 2
--------------------------------
CLK = 16
mem_uprav.memacc = 3
--------------------------------
CLK = 17
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 18
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 19
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 551550976
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 20
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 21
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 22
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 23
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 3
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 258
bus.mx1 = 259
fetch1.pc = 259
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 24
bus.mar_out = 258
bus.abus = 258
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus1 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 25
mem_oper.mem = 200
mem_uprav.memacc = 1
--------------------------------
CLK = 26
mem_uprav.memacc = 2
--------------------------------
CLK = 27
mem_uprav.memacc = 3
--------------------------------
CLK = 28
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 200
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 200
mem_uprav.incmemacc = false
bus.dbus = 200
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 29
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 200
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT22 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 200
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 30
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir14 = true
fetch1.ir11 = true
fetch1.ir15 = true
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 200
fetch1.ir = 551602176
fetch1.ir15_0 = 51200
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57544
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 31
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 32
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 33
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 200
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 34
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
uprav.mxbb1 = false
exec1.bb3 = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 35
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 36
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 37
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 38
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 39
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 40
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 4
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 259
bus.mx1 = 260
fetch1.pc = 260
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 41
bus.mar_out = 259
bus.abus = 259
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 42
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 43
mem_uprav.memacc = 2
--------------------------------
CLK = 44
mem_uprav.memacc = 3
--------------------------------
CLK = 45
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 46
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = true
bus.mdr7 = false
bus.mdr1 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 47
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585156608
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 48
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 49
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 50
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 5
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 260
bus.mx1 = 261
fetch1.pc = 261
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 51
bus.mar_out = 260
bus.abus = 260
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 52
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 53
mem_uprav.memacc = 2
--------------------------------
CLK = 54
mem_uprav.memacc = 3
--------------------------------
CLK = 55
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 56
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 57
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570476544
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 200
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 58
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 59
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 60
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 61
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 62
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 63
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 64
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 65
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 66
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 67
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 68
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 6
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 261
bus.mx1 = 262
fetch1.pc = 262
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 69
bus.mar_out = 261
bus.abus = 261
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 70
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 71
mem_uprav.memacc = 2
--------------------------------
CLK = 72
mem_uprav.memacc = 3
--------------------------------
CLK = 73
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 74
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 75
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536922112
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 76
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 77
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 78
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 7
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 262
bus.mx1 = 263
fetch1.pc = 263
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 79
bus.mar_out = 262
bus.abus = 262
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 80
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 81
mem_uprav.memacc = 2
--------------------------------
CLK = 82
mem_uprav.memacc = 3
--------------------------------
CLK = 83
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 84
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 85
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 551602176
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57544
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 86
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 87
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 88
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 89
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 8
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 263
bus.mx1 = 264
fetch1.pc = 264
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 90
bus.mar_out = 263
bus.abus = 263
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 91
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 92
mem_uprav.memacc = 2
--------------------------------
CLK = 93
mem_uprav.memacc = 3
--------------------------------
CLK = 94
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 95
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT22 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr1 = true
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 96
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir14 = false
fetch1.ir15 = false
uprav.ldir2 = false
fetch1.ir9 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 10
fetch1.ir = 551553536
fetch1.ir15_0 = 2560
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57354
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 97
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 98
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 99
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 10
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 100
exec1.bb = 10
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
uprav.val50 = false
exec3.vsub_and1 = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 101
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 10
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 102
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 10
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 10
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 10
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 103
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 104
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 105
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 106
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 9
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 264
bus.mx1 = 265
fetch1.pc = 265
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 107
bus.mar_out = 264
bus.abus = 264
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 108
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 109
mem_uprav.memacc = 2
--------------------------------
CLK = 110
mem_uprav.memacc = 3
--------------------------------
CLK = 111
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 112
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 113
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 585107968
uprav.NOT4 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.gradr = true
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 114
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 115
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 116
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 10
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 265
bus.mx1 = 266
fetch1.pc = 266
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 117
bus.mar_out = 265
bus.abus = 265
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 118
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 119
mem_uprav.memacc = 2
--------------------------------
CLK = 120
mem_uprav.memacc = 3
--------------------------------
CLK = 121
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 122
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 123
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570558976
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 522
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 124
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 125
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 126
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 127
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 128
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 129
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 130
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 131
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 132
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 133
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 134
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 11
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 266
bus.mx1 = 267
fetch1.pc = 267
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 135
bus.mar_out = 266
bus.abus = 266
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 136
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 137
mem_uprav.memacc = 2
--------------------------------
CLK = 138
mem_uprav.memacc = 3
--------------------------------
CLK = 139
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 140
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 141
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 10
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 167905792
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 142
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 143
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 144
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 12
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 267
bus.mx1 = 268
fetch1.pc = 268
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 145
bus.mar_out = 267
bus.abus = 267
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 146
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 147
mem_uprav.memacc = 2
--------------------------------
CLK = 148
mem_uprav.memacc = 3
--------------------------------
CLK = 149
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 150
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 151
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167840256
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 266
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 152
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 153
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 154
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 155
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 13
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 268
bus.mx1 = 269
fetch1.pc = 269
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 156
bus.mar_out = 268
bus.abus = 268
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 157
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 158
mem_uprav.memacc = 2
--------------------------------
CLK = 159
mem_uprav.memacc = 3
--------------------------------
CLK = 160
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 161
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 162
uprav.cnt_bool = false
fetch1.ir10 = true
uprav.ldir2 = false
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 163
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 164
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4097
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4097
uprav.incsp = false
--------------------------------
CLK = 165
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4097
bus.mx2 = 0
bus.mx1 = 269
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 166
bus.wrbus = false
bus.mar_out = 4097
bus.abus = 4097
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 167
mem_uprav.memacc = 1
--------------------------------
CLK = 168
mem_uprav.memacc = 2
--------------------------------
CLK = 169
mem_uprav.memacc = 3
--------------------------------
CLK = 170
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 171
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 172
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4098
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 13
bus.mx1 = 4098
uprav.incsp = false
--------------------------------
CLK = 173
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 13
uprav.cnt = 171
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr3 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 13
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4098
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 269
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 174
bus.wrbus = false
bus.mar_out = 4098
bus.abus = 4098
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 13
mem_uprav.incmemacc = true
bus.mdr_out = 13
bus.dbus = 13
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 175
mem_uprav.memacc = 1
--------------------------------
CLK = 176
mem_uprav.memacc = 2
--------------------------------
CLK = 177
mem_uprav.memacc = 3
--------------------------------
CLK = 178
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 179
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 180
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 181
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 182
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 183
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 184
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 185
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 186
mem_uprav.memacc = 2
--------------------------------
CLK = 187
mem_uprav.memacc = 3
--------------------------------
CLK = 188
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 189
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT24 = false
bus.mdr2 = false
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 190
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 191
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 192
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 193
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 194
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 195
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 196
mem_uprav.memacc = 2
--------------------------------
CLK = 197
mem_uprav.memacc = 3
--------------------------------
CLK = 198
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 199
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 200
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 201
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 202
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 203
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 204
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 205
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 206
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 207
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 208
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 209
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 210
mem_uprav.memacc = 2
--------------------------------
CLK = 211
mem_uprav.memacc = 3
--------------------------------
CLK = 212
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 213
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 214
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 215
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 216
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 217
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 218
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 219
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 220
mem_uprav.memacc = 2
--------------------------------
CLK = 221
mem_uprav.memacc = 3
--------------------------------
CLK = 222
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 223
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 224
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 225
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 226
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 227
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 228
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 229
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 230
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 231
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 232
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 10
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 233
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 234
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 235
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 236
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 237
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 238
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 239
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 240
mem_uprav.memacc = 2
--------------------------------
CLK = 241
mem_uprav.memacc = 3
--------------------------------
CLK = 242
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 243
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 244
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 245
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 246
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 247
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 248
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 249
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 250
mem_uprav.memacc = 2
--------------------------------
CLK = 251
mem_uprav.memacc = 3
--------------------------------
CLK = 252
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 253
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 254
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 255
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 256
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 257
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 258
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 259
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 260
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 261
mem_uprav.memacc = 2
--------------------------------
CLK = 262
mem_uprav.memacc = 3
--------------------------------
CLK = 263
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 264
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 265
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 266
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 267
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 268
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 269
mem_uprav.memacc = 1
--------------------------------
CLK = 270
mem_uprav.memacc = 2
--------------------------------
CLK = 271
mem_uprav.memacc = 3
--------------------------------
CLK = 272
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 273
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 274
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 275
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 276
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 277
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 278
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 10
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 279
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 10
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
uprav.mp = 92
bus.mdr = 10
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 280
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 10
mem_uprav.incmemacc = true
bus.mdr_out = 10
bus.dbus = 10
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 281
mem_uprav.memacc = 1
--------------------------------
CLK = 282
mem_uprav.memacc = 2
--------------------------------
CLK = 283
mem_uprav.memacc = 3
--------------------------------
CLK = 284
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 285
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 286
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 287
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 288
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 289
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 290
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 291
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 292
mem_uprav.memacc = 2
--------------------------------
CLK = 293
mem_uprav.memacc = 3
--------------------------------
CLK = 294
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 295
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr1 = false
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 296
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 297
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 298
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 299
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 300
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 301
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 302
mem_uprav.memacc = 2
--------------------------------
CLK = 303
mem_uprav.memacc = 3
--------------------------------
CLK = 304
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 305
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 306
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 307
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 308
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 309
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 310
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 311
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 312
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 313
mem_uprav.memacc = 2
--------------------------------
CLK = 314
mem_uprav.memacc = 3
--------------------------------
CLK = 315
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 316
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 317
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 318
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 319
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 320
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 321
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb3 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 322
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu3 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 9
exec1.mx1 = 9
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 323
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 9
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu3 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 9
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 9
uprav.bruncnd = true
--------------------------------
CLK = 324
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 325
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 326
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 327
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 328
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 329
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 330
mem_uprav.memacc = 2
--------------------------------
CLK = 331
mem_uprav.memacc = 3
--------------------------------
CLK = 332
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 333
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 334
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 335
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 336
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 337
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 338
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 339
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 340
mem_uprav.memacc = 2
--------------------------------
CLK = 341
mem_uprav.memacc = 3
--------------------------------
CLK = 342
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 343
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 344
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 345
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 346
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 347
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 348
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 349
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 350
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 351
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 352
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 353
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 354
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 355
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 356
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 357
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 358
mem_uprav.memacc = 2
--------------------------------
CLK = 359
mem_uprav.memacc = 3
--------------------------------
CLK = 360
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 361
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 362
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 363
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 364
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 365
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 366
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 367
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 368
mem_uprav.memacc = 2
--------------------------------
CLK = 369
mem_uprav.memacc = 3
--------------------------------
CLK = 370
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 371
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 372
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 373
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 374
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 375
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 376
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 377
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 378
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 379
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 380
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 381
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 382
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 383
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 384
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 385
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 386
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 387
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 388
mem_uprav.memacc = 2
--------------------------------
CLK = 389
mem_uprav.memacc = 3
--------------------------------
CLK = 390
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 391
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 392
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 393
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 394
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 395
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 396
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 397
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 398
mem_uprav.memacc = 2
--------------------------------
CLK = 399
mem_uprav.memacc = 3
--------------------------------
CLK = 400
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 401
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 402
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 403
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 404
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 405
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 406
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 407
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 408
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 409
mem_uprav.memacc = 2
--------------------------------
CLK = 410
mem_uprav.memacc = 3
--------------------------------
CLK = 411
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 412
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 413
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 414
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 415
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 416
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 417
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 418
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 201
exec1.mx1 = 201
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 419
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 201
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 201
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 201
uprav.bruncnd = true
--------------------------------
CLK = 420
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 421
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 422
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 423
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 424
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 425
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 426
mem_uprav.memacc = 2
--------------------------------
CLK = 427
mem_uprav.memacc = 3
--------------------------------
CLK = 428
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 429
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 430
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 431
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 432
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 433
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 434
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 435
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 436
mem_uprav.memacc = 2
--------------------------------
CLK = 437
mem_uprav.memacc = 3
--------------------------------
CLK = 438
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 439
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 440
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 441
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 442
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 443
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 444
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 445
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 446
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 447
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 448
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 449
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 450
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 451
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 452
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 453
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 454
mem_uprav.memacc = 2
--------------------------------
CLK = 455
mem_uprav.memacc = 3
--------------------------------
CLK = 456
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 457
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 458
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 459
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 460
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 461
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 462
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 463
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 464
mem_uprav.memacc = 2
--------------------------------
CLK = 465
mem_uprav.memacc = 3
--------------------------------
CLK = 466
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 467
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 468
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 469
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 470
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 471
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 472
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 473
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 474
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 475
exec1.bb = 9
exec1.bb3 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 476
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 9
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 477
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 9
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 9
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 9
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 478
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 479
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 480
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 481
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 482
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 483
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 484
mem_uprav.memacc = 2
--------------------------------
CLK = 485
mem_uprav.memacc = 3
--------------------------------
CLK = 486
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 487
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 488
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 489
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 490
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 491
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 492
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 493
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 494
mem_uprav.memacc = 2
--------------------------------
CLK = 495
mem_uprav.memacc = 3
--------------------------------
CLK = 496
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 497
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 498
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 499
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 500
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 501
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 502
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 503
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 504
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 505
mem_uprav.memacc = 2
--------------------------------
CLK = 506
mem_uprav.memacc = 3
--------------------------------
CLK = 507
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 508
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 509
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 510
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 511
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4099
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4099
uprav.incsp = false
--------------------------------
CLK = 512
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4099
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 513
bus.wrbus = false
bus.mar_out = 4099
bus.abus = 4099
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 514
mem_uprav.memacc = 1
--------------------------------
CLK = 515
mem_uprav.memacc = 2
--------------------------------
CLK = 516
mem_uprav.memacc = 3
--------------------------------
CLK = 517
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 518
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 519
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4100
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4100
uprav.incsp = false
--------------------------------
CLK = 520
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4100
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 521
bus.wrbus = false
bus.mar_out = 4100
bus.abus = 4100
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus2 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 522
mem_uprav.memacc = 1
--------------------------------
CLK = 523
mem_uprav.memacc = 2
--------------------------------
CLK = 524
mem_uprav.memacc = 3
--------------------------------
CLK = 525
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 526
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 527
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 528
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 529
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 530
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 531
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 532
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 533
mem_uprav.memacc = 2
--------------------------------
CLK = 534
mem_uprav.memacc = 3
--------------------------------
CLK = 535
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 536
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 537
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 538
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 539
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 540
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 541
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 542
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 543
mem_uprav.memacc = 2
--------------------------------
CLK = 544
mem_uprav.memacc = 3
--------------------------------
CLK = 545
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 546
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 547
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 548
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 549
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 550
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 551
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 552
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 553
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 554
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 555
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 556
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 557
mem_uprav.memacc = 2
--------------------------------
CLK = 558
mem_uprav.memacc = 3
--------------------------------
CLK = 559
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 560
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 561
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 562
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 563
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 564
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 565
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 566
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 567
mem_uprav.memacc = 2
--------------------------------
CLK = 568
mem_uprav.memacc = 3
--------------------------------
CLK = 569
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 570
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 571
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 572
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 573
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 574
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 575
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 576
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 577
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 578
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 579
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 9
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 580
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 581
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 582
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 583
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 584
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 585
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 586
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 587
mem_uprav.memacc = 2
--------------------------------
CLK = 588
mem_uprav.memacc = 3
--------------------------------
CLK = 589
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 590
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 591
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 592
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 593
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 594
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 595
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 596
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 597
mem_uprav.memacc = 2
--------------------------------
CLK = 598
mem_uprav.memacc = 3
--------------------------------
CLK = 599
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 600
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 601
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 602
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 603
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 604
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 605
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 606
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 607
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 608
mem_uprav.memacc = 2
--------------------------------
CLK = 609
mem_uprav.memacc = 3
--------------------------------
CLK = 610
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 611
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 612
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 613
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 614
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 615
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 616
mem_uprav.memacc = 1
--------------------------------
CLK = 617
mem_uprav.memacc = 2
--------------------------------
CLK = 618
mem_uprav.memacc = 3
--------------------------------
CLK = 619
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 620
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 621
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 622
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 623
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 624
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 625
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 9
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 626
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 9
uprav.cnt = 92
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr3 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 9
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 627
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 9
mem_uprav.incmemacc = true
bus.mdr_out = 9
bus.dbus = 9
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 628
mem_uprav.memacc = 1
--------------------------------
CLK = 629
mem_uprav.memacc = 2
--------------------------------
CLK = 630
mem_uprav.memacc = 3
--------------------------------
CLK = 631
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 632
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 633
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 634
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 635
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 636
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 637
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 638
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 639
mem_uprav.memacc = 2
--------------------------------
CLK = 640
mem_uprav.memacc = 3
--------------------------------
CLK = 641
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 642
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 643
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 644
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 645
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 646
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 647
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 648
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 649
mem_uprav.memacc = 2
--------------------------------
CLK = 650
mem_uprav.memacc = 3
--------------------------------
CLK = 651
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 652
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 653
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 654
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 655
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 656
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 657
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 658
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 659
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 660
mem_uprav.memacc = 2
--------------------------------
CLK = 661
mem_uprav.memacc = 3
--------------------------------
CLK = 662
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 663
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 664
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 665
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 666
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 667
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 668
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb3 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 669
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu3 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 8
exec1.mx1 = 8
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 670
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 8
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu3 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 8
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 8
uprav.bruncnd = true
--------------------------------
CLK = 671
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 672
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 673
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 674
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 675
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 676
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 677
mem_uprav.memacc = 2
--------------------------------
CLK = 678
mem_uprav.memacc = 3
--------------------------------
CLK = 679
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 680
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 681
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 682
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 683
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 684
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 685
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 686
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 687
mem_uprav.memacc = 2
--------------------------------
CLK = 688
mem_uprav.memacc = 3
--------------------------------
CLK = 689
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 690
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 691
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 692
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 693
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 694
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 695
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 696
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 697
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 698
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 699
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 700
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 701
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 702
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 703
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 704
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 705
mem_uprav.memacc = 2
--------------------------------
CLK = 706
mem_uprav.memacc = 3
--------------------------------
CLK = 707
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 708
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 709
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 710
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 711
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 712
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 713
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 714
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 715
mem_uprav.memacc = 2
--------------------------------
CLK = 716
mem_uprav.memacc = 3
--------------------------------
CLK = 717
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 718
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 719
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 720
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 721
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 722
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 723
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 724
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 725
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 726
exec1.bb = 201
exec1.bb6 = true
exec1.bb7 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 727
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 201
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 728
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 201
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 201
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 201
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 729
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 730
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 731
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 732
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 733
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 734
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 735
mem_uprav.memacc = 2
--------------------------------
CLK = 736
mem_uprav.memacc = 3
--------------------------------
CLK = 737
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 738
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 739
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 740
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 741
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 742
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 743
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 744
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 745
mem_uprav.memacc = 2
--------------------------------
CLK = 746
mem_uprav.memacc = 3
--------------------------------
CLK = 747
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 748
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 749
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 750
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 751
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 752
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 753
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 754
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 755
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 756
mem_uprav.memacc = 2
--------------------------------
CLK = 757
mem_uprav.memacc = 3
--------------------------------
CLK = 758
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 759
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 760
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 761
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 762
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 763
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 764
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 765
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 202
exec1.mx1 = 202
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 766
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 202
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 202
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 202
uprav.bruncnd = true
--------------------------------
CLK = 767
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 768
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 769
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 770
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 771
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 772
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 773
mem_uprav.memacc = 2
--------------------------------
CLK = 774
mem_uprav.memacc = 3
--------------------------------
CLK = 775
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 776
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 777
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 778
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 779
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 780
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 781
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 782
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 783
mem_uprav.memacc = 2
--------------------------------
CLK = 784
mem_uprav.memacc = 3
--------------------------------
CLK = 785
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 786
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 787
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 788
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 789
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 790
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 791
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 792
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 793
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 794
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 795
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 796
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 797
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 798
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 799
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 800
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 801
mem_uprav.memacc = 2
--------------------------------
CLK = 802
mem_uprav.memacc = 3
--------------------------------
CLK = 803
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 804
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 805
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 806
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 807
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 808
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 809
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 810
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 811
mem_uprav.memacc = 2
--------------------------------
CLK = 812
mem_uprav.memacc = 3
--------------------------------
CLK = 813
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 814
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 815
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 816
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 817
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 818
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 819
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 820
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 821
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 822
exec1.bb = 8
exec1.bb0 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 823
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 8
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 824
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 8
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 8
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 8
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 825
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 826
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 827
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 828
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 829
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 830
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 831
mem_uprav.memacc = 2
--------------------------------
CLK = 832
mem_uprav.memacc = 3
--------------------------------
CLK = 833
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 834
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 835
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 836
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 837
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 838
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 839
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 840
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 841
mem_uprav.memacc = 2
--------------------------------
CLK = 842
mem_uprav.memacc = 3
--------------------------------
CLK = 843
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 844
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 845
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 846
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 847
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 848
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 849
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 850
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 851
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 852
mem_uprav.memacc = 2
--------------------------------
CLK = 853
mem_uprav.memacc = 3
--------------------------------
CLK = 854
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 855
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 856
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 857
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 858
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4101
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4101
uprav.incsp = false
--------------------------------
CLK = 859
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4101
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 860
bus.wrbus = false
bus.mar_out = 4101
bus.abus = 4101
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 861
mem_uprav.memacc = 1
--------------------------------
CLK = 862
mem_uprav.memacc = 2
--------------------------------
CLK = 863
mem_uprav.memacc = 3
--------------------------------
CLK = 864
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 865
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 866
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4102
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4102
uprav.incsp = false
--------------------------------
CLK = 867
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4102
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 868
bus.wrbus = false
bus.mar_out = 4102
bus.abus = 4102
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 869
mem_uprav.memacc = 1
--------------------------------
CLK = 870
mem_uprav.memacc = 2
--------------------------------
CLK = 871
mem_uprav.memacc = 3
--------------------------------
CLK = 872
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 873
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 874
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 875
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 876
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 877
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 878
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 879
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 880
mem_uprav.memacc = 2
--------------------------------
CLK = 881
mem_uprav.memacc = 3
--------------------------------
CLK = 882
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 883
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 884
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 885
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 886
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 887
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 888
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 889
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 890
mem_uprav.memacc = 2
--------------------------------
CLK = 891
mem_uprav.memacc = 3
--------------------------------
CLK = 892
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 893
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 894
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 895
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 896
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 897
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 898
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 899
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 900
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 901
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 902
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 903
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 904
mem_uprav.memacc = 2
--------------------------------
CLK = 905
mem_uprav.memacc = 3
--------------------------------
CLK = 906
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 907
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 908
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 909
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 910
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 911
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 912
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 913
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 914
mem_uprav.memacc = 2
--------------------------------
CLK = 915
mem_uprav.memacc = 3
--------------------------------
CLK = 916
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 917
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 918
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 919
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 920
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 921
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 922
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 923
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 924
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 925
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 926
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 8
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 927
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 928
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 929
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 930
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 931
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 932
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 933
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 934
mem_uprav.memacc = 2
--------------------------------
CLK = 935
mem_uprav.memacc = 3
--------------------------------
CLK = 936
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 937
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 938
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 939
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 940
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 941
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 942
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 943
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 944
mem_uprav.memacc = 2
--------------------------------
CLK = 945
mem_uprav.memacc = 3
--------------------------------
CLK = 946
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 947
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 948
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 949
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 950
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 951
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 952
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 953
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 954
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 955
mem_uprav.memacc = 2
--------------------------------
CLK = 956
mem_uprav.memacc = 3
--------------------------------
CLK = 957
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 958
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 959
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 960
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 961
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 962
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 963
mem_uprav.memacc = 1
--------------------------------
CLK = 964
mem_uprav.memacc = 2
--------------------------------
CLK = 965
mem_uprav.memacc = 3
--------------------------------
CLK = 966
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 967
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 968
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 969
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 970
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 971
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 972
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 8
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 973
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 8
uprav.cnt = 92
exec2.NOT22 = false
bus.mdr3 = true
uprav.mp = 92
bus.mdr = 8
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 974
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 8
mem_uprav.incmemacc = true
bus.mdr_out = 8
bus.dbus = 8
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 975
mem_uprav.memacc = 1
--------------------------------
CLK = 976
mem_uprav.memacc = 2
--------------------------------
CLK = 977
mem_uprav.memacc = 3
--------------------------------
CLK = 978
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 979
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 980
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 981
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 982
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 983
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 984
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 985
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 986
mem_uprav.memacc = 2
--------------------------------
CLK = 987
mem_uprav.memacc = 3
--------------------------------
CLK = 988
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 989
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 990
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 991
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 992
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 993
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 994
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 995
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 996
mem_uprav.memacc = 2
--------------------------------
CLK = 997
mem_uprav.memacc = 3
--------------------------------
CLK = 998
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 999
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1000
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1001
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1002
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1003
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1004
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1005
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1006
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1007
mem_uprav.memacc = 2
--------------------------------
CLK = 1008
mem_uprav.memacc = 3
--------------------------------
CLK = 1009
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1010
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1011
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1012
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1013
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1014
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1015
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb3 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1016
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 7
exec1.mx1 = 7
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1017
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 7
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = false
exec3.NOT33 = true
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 7
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab3 = false
exec1.ab2 = true
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 7
uprav.bruncnd = true
--------------------------------
CLK = 1018
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1019
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1020
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1021
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1022
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1023
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1024
mem_uprav.memacc = 2
--------------------------------
CLK = 1025
mem_uprav.memacc = 3
--------------------------------
CLK = 1026
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1027
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1028
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1029
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1030
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1031
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1032
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1033
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1034
mem_uprav.memacc = 2
--------------------------------
CLK = 1035
mem_uprav.memacc = 3
--------------------------------
CLK = 1036
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1037
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1038
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1039
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1040
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1041
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1042
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1043
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1044
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1045
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1046
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1047
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1048
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1049
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1050
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1051
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1052
mem_uprav.memacc = 2
--------------------------------
CLK = 1053
mem_uprav.memacc = 3
--------------------------------
CLK = 1054
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1055
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1056
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1057
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1058
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1059
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1060
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1061
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1062
mem_uprav.memacc = 2
--------------------------------
CLK = 1063
mem_uprav.memacc = 3
--------------------------------
CLK = 1064
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1065
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1066
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1067
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1068
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1069
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1070
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1071
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1072
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1073
exec1.bb = 202
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb1 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1074
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 202
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1075
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 202
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
exec3.NOT32 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 202
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 202
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1076
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1077
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1078
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1079
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1080
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1081
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 1082
mem_uprav.memacc = 2
--------------------------------
CLK = 1083
mem_uprav.memacc = 3
--------------------------------
CLK = 1084
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1085
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1086
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1087
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1088
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1089
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1090
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1091
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1092
mem_uprav.memacc = 2
--------------------------------
CLK = 1093
mem_uprav.memacc = 3
--------------------------------
CLK = 1094
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1095
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1096
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1097
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1098
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1099
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1100
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1101
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1102
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1103
mem_uprav.memacc = 2
--------------------------------
CLK = 1104
mem_uprav.memacc = 3
--------------------------------
CLK = 1105
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1106
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1107
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1108
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1109
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1110
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1111
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1112
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 203
exec1.mx1 = 203
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1113
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 203
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 203
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 203
uprav.bruncnd = true
--------------------------------
CLK = 1114
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1115
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1116
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1117
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1118
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1119
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1120
mem_uprav.memacc = 2
--------------------------------
CLK = 1121
mem_uprav.memacc = 3
--------------------------------
CLK = 1122
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1123
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1124
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1125
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1126
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1127
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1128
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1129
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1130
mem_uprav.memacc = 2
--------------------------------
CLK = 1131
mem_uprav.memacc = 3
--------------------------------
CLK = 1132
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1133
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1134
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1135
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1136
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1137
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1138
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1139
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1140
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1141
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1142
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1143
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1144
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1145
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1146
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1147
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1148
mem_uprav.memacc = 2
--------------------------------
CLK = 1149
mem_uprav.memacc = 3
--------------------------------
CLK = 1150
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1151
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1152
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1153
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1154
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1155
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1156
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1157
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1158
mem_uprav.memacc = 2
--------------------------------
CLK = 1159
mem_uprav.memacc = 3
--------------------------------
CLK = 1160
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1161
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1162
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1163
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1164
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1165
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1166
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1167
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1168
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1169
exec1.bb = 7
exec1.bb1 = true
exec1.bb2 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1170
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 7
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1171
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 7
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT32 = false
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 7
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 7
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1172
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1173
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1174
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1175
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1176
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1177
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 1178
mem_uprav.memacc = 2
--------------------------------
CLK = 1179
mem_uprav.memacc = 3
--------------------------------
CLK = 1180
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1181
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1182
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 1183
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1184
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1185
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1186
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1187
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1188
mem_uprav.memacc = 2
--------------------------------
CLK = 1189
mem_uprav.memacc = 3
--------------------------------
CLK = 1190
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1191
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1192
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1193
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1194
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1195
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1196
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1197
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1198
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 1199
mem_uprav.memacc = 2
--------------------------------
CLK = 1200
mem_uprav.memacc = 3
--------------------------------
CLK = 1201
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1202
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1203
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 1204
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 1205
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4103
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4103
uprav.incsp = false
--------------------------------
CLK = 1206
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4103
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 1207
bus.wrbus = false
bus.mar_out = 4103
bus.abus = 4103
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1208
mem_uprav.memacc = 1
--------------------------------
CLK = 1209
mem_uprav.memacc = 2
--------------------------------
CLK = 1210
mem_uprav.memacc = 3
--------------------------------
CLK = 1211
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1212
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus2 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1213
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4104
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4104
uprav.incsp = false
--------------------------------
CLK = 1214
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4104
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 1215
bus.wrbus = false
bus.mar_out = 4104
bus.abus = 4104
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1216
mem_uprav.memacc = 1
--------------------------------
CLK = 1217
mem_uprav.memacc = 2
--------------------------------
CLK = 1218
mem_uprav.memacc = 3
--------------------------------
CLK = 1219
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1220
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1221
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1222
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1223
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1224
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1225
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1226
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 1227
mem_uprav.memacc = 2
--------------------------------
CLK = 1228
mem_uprav.memacc = 3
--------------------------------
CLK = 1229
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1230
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1231
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 1232
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1233
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1234
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1235
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1236
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 1237
mem_uprav.memacc = 2
--------------------------------
CLK = 1238
mem_uprav.memacc = 3
--------------------------------
CLK = 1239
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1240
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1241
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1242
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1243
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1244
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1245
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 1246
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1247
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1248
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1249
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1250
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1251
mem_uprav.memacc = 2
--------------------------------
CLK = 1252
mem_uprav.memacc = 3
--------------------------------
CLK = 1253
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1254
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1255
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1256
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1257
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1258
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1259
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1260
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1261
mem_uprav.memacc = 2
--------------------------------
CLK = 1262
mem_uprav.memacc = 3
--------------------------------
CLK = 1263
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1264
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1265
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1266
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1267
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1268
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1269
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1270
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1271
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1272
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1273
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 7
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1274
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1275
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1276
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1277
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1278
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1279
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1280
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1281
mem_uprav.memacc = 2
--------------------------------
CLK = 1282
mem_uprav.memacc = 3
--------------------------------
CLK = 1283
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1284
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1285
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 1286
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1287
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1288
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1289
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1290
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 1291
mem_uprav.memacc = 2
--------------------------------
CLK = 1292
mem_uprav.memacc = 3
--------------------------------
CLK = 1293
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1294
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1295
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1296
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1297
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1298
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1299
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1300
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1301
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1302
mem_uprav.memacc = 2
--------------------------------
CLK = 1303
mem_uprav.memacc = 3
--------------------------------
CLK = 1304
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1305
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1306
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1307
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 1308
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 1309
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1310
mem_uprav.memacc = 1
--------------------------------
CLK = 1311
mem_uprav.memacc = 2
--------------------------------
CLK = 1312
mem_uprav.memacc = 3
--------------------------------
CLK = 1313
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1314
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1315
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 1316
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 1317
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1318
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1319
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 7
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 1320
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 7
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 7
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 1321
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 7
mem_uprav.incmemacc = true
bus.mdr_out = 7
bus.dbus = 7
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1322
mem_uprav.memacc = 1
--------------------------------
CLK = 1323
mem_uprav.memacc = 2
--------------------------------
CLK = 1324
mem_uprav.memacc = 3
--------------------------------
CLK = 1325
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1326
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1327
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1328
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1329
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1330
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1331
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1332
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 1333
mem_uprav.memacc = 2
--------------------------------
CLK = 1334
mem_uprav.memacc = 3
--------------------------------
CLK = 1335
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1336
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1337
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1338
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1339
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1340
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1341
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1342
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1343
mem_uprav.memacc = 2
--------------------------------
CLK = 1344
mem_uprav.memacc = 3
--------------------------------
CLK = 1345
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1346
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1347
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1348
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1349
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1350
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1351
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1352
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1353
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1354
mem_uprav.memacc = 2
--------------------------------
CLK = 1355
mem_uprav.memacc = 3
--------------------------------
CLK = 1356
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1357
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1358
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1359
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1360
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1361
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1362
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb2 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1363
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
exec1.alu1 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 6
exec1.mx1 = 6
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1364
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 6
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu2 = false
exec1.alu1 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 6
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 6
uprav.bruncnd = true
--------------------------------
CLK = 1365
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1366
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1367
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1368
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1369
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1370
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1371
mem_uprav.memacc = 2
--------------------------------
CLK = 1372
mem_uprav.memacc = 3
--------------------------------
CLK = 1373
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1374
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1375
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1376
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1377
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1378
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1379
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1380
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1381
mem_uprav.memacc = 2
--------------------------------
CLK = 1382
mem_uprav.memacc = 3
--------------------------------
CLK = 1383
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1384
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1385
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1386
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1387
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1388
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1389
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1390
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1391
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1392
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1393
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1394
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1395
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1396
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1397
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1398
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1399
mem_uprav.memacc = 2
--------------------------------
CLK = 1400
mem_uprav.memacc = 3
--------------------------------
CLK = 1401
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1402
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1403
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1404
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1405
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1406
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1407
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1408
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1409
mem_uprav.memacc = 2
--------------------------------
CLK = 1410
mem_uprav.memacc = 3
--------------------------------
CLK = 1411
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1412
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1413
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1414
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1415
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1416
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1417
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1418
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1419
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1420
exec1.bb = 203
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1421
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 203
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1422
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 203
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
exec3.NOT32 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 203
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 203
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1423
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1424
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1425
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1426
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1427
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1428
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 1429
mem_uprav.memacc = 2
--------------------------------
CLK = 1430
mem_uprav.memacc = 3
--------------------------------
CLK = 1431
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1432
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1433
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1434
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1435
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1436
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1437
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1438
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1439
mem_uprav.memacc = 2
--------------------------------
CLK = 1440
mem_uprav.memacc = 3
--------------------------------
CLK = 1441
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1442
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1443
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1444
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1445
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1446
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1447
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1448
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1449
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1450
mem_uprav.memacc = 2
--------------------------------
CLK = 1451
mem_uprav.memacc = 3
--------------------------------
CLK = 1452
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1453
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1454
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1455
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1456
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1457
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1458
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1459
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
uprav.cnt = 141
exec1.alu = 204
exec1.mx1 = 204
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1460
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 204
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 204
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab2 = true
exec1.ab1 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 204
uprav.bruncnd = true
--------------------------------
CLK = 1461
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1462
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1463
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1464
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1465
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1466
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1467
mem_uprav.memacc = 2
--------------------------------
CLK = 1468
mem_uprav.memacc = 3
--------------------------------
CLK = 1469
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1470
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1471
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1472
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1473
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1474
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1475
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1476
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1477
mem_uprav.memacc = 2
--------------------------------
CLK = 1478
mem_uprav.memacc = 3
--------------------------------
CLK = 1479
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1480
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1481
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1482
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1483
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1484
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1485
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1486
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1487
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1488
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1489
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1490
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1491
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1492
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1493
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1494
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1495
mem_uprav.memacc = 2
--------------------------------
CLK = 1496
mem_uprav.memacc = 3
--------------------------------
CLK = 1497
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1498
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1499
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1500
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1501
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1502
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1503
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1504
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1505
mem_uprav.memacc = 2
--------------------------------
CLK = 1506
mem_uprav.memacc = 3
--------------------------------
CLK = 1507
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1508
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1509
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1510
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1511
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1512
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1513
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1514
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1515
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1516
exec1.bb = 6
exec1.bb0 = false
exec1.bb1 = true
exec1.bb2 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1517
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 6
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1518
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 6
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 6
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 6
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1519
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1520
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1521
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1522
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1523
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1524
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 1525
mem_uprav.memacc = 2
--------------------------------
CLK = 1526
mem_uprav.memacc = 3
--------------------------------
CLK = 1527
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1528
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1529
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 1530
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1531
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1532
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1533
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1534
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1535
mem_uprav.memacc = 2
--------------------------------
CLK = 1536
mem_uprav.memacc = 3
--------------------------------
CLK = 1537
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1538
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1539
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1540
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1541
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1542
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1543
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1544
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1545
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 1546
mem_uprav.memacc = 2
--------------------------------
CLK = 1547
mem_uprav.memacc = 3
--------------------------------
CLK = 1548
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1549
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1550
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 1551
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 1552
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4105
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4105
uprav.incsp = false
--------------------------------
CLK = 1553
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4105
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 1554
bus.wrbus = false
bus.mar_out = 4105
bus.abus = 4105
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1555
mem_uprav.memacc = 1
--------------------------------
CLK = 1556
mem_uprav.memacc = 2
--------------------------------
CLK = 1557
mem_uprav.memacc = 3
--------------------------------
CLK = 1558
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1559
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1560
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4106
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4106
uprav.incsp = false
--------------------------------
CLK = 1561
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4106
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 1562
bus.wrbus = false
bus.mar_out = 4106
bus.abus = 4106
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1563
mem_uprav.memacc = 1
--------------------------------
CLK = 1564
mem_uprav.memacc = 2
--------------------------------
CLK = 1565
mem_uprav.memacc = 3
--------------------------------
CLK = 1566
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1567
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1568
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1569
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1570
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1571
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1572
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1573
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 1574
mem_uprav.memacc = 2
--------------------------------
CLK = 1575
mem_uprav.memacc = 3
--------------------------------
CLK = 1576
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1577
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1578
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 1579
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1580
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1581
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1582
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1583
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 1584
mem_uprav.memacc = 2
--------------------------------
CLK = 1585
mem_uprav.memacc = 3
--------------------------------
CLK = 1586
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1587
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1588
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1589
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1590
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1591
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1592
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 1593
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1594
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1595
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1596
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1597
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1598
mem_uprav.memacc = 2
--------------------------------
CLK = 1599
mem_uprav.memacc = 3
--------------------------------
CLK = 1600
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1601
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1602
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1603
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1604
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1605
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1606
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1607
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1608
mem_uprav.memacc = 2
--------------------------------
CLK = 1609
mem_uprav.memacc = 3
--------------------------------
CLK = 1610
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1611
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1612
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1613
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1614
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1615
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1616
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1617
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1618
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1619
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1620
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 6
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1621
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1622
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1623
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1624
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1625
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1626
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1627
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1628
mem_uprav.memacc = 2
--------------------------------
CLK = 1629
mem_uprav.memacc = 3
--------------------------------
CLK = 1630
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1631
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1632
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 1633
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1634
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1635
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1636
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1637
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 1638
mem_uprav.memacc = 2
--------------------------------
CLK = 1639
mem_uprav.memacc = 3
--------------------------------
CLK = 1640
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1641
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1642
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1643
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1644
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1645
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1646
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1647
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1648
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1649
mem_uprav.memacc = 2
--------------------------------
CLK = 1650
mem_uprav.memacc = 3
--------------------------------
CLK = 1651
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1652
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1653
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1654
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 1655
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 1656
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1657
mem_uprav.memacc = 1
--------------------------------
CLK = 1658
mem_uprav.memacc = 2
--------------------------------
CLK = 1659
mem_uprav.memacc = 3
--------------------------------
CLK = 1660
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1661
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1662
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 1663
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 1664
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1665
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1666
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 6
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 1667
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 6
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
uprav.mp = 92
bus.mdr = 6
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 1668
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 6
mem_uprav.incmemacc = true
bus.mdr_out = 6
bus.dbus = 6
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1669
mem_uprav.memacc = 1
--------------------------------
CLK = 1670
mem_uprav.memacc = 2
--------------------------------
CLK = 1671
mem_uprav.memacc = 3
--------------------------------
CLK = 1672
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1673
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1674
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1675
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1676
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1677
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1678
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1679
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 1680
mem_uprav.memacc = 2
--------------------------------
CLK = 1681
mem_uprav.memacc = 3
--------------------------------
CLK = 1682
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1683
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1684
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1685
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1686
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1687
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1688
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1689
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1690
mem_uprav.memacc = 2
--------------------------------
CLK = 1691
mem_uprav.memacc = 3
--------------------------------
CLK = 1692
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1693
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1694
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1695
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1696
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1697
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1698
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1699
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1700
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1701
mem_uprav.memacc = 2
--------------------------------
CLK = 1702
mem_uprav.memacc = 3
--------------------------------
CLK = 1703
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1704
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1705
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1706
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1707
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1708
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1709
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb2 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1710
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 5
exec1.mx1 = 5
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1711
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 5
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu2 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 5
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 5
uprav.bruncnd = true
--------------------------------
CLK = 1712
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1713
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1714
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1715
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1716
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1717
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1718
mem_uprav.memacc = 2
--------------------------------
CLK = 1719
mem_uprav.memacc = 3
--------------------------------
CLK = 1720
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1721
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1722
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1723
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1724
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1725
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1726
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1727
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1728
mem_uprav.memacc = 2
--------------------------------
CLK = 1729
mem_uprav.memacc = 3
--------------------------------
CLK = 1730
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1731
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1732
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1733
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1734
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1735
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1736
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1737
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1738
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1739
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1740
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1741
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1742
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1743
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1744
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1745
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1746
mem_uprav.memacc = 2
--------------------------------
CLK = 1747
mem_uprav.memacc = 3
--------------------------------
CLK = 1748
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1749
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1750
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1751
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1752
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1753
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1754
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1755
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1756
mem_uprav.memacc = 2
--------------------------------
CLK = 1757
mem_uprav.memacc = 3
--------------------------------
CLK = 1758
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1759
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1760
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1761
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1762
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1763
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1764
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1765
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1766
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1767
exec1.bb = 204
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1768
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 204
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1769
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 204
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 204
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 204
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1770
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1771
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1772
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1773
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1774
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1775
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 1776
mem_uprav.memacc = 2
--------------------------------
CLK = 1777
mem_uprav.memacc = 3
--------------------------------
CLK = 1778
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1779
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1780
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1781
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1782
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1783
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1784
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1785
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1786
mem_uprav.memacc = 2
--------------------------------
CLK = 1787
mem_uprav.memacc = 3
--------------------------------
CLK = 1788
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1789
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1790
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1791
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1792
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1793
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1794
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1795
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1796
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1797
mem_uprav.memacc = 2
--------------------------------
CLK = 1798
mem_uprav.memacc = 3
--------------------------------
CLK = 1799
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1800
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1801
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1802
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1803
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1804
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1805
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb2 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1806
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 205
exec1.mx1 = 205
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1807
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 205
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 205
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 205
uprav.bruncnd = true
--------------------------------
CLK = 1808
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1809
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1810
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1811
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1812
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1813
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1814
mem_uprav.memacc = 2
--------------------------------
CLK = 1815
mem_uprav.memacc = 3
--------------------------------
CLK = 1816
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1817
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1818
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1819
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1820
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1821
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1822
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1823
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1824
mem_uprav.memacc = 2
--------------------------------
CLK = 1825
mem_uprav.memacc = 3
--------------------------------
CLK = 1826
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1827
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1828
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1829
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1830
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1831
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1832
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1833
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1834
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1835
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1836
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1837
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1838
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1839
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1840
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1841
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1842
mem_uprav.memacc = 2
--------------------------------
CLK = 1843
mem_uprav.memacc = 3
--------------------------------
CLK = 1844
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1845
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1846
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1847
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1848
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1849
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1850
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1851
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1852
mem_uprav.memacc = 2
--------------------------------
CLK = 1853
mem_uprav.memacc = 3
--------------------------------
CLK = 1854
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1855
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1856
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1857
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1858
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1859
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1860
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1861
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1862
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1863
exec1.bb = 5
exec1.bb2 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1864
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 5
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1865
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 5
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 5
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 5
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1866
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1867
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1868
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1869
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1870
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1871
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 1872
mem_uprav.memacc = 2
--------------------------------
CLK = 1873
mem_uprav.memacc = 3
--------------------------------
CLK = 1874
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1875
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1876
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 1877
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1878
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1879
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1880
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1881
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1882
mem_uprav.memacc = 2
--------------------------------
CLK = 1883
mem_uprav.memacc = 3
--------------------------------
CLK = 1884
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1885
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1886
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1887
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1888
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1889
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1890
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1891
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1892
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 1893
mem_uprav.memacc = 2
--------------------------------
CLK = 1894
mem_uprav.memacc = 3
--------------------------------
CLK = 1895
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1896
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1897
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 1898
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 1899
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4107
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4107
uprav.incsp = false
--------------------------------
CLK = 1900
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4107
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 1901
bus.wrbus = false
bus.mar_out = 4107
bus.abus = 4107
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1902
mem_uprav.memacc = 1
--------------------------------
CLK = 1903
mem_uprav.memacc = 2
--------------------------------
CLK = 1904
mem_uprav.memacc = 3
--------------------------------
CLK = 1905
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1906
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1907
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4108
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4108
uprav.incsp = false
--------------------------------
CLK = 1908
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4108
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 1909
bus.wrbus = false
bus.mar_out = 4108
bus.abus = 4108
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1910
mem_uprav.memacc = 1
--------------------------------
CLK = 1911
mem_uprav.memacc = 2
--------------------------------
CLK = 1912
mem_uprav.memacc = 3
--------------------------------
CLK = 1913
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1914
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1915
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1916
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1917
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1918
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1919
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1920
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 1921
mem_uprav.memacc = 2
--------------------------------
CLK = 1922
mem_uprav.memacc = 3
--------------------------------
CLK = 1923
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1924
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1925
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 1926
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1927
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1928
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1929
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1930
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 1931
mem_uprav.memacc = 2
--------------------------------
CLK = 1932
mem_uprav.memacc = 3
--------------------------------
CLK = 1933
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1934
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1935
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1936
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1937
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1938
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1939
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 1940
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1941
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1942
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1943
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1944
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1945
mem_uprav.memacc = 2
--------------------------------
CLK = 1946
mem_uprav.memacc = 3
--------------------------------
CLK = 1947
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1948
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1949
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1950
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1951
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1952
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1953
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1954
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1955
mem_uprav.memacc = 2
--------------------------------
CLK = 1956
mem_uprav.memacc = 3
--------------------------------
CLK = 1957
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1958
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1959
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1960
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1961
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1962
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1963
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1964
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1965
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1966
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1967
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 5
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1968
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1969
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1970
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1971
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1972
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1973
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1974
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1975
mem_uprav.memacc = 2
--------------------------------
CLK = 1976
mem_uprav.memacc = 3
--------------------------------
CLK = 1977
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1978
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1979
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 1980
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1981
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 1982
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1983
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1984
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 1985
mem_uprav.memacc = 2
--------------------------------
CLK = 1986
mem_uprav.memacc = 3
--------------------------------
CLK = 1987
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1988
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1989
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1990
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1991
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1992
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1993
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1994
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1995
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1996
mem_uprav.memacc = 2
--------------------------------
CLK = 1997
mem_uprav.memacc = 3
--------------------------------
CLK = 1998
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1999
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2000
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2001
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 2002
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 2003
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2004
mem_uprav.memacc = 1
--------------------------------
CLK = 2005
mem_uprav.memacc = 2
--------------------------------
CLK = 2006
mem_uprav.memacc = 3
--------------------------------
CLK = 2007
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2008
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2009
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 2010
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 2011
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2012
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2013
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 5
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 2014
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 5
uprav.cnt = 92
exec2.NOT16 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 5
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 2015
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 5
mem_uprav.incmemacc = true
bus.mdr_out = 5
bus.dbus = 5
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2016
mem_uprav.memacc = 1
--------------------------------
CLK = 2017
mem_uprav.memacc = 2
--------------------------------
CLK = 2018
mem_uprav.memacc = 3
--------------------------------
CLK = 2019
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2020
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2021
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2022
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2023
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2024
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2025
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2026
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 2027
mem_uprav.memacc = 2
--------------------------------
CLK = 2028
mem_uprav.memacc = 3
--------------------------------
CLK = 2029
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2030
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2031
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2032
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2033
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2034
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2035
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2036
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2037
mem_uprav.memacc = 2
--------------------------------
CLK = 2038
mem_uprav.memacc = 3
--------------------------------
CLK = 2039
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2040
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2041
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2042
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2043
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2044
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2045
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2046
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2047
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2048
mem_uprav.memacc = 2
--------------------------------
CLK = 2049
mem_uprav.memacc = 3
--------------------------------
CLK = 2050
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2051
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2052
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2053
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2054
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2055
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2056
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb2 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2057
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 4
exec1.mx1 = 4
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2058
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 4
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu2 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 4
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 4
uprav.bruncnd = true
--------------------------------
CLK = 2059
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2060
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2061
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2062
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2063
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2064
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2065
mem_uprav.memacc = 2
--------------------------------
CLK = 2066
mem_uprav.memacc = 3
--------------------------------
CLK = 2067
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2068
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2069
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2070
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2071
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2072
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2073
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2074
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2075
mem_uprav.memacc = 2
--------------------------------
CLK = 2076
mem_uprav.memacc = 3
--------------------------------
CLK = 2077
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2078
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2079
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2080
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2081
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2082
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2083
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2084
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2085
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2086
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2087
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2088
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2089
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2090
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2091
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2092
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2093
mem_uprav.memacc = 2
--------------------------------
CLK = 2094
mem_uprav.memacc = 3
--------------------------------
CLK = 2095
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2096
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2097
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2098
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2099
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2100
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2101
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2102
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2103
mem_uprav.memacc = 2
--------------------------------
CLK = 2104
mem_uprav.memacc = 3
--------------------------------
CLK = 2105
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2106
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2107
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2108
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2109
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2110
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2111
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2112
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2113
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2114
exec1.bb = 205
exec1.bb6 = true
exec1.bb7 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2115
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 205
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2116
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 205
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 205
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 205
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2117
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2118
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2119
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2120
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2121
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2122
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 2123
mem_uprav.memacc = 2
--------------------------------
CLK = 2124
mem_uprav.memacc = 3
--------------------------------
CLK = 2125
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2126
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2127
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2128
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2129
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2130
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2131
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2132
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2133
mem_uprav.memacc = 2
--------------------------------
CLK = 2134
mem_uprav.memacc = 3
--------------------------------
CLK = 2135
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2136
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2137
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2138
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2139
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2140
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2141
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2142
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2143
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2144
mem_uprav.memacc = 2
--------------------------------
CLK = 2145
mem_uprav.memacc = 3
--------------------------------
CLK = 2146
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2147
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2148
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2149
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2150
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2151
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2152
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2153
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 206
exec1.mx1 = 206
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2154
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 206
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 206
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 206
uprav.bruncnd = true
--------------------------------
CLK = 2155
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2156
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2157
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2158
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2159
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2160
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2161
mem_uprav.memacc = 2
--------------------------------
CLK = 2162
mem_uprav.memacc = 3
--------------------------------
CLK = 2163
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2164
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2165
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2166
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2167
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2168
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2169
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2170
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2171
mem_uprav.memacc = 2
--------------------------------
CLK = 2172
mem_uprav.memacc = 3
--------------------------------
CLK = 2173
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2174
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2175
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2176
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2177
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2178
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2179
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2180
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2181
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2182
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2183
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2184
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2185
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2186
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2187
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2188
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2189
mem_uprav.memacc = 2
--------------------------------
CLK = 2190
mem_uprav.memacc = 3
--------------------------------
CLK = 2191
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2192
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2193
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2194
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2195
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2196
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2197
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2198
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2199
mem_uprav.memacc = 2
--------------------------------
CLK = 2200
mem_uprav.memacc = 3
--------------------------------
CLK = 2201
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2202
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2203
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2204
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2205
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2206
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2207
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2208
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2209
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2210
exec1.bb = 4
exec1.bb0 = false
exec1.bb2 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2211
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 4
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2212
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 4
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 4
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 4
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2213
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2214
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2215
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2216
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2217
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2218
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 2219
mem_uprav.memacc = 2
--------------------------------
CLK = 2220
mem_uprav.memacc = 3
--------------------------------
CLK = 2221
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2222
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2223
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 2224
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2225
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2226
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2227
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2228
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2229
mem_uprav.memacc = 2
--------------------------------
CLK = 2230
mem_uprav.memacc = 3
--------------------------------
CLK = 2231
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2232
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2233
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2234
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2235
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2236
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2237
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2238
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2239
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 2240
mem_uprav.memacc = 2
--------------------------------
CLK = 2241
mem_uprav.memacc = 3
--------------------------------
CLK = 2242
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2243
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2244
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 2245
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 2246
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4109
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4109
uprav.incsp = false
--------------------------------
CLK = 2247
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4109
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 2248
bus.wrbus = false
bus.mar_out = 4109
bus.abus = 4109
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2249
mem_uprav.memacc = 1
--------------------------------
CLK = 2250
mem_uprav.memacc = 2
--------------------------------
CLK = 2251
mem_uprav.memacc = 3
--------------------------------
CLK = 2252
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2253
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2254
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4110
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4110
uprav.incsp = false
--------------------------------
CLK = 2255
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4110
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 2256
bus.wrbus = false
bus.mar_out = 4110
bus.abus = 4110
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2257
mem_uprav.memacc = 1
--------------------------------
CLK = 2258
mem_uprav.memacc = 2
--------------------------------
CLK = 2259
mem_uprav.memacc = 3
--------------------------------
CLK = 2260
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2261
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2262
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2263
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2264
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2265
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2266
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2267
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 2268
mem_uprav.memacc = 2
--------------------------------
CLK = 2269
mem_uprav.memacc = 3
--------------------------------
CLK = 2270
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2271
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2272
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 2273
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2274
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2275
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2276
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2277
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 2278
mem_uprav.memacc = 2
--------------------------------
CLK = 2279
mem_uprav.memacc = 3
--------------------------------
CLK = 2280
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2281
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2282
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2283
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2284
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2285
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2286
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 2287
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2288
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2289
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2290
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2291
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2292
mem_uprav.memacc = 2
--------------------------------
CLK = 2293
mem_uprav.memacc = 3
--------------------------------
CLK = 2294
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2295
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2296
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2297
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2298
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2299
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2300
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2301
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2302
mem_uprav.memacc = 2
--------------------------------
CLK = 2303
mem_uprav.memacc = 3
--------------------------------
CLK = 2304
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2305
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2306
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2307
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2308
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2309
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2310
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2311
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2312
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2313
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2314
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 4
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2315
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2316
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2317
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2318
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2319
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2320
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2321
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2322
mem_uprav.memacc = 2
--------------------------------
CLK = 2323
mem_uprav.memacc = 3
--------------------------------
CLK = 2324
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2325
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2326
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 2327
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2328
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2329
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2330
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2331
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 2332
mem_uprav.memacc = 2
--------------------------------
CLK = 2333
mem_uprav.memacc = 3
--------------------------------
CLK = 2334
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2335
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2336
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2337
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2338
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2339
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2340
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2341
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2342
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2343
mem_uprav.memacc = 2
--------------------------------
CLK = 2344
mem_uprav.memacc = 3
--------------------------------
CLK = 2345
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2346
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2347
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2348
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 2349
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 2350
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2351
mem_uprav.memacc = 1
--------------------------------
CLK = 2352
mem_uprav.memacc = 2
--------------------------------
CLK = 2353
mem_uprav.memacc = 3
--------------------------------
CLK = 2354
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2355
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2356
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 2357
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 2358
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2359
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2360
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 4
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 2361
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 4
uprav.cnt = 92
exec2.NOT20 = false
bus.mdr2 = true
uprav.mp = 92
bus.mdr = 4
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 2362
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 4
mem_uprav.incmemacc = true
bus.mdr_out = 4
bus.dbus = 4
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2363
mem_uprav.memacc = 1
--------------------------------
CLK = 2364
mem_uprav.memacc = 2
--------------------------------
CLK = 2365
mem_uprav.memacc = 3
--------------------------------
CLK = 2366
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2367
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2368
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2369
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2370
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2371
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2372
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2373
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 2374
mem_uprav.memacc = 2
--------------------------------
CLK = 2375
mem_uprav.memacc = 3
--------------------------------
CLK = 2376
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2377
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2378
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2379
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2380
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2381
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2382
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2383
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2384
mem_uprav.memacc = 2
--------------------------------
CLK = 2385
mem_uprav.memacc = 3
--------------------------------
CLK = 2386
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2387
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2388
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2389
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2390
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2391
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2392
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2393
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2394
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2395
mem_uprav.memacc = 2
--------------------------------
CLK = 2396
mem_uprav.memacc = 3
--------------------------------
CLK = 2397
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2398
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2399
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2400
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2401
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2402
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2403
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb2 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2404
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 3
exec1.mx1 = 3
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2405
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 3
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = true
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 3
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab2 = false
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 3
uprav.bruncnd = true
--------------------------------
CLK = 2406
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2407
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2408
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2409
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2410
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2411
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2412
mem_uprav.memacc = 2
--------------------------------
CLK = 2413
mem_uprav.memacc = 3
--------------------------------
CLK = 2414
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2415
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2416
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2417
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2418
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2419
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2420
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2421
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2422
mem_uprav.memacc = 2
--------------------------------
CLK = 2423
mem_uprav.memacc = 3
--------------------------------
CLK = 2424
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2425
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2426
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2427
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2428
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2429
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2430
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2431
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2432
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2433
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2434
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2435
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2436
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2437
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2438
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2439
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2440
mem_uprav.memacc = 2
--------------------------------
CLK = 2441
mem_uprav.memacc = 3
--------------------------------
CLK = 2442
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2443
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2444
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2445
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2446
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2447
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2448
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2449
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2450
mem_uprav.memacc = 2
--------------------------------
CLK = 2451
mem_uprav.memacc = 3
--------------------------------
CLK = 2452
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2453
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2454
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2455
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2456
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2457
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2458
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2459
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2460
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2461
exec1.bb = 206
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb1 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2462
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 206
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2463
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 206
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
exec3.NOT32 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 206
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 206
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2464
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2465
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2466
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2467
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2468
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2469
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 2470
mem_uprav.memacc = 2
--------------------------------
CLK = 2471
mem_uprav.memacc = 3
--------------------------------
CLK = 2472
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2473
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2474
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2475
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2476
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2477
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2478
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2479
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2480
mem_uprav.memacc = 2
--------------------------------
CLK = 2481
mem_uprav.memacc = 3
--------------------------------
CLK = 2482
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2483
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2484
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2485
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2486
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2487
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2488
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2489
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2490
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2491
mem_uprav.memacc = 2
--------------------------------
CLK = 2492
mem_uprav.memacc = 3
--------------------------------
CLK = 2493
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2494
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2495
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2496
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2497
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2498
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2499
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2500
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 207
exec1.mx1 = 207
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2501
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 207
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 207
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 207
uprav.bruncnd = true
--------------------------------
CLK = 2502
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2503
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2504
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2505
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2506
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2507
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2508
mem_uprav.memacc = 2
--------------------------------
CLK = 2509
mem_uprav.memacc = 3
--------------------------------
CLK = 2510
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2511
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2512
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2513
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2514
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2515
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2516
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2517
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2518
mem_uprav.memacc = 2
--------------------------------
CLK = 2519
mem_uprav.memacc = 3
--------------------------------
CLK = 2520
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2521
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2522
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2523
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2524
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2525
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2526
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2527
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2528
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2529
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2530
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2531
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2532
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2533
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2534
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2535
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2536
mem_uprav.memacc = 2
--------------------------------
CLK = 2537
mem_uprav.memacc = 3
--------------------------------
CLK = 2538
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2539
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2540
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2541
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2542
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2543
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2544
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2545
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2546
mem_uprav.memacc = 2
--------------------------------
CLK = 2547
mem_uprav.memacc = 3
--------------------------------
CLK = 2548
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2549
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2550
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2551
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2552
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2553
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2554
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2555
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2556
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2557
exec1.bb = 3
exec1.bb1 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2558
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 3
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2559
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 3
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT32 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 3
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 3
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2560
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2561
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2562
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2563
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2564
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2565
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 2566
mem_uprav.memacc = 2
--------------------------------
CLK = 2567
mem_uprav.memacc = 3
--------------------------------
CLK = 2568
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2569
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2570
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 2571
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2572
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2573
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2574
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2575
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2576
mem_uprav.memacc = 2
--------------------------------
CLK = 2577
mem_uprav.memacc = 3
--------------------------------
CLK = 2578
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2579
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2580
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2581
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2582
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2583
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2584
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2585
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2586
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 2587
mem_uprav.memacc = 2
--------------------------------
CLK = 2588
mem_uprav.memacc = 3
--------------------------------
CLK = 2589
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2590
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2591
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 2592
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 2593
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4111
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4111
uprav.incsp = false
--------------------------------
CLK = 2594
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4111
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 2595
bus.wrbus = false
bus.mar_out = 4111
bus.abus = 4111
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2596
mem_uprav.memacc = 1
--------------------------------
CLK = 2597
mem_uprav.memacc = 2
--------------------------------
CLK = 2598
mem_uprav.memacc = 3
--------------------------------
CLK = 2599
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2600
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2601
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4112
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4112
uprav.incsp = false
--------------------------------
CLK = 2602
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4112
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 2603
bus.wrbus = false
bus.mar_out = 4112
bus.abus = 4112
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2604
mem_uprav.memacc = 1
--------------------------------
CLK = 2605
mem_uprav.memacc = 2
--------------------------------
CLK = 2606
mem_uprav.memacc = 3
--------------------------------
CLK = 2607
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2608
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2609
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2610
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2611
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2612
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2613
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2614
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 2615
mem_uprav.memacc = 2
--------------------------------
CLK = 2616
mem_uprav.memacc = 3
--------------------------------
CLK = 2617
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2618
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2619
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 2620
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2621
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2622
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2623
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2624
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 2625
mem_uprav.memacc = 2
--------------------------------
CLK = 2626
mem_uprav.memacc = 3
--------------------------------
CLK = 2627
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2628
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2629
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2630
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2631
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2632
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2633
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 2634
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2635
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2636
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2637
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2638
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2639
mem_uprav.memacc = 2
--------------------------------
CLK = 2640
mem_uprav.memacc = 3
--------------------------------
CLK = 2641
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2642
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2643
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2644
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2645
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2646
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2647
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2648
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2649
mem_uprav.memacc = 2
--------------------------------
CLK = 2650
mem_uprav.memacc = 3
--------------------------------
CLK = 2651
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2652
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2653
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2654
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2655
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2656
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2657
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2658
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2659
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2660
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2661
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 3
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2662
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2663
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2664
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2665
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2666
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2667
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2668
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2669
mem_uprav.memacc = 2
--------------------------------
CLK = 2670
mem_uprav.memacc = 3
--------------------------------
CLK = 2671
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2672
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2673
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 2674
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2675
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2676
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2677
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2678
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 2679
mem_uprav.memacc = 2
--------------------------------
CLK = 2680
mem_uprav.memacc = 3
--------------------------------
CLK = 2681
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2682
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2683
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2684
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2685
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2686
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2687
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2688
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2689
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2690
mem_uprav.memacc = 2
--------------------------------
CLK = 2691
mem_uprav.memacc = 3
--------------------------------
CLK = 2692
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2693
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2694
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2695
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 2696
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 2697
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2698
mem_uprav.memacc = 1
--------------------------------
CLK = 2699
mem_uprav.memacc = 2
--------------------------------
CLK = 2700
mem_uprav.memacc = 3
--------------------------------
CLK = 2701
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2702
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2703
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 2704
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 2705
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2706
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2707
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 3
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 2708
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 3
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT16 = false
bus.mdr1 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 3
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 2709
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 3
mem_uprav.incmemacc = true
bus.mdr_out = 3
bus.dbus = 3
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2710
mem_uprav.memacc = 1
--------------------------------
CLK = 2711
mem_uprav.memacc = 2
--------------------------------
CLK = 2712
mem_uprav.memacc = 3
--------------------------------
CLK = 2713
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2714
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2715
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2716
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2717
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2718
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2719
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2720
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 2721
mem_uprav.memacc = 2
--------------------------------
CLK = 2722
mem_uprav.memacc = 3
--------------------------------
CLK = 2723
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2724
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr1 = false
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2725
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2726
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2727
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2728
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2729
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2730
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2731
mem_uprav.memacc = 2
--------------------------------
CLK = 2732
mem_uprav.memacc = 3
--------------------------------
CLK = 2733
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2734
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2735
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2736
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2737
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2738
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2739
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2740
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2741
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2742
mem_uprav.memacc = 2
--------------------------------
CLK = 2743
mem_uprav.memacc = 3
--------------------------------
CLK = 2744
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2745
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2746
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2747
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2748
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2749
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2750
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb1 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2751
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu1 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 2
exec1.mx1 = 2
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2752
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 2
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu1 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 2
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 2
uprav.bruncnd = true
--------------------------------
CLK = 2753
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2754
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2755
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2756
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2757
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2758
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2759
mem_uprav.memacc = 2
--------------------------------
CLK = 2760
mem_uprav.memacc = 3
--------------------------------
CLK = 2761
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2762
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2763
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2764
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2765
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2766
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2767
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2768
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2769
mem_uprav.memacc = 2
--------------------------------
CLK = 2770
mem_uprav.memacc = 3
--------------------------------
CLK = 2771
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2772
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2773
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2774
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2775
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2776
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2777
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2778
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2779
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2780
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2781
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2782
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2783
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2784
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2785
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2786
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2787
mem_uprav.memacc = 2
--------------------------------
CLK = 2788
mem_uprav.memacc = 3
--------------------------------
CLK = 2789
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2790
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2791
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2792
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2793
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2794
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2795
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2796
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2797
mem_uprav.memacc = 2
--------------------------------
CLK = 2798
mem_uprav.memacc = 3
--------------------------------
CLK = 2799
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2800
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2801
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2802
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2803
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2804
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2805
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2806
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2807
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2808
exec1.bb = 207
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2809
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 207
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2810
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 207
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
exec3.NOT32 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 207
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 207
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2811
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2812
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2813
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2814
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2815
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2816
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 2817
mem_uprav.memacc = 2
--------------------------------
CLK = 2818
mem_uprav.memacc = 3
--------------------------------
CLK = 2819
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2820
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2821
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2822
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2823
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2824
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2825
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2826
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2827
mem_uprav.memacc = 2
--------------------------------
CLK = 2828
mem_uprav.memacc = 3
--------------------------------
CLK = 2829
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2830
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2831
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2832
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2833
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2834
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2835
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2836
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2837
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2838
mem_uprav.memacc = 2
--------------------------------
CLK = 2839
mem_uprav.memacc = 3
--------------------------------
CLK = 2840
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2841
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2842
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2843
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2844
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2845
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2846
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2847
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
uprav.cnt = 141
exec1.alu = 208
exec1.mx1 = 208
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2848
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 208
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT34 = false
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 208
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab4 = true
exec1.ab3 = false
exec1.ab2 = false
exec1.ab1 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 208
uprav.bruncnd = true
--------------------------------
CLK = 2849
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2850
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2851
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2852
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2853
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2854
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2855
mem_uprav.memacc = 2
--------------------------------
CLK = 2856
mem_uprav.memacc = 3
--------------------------------
CLK = 2857
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2858
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2859
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2860
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2861
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2862
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2863
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2864
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2865
mem_uprav.memacc = 2
--------------------------------
CLK = 2866
mem_uprav.memacc = 3
--------------------------------
CLK = 2867
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2868
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2869
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2870
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2871
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2872
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2873
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2874
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2875
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2876
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2877
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2878
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2879
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2880
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2881
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2882
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2883
mem_uprav.memacc = 2
--------------------------------
CLK = 2884
mem_uprav.memacc = 3
--------------------------------
CLK = 2885
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2886
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2887
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2888
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2889
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2890
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2891
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2892
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2893
mem_uprav.memacc = 2
--------------------------------
CLK = 2894
mem_uprav.memacc = 3
--------------------------------
CLK = 2895
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2896
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2897
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2898
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2899
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2900
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2901
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2902
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2903
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2904
exec1.bb = 2
exec1.bb0 = false
exec1.bb1 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2905
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 2
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2906
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 2
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 2
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 2
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2907
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2908
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2909
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2910
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2911
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2912
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 2913
mem_uprav.memacc = 2
--------------------------------
CLK = 2914
mem_uprav.memacc = 3
--------------------------------
CLK = 2915
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2916
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2917
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 2918
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2919
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2920
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2921
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2922
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2923
mem_uprav.memacc = 2
--------------------------------
CLK = 2924
mem_uprav.memacc = 3
--------------------------------
CLK = 2925
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2926
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2927
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2928
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2929
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2930
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2931
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2932
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2933
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 2934
mem_uprav.memacc = 2
--------------------------------
CLK = 2935
mem_uprav.memacc = 3
--------------------------------
CLK = 2936
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2937
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2938
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 2939
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 2940
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4113
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4113
uprav.incsp = false
--------------------------------
CLK = 2941
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4113
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 2942
bus.wrbus = false
bus.mar_out = 4113
bus.abus = 4113
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2943
mem_uprav.memacc = 1
--------------------------------
CLK = 2944
mem_uprav.memacc = 2
--------------------------------
CLK = 2945
mem_uprav.memacc = 3
--------------------------------
CLK = 2946
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2947
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus4 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2948
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4114
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4114
uprav.incsp = false
--------------------------------
CLK = 2949
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4114
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 2950
bus.wrbus = false
bus.mar_out = 4114
bus.abus = 4114
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2951
mem_uprav.memacc = 1
--------------------------------
CLK = 2952
mem_uprav.memacc = 2
--------------------------------
CLK = 2953
mem_uprav.memacc = 3
--------------------------------
CLK = 2954
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2955
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2956
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2957
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2958
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2959
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2960
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2961
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 2962
mem_uprav.memacc = 2
--------------------------------
CLK = 2963
mem_uprav.memacc = 3
--------------------------------
CLK = 2964
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2965
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2966
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 2967
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2968
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2969
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2970
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2971
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 2972
mem_uprav.memacc = 2
--------------------------------
CLK = 2973
mem_uprav.memacc = 3
--------------------------------
CLK = 2974
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2975
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2976
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2977
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2978
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2979
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2980
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 2981
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2982
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2983
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2984
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2985
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2986
mem_uprav.memacc = 2
--------------------------------
CLK = 2987
mem_uprav.memacc = 3
--------------------------------
CLK = 2988
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2989
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2990
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2991
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2992
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 2993
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2994
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2995
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2996
mem_uprav.memacc = 2
--------------------------------
CLK = 2997
mem_uprav.memacc = 3
--------------------------------
CLK = 2998
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2999
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3000
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3001
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3002
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3003
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3004
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3005
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3006
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3007
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3008
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 2
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3009
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3010
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3011
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3012
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3013
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3014
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3015
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3016
mem_uprav.memacc = 2
--------------------------------
CLK = 3017
mem_uprav.memacc = 3
--------------------------------
CLK = 3018
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3019
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3020
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 3021
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3022
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3023
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3024
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3025
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 3026
mem_uprav.memacc = 2
--------------------------------
CLK = 3027
mem_uprav.memacc = 3
--------------------------------
CLK = 3028
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3029
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3030
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3031
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3032
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3033
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3034
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3035
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3036
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3037
mem_uprav.memacc = 2
--------------------------------
CLK = 3038
mem_uprav.memacc = 3
--------------------------------
CLK = 3039
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3040
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3041
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3042
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 3043
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 3044
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3045
mem_uprav.memacc = 1
--------------------------------
CLK = 3046
mem_uprav.memacc = 2
--------------------------------
CLK = 3047
mem_uprav.memacc = 3
--------------------------------
CLK = 3048
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3049
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3050
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 3051
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 3052
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3053
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3054
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 2
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 3055
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 2
uprav.cnt = 92
exec2.NOT18 = false
bus.mdr1 = true
uprav.mp = 92
bus.mdr = 2
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 3056
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 2
mem_uprav.incmemacc = true
bus.mdr_out = 2
bus.dbus = 2
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3057
mem_uprav.memacc = 1
--------------------------------
CLK = 3058
mem_uprav.memacc = 2
--------------------------------
CLK = 3059
mem_uprav.memacc = 3
--------------------------------
CLK = 3060
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3061
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3062
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3063
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3064
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3065
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3066
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3067
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3068
mem_uprav.memacc = 2
--------------------------------
CLK = 3069
mem_uprav.memacc = 3
--------------------------------
CLK = 3070
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3071
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3072
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3073
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3074
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3075
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3076
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3077
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3078
mem_uprav.memacc = 2
--------------------------------
CLK = 3079
mem_uprav.memacc = 3
--------------------------------
CLK = 3080
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3081
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3082
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3083
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3084
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3085
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3086
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3087
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3088
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3089
mem_uprav.memacc = 2
--------------------------------
CLK = 3090
mem_uprav.memacc = 3
--------------------------------
CLK = 3091
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3092
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3093
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3094
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3095
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3096
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3097
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3098
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 1
exec1.mx1 = 1
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3099
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 1
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.bruncnd = true
--------------------------------
CLK = 3100
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3101
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3102
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3103
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3104
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3105
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3106
mem_uprav.memacc = 2
--------------------------------
CLK = 3107
mem_uprav.memacc = 3
--------------------------------
CLK = 3108
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3109
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3110
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3111
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3112
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3113
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3114
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3115
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3116
mem_uprav.memacc = 2
--------------------------------
CLK = 3117
mem_uprav.memacc = 3
--------------------------------
CLK = 3118
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3119
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3120
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3121
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3122
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3123
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3124
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3125
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3126
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3127
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3128
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3129
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3130
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3131
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3132
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3133
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3134
mem_uprav.memacc = 2
--------------------------------
CLK = 3135
mem_uprav.memacc = 3
--------------------------------
CLK = 3136
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3137
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3138
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3139
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3140
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3141
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3142
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3143
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3144
mem_uprav.memacc = 2
--------------------------------
CLK = 3145
mem_uprav.memacc = 3
--------------------------------
CLK = 3146
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3147
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3148
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3149
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3150
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3151
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3152
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3153
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3154
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3155
exec1.bb = 208
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb4 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3156
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 208
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3157
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 208
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 208
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 208
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3158
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3159
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3160
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3161
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3162
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3163
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 3164
mem_uprav.memacc = 2
--------------------------------
CLK = 3165
mem_uprav.memacc = 3
--------------------------------
CLK = 3166
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3167
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3168
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3169
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3170
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3171
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3172
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3173
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3174
mem_uprav.memacc = 2
--------------------------------
CLK = 3175
mem_uprav.memacc = 3
--------------------------------
CLK = 3176
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3177
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3178
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3179
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3180
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3181
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3182
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3183
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3184
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3185
mem_uprav.memacc = 2
--------------------------------
CLK = 3186
mem_uprav.memacc = 3
--------------------------------
CLK = 3187
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3188
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3189
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3190
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3191
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3192
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3193
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb4 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3194
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 209
exec1.mx1 = 209
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3195
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 209
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 209
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.bruncnd = true
--------------------------------
CLK = 3196
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3197
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3198
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3199
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3200
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3201
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3202
mem_uprav.memacc = 2
--------------------------------
CLK = 3203
mem_uprav.memacc = 3
--------------------------------
CLK = 3204
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3205
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3206
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3207
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3208
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3209
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3210
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3211
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3212
mem_uprav.memacc = 2
--------------------------------
CLK = 3213
mem_uprav.memacc = 3
--------------------------------
CLK = 3214
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3215
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3216
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3217
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3218
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3219
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3220
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3221
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3222
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3223
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3224
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3225
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3226
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3227
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3228
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3229
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3230
mem_uprav.memacc = 2
--------------------------------
CLK = 3231
mem_uprav.memacc = 3
--------------------------------
CLK = 3232
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3233
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3234
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3235
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3236
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3237
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3238
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3239
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3240
mem_uprav.memacc = 2
--------------------------------
CLK = 3241
mem_uprav.memacc = 3
--------------------------------
CLK = 3242
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3243
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3244
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3245
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3246
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3247
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3248
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3249
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3250
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3251
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3252
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3253
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3254
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3255
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3256
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3257
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3258
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3259
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 3260
mem_uprav.memacc = 2
--------------------------------
CLK = 3261
mem_uprav.memacc = 3
--------------------------------
CLK = 3262
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3263
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3264
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 3265
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3266
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3267
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3268
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3269
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3270
mem_uprav.memacc = 2
--------------------------------
CLK = 3271
mem_uprav.memacc = 3
--------------------------------
CLK = 3272
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3273
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3274
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3275
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3276
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3277
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3278
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3279
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3280
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 3281
mem_uprav.memacc = 2
--------------------------------
CLK = 3282
mem_uprav.memacc = 3
--------------------------------
CLK = 3283
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3284
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3285
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 3286
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 3287
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4115
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4115
uprav.incsp = false
--------------------------------
CLK = 3288
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4115
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 3289
bus.wrbus = false
bus.mar_out = 4115
bus.abus = 4115
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3290
mem_uprav.memacc = 1
--------------------------------
CLK = 3291
mem_uprav.memacc = 2
--------------------------------
CLK = 3292
mem_uprav.memacc = 3
--------------------------------
CLK = 3293
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3294
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus4 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3295
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4116
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4116
uprav.incsp = false
--------------------------------
CLK = 3296
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4116
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 3297
bus.wrbus = false
bus.mar_out = 4116
bus.abus = 4116
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3298
mem_uprav.memacc = 1
--------------------------------
CLK = 3299
mem_uprav.memacc = 2
--------------------------------
CLK = 3300
mem_uprav.memacc = 3
--------------------------------
CLK = 3301
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3302
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3303
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3304
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3305
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3306
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3307
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3308
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 3309
mem_uprav.memacc = 2
--------------------------------
CLK = 3310
mem_uprav.memacc = 3
--------------------------------
CLK = 3311
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3312
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3313
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 3314
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3315
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3316
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3317
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3318
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 3319
mem_uprav.memacc = 2
--------------------------------
CLK = 3320
mem_uprav.memacc = 3
--------------------------------
CLK = 3321
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3322
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3323
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3324
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3325
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3326
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3327
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 3328
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3329
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3330
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3331
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3332
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3333
mem_uprav.memacc = 2
--------------------------------
CLK = 3334
mem_uprav.memacc = 3
--------------------------------
CLK = 3335
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3336
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3337
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3338
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3339
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3340
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3341
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3342
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3343
mem_uprav.memacc = 2
--------------------------------
CLK = 3344
mem_uprav.memacc = 3
--------------------------------
CLK = 3345
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3346
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3347
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3348
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3349
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3350
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3351
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3352
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3353
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3354
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3355
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3356
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3357
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3358
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3359
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3360
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3361
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3362
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3363
mem_uprav.memacc = 2
--------------------------------
CLK = 3364
mem_uprav.memacc = 3
--------------------------------
CLK = 3365
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3366
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3367
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 3368
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3369
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3370
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3371
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3372
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 3373
mem_uprav.memacc = 2
--------------------------------
CLK = 3374
mem_uprav.memacc = 3
--------------------------------
CLK = 3375
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3376
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3377
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3378
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3379
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3380
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3381
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3382
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3383
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3384
mem_uprav.memacc = 2
--------------------------------
CLK = 3385
mem_uprav.memacc = 3
--------------------------------
CLK = 3386
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3387
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3388
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3389
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 3390
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 3391
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3392
mem_uprav.memacc = 1
--------------------------------
CLK = 3393
mem_uprav.memacc = 2
--------------------------------
CLK = 3394
mem_uprav.memacc = 3
--------------------------------
CLK = 3395
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3396
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3397
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 80
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 3398
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 3399
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3400
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3401
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 1
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 3402
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 92
exec2.NOT16 = false
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 1
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 3403
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3404
mem_uprav.memacc = 1
--------------------------------
CLK = 3405
mem_uprav.memacc = 2
--------------------------------
CLK = 3406
mem_uprav.memacc = 3
--------------------------------
CLK = 3407
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3408
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3409
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3410
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3411
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3412
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3413
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3414
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3415
mem_uprav.memacc = 2
--------------------------------
CLK = 3416
mem_uprav.memacc = 3
--------------------------------
CLK = 3417
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3418
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3419
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3420
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3421
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3422
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3423
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3424
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3425
mem_uprav.memacc = 2
--------------------------------
CLK = 3426
mem_uprav.memacc = 3
--------------------------------
CLK = 3427
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3428
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3429
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3430
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3431
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3432
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3433
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3434
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3435
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3436
mem_uprav.memacc = 2
--------------------------------
CLK = 3437
mem_uprav.memacc = 3
--------------------------------
CLK = 3438
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3439
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3440
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3441
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3442
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3443
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3444
uprav.mxbb1 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3445
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
uprav.sub = true
uprav.cnt = 143
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3446
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 0
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec2.pswz_s_and0 = true
uprav.sub = false
uprav.cnt = 144
exec2.NOT19 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 0
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_s = true
exec3.z_and = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.z = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 0
uprav.bruncnd = true
--------------------------------
CLK = 3447
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec4.grt = false
exec4.eql = true
exec2.pswn_r_and1 = false
exec2.pswz_s_and0 = false
exec2.psw7_0 = 2
uprav.cnt = 192
uprav.brnotprekid = true
exec4.brpom = false
exec2.pswn_r = false
uprav.mp = 0
exec4.lsseu = true
uprav.kmbr = 0
exec2.pswz_s = false
exec4.neql = false
uprav.brcnd = true
uprav.cnt6 = true
uprav.cnt4 = false
exec4.mx7 = false
exec4.grtu = false
uprav.NOT5 = true
uprav.tC0 = true
exec4.lsse = true
exec2.pswz = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3448
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3449
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3450
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3451
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3452
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3453
mem_uprav.memacc = 2
--------------------------------
CLK = 3454
mem_uprav.memacc = 3
--------------------------------
CLK = 3455
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3456
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3457
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT19 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.z = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3458
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3459
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3460
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3461
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3462
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3463
mem_uprav.memacc = 2
--------------------------------
CLK = 3464
mem_uprav.memacc = 3
--------------------------------
CLK = 3465
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3466
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3467
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3468
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3469
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3470
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3471
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3472
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3473
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3474
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3475
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3476
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3477
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3478
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3479
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3480
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3481
mem_uprav.memacc = 2
--------------------------------
CLK = 3482
mem_uprav.memacc = 3
--------------------------------
CLK = 3483
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3484
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3485
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT19 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 537002240
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.z = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3486
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3487
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3488
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3489
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3490
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3491
mem_uprav.memacc = 2
--------------------------------
CLK = 3492
mem_uprav.memacc = 3
--------------------------------
CLK = 3493
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3494
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3495
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3496
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3497
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3498
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3499
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3500
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3501
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3502
exec1.bb = 209
exec1.bb6 = true
exec1.bb7 = true
exec1.bb4 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3503
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 209
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3504
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 209
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 209
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3505
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.eql = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec4.brpom = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
exec4.lsseu = false
uprav.kmbr = 0
exec2.pswz_r = false
exec4.neql = true
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx7 = false
exec4.grte = false
exec4.grtu = true
uprav.NOT5 = true
uprav.tC0 = true
exec4.neg = true
exec2.pswz = false
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3506
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3507
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3508
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3509
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3510
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 3511
mem_uprav.memacc = 2
--------------------------------
CLK = 3512
mem_uprav.memacc = 3
--------------------------------
CLK = 3513
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3514
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3515
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3516
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3517
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3518
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3519
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3520
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3521
mem_uprav.memacc = 2
--------------------------------
CLK = 3522
mem_uprav.memacc = 3
--------------------------------
CLK = 3523
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3524
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3525
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3526
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3527
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3528
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3529
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3530
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3531
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3532
mem_uprav.memacc = 2
--------------------------------
CLK = 3533
mem_uprav.memacc = 3
--------------------------------
CLK = 3534
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3535
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3536
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3537
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3538
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3539
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3540
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb4 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3541
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 210
exec1.mx1 = 210
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3542
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 210
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 210
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 210
uprav.bruncnd = true
--------------------------------
CLK = 3543
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3544
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3545
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3546
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3547
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3548
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3549
mem_uprav.memacc = 2
--------------------------------
CLK = 3550
mem_uprav.memacc = 3
--------------------------------
CLK = 3551
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3552
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3553
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3554
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3555
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3556
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3557
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3558
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3559
mem_uprav.memacc = 2
--------------------------------
CLK = 3560
mem_uprav.memacc = 3
--------------------------------
CLK = 3561
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3562
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3563
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3564
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3565
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3566
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3567
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3568
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3569
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3570
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3571
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3572
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3573
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3574
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3575
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3576
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3577
mem_uprav.memacc = 2
--------------------------------
CLK = 3578
mem_uprav.memacc = 3
--------------------------------
CLK = 3579
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3580
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3581
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3582
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3583
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3584
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3585
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3586
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3587
mem_uprav.memacc = 2
--------------------------------
CLK = 3588
mem_uprav.memacc = 3
--------------------------------
CLK = 3589
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3590
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3591
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3592
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3593
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3594
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3595
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3596
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3597
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3598
exec1.bb = 0
exec1.bb0 = false
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3599
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3600
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 0
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
uprav.mxab = false
exec2.pswz_s_and0 = true
uprav.cnt = 88
exec2.NOT17 = true
exec2.NOT19 = false
exec1.mx3 = false
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 0
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_s = true
exec3.vdec = false
exec3.z_and = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.z = true
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 0
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3601
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.eql = true
exec2.pswn_r_and1 = false
exec2.pswz_s_and0 = false
exec2.psw7_0 = 2
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec4.brpom = true
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
exec4.lsseu = true
uprav.kmbr = 0
exec2.pswz_s = false
exec4.neql = false
uprav.brcnd = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx7 = true
exec4.grte = true
exec4.grtu = false
uprav.NOT5 = false
uprav.tC0 = true
exec4.neg = false
exec2.pswz = true
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3602
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3603
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3604
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3605
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3606
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 3607
mem_uprav.memacc = 2
--------------------------------
CLK = 3608
mem_uprav.memacc = 3
--------------------------------
CLK = 3609
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3610
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3611
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
exec2.NOT19 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
exec4.brpom = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 167903488
uprav.NOT5 = true
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.z = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 3612
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3613
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3614
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3615
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3616
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3617
mem_uprav.memacc = 2
--------------------------------
CLK = 3618
mem_uprav.memacc = 3
--------------------------------
CLK = 3619
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3620
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3621
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3622
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3623
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3624
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3625
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3626
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3627
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 3628
mem_uprav.memacc = 2
--------------------------------
CLK = 3629
mem_uprav.memacc = 3
--------------------------------
CLK = 3630
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3631
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3632
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 3633
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 3634
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4117
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4117
uprav.incsp = false
--------------------------------
CLK = 3635
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4117
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 3636
bus.wrbus = false
bus.mar_out = 4117
bus.abus = 4117
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3637
mem_uprav.memacc = 1
--------------------------------
CLK = 3638
mem_uprav.memacc = 2
--------------------------------
CLK = 3639
mem_uprav.memacc = 3
--------------------------------
CLK = 3640
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3641
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus4 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3642
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4118
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4118
uprav.incsp = false
--------------------------------
CLK = 3643
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4118
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 3644
bus.wrbus = false
bus.mar_out = 4118
bus.abus = 4118
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3645
mem_uprav.memacc = 1
--------------------------------
CLK = 3646
mem_uprav.memacc = 2
--------------------------------
CLK = 3647
mem_uprav.memacc = 3
--------------------------------
CLK = 3648
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3649
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3650
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3651
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3652
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3653
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3654
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3655
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 3656
mem_uprav.memacc = 2
--------------------------------
CLK = 3657
mem_uprav.memacc = 3
--------------------------------
CLK = 3658
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3659
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3660
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
exec4.brpom = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 268504576
uprav.NOT5 = false
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 3661
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3662
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3663
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3664
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3665
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 3666
mem_uprav.memacc = 2
--------------------------------
CLK = 3667
mem_uprav.memacc = 3
--------------------------------
CLK = 3668
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3669
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3670
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3671
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3672
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3673
uprav.cnt_bool = true
uprav.cnt = 161
uprav.cnt_or = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.NOT0 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3674
uprav.cnt_bool = false
uprav.cnt = 162
uprav.cnt_or = true
addr.mx3 = 31
addr.mx2 = 272
uprav.mxpc0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.mxadda1 = true
uprav.mxaddb0 = true
uprav.mxaddb1 = true
uprav.tA2 = true
uprav.tA1 = false
uprav.NOT0 = false
fetch1.mx = 303
uprav.brnotbrpom = false
uprav.ldpc = true
addr.add = 303
uprav.bruncnd = true
--------------------------------
CLK = 3675
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
addr.mx3 = 0
addr.mx2 = 0
uprav.mxpc0 = false
fetch1.pc7_0 = 47
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxadda1 = false
uprav.mxaddb0 = false
uprav.mxaddb1 = false
uprav.tC0 = true
uprav.tA2 = false
fetch1.mx = 0
bus.mx1 = 303
uprav.ldpc = false
fetch1.pc = 303
uprav.valC0 = false
addr.add = 0
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3676
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3677
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3678
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3679
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3680
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3681
mem_uprav.memacc = 2
--------------------------------
CLK = 3682
mem_uprav.memacc = 3
--------------------------------
CLK = 3683
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3684
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3685
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
exec2.NOT19 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
exec3.z = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3686
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3687
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3688
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3689
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3690
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3691
mem_uprav.memacc = 2
--------------------------------
CLK = 3692
mem_uprav.memacc = 3
--------------------------------
CLK = 3693
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3694
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3695
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir17 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536874496
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 14
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3696
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3697
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3698
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3699
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3700
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3701
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3702
exec1.bb = 210
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = true
exec1.bb4 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3703
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 210
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3704
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 210
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 210
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab1 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 210
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3705
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.eql = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec4.brpom = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
exec4.lsseu = false
uprav.kmbr = 0
exec2.pswz_r = false
exec4.neql = true
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx7 = false
exec4.grte = false
exec4.grtu = true
uprav.NOT5 = true
uprav.tC0 = true
exec4.neg = true
exec2.pswz = false
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3706
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3707
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3708
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3709
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3710
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3711
mem_uprav.memacc = 2
--------------------------------
CLK = 3712
mem_uprav.memacc = 3
--------------------------------
CLK = 3713
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3714
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3715
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822087168
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3716
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3717
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3718
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3719
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3720
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3721
mem_uprav.memacc = 2
--------------------------------
CLK = 3722
mem_uprav.memacc = 3
--------------------------------
CLK = 3723
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3724
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3725
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836767232
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57358
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3726
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3727
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3728
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3729
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3730
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3731
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3732
mem_uprav.memacc = 2
--------------------------------
CLK = 3733
mem_uprav.memacc = 3
--------------------------------
CLK = 3734
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3735
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3736
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir8 = true
fetch1.ir9 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3737
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3738
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3739
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3740
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb4 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3741
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 209
exec1.mx1 = 209
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3742
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 209
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 209
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.bruncnd = true
--------------------------------
CLK = 3743
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3744
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3745
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3746
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3747
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3748
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3749
mem_uprav.memacc = 2
--------------------------------
CLK = 3750
mem_uprav.memacc = 3
--------------------------------
CLK = 3751
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3752
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3753
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3754
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3755
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 3756
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3757
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3758
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3759
mem_uprav.memacc = 2
--------------------------------
CLK = 3760
mem_uprav.memacc = 3
--------------------------------
CLK = 3761
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3762
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3763
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3764
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3765
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3766
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3767
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3768
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3769
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3770
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3771
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3772
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3773
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3774
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3775
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3776
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 3777
mem_uprav.memacc = 2
--------------------------------
CLK = 3778
mem_uprav.memacc = 3
--------------------------------
CLK = 3779
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3780
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3781
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 3782
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 3783
--------------------------------
CLK = 3784
--------------------------------
CLK = 3785
--------------------------------
CLK = 3786
--------------------------------
CLK = 3787
--------------------------------
CLK = 3788
--------------------------------
CLK = 3789
--------------------------------
CLK = 3790
--------------------------------
CLK = 3791
--------------------------------
CLK = 3792
--------------------------------
CLK = 3793
--------------------------------
CLK = 3794
--------------------------------
CLK = 3795
--------------------------------
CLK = 3796
--------------------------------
CLK = 3797
--------------------------------
CLK = 3798
--------------------------------
CLK = 3799
--------------------------------
CLK = 3800
--------------------------------
CLK = 3801
--------------------------------
CLK = 3802
--------------------------------
CLK = 3803
--------------------------------
CLK = 3804
--------------------------------
CLK = 3805
--------------------------------
CLK = 3806
--------------------------------
CLK = 3807
--------------------------------
CLK = 3808
--------------------------------
CLK = 3809
--------------------------------
CLK = 3810
--------------------------------
CLK = 3811
--------------------------------
CLK = 3812
--------------------------------
CLK = 3813
--------------------------------
CLK = 3814
--------------------------------
CLK = 3815
--------------------------------
CLK = 3816
--------------------------------
CLK = 3817
--------------------------------
CLK = 3818
--------------------------------
CLK = 3819
--------------------------------
CLK = 3820
--------------------------------
CLK = 3821
--------------------------------
CLK = 3822
--------------------------------
CLK = 3823
--------------------------------
CLK = 3824
--------------------------------
CLK = 3825
--------------------------------
CLK = 3826
--------------------------------
CLK = 3827
--------------------------------
CLK = 3828
--------------------------------
CLK = 3829
--------------------------------
CLK = 3830
--------------------------------
CLK = 3831
--------------------------------
CLK = 3832
--------------------------------
CLK = 3833
--------------------------------
CLK = 3834
--------------------------------
CLK = 3835
--------------------------------
CLK = 3836
--------------------------------
CLK = 3837
--------------------------------
CLK = 3838
--------------------------------
CLK = 3839
--------------------------------
CLK = 3840
--------------------------------
CLK = 3841
--------------------------------
CLK = 3842
--------------------------------
CLK = 3843
--------------------------------
CLK = 3844
--------------------------------
CLK = 3845
--------------------------------
CLK = 3846
--------------------------------
CLK = 3847
--------------------------------
CLK = 3848
--------------------------------
CLK = 3849
--------------------------------
CLK = 3850
--------------------------------
CLK = 3851
--------------------------------
CLK = 3852
--------------------------------
CLK = 3853
--------------------------------
CLK = 3854
--------------------------------
CLK = 3855
--------------------------------
CLK = 3856
--------------------------------
CLK = 3857
--------------------------------
CLK = 3858
--------------------------------
CLK = 3859
--------------------------------
CLK = 3860
--------------------------------
CLK = 3861
--------------------------------
CLK = 3862
--------------------------------
CLK = 3863
--------------------------------
CLK = 3864
--------------------------------
CLK = 3865
--------------------------------
CLK = 3866
--------------------------------
CLK = 3867
--------------------------------
CLK = 3868
--------------------------------
CLK = 3869
--------------------------------
CLK = 3870
--------------------------------
CLK = 3871
--------------------------------
CLK = 3872
--------------------------------
CLK = 3873
--------------------------------
CLK = 3874
--------------------------------
CLK = 3875
--------------------------------
CLK = 3876
--------------------------------
CLK = 3877
--------------------------------
CLK = 3878
--------------------------------
CLK = 3879
--------------------------------
CLK = 3880
--------------------------------
CLK = 3881
--------------------------------
CLK = 3882
--------------------------------
CLK = 3883
--------------------------------
CLK = 3884
--------------------------------
CLK = 3885
--------------------------------
CLK = 3886
--------------------------------
CLK = 3887
--------------------------------
CLK = 3888
--------------------------------
CLK = 3889
--------------------------------
CLK = 3890
--------------------------------
CLK = 3891
--------------------------------
CLK = 3892
--------------------------------
CLK = 3893
--------------------------------
CLK = 3894
--------------------------------
CLK = 3895
--------------------------------
CLK = 3896
--------------------------------
CLK = 3897
--------------------------------
CLK = 3898
--------------------------------
CLK = 3899
--------------------------------
CLK = 3900
--------------------------------
CLK = 3901
--------------------------------
CLK = 3902
--------------------------------
CLK = 3903
--------------------------------
CLK = 3904
--------------------------------
CLK = 3905
--------------------------------
CLK = 3906
--------------------------------
CLK = 3907
--------------------------------
CLK = 3908
--------------------------------
CLK = 3909
--------------------------------
CLK = 3910
--------------------------------
CLK = 3911
--------------------------------
CLK = 3912
--------------------------------
CLK = 3913
--------------------------------
CLK = 3914
--------------------------------
CLK = 3915
--------------------------------
CLK = 3916
--------------------------------
CLK = 3917
--------------------------------
CLK = 3918
--------------------------------
CLK = 3919
--------------------------------
CLK = 3920
--------------------------------
CLK = 3921
--------------------------------
CLK = 3922
--------------------------------
CLK = 3923
--------------------------------
CLK = 3924
--------------------------------
CLK = 3925
--------------------------------
CLK = 3926
--------------------------------
CLK = 3927
--------------------------------
CLK = 3928
--------------------------------
CLK = 3929
--------------------------------
CLK = 3930
--------------------------------
CLK = 3931
--------------------------------
CLK = 3932
--------------------------------
CLK = 3933
--------------------------------
CLK = 3934
--------------------------------
CLK = 3935
--------------------------------
CLK = 3936
--------------------------------
CLK = 3937
--------------------------------
CLK = 3938
--------------------------------
CLK = 3939
--------------------------------
CLK = 3940
--------------------------------
CLK = 3941
--------------------------------
CLK = 3942
--------------------------------
CLK = 3943
--------------------------------
CLK = 3944
--------------------------------
CLK = 3945
--------------------------------
CLK = 3946
--------------------------------
CLK = 3947
--------------------------------
CLK = 3948
--------------------------------
CLK = 3949
--------------------------------
CLK = 3950
--------------------------------
CLK = 3951
--------------------------------
CLK = 3952
--------------------------------
CLK = 3953
--------------------------------
CLK = 3954
--------------------------------
CLK = 3955
--------------------------------
CLK = 3956
--------------------------------
CLK = 3957
--------------------------------
CLK = 3958
--------------------------------
CLK = 3959
--------------------------------
CLK = 3960
--------------------------------
CLK = 3961
--------------------------------
CLK = 3962
--------------------------------
CLK = 3963
--------------------------------
CLK = 3964
--------------------------------
CLK = 3965
--------------------------------
CLK = 3966
--------------------------------
CLK = 3967
--------------------------------
CLK = 3968
--------------------------------
CLK = 3969
--------------------------------
CLK = 3970
--------------------------------
CLK = 3971
--------------------------------
CLK = 3972
--------------------------------
CLK = 3973
--------------------------------
CLK = 3974
--------------------------------
CLK = 3975
--------------------------------
CLK = 3976
--------------------------------
CLK = 3977
--------------------------------
CLK = 3978
--------------------------------
CLK = 3979
--------------------------------
CLK = 3980
--------------------------------
CLK = 3981
--------------------------------
CLK = 3982
--------------------------------
CLK = 3983
--------------------------------
CLK = 3984
--------------------------------
CLK = 3985
--------------------------------
CLK = 3986
--------------------------------
CLK = 3987
--------------------------------
CLK = 3988
--------------------------------
CLK = 3989
--------------------------------
CLK = 3990
--------------------------------
CLK = 3991
--------------------------------
CLK = 3992
--------------------------------
CLK = 3993
--------------------------------
CLK = 3994
--------------------------------
CLK = 3995
--------------------------------
CLK = 3996
--------------------------------
CLK = 3997
--------------------------------
CLK = 3998
--------------------------------
CLK = 3999
--------------------------------
