Timing Analyzer report for uart
Tue Nov 20 12:47:45 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
;     Processor 3            ;   0.9%      ;
;     Processor 4            ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 236.8 MHz ; 236.8 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.223 ; -281.836           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.106 ; -122.392              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.266 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -275.279                         ;
; rst   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.223 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.143      ;
; -3.038 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.958      ;
; -3.038 ; uart_rx:uart_rx1|cnt[5]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.958      ;
; -2.932 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.852      ;
; -2.931 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.851      ;
; -2.931 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.851      ;
; -2.931 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.851      ;
; -2.930 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.850      ;
; -2.930 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.850      ;
; -2.930 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.850      ;
; -2.930 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.850      ;
; -2.929 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.849      ;
; -2.870 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 3.790      ;
; -2.837 ; uart_rx:uart_rx1|cnt[4]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.757      ;
; -2.747 ; uart_rx:uart_rx1|cnt[6]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.667      ;
; -2.717 ; uart_rx:uart_rx1|cnt[2]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.637      ;
; -2.666 ; uart_rx:uart_rx1|begin_bit                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.586      ;
; -2.646 ; uart_rx:uart_rx1|cnt[8]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.566      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0 ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0 ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0 ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0 ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0 ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0 ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.591 ; uart_rx:uart_rx1|cnt[5]                                                                                                                    ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.511      ;
; -2.584 ; uart_rx:uart_rx1|cnt[3]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.504      ;
; -2.521 ; uart_rx:uart_rx1|cnt[7]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.441      ;
; -2.488 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.459 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.456 ; rst                                                                                                                                        ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 2.507      ; 5.454      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.446 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.431 ; uart_rx:uart_rx1|cnt[4]                                                                                                                    ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.351      ;
; -2.420 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.410 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                          ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.330      ;
; -2.410 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                          ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.330      ;
; -2.385 ; uart_tx:uart_tx1|Data[1]                                                                                                                   ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.429     ; 2.957      ;
; -2.332 ; uart_rx:uart_rx1|cnt[0]                                                                                                                    ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.328 ; uart_rx:uart_rx1|cnt[0]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.303 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.222      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.298 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                   ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.217      ;
; -2.297 ; irq2                                                                                                                                       ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; irq2                                                                                                                                       ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.217      ;
; -2.292 ; uart_rx:uart_rx1|cnt[0]                                                                                                                    ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.212      ;
; -2.290 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.210      ;
; -2.290 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.210      ;
; -2.290 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.210      ;
; -2.290 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.210      ;
; -2.290 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.210      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.290 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.209      ;
; -2.271 ; rst                                                                                                                                        ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 2.507      ; 5.269      ;
; -2.267 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.179      ;
; 0.453 ; led~reg0                                                                                                                                            ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rdreq                                                                                                                                               ; rdreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flag.0001                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx1|data[0]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.480      ; 1.188      ;
; 0.461 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.188      ;
; 0.465 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.470 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.197      ;
; 0.477 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.204      ;
; 0.491 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.218      ;
; 0.496 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.223      ;
; 0.500 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.227      ;
; 0.504 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.231      ;
; 0.505 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.232      ;
; 0.508 ; flag.0001                                                                                                                                           ; flag.0010                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.510 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.235      ;
; 0.516 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.239      ;
; 0.517 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.244      ;
; 0.519 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.468      ; 1.241      ;
; 0.521 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.248      ;
; 0.533 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.258      ;
; 0.533 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.534 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.536 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.259      ;
; 0.537 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.260      ;
; 0.537 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.192      ;
; 0.539 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.264      ;
; 0.539 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.194      ;
; 0.542 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.269      ;
; 0.544 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.468      ; 1.266      ;
; 0.544 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.269      ;
; 0.544 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.199      ;
; 0.546 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.201      ;
; 0.548 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.271      ;
; 0.548 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.203      ;
; 0.551 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.206      ;
; 0.553 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.473      ; 1.280      ;
; 0.553 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.208      ;
; 0.559 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.282      ;
; 0.561 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.468      ; 1.283      ;
; 0.565 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.290      ;
; 0.565 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.290      ;
; 0.565 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.220      ;
; 0.566 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.221      ;
; 0.571 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.226      ;
; 0.572 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.297      ;
; 0.574 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.297      ;
; 0.574 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.229      ;
; 0.575 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.230      ;
; 0.581 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.236      ;
; 0.584 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.309      ;
; 0.586 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.309      ;
; 0.591 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.469      ; 1.314      ;
; 0.592 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.471      ; 1.317      ;
; 0.593 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.244      ;
; 0.600 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.396      ; 1.250      ;
; 0.615 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.270      ;
; 0.619 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.274      ;
; 0.620 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.271      ;
; 0.621 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.577      ; 1.410      ;
; 0.627 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.282      ;
; 0.627 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.278      ;
; 0.638 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.293      ;
; 0.638 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.577      ; 1.427      ;
; 0.641 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.294      ;
; 0.650 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.943      ;
; 0.652 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.305      ;
; 0.659 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.310      ;
; 0.659 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.312      ;
; 0.662 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.396      ; 1.312      ;
; 0.662 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.955      ;
; 0.667 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.320      ;
; 0.667 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.396      ; 1.317      ;
; 0.668 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.321      ;
; 0.670 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.321      ;
; 0.683 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.697 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.990      ;
; 0.697 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.990      ;
; 0.703 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.996      ;
; 0.704 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.997      ;
; 0.704 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.997      ;
; 0.705 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.998      ;
; 0.707 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.709 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.744 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.106 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.854      ; 5.366      ;
; -2.094 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.859      ; 5.359      ;
; -2.075 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.855      ; 5.336      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.069 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.069 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.066      ;
; -2.060 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.860      ; 5.326      ;
; -2.045 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.852      ; 5.303      ;
; -2.030 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.849      ; 5.285      ;
; -2.007 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.860      ; 5.273      ;
; -2.005 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.852      ; 5.263      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.930 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.507      ; 4.928      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.917 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.914      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.914 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.506      ; 4.911      ;
; -1.898 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.507      ; 4.896      ;
; -1.898 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.507      ; 4.896      ;
; -1.898 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.507      ; 4.896      ;
; -1.877 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.877 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.877 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.877 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.877 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.877 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.877 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.875      ;
; -1.643 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.640      ;
; -1.182 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.182 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.182 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.182 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.182 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.182 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.182 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 2.506      ; 4.679      ;
; -1.178 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 2.854      ; 4.938      ;
; -1.165 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.859      ; 4.930      ;
; -1.149 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.860      ; 4.915      ;
; -1.146 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 2.855      ; 4.907      ;
; -1.134 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 2.852      ; 4.892      ;
; -1.117 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.849      ; 4.872      ;
; -1.104 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 2.852      ; 4.862      ;
; -1.100 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 2.860      ; 4.866      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.024 ; rst       ; led~reg0                        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.521      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
; -1.021 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.518      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.266 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.110      ;
; 1.441 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.441 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.441 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.441 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.441 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.441 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.441 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.286      ;
; 1.455 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.646      ;
; 1.459 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.603      ; 4.304      ;
; 1.459 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.603      ; 4.304      ;
; 1.459 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.304      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.942      ; 4.643      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.463 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.603      ; 4.308      ;
; 1.471 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.940      ; 4.652      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.472 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.316      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.475 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.319      ;
; 1.488 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.942      ; 4.671      ;
; 1.498 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.946      ; 4.685      ;
; 1.503 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.694      ;
; 1.516 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.707      ;
; 1.529 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.945      ; 4.715      ;
; 1.626 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 1.626 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 1.626 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 1.626 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 1.626 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 1.626 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 1.626 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.602      ; 4.470      ;
; 2.093 ; rst       ; rdreq                           ; rst          ; clk         ; -0.500       ; 2.602      ; 4.437      ;
; 2.319 ; rst       ; flag.0010                       ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.319 ; rst       ; flag.0000                       ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.319 ; rst       ; flag.0001                       ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.319 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.319 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.319 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.319 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.664      ;
; 2.338 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.603      ; 4.683      ;
; 2.338 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.603      ; 4.683      ;
; 2.338 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 2.603      ; 4.683      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.354 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; -0.500       ; 2.602      ; 4.698      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
; 2.357 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.701      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 248.32 MHz ; 238.04 MHz      ; clk        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.027 ; -253.053          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.073 ; -120.943             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.133 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -275.279                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.027 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.957      ;
; -2.902 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.832      ;
; -2.861 ; uart_rx:uart_rx1|cnt[5]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.791      ;
; -2.776 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.706      ;
; -2.776 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.706      ;
; -2.775 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.705      ;
; -2.775 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.705      ;
; -2.775 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.705      ;
; -2.774 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.704      ;
; -2.774 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.704      ;
; -2.774 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.704      ;
; -2.773 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.703      ;
; -2.723 ; uart_rx:uart_rx1|last~_emulated                                                                                                            ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.653      ;
; -2.660 ; uart_rx:uart_rx1|cnt[4]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.590      ;
; -2.553 ; uart_rx:uart_rx1|cnt[6]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.483      ;
; -2.538 ; uart_rx:uart_rx1|cnt[2]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.468      ;
; -2.529 ; uart_rx:uart_rx1|begin_bit                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.459      ;
; -2.493 ; uart_rx:uart_rx1|cnt[8]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.423      ;
; -2.413 ; uart_rx:uart_rx1|cnt[3]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; rst                                                                                                                                        ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 2.306      ; 5.211      ;
; -2.372 ; uart_rx:uart_rx1|cnt[7]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.302      ;
; -2.288 ; rst                                                                                                                                        ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 2.306      ; 5.086      ;
; -2.279 ; uart_rx:uart_rx1|cnt[5]                                                                                                                    ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.209      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0 ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0 ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0 ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0 ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0 ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0 ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.231 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.160      ;
; -2.231 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.160      ;
; -2.231 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.160      ;
; -2.231 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.160      ;
; -2.231 ; uart_tx:uart_tx1|cnt[0]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.160      ;
; -2.201 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_tx:uart_tx1|cnt[1]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.130      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.183 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.112      ;
; -2.170 ; uart_tx:uart_tx1|Data[1]                                                                                                                   ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.380     ; 2.792      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.169 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.162 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.960      ;
; -2.162 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.960      ;
; -2.161 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.959      ;
; -2.161 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.959      ;
; -2.161 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.959      ;
; -2.160 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.958      ;
; -2.160 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.958      ;
; -2.160 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.958      ;
; -2.159 ; rst                                                                                                                                        ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.957      ;
; -2.154 ; uart_rx:uart_rx1|cnt[0]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.109 ; rst                                                                                                                                        ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 2.306      ; 4.907      ;
; -2.108 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                          ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.037      ;
; -2.108 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                          ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.037      ;
; -2.105 ; uart_rx:uart_rx1|cnt[0]                                                                                                                    ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.035      ;
; -2.100 ; uart_rx:uart_rx1|cnt[1]                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.030      ;
; -2.080 ; uart_rx:uart_rx1|cnt[4]                                                                                                                    ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.010      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                   ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.996      ;
; -2.062 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                     ; start                                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.991      ;
; -2.054 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.983      ;
; -2.054 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.983      ;
; -2.054 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.983      ;
; -2.054 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.983      ;
; -2.054 ; uart_tx:uart_tx1|cnt[2]                                                                                                                    ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.983      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.053 ; uart_rx:uart_rx1|cnt2[3]                                                                                                                   ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.982      ;
; -2.048 ; uart_rx:uart_rx1|cnt[0]                                                                                                                    ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.023 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.952      ;
; -2.023 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.952      ;
; -2.023 ; uart_tx:uart_tx1|cnt[6]                                                                                                                    ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.952      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; led~reg0                                                                                                                                            ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rdreq                                                                                                                                               ; rdreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; flag.0001                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.432 ; uart_rx:uart_rx1|data[0]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.424      ; 1.086      ;
; 0.441 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.089      ;
; 0.444 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.092      ;
; 0.451 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.099      ;
; 0.451 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.099      ;
; 0.465 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.113      ;
; 0.471 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.119      ;
; 0.472 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.120      ;
; 0.477 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.125      ;
; 0.478 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; flag.0001                                                                                                                                           ; flag.0010                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.417      ; 1.127      ;
; 0.486 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.134      ;
; 0.486 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.134      ;
; 0.486 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.417      ; 1.133      ;
; 0.487 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.135      ;
; 0.487 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.416      ; 1.133      ;
; 0.496 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.498 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.765      ;
; 0.504 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.085      ;
; 0.506 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.087      ;
; 0.509 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.157      ;
; 0.510 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.155      ;
; 0.510 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.091      ;
; 0.512 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.093      ;
; 0.513 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.158      ;
; 0.513 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.158      ;
; 0.513 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.417      ; 1.160      ;
; 0.515 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.096      ;
; 0.515 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.096      ;
; 0.519 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.418      ; 1.167      ;
; 0.519 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.164      ;
; 0.520 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.165      ;
; 0.520 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.416      ; 1.166      ;
; 0.520 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.101      ;
; 0.523 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.417      ; 1.170      ;
; 0.525 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.416      ; 1.171      ;
; 0.528 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.109      ;
; 0.534 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.115      ;
; 0.534 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.115      ;
; 0.536 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.181      ;
; 0.539 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.120      ;
; 0.540 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.121      ;
; 0.543 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.188      ;
; 0.544 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.125      ;
; 0.546 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.191      ;
; 0.554 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.199      ;
; 0.554 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.199      ;
; 0.554 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.294      ;
; 0.555 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.200      ;
; 0.555 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.200      ;
; 0.555 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.350      ; 1.135      ;
; 0.558 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.349      ; 1.137      ;
; 0.565 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.415      ; 1.210      ;
; 0.569 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.309      ;
; 0.574 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.155      ;
; 0.579 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.350      ; 1.159      ;
; 0.580 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.161      ;
; 0.587 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.350      ; 1.167      ;
; 0.589 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.170      ;
; 0.599 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.351      ; 1.180      ;
; 0.606 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.874      ;
; 0.607 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.185      ;
; 0.615 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.349      ; 1.194      ;
; 0.617 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.885      ;
; 0.618 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.196      ;
; 0.618 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.886      ;
; 0.619 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.887      ;
; 0.619 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.887      ;
; 0.621 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.349      ; 1.200      ;
; 0.624 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.202      ;
; 0.625 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.203      ;
; 0.625 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.203      ;
; 0.626 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.894      ;
; 0.627 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.633 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.211      ;
; 0.634 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.348      ; 1.212      ;
; 0.646 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.651 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.919      ;
; 0.653 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.921      ;
; 0.656 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.677 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.545      ; 1.417      ;
; 0.690 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.073 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.613      ; 5.100      ;
; -2.064 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.615      ; 5.093      ;
; -2.046 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.046 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.046 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.046 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.046 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.046 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.046 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.305      ; 4.843      ;
; -2.039 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.614      ; 5.067      ;
; -2.025 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.616      ; 5.055      ;
; -2.010 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.608      ; 5.032      ;
; -1.994 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.607      ; 5.015      ;
; -1.973 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.616      ; 5.003      ;
; -1.971 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.608      ; 4.993      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.913 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.306      ; 4.711      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.895 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.692      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.892 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.689      ;
; -1.875 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.306      ; 4.673      ;
; -1.875 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.306      ; 4.673      ;
; -1.875 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.673      ;
; -1.853 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.853 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.853 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.853 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.853 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.853 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.853 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.651      ;
; -1.629 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.426      ;
; -0.968 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.968 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.968 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.968 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.968 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.968 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.968 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 2.305      ; 4.265      ;
; -0.967 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 2.613      ; 4.494      ;
; -0.957 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.615      ; 4.486      ;
; -0.945 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.616      ; 4.475      ;
; -0.934 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 2.614      ; 4.462      ;
; -0.929 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 2.608      ; 4.451      ;
; -0.913 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.607      ; 4.434      ;
; -0.901 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 2.608      ; 4.423      ;
; -0.897 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 2.616      ; 4.427      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.825 ; rst       ; led~reg0                        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.122      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
; -0.821 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.118      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.133 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.749      ;
; 1.296 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.296 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.296 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.296 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.296 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.296 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.296 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.912      ;
; 1.308 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.391      ; 3.924      ;
; 1.308 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.391      ; 3.924      ;
; 1.308 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.924      ;
; 1.311 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.229      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.313 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.391      ; 3.929      ;
; 1.315 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.225      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.318 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.934      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.321 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.937      ;
; 1.326 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.236      ;
; 1.343 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.253      ;
; 1.346 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.697      ; 4.263      ;
; 1.357 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.275      ;
; 1.368 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.286      ;
; 1.377 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.696      ; 4.293      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 1.460 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 1.460 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.390      ; 4.075      ;
; 2.123 ; rst       ; rdreq                           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.239      ;
; 2.339 ; rst       ; flag.0010                       ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.339 ; rst       ; flag.0000                       ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.339 ; rst       ; flag.0001                       ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.339 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.339 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.339 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.339 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.455      ;
; 2.360 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.391      ; 4.476      ;
; 2.360 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.391      ; 4.476      ;
; 2.360 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.476      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
; 2.378 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.494      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.034 ; -45.128           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.156 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.849 ; -48.850              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.650 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -151.457                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.034 ; rst                                                                                                                    ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 1.136      ; 2.647      ;
; -0.956 ; rst                                                                                                                    ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.569      ;
; -0.858 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.808      ;
; -0.849 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.462      ;
; -0.847 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.460      ;
; -0.847 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.460      ;
; -0.847 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.460      ;
; -0.847 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.460      ;
; -0.846 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.459      ;
; -0.846 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.459      ;
; -0.846 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.459      ;
; -0.846 ; rst                                                                                                                    ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.459      ;
; -0.835 ; rst                                                                                                                    ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 1.136      ; 2.448      ;
; -0.780 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.730      ;
; -0.738 ; uart_rx:uart_rx1|cnt[5]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.688      ;
; -0.673 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.623      ;
; -0.671 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.621      ;
; -0.671 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.621      ;
; -0.671 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.621      ;
; -0.671 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.621      ;
; -0.670 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.620      ;
; -0.670 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.620      ;
; -0.670 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.620      ;
; -0.670 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.620      ;
; -0.663 ; uart_rx:uart_rx1|cnt[4]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.659 ; uart_rx:uart_rx1|last~_emulated                                                                                        ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.609      ;
; -0.651 ; rst                                                                                                                    ; irq2                                                                                                                                                ; rst          ; clk         ; 0.500        ; 1.136      ; 2.264      ;
; -0.581 ; uart_rx:uart_rx1|cnt[5]                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.531      ;
; -0.544 ; uart_rx:uart_rx1|cnt[8]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.494      ;
; -0.544 ; uart_rx:uart_rx1|begin_bit                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.494      ;
; -0.520 ; uart_rx:uart_rx1|cnt[2]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.516 ; uart_rx:uart_rx1|cnt[6]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.466      ;
; -0.506 ; uart_rx:uart_rx1|cnt[4]                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.456      ;
; -0.496 ; uart_rx:uart_rx1|cnt[7]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.446      ;
; -0.495 ; uart_tx:uart_tx1|Data[1]                                                                                               ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.202     ; 1.280      ;
; -0.480 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full      ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.431      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.476 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full      ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.464 ; uart_rx:uart_rx1|cnt[3]                                                                                                ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.414      ;
; -0.463 ; irq2                                                                                                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.459 ; irq2                                                                                                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.410      ;
; -0.458 ; uart_tx:uart_tx1|cnt[1]                                                                                                ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.408      ;
; -0.458 ; uart_tx:uart_tx1|cnt[1]                                                                                                ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.408      ;
; -0.458 ; uart_tx:uart_tx1|cnt[1]                                                                                                ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.408      ;
; -0.458 ; uart_tx:uart_tx1|cnt[1]                                                                                                ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.408      ;
; -0.458 ; uart_tx:uart_tx1|cnt[1]                                                                                                ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.408      ;
; -0.454 ; uart_tx:uart_tx1|cnt[0]                                                                                                ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.404      ;
; -0.454 ; uart_tx:uart_tx1|cnt[0]                                                                                                ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.404      ;
; -0.454 ; uart_tx:uart_tx1|cnt[0]                                                                                                ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.404      ;
; -0.454 ; uart_tx:uart_tx1|cnt[0]                                                                                                ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.404      ;
; -0.454 ; uart_tx:uart_tx1|cnt[0]                                                                                                ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.404      ;
; -0.424 ; uart_tx:uart_tx1|Data[6]                                                                                               ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.202     ; 1.209      ;
; -0.419 ; uart_rx:uart_rx1|cnt[1]                                                                                                ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.412 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full      ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.363      ;
; -0.411 ; uart_tx:uart_tx1|Data[5]                                                                                               ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.203     ; 1.195      ;
; -0.408 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full      ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.359      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_rx:uart_rx1|cnt2[0]                                                                                               ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.395 ; irq2                                                                                                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.346      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; uart_rx:uart_rx1|cnt2[1]                                                                                               ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.344      ;
; -0.391 ; irq2                                                                                                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.342      ;
; -0.388 ; uart_rx:uart_rx1|cnt[0]                                                                                                ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.338      ;
; -0.387 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty ; start                                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.337      ;
; -0.387 ; uart_rx:uart_rx1|cnt[8]                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.337      ;
; -0.387 ; uart_rx:uart_rx1|begin_bit                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; uart_rx:uart_rx1|cnt2[3]                                                                                               ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
+--------+------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; uart_rx:uart_rx1|data[0]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.480      ;
; 0.159 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.482      ;
; 0.160 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.483      ;
; 0.166 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.489      ;
; 0.170 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.493      ;
; 0.170 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.493      ;
; 0.172 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.495      ;
; 0.172 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.495      ;
; 0.173 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.496      ;
; 0.175 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.498      ;
; 0.179 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.502      ;
; 0.180 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.503      ;
; 0.181 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.504      ;
; 0.183 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.506      ;
; 0.186 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; led~reg0                                                                                                                                            ; led~reg0                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rdreq                                                                                                                                               ; rdreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flag.0001                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.510      ;
; 0.189 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.512      ;
; 0.191 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.514      ;
; 0.192 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.515      ;
; 0.193 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.520      ;
; 0.197 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.521      ;
; 0.197 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.521      ;
; 0.198 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.520      ;
; 0.199 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.523      ;
; 0.199 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.219      ; 0.522      ;
; 0.200 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.485      ;
; 0.200 ; flag.0001                                                                                                                                           ; flag.0010                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.523      ;
; 0.203 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.527      ;
; 0.204 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.528      ;
; 0.205 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.529      ;
; 0.206 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.491      ;
; 0.207 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.492      ;
; 0.207 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.492      ;
; 0.208 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.493      ;
; 0.209 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.533      ;
; 0.209 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.494      ;
; 0.210 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.495      ;
; 0.212 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.497      ;
; 0.213 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.537      ;
; 0.215 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.539      ;
; 0.215 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.500      ;
; 0.216 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.540      ;
; 0.216 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.501      ;
; 0.218 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.542      ;
; 0.220 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.544      ;
; 0.220 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.505      ;
; 0.220 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.505      ;
; 0.220 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.505      ;
; 0.220 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.221 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.224 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.509      ;
; 0.226 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.511      ;
; 0.228 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.513      ;
; 0.232 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.517      ;
; 0.233 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.518      ;
; 0.234 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.180      ; 0.518      ;
; 0.236 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.521      ;
; 0.237 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.181      ; 0.522      ;
; 0.245 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.531      ;
; 0.250 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.536      ;
; 0.251 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.180      ; 0.535      ;
; 0.254 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.180      ; 0.538      ;
; 0.254 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.257 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.543      ;
; 0.257 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.543      ;
; 0.258 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.260 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.546      ;
; 0.262 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.548      ;
; 0.263 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.182      ; 0.549      ;
; 0.263 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.265 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.270 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.272 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.297 ; uart_rx:uart_rx1|data[6]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.621      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.849 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 1.293      ; 2.587      ;
; -0.841 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.580      ;
; -0.840 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.579      ;
; -0.827 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.566      ;
; -0.818 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.818 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.818 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.818 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.818 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.818 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.818 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 1.135      ; 2.430      ;
; -0.811 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.550      ;
; -0.811 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.547      ;
; -0.810 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.546      ;
; -0.808 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.544      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.769 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.382      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.766 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.379      ;
; -0.763 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 1.136      ; 2.376      ;
; -0.763 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 1.136      ; 2.376      ;
; -0.763 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.376      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.757 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 1.136      ; 2.370      ;
; -0.755 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.755 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.755 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.755 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.755 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.755 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.755 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.368      ;
; -0.668 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.281      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.105 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 1.293      ; 2.343      ;
; -0.096 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.335      ;
; -0.089 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.328      ;
; -0.086 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.325      ;
; -0.067 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.303      ;
; -0.064 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.300      ;
; -0.062 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.301      ;
; -0.060 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.296      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.037 ; rst       ; led~reg0                        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.150      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
; -0.033 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.146      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.650 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 1.180      ; 1.944      ;
; 0.736 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.736 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.736 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 1.181      ; 2.031      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.736 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.030      ;
; 0.739 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.201      ;
; 0.742 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.207      ;
; 0.744 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.206      ;
; 0.746 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 1.181      ; 2.041      ;
; 0.746 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 1.181      ; 2.041      ;
; 0.746 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.041      ;
; 0.746 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.208      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.749 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.043      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.753 ; rst       ; led~reg0                        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.047      ;
; 0.764 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.229      ;
; 0.767 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.232      ;
; 0.774 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.239      ;
; 0.782 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 1.344      ; 2.246      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 0.820 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 1.180      ; 2.114      ;
; 1.399 ; rst       ; rdreq                           ; rst          ; clk         ; -0.500       ; 1.180      ; 2.193      ;
; 1.482 ; rst       ; flag.0010                       ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.482 ; rst       ; flag.0000                       ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.482 ; rst       ; flag.0001                       ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.482 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.482 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.482 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.482 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.276      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.483 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 1.181      ; 2.278      ;
; 1.489 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 1.181      ; 2.284      ;
; 1.489 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 1.181      ; 2.284      ;
; 1.489 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 1.181      ; 2.284      ;
; 1.491 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; -0.500       ; 1.342      ; 2.453      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
; 1.492 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.286      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.223   ; 0.156 ; -2.106   ; 0.650   ; -3.201              ;
;  clk             ; -3.223   ; 0.156 ; -2.106   ; 0.650   ; -3.201              ;
;  rst             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -281.836 ; 0.0   ; -122.392 ; 0.0     ; -278.279            ;
;  clk             ; -281.836 ; 0.000 ; -122.392 ; 0.000   ; -275.279            ;
;  rst             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1603     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 28       ; 14       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1603     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 28       ; 14       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 63       ; 63       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 63       ; 63       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; rst    ; rst   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Tue Nov 20 12:47:44 2018
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.223
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.223            -281.836 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332146): Worst-case recovery slack is -2.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.106            -122.392 clk 
Info (332146): Worst-case removal slack is 1.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.266               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -275.279 clk 
    Info (332119):    -3.000              -3.000 rst 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.027            -253.053 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332146): Worst-case recovery slack is -2.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.073            -120.943 clk 
Info (332146): Worst-case removal slack is 1.133
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.133               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -275.279 clk 
    Info (332119):    -3.000              -3.000 rst 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.034             -45.128 clk 
Info (332146): Worst-case hold slack is 0.156
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.156               0.000 clk 
Info (332146): Worst-case recovery slack is -0.849
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.849             -48.850 clk 
Info (332146): Worst-case removal slack is 0.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.650               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -151.457 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4773 megabytes
    Info: Processing ended: Tue Nov 20 12:47:45 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


