Fitter report for Shift_R_Reg_8bit
Sun Dec 31 14:24:27 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 31 14:24:27 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Shift_R_Reg_8bit                           ;
; Top-level Entity Name              ; Shift_R_Reg_8bit                           ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 598 / 10,320 ( 6 % )                       ;
;     Total combinational functions  ; 582 / 10,320 ( 6 % )                       ;
;     Dedicated logic registers      ; 216 / 10,320 ( 2 % )                       ;
; Total registers                    ; 216                                        ;
; Total pins                         ; 62 / 95 ( 65 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; R_color[0] ; Incomplete set of assignments ;
; R_color[1] ; Incomplete set of assignments ;
; R_color[2] ; Incomplete set of assignments ;
; R_color[3] ; Incomplete set of assignments ;
; R_color[4] ; Incomplete set of assignments ;
; R_color[5] ; Incomplete set of assignments ;
; R_color[6] ; Incomplete set of assignments ;
; R_color[7] ; Incomplete set of assignments ;
; G_color[0] ; Incomplete set of assignments ;
; G_color[1] ; Incomplete set of assignments ;
; G_color[2] ; Incomplete set of assignments ;
; G_color[3] ; Incomplete set of assignments ;
; G_color[4] ; Incomplete set of assignments ;
; G_color[5] ; Incomplete set of assignments ;
; G_color[6] ; Incomplete set of assignments ;
; G_color[7] ; Incomplete set of assignments ;
; B_color[0] ; Incomplete set of assignments ;
; B_color[1] ; Incomplete set of assignments ;
; B_color[2] ; Incomplete set of assignments ;
; B_color[3] ; Incomplete set of assignments ;
; B_color[4] ; Incomplete set of assignments ;
; B_color[5] ; Incomplete set of assignments ;
; B_color[6] ; Incomplete set of assignments ;
; B_color[7] ; Incomplete set of assignments ;
; column[0]  ; Incomplete set of assignments ;
; column[1]  ; Incomplete set of assignments ;
; column[2]  ; Incomplete set of assignments ;
; column[3]  ; Incomplete set of assignments ;
; a_life[0]  ; Incomplete set of assignments ;
; a_life[1]  ; Incomplete set of assignments ;
; a_life[2]  ; Incomplete set of assignments ;
; a_life[3]  ; Incomplete set of assignments ;
; b_life[0]  ; Incomplete set of assignments ;
; b_life[1]  ; Incomplete set of assignments ;
; b_life[2]  ; Incomplete set of assignments ;
; b_life[3]  ; Incomplete set of assignments ;
; seg[0]     ; Incomplete set of assignments ;
; seg[1]     ; Incomplete set of assignments ;
; seg[2]     ; Incomplete set of assignments ;
; seg[3]     ; Incomplete set of assignments ;
; seg[4]     ; Incomplete set of assignments ;
; seg[5]     ; Incomplete set of assignments ;
; seg[6]     ; Incomplete set of assignments ;
; dot        ; Incomplete set of assignments ;
; COM[0]     ; Incomplete set of assignments ;
; COM[1]     ; Incomplete set of assignments ;
; beep       ; Incomplete set of assignments ;
; b_defense  ; Incomplete set of assignments ;
; Clear      ; Incomplete set of assignments ;
; a_defense  ; Incomplete set of assignments ;
; MSB_in     ; Incomplete set of assignments ;
; b_up       ; Incomplete set of assignments ;
; b_down     ; Incomplete set of assignments ;
; a_up       ; Incomplete set of assignments ;
; a_down     ; Incomplete set of assignments ;
; a_attack   ; Incomplete set of assignments ;
; b_attack   ; Incomplete set of assignments ;
; CLK        ; Incomplete set of assignments ;
; b_right    ; Incomplete set of assignments ;
; b_left     ; Incomplete set of assignments ;
; a_right    ; Incomplete set of assignments ;
; a_left     ; Incomplete set of assignments ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 934 ) ; 0.00 % ( 0 / 934 )         ; 0.00 % ( 0 / 934 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 934 ) ; 0.00 % ( 0 / 934 )         ; 0.00 % ( 0 / 934 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 924 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/quartus_hw/final_project/Shift_R_Reg_8bit/output_files/Shift_R_Reg_8bit.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 598 / 10,320 ( 6 % ) ;
;     -- Combinational with no register       ; 382                  ;
;     -- Register only                        ; 16                   ;
;     -- Combinational with a register        ; 200                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 323                  ;
;     -- 3 input functions                    ; 120                  ;
;     -- <=2 input functions                  ; 139                  ;
;     -- Register only                        ; 16                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 486                  ;
;     -- arithmetic mode                      ; 96                   ;
;                                             ;                      ;
; Total registers*                            ; 216 / 10,744 ( 2 % ) ;
;     -- Dedicated logic registers            ; 216 / 10,320 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 47 / 645 ( 7 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 62 / 95 ( 65 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 10 ( 40 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 9% / 9% / 8%         ;
; Maximum fan-out                             ; 152                  ;
; Highest non-global fan-out                  ; 152                  ;
; Total fan-out                               ; 2799                 ;
; Average fan-out                             ; 2.94                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 598 / 10320 ( 6 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 382                 ; 0                              ;
;     -- Register only                        ; 16                  ; 0                              ;
;     -- Combinational with a register        ; 200                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 323                 ; 0                              ;
;     -- 3 input functions                    ; 120                 ; 0                              ;
;     -- <=2 input functions                  ; 139                 ; 0                              ;
;     -- Register only                        ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 486                 ; 0                              ;
;     -- arithmetic mode                      ; 96                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 216                 ; 0                              ;
;     -- Dedicated logic registers            ; 216 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 47 / 645 ( 7 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 62                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2794                ; 5                              ;
;     -- Registered Connections               ; 1074                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 15                  ; 0                              ;
;     -- Output Ports                         ; 47                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK       ; 22    ; 1        ; 0            ; 11           ; 0            ; 79                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Clear     ; 129   ; 8        ; 16           ; 24           ; 21           ; 152                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; MSB_in    ; 132   ; 8        ; 13           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; a_attack  ; 1     ; 1        ; 0            ; 23           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; a_defense ; 2     ; 1        ; 0            ; 23           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; a_down    ; 112   ; 7        ; 28           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; a_left    ; 115   ; 7        ; 28           ; 24           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; a_right   ; 119   ; 7        ; 23           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; a_up      ; 133   ; 8        ; 13           ; 24           ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; b_attack  ; 3     ; 1        ; 0            ; 23           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; b_defense ; 4     ; 1        ; 0            ; 22           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; b_down    ; 113   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; b_left    ; 120   ; 7        ; 23           ; 24           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; b_right   ; 121   ; 7        ; 23           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; b_up      ; 128   ; 8        ; 16           ; 24           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; B_color[0] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[1] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[2] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[3] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[4] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[5] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[6] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B_color[7] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM[0]     ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM[1]     ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[0] ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[1] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[2] ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[3] ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[4] ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[5] ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[6] ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_color[7] ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[0] ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[1] ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[2] ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[3] ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[4] ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[5] ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[6] ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R_color[7] ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; a_life[0]  ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; a_life[1]  ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; a_life[2]  ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; a_life[3]  ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b_life[0]  ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b_life[1]  ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b_life[2]  ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b_life[3]  ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; beep       ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; column[0]  ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; column[1]  ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; column[2]  ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; column[3]  ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dot        ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[0]     ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[1]     ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[2]     ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[3]     ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[4]     ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[5]     ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[6]     ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; MSB_in                  ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; a_up                    ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; B_color[2]              ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; B_color[3]              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 13 ( 85 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )    ; 2.5V          ; --           ;
; 3        ; 9 / 11 ( 82 % )   ; 2.5V          ; --           ;
; 4        ; 11 / 14 ( 79 % )  ; 2.5V          ; --           ;
; 5        ; 7 / 14 ( 50 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 13 ( 77 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; a_attack                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; a_defense                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; b_attack                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; b_defense                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; a_life[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; a_life[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; a_life[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; a_life[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; b_life[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; b_life[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; b_life[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; b_life[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; seg[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; seg[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; seg[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; seg[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; seg[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; seg[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; seg[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; dot                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; beep                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; COM[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; COM[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; R_color[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; R_color[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; R_color[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; R_color[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; R_color[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; R_color[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; R_color[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; R_color[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; G_color[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; G_color[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; G_color[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; G_color[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; G_color[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; G_color[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; G_color[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; G_color[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; a_down                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 156        ; 7        ; b_down                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; a_left                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; a_right                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; b_left                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; b_right                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; column[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; column[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; column[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; column[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; b_up                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 178        ; 8        ; Clear                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; MSB_in                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; a_up                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; B_color[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; B_color[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; B_color[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; B_color[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; B_color[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; B_color[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; B_color[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; B_color[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                     ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name           ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------+--------------+
; |Shift_R_Reg_8bit          ; 598 (274)   ; 216 (50)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 62   ; 0            ; 382 (224)    ; 16 (4)            ; 200 (46)         ; |Shift_R_Reg_8bit             ; work         ;
;    |amodule:F4|            ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |Shift_R_Reg_8bit|amodule:F4  ; work         ;
;    |bmodule:F5|            ; 24 (24)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; |Shift_R_Reg_8bit|bmodule:F5  ; work         ;
;    |divfreq2:F1|           ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 24 (24)          ; |Shift_R_Reg_8bit|divfreq2:F1 ; work         ;
;    |divfreq3:F2|           ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 25 (25)          ; |Shift_R_Reg_8bit|divfreq3:F2 ; work         ;
;    |divfreq7:F7|           ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 25 (25)          ; |Shift_R_Reg_8bit|divfreq7:F7 ; work         ;
;    |divfreq:F0|            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |Shift_R_Reg_8bit|divfreq:F0  ; work         ;
;    |skill:F6|              ; 163 (163)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 7 (7)             ; 56 (56)          ; |Shift_R_Reg_8bit|skill:F6    ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; R_color[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_color[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_color[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_color[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; column[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; column[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; column[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; column[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_life[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_life[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_life[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_life[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_life[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_life[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_life[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_life[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dot        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beep       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_defense  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Clear      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; a_defense  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MSB_in     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_up       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_down     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_up       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_down     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_attack   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_attack   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; b_right    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_left     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_right    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_left     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; b_defense                                    ;                   ;         ;
;      - R_color~24                            ; 0                 ; 6       ;
;      - R_color~35                            ; 0                 ; 6       ;
;      - R_color~40                            ; 0                 ; 6       ;
;      - R_color~43                            ; 0                 ; 6       ;
;      - R_color~51                            ; 0                 ; 6       ;
;      - R_color~56                            ; 0                 ; 6       ;
;      - R_color~61                            ; 0                 ; 6       ;
;      - R_color~67                            ; 0                 ; 6       ;
;      - B_color~13                            ; 0                 ; 6       ;
;      - B_color~39                            ; 0                 ; 6       ;
;      - skill:F6|Blife[0]~10                  ; 0                 ; 6       ;
; Clear                                        ;                   ;         ;
;      - G_color[0]~reg0                       ; 0                 ; 0       ;
;      - R_color[7]~reg0                       ; 1                 ; 0       ;
;      - COM[1]~reg0                           ; 1                 ; 0       ;
;      - seg[0]~reg0                           ; 1                 ; 0       ;
;      - bmodule:F5|B_type[0]                  ; 0                 ; 0       ;
;      - skill:F6|b_attack_times[1]            ; 1                 ; 0       ;
;      - skill:F6|b_attack_times[2]            ; 1                 ; 0       ;
;      - skill:F6|a_attack_times[1]            ; 1                 ; 0       ;
;      - skill:F6|a_attack_times[2]            ; 1                 ; 0       ;
;      - count[0]                              ; 1                 ; 0       ;
;      - count[2]                              ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[1]        ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[2]        ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[3]        ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[4]        ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[5]        ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[6]        ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_down[7]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[1]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[2]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[3]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[4]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[5]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[6]        ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_down[7]        ; 0                 ; 0       ;
;      - column[0]~reg0                        ; 0                 ; 0       ;
;      - column[1]~reg0                        ; 0                 ; 0       ;
;      - amodule:F4|A_type[7]                  ; 0                 ; 0       ;
;      - amodule:F4|columnA[0]                 ; 1                 ; 0       ;
;      - bmodule:F5|columnB[0]                 ; 0                 ; 0       ;
;      - amodule:F4|columnA[1]                 ; 1                 ; 0       ;
;      - bmodule:F5|columnB[1]                 ; 0                 ; 0       ;
;      - R_color[0]~reg0                       ; 1                 ; 0       ;
;      - R_color[1]~reg0                       ; 1                 ; 0       ;
;      - R_color[2]~reg0                       ; 1                 ; 0       ;
;      - R_color[3]~reg0                       ; 0                 ; 0       ;
;      - R_color[4]~reg0                       ; 1                 ; 0       ;
;      - R_color[5]~reg0                       ; 1                 ; 0       ;
;      - R_color[6]~reg0                       ; 1                 ; 0       ;
;      - G_color[1]~reg0                       ; 0                 ; 0       ;
;      - G_color[2]~reg0                       ; 1                 ; 0       ;
;      - G_color[3]~reg0                       ; 0                 ; 0       ;
;      - G_color[4]~reg0                       ; 0                 ; 0       ;
;      - G_color[5]~reg0                       ; 1                 ; 0       ;
;      - G_color[6]~reg0                       ; 1                 ; 0       ;
;      - G_color[7]~reg0                       ; 1                 ; 0       ;
;      - B_color[0]~reg0                       ; 1                 ; 0       ;
;      - B_color[1]~reg0                       ; 0                 ; 0       ;
;      - B_color[2]~reg0                       ; 0                 ; 0       ;
;      - B_color[3]~reg0                       ; 1                 ; 0       ;
;      - B_color[4]~reg0                       ; 1                 ; 0       ;
;      - B_color[5]~reg0                       ; 1                 ; 0       ;
;      - B_color[6]~reg0                       ; 1                 ; 0       ;
;      - B_color[7]~reg0                       ; 1                 ; 0       ;
;      - column[2]~reg0                        ; 0                 ; 0       ;
;      - column[3]~reg0                        ; 0                 ; 0       ;
;      - a_life[0]~reg0                        ; 1                 ; 0       ;
;      - a_life[1]~reg0                        ; 1                 ; 0       ;
;      - a_life[2]~reg0                        ; 1                 ; 0       ;
;      - a_life[3]~reg0                        ; 1                 ; 0       ;
;      - b_life[0]~reg0                        ; 0                 ; 0       ;
;      - b_life[1]~reg0                        ; 0                 ; 0       ;
;      - b_life[2]~reg0                        ; 0                 ; 0       ;
;      - b_life[3]~reg0                        ; 0                 ; 0       ;
;      - seg[1]~reg0                           ; 1                 ; 0       ;
;      - seg[2]~reg0                           ; 1                 ; 0       ;
;      - seg[3]~reg0                           ; 1                 ; 0       ;
;      - seg[4]~reg0                           ; 1                 ; 0       ;
;      - seg[5]~reg0                           ; 1                 ; 0       ;
;      - seg[6]~reg0                           ; 1                 ; 0       ;
;      - COM[0]~reg0                           ; 1                 ; 0       ;
;      - amodule:F4|A_type[0]                  ; 1                 ; 0       ;
;      - skill:F6|a_attack_times[3]            ; 1                 ; 0       ;
;      - skill:F6|a_attack_times[0]            ; 1                 ; 0       ;
;      - skill:F6|b_attack_times[3]            ; 1                 ; 0       ;
;      - skill:F6|b_attack_times[0]            ; 1                 ; 0       ;
;      - bmodule:F5|B_type[1]                  ; 0                 ; 0       ;
;      - amodule:F4|A_type[1]                  ; 0                 ; 0       ;
;      - bmodule:F5|B_type[2]                  ; 1                 ; 0       ;
;      - amodule:F4|A_type[2]                  ; 0                 ; 0       ;
;      - bmodule:F5|B_type[3]                  ; 1                 ; 0       ;
;      - amodule:F4|A_type[3]                  ; 0                 ; 0       ;
;      - bmodule:F5|B_type[4]                  ; 0                 ; 0       ;
;      - amodule:F4|A_type[4]                  ; 1                 ; 0       ;
;      - bmodule:F5|B_type[5]                  ; 0                 ; 0       ;
;      - amodule:F4|A_type[5]                  ; 0                 ; 0       ;
;      - bmodule:F5|B_type[6]                  ; 0                 ; 0       ;
;      - amodule:F4|A_type[6]                  ; 0                 ; 0       ;
;      - bmodule:F5|B_type[7]                  ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_up[0]          ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_up[0]          ; 0                 ; 0       ;
;      - skill:F6|a_attack_type_up[1]          ; 1                 ; 0       ;
;      - skill:F6|b_attack_type_up[1]          ; 1                 ; 0       ;
;      - skill:F6|b_attack_type_up[2]          ; 1                 ; 0       ;
;      - skill:F6|a_attack_type_up[2]          ; 1                 ; 0       ;
;      - skill:F6|a_attack_type_up[3]          ; 1                 ; 0       ;
;      - skill:F6|b_attack_type_up[3]          ; 1                 ; 0       ;
;      - skill:F6|a_attack_type_up[4]          ; 1                 ; 0       ;
;      - skill:F6|b_attack_type_up[4]          ; 1                 ; 0       ;
;      - skill:F6|a_attack_type_up[5]          ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_up[5]          ; 1                 ; 0       ;
;      - skill:F6|a_attack_type_up[6]          ; 1                 ; 0       ;
;      - skill:F6|b_attack_type_up[6]          ; 1                 ; 0       ;
;      - skill:F6|a_attack_type_up[7]          ; 0                 ; 0       ;
;      - skill:F6|b_attack_type_up[7]          ; 0                 ; 0       ;
;      - amodule:F4|columnA[2]                 ; 1                 ; 0       ;
;      - bmodule:F5|columnB[2]                 ; 0                 ; 0       ;
;      - amodule:F4|columnA[3]                 ; 1                 ; 0       ;
;      - bmodule:F5|columnB[3]                 ; 0                 ; 0       ;
;      - skill:F6|Alife[0]                     ; 1                 ; 0       ;
;      - skill:F6|Alife[1]                     ; 1                 ; 0       ;
;      - skill:F6|Alife[2]                     ; 1                 ; 0       ;
;      - skill:F6|Alife[3]                     ; 1                 ; 0       ;
;      - skill:F6|Blife[0]                     ; 0                 ; 0       ;
;      - skill:F6|Blife[1]                     ; 0                 ; 0       ;
;      - skill:F6|Blife[2]                     ; 0                 ; 0       ;
;      - skill:F6|Blife[3]                     ; 0                 ; 0       ;
;      - skill:F6|Beep                         ; 1                 ; 0       ;
;      - count[3]~0                            ; 1                 ; 0       ;
;      - count[1]~1                            ; 0                 ; 0       ;
;      - skill:F6|cc[3]                        ; 0                 ; 0       ;
;      - skill:F6|cc[2]                        ; 0                 ; 0       ;
;      - skill:F6|cc[1]                        ; 0                 ; 0       ;
;      - skill:F6|cc[0]                        ; 0                 ; 0       ;
;      - skill:F6|ccb[3]                       ; 0                 ; 0       ;
;      - skill:F6|ccb[2]                       ; 0                 ; 0       ;
;      - skill:F6|ccb[1]                       ; 0                 ; 0       ;
;      - skill:F6|ccb[0]                       ; 0                 ; 0       ;
;      - skill:F6|a_attack_column[0]~_emulated ; 1                 ; 0       ;
;      - skill:F6|a_attack_column[0]~2         ; 1                 ; 0       ;
;      - skill:F6|b_attack_column[0]~_emulated ; 0                 ; 0       ;
;      - skill:F6|b_attack_column[0]~2         ; 1                 ; 0       ;
;      - skill:F6|b_attack_column[1]~_emulated ; 0                 ; 0       ;
;      - skill:F6|b_attack_column[1]~6         ; 0                 ; 0       ;
;      - skill:F6|a_attack_column[1]~_emulated ; 1                 ; 0       ;
;      - skill:F6|a_attack_column[1]~6         ; 0                 ; 0       ;
;      - skill:F6|a_attack_column[2]~_emulated ; 1                 ; 0       ;
;      - skill:F6|a_attack_column[2]~10        ; 0                 ; 0       ;
;      - skill:F6|b_attack_column[2]~_emulated ; 0                 ; 0       ;
;      - skill:F6|b_attack_column[2]~10        ; 1                 ; 0       ;
;      - skill:F6|a_attack_column[3]~_emulated ; 1                 ; 0       ;
;      - skill:F6|a_attack_column[3]~14        ; 1                 ; 0       ;
;      - skill:F6|b_attack_column[3]~_emulated ; 0                 ; 0       ;
;      - skill:F6|b_attack_column[3]~14        ; 0                 ; 0       ;
;      - skill:F6|a_attack_column[0]~1         ; 1                 ; 0       ;
;      - skill:F6|b_attack_column[0]~1         ; 1                 ; 0       ;
;      - skill:F6|b_attack_column[1]~5         ; 0                 ; 0       ;
;      - skill:F6|a_attack_column[1]~5         ; 0                 ; 0       ;
;      - skill:F6|a_attack_column[2]~9         ; 1                 ; 0       ;
;      - skill:F6|b_attack_column[2]~9         ; 1                 ; 0       ;
;      - skill:F6|a_attack_column[3]~13        ; 0                 ; 0       ;
;      - skill:F6|b_attack_column[3]~13        ; 0                 ; 0       ;
; a_defense                                    ;                   ;         ;
;      - G_color~27                            ; 1                 ; 6       ;
;      - G_color~35                            ; 1                 ; 6       ;
;      - G_color~43                            ; 1                 ; 6       ;
;      - G_color~51                            ; 1                 ; 6       ;
;      - G_color~55                            ; 1                 ; 6       ;
;      - G_color~59                            ; 1                 ; 6       ;
;      - G_color~63                            ; 1                 ; 6       ;
;      - G_color~68                            ; 1                 ; 6       ;
;      - G_color~73                            ; 1                 ; 6       ;
;      - B_color~38                            ; 1                 ; 6       ;
;      - G_color~74                            ; 1                 ; 6       ;
;      - G_color~75                            ; 1                 ; 6       ;
;      - G_color~76                            ; 1                 ; 6       ;
;      - G_color~77                            ; 1                 ; 6       ;
;      - skill:F6|Alife[0]~1                   ; 1                 ; 6       ;
; MSB_in                                       ;                   ;         ;
;      - bmodule:F5|B_type~0                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~1                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~11                  ; 1                 ; 6       ;
;      - bmodule:F5|B_type~11                  ; 1                 ; 6       ;
; b_up                                         ;                   ;         ;
;      - bmodule:F5|B_type~0                   ; 0                 ; 6       ;
;      - bmodule:F5|B_type[1]~1                ; 0                 ; 6       ;
;      - bmodule:F5|B_type[1]~2                ; 0                 ; 6       ;
;      - bmodule:F5|B_type~5                   ; 0                 ; 6       ;
;      - bmodule:F5|B_type~6                   ; 0                 ; 6       ;
;      - bmodule:F5|B_type~7                   ; 0                 ; 6       ;
;      - bmodule:F5|B_type~8                   ; 0                 ; 6       ;
;      - bmodule:F5|B_type~9                   ; 0                 ; 6       ;
;      - bmodule:F5|B_type~10                  ; 0                 ; 6       ;
;      - bmodule:F5|B_type~11                  ; 0                 ; 6       ;
; b_down                                       ;                   ;         ;
;      - bmodule:F5|B_type[1]~1                ; 0                 ; 6       ;
; a_up                                         ;                   ;         ;
;      - amodule:F4|A_type[7]                  ; 1                 ; 6       ;
;      - amodule:F4|A_type~1                   ; 1                 ; 6       ;
;      - amodule:F4|A_type[4]~2                ; 1                 ; 6       ;
;      - amodule:F4|A_type[4]~3                ; 1                 ; 6       ;
;      - amodule:F4|A_type~4                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~5                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~6                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~7                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~8                   ; 1                 ; 6       ;
;      - amodule:F4|A_type~9                   ; 1                 ; 6       ;
; a_down                                       ;                   ;         ;
;      - amodule:F4|A_type[7]~0                ; 1                 ; 6       ;
;      - amodule:F4|A_type[4]~3                ; 1                 ; 6       ;
; a_attack                                     ;                   ;         ;
;      - skill:F6|always0~0                    ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~2           ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up[1]~3        ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~4           ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~5           ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~6           ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~7           ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~8           ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~9           ; 0                 ; 6       ;
;      - skill:F6|cc[0]~1                      ; 0                 ; 6       ;
;      - skill:F6|a_attack_column[0]~20        ; 0                 ; 6       ;
;      - skill:F6|a_attack_type_up~11          ; 0                 ; 6       ;
; b_attack                                     ;                   ;         ;
;      - skill:F6|always0~1                    ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_down[7]~9      ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~2           ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~3           ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~4           ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~5           ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~6           ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~7           ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~8           ; 0                 ; 6       ;
;      - skill:F6|ccb[0]~1                     ; 0                 ; 6       ;
;      - skill:F6|b_attack_column[1]~20        ; 0                 ; 6       ;
;      - skill:F6|b_attack_type_up~10          ; 0                 ; 6       ;
; CLK                                          ;                   ;         ;
; b_right                                      ;                   ;         ;
;      - bmodule:F5|columnB[0]~0               ; 1                 ; 6       ;
;      - bmodule:F5|columnB[1]~1               ; 1                 ; 6       ;
;      - bmodule:F5|columnB[2]~8               ; 1                 ; 6       ;
; b_left                                       ;                   ;         ;
;      - bmodule:F5|columnB[0]                 ; 0                 ; 6       ;
;      - bmodule:F5|columnB[1]                 ; 0                 ; 6       ;
;      - bmodule:F5|columnB[2]~6               ; 0                 ; 6       ;
;      - bmodule:F5|columnB[2]~7               ; 0                 ; 6       ;
;      - bmodule:F5|columnB[2]~8               ; 0                 ; 6       ;
;      - bmodule:F5|columnB[3]~10              ; 0                 ; 6       ;
; a_right                                      ;                   ;         ;
;      - amodule:F4|columnA[0]~0               ; 0                 ; 6       ;
;      - amodule:F4|columnA[1]~1               ; 0                 ; 6       ;
;      - amodule:F4|columnA[2]~8               ; 0                 ; 6       ;
; a_left                                       ;                   ;         ;
;      - amodule:F4|columnA[0]                 ; 0                 ; 6       ;
;      - amodule:F4|columnA[1]                 ; 0                 ; 6       ;
;      - amodule:F4|columnA[2]~6               ; 0                 ; 6       ;
;      - amodule:F4|columnA[2]~7               ; 0                 ; 6       ;
;      - amodule:F4|columnA[2]~8               ; 0                 ; 6       ;
;      - amodule:F4|columnA[3]~10              ; 0                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+----------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location           ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; B_color[3]~41                    ; LCCOMB_X13_Y20_N0  ; 15      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; B_color[3]~48                    ; LCCOMB_X13_Y21_N14 ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; CLK                              ; PIN_22             ; 79      ; Clock                                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Clear                            ; PIN_129            ; 152     ; Async. clear, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; a_left                           ; PIN_115            ; 6       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; a_up                             ; PIN_133            ; 10      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; always1~1                        ; LCCOMB_X14_Y23_N22 ; 7       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; amodule:F4|A_type[4]~3           ; LCCOMB_X17_Y21_N26 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; b_left                           ; PIN_120            ; 6       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; bmodule:F5|B_type[1]~4           ; LCCOMB_X17_Y22_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; divfreq2:F1|CLK_div2             ; FF_X3_Y11_N19      ; 12      ; Clock                                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; divfreq2:F1|LessThan0~8          ; LCCOMB_X3_Y11_N30  ; 27      ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divfreq3:F2|CLK_div3             ; FF_X1_Y7_N3        ; 49      ; Clock                                    ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; divfreq3:F2|LessThan0~8          ; LCCOMB_X2_Y5_N26   ; 26      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; divfreq7:F7|CLK_div5             ; FF_X28_Y17_N17     ; 2       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; divfreq7:F7|LessThan0~8          ; LCCOMB_X29_Y17_N26 ; 26      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; divfreq:F0|CLK_div               ; FF_X3_Y11_N9       ; 75      ; Clock                                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; skill:F6|Alife[0]~1              ; LCCOMB_X18_Y23_N6  ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; skill:F6|Blife[0]~10             ; LCCOMB_X17_Y20_N12 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; skill:F6|a_attack_column[0]~20   ; LCCOMB_X16_Y20_N0  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; skill:F6|a_attack_type_up[1]~3   ; LCCOMB_X13_Y22_N28 ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; skill:F6|always0~0               ; LCCOMB_X12_Y22_N10 ; 11      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; skill:F6|always0~1               ; LCCOMB_X16_Y21_N26 ; 11      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; skill:F6|b_attack_column[1]~20   ; LCCOMB_X16_Y23_N16 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; skill:F6|b_attack_type_down[7]~9 ; LCCOMB_X19_Y21_N26 ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
+----------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                 ;
+----------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                 ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                  ; PIN_22        ; 79      ; 22                                   ; Global Clock         ; GCLK4            ; --                        ;
; divfreq2:F1|CLK_div2 ; FF_X3_Y11_N19 ; 12      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; divfreq3:F2|CLK_div3 ; FF_X1_Y7_N3   ; 49      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; divfreq:F0|CLK_div   ; FF_X3_Y11_N9  ; 75      ; 2                                    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; Clear~input                           ; 152     ;
; count[3]                              ; 77      ;
; count[2]                              ; 65      ;
; count[1]                              ; 62      ;
; count[0]                              ; 50      ;
; divfreq2:F1|LessThan0~8               ; 27      ;
; divfreq7:F7|LessThan0~8               ; 26      ;
; divfreq3:F2|LessThan0~8               ; 26      ;
; skill:F6|ccb[0]~0                     ; 21      ;
; skill:F6|cc[0]~0                      ; 21      ;
; bmodule:F5|columnB[1]                 ; 17      ;
; bmodule:F5|columnB[2]                 ; 16      ;
; LessThan0~0                           ; 16      ;
; bmodule:F5|columnB[0]                 ; 16      ;
; a_defense~input                       ; 15      ;
; B_color[3]~41                         ; 15      ;
; LessThan1~0                           ; 15      ;
; amodule:F4|columnA[0]                 ; 15      ;
; skill:F6|a_attack_type_up[1]~3        ; 14      ;
; skill:F6|b_attack_type_down[7]~9      ; 14      ;
; amodule:F4|columnA[2]                 ; 14      ;
; amodule:F4|columnA[1]                 ; 14      ;
; bmodule:F5|columnB[3]                 ; 13      ;
; amodule:F4|columnA[3]                 ; 13      ;
; B_color[7]~11                         ; 13      ;
; b_attack~input                        ; 12      ;
; a_attack~input                        ; 12      ;
; B_color[7]~4                          ; 12      ;
; skill:F6|b_attack_times[0]            ; 12      ;
; skill:F6|a_attack_times[0]            ; 12      ;
; b_defense~input                       ; 11      ;
; skill:F6|always0~1                    ; 11      ;
; skill:F6|always0~0                    ; 11      ;
; skill:F6|b_attack_times[1]            ; 11      ;
; skill:F6|a_attack_times[1]            ; 11      ;
; amodule:F4|A_type[7]                  ; 11      ;
; a_up~input                            ; 10      ;
; b_up~input                            ; 10      ;
; amodule:F4|A_type[6]                  ; 10      ;
; amodule:F4|A_type[5]                  ; 10      ;
; amodule:F4|A_type[4]                  ; 10      ;
; amodule:F4|A_type[3]                  ; 10      ;
; bmodule:F5|B_type[3]                  ; 10      ;
; amodule:F4|A_type[2]                  ; 10      ;
; bmodule:F5|B_type[1]                  ; 10      ;
; skill:F6|b_attack_times[2]            ; 10      ;
; skill:F6|b_attack_times[3]            ; 10      ;
; skill:F6|a_attack_times[2]            ; 10      ;
; skill:F6|a_attack_times[3]            ; 10      ;
; R_color[6]~78                         ; 9       ;
; skill:F6|a_attack_column[1]~6         ; 9       ;
; G_color[7]~41                         ; 9       ;
; bmodule:F5|B_type[6]                  ; 9       ;
; bmodule:F5|B_type[5]                  ; 9       ;
; bmodule:F5|B_type[4]                  ; 9       ;
; bmodule:F5|B_type[2]                  ; 9       ;
; amodule:F4|A_type[1]                  ; 9       ;
; amodule:F4|A_type[0]                  ; 9       ;
; COM[1]~reg0                           ; 9       ;
; COM[0]~reg0                           ; 9       ;
; skill:F6|a_attack_column[2]~10        ; 8       ;
; skill:F6|b_attack_column[0]~2         ; 8       ;
; skill:F6|a_attack_column[0]~2         ; 8       ;
; bmodule:F5|B_type[1]~4                ; 8       ;
; G_color~32                            ; 8       ;
; bmodule:F5|B_type[0]                  ; 8       ;
; amodule:F4|A_type[4]~3                ; 7       ;
; B_color[7]~15                         ; 7       ;
; B_color[7]~10                         ; 7       ;
; bmodule:F5|B_type[7]                  ; 7       ;
; always1~1                             ; 7       ;
; R_color[0]~28                         ; 7       ;
; R_color[0]~25                         ; 7       ;
; always1~0                             ; 7       ;
; a_left~input                          ; 6       ;
; b_left~input                          ; 6       ;
; R_color[0]~83                         ; 6       ;
; skill:F6|b_attack_column[2]~10        ; 6       ;
; skill:F6|b_attack_column[1]~6         ; 6       ;
; skill:F6|b_attack_type_up[7]          ; 6       ;
; skill:F6|a_attack_type_up[7]          ; 6       ;
; B_color[7]~7                          ; 6       ;
; G_color[7]~46                         ; 6       ;
; G_color[7]~45                         ; 6       ;
; column~4                              ; 6       ;
; Equal2~0                              ; 6       ;
; skill:F6|b_attack_type_down[2]        ; 6       ;
; skill:F6|ccb[0]~1                     ; 5       ;
; skill:F6|cc[0]~1                      ; 5       ;
; skill:F6|Blife[0]~10                  ; 5       ;
; skill:F6|Alife[0]~1                   ; 5       ;
; skill:F6|b_attack_column[3]~14        ; 5       ;
; skill:F6|a_attack_column[3]~14        ; 5       ;
; skill:F6|Equal12~0                    ; 5       ;
; skill:F6|ccb[0]                       ; 5       ;
; skill:F6|Equal0~0                     ; 5       ;
; skill:F6|cc[0]                        ; 5       ;
; skill:F6|a_attack_type_up[2]          ; 5       ;
; skill:F6|b_attack_type_up[2]          ; 5       ;
; R_color~44                            ; 5       ;
; G_color~25                            ; 5       ;
; skill:F6|a_attack_type_down[2]        ; 5       ;
; skill:F6|b_attack_type_down[6]        ; 5       ;
; skill:F6|b_attack_type_down[5]        ; 5       ;
; skill:F6|b_attack_type_down[4]        ; 5       ;
; skill:F6|b_attack_type_down[3]        ; 5       ;
; skill:F6|b_attack_type_down[1]        ; 5       ;
; MSB_in~input                          ; 4       ;
; B_color[7]~78                         ; 4       ;
; skill:F6|b_attack_column[1]~20        ; 4       ;
; skill:F6|a_attack_column[0]~20        ; 4       ;
; skill:F6|b_attack_times[3]~0          ; 4       ;
; skill:F6|ccb[1]                       ; 4       ;
; skill:F6|ccb[2]                       ; 4       ;
; skill:F6|a_attack_times[3]~0          ; 4       ;
; skill:F6|cc[1]                        ; 4       ;
; skill:F6|cc[2]                        ; 4       ;
; skill:F6|b_attack_type_up[6]          ; 4       ;
; skill:F6|a_attack_type_up[6]          ; 4       ;
; skill:F6|b_attack_type_up[5]          ; 4       ;
; skill:F6|a_attack_type_up[5]          ; 4       ;
; skill:F6|b_attack_type_up[4]          ; 4       ;
; skill:F6|a_attack_type_up[4]          ; 4       ;
; skill:F6|b_attack_type_up[3]          ; 4       ;
; skill:F6|a_attack_type_up[3]          ; 4       ;
; B_color[3]~37                         ; 4       ;
; skill:F6|b_attack_type_up[1]          ; 4       ;
; skill:F6|a_attack_type_up[1]          ; 4       ;
; B_color[7]~9                          ; 4       ;
; B_color[2]~reg0                       ; 4       ;
; skill:F6|a_attack_type_down[6]        ; 4       ;
; skill:F6|a_attack_type_down[5]        ; 4       ;
; skill:F6|a_attack_type_down[4]        ; 4       ;
; skill:F6|a_attack_type_down[3]        ; 4       ;
; skill:F6|a_attack_type_down[1]        ; 4       ;
; a_right~input                         ; 3       ;
; b_right~input                         ; 3       ;
; skill:F6|b_attack_column[3]~13        ; 3       ;
; skill:F6|a_attack_column[3]~13        ; 3       ;
; skill:F6|b_attack_column[2]~9         ; 3       ;
; skill:F6|a_attack_column[2]~9         ; 3       ;
; skill:F6|a_attack_column[1]~5         ; 3       ;
; skill:F6|b_attack_column[1]~5         ; 3       ;
; skill:F6|b_attack_column[0]~1         ; 3       ;
; skill:F6|a_attack_column[0]~1         ; 3       ;
; R_color~75                            ; 3       ;
; G_color~78                            ; 3       ;
; R_color~73                            ; 3       ;
; skill:F6|ccb[0]~4                     ; 3       ;
; skill:F6|cc[0]~4                      ; 3       ;
; skill:F6|ccb[3]                       ; 3       ;
; skill:F6|cc[3]                        ; 3       ;
; amodule:F4|Equal0~1                   ; 3       ;
; skill:F6|Blife[3]                     ; 3       ;
; skill:F6|Blife[2]                     ; 3       ;
; skill:F6|Blife[1]                     ; 3       ;
; skill:F6|Alife[3]                     ; 3       ;
; skill:F6|Alife[2]                     ; 3       ;
; skill:F6|Alife[1]                     ; 3       ;
; B_color~24                            ; 3       ;
; G_color~50                            ; 3       ;
; G_color~42                            ; 3       ;
; R_color[0]~72                         ; 3       ;
; G_color~31                            ; 3       ;
; R_color[0]~46                         ; 3       ;
; R_color[0]~30                         ; 3       ;
; B_color[7]~reg0                       ; 3       ;
; B_color[6]~reg0                       ; 3       ;
; B_color[5]~reg0                       ; 3       ;
; B_color[1]~reg0                       ; 3       ;
; B_color[0]~reg0                       ; 3       ;
; G_color[7]~reg0                       ; 3       ;
; G_color[6]~reg0                       ; 3       ;
; G_color[5]~reg0                       ; 3       ;
; G_color[4]~reg0                       ; 3       ;
; G_color[3]~reg0                       ; 3       ;
; G_color[2]~reg0                       ; 3       ;
; G_color[1]~reg0                       ; 3       ;
; G_color[0]~reg0                       ; 3       ;
; R_color[7]~reg0                       ; 3       ;
; R_color[6]~reg0                       ; 3       ;
; R_color[5]~reg0                       ; 3       ;
; R_color[3]~reg0                       ; 3       ;
; R_color[1]~reg0                       ; 3       ;
; R_color[0]~reg0                       ; 3       ;
; skill:F6|b_attack_type_down[7]        ; 3       ;
; a_down~input                          ; 2       ;
; ~GND                                  ; 2       ;
; R_color[0]~77                         ; 2       ;
; Equal2~1                              ; 2       ;
; skill:F6|ccb[0]~2                     ; 2       ;
; skill:F6|cc~2                         ; 2       ;
; skill:F6|Blife[0]~0                   ; 2       ;
; bmodule:F5|columnB[2]~8               ; 2       ;
; amodule:F4|columnA[2]~8               ; 2       ;
; skill:F6|LessThan2~0                  ; 2       ;
; skill:F6|LessThan1~0                  ; 2       ;
; divfreq7:F7|CLK_div5                  ; 2       ;
; Equal12~0                             ; 2       ;
; skill:F6|Blife[0]                     ; 2       ;
; skill:F6|Alife[0]                     ; 2       ;
; column~14                             ; 2       ;
; column~9                              ; 2       ;
; B_color[3]~48                         ; 2       ;
; B_color~45                            ; 2       ;
; B_color~31                            ; 2       ;
; skill:F6|b_attack_type_up[0]          ; 2       ;
; skill:F6|a_attack_type_up[0]          ; 2       ;
; B_color~8                             ; 2       ;
; G_color[7]~44                         ; 2       ;
; G_color~35                            ; 2       ;
; B_color~5                             ; 2       ;
; G_color~27                            ; 2       ;
; R_color~67                            ; 2       ;
; R_color~61                            ; 2       ;
; R_color~56                            ; 2       ;
; R_color~52                            ; 2       ;
; R_color~51                            ; 2       ;
; R_color~49                            ; 2       ;
; R_color~40                            ; 2       ;
; R_color~35                            ; 2       ;
; R_color~29                            ; 2       ;
; beep~reg0                             ; 2       ;
; b_life[3]~reg0                        ; 2       ;
; b_life[2]~reg0                        ; 2       ;
; b_life[1]~reg0                        ; 2       ;
; b_life[0]~reg0                        ; 2       ;
; a_life[3]~reg0                        ; 2       ;
; a_life[2]~reg0                        ; 2       ;
; a_life[1]~reg0                        ; 2       ;
; a_life[0]~reg0                        ; 2       ;
; column[3]~reg0                        ; 2       ;
; column[2]~reg0                        ; 2       ;
; R_color[4]~reg0                       ; 2       ;
; R_color[2]~reg0                       ; 2       ;
; divfreq2:F1|Count1[22]                ; 2       ;
; divfreq2:F1|Count1[21]                ; 2       ;
; divfreq2:F1|Count1[20]                ; 2       ;
; divfreq2:F1|Count1[14]                ; 2       ;
; divfreq2:F1|Count1[13]                ; 2       ;
; divfreq2:F1|Count1[12]                ; 2       ;
; divfreq2:F1|Count1[3]                 ; 2       ;
; divfreq2:F1|Count1[2]                 ; 2       ;
; divfreq2:F1|Count1[1]                 ; 2       ;
; divfreq2:F1|Count1[0]                 ; 2       ;
; divfreq2:F1|Count1[4]                 ; 2       ;
; divfreq2:F1|Count1[7]                 ; 2       ;
; divfreq2:F1|Count1[6]                 ; 2       ;
; divfreq2:F1|Count1[5]                 ; 2       ;
; divfreq2:F1|Count1[11]                ; 2       ;
; divfreq2:F1|Count1[10]                ; 2       ;
; divfreq2:F1|Count1[9]                 ; 2       ;
; divfreq2:F1|Count1[8]                 ; 2       ;
; divfreq2:F1|Count1[16]                ; 2       ;
; divfreq2:F1|Count1[15]                ; 2       ;
; divfreq2:F1|Count1[17]                ; 2       ;
; divfreq2:F1|Count1[19]                ; 2       ;
; divfreq2:F1|Count1[18]                ; 2       ;
; divfreq2:F1|Count1[24]                ; 2       ;
; divfreq2:F1|Count1[23]                ; 2       ;
; divfreq7:F7|Count5[7]                 ; 2       ;
; divfreq7:F7|Count5[6]                 ; 2       ;
; divfreq7:F7|Count5[5]                 ; 2       ;
; divfreq7:F7|Count5[4]                 ; 2       ;
; divfreq7:F7|Count5[3]                 ; 2       ;
; divfreq7:F7|Count5[2]                 ; 2       ;
; divfreq7:F7|Count5[1]                 ; 2       ;
; divfreq7:F7|Count5[0]                 ; 2       ;
; divfreq7:F7|Count5[8]                 ; 2       ;
; divfreq7:F7|Count5[10]                ; 2       ;
; divfreq7:F7|Count5[9]                 ; 2       ;
; divfreq7:F7|Count5[11]                ; 2       ;
; divfreq7:F7|Count5[15]                ; 2       ;
; divfreq7:F7|Count5[14]                ; 2       ;
; divfreq7:F7|Count5[13]                ; 2       ;
; divfreq7:F7|Count5[12]                ; 2       ;
; divfreq7:F7|Count5[16]                ; 2       ;
; divfreq7:F7|Count5[17]                ; 2       ;
; divfreq7:F7|Count5[21]                ; 2       ;
; divfreq7:F7|Count5[20]                ; 2       ;
; divfreq7:F7|Count5[19]                ; 2       ;
; divfreq7:F7|Count5[18]                ; 2       ;
; divfreq7:F7|Count5[24]                ; 2       ;
; divfreq7:F7|Count5[23]                ; 2       ;
; divfreq7:F7|Count5[22]                ; 2       ;
; divfreq3:F2|Count3[24]                ; 2       ;
; divfreq3:F2|Count3[23]                ; 2       ;
; divfreq3:F2|Count3[22]                ; 2       ;
; divfreq3:F2|Count3[21]                ; 2       ;
; divfreq3:F2|Count3[20]                ; 2       ;
; divfreq3:F2|Count3[19]                ; 2       ;
; divfreq3:F2|Count3[18]                ; 2       ;
; divfreq3:F2|Count3[17]                ; 2       ;
; divfreq3:F2|Count3[16]                ; 2       ;
; divfreq3:F2|Count3[15]                ; 2       ;
; divfreq3:F2|Count3[14]                ; 2       ;
; divfreq3:F2|Count3[12]                ; 2       ;
; divfreq3:F2|Count3[11]                ; 2       ;
; divfreq3:F2|Count3[3]                 ; 2       ;
; divfreq3:F2|Count3[2]                 ; 2       ;
; divfreq3:F2|Count3[1]                 ; 2       ;
; divfreq3:F2|Count3[0]                 ; 2       ;
; divfreq3:F2|Count3[4]                 ; 2       ;
; divfreq3:F2|Count3[7]                 ; 2       ;
; divfreq3:F2|Count3[6]                 ; 2       ;
; divfreq3:F2|Count3[5]                 ; 2       ;
; divfreq3:F2|Count3[10]                ; 2       ;
; divfreq3:F2|Count3[9]                 ; 2       ;
; divfreq3:F2|Count3[8]                 ; 2       ;
; divfreq3:F2|Count3[13]                ; 2       ;
; skill:F6|a_attack_type_down[7]        ; 2       ;
; column[1]~reg0                        ; 2       ;
; column[0]~reg0                        ; 2       ;
; skill:F6|Blife[3]~feeder              ; 1       ;
; skill:F6|Alife[3]~feeder              ; 1       ;
; b_down~input                          ; 1       ;
; divfreq:F0|CLK_div~0                  ; 1       ;
; divfreq2:F1|CLK_div2~0                ; 1       ;
; count[0]~2                            ; 1       ;
; R_color[0]~82                         ; 1       ;
; R_color~81                            ; 1       ;
; R_color~80                            ; 1       ;
; G_color~89                            ; 1       ;
; G_color~88                            ; 1       ;
; G_color~87                            ; 1       ;
; G_color~86                            ; 1       ;
; G_color~85                            ; 1       ;
; G_color~84                            ; 1       ;
; B_color~80                            ; 1       ;
; B_color~79                            ; 1       ;
; G_color~83                            ; 1       ;
; R_color~79                            ; 1       ;
; G_color~82                            ; 1       ;
; G_color~81                            ; 1       ;
; G_color~80                            ; 1       ;
; G_color~79                            ; 1       ;
; R_color~76                            ; 1       ;
; R_color~74                            ; 1       ;
; skill:F6|b_attack_type_up~10          ; 1       ;
; skill:F6|a_attack_type_up~11          ; 1       ;
; seg~20                                ; 1       ;
; seg~19                                ; 1       ;
; seg~18                                ; 1       ;
; seg~17                                ; 1       ;
; seg~16                                ; 1       ;
; seg~15                                ; 1       ;
; seg~14                                ; 1       ;
; column~36                             ; 1       ;
; skill:F6|b_attack_column[3]~15        ; 1       ;
; skill:F6|a_attack_column[3]~15        ; 1       ;
; skill:F6|b_attack_column[2]~11        ; 1       ;
; skill:F6|a_attack_column[2]~11        ; 1       ;
; skill:F6|a_attack_column[1]~7         ; 1       ;
; skill:F6|b_attack_column[1]~7         ; 1       ;
; skill:F6|b_attack_column[0]~3         ; 1       ;
; skill:F6|a_attack_column[0]~3         ; 1       ;
; skill:F6|ccb[0]~7                     ; 1       ;
; skill:F6|ccb[1]~6                     ; 1       ;
; skill:F6|ccb[2]~5                     ; 1       ;
; skill:F6|Add11~0                      ; 1       ;
; skill:F6|ccb[3]~3                     ; 1       ;
; skill:F6|cc[0]~7                      ; 1       ;
; skill:F6|cc[1]~6                      ; 1       ;
; skill:F6|cc[2]~5                      ; 1       ;
; skill:F6|Add4~0                       ; 1       ;
; skill:F6|cc[3]~3                      ; 1       ;
; divfreq2:F1|LessThan0~7               ; 1       ;
; divfreq2:F1|LessThan0~6               ; 1       ;
; divfreq2:F1|LessThan0~5               ; 1       ;
; divfreq2:F1|LessThan0~4               ; 1       ;
; divfreq2:F1|LessThan0~3               ; 1       ;
; divfreq2:F1|LessThan0~2               ; 1       ;
; divfreq2:F1|LessThan0~1               ; 1       ;
; divfreq2:F1|LessThan0~0               ; 1       ;
; divfreq7:F7|CLK_div5~0                ; 1       ;
; divfreq7:F7|LessThan0~7               ; 1       ;
; divfreq7:F7|LessThan0~6               ; 1       ;
; divfreq7:F7|LessThan0~5               ; 1       ;
; divfreq7:F7|LessThan0~4               ; 1       ;
; divfreq7:F7|LessThan0~3               ; 1       ;
; divfreq7:F7|LessThan0~2               ; 1       ;
; divfreq7:F7|LessThan0~1               ; 1       ;
; divfreq7:F7|LessThan0~0               ; 1       ;
; skill:F6|Beep~0                       ; 1       ;
; skill:F6|Blife[0]~9                   ; 1       ;
; skill:F6|Equal2~4                     ; 1       ;
; skill:F6|Equal2~3                     ; 1       ;
; skill:F6|Equal2~2                     ; 1       ;
; skill:F6|Equal2~1                     ; 1       ;
; skill:F6|Equal2~0                     ; 1       ;
; skill:F6|Equal8~3                     ; 1       ;
; skill:F6|Equal8~2                     ; 1       ;
; skill:F6|Equal8~1                     ; 1       ;
; skill:F6|Equal8~0                     ; 1       ;
; skill:F6|Blife[0]~8                   ; 1       ;
; skill:F6|Blife[0]~7                   ; 1       ;
; skill:F6|Blife[0]~6                   ; 1       ;
; skill:F6|Blife[0]~5                   ; 1       ;
; skill:F6|Blife[0]~4                   ; 1       ;
; skill:F6|Blife[0]~3                   ; 1       ;
; skill:F6|Blife[0]~2                   ; 1       ;
; skill:F6|Blife[0]~1                   ; 1       ;
; skill:F6|Equal3~2                     ; 1       ;
; skill:F6|Equal3~1                     ; 1       ;
; skill:F6|Equal3~0                     ; 1       ;
; skill:F6|Alife[0]~0                   ; 1       ;
; skill:F6|Equal13~3                    ; 1       ;
; skill:F6|Equal13~2                    ; 1       ;
; skill:F6|Equal13~1                    ; 1       ;
; skill:F6|Equal13~0                    ; 1       ;
; skill:F6|Equal19~4                    ; 1       ;
; skill:F6|Equal19~3                    ; 1       ;
; skill:F6|Equal19~2                    ; 1       ;
; skill:F6|Equal19~1                    ; 1       ;
; skill:F6|Equal19~0                    ; 1       ;
; skill:F6|Equal14~2                    ; 1       ;
; skill:F6|Equal14~1                    ; 1       ;
; skill:F6|Equal14~0                    ; 1       ;
; skill:F6|always0~6                    ; 1       ;
; skill:F6|always0~5                    ; 1       ;
; skill:F6|always0~4                    ; 1       ;
; skill:F6|always0~3                    ; 1       ;
; skill:F6|always0~2                    ; 1       ;
; bmodule:F5|columnB[3]~11              ; 1       ;
; bmodule:F5|columnB[3]~10              ; 1       ;
; amodule:F4|columnA[3]~11              ; 1       ;
; amodule:F4|columnA[3]~10              ; 1       ;
; skill:F6|b_attack_column[3]~_emulated ; 1       ;
; skill:F6|a_attack_column[3]~_emulated ; 1       ;
; bmodule:F5|columnB[2]~9               ; 1       ;
; bmodule:F5|columnB[2]~7               ; 1       ;
; bmodule:F5|columnB[2]~6               ; 1       ;
; skill:F6|b_attack_column[2]~_emulated ; 1       ;
; amodule:F4|columnA[2]~9               ; 1       ;
; amodule:F4|columnA[2]~7               ; 1       ;
; amodule:F4|columnA[2]~6               ; 1       ;
; skill:F6|a_attack_column[2]~_emulated ; 1       ;
; amodule:F4|columnA~5                  ; 1       ;
; amodule:F4|columnA~4                  ; 1       ;
; bmodule:F5|columnB~5                  ; 1       ;
; bmodule:F5|columnB~4                  ; 1       ;
; skill:F6|a_attack_column[1]~_emulated ; 1       ;
; skill:F6|b_attack_column[1]~_emulated ; 1       ;
; amodule:F4|columnA~3                  ; 1       ;
; amodule:F4|columnA~2                  ; 1       ;
; bmodule:F5|columnB~3                  ; 1       ;
; bmodule:F5|columnB~2                  ; 1       ;
; skill:F6|b_attack_column[0]~_emulated ; 1       ;
; skill:F6|a_attack_column[0]~_emulated ; 1       ;
; skill:F6|b_attack_type_up~9           ; 1       ;
; skill:F6|a_attack_type_up~10          ; 1       ;
; skill:F6|b_attack_type_up~8           ; 1       ;
; skill:F6|a_attack_type_up~9           ; 1       ;
; skill:F6|b_attack_type_up~7           ; 1       ;
; skill:F6|a_attack_type_up~8           ; 1       ;
; skill:F6|b_attack_type_up~6           ; 1       ;
; skill:F6|a_attack_type_up~7           ; 1       ;
; skill:F6|b_attack_type_up~5           ; 1       ;
; skill:F6|a_attack_type_up~6           ; 1       ;
; skill:F6|a_attack_type_up~5           ; 1       ;
; skill:F6|b_attack_type_up~4           ; 1       ;
; skill:F6|b_attack_type_up~3           ; 1       ;
; skill:F6|a_attack_type_up~4           ; 1       ;
; skill:F6|b_attack_type_up~2           ; 1       ;
; skill:F6|a_attack_type_up~2           ; 1       ;
; bmodule:F5|B_type~11                  ; 1       ;
; amodule:F4|A_type~11                  ; 1       ;
; amodule:F4|A_type~10                  ; 1       ;
; amodule:F4|A_type~9                   ; 1       ;
; bmodule:F5|B_type~10                  ; 1       ;
; amodule:F4|A_type~8                   ; 1       ;
; bmodule:F5|B_type~9                   ; 1       ;
; amodule:F4|A_type~7                   ; 1       ;
; bmodule:F5|B_type~8                   ; 1       ;
; amodule:F4|A_type~6                   ; 1       ;
; bmodule:F5|B_type~7                   ; 1       ;
; amodule:F4|A_type~5                   ; 1       ;
; bmodule:F5|B_type~6                   ; 1       ;
; amodule:F4|A_type~4                   ; 1       ;
; bmodule:F5|B_type~5                   ; 1       ;
; divfreq3:F2|CLK_div3~0                ; 1       ;
; divfreq3:F2|LessThan0~7               ; 1       ;
; divfreq3:F2|LessThan0~6               ; 1       ;
; divfreq3:F2|LessThan0~5               ; 1       ;
; divfreq3:F2|LessThan0~4               ; 1       ;
; divfreq3:F2|LessThan0~3               ; 1       ;
; divfreq3:F2|LessThan0~2               ; 1       ;
; divfreq3:F2|LessThan0~1               ; 1       ;
; divfreq3:F2|LessThan0~0               ; 1       ;
; skill:F6|b_attack_times[1]~4          ; 1       ;
; skill:F6|b_attack_times[2]~3          ; 1       ;
; skill:F6|b_attack_times[0]~2          ; 1       ;
; skill:F6|b_attack_times[3]~1          ; 1       ;
; skill:F6|Add7~0                       ; 1       ;
; skill:F6|a_attack_times[1]~4          ; 1       ;
; skill:F6|a_attack_times[2]~3          ; 1       ;
; skill:F6|a_attack_times[0]~2          ; 1       ;
; skill:F6|a_attack_times[3]~1          ; 1       ;
; skill:F6|Add0~0                       ; 1       ;
; count[1]~1                            ; 1       ;
; count[3]~0                            ; 1       ;
; amodule:F4|A_type[4]~2                ; 1       ;
; amodule:F4|Equal0~0                   ; 1       ;
; divfreq:F0|CLK_div                    ; 1       ;
; amodule:F4|A_type~1                   ; 1       ;
; bmodule:F5|B_type[1]~3                ; 1       ;
; bmodule:F5|B_type[1]~2                ; 1       ;
; bmodule:F5|B_type[1]~1                ; 1       ;
; divfreq2:F1|CLK_div2                  ; 1       ;
; bmodule:F5|B_type~0                   ; 1       ;
; always0~0                             ; 1       ;
; skill:F6|Beep                         ; 1       ;
; WideOr7~0                             ; 1       ;
; WideOr0~0                             ; 1       ;
; WideOr8~0                             ; 1       ;
; WideOr1~0                             ; 1       ;
; WideOr9~0                             ; 1       ;
; WideOr2~0                             ; 1       ;
; WideOr10~0                            ; 1       ;
; WideOr3~0                             ; 1       ;
; WideOr11~0                            ; 1       ;
; WideOr4~0                             ; 1       ;
; WideOr12~0                            ; 1       ;
; WideOr5~0                             ; 1       ;
; WideOr13~0                            ; 1       ;
; WideOr6~0                             ; 1       ;
; column~35                             ; 1       ;
; column~34                             ; 1       ;
; column~33                             ; 1       ;
; column~32                             ; 1       ;
; column~31                             ; 1       ;
; column~30                             ; 1       ;
; column~29                             ; 1       ;
; column~28                             ; 1       ;
; column~27                             ; 1       ;
; column~26                             ; 1       ;
; column~25                             ; 1       ;
; column~24                             ; 1       ;
; column~23                             ; 1       ;
; column~22                             ; 1       ;
; column~21                             ; 1       ;
; column~20                             ; 1       ;
; column~19                             ; 1       ;
; column~18                             ; 1       ;
; column~17                             ; 1       ;
; column~16                             ; 1       ;
; column~15                             ; 1       ;
; column~13                             ; 1       ;
; column~12                             ; 1       ;
; column~11                             ; 1       ;
; column~10                             ; 1       ;
; B_color~77                            ; 1       ;
; B_color~76                            ; 1       ;
; B_color~75                            ; 1       ;
; B_color~74                            ; 1       ;
; B_color~73                            ; 1       ;
; B_color~72                            ; 1       ;
; G_color~77                            ; 1       ;
; B_color~71                            ; 1       ;
; B_color~70                            ; 1       ;
; B_color~69                            ; 1       ;
; B_color~68                            ; 1       ;
; B_color~67                            ; 1       ;
; B_color~66                            ; 1       ;
; B_color~65                            ; 1       ;
; B_color~64                            ; 1       ;
; B_color~63                            ; 1       ;
; G_color~76                            ; 1       ;
; B_color~62                            ; 1       ;
; B_color~61                            ; 1       ;
; B_color~60                            ; 1       ;
; B_color~59                            ; 1       ;
; B_color~58                            ; 1       ;
; B_color~57                            ; 1       ;
; B_color~56                            ; 1       ;
; B_color~55                            ; 1       ;
; G_color~75                            ; 1       ;
; B_color~54                            ; 1       ;
; B_color~53                            ; 1       ;
; B_color~52                            ; 1       ;
; B_color~51                            ; 1       ;
; B_color~50                            ; 1       ;
; B_color~49                            ; 1       ;
; G_color~74                            ; 1       ;
; B_color~47                            ; 1       ;
; B_color~46                            ; 1       ;
; B_color~44                            ; 1       ;
; B_color~43                            ; 1       ;
; B_color~42                            ; 1       ;
; B_color~40                            ; 1       ;
; B_color~39                            ; 1       ;
; B_color~38                            ; 1       ;
; B_color~36                            ; 1       ;
; B_color~35                            ; 1       ;
; column~8                              ; 1       ;
; column~7                              ; 1       ;
; B_color~34                            ; 1       ;
; column~6                              ; 1       ;
; column~5                              ; 1       ;
; G_color~73                            ; 1       ;
; B_color~33                            ; 1       ;
; B_color~32                            ; 1       ;
; B_color~30                            ; 1       ;
; B_color~29                            ; 1       ;
; B_color~28                            ; 1       ;
; B_color~27                            ; 1       ;
; B_color~26                            ; 1       ;
; B_color~25                            ; 1       ;
; B_color~23                            ; 1       ;
; B_color~22                            ; 1       ;
; B_color~21                            ; 1       ;
; B_color~20                            ; 1       ;
; B_color~19                            ; 1       ;
; B_color~18                            ; 1       ;
; B_color~17                            ; 1       ;
; B_color~16                            ; 1       ;
; B_color~14                            ; 1       ;
; B_color~13                            ; 1       ;
; B_color~12                            ; 1       ;
; B_color~6                             ; 1       ;
; G_color~72                            ; 1       ;
; G_color~71                            ; 1       ;
; G_color~70                            ; 1       ;
; G_color~69                            ; 1       ;
; G_color~68                            ; 1       ;
; G_color~67                            ; 1       ;
; G_color~66                            ; 1       ;
; G_color~65                            ; 1       ;
; G_color~64                            ; 1       ;
; G_color~63                            ; 1       ;
; G_color~62                            ; 1       ;
; G_color~61                            ; 1       ;
; G_color~60                            ; 1       ;
; G_color~59                            ; 1       ;
; G_color~58                            ; 1       ;
; G_color~57                            ; 1       ;
; G_color~56                            ; 1       ;
; G_color~55                            ; 1       ;
; G_color~54                            ; 1       ;
; G_color~53                            ; 1       ;
; G_color~52                            ; 1       ;
; G_color~51                            ; 1       ;
; G_color~49                            ; 1       ;
; G_color~48                            ; 1       ;
; G_color~47                            ; 1       ;
; G_color~43                            ; 1       ;
; G_color~40                            ; 1       ;
; G_color~39                            ; 1       ;
; G_color~38                            ; 1       ;
; G_color~37                            ; 1       ;
; G_color~36                            ; 1       ;
; G_color~34                            ; 1       ;
; G_color~33                            ; 1       ;
; G_color~30                            ; 1       ;
; G_color~29                            ; 1       ;
; G_color~28                            ; 1       ;
; G_color~26                            ; 1       ;
; R_color~71                            ; 1       ;
; R_color~70                            ; 1       ;
; R_color~69                            ; 1       ;
; R_color~68                            ; 1       ;
; R_color~66                            ; 1       ;
; R_color~65                            ; 1       ;
; R_color~64                            ; 1       ;
; R_color~63                            ; 1       ;
; R_color~62                            ; 1       ;
; R_color~60                            ; 1       ;
; R_color~59                            ; 1       ;
; R_color~58                            ; 1       ;
; R_color~57                            ; 1       ;
; R_color~55                            ; 1       ;
; R_color~54                            ; 1       ;
; R_color~53                            ; 1       ;
; R_color~50                            ; 1       ;
; R_color~48                            ; 1       ;
; R_color~47                            ; 1       ;
; R_color~45                            ; 1       ;
; R_color~43                            ; 1       ;
; R_color~42                            ; 1       ;
; R_color~41                            ; 1       ;
; R_color~39                            ; 1       ;
; R_color~38                            ; 1       ;
; R_color~37                            ; 1       ;
; R_color~36                            ; 1       ;
; divfreq3:F2|CLK_div3                  ; 1       ;
; R_color~34                            ; 1       ;
; R_color~33                            ; 1       ;
; R_color~32                            ; 1       ;
; R_color~31                            ; 1       ;
; R_color[0]~27                         ; 1       ;
; R_color[0]~26                         ; 1       ;
; R_color~24                            ; 1       ;
; seg[6]~reg0                           ; 1       ;
; seg[5]~reg0                           ; 1       ;
; seg[4]~reg0                           ; 1       ;
; seg[3]~reg0                           ; 1       ;
; seg[2]~reg0                           ; 1       ;
; seg[1]~reg0                           ; 1       ;
; seg[0]~reg0                           ; 1       ;
; B_color[4]~reg0                       ; 1       ;
; B_color[3]~reg0                       ; 1       ;
; divfreq2:F1|Count1[24]~73             ; 1       ;
; divfreq2:F1|Count1[23]~72             ; 1       ;
; divfreq2:F1|Count1[23]~71             ; 1       ;
; divfreq2:F1|Count1[22]~70             ; 1       ;
; divfreq2:F1|Count1[22]~69             ; 1       ;
; divfreq2:F1|Count1[21]~68             ; 1       ;
; divfreq2:F1|Count1[21]~67             ; 1       ;
; divfreq2:F1|Count1[20]~66             ; 1       ;
; divfreq2:F1|Count1[20]~65             ; 1       ;
; divfreq2:F1|Count1[19]~64             ; 1       ;
; divfreq2:F1|Count1[19]~63             ; 1       ;
; divfreq2:F1|Count1[18]~62             ; 1       ;
; divfreq2:F1|Count1[18]~61             ; 1       ;
; divfreq2:F1|Count1[17]~60             ; 1       ;
; divfreq2:F1|Count1[17]~59             ; 1       ;
; divfreq2:F1|Count1[16]~58             ; 1       ;
; divfreq2:F1|Count1[16]~57             ; 1       ;
; divfreq2:F1|Count1[15]~56             ; 1       ;
; divfreq2:F1|Count1[15]~55             ; 1       ;
; divfreq2:F1|Count1[14]~54             ; 1       ;
; divfreq2:F1|Count1[14]~53             ; 1       ;
; divfreq2:F1|Count1[13]~52             ; 1       ;
; divfreq2:F1|Count1[13]~51             ; 1       ;
; divfreq2:F1|Count1[12]~50             ; 1       ;
; divfreq2:F1|Count1[12]~49             ; 1       ;
; divfreq2:F1|Count1[11]~48             ; 1       ;
; divfreq2:F1|Count1[11]~47             ; 1       ;
; divfreq2:F1|Count1[10]~46             ; 1       ;
; divfreq2:F1|Count1[10]~45             ; 1       ;
; divfreq2:F1|Count1[9]~44              ; 1       ;
; divfreq2:F1|Count1[9]~43              ; 1       ;
; divfreq2:F1|Count1[8]~42              ; 1       ;
; divfreq2:F1|Count1[8]~41              ; 1       ;
; divfreq2:F1|Count1[7]~40              ; 1       ;
; divfreq2:F1|Count1[7]~39              ; 1       ;
; divfreq2:F1|Count1[6]~38              ; 1       ;
; divfreq2:F1|Count1[6]~37              ; 1       ;
; divfreq2:F1|Count1[5]~36              ; 1       ;
; divfreq2:F1|Count1[5]~35              ; 1       ;
; divfreq2:F1|Count1[4]~34              ; 1       ;
; divfreq2:F1|Count1[4]~33              ; 1       ;
; divfreq2:F1|Count1[3]~32              ; 1       ;
; divfreq2:F1|Count1[3]~31              ; 1       ;
; divfreq2:F1|Count1[2]~30              ; 1       ;
; divfreq2:F1|Count1[2]~29              ; 1       ;
; divfreq2:F1|Count1[1]~28              ; 1       ;
; divfreq2:F1|Count1[1]~27              ; 1       ;
; divfreq2:F1|Count1[0]~26              ; 1       ;
; divfreq2:F1|Count1[0]~25              ; 1       ;
; divfreq7:F7|Count5[24]~73             ; 1       ;
; divfreq7:F7|Count5[23]~72             ; 1       ;
; divfreq7:F7|Count5[23]~71             ; 1       ;
; divfreq7:F7|Count5[22]~70             ; 1       ;
; divfreq7:F7|Count5[22]~69             ; 1       ;
; divfreq7:F7|Count5[21]~68             ; 1       ;
; divfreq7:F7|Count5[21]~67             ; 1       ;
; divfreq7:F7|Count5[20]~66             ; 1       ;
; divfreq7:F7|Count5[20]~65             ; 1       ;
; divfreq7:F7|Count5[19]~64             ; 1       ;
; divfreq7:F7|Count5[19]~63             ; 1       ;
; divfreq7:F7|Count5[18]~62             ; 1       ;
; divfreq7:F7|Count5[18]~61             ; 1       ;
; divfreq7:F7|Count5[17]~60             ; 1       ;
; divfreq7:F7|Count5[17]~59             ; 1       ;
; divfreq7:F7|Count5[16]~58             ; 1       ;
; divfreq7:F7|Count5[16]~57             ; 1       ;
; divfreq7:F7|Count5[15]~56             ; 1       ;
; divfreq7:F7|Count5[15]~55             ; 1       ;
; divfreq7:F7|Count5[14]~54             ; 1       ;
; divfreq7:F7|Count5[14]~53             ; 1       ;
; divfreq7:F7|Count5[13]~52             ; 1       ;
; divfreq7:F7|Count5[13]~51             ; 1       ;
; divfreq7:F7|Count5[12]~50             ; 1       ;
; divfreq7:F7|Count5[12]~49             ; 1       ;
; divfreq7:F7|Count5[11]~48             ; 1       ;
; divfreq7:F7|Count5[11]~47             ; 1       ;
; divfreq7:F7|Count5[10]~46             ; 1       ;
; divfreq7:F7|Count5[10]~45             ; 1       ;
; divfreq7:F7|Count5[9]~44              ; 1       ;
; divfreq7:F7|Count5[9]~43              ; 1       ;
; divfreq7:F7|Count5[8]~42              ; 1       ;
; divfreq7:F7|Count5[8]~41              ; 1       ;
; divfreq7:F7|Count5[7]~40              ; 1       ;
; divfreq7:F7|Count5[7]~39              ; 1       ;
; divfreq7:F7|Count5[6]~38              ; 1       ;
; divfreq7:F7|Count5[6]~37              ; 1       ;
; divfreq7:F7|Count5[5]~36              ; 1       ;
; divfreq7:F7|Count5[5]~35              ; 1       ;
; divfreq7:F7|Count5[4]~34              ; 1       ;
; divfreq7:F7|Count5[4]~33              ; 1       ;
; divfreq7:F7|Count5[3]~32              ; 1       ;
; divfreq7:F7|Count5[3]~31              ; 1       ;
; divfreq7:F7|Count5[2]~30              ; 1       ;
; divfreq7:F7|Count5[2]~29              ; 1       ;
; divfreq7:F7|Count5[1]~28              ; 1       ;
; divfreq7:F7|Count5[1]~27              ; 1       ;
; divfreq7:F7|Count5[0]~26              ; 1       ;
; divfreq7:F7|Count5[0]~25              ; 1       ;
; divfreq3:F2|Count3[24]~73             ; 1       ;
; divfreq3:F2|Count3[23]~72             ; 1       ;
; divfreq3:F2|Count3[23]~71             ; 1       ;
; divfreq3:F2|Count3[22]~70             ; 1       ;
; divfreq3:F2|Count3[22]~69             ; 1       ;
; divfreq3:F2|Count3[21]~68             ; 1       ;
; divfreq3:F2|Count3[21]~67             ; 1       ;
; divfreq3:F2|Count3[20]~66             ; 1       ;
; divfreq3:F2|Count3[20]~65             ; 1       ;
; divfreq3:F2|Count3[19]~64             ; 1       ;
; divfreq3:F2|Count3[19]~63             ; 1       ;
; divfreq3:F2|Count3[18]~62             ; 1       ;
; divfreq3:F2|Count3[18]~61             ; 1       ;
; divfreq3:F2|Count3[17]~60             ; 1       ;
; divfreq3:F2|Count3[17]~59             ; 1       ;
; divfreq3:F2|Count3[16]~58             ; 1       ;
; divfreq3:F2|Count3[16]~57             ; 1       ;
; divfreq3:F2|Count3[15]~56             ; 1       ;
; divfreq3:F2|Count3[15]~55             ; 1       ;
; divfreq3:F2|Count3[14]~54             ; 1       ;
; divfreq3:F2|Count3[14]~53             ; 1       ;
; divfreq3:F2|Count3[13]~52             ; 1       ;
; divfreq3:F2|Count3[13]~51             ; 1       ;
; divfreq3:F2|Count3[12]~50             ; 1       ;
; divfreq3:F2|Count3[12]~49             ; 1       ;
; divfreq3:F2|Count3[11]~48             ; 1       ;
; divfreq3:F2|Count3[11]~47             ; 1       ;
; divfreq3:F2|Count3[10]~46             ; 1       ;
; divfreq3:F2|Count3[10]~45             ; 1       ;
; divfreq3:F2|Count3[9]~44              ; 1       ;
; divfreq3:F2|Count3[9]~43              ; 1       ;
; divfreq3:F2|Count3[8]~42              ; 1       ;
; divfreq3:F2|Count3[8]~41              ; 1       ;
; divfreq3:F2|Count3[7]~40              ; 1       ;
; divfreq3:F2|Count3[7]~39              ; 1       ;
; divfreq3:F2|Count3[6]~38              ; 1       ;
; divfreq3:F2|Count3[6]~37              ; 1       ;
; divfreq3:F2|Count3[5]~36              ; 1       ;
; divfreq3:F2|Count3[5]~35              ; 1       ;
; divfreq3:F2|Count3[4]~34              ; 1       ;
; divfreq3:F2|Count3[4]~33              ; 1       ;
; divfreq3:F2|Count3[3]~32              ; 1       ;
; divfreq3:F2|Count3[3]~31              ; 1       ;
; divfreq3:F2|Count3[2]~30              ; 1       ;
; divfreq3:F2|Count3[2]~29              ; 1       ;
; divfreq3:F2|Count3[1]~28              ; 1       ;
; divfreq3:F2|Count3[1]~27              ; 1       ;
; divfreq3:F2|Count3[0]~26              ; 1       ;
; divfreq3:F2|Count3[0]~25              ; 1       ;
; amodule:F4|columnA[1]~1               ; 1       ;
; bmodule:F5|columnB[1]~1               ; 1       ;
; amodule:F4|columnA[0]~0               ; 1       ;
; bmodule:F5|columnB[0]~0               ; 1       ;
; skill:F6|a_attack_type_down[7]~19     ; 1       ;
; skill:F6|Add8~14                      ; 1       ;
; skill:F6|Add1~14                      ; 1       ;
; skill:F6|a_attack_type_down[6]~18     ; 1       ;
; skill:F6|a_attack_type_down[6]~17     ; 1       ;
; skill:F6|Add8~13                      ; 1       ;
; skill:F6|Add8~12                      ; 1       ;
; skill:F6|Add1~13                      ; 1       ;
; skill:F6|Add1~12                      ; 1       ;
; skill:F6|a_attack_type_down[5]~16     ; 1       ;
; skill:F6|a_attack_type_down[5]~15     ; 1       ;
; skill:F6|Add8~11                      ; 1       ;
; skill:F6|Add8~10                      ; 1       ;
; skill:F6|Add1~11                      ; 1       ;
; skill:F6|Add1~10                      ; 1       ;
; skill:F6|a_attack_type_down[4]~14     ; 1       ;
; skill:F6|a_attack_type_down[4]~13     ; 1       ;
; skill:F6|Add8~9                       ; 1       ;
; skill:F6|Add8~8                       ; 1       ;
; skill:F6|Add1~9                       ; 1       ;
; skill:F6|Add1~8                       ; 1       ;
; skill:F6|a_attack_type_down[3]~12     ; 1       ;
; skill:F6|a_attack_type_down[3]~11     ; 1       ;
; skill:F6|Add8~7                       ; 1       ;
; skill:F6|Add8~6                       ; 1       ;
; skill:F6|Add1~7                       ; 1       ;
; skill:F6|Add1~6                       ; 1       ;
; skill:F6|Add1~5                       ; 1       ;
; skill:F6|Add1~4                       ; 1       ;
; skill:F6|Add8~5                       ; 1       ;
; skill:F6|Add8~4                       ; 1       ;
; skill:F6|a_attack_type_down[2]~10     ; 1       ;
; skill:F6|a_attack_type_down[2]~9      ; 1       ;
; skill:F6|Add8~3                       ; 1       ;
; skill:F6|Add8~2                       ; 1       ;
; skill:F6|Add1~3                       ; 1       ;
; skill:F6|Add1~2                       ; 1       ;
; skill:F6|Add8~1                       ; 1       ;
; skill:F6|Add8~0                       ; 1       ;
; skill:F6|Add1~1                       ; 1       ;
; skill:F6|Add1~0                       ; 1       ;
; skill:F6|b_attack_type_down[7]~20     ; 1       ;
; skill:F6|b_attack_type_down[6]~19     ; 1       ;
; skill:F6|b_attack_type_down[6]~18     ; 1       ;
; skill:F6|b_attack_type_down[5]~17     ; 1       ;
; skill:F6|b_attack_type_down[5]~16     ; 1       ;
; skill:F6|b_attack_type_down[4]~15     ; 1       ;
; skill:F6|b_attack_type_down[4]~14     ; 1       ;
; skill:F6|b_attack_type_down[3]~13     ; 1       ;
; skill:F6|b_attack_type_down[3]~12     ; 1       ;
; skill:F6|b_attack_type_down[2]~11     ; 1       ;
; skill:F6|b_attack_type_down[2]~10     ; 1       ;
; skill:F6|b_attack_type_down[1]~7      ; 1       ;
; amodule:F4|A_type[7]~0                ; 1       ;
; column[1]~1                           ; 1       ;
; column[0]~0                           ; 1       ;
+---------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 840 / 32,401 ( 3 % )   ;
; C16 interconnects     ; 29 / 1,326 ( 2 % )     ;
; C4 interconnects      ; 451 / 21,816 ( 2 % )   ;
; Direct links          ; 158 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 444 / 10,320 ( 4 % )   ;
; R24 interconnects     ; 36 / 1,289 ( 3 % )     ;
; R4 interconnects      ; 621 / 28,186 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.72) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 47) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 27                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 6                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.30) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 6                            ;
; 19                                           ; 5                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.43) ; Number of LABs  (Total = 47) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 7                            ;
; 6                                               ; 7                            ;
; 7                                               ; 5                            ;
; 8                                               ; 5                            ;
; 9                                               ; 2                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.85) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 59           ; 0            ; 59           ; 0            ; 0            ; 62        ; 59           ; 0            ; 62        ; 62        ; 0            ; 47           ; 0            ; 0            ; 15           ; 0            ; 47           ; 15           ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 62           ; 3            ; 62           ; 62           ; 0         ; 3            ; 62           ; 0         ; 0         ; 62           ; 15           ; 62           ; 62           ; 47           ; 62           ; 15           ; 47           ; 62           ; 62           ; 62           ; 15           ; 62           ; 62           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; R_color[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R_color[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_color[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_color[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; column[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; column[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; column[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; column[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_life[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_life[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_life[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_life[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_life[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_life[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_life[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_life[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dot                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beep               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_defense          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clear              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_defense          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MSB_in             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_up               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_down             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_up               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_down             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_attack           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_attack           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_right            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_left             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_right            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_left             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                ;
+---------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------------------------------+----------------------+-------------------+
; CLK                                               ; CLK                  ; 7.9               ;
; I/O                                               ; divfreq3:F2|CLK_div3 ; 7.1               ;
; I/O                                               ; Clear                ; 1.9               ;
; I/O                                               ; divfreq:F0|CLK_div   ; 1.6               ;
; divfreq:F0|CLK_div,divfreq2:F1|CLK_div2,Clear,I/O ; divfreq3:F2|CLK_div3 ; 1.3               ;
+---------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                    ;
+---------------------------------------+----------------------+-------------------+
; Source Register                       ; Destination Register ; Delay Added in ns ;
+---------------------------------------+----------------------+-------------------+
; divfreq3:F2|CLK_div3                  ; divfreq3:F2|CLK_div3 ; 2.075             ;
; divfreq7:F7|CLK_div5                  ; divfreq7:F7|CLK_div5 ; 2.067             ;
; Clear                                 ; count[3]             ; 1.902             ;
; divfreq2:F1|CLK_div2                  ; divfreq2:F1|CLK_div2 ; 1.892             ;
; divfreq:F0|CLK_div                    ; divfreq:F0|CLK_div   ; 1.892             ;
; skill:F6|b_attack_column[3]~_emulated ; column[3]~reg0       ; 0.456             ;
; skill:F6|b_attack_column[3]~13        ; column[3]~reg0       ; 0.456             ;
; bmodule:F5|columnB[3]                 ; column[3]~reg0       ; 0.456             ;
; skill:F6|b_attack_column[2]~_emulated ; column[2]~reg0       ; 0.450             ;
; skill:F6|b_attack_column[2]~9         ; column[2]~reg0       ; 0.450             ;
; bmodule:F5|columnB[2]                 ; column[2]~reg0       ; 0.450             ;
; count[1]                              ; count[1]             ; 0.411             ;
; count[0]                              ; count[1]             ; 0.411             ;
; skill:F6|a_attack_column[3]~_emulated ; column[3]~reg0       ; 0.410             ;
; skill:F6|a_attack_column[3]~13        ; column[3]~reg0       ; 0.410             ;
; amodule:F4|columnA[3]                 ; column[3]~reg0       ; 0.410             ;
; skill:F6|b_attack_column[1]~_emulated ; column[1]~reg0       ; 0.400             ;
; skill:F6|b_attack_column[1]~5         ; column[1]~reg0       ; 0.400             ;
; bmodule:F5|columnB[1]                 ; column[1]~reg0       ; 0.400             ;
; skill:F6|a_attack_column[2]~_emulated ; column[2]~reg0       ; 0.385             ;
; skill:F6|a_attack_column[2]~9         ; column[2]~reg0       ; 0.385             ;
; amodule:F4|columnA[2]                 ; column[2]~reg0       ; 0.385             ;
; divfreq7:F7|Count5[23]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[24]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[20]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[19]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[18]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[21]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[17]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[16]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[14]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[13]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[12]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[15]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[11]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[9]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[10]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[8]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[6]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[5]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[4]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[3]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[2]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[1]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[0]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[7]                 ; divfreq7:F7|CLK_div5 ; 0.293             ;
; divfreq7:F7|Count5[22]                ; divfreq7:F7|CLK_div5 ; 0.293             ;
; skill:F6|b_attack_column[0]~1         ; skill:F6|Beep        ; 0.250             ;
; skill:F6|b_attack_column[0]~_emulated ; skill:F6|Beep        ; 0.250             ;
; bmodule:F5|columnB[0]                 ; skill:F6|Beep        ; 0.250             ;
; skill:F6|a_attack_column[0]~_emulated ; column[1]~reg0       ; 0.203             ;
; skill:F6|a_attack_column[0]~1         ; column[1]~reg0       ; 0.203             ;
; amodule:F4|columnA[0]                 ; column[1]~reg0       ; 0.203             ;
; count[2]                              ; column[1]~reg0       ; 0.086             ;
; skill:F6|a_attack_column[1]~_emulated ; column[1]~reg0       ; 0.086             ;
; skill:F6|a_attack_column[1]~5         ; column[1]~reg0       ; 0.086             ;
; amodule:F4|columnA[1]                 ; column[1]~reg0       ; 0.086             ;
; count[3]                              ; column[0]~reg0       ; 0.062             ;
; divfreq3:F2|Count3[23]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[22]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[21]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[20]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[19]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[18]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[17]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[16]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[15]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[14]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[13]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[12]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[11]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[10]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[9]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[8]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[7]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[6]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[5]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[4]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[3]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[2]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[1]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[0]                 ; divfreq3:F2|CLK_div3 ; 0.047             ;
; divfreq3:F2|Count3[24]                ; divfreq3:F2|CLK_div3 ; 0.047             ;
; column[3]~reg0                        ; column[3]~reg0       ; 0.041             ;
; a_life[0]~reg0                        ; column[3]~reg0       ; 0.041             ;
; a_life[1]~reg0                        ; column[3]~reg0       ; 0.041             ;
; a_life[2]~reg0                        ; column[3]~reg0       ; 0.041             ;
; b_life[0]~reg0                        ; column[3]~reg0       ; 0.041             ;
; b_life[1]~reg0                        ; column[3]~reg0       ; 0.041             ;
; b_life[2]~reg0                        ; column[3]~reg0       ; 0.041             ;
; b_life[3]~reg0                        ; column[3]~reg0       ; 0.041             ;
; skill:F6|b_attack_times[3]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|b_attack_times[2]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|b_attack_times[0]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|a_attack_times[3]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|a_attack_times[2]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|a_attack_times[0]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|a_attack_times[1]            ; column[3]~reg0       ; 0.041             ;
; skill:F6|b_attack_times[1]            ; column[3]~reg0       ; 0.041             ;
; a_life[3]~reg0                        ; column[3]~reg0       ; 0.041             ;
+---------------------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C10E144C8 for design "Shift_R_Reg_8bit"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 62 total pins
    Info (169086): Pin b_up not assigned to an exact location on the device
    Info (169086): Pin b_down not assigned to an exact location on the device
    Info (169086): Pin a_down not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Shift_R_Reg_8bit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node divfreq:F0|CLK_div 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq:F0|CLK_div~0
Info (176353): Automatically promoted node divfreq3:F2|CLK_div3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq3:F2|CLK_div3~0
Info (176353): Automatically promoted node divfreq2:F1|CLK_div2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq2:F1|CLK_div2~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 3 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  1 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/quartus_hw/final_project/Shift_R_Reg_8bit/output_files/Shift_R_Reg_8bit.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4913 megabytes
    Info: Processing ended: Sun Dec 31 14:24:27 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/quartus_hw/final_project/Shift_R_Reg_8bit/output_files/Shift_R_Reg_8bit.fit.smsg.


