
Timer1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800200  00800200  0000027a  2**0
                  ALLOC, LOAD, DATA
  1 .text         00000100  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      0000002f  00000000  00000000  0000027a  2**0
                  CONTENTS, READONLY
  3 .stack.descriptors.hdr 0000001c  00000000  00000000  000002a9  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000060  00000000  00000000  000002c5  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00001187  00000000  00000000  00000325  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000c1b  00000000  00000000  000014ac  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000003cd  00000000  00000000  000020c7  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000088  00000000  00000000  00002494  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000420  00000000  00000000  0000251c  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000005c  00000000  00000000  0000293c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000040  00000000  00000000  00002998  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000004  000001f8  000001f8  0000026c  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000029d8  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.main    00000028  000001a0  000001a0  00000214  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.TIMER1_clear 0000002e  00000144  00000144  000001b8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .text.TIMER1_init 00000012  000001de  000001de  00000252  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 17 .text.TIMER1_start 00000008  000001f0  000001f0  00000264  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 18 .text.TIMER1_setFrequency 0000002e  00000172  00000172  000001e6  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .text.libgcc.div 00000044  00000100  00000100  00000174  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 20 .text.__dummy_fini 00000002  00000200  00000200  00000274  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 21 .text.__dummy_funcs_on_exit 00000002  00000202  00000202  00000276  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 22 .text.__dummy_simulator_exit 00000002  00000204  00000204  00000278  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 23 .text.exit    00000016  000001c8  000001c8  0000023c  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 24 .text._Exit   00000004  000001fc  000001fc  00000270  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__ctors_end>
   4:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
   8:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
   c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  10:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  14:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  18:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  1c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  20:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  24:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  28:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  2c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  30:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  34:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  38:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  3c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  40:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  44:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  48:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  4c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  50:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  54:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  58:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  5c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  60:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  64:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  68:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  6c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  70:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  74:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  78:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  7c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  80:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  84:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  88:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  8c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  90:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  94:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  98:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  9c:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  a0:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  a4:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  a8:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  ac:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  b0:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  b4:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  b8:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  bc:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  c0:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  c4:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  c8:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  cc:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  d0:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  d4:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  d8:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  dc:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>
  e0:	0c 94 fc 00 	jmp	0x1f8	; 0x1f8 <__bad_interrupt>

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60
  f4:	0e 94 d0 00 	call	0x1a0	; 0x1a0 <main>
  f8:	0c 94 e4 00 	jmp	0x1c8	; 0x1c8 <exit>

000000fc <_exit>:
  fc:	f8 94       	cli

000000fe <__stop_program>:
  fe:	ff cf       	rjmp	.-2      	; 0xfe <__stop_program>

Disassembly of section .text:

000001f8 <__bad_interrupt>:
 1f8:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

Disassembly of section .text.main:

000001a0 <main>:

#include "Timer1.h"

int main(void)
{
	DDRB = 0b11111111;
 1a0:	8f ef       	ldi	r24, 0xFF	; 255
 1a2:	84 b9       	out	0x04, r24	; 4
	
	sei();
 1a4:	78 94       	sei
	
	TIMER1_clear();
 1a6:	0e 94 a2 00 	call	0x144	; 0x144 <TIMER1_clear>
	TIMER1_init();
 1aa:	0e 94 ef 00 	call	0x1de	; 0x1de <TIMER1_init>
	
	TIMER1_setFrequency(2000);
 1ae:	80 ed       	ldi	r24, 0xD0	; 208
 1b0:	97 e0       	ldi	r25, 0x07	; 7
 1b2:	0e 94 b9 00 	call	0x172	; 0x172 <TIMER1_setFrequency>
	OCR1B = 50;
 1b6:	82 e3       	ldi	r24, 0x32	; 50
 1b8:	90 e0       	ldi	r25, 0x00	; 0
 1ba:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 1be:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
	
	TIMER1_start();
 1c2:	0e 94 f8 00 	call	0x1f0	; 0x1f0 <TIMER1_start>
 1c6:	ff cf       	rjmp	.-2      	; 0x1c6 <main+0x26>

Disassembly of section .text.TIMER1_clear:

00000144 <TIMER1_clear>:
void TIMER1_start() {
	TCCR1B = TCCR1B_start_ON;
}

void TIMER1_stop() {
	TCCR1B = TCCR1B_start_OFF;
 144:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7c0080>
 148:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7c0081>
 14c:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7c0085>
 150:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7c0084>
 154:	10 92 87 00 	sts	0x0087, r1	; 0x800087 <__TEXT_REGION_LENGTH__+0x7c0087>
 158:	10 92 86 00 	sts	0x0086, r1	; 0x800086 <__TEXT_REGION_LENGTH__+0x7c0086>
 15c:	10 92 89 00 	sts	0x0089, r1	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 160:	10 92 88 00 	sts	0x0088, r1	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
 164:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 168:	10 92 8a 00 	sts	0x008A, r1	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
 16c:	10 92 6f 00 	sts	0x006F, r1	; 0x80006f <__TEXT_REGION_LENGTH__+0x7c006f>
 170:	08 95       	ret

Disassembly of section .text.TIMER1_init:

000001de <TIMER1_init>:
	OCR1A  = 0; OCR1B  = 0;
	TIMSK1 = 0;
}

void TIMER1_init() {
	TCCR1A = TCCR1A_start;
 1de:	81 e2       	ldi	r24, 0x21	; 33
 1e0:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7c0080>
	TCCR1B = TCCR1B_start_OFF;
 1e4:	80 e1       	ldi	r24, 0x10	; 16
 1e6:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7c0081>
	TIMSK1 = TIMSK1_start;
 1ea:	10 92 6f 00 	sts	0x006F, r1	; 0x80006f <__TEXT_REGION_LENGTH__+0x7c006f>
 1ee:	08 95       	ret

Disassembly of section .text.TIMER1_start:

000001f0 <TIMER1_start>:
}

void TIMER1_start() {
	TCCR1B = TCCR1B_start_ON;
 1f0:	81 e1       	ldi	r24, 0x11	; 17
 1f2:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7c0081>
 1f6:	08 95       	ret

Disassembly of section .text.TIMER1_setFrequency:

00000172 <TIMER1_setFrequency>:
void TIMER1_stop() {
	TCCR1B = TCCR1B_start_OFF;
}

bool TIMER1_setFrequency(uint16_t freq) {
	if (freq == 0) {
 172:	00 97       	sbiw	r24, 0x00	; 0
 174:	99 f0       	breq	.+38     	; 0x19c <TIMER1_setFrequency+0x2a>
		return false;
	}
	
	uint16_t TOP = F_CPU / (freq * TIMER1_PRESCALER * 2) - 1;
 176:	9c 01       	movw	r18, r24
 178:	22 0f       	add	r18, r18
 17a:	33 1f       	adc	r19, r19
 17c:	40 e0       	ldi	r20, 0x00	; 0
 17e:	50 e0       	ldi	r21, 0x00	; 0
 180:	60 e0       	ldi	r22, 0x00	; 0
 182:	74 e2       	ldi	r23, 0x24	; 36
 184:	84 ef       	ldi	r24, 0xF4	; 244
 186:	90 e0       	ldi	r25, 0x00	; 0
 188:	0e 94 80 00 	call	0x100	; 0x100 <_etext>
 18c:	21 50       	subi	r18, 0x01	; 1
 18e:	31 09       	sbc	r19, r1
	
	// Проверки
	
	OCR1A = TOP;
 190:	30 93 89 00 	sts	0x0089, r19	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 194:	20 93 88 00 	sts	0x0088, r18	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
	return true;
 198:	81 e0       	ldi	r24, 0x01	; 1
 19a:	08 95       	ret
	TCCR1B = TCCR1B_start_OFF;
}

bool TIMER1_setFrequency(uint16_t freq) {
	if (freq == 0) {
		return false;
 19c:	80 e0       	ldi	r24, 0x00	; 0
	
	// Проверки
	
	OCR1A = TOP;
	return true;
 19e:	08 95       	ret

Disassembly of section .text.libgcc.div:

00000100 <__udivmodsi4>:
 100:	a1 e2       	ldi	r26, 0x21	; 33
 102:	1a 2e       	mov	r1, r26
 104:	aa 1b       	sub	r26, r26
 106:	bb 1b       	sub	r27, r27
 108:	fd 01       	movw	r30, r26
 10a:	0d c0       	rjmp	.+26     	; 0x126 <__udivmodsi4_ep>

0000010c <__udivmodsi4_loop>:
 10c:	aa 1f       	adc	r26, r26
 10e:	bb 1f       	adc	r27, r27
 110:	ee 1f       	adc	r30, r30
 112:	ff 1f       	adc	r31, r31
 114:	a2 17       	cp	r26, r18
 116:	b3 07       	cpc	r27, r19
 118:	e4 07       	cpc	r30, r20
 11a:	f5 07       	cpc	r31, r21
 11c:	20 f0       	brcs	.+8      	; 0x126 <__udivmodsi4_ep>
 11e:	a2 1b       	sub	r26, r18
 120:	b3 0b       	sbc	r27, r19
 122:	e4 0b       	sbc	r30, r20
 124:	f5 0b       	sbc	r31, r21

00000126 <__udivmodsi4_ep>:
 126:	66 1f       	adc	r22, r22
 128:	77 1f       	adc	r23, r23
 12a:	88 1f       	adc	r24, r24
 12c:	99 1f       	adc	r25, r25
 12e:	1a 94       	dec	r1
 130:	69 f7       	brne	.-38     	; 0x10c <__udivmodsi4_loop>
 132:	60 95       	com	r22
 134:	70 95       	com	r23
 136:	80 95       	com	r24
 138:	90 95       	com	r25
 13a:	9b 01       	movw	r18, r22
 13c:	ac 01       	movw	r20, r24
 13e:	bd 01       	movw	r22, r26
 140:	cf 01       	movw	r24, r30
 142:	08 95       	ret

Disassembly of section .text.__dummy_fini:

00000200 <_fini>:
 200:	08 95       	ret

Disassembly of section .text.__dummy_funcs_on_exit:

00000202 <__funcs_on_exit>:
 202:	08 95       	ret

Disassembly of section .text.__dummy_simulator_exit:

00000204 <__simulator_exit>:
 204:	08 95       	ret

Disassembly of section .text.exit:

000001c8 <exit>:
 1c8:	ec 01       	movw	r28, r24
 1ca:	0e 94 01 01 	call	0x202	; 0x202 <__funcs_on_exit>
 1ce:	0e 94 00 01 	call	0x200	; 0x200 <_fini>
 1d2:	ce 01       	movw	r24, r28
 1d4:	0e 94 02 01 	call	0x204	; 0x204 <__simulator_exit>
 1d8:	ce 01       	movw	r24, r28
 1da:	0e 94 fe 00 	call	0x1fc	; 0x1fc <_Exit>

Disassembly of section .text._Exit:

000001fc <_Exit>:
 1fc:	0e 94 7e 00 	call	0xfc	; 0xfc <_exit>
