# 2.5 半加算器と全加算器の構成

本節では、デジタル回路で最も基本的かつ重要な演算処理の1つである**加算器（Adder）**について学びます。  
まずは1ビット同士の加算を行う**半加算器（Half Adder）**と、キャリー入力を含めた**全加算器（Full Adder）**の構成と動作を理解します。

---

## 🔹 半加算器（Half Adder）

- 入力：A, B（1ビット同士の加算）
- 出力：
  - **Sum（S）** = A ⊕ B
  - **Carry（C）** = A・B

### 真理値表：

| A | B | S = A⊕B | C = A・B |
|---|---|----------|-----------|
| 0 | 0 |    0     |     0     |
| 0 | 1 |    1     |     0     |
| 1 | 0 |    1     |     0     |
| 1 | 1 |    0     |     1     |

> 図2.5-1：半加算器の構成図  
> `![図2.5-1 Half Adder構成](../images/chapter2_half_adder.png)`

- **XOR** でSum、**AND** でCarryを生成

---

## 🔹 全加算器（Full Adder）

- 入力：A, B, C<sub>in</sub>（キャリー入力）
- 出力：
  - **Sum（S）** = A ⊕ B ⊕ C<sub>in</sub>
  - **Carry（C<sub>out</sub>）** = A・B + B・C<sub>in</sub> + A・C<sub>in</sub>

### 真理値表：

| A | B | C<sub>in</sub> | S | C<sub>out</sub> |
|---|---|----------------|---|-----------------|
| 0 | 0 | 0              | 0 | 0               |
| 0 | 0 | 1              | 1 | 0               |
| 0 | 1 | 0              | 1 | 0               |
| 0 | 1 | 1              | 0 | 1               |
| 1 | 0 | 0              | 1 | 0               |
| 1 | 0 | 1              | 0 | 1               |
| 1 | 1 | 0              | 0 | 1               |
| 1 | 1 | 1              | 1 | 1               |

> 図2.5-2：全加算器の構成図（2段階構成）  
> `![図2.5-2 Full Adder構成](../images/chapter2_full_adder.png)`

- **XOR回路2段＋AND/OR構成**でCarryを処理

---

## 🔹 多ビット加算器への拡張

- 全加算器を直列に接続することで、**nビット加算器**が構成できる
- 各段でC<sub>out</sub> → 次段のC<sub>in</sub>へ接続

> 図2.5-3：4ビット加算器（リップルキャリー方式）ブロック図  
> `![図2.5-3 Ripple Carry Adder](../images/chapter2_ripple_adder.png)`

---

## ✅ まとめ

- 半加算器は1ビット加算の最小構成：Sum = XOR, Carry = AND
- 全加算器はキャリー入力を含め、XORとAND/ORの組合せで実装される
- 加算器は**演算器（ALU）やプロセッサ回路の基本要素**
- 次章では、加算器の動作に時間要素を加えた**順序回路（クロック・フリップフロップ）**へ展開する

---

📎 次章：第3章「順序回路と記憶のしくみ」（`chapter3_seq_logic/`）
