// Quartus Prime Verilog Template
// Simple Dual Port RAM with separate read/write addresses and
// separate read/write clocks

module MemoriaRAM
#(parameter DATA_WIDTH=32, parameter ADDR_WIDTH=6)
(
	input [(DATA_WIDTH-1):0] data, // tamanho do dado 32 bits
	input [(ADDR_WIDTH-1):0] read_addr, write_addr, // endereco de leitura e escrita com 6 bits cada
	input we, clock,
	output reg [(DATA_WIDTH-1):0] q // tamanho do dado de saida 32 bits
);
	
	// Declare the RAM variable
	reg [DATA_WIDTH-1:0] ram[2**ADDR_WIDTH-1:0]; // tamanho da ram, numero de posicoes 2 elevado ao tamanho do endereco, tamanho de cada posicao Ã© o tamanho do dado 
	
	always @ (posedge clock)
	begin
		// escreve
		if (we)
			ram[write_addr] <= data;
	
		// le
		q <= ram[read_addr];
	end
	
endmodule
