{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.941574",
   "Default View_TopLeft":"494,1214",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port iic_rtl_0 -pg 1 -lvl 4 -x 4280 -y 1440 -defaultsOSRD
preplace port WIB_LED -pg 1 -lvl 4 -x 4280 -y 580 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 4 -x 4280 -y 680 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 4 -x 4280 -y 710 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -370 -y 490 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -370 -y 520 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 4 -x 4280 -y 2200 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 4 -x 4280 -y 2230 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -370 -y 2320 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -370 -y 2350 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -370 -y 2380 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -370 -y 2410 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -370 -y 2440 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -370 -y 2470 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 4 -x 4280 -y 2070 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 4 -x 4280 -y 2330 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 4 -x 4280 -y 2360 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 4 -x 4280 -y 840 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 4 -x 4280 -y 870 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -370 -y 550 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -370 -y 580 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 4 -x 4280 -y 940 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 4 -x 4280 -y 970 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 4 -x 4280 -y 1060 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 4 -x 4280 -y 1090 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 4 -x 4280 -y 1170 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 4 -x 4280 -y 1200 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 4 -x 4280 -y 1290 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 4 -x 4280 -y 1320 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 4 -x 4280 -y 1870 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 4 -x 4280 -y 1900 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 4 -x 4280 -y 1990 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 4 -x 4280 -y 2020 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -370 -y 610 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -370 -y 640 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -370 -y 1640 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -370 -y 670 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -370 -y 1670 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -370 -y 800 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -370 -y 1700 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -370 -y 830 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -370 -y 1910 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -370 -y 1940 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -370 -y 1980 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -370 -y 2010 -defaultsOSRD
preplace port AXI_CLK_OUT -pg 1 -lvl 4 -x 4280 -y 1370 -defaultsOSRD
preplace port daq_clk -pg 1 -lvl 0 -x -370 -y 180 -defaultsOSRD
preplace port daq_spy_reset_0 -pg 1 -lvl 0 -x -370 -y 460 -defaultsOSRD
preplace port daq_spy_full_0 -pg 1 -lvl 4 -x 4280 -y 390 -defaultsOSRD
preplace port daq_spy_reset_1 -pg 1 -lvl 0 -x -370 -y 220 -defaultsOSRD
preplace port daq_spy_full_1 -pg 1 -lvl 4 -x 4280 -y 140 -defaultsOSRD
preplace port ts_valid -pg 1 -lvl 4 -x 4280 -y 2540 -defaultsOSRD
preplace port fake_time_stamp_en -pg 1 -lvl 0 -x -370 -y 2680 -defaultsOSRD
preplace port txd -pg 1 -lvl 4 -x 4280 -y 2280 -defaultsOSRD
preplace port tx_dis -pg 1 -lvl 4 -x 4280 -y 2300 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 4 -x 4280 -y 780 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 4 -x 4280 -y 810 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 4 -x 4280 -y 2390 -defaultsOSRD
preplace portBus ts_sync_v -pg 1 -lvl 4 -x 4280 -y 2420 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 4 -x 4280 -y 2450 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 4 -x 4280 -y 2480 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 4 -x 4280 -y 1030 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 4 -x 4280 -y 1000 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 4 -x 4280 -y 1260 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 4 -x 4280 -y 1230 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 4 -x 4280 -y 1960 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 4 -x 4280 -y 1930 -defaultsOSRD
preplace portBus AXI_RSTn -pg 1 -lvl 4 -x 4280 -y 900 -defaultsOSRD
preplace portBus reg_ro -pg 1 -lvl 0 -x -370 -y 1730 -defaultsOSRD
preplace portBus reg_rw -pg 1 -lvl 4 -x 4280 -y 1740 -defaultsOSRD
preplace portBus daq_stream_k1 -pg 1 -lvl 0 -x -370 -y 150 -defaultsOSRD
preplace portBus daq_stream1 -pg 1 -lvl 0 -x -370 -y 120 -defaultsOSRD
preplace portBus daq_stream_k0 -pg 1 -lvl 0 -x -370 -y 390 -defaultsOSRD
preplace portBus daq_stream0 -pg 1 -lvl 0 -x -370 -y 360 -defaultsOSRD
preplace portBus ts_stat -pg 1 -lvl 4 -x 4280 -y 2510 -defaultsOSRD
preplace portBus cmd_code_idle -pg 1 -lvl 0 -x -370 -y 2500 -defaultsOSRD
preplace portBus cmd_code_edge -pg 1 -lvl 0 -x -370 -y 2530 -defaultsOSRD
preplace portBus cmd_code_sync -pg 1 -lvl 0 -x -370 -y 2560 -defaultsOSRD
preplace portBus cmd_code_act -pg 1 -lvl 0 -x -370 -y 2590 -defaultsOSRD
preplace portBus cmd_code_reset -pg 1 -lvl 0 -x -370 -y 2620 -defaultsOSRD
preplace portBus cmd_code_adc_reset -pg 1 -lvl 0 -x -370 -y 2650 -defaultsOSRD
preplace portBus fake_time_stamp_init -pg 1 -lvl 0 -x -370 -y 2908 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 2 -x 1180 -y 1800 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 3 -x 4063 -y 770 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 3 -x 4063 -y 1020 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 3 -x 4063 -y 1250 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 3 -x 4063 -y 1940 -defaultsOSRD
preplace inst dbg -pg 1 -lvl 3 -x 4063 -y 1600 -defaultsOSRD
preplace inst daq_spy_0 -pg 1 -lvl 3 -x 4063 -y 390 -defaultsOSRD
preplace inst daq_spy_1 -pg 1 -lvl 3 -x 4063 -y 140 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 3 -x 4063 -y 580 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 3 -x 4063 -y 1460 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 3 -x 4063 -y 2220 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 2 -x 1180 -y 1080 -defaultsOSRD
preplace inst reg_bank_64_0 -pg 1 -lvl 3 -x 4063 -y 1740 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 2 -x 1180 -y 530 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 1 -x 190 -y 710 -defaultsOSRD
preplace inst timing_module|ila_0 -pg 1 -lvl 4 -x 2390 -y 2020 -defaultsOSRD
preplace inst timing_module|xlconstant_1 -pg 1 -lvl 4 -x 2390 -y 2320 -defaultsOSRD
preplace inst timing_module|xlconstant_2 -pg 1 -lvl 4 -x 2390 -y 2440 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 1 -x 1160 -y 1810 -defaultsOSRD
preplace inst timing_module|xlslice_2 -pg 1 -lvl 1 -x 1160 -y 2010 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 1 -x 1160 -y 1910 -defaultsOSRD
preplace inst timing_module|pdts_endpoint_stdlog_0 -pg 1 -lvl 2 -x 1530 -y 1910 -defaultsOSRD
preplace inst timing_module|ts_reclock_0 -pg 1 -lvl 3 -x 1990 -y 2030 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 4 -320 820 600 1520 2960 1370 NJ
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 1 1 550 510n
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 3 610 1510 2970 890 4250J
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 610 370 2730
preplace netloc coldata_i2c_0_scl_p 1 3 1 4260J 760n
preplace netloc coldata_i2c_0_scl_n 1 3 1 4250J 780n
preplace netloc coldata_i2c_0_sda_out_p 1 3 1 4250J 680n
preplace netloc coldata_i2c_0_sda_out_n 1 3 1 4260J 710n
preplace netloc sda_in_p_0_1 1 0 3 -340J 420 580J 410 2780J
preplace netloc sda_in_n_0_1 1 0 3 NJ 520 570J 630 3050J
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 3 1 NJ 2200
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 3 1 4250J 2220n
preplace netloc rec_d_clk_0_1 1 0 2 -320J 1690 NJ
preplace netloc rec_d_0_1 1 0 2 -300J 1710 NJ
preplace netloc rec_clk_locked_0_1 1 0 2 -280J 1730 NJ
preplace netloc sfp_los_0_1 1 0 2 -270J 1760 610J
preplace netloc cdr_los_0_1 1 0 2 -260J 1780 610J
preplace netloc cdr_lol_0_1 1 0 2 -250J 1800 610J
preplace netloc pdts_endpoint_0_clk 1 2 2 3040 2070 NJ
preplace netloc pdts_endpoint_0_rst 1 2 2 2850J 2380 4250J
preplace netloc pdts_endpoint_0_rdy 1 2 2 2840J 2370 4260J
preplace netloc pdts_endpoint_0_sync 1 2 2 2810J 2390 NJ
preplace netloc pdts_endpoint_0_sync_v 1 2 2 2790J 2420 NJ
preplace netloc pdts_endpoint_0_tstamp 1 2 2 2940 2450 NJ
preplace netloc pdts_endpoint_0_evtctr 1 2 2 2770J 2480 NJ
preplace netloc coldata_i2c_dual_sda_out_p_1 1 3 1 4240J 800n
preplace netloc coldata_i2c_dual_sda_out_n_1 1 3 1 4230J 820n
preplace netloc sda_in_p_1_1 1 0 3 -300J 430 590J 420 3060J
preplace netloc sda_in_n_1_1 1 0 3 -350J 400 560J 390 3080J
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 3 1 4240J 940n
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 3 1 4260J 970n
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 3 1 4240J 1050n
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 3 1 4250J 1070n
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 3 1 4240J 1170n
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 3 1 4260J 1200n
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 3 1 4240J 1280n
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 3 1 4250J 1300n
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 3 1 4260J 1870n
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 3 1 4260J 1900n
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 3 1 4240J 1970n
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 3 1 4230J 1990n
preplace netloc coldata_i2c_dual3_scl_p_0 1 3 1 NJ 1930
preplace netloc coldata_i2c_dual3_scl_n_0 1 3 1 4230J 1950n
preplace netloc coldata_i2c_dual2_scl_p_0 1 3 1 4250J 1230n
preplace netloc coldata_i2c_dual2_scl_n_0 1 3 1 NJ 1260
preplace netloc coldata_i2c_dual1_scl_n_0 1 3 1 NJ 1030
preplace netloc coldata_i2c_dual1_scl_p_0 1 3 1 4250J 1000n
preplace netloc sda_in_p_0_0_1 1 0 3 -320J 410 570J 400 3070J
preplace netloc sda_in_n_0_0_1 1 0 3 -330J 350 NJ 350 2790J
preplace netloc sda_in_p_1_0_1 1 0 3 -340J 1580 NJ 1580 2840J
preplace netloc sda_in_n_1_0_1 1 0 3 -340J 810 580J 650 3030J
preplace netloc sda_in_p_0_1_1 1 0 3 -350J 1530 NJ 1530 2880J
preplace netloc sda_in_n_0_1_1 1 0 3 NJ 800 560J 640 3020J
preplace netloc sda_in_p_1_1_1 1 0 3 -330J 1540 NJ 1540 2930J
preplace netloc sda_in_n_1_1_1 1 0 3 NJ 830 590J 660 2980J
preplace netloc sda_in_p_0_2_1 1 0 3 NJ 1910 560J 2560 3000J
preplace netloc sda_in_n_0_2_1 1 0 3 NJ 1940 570J 2520 2990J
preplace netloc sda_in_p_1_2_1 1 0 3 NJ 1980 550J 2550 3010J
preplace netloc sda_in_n_1_2_1 1 0 3 -310J 2570 NJ 2570 3030J
preplace netloc axi_iic_0_iic2intc_irpt 1 0 4 -300 1500 NJ 1500 2900J 1380 4240
preplace netloc reg_ro_0_1 1 0 3 -290J 1740 590J 2540 2980J
preplace netloc reg_bank_64_0_reg_rw 1 1 3 610 2530 3020J 2060 4250
preplace netloc daq_stream_k1_0_1 1 0 3 -350J 140 NJ 140 NJ
preplace netloc daq_stream1_0_1 1 0 3 NJ 120 NJ 120 NJ
preplace netloc daq_stream_k0_0_1 1 0 3 NJ 390 550J 380 3090J
preplace netloc daq_stream0_0_1 1 0 3 NJ 360 NJ 360 3090J
preplace netloc daq_clk_0_1 1 0 3 NJ 180 NJ 180 2810
preplace netloc reset_0_1 1 0 3 NJ 460 600J 430 2810J
preplace netloc daq_spy_full_0 1 3 1 NJ 390
preplace netloc daq_spy_reset_0_1 1 0 3 NJ 220 NJ 220 NJ
preplace netloc daq_spy_1_daq_spy_full 1 3 1 NJ 140
preplace netloc timing_module_stat_0 1 2 2 2750J 2510 NJ
preplace netloc timing_module_ts_valid_0 1 2 2 2760J 2460 4250J
preplace netloc cmd_code_idle_0_1 1 0 2 -240J 1840 600J
preplace netloc cmd_code_edge_0_1 1 0 2 -230J 2080 NJ
preplace netloc cmd_code_sync_0_1 1 0 2 -220J 2100 NJ
preplace netloc cmd_code_act_0_1 1 0 2 -210J 2120 NJ
preplace netloc cmd_code_reset_0_1 1 0 2 -200J 2140 NJ
preplace netloc cmd_code_adc_reset_0_1 1 0 2 -190J 2160 NJ
preplace netloc timing_module_cmd_bit_idle 1 2 1 2860 1870n
preplace netloc timing_module_cmd_bit_edge 1 2 1 2830 1890n
preplace netloc timing_module_cmd_bit_sync 1 2 1 2820 1910n
preplace netloc timing_module_cmd_bit_act 1 2 1 2800 2220n
preplace netloc timing_module_cmd_bit_reset 1 2 1 2800 2240n
preplace netloc timing_module_cmd_bit_adc_reset 1 2 1 2780 2260n
preplace netloc fake_time_stamp_en_0_1 1 0 2 -180J 2180 NJ
preplace netloc fake_time_stamp_init_0_1 1 0 2 -170J 2200 NJ
preplace netloc timing_module_txd_0 1 2 2 2740J 2410 4230J
preplace netloc timing_module_tx_dis_0 1 2 2 2730J 2400 4240J
preplace netloc S00_AXI_3 1 2 1 2890 1110n
preplace netloc S00_AXI1_2 1 2 1 2950 1090n
preplace netloc ps8_0_axi_periph_M11_AXI 1 2 1 2910 1150n
preplace netloc ps8_0_axi_periph_M14_AXI 1 2 1 2850 1210n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 1 1 570 680n
preplace netloc axi_iic_0_IIC 1 3 1 NJ 1440
preplace netloc ps8_0_axi_periph_M01_AXI 1 2 1 2760 700n
preplace netloc ps8_0_axi_periph_M12_AXI 1 2 1 2860 1170n
preplace netloc axi_gpio_1_GPIO 1 3 1 NJ 580
preplace netloc S00_AXI1_3 1 2 1 2870 1130n
preplace netloc ps8_0_axi_periph_M13_AXI 1 2 1 2810 560n
preplace netloc S00_AXI_1 1 2 1 2840 950n
preplace netloc ps8_0_axi_periph_M15_AXI 1 2 1 2740 60n
preplace netloc S00_AXI1_1 1 2 1 2860 970n
preplace netloc S00_AXI_2 1 2 1 2780 1070n
preplace netloc ps8_0_axi_periph_M04_AXI 1 2 1 2770 720n
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 1 2750 310n
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 1 2920 990n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 0 1 1010 1810n
preplace netloc timing_module|xlconstant_2_dout 1 4 1 2550J 1810n
preplace netloc timing_module|xlconstant_1_dout 1 4 1 2510J 1770n
preplace netloc timing_module|xlslice_2_Dout 1 1 2 1320 1750 1720
preplace netloc timing_module|clk_wiz_0_clk_out1 1 2 3 1770 1810 2210 1690 NJ
preplace netloc timing_module|ts_reclock_0_stat_out 1 3 2 2260 1770 2490J
preplace netloc timing_module|ts_reclock_0_rst_out 1 3 2 2200 1710 NJ
preplace netloc timing_module|ts_reclock_0_rdy_out 1 3 2 2250 1730 NJ
preplace netloc timing_module|ts_reclock_0_sync_out 1 3 2 2270 1760 2550J
preplace netloc timing_module|ts_reclock_0_tstamp_out 1 3 2 2280 1790 NJ
preplace netloc timing_module|ts_reclock_0_ts_valid 1 3 2 2290 1800 2520J
preplace netloc timing_module|cmd_code_idle_0_1 1 0 3 1020J 1690 NJ 1690 1730
preplace netloc timing_module|cmd_code_edge_0_1 1 0 3 NJ 2080 NJ 2080 1740
preplace netloc timing_module|cmd_code_sync_0_1 1 0 3 NJ 2100 NJ 2100 1730
preplace netloc timing_module|cmd_code_act_0_1 1 0 3 NJ 2120 NJ 2120 1740
preplace netloc timing_module|cmd_code_reset_0_1 1 0 3 NJ 2140 NJ 2140 1730
preplace netloc timing_module|cmd_code_adc_reset_0_1 1 0 3 NJ 2160 NJ 2160 1740
preplace netloc timing_module|ts_reclock_0_cmd_bit_idle 1 3 2 2220 1780 2530J
preplace netloc timing_module|ts_reclock_0_cmd_bit_edge 1 3 2 2230 1810 2500J
preplace netloc timing_module|ts_reclock_0_cmd_bit_sync 1 3 2 2240 1750 2540J
preplace netloc timing_module|ts_reclock_0_cmd_bit_act 1 3 2 2260 2230 2530J
preplace netloc timing_module|ts_reclock_0_cmd_bit_reset 1 3 2 2280 2240 NJ
preplace netloc timing_module|ts_reclock_0_cmd_bit_adc_reset 1 3 2 2290 2260 NJ
preplace netloc timing_module|ts_reclock_0_sync_stb_out 1 3 1 N 1970
preplace netloc timing_module|ts_reclock_0_sync_first_out 1 3 1 N 1990
preplace netloc timing_module|ts_reclock_0_fifo_valid 1 3 1 2200 2050n
preplace netloc timing_module|fake_time_stamp_en_0_1 1 0 3 NJ 2180 NJ 2180 1730
preplace netloc timing_module|fake_time_stamp_init_0_1 1 0 3 NJ 2200 NJ 2200 1740
preplace netloc timing_module|sclk_1 1 0 2 1010 1680 1350J
preplace netloc timing_module|ts_rec_d_clk_1 1 0 2 1010 1700 1340J
preplace netloc timing_module|ts_rec_d_1 1 0 2 NJ 1710 1330
preplace netloc timing_module|ts_sfp_los_1 1 0 2 1010J 1720 1310
preplace netloc timing_module|ts_cdr_los_1 1 0 2 1030J 1740 1300
preplace netloc timing_module|ts_cdr_lol_1 1 0 2 1040J 1750 1280
preplace netloc timing_module|ts_rec_clk_locked_1 1 0 2 N 1730 1290J
preplace netloc timing_module|pdts_endpoint_stdlog_0_stat 1 2 1 1760 1810n
preplace netloc timing_module|pdts_endpoint_stdlog_0_rst 1 2 1 1780 1850n
preplace netloc timing_module|pdts_endpoint_stdlog_0_rdy 1 2 1 1750 1870n
preplace netloc timing_module|pdts_endpoint_stdlog_0_sync 1 2 1 1740 1890n
preplace netloc timing_module|pdts_endpoint_stdlog_0_sync_stb 1 2 1 1710 1910n
preplace netloc timing_module|pdts_endpoint_stdlog_0_sync_first 1 2 1 1700 1930n
preplace netloc timing_module|pdts_endpoint_stdlog_0_tstamp 1 2 1 1690 1950n
preplace netloc timing_module|pdts_endpoint_stdlog_0_txd 1 2 3 1680J 2380 NJ 2380 2560
preplace netloc timing_module|pdts_endpoint_stdlog_0_tx_dis 1 2 3 1670J 2250 NJ 2250 2490
levelinfo -pg 1 -370 190 1180 4063 4280
levelinfo -hier timing_module * 1160 1530 1990 2390 *
pagesize -pg 1 -db -bbox -sgen -620 0 4500 3370
pagesize -hier timing_module -db -bbox -sgen 980 1610 2590 2500
"
}
{
   "da_axi4_cnt":"13",
   "da_board_cnt":"4",
   "da_bram_cntlr_cnt":"2",
   "da_clkrst_cnt":"8",
   "da_zynq_ultra_ps_e_cnt":"1"
}
