%!PS-Adobe-3.0
%%Creator: Model Technology ModelSim - INTEL FPGA STARTER EDITION vsim 2020.1 Simulator 2020.02 Feb 28 2020

%%Title: wave.ps
%%CreationDate: 2023-05-16 04:19:48 pm
%%DocumentData: Clean8Bit
%%DocumentNeededResources: font Helvetica
%%Orientation: Landscape
%%PageOrder: ascend
%%Pages: 2
%%EndComments
%%BeginSetup
%%BeginFeature: *PageSize 8.5x11.0
<< /PageSize [612.0 792.0]
/ImagingBBox null
>> setpagedevice
%%EndFeature
%%EndSetup
%%Page: 1 1
gsave
90 rotate 0.12 dup neg scale
% dump string table
/NP {newpath} def/SD {setdash} def/CL {setrgbcolor} def/GR {setgray} def
/SX {exch LEdge sub XScale mul MaxLabelWidth add LMargin add LEdge LabelWidth sub add exch} def/CSX {exch dup LabelWidth gt {exch SX} {exch} ifelse} def
/MT {SX moveto} def/LS {SX lineto stroke} def/LT {SX lineto} def/LFS {SX lineto fill stroke} def/RSS {rmoveto show stroke} def/ST {stroke} def/WT {CSX moveto dup stringwidth pop} def/TSW {pop 0 originOffset} def
/TSE {MaxLabelWidth LabelWidth sub LMargin add 0 rmoveto neg originOffset} def/TS {-2 div originOffset CSX} def
/MLW {stringwidth pop dup MaxLabelWidth gt {/MaxLabelWidth exch def}{pop} ifelse XS} def
/XS {/XScale LabelWidth LMargin sub MaxLabelWidth LEdge LabelWidth sub add sub REdge LEdge sub div 1 add def} def
/ARC {5 -2 roll SX 5 2 roll arc} def/LC {1 index stringwidth pop lt {pop ()} if} def
/SW {stringwidth pop} def
/ESTR {   dup 3 add string   /CurrentStr exch def   exch 0 2 index getinterval   0 1 3 index 1 sub {     dup     2 index exch get exch     CurrentStr exch 3 -1 roll put   } for   pop   dup 1 2 2 index add {     CurrentStr exch 46 put   } for   pop} def
/LC {   exch  dup dup /CurrentStr exch def   SW 2 index gt {     CurrentStr length     dup     {       2 div cvi       3 index       CurrentStr SW       sub       dup 0 lt {         1 index         4 -1 roll         exch sub         3 1 roll       }       {         dup 5 index gt {           1 index 4 -1 roll add 3 1 roll         }         {           exit         } ifelse       } ifelse       3 index 2 index ESTR       1 index 0 eq {         exit       } if       pop     } loop     pop pop pop pop pop     CurrentStr   }   {     CurrentStr   } ifelse} def
/XScale 1 def/MaxLabelWidth 0 def/LMargin 118 def/LEdge 2180 def/REdge 6244 def/LabelWidth 2143 def
/Helvetica findfont [66 0 0 -66 0 0] makefont setfont
/originOffset   currentfont   /FontBBox get 1 get   currentfont  /FontMatrix get 3 get   mul   currentfont   /FontType get   42 eq {     1000000 div   } {     neg   } ifelse def
(/ring_buffer/MCLK) MLW
(/ring_buffer/reset) MLW
(/ring_buffer/DAV) MLW
(/ring_buffer/CTS) MLW
(/ring_buffer/DAC) MLW
(/ring_buffer/Wreg) MLW
(/ring_buffer/Din) MLW
(/ring_buffer/Q) MLW
(/ring_buffer/addressSignal) MLW
(/ring_buffer/dataSignal) MLW
(/ring_buffer/incGetSignal) MLW
(/ring_buffer/incPutSignal) MLW
(/ring_buffer/putngetSignal) MLW
(/ring_buffer/fullSignal) MLW
(/ring_buffer/emptySignal) MLW
(/ring_buffer/wrSignal) MLW
(/ring_buffer/URAM/address) MLW
(/ring_buffer/URAM/wr) MLW
(/ring_buffer/URAM/din) MLW
(/ring_buffer/URAM/dout) MLW
(/ring_buffer/URAM/ram) MLW
(/ring_buffer/URingBufferControl/DAV) MLW
(/ring_buffer/URingBufferControl/clk) MLW
(/ring_buffer/URingBufferControl/reset) MLW
(/ring_buffer/URingBufferControl/CTS) MLW
(/ring_buffer/URingBufferControl/full) MLW
(/ring_buffer/URingBufferControl/empty) MLW
(/ring_buffer/URingBufferControl/Wreg) MLW
(/ring_buffer/URingBufferControl/Wr) MLW
(/ring_buffer/URingBufferControl/selPnG) MLW
(/ring_buffer/URingBufferControl/DAC) MLW
(/ring_buffer/URingBufferControl/incPut) MLW
(/ring_buffer/URingBufferControl/incGet) MLW
(/ring_buffer/URingBufferControl/CURRENT_STATE) MLW
(/ring_buffer/URingBufferControl/NEXT_STATE) MLW
(/ring_buffer/UMAC/MCLK) MLW
(/ring_buffer/UMAC/reset) MLW
(/ring_buffer/UMAC/putnget) MLW
(/ring_buffer/UMAC/incPut) MLW
(/ring_buffer/UMAC/incGet) MLW
(/ring_buffer/UMAC/full) MLW
(/ring_buffer/UMAC/empty) MLW
(/ring_buffer/UMAC/Address) MLW
(/ring_buffer/UMAC/idxGetSignal) MLW
(/ring_buffer/UMAC/idxPutSignal) MLW
(/ring_buffer/UMAC/membersSignal) MLW
(/ring_buffer/UMAC/enableSignal) MLW
% draw waveform shading
[] 0 SD
3 setlinewidth
0 setlinejoin
1 setlinecap
0 0 0 CL
2181 139 MT 2275 139 LS
2275 211 MT 2275 139 LS
2276 211 MT 2440 211 LS
2440 211 MT 2440 139 LS
2441 139 MT 2605 139 LS
2605 211 MT 2605 139 LS
2606 211 MT 2770 211 LS
2770 211 MT 2770 139 LS
2771 139 MT 2935 139 LS
2935 211 MT 2935 139 LS
2936 211 MT 3100 211 LS
3100 211 MT 3100 139 LS
3101 139 MT 3265 139 LS
3265 211 MT 3265 139 LS
3266 211 MT 3430 211 LS
3430 211 MT 3430 139 LS
3431 139 MT 3595 139 LS
3595 211 MT 3595 139 LS
3596 211 MT 3760 211 LS
3760 211 MT 3760 139 LS
3761 139 MT 3925 139 LS
3925 211 MT 3925 139 LS
3926 211 MT 4090 211 LS
4090 211 MT 4090 139 LS
4091 139 MT 4255 139 LS
4255 211 MT 4255 139 LS
4256 211 MT 4420 211 LS
4420 211 MT 4420 139 LS
4421 139 MT 4585 139 LS
4585 211 MT 4585 139 LS
4586 211 MT 4750 211 LS
4750 211 MT 4750 139 LS
4751 139 MT 4915 139 LS
4915 211 MT 4915 139 LS
4916 211 MT 5080 211 LS
5080 211 MT 5080 139 LS
5081 139 MT 5245 139 LS
5245 211 MT 5245 139 LS
5246 211 MT 5410 211 LS
5410 211 MT 5410 139 LS
5411 139 MT 5574 139 LS
5574 211 MT 5574 139 LS
5575 211 MT 5739 211 LS
5739 211 MT 5739 139 LS
5740 139 MT 5904 139 LS
5904 211 MT 5904 139 LS
5905 211 MT 6069 211 LS
6069 211 MT 6069 139 LS
6070 139 MT 6234 139 LS
6234 211 MT 6234 139 LS
6235 211 MT 6399 211 LS
6399 211 MT 6399 139 LS
6400 139 MT 6479 139 LS
6479 139 MT 6479 139 LS
2181 330 MT 6479 330 LS
6479 330 MT 6479 330 LS
2181 377 MT 3100 377 LS
3100 449 MT 3100 377 LS
3101 449 MT 4420 449 LS
4420 449 MT 4420 377 LS
4421 377 MT 6069 377 LS
6069 449 MT 6069 377 LS
6070 449 MT 6479 449 LS
6479 449 MT 6479 449 LS
2181 496 MT 6479 496 LS
6479 496 MT 6479 496 LS
2181 687 MT 2440 687 LS
2440 687 MT 2440 615 LS
2441 615 MT 3430 615 LS
3430 687 MT 3430 615 LS
3431 687 MT 5410 687 LS
5410 687 MT 5410 615 LS
5411 615 MT 6479 615 LS
6479 615 MT 6479 615 LS
2181 806 MT 4750 806 LS
4750 806 MT 4750 734 LS
4751 734 MT 5080 734 LS
5080 806 MT 5080 734 LS
5081 806 MT 6479 806 LS
6479 806 MT 6479 806 LS
(0111) 850 LC 2215 889 WT pop 0 originOffset 33 add RSS
2180 853 MT 2180 853 LT 3093 853 LT 3100 889 LT ST
2180 925 MT 2180 925 LT 3093 925 LT 3100 889 LT ST
(1000) 3309 LC 3135 889 WT pop 0 originOffset 33 add RSS
3100 889 MT 3100 889 LT 3107 853 LT 6479 853 LT ST
3100 889 MT 3100 889 LT 3107 925 LT 6479 925 LT ST
(0111) 2500 LC 2215 1008 WT pop 0 originOffset 33 add RSS
2180 972 MT 2180 972 LT 4743 972 LT 4750 1008 LT ST
2180 1044 MT 2180 1044 LT 4743 1044 LT 4750 1008 LT ST
(UUUU) 260 LC 4785 1008 WT pop 0 originOffset 33 add RSS
4750 1008 MT 4750 1008 LT 4757 972 LT 5073 972 LT 5080 1008 LT ST
4750 1008 MT 4750 1008 LT 4757 1044 LT 5073 1044 LT 5080 1008 LT ST
(1000) 1329 LC 5115 1008 WT pop 0 originOffset 33 add RSS
5080 1008 MT 5080 1008 LT 5087 972 LT 6479 972 LT ST
5080 1008 MT 5080 1008 LT 5087 1044 LT 6479 1044 LT ST
(000) 2500 LC 2215 1127 WT pop 0 originOffset 33 add RSS
2180 1091 MT 2180 1091 LT 4743 1091 LT 4750 1127 LT ST
2180 1163 MT 2180 1163 LT 4743 1163 LT 4750 1127 LT ST
(111) 260 LC 4785 1127 WT pop 0 originOffset 33 add RSS
4750 1127 MT 4750 1127 LT 4757 1091 LT 5073 1091 LT 5080 1127 LT ST
4750 1127 MT 4750 1127 LT 4757 1163 LT 5073 1163 LT 5080 1127 LT ST
(000) 1329 LC 5115 1127 WT pop 0 originOffset 33 add RSS
5080 1127 MT 5080 1127 LT 5087 1091 LT 6479 1091 LT ST
5080 1127 MT 5080 1127 LT 5087 1163 LT 6479 1163 LT ST
(UUUU) 4229 LC 2215 1246 WT pop 0 originOffset 33 add RSS
2180 1210 MT 2180 1210 LT 6479 1210 LT ST
2180 1282 MT 2180 1282 LT 6479 1282 LT ST
2181 1401 MT 6479 1401 LS
6479 1401 MT 6479 1401 LS
2181 1448 MT 2440 1448 LS
2440 1520 MT 2440 1448 LS
2441 1520 MT 5080 1520 LS
5080 1520 MT 5080 1448 LS
5081 1448 MT 5410 1448 LS
5410 1520 MT 5410 1448 LS
5411 1520 MT 6479 1520 LS
6479 1520 MT 6479 1520 LS
2181 1639 MT 4750 1639 LS
4750 1639 MT 4750 1567 LS
4751 1567 MT 5080 1567 LS
5080 1639 MT 5080 1567 LS
5081 1639 MT 6479 1639 LS
6479 1639 MT 6479 1639 LS
2181 1758 MT 5410 1758 LS
5410 1758 MT 5410 1686 LS
5411 1686 MT 6479 1686 LS
6479 1686 MT 6479 1686 LS
2181 1877 MT 6479 1877 LS
6479 1877 MT 6479 1877 LS
2181 1996 MT 4750 1996 LS
4750 1996 MT 4750 1924 LS
4751 1924 MT 5080 1924 LS
5080 1996 MT 5080 1924 LS
5081 1996 MT 6479 1996 LS
6479 1996 MT 6479 1996 LS
(000) 2500 LC 2215 2079 WT pop 0 originOffset 33 add RSS
2180 2043 MT 2180 2043 LT 4743 2043 LT 4750 2079 LT ST
2180 2115 MT 2180 2115 LT 4743 2115 LT 4750 2079 LT ST
(111) 260 LC 4785 2079 WT pop 0 originOffset 33 add RSS
4750 2079 MT 4750 2079 LT 4757 2043 LT 5073 2043 LT 5080 2079 LT ST
4750 2079 MT 4750 2079 LT 4757 2115 LT 5073 2115 LT 5080 2079 LT ST
(000) 1329 LC 5115 2079 WT pop 0 originOffset 33 add RSS
5080 2079 MT 5080 2079 LT 5087 2043 LT 6479 2043 LT ST
5080 2079 MT 5080 2079 LT 5087 2115 LT 6479 2115 LT ST
2181 2234 MT 4750 2234 LS
4750 2234 MT 4750 2162 LS
4751 2162 MT 5080 2162 LS
5080 2234 MT 5080 2162 LS
5081 2234 MT 6479 2234 LS
6479 2234 MT 6479 2234 LS
(0111) 850 LC 2215 2317 WT pop 0 originOffset 33 add RSS
2180 2281 MT 2180 2281 LT 3093 2281 LT 3100 2317 LT ST
2180 2353 MT 2180 2353 LT 3093 2353 LT 3100 2317 LT ST
(1000) 3309 LC 3135 2317 WT pop 0 originOffset 33 add RSS
3100 2317 MT 3100 2317 LT 3107 2281 LT 6479 2281 LT ST
3100 2317 MT 3100 2317 LT 3107 2353 LT 6479 2353 LT ST
(0111) 2500 LC 2215 2436 WT pop 0 originOffset 33 add RSS
2180 2400 MT 2180 2400 LT 4743 2400 LT 4750 2436 LT ST
2180 2472 MT 2180 2472 LT 4743 2472 LT 4750 2436 LT ST
(UUUU) 260 LC 4785 2436 WT pop 0 originOffset 33 add RSS
4750 2436 MT 4750 2436 LT 4757 2400 LT 5073 2400 LT 5080 2436 LT ST
4750 2436 MT 4750 2436 LT 4757 2472 LT 5073 2472 LT 5080 2436 LT ST
(1000) 1329 LC 5115 2436 WT pop 0 originOffset 33 add RSS
5080 2436 MT 5080 2436 LT 5087 2400 LT 6479 2400 LT ST
5080 2436 MT 5080 2436 LT 5087 2472 LT 6479 2472 LT ST
({0111} {0001} {0010} {0011} {0100} {0101} {0111} {UUUU}) 2500 LC 2215 2555 WT pop 0 originOffset 33 add RSS
2180 2519 MT 2180 2519 LT 4743 2519 LT 4750 2555 LT ST
2180 2591 MT 2180 2591 LT 4743 2591 LT 4750 2555 LT ST
({1000} {0001} {0010} {0011} {0100} {0101} {0111} {1000}) 1659 LC 4785 2555 WT pop 0 originOffset 33 add RSS
4750 2555 MT 4750 2555 LT 4757 2519 LT 6479 2519 LT ST
4750 2555 MT 4750 2555 LT 4757 2591 LT 6479 2591 LT ST
2181 2638 MT 3100 2638 LS
3100 2710 MT 3100 2638 LS
3101 2710 MT 4420 2710 LS
4420 2710 MT 4420 2638 LS
4421 2638 MT 6069 2638 LS
6069 2710 MT 6069 2638 LS
6070 2710 MT 6479 2710 LS
6479 2710 MT 6479 2710 LS
2181 2757 MT 2275 2757 LS
2275 2829 MT 2275 2757 LS
2276 2829 MT 2440 2829 LS
2440 2829 MT 2440 2757 LS
2441 2757 MT 2605 2757 LS
2605 2829 MT 2605 2757 LS
2606 2829 MT 2770 2829 LS
2770 2829 MT 2770 2757 LS
2771 2757 MT 2935 2757 LS
2935 2829 MT 2935 2757 LS
2936 2829 MT 3100 2829 LS
3100 2829 MT 3100 2757 LS
3101 2757 MT 3265 2757 LS
3265 2829 MT 3265 2757 LS
3266 2829 MT 3430 2829 LS
3430 2829 MT 3430 2757 LS
3431 2757 MT 3595 2757 LS
3595 2829 MT 3595 2757 LS
3596 2829 MT 3760 2829 LS
3760 2829 MT 3760 2757 LS
3761 2757 MT 3925 2757 LS
3925 2829 MT 3925 2757 LS
3926 2829 MT 4090 2829 LS
4090 2829 MT 4090 2757 LS
4091 2757 MT 4255 2757 LS
4255 2829 MT 4255 2757 LS
4256 2829 MT 4420 2829 LS
4420 2829 MT 4420 2757 LS
4421 2757 MT 4585 2757 LS
4585 2829 MT 4585 2757 LS
4586 2829 MT 4750 2829 LS
4750 2829 MT 4750 2757 LS
4751 2757 MT 4915 2757 LS
4915 2829 MT 4915 2757 LS
4916 2829 MT 5080 2829 LS
5080 2829 MT 5080 2757 LS
5081 2757 MT 5245 2757 LS
5245 2829 MT 5245 2757 LS
5246 2829 MT 5410 2829 LS
5410 2829 MT 5410 2757 LS
5411 2757 MT 5574 2757 LS
5574 2829 MT 5574 2757 LS
5575 2829 MT 5739 2829 LS
5739 2829 MT 5739 2757 LS
5740 2757 MT 5904 2757 LS
5904 2829 MT 5904 2757 LS
5905 2829 MT 6069 2829 LS
6069 2829 MT 6069 2757 LS
6070 2757 MT 6234 2757 LS
6234 2829 MT 6234 2757 LS
6235 2829 MT 6399 2829 LS
6399 2829 MT 6399 2757 LS
6400 2757 MT 6479 2757 LS
6479 2757 MT 6479 2757 LS
2181 2948 MT 6479 2948 LS
6479 2948 MT 6479 2948 LS
2181 2995 MT 6479 2995 LS
6479 2995 MT 6479 2995 LS
2181 3186 MT 5410 3186 LS
5410 3186 MT 5410 3114 LS
5411 3114 MT 6479 3114 LS
6479 3114 MT 6479 3114 LS
2181 3305 MT 6479 3305 LS
6479 3305 MT 6479 3305 LS
2181 3424 MT 4750 3424 LS
4750 3424 MT 4750 3352 LS
4751 3352 MT 5080 3352 LS
5080 3424 MT 5080 3352 LS
5081 3424 MT 6479 3424 LS
6479 3424 MT 6479 3424 LS
2181 3543 MT 4750 3543 LS
4750 3543 MT 4750 3471 LS
4751 3471 MT 5080 3471 LS
5080 3543 MT 5080 3471 LS
5081 3543 MT 6479 3543 LS
6479 3543 MT 6479 3543 LS
2181 3662 MT 4750 3662 LS
4750 3662 MT 4750 3590 LS
4751 3590 MT 5080 3590 LS
5080 3662 MT 5080 3590 LS
5081 3662 MT 6479 3662 LS
6479 3662 MT 6479 3662 LS
2181 3781 MT 2440 3781 LS
2440 3781 MT 2440 3709 LS
2441 3709 MT 3430 3709 LS
3430 3781 MT 3430 3709 LS
3431 3781 MT 5410 3781 LS
5410 3781 MT 5410 3709 LS
5411 3709 MT 6479 3709 LS
6479 3709 MT 6479 3709 LS
2181 3828 MT 2440 3828 LS
2440 3900 MT 2440 3828 LS
2441 3900 MT 5080 3900 LS
5080 3900 MT 5080 3828 LS
5081 3828 MT 5410 3828 LS
5410 3900 MT 5410 3828 LS
5411 3900 MT 6479 3900 LS
6479 3900 MT 6479 3900 LS
2181 4019 MT 6479 4019 LS
6479 4019 MT 6479 4019 LS
(INC) 190 LC 2215 4102 WT pop 0 originOffset 33 add RSS
2180 4066 MT 2180 4066 LT 2433 4066 LT 2440 4102 LT ST
2180 4138 MT 2180 4138 LT 2433 4138 LT 2440 4102 LT ST
(COMPLETE) 920 LC 2475 4102 WT pop 0 originOffset 33 add RSS
2440 4102 MT 2440 4102 LT 2447 4066 LT 3423 4066 LT 3430 4102 LT ST
2440 4102 MT 2440 4102 LT 2447 4138 LT 3423 4138 LT 3430 4102 LT ST
(WAITING) 1250 LC 3465 4102 WT pop 0 originOffset 33 add RSS
3430 4102 MT 3430 4102 LT 3437 4066 LT 4743 4066 LT 4750 4102 LT ST
3430 4102 MT 3430 4102 LT 3437 4138 LT 4743 4138 LT 4750 4102 LT ST
(PUT) 260 LC 4785 4102 WT pop 0 originOffset 33 add RSS
4750 4102 MT 4750 4102 LT 4757 4066 LT 5073 4066 LT 5080 4102 LT ST
4750 4102 MT 4750 4102 LT 4757 4138 LT 5073 4138 LT 5080 4102 LT ST
(INC) 260 LC 5115 4102 WT pop 0 originOffset 33 add RSS
5080 4102 MT 5080 4102 LT 5087 4066 LT 5403 4066 LT 5410 4102 LT ST
5080 4102 MT 5080 4102 LT 5087 4138 LT 5403 4138 LT 5410 4102 LT ST
(COMPLETE) 919 LC 5445 4102 WT pop 0 originOffset 33 add RSS
5410 4102 MT 5410 4102 LT 5417 4066 LT 6392 4066 LT 6399 4102 LT ST
5410 4102 MT 5410 4102 LT 5417 4138 LT 6392 4138 LT 6399 4102 LT ST
(WAITING) 10 LC 6434 4102 WT pop 0 originOffset 33 add RSS
6399 4102 MT 6399 4102 LT 6406 4066 LT 6479 4066 LT ST
6399 4102 MT 6399 4102 LT 6406 4138 LT 6479 4138 LT ST
(COMPLETE) 850 LC 2215 4221 WT pop 0 originOffset 33 add RSS
2180 4185 MT 2180 4185 LT 3093 4185 LT 3100 4221 LT ST
2180 4257 MT 2180 4257 LT 3093 4257 LT 3100 4221 LT ST
(WAITING) 1250 LC 3135 4221 WT pop 0 originOffset 33 add RSS
3100 4221 MT 3100 4221 LT 3107 4185 LT 4413 4185 LT 4420 4221 LT ST
3100 4221 MT 3100 4221 LT 3107 4257 LT 4413 4257 LT 4420 4221 LT ST
(PUT) 260 LC 4455 4221 WT pop 0 originOffset 33 add RSS
4420 4221 MT 4420 4221 LT 4427 4185 LT 4743 4185 LT 4750 4221 LT ST
4420 4221 MT 4420 4221 LT 4427 4257 LT 4743 4257 LT 4750 4221 LT ST
(INC) 260 LC 4785 4221 WT pop 0 originOffset 33 add RSS
4750 4221 MT 4750 4221 LT 4757 4185 LT 5073 4185 LT 5080 4221 LT ST
4750 4221 MT 4750 4221 LT 4757 4257 LT 5073 4257 LT 5080 4221 LT ST
(COMPLETE) 919 LC 5115 4221 WT pop 0 originOffset 33 add RSS
5080 4221 MT 5080 4221 LT 5087 4185 LT 6062 4185 LT 6069 4221 LT ST
5080 4221 MT 5080 4221 LT 5087 4257 LT 6062 4257 LT 6069 4221 LT ST
(WAITING) 340 LC 6104 4221 WT pop 0 originOffset 33 add RSS
6069 4221 MT 6069 4221 LT 6076 4185 LT 6479 4185 LT ST
6069 4221 MT 6069 4221 LT 6076 4257 LT 6479 4257 LT ST
2181 4304 MT 2275 4304 LS
2275 4376 MT 2275 4304 LS
2276 4376 MT 2440 4376 LS
2440 4376 MT 2440 4304 LS
2441 4304 MT 2605 4304 LS
2605 4376 MT 2605 4304 LS
2606 4376 MT 2770 4376 LS
2770 4376 MT 2770 4304 LS
2771 4304 MT 2935 4304 LS
2935 4376 MT 2935 4304 LS
2936 4376 MT 3100 4376 LS
3100 4376 MT 3100 4304 LS
3101 4304 MT 3265 4304 LS
3265 4376 MT 3265 4304 LS
3266 4376 MT 3430 4376 LS
3430 4376 MT 3430 4304 LS
3431 4304 MT 3595 4304 LS
3595 4376 MT 3595 4304 LS
3596 4376 MT 3760 4376 LS
3760 4376 MT 3760 4304 LS
3761 4304 MT 3925 4304 LS
3925 4376 MT 3925 4304 LS
3926 4376 MT 4090 4376 LS
4090 4376 MT 4090 4304 LS
4091 4304 MT 4255 4304 LS
4255 4376 MT 4255 4304 LS
4256 4376 MT 4420 4376 LS
4420 4376 MT 4420 4304 LS
4421 4304 MT 4585 4304 LS
4585 4376 MT 4585 4304 LS
4586 4376 MT 4750 4376 LS
4750 4376 MT 4750 4304 LS
4751 4304 MT 4915 4304 LS
4915 4376 MT 4915 4304 LS
4916 4376 MT 5080 4376 LS
5080 4376 MT 5080 4304 LS
5081 4304 MT 5245 4304 LS
5245 4376 MT 5245 4304 LS
5246 4376 MT 5410 4376 LS
5410 4376 MT 5410 4304 LS
5411 4304 MT 5574 4304 LS
5574 4376 MT 5574 4304 LS
5575 4376 MT 5739 4376 LS
5739 4376 MT 5739 4304 LS
5740 4304 MT 5904 4304 LS
5904 4376 MT 5904 4304 LS
5905 4376 MT 6069 4376 LS
6069 4376 MT 6069 4304 LS
6070 4304 MT 6234 4304 LS
6234 4376 MT 6234 4304 LS
6235 4376 MT 6399 4376 LS
6399 4376 MT 6399 4304 LS
6400 4304 MT 6479 4304 LS
6479 4304 MT 6479 4304 LS
2181 4495 MT 6479 4495 LS
6479 4495 MT 6479 4495 LS
2181 4614 MT 4750 4614 LS
4750 4614 MT 4750 4542 LS
4751 4542 MT 5080 4542 LS
5080 4614 MT 5080 4542 LS
5081 4614 MT 6479 4614 LS
6479 4614 MT 6479 4614 LS
% draw timeline
2 setlinecap
2242 4738 MT 2242 4775 LS
2374 4738 MT 2374 4775 LS
2506 4738 MT 2506 4775 LS
2638 4738 MT 2638 4775 LS
2770 4711 MT 2770 4775 LS
2902 4738 MT 2902 4775 LS
3034 4738 MT 3034 4775 LS
3166 4738 MT 3166 4775 LS
3298 4738 MT 3298 4775 LS
3430 4711 MT 3430 4775 LS
(4.4 ns) 9999 LC 3430 4846 WT TS RSS
3562 4738 MT 3562 4775 LS
3694 4738 MT 3694 4775 LS
3826 4738 MT 3826 4775 LS
3958 4738 MT 3958 4775 LS
4090 4711 MT 4090 4775 LS
4222 4738 MT 4222 4775 LS
4354 4738 MT 4354 4775 LS
4486 4738 MT 4486 4775 LS
4618 4738 MT 4618 4775 LS
4750 4711 MT 4750 4775 LS
(4.8 ns) 9999 LC 4750 4846 WT TS RSS
4882 4738 MT 4882 4775 LS
5014 4738 MT 5014 4775 LS
5146 4738 MT 5146 4775 LS
5278 4738 MT 5278 4775 LS
5410 4711 MT 5410 4775 LS
5542 4738 MT 5542 4775 LS
5674 4738 MT 5674 4775 LS
5806 4738 MT 5806 4775 LS
5938 4738 MT 5938 4775 LS
6069 4711 MT 6069 4775 LS
(5.2 ns) 9999 LC 6069 4846 WT TS RSS
6201 4738 MT 6201 4775 LS
6333 4738 MT 6333 4775 LS
6465 4738 MT 6465 4775 LS
6597 4738 MT 6597 4775 LS
% draw grid
2440 118 MT 2440 4711 LS
2770 118 MT 2770 4711 LS
3100 118 MT 3100 4711 LS
3430 118 MT 3430 4711 LS
3760 118 MT 3760 4711 LS
4090 118 MT 4090 4711 LS
4420 118 MT 4420 4711 LS
4750 118 MT 4750 4711 LS
5080 118 MT 5080 4711 LS
5410 118 MT 5410 4711 LS
5739 118 MT 5739 4711 LS
6069 118 MT 6069 4711 LS
6399 118 MT 6399 4711 LS
% draw waveforms
(/ring_buffer/MCLK) 9999 LC 2143 210 WT TSE RSS
2433 118 MT 2447 118 LS
2763 118 MT 2777 118 LS
3093 118 MT 3107 118 LS
3423 118 MT 3437 118 LS
3753 118 MT 3767 118 LS
4083 118 MT 4097 118 LS
4413 118 MT 4427 118 LS
4743 118 MT 4757 118 LS
5073 118 MT 5087 118 LS
5403 118 MT 5417 118 LS
5732 118 MT 5746 118 LS
6062 118 MT 6076 118 LS
6392 118 MT 6406 118 LS
1 setlinecap
2181 139 MT 2275 139 LS
2275 211 MT 2275 139 LS
2276 211 MT 2440 211 LS
2440 211 MT 2440 139 LS
2441 139 MT 2605 139 LS
2605 211 MT 2605 139 LS
2606 211 MT 2770 211 LS
2770 211 MT 2770 139 LS
2771 139 MT 2935 139 LS
2935 211 MT 2935 139 LS
2936 211 MT 3100 211 LS
3100 211 MT 3100 139 LS
3101 139 MT 3265 139 LS
3265 211 MT 3265 139 LS
3266 211 MT 3430 211 LS
3430 211 MT 3430 139 LS
3431 139 MT 3595 139 LS
3595 211 MT 3595 139 LS
3596 211 MT 3760 211 LS
3760 211 MT 3760 139 LS
3761 139 MT 3925 139 LS
3925 211 MT 3925 139 LS
3926 211 MT 4090 211 LS
4090 211 MT 4090 139 LS
4091 139 MT 4255 139 LS
4255 211 MT 4255 139 LS
4256 211 MT 4420 211 LS
4420 211 MT 4420 139 LS
4421 139 MT 4585 139 LS
4585 211 MT 4585 139 LS
4586 211 MT 4750 211 LS
4750 211 MT 4750 139 LS
4751 139 MT 4915 139 LS
4915 211 MT 4915 139 LS
4916 211 MT 5080 211 LS
5080 211 MT 5080 139 LS
5081 139 MT 5245 139 LS
5245 211 MT 5245 139 LS
5246 211 MT 5410 211 LS
5410 211 MT 5410 139 LS
5411 139 MT 5574 139 LS
5574 211 MT 5574 139 LS
5575 211 MT 5739 211 LS
5739 211 MT 5739 139 LS
5740 139 MT 5904 139 LS
5904 211 MT 5904 139 LS
5905 211 MT 6069 211 LS
6069 211 MT 6069 139 LS
6070 139 MT 6234 139 LS
6234 211 MT 6234 139 LS
6235 211 MT 6399 211 LS
6399 211 MT 6399 139 LS
6400 139 MT 6479 139 LS
6479 139 MT 6479 139 LS
(/ring_buffer/reset) 9999 LC 2143 329 WT TSE RSS
2 setlinecap
2433 237 MT 2447 237 LS
2763 237 MT 2777 237 LS
3093 237 MT 3107 237 LS
3423 237 MT 3437 237 LS
3753 237 MT 3767 237 LS
4083 237 MT 4097 237 LS
4413 237 MT 4427 237 LS
4743 237 MT 4757 237 LS
5073 237 MT 5087 237 LS
5403 237 MT 5417 237 LS
5732 237 MT 5746 237 LS
6062 237 MT 6076 237 LS
6392 237 MT 6406 237 LS
1 setlinecap
2181 330 MT 6479 330 LS
6479 330 MT 6479 330 LS
(/ring_buffer/DAV) 9999 LC 2143 448 WT TSE RSS
2 setlinecap
2433 356 MT 2447 356 LS
2763 356 MT 2777 356 LS
3093 356 MT 3107 356 LS
3423 356 MT 3437 356 LS
3753 356 MT 3767 356 LS
4083 356 MT 4097 356 LS
4413 356 MT 4427 356 LS
4743 356 MT 4757 356 LS
5073 356 MT 5087 356 LS
5403 356 MT 5417 356 LS
5732 356 MT 5746 356 LS
6062 356 MT 6076 356 LS
6392 356 MT 6406 356 LS
1 setlinecap
2181 377 MT 3100 377 LS
3100 449 MT 3100 377 LS
3101 449 MT 4420 449 LS
4420 449 MT 4420 377 LS
4421 377 MT 6069 377 LS
6069 449 MT 6069 377 LS
6070 449 MT 6479 449 LS
6479 449 MT 6479 449 LS
(/ring_buffer/CTS) 9999 LC 2143 567 WT TSE RSS
2 setlinecap
2433 475 MT 2447 475 LS
2763 475 MT 2777 475 LS
3093 475 MT 3107 475 LS
3423 475 MT 3437 475 LS
3753 475 MT 3767 475 LS
4083 475 MT 4097 475 LS
4413 475 MT 4427 475 LS
4743 475 MT 4757 475 LS
5073 475 MT 5087 475 LS
5403 475 MT 5417 475 LS
5732 475 MT 5746 475 LS
6062 475 MT 6076 475 LS
6392 475 MT 6406 475 LS
1 setlinecap
2181 496 MT 6479 496 LS
6479 496 MT 6479 496 LS
(/ring_buffer/DAC) 9999 LC 2143 686 WT TSE RSS
2 setlinecap
2433 594 MT 2447 594 LS
2763 594 MT 2777 594 LS
3093 594 MT 3107 594 LS
3423 594 MT 3437 594 LS
3753 594 MT 3767 594 LS
4083 594 MT 4097 594 LS
4413 594 MT 4427 594 LS
4743 594 MT 4757 594 LS
5073 594 MT 5087 594 LS
5403 594 MT 5417 594 LS
5732 594 MT 5746 594 LS
6062 594 MT 6076 594 LS
6392 594 MT 6406 594 LS
1 setlinecap
2181 687 MT 2440 687 LS
2440 687 MT 2440 615 LS
2441 615 MT 3430 615 LS
3430 687 MT 3430 615 LS
3431 687 MT 5410 687 LS
5410 687 MT 5410 615 LS
5411 615 MT 6479 615 LS
6479 615 MT 6479 615 LS
(/ring_buffer/Wreg) 9999 LC 2143 805 WT TSE RSS
2 setlinecap
2433 713 MT 2447 713 LS
2763 713 MT 2777 713 LS
3093 713 MT 3107 713 LS
3423 713 MT 3437 713 LS
3753 713 MT 3767 713 LS
4083 713 MT 4097 713 LS
4413 713 MT 4427 713 LS
4743 713 MT 4757 713 LS
5073 713 MT 5087 713 LS
5403 713 MT 5417 713 LS
5732 713 MT 5746 713 LS
6062 713 MT 6076 713 LS
6392 713 MT 6406 713 LS
1 setlinecap
2181 806 MT 4750 806 LS
4750 806 MT 4750 734 LS
4751 734 MT 5080 734 LS
5080 806 MT 5080 734 LS
5081 806 MT 6479 806 LS
6479 806 MT 6479 806 LS
(/ring_buffer/Din) 9999 LC 2143 924 WT TSE RSS
2 setlinecap
2433 832 MT 2447 832 LS
2763 832 MT 2777 832 LS
3093 832 MT 3107 832 LS
3423 832 MT 3437 832 LS
3753 832 MT 3767 832 LS
4083 832 MT 4097 832 LS
4413 832 MT 4427 832 LS
4743 832 MT 4757 832 LS
5073 832 MT 5087 832 LS
5403 832 MT 5417 832 LS
5732 832 MT 5746 832 LS
6062 832 MT 6076 832 LS
6392 832 MT 6406 832 LS
(0111) 850 LC 2215 889 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 853 MT 2180 853 LT 3093 853 LT 3100 889 LT ST
2180 925 MT 2180 925 LT 3093 925 LT 3100 889 LT ST
(1000) 3309 LC 3135 889 WT pop 0 originOffset 33 add RSS
3100 889 MT 3100 889 LT 3107 853 LT 6479 853 LT ST
3100 889 MT 3100 889 LT 3107 925 LT 6479 925 LT ST
(/ring_buffer/Q) 9999 LC 2143 1043 WT TSE RSS
2 setlinecap
2433 951 MT 2447 951 LS
2763 951 MT 2777 951 LS
3093 951 MT 3107 951 LS
3423 951 MT 3437 951 LS
3753 951 MT 3767 951 LS
4083 951 MT 4097 951 LS
4413 951 MT 4427 951 LS
4743 951 MT 4757 951 LS
5073 951 MT 5087 951 LS
5403 951 MT 5417 951 LS
5732 951 MT 5746 951 LS
6062 951 MT 6076 951 LS
6392 951 MT 6406 951 LS
(0111) 2500 LC 2215 1008 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 972 MT 2180 972 LT 4743 972 LT 4750 1008 LT ST
2180 1044 MT 2180 1044 LT 4743 1044 LT 4750 1008 LT ST
(UUUU) 260 LC 4785 1008 WT pop 0 originOffset 33 add RSS
4750 1008 MT 4750 1008 LT 4757 972 LT 5073 972 LT 5080 1008 LT ST
4750 1008 MT 4750 1008 LT 4757 1044 LT 5073 1044 LT 5080 1008 LT ST
(1000) 1329 LC 5115 1008 WT pop 0 originOffset 33 add RSS
5080 1008 MT 5080 1008 LT 5087 972 LT 6479 972 LT ST
5080 1008 MT 5080 1008 LT 5087 1044 LT 6479 1044 LT ST
(/ring_buffer/addressSignal) 9999 LC 2143 1162 WT TSE RSS
2 setlinecap
2433 1070 MT 2447 1070 LS
2763 1070 MT 2777 1070 LS
3093 1070 MT 3107 1070 LS
3423 1070 MT 3437 1070 LS
3753 1070 MT 3767 1070 LS
4083 1070 MT 4097 1070 LS
4413 1070 MT 4427 1070 LS
4743 1070 MT 4757 1070 LS
5073 1070 MT 5087 1070 LS
5403 1070 MT 5417 1070 LS
5732 1070 MT 5746 1070 LS
6062 1070 MT 6076 1070 LS
6392 1070 MT 6406 1070 LS
(000) 2500 LC 2215 1127 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 1091 MT 2180 1091 LT 4743 1091 LT 4750 1127 LT ST
2180 1163 MT 2180 1163 LT 4743 1163 LT 4750 1127 LT ST
(111) 260 LC 4785 1127 WT pop 0 originOffset 33 add RSS
4750 1127 MT 4750 1127 LT 4757 1091 LT 5073 1091 LT 5080 1127 LT ST
4750 1127 MT 4750 1127 LT 4757 1163 LT 5073 1163 LT 5080 1127 LT ST
(000) 1329 LC 5115 1127 WT pop 0 originOffset 33 add RSS
5080 1127 MT 5080 1127 LT 5087 1091 LT 6479 1091 LT ST
5080 1127 MT 5080 1127 LT 5087 1163 LT 6479 1163 LT ST
(/ring_buffer/dataSignal) 9999 LC 2143 1281 WT TSE RSS
2 setlinecap
2433 1189 MT 2447 1189 LS
2763 1189 MT 2777 1189 LS
3093 1189 MT 3107 1189 LS
3423 1189 MT 3437 1189 LS
3753 1189 MT 3767 1189 LS
4083 1189 MT 4097 1189 LS
4413 1189 MT 4427 1189 LS
4743 1189 MT 4757 1189 LS
5073 1189 MT 5087 1189 LS
5403 1189 MT 5417 1189 LS
5732 1189 MT 5746 1189 LS
6062 1189 MT 6076 1189 LS
6392 1189 MT 6406 1189 LS
(UUUU) 4229 LC 2215 1246 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 1210 MT 2180 1210 LT 6479 1210 LT ST
2180 1282 MT 2180 1282 LT 6479 1282 LT ST
(/ring_buffer/incGetSignal) 9999 LC 2143 1400 WT TSE RSS
2 setlinecap
2433 1308 MT 2447 1308 LS
2763 1308 MT 2777 1308 LS
3093 1308 MT 3107 1308 LS
3423 1308 MT 3437 1308 LS
3753 1308 MT 3767 1308 LS
4083 1308 MT 4097 1308 LS
4413 1308 MT 4427 1308 LS
4743 1308 MT 4757 1308 LS
5073 1308 MT 5087 1308 LS
5403 1308 MT 5417 1308 LS
5732 1308 MT 5746 1308 LS
6062 1308 MT 6076 1308 LS
6392 1308 MT 6406 1308 LS
1 setlinecap
2181 1401 MT 6479 1401 LS
6479 1401 MT 6479 1401 LS
(/ring_buffer/incPutSignal) 9999 LC 2143 1519 WT TSE RSS
2 setlinecap
2433 1427 MT 2447 1427 LS
2763 1427 MT 2777 1427 LS
3093 1427 MT 3107 1427 LS
3423 1427 MT 3437 1427 LS
3753 1427 MT 3767 1427 LS
4083 1427 MT 4097 1427 LS
4413 1427 MT 4427 1427 LS
4743 1427 MT 4757 1427 LS
5073 1427 MT 5087 1427 LS
5403 1427 MT 5417 1427 LS
5732 1427 MT 5746 1427 LS
6062 1427 MT 6076 1427 LS
6392 1427 MT 6406 1427 LS
1 setlinecap
2181 1448 MT 2440 1448 LS
2440 1520 MT 2440 1448 LS
2441 1520 MT 5080 1520 LS
5080 1520 MT 5080 1448 LS
5081 1448 MT 5410 1448 LS
5410 1520 MT 5410 1448 LS
5411 1520 MT 6479 1520 LS
6479 1520 MT 6479 1520 LS
(/ring_buffer/putngetSignal) 9999 LC 2143 1638 WT TSE RSS
2 setlinecap
2433 1546 MT 2447 1546 LS
2763 1546 MT 2777 1546 LS
3093 1546 MT 3107 1546 LS
3423 1546 MT 3437 1546 LS
3753 1546 MT 3767 1546 LS
4083 1546 MT 4097 1546 LS
4413 1546 MT 4427 1546 LS
4743 1546 MT 4757 1546 LS
5073 1546 MT 5087 1546 LS
5403 1546 MT 5417 1546 LS
5732 1546 MT 5746 1546 LS
6062 1546 MT 6076 1546 LS
6392 1546 MT 6406 1546 LS
1 setlinecap
2181 1639 MT 4750 1639 LS
4750 1639 MT 4750 1567 LS
4751 1567 MT 5080 1567 LS
5080 1639 MT 5080 1567 LS
5081 1639 MT 6479 1639 LS
6479 1639 MT 6479 1639 LS
(/ring_buffer/fullSignal) 9999 LC 2143 1757 WT TSE RSS
2 setlinecap
2433 1665 MT 2447 1665 LS
2763 1665 MT 2777 1665 LS
3093 1665 MT 3107 1665 LS
3423 1665 MT 3437 1665 LS
3753 1665 MT 3767 1665 LS
4083 1665 MT 4097 1665 LS
4413 1665 MT 4427 1665 LS
4743 1665 MT 4757 1665 LS
5073 1665 MT 5087 1665 LS
5403 1665 MT 5417 1665 LS
5732 1665 MT 5746 1665 LS
6062 1665 MT 6076 1665 LS
6392 1665 MT 6406 1665 LS
1 setlinecap
2181 1758 MT 5410 1758 LS
5410 1758 MT 5410 1686 LS
5411 1686 MT 6479 1686 LS
6479 1686 MT 6479 1686 LS
(/ring_buffer/emptySignal) 9999 LC 2143 1876 WT TSE RSS
2 setlinecap
2433 1784 MT 2447 1784 LS
2763 1784 MT 2777 1784 LS
3093 1784 MT 3107 1784 LS
3423 1784 MT 3437 1784 LS
3753 1784 MT 3767 1784 LS
4083 1784 MT 4097 1784 LS
4413 1784 MT 4427 1784 LS
4743 1784 MT 4757 1784 LS
5073 1784 MT 5087 1784 LS
5403 1784 MT 5417 1784 LS
5732 1784 MT 5746 1784 LS
6062 1784 MT 6076 1784 LS
6392 1784 MT 6406 1784 LS
1 setlinecap
2181 1877 MT 6479 1877 LS
6479 1877 MT 6479 1877 LS
(/ring_buffer/wrSignal) 9999 LC 2143 1995 WT TSE RSS
2 setlinecap
2433 1903 MT 2447 1903 LS
2763 1903 MT 2777 1903 LS
3093 1903 MT 3107 1903 LS
3423 1903 MT 3437 1903 LS
3753 1903 MT 3767 1903 LS
4083 1903 MT 4097 1903 LS
4413 1903 MT 4427 1903 LS
4743 1903 MT 4757 1903 LS
5073 1903 MT 5087 1903 LS
5403 1903 MT 5417 1903 LS
5732 1903 MT 5746 1903 LS
6062 1903 MT 6076 1903 LS
6392 1903 MT 6406 1903 LS
1 setlinecap
2181 1996 MT 4750 1996 LS
4750 1996 MT 4750 1924 LS
4751 1924 MT 5080 1924 LS
5080 1996 MT 5080 1924 LS
5081 1996 MT 6479 1996 LS
6479 1996 MT 6479 1996 LS
(/ring_buffer/URAM/address) 9999 LC 2143 2114 WT TSE RSS
2 setlinecap
2433 2022 MT 2447 2022 LS
2763 2022 MT 2777 2022 LS
3093 2022 MT 3107 2022 LS
3423 2022 MT 3437 2022 LS
3753 2022 MT 3767 2022 LS
4083 2022 MT 4097 2022 LS
4413 2022 MT 4427 2022 LS
4743 2022 MT 4757 2022 LS
5073 2022 MT 5087 2022 LS
5403 2022 MT 5417 2022 LS
5732 2022 MT 5746 2022 LS
6062 2022 MT 6076 2022 LS
6392 2022 MT 6406 2022 LS
(000) 2500 LC 2215 2079 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 2043 MT 2180 2043 LT 4743 2043 LT 4750 2079 LT ST
2180 2115 MT 2180 2115 LT 4743 2115 LT 4750 2079 LT ST
(111) 260 LC 4785 2079 WT pop 0 originOffset 33 add RSS
4750 2079 MT 4750 2079 LT 4757 2043 LT 5073 2043 LT 5080 2079 LT ST
4750 2079 MT 4750 2079 LT 4757 2115 LT 5073 2115 LT 5080 2079 LT ST
(000) 1329 LC 5115 2079 WT pop 0 originOffset 33 add RSS
5080 2079 MT 5080 2079 LT 5087 2043 LT 6479 2043 LT ST
5080 2079 MT 5080 2079 LT 5087 2115 LT 6479 2115 LT ST
(/ring_buffer/URAM/wr) 9999 LC 2143 2233 WT TSE RSS
2 setlinecap
2433 2141 MT 2447 2141 LS
2763 2141 MT 2777 2141 LS
3093 2141 MT 3107 2141 LS
3423 2141 MT 3437 2141 LS
3753 2141 MT 3767 2141 LS
4083 2141 MT 4097 2141 LS
4413 2141 MT 4427 2141 LS
4743 2141 MT 4757 2141 LS
5073 2141 MT 5087 2141 LS
5403 2141 MT 5417 2141 LS
5732 2141 MT 5746 2141 LS
6062 2141 MT 6076 2141 LS
6392 2141 MT 6406 2141 LS
1 setlinecap
2181 2234 MT 4750 2234 LS
4750 2234 MT 4750 2162 LS
4751 2162 MT 5080 2162 LS
5080 2234 MT 5080 2162 LS
5081 2234 MT 6479 2234 LS
6479 2234 MT 6479 2234 LS
(/ring_buffer/URAM/din) 9999 LC 2143 2352 WT TSE RSS
2 setlinecap
2433 2260 MT 2447 2260 LS
2763 2260 MT 2777 2260 LS
3093 2260 MT 3107 2260 LS
3423 2260 MT 3437 2260 LS
3753 2260 MT 3767 2260 LS
4083 2260 MT 4097 2260 LS
4413 2260 MT 4427 2260 LS
4743 2260 MT 4757 2260 LS
5073 2260 MT 5087 2260 LS
5403 2260 MT 5417 2260 LS
5732 2260 MT 5746 2260 LS
6062 2260 MT 6076 2260 LS
6392 2260 MT 6406 2260 LS
(0111) 850 LC 2215 2317 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 2281 MT 2180 2281 LT 3093 2281 LT 3100 2317 LT ST
2180 2353 MT 2180 2353 LT 3093 2353 LT 3100 2317 LT ST
(1000) 3309 LC 3135 2317 WT pop 0 originOffset 33 add RSS
3100 2317 MT 3100 2317 LT 3107 2281 LT 6479 2281 LT ST
3100 2317 MT 3100 2317 LT 3107 2353 LT 6479 2353 LT ST
(/ring_buffer/URAM/dout) 9999 LC 2143 2471 WT TSE RSS
2 setlinecap
2433 2379 MT 2447 2379 LS
2763 2379 MT 2777 2379 LS
3093 2379 MT 3107 2379 LS
3423 2379 MT 3437 2379 LS
3753 2379 MT 3767 2379 LS
4083 2379 MT 4097 2379 LS
4413 2379 MT 4427 2379 LS
4743 2379 MT 4757 2379 LS
5073 2379 MT 5087 2379 LS
5403 2379 MT 5417 2379 LS
5732 2379 MT 5746 2379 LS
6062 2379 MT 6076 2379 LS
6392 2379 MT 6406 2379 LS
(0111) 2500 LC 2215 2436 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 2400 MT 2180 2400 LT 4743 2400 LT 4750 2436 LT ST
2180 2472 MT 2180 2472 LT 4743 2472 LT 4750 2436 LT ST
(UUUU) 260 LC 4785 2436 WT pop 0 originOffset 33 add RSS
4750 2436 MT 4750 2436 LT 4757 2400 LT 5073 2400 LT 5080 2436 LT ST
4750 2436 MT 4750 2436 LT 4757 2472 LT 5073 2472 LT 5080 2436 LT ST
(1000) 1329 LC 5115 2436 WT pop 0 originOffset 33 add RSS
5080 2436 MT 5080 2436 LT 5087 2400 LT 6479 2400 LT ST
5080 2436 MT 5080 2436 LT 5087 2472 LT 6479 2472 LT ST
(/ring_buffer/URAM/ram) 9999 LC 2143 2590 WT TSE RSS
2 setlinecap
2433 2498 MT 2447 2498 LS
2763 2498 MT 2777 2498 LS
3093 2498 MT 3107 2498 LS
3423 2498 MT 3437 2498 LS
3753 2498 MT 3767 2498 LS
4083 2498 MT 4097 2498 LS
4413 2498 MT 4427 2498 LS
4743 2498 MT 4757 2498 LS
5073 2498 MT 5087 2498 LS
5403 2498 MT 5417 2498 LS
5732 2498 MT 5746 2498 LS
6062 2498 MT 6076 2498 LS
6392 2498 MT 6406 2498 LS
({0111} {0001} {0010} {0011} {0100} {0101} {0111} {UUUU}) 2500 LC 2215 2555 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 2519 MT 2180 2519 LT 4743 2519 LT 4750 2555 LT ST
2180 2591 MT 2180 2591 LT 4743 2591 LT 4750 2555 LT ST
({1000} {0001} {0010} {0011} {0100} {0101} {0111} {1000}) 1659 LC 4785 2555 WT pop 0 originOffset 33 add RSS
4750 2555 MT 4750 2555 LT 4757 2519 LT 6479 2519 LT ST
4750 2555 MT 4750 2555 LT 4757 2591 LT 6479 2591 LT ST
(/ring_buffer/URingBufferControl/DAV) 9999 LC 2143 2709 WT TSE RSS
2 setlinecap
2433 2617 MT 2447 2617 LS
2763 2617 MT 2777 2617 LS
3093 2617 MT 3107 2617 LS
3423 2617 MT 3437 2617 LS
3753 2617 MT 3767 2617 LS
4083 2617 MT 4097 2617 LS
4413 2617 MT 4427 2617 LS
4743 2617 MT 4757 2617 LS
5073 2617 MT 5087 2617 LS
5403 2617 MT 5417 2617 LS
5732 2617 MT 5746 2617 LS
6062 2617 MT 6076 2617 LS
6392 2617 MT 6406 2617 LS
1 setlinecap
2181 2638 MT 3100 2638 LS
3100 2710 MT 3100 2638 LS
3101 2710 MT 4420 2710 LS
4420 2710 MT 4420 2638 LS
4421 2638 MT 6069 2638 LS
6069 2710 MT 6069 2638 LS
6070 2710 MT 6479 2710 LS
6479 2710 MT 6479 2710 LS
(/ring_buffer/URingBufferControl/clk) 9999 LC 2143 2828 WT TSE RSS
2 setlinecap
2433 2736 MT 2447 2736 LS
2763 2736 MT 2777 2736 LS
3093 2736 MT 3107 2736 LS
3423 2736 MT 3437 2736 LS
3753 2736 MT 3767 2736 LS
4083 2736 MT 4097 2736 LS
4413 2736 MT 4427 2736 LS
4743 2736 MT 4757 2736 LS
5073 2736 MT 5087 2736 LS
5403 2736 MT 5417 2736 LS
5732 2736 MT 5746 2736 LS
6062 2736 MT 6076 2736 LS
6392 2736 MT 6406 2736 LS
1 setlinecap
2181 2757 MT 2275 2757 LS
2275 2829 MT 2275 2757 LS
2276 2829 MT 2440 2829 LS
2440 2829 MT 2440 2757 LS
2441 2757 MT 2605 2757 LS
2605 2829 MT 2605 2757 LS
2606 2829 MT 2770 2829 LS
2770 2829 MT 2770 2757 LS
2771 2757 MT 2935 2757 LS
2935 2829 MT 2935 2757 LS
2936 2829 MT 3100 2829 LS
3100 2829 MT 3100 2757 LS
3101 2757 MT 3265 2757 LS
3265 2829 MT 3265 2757 LS
3266 2829 MT 3430 2829 LS
3430 2829 MT 3430 2757 LS
3431 2757 MT 3595 2757 LS
3595 2829 MT 3595 2757 LS
3596 2829 MT 3760 2829 LS
3760 2829 MT 3760 2757 LS
3761 2757 MT 3925 2757 LS
3925 2829 MT 3925 2757 LS
3926 2829 MT 4090 2829 LS
4090 2829 MT 4090 2757 LS
4091 2757 MT 4255 2757 LS
4255 2829 MT 4255 2757 LS
4256 2829 MT 4420 2829 LS
4420 2829 MT 4420 2757 LS
4421 2757 MT 4585 2757 LS
4585 2829 MT 4585 2757 LS
4586 2829 MT 4750 2829 LS
4750 2829 MT 4750 2757 LS
4751 2757 MT 4915 2757 LS
4915 2829 MT 4915 2757 LS
4916 2829 MT 5080 2829 LS
5080 2829 MT 5080 2757 LS
5081 2757 MT 5245 2757 LS
5245 2829 MT 5245 2757 LS
5246 2829 MT 5410 2829 LS
5410 2829 MT 5410 2757 LS
5411 2757 MT 5574 2757 LS
5574 2829 MT 5574 2757 LS
5575 2829 MT 5739 2829 LS
5739 2829 MT 5739 2757 LS
5740 2757 MT 5904 2757 LS
5904 2829 MT 5904 2757 LS
5905 2829 MT 6069 2829 LS
6069 2829 MT 6069 2757 LS
6070 2757 MT 6234 2757 LS
6234 2829 MT 6234 2757 LS
6235 2829 MT 6399 2829 LS
6399 2829 MT 6399 2757 LS
6400 2757 MT 6479 2757 LS
6479 2757 MT 6479 2757 LS
(/ring_buffer/URingBufferControl/reset) 9999 LC 2143 2947 WT TSE RSS
2 setlinecap
2433 2855 MT 2447 2855 LS
2763 2855 MT 2777 2855 LS
3093 2855 MT 3107 2855 LS
3423 2855 MT 3437 2855 LS
3753 2855 MT 3767 2855 LS
4083 2855 MT 4097 2855 LS
4413 2855 MT 4427 2855 LS
4743 2855 MT 4757 2855 LS
5073 2855 MT 5087 2855 LS
5403 2855 MT 5417 2855 LS
5732 2855 MT 5746 2855 LS
6062 2855 MT 6076 2855 LS
6392 2855 MT 6406 2855 LS
1 setlinecap
2181 2948 MT 6479 2948 LS
6479 2948 MT 6479 2948 LS
(/ring_buffer/URingBufferControl/CTS) 9999 LC 2143 3066 WT TSE RSS
2 setlinecap
2433 2974 MT 2447 2974 LS
2763 2974 MT 2777 2974 LS
3093 2974 MT 3107 2974 LS
3423 2974 MT 3437 2974 LS
3753 2974 MT 3767 2974 LS
4083 2974 MT 4097 2974 LS
4413 2974 MT 4427 2974 LS
4743 2974 MT 4757 2974 LS
5073 2974 MT 5087 2974 LS
5403 2974 MT 5417 2974 LS
5732 2974 MT 5746 2974 LS
6062 2974 MT 6076 2974 LS
6392 2974 MT 6406 2974 LS
1 setlinecap
2181 2995 MT 6479 2995 LS
6479 2995 MT 6479 2995 LS
(/ring_buffer/URingBufferControl/full) 9999 LC 2143 3185 WT TSE RSS
2 setlinecap
2433 3093 MT 2447 3093 LS
2763 3093 MT 2777 3093 LS
3093 3093 MT 3107 3093 LS
3423 3093 MT 3437 3093 LS
3753 3093 MT 3767 3093 LS
4083 3093 MT 4097 3093 LS
4413 3093 MT 4427 3093 LS
4743 3093 MT 4757 3093 LS
5073 3093 MT 5087 3093 LS
5403 3093 MT 5417 3093 LS
5732 3093 MT 5746 3093 LS
6062 3093 MT 6076 3093 LS
6392 3093 MT 6406 3093 LS
1 setlinecap
2181 3186 MT 5410 3186 LS
5410 3186 MT 5410 3114 LS
5411 3114 MT 6479 3114 LS
6479 3114 MT 6479 3114 LS
(/ring_buffer/URingBufferControl/empty) 9999 LC 2143 3304 WT TSE RSS
2 setlinecap
2433 3212 MT 2447 3212 LS
2763 3212 MT 2777 3212 LS
3093 3212 MT 3107 3212 LS
3423 3212 MT 3437 3212 LS
3753 3212 MT 3767 3212 LS
4083 3212 MT 4097 3212 LS
4413 3212 MT 4427 3212 LS
4743 3212 MT 4757 3212 LS
5073 3212 MT 5087 3212 LS
5403 3212 MT 5417 3212 LS
5732 3212 MT 5746 3212 LS
6062 3212 MT 6076 3212 LS
6392 3212 MT 6406 3212 LS
1 setlinecap
2181 3305 MT 6479 3305 LS
6479 3305 MT 6479 3305 LS
(/ring_buffer/URingBufferControl/Wreg) 9999 LC 2143 3423 WT TSE RSS
2 setlinecap
2433 3331 MT 2447 3331 LS
2763 3331 MT 2777 3331 LS
3093 3331 MT 3107 3331 LS
3423 3331 MT 3437 3331 LS
3753 3331 MT 3767 3331 LS
4083 3331 MT 4097 3331 LS
4413 3331 MT 4427 3331 LS
4743 3331 MT 4757 3331 LS
5073 3331 MT 5087 3331 LS
5403 3331 MT 5417 3331 LS
5732 3331 MT 5746 3331 LS
6062 3331 MT 6076 3331 LS
6392 3331 MT 6406 3331 LS
1 setlinecap
2181 3424 MT 4750 3424 LS
4750 3424 MT 4750 3352 LS
4751 3352 MT 5080 3352 LS
5080 3424 MT 5080 3352 LS
5081 3424 MT 6479 3424 LS
6479 3424 MT 6479 3424 LS
(/ring_buffer/URingBufferControl/Wr) 9999 LC 2143 3542 WT TSE RSS
2 setlinecap
2433 3450 MT 2447 3450 LS
2763 3450 MT 2777 3450 LS
3093 3450 MT 3107 3450 LS
3423 3450 MT 3437 3450 LS
3753 3450 MT 3767 3450 LS
4083 3450 MT 4097 3450 LS
4413 3450 MT 4427 3450 LS
4743 3450 MT 4757 3450 LS
5073 3450 MT 5087 3450 LS
5403 3450 MT 5417 3450 LS
5732 3450 MT 5746 3450 LS
6062 3450 MT 6076 3450 LS
6392 3450 MT 6406 3450 LS
1 setlinecap
2181 3543 MT 4750 3543 LS
4750 3543 MT 4750 3471 LS
4751 3471 MT 5080 3471 LS
5080 3543 MT 5080 3471 LS
5081 3543 MT 6479 3543 LS
6479 3543 MT 6479 3543 LS
(/ring_buffer/URingBufferControl/selPnG) 9999 LC 2143 3661 WT TSE RSS
2 setlinecap
2433 3569 MT 2447 3569 LS
2763 3569 MT 2777 3569 LS
3093 3569 MT 3107 3569 LS
3423 3569 MT 3437 3569 LS
3753 3569 MT 3767 3569 LS
4083 3569 MT 4097 3569 LS
4413 3569 MT 4427 3569 LS
4743 3569 MT 4757 3569 LS
5073 3569 MT 5087 3569 LS
5403 3569 MT 5417 3569 LS
5732 3569 MT 5746 3569 LS
6062 3569 MT 6076 3569 LS
6392 3569 MT 6406 3569 LS
1 setlinecap
2181 3662 MT 4750 3662 LS
4750 3662 MT 4750 3590 LS
4751 3590 MT 5080 3590 LS
5080 3662 MT 5080 3590 LS
5081 3662 MT 6479 3662 LS
6479 3662 MT 6479 3662 LS
(/ring_buffer/URingBufferControl/DAC) 9999 LC 2143 3780 WT TSE RSS
2 setlinecap
2433 3688 MT 2447 3688 LS
2763 3688 MT 2777 3688 LS
3093 3688 MT 3107 3688 LS
3423 3688 MT 3437 3688 LS
3753 3688 MT 3767 3688 LS
4083 3688 MT 4097 3688 LS
4413 3688 MT 4427 3688 LS
4743 3688 MT 4757 3688 LS
5073 3688 MT 5087 3688 LS
5403 3688 MT 5417 3688 LS
5732 3688 MT 5746 3688 LS
6062 3688 MT 6076 3688 LS
6392 3688 MT 6406 3688 LS
1 setlinecap
2181 3781 MT 2440 3781 LS
2440 3781 MT 2440 3709 LS
2441 3709 MT 3430 3709 LS
3430 3781 MT 3430 3709 LS
3431 3781 MT 5410 3781 LS
5410 3781 MT 5410 3709 LS
5411 3709 MT 6479 3709 LS
6479 3709 MT 6479 3709 LS
(/ring_buffer/URingBufferControl/incPut) 9999 LC 2143 3899 WT TSE RSS
2 setlinecap
2433 3807 MT 2447 3807 LS
2763 3807 MT 2777 3807 LS
3093 3807 MT 3107 3807 LS
3423 3807 MT 3437 3807 LS
3753 3807 MT 3767 3807 LS
4083 3807 MT 4097 3807 LS
4413 3807 MT 4427 3807 LS
4743 3807 MT 4757 3807 LS
5073 3807 MT 5087 3807 LS
5403 3807 MT 5417 3807 LS
5732 3807 MT 5746 3807 LS
6062 3807 MT 6076 3807 LS
6392 3807 MT 6406 3807 LS
1 setlinecap
2181 3828 MT 2440 3828 LS
2440 3900 MT 2440 3828 LS
2441 3900 MT 5080 3900 LS
5080 3900 MT 5080 3828 LS
5081 3828 MT 5410 3828 LS
5410 3900 MT 5410 3828 LS
5411 3900 MT 6479 3900 LS
6479 3900 MT 6479 3900 LS
(/ring_buffer/URingBufferControl/incGet) 9999 LC 2143 4018 WT TSE RSS
2 setlinecap
2433 3926 MT 2447 3926 LS
2763 3926 MT 2777 3926 LS
3093 3926 MT 3107 3926 LS
3423 3926 MT 3437 3926 LS
3753 3926 MT 3767 3926 LS
4083 3926 MT 4097 3926 LS
4413 3926 MT 4427 3926 LS
4743 3926 MT 4757 3926 LS
5073 3926 MT 5087 3926 LS
5403 3926 MT 5417 3926 LS
5732 3926 MT 5746 3926 LS
6062 3926 MT 6076 3926 LS
6392 3926 MT 6406 3926 LS
1 setlinecap
2181 4019 MT 6479 4019 LS
6479 4019 MT 6479 4019 LS
(/ring_buffer/URingBufferControl/CURRENT_STATE) 9999 LC 2143 4137 WT TSE RSS
2 setlinecap
2433 4045 MT 2447 4045 LS
2763 4045 MT 2777 4045 LS
3093 4045 MT 3107 4045 LS
3423 4045 MT 3437 4045 LS
3753 4045 MT 3767 4045 LS
4083 4045 MT 4097 4045 LS
4413 4045 MT 4427 4045 LS
4743 4045 MT 4757 4045 LS
5073 4045 MT 5087 4045 LS
5403 4045 MT 5417 4045 LS
5732 4045 MT 5746 4045 LS
6062 4045 MT 6076 4045 LS
6392 4045 MT 6406 4045 LS
(INC) 190 LC 2215 4102 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 4066 MT 2180 4066 LT 2433 4066 LT 2440 4102 LT ST
2180 4138 MT 2180 4138 LT 2433 4138 LT 2440 4102 LT ST
(COMPLETE) 920 LC 2475 4102 WT pop 0 originOffset 33 add RSS
2440 4102 MT 2440 4102 LT 2447 4066 LT 3423 4066 LT 3430 4102 LT ST
2440 4102 MT 2440 4102 LT 2447 4138 LT 3423 4138 LT 3430 4102 LT ST
(WAITING) 1250 LC 3465 4102 WT pop 0 originOffset 33 add RSS
3430 4102 MT 3430 4102 LT 3437 4066 LT 4743 4066 LT 4750 4102 LT ST
3430 4102 MT 3430 4102 LT 3437 4138 LT 4743 4138 LT 4750 4102 LT ST
(PUT) 260 LC 4785 4102 WT pop 0 originOffset 33 add RSS
4750 4102 MT 4750 4102 LT 4757 4066 LT 5073 4066 LT 5080 4102 LT ST
4750 4102 MT 4750 4102 LT 4757 4138 LT 5073 4138 LT 5080 4102 LT ST
(INC) 260 LC 5115 4102 WT pop 0 originOffset 33 add RSS
5080 4102 MT 5080 4102 LT 5087 4066 LT 5403 4066 LT 5410 4102 LT ST
5080 4102 MT 5080 4102 LT 5087 4138 LT 5403 4138 LT 5410 4102 LT ST
(COMPLETE) 919 LC 5445 4102 WT pop 0 originOffset 33 add RSS
5410 4102 MT 5410 4102 LT 5417 4066 LT 6392 4066 LT 6399 4102 LT ST
5410 4102 MT 5410 4102 LT 5417 4138 LT 6392 4138 LT 6399 4102 LT ST
(WAITING) 10 LC 6434 4102 WT pop 0 originOffset 33 add RSS
6399 4102 MT 6399 4102 LT 6406 4066 LT 6479 4066 LT ST
6399 4102 MT 6399 4102 LT 6406 4138 LT 6479 4138 LT ST
(/ring_buffer/URingBufferControl/NEXT_STATE) 9999 LC 2143 4256 WT TSE RSS
2 setlinecap
2433 4164 MT 2447 4164 LS
2763 4164 MT 2777 4164 LS
3093 4164 MT 3107 4164 LS
3423 4164 MT 3437 4164 LS
3753 4164 MT 3767 4164 LS
4083 4164 MT 4097 4164 LS
4413 4164 MT 4427 4164 LS
4743 4164 MT 4757 4164 LS
5073 4164 MT 5087 4164 LS
5403 4164 MT 5417 4164 LS
5732 4164 MT 5746 4164 LS
6062 4164 MT 6076 4164 LS
6392 4164 MT 6406 4164 LS
(COMPLETE) 850 LC 2215 4221 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 4185 MT 2180 4185 LT 3093 4185 LT 3100 4221 LT ST
2180 4257 MT 2180 4257 LT 3093 4257 LT 3100 4221 LT ST
(WAITING) 1250 LC 3135 4221 WT pop 0 originOffset 33 add RSS
3100 4221 MT 3100 4221 LT 3107 4185 LT 4413 4185 LT 4420 4221 LT ST
3100 4221 MT 3100 4221 LT 3107 4257 LT 4413 4257 LT 4420 4221 LT ST
(PUT) 260 LC 4455 4221 WT pop 0 originOffset 33 add RSS
4420 4221 MT 4420 4221 LT 4427 4185 LT 4743 4185 LT 4750 4221 LT ST
4420 4221 MT 4420 4221 LT 4427 4257 LT 4743 4257 LT 4750 4221 LT ST
(INC) 260 LC 4785 4221 WT pop 0 originOffset 33 add RSS
4750 4221 MT 4750 4221 LT 4757 4185 LT 5073 4185 LT 5080 4221 LT ST
4750 4221 MT 4750 4221 LT 4757 4257 LT 5073 4257 LT 5080 4221 LT ST
(COMPLETE) 919 LC 5115 4221 WT pop 0 originOffset 33 add RSS
5080 4221 MT 5080 4221 LT 5087 4185 LT 6062 4185 LT 6069 4221 LT ST
5080 4221 MT 5080 4221 LT 5087 4257 LT 6062 4257 LT 6069 4221 LT ST
(WAITING) 340 LC 6104 4221 WT pop 0 originOffset 33 add RSS
6069 4221 MT 6069 4221 LT 6076 4185 LT 6479 4185 LT ST
6069 4221 MT 6069 4221 LT 6076 4257 LT 6479 4257 LT ST
(/ring_buffer/UMAC/MCLK) 9999 LC 2143 4375 WT TSE RSS
2 setlinecap
2433 4283 MT 2447 4283 LS
2763 4283 MT 2777 4283 LS
3093 4283 MT 3107 4283 LS
3423 4283 MT 3437 4283 LS
3753 4283 MT 3767 4283 LS
4083 4283 MT 4097 4283 LS
4413 4283 MT 4427 4283 LS
4743 4283 MT 4757 4283 LS
5073 4283 MT 5087 4283 LS
5403 4283 MT 5417 4283 LS
5732 4283 MT 5746 4283 LS
6062 4283 MT 6076 4283 LS
6392 4283 MT 6406 4283 LS
1 setlinecap
2181 4304 MT 2275 4304 LS
2275 4376 MT 2275 4304 LS
2276 4376 MT 2440 4376 LS
2440 4376 MT 2440 4304 LS
2441 4304 MT 2605 4304 LS
2605 4376 MT 2605 4304 LS
2606 4376 MT 2770 4376 LS
2770 4376 MT 2770 4304 LS
2771 4304 MT 2935 4304 LS
2935 4376 MT 2935 4304 LS
2936 4376 MT 3100 4376 LS
3100 4376 MT 3100 4304 LS
3101 4304 MT 3265 4304 LS
3265 4376 MT 3265 4304 LS
3266 4376 MT 3430 4376 LS
3430 4376 MT 3430 4304 LS
3431 4304 MT 3595 4304 LS
3595 4376 MT 3595 4304 LS
3596 4376 MT 3760 4376 LS
3760 4376 MT 3760 4304 LS
3761 4304 MT 3925 4304 LS
3925 4376 MT 3925 4304 LS
3926 4376 MT 4090 4376 LS
4090 4376 MT 4090 4304 LS
4091 4304 MT 4255 4304 LS
4255 4376 MT 4255 4304 LS
4256 4376 MT 4420 4376 LS
4420 4376 MT 4420 4304 LS
4421 4304 MT 4585 4304 LS
4585 4376 MT 4585 4304 LS
4586 4376 MT 4750 4376 LS
4750 4376 MT 4750 4304 LS
4751 4304 MT 4915 4304 LS
4915 4376 MT 4915 4304 LS
4916 4376 MT 5080 4376 LS
5080 4376 MT 5080 4304 LS
5081 4304 MT 5245 4304 LS
5245 4376 MT 5245 4304 LS
5246 4376 MT 5410 4376 LS
5410 4376 MT 5410 4304 LS
5411 4304 MT 5574 4304 LS
5574 4376 MT 5574 4304 LS
5575 4376 MT 5739 4376 LS
5739 4376 MT 5739 4304 LS
5740 4304 MT 5904 4304 LS
5904 4376 MT 5904 4304 LS
5905 4376 MT 6069 4376 LS
6069 4376 MT 6069 4304 LS
6070 4304 MT 6234 4304 LS
6234 4376 MT 6234 4304 LS
6235 4376 MT 6399 4376 LS
6399 4376 MT 6399 4304 LS
6400 4304 MT 6479 4304 LS
6479 4304 MT 6479 4304 LS
(/ring_buffer/UMAC/reset) 9999 LC 2143 4494 WT TSE RSS
2 setlinecap
2433 4402 MT 2447 4402 LS
2763 4402 MT 2777 4402 LS
3093 4402 MT 3107 4402 LS
3423 4402 MT 3437 4402 LS
3753 4402 MT 3767 4402 LS
4083 4402 MT 4097 4402 LS
4413 4402 MT 4427 4402 LS
4743 4402 MT 4757 4402 LS
5073 4402 MT 5087 4402 LS
5403 4402 MT 5417 4402 LS
5732 4402 MT 5746 4402 LS
6062 4402 MT 6076 4402 LS
6392 4402 MT 6406 4402 LS
1 setlinecap
2181 4495 MT 6479 4495 LS
6479 4495 MT 6479 4495 LS
(/ring_buffer/UMAC/putnget) 9999 LC 2143 4613 WT TSE RSS
2 setlinecap
2433 4521 MT 2447 4521 LS
2763 4521 MT 2777 4521 LS
3093 4521 MT 3107 4521 LS
3423 4521 MT 3437 4521 LS
3753 4521 MT 3767 4521 LS
4083 4521 MT 4097 4521 LS
4413 4521 MT 4427 4521 LS
4743 4521 MT 4757 4521 LS
5073 4521 MT 5087 4521 LS
5403 4521 MT 5417 4521 LS
5732 4521 MT 5746 4521 LS
6062 4521 MT 6076 4521 LS
6392 4521 MT 6406 4521 LS
1 setlinecap
2181 4614 MT 4750 4614 LS
4750 4614 MT 4750 4542 LS
4751 4542 MT 5080 4542 LS
5080 4614 MT 5080 4542 LS
5081 4614 MT 6479 4614 LS
6479 4614 MT 6479 4614 LS
% draw footer
(Entity:ring_buffer  Architecture:arq_ring_buffer  Date: Tue May 16 16:19:48 BST 2023   Row: 1 Page: 1) 9999 LC 118 4980 WT TSW RSS
grestore
showpage
%%Page: 2 2
gsave
90 rotate 0.12 dup neg scale
% dump string table
/NP {newpath} def/SD {setdash} def/CL {setrgbcolor} def/GR {setgray} def
/SX {exch LEdge sub XScale mul MaxLabelWidth add LMargin add LEdge LabelWidth sub add exch} def/CSX {exch dup LabelWidth gt {exch SX} {exch} ifelse} def
/MT {SX moveto} def/LS {SX lineto stroke} def/LT {SX lineto} def/LFS {SX lineto fill stroke} def/RSS {rmoveto show stroke} def/ST {stroke} def/WT {CSX moveto dup stringwidth pop} def/TSW {pop 0 originOffset} def
/TSE {MaxLabelWidth LabelWidth sub LMargin add 0 rmoveto neg originOffset} def/TS {-2 div originOffset CSX} def
/MLW {stringwidth pop dup MaxLabelWidth gt {/MaxLabelWidth exch def}{pop} ifelse XS} def
/XS {/XScale LabelWidth LMargin sub MaxLabelWidth LEdge LabelWidth sub add sub REdge LEdge sub div 1 add def} def
/ARC {5 -2 roll SX 5 2 roll arc} def/LC {1 index stringwidth pop lt {pop ()} if} def
/SW {stringwidth pop} def
/ESTR {   dup 3 add string   /CurrentStr exch def   exch 0 2 index getinterval   0 1 3 index 1 sub {     dup     2 index exch get exch     CurrentStr exch 3 -1 roll put   } for   pop   dup 1 2 2 index add {     CurrentStr exch 46 put   } for   pop} def
/LC {   exch  dup dup /CurrentStr exch def   SW 2 index gt {     CurrentStr length     dup     {       2 div cvi       3 index       CurrentStr SW       sub       dup 0 lt {         1 index         4 -1 roll         exch sub         3 1 roll       }       {         dup 5 index gt {           1 index 4 -1 roll add 3 1 roll         }         {           exit         } ifelse       } ifelse       3 index 2 index ESTR       1 index 0 eq {         exit       } if       pop     } loop     pop pop pop pop pop     CurrentStr   }   {     CurrentStr   } ifelse} def
/XScale 1 def/MaxLabelWidth 0 def/LMargin 118 def/LEdge 2180 def/REdge 6244 def/LabelWidth 2143 def
/Helvetica findfont [66 0 0 -66 0 0] makefont setfont
/originOffset   currentfont   /FontBBox get 1 get   currentfont  /FontMatrix get 3 get   mul   currentfont   /FontType get   42 eq {     1000000 div   } {     neg   } ifelse def
(/ring_buffer/MCLK) MLW
(/ring_buffer/reset) MLW
(/ring_buffer/DAV) MLW
(/ring_buffer/CTS) MLW
(/ring_buffer/DAC) MLW
(/ring_buffer/Wreg) MLW
(/ring_buffer/Din) MLW
(/ring_buffer/Q) MLW
(/ring_buffer/addressSignal) MLW
(/ring_buffer/dataSignal) MLW
(/ring_buffer/incGetSignal) MLW
(/ring_buffer/incPutSignal) MLW
(/ring_buffer/putngetSignal) MLW
(/ring_buffer/fullSignal) MLW
(/ring_buffer/emptySignal) MLW
(/ring_buffer/wrSignal) MLW
(/ring_buffer/URAM/address) MLW
(/ring_buffer/URAM/wr) MLW
(/ring_buffer/URAM/din) MLW
(/ring_buffer/URAM/dout) MLW
(/ring_buffer/URAM/ram) MLW
(/ring_buffer/URingBufferControl/DAV) MLW
(/ring_buffer/URingBufferControl/clk) MLW
(/ring_buffer/URingBufferControl/reset) MLW
(/ring_buffer/URingBufferControl/CTS) MLW
(/ring_buffer/URingBufferControl/full) MLW
(/ring_buffer/URingBufferControl/empty) MLW
(/ring_buffer/URingBufferControl/Wreg) MLW
(/ring_buffer/URingBufferControl/Wr) MLW
(/ring_buffer/URingBufferControl/selPnG) MLW
(/ring_buffer/URingBufferControl/DAC) MLW
(/ring_buffer/URingBufferControl/incPut) MLW
(/ring_buffer/URingBufferControl/incGet) MLW
(/ring_buffer/URingBufferControl/CURRENT_STATE) MLW
(/ring_buffer/URingBufferControl/NEXT_STATE) MLW
(/ring_buffer/UMAC/MCLK) MLW
(/ring_buffer/UMAC/reset) MLW
(/ring_buffer/UMAC/putnget) MLW
(/ring_buffer/UMAC/incPut) MLW
(/ring_buffer/UMAC/incGet) MLW
(/ring_buffer/UMAC/full) MLW
(/ring_buffer/UMAC/empty) MLW
(/ring_buffer/UMAC/Address) MLW
(/ring_buffer/UMAC/idxGetSignal) MLW
(/ring_buffer/UMAC/idxPutSignal) MLW
(/ring_buffer/UMAC/membersSignal) MLW
(/ring_buffer/UMAC/enableSignal) MLW
% draw waveform shading
[] 0 SD
3 setlinewidth
0 setlinejoin
1 setlinecap
0 0 0 CL
2181 139 MT 2440 139 LS
2440 211 MT 2440 139 LS
2441 211 MT 5080 211 LS
5080 211 MT 5080 139 LS
5081 139 MT 5410 139 LS
5410 211 MT 5410 139 LS
5411 211 MT 6479 211 LS
6479 211 MT 6479 211 LS
2181 330 MT 6479 330 LS
6479 330 MT 6479 330 LS
2181 449 MT 5410 449 LS
5410 449 MT 5410 377 LS
5411 377 MT 6479 377 LS
6479 377 MT 6479 377 LS
2181 568 MT 6479 568 LS
6479 568 MT 6479 568 LS
(000) 2500 LC 2215 651 WT pop 0 originOffset 33 add RSS
2180 615 MT 2180 615 LT 4743 615 LT 4750 651 LT ST
2180 687 MT 2180 687 LT 4743 687 LT 4750 651 LT ST
(111) 260 LC 4785 651 WT pop 0 originOffset 33 add RSS
4750 651 MT 4750 651 LT 4757 615 LT 5073 615 LT 5080 651 LT ST
4750 651 MT 4750 651 LT 4757 687 LT 5073 687 LT 5080 651 LT ST
(000) 1329 LC 5115 651 WT pop 0 originOffset 33 add RSS
5080 651 MT 5080 651 LT 5087 615 LT 6479 615 LT ST
5080 651 MT 5080 651 LT 5087 687 LT 6479 687 LT ST
(000) 4229 LC 2215 770 WT pop 0 originOffset 33 add RSS
2180 734 MT 2180 734 LT 6479 734 LT ST
2180 806 MT 2180 806 LT 6479 806 LT ST
% draw timeline
2 setlinecap
2242 4738 MT 2242 4775 LS
2374 4738 MT 2374 4775 LS
2506 4738 MT 2506 4775 LS
2638 4738 MT 2638 4775 LS
2770 4711 MT 2770 4775 LS
2902 4738 MT 2902 4775 LS
3034 4738 MT 3034 4775 LS
3166 4738 MT 3166 4775 LS
3298 4738 MT 3298 4775 LS
3430 4711 MT 3430 4775 LS
(4.4 ns) 9999 LC 3430 4846 WT TS RSS
3562 4738 MT 3562 4775 LS
3694 4738 MT 3694 4775 LS
3826 4738 MT 3826 4775 LS
3958 4738 MT 3958 4775 LS
4090 4711 MT 4090 4775 LS
4222 4738 MT 4222 4775 LS
4354 4738 MT 4354 4775 LS
4486 4738 MT 4486 4775 LS
4618 4738 MT 4618 4775 LS
4750 4711 MT 4750 4775 LS
(4.8 ns) 9999 LC 4750 4846 WT TS RSS
4882 4738 MT 4882 4775 LS
5014 4738 MT 5014 4775 LS
5146 4738 MT 5146 4775 LS
5278 4738 MT 5278 4775 LS
5410 4711 MT 5410 4775 LS
5542 4738 MT 5542 4775 LS
5674 4738 MT 5674 4775 LS
5806 4738 MT 5806 4775 LS
5938 4738 MT 5938 4775 LS
6069 4711 MT 6069 4775 LS
(5.2 ns) 9999 LC 6069 4846 WT TS RSS
6201 4738 MT 6201 4775 LS
6333 4738 MT 6333 4775 LS
6465 4738 MT 6465 4775 LS
6597 4738 MT 6597 4775 LS
% draw grid
2440 118 MT 2440 4711 LS
2770 118 MT 2770 4711 LS
3100 118 MT 3100 4711 LS
3430 118 MT 3430 4711 LS
3760 118 MT 3760 4711 LS
4090 118 MT 4090 4711 LS
4420 118 MT 4420 4711 LS
4750 118 MT 4750 4711 LS
5080 118 MT 5080 4711 LS
5410 118 MT 5410 4711 LS
5739 118 MT 5739 4711 LS
6069 118 MT 6069 4711 LS
6399 118 MT 6399 4711 LS
% draw waveforms
(/ring_buffer/UMAC/incPut) 9999 LC 2143 210 WT TSE RSS
2433 118 MT 2447 118 LS
2763 118 MT 2777 118 LS
3093 118 MT 3107 118 LS
3423 118 MT 3437 118 LS
3753 118 MT 3767 118 LS
4083 118 MT 4097 118 LS
4413 118 MT 4427 118 LS
4743 118 MT 4757 118 LS
5073 118 MT 5087 118 LS
5403 118 MT 5417 118 LS
5732 118 MT 5746 118 LS
6062 118 MT 6076 118 LS
6392 118 MT 6406 118 LS
1 setlinecap
2181 139 MT 2440 139 LS
2440 211 MT 2440 139 LS
2441 211 MT 5080 211 LS
5080 211 MT 5080 139 LS
5081 139 MT 5410 139 LS
5410 211 MT 5410 139 LS
5411 211 MT 6479 211 LS
6479 211 MT 6479 211 LS
(/ring_buffer/UMAC/incGet) 9999 LC 2143 329 WT TSE RSS
2 setlinecap
2433 237 MT 2447 237 LS
2763 237 MT 2777 237 LS
3093 237 MT 3107 237 LS
3423 237 MT 3437 237 LS
3753 237 MT 3767 237 LS
4083 237 MT 4097 237 LS
4413 237 MT 4427 237 LS
4743 237 MT 4757 237 LS
5073 237 MT 5087 237 LS
5403 237 MT 5417 237 LS
5732 237 MT 5746 237 LS
6062 237 MT 6076 237 LS
6392 237 MT 6406 237 LS
1 setlinecap
2181 330 MT 6479 330 LS
6479 330 MT 6479 330 LS
(/ring_buffer/UMAC/full) 9999 LC 2143 448 WT TSE RSS
2 setlinecap
2433 356 MT 2447 356 LS
2763 356 MT 2777 356 LS
3093 356 MT 3107 356 LS
3423 356 MT 3437 356 LS
3753 356 MT 3767 356 LS
4083 356 MT 4097 356 LS
4413 356 MT 4427 356 LS
4743 356 MT 4757 356 LS
5073 356 MT 5087 356 LS
5403 356 MT 5417 356 LS
5732 356 MT 5746 356 LS
6062 356 MT 6076 356 LS
6392 356 MT 6406 356 LS
1 setlinecap
2181 449 MT 5410 449 LS
5410 449 MT 5410 377 LS
5411 377 MT 6479 377 LS
6479 377 MT 6479 377 LS
(/ring_buffer/UMAC/empty) 9999 LC 2143 567 WT TSE RSS
2 setlinecap
2433 475 MT 2447 475 LS
2763 475 MT 2777 475 LS
3093 475 MT 3107 475 LS
3423 475 MT 3437 475 LS
3753 475 MT 3767 475 LS
4083 475 MT 4097 475 LS
4413 475 MT 4427 475 LS
4743 475 MT 4757 475 LS
5073 475 MT 5087 475 LS
5403 475 MT 5417 475 LS
5732 475 MT 5746 475 LS
6062 475 MT 6076 475 LS
6392 475 MT 6406 475 LS
1 setlinecap
2181 568 MT 6479 568 LS
6479 568 MT 6479 568 LS
(/ring_buffer/UMAC/Address) 9999 LC 2143 686 WT TSE RSS
2 setlinecap
2433 594 MT 2447 594 LS
2763 594 MT 2777 594 LS
3093 594 MT 3107 594 LS
3423 594 MT 3437 594 LS
3753 594 MT 3767 594 LS
4083 594 MT 4097 594 LS
4413 594 MT 4427 594 LS
4743 594 MT 4757 594 LS
5073 594 MT 5087 594 LS
5403 594 MT 5417 594 LS
5732 594 MT 5746 594 LS
6062 594 MT 6076 594 LS
6392 594 MT 6406 594 LS
(000) 2500 LC 2215 651 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 615 MT 2180 615 LT 4743 615 LT 4750 651 LT ST
2180 687 MT 2180 687 LT 4743 687 LT 4750 651 LT ST
(111) 260 LC 4785 651 WT pop 0 originOffset 33 add RSS
4750 651 MT 4750 651 LT 4757 615 LT 5073 615 LT 5080 651 LT ST
4750 651 MT 4750 651 LT 4757 687 LT 5073 687 LT 5080 651 LT ST
(000) 1329 LC 5115 651 WT pop 0 originOffset 33 add RSS
5080 651 MT 5080 651 LT 5087 615 LT 6479 615 LT ST
5080 651 MT 5080 651 LT 5087 687 LT 6479 687 LT ST
(/ring_buffer/UMAC/idxGetSignal) 9999 LC 2143 805 WT TSE RSS
2 setlinecap
2433 713 MT 2447 713 LS
2763 713 MT 2777 713 LS
3093 713 MT 3107 713 LS
3423 713 MT 3437 713 LS
3753 713 MT 3767 713 LS
4083 713 MT 4097 713 LS
4413 713 MT 4427 713 LS
4743 713 MT 4757 713 LS
5073 713 MT 5087 713 LS
5403 713 MT 5417 713 LS
5732 713 MT 5746 713 LS
6062 713 MT 6076 713 LS
6392 713 MT 6406 713 LS
(000) 4229 LC 2215 770 WT pop 0 originOffset 33 add RSS
1 setlinecap
2180 734 MT 2180 734 LT 6479 734 LT ST
2180 806 MT 2180 806 LT 6479 806 LT ST
% draw footer
(Entity:ring_buffer  Architecture:arq_ring_buffer  Date: Tue May 16 16:19:48 BST 2023   Row: 1 Page: 2) 9999 LC 118 4980 WT TSW RSS
grestore
showpage
%%EOF
